WO2014032940A1 - Carrier plate, device having the carrier plate and method for producing a carrier plate - Google Patents

Carrier plate, device having the carrier plate and method for producing a carrier plate Download PDF

Info

Publication number
WO2014032940A1
WO2014032940A1 PCT/EP2013/066731 EP2013066731W WO2014032940A1 WO 2014032940 A1 WO2014032940 A1 WO 2014032940A1 EP 2013066731 W EP2013066731 W EP 2013066731W WO 2014032940 A1 WO2014032940 A1 WO 2014032940A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
carrier plate
area
interrupted
substrate
Prior art date
Application number
PCT/EP2013/066731
Other languages
German (de)
French (fr)
Inventor
Sebastian Brunner
Stefan Leopold Hatzl
Original Assignee
Epcos Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos Ag filed Critical Epcos Ag
Priority to JP2015528944A priority Critical patent/JP2015533260A/en
Priority to US14/424,754 priority patent/US10117329B2/en
Publication of WO2014032940A1 publication Critical patent/WO2014032940A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K31/00—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups
    • B23K31/02—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups relating to soldering or welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Definitions

  • a carrier plate It is specified a carrier plate. Furthermore, a device with a support plate and a on the
  • Carrier plate arranged electrical component and a method for producing a carrier plate specified.
  • solder stop solder stop
  • solder resist for example, a layer of a poorly wettable polymer is used over which the solder does not run away. Due to the required accuracy, the polymer layer must be photostructured.
  • SMD solder mask defined
  • NSMD non-solder mask defined
  • soldering areas are determined by the conductor tracks themselves.
  • Embodiments to specify a carrier plate which in the
  • Has properties and also is inexpensive to produce. Further objects of at least some embodiments are to specify a device with a carrier plate and an electrical component arranged on the carrier plate and a method for producing a carrier plate.
  • a carrier plate has a substrate and at least one conductor track.
  • the substrate preferably has an organic or a ceramic
  • the substrate may be a
  • the substrate comprises or consists of an LTCC, a HTCC, or an MLV ceramic.
  • LTCC stands for "low temperature cofired ceramics", ie for ceramics that are typically sintered at temperatures below 1000 ° C
  • HTCC for "high temperature cofired ceramics ", ie for ceramics that are typically sintered at temperatures above 1000 ° C
  • MLV for multi-layer varistor ".
  • the at least one conductor track is applied to a surface of the substrate.
  • the conductor track has a first layer, which is applied directly to the substrate.
  • the first layer can be referred to here and below as “base metallization” or as
  • the first layer may comprise copper or silver or a combination thereof or one of these
  • the conductor track furthermore has a second layer, which is arranged on the first layer.
  • the second layer is preferably the uppermost layer of the conductor track which is furthest from the substrate of the carrier plate.
  • the second layer can here and below also be referred to as “final metallization”, as “final metallization layer” or as
  • the second layer may be applied directly to the first layer.
  • one or more further layers to be arranged between the first and the second layer.
  • the second layer has a different material from the first layer.
  • the second layer may, for example, comprise gold or consist of gold.
  • flash gold that is to say a thin, for example at most 120 nm thick, generally rapidly applied gold surface, which is particularly suitable for Soldering is used, such as so-called "direct immersion gold” (DIG).
  • the second layer has a supply region and a soldering region, wherein the second layer between the supply region and the
  • Soldering area is completely interrupted. That can
  • the second layer is removed in the interrupted area.
  • the soldering area can be provided in particular for applying a solder, for example in the form of a solder ball, by means of which a contact, for example, of a solder
  • Supply line can form a so-called “fan-in” or “fan-out” or at least part of it.
  • the first layer is below the first layer
  • the second layer may be removed in the interrupted area, with the underlying first layer in this area
  • Wettability of the conductor can be reduced so that the interrupted area acts as a solder stop.
  • the gold or flashgold contained in the uppermost layer that is to say in the second layer, is responsible for a high wettability.
  • solder resist can be produced inexpensively, as can be dispensed expensive solder mask, which must meet various requirements.
  • solder resist would have to have sufficient adhesion both to the substrate and to the metallization.
  • the solder resist should be so thin that flip chips can be underfilled and should additionally withstand any electroplating baths.
  • a part of the second layer is removed in the interrupted region by means of a laser.
  • a laser for example, a C02 laser or a UV laser can be used for ablation.
  • a C02 laser or a UV laser can be used for ablation.
  • the laser used by the choice of wavelength absorption in the various materials
  • the first layer is oxidized below the discontinuous area. This can be achieved, for example, by the fact that up to the first layer, ie up to the first layer
  • Base metallization is lasered so that the first layer is at least superficially influenced by the laser, which is used to produce the interruption of the second layer, but not severed.
  • the action of the laser can form an oxidation at least in a partial region of the surface of the first layer.
  • oxidized part of the area can be poorly wetted. Furthermore, it is possible to chemically oxidize or otherwise chemically treat the first layer so that the first layer becomes poorly wetting.
  • the conductor track has a third layer, which is arranged between the first and the second layer.
  • the third layer preferably adjoins directly to the first layer of the conductor track. Furthermore, the third layer can be directly connected to the second
  • Adjacent layer of the conductor track Adjacent layer of the conductor track.
  • one or more further layers to be arranged between the third and the second layer.
  • the third layer comprises, for example, nickel or consists of nickel.
  • nickel may be used as
  • the third layer is continuous below the interrupted area.
  • the third layer is interrupted below the interrupted area.
  • interrupted portion of the second layer may be removed and below the interrupted area and a part of the third layer, wherein the underlying first layer, for example, undamaged or alternatively oxidized as described above.
  • the conductor track has a fourth layer, which is arranged between the second and the third layer.
  • the fourth layer preferably adjoins both the second and the third layer of the conductor track.
  • the fourth layer may, for example, comprise palladium or palladium
  • the fourth layer is interrupted below the discontinuous region of the second layer.
  • the second layer may be in the interrupted area and the fourth layer below the interrupted area by means of a laser, wherein the third layer may be continuous or also interrupted below the interrupted area.
  • the fourth layer is below the second layer
  • Constellation can be achieved, for example, by only the second layer in the interrupted area is removed.
  • a layer of the conductor track exposed by one or more interrupted layers has a lower wettability than the one
  • the soldering area is at least partially covered by a solder.
  • a solder For example, at least part of the soldering area may be covered by a solder ball ("solder bump") arranged on the soldering area 12.
  • solder bump solder ball
  • the conductor track has an end of the soldering area opposite the soldering area
  • the supply area is again separated from the further soldering area by means of an interrupted area.
  • the further soldering area is preferably also at least partially covered by a solder.
  • the carrier plate is free of solder mask.
  • a device has a carrier plate and an electrical component arranged on the carrier plate.
  • the electrical component may in particular be a semiconductor component, for example a semiconductor chip in the form of a semiconductor chip
  • the electrical component may be a component which is mounted on a carrier by means of a so-called "under-bump metallization” (UBM), which is for example directly connected to one or more strip conductors.
  • UBM under-bump metallization
  • the device may comprise a carrier plate having one or more features of the foregoing and others
  • Embodiments include. According to one embodiment, the carrier plate has a
  • Substrate and a plurality of conductor tracks are each applied to the substrate.
  • the conductor tracks each have a first
  • each of the conductor tracks according to the previously described embodiments can be designed for the at least one conductor track.
  • the second conductor tracks according to the previously described embodiments can be designed for the at least one conductor track.
  • Layers of the plurality of conductor tracks in particular each have a supply area and a soldering area, wherein the second layers are completely interrupted in each case between the supply area and the soldering area.
  • Soldering areas of the plurality of conductor tracks a surface which forms a connection area for the electrical component. For example, a plurality of soldering areas one
  • Component can be arranged and fixed on this surface.
  • the electrical component is connected to the solder areas by means of solder.
  • the electrical component can be mechanically fastened to the carrier plate as well as electrically
  • the lead areas are outside of
  • a carrier plate is produced in one method.
  • the carrier plate may have one or more features of the foregoing
  • a carrier plate which comprises a substrate and at least one
  • the conductor preferably has a first layer directly on the substrate and a second layer disposed on the first layer.
  • a region of the second layer is removed, so that the second layer is completely interrupted between the supply region and the soldering region. Furthermore, it is possible to have a third and / or a fourth layer arranged between the first and the second layer in the interrupted region
  • the removal takes place by means of laser ablation.
  • a laser with a suitable power and wavelength is used.
  • a CO 2 - laser or a UV laser can be used.
  • the method described here has the advantage that a rewiring can be made directly on the substrate, without burying it in inner layers in the substrate, that is, a solder joint can be connected to the circuit on the surface of the substrate. As a result, space can be saved within the carrier plate and the integration density can be increased.
  • FIG. 1 shows a schematic plan view of a carrier plate according to an embodiment
  • FIG. 2 shows a schematic cross section of a carrier plate with a conductor track according to a further exemplary embodiment
  • FIG. 3 shows a detail of a schematic plan view of a conductor track of a carrier plate according to a further exemplary embodiment
  • Figure 4 is a plan view of a device with a
  • FIGS 5 and 6 are schematic representations of methods for
  • Figure 1 is a support plate 1 according to a
  • the carrier plate 1 comprises a substrate 2 made of an LTCC ceramic and a plurality of
  • the substrate 2 may also be a HTCC or MLV ceramic or a printed circuit board, for example a FR4 printed circuit board.
  • the individual interconnects 3 each have a solder region 422, an interrupted region 423 and a supply region 421, as described in connection with the following exemplary embodiments.
  • the carrier plate 1 has a plurality of
  • soldering regions 422 of the conductor tracks form a surface which forms a connection region for an electrical component, while the supply line regions form rewirings.
  • carrier plate 1 are purely exemplary and not limiting to understand.
  • FIG. 2 shows a carrier plate 1 according to another
  • the arranged on the substrate 2 interconnects 3 has a first layer 41 which is applied directly to the substrate 2.
  • the first layer 41 contains copper in the embodiment shown.
  • the first layer 41 may also contain silver.
  • the first layer 41 may also contain silver.
  • the conductor 3 has a second, gold containing layer 42 which is disposed on the first layer 41 and the uppermost layer of
  • Layer 42 may, for example, be a layer of so-called "direct immersion gold” (DIG)
  • DIG direct immersion gold
  • the second layer 42 may, for example, have a layer thickness of approximately 50 nm.
  • the second layer 42 has a feed region 421 and a solder region 422, the second layer 42
  • the carrier plate 1 has a via 9, which is filled with an electrically conductive material and is electrically conductively connected to the conductor track 3.
  • another soldering region can be formed on an end of the supply region 421 opposite the soldering region 422
  • the conductor track 3 may also have a third layer 43, which is arranged between the first and the second layer 41, 42, and optionally also a fourth layer 44, which is arranged between the second and the third layer 42, 43.
  • the metallization of the third and second layers 43, 42 or of the third, fourth and second layers 43, 44, 42 applied to the first layer 41, that is to say on the base metallization may be, for example, Ni / Au (electroless nickel / immersion gold, ENIG) or to act without current Ni / Pd / Au (electroless nickel / electroles palladium / immersion gold, ENEPIG).
  • the third layer 43 may, for example, have a layer thickness between 2 ⁇ m and 4 ⁇ m
  • the fourth layer 44 may have, for example, a layer thickness between 0.3 ⁇ m and 0.5 ⁇ m.
  • Figure 3 shows a section of a conductor 3 on a substrate 2 according to a further embodiment, which may be, for example, a conductor 3 of the support plate 1 of Figure 1.
  • the conductor track 3 has an interrupted region 423, which is arranged between a soldering region 422 and a supply region 421.
  • the carrier plate 1 shown here advantageously by means of the interrupted region 423 of the second layer 42, ie the gold-containing and for a high
  • the carrier plate described here can be inexpensive
  • FIG. 4 shows a plan view of a device 10 which comprises a carrier plate 1 and an electrical component 7 arranged on the carrier plate 1.
  • the electrical component 7 is only indicated in order to represent the underlying structures.
  • the carrier plate 1 has a substrate 2 and a plurality of conductor tracks 3, each on the substrate. 2
  • the conductor tracks 3 each have one First layer 41, which is applied directly to the substrate 2, and a second layer 42, which is arranged on the first layer 41.
  • the second layers 42 each have a feed region 421 and a solder region 422.
  • the second layers 42 are completely interrupted between the feed region 421 and the solder region 422 by a discontinuous region 423.
  • the solder regions 422 define an area that has a
  • Connecting area 8 for the electrical component 7 forms.
  • the electrical component 7 is by means of Lot 6 with the
  • Component is mounted on the support plate 1.
  • the electrical component 7 may have one or more contact surfaces, by means of which the
  • electrical component 7 is electrically connected by solder 6 to the soldering regions 422.
  • Feed line regions 421 outside the connection region 8 are free of solder 6 and form a rewiring.
  • a solder stop for the solder 6 applied to the solder regions 422 can be produced.
  • Component 7 may, for example, a semiconductor device, such as a semiconductor chip in the form of a
  • FIG. 5 shows a schematic view of a method for producing a carrier plate 1, as shown for example in the previous embodiments.
  • a carrier plate 1 is provided, which comprises a substrate 2 and at least one
  • Conductor 3, which is applied to the substrate 2 comprises.
  • the conductor 3 has a first layer 41, which is applied directly to the substrate and a second layer 42, which is arranged on the first layer 41 and forms an uppermost layer of the conductor 3.
  • a region of the second layer 42 is removed, so that the second layer 42 between the feed region 421 and the solder region 422 is completely interrupted. Preferably, this is done
  • Wetting properties also acts as a soldering stop.
  • FIG. 6 shows a schematic representation of the
  • Layer 44 are removed by means of a laser beam 5.
  • only one region 423 of the second layer 42 can be removed, or only one region 423 of the second layer 42 and an underlying region of the fourth layer 44.
  • the invention is not limited by the description based on the embodiments of these, but includes each new feature and any combination of features. This includes in particular any combination of features in the claims, even if this feature or these

Abstract

The invention relates to a carrier plate (1) which has a substrate (2) and at least one strip conductor (3). The strip conductor (3) has a first layer (41), which is applied directly to the substrate (2), and a second layer (42), which is arranged on the first layer (41). The second layer (42) has a supply region (421) and a solder region (422). Furthermore, the second layer (42) is completely disconnected between the supply region (421) and the solder region (422). The invention further relates to a device having a carrier plate (1) and having an electrical component (7) arranged on the carrier plate (1), and to a method for producing a carrier plate (1).

Description

Beschreibung description
Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte Support plate, device with carrier plate and method for producing a carrier plate
Es wird eine Trägerplatte angegeben. Weiterhin werden eine Vorrichtung mit einer Trägerplatte und einem auf der It is specified a carrier plate. Furthermore, a device with a support plate and a on the
Trägerplatte angeordneten elektrischen Bauelement sowie ein Verfahren zur Herstellung einer Trägerplatte angegeben. Carrier plate arranged electrical component and a method for producing a carrier plate specified.
Bei der Anbindung von Halbleiterchips mit einer Vielzahl von Kontakten, so genannten Inputs und Outputs („IOs"), an ein Substrat wird ein sogenanntes „Fan-Out" oder „Fan-In" When connecting semiconductor chips with a multiplicity of contacts, so-called inputs and outputs ("IOs"), to a substrate, a so-called "fan-out" or "fan-in" is created.
benötigt, um alle Inputs beziehungsweise Outputs anzubinden, weil Durchkontaktierungen, so genannte Vias, in Substraten nicht annähernd in der Dichte wie die Inputs beziehungsweise Outputs auf einem Halbleiterchip realisierbar sind. Beim „Fan-Out" oder „Fan-In" werden Leiterbahnzüge dabei needed to connect all inputs or outputs, because vias, in vias, in substrates are not nearly in the density as the inputs or outputs on a semiconductor chip feasible. With the "fan-out" or "fan-in" conductor tracks are included
auseinandergespreizt oder zusammengezogen, was auch als „Umverdrahten" bezeichnet wird. spread apart or contracted, which is also referred to as "rewiring".
Üblicherweise benötigt jedes „Fan-In" oder „Fan-Out" einen so genannten Lötstopplack („solder stop"), da Lot beim Usually, every "fan-in" or "fan-out" needs a so-called solder stop ("solder stop"), since solder is used during soldering
Umschmelzen („reflow soldering") ansonsten Undefiniert über die Leiterbahn weglaufen würde. Beim Flip-Chip-Bonden würde dies zu einem Einfallen der Lotkugeln („solder bumps") führen, was in der Fachsprache auch als „collapsing" Remelting reflow soldering would otherwise run undefined over the trace, which would lead to solder bumps collapsing during flip-chip bonding, which is also referred to as "collapsing" in technical jargon.
bezeichnet wird. Als Lötstopplack wird beispielsweise eine Schicht aus einem schlecht benetzbaren Polymer verwendet, über das das Lot nicht wegläuft. Aufgrund der erforderlichen Genauigkeit muss die Polymerschicht fotostrukturiert werden. Üblicherweise werden beim Einsatz von Lötstopplack sowohl so genannte SMD-Anordnungen (SMD: „solder mask defined") als auch so genannte NSMD-Anordnungen („non-solder mask defined") verwendet, wobei Lötbereiche bei einer SMD-Anordnung durch eine Lötstoppmaske („solder mask") vorgegeben werden, referred to as. As a solder resist, for example, a layer of a poorly wettable polymer is used over which the solder does not run away. Due to the required accuracy, the polymer layer must be photostructured. Usually, when using solder resist, both so-called SMD arrangements (SMD: "solder mask defined") as also uses so-called NSMD arrangements ("non-solder mask defined"), in which solder areas in an SMD arrangement are specified by a solder mask ("solder mask"),
wohingegen bei der NSMD-Anordnung die Lötbereiche durch die Leiterbahnzüge selbst bestimmt werden. whereas in the NSMD arrangement, the soldering areas are determined by the conductor tracks themselves.
Es ist eine zu lösende Aufgabe zumindest einiger It is a task to be solved at least some
Ausführungsformen, eine Trägerplatte anzugeben, die im Embodiments to specify a carrier plate, which in the
Vergleich zu bekannten Trägerplatten verbesserte Improved compared to known carrier plates
Eigenschaften aufweist und zudem kostengünstig herstellbar ist. Weitere Aufgaben zumindest einiger Ausführungsformen sind es, eine Vorrichtung mit einer Trägerplatte und einem auf der Trägerplatte angeordneten elektrischen Bauelement sowie ein Verfahren zur Herstellung einer Trägerplatte anzugeben . Has properties and also is inexpensive to produce. Further objects of at least some embodiments are to specify a device with a carrier plate and an electrical component arranged on the carrier plate and a method for producing a carrier plate.
Diese Aufgaben werden durch Gegenstände und ein Verfahren gemäß den unabhängigen Patentansprüchen gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen der Gegenstände These objects are achieved by articles and a method according to the independent claims. Advantageous embodiments and developments of the objects
beziehungsweise des Verfahrens gehen weiterhin aus den abhängigen Patentansprüchen, der nachfolgenden Beschreibung und den Zeichnungen hervor. and the method are further apparent from the dependent claims, the following description and the drawings.
Eine Trägerplatte gemäß zumindest einer Ausführungsform weist ein Substrat und zumindest eine Leiterbahn auf. Das Substrat weist vorzugsweise ein organisches oder ein keramisches A carrier plate according to at least one embodiment has a substrate and at least one conductor track. The substrate preferably has an organic or a ceramic
Material auf. Beispielsweise kann das Substrat eine Material on. For example, the substrate may be a
Leiterplatte, wie zum Beispiel eine FR4-Leiterplatte, sein. Weiterhin ist es möglich, dass das Substrat eine LTCC-, eine HTCC-, oder eine MLV-Keramik aufweist oder daraus besteht. Dabei steht LTCC für „low temperature cofired ceramics", also für Keramiken, die typischerweise bei Temperaturen unter 1000°C gesintert werden, HTCC für „high temperature cofired ceramics", das heißt für Keramiken, die typischerweise bei Temperaturen über 1000 °C gesintert werden, und MLV für „multi-layer varistor" (Vielschichtvaristor) . Die zumindest eine Leiterbahn ist auf einer Oberfläche des Substrats aufgebracht. Circuit board, such as a FR4 circuit board, be. Furthermore, it is possible that the substrate comprises or consists of an LTCC, a HTCC, or an MLV ceramic. LTCC stands for "low temperature cofired ceramics", ie for ceramics that are typically sintered at temperatures below 1000 ° C, HTCC for "high temperature cofired ceramics ", ie for ceramics that are typically sintered at temperatures above 1000 ° C, and MLV for" multi-layer varistor ". The at least one conductor track is applied to a surface of the substrate.
Gemäß einer weiteren Ausführungsform weist die Leiterbahn eine erste Schicht auf, die unmittelbar auf dem Substrat aufgebracht ist. Die erste Schicht kann hier und im Folgenden auch als „Grundmetallisierung" oder als According to a further embodiment, the conductor track has a first layer, which is applied directly to the substrate. The first layer can be referred to here and below as "base metallization" or as
„Grundmetallisierungsschicht" bezeichnet werden.  "Base metallization layer".
Beispielsweise kann die erste Schicht Kupfer oder Silber oder eine Kombination daraus aufweisen oder aus einem dieser For example, the first layer may comprise copper or silver or a combination thereof or one of these
Materialien bestehen. Die Leiterbahn weist weiterhin eine zweite Schicht auf, die auf der ersten Schicht angeordnet ist. Vorzugsweise handelt es sich bei der zweiten Schicht um die oberste, am weitesten vom Substrat der Trägerplatte entfernte Schicht der Leiterbahn. Die zweite Schicht kann hier und im Folgenden auch als „finale Metallisierung", als „finale Metallisierungsschicht" oder als Materials exist. The conductor track furthermore has a second layer, which is arranged on the first layer. The second layer is preferably the uppermost layer of the conductor track which is furthest from the substrate of the carrier plate. The second layer can here and below also be referred to as "final metallization", as "final metallization layer" or as
„Metallisierungsfinish" bezeichnet werden.  Be called "metallization finish".
Beispielsweise kann die zweite Schicht direkt auf der ersten Schicht aufgebracht sein. Des Weiteren ist es möglich, dass zwischen der ersten und der zweiten Schicht eine oder mehrere weitere Schichten angeordnet sind. Vorzugsweise weist die zweite Schicht ein von der ersten Schicht verschiedenes Material auf. Die zweite Schicht kann zum Beispiel Gold aufweisen oder aus Gold bestehen. Beispielsweise kann es sich dabei um so genanntes „Flashgold" handeln, das heißt um eine dünne, zum Beispiel maximal 120 nm dicke, im Allgemeinen schnell aufgebrachte Goldoberfläche, die insbesondere zum Löten verwendet wird, wie zum Beispiel so genanntes „direct immersion gold" (DIG) . For example, the second layer may be applied directly to the first layer. Furthermore, it is possible for one or more further layers to be arranged between the first and the second layer. Preferably, the second layer has a different material from the first layer. The second layer may, for example, comprise gold or consist of gold. By way of example, this may be so-called "flash gold", that is to say a thin, for example at most 120 nm thick, generally rapidly applied gold surface, which is particularly suitable for Soldering is used, such as so-called "direct immersion gold" (DIG).
Gemäß einer weiteren Ausführungsform weist die zweite Schicht einen Zuleitungsbereich und einen Lötbereich auf, wobei die zweite Schicht zwischen dem Zuleitungsbereich und dem According to a further embodiment, the second layer has a supply region and a soldering region, wherein the second layer between the supply region and the
Lötbereich vollständig unterbrochen ist. Das kann Soldering area is completely interrupted. That can
insbesondere bedeuten, dass in dem zwischen dem in particular, mean that in between the
Zuleitungsbereich und dem Lötbereich angeordneten Supply line and the soldering arranged
unterbrochenen Bereich keine zweite Schicht vorhanden ist.interrupted area no second layer is present.
Vorzugsweise ist die zweite Schicht im unterbrochenen Bereich entfernt. Der Lötbereich kann insbesondere zum Aufbringen eines Lots, beispielsweise in Form einer Lotkugel, vorgesehen sein, mittels dessen ein Kontakt beispielsweise eines Preferably, the second layer is removed in the interrupted area. The soldering area can be provided in particular for applying a solder, for example in the form of a solder ball, by means of which a contact, for example, of a solder
Halbleiterchips kontaktiert werden kann, während der Semiconductor chips can be contacted while the
Zuleitungsbereich einen so genannten „Fan-In" oder „Fan-Out" oder zumindest einen Teil davon bilden kann.  Supply line can form a so-called "fan-in" or "fan-out" or at least part of it.
Vorzugsweise ist die erste Schicht unterhalb des Preferably, the first layer is below the
unterbrochenen Bereichs durchgängig. Beispielsweise kann die zweite Schicht im unterbrochenen Bereich entfernt sein, wobei die darunter gelegene erste Schicht in diesem Bereich continuous area. For example, the second layer may be removed in the interrupted area, with the underlying first layer in this area
keinerlei Unterbrechung aufweist. Bei einer hier beschriebenen Trägerplatte kann has no interruption. In a carrier plate described here can
vorteilhafterweise mittels des unterbrochenen Bereichs der zweiten Schicht in diesem Bereich der Leiterbahn die Advantageously, by means of the interrupted region of the second layer in this region of the conductor track
Benetzbarkeit der Leiterbahn verringert werden, so dass der unterbrochene Bereich als Lötstopp wirkt. Beispielsweise ist bei einer Metallisierung mit den Schichtenfolgen Ni/Pd/Au oder Ni/Au gerade das in der obersten, das heißt in der zweiten Schicht enthaltene Gold bzw. Flashgold für eine hohe Benetzbarkeit verantwortlich. Durch Entfernen eines Bereichs zumindest der zweiten Schicht, also der obersten, beispielsweise Gold enthaltenden Schicht, im unterbrochenen Bereich kann somit die hohe Benetzbarkeit der Leiterbahn, die zu einem oben beschriebenen Einfallen der Lotkugel führen kann, gesenkt werden. Wettability of the conductor can be reduced so that the interrupted area acts as a solder stop. For example, in the case of a metallization with the layer sequences Ni / Pd / Au or Ni / Au, the gold or flashgold contained in the uppermost layer, that is to say in the second layer, is responsible for a high wettability. By removing an area At least the second layer, that is the uppermost, for example, gold-containing layer, in the interrupted region can thus be lowered, the high wettability of the conductor track, which can lead to a collapse of the solder ball described above.
Dadurch kann eine hier beschriebene Trägerplatte As a result, a carrier plate described here
kostengünstig hergestellt werden, da auf teuren Lötstopplack, der verschiedene Anforderungen erfüllen muss, verzichtet werden kann. Beispielsweise müsste ein solcher Lötstopplack ausreichend Haftfestigkeit sowohl auf dem Substrat als auch auf der Metallisierung aufweisen. Des Weiteren müsste der Lötstopplack so dünn sein, dass Flip-Chips unterfüllt werden können und sollte zusätzlich etwaige Galvanikbäder aushalten. can be produced inexpensively, as can be dispensed expensive solder mask, which must meet various requirements. For example, such a solder resist would have to have sufficient adhesion both to the substrate and to the metallization. Furthermore, the solder resist should be so thin that flip chips can be underfilled and should additionally withstand any electroplating baths.
Darüber hinaus kann bei der hier beschriebenen Trägerplatte auf zusätzliche, kostenintensive Fotoprozesse verzichtet werden, bei denen insbesondere aufgrund unterschiedlicher Reflexion von Substrat und Metallisierung ein sehr enges Prozessfenster beim Belichten gegeben ist. Moreover, in the case of the carrier plate described here, it is possible to dispense with additional, cost-intensive photo processes in which, due in particular to different reflection of substrate and metallization, there is a very narrow process window during exposure.
Gemäß einer weiteren Ausführungsform ist ein Teil der zweiten Schicht in dem unterbrochenen Bereich mittels eines Lasers abgetragen. Beispielsweise kann zur Abtragung ein C02~Laser oder ein UV-Laser verwendet werden. Vorteilhafterweise kann bei dem eingesetzten Laser durch die Wahl der Wellenlänge eine Absorption in den verschiedenen Materialien According to a further embodiment, a part of the second layer is removed in the interrupted region by means of a laser. For example, a C02 laser or a UV laser can be used for ablation. Advantageously, in the laser used by the choice of wavelength absorption in the various materials
beziehungsweise in den verschiedenen Schichten sehr selektiv gesteuert werden. Dadurch können ganz gezielt ausgewählte Schichten abgetragen werden, ohne darunter liegende Schichten und/oder das Substrat zu belasten. Gemäß einer weiteren Ausführungsform ist unterhalb des unterbrochenen Bereichs zumindest ein Teilbereich der ersten Schicht oxidiert. Dies kann beispielsweise dadurch erreicht werden, dass bis zur ersten Schicht, also bis zur or be controlled very selectively in the different layers. As a result, specifically selected layers can be removed without burdening underlying layers and / or the substrate. According to a further embodiment, at least a portion of the first layer is oxidized below the discontinuous area. This can be achieved, for example, by the fact that up to the first layer, ie up to the
Grundmetallisierung, durchgelasert wird, dass also die erste Schicht durch den Laser, der zu Herstellung der Unterbrechung der zweiten Schicht verwendet wird, zumindest oberflächlich beeinflusst, nicht aber durchtrennt wird. Durch die Base metallization, is lasered so that the first layer is at least superficially influenced by the laser, which is used to produce the interruption of the second layer, but not severed. By the
Einwirkung des Lasers kann sich eine Oxidierung zumindest in einem Teilbereich der Oberfläche der ersten Schicht bilden.The action of the laser can form an oxidation at least in a partial region of the surface of the first layer.
Durch den oxidierten Teilbereich der z.B. Kupfer enthaltenden Grundmetallisierung kann sich der Vorteil ergeben, dass dieser zusätzlich als Solder-Stop wirkt, da Lot den Due to the oxidized portion of the e.g. Copper-containing base metallization may have the advantage that this additionally acts as a solder stop, since solder the
oxidierten Teilbereich schlecht benetzen kann. Weiterhin ist es möglich, die erste Schicht chemisch zu oxidieren oder anderweitig chemisch zu behandeln, so dass die erste Schicht schlecht benetzend wird. oxidized part of the area can be poorly wetted. Furthermore, it is possible to chemically oxidize or otherwise chemically treat the first layer so that the first layer becomes poorly wetting.
Gemäß einer weiteren Ausführungsform weist die Leiterbahn eine dritte Schicht auf, die zwischen der ersten und der zweiten Schicht angeordnet ist. Die dritte Schicht grenzt vorzugsweise direkt an die erste Schicht der Leiterbahn an. Weiterhin kann die dritte Schicht direkt an die zweite According to a further embodiment, the conductor track has a third layer, which is arranged between the first and the second layer. The third layer preferably adjoins directly to the first layer of the conductor track. Furthermore, the third layer can be directly connected to the second
Schicht der Leiterbahn angrenzen. Darüber hinaus ist es aber auch möglich, dass eine oder mehrere weitere Schichten zwischen der dritten und der zweiten Schicht angeordnet sind. Die dritte Schicht weist beispielsweise Nickel auf oder besteht aus Nickel. Vorteilhafterweise kann Nickel als Adjacent layer of the conductor track. In addition, however, it is also possible for one or more further layers to be arranged between the third and the second layer. The third layer comprises, for example, nickel or consists of nickel. Advantageously, nickel may be used as
Diffusionssperre wirken und verhindern, dass die Diffusion barrier act and prevent the
Grundmetallisierung durch ein Lot, wie zum Beispiel ein bleifreies Zinn-, Silber- oder Kupferlot, aufgelöst wird (so genanntes „Bleaching" oder „Ablegieren") . Gemäß einer weiteren Ausführungsform ist die dritte Schicht unterhalb des unterbrochenen Bereichs durchgängig. Base metallization by a solder, such as a lead-free tin, silver or copper solder, dissolved (so-called "bleaching" or "Ablegieren"). According to another embodiment, the third layer is continuous below the interrupted area.
Beispielsweise kann mittels Wahl der geeigneten Wellenlänge des Lasers gezielt ein Teil der zweiten Schicht im For example, by selecting the suitable wavelength of the laser, a part of the second layer in the targeted
unterbrochenen Bereich entfernt werden, ohne jedoch auch die unter der zweiten Schicht liegende dritte Schicht zu be removed interrupted area, but without also lying below the second layer third layer
entfernen . remove .
Gemäß einer weiteren Ausführungsform ist die dritte Schicht unterhalb des unterbrochenen Bereichs unterbrochen. Somit kann zum Beispiel mittels des Lasers gezielt im According to another embodiment, the third layer is interrupted below the interrupted area. Thus, for example, by means of the laser targeted in
unterbrochenen Bereich ein Teil der zweiten Schicht entfernt sein und unterhalb des unterbrochenen Bereichs auch ein Teil der dritten Schicht entfernt sein, wobei die darunter gelegene erste Schicht beispielsweise nicht beschädigt oder alternativ wie oben beschrieben oxidiert ist. interrupted portion of the second layer may be removed and below the interrupted area and a part of the third layer, wherein the underlying first layer, for example, undamaged or alternatively oxidized as described above.
Gemäß einer weiteren Ausführungsform weist die Leiterbahn eine vierte Schicht auf, die zwischen der zweiten und der dritten Schicht angeordnet ist. Vorzugsweise grenzt die vierte Schicht dabei sowohl an die zweite als auch an die dritte Schicht der Leiterbahn an. Die vierte Schicht kann beispielsweise Palladium aufweisen oder aus Palladium According to a further embodiment, the conductor track has a fourth layer, which is arranged between the second and the third layer. In this case, the fourth layer preferably adjoins both the second and the third layer of the conductor track. The fourth layer may, for example, comprise palladium or palladium
bestehen. Vorzugsweise ist die vierte Schicht unterhalb des unterbrochenen Bereichs der zweiten Schicht unterbrochen. Beispielsweise können die zweite Schicht im unterbrochenen Bereich und die vierte Schicht unterhalb des unterbrochenen Bereichs mittels eines Lasers entfernt sein, wobei die dritte Schicht unterhalb des unterbrochenen Bereichs durchgängig oder ebenfalls unterbrochen sein kann. In einer alternativen Ausführungsform ist die vierte Schicht unterhalb des consist. Preferably, the fourth layer is interrupted below the discontinuous region of the second layer. For example, the second layer may be in the interrupted area and the fourth layer below the interrupted area by means of a laser, wherein the third layer may be continuous or also interrupted below the interrupted area. In an alternative embodiment, the fourth layer is below the
unterbrochenen Bereichs durchgängig, wobei die darunter liegende dritte Schicht ebenfalls durchgängig ist. Diese Konstellation kann beispielsweise erreicht werden, indem nur die zweite Schicht im unterbrochenen Bereich entfernt ist. continuous section, with the underlying third layer also being continuous. These Constellation can be achieved, for example, by only the second layer in the interrupted area is removed.
Gemäß einer weiteren Ausführungsform weist eine durch eine oder mehrere unterbrochene Schichten freigelegte Schicht der Leiterbahn eine geringere Benetzbarkeit auf als die According to a further embodiment, a layer of the conductor track exposed by one or more interrupted layers has a lower wettability than the one
unmittelbar darüber angeordnete Schicht. Beispielsweise können mittels eines Lasers ganz gezielt diejenigen Schichten im beziehungsweise unterhalb des unterbrochenen Bereichs entfernt sein, die eine hohe Benetzbarkeit aufweisen. Dadurch kann auch ohne den Einsatz eines teuren Lötstopplacks ein effizienter Lötstopp erzielt werden. immediately above layer arranged. For example, by means of a laser, it is possible to specifically remove those layers in or below the discontinuous region which have a high wettability. As a result, an efficient solder stop can be achieved without the use of an expensive solder mask.
Gemäß einer weiteren Ausführungsform ist der Lötbereich zumindest teilweise von einem Lot bedeckt. Beispielsweise kann der Lötbereich zumindest zu einem Teil von einer auf dem Lötbereich angeordneten Lotkugel („solder bump") bedeckt sein. Mittels des unterbrochenen Bereichs einer oder mehrerer Schichten der Leiterbahn kann verhindert werden, dass das auf den Lötbereich aufgebrachte Lot wegfließt. According to a further embodiment, the soldering area is at least partially covered by a solder. For example, at least part of the soldering area may be covered by a solder ball ("solder bump") arranged on the soldering area 12. By means of the interrupted area of one or more layers of the conductor track, the solder applied to the soldering area can be prevented from flowing away.
Gemäß einer weiteren Ausführungsform weist die Leiterbahn an einem dem Lötbereich entgegen gesetzten Ende des According to a further embodiment, the conductor track has an end of the soldering area opposite the soldering area
Zuleitungsbereichs einen weiteren Lötbereich auf. Supply line on another soldering area.
Vorzugsweise ist der Zuleitungsbereich wiederum mittels eines unterbrochenen Bereichs von dem weiteren Lötbereich getrennt. Der weitere Lötbereich ist dabei vorzugsweise ebenfalls zumindest teilweise von einem Lot bedeckt. Gemäß einer weiteren Ausführungsform ist die Trägerplatte frei von Lötstopplack. Vorteilhafterweise kann wie oben ausgeführt bei einer hier beschriebenen Trägerplatte auf das Aufbringen von Lötstopplack verzichtet werden, wodurch die bei der Herstellung der Trägerplatte entstehenden Kosten verringert werden können. Preferably, the supply area is again separated from the further soldering area by means of an interrupted area. The further soldering area is preferably also at least partially covered by a solder. According to a further embodiment, the carrier plate is free of solder mask. Advantageously, as stated above, in the case of a carrier plate described here, the application of solder resist can be dispensed with, as a result of which incurred in the production of the carrier plate costs can be reduced.
Gemäß zumindest einer weiteren Ausführungsform weist eine Vorrichtung eine Trägerplatte sowie ein auf der Trägerplatte angeordnetes elektrisches Bauelement auf. Das elektrische Bauelement kann insbesondere ein Halbleiterbauelement, beispielsweise ein Halbleiterchip in Form eines In accordance with at least one further embodiment, a device has a carrier plate and an electrical component arranged on the carrier plate. The electrical component may in particular be a semiconductor component, for example a semiconductor chip in the form of a semiconductor chip
oberflächenmontierbaren Bauelements oder eines Flip-Chips sein. Weiterhin kann es sich bei dem elektrischen Bauelement um ein Bauelement handeln, das mittels einer so genannten „Under-Bump-Metallisierung" (UBM) , die zum Beispiel direkt mit einer oder mehreren Leiterbahnen verbunden ist, auf einem Träger befestigt ist. surface mount device or a flip-chip. Furthermore, the electrical component may be a component which is mounted on a carrier by means of a so-called "under-bump metallization" (UBM), which is for example directly connected to one or more strip conductors.
Die Vorrichtung kann eine Trägerplatte mit einem oder mehreren Merkmalen der vorgenannten und der weiteren The device may comprise a carrier plate having one or more features of the foregoing and others
Ausführungsformen umfassen. Gemäß einer Ausführungsform weist die Trägerplatte ein Embodiments include. According to one embodiment, the carrier plate has a
Substrat und eine Mehrzahl von Leiterbahnen auf. Vorzugsweise sind die Leiterbahnen jeweils auf dem Substrat aufgebracht. Vorzugsweise weisen die Leiterbahnen jeweils eine erste  Substrate and a plurality of conductor tracks. Preferably, the conductor tracks are each applied to the substrate. Preferably, the conductor tracks each have a first
Schicht auf, die unmittelbar auf dem Substrat aufgebracht sind, sowie jeweils eine auf der ersten Schicht angeordnete zweite Schicht. Insbesondere kann jede der Leiterbahnen gemäß den vorab beschriebenen Ausführungsformen für die zumindest eine Leiterbahn ausgebildet sein. Gemäß einer weiteren Ausführungsform weisen die zweiten Layer, which are applied directly to the substrate, and in each case one arranged on the first layer second layer. In particular, each of the conductor tracks according to the previously described embodiments can be designed for the at least one conductor track. According to a further embodiment, the second
Schichten der Mehrzahl der Leiterbahnen insbesondere jeweils einen Zuleitungsbereich und einen Lötbereich auf, wobei die zweiten Schichten jeweils zwischen dem Zuleitungsbereich und dem Lötbereich vollständig unterbrochen sind. Layers of the plurality of conductor tracks in particular each have a supply area and a soldering area, wherein the second layers are completely interrupted in each case between the supply area and the soldering area.
Gemäß einer weiteren Ausführungsform definieren die According to another embodiment, the define
Lötbereiche der Mehrzahl der Leiternbahnen eine Fläche, die einen Anschlussbereich für das elektrische Bauelement bildet. Beispielsweise kann eine Mehrzahl von Lötbereichen eine Soldering areas of the plurality of conductor tracks a surface which forms a connection area for the electrical component. For example, a plurality of soldering areas one
Fläche einer beliebigen Form, wie zum Beispiel ein Quadrat oder ein Rechteck, definieren, wobei das elektrische Area of any shape, such as a square or a rectangle define, with the electric
Bauelement auf diese Fläche angeordnet und befestigt werden kann . Component can be arranged and fixed on this surface.
Gemäß einer weiteren Ausführungsform ist das elektrische Bauelement mittels Lot mit den Lötbereichen verbunden. According to a further embodiment, the electrical component is connected to the solder areas by means of solder.
Dadurch kann das elektrische Bauelement sowohl mechanisch auf der Trägerplatte befestigt als auch elektrisch mit As a result, the electrical component can be mechanically fastened to the carrier plate as well as electrically
Leiterbahnen auf der Trägerplatte verbunden sein. Be interconnected on the carrier plate.
Vorzugsweise sind die Zuleitungsbereiche außerhalb des Preferably, the lead areas are outside of
Anschlussbereichs frei von Lot. Connection area free of solder.
Gemäß zumindest einer weiteren Ausführungsform wird bei einem Verfahren eine Trägerplatte hergestellt. Die Trägerplatte kann eines oder mehrere Merkmale der vorgenannten In accordance with at least one further embodiment, a carrier plate is produced in one method. The carrier plate may have one or more features of the foregoing
Ausführungsformen aufweisen. Insbesondere gelten die vorher und die im Folgenden beschriebenen Ausführungsformen Have embodiments. In particular, the embodiments described above and below apply
gleichermaßen für die Trägerplatte und für das Verfahren zur Herstellung der Trägerplatte. equally for the carrier plate and for the method for producing the carrier plate.
Gemäß einer weiteren Ausführungsform wird eine Trägerplatte bereitgestellt, die ein Substrat und zumindest eine According to a further embodiment, a carrier plate is provided which comprises a substrate and at least one
Leiterbahn aufweist. Die Leiterbahn weist vorzugsweise eine erste Schicht auf, die unmittelbar auf dem Substrat aufgebracht ist, sowie eine zweite Schicht, die auf der ersten Schicht angeordnet ist. Has trace. The conductor preferably has a first layer directly on the substrate and a second layer disposed on the first layer.
In einem weiteren Verfahrensschritt wird ein Bereich der zweiten Schicht abgetragen, sodass die zweite Schicht zwischen dem Zuleitungsbereich und dem Lötbereich vollständig unterbrochen ist. Weiterhin ist es möglich, eine dritte und/oder eine vierte zwischen der ersten und der zweiten Schicht angeordnete Schicht im unterbrochenen Bereich In a further method step, a region of the second layer is removed, so that the second layer is completely interrupted between the supply region and the soldering region. Furthermore, it is possible to have a third and / or a fourth layer arranged between the first and the second layer in the interrupted region
abzutragen. ablate.
Gemäß einer weiteren Ausführungsform erfolgt das Abtragen mittels Laserablation . Vorzugsweise wird dabei, wie bereits oben beschrieben, ein Laser mit einer geeigneten Leistung und Wellenlänge verwendet. Dabei kann beispielsweise ein CO2- Laser oder ein UV-Laser zum Einsatz kommen. According to a further embodiment, the removal takes place by means of laser ablation. Preferably, as already described above, a laser with a suitable power and wavelength is used. In this case, for example, a CO 2 - laser or a UV laser can be used.
Mittels des Lasers können vorteilhafterweise ausgewählte Schichten sehr gezielt abgetragen werden, ohne darunter liegende Schichten und/oder das Substrat zu belasten. By means of the laser, advantageously selected layers can be removed in a very targeted manner without burdening underlying layers and / or the substrate.
Weiterhin hat das hier beschriebene Verfahren den Vorteil, dass eine Umverdrahtung direkt auf dem Substrat gemacht werden kann, ohne diese in innere Lagen im Substrat zu vergraben, das heißt eine Lötstelle kann auf der Oberfläche des Substrats mit dem Leiterzug verbunden werden. Dadurch kann Platz innerhalb der Trägerplatte eingespart und die Integrationsdichte erhöht werden.  Furthermore, the method described here has the advantage that a rewiring can be made directly on the substrate, without burying it in inner layers in the substrate, that is, a solder joint can be connected to the circuit on the surface of the substrate. As a result, space can be saved within the carrier plate and the integration density can be increased.
Vorzugsweise kann das hier beschriebene Verfahren Preferably, the method described here
insbesondere bei Trägerplatten, die eine Oberfläche mit hoch aufgelöst strukturierten Leiterbahnen benötigen, zum Einsatz kommen . Weitere Vorteile und vorteilhafte Ausführungsformen der Trägerplatte sowie der die Trägerplatte umfassenden especially for carrier plates that require a surface with high-resolution structured tracks, are used. Further advantages and advantageous embodiments of the carrier plate as well as the carrier plate comprehensive
Vorrichtung ergeben sich aus den im Folgenden in Verbindung mit den Figuren 1 bis 6 beschriebenen Ausführungsformen. Device will become apparent from the embodiments described below in connection with Figures 1 to 6.
Es zeigen: Show it:
Figur 1 eine schematische Aufsicht auf eine Trägerplatte gemäß einem Ausführungsbeispiel, 1 shows a schematic plan view of a carrier plate according to an embodiment,
Figur 2 einen schematischen Querschnitt einer Trägerplatte mit einer Leiterbahn gemäß einem weiteren Ausführungsbeispiel , FIG. 2 shows a schematic cross section of a carrier plate with a conductor track according to a further exemplary embodiment,
Figur 3 einen Ausschnitt einer schematischen Aufsicht auf eine Leiterbahn einer Trägerplatte gemäß einem weiteren Ausführungsbeispiel, FIG. 3 shows a detail of a schematic plan view of a conductor track of a carrier plate according to a further exemplary embodiment,
Figur 4 eine Aufsicht auf eine Vorrichtung mit einer Figure 4 is a plan view of a device with a
Trägerplatte und einem darauf angeordneten elektrischen Bauelement gemäß einem weiteren  Support plate and an electrical component arranged thereon according to another
Ausführungsbeispiel, und  Embodiment, and
Figuren 5 und 6 schematische Darstellungen von Verfahren zur Figures 5 and 6 are schematic representations of methods for
Herstellung einer Trägerplatte gemäß weiteren  Production of a carrier plate according to further
Ausführungsbeispielen .  Exemplary embodiments.
In den Ausführungsbeispielen und Figuren können gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen In the exemplary embodiments and figures, the same or equivalent components may each have the same
Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind grundsätzlich nicht als maßstabsgerecht anzusehen. Vielmehr können einzelne Elemente wie zum Beispiel Schichten, Bauteile und Bereiche zur besseren Darstellbarkeit und/oder zum besseren  Be provided with reference numerals. The illustrated elements and their proportions with each other are basically not to be considered as true to scale. Rather, individual elements such as layers, components and areas for better representability and / or better
Verständnis übertrieben dick oder groß dimensioniert  Understanding exaggeratedly thick or large dimensions
dargestellt sein. In Figur 1 ist eine Trägerplatte 1 gemäß einem be shown. In Figure 1 is a support plate 1 according to a
Ausführungsbeispiel dargestellt. Die Trägerplatte 1 weist ein Substrat 2 aus einer LTCC-Keramik und eine Mehrzahl von  Embodiment shown. The carrier plate 1 comprises a substrate 2 made of an LTCC ceramic and a plurality of
Leiterbahnen 3, die auf dem Substrat 2 angeordnet sind, auf. Alternativ kann das Substrat 2 auch eine HTCC- oder MLV- Keramik oder eine Leiterplatte, zum Beispiel eine FR4- Leiterplatte, sein. Die einzelnen Leiterbahnen 3 weisen jeweils einen Lötbereich 422, einen unterbrochenen Bereich 423 sowie einen Zuleitungsbereich 421 auf, wie in Verbindung mit den folgenden Ausführungsbeispielen beschrieben ist. Conductor tracks 3, which are arranged on the substrate 2, on. Alternatively, the substrate 2 may also be a HTCC or MLV ceramic or a printed circuit board, for example a FR4 printed circuit board. The individual interconnects 3 each have a solder region 422, an interrupted region 423 and a supply region 421, as described in connection with the following exemplary embodiments.
Weiterhin weist die Trägerplatte 1 eine Mehrzahl von Furthermore, the carrier plate 1 has a plurality of
Metallisierungen 10 sowie Vias 9 auf, die dem Anschluss von elektrischen Bauteilen dienen können. Die Lötbereiche 422 der Leiterbahnen bilden eine Fläche, die einen Anschlussbereich für ein elektrisches Bauelement bildet, während die Zuleitungsbereiche Umverdrahtungen bilden. Die Anzahl, die Form, die Anordnung und der Verlauf der Leiterbahnen 3 sowie der weiteren Komponenten der Metallizations 10 and vias 9, which can serve the connection of electrical components. The soldering regions 422 of the conductor tracks form a surface which forms a connection region for an electrical component, while the supply line regions form rewirings. The number, the shape, the arrangement and the course of the interconnects 3 and the other components of the
gezeigten Trägerplatte 1 sind rein beispielhaft und nicht beschränkend zu verstehen. shown carrier plate 1 are purely exemplary and not limiting to understand.
In Figur 2 ist eine Trägerplatte 1 gemäß einem weiteren FIG. 2 shows a carrier plate 1 according to another
Ausführungsbeispiel gezeigt, die beispielsweise ein Embodiment shown, for example, a
Querschnitt eines Teilbereichs der Trägerplatte 1 aus Figur 1 entlang einer der dort gezeigten Leiterbahnen 3 sein kann. Die auf dem Substrat 2 angeordnete Leiterbahnen 3 weist eine erste Schicht 41 auf, die unmittelbar auf dem Substrat 2 aufgebracht ist. Die erste Schicht 41 enthält im gezeigten Ausführungsbeispiel Kupfer. Alternativ kann die erste Schicht 41 auch Silber enthalten. Beispielsweise kann die erste Cross section of a portion of the support plate 1 of Figure 1 along one of the conductor tracks 3 shown there may be. The arranged on the substrate 2 interconnects 3 has a first layer 41 which is applied directly to the substrate 2. The first layer 41 contains copper in the embodiment shown. Alternatively, the first layer 41 may also contain silver. For example, the first
Schicht eine Schichtdicke zwischen 15 μιη und 20 μιη aufweisen. Weiterhin weist die Leiterbahn 3 eine zweite, Gold enthaltende Schicht 42 auf, die auf der ersten Schicht 41 angeordnet ist und die zuoberst liegende Schicht der Layer have a layer thickness between 15 μιη and 20 μιη. Furthermore, the conductor 3 has a second, gold containing layer 42 which is disposed on the first layer 41 and the uppermost layer of
Leiterbahn 3 bildet. Bei der zweiten, Gold enthaltenden Conductor 3 forms. At the second, gold-containing
Schicht 42 kann es sich beispielsweise um eine Schicht aus so genanntem „direct immersion gold" (DIG) handeln. Die zweite Schicht 42 kann zum Beispiel eine Schichtdicke von in etwa 50 nm aufweisen. Layer 42 may, for example, be a layer of so-called "direct immersion gold" (DIG) The second layer 42 may, for example, have a layer thickness of approximately 50 nm.
Die zweite Schicht 42 weist einen Zuleitungsbereich 421 und einen Lötbereich 422 auf, wobei die zweite Schicht 42 The second layer 42 has a feed region 421 and a solder region 422, the second layer 42
zwischen dem Zuleitungsbereich 421 und dem Lötbereich 422 in einem unterbrochenen Bereich 423 unterbrochen ist. Die erste Schicht 41 der Leiterbahn 3 ist unterhalb des unterbrochenen Bereichs 423 durchgängig. Auf dem Lötbereich 422 ist ein Lot 6 in Form eines Lötballs angeordnet, das zur Kontaktierung eines elektrischen Bauelements dient. Des Weiteren weist die Trägerplatte 1 ein Via 9 auf, das mit einem elektrisch leitfähigen Material gefüllt ist und mit der Leiterbahn 3 elektrisch leitend verbunden ist. Alternativ zu einem Via kann sich an einem dem Lötbereich 422 entgegen gesetzten Ende des Zuleitungsbereichs 421 ein weiterer Lötbereich between the supply area 421 and the soldering area 422 in a discontinuous area 423 is interrupted. The first layer 41 of the conductor 3 is continuous below the interrupted region 423. On the soldering region 422, a solder 6 is arranged in the form of a solder ball, which serves for contacting an electrical component. Furthermore, the carrier plate 1 has a via 9, which is filled with an electrically conductive material and is electrically conductively connected to the conductor track 3. As an alternative to a via, another soldering region can be formed on an end of the supply region 421 opposite the soldering region 422
anschließen, wobei vorzugsweise wiederum ein unterbrochener Bereich zwischen dem Zuleitungsbereich 421 und dem weiteren Lötbereich vorhanden ist. connect, wherein preferably again a discontinuous area between the feed line 421 and the other soldering area is present.
Weiterhin kann die Leiterbahn 3 auch eine dritte Schicht 43, die zwischen der ersten und der zweiten Schicht 41, 42 angeordnet ist, und optional auch eine vierte Schicht 44, die zwischen zweiten und der dritten Schicht 42, 43 angeordnet ist, aufweisen. Bei der auf der ersten Schicht 41, das heißt auf der Grundmetallisierung, aufgebrachten Metallisierung aus dritter und zweiter Schicht 43, 42 oder aus dritter, vierter und zweiter Schicht 43, 44, 42 kann es sich beispielsweise um Ni/Au (electroless nickel / immersion gold, ENIG) oder um stromlos Ni/Pd/Au (electroless nickel / electroles palladium / immersion gold, ENEPIG) handeln. Die dritte Schicht 43 kann zum Beispiel eine Schichtdicke zwischen 2 μιη und 4 μιη aufweisen und die vierte Schicht 44 kann zum Beispiel eine Schichtdicke zwischen 0,3 μιη und 0,5 μιη aufweisen. Furthermore, the conductor track 3 may also have a third layer 43, which is arranged between the first and the second layer 41, 42, and optionally also a fourth layer 44, which is arranged between the second and the third layer 42, 43. The metallization of the third and second layers 43, 42 or of the third, fourth and second layers 43, 44, 42 applied to the first layer 41, that is to say on the base metallization, may be, for example, Ni / Au (electroless nickel / immersion gold, ENIG) or to act without current Ni / Pd / Au (electroless nickel / electroles palladium / immersion gold, ENEPIG). The third layer 43 may, for example, have a layer thickness between 2 μm and 4 μm, and the fourth layer 44 may have, for example, a layer thickness between 0.3 μm and 0.5 μm.
Figur 3 zeigt einen Ausschnitt einer Leiterbahn 3 auf einem Substrat 2 gemäß einem weiteren Ausführungsbeispiel, bei der es sich beispielsweise um eine Leiterbahn 3 der Trägerplatte 1 aus Figur 1 handeln kann. Die Leiterbahn 3 weist einen unterbrochenen Bereich 423 auf, der zwischen einem Lötbereich 422 und einem Zuleitungsbereich 421 angeordnet ist. Bei der hier gezeigten Trägerplatte 1 kann vorteilhafterweise mittels des unterbrochenen Bereichs 423 der zweiten Schicht 42, also der Gold enthaltenden und für eine hohe Figure 3 shows a section of a conductor 3 on a substrate 2 according to a further embodiment, which may be, for example, a conductor 3 of the support plate 1 of Figure 1. The conductor track 3 has an interrupted region 423, which is arranged between a soldering region 422 and a supply region 421. In the case of the carrier plate 1 shown here, advantageously by means of the interrupted region 423 of the second layer 42, ie the gold-containing and for a high
Benetzbarkeit verantwortlichen Schicht, die Benetzbarkeit in diesem Bereich der Leiterbahn 3 verringert werden, so dass der unterbrochene Bereich 423 als Lötstopp wirkt. Dadurch kann die hier beschriebene Trägerplatte kostengünstig Wettability responsible layer, the wettability in this area of the conductor 3 are reduced, so that the interrupted area 423 acts as a solder stop. As a result, the carrier plate described here can be inexpensive
hergestellt werden, da auf teuren Lötstopplack verzichtet werden kann. Figur 4 zeigt eine Aufsicht auf eine Vorrichtung 10, die eine Trägerplatte 1 sowie ein auf der Trägerplatte 1 angeordnetes elektrisches Bauelement 7 umfasst. Das elektrische Bauelement 7 ist nur angedeutet, um die darunter liegenden Strukturen darstellen zu können. can be produced, as can be dispensed with expensive Lötstopplack. FIG. 4 shows a plan view of a device 10 which comprises a carrier plate 1 and an electrical component 7 arranged on the carrier plate 1. The electrical component 7 is only indicated in order to represent the underlying structures.
Die Trägerplatte 1 weist ein Substrat 2 und eine Mehrzahl von Leiterbahnen 3 auf, die jeweils auf dem Substrat 2 The carrier plate 1 has a substrate 2 and a plurality of conductor tracks 3, each on the substrate. 2
aufgebracht sind. Die Leiterbahnen 3 weisen jeweils eine erste Schicht 41 auf, die unmittelbar auf dem Substrat 2 aufgebracht ist, sowie eine zweite Schicht 42, die auf der ersten Schicht 41 angeordnet ist. Dabei weisen die zweiten Schichten 42 jeweils einen Zuleitungsbereich 421 und einen Lötbereich 422 auf. Die zweiten Schichten 42 sind zwischen dem Zuleitungsbereich 421 und dem Lötbereich 422 vollständig durch einen unterbrochenen Bereich 423 unterbrochen. Die Lötbereiche 422 definieren eine Fläche, die einen are applied. The conductor tracks 3 each have one First layer 41, which is applied directly to the substrate 2, and a second layer 42, which is arranged on the first layer 41. In this case, the second layers 42 each have a feed region 421 and a solder region 422. The second layers 42 are completely interrupted between the feed region 421 and the solder region 422 by a discontinuous region 423. The solder regions 422 define an area that has a
Anschlussbereich 8 für das elektrische Bauelement 7 bildet. Das elektrische Bauelement 7 ist mittels Lot 6 mit den Connecting area 8 for the electrical component 7 forms. The electrical component 7 is by means of Lot 6 with the
Lötbereichen 422 verbunden, wodurch das elektrische Soldering areas 422 connected, whereby the electrical
Bauelement auf der Trägerplatte 1 befestigt ist. Component is mounted on the support plate 1.
Beispielsweise kann das elektrische Bauelement 7 eine oder mehrere Kontaktflächen aufweisen, mittels deren das For example, the electrical component 7 may have one or more contact surfaces, by means of which the
elektrische Bauelement 7 durch das Lot 6 elektrisch leitend mit den Lötbereichen 422 verbunden ist. Die electrical component 7 is electrically connected by solder 6 to the soldering regions 422. The
Zuleitungsbereiche 421 außerhalb des Anschlussbereichs 8 sind frei von Lot 6 und bilden eine Umverdrahtung . Mittels der unterbrochenen Bereiche 423 der ersten Schichten 41 der Leiterbahnen 3 kann ein Lötstopp für das auf die Lötbereiche 422 aufgebrachte Lot 6 erzeugt werden. Das elektrische  Feed line regions 421 outside the connection region 8 are free of solder 6 and form a rewiring. By means of the interrupted regions 423 of the first layers 41 of the interconnects 3, a solder stop for the solder 6 applied to the solder regions 422 can be produced. The electric
Bauelement 7 kann beispielsweise ein Halbleiterbauelement, wie zum Beispiel ein Halbleiterchip in Form eines Component 7 may, for example, a semiconductor device, such as a semiconductor chip in the form of a
oberflächenmontierbaren Bauelements oder eines Flip-Chips sein. surface mount device or a flip-chip.
Figur 5 zeigt eine schematische Ansicht eines Verfahrens zur Herstellung einer Trägerplatte 1, wie sie beispielsweise in den vorherigen Ausführungsbeispielen gezeigt ist. Dabei wird in einem ersten Verfahrensschritt 101 eine Trägerplatte 1 bereitgestellt, die ein Substrat 2 und zumindest eine Figure 5 shows a schematic view of a method for producing a carrier plate 1, as shown for example in the previous embodiments. In this case, in a first method step 101, a carrier plate 1 is provided, which comprises a substrate 2 and at least one
Leiterbahn 3, die auf dem Substrat 2 aufgebracht ist, aufweist. Die Leiterbahn 3 weist eine erste Schicht 41 auf, die unmittelbar auf dem Substrat aufgebracht ist sowie eine zweite Schicht 42, die auf der ersten Schicht 41 angeordnet ist und eine oberste Schicht der Leiterbahn 3 bildet. In einem weiteren Verfahrensschritt 102 wird ein Bereich der zweiten Schicht 42 abgetragen, sodass die zweite Schicht 42 zwischen dem Zuleitungsbereich 421 und dem Lötbereich 422 vollständig unterbrochen ist. Vorzugsweise erfolgt das Conductor 3, which is applied to the substrate 2 comprises. The conductor 3 has a first layer 41, which is applied directly to the substrate and a second layer 42, which is arranged on the first layer 41 and forms an uppermost layer of the conductor 3. In a further method step 102, a region of the second layer 42 is removed, so that the second layer 42 between the feed region 421 and the solder region 422 is completely interrupted. Preferably, this is done
Abtragen des Bereichs der zweiten Schicht 42 mittels Removing the area of the second layer 42 by means of
Laserablation . Weiterhin ist es möglich, mittels eines Lasers auch Bereiche weiterer Schichten 43, 44 unterhalb des Laser ablation. Furthermore, it is possible, by means of a laser, also regions of further layers 43, 44 below the
unterbrochenen Bereichs 423 der zweiten Schicht 42 zu interrupted region 423 of the second layer 42
entfernen. Darüber hinaus kann bis auf die erste Schicht 41 durchgelasert werden, so dass zumindest ein Teilbereich dieser oxidiert und aufgrund resultierender schlechter remove. In addition, can be lasered down to the first layer 41, so that at least a portion of this oxidized and worse due to resulting
BenetZungseigenschaften ebenfalls als Lötstopp wirkt. Wetting properties also acts as a soldering stop.
Figur 6 zeigt eine schematische Darstellung des FIG. 6 shows a schematic representation of the
Verfahrensschritts 102, bei dem Bereiche einer zweiten Method step 102, wherein areas of a second
Schicht 42, einer dritten Schicht 43 und einer vierten Layer 42, a third layer 43 and a fourth
Schicht 44 mittels eines Laserstrahls 5 abgetragen werden.Layer 44 are removed by means of a laser beam 5.
Alternativ kann auch nur ein Bereich 423 der zweiten Schicht 42 abgetragen werden oder nur ein Bereich 423 der zweiten Schicht 42 und ein darunter liegender Bereich der vierten Schicht 44. Alternatively, only one region 423 of the second layer 42 can be removed, or only one region 423 of the second layer 42 and an underlying region of the fourth layer 44.
In durchgeführten Versuchen konnte gezeigt werden, dass sich mittels Laserablation sehr selektiv eine oder mehrere für eine Lotbenetzung verantwortliche Schichten im unterbrochenen Bereich 423 entfernen lassen. Experiments carried out have shown that one or more layers responsible for solder wetting can be removed very selectively in the interrupted region 423 by means of laser ablation.
Die in den gezeigten Ausführungsbeispielen beschriebenen Merkmale können gemäß weiteren Ausführungsbeispielen auch miteinander kombiniert sein, auch wenn solche Kombinationen nicht explizit in den Figuren gezeigt sind. Alternativ oder zusätzlich können die in den Figuren gezeigten The features described in the embodiments shown can also be combined with each other according to further embodiments, even if such combinations not explicitly shown in the figures. Alternatively or additionally, those shown in the figures
Ausführungsbeispiele weitere Merkmale gemäß den Embodiments further features according to the
Ausführungsformen der allgemeinen Beschreibung aufweisen. Embodiments of the general description have.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt, sondern umfasst jedes neue Merkmal sowie jede Kombination von Merkmalen. Dies beinhaltet insbesondere jede Kombination von Merkmalen in den Patentansprüchen, auch wenn dieses Merkmal oder diese The invention is not limited by the description based on the embodiments of these, but includes each new feature and any combination of features. This includes in particular any combination of features in the claims, even if this feature or these
Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist. Combination itself is not explicitly stated in the claims or exemplary embodiments.
Bezugs zeichenliste Reference sign list
1 Trägerplatte 1 carrier plate
2 Substrat  2 substrate
3 Leiterbahn  3 trace
41 erste Schicht  41 first shift
42 zweite Schicht  42 second layer
421 Zuleitungsbereich  421 supply area
422 Lötbereich  422 soldering area
423 unterbrochener Bereich 423 interrupted area
43 dritte Schicht 43 third layer
44 vierte Schicht  44 fourth shift
5 Laserstrahl  5 laser beam
6 Lot  6 plumb bob
7 elektrisches Bauelement 7 electrical component
8 Anschlussbereich 8 connection area
9 Via  9 Via
10 Metallisierung  10 metallization

Claims

Patentansprüche claims
1. Trägerplatte (1) aufweisend ein Substrat (2) und zumindest eine Leiterbahn (3) , 1. carrier plate (1) comprising a substrate (2) and at least one conductor track (3),
- wobei die Leiterbahn (3) eine erste Schicht (41) aufweist, die unmittelbar auf dem Substrat (2) aufgebracht ist,- wherein the conductor track (3) has a first layer (41) which is applied directly to the substrate (2),
- wobei die Leiterbahn (3) eine zweite Schicht (42) aufweist, die auf der ersten Schicht (41) angeordnet ist, - wherein the conductor track (3) has a second layer (42) which is arranged on the first layer (41),
- wobei die zweite Schicht (42) einen Zuleitungsbereich (421) und einen Lötbereich (422) aufweist, und  - wherein the second layer (42) has a feed region (421) and a soldering region (422), and
- wobei die zweite Schicht (42) zwischen dem  - wherein the second layer (42) between the
Zuleitungsbereich (421) und dem Lötbereich (422)  Lead-in area (421) and the soldering area (422)
vollständig unterbrochen ist.  is completely interrupted.
Trägerplatte nach Anspruch 1, wobei die erste Schicht unterhalb des unterbrochenen Bereichs (423) durchgängig ist . The carrier plate of claim 1, wherein the first layer is continuous below the discontinuous area (423).
Trägerplatte nach einem der vorhergehenden Ansprüche, wobei ein Teil der zweiten Schicht (42) in dem A support plate according to any one of the preceding claims, wherein a portion of the second layer (42) in the
unterbrochenen Bereich (423) mittels eines Lasers (5) abgetragen ist.  interrupted area (423) by means of a laser (5) is removed.
Trägerplatte nach einem der vorhergehenden Ansprüche, wobei die Leiterbahn (3) eine dritte Schicht (43) aufweist, die zwischen der ersten und der zweiten A carrier plate according to any one of the preceding claims, wherein the conductor track (3) has a third layer (43) between the first and the second
Schicht (41, 42) angeordnet ist.  Layer (41, 42) is arranged.
Trägerplatte nach Anspruch 4, wobei die dritte Schicht A support plate according to claim 4, wherein the third layer
(43) unterhalb des unterbrochenen Bereichs (423)  (43) below the interrupted area (423)
durchgängig ist. is consistent.
6. Trägerplatte nach Anspruch 4, wobei die dritte Schicht6. Support plate according to claim 4, wherein the third layer
(43) unterhalb des unterbrochenen Bereichs (423) (43) below the interrupted area (423)
unterbrochen ist.  is interrupted.
7. Trägerplatte nach Anspruch 5, wobei die Leiterbahn (3) eine vierte Schicht (44) aufweist, die zwischen der zweiten und der dritten Schicht (42, 43) angeordnet ist, wobei die vierte Schicht (44) unterhalb des A support plate according to claim 5, wherein the track (3) comprises a fourth layer (44) interposed between the second and third layers (42, 43), the fourth layer (44) below
unterbrochenen Bereichs (423) durchgängig oder  interrupted area (423) continuously or
unterbrochen ist.  is interrupted.
8. Trägerplatte nach Anspruch 6, wobei die Leiterbahn (3) eine vierte Schicht (44) aufweist, die zwischen der ersten und der dritten Schicht (42, 43) angeordnet ist, wobei die vierte Schicht (44) unterhalb des A support plate according to claim 6, wherein the track (3) comprises a fourth layer (44) disposed between the first and third layers (42, 43), the fourth layer (44) below
unterbrochenen Bereichs (423) unterbrochen ist.  interrupted area (423) is interrupted.
9. Trägerplatte nach einem der vorhergehenden Ansprüche, 9. carrier plate according to one of the preceding claims,
wobei eine durch eine oder mehrere unterbrochene  one interrupted by one or more
Schichten freigelegte Schicht der Leiterbahn (3) eine geringere Benetzbarkeit aufweist als die unmittelbar darüber angeordnete Schicht.  Layers exposed layer of the conductor (3) has a lower wettability than the immediately above layer arranged.
10. Trägerplatte nach einem der vorhergehenden Ansprüche, wobei der Lötbereich (422) zumindest teilweise von einem Lot (6) bedeckt ist. 10. Carrier plate according to one of the preceding claims, wherein the soldering region (422) is at least partially covered by a solder (6).
11. Trägerplatte nach einem der vorhergehenden Ansprüche, wobei die Trägerplatte (1) frei von Lötstopplack ist. 11. Carrier plate according to one of the preceding claims, wherein the carrier plate (1) is free of solder mask.
12. Vorrichtung aufweisend eine Trägerplatte (1) sowie ein auf der Trägerplatte (1) angeordnetes elektrisches 12. Device comprising a support plate (1) and an on the support plate (1) arranged electrical
Bauelement ( 7 ) , - wobei die Trägerplatte (1) ein Substrat (2) und eine Component (7), - wherein the carrier plate (1) has a substrate (2) and a
Mehrzahl von Leiterbahnen (3) aufweist, die jeweils auf dem Substrat (2) aufgebracht sind,  A plurality of conductor tracks (3), which are respectively applied to the substrate (2),
- wobei die Leiterbahnen (3) jeweils eine erste Schicht (41) aufweisen, die unmittelbar auf dem Substrat (2)  - wherein the conductor tracks (3) each have a first layer (41) which directly on the substrate (2)
aufgebracht sind,  are applied,
- wobei die Leiterbahnen (3) jeweils eine zweite Schicht (42) aufweisen, die auf der ersten Schicht (41) angeordnet sind,  - wherein the conductor tracks (3) each have a second layer (42) which are arranged on the first layer (41),
- wobei die zweiten Schichten (42) jeweils einen - wherein the second layers (42) each one
Zuleitungsbereich (421) und einen Lötbereich (422) aufweisen,  Lead-in area (421) and a soldering area (422),
- wobei die zweiten Schichten (42) jeweils zwischen dem  - wherein the second layers (42) each between the
Zuleitungsbereich (421) und dem Lötbereich (422)  Lead-in area (421) and the soldering area (422)
vollständig unterbrochen sind,  completely interrupted,
- wobei die Lötbereiche (422) eine Fläche definieren, die  - wherein the soldering areas (422) define a surface, the
einen Anschlussbereich (8) für das elektrische  a connection area (8) for the electrical
Bauelement (7) bildet,  Component (7) forms,
- wobei das elektrische Bauelement (7) mittels Lot (6) mit den Lötbereichen (422) verbunden ist, und  - wherein the electrical component (7) by means of solder (6) is connected to the soldering areas (422), and
- wobei die Zuleitungsbereiche (421) außerhalb des  - Wherein the lead areas (421) outside the
Anschlussbereichs (8) frei von Lot (6) sind.  Connection area (8) free of solder (6).
13. Verfahren zur Herstellung einer Trägerplatte (1) nach 13. A method for producing a carrier plate (1) according to
einem der Ansprüche 1 bis 12 umfassend die folgenden one of claims 1 to 12 comprising the following
Schritte : Steps :
- Bereitstellen der Trägerplatte (1) aufweisend das Substrat - Providing the support plate (1) comprising the substrate
(2) und zumindest eine Leiterbahn (3), wobei die (2) and at least one conductor track (3), wherein the
Leiterbahn (3) die erste Schicht (41) aufweist, die unmittelbar auf dem Substrat (2) aufgebracht ist, sowie eine zweite Schicht (42), die auf der ersten Schicht Conductor (3) has the first layer (41), which is applied directly to the substrate (2), and a second layer (42) on the first layer
(41) angeordnet ist, - Abtragen eines Bereiches der zweiten Schicht (42), so dass die zweite Schicht (42) zwischen dem Zuleitungsbereich (421) und dem Lötbereich (422) vollständig unterbrochen ist . (41) is arranged - Removing a portion of the second layer (42), so that the second layer (42) between the feed line (421) and the soldering region (422) is completely interrupted.
14. Verfahren nach Anspruch 13, wobei das Abtragen mittels Laserablation erfolgt. 14. The method of claim 13, wherein the ablation is effected by means of laser ablation.
PCT/EP2013/066731 2012-08-27 2013-08-09 Carrier plate, device having the carrier plate and method for producing a carrier plate WO2014032940A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015528944A JP2015533260A (en) 2012-08-27 2013-08-09 Carrier plate, device equipped with carrier plate, and method of manufacturing carrier plate
US14/424,754 US10117329B2 (en) 2012-08-27 2013-08-09 Carrier plate, device having the carrier plate and method for producing a carrier plate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012107876.9 2012-08-27
DE102012107876.9A DE102012107876A1 (en) 2012-08-27 2012-08-27 Support plate, device with carrier plate and method for producing a carrier plate

Publications (1)

Publication Number Publication Date
WO2014032940A1 true WO2014032940A1 (en) 2014-03-06

Family

ID=48953401

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/066731 WO2014032940A1 (en) 2012-08-27 2013-08-09 Carrier plate, device having the carrier plate and method for producing a carrier plate

Country Status (4)

Country Link
US (1) US10117329B2 (en)
JP (1) JP2015533260A (en)
DE (1) DE102012107876A1 (en)
WO (1) WO2014032940A1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170113297A1 (en) * 2015-10-27 2017-04-27 Hutchinson Technology Incorporated Metallizing polymers, ceramics and composites for attachment structures
US10076800B2 (en) 2015-11-30 2018-09-18 Cree Fayetteville, Inc. Method and device for a high temperature vacuum-safe solder stop utilizing laser processing of solderable surfaces for an electronic module assembly
US10925663B2 (en) 2016-06-27 2021-02-23 Mound Laser & Photonics Center, Inc. Metallized components and surgical instruments
US10307851B2 (en) * 2016-12-14 2019-06-04 Raytheon Company Techniques for providing stop-offs for brazing materials or other materials on structures being joined
DE102019205967A1 (en) * 2019-04-25 2020-10-29 Volkswagen Aktiengesellschaft Process for the pretreatment and coating of a substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577012B1 (en) * 2001-08-13 2003-06-10 Amkor Technology, Inc. Laser defined pads for flip chip on leadframe package
US20080237814A1 (en) * 2007-03-26 2008-10-02 National Semiconductor Corporation Isolated solder pads
US20090236756A1 (en) * 2008-03-19 2009-09-24 Oh Han Kim Flip chip interconnection system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773764A (en) * 1996-08-28 1998-06-30 Motorola, Inc. Printed circuit board panel
DE19927046B4 (en) * 1999-06-14 2007-01-25 Electrovac Ag Ceramic-metal substrate as a multi-substrate
KR20080031522A (en) * 2000-02-25 2008-04-08 이비덴 가부시키가이샤 Multilayer printed wiring board and method for producing multilayer printed wiring board
EP1202390B1 (en) * 2000-10-25 2008-05-21 Japan Aviation Electronics Industry, Limited An electronic component and a method of manufacturing the same
US7242099B2 (en) * 2001-03-05 2007-07-10 Megica Corporation Chip package with multiple chips connected by bumps
EP1667225A4 (en) * 2003-09-24 2009-04-01 Ibiden Co Ltd Interposer and multilayer printed wiring board
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
JP2006086201A (en) 2004-09-14 2006-03-30 Shinei Hitec:Kk Flexible wiring board and surface treating method therefor
JP4493664B2 (en) 2007-01-16 2010-06-30 京セラ株式会社 Ceramic circuit board and semiconductor module
JP5145729B2 (en) * 2007-02-26 2013-02-20 富士電機株式会社 Solder bonding method and semiconductor device manufacturing method using the same
JP2008227055A (en) 2007-03-12 2008-09-25 Mitsubishi Electric Corp Circuit board
DE102007044046B4 (en) * 2007-09-14 2013-01-03 Infineon Technologies Ag Method for internal contacting of a power semiconductor module
JP2009147210A (en) 2007-12-17 2009-07-02 Stanley Electric Co Ltd Ceramic circuit substrate and semiconductor light-emitting module
DE102009038674B4 (en) 2009-08-24 2012-02-09 Epcos Ag Carrier device, arrangement with such a carrier device and method for producing a structured layer stack comprising at least one ceramic layer
US8304919B2 (en) * 2010-03-26 2012-11-06 Stats Chippac Ltd. Integrated circuit system with stress redistribution layer and method of manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577012B1 (en) * 2001-08-13 2003-06-10 Amkor Technology, Inc. Laser defined pads for flip chip on leadframe package
US20080237814A1 (en) * 2007-03-26 2008-10-02 National Semiconductor Corporation Isolated solder pads
US20090236756A1 (en) * 2008-03-19 2009-09-24 Oh Han Kim Flip chip interconnection system

Also Published As

Publication number Publication date
DE102012107876A1 (en) 2014-02-27
US20150223329A1 (en) 2015-08-06
JP2015533260A (en) 2015-11-19
US10117329B2 (en) 2018-10-30

Similar Documents

Publication Publication Date Title
DE69628161T2 (en) A SOLDERING STRUCTURE FOR A MICROELECTRONIC SUBSTRATE
DE112010005011B4 (en) INTEGRATED CIRCUIT CHIP PACKAGE AND METHOD OF PRODUCTION THEREOF
WO2005081315A2 (en) Semiconductor component comprising a stack of semiconductor chips and method for producing the same
DE102008028072A1 (en) Semiconductor device
DE3824008A1 (en) ELECTRONIC CIRCUIT AND METHOD FOR THE PRODUCTION THEREOF
WO2014032940A1 (en) Carrier plate, device having the carrier plate and method for producing a carrier plate
EP1351298A2 (en) Verfahren zur Herstellung eines Halbleiterwafers
DE1943519A1 (en) Semiconductor component
DE102012109319A1 (en) Bump-on-trace assembly structure and method of making the same
DE19606074A1 (en) A method of forming a gold plating electrode, a substrate based on the electrode formation method, and a wire bonding method using this electrode formation method
WO2016146323A2 (en) Chip assembly and method for forming a contact connection
DE112020004630T5 (en) PREVENTING BRIDGES BETWEEN SOLDER JOINTS
DE102014105957B3 (en) Method for producing a solder joint
DE4446471C2 (en) Method for mounting a chip on a flexible circuit carrier
DE102010013610A1 (en) Method for firmly bonded connection of e.g. semiconductor components or contact elements and printed circuit boards, involves transferring metal alloy, and manufacturing connection between components or elements and substrates after cooling
DE10059176C2 (en) Intermediate carrier for a semiconductor module, semiconductor module produced using such an intermediate carrier, and method for producing such a semiconductor module
DE102008041873A1 (en) LTCC substrate structure and method of making the same
DE102014019169A1 (en) Housing with a substrate with embedded metal trace overlaps from joint
DE10239081B4 (en) Method for producing a semiconductor device
WO2008040307A2 (en) Method for producing an arrangement of optoelectronic components, and arrangement of optoelectronic components
DE102009023629B4 (en) Printed circuit board and manufacturing process
DE102019129971A1 (en) Method for soldering a component onto a printed circuit board, electronic unit and field device in automation technology
DE102015120647B4 (en) Electrical device with thin solder stop layer and method of manufacture
DE10157205A1 (en) Formation of raised bump contacts with additional elevations includes depositing bump, masking it and making further defined deposits on bump, then removing mask
DE102004030800A1 (en) Process for producing a ceramic printed circuit board

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13747851

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015528944

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14424754

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 13747851

Country of ref document: EP

Kind code of ref document: A1