WO2006106779A1 - 不純物導入装置及び不純物導入方法 - Google Patents

不純物導入装置及び不純物導入方法 Download PDF

Info

Publication number
WO2006106779A1
WO2006106779A1 PCT/JP2006/306564 JP2006306564W WO2006106779A1 WO 2006106779 A1 WO2006106779 A1 WO 2006106779A1 JP 2006306564 W JP2006306564 W JP 2006306564W WO 2006106779 A1 WO2006106779 A1 WO 2006106779A1
Authority
WO
WIPO (PCT)
Prior art keywords
impurity
impurities
semiconductor substrate
impurity introduction
type
Prior art date
Application number
PCT/JP2006/306564
Other languages
English (en)
French (fr)
Inventor
Bunji Mizuno
Ichiro Nakayama
Yuichiro Sasaki
Tomohiro Okumura
Cheng-Guo Jin
Hiroyuki Ito
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to JP2007512820A priority Critical patent/JP5116466B2/ja
Priority to EP06730512A priority patent/EP1865537A1/en
Priority to KR1020077021878A priority patent/KR101133090B1/ko
Priority to US11/887,371 priority patent/US20090140174A1/en
Priority to CN2006800103247A priority patent/CN101151707B/zh
Publication of WO2006106779A1 publication Critical patent/WO2006106779A1/ja
Priority to US12/057,117 priority patent/US7626184B2/en
Priority to US12/122,492 priority patent/US7622725B2/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412Plasma immersion ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase

Definitions

  • the present invention relates to an impurity introduction apparatus and an impurity introduction method, and more particularly to a plasma doping apparatus and a plasma doping method for implanting ions using plasma on a solid sample surface.
  • a technique called plasma doping has been proposed in order to introduce a P-type impurity or an N-type impurity when forming a PN junction or the like.
  • the semiconductor substrate when doping an impurity that is electrically active to the semiconductor substrate, the semiconductor substrate is exposed to an impurity-containing plasma, and the impurity is introduced into the surface of the semiconductor substrate by the energy of the plasma.
  • impurities necessary for semiconductors require purification and quantitative control of impurities at the element molecular level in order to clearly give the characteristics, for example, electrical positive / negative characteristics.
  • the plasma driving method has a large effect on characteristics due to a small difference in the amount of It will be used for construction.
  • Patent Document 1 a dedicated chamber 1 is provided by dividing the vacuum chamber 1 by impurity type.
  • the right chamber 1 in FIG. 5 is used as a P-type doping chamber 50 and the left chamber 1 is used as an N-type doping chamber 60.
  • P-type patterning is performed on the semiconductor substrate 130 with a photoresist or the like
  • P-type doping is performed in the chamber 50
  • N-type patterning is performed on the semiconductor substrate 130 with a photoresist or the like.
  • do N-type doping do N-type doping.
  • plasma doping can be used for semiconductor manufacturing because it is possible to avoid mixing impurities with different characteristics if a dedicated plasma chamber is provided for each desired impurity.
  • Patent Document 2 amorphization of a silicon single crystal substrate by a rare gas, particularly He plasma, plays a very important role.
  • a rare gas particularly He plasma
  • the silicon single crystal substrate did not become amorphous no matter how long a long period of time was irradiated. This was common sense in the world's ion implantation industry until 2004.
  • power plasma it will irradiate a large amount (approximately 100 times compared to ion implantation) of He in a unit time, although it is very low energy compared to conventional common sense.
  • Even silicon single crystals were found to be amorphous.
  • Non-Patent Document 1 The effect of this amorphization by He changes the profile of the impurity in the depth direction by introducing impurities following or simultaneously with this amorphization (Non-Patent Document 1), and improves the uniformity. Demonstrates special effects that lead to improvement and control of the amount of impurities.
  • Patent Document 1 Japanese Patent No. 2780419
  • Patent Document 2 Japanese Patent Application 2003-041123
  • Patent Document 3 Japanese Patent Application 2004—360122
  • Patent Document 4 Patent No. 2022204
  • Non-Patent Document 1 Sasaki et al., "B2H6 Plasma Doping with In-situ He Pre- amorphyzation, 2004 Symposia on VLSI Technology and Circuits
  • Patent Document 5 Japanese Unexamined Patent Application Publication No. 2004-179592
  • the present invention has been made in view of the above circumstances, and an object thereof is to provide an impurity introduction method and an impurity introduction apparatus capable of preventing contamination and introducing a desired impurity with good controllability. To do.
  • Impurities introduced into a semiconductor substrate can be processed at the same time even if different types of impurities are mixed together, but if they are mixed together, combinations that adversely affect semiconductor device manufacturing are completely eliminated. I have to do it.
  • reaction chambers it is also necessary to distinguish the processes with respect to the mechanism for transporting the processed wafers and the post-process (here, removal of the photoresist is taken as an example).
  • plasma doping is a method in which impurities are introduced by being brought into contact with plasma as compared with ion implantation in which ions having high energy are implanted. Therefore, extremely small amounts of contamination have a great influence on the manufacture of semiconductor devices. It was made with a focus on this and was characterized by completely eliminating combinations that would adversely affect each other. [0012] Therefore, the combination of plasma doping processes for distinguishing according to the characteristics of impurities is as in the following example.
  • HePA Helium plasma amorphization
  • [0014] 2 Pattern the photoresist on the semiconductor substrate, perform HeP A in the chamber A on the P-type region, and then perform B H doping.
  • the N-type region is then patterned and opened with a photoresist, HePA is performed in chamber B, and then PH is doped.
  • the processing mechanism is used even in plasma or wet processes, so that it adheres to the photoresist, semiconductor substrate, and thin film. Impurities again adhere inside the processing mechanism. It is inevitable that the substances attached in this way will be mixed again during another process. However, even if this contamination is very small, it is likely to cause confusion within the semiconductor substrate and reduce the yield of the latest semiconductor devices.
  • the processing mechanism is differentiated according to the characteristics of the impurities to avoid mixing and to improve the semiconductor yield.
  • two or more types of photoresist removal mechanisms will be dedicated, and this device will increase the cost, especially in small-scale factories, so it may be decided to adopt it in relation to the yield.
  • the present invention is an impurity introduction apparatus and apparatus group for introducing a plurality of types of impurities into a solid sample using plasma in all processes or a part of the process, wherein the introduced impurities are directly or If the desired impurities necessary to indirectly cause the solid sample to have electrical, mechanical, or any specific function are mixed with each other during the impurity introduction process, the specific functions of each other are harmed.
  • An impurity introduction device and a device group including at least one of the following mechanisms, or intended as one of the following mechanisms as a device group, so that respective impurities are not mixed with each other.
  • the desired impurity refers to an impurity that is necessary for the introduced sample to directly or indirectly cause the solid sample to have electrical, mechanical, or some specific function. May be impurities.
  • the plasma process is performed in the manufacture of the semiconductor device.
  • the process of extracting necessary processes, the process of extracting impurities necessary for the extracted processes, the process of determining whether or not the impurities affect subsequent processes The system is designed so that the determined process is extracted and the extracted process is executed by an independent mechanism.
  • the present invention is an impurity introduction apparatus and apparatus group for introducing a plurality of types of impurities into a semiconductor substrate or a semiconductor thin film using plasma for all processes or a part of the process. If the desired impurities necessary to cause the solid sample to have a specific electrical function directly or indirectly when mixed into each other during the process of introducing impurities impair each other's specific functions, the respective impurities
  • the impurity introduction device and device group includes at least one of the following mechanisms, or intends one of the following mechanisms as a device group.
  • the present invention is an impurity introduction apparatus and apparatus group for introducing a plurality of types of impurities into a solid sample by using plasma for all processes or a part of the process.
  • the desired impurities necessary to possess a specific function or mechanical or some specific function are not harmful to the function even if they are mixed with each other during the impurity introduction process.
  • the impurity introduction device is intended to include at least one of the following mechanisms or as one of the following mechanisms as a device group. And a device group. 1 Impurity introduction that can introduce impurities that do not harm the function even if mixed with each other mechanism
  • the present invention also relates to an impurity introduction apparatus and apparatus for introducing a plurality of types of impurities into a semiconductor substrate and a semiconductor thin film using plasma in all processes or a part of the process, and directly or indirectly to a solid sample.
  • the desired impurities required to have a specific electrical function in the combination may not harm the function even if they are mixed with each other during the impurity introduction process.
  • at least one of the following mechanisms is included, or an impurity introducing device and device group intended as one of the following mechanisms as a device group.
  • the present invention includes an electrical direct specific function that includes a positive P-type characteristic and a negative N-type characteristic.
  • the present invention includes those having a function of causing a change in the lattice state of crystals, polycrystals, amorphous lattices, and atomic and molecular bonds as a specific function of indirect electrical function.
  • the present invention includes those having a function of making them amorphous as a function of causing a change in the bonding state of crystals or polycrystalline lattices or atomic molecules.
  • the present invention is also an impurity introduction step of introducing a plurality of types of impurities into a solid sample by using plasma for all or some of the process treatments, and the introduced impurities are directly or indirectly introduced.
  • each of the impurities is It includes a method of introducing an impurity intended for one of the steps using the following mechanism as a combination of a force and a step including at least one step using the following mechanism so as not to mix.
  • the impurities are not only those that are directly electrically active as shown by semiconductors in general, but they are amorphized, such as He plasma. The substance to be given shall also be indicated.
  • At least one of the following mechanisms is included so that the impurities introduced by the impurity introduction device itself are not mixed with each other, or the device group is intended to be one of the following mechanisms. Shall be included.
  • the present invention when introducing impurities into a semiconductor substrate during the manufacture of a semiconductor device, it is possible to avoid the incorporation of a substance having electrical positive / negative characteristics in a certain process, and to manufacture an accurate semiconductor device. Contribute to. Specifically, a method for distinguishing impurities will be shown, and it will be possible to solve the problem in consideration of the cost performance of the manufacturing plant.
  • FIG. 1 is a plan view of an apparatus for explaining Embodiment 1 of the present invention.
  • FIG. 2 is a cross-sectional structural view of an apparatus for explaining the structure of the chamber according to the present invention.
  • FIG. 3 is a plan view of an apparatus for explaining Embodiment 2 of the present invention.
  • FIG. 4 is a plan view of an apparatus for explaining Embodiment 3 of the present invention.
  • FIG. 5 is a sectional structural view of an apparatus for explaining the background art.
  • This plasma doping apparatus is an example using plasma in a vacuum state. If the characteristics of various plasmas are utilized, it is not limited to plasmas in a vacuum state.
  • the feature of this embodiment is that after performing He plasma amorphization (HePA), impurity doping is performed.
  • HePA He plasma amorphization
  • five load chambers 10 and five plasma chambers are installed in a transfer chamber 30 having a structure that can be separated by a partition wall 20 depending on the application. ing.
  • the five plasma chambers are one HePA chamber 40, one P-type doping chamber 50 using B H, and one N-type doping chamber 6 using PH.
  • a robot arm is installed to transfer the semiconductor substrate between the load lock, transfer chamber, and plasma chamber.
  • the robot arm is designed to rotate freely 360 degrees. In this case, prepare HePA arm 90, P-type dope arm 100, N-type dope arm 110 and mix them with each other. Avoid entering. If necessary, the tray 120 was installed so that the semiconductor substrate could be delivered between the HePA part and the doping part.
  • FIG. 2 is a sectional structural view of the chamber.
  • a plasma source 122 is installed in the plasma chamber 40.
  • the gas introduction mechanism is not shown in the figure, a gas or impurity material is introduced into the chamber 140 to generate plasma 124.
  • a semiconductor substrate 130 as an object to be processed is placed on a substrate table 132. The substrate 130 can be moved from the transfer chamber 1 to the substrate table 180 through the valve 140A using the arm 90.
  • a method for manufacturing a semiconductor device using this apparatus will be described.
  • One or more semiconductor substrates 130 are installed on the load lock 10A. This time, since HePA will be implemented first, it will be installed at the load dock 1 OA.
  • the load lock 10A is kept in a certain vacuum state, the valve 140A provided between the transfer lock chamber and the transfer chamber is opened, the semiconductor substrate 130 is transferred by the arm 90, and guided to the HePA chamber 40.
  • HePA generates He plasma at a vacuum of 0.9 Pa for 7 seconds to make the semiconductor single crystal substrate amorphous.
  • the semiconductor substrate amorphousized in the HePA chamber 140 is once carried out of the apparatus through the port lock 10A, and patterned by a photo resist through a process such as lithography. Then, it is transported to the load lock 10B for P-type doping, the load lock 10B is brought to a certain vacuum state, the vanolev 140B provided between the transfer chamber is opened, and the semiconductor substrate 130 is transported by the arm 100, Lead to P-type dope chamber 50 and install.
  • P-type doping is performed by generating BH plasma at a vacuum degree of 0.9 Pa for 7 seconds to perform P-type doping on the semiconductor substrate.
  • the semiconductor substrate 130 after the completion of the P-type doping is transferred to the P-type ashing chamber by the arm 100.
  • One is transported to 70.
  • the altered and hardened resist layer is removed by P-type doping. Although all the resist may be removed, in order to avoid oxidation of the semiconductor substrate, it is sufficient to remove only about 15 layer of hardened layer.
  • the semiconductor substrate 130 after ashing is carried out of the apparatus by the arm 100 via the load lock 10B.
  • the semiconductor substrate 130 is placed in the load lock 10C after the N-type doped region is patterned through subsequent post-processing, lithographic processes, and the like.
  • the load lock 10C is set to a certain vacuum state, the valve 140C provided between the load lock 10C and the transfer chamber 1 is opened, the semiconductor substrate 130 is transferred by the arm 110, and guided to the N-type dope chamber 60.
  • N-type doping generates PH plasma with PH gas for 10 seconds, and N-type dopants are applied to the semiconductor substrate.
  • the semiconductor substrate 130 after completion of the N-type doping is transferred to the N-type ashing chamber 80 by the arm 110.
  • the altered and hardened resist layer is removed by N-type doping. All the resist may be removed, but in order to avoid oxidation of the semiconductor substrate, it is sufficient to remove the altered and cured layer of about 20 nm.
  • the semiconductor substrate 130 that has been annealed is carried out of the apparatus by the arm 110 via the load lock 10C.
  • a semiconductor substrate 130 patterned with a P-type doped region with a photoresist through a process such as lithography is installed in one or more load locks 10A. This time, HeP A will be performed first, so install it on the load lock 10A.
  • the load lock 10A is kept in a certain vacuum state, the valve 140A provided between the load lock 10A and the transfer chamber 1 is opened, the semiconductor substrate 130 is transferred by the arm 90, and guided to the HePA chamber 40.
  • HePA generates He plasma for 7 seconds at a vacuum degree of 0.9 PA, and amorphizes the semiconductor single crystal substrate.
  • the semiconductor substrate 130 is taken out from the HePA chamber by the arm 90 and carried to the tray 120A.
  • the semiconductor substrate 130 placed on the tray 120A is transported by the arm 100 and guided to the P-type dope chamber 50 for installation.
  • P-type doping is performed by generating BH plasma for 7 seconds at a vacuum degree of 0.9 Pa to perform P-type doping on the semiconductor substrate.
  • the semiconductor substrate 130 in which the P-type doping is completed is transferred to the P-type ashing chamber 70 by the arm 100.
  • the resist layer that has been altered and hardened is removed by P-type dope. Although all the resist may be removed, in order to avoid oxidation of the semiconductor substrate, it is sufficient to remove the layer of about 15 mm that has been altered and hardened.
  • the semiconductor substrate 130 after ashing is carried out of the apparatus by the arm 100 via the load lock 10B.
  • the semiconductor substrate 130 is placed in the load lock 10A after the N-type doped region is patterned through subsequent post-processing, lithographic processes, and the like.
  • the load lock 10A is kept in a certain vacuum state, the valve 140A provided between the load lock 10A and the transfer chamber 1 is opened, the semiconductor substrate 130 is transported by the arm 90, and guided to the HePA chamber 40.
  • HePA generates He plasma at a vacuum degree of 0.9 Pa for 7 seconds to make the semiconductor single crystal substrate amorphous.
  • the arm 110 is used to take out the semiconductor substrate 130 from the HePA chamber by 40 forces and carry it to the tray 120B.
  • N-type dope generates PH plasma with PH gas for 10 seconds, and N is applied to the semiconductor substrate.
  • the semiconductor substrate 130 after completion of the N-type doping is transferred to the N-type ashing chamber 80 by the arm 110.
  • the altered and hardened resist layer is removed by N-type doping. Although all the resist may be removed, in order to avoid oxidation of the semiconductor substrate, it is sufficient to remove the altered and hardened layer of about 20 nm.
  • the semiconductor substrate 130 after ashing is carried out of the apparatus by the arm 110 via the load lock 10C.
  • the necessary P-type and N-type doping is completed on the semiconductor substrate 130 by the first method or the second method, and the semiconductor substrate 130 is delivered to the subsequent annealing process.
  • the P-type region and the N-type region are already close to each other in an ultra-fine pattern, so it is virtually impossible to perform the process separately, but for the purpose of protecting the semiconductor surface, etc.
  • Carrying and annealing in vacuum or in an inert gas or gas atmosphere that does not react with semiconductors at room temperature is possible within the same device or in the vicinity of the transported by the transport method considering the surface treatment described above. Annealing can be performed on a device or a completely separate device.
  • Load locks 10B and 10C are for P type and N type.
  • Each of the four plasma chambers used a P-type doping chamber 50 using PH and a PH.
  • N-type doping chamber 60 removes photoresist on P-doped semiconductor substrate
  • P-type ashing chamber 70 removes photoresist on N-doped semiconductor substrate N-type ashing It is composed of one chamber 80.
  • a robot arm is installed to transfer the semiconductor substrate between the load lock, transfer chamber, and plasma chamber. The robot arm is designed to freely rotate 360 degrees. In this case, the arm 100 for P-type dope and the arm 110 for N-type dope are prepared to avoid mutual mixing. If necessary, a tray 120 was installed so that the semiconductor substrate could be delivered between the HePA part and the doping part.
  • the first method is to first perform HeP A in the P-type chamber and the N-type chamber, and then perform P-type or N-type doping.
  • the second is a method in which a P-type or N-type dopant is diluted with He and simultaneously PA and dope are performed under the condition that the HePA effect is exhibited.
  • a semiconductor substrate 130 in which a P-type doped region is patterned with a photoresist through a process such as lithography is installed in one or more load locks 10B.
  • HeP A is performed using S, P-type doping chamber 50.
  • the load lock 10B is brought into a certain vacuum state, the vanolev 140B provided between the load lock 10B and the transfer chamber is opened, the semiconductor substrate 130 is transported by the arm 100, and guided to the P-type doping chamber 50.
  • the HePA to be performed first is a vacuum as described in Non-Patent Document 1. He plasma is generated for 7 seconds at a degree of 0 ⁇ 9 mm to amorphize the semiconductor single crystal substrate
  • the reaction gas is switched for P-type doping.
  • P-type doping is performed by generating BH plasma at a vacuum degree of 0.9 Pa for 7 seconds to perform P-type doping on the semiconductor substrate.
  • the semiconductor substrate 130 in which the P-type doping has been completed is transferred to the P-type ashing chamber 70 by the arm 100.
  • the resist layer that has been altered and hardened by P-type doping is removed. Although all the resist may be removed, in order to avoid oxidation of the semiconductor substrate, it is sufficient to remove the layer of about 15 mm that has been altered and hardened.
  • the semiconductor substrate 130 after ashing is carried out of the apparatus by the arm 100 via the load lock 10B.
  • the semiconductor substrate 130 is placed in the load lock 10C after the N-type doped region is patterned through subsequent post-processing, lithographic processes, and the like.
  • the N-type patterned region is also first subjected to HePA. This is performed using the N-type doping chamber 60.
  • the load lock 10C is kept in a certain vacuum state, the valve 140C provided between the load lock 10C and the transfer chamber is opened, the semiconductor substrate 130 is transferred by the arm 110, and guided to the N-type dope chamber 60.
  • the HePA to be performed first generates He plasma for 7 seconds at a vacuum degree of 0.9 Pa to make the semiconductor single crystal substrate amorphous.
  • N-type doping generates PH plasma with PH gas for 10 seconds to perform N-type doping on the semiconductor substrate.
  • the semiconductor substrate 130 in which the N-type doping is completed is transferred to the N-type ashing chamber 80 by the arm 110.
  • the resist layer that has been altered and hardened is removed by N-type doping. Although all the resist may be removed, in order to avoid oxidation of the semiconductor substrate, it is sufficient to remove the layer of about 20 mm that has been altered and hardened.
  • the semiconductor substrate 130 is carried out of the apparatus by the arm 110 via the load lock 10C.
  • the P-type doped region is patterned with photoresist.
  • One or more semiconductor substrates 130 are installed on the load lock 10B.
  • the load lock 10B is kept in a certain vacuum state, the valve 140B provided between the load lock 10B and the transfer chamber 30 is opened, the semiconductor substrate 130 is transported by the arm 100, and guided to the P-type dope chamber 50.
  • P-type doping generates BH plasma for 7 seconds mainly with BH gas diluted with He to perform P-type doping on the semiconductor substrate.
  • the semiconductor substrate 130 after the completion of the P-type doping is transferred to the P-type ashing chamber 70 by the arm 100.
  • the resist layer that has been altered and hardened is removed by P-type doping. All the resist may be removed, but to avoid oxidation of the semiconductor substrate, it is sufficient to remove about 15cm of the layer that has been altered and hardened.
  • the semiconductor substrate 130 after ashing is carried out of the apparatus by the arm 100 via the load lock 10B.
  • the semiconductor substrate 130 is placed in the load lock 10C after the N-type doped region is patterned through subsequent post-processing, lithographic processes, and the like.
  • the load lock 10C is brought into a certain vacuum state, the valve 140C provided between the load lock 10C and the transfer chamber is opened, the semiconductor substrate 130 is transferred by the arm 110, and guided to the N-type dope chamber 60.
  • N-type doping is carried out by generating PH plasma for 10 seconds mainly with PH gas diluted with He, and N-type doping is performed on the semiconductor substrate.
  • the semiconductor substrate 130 in which the N-type doping has been completed is transferred to the N-type ashing chamber 80 by the arm 110.
  • the altered and hardened resist layer is removed by N-type doping. Although all the resist may be removed, in order to avoid oxidization of the semiconductor substrate, it is sufficient to remove only about 20 aged layers that have been altered and hardened. After the ashing, the semiconductor substrate 130 is unloaded by the arm 110 through the load lock 10C.
  • the required P-type and N-type doping of the semiconductor substrate 130 is completed by the first method or the second method, and the semiconductor substrate 130 is delivered to the subsequent annealing process.
  • the P-type region and the N-type region are already close to each other in an ultra-fine pattern, so it is virtually impossible to perform the process separately, but for the purpose of protecting the semiconductor surface, etc.
  • Carrying and annealing in a vacuum or in an inert gas or gas atmosphere that does not react with semiconductors at room temperature means that the equipment in the same equipment or in the vicinity that has been transported by the transport method considering the handling of the surface described above Alternatively, annealing can be performed on a completely different device.
  • Embodiment 3 of the present invention will be described with reference to FIG.
  • This plasma doping apparatus is an example using plasma in a vacuum state. As long as the characteristics of various plasmas can be utilized, the plasma is not limited to vacuum.
  • a feature of this embodiment is that a series of steps are efficiently performed by intentionally arranging a group of apparatuses from He plasma amorphization (HePA) to impurity doping and removal of the photoresist.
  • HePA He plasma amorphization
  • the distance may be increased due to the layout of the factory.
  • Extremely speaking even if some processes described in the present invention are carried out at the factory A and other processes are carried out at the factory B, other adverse effects such as contamination from the outside world and an increase in particles can be assumed. It is possible to implement the present invention without distorting the essence and gist of the present invention, which is not difficult in today's establishment of an advanced logistics system that ensures cleanliness between power plants.
  • the structure of the apparatus will be described.
  • the apparatus is provided with a load lock 10, a transfer chamber 30 and a plasma chamber, respectively.
  • the functions of the five measures are as follows: the equipment with a HePA chamber 40, and a P-type doping chamber using BH
  • One or more semiconductor substrates 130 are installed in the port lock 10A of the apparatus 42 having the HePA chamber 40. This time, HePA is performed first. Load lock 10A constant The valve 140A provided between the transfer chamber and the transfer chamber is opened, the semiconductor substrate 130 is transferred by the arm 90, and guided to the HePA chamber 40 to be installed.
  • HePA generates He plasma at a vacuum of 0.9 Pa for 7 seconds to make the semiconductor single crystal substrate amorphous.
  • the semiconductor substrate that has been amorphized in the HePA chamber 140 is unloaded from the apparatus through the load lock 10A, patterned through a process such as lithography, and then subjected to P-type doping.
  • Device 52 equipped with P-type dope chamber 50 is transported to the load lock 10B of 52, the load lock 10B is brought to a certain vacuum state, the valve 140B provided between the transfer arch mber and the arm 100 is opened, and the semiconductor is operated by the arm 100.
  • the substrate 130 is transported and guided to the P-type dope chamber 50 for installation.
  • P-type doping is performed by generating BH plasma at a vacuum degree of 0.9 Pa for 7 seconds to perform P-type doping on the semiconductor substrate.
  • the semiconductor substrate 130 in which the P-type doping has been completed is unloaded from the apparatus through the load lock 10A, and the photoresist on the semiconductor substrate subjected to the P-type doping is removed.
  • 70 is transported to the load lock 10D of the device 72, the load lock 10D is brought into a certain vacuum state, the valve 140D provided between the chamber and the transfer chamber is opened, and the semiconductor substrate 130 is transferred by the arm 106.
  • the altered and hardened resist layer is removed by P-type doping. Although all the resist may be removed, in order to avoid oxidization of the semiconductor substrate, it is sufficient to remove about 15 layers of hardened layers that have been altered and hardened.
  • the semiconductor substrate 130 after ashing is carried out of the apparatus through the load lock 10D by the arm 106.
  • the semiconductor substrate 130 is subjected to subsequent post-processing, lithographic process, and the like, and after the N-type doped region is patterned, the semiconductor substrate 130 is installed in the load lock 10C of the apparatus 62 including the N-type doping chamber 60.
  • the load lock 10C is kept in a certain vacuum state, the valve 140C provided between the load lock 10C and the transfer chamber 1 is opened, the semiconductor substrate 130 is transferred by the arm 110, and led to the N-type dope chamber 60.
  • N-type doping generates PH plasma with PH gas for 10 seconds to perform N-type doping on the semiconductor substrate.
  • the N-type doped semiconductor substrate 130 is once passed through the load lock 10C by the arm 110 to the outside of the apparatus.
  • the photoresist on the semiconductor substrate which has been unloaded and has been doped with N-type is removed and transferred to a load lock 10E of an apparatus 82 equipped with an N-type ashing chamber 80. Installed.
  • the resist layer that has been altered and hardened is removed by N-type doping. Although all the resist may be removed, in order to avoid oxidation of the semiconductor substrate, it is sufficient to remove only about 20 mm of the layer that has been altered and hardened.
  • the semiconductor substrate 130 is carried out of the apparatus by the arm 116 via the load lock 10E.
  • One or a plurality of semiconductor substrates 130 on which P-type patterning is applied with a photoresist or the like are installed in the load lock 10A of the apparatus 42 having the HePA chamber 40. This time, HePA is performed first.
  • the load lock 10A is brought to a certain vacuum state, the valve 140A provided between the load lock 10A and the transfer chamber is opened, the semiconductor substrate 130 is transported by the arm 90, and guided to the He PA chamber 40 and installed.
  • HePA generates He plasma at a vacuum of 0.9 Pa for 7 seconds to make the semiconductor single crystal substrate amorphous.
  • the semiconductor substrate that has been amorphized in the HePA chamber 40 is unloaded from the apparatus through the load lock 10A, and then provided with a P-type doping chamber 50 for P-type doping. 52, the load lock 10B is brought to a certain vacuum state, the valve 140B provided between the load lock 10B and the transfer chamber 1 is opened, the semiconductor substrate 130 is transferred by the arm 100, and the P-type doping chamber 1 Lead to 50 and install.
  • P-type doping is performed by generating B H plasma at a vacuum degree of 0.9 Pa for 7 seconds to perform P-type doping on the semiconductor substrate.
  • the semiconductor substrate 130 in which the P-type doping has been completed is unloaded from the apparatus through the load lock 10A, and the photoresist on the semiconductor substrate to which the P-type doping has been performed is removed.
  • 70 is transported to the load lock 10D of the device 72, the load lock 10D is brought into a certain vacuum state, the valve 140D provided between the chamber and the transfer chamber is opened, and the semiconductor substrate 130 is transferred by the arm 106.
  • the altered and hardened resist layer is removed by P-type doping. Remove all resists It can be left, but in order to avoid oxidization of the semiconductor substrate, it is sufficient to remove about 15 layers of hardened layers.
  • the semiconductor substrate 130 after ashing is carried out of the apparatus through the load lock 10D by the arm 106.
  • the semiconductor substrate 130 is placed in the load lock 10 A of the apparatus 42 having the HePA chamber 40 after the N-type doped region is patterned through subsequent post-processing, lithographic processes, and the like.
  • the load lock 10A is kept in a certain vacuum state, the valve 140A provided between the load lock 10A and the transfer chamber is opened, the semiconductor substrate 130 is transferred by the arm 90, and guided to the HePA chamber 40 to be installed.
  • HePA generates He plasma at a vacuum degree of 0.9 Pa for 7 seconds to make the semiconductor single crystal substrate amorphous.
  • a patterning material such as photoresist
  • the semiconductor substrate amorphousized in the HePA chamber 40 is unloaded from the apparatus through the load lock 10A and installed in the load port 10C of the apparatus 62 having the N-type doping chamber 60. Is done.
  • the load lock 10C is brought to a certain vacuum state, the valve 140C provided between the load lock 10C and the transfer chamber is opened, the semiconductor substrate 130 is transferred by the arm 110, and led to the N-type dope chamber 60 to be installed.
  • N-type dope is PH gas for 10 seconds
  • H plasma is generated and N-type doping is performed on the semiconductor substrate. N-type doping is over
  • the completed semiconductor substrate 130 is once transported out of the apparatus by the arm 110 through the load lock 10C, and is provided with an N-type ashing chamber 80 for removing the photoresist on the N-doped semiconductor substrate. It is transferred to 82 load lock 10E and through arm 116
  • the N-type ashing chamber is installed in one 80.
  • the resist layer that has been altered and hardened is removed by N-type doping. Although all the resist may be removed, in order to avoid oxidation of the semiconductor substrate, it is sufficient to remove the layer of about 20 mm that has been altered and hardened.
  • the semiconductor substrate 130 is carried out of the apparatus by the arm 116 via the load lock 10E.
  • HePA is first performed in the P-type chamber 1 and the N-type chamber 1 and then the P-type chamber.
  • N-type doping is performed.
  • a semiconductor substrate 130 patterned with a P-type doped region with a photoresist or the like through a process such as lithography is installed on one or more load locks 10B.
  • HeP A is performed using S, P-type doping chamber 50.
  • the load lock 10B is brought into a certain vacuum state, the vanolev 140B provided between the load lock 10B and the transfer chamber 1 is opened, the semiconductor substrate 130 is transferred by the arm 100, and guided to the P-type dope chamber 50.
  • the HePA to be performed first generates He plasma for 7 seconds at a vacuum degree of 0.9 Pa to make the semiconductor single crystal substrate amorphous.
  • the reaction gas is switched for P-type doping.
  • P-type doping is performed by generating B H plasma for 10 seconds at a vacuum degree of 0.9 Pa, and performing P-type doping on the semiconductor substrate.
  • the semiconductor substrate 130 in which the P-type doping has been completed is provided with a P-type ashing chamber 70 for removing the photoresist on the semiconductor substrate to which the P-type doping has been carried out through the load lock 10A. It is transported to the load lock 10D of the device 72 and installed in the P-type ashing chamber 70.
  • the altered and hardened resist layer is removed by P-type doping. Although all the resist may be removed, in order to avoid oxidation of the semiconductor substrate, it is sufficient to remove the altered and hardened layer of about 15 layers.
  • the semiconductor substrate 130 after ashing is carried out of the apparatus by the arm 100 via the load lock 10D.
  • the semiconductor substrate 130 is placed in the load lock 10C after the N-type doped region is patterned through subsequent post-processing and lithographic processes.
  • the N-type patterned region is also first subjected to HePA. This is performed using the N-type doping chamber 60.
  • the load lock 10C is brought into a certain vacuum state, the vanolev 140C provided between the load lock 10C and the transfer chamber is opened, the semiconductor substrate 130 is transported by the arm 110, and guided to the N-type doping chamber 60.
  • the HePA to be performed first generates He plasma for 7 seconds at a vacuum degree of 0.9 Pa to make the semiconductor single crystal substrate amorphous.
  • the reactive gas is switched for N-type doping.
  • N-type doping generates PH plasma for 10 seconds at PH, and N-type doping is performed on the semiconductor substrate.
  • the semiconductor substrate 130 in which the N-type doping has been completed is carried out of the apparatus by the arm 110 once through the load lock 10C.
  • the altered and hardened resist layer is removed by N-type doping. Although all the resist may be removed, in order to avoid oxidation of the semiconductor substrate, it is sufficient to remove only about 20 cm of the layer that has been altered and hardened.
  • the semiconductor substrate 130 after ashing is carried out of the apparatus by the arm 110 via the load lock 10C.
  • the fourth method is a method in which a P-type or N-type dopant substance is diluted with He and simultaneously PA and dope are performed under the condition that the HePA effect is exhibited.
  • a semiconductor substrate 130 in which a P-type doped region is patterned with a photoresist through a process such as lithography is placed on one or more load locks 10B.
  • the load lock 10B is brought into a certain vacuum state, the valve 140B provided between the load lock 10B and the transfer chamber is opened, the semiconductor substrate 130 is transported by the arm 100, and guided to the P-type dope chamber 50.
  • P-type dope is mainly B diluted with He for 7 seconds.
  • the semiconductor substrate 130 is unloaded from the apparatus through the load lock 10A and the photoresist on the semiconductor substrate subjected to the P-type doping is removed. It is carried to the load lock 10D of the device 72 equipped with 70 and installed in the P-type ashing chamber 70.
  • the altered and hardened resist layer is removed by P-type doping. Although all the resist may be removed, in order to avoid oxidation of the semiconductor substrate, it is sufficient to remove the layer of about 15 mm that has been altered and hardened.
  • the semiconductor substrate 130 after ashing is carried out of the apparatus by the arm 100 via the load lock 10D.
  • the semiconductor substrate 130 is placed in the load lock 10 C after the N-type doped region is patterned through subsequent post-processing, lithographic process, and the like.
  • N-type doping is carried out by generating PH plasma for 10 seconds mainly with PH gas diluted with He to perform N-type doping on the semiconductor substrate.
  • the semiconductor substrate 130 in which the N-type doping is completed is temporarily carried out of the apparatus through the load lock 10C by the arm 110.
  • the photoresist on the N-type doped semiconductor substrate is removed, and the N-type ashing chamber is transported to the load lock 10E of the apparatus 82 having the N-type ashing chamber 80 and via the arm 116.
  • One 80 is installed.
  • the altered and hardened resist layer is removed by N-type doping. Although all the resist may be removed, in order to avoid oxidation of the semiconductor substrate, it is sufficient to remove only about 20 cm of the layer that has been altered and hardened.
  • the semiconductor substrate 130 after ashing is carried out of the apparatus by the arm 110 via the load lock 10C.
  • the P-type N-type driving necessary for the semiconductor substrate 130 is completed by the first to fourth methods, and is delivered to the subsequent annealing process.
  • the P-type region and the N-type region are already close to each other in a very fine pattern, so it is virtually impossible to perform the process separately, but a vacuum is used for the purpose of protecting the semiconductor surface.
  • Carrying and annealing in a gas atmosphere that does not react with semiconductors at room temperature or in an inert gas or at room temperature may be performed in the same device or in the vicinity of a device that has been transported by the transport method taking the above-mentioned surface handling into consideration. Annealing can be performed on a completely separate device.
  • hydrogen is also introduced when boron or phosphorus is introduced.
  • hydrogen is generated inside the semiconductor device. If it does not work unfavorably, it may be introduced at the same time.
  • force BF which was not mentioned in the description of the embodiment, is often performed in the semiconductor industry.
  • fluorine is also introduced when boron is introduced. In this case, fluorine may be introduced at the same time if it does not have an undesirable effect inside the semiconductor device. .

Abstract

 固体試料に導入する不純物が互いに混入すると、本来期待されている機能が発揮できなくなるのを防止し、高精度のプラズマドーピングを実現する。  混入しても良い不純物と、混入してはいけない不純物を峻別するために、先ずコアの不純物導入機構を峻別する。そして、微量に混入するものを避ける為に被処理物である、半導体基板の搬送機構や半導体基板上に形成する樹脂材料の除去機構をも専用化して混入を避ける。

Description

明 細 書
不純物導入装置及び不純物導入方法
技術分野
[0001] 本発明は、不純物導入装置及び不純物導入方法にかかり、特に固体試料表面に プラズマを用いてイオンを注入するプラズマドーピング装置及びプラズマドーピング 方法に関するものである。
背景技術
[0002] トランジスタなどの半導体製造工程において、 PN接合などを形成する際、 P型不純 物あるいは N型不純物を導入するために、プラズマドーピングという技術が提案され ている。
これは半導体基板に対して電気的に活性となる不純物をドーピングする際に、不純 物を含んだプラズマに半導体基板を曝してプラズマのエネルギーで不純物を半導体 基板表面部分に導入するものである。
[0003] しかし、半導体に必要な不純物はその特性、例えば、電気的な正負の特性を明確 に与える為に、不純物の元素分子レベルでの純化や量的な制御が要求される。
[0004] このプラズマドーピングでは、プラズマを閉じ込める為に何らかの閉鎖もしくは半閉 鎖環境、具体的には真空チャンバ一や大気圧プラズマの場合にはプラズマ処理機 構の中でドーピングを実施する為、前述の閉鎖もしくは半閉鎖環境を構成する物質 の内プラズマに接する部分には不純物物質を含む薄膜が堆積することになる。ここ に堆積した物質は、プラズマに接することによって、プラズマのエネルギーにより再度 スパッタされてプラズマ中に混入する場合もあり、プラズマと薄膜は堆積とスパッタの 競合過程の合成で、一種の定常状態になる。堆積した物質がプラズマ中の不純物と 同種の物質であれば、堆積と再混入によりバランスが保たれるが、堆積した物質が異 種のものであれば、プラズマ中に含まれる不純物とは異種のものがプラズマに混入 することにより、プラズマに含まれる不純物の特性が混乱し、結果的に半導体薄膜に ドーピングされる不純物の特性と量が正確に制御できなくなる。このため、プラズマド 一ビング方法は、わずかな量の差により特性を大きく左右する結果となる、半導体製 造には使用しに《なる。
[0005] そこで、これらの混入を避ける為に、真空チャンバ一を不純物の種類毎に区分けし て専用チャンバ一を設けることを、本発明者らは提案している (特許文献 1)。特許文 献 1によれば、例えば図 5の右側のチャンバ一を P型ドープチヤンバー 50として使用 し、左側のチャンバ一を N型ドープチヤンバー 60として使用する。半導体基板 130に フォトレジストなどで P型のパターユングをして、チャンバ一 50で P型ドープを行レ、、次 いで半導体基板 130にフォトレジストなどで N型のパターユングをして、チャンバ一 60 で N型ドープを行う。この様にして、所望の不純物毎に専用のプラズマチャンバ一を 設置すれば、特性の異なる不純物の混入を避けることができる為、プラズマドーピン グは半導体製造に利用できることが判明した。
[0006] ところで、本発明の発明者らはさらに、希ガス、特に Heプラズマによるシリコン単結 晶基板のアモルファス化が非常に重要な役割を果たすことを発見した (特許文献 2)。 即ち、これまでのビームラインイオン注入による Heイオン注入では、いかに長時間を 力けて大量の Heを照射しても、シリコン単結晶基板がアモルファス化することは無か つた。これが 2004年までの世界のイオン注入業界の常識であった。ところ力 プラズ マを使用すると、これまでの常識と比較して非常に低いエネルギーでありながら、単 位時間に大量 (イオン注入と比較してほぼ 100倍)の Heを照射することになる為、シリ コン単結晶といえどもアモルファス化することが判明した。
[0007] この Heによるアモルファス化の効果は、このアモルファス化に続いてもしくは同時に 不純物を導入することにより、不純物の深さ方向のプロファイルを好ましいものに変化 させ (非特許文献 1)、均一性の向上、不純物量の制御に繋がる特段の効果を発揮 する。
[0008] 但し、単純に Heに不純物 例えば B Hを混入させるだけでは、特段の効果が無い ことは自明で、発明者らが初期にプラズマドーピングの実験をした際 特許文献 4に 記載した通り Heにより B Hを 5%に希釈して使用した力 この様なアモルファス化によ る効果は無かった。
特許文献 1 :特許第 2780419号明細書
特許文献 2 :特願 2003— 041123 特許文献 3:特願 2004— 360122
特許文献 4:特許第 2022204号明細書
非特許文献 1 : Υ· Sasaki et al. , "B2H6 Plasma Doping with In - situ He Pre― amorphyzation , 2004 Symposia on VLSI Technology and Circuits
特許文献 5:特開 2004— 179592
発明の開示
発明が解決しょうとする課題
[0009] このように、プラズマチャンバ一などプラズマドーピングを実施する主機構だけでは なぐ半導体基板を搬送する機構や、半導体基板上に形成したフォトレジストによる パターンを除去する工程に於いても微量の物質の混入が起こることが判明し、前記 特許文献 1に記載の特許出願がなされた 1990年には全く問題とならなかった微量物 質の混入による半導体基板上の混乱、所謂コンタミネーシヨンが発生することが問題 となってきた。
[0010] 本発明は前記実情に鑑みてなされたもので、コンタミネーシヨンを防止し、制御性よ く所望の不純物を導入することのできる不純物導入方法および不純物導入装置を提 供することを目的とする。
課題を解決するための手段
[0011] 半導体基板に導入する不純物は、種類の異なる不純物同士が、互いに混入しても 問題の無いものは同時に処理できるが、互いに混入すると半導体装置製造に悪影 響を及ぼす組み合わせは完全に排除しなければならなレ、。下記の様な反応チャンバ 一の峻別に加えて、処理をしたゥエーハを搬送する機構や後工程 (ここではフオトレ ジストの除去を例としてあげている)に関しても工程を峻別する必要がある。すなわち 、プラズマドーピングは、高エネルギーをもつイオンを打ち込むイオン注入などに比 ベ、プラズマに接触させることで不純物の導入を行う方法であるため、極めて微量の コンタミネーシヨンが半導体装置の製造に大きな影響を与えることを発見し、これに着 目してなされたもので、互いに混入すると悪影響を及ぼす組み合わせを完全に排除 するようにしたことを特徴とするものである。 [0012] 従って、不純物の特性による区別をするプラズマドーピング工程の組合せは下記の 例の様になる。
[0013] 1 ヘリウムプラズマアモルファス化(HePA)をチャンバ一 Aで半導体基板上の P型、 N型領域同時に実施し、フォトレジストでパターユングして P型領域に B Hドーピング をチャンバ一 Bで実施する。次いで、 N型領域をフォトレジストでパターユングして開 口し、 PHドーピングをチャンバ一 Cで実施する。
[0014] 2 半導体基板上にフォトレジストでパターユングして P型領域にチャンバ一 Aで HeP Aを実施し、次いで B Hドーピングを実施する。次いで、 N型領域をフォトレジストでパ ターニングして開口し、チャンバ一 Bで HePAを実施し、次いで PHをドーピングする。
[0015] 3 半導体基板上にフォトレジストでパターユングして P型領域にチャンバ一 Aで HeP A効果のある希釈率に Heにより希釈された B Hのプラズマでボロンドーピングを実施 する。次いで、 N型領域をフォトレジストでパターユングして開口し、チャンバ一 Bで He PA効果のある希釈率に Heにより希釈された PHによるプラズマで燐ドーピングする。
[0016] 又、不純物をドーピングした後に通常実施するフォトレジストのアツシングゃ除去の 工程に於レ、てもプラズマや湿式の工程で処理機構を使用するので、フォトレジストや 半導体基板及び薄膜に付着した不純物が再度前記処理機構内部に付着する。その 様にして付着した物質が再度別の処理時に混入することは避けられなレ、。しかし、こ の混入は微量ではあっても、半導体基板内での混乱を招き最新の半導体装置の歩 留まりを低下させる可能性が高い。
[0017] 従って、フォトレジスト除去の工程で不純物の特性毎に処理機構を峻別して混入を 避け、半導体の歩留まりを向上させる工夫を行った。しかし、フォトレジスト除去機構 を 2種類以上専用化することになり、特に小規模工場ではこの工夫はコストアップにも なるので、歩留まりとの関係で採用を決定すれば良い。
[0018] 又、これらの一連の機能を発揮せしめるためには、一つの真空連結部で連結する ことや、一体のエンクロージャー内に収納することは半導体表面の酸化やパーテイク ルの付着を防止するなど別の意味で効果があるが、その様な措置をとらなければ、 本発明の内容を本質的に利用できなレ、かと言えばその様なことはなぐ利用可能で ある。即ち、半導体製造工場での高度に管理されたゥエーハ搬送機構及びこれらの 管理機能を使用すれば、工場の配置の都合により、距離が離れていたり、一つのェ ンクロージャーの中に格納されていなくても、結果的に一連の機能を果たせる装置群 が存在していれば、同様の機能を発揮させることが可能である。これは極端に言えば 、本発明で記述したある工程は工場 Aにて実施し、他の工程は工場 Bで実施しても外 界からの汚染や、パーティクル増加など多少の他の悪影響は想定できるが、工場間 の清浄を確保した高度な物流システムが確立している今日ではさして難しいことでは 無ぐ本発明の本質や主旨を歪めるものでは無ぐ又本発明の趣旨から外れるもので もなぐ基本的に実施可能である。
すなわち本発明は、プラズマを全ての工程もしくは一部の工程処理に使用して固 体試料に複数の種類の不純物を導入する不純物導入装置及び装置群であって、導 入された不純物が直接もしくは間接的に固体試料に電気的もしくは機械的又は何ら かの特定の機能を保有させるに必要な所望の不純物が不純物導入工程処理中に互 いに混入すると互いの特定の機能に害を及ぼす場合、夫々の不純物が互いに混入 しない様、下記機構を少なくとも一つ含むか、装置群として下記の様な機構の一つを 意図してなる不純物導入装置及び装置群である。
1 所望の不純物毎に独立した不純物導入機構
2 所望の不純物毎に独立した固体試料搬送用機構
3 所望の不純物毎に独立した不純物導入機構と固体試料搬送用機構を繋ぐ搬送 用機構
4 所望の不純物毎に専用に設定し、他の不純物との混入を防止した樹脂を除去す る機構 5 所望の不純物毎に独立した複数の不純物導入装置間を繋ぐ試料搬送機 構
6 所望の不純物毎に独立した複数の不純物導入装置及び樹脂を除去する装置間 を試料及び試料群を搬送する機構
ここで所望の不純物とは、導入された不純物が直接もしくは間接的に固体試料に 電気的もしくは機械的又は何らかの特定の機能を保有させるに必要な不純物をレ、レ、 、ひとつの不純物あるいは複数種の不純物であってもよい。
本発明では、装置設計を行うに先立ち、半導体装置の製造に際し、プラズマ工程を 必要とする工程を抽出する工程と、抽出された工程に必要な不純物を抽出する工程 と、当該不純物が後続工程に影響を与えるか否かを判定する工程と、判定工程で影 響を与えると判定された工程を抽出する工程と、抽出された工程を独立した機構で 実行するように装置設計を行うようにしてレ、る。
[0020] また本発明は、プラズマを全ての工程もしくは一部の工程処理に使用して半導体 基板又は半導体薄膜に複数の種類の不純物を導入する不純物導入装置及び装置 群であって、導入された不純物が直接もしくは間接的に固体試料に電気的な特定の 機能を保有させるに必要な所望の不純物が、不純物導入工程処理中に互いに混入 すると互いの特定の機能に害を及ぼす場合、夫々の不純物が互いに混入しなレ、様、 下記の機構を少なくとも一つ含むか、装置群として下記の様な機構の一つを意図し てなる不純物導入装置及び装置群である。
1 所望の不純物毎に独立した不純物導入機構
2 所望の不純物毎に独立した固体試料搬送用機構
3 所望の不純物毎に独立した不純物導入機構と固体試料搬送用機構を繋ぐ搬送 用機構
4 所望の不純物毎に専用に設定し、他の不純物との混入を防止した樹脂を除去す る機構 5 所望の不純物毎に独立した複数の不純物導入装置間を繋ぐ試料搬送機 構
6 所望の不純物毎に独立した複数の不純物導入装置及び樹脂を除去する装置間 を試料及び試料群を搬送する機構
[0021] また本発明は、プラズマを全ての工程もしくは一部の工程処理に使用して固体試 料に複数の種類の不純物を導入する不純物導入装置及び装置群であって、固体試 料に電気的もしくは機械的又は何らかの特定の機能を保有させるに必要な所望の不 純物が、ある組み合わせでは不純物導入工程処理中に互いに混入しても機能に害 を及ぼさないが、ある組み合わせでは互いの特定の機能に害を及ぼす場合、好まし く無い不純物が互いに混入しない様、下記の機構を少なくとも一つ含むか、装置群と して下記の様な機構の一つを意図してなる不純物導入装置及び装置群である。 1 互いに混入しても機能に害を及ぼさない不純物が同時に導入できる不純物導入 機構
2 互いに混入しても機能に害を及ぼさない不純物の組合せのみに専用に独立した 固体試料搬送用機構
3 互いに混入しても機能に害を及ぼさなレ、不純物が導入されるもしくは導入された 固体試料にのみ専用に独立に搬送する固体試料搬送用機構
4 互いに混入しても機能に害を及ぼさない不純物の組合せ毎に専用に設定し、好 ましくない不純物との混入を防止した樹脂を除去する機構
5 互いに混入しても機能に害を及ぼさない不純物の組合せ毎に専用に設定した複 数の不純物導入装置間を繋ぐ試料搬送機構
6 互いに混入しても機能に害を及ぼさない不純物の組合せ毎に専用に設定した複 数の不純物導入装置及び樹脂を除去する装置間を試料及び試料群を搬送する機 構
また本発明は、プラズマを全ての工程もしくは一部の工程処理に使用して半導体 基板及び半導体薄膜に複数の種類の不純物を導入する不純物導入装置及び装置 群であって、固体試料に直接又は間接に電気的な特定の機能を保有させるに必要 な所望の不純物が、ある組み合わせでは不純物導入工程処理中に互いに混入して も機能に害を及ぼさないが、ある組み合わせでは互いの特定の機能に害を及ぼす場 合、好ましく無い不純物が互いに混入しない様、下記の機構を少なくとも一つ含むか 、装置群として下記の様な機構の一つを意図してなる不純物導入装置及び装置群 である。
1 互いに混入しても機能に害を及ぼさない不純物が同時に導入できる不純物導入 機構
2 互いに混入しても機能に害を及ぼさない不純物の組合せのみに専用に独立した 固体試料搬送用機構
3 互いに混入しても機能に害を及ぼさなレ、不純物が導入されるもしくは導入された 固体試料にのみ専用に独立に搬送する固体試料搬送用機構
4 互いに混入しても機能に害を及ぼさない不純物の組合せ毎に専用に設定し、こ のましくない不純物との混入を防止した樹脂を除去する機構 5 互いに混入しても機能に害を及ぼさない不純物の組合せ毎に専用に設定した複 数の不純物導入装置間を繋ぐ試料搬送機構
6 互いに混入しても機能に害を及ぼさない不純物の組合せ毎に専用に設定した複 数の不純物導入装置及び樹脂を除去する装置間を試料及び試料群を搬送する機 構
[0023] また本発明は、電気的な直接の特定の機能としてあるものは正の P型、あるものは 負の N型の特性を頭すものを含む。
[0024] また本発明は、電気的な間接の特定の機能として、結晶や多結晶及びァモルファ スの格子や原子分子の結合状態に変化を生じせしめる機能を有するものを含む。
[0025] また本発明は、結晶や多結晶の格子や原子分子の結合状態に変化を生じせしめ る機能としてアモルファス化させる機能を有するものを含む。
[0026] また本発明は、プラズマを全ての工程もしくは一部の工程処理に使用して固体試 料に複数の種類の不純物を導入する不純物導入工程であって、導入された不純物 が直接もしくは間接的に固体試料に電気的もしくは機械的又は何らかの特定の機能 を保有させるに必要な所望の不純物が不純物導入工程処理中に互いに混入すると 互いの特定の機能に害を及ぼす場合、夫々の不純物が互いに混入しない様、下記 機構を用いた工程を少なくとも一つ含む力 \工程の組み合わせとして下記機構を用 いた工程の一つを意図してなる不純物導入方法を含む。
1 所望の不純物毎に独立した不純物導入機構を用いて行う不純物導入工程 2 所望の不純物毎に独立した固体試料搬送用機構により行う搬送工程
3 所望の不純物毎に独立した不純物導入機構と固体試料搬送用機構を繋ぐ搬送 用機構により行う搬送工程
4 所望の不純物毎に専用に設定し、他の不純物との混入を防止した樹脂を除去す る機構による樹脂排除工程
5 所望の不純物毎に独立した複数の不純物導入装置間を繋ぐ試料搬送機構によ る搬送工程
6 所望の不純物毎に独立した複数の不純物導入装置及び樹脂を除去する装置間 を試料及び試料群を搬送する機構による搬送工程 [0027] なお本発明では、不純物とは、一般に半導体で示すような直接電気的に活性にな るものだけでなぐ Heプラズマなど、アモルファス化することによって、間接的に電気 特性に非常に影響を与える物質をも示すものとする。
また、本発明では、不純物導入装置そのものだけでなぐ夫々の不純物が互いに 混入しない様、下記の機構を少なくとも一つ含むか、装置群として下記の様な機構の 一つを意図してなるものを含むものとする。
発明の効果
[0028] 本発明によれば、半導体装置製造時の半導体基板への不純物導入時に、電気的 に正負の特性を保有させる物質を一定の工程で混入させることを避け、正確な半導 体装置製造に寄与する。具体的に不純物峻別の方法を示し、かつ製造工場のコスト パフォーマンスなどの事情をも考慮して解決することが可能となる。
図面の簡単な説明
[0029] [図 1]本発明の実施の形態 1を説明するための装置の平面図。
[図 2]本発明のチャンバ一の構造を説明するための装置の断面構造図。
[図 3]本発明の実施の形態 2を説明するための装置の平面図。
[図 4]本発明の実施の形態 3を説明するための装置の平面図。
[図 5]背景技術を説明する為の装置の断面構造図。
符号の説明
[0030] 10 ロードロック
20 隔壁
30 トランスファーチャンノ ー
40 HePAチャンバ一
50 P型ドープチヤンバー
60 N型ドープチヤンバー
70 P型アツシングチャンバ一
80 N型アツシングチャンバ一 110 アーム
116 アーム
120 卜レー
122 プラズマ源、
124 プラズマ
130 半導体基板
132 基板台
140 バルブ
発明を実施するための最良の形態
[0031] 以下、本発明の実施の形態を、図面を参照しながら説明する。ただし、本発明は以 下の実施の形態に限定されるものではない。
(実施の形態 1)
本発明の実施の形態について、図 1を参照しながら説明する。このプラズマドーピ ング装置は真空状態でのプラズマを利用した一例である。各種プラズマの特徴を生 かせれば、真空状態でのプラズマに限るものでは無い。
本実施例の特徴は Heプラズマアモルファス化 (HePA)を行ってから、不純物ドーピ ングを行う。
[0032] また本発明は、装置の構造を説明する装置には 3台のロードロック 10と用途によつ て隔壁 20で隔離できる構造を有するトランスファーチャンバ一 30に 5基のプラズマチ ヤンバーが設置されている。 5基のプラズマチャンバ一は夫々、 HePA用チャンバ一 4 0、 B Hを用いた P型ドープ用チャンバ一 50、 PHを用いた N型ドープ用チャンバ一 6
2 6 3
o、p型ドープを行った半導体基板上のフォトレジストを除去する p型アツシングチャン バー 70、 N型ドープを行った半導体基板上のフォトレジストを除去する N型アツシング チャンバ一 80により構成される。ロードロック、トランスファーチャンバ一、プラズマチ ヤンバー間を半導体基板を搬送する為に、ロボットアームを設置している。ロボットァ ームは 360度自由に回転できる設計になっている。この場合、 HePA用のアーム 90、 P型ドープ用のアーム 100、 N型ドープ用のアーム 110の 3種類を用意して互いの混 入を避けている。必要に応じて、 HePAの部分とドーピング部分で半導体基板を受け 渡し出来る様にトレー 120を設置した。
[0033] 5基のプラズマチャンバ一の基本構造を図 2を参照しながら説明する。 HePAチャン バーの例であるが、図 2はチャンバ一の断面構造図である。プラズマチャンバ一 40に はプラズマ源 122が設置されている。ガスの導入機構は図には記していなレ、が、ガス や不純物材料をチャンバ一 40内に導入し、プラズマ 124を発生させる。被処理物で ある半導体基板 130は基板台 132の上に載せられている。基板 130はアーム 90を 使用してトランスファーチャンバ一からバルブ 140Aを通して基板台 180に移動できる 構造である。
[0034] この装置を使用した半導体装置の製造方法を説明する。半導体基板 130を単数も しくは複数ロードロック 10Aに設置する。今回は先ず HePAを実施するので、ロード口 ック 1 OAに設置する。
HePAの手法は、ロードロック 10Aを一定の真空状態にし、トランスファーチャンバ一 との間に設けたバルブ 140Aを開き、アーム 90で半導体基板 130を搬送し、 HePAチ ヤンバー 40に導き設置する。ここでは HePAは非特許文献 1に記載の通り、真空度 0 . 9Pa、で 7秒間 Heプラズマを発生させ、半導体単結晶基板をアモルファス化する。
[0035] この際に 2通りの手法がある。第 1はトランジスタなど半導体デバイスを形成する部 分を全て一度にアモルファス化する。第 2は P型にドーピングする部分と、 N型にドー ビングする部分をフォトレジストなどで分離パターニングしてから別々にアモルファス 化する場合である。
[0036] 先ず第 1の場合、 HePAチャンバ一 40でアモルファス化された半導体基板は一旦口 ードロック 10Aを通って、装置外に搬出され、リソグラフィなどの工程を経てフォトレジ ストなどでパターユングされて、次いで P型のドーピングの為にロードロック 10Bに運 ばれ、ロードロック 10Bを一定の真空状態にし、トランスファーチャンバ一との間に設 けたバノレブ 140Bを開き、アーム 100で半導体基板 130を搬送し、 P型ドープ用チヤ ンバー 50に導き設置する。ここでは P型ドープは非特許文献 1に記載の通り、真空度 0. 9Paで 7秒間 B Hプラズマを発生させ、半導体基板に P型のドーピングを行う。 P型 のドーピングが終了した半導体基板 130はアーム 100により、 P型アツシングチャンバ 一 70に搬送される。ここで、 P型ドープにより、変質硬化したレジスト層を除去する。全 てのレジストを除去しても構わないが、半導体基板の酸化を避けるために、変質硬化 した約 15醒の層を除去するだけで十分機能を発揮する。アツシングが終了した半導 体基板 130はアーム 100によりロードロック 10Bを経て装置外に搬出される。
[0037] 半導体基板 130はその後の後処理、リソグラフイエ程などを経て N型ドープ領域を パターユングされて後、ロードロック 10Cに設置される。ロードロック 10Cを一定の真 空状態にし、トランスファーチャンバ一との間に設けたバルブ 140Cを開き、アーム 11 0で半導体基板 130を搬送し、 N型ドープ用チャンバ一 60に導き設置する。ここでは N型ドープは PHガスで 10秒間 PHプラズマを発生させ、半導体基板に N型のドーピ
3 3
ングを行う。 N型のドーピングが終了した半導体基板 130はアーム 110により、 N型ァ ッシングチャンバ一 80に搬送される。ここで、 N型ドープにより、変質硬化したレジスト 層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化を避ける ために、変質硬化した約 20nmの層を除去するだけで十分機能を発揮する。アツシン グが終了した半導体基板 130はアーム 110によりロードロック 10Cを経て装置外に搬 出される。
[0038] 第 2の場合を説明する。
リソグラフィなどの工程を経てフォトレジストなどで P型ドープ領域をパターエングされ た半導体基板 130を単数もしくは複数ロードロック 10Aに設置する。今回は先ず HeP Aを実施するので、ロードロック 10Aに設置する。ロードロック 10Aを一定の真空状態 にし、トランスファーチャンバ一との間に設けたバルブ 140Aを開き、アーム 90で半導 体基板 130を搬送し、 HePAチャンバ一 40に導き設置する。ここでは HePAは非特許 文献 1に記載の通り、真空度 0. 9PAで 7秒間 Heプラズマを発生させ、半導体単結晶 基板をアモルファス化する。
[0039] 次いで P型のドーピングの為にアーム 90で半導体基板 130を HePAチャンバ一 40 力、ら取り出し、卜レー 120Aに運ぶ。
次いでアーム 100でトレー 120Aに置かれた半導体基板 130を搬送し、 P型ドープ 用チャンバ一 50に導き設置する。ここでは P型ドープは非特許文献 1に記載の通り、 真空度 0. 9Paで 7秒間 B Hプラズマを発生させ、半導体基板に P型のドーピングを行 う。 P型のドーピングが終了した半導体基板 130はアーム 100により、 P型アツシング チャンバ一 70に搬送される。ここで、 P型ドープにより、変質硬化したレジスト層を除 去する。全てのレジストを除去しても構わないが、半導体基板の酸化を避けるために 、変質硬化した約 15匪の層を除去するだけで十分機能を発揮する。アツシングが終 了した半導体基板 130はアーム 100によりロードロック 10Bを経て装置外に搬出され る。
[0040] 半導体基板 130はその後の後処理、リソグラフイエ程などを経て N型ドープ領域を パターユングされて後、ロードロック 10Aに設置される。
ロードロック 10Aを一定の真空状態にし、トランスファーチャンバ一との間に設けた バルブ 140Aを開き、アーム 90で半導体基板 130を搬送し、 HePAチャンバ一 40に 導き設置する。ここでは HePAは非特許文献 1に記載の通り、真空度 0. 9Paで 7秒間 Heプラズマを発生させ、半導体単結晶基板をアモルファス化する。
[0041] 次いで N型のドーピングの為にアーム 110で半導体基板 130を HePAチャンバ一 40 力ら取り出し、卜レー 120Bに運ぶ。
[0042] アーム 110で半導体基板 130を搬送し、 N型ドープ用チャンバ一 60に導き設置す る。ここでは N型ドープは PHガスで 10秒間 PHプラズマを発生させ、半導体基板に N
3 3
型のドーピングを行う。 N型のドーピングが終了した半導体基板 130はアーム 110に より、 N型アツシングチャンバ一 80に搬送される。ここで、 N型ドープにより、変質硬化 したレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸 化を避けるために、変質硬化した約 20nmの層を除去するだけで十分機能を発揮す る。アツシングが終了した半導体基板 130はアーム 110によりロードロック 10Cを経て 装置外に搬出される。
[0043] 以上の様にして、第 1の方法もしくは第 2の方法で、半導体基板 130には必要な P型 N型のドーピングが終了し、続くァニール工程に引き渡される。ァニール工程では既 に超微細なパターンで P型領域と N型領域が接近してレ、るので、分離して工程を行う ことは事実上不可能であるが、半導体表面の保護などの目的で真空中もしくは不活 性ガスや常温では半導体と反応しないガス雰囲気中で搬送を行レ、、ァニールするこ とは同一装置内やもしくは前述の表面の扱いを考慮した搬送方法で搬送した近傍の 装置もしくは全く別の装置でァニールを実施することができる。
[0044] (実施の形態 2)
本発明の実施の形態 2を図 3を参照しながら説明する。
本発明では HePAとドーピングを同じチャンバ一で行う例を説明する。
先ず装置の説明をする。
ロードロック 10B、 10Cは P型用と N型用である。
トランスファーチャンバ一 30内に 4基のプラズマチャンバ一が設置されている。 4基の プラズマチャンバ一は夫々、 B Hを用いた P型ドープ用チャンバ一 50、 PHを用いた
N型ドープ用チャンバ一 60、 P型ドープを行った半導体基板上のフォトレジストを除去 する P型アツシングチャンバ一 70、 N型ドープを行った半導体基板上のフォトレジスト を除去する N型アツシングチャンバ一 80により構成される。ロードロック、トランスファ 一チャンバ一、プラズマチャンバ一間を半導体基板を搬送する為に、ロボットアーム を設置している。ロボットアームは 360度自由に回転できる設計になっている。この場 合、 P型ドープ用のアーム 100、 N型ドープ用のアーム 110の 3種類を用意して互いの 混入を避けている。必要に応じて、 HePAの部分とドーピング部分で半導体基板を受 け渡し出来る様にトレー 120を設置した。
[0045] この装置を使用して、半導体装置を製造するための実施形態を説明する。
2通りの方法がある。第 1の方法は P型チャンバ一及び N型チャンバ一内で先ず HeP Aを行い、ついで、 P型もしくは N型のドープを行う方法。第 2は P型もしくは N型のドー パント物質を Heで希釈して、同時に HePA効果を発揮させる条件で同時に PAとドー プを行う手法である。
[0046] 先ず第 1の方法を説明する。
リソグラフィなどの工程を経てフォトレジストなどで P型ドープ領域をパターユングされ た半導体基板 130を単数もしくは複数ロードロック 10Bに設置する。今回は先ず HeP Aを実施する力 S、 P型ドープ用チャンバ一 50を用いて実施する。
[0047] ロードロック 10Bを一定の真空状態にし、トランスファーチャンバ一との間に設けた バノレブ 140Bを開き、アーム 100で半導体基板 130を搬送し、 P型ドープ用チャンバ 一 50に導き設置する。ここで先ず実施する HePAは非特許文献 1に記載の通り、真空 度 0· 9ΡΑで 7秒間 Heプラズマを発生させ、半導体単結晶基板をアモルファス化する
[0048] 次いで P型のドーピングの為に反応ガスを切り替える。ここでは P型ドープは非特許 文献 1に記載の通り、真空度 0. 9Paで 7秒間 B Hプラズマを発生させ、半導体基板 に P型のドーピングを行う。 P型のドーピングが終了した半導体基板 130はアーム 100 により、 P型アツシングチャンバ一 70に搬送される。ここで、 P型ドープにより、変質硬 化したレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の 酸化を避けるために、変質硬化した約 15匪の層を除去するだけで十分機能を発揮 する。アツシングが終了した半導体基板 130はアーム 100によりロードロック 10Bを経 て装置外に搬出される。
[0049] 半導体基板 130はその後の後処理、リソグラフイエ程などを経て N型ドープ領域を パターユングされた後、ロードロック 10Cに設置する。 N型のパターユングされた領域 も先ず HePAを実施する力 これを N型ドープ用チャンバ一 60を用いて実施する。
[0050] ロードロック 10Cを一定の真空状態にし、トランスファーチャンバ一との間に設けた バルブ 140Cを開き、アーム 110で半導体基板 130を搬送し、 N型ドープ用チャンバ 一 60に導き設置する。ここで先ず実施する HePAは非特許文献 1に記載の通り、真空 度 0. 9Paで 7秒間 Heプラズマを発生させ、半導体単結晶基板をアモルファス化する
[0051] 次いで N型のドーピングの為に反応ガスを切り替える。
ここでは N型ドープは PHガスで 10秒間 PHプラズマを発生させ、半導体基板に N型 のドーピングを行う。 N型のドーピングが終了した半導体基板 130はアーム 110により 、 N型アツシングチャンバ一 80に搬送される。ここで、 N型ドープにより、変質硬化した レジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化 を避けるために、変質硬化した約 20匪の層を除去するだけで十分機能を発揮する。 アツシングが終了した半導体基板 130はアーム 110によりロードロック 10Cを経て装 置外に搬出される。
[0052] 次いで第 2の方法を説明する。
リソグラフィなどの工程を経てフォトレジストなどで P型ドープ領域をパターユングされ た半導体基板 130を単数もしくは複数ロードロック 10Bに設置する。ロードロック 10B を一定の真空状態にし、トランスファーチャンバ一 30との間に設けたバルブ 140Bを 開き、アーム 100で半導体基板 130を搬送し、 P型ドープ用チャンバ一 50に導き設 置する。ここでは P型ドープは主に Heにより希釈した B Hガスで 7秒間 B Hプラズマを 発生させ、半導体基板に P型のドーピングを行う。 P型のドーピングが終了した半導体 基板 130はアーム 100により、 P型アツシングチャンバ一 70に搬送される。ここで、 P 型ドープにより、変質硬化したレジスト層を除去する。全てのレジストを除去しても構 わないが、半導体基板の酸化を避けるために、変質硬化した約 15匪の層を除去す るだけで十分機能を発揮する。アツシングが終了した半導体基板 130はアーム 100 によりロードロック 10Bを経て装置外に搬出される。
[0053] 半導体基板 130はその後の後処理、リソグラフイエ程などを経て N型ドープ領域を パターユングされて後、ロードロック 10Cに設置される。
[0054] ロードロック 10Cを一定の真空状態にし、トランスファーチャンバ一との間に設けた バルブ 140Cを開き、アーム 110で半導体基板 130を搬送し、 N型ドープ用チャンバ 一 60に導き設置する。ここでは N型ドープは主に Heで希釈した PHガスで 10秒間 PH プラズマを発生させ、半導体基板に N型のドーピングを行う。 N型のドーピングが終了 した半導体基板 130はアーム 110により、 N型アツシングチャンバ一 80に搬送される 。ここで、 N型ドープにより、変質硬化したレジスト層を除去する。全てのレジストを除 去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約 20醒の層 を除去するだけで十分機能を発揮する。アツシングが終了した半導体基板 130はァ ーム 110によりロードロック 10Cを経て装置外に搬出される。
[0055] 以上の様にして、第 1の方法もしくは第 2の方法で、半導体基板 130には必要な P型 N型のドーピングが終了し、続くァニール工程に引き渡される。ァニール工程では既 に超微細なパターンで P型領域と N型領域が接近してレ、るので、分離して工程を行う ことは事実上不可能であるが、半導体表面の保護などの目的で真空中もしくは不活 性ガスや常温では半導体と反応しないガス雰囲気中で搬送を行レ、、ァニールするこ とは同一装置内やもしくは前述の表面の扱いを考慮した搬送方法で搬送した近傍の 装置もしくは全く別の装置でァニールを実施することができる。 [0056] (実施の形態 3)
本発明の実施の形態 3を、図 4を参照しながら説明する。このプラズマドーピング装 置は真空状態でのプラズマを利用した一例である。各種プラズマの特徴を生かすこ とのできるものであればよぐ真空状態でのプラズマに限るものでは無い。
[0057] 本実施の形態の特徴は Heプラズマアモルファス化(HePA)から、不純物ドーピング を行いフォトレジストを除去するまでの装置群を意図的に並べて効率良く一連の工程 を行うものである。しかし、これは半導体基板の搬送に関して、半導体製造工場での 高度に管理されたゥエーハ搬送機構及びこれらの管理機能を使用すれば、工場の 配置の都合により、距離が離れていたり、一つのエンクロージャーの中に格納されて いなくても、結果的に一連の機能を果たせる装置群が存在していれば、同様の機能 を発揮させることが十分可能である。これは極端に言えば、本発明で記述したあるェ 程は工場 Aにて実施し、他の工程は工場 Bで実施しても外界からの汚染や、パーティ クル増加など他の悪影響は想定できる力 工場間の清浄を確保した高度な物流シス テムの確立している今日ではさして難しいことでは無ぐ本発明の本質や主旨を歪め るものでは無ぐ実施可能である。
さて意図的に近傍に集中させた場合の説明に戻る。
[0058] 装置の構造を説明する。装置には夫々ロードロック 10とトランスファーチャンバ一 3 0とプラズマチャンバ一が設置されている。 5台併記した措置の機能は、夫々 HePA用 チャンバ一 40を具備した装置 42、 B Hを用いた P型ドープ用チャンバ
2 6 一 50を具備し た装置 52、 PHを用いた N型ドープ用チャンバ
3 一 60を具備した装置 62、 P型ドープを 行った半導体基板上のフォトレジストを除去する P型アツシングチャンバ一 70を具備 した装置 72、 N型ドープを行った半導体基板上のフォトレジストを除去する N型アツシ ングチャンバ一 80を具備した装置 82により構成される。
[0059] これらの装置群を利用してプラズマドーピングを実施した例を説明する。
4つの手法を説明する。
[0060] 第 1の手法
半導体基板 130を単数もしくは複数、 HePA用チャンバ一 40を具備した装置 42の口 ードロック 10Aに設置する。今回は先ず HePAを実施する。ロードロック 10Aを一定の 真空状態にし、トランスファーチャンバ一との間に設けたバルブ 140Aを開き、アーム 90で半導体基板 130を搬送し、 HePAチャンバ一 40に導き設置する。ここでは HePA は非特許文献 1に記載の通り、真空度 0. 9Paで 7秒間 Heプラズマを発生させ、半導 体単結晶基板をアモルファス化する。
HePAチャンバ一 40でアモルファス化された半導体基板はー且ロードロック 10Aを 通って、装置外に搬出され、リソグラフィなどの工程を経てフォトレジストなどでパター ユングされて、次いで P型のドーピングの為に P型ドープ用チャンバ一 50を具備した 装置 52のロードロック 10Bに運ばれ、ロードロック 10Bを一定の真空状態にし、トラン スフアーチヤンバーとの間に設けたバルブ 140Bを開き、アーム 100で半導体基板 13 0を搬送し、 P型ドープ用チャンバ一 50に導き設置する。ここでは P型ドープは非特許 文献 1に記載の通り、真空度 0. 9Paで 7秒間 B Hプラズマを発生させ、半導体基板 に P型のドーピングを行う。
[0061] P型のドーピングが終了した半導体基板 130はー且ロードロック 10Aを通って、装置 外に搬出され、 P型ドープを行った半導体基板上のフォトレジストを除去する P型アツ シングチャンバ一 70を具備した装置 72のロードロック 10Dに運ばれ、ロードロック 10 Dを一定の真空状態にし、トランスファーチャンバ一との間に設けたバルブ 140Dを開 き、アーム 106で半導体基板 130を搬送し、 P型アツシングチャンバ一 70に設置され る。ここで、 P型ドープにより、変質硬化したレジスト層を除去する。全てのレジストを除 去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約 15醒の層 を除去するだけで十分機能を発揮する。アツシングが終了した半導体基板 130はァ ーム 106によりロードロック 10Dを経て装置外に搬出される。
[0062] 半導体基板 130はその後の後処理、リソグラフイエ程などを経て N型ドープ領域を パターユングされて後、 N型ドープ用チャンバ一 60を具備した装置 62のロードロック 10Cに設置される。ロードロック 10Cを一定の真空状態にし、トランスファーチャンバ 一との間に設けたバルブ 140Cを開き、アーム 110で半導体基板 130を搬送し、 N型 ドープ用チャンバ一 60に導き設置する。ここでは N型ドープは PHガスで 10秒間 PH プラズマを発生させ、半導体基板に N型のドーピングを行う。 N型のドーピングが終了 した半導体基板 130はアーム 110により、一旦ロードロック 10Cを通って、装置外に 搬出され、 N型ドープを行った半導体基板上のフォトレジストを除去する N型アツシン グチャンバ一 80を具備した装置 82のロードロック 10Eに搬送され、アーム 116を介し て、 N型アツシングチャンバ一 80に設置される。ここで、 N型ドープにより、変質硬化し たレジト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化 を避けるために、変質硬化した約 20匪の層を除去するだけで十分機能を発揮する。 アツシングが終了した半導体基板 130はアーム 116によりロードロック 10Eを経て装 置外に搬出される。
[0063] 第 2の場合を説明する。
P型のパターユングをフォトレジストなどで施した半導体基板 130を単数もしくは複 数、 HePA用チャンバ一 40を具備した装置 42のロードロック 10Aに設置する。今回は 先ず HePAを実施する。ロードロック 10Aを一定の真空状態にし、トランスファーチャン バーとの間に設けたバルブ 140Aを開き、アーム 90で半導体基板 130を搬送し、 He PAチャンバ一 40に導き設置する。ここでは HePAは非特許文献 1に記載の通り、真空 度 0. 9Paで 7秒間 Heプラズマを発生させ、半導体単結晶基板をアモルファス化する
[0064] HePAチャンバ一 40でアモルファス化された半導体基板はー且ロードロック 10Aを 通って、装置外に搬出され、次いで P型のドーピングの為に P型ドープ用チャンバ一 5 0を具備した装置 52のロードロック 10Bに運ばれ、ロードロック 10Bを一定の真空状 態にし、トランスファーチャンバ一との間に設けたバルブ 140Bを開き、アーム 100で 半導体基板 130を搬送し、 P型ドープ用チャンバ一 50に導き設置する。ここでは P型 ドープは非特許文献 1に記載の通り、真空度 0. 9Paで 7秒間 B Hプラズマを発生さ せ、半導体基板に P型のドーピングを行う。
[0065] P型のドーピングが終了した半導体基板 130はー且ロードロック 10Aを通って、装置 外に搬出され、 P型ドープを行った半導体基板上のフォトレジストを除去する P型アツ シングチャンバ一 70を具備した装置 72のロードロック 10Dに運ばれ、ロードロック 10 Dを一定の真空状態にし、トランスファーチャンバ一との間に設けたバルブ 140Dを開 き、アーム 106で半導体基板 130を搬送し、 P型アツシングチャンバ一 70に設置され る。ここで、 P型ドープにより、変質硬化したレジスト層を除去する。全てのレジストを除 去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約 15醒の層 を除去するだけで十分機能を発揮する。アツシングが終了した半導体基板 130はァ ーム 106によりロードロック 10Dを経て装置外に搬出される。
[0066] 半導体基板 130はその後の後処理、リソグラフイエ程などを経て N型ドープ領域を パターユングされて後、 HePA用チャンバ一 40を具備した装置 42のロードロック 10A に設置する。ロードロック 10Aを一定の真空状態にし、トランスファーチャンバ一との 間に設けたバルブ 140Aを開き、アーム 90で半導体基板 130を搬送し、 HePAチャン バー 40に導き設置する。ここでは HePAは非特許文献 1に記載の通り、真空度 0. 9P aで 7秒間 Heプラズマを発生させ、半導体単結晶基板をアモルファス化する。この場 合は先にドーピングした P型の不純物層は全てフォトレジストなどのパターユング材料 により被覆されているので、異なる特性の不純物同士が HePAチャンバ一で混入する ことは無い。
[0067] HePAチャンバ一 40でアモルファス化された半導体基板はー且ロードロック 10Aを 通って、装置外に搬出され、 N型ドープ用チャンバ一 60を具備した装置 62のロード口 ック 10Cに設置される。ロードロック 10Cを一定の真空状態にし、トランスファーチャン バーとの間に設けたバルブ 140Cを開き、アーム 110で半導体基板 130を搬送し、 N 型ドープ用チャンバ一 60に導き設置する。ここでは N型ドープは PHガスで 10秒間 P
3
Hプラズマを発生させ、半導体基板に N型のドーピングを行う。 N型のドーピングが終
3
了した半導体基板 130はアーム 110により、一旦ロードロック 10Cを通って、装置外 に搬出され、 N型ドープを行った半導体基板上のフォトレジストを除去する N型アツシ ングチャンバ一 80を具備した装置 82のロードロック 10Eに搬送され、アーム 116を介 して
、 N型アツシングチャンバ一 80に設置される。ここで、 N型ドープにより、変質硬化した レジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化 を避けるために、変質硬化した約 20匪の層を除去するだけで十分機能を発揮する。 アツシングが終了した半導体基板 130はアーム 116によりロードロック 10Eを経て装 置外に搬出される。
[0068] 第 3の手法は P型チャンバ一及び N型チャンバ一内で先ず HePAを行いついで、 P型 もしくは N型のドープを行う方法である。
リソグラフィなどの工程を経てフォトレジストなどで P型ドープ領域をパターエングされ た半導体基板 130を単数もしくは複数ロードロック 10Bに設置する。今回は先ず HeP Aを実施する力 S、 P型ドープ用チャンバ一 50を用いて実施する。
[0069] ロードロック 10Bを一定の真空状態にし、トランスファーチャンバ一との間に設けた バノレブ 140Bを開き、アーム 100で半導体基板 130を搬送し、 P型ドープ用チャンバ 一 50に導き設置する。ここで先ず実施する HePAは非特許文献 1に記載の通り、真空 度 0. 9Paで 7秒間 Heプラズマを発生させ、半導体単結晶基板をアモルファス化する
[0070] 次いで P型のドーピングの為に反応ガスを切り替える。ここでは P型ドープは非特許 文献 1に記載の通り、真空度 0. 9Paで 10秒間 B Hプラズマを発生させ、半導体基板 に P型のドーピングを行う。 P型のドーピングが終了した半導体基板 130は一旦ロード ロック 10Aを通って、装置外に搬出され、 P型ドープを行った半導体基板上のフォトレ ジストを除去する P型アツシングチャンバ一 70を具備した装置 72のロードロック 10D に運ばれ、 P型アツシングチャンバ一 70に設置される。ここで、 P型ドープにより、変質 硬化したレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板 の酸化を避けるために、変質硬化した約 15醒の層を除去するだけで十分機能を発 揮する。
[0071] アツシングが終了した半導体基板 130はアーム 100によりロードロック 10Dを経て装 置外に搬出される。
半導体基板 130はその後の後処理、リソグラフイエ程などを経て N型ドープ領域を パターユングされて後、ロードロック 10Cに設置する。 N型のパターユングされた領域 も先ず HePAを実施する力 これを N型ドープ用チャンバ一 60を用いて実施する。
[0072] ロードロック 10Cを一定の真空状態にし、トランスファーチャンバ一との間に設けた バノレブ 140Cを開き、アーム 110で半導体基板 130を搬送し、 N型ドープ用チャンバ 一 60に導き設置する。ここで先ず実施する HePAは非特許文献 1に記載の通り、真空 度 0. 9Paで 7秒間 Heプラズマを発生させ、半導体単結晶基板をアモルファス化する [0073] 次いで N型のドーピングの為に反応ガスを切り替える。
ここでは N型ドープは PHで 10秒間 PHプラズマを発生させ、半導体基板に N型のド 一ビングを行う。 N型のドーピングが終了した半導体基板 130はアーム 110により、一 旦ロードロック 10Cを通って、装置外に搬出される。
次いで、 N型ドープを行った半導体基板上のフォトレジストを除去する N型アツシン グチャンバ一 80を具備した装置 82のロードロック 10Eに搬送され、アーム 116を介し て、 N型アツシングチャンバ一 80に設置される。ここで、 N型ドープにより、変質硬化し たレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸 化を避けるために、変質硬化した約 20匪の層を除去するだけで十分機能を発揮す る。アツシングが終了した半導体基板 130はアーム 110によりロードロック 10Cを経て 装置外に搬出される。
[0074] 第 4の手法は P型もしくは N型のドーパント物質を Heで希釈して、同時に HePA効果 を発揮させる条件で同時に PAとドープを行う手法である。
リソグラフィなどの工程を経てフォトレジストなどで P型ドープ領域をパターニングされ た半導体基板 130を単数もしくは複数ロードロック 10Bに設置する。
[0075] ロードロック 10Bを一定の真空状態にし、トランスファーチャンバ一との間に設けた バルブ 140Bを開き、アーム 100で半導体基板 130を搬送し、 P型ドープ用チャンバ 一 50に導き設置する。ここでは P型ドープは主に Heで希釈された B Hガスで 7秒間 B
Hプラズマを発生させ、半導体基板に P型のドーピングを行う。 P型のドーピングが終 了した半導体基板 130はー且ロードロック 10Aを通って、装置外に搬出され、 P型ド ープを行った半導体基板上のフォトレジストを除去する P型アツシングチャンバ一 70 を具備した装置 72のロードロック 10Dに運ばれ、 P型アツシングチャンバ一 70に設置 される。ここで、 P型ドープにより、変質硬化したレジスト層を除去する。全てのレジスト を除去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約 15匪 の層を除去するだけで十分機能を発揮する。アツシングが終了した半導体基板 130 はアーム 100によりロードロック 10Dを経て装置外に搬出される。
[0076] 半導体基板 130はその後の後処理、リソグラフイエ程などを経て N型ドープ領域を パターユングされて後、ロードロック 10Cに設置する。 ここでは N型ドープは主に Heにより希釈された PHガスで 10秒間 PHプラズマを発 生させ、半導体基板に N型のドーピングを行う。 N型のドーピングが終了した半導体基 板 130はアーム 110により、一旦ロードロック 10Cを通って、装置外に搬出される。
[0077] 次いで、 N型ドープを行った半導体基板上のフォトレジストを除去する N型アツシン グチャンバ一 80を具備した装置 82のロードロック 10Eに搬送され、アーム 116を介し て、 N型アツシングチャンバ一 80に設置される。ここで、 N型ドープにより、変質硬化し たレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸 化を避けるために、変質硬化した約 20匪の層を除去するだけで十分機能を発揮す る。アツシングが終了した半導体基板 130はアーム 110によりロードロック 10Cを経て 装置外に搬出される。
[0078] 以上の様にして、第 1から第 4の方法で、半導体基板 130には必要な P型 N型のド 一ビングが終了し、続くァニール工程に引き渡される。ァニール工程では既に超微 細なパターンで P型領域と N型領域が接近しているので、分離して工程を行うことは事 実上不可能であるが、半導体表面の保護などの目的で真空中もしくは不活性ガスや 常温では半導体と反応しないガス雰囲気中で搬送を行レ、、ァニールすることは同一 装置内やもしくは前述の表面の扱いを考慮した搬送方法で搬送した近傍の装置もし くは全く別の装置でァニールを実施することができる。
[0079] 又全ての実施形態で例として用いた B Hや PHを使用すると、ボロンや燐を導入す る際に、水素も導入されるが、この場合は水素が半導体装置の内部で、結果的に好 ましくない作用をしない場合、同時に導入しても構わない。同じく実施形態説明文中 では触れなかった力 BFというガスを使用することも半導体産業では良く行われる。 この際にはボロンを導入する際に、ふつ素も導入されるが、この場合はふつ素が半導 体装置の内部で、結果的に好ましくない作用をしない場合、同時に導入しても構わ ない。
産業上の利用可能性
[0080] 半導体装置製造時の半導体基板への不純物導入時に、電気的に正負の特性を保 有させる物質を一定の工程で混入させることを避け、高精度に不純物の導入量を制 御することができることから、超 LSIなど微細な半導体集積回路装置の製造に有効で

Claims

請求の範囲
[1] 固体試料にプラズマを用いて複数の種類の不純物を導入する不純物導入装置で あって、
下記機構を少なくとも一つ含むか、装置群として下記機構の一つを意図してなる不 純物導入装置。
1 所望の不純物毎に独立した不純物導入機構
2 所望の不純物毎に独立した固体試料搬送用機構
3 所望の不純物毎に独立した不純物導入機構と固体試料搬送用機構を繋ぐ搬送 用機構
4 所望の不純物毎に専用に設定し、不純物の導入を防止した樹脂を除去する機構 5 所望の不純物毎に独立した複数の不純物導入装置間を繋ぐ試料搬送機構 6 所望の不純物毎に独立した複数の不純物導入装置及び前記樹脂を除去する装 置間を試料及び試料群を搬送する機構
[2] 請求項 1に記載の不純物導入装置であって、
前記固体試料は半導体基板または半導体薄膜を含む基板であり、プラズマを全て の工程もしくは一部の工程処理に使用して半導体基板又は半導体薄膜に複数の種 類の不純物を導入する不純物導入装置。
[3] 固体試料にプラズマを用いて複数の種類の不純物を導入する不純物導入装置で あって、 下記の機構を少なくとも一つ含むか、装置群として下記の機構の一つを意 図してなる不純物導入装置であって、
前記固体試料に電気的もしくは機械的又は何らかの特定の機能を保有させるに必 要な所望の不純物が、ある組み合わせでは不純物導入工程処理中に互いに混入し ても機能に害を及ぼさなレ、が、ある組み合わせでは互いの特定の機能に害を及ぼす 場合、好ましく無い不純物が互いに混入しない様、下記の機構を少なくとも一つ含む か、装置群として下記機構の一つを意図してなる不純物導入装置及び装置群を含 み、
1 互いに混入しても機能に害を及ぼさない不純物が同時に導入できる不純物導入 機構 2 互いに混入しても機能に害を及ぼさない不純物の組合せのみに専用に独立した 固体試料搬送用機構
3 互いに混入しても機能に害を及ぼさない不純物が導入されるもしくは導入された 固体試料にのみ専用に独立に搬送する固体試料搬送用機構
4 互いに混入しても機能に害を及ぼさない不純物の組合せ毎に専用に設定し、好 ましくない不純物との混入を防止した樹脂を除去する機構
5 互いに混入しても機能に害を及ぼさない不純物の組合せ毎に専用に設定した複 数の不純物導入装置間を繋ぐ試料搬送機構
6 互いに混入しても機能に害を及ぼさない不純物の組合せ毎に専用に設定した複 数の不純物導入装置及び樹脂を除去する装置間を試料及び試料群を搬送する機 構
[4] 請求項 3に記載の不純物導入装置であって、
前記固体試料は半導体基板または半導体薄膜を含む基板であり、プラズマを全ての 工程もしくは一部の工程処理に使用して半導体基板及び半導体薄膜に複数の種類 の不純物を導入する不純物導入装置。
[5] 請求項 2または 4に記載の不純物導入装置であって、前記不純物が電気的な直接 の特定の機能としてあるものは正の P型、あるものは負の N型の特性を顕すものを特 徴とする不純物導入装置。
[6] 請求項 2または 4に記載の不純物導入装置であって、前記不純物が電気的な間接 の特定の機能として、結晶や多結晶及びアモルファスの格子や原子分子の結合状 態に変化を生じせしめる機能を有することを特徴とする不純物導入装置。
[7] 請求項 6に記載の不純物導入装置であって、
前記不純物が、結晶や多結晶の格子や原子分子の結合状態に変化を生じせしめ る機能としてアモルファス化させる機能を有することを特徴とする不純物導入装置。
[8] 請求項 1に記載の不純物導入装置を用いて、プラズマを全ての工程もしくは一部の 工程
処理に使用して固体試料に複数の種類の不純物を導入する不純物導入方法であつ て、 導入された不純物が直接もしくは間接的に固体試料に電気的もしくは機械的又は何 らかの特定の機能を保有させるに必要な所望の不純物が不純物導入工程処理中に 互いに混入すると互いの特定の機能に害を及ぼす場合、夫々の不純物が互いに混 入しない様、下記の機構を用いた工程を少なくとも一つ含むか、工程の組み合わせ として下記の機構を用いた工程の一つを意図してなる不純物導入方法。
1 所望の不純物毎に独立した不純物導入機構を用いて行う不純物導入工程
2 所望の不純物毎に独立した固体試料搬送用機構により行う搬送工程
3 所望の不純物毎に独立した不純物導入機構と固体試料搬送用機構を繋ぐ搬送 用機構により行う搬送工程
4 所望の不純物毎に専用に設定し、他の不純物との混入を防止した樹脂を除去す る機構による樹脂除去工程
5 所望の不純物毎に独立した複数の不純物導入装置間を繋ぐ試料搬送機構によ る搬送工程
6 所望の不純物毎に独立した複数の不純物導入装置及び樹脂を除去する装置間 を試料及び試料群を搬送する機構による搬送工程。
PCT/JP2006/306564 2005-03-30 2006-03-29 不純物導入装置及び不純物導入方法 WO2006106779A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007512820A JP5116466B2 (ja) 2005-03-30 2006-03-29 不純物導入装置及び不純物導入方法
EP06730512A EP1865537A1 (en) 2005-03-30 2006-03-29 Impurity introduction apparatus and method of impurity introduction
KR1020077021878A KR101133090B1 (ko) 2005-03-30 2006-03-29 불순물 도입 장치 및 불순물 도입 방법
US11/887,371 US20090140174A1 (en) 2005-03-30 2006-03-29 Impurity Introducing Apparatus and Impurity Introducing Method
CN2006800103247A CN101151707B (zh) 2005-03-30 2006-03-29 杂质导入装置和杂质导入方法
US12/057,117 US7626184B2 (en) 2005-03-30 2008-03-27 Impurity introducing apparatus and impurity introducing method
US12/122,492 US7622725B2 (en) 2005-03-30 2008-05-16 Impurity introducing apparatus and impurity introducing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005099150 2005-03-30
JP2005-099150 2005-03-30

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US11/887,371 A-371-Of-International US20090140174A1 (en) 2005-03-30 2006-03-29 Impurity Introducing Apparatus and Impurity Introducing Method
US12/057,117 Continuation US7626184B2 (en) 2005-03-30 2008-03-27 Impurity introducing apparatus and impurity introducing method

Publications (1)

Publication Number Publication Date
WO2006106779A1 true WO2006106779A1 (ja) 2006-10-12

Family

ID=37073337

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/306564 WO2006106779A1 (ja) 2005-03-30 2006-03-29 不純物導入装置及び不純物導入方法

Country Status (8)

Country Link
US (3) US20090140174A1 (ja)
EP (1) EP1865537A1 (ja)
JP (1) JP5116466B2 (ja)
KR (1) KR101133090B1 (ja)
CN (1) CN101151707B (ja)
SG (1) SG163544A1 (ja)
TW (1) TWI383438B (ja)
WO (1) WO2006106779A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012234960A (ja) * 2011-04-28 2012-11-29 Ulvac Japan Ltd 半導体デバイスおよび半導体デバイスの製造方法
CN104241450A (zh) * 2014-09-29 2014-12-24 白茹 一种晶体硅太阳能电池的扩散制结方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110300696A1 (en) * 2010-06-02 2011-12-08 Varian Semiconductor Equipment Associates, Inc. Method for damage-free junction formation
KR101915753B1 (ko) 2010-10-21 2018-11-07 삼성디스플레이 주식회사 이온 주입 시스템 및 이를 이용한 이온 주입 방법
CN102737969A (zh) * 2011-04-13 2012-10-17 刘莹 一种在晶体硅表面以激光制备超浅结的设备
US9190290B2 (en) * 2014-03-31 2015-11-17 Applied Materials, Inc. Halogen-free gas-phase silicon etch

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58180227A (ja) * 1982-04-17 1983-10-21 Samuko Internatl Kenkyusho:Kk 複数の反応室を備えた能率的プラズマ処理装置
JPH07122622A (ja) * 1993-07-15 1995-05-12 Hitachi Ltd 製造システムおよび製造方法
JPH07142421A (ja) * 1993-11-22 1995-06-02 Nec Corp 半導体装置のシャロージャンクション形成方法および形成装置
JPH1027771A (ja) * 1996-01-12 1998-01-27 Tadahiro Omi 洗浄方法及び洗浄装置
JP2001102347A (ja) * 1999-09-30 2001-04-13 Nec Corp 洗浄装置のライン構成及びその設計方法
JP2004519070A (ja) * 2000-11-30 2004-06-24 セムエキップ インコーポレイテッド イオン注入システム及び制御方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4431898A (en) * 1981-09-01 1984-02-14 The Perkin-Elmer Corporation Inductively coupled discharge for plasma etching and resist stripping
JPS6269511A (ja) 1985-09-20 1987-03-30 Sanyo Electric Co Ltd 半導体装置の製造方法
US4803947A (en) * 1986-01-15 1989-02-14 Canon Kabushiki Kaisha Apparatus for forming deposited film
US4912065A (en) * 1987-05-28 1990-03-27 Matsushita Electric Industrial Co., Ltd. Plasma doping method
JP2780419B2 (ja) 1990-03-05 1998-07-30 松下電器産業株式会社 不純物の導入装置及びその導入方法
JPH05314944A (ja) 1992-05-11 1993-11-26 Fujitsu Ltd イオン照射装置及びイオン照射方法
JPH0758695A (ja) 1993-08-12 1995-03-03 Nippon Hoso Kyokai <Nhk> 光空間伝送方式
CN1052566C (zh) * 1993-11-05 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
US6897100B2 (en) * 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
US6726776B1 (en) * 1995-11-21 2004-04-27 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US5944940A (en) * 1996-07-09 1999-08-31 Gamma Precision Technology, Inc. Wafer transfer system and method of using the same
US6036772A (en) 1996-12-30 2000-03-14 Sony Corporation Method for making semiconductor device
US6321134B1 (en) * 1997-07-29 2001-11-20 Silicon Genesis Corporation Clustertool system software using plasma immersion ion implantation
US5824025A (en) * 1997-08-20 1998-10-20 Augustine Medical, Inc. System for convective warming of a patient during cardiac surgery
KR100265287B1 (ko) * 1998-04-21 2000-10-02 윤종용 반도체소자 제조용 식각설비의 멀티챔버 시스템
JP2965038B1 (ja) * 1998-09-21 1999-10-18 日新電機株式会社 真空処理装置
US6576061B1 (en) * 1998-12-22 2003-06-10 Canon Kabushiki Kaisha Apparatus and method for processing a substrate
JP3160263B2 (ja) 1999-05-14 2001-04-25 キヤノン販売株式会社 プラズマドーピング装置及びプラズマドーピング方法
KR20010035947A (ko) 1999-10-05 2001-05-07 윤종용 멀티 챔버 시스템
DE10060002B4 (de) * 1999-12-07 2016-01-28 Komatsu Ltd. Vorrichtung zur Oberflächenbehandlung
US20030029833A1 (en) * 2000-03-20 2003-02-13 Johnson Wayne L High speed photoresist stripping chamber
US6679981B1 (en) * 2000-05-11 2004-01-20 Applied Materials, Inc. Inductive plasma loop enhancing magnetron sputtering
US6939434B2 (en) * 2000-08-11 2005-09-06 Applied Materials, Inc. Externally excited torroidal plasma source with magnetic control of ion distribution
US6541353B1 (en) * 2000-08-31 2003-04-01 Micron Technology, Inc. Atomic layer doping apparatus and method
KR20020067829A (ko) 2001-02-19 2002-08-24 삼성전자 주식회사 반도체 제조를 위한 멀티-챔버
JP4821074B2 (ja) * 2001-08-31 2011-11-24 東京エレクトロン株式会社 処理システム
US6729824B2 (en) * 2001-12-14 2004-05-04 Applied Materials, Inc. Dual robot processing system
US20040040504A1 (en) * 2002-08-01 2004-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus
JP2004071774A (ja) 2002-08-05 2004-03-04 Tokyo Electron Ltd マルチチャンバシステムを用いたプラズマ処理方法
JP4258000B2 (ja) 2002-08-23 2009-04-30 東京エレクトロン株式会社 マルチチャンバシステムを用いた処理方法
JP4544447B2 (ja) 2002-11-29 2010-09-15 パナソニック株式会社 プラズマドーピング方法
EP1596427A4 (en) 2003-02-19 2009-06-10 Panasonic Corp PROCESS FOR INTRODUCING CONTAMINATION
US7759254B2 (en) 2003-08-25 2010-07-20 Panasonic Corporation Method for forming impurity-introduced layer, method for cleaning object to be processed apparatus for introducing impurity and method for producing device
US20060011213A1 (en) * 2004-04-28 2006-01-19 Tokyo Electron Limited Substrate transfer device and cleaning method thereof and substrate processing system and cleaning method thereof
WO2006064772A1 (ja) 2004-12-13 2006-06-22 Matsushita Electric Industrial Co., Ltd. プラズマドーピング方法
US20060260545A1 (en) * 2005-05-17 2006-11-23 Kartik Ramaswamy Low temperature absorption layer deposition and high speed optical annealing system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58180227A (ja) * 1982-04-17 1983-10-21 Samuko Internatl Kenkyusho:Kk 複数の反応室を備えた能率的プラズマ処理装置
JPH07122622A (ja) * 1993-07-15 1995-05-12 Hitachi Ltd 製造システムおよび製造方法
JPH07142421A (ja) * 1993-11-22 1995-06-02 Nec Corp 半導体装置のシャロージャンクション形成方法および形成装置
JPH1027771A (ja) * 1996-01-12 1998-01-27 Tadahiro Omi 洗浄方法及び洗浄装置
JP2001102347A (ja) * 1999-09-30 2001-04-13 Nec Corp 洗浄装置のライン構成及びその設計方法
JP2004519070A (ja) * 2000-11-30 2004-06-24 セムエキップ インコーポレイテッド イオン注入システム及び制御方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012234960A (ja) * 2011-04-28 2012-11-29 Ulvac Japan Ltd 半導体デバイスおよび半導体デバイスの製造方法
CN104241450A (zh) * 2014-09-29 2014-12-24 白茹 一种晶体硅太阳能电池的扩散制结方法
CN104241450B (zh) * 2014-09-29 2016-08-17 白茹 一种晶体硅太阳能电池的扩散制结方法

Also Published As

Publication number Publication date
JP5116466B2 (ja) 2013-01-09
US20080210167A1 (en) 2008-09-04
EP1865537A1 (en) 2007-12-12
SG163544A1 (en) 2010-08-30
US7626184B2 (en) 2009-12-01
JPWO2006106779A1 (ja) 2008-09-11
CN101151707B (zh) 2012-08-29
US20090140174A1 (en) 2009-06-04
TW200710959A (en) 2007-03-16
KR101133090B1 (ko) 2012-04-04
CN101151707A (zh) 2008-03-26
TWI383438B (zh) 2013-01-21
US7622725B2 (en) 2009-11-24
US20080166861A1 (en) 2008-07-10
KR20070114768A (ko) 2007-12-04

Similar Documents

Publication Publication Date Title
US8616821B2 (en) Integrated apparatus to assure wafer quality and manufacturability
US10896821B2 (en) Asymmetric wafer bow compensation by physical vapor deposition
JP5116466B2 (ja) 不純物導入装置及び不純物導入方法
US10854442B2 (en) Orientation chamber of substrate processing system with purging function
TWI821158B (zh) 用於半導體製程的整合系統
CN1430790A (zh) 利用快速热退火与氧化气体形成底部抗反射涂层的方法
US10497557B2 (en) Integrated platform for improved wafer manufacturing quality
US7799652B2 (en) Method for producing epitaxial wafer with buried diffusion layer and epitaxial wafer with buried diffusion layer
US20100071719A1 (en) Method to pre-heat and stabilize etching chamber condition and improve mean time between cleaning
US20130023112A1 (en) Methods for post dopant implant purge treatment
US20070272270A1 (en) Single-wafer cleaning procedure
US20060137711A1 (en) Single-wafer cleaning procedure
TWI673788B (zh) 用於晶圓釋氣控制的方法
US20220406629A1 (en) Semiconductor processing tool and method of using an embedded chamber
Liu et al. Recoil implantation of boron into silicon for ultrashallow junction formation: Modeling, fabrication, and characterization
CN106601739A (zh) 具有薄化介电材料的结构
CN102141742A (zh) 修整光致抗蚀剂图案的方法
CN117650043A (en) Method for manufacturing semiconductor device
EP0542481A2 (en) Method for reducing dielectric contamination in integrated circuits
WO2009084279A1 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JPH04304626A (ja) 半導体装置の製造方法
KR20030017062A (ko) 반도체 제조 장치
KR20060134569A (ko) 이온주입장치의 엔드 스테이션 모듈

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680010324.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007512820

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020077021878

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2006730512

Country of ref document: EP

Ref document number: 4313/CHENP/2007

Country of ref document: IN

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

WWP Wipo information: published in national office

Ref document number: 2006730512

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11887371

Country of ref document: US