WO2006046634A1 - ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体 - Google Patents

ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体 Download PDF

Info

Publication number
WO2006046634A1
WO2006046634A1 PCT/JP2005/019763 JP2005019763W WO2006046634A1 WO 2006046634 A1 WO2006046634 A1 WO 2006046634A1 JP 2005019763 W JP2005019763 W JP 2005019763W WO 2006046634 A1 WO2006046634 A1 WO 2006046634A1
Authority
WO
WIPO (PCT)
Prior art keywords
plasma
insulating film
gate insulating
forming
processing
Prior art date
Application number
PCT/JP2005/019763
Other languages
English (en)
French (fr)
Inventor
Tatsuo Nishita
Shuuichi Ishizuka
Yutaka Fujino
Toshio Nakanishi
Yoshihiro Sato
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to KR1020077002817A priority Critical patent/KR100887270B1/ko
Priority to JP2006543238A priority patent/JPWO2006046634A1/ja
Priority to US11/718,292 priority patent/US7674722B2/en
Priority to CN2005800361526A priority patent/CN101044626B/zh
Publication of WO2006046634A1 publication Critical patent/WO2006046634A1/ja
Priority to US12/694,900 priority patent/US7915177B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Definitions

  • the present invention relates to a method for forming a gate insulating film of a semiconductor device, a semiconductor device, and a computer recording medium.
  • Patent Document 1 Japanese Patent Laid-Open No. 2004-48001
  • the above-mentioned conventional technique is a technique related to a MOSFET, and a separate annealing process is required as a post-process. If the annealing process is performed with a strong force, the film thickness may increase. Therefore, even if plasma nitriding is performed on the oxide film that forms the gate insulating film of other semiconductor devices, such as DRAM (Dynami Random Access Memory), the subsequent annealing process is not required while preventing boron penetration. The technology to do is desired. At that time, it is also necessary to pay attention to the nitrogen concentration in the oxide film, which causes a reduction in the drive capability of the device.
  • the present invention has been made in view of the point that it works. It prevents the boron penetration phenomenon in the gate insulating film, eliminates the need for annealing after the plasma nitriding process, and reduces the driving force of the device. The purpose is to suppress the decline in capacity.
  • a method for forming a gate insulating film according to the present invention is a plasma nitriding process in which an argon gas and a nitrogen gas are converted into plasma with respect to an oxide film constituting the insulating film.
  • the plasma nitridation process is performed by microwave plasma using a flat antenna, and the nitrogen concentration in the oxide film of the gate insulating film is further increased by the plasma nitridation process.
  • the flow rate ratio of argon gas and nitrogen gas used as a processing gas in the plasma processing is 2: 1 to 30: 1, preferably 2 5: 1 to 25: 1, more preferably 2.5: 1 to 5: 1 are suitable.
  • plasma nitridation treatment can be realized with a low electron temperature and high density by performing plasma nitridation treatment with microwave plasma using a flat antenna, and without annealing.
  • a flat antenna may have a large number of through holes.
  • the plasma nitriding treatment includes, for example, a step of carrying a substrate into a processing vessel, a step of evacuating the inside of the processing vessel to remove residual oxygen in the processing vessel, and then heating the substrate. And a step of introducing a processing gas necessary for nitriding into the processing vessel, and a step of generating plasma in the processing vessel and performing a plasma nitriding treatment thereafter.
  • the processing pressure and the processing time can be controlled to control the nitrogen concentration in the gate insulating film to a predetermined concentration.
  • the present invention provides a semiconductor device having a gate electrode on a substrate via a gate insulating film made of an oxynitride film.
  • the semiconductor device having a powerful structure According to the semiconductor device having a powerful structure, the boron penetration phenomenon is effectively prevented, and trapping in the film, which causes a decrease in the driving capability of the device, is suppressed.
  • the invention's effect is effectively prevented, and trapping in the film, which causes a decrease in the driving capability of the device, is suppressed.
  • the boron penetration phenomenon is prevented, the annealing process after the plasma nitriding process is unnecessary, and the drive capability of the device is prevented from being lowered.
  • FIG. 1 is an explanatory view of a longitudinal section of a plasma processing apparatus for carrying out a method emphasizing an embodiment.
  • FIG. 2 is a flowchart of plasma nitridation processing that is relevant to the embodiment.
  • FIG. 3 is an explanatory diagram showing a state of the silicon oxide film when the plasma nitriding process is performed on the silicon oxide film.
  • FIG. 4 is a table showing an example of a plasma nitriding recipe.
  • FIG. 5 is an explanatory diagram showing an outline of the structure of a DRAM according to an embodiment.
  • FIG. 6 is a graph showing the relationship of delta D to the atomic concentration (atomic%) of nitrogen in an insulating film formed according to the present invention.
  • FIG. 7 is a graph showing the concentration of nitrogen atoms in the depth direction in an insulating film formed according to the present invention.
  • FIG. 8 is a graph showing the relationship between the processing time and the nitrogen concentration in the silicon oxide film when the processing pressure is changed during plasma nitriding.
  • FIG. 9 is a graph showing the relationship between pressure and plasma potential with and without a shower plate.
  • FIG. 10 is a graph showing the ratio of SiO and SiN with respect to the depth direction of the insulating film when there is no shower plate.
  • FIG. 11 is a graph showing the ratio of SiO and SiN with respect to the depth direction of the insulating film when there is a shower plate.
  • FIG. 1 shows a vertical cross-sectional view of a plasma processing apparatus 1 for carrying out the method for forming a gate insulating film which is effective in the present embodiment.
  • This plasma processing apparatus 1 has an aluminum force, for example. It has a bottomed cylindrical processing container 2 that is open. Processing vessel 2 is grounded.
  • a susceptor 3 as a mounting table for mounting, for example, a semiconductor wafer (hereinafter referred to as a wafer) W as a substrate is provided at the bottom of the processing container 2.
  • the susceptor 3 is also made of, for example, aluminum nitride and a heater 4a is provided therein.
  • the heater 4a can be formed of a resistor, for example, and can generate heat by supplying power from the AC power supply 4 provided outside the processing vessel 2 to heat the wafer on the susceptor 3 to a predetermined temperature.
  • an exhaust pipe 12 is provided for exhausting the atmosphere in the processing container 2 by an exhaust device 11 such as a vacuum pump. Further, a gas introduction part 13 for supplying a processing gas having a processing gas supply source is provided on the side wall of the processing container 2.
  • argon gas supply source 15 and nitrogen gas supply source 16 are prepared as processing gas supply sources, and are respectively connected via valves 15a and 16a, mass flow controllers 15b and 16b, and valves 15c and 16c. , Connected to the gas inlet 13.
  • the upper opening of the processing container 2 is provided with a transmission window 20 that also has a dielectric force of, for example, quartz glass through a sealing material 14 such as an O-ring for ensuring airtightness.
  • a dielectric force of, for example, quartz glass
  • a sealing material 14 such as an O-ring for ensuring airtightness.
  • quartz glass instead of quartz glass, other dielectric materials such as A1N, Al 2 O 3, sapphire, SiN, ceramic
  • a processing space S is formed in the processing container 2 by the transmission window 20.
  • the transmission window 20 has a circular planar shape.
  • An antenna member for example, a disk-shaped planar slot antenna 30 is provided above the transmission window 20, and a dielectric slow wave plate 31 and a slow wave plate 31 are provided on the upper surface of the slot antenna 30.
  • An antenna cover 32 made of metal such as aluminum is provided. Ante The nacover 32 is provided with a cooling section for cooling the transmission window 20, the slot antenna 30 and the like.
  • the slot antenna 30 also has a thin disk or polygonal plate force of a conductive material, for example, a metal conductor such as copper or aluminum, and is plated with gold or silver, for example.
  • the slot antenna 30 is formed with a large number of slits 33 as through holes arranged in a concentric manner, for example, in a vortex shape. The shape of the through hole itself is not limited to such a slit shape, and various forms of holes can be applied.
  • the slot antenna 30 side of the end portion of the inner conductor 35a is formed in a conical shape (trumpet shape) 34 so that microwaves can be efficiently propagated to the slot antenna 30.
  • a coaxial waveguide 35 is constituted by the inner conductor 35a and the outer tube 35b located outside the inner conductor 35a.
  • a 2.45 GHz microwave generated by the microwave supply device 36 propagates to the slot antenna 30 via the rectangular waveguide 38, the load matching device 37, the coaxial waveguide 35, and the slow wave plate 31. Then, it is supplied into the processing container 2 through the slit 33 and the transmission window 20.
  • an electromagnetic field is formed on the lower surface of the transparent window 20 in the processing container 2 by the energy, and the processing gas supplied into the processing container 2 is uniformly converted into plasma by the gas introduction part 13, and the wafer W on the susceptor 3 is converted into plasma.
  • uniform plasma processing such as plasma nitriding, is performed.
  • a shower plate 51 is horizontally disposed above the side wall 5 of the processing vessel 2 and below the gas introduction part 13.
  • the shower plate 51 is made of a dielectric material such as stone, and a large number of through holes 52 are formed uniformly in the surface.
  • the shower plate 51 can trap ions generated in the upper processing space S1 and allow only radicals to pass therethrough. As a result, ion damage can be suppressed.
  • a quartz liner 39 is provided on the inner wall surface of the processing container 2, and when plasma is generated in the processing container 2, metal contamination is generated from the inner wall surface of the processing container 2 by sputtering of ions or the like. Occurrence is prevented, and a clean environment is formed in the processing container 2. This allows the substrate to be nitrided without impurities being mixed into the device. it can.
  • the plasma processing apparatus 1 having the above configuration is controlled by a control device 71.
  • the control device 71 has a central processing unit 72, a support circuit 73, and a storage medium 74 containing associated control software.
  • the control device 71 controls, for example, supply of gas from the nozzle 13, stop, flow rate adjustment, temperature adjustment of the heater 4 a, exhaust by the exhaust device 11, and the microwave supply device 36. Therefore, necessary control is performed in each process in which plasma treatment is performed.
  • the central processing unit 72 of the control unit 71 can use a processor of a general-purpose computer.
  • the storage medium 74 various types of storage media such as RAM, ROM, flexible disk, hard disk, MO, and DVD can be used.
  • the support circuit 73 is connected to the central processing unit 72 to support the processor in various ways.
  • the plasma processing apparatus 1 has the above-described configuration.
  • the plasma processing apparatus 1 When plasma nitriding is performed on a wafer W having a silicon oxide film formed on the surface by another oxidation processing apparatus, the plasma processing apparatus 1 has a processing capacity.
  • the wafer W is placed on the susceptor 3 in the vessel 2, and a predetermined processing gas, for example, a mixed gas of argon gas Z nitrogen gas is supplied into the processing vessel 2 from the gas inlet 13, and the exhaust pipe 12 is also exhausted.
  • the processing space S is set to a predetermined pressure.
  • the wafer 4 is heated to a predetermined temperature by the heater 4a, the microwave is generated by the microwave supply device 36, an electromagnetic field is generated in the processing space S on the lower surface of the transmission window 20, and the processing gas is converted into plasma.
  • plasma nitriding is performed on the silicon oxide film on the wafer W.
  • the processing gas plasma generated by the microwave energy through the slot antenna 30 is a high-density plasma at a low electron temperature. Under this plasma, a uniform plasma nitriding process can be performed on the entire wafer W. It is effective with no plasma damage to the wafer.
  • the plasma nitriding process is described in detail with reference to FIGS. 2 and 3.
  • the wafer W is loaded into the processing container 2 and placed on the susceptor 3 (step Sl).
  • the inside of the processing container 2 is evacuated by the operation of the exhaust device 11 to remove residual oxygen in the processing container 2 (step S2).
  • the wafer W is heated to a predetermined temperature by the heater 4a (step by step). S3).
  • a processing gas that is, argon gas and nitrogen gas is introduced into the processing container 2 from the gas introduction unit 13 (step S4).
  • the microwave supply device 36 is operated to turn the processing gas in the processing container 2 into plasma (step S5), and a predetermined plasma nitriding process is performed (step S6).
  • the silicon oxide film 82 formed on the substrate 81 shown in FIG. 3 (A) is caused by nitrogen radicals generated by the plasma as shown in FIG. 3 (B).
  • FIG. 3C nitriding with a high nitrogen concentration can be performed on the surface side of the silicon oxide film 82, for example.
  • the nitrogen concentration can be accurately controlled by controlling the pressure and time.
  • step S7 After a predetermined processing time has elapsed, the supply of microwaves is stopped to stop the plasma (step S7). Next, supply of the processing gas is stopped (step S8). The inside of the processing container 2 is evacuated by the exhaust device 11 to exhaust residual gas and the like (step S9), and then the wafer W is unloaded from the processing container 2 (step S10).
  • the preferable range of the powerful plasma is such that the electron temperature of the plasma is 2 eV or less, more preferably from 0.7 eV to 1.5 eV.
  • the pressure in the processing space S is 1 to 66.65 Pa, preferably 7 to 12 Pa, and the temperature of the wafer W is 100 to 600 ° C, preferably 200 ° C to 400 ° C.
  • FIG. 4 shows an example of a recipe for the plasma nitriding process based on it.
  • argon gas is supplied into the processing chamber 2 at a flow rate of 2000 SCCM, the pressure in the processing chamber 2 is adjusted to 126.66 Pa, and the wafer W is heated for 70 seconds.
  • the pressure in the processing vessel 2 is set to, for example, 126.66 Pa, preferably higher than the nitriding pressure, and the flow rate of the plasma ignition gas, for example, argon gas, is set to 2000 SCCM, preferably during Supply the microwave power to the slot antenna 30 at 2000W.
  • the pressure in the processing vessel 2 is reduced to 6.7 Pa, the argon gas flow rate is reduced to lOOOSCCM, and the plasma power is reduced to 1500 W.
  • the nitriding conditions are adjusted and stabilized. This process takes 5 seconds.
  • nitrogen gas is flowed at 40 SCCM and plasma nitriding is performed for a predetermined time.
  • the microwave power is turned off, the supply of argon gas and nitrogen gas is stopped, and the inside of the processing vessel 2 is evacuated.
  • the gas flow rate in the nitriding process is preferably 500 to 3000 SCCM for anoregon gas and 5 to L000SC CM for nitrogen gas.
  • the flow rate ratio of nitrogen gas Z argon gas is preferably 0.0016 to 2 force S, and the ratio of nitrogen gas to the total gas flow rate is preferably 0.0016-0.67 when the total gas flow rate is 1.
  • Fig. 5 42 is a gate electrode, 43 is a silicon substrate, and 44 is a capacitor section.
  • Fig. 6 shows the atomic concentration of nitrogen (Atomic%) in the gate insulating film 41 obtained by plasma nitriding according to the present invention and delta D (Vt threshold in the film and the value when the value starts to shift.
  • the number of traps Z cm 2 ) is shown, and the data is shown when the flow rate of argon gas and nitrogen gas used as the processing gas and the pressure in the processing space S are changed.
  • the nitriding conditions were: Argon gas Z nitrogen gas flow rate 500 to 3000Z5 to 1000 (SCCM), pressure 1 to 66.65Pa, wafer W temperature 400 ° C, and micro power supply 36 power 2000W.
  • FIG. 7 shows the concentration distribution of the nitrogen atom concentration in the depth direction of the film at that time.
  • FIG. 7 shows SIMS data showing the nitrogen atom concentration (Atomic%) in the depth direction in the gate insulating film 41. This data force also shows that there is a high concentration of nitrogen peaks on the surface side (electrode side) of the gate insulating film.
  • the nitrogen concentration in the insulating film can be controlled by controlling the pressure and processing time during the plasma nitriding process.
  • Figure 8 shows the results verified by the inventors.
  • the target insulating film is a 3 nm thick silicon oxide film (thermal oxide film formed by the WVG: Water Vapor Generation method) formed by heat treatment in a steam atmosphere.
  • the conditions for plasma nitriding are as follows:
  • Wafer temperature 400 ° C
  • Wafer temperature 400 ° C
  • the graph of Fig. 8 shows the relationship between the processing time and the nitrogen concentration in the silicon nitride film that has been subjected to plasma nitriding on the wafer under the above conditions.
  • the nitrogen concentrations were 8.85, 14.67, and 19.95 (atomic%) when the treatment time was 5 seconds, 15 seconds, and 40 seconds, respectively.
  • the nitrogen concentration is 7.74, 10. 90, 15. 77, 20. 0 2 (atomic%), respectively, when the processing time is 15 seconds, 35 seconds, 110 seconds, and 250 seconds. became.
  • the nitrogen concentration increases in a short time, and 45Pa In the case of, it takes more time. For example, to reach a nitrogen concentration of about 20 (atomic%), it takes about 6 times as long in the case of 45 Pa as in the case of 12 Pa. This is because, at low pressure, the ion density is higher and the electron transfer rate is faster, so nitrogen ions are introduced into the oxide film more rapidly than radicals, whereas at higher pressures it is more than that. This is probably because the ion density is low and the movement speed of electrons is low, so the amount of nitrogen ions introduced into the oxide film is less than when the pressure is low.
  • the nitrogen concentration in the nitrided oxide film can be accurately controlled by appropriately adjusting the treatment time and the treatment pressure during the plasma nitriding treatment.
  • the penetration of dopants with high substrate strength can be prevented, and device characteristics can be improved.
  • the gate insulating film of a semiconductor device when nitriding the gate insulating film of a semiconductor device, the gate insulating film of a DRAM or logic device has been thinned, but in the conventional technology, when nitriding is performed, nitrogen reaches the SiZSiON interface. As a result of diffusion, the interface roughness cannot be controlled and the leakage current increases.
  • high concentration of nitrogen can be introduced on the surface side without diffusing nitrogen to the interface. Therefore, it is possible to prevent the device from degrading in terms of power.
  • the shower plate 51 is used to trap ions and allow only radicals to pass. According to the knowledge of the inventors, this is the case. It was proved that the use of the shower plate 51 contributed to introducing high concentration of nitrogen on the surface side.
  • FIG. 9 shows, for example, that the microwave power is 2 kW, the argon gas Z nitrogen gas flow rate is 1 000/40 sccm, the wafer W temperature is 400 ° C., and the nitrogen concentration in the oxide film is 11% (
  • plasma sheath potential 3 If it is set to be in the range of 0 to 3.5 (V), if there is no shower plate 51, the pressure in the processing vessel 2 is about 950 mTorr, and if there is a shower plate 51, it is also about 50 mTorr.
  • the pressure in the processing container 2 is set.
  • the plasma sheath potential is 3.5 eV because the Si—N bond energy is 3.5 eV when the SiO film is nitrided and generated in SiN.
  • the pressure in the processing vessel 2 is set to about 950 mTorr when there is no shower plate 51.
  • the pressure in the processing vessel 2 is set to about 50 mTorr, and plasma nitriding treatment is performed on the Weno-W oxide film under the following common plasma conditions.
  • the ratio of SiO and SiN in the insulating film was investigated across the depth of the insulating film.
  • Wafer temperature 400 ° C
  • Figure 10 shows the ratio of SiO and SiN in the depth direction of the gate insulating film formed by plasma nitriding. Therefore, when both are combined, it becomes 100%. According to this, the SiN ratio is around 35%, about half of SiO, until the surface force of the insulating film is about 0.9 nm.
  • the SiN ratio is about 40% from about 0.2 to 0.4 nm from the surface of the insulating film, and the SiN ratio is higher on the surface side than without the shower plate 51. Characteristics are obtained. That is, it is possible to introduce a higher nitrogen concentration on the surface side than when the shower plate 51 is not provided.
  • the present invention can also be applied to an insulating film of a semiconductor device having a stack type cell structure, or a logic device such as a flash memory.
  • a nitrogen concentration of 10 to 20% atomic concentration and an oxide film thickness of 20 to 40 angstroms are preferable.
  • the nitrogen concentration is 5 to 15% atomic concentration and the thickness of the oxide film is 10 to 20 angstroms.
  • a thermal oxide film is used as the insulating film.
  • the plasma processing apparatus 1 described above is used to generate a mixed gas plasma of Ar gas and oxygen gas, and the Si substrate is plasma oxidized.
  • Oxidized film formed in a short time or other plasma such as ECR plasma, magnetron plasma, ICP plasma, parallel plate plasma, surface reflected wave plasma, etc. It is also possible to perform plasma nitriding treatment using a chemical film.
  • plasma source during plasma nitriding in addition to the microwave plasma in the above-described embodiment, various plasmas such as ECR plasma, magnetron plasma, ICP plasma, parallel plate plasma, surface reflected plasma, etc. Can be used.
  • the present invention is useful when nitriding a gate insulating film of a semiconductor device.

Abstract

　本発明においては，ＤＲＡＭにおけるゲート絶縁膜を形成する場合，ゲート絶縁膜のベースとなる酸化膜に対してプラズマ窒化処理を施す。多数の透孔が形成されている平板アンテナを用いたマイクロ波プラズマによってプラズマ窒化処理する。プラズマ窒化処理によって形成されたゲート絶縁膜中の窒素濃度は，５～２０％原子濃度である。その後アニール処理を行わなくとも，ＤＲＡＭにおいてボロンの突き抜け現象を効果的に防止することができ，しかもデバイスの駆動能力低下の原因となる膜中のトラップを抑制する。

Description

明 細 書
ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体 技術分野
[0001] 本発明は，半導体装置のゲート絶縁膜の形成方法及び半導体装置，さらにはコン ピュータ記録媒体に関するものである。
背景技術
[0002] シリコン酸ィ匕膜をゲート絶縁膜とした半導体装置においては，いわゆるボロンの突 き抜けと呼ばれる，ゲート電極中のボロンがシリコン酸ィ匕膜からなるゲート絶縁膜を突 き抜けて基板まで到達する現象を防止するため，シリコン酸ィ匕膜に対して，プラズマ によって窒化処理を行い，その後急速熱ァニール処理することが行われている（特許 文献 1)。
特許文献 1：特開 2004— 48001号公報
[0003] し力しながら，前記従来の技術は， MOSFETに関する技術であって，また後処理 として別途ァニール処理が必要である。し力しながらァニール処理を行うと，それによ つて膜厚が増大するおそれがある。そこで他の半導体装置，例えば DRAM (Dynami c Random Access Memory)のゲート絶縁膜を構成する酸化膜に対してプラズマ窒化 処理を行っても，ボロンの突き抜け防止を図りつつ，その後のァニール処理を不要と する技術が望まれている。さらにその際，デバイスの駆動能力低下の原因となる酸ィ匕 膜中の窒素濃度にも留意する必要がある。
発明の開示
発明が解決しょうとする課題
[0004] 本発明は力かる点に鑑みてなされたものであり，ゲート絶縁膜においてボロンの突 き抜け現象を防止しつつ，プラズマ窒化処理後のァニール処理を不要とし，し力もデ バイスの駆動能力低下を抑制することを目的として 、る。
課題を解決するための手段
[0005] 前記目的を達成するため，本発明のゲート絶縁膜の形成方法は，前記絶縁膜を構 成する酸化膜に対して，アルゴンガスと窒素ガスをプラズマ化してプラズマ窒化処理 を施すにあたり，平板アンテナを用いたマイクロ波プラズマによってプラズマ窒化処 理し，さらに前記プラズマ窒化処理によってゲート絶縁膜の酸ィ匕膜中の窒素濃度を，
5〜20%原子濃度とすることを特徴として 、る。
[0006] 前記平板アンテナを用いたマイクロ波プラズマ窒化処理においては，プラズマ処理 の際に処理ガスとして使用されるアルゴンガスと窒素ガスとの流量比が， 2 : 1〜30： 1 ,好ましくは 2. 5 : 1〜25 : 1,より好ましくは 2. 5 : 1〜5 : 1が適当である。
[0007] 本発明によれば，平板アンテナを用いたマイクロ波プラズマによってプラズマ窒化 処理することにより，低電子温度かつ高密度のプラズマ窒化処理を実現することがで き，ァニール処理を行わなくとも，例えば DRAMにおいてボロンの突き抜け現象を効 果的に防止することができる。し力もデバイスの駆動能力低下の原因となる，膜中のト ラップを抑制することが可能である。前記平板アンテナには多数の透孔が形成されて いてもよい。
[0008] また前記プラズマ窒化処理は，例えば基板を処理容器内に搬入する工程と，その 後処理容器内を真空引きして処理容器内の残留酸素を除去する工程と，その後前 記基板を加熱する工程と，その後処理容器内に窒化処理に必要な処理ガスを導入 する工程と，その後処理容器内にプラズマを生成してプラズマ窒化処理する工程と， を備えていてもよい。
[0009] さらに，本発明においては，例えばプラズマ窒化処理の際に，処理圧力と処理時間 を制御して，ゲート絶縁膜中の窒素濃度を所定の濃度に制御することが可能である。
[0010] これらの方法がプラズマ処理装置によって実行される場合，制御装置に制御させる ためのソフトウェアの形式でコンピュータ記録媒体に格納することが可能である。
[0011] また本発明の別な観点によれば，本発明は，基板上に酸窒化膜からなるゲート絶 縁膜を介してゲート電極を備えた半導体装置において，前記ゲート絶縁膜は，多数 の透孔が形成されている平板アンテナを用いたマイクロ波プラズマによって酸ィ匕膜が プラズマ窒化処理された酸窒化膜であって，かつゲート絶縁膜中の窒素濃度は， 5 〜20%原子濃度であることを特徴として 、る。
[0012] 力かる構成の半導体装置によれば，ボロンの突き抜け現象が効果的に防止され， かつデバイスの駆動能力低下の原因となる，膜中のトラップが抑制される。 発明の効果
[0013] 本発明によれば，半導体装置においてボロンの突き抜け現象を防止しつつ，ブラ ズマ窒化処理後のァニール処理を不要とし，しかもデバイスの駆動能力低下が抑制 される。
図面の簡単な説明
[0014] [図 1]実施の形態に力かる方法を実施するためのプラズマ処理装置の縦断面の説明 図である。
[図 2]実施の形態に力かるプラズマ窒化処理のフローチャートである。
[図 3]シリコン酸ィ匕膜に対してプラズマ窒化処理した際のシリコン酸ィ匕膜の様子を示 す説明図である。
[図 4]プラズマ窒化処理のレシピの一例を示す表である。
[図 5]実施の形態にカゝかる DRAMの構造の概略を示す説明図である。
[図 6]本発明にしたがって形成した絶縁膜の窒素の原子濃度 (Atomic%)に対するデ ルタ Dの関係を示すグラフである。
[図 7]本発明にしたがって形成した絶縁膜中の深さ方向の窒素原子濃度を示すダラ フである。
[図 8]プラズマ窒化処理の際に処理圧力を変えたときの，処理時間とシリコン酸化膜 中の窒素濃度との関係を示すグラフである。
[図 9]シャワープレートの有無による圧力 プラズマ電位の関係を示すグラフである。
[図 10]シャワープレートがない場合の絶縁膜の深さ方向に対する SiOと SiNの比率を 示すグラフである。
[図 11]シャワープレートがある場合の絶縁膜の深さ方向に対する SiOと SiNの比率を 示すグラフである。
符号の説明
[0015] 1 プラズマ処理装置
2 処理容器
3 サセプタ
20 透過窓 30 スロットアンテナ
33 スリット
36 マイクロ波供給装置
W ウェハ
発明を実施するための最良の形態
[0016] 以下，本発明の実施の形態について説明する。図 1は，本実施の形態に力かるゲ ート絶縁膜の形成方法を実施するためのプラズマ処理装置 1の縦断面の様子を示し ており，このプラズマ処理装置 1は例えばアルミニウム力もなる，上部が開口した有底 円筒状の処理容器 2を備えている。処理容器 2は接地されている。この処理容器 2の 底部には，基板として例えば半導体ウェハ（以下ウェハという） Wを載置するための 載置台としてのサセプタ 3が設けられている。このサセプタ 3は例えば窒化アルミ-ゥ ムカもなり，その内部には，ヒータ 4aが設けられている。ヒータ 4aは例えば抵抗体で 構成することができ，処理容器 2の外部に設けられた交流電源 4からの電力の供給に よって発熱し，サセプタ 3上のウェハを所定温度に加熱することができる。
[0017] 処理容器 2の底部には，真空ポンプなどの排気装置 11によって処理容器 2内の雰 囲気を排気するための排気管 12が設けられている。また処理容器 2の側壁には，処 理ガス供給源力もの処理ガスを供給するためのガス導入部 13が設けられて 、る。本 実施の形態においては，処理ガス供給源として，アルゴンガス供給源 15,窒素ガス 供給源 16が用意され，各々バルブ 15a, 16a,マスフローコントローラ 15b, 16b,そ してバルブ 15c, 16cを介して，ガス導入部 13に接続されている。
[0018] 処理容器 2の上部開口には，気密性を確保するための Oリングなどのシール材 14 を介して，たとえば石英ガラスの誘電体力もなる透過窓 20が設けられている。石英ガ ラスに代えて，他の誘電体材料，たとえば A1N, Al O ,サファイア， SiN,セラミック
2 3
スを使用してもよい。この透過窓 20によって，処理容器 2内に，処理空間 Sが形成さ れる。透過窓 20は，平面形態が円形である。
[0019] 透過窓 20の上方には，アンテナ部材，例えば円板状の平面スロットアンテナ 30が 設けられており，さらにこのスロットアンテナ 30の上面には誘電体の遅波板 31,遅波 板 31を覆うアルミニウムなどの金属製のアンテナカバー 32が設けられている。アンテ ナカバー 32には，透過窓 20,スロットアンテナ 30等を冷却する冷却部が設けられて いる。スロットアンテナ 30は，導電性を有する材質，たとえば銅，アルミニウム等の金 属の導電体の薄い円板又は多角形板力もなり，表面に，例えば金または銀メツキさ れている。さらにスロットアンテナ 30には，透孔としての多数のスリット 33が，例えば渦 卷状ゃ同心円状に整列して形成されている。透孔の形状自体は，そのようなスリット 状に限らず種々の形態の孔を適用することが可能である。
[0020] スロットアンテナ 30の中心には，導電性を有する材質，たとえば金属等の導電体に よって構成された内側導体 35aが接続されて 、る。内側導体 35aの端部のスロットァ ンテナ 30側は円錐形 (ラッパ状） 34に形成され，効率よくマイクロ波をスロットアンテ ナ 30に伝播させるようになつている。この内側導体 35aとその外側に位置する外管 3 5bとによって同軸導波管 35が構成される。そしてマイクロ波供給装置 36で発生させ た，たとえば 2. 45GHzのマイクロ波は，矩形導波管 38,負荷整合器 37,同軸導波 管 35,遅波板 31を介して，スロットアンテナ 30に伝播され，スリット 33,透過窓 20を 介して処理容器 2内に供給される。そしてそのエネルギーによって処理容器 2内の透 過窓 20の下面に電磁界が形成され，ガス導入部 13によって処理容器 2内に供給さ れた処理ガスを均一にプラズマ化し，サセプタ 3上のウェハ Wに対して，均一なプラ ズマ処理，たとえばプラズマ窒化処理が行われる。
[0021] また処理容器 2の側壁 5の上方であって，前記ガス導入部 13の下方には，シャワー プレート 51が水平に配置されている。このシャワープレート 51は，誘電体，例えば石 英材によって構成され，多数の透孔 52が面内均一に形成されている。このシャワー プレート 51によって，処理容器 2内の処理空間は，上方処理空間 S1,下方処理空間 S2に仕切られている。そしてこのシャワープレート 51によって，上方処理空間 S1で 発生したイオンをトラップしてラジカルのみを通過させることができる。これによりィォ ンダメージを抑制することができる。
[0022] 処理容器 2の内壁表面には，石英ライナー 39が設けられており，処理容器 2内にプ ラズマが発生した際にイオン等のスパッタリングによって処理容器 2内壁表面からメタ ルコンタミネーシヨンが発生するのが防止されて，処理容器 2内はクリーンな環境が形 成される。これにより，デバイスに不純物が混入されずに，基板を窒化処理することが できる。
[0023] 上記構成を有するプラズマ処理装置 1は，制御装置 71によって制御されている。制 御装置 71は， 中央処理装置 72,支持回路 73,及び関連した制御ソフトウェアを含 む記憶媒体 74を有している。この制御装置 71は，例えばノズル 13からのガスの供給 ,停止，流量調整，ヒータ 4aの温度調節，排気装置 11による排気，さらにはマイクロ 波供給装置 36などを制御し，プラズマ処理装置 1にお 、てプラズマ処理が実施され る各プロセスにおける必要な制御を行っている。
[0024] 制御装置 71の中央処理装置 72は，汎用コンピュータのプロセッサを用いることが できる。記憶媒体 74は，例えば RAM, ROM,フレキシブルディスク，ハードディスク , MO, DVDをはじめとした各種の形式の記憶媒体を用いることができる。また支持 回路 73は，各種の方法でプロセッサを支持するために中央処理装置 72と接続され ている。
[0025] プラズマ処理装置 1は以上の構成を有しており，他の酸化処理装置によって表面 にシリコン酸ィ匕膜が形成されたウェハ Wに対して，プラズマ窒化処理する際には，処 理容器 2内のサセプタ 3上にウェハ Wを載置し，ガス導入部 13から所定の処理ガス， 例えばアルゴンガス Z窒素ガスの混合ガスを処理容器 2内に供給しつつ，排気管 12 力も排気して処理空間 S内を所定の圧力に設定する。そしてヒータ 4aによってウェハ Wを所定の温度に加熱して，マイクロ波供給装置 36によってマイクロ波を発生させて ,透過窓 20の下面の処理空間 S内に電磁界を発生させ，前記処理ガスをプラズマ化 することにより，ウェハ W上のシリコン酸ィ匕膜に対して，プラズマ窒化処理が行われる 。し力もスロットアンテナ 30を介したマイクロ波のエネルギーによって生成した処理ガ スのプラズマは，低電子温度で高密度プラズマであり，このプラズマの下で，ウェハ W全体に均一なプラズマ窒化処理が行え，ウェハへのプラズマダメージが無く，有効 である。
[0026] 前記したプラズマ窒化処理のプロセスを図 2,図 3に基づいて詳述すると，処理容 器 2内にウェハ Wを搬入し，サセプタ 3上に載置する (ステップ Sl)。ついで排気装置 11の作動によって処理容器 2内を真空引きし，処理容器 2内の残留酸素を除去する (ステップ S2)。その後ヒータ 4aによってウェハ Wを所定の温度にまで加熱する (ステ ップ S3)。そして処理容器 2内にガス導入部 13から処理ガス，すなわちアルゴンガス と窒素ガスを導入する (ステップ S4)。マイクロ波供給装置 36を作動させて，処理容 器 2内の処理ガスをプラズマ化し (ステップ S5) ,所定のプラズマ窒化処理を行う（ス テツプ S6)。
[0027] プラズマ窒化処理されると，図 3 (A)に示した基板 81上に形成されているシリコン酸 化膜 82は，図 3 (B)に示したようにプラズマによって発生した窒素ラジカルによって窒 化され，その結果図 3 (C)に示したように，例えばシリコン酸ィ匕膜 82の表面側に窒素 濃度が高い窒化処理を行うことができる。また圧力と時間の制御によって窒素濃度を 正確に制御することが可能である。
[0028] そして所定の処理時間経過後，マイクロ波の供給を止めてプラズマを停止する (ス テツプ S7)。ついで処理ガスの供給を停止する (ステップ S8)。処理容器 2内を排気 装置 11によって真空引きして，残留ガス等を排気する (ステップ S9) ,その後ウェハ Wを処理容器 2から搬出する (ステップ S 10)。
[0029] 力かるプラズマの好ましい範囲は，プラズマの電子温度が， 2eV以下で，より好まし くは 0. 7eV〜l. 5eVに制御される。
Figure imgf000009_0001
れる。
処理空間 S内の圧力については， 1〜66. 65Pa,好ましくは 7〜12Pa,ウェハ W の温度については， 100〜600°C,好ましくは 200°C〜400°C,マイクロ波供給装置 36のノ ヮ一の出力につ!ヽて ίま， 500〜5000W,好ましく ίま 1000〜2000W力 ^よ!/、。
[0030] それに基づいたプラズマ窒化処理の際のレシピの一例を図 4に示す。まずウエノ、 W を加熱するステップでは，処理容器 2内にアルゴンガスを流量 2000SCCMで供給し ,処理容器 2内の圧力を 126. 66Pa〖こ調整して， 70秒間ウェハ Wを加熱する。 次のプラズマ着火（生成)ステップでは，処理容器 2内の圧力を例えば 126. 66Pa ,好ましくは窒化処理圧力以上にし，プラズマ着火用のガス，例えばアルゴンガスの 流量を 2000SCCM,好ましくは窒化処理時の流量以上にし，スロットアンテナ 30に マイクロ波のパワーを 2000Wで供給する。このようにこのステップで窒化処理の際の 圧力よりも高く，アルゴンガスの流量も多くすることで，プラズマの着火を容易にすると ともに，プラズマを安定して生成することが可能になる。このプロセスは例えば 5秒間 行われ，好ましくは 1〜10秒間がよい。プラズマ着火用ガスは，その他に Kr, Xe, H e等の希ガスも使用できる。
次いで処理容器 2内の圧力を 6. 7Paに下げ，アルゴンガスの流量を lOOOSCCM と少なくして，プラズマ用のパワーを下げて 1500Wとする。この段階で窒化処理条件 に調整し，安定ィ匕させる。このプロセスは 5秒間行われる。
そして処理容器 2内の圧力を 6. 7Pa,プラズマ用のパワーを 1500W,アルゴンガ スの流量を lOOOSCCMに各々維持したまま，窒素ガスを 40SCCM流してプラズマ 窒化処理を所定時間行う。そして窒化処理後マイクロ波のパワーを OFFにして，アル ゴンガス，窒素ガスの供給を停止し，処理容器 2内を真空排気する。窒化処理工程 におけるガス流量は，ァノレゴンガスは 500〜3000SCCM,窒素ガスは 5〜： L000SC CMが好ましい。また窒素ガス Zアルゴンガスの流量比は， 0. 0016〜2力 S好ましく， 全ガス流量に対する窒素ガスの比は，全ガス流量を 1としたとき， 0. 0016-0. 67が 好ましい。
[0031] 次に図 5に示した DRAM40のゲート絶縁膜 41を形成するにあたりゲート絶縁膜 41 を構成するシリコン酸ィ匕膜に対して，本発明の方法に従って，プラズマ窒化処理した 際のデバイス特性等について説明する。なお図 5中， 42はゲート電極であり， 43はシ リコン基板， 44はキャパシタ部である。
[0032] 図 6は，本発明に従ってプラズマ窒化処理して得たゲート絶縁膜 41中の窒素の原 子濃度 (Atomic%)と，デルタ D (膜中の Vtしき 、値がシフトし始める際のトラップ数 Z cm2)の関係を示しており，処理ガスとして使用されるアルゴンガスと窒素ガスの流量 と，処理空間 Sの圧力を変えて実施した場合のデータを示している。窒化処理条件 は，ァルゴンガスZ窒素ガスの流量が500〜3000Z5〜1000 (SCCM) ,圧力が 1 〜66. 65Paであり，ウェハ Wの温度は全て 400°C,マイクロは供給装置 36のパワー は, 2000Wである。
[0033] これによれば，窒素の原子濃度 (Atomic%)が 12. 5〜20%に調整されたときには ,デルタ Dを 1. 0E+ 12以下に抑えることができ，膜中の電子トラップの増加を抑える のが， 当該範囲で最大であることが確認できた。なおこのときのシリコン酸ィ匕膜の膜 厚は, 21〜40オングストロームである。 [0034] なおそのときの窒素原子濃度の膜の深さ方向に対する濃度分布を図 7に示す。図 7は，前記ゲート絶縁膜 41中の深さ方向についての窒素原子濃度 (Atomic%)を示 した SIMSデータである。このデータ力もゲート絶縁膜の表面側（電極側）に高濃度 の窒素のピークがあることがわかる。これは，低温度でかつ表面側に窒素分布を制御 可能なプラズマ処理によるものである。また界面に窒素をほとんど拡散させずに界面 制御がされる窒化処理ができる。これによつて，リーク電流の防止効果が高く，ボロン の突き抜けに対しても高い効果があることが確認できた。
[0035] さらにまた，プラズマ窒化処理の際の圧力と処理時間を制御することによって，絶縁 膜中の窒素濃度を制御することが可能である。図 8に発明者らが検証した結果を示 す。
[0036] 対象とした絶縁膜は，水蒸気雰囲気での熱処理によって形成した厚さ 3nmのシリコ ン酸化膜 (WVG : Water Vapor Generation法によって形成した熱酸化膜）であ る。またプラズマ窒化処理の際の条件は，
(1)処理容器 2内の圧力が 12Paのとき
Ar/N2= 1000/200cc
マイクロ波のパワー： 1200W
ウェハの温度：400°C
(2)処理容器 2内の圧力が 45Paのとき
Ar/N2= 1000/200cc
マイクロ波のパワー： 1800W
ウェハの温度：400°C
[0037] 上記の条件でウェハに対してプラズマ窒化処理し，処理時間と窒化処理したシリコ ン酸ィ匕膜中の窒素濃度との関係を図 8のグラフに示した。これによれば，処理圧力が 12Paのときには，処理時間が 5秒， 15秒， 40秒のとき，窒素濃度は各々 8. 85, 14 . 67, 19. 95 (原子％)となった。また処理圧力が 45Paのときには，処理時間が 15 秒， 35秒， 110秒， 250秒のとき，窒素濃度は各々 7. 74, 10. 90, 15. 77, 20. 0 2 (原子％)となった。
[0038] これによれば，処理圧力が 12Paの場合には短時間で窒素濃度が高くなり， 45Pa の場合には，それより時間を要する。例えば約 20 (原子％)の窒素濃度に達するまで , 45Paの場合には 12Paの場合の約 6倍もの時間を要する。これは，低圧の場合の ほうがイオン密度が高く，電子の移動速度が速いので，窒素イオンがラジカルよりカロ 速されて酸化膜中により多く導入されるのに対し，高圧の場合にはそれよりもイオン 密度が低く，また電子の移動速度が遅いので，窒素イオンの酸ィ匕膜中への導入量が 低圧のときよりも少なくなるからと考えられる。
[0039] したがって，プラズマ窒化処理する際の処理時間，処理圧力を適宜調整することに よって，窒化処理された酸ィ匕膜中の窒素濃度を正確に制御することが可能になる。 すなわち処理時間については， 1〜280秒，処理圧力については， 1〜66. 65Paの 間で調整することが好ましく，これによつて窒素濃度を 1〜30原子％濃度の範囲で制 御することができる。
そして絶縁膜中の窒素濃度を最適に制御することで，基板力ものドーパントの突き 抜けが防止され，デバイス特性を向上することができる。
また半導体デバイスのゲート絶縁膜を窒化する場合， DRAMやロジックデバイスの ゲート絶縁膜が薄膜ィ匕してきているが，薄膜ィ匕してくると，従来技術では窒化した際 に SiZSiON界面にまで窒素が拡散してきて，界面ラフネス等の制御ができず，リー ク電流が高くなるという問題がある。この点本発明によれば，既述したように界面まで 窒素を拡散させることなく，表面側に高濃度の窒素を導入することができる。したがつ て，力かる点からもデバイスの能力が低下させる事を抑えることができる。
[0040] さらに前記したプラズマ処理装置 1においては，シャワープレート 51を採用して，ィ オンをトラップしてラジカルのみを通過させるようにしているが，発明者らの知見によ れば，このようなシャワープレート 51を採用することが，表面側に高濃度の窒素を導 入させることに寄与していることがわ力つた。
[0041] まず図 9は例えば，マイクロ波のパワーを 2kW,アルゴンガス Z窒素ガスの流量を 1 000/40sccm,ウェハ Wの温度を 400°Cにして，酸化膜中の窒素濃度が 11% (原 子％)となるように， 10秒間〜 20秒間プラズマ窒化処理したときの，処理容器 2内の 圧力とプラズマ電位 フローティング電位 (Vp—Vf)との関係を，シャワープレート 51 がない場合と，ある場合とで各々示している。そして例えばプラズマシース電位を 3. 0〜3. 5 (V)の範囲になるように設定すると，シャワープレート 51がない場合には，処 理容器 2内の圧力を約 950mTorr,シャワープレート 51がある場合には， 同じく約 50 mTorrの処理容器 2内の圧力に設定される。この場合，プラズマシース電位は， SiO 膜を窒化して SiNに生成した際， Si— N結合のエネルギーが 3. 5eVであるから，こ
2
れ以上高いエネルギーであると，生成した SiNが再び切られてしまうので， Si— N結 合エネルギーの 3. 5eVより低!、シース電圧が好まし!/、。
[0042] そこで，シャワープレート 51がない場合とある場合とで両者のプラズマポテンシャル の条件を同一とするため，シャワープレート 51がない場合には，処理容器 2内の圧力 を約 950mTorrに設定し，シャワープレート 51がある場合には，処理容器 2内の圧 力を約 50mTorrに設定し，各々下記の共通したプラズマ条件でウエノヽ Wの酸ィ匕膜 に対してプラズマ窒化処理を行ない，各々の場合の絶縁膜中の SiOと SiNの比率を 絶縁膜の深さ方向に渡って調べた。
アルゴンガス Z窒素ガスの流量： 1000Z40sccm
マイクロ波のパワー： 1500W
ウェハの温度：400°C
[0043] その結果，シャワープレート 51がない場合には，図 10に示したような結果になった 。図 10は，プラズマ窒化処理によって形成されたゲート絶縁膜の深さ方向における S iOと SiNの比率を示している。したがって両者を合わせると 100%になる。これによれ ば，絶縁膜の表面力 約 0. 9nmまでは SiNの比率が SiOの約半分の 35%前後とな つている。
[0044] これに対しシャワープレート 51がある場合には，図 11に示したような結果になった。
これによれば，絶縁膜の表面から約 0. 2〜0. 4nmまでは SiNの比率は約 40%とな つており，シャワープレート 51がない場合よりも，より表面側に SiNの比率が高い特性 が得られている。すなわちシャワープレート 51がない場合よりもより表面側に窒素濃 度を高く導入することが可能になっている。
[0045] なお本発明は，スッタク型セルの構造の半導体デバイス，フラッシュメモリ等のロジッ ク系デバイスの絶縁膜に対しても適用可能である。そして DRAMの場合には，窒素 濃度が 10〜20%原子濃度，酸ィ匕膜の膜厚が 20〜40オングストロームが好ましく，口 ジック系デバイスの場合には，窒素濃度が 5〜15%原子濃度で酸ィ匕膜の膜厚が 10 〜20オングストロームであることが好ましい。なお以上の例では，絶縁膜として熱酸 化膜を使用したが，既述のプラズマ処理装置 1を用いて Arガスと酸素ガスとの混合ガ スのプラズマを生成して Si基板をプラズマ酸ィ匕して形成された酸ィ匕膜，又はその他 のプラズマ，例えば ECRプラズマ，マグネトロンプラズマ， ICPプラズマ，平行平板型 プラズマ，表面反射波プラズマ等のプラズマ装置でプラズマ酸ィヒして形成された酸 化膜を用いてプラズマ窒化処理することも可能である。またプラズマ窒化処理の際の プラズマ源についても，既述した実施の形態におけるマイクロ波プラズマの他，例え ば ECRプラズマ，マグネトロンプラズマ， ICPプラズマ，平行平板型プラズマ，表面反 射波プラズマ等の各種プラズマを用いることができる。
産業上の利用可能性
本発明は，半導体装置のゲート絶縁膜を窒化処理する際に有用である。

Claims

請求の範囲
[1] ゲート絶縁膜の形成方法であって，
前記絶縁膜を構成する酸化膜に対して，アルゴンガスと窒素ガスをプラズマ化してプ ラズマ窒化処理を施すにあたり，平板アンテナを用いたマイクロ波プラズマによって プラズマ窒化処理し，
さらに前記プラズマ窒化処理によってゲート絶縁膜中の窒素濃度を， 5〜20%原子 濃度で酸ィ匕膜中に導入する。
[2] 請求項 1のゲート絶縁膜の形成方法において，
前記酸ィ匕膜の膜厚は 10〜40オングストロームである。
[3] 請求項 1のゲート絶縁膜の形成方法において，
アルゴンガスと窒素ガスとの流量比が， 2 : 1〜30： 1である。
[4] 請求項 1のゲート絶縁膜の形成方法にぉ 、て，
前記プラズマ窒化処理は，
基板を処理容器内に搬入する工程と，
その後処理容器内を真空引きして処理容器内の残留酸素を除去する工程と， その後前記基板を加熱する工程と，
その後処理容器内に窒化処理に必要な処理ガスを導入する工程と，
その後処理容器内にプラズマを生成してプラズマ窒化処理する工程と，
を有する。
[5] 請求項 1のゲート絶縁膜の形成方法において，
プラズマ窒化処理の際に，処理圧力と処理時間を制御して，ゲート絶縁膜中の窒素 濃度を所定の濃度に制御する。
[6] 請求項 1のゲート絶縁膜の形成方法において，
前記平板アンテナには，多数の透孔が形成されている。
[7] 請求項 1のゲート絶縁膜の形成方法において，
プラズマ窒化処理する際の圧力は， 1〜66. 65Paである。
[8] 請求項 4のゲート絶縁膜の形成方法にぉ 、て,
処理容器内にプラズマを生成してプラズマ窒化処理する工程においては， 処理容器内の圧力を，窒化処理の際の圧力よりも高くすると共に，アルゴンガスの流 量も窒化処理のときよりも多くして，プラズマを着火する工程を有する。
[9] 基板上に酸窒化膜からなるゲート絶縁膜を介してゲート電極を備えた半導体装置に おいて，
前記ゲート絶縁膜は，多数の透孔が形成されて ヽる平板アンテナを用いたマイクロ 波プラズマによって酸ィ匕膜がプラズマ窒化処理された酸窒化膜であって， かつゲート絶縁膜中の窒素濃度は， 5〜20%原子濃度である。
[10] 請求項 9の半導体装置において，
前記半導体装置は DRAMであって，
前記窒素濃度が 10〜20%原子濃度で，前記酸ィ匕膜の膜厚が 20〜40オングスト口 ームである。
[11] 請求項 9の半導体装置において，
前記半導体装置はロジック系デバイスであって，
前記窒素濃度が 5〜10%原子濃度で，前記酸化膜の膜厚が 10〜20オングストロー ムである。
[12] ゲート絶縁膜の形成方法を，プラズマ処理装置において実行させるためのソフトゥェ ァを含むコンピュータ記録媒体であって，
前記ゲート絶縁膜の形成方法は，
前記絶縁膜を構成する酸化膜に対して，アルゴンガスと窒素ガスをプラズマ化してプ ラズマ窒化処理を施すにあたり，平板アンテナを用いたマイクロ波プラズマによって プラズマ窒化処理し，
さらに前記プラズマ窒化処理によってゲート絶縁膜中の窒素濃度を， 5〜20%原子 濃度で酸ィ匕膜に導入する方法である。
PCT/JP2005/019763 2004-10-28 2005-10-27 ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体 WO2006046634A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020077002817A KR100887270B1 (ko) 2004-10-28 2005-10-27 플라즈마 처리 방법 및 플라즈마 처리 장치
JP2006543238A JPWO2006046634A1 (ja) 2004-10-28 2005-10-27 ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体
US11/718,292 US7674722B2 (en) 2004-10-28 2005-10-27 Method of forming gate insulating film, semiconductor device and computer recording medium
CN2005800361526A CN101044626B (zh) 2004-10-28 2005-10-27 栅极绝缘膜的形成方法、半导体装置和计算机记录介质
US12/694,900 US7915177B2 (en) 2004-10-28 2010-01-27 Method of forming gate insulation film, semiconductor device, and computer recording medium

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004313647 2004-10-28
JP2004-313647 2004-10-28

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US11/718,292 A-371-Of-International US7674722B2 (en) 2004-10-28 2005-10-27 Method of forming gate insulating film, semiconductor device and computer recording medium
US12/694,900 Division US7915177B2 (en) 2004-10-28 2010-01-27 Method of forming gate insulation film, semiconductor device, and computer recording medium

Publications (1)

Publication Number Publication Date
WO2006046634A1 true WO2006046634A1 (ja) 2006-05-04

Family

ID=36227876

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/019763 WO2006046634A1 (ja) 2004-10-28 2005-10-27 ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体

Country Status (6)

Country Link
US (2) US7674722B2 (ja)
JP (1) JPWO2006046634A1 (ja)
KR (1) KR100887270B1 (ja)
CN (1) CN101044626B (ja)
TW (1) TWI390675B (ja)
WO (1) WO2006046634A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012153767A1 (ja) * 2011-05-09 2014-07-31 学校法人トヨタ学園 窒化処理方法及び窒化処理装置
TWI476106B (ja) * 2012-06-27 2015-03-11

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
EP1722406A1 (en) * 2004-03-03 2006-11-15 Tokyo Electron Limited Plasma processing method and computer storing medium
JP2006186245A (ja) * 2004-12-28 2006-07-13 Tokyo Electron Ltd トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体
JP4864661B2 (ja) * 2006-11-22 2012-02-01 東京エレクトロン株式会社 太陽電池の製造方法及び太陽電池の製造装置
US8404135B2 (en) 2008-08-26 2013-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma cleaning for process chamber component refurbishment
JP2012069674A (ja) * 2010-09-22 2012-04-05 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
EP3124236A1 (en) 2011-06-17 2017-02-01 Fiberweb, Inc. Vapor permeable, substantially water impermeable multilayer article
PL2723568T3 (pl) 2011-06-23 2018-01-31 Fiberweb Llc Przepuszczalny dla pary, zasadniczo nieprzepuszczalny dla wody wielowarstwowy wyrób
WO2012178011A2 (en) 2011-06-24 2012-12-27 Fiberweb, Inc. Vapor-permeable, substantially water-impermeable multilayer article
CN107275339B (zh) * 2017-04-20 2020-06-12 惠科股份有限公司 主动开关阵列基板及制造方法与应用的显示面板
US20180308876A1 (en) * 2017-04-20 2018-10-25 HKC Corporation Limited Active switch array substrate, manufacturing method therefor, and display panel using the same
JP2022112423A (ja) * 2021-01-21 2022-08-02 東京エレクトロン株式会社 プラズマ処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173187A (ja) * 1996-12-05 1998-06-26 Texas Instr Inc <Ti> 薄膜窒化珪素または酸化窒化珪素ゲート誘電体の形成方法
JP2002170825A (ja) * 2000-11-30 2002-06-14 Nec Corp 半導体装置及びｍｉｓ型半導体装置並びにその製造方法
WO2002058130A1 (fr) * 2001-01-22 2002-07-25 Tokyo Electron Limited Procede de production
JP2002261097A (ja) * 2000-12-28 2002-09-13 Tadahiro Omi 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
JP2002543584A (ja) * 1999-04-22 2002-12-17 アプライド マテリアルズ インコーポレイテッド プラズマラジカルに基板を曝露する装置及び方法
WO2003088345A1 (fr) * 2002-03-29 2003-10-23 Tokyo Electron Limited Materiau pour dispositif electronique et procede de fabrication correspondant

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110842A (en) 1996-06-07 2000-08-29 Texas Instruments Incorporated Method of forming multiple gate oxide thicknesses using high density plasma nitridation
US6136654A (en) 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
JP4255563B2 (ja) * 1999-04-05 2009-04-15 東京エレクトロン株式会社 半導体製造方法及び半導体製造装置
JP2001015505A (ja) * 1999-07-01 2001-01-19 Sony Corp 絶縁膜の形成方法及び半導体装置の製造方法
JP2003215891A (ja) 2002-01-25 2003-07-30 Sharp Corp 帯電装置
US6780720B2 (en) 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
JP2004087865A (ja) * 2002-08-28 2004-03-18 Hitachi Ltd 半導体装置の製造方法
JP4443818B2 (ja) * 2002-10-02 2010-03-31 パナソニック株式会社 プラズマドーピング方法
US20050176191A1 (en) * 2003-02-04 2005-08-11 Applied Materials, Inc. Method for fabricating a notched gate structure of a field effect transistor
US20060048857A1 (en) * 2004-09-09 2006-03-09 Cooper Clark V Method for processing alloys via high-current density ion implantation
US7501352B2 (en) * 2005-03-30 2009-03-10 Tokyo Electron, Ltd. Method and system for forming an oxynitride layer
US20070065593A1 (en) * 2005-09-21 2007-03-22 Cory Wajda Multi-source method and system for forming an oxide layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173187A (ja) * 1996-12-05 1998-06-26 Texas Instr Inc <Ti> 薄膜窒化珪素または酸化窒化珪素ゲート誘電体の形成方法
JP2002543584A (ja) * 1999-04-22 2002-12-17 アプライド マテリアルズ インコーポレイテッド プラズマラジカルに基板を曝露する装置及び方法
JP2002170825A (ja) * 2000-11-30 2002-06-14 Nec Corp 半導体装置及びｍｉｓ型半導体装置並びにその製造方法
JP2002261097A (ja) * 2000-12-28 2002-09-13 Tadahiro Omi 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
WO2002058130A1 (fr) * 2001-01-22 2002-07-25 Tokyo Electron Limited Procede de production
WO2003088345A1 (fr) * 2002-03-29 2003-10-23 Tokyo Electron Limited Materiau pour dispositif electronique et procede de fabrication correspondant

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012153767A1 (ja) * 2011-05-09 2014-07-31 学校法人トヨタ学園 窒化処理方法及び窒化処理装置
TWI476106B (ja) * 2012-06-27 2015-03-11

Also Published As

Publication number Publication date
KR20070047773A (ko) 2007-05-07
US7915177B2 (en) 2011-03-29
US7674722B2 (en) 2010-03-09
TWI390675B (zh) 2013-03-21
KR100887270B1 (ko) 2009-03-06
US20070290247A1 (en) 2007-12-20
US20100130023A1 (en) 2010-05-27
CN101044626A (zh) 2007-09-26
TW200620565A (en) 2006-06-16
CN101044626B (zh) 2012-01-25
JPWO2006046634A1 (ja) 2008-05-22

Similar Documents

Publication Publication Date Title
WO2006046634A1 (ja) ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体
JP5252913B2 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
JP4280686B2 (ja) 処理方法
JP4979575B2 (ja) 基板の窒化処理方法および絶縁膜の形成方法
JP4509864B2 (ja) プラズマ処理方法およびプラズマ処理装置
JP5231233B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
WO2008026531A1 (fr) Procédé de traitement d&#39;oxydation par plasma
WO2006129643A1 (ja) プラズマ処理装置およびプラズマ処理方法
JP5101103B2 (ja) プラズマ処理方法及びコンピュータ記憶媒体
WO2006106666A1 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
WO2006106667A1 (ja) 絶縁膜の製造方法および半導体装置の製造方法
WO2007034871A1 (ja) 選択的プラズマ処理方法
WO2006025363A1 (ja) シリコン酸化膜の形成方法、半導体装置の製造方法およびコンピュータ記憶媒体
JP4906659B2 (ja) シリコン酸化膜の形成方法
KR20120069755A (ko) 선택적 플라즈마 질화 처리방법 및 플라즈마 질화 처리장치
WO2008038787A1 (fr) Procédé de formation d&#39;un film d&#39;oxyde de silicium, appareil de traitement au plasma et support de stockage
TW200913071A (en) Method for pretreating inner space of chamber in plasma nitridation, plasma processing method and plasma processing apparatus
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JP5271702B2 (ja) シリコン酸化膜の形成方法およびシリコン酸化膜の形成装置
KR101255905B1 (ko) 실리콘 산화막의 형성 방법 및 장치
JP2006156995A (ja) 絶縁膜形成方法およびコンピュータ記録媒体
KR101140694B1 (ko) 플라즈마 산화 처리 방법 및 플라즈마 처리 장치

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MD MG MK MN MW MX MZ NA NG NO NZ OM PG PH PL PT RO RU SC SD SG SK SL SM SY TJ TM TN TR TT TZ UG US UZ VC VN YU ZA ZM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SZ TZ UG ZM ZW AM AZ BY KG MD RU TJ TM AT BE BG CH CY DE DK EE ES FI FR GB GR HU IE IS IT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006543238

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020077002817

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200580036152.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 11718292

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05799352

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 11718292

Country of ref document: US