WO2005067359A1 - セラミック多層基板 - Google Patents

セラミック多層基板 Download PDF

Info

Publication number
WO2005067359A1
WO2005067359A1 PCT/JP2004/015213 JP2004015213W WO2005067359A1 WO 2005067359 A1 WO2005067359 A1 WO 2005067359A1 JP 2004015213 W JP2004015213 W JP 2004015213W WO 2005067359 A1 WO2005067359 A1 WO 2005067359A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic
electrode
multilayer substrate
resin layer
main surface
Prior art date
Application number
PCT/JP2004/015213
Other languages
English (en)
French (fr)
Inventor
Norio Sakai
Jun Harada
Satoshi Ishino
Yoshihiko Nishizawa
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to JP2005516798A priority Critical patent/JPWO2005067359A1/ja
Priority to US10/549,986 priority patent/US7649252B2/en
Priority to EP04792430A priority patent/EP1699277A4/en
Priority to CN2004800082006A priority patent/CN1765162B/zh
Publication of WO2005067359A1 publication Critical patent/WO2005067359A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside

Definitions

  • the present invention relates to a ceramic multilayer substrate.
  • Various high-frequency modules such as a chip antenna, a delay line, a high-frequency composite switch module, and a receiving device are mounted inside an information communication device such as a mobile terminal.
  • Such a high-frequency module is used while mounted on a wiring board.
  • Such a high-frequency module generally has a circuit component mounted on a multilayer substrate.
  • a multilayer substrate a substrate using a ceramic multilayer substrate is well known. Ceramic multilayer substrates usually have a ground electrode to eliminate noise. This is disclosed, for example, in JP-A-2002-94410 (Patent Document 1).
  • the ground electrode is generally built in the ceramic multilayer substrate at a position close to the lower surface. This is because by bringing the ground electrode closer to the ground electrode of the wiring board, unnecessary impedance components such as stray capacitance and stray inductance can be easily removed.
  • FIG. 8 shows an example of a conventional ceramic multilayer substrate.
  • the ceramic multilayer substrate 100 is one in which electronic components 13a, 13b, and 13c are mounted on a ceramic laminate 10 in which ceramic layers 11 are laminated.
  • the ground electrode 12 is incorporated near the lower surface of the ceramic multilayer substrate 100 so as to be sandwiched between the ceramic layers 1 lm and 1 In.
  • Patent Document 1 JP-A-2002-94410
  • the ground electrode requires a large area, when producing a ceramic multilayer substrate, it is necessary to form a conductor pattern having a large area on a ceramic green sheet.
  • the area of the conductor pattern increases, the two ceramic green sheets sandwiching the conductor pattern The area where the sheets contact each other is reduced. As a result, the bondability between ceramic green sheets decreases.
  • the present invention can arrange the ground electrode as close as possible to the wiring board without short-circuiting to the wiring board, even when the ground electrode is mounted on the surface of the wiring board. It is an object of the present invention to provide a ceramic multilayer substrate that does not cause cracks or other troubles even during firing.
  • a ceramic multilayer substrate having a plurality of ceramic layers laminated, a first main surface, and an internal circuit element arranged therein.
  • a resin layer having a laminate, a bonding surface in contact with the first main surface of the ceramic laminate, and a mounting surface facing the bonding surface; and a ceramic laminate formed on the mounting surface of the resin layer.
  • An external electrode electrically connected to at least one of the internal circuit elements described above, and an interface between the first main surface of the ceramic laminate and the bonding surface of the resin layer, or disposed inside the resin layer. Ground electrode, dummy electrode or capacitor forming electrode.
  • the ground electrode, the dummy electrode or the capacitor forming electrode can be held at a position very close to the mounting surface, and as a result, the connection between the ground electrode, the dummy electrode or the capacitor forming electrode and the wiring board can be maintained. Shortening the distance Can do.
  • the ground electrode, the dummy electrode or the capacitor forming electrode is a sintered metal integrally fired with the ceramic laminate.
  • a ceramic multilayer substrate having a plurality of ceramic layers laminated, a first main surface, and an internal circuit element disposed therein.
  • a resin layer having a laminate, a joining surface in contact with the first main surface of the ceramic laminate, and a mounting surface facing the joining surface; and a ceramic laminate formed on the mounting surface of the resin layer.
  • An external electrode electrically connected to at least one of the internal circuit elements described above, and an interface between the first main surface of the ceramic laminate and the bonding surface of the resin layer, or disposed inside the resin layer.
  • a capacitor forming electrode that forms a capacitor between the ground electrode and the ground electrode by opposing a side force opposite to the mounting surface with respect to the ground electrode.
  • a first circuit component mounted on the first main surface and covered with the resin layer, and the ground electrode, the dummy electrode, or the capacitor forming electrode includes the first circuit component. It is arranged closer to the mounting surface than the component.
  • the first circuit component is disposed so as to be included in a region where the ground electrode, the dummy electrode, or the capacitor forming electrode is projected on the first main surface.
  • the ground electrode can exert a shielding effect on the first circuit component.
  • the electrical connection from the external electrode to the internal circuit element is made via a relay electrode formed to extend along the first main surface.
  • the ceramic laminate has a second main surface on a side opposite to the first main surface, and a second circuit component is mounted on the second main surface.
  • a conductor case is arranged on the second main surface so as to cover the second circuit component.
  • the second circuit component on the second main surface is covered with a mold resin layer (25).
  • a mold resin layer 25
  • the ground electrode can be held at a position very close to the mounting surface, and as a result, the distance between the ground electrode and the wiring board can be shortened. Further, since the ceramic layer below the ground electrode can be eliminated, the problem of delamination and cracks occurring in the ceramic layer below the ground electrode during firing can be prevented. Further, since the ground electrode is covered with the resin layer, even when this ceramic multilayer substrate is mounted on the surface of the wiring board, it is possible to prevent the ground electrode from short-circuiting with the electrode of the wiring board.
  • FIG. 1 is a cross-sectional view of a ceramic multilayer substrate according to a first preferred embodiment of the present invention.
  • FIG. 2 is a sectional view of a ceramic multilayer substrate according to a second preferred embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of a ceramic multilayer substrate according to a third preferred embodiment of the present invention.
  • FIG. 4 is a cross-sectional view of a ceramic multilayer substrate according to a fourth preferred embodiment of the present invention.
  • FIG. 5 is a sectional view of a ceramic multilayer substrate according to a fifth preferred embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of another example of a ceramic multilayer substrate according to a fifth preferred embodiment of the present invention.
  • FIG. 7 is a sectional view of a ceramic multilayer substrate according to a sixth preferred embodiment of the present invention.
  • FIG. 8 is a cross-sectional view of a ceramic multilayer substrate based on a conventional technique.
  • the ceramic multilayer substrate 101 includes a ceramic laminate 10 formed by laminating a plurality of ceramic layers 11.
  • the internal circuit element 14 is disposed inside the ceramic laminate 10.
  • the internal circuit element 14 includes a via-hole conductor penetrating the ceramic layer 11 in the laminating direction and an in-plane conductor provided at an interface between the ceramic layers 11.
  • Ceramic laminate 10 has a lower surface as first main surface 18.
  • the ground electrode 12 is formed so as to cover the first main surface 18 of the ceramic laminate 10. Further, a resin layer 15 is formed so as to cover the ground electrode 12.
  • the resin layer 15 has a joining surface 19 that contacts the first main surface 18 and a mounting surface 16 that faces the joining surface 19. External electrodes 17 are formed on the mounting surface 16. That is, in the present embodiment, ground electrode 12 is arranged at the interface between first main surface 18 of ceramic laminate 10 and bonding surface 19 of resin layer 15.
  • the external electrode 17 is electrically connected to at least one of the internal circuit elements 14 via a via-hole conductor disposed in the resin layer 15. Some of the external electrodes 17 are connected to the internal circuit element 14 in the drawing and look like, but they are connected outside of this cross section.
  • the ceramic laminate 10 has a second main surface facing the first main surface 18. Surface 23 has an upper surface. Electronic components 13a, 13b, 13c are mounted on the second main surface 23.
  • the ceramic layer 11 can be formed of a low-temperature sintered ceramic material.
  • Low-temperature sintering ceramic material is a ceramic material that can be fired at a temperature of 1000 ° C or less.
  • a glass composite material obtained by mixing borosilicate glass with ceramic powder such as alumina-forsterite or cordierite Material, Crystallized gas of ZnO-MgO-Al O-SiO system
  • Glass-based glass material such as Laska, BaO-Al O -SiO ceramic powder and Al O Ca
  • O-SiO-MgO-B Non-glass-based materials that have strong power such as O-based ceramic powder
  • the ceramic layer 11 By forming the ceramic layer 11 from a low-temperature sintered ceramic material, it is possible to use a low-resistance, low-melting-point metal material such as Ag or Cu as the metal material forming the internal circuit element 14 in the ceramic laminate 10.
  • the ceramic laminate 10 and the internal circuit element 14 provided therein can be obtained by simultaneous firing at 1000 ° C. or lower.
  • the ground electrode 12 provided between the first main surface 18 of the ceramic laminate 10 and the bonding surface 19 of the resin layer 15 is 3 to 98% of the area of the first main surface 18, and more preferably 40%. — Preferably, it is formed in a range that occupies 95%. This is because the bonding strength of the resin layer described later increases.
  • the thickness of the lunar layer 15 is preferably 5 to 500 m, more preferably 10 to 300 m, and is preferably smaller than the thickness of the ceramic laminate 10. This is because the parasitic inductance can be reduced by shortening the connection distance between the mother board and the ground electrode, and good high-frequency characteristics can be obtained, especially in high-frequency applications.
  • the ground electrode 12 may be an electrode formed of a metal foil such as a copper foil, but is preferably an electrode formed of a sintered metal force.
  • the surface of the ceramic laminate 10 has a surface roughness Rmax similar to that of a general copper foil, that is, several / z mRmax, so that the bonding strength with the resin layer 15 is weak. .
  • a ground electrode 12 made of a sintered metal is interposed between the ceramic laminate 10 and the resin layer 15, the sintered metal has a surface roughness Rmax of several tens / zm, and the copper foil has a surface roughness Rmax of Since it is one digit larger than several / zm, the bonding strength between the ground electrode 12 and the resin layer 15 can be increased by the anchor effect of the sintered metal.
  • Such a difference in surface roughness is formed by cutting a copper foil or rolling a copper plate, whereas a sintered metal is a conductive base containing a resin called varnish in a volume ratio of 10 to 40%.
  • the ground electrode 12 is an electrode at a ground potential (ground potential). Another electrode may be provided instead of the ground electrode 12.
  • the electrode that replaces the ground electrode 12 may be an electrode having a large area as described above.
  • a dummy electrode that is electrically independent from the internal circuit element 14 or any other electrode may be used. It may be a capacitor forming electrode for forming a capacitor between.
  • Ceramic multilayer substrate 101 in the present embodiment can be manufactured as follows.
  • a predetermined conductive pattern to be the internal circuit element 14 is formed on the ceramic green sheet by patterning a conductive paste on the ceramic green sheet. Similarly, a plurality of ceramic green sheets having a predetermined conductor pattern are produced. Then, a plurality of ceramic green sheets are laminated so as to sandwich the conductor pattern. A conductor pattern to be the ground electrode 12 is formed on the back surface of the unfired laminate to be the ceramic laminate 10 thus obtained. Note that a conductor pattern to be the ground electrode 12 is formed on the ceramic green sheet, and an unsintered laminate having a conductor pattern to be the ground electrode 12 is produced by laminating such ceramic green sheets. You can also.
  • the unfired laminate becomes a ceramic laminate 10 which is a ceramic sintered body, and a conductor pattern to be a ground electrode becomes a ground electrode 12 made of a sintered metal.
  • a resin sheet in a semi-cured state is laminated so as to cover the ground electrode 12 and cured to form a resin layer 15.
  • a through hole such as a laser is made in the resin layer 15 and filled with a conductive material such as conductive resin and solder.
  • a resin sheet in which a conductive material is filled in the through holes may be laminated.
  • an electrode is formed on the surface of the resin layer 15 with a metal foil or the like, and the external electrode 17 is obtained.
  • the external electrode 17 may use an end surface of a conductive material provided in the resin layer as the external electrode.
  • a semiconductor device or chip Surface-mounted electronic components 13a, 13b, 13c such as a multilayer capacitor.
  • the ceramic multilayer substrate 101 shown in FIG. 1 can be obtained.
  • the ground electrode 12 can be held at a position very close to the mounting surface 16. Being close to the mounting surface 16 means that the ground electrode 12 is close to a wiring board (not shown) such as a motherboard during mounting. Further, in the present embodiment, since there is no ceramic layer below the ground electrode 12, if delamination or cracks occur in the ceramic layer below the ground electrode during firing, the following problem occurs. Can be prevented. Also, since the ground electrode 12 is covered with the resin layer 15, even when this ceramic multilayer substrate 101 is mounted on the surface of a wiring board (not shown), the ground electrode 12 is The occurrence of a short circuit with the electrode can be prevented.
  • the ground electrode 12 is preferably a sintered metal integrally fired with the ceramic laminate 10. If the electrode is integrally fired, the bonding strength between the ceramic laminate 10 and the ground electrode 12 will be large, and the surface roughness of the electrode itself will be large compared to a case where a metal foil such as a copper foil is attached. This is because, as described above, the bonding force with the resin layer 15 can be increased by the anchor effect as described above.
  • the ground electrode 12 is arranged so as not to be in contact with the first main surface 18. That is, the ground electrode 12 is disposed inside the resin layer 15 and is disposed so as to be sandwiched by the resin layer 15 from above and below.
  • the configuration of other parts is the same as that described in the first embodiment.
  • the structure as shown in FIG. 2 can be obtained by laminating the resin layer 15 with a resin sheet in a plurality of times, and inserting a copper foil between them.
  • the copper foil sandwiched inside the resin layer 15 becomes the ground electrode 12.
  • the ceramic multilayer substrate 103 includes a capacitor forming electrode 20 in addition to the ground electrode 12 on the inner surface of the resin layer 15.
  • the capacitor forming electrode 20 is an electrode for forming a capacitor between the ground electrode 12 and the ground electrode 12 by opposing a side force opposite to the mounting surface 16 to the ground electrode 12. This capacitor is electrically connected to the internal circuit element 14, and forms a predetermined circuit.
  • Other configurations are the same as those described in the second embodiment.
  • the capacitor forming electrode 20 may be provided at the interface between the ceramic laminate 10 and the resin layer 15.
  • a capacitor is formed between the capacitor forming electrode 20 and the ground electrode 12. In this way, a capacitor with very stable characteristics can be obtained.
  • the ceramic multilayer substrate 104 has surface-mounted electronic components 22a, 22b, 22c such as semiconductor devices and chip-type multilayer capacitors as first circuit components on a first main surface 18, which is the lower surface of the ceramic laminate 10.
  • the resin layer 15 is formed so as to cover the electronic components 22a, 22b, 22c.
  • the ground electrode 12 is disposed closer to the mounting surface 16 than the electronic components 22a, 22b, and 22c, that is, on the lower side.
  • the configuration of other parts is the same as that described in the second embodiment.
  • the electronic component can be mounted not only on the upper surface but also on the lower surface of ceramic laminate 10, the density of the electronic component can be increased and the space for the wiring board can be reduced. .
  • the electronic components 22a, 22b, and 22c which are the first circuit components, are arranged so as to fit within the area where the ground electrode 12 is projected on the first main surface 18. It is preferable. In this case, the ground electrode 12 exerts a shielding effect on the first circuit component.
  • ceramic multilayer substrates 103 and 104 include relay electrodes 21 formed so as to extend along first main surface 18. External electrode 17 to internal circuit element 1 Electrical connection to 4 is made via a relay electrode 21. It is conceivable that the electrical connection from the external electrode 17 to the internal circuit element 14 is made directly by a via 'toe' via, but as shown in FIGS. 3 and 4, the relay electrode 21 must be interposed. This is preferable because the positions of the upper and lower vias can be shifted, so that the degree of freedom in design is increased. This is not limited to the ceramic multilayer substrates 103 and 104 of the third and fourth embodiments, but is the same in other embodiments.
  • a second main surface 23 is provided on the side opposite to first main surface 18, and a semiconductor device or chip is provided on second main surface 23 as a second circuit component. It is preferable to mount surface-mounted electronic components 13a, 13b, 13c, such as a multilayer capacitor. This is because a multifunctional high-frequency module can be configured in this manner.
  • ceramic multilayer substrate 105 according to a fifth embodiment of the present invention will be described.
  • the ceramic multilayer substrate 105 has a conductor case 24 attached so as to cover the electronic components 13a, 13b, and 13c as the second circuit components mounted on the second main surface 23 in the ceramic multilayer substrate 101 of the first embodiment. It is a thing.
  • the second circuit component since the second circuit component is covered by the conductor case 24, the second circuit component is shielded from external electromagnetic waves, and the electromagnetic waves generated from the second circuit components are shielded. This is preferable because leakage to the outside is also prevented.
  • conductor case 24 is attached to ceramic multilayer substrate 104 of Embodiment 4 Is also good.
  • the conductor case 24 may be attached to any one of the ceramic multilayer substrates according to the second and third embodiments!
  • the ceramic multilayer substrate 107 has a mold resin layer 25 so as to cover the electronic components 13a, 13b, and 13c as the second circuit components mounted on the second main surface 23 in the ceramic multilayer substrate 101 of the first embodiment. It was formed. Therefore, other parts detailed The configuration is the same as that described in the first embodiment.
  • the second circuit component is covered with the conductor case 24, the second circuit component is completely protected from collision with other components.
  • the conductor case 24 is attached to any of the ceramic multilayer substrates of the second, third, and fourth embodiments. Is also good.
  • the present invention can be applied to a ceramic multilayer substrate generally used for a high-frequency module mounted inside an information communication device.

Abstract

　セラミック多層基板は、複数のセラミック層が積層され、第１主表面（１８）を有し、内部に内部回路要素が配置されたセラミック積層体（１０）と、前記セラミック積層体（１０）の第１主表面（１８）に接する接合面（１９）と前記接合面（１９）に対向する実装面（１６）とを有する樹脂層（１５）と、前記樹脂層（１５）の実装面（１６）に形成され、前記セラミック積層体（１０）の内部回路要素（１４）の少なくともいずれかと電気的に接続された外部電極（１７）と、前記セラミック積層体（１０）の第１主表面（１８）と前記樹脂層（１５）の接合面（１９）との界面、または、前記樹脂層（１５）の内部に配置されたグラウンド電極（１２）、ダミー電極またはコンデンサ形成電極とを備える。

Description

明 細 書
セラミック多層基板
技術分野
[0001] 本発明は、セラミック多層基板に関するものである。
背景技術
[0002] 携帯端末などの情報通信機器の内部には、チップアンテナ、ディレイライン、高周 波複合スィッチモジュール、受信デバイスなど、さまざまな高周波モジュールが搭載 されている。このような高周波モジュールは、配線基板に実装された状態で用いられ る。
[0003] このような高周波モジュールとしては、多層基板上に回路部品が実装されたものが 一般的である。多層基板としてはセラミック多層基板を用いるものがよく知られている 。セラミック多層基板は、ノイズを除去するためにたいていグラウンド電極を備えてい る。このことは、たとえば特開 2002— 94410号公報 (特許文献 1)に開示されている。
[0004] グラウンド電極はセラミック多層基板の内部のうちなるベく下面に近いところに内蔵 されることが一般的である。これは、グラウンド電極をなるベく配線基板のグラウンド電 極に近づけることにより、浮遊容量や浮遊インダクタンスなど、不要なインピーダンス 成分を除去しやすくするためである。
[0005] 従来のセラミック多層基板の一例を図 8に示す。セラミック多層基板 100は、セラミツ ク層 11を積層したセラミック積層体 10に電子部品 13a, 13b, 13cを搭載したもので ある。グラウンド電極 12はセラミック多層基板 100の下面近傍においてセラミック層 1 lm, 1 Inに挟まれるようにして内蔵されている。
特許文献 1：特開 2002-94410号公報
発明の開示
発明が解決しょうとする課題
[0006] グラウンド電極は広い面積を必要とするため、セラミック多層基板を作製する際には 、セラミックグリーンシート上に広い面積の導体パターンを形成する必要がある。しか し、導体パターンの面積が広くなると、導体パターンを挟む 2枚のセラミックグリーンシ ート同士が互いに接触する面積は小さくなる。その結果、セラミックグリーンシート同 士の接合性が低下する。
[0007] 図 8に示したセラミック多層基板 100の例でいえば、セラミック層 11m, l lnの間に 挟まれているグラウンド電極 12の面積が大きくなることによって、セラミック層 11m, 1 In同士の接合性が低下することとなる。
[0008] また、焼成時に導体パターンとセラミックグリーンシートとの間で生じる収縮量の差 によって、セラミック層には負荷がかかる。この負荷は導体パターンの面積が大きくな ればより大きく作用する。このため、焼成後のセラミック多層基板では、特にグラウンド 電極付近において、セラミック層のデラミネーシヨンやクラックなどの不具合が生じてし まうという問題があった。
[0009] この問題を解消するためには、グラウンド電極をセラミック多層基板の下面に露出し て配置することも考えられる。実際そういう構造のものもあるが、その場合、グラウンド 電極と配線基板上の配線との間で短絡が生じやすくなるという新たな問題がある。
[0010] そこで、本発明は、配線基板の表面に実装する場合であってもグラウンド電極を配 線基板に短絡させることなく配線基板に限りなく近い位置に配置することができ、な おかつ、焼成時にもクラックなどの不具合が生じな 、セラミック多層基板を提供するこ とを目的とする。
課題を解決するための手段
[0011] 上記目的を達成するため、本発明に基づくセラミック多層基板の第 1の局面では、 複数のセラミック層が積層され、第 1主表面を有し、内部に内部回路要素が配置され たセラミック積層体と、上記セラミック積層体の第 1主表面に接する接合面と上記接合 面に対向する実装面とを有する榭脂層と、上記榭脂層の実装面に形成され、上記セ ラミック積層体の内部回路要素の少なくともいずれかと電気的に接続された外部電極 と、上記セラミック積層体の第 1主表面と上記榭脂層の接合面との界面、または、上 記榭脂層の内部に配置されたグラウンド電極、ダミー電極またはコンデンサ形成電極 とを備える。この構成を採用することにより、グラウンド電極、ダミー電極またはコンデ ンサ形成電極を実装面にきわめて近い位置に保持することができ、その結果、グラウ ンド電極、ダミー電極またはコンデンサ形成電極と配線基板との距離を短くすること ができる。
[0012] 上記発明において好ましくは、上記グラウンド電極、ダミー電極またはコンデンサ形 成電極は、上記セラミック積層体と一体焼成された焼結金属である。この構成を採用 することにより、金属箔を貼り付けて形成する場合に比べて電極自体の表面粗さが大 きくなり、榭脂層との接合に関してアンカー効果によって接合力を増すことができる。
[0013] 上記目的を達成するため、本発明に基づくセラミック多層基板の第 2の局面では、 複数のセラミック層が積層され、第 1主表面を有し、内部に内部回路要素が配置され たセラミック積層体と、上記セラミック積層体の第 1主表面に接する接合面と上記接合 面に対向する実装面とを有する榭脂層と、上記榭脂層の実装面に形成され、上記セ ラミック積層体の内部回路要素の少なくともいずれかと電気的に接続された外部電極 と、上記セラミック積層体の第 1主表面と上記榭脂層の接合面との界面、または、上 記榭脂層の内部に配置されたグラウンド電極と、上記グラウンド電極に対して上記実 装面と反対の側力 対向することによって上記グラウンド電極との間でコンデンサを 構成するコンデンサ形成電極とを備える。この構成を採用することにより、非常に安 定した特性のコンデンサを得ることができる。
[0014] 上記発明において好ましくは、上記第 1主表面に実装され、上記榭脂層によって覆 われている第 1回路部品を備え、上記グラウンド電極、ダミー電極またはコンデンサ 形成電極は、上記第 1回路部品よりも上記実装面寄りに配置されている。この構成を 採用することにより、電子部品をセラミック積層体の上面だけでなく下面にも搭載する ことができるので、電子部品の高密度化、配線基板に対する省スペース化を図ること ができる。
[0015] 上記発明において好ましくは、上記第 1回路部品は、上記グラウンド電極、ダミー電 極またはコンデンサ形成電極を上記第 1主表面に投影した領域内に収まるように配 置されている。この構成を採用することにより、グラウンド電極が第 1回路部品に対し てシールド効果を発揮することができる。
[0016] 上記発明において好ましくは、上記外部電極から上記内部回路要素への電気的 接続は、上記第 1主表面に沿って延在するように形成された中継電極を介して行な われている。この構成を採用することにより、上下のビアの位置をずらすことができる ため、設計の自由度が高まる。
[0017] 上記発明において好ましくは、上記セラミック積層体は、上記第 1主表面と反対の 側に第 2主表面を有し、上記第 2主表面には第 2回路部品が実装されている。この構 成を採用することにより、電子部品の高密度化、配線基板に対する省スペース化を 図ることができる。
[0018] 上記発明において好ましくは、上記第 2主表面には上記第 2回路部品を覆うように 導電体ケースが配置されている。この構成を採用することにより、第 2回路部品が導 電体ケースで覆われているので、第 2回路部品は外部の電磁波力もシールドされ、ま た、第 2回路部品から発生する電磁波が外部に漏洩することも防止される。
[0019] 上記発明において好ましくは、上記第 2主表面の上記第 2回路部品がモールド榭 脂層（25)で覆われている。この構成を採用することにより、第 2回路部品が他の部品 との衝突などカゝら保護される。
発明の効果
[0020] 本発明によれば、グラウンド電極を実装面にきわめて近い位置に保持することがで き、その結果、グラウンド電極と配線基板との距離を短くすることができる。また、ダラ ゥンド電極よりも下側のセラミック層をなくすことができるので、焼成時にグラウンド電 極よりも下側のセラミック層にデラミネーシヨンやクラックが生じるという問題を防止でき る。さらに、グラウンド電極は榭脂層で覆われているので、このセラミック多層基板を 配線基板の表面に実装したときにもグラウンド電極が配線基板の電極と短絡を生じる ことは防止できる。
図面の簡単な説明
[0021] [図 1]本発明に基づく実施の形態 1におけるセラミック多層基板の断面図である。
[図 2]本発明に基づく実施の形態 2におけるセラミック多層基板の断面図である。
[図 3]本発明に基づく実施の形態 3におけるセラミック多層基板の断面図である。
[図 4]本発明に基づく実施の形態 4におけるセラミック多層基板の断面図である。
[図 5]本発明に基づく実施の形態 5におけるセラミック多層基板の断面図である。
[図 6]本発明に基づく実施の形態 5におけるセラミック多層基板の他の例の断面図で ある。 [図 7]本発明に基づく実施の形態 6におけるセラミック多層基板の断面図である。
[図 8]従来技術に基づくセラミック多層基板の断面図である。
符号の説明
[0022] 10 セラミック積層体、 11 セラミック層、 12 グラウンド電極、 13a, 13b, 13c 電 子部品、 14 内部回路要素、 15 榭脂層、 16 実装面、 17 外部電極、 18 第 1主 表面、 19 接合面、 20 コンデンサ形成電極、 21 中継電極、 22a, 22b, 22c 電 子部品、 23 第 2主表面、 24 導電体ケース、 25 モールド榭脂層、 100, 101, 10 2, 103, 104 セラミック多層基板。
発明を実施するための最良の形態
[0023] 以下、上下の概念に言及するときは絶対的な上下を意味するものではなぐ参照す る図面に示される姿勢で見たときの相対的な上下を意味するものとする。
[0024] (実施の形態 1)
図 1を参照して、本発明に基づく実施の形態 1におけるセラミック多層基板 101につ いて説明する。このセラミック多層基板 101は、複数のセラミック層 11を積層してなる セラミック積層体 10を備える。セラミック積層体 10の内部には内部回路要素 14が配 置されている。内部回路要素 14は、セラミック層 11を積層方向に貫通するビアホー ル導体とセラミック層 11同士の界面に設けられる面内導体とを含む。セラミック積層 体 10は第 1主表面 18として下面を有する。セラミック積層体 10の第 1主表面 18を覆 うようにグラウンド電極 12が形成されている。さらにグラウンド電極 12を覆うように榭脂 層 15が形成されている。
[0025] 榭脂層 15は、第 1主表面 18に接する接合面 19と、接合面 19に対向する実装面 1 6とを有する。実装面 16上には外部電極 17が形成されている。すなわち、本実施の 形態では、グラウンド電極 12は、セラミック積層体 10の第 1主表面 18と榭脂層 15の 接合面 19との界面に配置されている。
[0026] 外部電極 17は、榭脂層 15内に配置されたビアホール導体を介して、内部回路要 素 14の少なくともいずれかと電気的に接続されている。外部電極 17の中には、図面 上は内部回路要素 14と接続されて 、な 、ように見えるものもあるが、この断面以外の ところで接続されている。セラミック積層体 10は、第 1主表面 18に対向する第 2主表 面 23として上面を有する。第 2主表面 23には電子部品 13a, 13b, 13cが搭載され ている。
[0027] セラミック層 11は、低温焼結セラミック材料によって形成することができる。低温焼 結セラミック材料は、 1000°C以下の温度で焼成可能なセラミック材料であり、たとえ ば、アルミナゃフォルステライト、コージエライトなどのセラミック粉末にホウ珪酸系など のガラスを混合してなるガラス複合系材料、 ZnO-MgO-Al O— SiO系の結晶化ガ
2 3 2
ラスカゝらなる結晶化ガラス系材料、 BaO-Al O -SiO系セラミック粉末や Al O Ca
2 3 2 2 3
O— SiO -MgO-B O系セラミック粉末など力もなる非ガラス系材料などを挙げること
2 2 3
ができる。セラミック層 11を低温焼結セラミック材料で構成することによって、セラミック 積層体 10内の内部回路要素 14を構成する金属材料に Agや Cuなどの低抵抗で低 融点の金属材料を用いることができ、セラミック積層体 10とその内部に設けられた内 部回路要素 14とを 1000°C以下での同時焼成によって得ることができる。
[0028] セラミック積層体 10の第 1主表面 18と榭脂層 15の接合面 19との間に設けられるグ ラウンド電極 12は、第 1主表面 18の面積の 3— 98%、さらには 40— 95%を占める範 囲で形成されていることが好ましい。これは後述する榭脂層の接合力が高まるためで ある。また、榭月旨層 15の厚みは、 5— 500 m、さらには 10— 300 m力 ^好ましく、セ ラミック積層体 10の厚みよりも小さくてょ 、。これはマザ一ボードのグラウンド電極との 接続距離が短くなつて寄生インダクタンス値を低減することができ、特に高周波用途 にて良好な高周波特性を得ることができるからである。
[0029] グラウンド電極 12は、銅箔などの金属箔カもなる電極であってもよいが、焼結金属 力もなる電極であることが好ましい。一般的に、セラミック積層体 10の表面は、一般的 な銅箔と同程度の表面粗さ Rmaxを有している、すなわち数/ z mRmaxであるため、榭 脂層 15との接合力は弱い。セラミック積層体 10と榭脂層 15との間に、焼結金属から なるグラウンド電極 12が介在すると、焼結金属は表面粗さ Rmaxが数十/ z mであり、 銅箔の表面粗さ Rmaxの数/ z mと比較して 1桁大きいため、焼結金属のアンカー効果 によって、グラウンド電極 12と榭脂層 15との接合強度を高めることができる。このよう な表面粗さの差は、銅箔カ ツキまたは銅板の圧延によって形成されたものであるの に対し、焼結金属はワニスと称する榭脂を体積比率 10— 40%含有する導電性べ一 ストを焼き付けて形成されるため、その榭脂成分の焼失によって内部や表面に空洞 が残存して表面粗さが大きくなることに起因にしている。
[0030] グラウンド電極 12はグラウンド電位 (接地電位）にある電極である。グラウンド電極 1 2に代えて他の電極を配置することとしてもよい。その場合、グラウンド電極 12の代わ りとなる電極は、上述したような大面積の電極であればよぐたとえば、内部回路要素 14から電気的に独立したダミー電極や、いずれかの他の電極との間でコンデンサを 形成するためのコンデンサ形成電極であってもよ 、。
[0031] 本実施の形態におけるセラミック多層基板 101は、以下のようにして製造することが できる。
[0032] まず、セラミックグリーンシートに導電性ペーストをパターユングすることによって、セ ラミックグリーンシート上に内部回路要素 14となる所定の導体パターンを形成する。 同様にして、所定の導体パターンを有する複数のセラミックグリーンシートを作製する 。そして、導体パターンを挟み込むようにして、複数のセラミックグリーンシートを積層 する。こうして得られたセラミック積層体 10となるべき未焼成の積層体の裏面にグラウ ンド電極 12となるべき導体パターンを形成する。なお、グラウンド電極 12となるべき導 体パターンをセラミックグリーンシート上に形成し、このようなセラミックグリーンシート を積層することによって、グラウンド電極 12となるべき導体パターンを有した未焼成の 積層体を作製することもできる。
[0033] こうして得られる構造体を焼成する。その結果、未焼成であった積層体は、セラミツ ク焼結体であるセラミック積層体 10となり、グラウンド電極となるべき導体パターンは、 焼結金属からなるグラウンド電極 12となる。
[0034] さらに、グラウンド電極 12を覆うように、半硬化状態すなわち Bステージ状態にある 榭脂シートをラミネートし、硬化させることにより、榭脂層 15とする。榭脂層 15にレー ザなど貫通孔をあけ、導電性榭脂ゃハンダ等の導電性材料を充填する。なお、あら 力じめ貫通孔に導電性材料を充填した榭脂シートをラミネートしてもよい。さらに榭脂 層 15の表面に、金属箔などによって電極を形成し、外部電極 17とする。なお、外部 電極 17は、榭脂層中に設けられた導電性材料の端面を外部電極として利用したも のであってもよい。一方、セラミック積層体 10の上面には、半導体デバイスやチップ 型積層コンデンサなどの表面実装型電子部品 13a, 13b, 13cを搭載する。こうして、 図 1に示したセラミック多層基板 101を得ることができる。
[0035] 本実施の形態では、グラウンド電極 12を実装面 16にきわめて近い位置に保持する ことができる。実装面 16に近いということは、実装時にグラウンド電極 12が、マザーボ ードなどの配線基板（図示せず）に近くなるということを意味する。また、本実施の形 態では、グラウンド電極 12よりも下側にはセラミック層はないので、焼成時にグラウン ド電極よりも下側のセラミック層にデラミネーシヨンやクラックが生じると!、う問題を防止 できる。しカゝも、グラウンド電極 12は榭脂層 15で覆われているので、このセラミック多 層基板 101を配線基板（図示せず)の表面に実装したときにもグラウンド電極 12が配 線基板の電極と短絡を生じることは防止できる。
[0036] なお、グラウンド電極 12は、セラミック積層体 10と一体焼成された焼結金属であるこ とが好ましい。一体焼成した電極であれば、セラミック積層体 10とグラウンド電極 12と の接合力が大きくなり、しかも、銅箔などの金属箔を貼り付けて形成する場合に比べ て電極自体の表面粗さが大きくなるため、上述したように、榭脂層 15との接合に関し てアンカー効果によって接合力を増すことができるからである。
[0037] (実施の形態 2)
図 2を参照して、本発明に基づく実施の形態 2におけるセラミック多層基板 102につ いて説明する。このセラミック多層基板 102では、グラウンド電極 12は第 1主表面 18 に接しないように配置されている。すなわち、グラウンド電極 12は榭脂層 15の内部に 配置されており、榭脂層 15によって上下から挟まれた状態で配置される。他の部分 の構成は、実施の形態 1で述べたものと同様である。
[0038] 本実施の形態では、グラウンド電極 12とセラミック層 11とが直接接する部分がなく なるので、グラウンド電極 12とセラミック層 11との熱収縮挙動の差に起因するクラック などの問題をより確実に回避できる。
[0039] なお、図 2に示したような構造は、榭脂層 15を榭脂シートで複数回に分けてラミネ ートし、その合間に銅箔を挿入することで得ることができる。榭脂層 15の内部に挟み 込まれた銅箔がグラウンド電極 12となる。
[0040] (実施の形態 3) 図 3を参照して、本発明に基づく実施の形態 3におけるセラミック多層基板 103につ いて説明する。このセラミック多層基板 103では、榭脂層 15の内層面にグラウンド電 極 12の他にコンデンサ形成電極 20を備える。コンデンサ形成電極 20は、グラウンド 電極 12に対して実装面 16と反対の側力も対向することによってグラウンド電極 12と の間でコンデンサを構成するための電極である。このコンデンサは、内部回路要素 1 4と電気的に接続され、所定の回路を構成する。他の部分の構成は、実施の形態 2 で述べたものと同様である。なお、コンデンサ形成電極 20は、セラミック積層体 10と 榭脂層 15との界面に設けられて 、てもよ 、。
[0041] このセラミック多層基板 103では、コンデンサ形成電極 20とグラウンド電極 12との間 でコンデンサが形成される。こうすることで非常に安定した特性のコンデンサを得るこ とがでさる。
[0042] (実施の形態 4)
図 4を参照して、本発明に基づく実施の形態 4におけるセラミック多層基板 104につ いて説明する。このセラミック多層基板 104は、セラミック積層体 10の下面である第 1 主表面 18に第 1回路部品として、半導体デバイスやチップ型積層コンデンサなどとい つた表面実装型の電子部品 22a, 22b, 22cが表面実装されている。電子部品 22a, 22b, 22cを覆うように榭脂層 15が形成されている。グラウンド電極 12は、電子部品 2 2a, 22b, 22cよりも実装面 16寄り、すなわち下側に配置されている。他の部分の構 成は、実施の形態 2で述べたものと同様である。
[0043] 本実施の形態では、電子部品をセラミック積層体 10の上面だけでなく下面にも搭 載することができるので、電子部品の高密度化、配線基板に対する省スペース化を 図ることができる。
[0044] 特に、図 4に示すように、第 1回路部品である電子部品 22a, 22b, 22cは、グラウン ド電極 12を第 1主表面 18に投影した領域内に収まるように配置されていることが好ま しい。このようになっていれば、グラウンド電極 12が第 1回路部品に対してシールド効 果を発揮するからである。
[0045] なお、図 3、図 4に示すように、セラミック多層基板 103, 104は第 1主表面 18に沿つ て延在するように形成された中継電極 21を備える。外部電極 17から内部回路要素 1 4への電気的接続は、中継電極 21を介して行なわれている。外部電極 17から内部 回路要素 14への電気的接続を直接ビア 'トウ'ビアで接続することも考えられるが、図 3、図 4に示したように、ー且、中継電極 21を介在させることとすれば、上下のビアの 位置をずらすことができるため、設計の自由度が高まり、好ましい。これは、実施の形 態 3, 4のセラミック多層基板 103, 104に限らず、他の実施の形態においても同様で ある。
[0046] なお、上記各実施の形態に示すように、第 1主表面 18と反対の側に第 2主表面 23 を有し、第 2主表面 23に第 2回路部品として、半導体デバイスやチップ型積層コンデ ンサなどといった表面実装型の電子部品 13a, 13b, 13cが搭載されていることが好 ま 、。このようにすることで多機能の高周波モジュールを構成することができるから である。
[0047] (実施の形態 5)
図 5を参照して、本発明に基づく実施の形態 5におけるセラミック多層基板 105につ いて説明する。セラミック多層基板 105は、実施の形態 1のセラミック多層基板 101に おいて第 2主表面 23に搭載された第 2回路部品としての電子部品 13a, 13b, 13cを 覆うように導電体ケース 24を取り付けたものである。
[0048] 本実施の形態では、第 2回路部品が導電体ケース 24で覆われて 、るので、第 2回 路部品は外部の電磁波からシールドされ、また、第 2回路部品から発生する電磁波 が外部に漏洩することも防止されるので、好ましい。
[0049] 本実施の形態では、実施の形態 1のセラミック多層基板 101を基に例示した力 図 6に示すように、実施の形態 4のセラミック多層基板 104に導電体ケース 24を取り付 けてもよい。あるいは、実施の形態 2, 3のいずれかのセラミック多層基板に導電体ケ ース 24を取り付けてもよ!/、。
[0050] (実施の形態 6)
図 7を参照して、本発明に基づく実施の形態 6におけるセラミック多層基板 107につ いて説明する。セラミック多層基板 107は、実施の形態 1のセラミック多層基板 101に おいて第 2主表面 23に搭載された第 2回路部品としての電子部品 13a, 13b, 13cを 覆うようにモールド榭脂層 25を形成したものである。したがって、他の部分の詳細な 構成は実施の形態 1で説明したものと同じである。
[0051] 本実施の形態では、第 2回路部品が導電体ケース 24で覆われているので、第 2回 路部品が他の部品との衝突などカゝら保護される。本実施の形態では、実施の形態 1 のセラミック多層基板 101を基に例示した力 このほかに、実施の形態 2, 3, 4のいず れかのセラミック多層基板に導電体ケース 24を取り付けてもよい。
[0052] なお、今回開示した上記実施の形態はすべての点で例示であって制限的なもので はな 、。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、 特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。 産業上の利用可能性
[0053] 本発明は、情報通信機器の内部に搭載される高周波モジュールなどに一般的に 用いられるセラミック多層基板に適用することができる。

Claims

請求の範囲
[1] 複数のセラミック層が積層され、第 1主表面（18)を有し、内部に内部回路要素が配 置されたセラミック積層体（10)と、
前記セラミック積層体（ 10)の第 1主表面（ 18)に接する接合面（19)と前記接合面（ 19)に対向する実装面（16)とを有する榭脂層（15)と、
前記榭脂層（ 15)の実装面（ 16)に形成され、前記セラミック積層体（ 10)の内部回 路要素（14)の少なくともいずれかと電気的に接続された外部電極（17)と、
前記セラミック積層体（ 10)の第 1主表面（ 18)と前記榭脂層（15)の接合面（ 19)と の界面、または、前記榭脂層（15)の内部に配置されたグラウンド電極（12)、ダミー 電極またはコンデンサ形成電極とを備える、セラミック多層基板。
[2] 前記グラウンド電極（12)、ダミー電極またはコンデンサ形成電極は、前記セラミック 積層体と一体焼成された焼結金属である、請求の範囲第 1項に記載のセラミック多層 基板。
[3] 複数のセラミック層が積層され、第 1主表面（18)を有し、内部に内部回路要素が配 置されたセラミック積層体（10)と、
前記セラミック積層体（ 10)の第 1主表面（ 18)に接する接合面（19)と前記接合面（
19)に対向する実装面（16)とを有する榭脂層（15)と、
前記榭脂層（ 15)の実装面（ 16)に形成され、前記セラミック積層体（ 10)の内部回 路要素（14)の少なくともいずれかと電気的に接続された外部電極（17)と、
前記セラミック積層体（ 10)の第 1主表面（ 18)と前記榭脂層（15)の接合面（ 19)と の界面、または、前記榭脂層（15)の内部に配置されたグラウンド電極（12)と、 前記グラウンド電極（12)に対して前記実装面（16)と反対の側力 対向することに よって前記グラウンド電極（12)との間でコンデンサを構成するコンデンサ形成電極 (
20)とを備える、セラミック多層基板。
[4] 前記第 1主表面（18)に実装され、前記榭脂層（15)によって覆われている第 1回路 部品（22a, 22b, 22c)を備え、前記グラウンド電極（12)、ダミー電極またはコンデン サ形成電極は、前記第 1回路部品（22a, 22b, 22c)よりも前記実装面（16)寄りに配 置されている、請求の範囲第 1項に記載のセラミック多層基板。
[5] 前記第 1回路部品（22a, 22b, 22c)は、前記グラウンド電極（12)、ダミー電極また はコンデンサ形成電極を前記第 1主表面（ 18)に投影した領域内に収まるように配置 されている、請求の範囲第 4項に記載のセラミック多層基板。
[6] 前記外部電極（17)力 前記内部回路要素（14)への電気的接続は、前記第 1主 表面（18)に沿って延在するように形成された中継電極 (21)を介して行なわれて ヽ る、請求の範囲第 1項に記載のセラミック多層基板。
[7] 前記セラミック積層体（10)は、前記第 1主表面（18)と反対の側に第 2主表面（23) を有し、前記第 2主表面（23)には第 2回路部品（13a, 13b, 13c)が実装されている
、請求の範囲第 1項に記載のセラミック多層基板。
[8] 前記第 2主表面（23)には前記第 2回路部品（13a, 13b, 13c)を覆うように導電体 ケース（24)が配置されている、請求の範囲第 7項に記載のセラミック多層基板。
[9] 前記第 2主表面（23)の前記第 2回路部品（13a, 13b, 13c)がモールド榭脂層（2
5)で覆われている、請求の範囲第 7項に記載のセラミック多層基板。
PCT/JP2004/015213 2003-12-26 2004-10-15 セラミック多層基板 WO2005067359A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005516798A JPWO2005067359A1 (ja) 2003-12-26 2004-10-15 セラミック多層基板
US10/549,986 US7649252B2 (en) 2003-12-26 2004-10-15 Ceramic multilayer substrate
EP04792430A EP1699277A4 (en) 2003-12-26 2004-10-15 CERAMIC MULTILAYER SUBSTRATE
CN2004800082006A CN1765162B (zh) 2003-12-26 2004-10-15 多层陶瓷基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-434347 2003-12-26
JP2003434347 2003-12-26

Publications (1)

Publication Number Publication Date
WO2005067359A1 true WO2005067359A1 (ja) 2005-07-21

Family

ID=34746889

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/015213 WO2005067359A1 (ja) 2003-12-26 2004-10-15 セラミック多層基板

Country Status (6)

Country Link
US (1) US7649252B2 (ja)
EP (1) EP1699277A4 (ja)
JP (1) JPWO2005067359A1 (ja)
KR (1) KR100745359B1 (ja)
CN (1) CN1765162B (ja)
WO (1) WO2005067359A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1786250A1 (en) * 2005-11-14 2007-05-16 TDK Corporation Composite wiring board and manufacturing method thereof
JP2007201262A (ja) * 2006-01-27 2007-08-09 Alps Electric Co Ltd 高周波回路装置
JP2007317711A (ja) * 2006-05-23 2007-12-06 Tdk Corp 積層基板及びその製造方法
WO2011135926A1 (ja) * 2010-04-27 2011-11-03 株式会社村田製作所 電子部品内蔵基板、および複合モジュール
US9380699B2 (en) 2010-07-29 2016-06-28 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate and method for manufacturing the same
JP7473322B2 (ja) 2019-07-31 2024-04-23 日月光半導体製造股▲ふん▼有限公司 半導体デバイスパッケージおよびそれを有する音響デバイス

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
EP1950806A1 (en) * 2006-11-30 2008-07-30 Matsushita Electric Industrial Co., Ltd. Interposer with built-in passive part
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
JP4687757B2 (ja) * 2008-07-22 2011-05-25 株式会社村田製作所 積層セラミック電子部品の製造方法
US8035218B2 (en) * 2009-11-03 2011-10-11 Intel Corporation Microelectronic package and method of manufacturing same
JP5708051B2 (ja) 2011-03-07 2015-04-30 株式会社リコー 映像処理装置、映像処理システム、テレビ会議システム、遠方監視システム、映像処理方法、及び撮像装置
WO2013018172A1 (ja) * 2011-07-29 2013-02-07 日本碍子株式会社 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ
JP5870808B2 (ja) * 2012-03-28 2016-03-01 富士通株式会社 積層モジュール
JP6102770B2 (ja) * 2014-01-28 2017-03-29 株式会社村田製作所 高周波モジュール
CN206759827U (zh) * 2014-11-17 2017-12-15 株式会社村田制作所 部件内置基板
CN107210268B (zh) * 2015-01-27 2018-11-23 株式会社村田制作所 高频模块
US10104759B2 (en) * 2016-11-29 2018-10-16 Nxp Usa, Inc. Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof
JP6809600B2 (ja) * 2017-04-03 2021-01-06 株式会社村田製作所 高周波モジュール
WO2020153331A1 (ja) * 2019-01-24 2020-07-30 株式会社村田製作所 モジュール
CN216626149U (zh) * 2019-12-10 2022-05-27 株式会社村田制作所 多层基板、电路装置以及滤波器电路基板
JP7444048B2 (ja) * 2020-12-22 2024-03-06 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
CN113571872A (zh) * 2021-07-27 2021-10-29 安徽安努奇科技有限公司 一种内匹配芯片天线及其制造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0474354A1 (en) 1990-07-25 1992-03-11 Ngk Insulators, Ltd. Dielectric ceramic body, method of producing the same and circuit board using the same
EP0863116A1 (en) 1997-03-04 1998-09-09 Murata Manufacturing Co., Ltd. Low-temperature sinterable ceramic composition, and monolithic ceramic substrate using the same
WO1998047331A1 (fr) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JP2000004071A (ja) * 1998-06-16 2000-01-07 Alps Electric Co Ltd 電子回路ユニット
EP1094538A2 (en) 1999-10-21 2001-04-25 Matsushita Electric Industrial Co., Ltd. Multilayered ceramic RF device
US6232251B1 (en) 1998-09-29 2001-05-15 Kyocera Corporation Dielectric ceramics
US20020011907A1 (en) 2000-06-27 2002-01-31 Toru Yamada Multilayer ceramic device
US20020027282A1 (en) 2000-06-08 2002-03-07 Murata Manufacturing Co., Ltd. Composite monolithic electronic component
JP2002094410A (ja) * 2000-09-20 2002-03-29 Ngk Spark Plug Co Ltd Ｓａｗフィルタを具えたアンテナスイッチモジュール
JP2002185222A (ja) * 2000-12-15 2002-06-28 Kyocera Corp 配線基板
JP2002198655A (ja) * 2000-12-07 2002-07-12 Ind Technol Res Inst 埋め込まれた従動素子とセラミック基板を具えた高集積多層回路モジュール
JP2003023257A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Works Ltd プリント配線板
JP2003086990A (ja) * 2001-09-12 2003-03-20 Toyo Commun Equip Co Ltd 低背型パッケージ構造
JP2003347467A (ja) * 2002-05-28 2003-12-05 Kyocera Corp 電子装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4301324A (en) * 1978-02-06 1981-11-17 International Business Machines Corporation Glass-ceramic structures and sintered multilayer substrates thereof with circuit patterns of gold, silver or copper
US4754371A (en) * 1984-04-27 1988-06-28 Nec Corporation Large scale integrated circuit package
JPS6130099A (ja) 1984-07-20 1986-02-12 日本電気株式会社 多層配線基板
JP3090453B2 (ja) * 1989-07-10 2000-09-18 株式会社日立製作所 厚膜薄膜積層基板およびそれを用いた電子回路装置
US5177670A (en) 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
JPH05109924A (ja) * 1991-10-17 1993-04-30 Ngk Spark Plug Co Ltd 集積回路用パツケージ
JP3309522B2 (ja) 1993-11-15 2002-07-29 株式会社村田製作所 多層基板及びその製造方法
JPH08250890A (ja) * 1995-03-09 1996-09-27 Nec Corp 混成集積回路装置
JPH10242335A (ja) 1997-02-27 1998-09-11 Nec Corp 半導体装置
JP4090151B2 (ja) 1999-06-25 2008-05-28 イビデン株式会社 パッケージ基板
US6456172B1 (en) * 1999-10-21 2002-09-24 Matsushita Electric Industrial Co., Ltd. Multilayered ceramic RF device
US6775150B1 (en) 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
JP2002076629A (ja) 2000-08-31 2002-03-15 Kyocera Corp 複合多層配線基板
JP4529262B2 (ja) 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
JP2002118487A (ja) * 2000-10-06 2002-04-19 Matsushita Electric Ind Co Ltd 高周波複合スイッチモジュール
KR100891269B1 (ko) * 2001-01-31 2009-04-06 소니 가부시끼 가이샤 반도체 장치 및 그 제조 방법
JP3890947B2 (ja) * 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置
JP2003188338A (ja) * 2001-12-13 2003-07-04 Sony Corp 回路基板装置及びその製造方法
JP2003188538A (ja) * 2001-12-18 2003-07-04 Murata Mfg Co Ltd 多層基板、および多層モジュール
JP3863464B2 (ja) * 2002-07-05 2006-12-27 株式会社ヨコオ フィルタ内蔵アンテナ
JP4023285B2 (ja) * 2002-10-24 2007-12-19 ソニー株式会社 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法
US6936921B2 (en) * 2002-11-11 2005-08-30 Kyocera Corporation High-frequency package
WO2005101934A1 (ja) * 2004-04-06 2005-10-27 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0474354A1 (en) 1990-07-25 1992-03-11 Ngk Insulators, Ltd. Dielectric ceramic body, method of producing the same and circuit board using the same
EP0863116A1 (en) 1997-03-04 1998-09-09 Murata Manufacturing Co., Ltd. Low-temperature sinterable ceramic composition, and monolithic ceramic substrate using the same
WO1998047331A1 (fr) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JP2000004071A (ja) * 1998-06-16 2000-01-07 Alps Electric Co Ltd 電子回路ユニット
US6232251B1 (en) 1998-09-29 2001-05-15 Kyocera Corporation Dielectric ceramics
EP1094538A2 (en) 1999-10-21 2001-04-25 Matsushita Electric Industrial Co., Ltd. Multilayered ceramic RF device
US20020027282A1 (en) 2000-06-08 2002-03-07 Murata Manufacturing Co., Ltd. Composite monolithic electronic component
US20020011907A1 (en) 2000-06-27 2002-01-31 Toru Yamada Multilayer ceramic device
JP2002094410A (ja) * 2000-09-20 2002-03-29 Ngk Spark Plug Co Ltd Ｓａｗフィルタを具えたアンテナスイッチモジュール
JP2002198655A (ja) * 2000-12-07 2002-07-12 Ind Technol Res Inst 埋め込まれた従動素子とセラミック基板を具えた高集積多層回路モジュール
JP2002185222A (ja) * 2000-12-15 2002-06-28 Kyocera Corp 配線基板
JP2003023257A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Works Ltd プリント配線板
JP2003086990A (ja) * 2001-09-12 2003-03-20 Toyo Commun Equip Co Ltd 低背型パッケージ構造
JP2003347467A (ja) * 2002-05-28 2003-12-05 Kyocera Corp 電子装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1699277A4 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1786250A1 (en) * 2005-11-14 2007-05-16 TDK Corporation Composite wiring board and manufacturing method thereof
JP2007201262A (ja) * 2006-01-27 2007-08-09 Alps Electric Co Ltd 高周波回路装置
JP2007317711A (ja) * 2006-05-23 2007-12-06 Tdk Corp 積層基板及びその製造方法
JP4613878B2 (ja) * 2006-05-23 2011-01-19 Ｔｄｋ株式会社 積層基板及びその製造方法
WO2011135926A1 (ja) * 2010-04-27 2011-11-03 株式会社村田製作所 電子部品内蔵基板、および複合モジュール
US9380699B2 (en) 2010-07-29 2016-06-28 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate and method for manufacturing the same
JP7473322B2 (ja) 2019-07-31 2024-04-23 日月光半導体製造股▲ふん▼有限公司 半導体デバイスパッケージおよびそれを有する音響デバイス

Also Published As

Publication number Publication date
JPWO2005067359A1 (ja) 2007-07-26
US20060081977A1 (en) 2006-04-20
EP1699277A4 (en) 2007-08-15
KR100745359B1 (ko) 2007-08-02
KR20050120780A (ko) 2005-12-23
EP1699277A1 (en) 2006-09-06
CN1765162A (zh) 2006-04-26
CN1765162B (zh) 2011-06-15
US7649252B2 (en) 2010-01-19

Similar Documents

Publication Publication Date Title
WO2005067359A1 (ja) セラミック多層基板
JP4453702B2 (ja) 複合型電子部品及びその製造方法
EP1881751B1 (en) Ceramic multilayer board
WO2006046461A1 (ja) チップ型電子部品を内蔵した多層基板及びその製造方法
JP3928665B2 (ja) チップ型電子部品内蔵型多層基板及びその製造方法
JP2010212595A (ja) パッケージ基板
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP4277275B2 (ja) セラミック積層基板および高周波電子部品
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
EP1776002B1 (en) Composite electronic component and method for manufacturing the same
JP4329762B2 (ja) チップ型電子部品内蔵型多層基板
TW200540927A (en) Composite electronic component, and manufacturing method thereof
JP5207854B2 (ja) 部品内蔵セラミックス基板およびその製造方法
JP2004056115A (ja) 多層配線基板
JP3540941B2 (ja) 積層体およびその製造方法
JP2003168763A (ja) 複合電子部品
JP2023047754A (ja) 配線基板
JP2002100697A (ja) 電子部品およびそれを備える電子装置
JP2004153023A (ja) 高周波用多層回路基板
JP2006032469A (ja) 多層セラミック基板
JP2004281584A (ja) 表面実装型電子装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2005516798

Country of ref document: JP

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2004792430

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2006081977

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10549986

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20048082006

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020057019001

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020057019001

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 10549986

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 2004792430

Country of ref document: EP