WO2005029588A1 - 窒化物系半導体素子及びその製造方法 - Google Patents

窒化物系半導体素子及びその製造方法 Download PDF

Info

Publication number
WO2005029588A1
WO2005029588A1 PCT/JP2004/013820 JP2004013820W WO2005029588A1 WO 2005029588 A1 WO2005029588 A1 WO 2005029588A1 JP 2004013820 W JP2004013820 W JP 2004013820W WO 2005029588 A1 WO2005029588 A1 WO 2005029588A1
Authority
WO
WIPO (PCT)
Prior art keywords
type
region
nitride semiconductor
silicon substrate
layer
Prior art date
Application number
PCT/JP2004/013820
Other languages
English (en)
French (fr)
Inventor
Koji Otsuka
Tetsuji Moku
Junji Sato
Yoshiki Tada
Takashi Yoshida
Original Assignee
Sanken Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co., Ltd. filed Critical Sanken Electric Co., Ltd.
Priority to JP2005514104A priority Critical patent/JP4168284B2/ja
Priority to CN2004800249131A priority patent/CN1846310B/zh
Publication of WO2005029588A1 publication Critical patent/WO2005029588A1/ja
Priority to US11/378,963 priority patent/US7671375B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • Nitride-based semiconductor device and method of manufacturing the same
  • the present invention relates to a nitride semiconductor device such as a light emitting diode (LED) and a transistor, and a method for manufacturing the same.
  • a nitride semiconductor device such as a light emitting diode (LED) and a transistor
  • a substrate for forming a nitride-based semiconductor device is made of sapphire, silicon carbide or silicon.
  • the silicon substrate has features that it is easier to cut than a sapphire substrate and a silicon carbide substrate, and that the cost can be reduced. Further, the silicon substrate can have conductivity that cannot be obtained with a sapphire substrate. Therefore, the silicon substrate can be used as a current path. However, a relatively large voltage drop occurs due to a potential barrier between the silicon substrate and the nitride semiconductor, and the driving voltage of the light emitting diode becomes relatively high.
  • Patent Document 1 discloses a technique for solving the above-mentioned disadvantages of a silicon substrate.
  • an A1N (aluminum nitride) layer serving as a buffer layer an n-type InGaN (gallium indium nitride) layer having the same conductivity type as a silicon substrate, and an n-type GaN (nitride nitride) layer are provided on an n-type silicon substrate.
  • a gallium (GaN) layer, an active layer of InGaN, and a p-type GaN layer are sequentially grown epitaxially.
  • In and Ga of the InGaN layer and Al of the A1N layer diffuse into the silicon substrate, and an alloy layer composed of Ga, In, A1, and Si, that is, a gold compound region, is formed in the surface region of the silicon substrate. Occurs.
  • This alloy layer has the function of lowering the potential barrier of the heterojunction between silicon and A1N. As a result, it is possible to lower the driving voltage when a predetermined current flows through the light emitting diode, to reduce the power loss, and to improve the efficiency.
  • the above problem also occurs in a semiconductor element having a structure in which no alloy layer is interposed between an n-type silicon substrate and a buffer layer.
  • the above-described problem also occurs in another semiconductor element such as a transistor that allows a current to flow in the thickness direction of the silicon substrate other than the light emitting diode.
  • Another problem of the light emitting diode is that it is difficult to easily form an electrode that satisfies both light extraction and electrical connection. That is, in general, a mixture of indium oxide (In 2 O 3) and tin oxide (ZnO 2) is formed on the surface of a semiconductor region having a light emitting function.
  • a light-impermeable bonding pad electrode for connecting a wire or the like is provided at approximately the center of the surface of the light-transmitting electrode. Since the light-transmitting electrode is a thin conductive film having a thickness of, for example, about 10 nm, the metal material of the bonding pad electrode diffuses to the light-transmitting electrode or to both the light-transmitting electrode and the semiconductor region, and the light-transmitting electrode and the semiconductor region become A Schottky barrier is formed between the bonding pad electrode and the bonding pad electrode.
  • the Schottky barrier has a function of blocking a forward current of the light emitting diode, a current flowing in a portion of the semiconductor region below the bonding pad electrode is suppressed by the Schottky barrier, and conversely, a current in the outer peripheral portion of the semiconductor region is reduced. The current increases. Therefore, the Schottky barrier below the bonding pad electrode has the same function as the well-known current blocking layer, and contributes to the improvement of luminous efficiency.
  • the current blocking layer is a layer that limits a current flowing in a region of the active layer facing the bonding pad electrode.
  • the current flowing in the region facing the bonding pad electrode in the active layer is a reactive current that does not contribute to the luminous efficiency.
  • the forward drive voltage of a light-emitting diode using an n-type silicon substrate is relatively large.
  • the forward driving voltage of the light emitting diode is relatively high, the power loss in the silicon substrate and the semiconductor region increases, the heat generation increases, and the temperature in the Schottky barrier region increases.
  • the characteristics of the above-described Schottky barrier deteriorate, and the leakage current through the Schottky barrier increases. Then, the current in the outer peripheral portion decreases. As a result, the current blocking function due to the Schottky barrier decreases, and the luminous efficiency also decreases.
  • a light emitting diode provided with a well-known current blocking layer made of an insulating material between the bonding pad electrode and the semiconductor region includes a current blocking layer.
  • a current blocking layer made of an insulating material between the bonding pad electrode and the semiconductor region.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2002-208729
  • a problem to be solved by the present invention is that a nitride semiconductor element using a silicon substrate has a large voltage drop and a high driving voltage.
  • the present invention for solving the above-mentioned problems includes a p-type silicon substrate having conductivity, and a group 3 element formed on one main surface of the p-type silicon substrate. an n-type nitride semiconductor region;
  • a first electrode connected to the main semiconductor region
  • a second electrode connected to the other main surface of the p-type silicon substrate
  • the p-type silicon substrate has a group III element diffusion region in which the group III element of the n-type nitride semiconductor region is diffused in a portion adjacent to the n-type nitride semiconductor region.
  • the present invention relates to a nitride-based semiconductor device.
  • the main part of the semiconductor element means an active part or an active part of the semiconductor element. Also,
  • the semiconductor element may have another electrode in addition to the first and second electrodes.
  • the main semiconductor region includes at least an active layer and a P-type nitride semiconductor layer.
  • the main semiconductor region includes at least a p-type base region and an n- type emitter region.
  • the main semiconductor region includes at least a p-type body region and an n-type source region.
  • the n-type nitride semiconductor region may be in contact with the P-type silicon substrate in a state where a current path from the n-type nitride semiconductor region to the p-type silicon substrate can be formed. desirable.
  • the n-type nitride semiconductor region includes:
  • n-type impurity is added to the material represented by
  • the semiconductor element further includes an intervening layer disposed between the n-type nitride semiconductor region and the p-type silicon substrate, and the intervening layer can obtain a quantum mechanical tunnel effect. It is desirable to have a thickness and a resistivity higher than that of the n-type nitride semiconductor region.
  • the material of the intervening layer is, for example, a chemical formula of AlInGaN, where x and y are 0 to x
  • ⁇ 1, 0 ⁇ y ⁇ l a numerical value satisfying 0 ⁇ x + y ⁇ l, which is preferably a nitride semiconductor containing aluminum.
  • the semiconductor element further includes a buffer region having a multilayer structure disposed between the n-type nitride semiconductor region and the main semiconductor region, and the buffer region having the multilayer structure includes Al (aluminum). And a plurality of second layers comprising a nitride semiconductor containing A1 in a first ratio and a second semiconductor layer not containing A1 or containing a second ratio smaller than the first ratio. It is preferable that the first layer and the second layer are alternately stacked.
  • a plurality of first layers also comprising a nitride semiconductor containing the n-type nitride semiconductor region at a first ratio of AK aluminum; and a second ratio not containing A1 or smaller than the first ratio.
  • a plurality of second layers made of a nitride semiconductor including the first layer and the second layer. And a buffer region having a multi-layer structure in which the layers are alternately stacked.
  • the first layer of the buffer region of the multilayer structure has a chemical formula of Al M Ga N, wherein:
  • M is at least one element selected from In (indium) and B (boron), and X and y satisfy 0 ⁇ x ⁇ l, 0 ⁇ y ⁇ l, x + y ⁇ l It is desirable to be made of a material represented by numerical values and have a thickness capable of obtaining a quantum mechanical tunnel effect.
  • the second layer of the multi-layer buffer region has a chemical formula of Al M Ga N, wherein
  • M is at least one element selected from In (indium) and B (boron), and a and b are 0 ⁇ a ⁇ l, 0 ⁇ b ⁇ l, a + b ⁇ l, a It is desirable to use a material represented by a numerical value satisfying x.
  • an anode electrode electrically connected to the p-type nitride semiconductor layer is provided as the first electrode, and a force source electrode is used as the second electrode. It is desirable to provide.
  • the first electrode of the light emitting diode is formed on a light-transmitting conductive film electrically connected to the p-type nitride semiconductor layer and on a part of the surface of the conductive film. It is desirable to constitute with the formed metal layer for connection.
  • An n-type nitride semiconductor layer may be arranged between the p-type nitride semiconductor layer and the conductive film in the main semiconductor region of the light emitting diode.
  • an emitter electrode electrically connected to the n-type emitter region is provided as the first electrode, and a collector electrode is provided as the second electrode. It is preferable to provide a base electrode electrically connected to the p-type base region.
  • a source electrode electrically connected to the n-type source region is provided as the first electrode, and a drain electrode is provided as the second electrode. It is preferable to provide an electrode and further provide a gate electrode.
  • the group 3 element of the n-type nitride semiconductor region is added to a part of the p-type silicon substrate. It is desirable to diffuse.
  • At least one of the step of obtaining the intervening layer, the step of obtaining the n-type nitride semiconductor region, and the step of obtaining the main semiconductor region includes the aluminum of the intervening layer and the n-type nitride. It is desirable to diffuse the group 3 element of the semiconductor layer into a part of the p-type silicon substrate.
  • the present invention it is possible to easily achieve a drastic reduction in the driving voltage of the semiconductor element while maintaining good crystallinity of the main semiconductor region. That is, despite the use of the n-type nitride semiconductor region, a p-type silicon substrate of the opposite conductivity type is used as the silicon substrate that comes into contact with the silicon substrate directly or through the intervening layer. . For this reason, the diffusion region of the group III element formed in the portion of the p-type silicon substrate adjacent to the n-type nitride semiconductor region becomes a low-resistance p-type region, and a pn junction is not formed in the p-type silicon substrate. As a result, the driving voltage of the semiconductor device decreases.
  • an interface state exists at the heterojunction interface between the n-type nitride semiconductor region and the p-type silicon substrate.
  • an intervening layer having a quantum mechanical tunnel effect is provided, an interface state exists between the n-type nitride semiconductor region and the p-type silicon substrate via the intervening layer.
  • the interface state is determined by the n-type nitride semiconductor region and the p-type silicon substrate Is an energy level that contributes to electrical conduction between Due to the presence of the interface level, carriers (electrons) in the p-type silicon substrate are satisfactorily injected into the n-type nitride semiconductor region via the interface level.
  • a potential barrier of a heterojunction between the p-type silicon substrate and the n-type nitride semiconductor region, or the n-type nitride semiconductor region and the p-type silicon substrate through an intervening layer having a quantum mechanical tunnel effect is reduced, and the driving voltage of the semiconductor element can be greatly reduced.
  • the driving voltage is reduced, the power loss of the semiconductor device is reduced.
  • the drive voltage can be reduced by a simple method of changing the conventional n-type silicon substrate to a p-type silicon substrate. Therefore, the drive voltage can be reduced without increasing the cost.
  • the first electrode is a light-transmitting conductive film electrically connected to the p-type nitride semiconductor layer and a surface of the conductive film.
  • a Schottky barrier is generated between the connection metal layer and the semiconductor region as described above, and the Schottky barrier is in the order of the light emitting diodes. It has the function of blocking directional current.
  • the function of blocking the forward current of the light emitting diode due to the Schottky barrier is reduced.
  • the power loss and heat generation of the light emitting diode according to the embodiment of the present invention are small, the function of blocking the forward current of the light emitting diode due to the Schottky barrier can be suppressed from being reduced, and the luminous efficiency is improved.
  • FIG. 1 is a sectional view schematically showing a light emitting diode according to Example 1 of the present invention.
  • FIG. 2 is a characteristic diagram showing the relationship between forward voltage and current of the light emitting diode of FIG. 1 and a conventional light emitting diode.
  • FIG. 3 is an energy band diagram showing the effect of reducing the driving voltage of the light emitting diode of FIG. 1 in comparison with a conventional light emitting diode.
  • FIG. 4 is a sectional view schematically showing a light emitting diode according to Embodiment 2 of the present invention.
  • FIG. 5 is a sectional view schematically showing a light emitting diode according to a third embodiment of the present invention.
  • FIG. 6 is a sectional view schematically showing a light emitting diode according to Example 4 of the present invention.
  • FIG. 7 is a sectional view schematically showing a light emitting diode according to Embodiment 5 of the present invention.
  • FIG. 8 is a sectional view schematically showing a transistor according to Example 6 of the present invention.
  • FIG. 9 is a sectional view schematically showing a field-effect transistor according to Example 7 of the present invention.
  • a light emitting diode as a semiconductor device according to the first embodiment of the present invention shown in FIG. 1 includes a p-type silicon substrate 1, a buffer region 3 as an n-type nitride semiconductor region, and a main part of a light-emitting diode. That is, it has a main semiconductor region 4 for forming an active portion, and first and second electrodes 5 and 6.
  • a diffusion region la of the group 3 element of the n-type semiconductor region is generated.
  • the main semiconductor region 4 includes an n-type nitride semiconductor layer 13, an active layer 14, and a p-type nitride semiconductor layer 15 epitaxially grown on the buffer region 3.
  • the p-type silicon substrate 1 is a characteristic feature of the present invention, and has a conductivity type opposite to that of the n-type buffer region 3 despite being disposed thereon.
  • This silicon substrate 1 elemental, for example 5 X 10 18 cm- 3 of Group 3, such as, for example, B (boron) serving as a p-type impurity That Akuseputa impurity - doped at a concentration of about 5 X 10 19 cm- 3 ing. Therefore, the silicon substrate 1 is a conductive substrate having a low resistivity of about 0.0001 ⁇ 'cm-0.01 ⁇ 'cm, and functions as a current path between the first and second electrodes 5, 6. . Further, the silicon substrate 1 has a thickness, for example, 350 nm, which can function as a mechanical support substrate for the buffer region 3 and the main semiconductor region 4 and the like thereon.
  • Buffer region 3 as an n-type nitride semiconductor region disposed on p-type silicon substrate 1 Is an n-type nitride semiconductor composed of a group 3 element and nitrogen, for example,
  • the buffer region 3 preferably has a material strength selected from AlInGaN (gallium indium aluminum nitride), GaN (gallium nitride), AlInN (indium nitride, aluminum), and AlGaN (gallium aluminum nitride). More preferably, it is made of indium aluminum (AlInGaN). In the above chemical formula, a is from 0.1 to 0.7, and b is from 0.0001 to 0.5.
  • the composition of the nuffer region 3 in this practical example 1 is Al In GaN.
  • n-type nitride semiconductor containing a group 3 element When an n-type nitride semiconductor containing a group 3 element is epitaxially grown on a p-type silicon substrate 1 to form an n-type buffer region 3, the group 3 element of the n-type buffer region 3 is converted into a p-type silicon substrate.
  • the group III element diffusion region la is formed between the interface 2 between the p-type silicon substrate 1 and the n-type buffer region 3 and the position indicated by the dotted line in FIG.
  • the group III element diffusion region la is a p-type semiconductor region having a lower resistivity than the portion of the p-type silicon substrate 1 where the group III element diffusion region la is not formed.
  • the non-ferroelectric region 3 has a buffer function for favorably transferring the plane orientation of the silicon substrate 1 to the main semiconductor region 4 composed of a nitride semiconductor region formed thereon.
  • the buffer region 3 has a thickness of 10 nm or more.
  • the thickness of the buffer region 3 be 500 nm or less.
  • the thickness of the buffer region 3 of the first embodiment is 30 nm.
  • the energy difference between the lowest level of the conduction band of the nitride semiconductor and the highest level of the valence band of silicon is relatively small. For this reason, a well-known type 2 or type 3 heterojunction is formed at the interface 2 between the buffer region 3 made of the n-type nitride semiconductor and the p-type silicon substrate 1.
  • the type 2 heterojunction is a heterojunction in the energy band diagram.
  • the highest level of the valence band of one of the two semiconductors forming the junction lies between the highest level of the valence band of the other semiconductor and the lowest level of the conduction band, and the lowest level of one of the conduction bands. A junction whose level is above the lowest level of the other conduction band.
  • a type 3 heterojunction is a junction in which the highest level of one valence band of two semiconductors forming a heterojunction is higher than the lowest level of the conduction band of the other semiconductor.
  • the energy band structure of this hetero junction is shown in FIG. Can be indicated by FIG. 3 (B) shows an energy band structure between the n-type buffer region 3 and the p-type silicon substrate 1 in a thermal equilibrium state.
  • Ev indicates the highest level of the valence band
  • Ec indicates the lowest level of the conduction band
  • Ef indicates the Fermi level.
  • Et shown in the forbidden band in FIG. 3B indicates an interface state of a hetero junction between the p-type silicon substrate 1 and the n-type buffer region 3.
  • a heterojunction of the above type 2 is formed as shown in FIG. 3 (B)
  • a large number of interface states Et exist at the heterojunction interface 2 and the carrier of the valence band of the p-type silicon substrate 1 ( Electrons) are well injected into the conduction band of the buffer region 3 composed of the n-type semiconductor region via the interface state Et.
  • the potential barrier at the heterojunction between the p-type silicon substrate 1 and the n-type buffer region 3 is reduced, and the driving voltage can be significantly reduced.
  • the main semiconductor region 4 for a light emitting diode having a well-known double heterojunction structure has an n-type nitride semiconductor layer 13, an active layer 14, and a p-type And a nitride semiconductor layer 15.
  • the main semiconductor region 4 can also be called a light emitting functional region or a light emitting active region.
  • the buffer region 3 made of the n-type nitride semiconductor has the same function as the n-type nitride semiconductor layer 13 of the main semiconductor region 4 so that the n-type nitride semiconductor layer 13 can be omitted. Can be.
  • the active layer 14 is omitted and the n-type nitride The semiconductor layer 13 and the p-type nitride semiconductor layer 15 can be brought into direct contact.
  • the n-type nitride semiconductor layer 13 of the main semiconductor region 4 has a material strength represented by the following chemical formula ignoring n-type impurities.
  • x and y are numerical values satisfying 0 ⁇ ⁇ 1, 0 ⁇ y ⁇ l.
  • This n-type nitride semiconductor layer 13 can be called an n-type cladding layer of a light emitting diode, and has a larger band gap than the active layer 14.
  • the active layer 14 is preferably made of a nitride semiconductor represented by the following chemical formula.
  • x and y are numerical values satisfying 0 ⁇ ⁇ 1, 0 ⁇ y ⁇ l.
  • the active layer 14 is formed of gallium indium nitride (InGaN).
  • the active layer 14 has a force schematically shown by one layer. In fact, it has a well-known multiple quantum well structure. Needless to say, the active layer 14 can be composed of one layer. Further, in this embodiment, the active layer 14 is not doped with the conductivity type determining impurity, but may be doped with a p-type or n-type impurity.
  • the p-type nitride semiconductor layer 15 disposed on the active layer 14 has a material strength represented by the following chemical formula, ignoring p-type impurities.
  • the p-type nitride semiconductor layer 15 is formed of 500-nm-thick p-type GaN.
  • the p-type nitride semiconductor layer 15 can be called a p-cladding layer, and has a larger band gap than the active layer 14.
  • the n-type nitride semiconductor layer 13, the active layer 14 and the p-type nitride semiconductor layer 15 constituting the main semiconductor region 4 are formed on the silicon substrate 1 via the buffer region 3, so that the The crystallinity is relatively good.
  • the first electrode 5 as an anode electrode is connected to the center of the p-type nitride semiconductor layer 15.
  • the second electrode 6 as a force source electrode is connected to the lower surface of the p-type silicon substrate 1.
  • a contact p-type nitride semiconductor layer is additionally provided on the p-type nitride semiconductor layer 15, and the first electrode 5 may be connected here. it can.
  • a p-type silicon substrate 1 having a (111) -principal main surface is prepared according to the crystal orientation indicated by the Miller index.
  • the silicon substrate 1 is subjected to a well-known hydrogen termination using an HF-based etchant.
  • the substrate 1 is charged into a well-known ⁇ MVPE (Organometallic Vapor Phase Epitaxy), that is, a reaction chamber of a metal organic chemical vapor deposition apparatus, and the temperature is raised to, for example, 1170 ° C.
  • thermal cleaning is performed at 1170 ° C. for 10 minutes to remove an oxide film on the surface of the substrate 1, and then a predetermined temperature of 1000 ° C. or more, for example, 1000-1100 ° C., and then the OMVPE method
  • AlInGaN n-type gallium indium aluminum nitride
  • the buffer region 3 is made of n-type gallium indium aluminum nitride (AlInGaN)
  • AlInGaN n-type gallium indium aluminum nitride
  • TMA trimethylaluminum gas
  • TMI trimethylindium gas
  • TMG Trimethylgallium gas
  • ammonia gas ammonia gas
  • SiH silane gas
  • Si (silicon) of silane gas (SiH) functions as an n-type impurity.
  • an n-type nitride semiconductor layer 13, an active layer 14 and a p-type nitride semiconductor layer 15 are sequentially formed on the buffer region 3 by a well-known epitaxy method to obtain a main semiconductor region 4.
  • the temperature of the substrate 1 is set to, for example, 1000 to 1110 ° C., and for example, TMG, silane (SiH), and ammonia are required.
  • n-type nitride semiconductor layer 13 of n-type GaN having a thickness of 2 ⁇ m is obtained.
  • the n-type nitride semiconductor layer 13 has an n-type impurity concentration of, for example, 3 ⁇ 10 18 cm ⁇ 3 , which is lower than the impurity concentration of the silicon substrate 1.
  • the buffer region 3 below has good crystallinity, so that the n-type nitride semiconductor layer 13 of the main semiconductor region 4 has the crystallinity of the buffer region 3. It has good crystallinity inherited from it.
  • an active layer 14 having a well-known multiple quantum well structure is formed on the n-type nitride semiconductor layer 13 functioning as an n-type clad layer.
  • the active layer 14 having a multi-quantum well structure is shown as a single layer for simplicity of illustration, but it is actually composed of a plurality of barrier layers and a plurality of well layers. The layers are alternately arranged, for example, four times.
  • TMG, TMI and ammonia are supplied to the reaction chamber at a predetermined ratio, for example, a barrier layer which also has InGaN force and has a thickness of 13 nm is formed. Is changed to form a well layer having, for example, an InGaN force and having a thickness of, for example, 3 nm.
  • the active layer 14 having a multiple quantum well structure can be obtained.
  • the active layer 14 has good crystallinity by inheriting the crystallinity of the underlying n-type nitride semiconductor layer 13.
  • the active layer 14 can be doped with, for example, a p-type impurity.
  • the temperature of the silicon substrate 1 was raised to 1000-1110 ° C., and trimethylgallium gas (TMG), ammonia gas, and biscyclopentagenenyl magnesium gas (hereinafter, Cp Mg Is supplied at a predetermined ratio to form a p-type nitride semiconductor layer 15 made of p-type GaN with a thickness of about 500 nm on the active layer 14.
  • TMG trimethylgallium gas
  • Cp Mg Is supplied at a predetermined ratio to form a p-type nitride semiconductor layer 15 made of p-type GaN with a thickness of about 500 nm on the active layer 14.
  • Magnesium (Mg) is introduced at a concentration of, for example, 3 ⁇ 10 18 cm ⁇ 3 and functions as a p-type impurity.
  • the first and second electrodes 5 are formed by a well-known vacuum evaporation method to complete a light emitting diode.
  • a characteristic line A in Fig. 2 indicates a current flowing through the light emitting diode according to the first embodiment when the first electrode 5 is applied with a positive forward voltage and the second electrode 6 is applied with a negative forward voltage. Is shown.
  • the characteristic line B in FIG. 2 shows the current of the light emitting diode when a forward voltage is applied to the conventional light emitting diode having the n-type silicon substrate as in the case of Patent Document 1 described above.
  • the drive voltage required to pass a current of 20 mA to the light emitting diode is 3.36 V for the characteristic line A and 3.98 V for the characteristic line B.
  • FIG. 3 (A) shows the energy band state of the heterojunction according to the prior art for comparison
  • FIG. 3 (B) shows the energy band state of the heterojunction according to the present invention.
  • the heterojunction according to the prior art shown in FIG. 3A includes an n-type silicon substrate (n-Si) and an n-type nitride semiconductor (AlInGaN) directly epitaxially grown thereon.
  • the n-type silicon substrate (n-Si) is diffused into the n-type silicon substrate (n-Si) by diffusion of a Group 3 element of an n-type nitride semiconductor (AlInGaN), for example, Ga.
  • AlInGaN n-type nitride semiconductor
  • a p-type semiconductor region is formed therein and a pn junction is formed in the n-type silicon substrate, thereby creating a potential barrier having a relatively high height A Eb. Therefore, the driving voltage of the semiconductor device including the heterojunction becomes relatively high.
  • the hetero junction between the p-type silicon substrate 1 and the n-type buffer region 3 composed of the n-type nitride semiconductor (AlInGaN) according to the embodiment of the present invention shown in FIG.
  • a group III element for example, one or more selected from Ga, Al, and In
  • the group III element is a p-type impurity with respect to silicon.
  • No pn junction is formed in 1.
  • the potential barrier at the heterojunction is relatively low.
  • a large number of interface states Et exist at interface 2 of the hetero junction.
  • This interface level Et is located between the highest level of the valence band of the p-type silicon substrate 1 and the lowest level of the conduction band of the n-type buffer region 3 in the energy band diagram, and at the interface 2 of the heterojunction. It has the function of increasing the generation and recombination of electrons and holes.
  • the interface 2 including the interface state Et and the vicinity thereof can be referred to as a region for promoting generation of electrons and holes and recombination.
  • the group III element diffusion region la can be referred to as a region for promoting generation of electrons and holes and recombination.
  • the light emission is performed while maintaining the crystallinity of the main semiconductor region 4 in good condition.
  • Significant reduction in the drive voltage of the photodiode can be easily achieved.
  • the driving voltage is reduced, the power loss of the light emitting diode is reduced.
  • the driving voltage can be reduced by a simple method. Therefore, the driving voltage can be reduced without increasing the cost.
  • FIG. 9 the substantially same parts as those in FIG. 1 are denoted by the same reference numerals, and the description thereof is omitted.
  • the light emitting diode of FIG. 4 has a modified buffer region 3a in which a buffer region 20 of a multilayer structure is added to the buffer region 3 of FIG. 1, and the other configuration is the same as that of FIG.
  • a multilayered buffer region 20 is disposed on the n-type buffer region 3 made of n-type gallium indium aluminum nitride (AlInGaN) formed in the same manner as in FIG. It is constituted by that.
  • the multilayered buffer region 20 in FIG. 4 includes a plurality of first layers 21 and a plurality of second layers 22 that are arranged alternately and alternately.
  • the plurality of first layers 21 are made of a nitride semiconductor containing A1 (aluminum) in a first ratio.
  • the plurality of second layers 22 are made of a nitride semiconductor that does not contain A1 or contains a second proportion smaller than the first proportion.
  • the first layer 21 is preferably made of a nitride semiconductor represented by the following chemical formula, ignoring n-type impurities.
  • M is at least one element selected from In (indium) and B (boron), and X and y are 0 ⁇ x ⁇ l, 0 ⁇ y ⁇ l, x + y ⁇ 1 Is a numerical value that satisfies
  • the first layer 21 has a thickness capable of obtaining a quantum mechanical tunnel effect, for example, 11 Onm.
  • the first layer 21 of this embodiment is made of n-type A1N and contains Si (silicon) as an n-type impurity.
  • the first layer 21 may not include an n-type impurity, or may be an undoped nitride semiconductor.
  • the second layer 22 is made of a nitride semiconductor represented by the following chemical formula, ignoring n-type impurities. Is desirable.
  • M is at least one element selected from In (indium) and B (boron), and a and b are 0 ⁇ a ⁇ l, 0 ⁇ b ⁇ l, a + b ⁇ l, It is a numerical value that satisfies a x. It is preferable to add silicon (Si) as an n-type impurity of the second layer 22. It is desirable that the second layer 22 be formed of the same nitride semiconductor as that of the n-type buffer region 3. In this embodiment, the second layer 22 is made of n-type GaN. The thickness of the second layer 22 is preferably as large as the thickness of the first layer 21 so as not to cause a quantum mechanical tunnel effect, and is preferably 10 ⁇ m or more. However, the second layer 22 may have a thickness at which a quantum mechanical tunnel effect can be obtained, or may have the same thickness as the first layer 21.
  • the buffer region 20 having a multilayer structure of the modified buffer region 3a After forming the lower n-type buffer region 3, for example, 50 ⁇ mol / min of TMA (trimethylaluminum) and silane ( (SiH) at 20 nmol / min and ammonia at 0.14 mol / min.
  • TMA trimethylaluminum
  • SiH silane
  • a first layer 21 of 5 nm A1N force is epitaxially grown. Thereafter, the supply of TMA is stopped, and the supply of silane and ammonia is continued. At the same time, TMG is flowed at a rate of 50 imol / min to epitaxially grow the second layer 22 of GaN having a thickness of 25 nm.
  • the step of forming the first and second layers 21 and 22 is repeated 20 times to obtain a buffer region 20 having a multilayer structure. In FIG. 4, only four first and second layers 21 and 22 are shown for ease of illustration.
  • the buffer region 3 can be omitted, and the buffer region 20 having a multilayer structure can be brought into direct contact with the p-type silicon substrate 1. That is, a buffer region 20 having a multilayer structure shown in FIG. 4 can be provided instead of the buffer region 3 shown in FIGS. 1 and 6 to 9.
  • a buffer region 20 having a multilayer structure shown in FIG. 4 can be provided instead of the buffer region 3 shown in FIGS. 1 and 6 to 9.
  • the light-emitting diode of Example 3 shown in FIG. 5 is different from the p-type silicon substrate 1 of FIG.
  • the structure is the same as that of FIG. 1 except that an intervening layer 11 made of a nitride semiconductor containing aluminum is arranged between the region 3 and the n-type buffer region 3 is also used as an n-type cladding layer.
  • the combination of the intermediate layer 11 and the n-type buffer region 3 is shown as a modified buffer region 3b, and the combination of the active layer 14 and the p-type nitride semiconductor region 15a made of InGaN is shown as a main semiconductor region 4a. ing.
  • the intervening layer 11 be made of a nitride semiconductor represented by the following chemical formula.
  • x and y are numerical values satisfying 0 ⁇ x ⁇ l, 0 ⁇ y ⁇ l, and 0 + x + y ⁇ 1.
  • the n-type impurity is not included in the intervening layer 11.
  • the intermediate layer 11 may include an n-type impurity.
  • the intervening layer 11 is a film having a higher resistivity than the resistivity of the n-type buffer region 3.
  • the intervening layer 11 has a thickness of, for example, about 110 nm, preferably about 2-3 nm, at which a quantum mechanical tunnel effect can be obtained. Therefore, the intervening layer 11 can be substantially ignored with respect to the conductivity between the n-type nitride semiconductor region 3 and the p-type silicon substrate 1. Therefore, carriers (electrons) in the p-type silicon substrate 1 are transferred to the n-type nitride semiconductor via the interface state Et existing at the heterojunction interface between the n-type buffer region 3 and the p-type silicon substrate 1. The region is well implanted into the n-type buffer region 3.
  • the intervening layer 11 is made of a material smaller than the difference in lattice constant S between the p-type silicon substrate and the lattice constant difference S between the N-type buffer layer 3 or the main semiconductor region 4 and the p-type silicon substrate 1. It is desirable in terms of characteristics that Further, the intermediate layer 11 has a difference in thermal expansion coefficient between the P-type silicon substrate 1 and the N-type buffer substrate 3 or the main semiconductor region 4. It is desirable that the material is smaller than the material.
  • the light emitting diode of Example 4 shown in FIG. 6 has a modified first electrode 5a, and the other configuration is the same as that of FIG.
  • the first electrode 5a in FIG. 6 is a surface of the main semiconductor region 4, that is, a surface of the p-type nitride semiconductor layer 15.
  • connection metal layer 52 which can be called a bonding pad electrode formed at a substantially central portion on the surface of the conductive film 51.
  • the light-transmitting conductive film 51 has a thickness of about lOnm and is in ohmic contact with the p-type nitride semiconductor layer 15.
  • the connection metal layer 52 is made of a metal such as Ni (nickel), Au (gold), and Al (aluminum), and is formed to a thickness that allows bonding of wires as shown in the figure. Since the connection metal layer 52 is thicker than the conductive film 51, the light generated in the main semiconductor region 4 is not substantially transmitted. Although not shown, the metal of the connection metal layer 52 diffused into the conductive film 51 or a part of the surface of the conductive film 51 and the main semiconductor region 4 at the time of forming the connection metal layer 52 or in a subsequent step. A region exists, and a Schottky barrier is formed between the metal layer 52 and the main semiconductor region 4.
  • the conductive film 51 Current flows into region 4. Since the connection metal layer 52 is in Schottky contact with the main semiconductor region 4, the current is suppressed by the Schottky barrier, and the current flows through the Schottky barrier between the connection metal layer 52 and the main semiconductor region 4. It hardly flows. Therefore, the current component flowing from the conductive film 51 to the outer peripheral portion of the main semiconductor region 4 occupies most of the current between the first and second electrodes 5a and 6. Light generated based on the current flowing through the outer peripheral portion of the main semiconductor region 4 is extracted above the light-transmitting conductive film 51 without being disturbed by the light-impermeable connection metal layer 52.
  • the Schottky barrier deteriorates as the temperature increases, and the leak current passing through the Schottky barrier increases. Since the light emitting diode of Example 4 in FIG. 6 uses the p-type silicon substrate 1 similarly to the light emitting diode of Example 1 in FIG. 1, the driving voltage in the forward direction is the same as in Example 1. Power loss and heat generation are smaller than those using a conventional n-type silicon substrate. Therefore, the degradation of the Schottky barrier between the connection metal layer 52 and the main semiconductor region 4 due to the heat generated in the silicon substrate 1 and the main semiconductor region 4 is suppressed, and the current passing through the Schottky barrier is reduced.
  • the current between the first and second electrodes 5a and 6 is higher than that of a light emitting diode using a conventional n-type silicon substrate.
  • the ratio of the current flowing through the outer peripheral portion of the main semiconductor region 4 to the total current becomes large, and the luminous efficiency becomes larger than that of the light emitting diode using the conventional n-type silicon substrate. If the heat generation of the main semiconductor region 4 and the silicon substrate 1 in FIG.
  • the Schottky barrier functions in the same manner as in the conventional current blocking layer, so that the current blocking layer is not provided independently. Therefore, a special process for forming the current blocking layer is unnecessary, and the cost of the light emitting diode does not increase.
  • the effect based on the p-type silicon substrate 1 can be obtained as in the first embodiment.
  • the modified configuration of the first electrode 5a in FIG. 6 can be applied to the light emitting diodes of Examples 2 and 3 shown in FIGS.
  • the light-emitting diode of Example 5 shown in FIG. 7 has an n-type auxiliary nitride semiconductor layer 53 added between the first electrode 5a and the main semiconductor region 4 of the light-emitting diode of Example 4 of FIG.
  • the rest of the configuration is the same as that of FIG.
  • the n-type auxiliary nitride semiconductor layer 53 is desirably made of a material represented by the following chemical formula, ignoring n-type impurities.
  • x and y are numerical values satisfying 0 ⁇ ⁇ 1, 0 ⁇ y ⁇ l.
  • n-type auxiliary nitride semiconductor layer 53 added in FIG. 7 is in contact with p-type nitride semiconductor layer 15, and the other main surface is in contact with light-transmitting conductive film 51.
  • the light-transmitting conductive film 51 is made of ITO, since the ITO has the same characteristics as the n-type semiconductor, the ohmic contact resistance between the conductive film 51 and the n-type auxiliary nitride semiconductor layer 53 becomes extremely low, Here, the power loss is reduced, the forward drive voltage is further reduced, and the luminous efficiency is improved.
  • the thickness of the n-type auxiliary nitride semiconductor layer 53 is 1-3011111, more preferably 5-10 nm. Further, the thickness of the n-type auxiliary nitride semiconductor layer 53 is desirably a thickness at which a quantum mechanical tunnel effect can be obtained.
  • Example 5 When a forward voltage is applied between the first and second electrodes 5 a and 6 in FIG. 7, a current flows from the conductive film 51 to the p-type nitride semiconductor layer 15 via the n-type auxiliary nitride semiconductor layer 53.
  • Example 5 the forward voltage drop between the p-type auxiliary nitride semiconductor layer 15 and the conductive film 51 via the n-type auxiliary nitride semiconductor layer 53 was reduced by the p-type auxiliary nitride shown in FIG. It is smaller than the forward voltage drop between the semiconductor layer 15 and the conductive film 51. Therefore, the forward drive voltage can be reduced, and the luminous efficiency is improved.
  • the structure of the first electrode 5a of FIG. 7 and the n-type auxiliary nitride semiconductor layer 53 can be applied to the second and third embodiments of FIGS. 4 and 5.
  • the transistor of Example 6 shown in FIG. 8 has the same configuration as that of FIG. 1 except that the main semiconductor region 4 for the light emitting diode of FIG. 1 is replaced by the main semiconductor region 4b for the transistor. It is.
  • the n-type nitride semiconductor region 13 made of n-type GaN of the main semiconductor region 4b and the structure below it are the same as those in FIG.
  • the main semiconductor region 4b includes an n-type nitride semiconductor region 13 functioning as a collector region, a base region 31 made of a p-type nitride semiconductor epitaxially grown thereon, and a An n- type nitride semiconductor grown by epitaxial growth has an emitter region 32.
  • a base electrode 33 is connected to the base region 31, and an emitter electrode 34 as a first electrode is connected to the emitter region 32.
  • the second electrode 6 on the lower surface of the p-type silicon substrate 1 functions as a collector electrode.
  • the transistor in FIG. 8 is an npn transistor
  • the second electrode 6 as a collector electrode is set to the highest potential, and the second electrode 6 is connected from the second electrode 6 side to the emitter electrode 34 side. Apply a current to it. Also in this transistor, the voltage drop at the time of ON between the two electrodes 6 and 34 can be reduced as in FIG.
  • the insulated gate field effect transistor of Example 7 shown in FIG. 9 is the same as the light emitting diode of FIG. 1 is replaced by a main semiconductor region 4c for a field-effect transistor, and the other configuration is the same as that of FIG.
  • An n-type nitride semiconductor region 13 made of the same n-type GaN as in FIG. 1 is provided in the main semiconductor region 4c in FIG.
  • the n-type nitride semiconductor region 13 functions as a drain region.
  • a body region 41 made of p-type nitride semiconductor is provided in the n-type nitride semiconductor region 13 by introducing a p-type impurity.
  • a source region 42 made of a nitride semiconductor is provided.
  • a gate electrode 44 is arranged on a surface of a body region 41 between a source region 42 and an n-type nitride semiconductor region 13 as a drain region via an insulating film 43.
  • a source electrode 45 as a first electrode is connected to the source region 42.
  • the second electrode 6 on the lower surface of the p-type silicon substrate 1 functions as a drain electrode.
  • the voltage drop between the source electrode 45 and the drain electrode 6 at the time of ON driving is small.
  • the n-type nitride semiconductor layer 13 is omitted, and the second layer 22 of the light emitting diode of FIG. 6 and FIG.
  • the buffer region 3 of FIG. 9 can also be used as a collector region, and the buffer region 3 of FIG. 9 can also be used as a drain region.
  • FIG. 4 Fig. 4, Fig. 6, Fig. 7, Fig. 8 and Fig. 9, the intervening layer consisting of A1N etc. having the quantum mechanical tunnel effect similar to Fig. 5 is provided between the buffer region 3 and the p-type silicon substrate 1.
  • 11 can be arranged. That is, in FIG. 4, FIG. 6, FIG. 7, FIG. 8, and FIG. 9, an intervening layer made of A1N or the like having a quantum mechanical tunnel effect can be formed between the chain line 11 ′ and the p-type silicon substrate 1.
  • the present invention can be applied to a rectifier diode having a pn junction or a Schottky barrier diode having a Schottky barrier electrode. Further, the present invention can be applied to all semiconductor elements in which current flows in the thickness direction of the substrate 1. Industrial applicability
  • the present invention is applicable to semiconductor devices such as light emitting diodes, transistors, field effect transistors, and rectifier diodes.

Abstract

 ｐ型不純物がドープされ且つ十分な導電性を有するｐ型シリコン基板１を用意する。基板１の上にｎ型ＡｌIｎＧａNから成るバッファ領域３、ｎ型GａNから成るｎ型窒化物半導体層１３、活性層１４、及びｐ型GａNから成るｐ型窒化物半導体層１５を順次にエピタキシャル成長させる。ｐ型シリコン基板１にバッファ領域３のＧａ等の３族元素Ｇａが拡散し、低抵抗のｐ型拡散領域１ａが生じる。また、ｐ型シリコン基板１とｎ型ＡｌＧａIｎNから成るｎ型バッファ領域３とのヘトロ接合部分にｐ型シリコン基板１のキャリアの輸送を助ける界面準位が生じる。この界面準位によってシリコン基板１のキャリアのｎ型バッファ領域３への輸送効率が高められ、発光ダイオードの駆動電圧が低くなる。

Description

明 細 書
窒化物系半導体素子及びその製造方法
技術分野
[0001] 本発明は、発光ダイオード（LED)、トランジスタ等の窒化物系半導体素子及びその 製造方法に関する。
背景技術
[0002] 窒化物系半導体素子を構成するための基板はサファイア又はシリコンカーバイト又 はシリコン力ら成る。シリコン基板はサファイア基板及びシリコンカーバイト基板に比 ベて切断が容易であり、低コスト化が可能であるという特長を有する。また、シリコン基 板はサファイア基板では得ることできない導電性を得ることができる。このため、シリコ ン基板を電流通路として使用することができる。しかし、シリコン基板と窒化物半導体 との間の電位障壁のために比較的大きい電圧降下が生じ、発光ダイオードの駆動電 圧が比較的高くなる。
[0003] 特開 2002—208729号公報（以下、特許文献 1と言う。 )にシリコン基板における上 記の欠点を解決するための技術が開示されている。この特許文献 1では、 n型シリコ ン基板上に、バッファ層としての A1N (窒化アルミニウム)層、シリコン基板と同一の導 電型を有する n型 InGaN (窒化ガリウムインジウム）層、 n型 GaN (窒化ガリウム）層、 I nGaNから成る活性層、及び p型 GaN層が順次にェピタキシャル成長されている。こ の技術によると、 InGaN層の Inと Ga、及び A1N層の Alがシリコン基板に拡散し、シリ コン基板の表面領域に Gaと Inと A1と Siとから成る合金層即ち金層化合物領域が生じ る。この合金層は、シリコンと A1Nとの間のへテロ接合の電位障壁を下げる機能を有 する。この結果、発光ダイオードに所定の電流を流す時の駆動電圧を低くすることが でき、電力損失が低減し、効率が向上する。
[0004] し力し、このような合金層を形成した場合でも、 A1N層及び n型 InGaN層の Al、 In 及び Gaが n型シリコン基板に拡散する。 Al、 In及び Ga等の 3族元素はシリコンに対し て p型不純物として機能するので、 n型シリコン基板の表面部分に p型領域が形成さ れ、シリコン基板中に pn接合が生じる。この pn接合は約 0. 6Vの順方向電圧降下を 生じさせる。この結果、シリコン基板と窒化物半導体との間の電位障壁は比較的大き ぐ発光ダイオードの電圧降下即ち駆動電圧はサファイア基板を使用した発光ダイォ —ドに比べて 1. 2倍程度高くなる。
[0005] 上述の問題は、 n型シリコン基板とバッファ層との間に合金層が介在していない構造 の半導体素子においても生じる。また、上述の問題は、発光ダイオード以外のシリコン 基板の厚み方向に電流を流す別の半導体素子例えばトランジスタ等においても生じ る。
[0006] 発光ダイオードの別な問題として、光の取り出しと電気的接続との両方を満足する電 極を容易に形成することが困難であるという問題がある。即ち、一般的には発光機能 を有する半導体領域の表面に酸化インジウム（In O )と酸化錫 (ZnO )の混合物（
2 3 2
以下、 ITOと言う。）等の光透過性電極を設け、更に光透過性電極の表面上のほぼ 中央にワイヤ等を接続するための光非透過性のボンディングパッド電極を設ける。光 透過性電極は例えば 10nm程度の厚みの薄い導体膜であるので、ボンディングパッ ド電極の金属材料が光透過性電極に、又は光透過性電極と半導体領域との両方に 拡散し、半導体領域とボンイングパッド電極との間にショットキー障壁が形成される。 このショットキー障壁は発光ダイオードの順方向電流を阻止する機能を有するので、 半導体領域のボンディングパッド電極の下の部分に流れる電流がショットキー障壁に よって抑制され、逆に半導体領域の外周側部分の電流が増大する。従って、ボンデ イングパッド電極の下のショットキー障壁は周知の電流ブロック層と同様な機能を有し 、発光効率の向上に寄与する。周知のように、電流ブロック層とは、活性層の中のボ ンデイングパッド電極に対向する領域に流れる電流を制限する層である。活性層の 中のボンディングパッド電極に対向する領域に流れる電流は周知のように発光効率 に寄与しなレ、無効電流である。
[0007] ところで、既に説明したように、 n型シリコン基板が使用されている発光ダイオードの 順方向駆動電圧は比較的大きい。このように発光ダイオードの順方向駆動電圧が比 較的大きい時には、シリコン基板及び半導体領域における電力損失も大きくなり、こ こでの発熱量も大きくなり、前述のショットキー障壁領域の温度も大きくなり、前述のシ ヨットキー障壁の特性が悪くなり、このショットキー障壁を通るリーク電流が増大し、逆 に外周側部分の電流が減少する。これにより、ショットキー障壁による電流ブロック機 能が低下し、発光効率も低下する。
[0008] ボンディングパッド電極の下部の無効電流を制限するために、ボンディングパッド電 極と半導体領域との間に絶縁性材料から成る周知の電流ブロック層が設けられた発 光ダイオードは、電流ブロック層の働きによって発光効率も向上できる反面、電流ブ ロック層を形成するための特別な工程が必要になり、発光ダイオードが必然的にコス ト高になる。
特許文献 1：特開 2002 - 208729号公報
発明の開示
発明が解決しょうとする課題
[0009] そこで、本発明が解決しょうとする課題は、シリコン基板を使用する窒化物系半導 体素子の電圧降下が大きく且つ駆動電圧が高いことである。 課題を解決するための手段
[0010] 上記課題を解決するための本発明は、導電性を有している p型シリコン基板と、 前記 p型シリコン基板の一方の主面の上に形成され且つ 3族元素を含んでいる n型 窒化物半導体領域と、
前記 n型窒化物半導体領域の上に配置された半導体素子の主要部を形成するた めの主半導体領域と、
前記主半導体領域に接続された第 1の電極と、
前記 p型シリコン基板の他方の主面に接続された第 2の電極と
を備え、前記 p型シリコン基板が前記 n型窒化物半導体領域に隣接する部分に前 記 n型窒化物半導体領域の前記 3族元素が拡散した 3族元素拡散領域を有している ことを特徴とする窒化物系半導体素子に係るものである。
[0011] 前記半導体素子の主要部とは、半導体素子の活性部又は能動部を意味する。また
、前記半導体素子は前記第 1及び第 2の電極の他に更に別の電極を有することがで きる。
[0012] 前記半導体素子として発光ダイオードを構成する時には、前記主半導体領域に少 なくとも活性層と P型窒化物半導体層とを含めることが望ましい。 [0013] 前記半導体素子としてトランジスタを構成する時には、前記主半導体領域に少なく とも p型ベース領域と n型ェミッタ領域とを含めることが望ましい。
[0014] 前記半導体素子として絶縁ゲート型電界効果トランジスタを構成する時には、前記 主半導体領域に少なくとも p型ボディ領域と n型ソース領域とを含めることが望ましい。
[0015] 前記 n型窒化物半導体領域は、該 n型窒化物半導体領域から前記 p型シリコン基板 に向う電流通路を形成することが可能な状態に前記 P型シリコン基板に接触している ことが望ましい。
[0016] 前記 n型窒化物半導体領域は、
化学式 Al In Ga N,
ここで、 a及び bは 0≤a< l、
0≤b< lを満足する数値、
で示される材料に n型不純物が添加されたものであることが望ましい。
[0017] 前記半導体素子は、更に、前記 n型窒化物半導体領域と前記 p型シリコン基板との 間に配置され介在層を備え、この介在層は量子力学的トンネル効果を得ることが可 能な厚みを有し且つ前記 n型窒化物半導体領域よりも大きい抵抗率を有することが 望ましい。
[0018] 前記介在層の材料は、例えば、化学式 Al In Ga N,ここで、 x及び yは 0く x
≤1、 0≤y< l、 0<x + y≤lを満足する数値、で示されるアルミニウムを含む窒化物 半導体であることが望ましレ、。
[0019] 前記半導体素子は、更に、前記 n型窒化物半導体領域と前記主半導体領域との間 に配置された多層構造のバッファ領域を有し、前記多層構造のバッファ領域が、 Al ( アルミニウム）を第 1の割合で含む窒化物半導体から成る複数の第 1の層と、 A1を含 まない又は前記第 1の割合よりも小さい第 2の割合で含む窒化物半導体力 成る複 数の第 2の層とから成り、前記第 1の層と前記第 2の層とが交互に積層されていること が望ましい。
前記 n型窒化物半導体領域を、 AKアルミニウム）を第 1の割合で含む窒化物半導体 力も成る複数の第 1の層と、 A1を含まない又は前記第 1の割合よりも小さい第 2の割 合で含む窒化物半導体から成る複数の第 2の層とから成り、前記第 1の層と前記第 2 の層とが交互に積層されている多層構造のバッファ領域とすることができる。
[0020] 前記多層構造のバッファ領域の前記第 1の層は、化学式 Al M Ga N、ここで、
l
前記 Mは、 In (インジウム）と B (ボロン）とから選択された少なくとも 1種の元素、前記 X 及び yは、 0<x≤l、 0≤y< l、x + y≤lを満足する数値、で示される材料から成り 且つ量子力学的トンネル効果を得ることが可能な厚みを有していることが望ましい。 前記多層構造のバッファ領域の前記第 2の層は、化学式 Al M Ga N、ここで、
a b 1-a-b
前記 Mは In (インジウム）と B (ボロン）とから選択された少なくとも 1種の元素、前記 a及 び bは、 0≤a< l、 0≤b≤l、 a + b≤l、 aく xを満足させる数値、で示される材料から 成ることが望ましい。
[0021] 前記半導体素子として発光ダイオードを構成する時には、前記第 1の電極として前記 p型窒化物半導体層に電気的に接続されたアノード電極を設け、前記第 2の電極とし て力ソード電極を設けることが望ましレ、。
[0022] 前記発光ダイオ-ドの前記第 1の電極を、前記 p型窒化物半導体層に電気的に接続 された光透過性を有する導電膜と、前記導電膜の表面の一部の上に形成された接 続用金属層とで構成することが望ましい。
[0023] 前記発光ダイオ-ドの前記主半導体領域の前記 p型窒化物半導体層と前記導電膜 との間に、 n型窒化物半導体層を配置することができる。
[0024] 前記半導体素子としてトランジスタを構成する時には、前記第 1の電極として前記 n 型ェミッタ領域に電気的に接続されたェミッタ電極を設け、前記第 2の電極としてコレ クタ電極を設け、更に、前記 p型ベース領域に電気的に接続されたベース電極を設け ること力 S望ましレ、。
[0025] 前記半導体素子として絶縁ゲ-ト型電界効果トランジスタを構成する時には、前記第 1の電極として前記 n型ソース領域に電気的に接続されたソース電極を設け、前記第 2 の電極としてドレイン電極を設け、更に、ゲート電極を設けることが望ましい。
[0026] 本発明に従う窒化物系半導体素子を製造するために、
導電性を有してレ、る p型シリコン基板を用意する工程と、
前記 p型シリコン基板上に 3族元素を含んでいる n型窒化物半導体をェピタキシャ ル成長させて n型窒化物半導体領域を得る工程と、 前記 n型窒化物半導体領域の上に窒化物半導体をェピタキシャル成長させて半導 体素子の主要部を形成するための主半導体領域を得る工程と
を設け、前記 n型窒化物半導体領域を得る工程と前記主半導体領域を得る工程の 内の少なくとも一方において、前記 n型窒化物半導体領域の 3族元素を前記 p型シリ コン基板の一部に拡散させることが望ましい。
[0027] 本発明に従う窒化物系半導体素子を製造するために、
導電性を有してレ、る p型シリコン基板を用意する工程と、
前記 p型シリコン基板上に少なくともアルミニウムを含む窒化物半導体をェピタキシ ャル成長させて介在層を得る工程と、
前記介在層の上に 3族元素を含む n型窒化物半導体をェピタキシャル成長させて n 型窒化物半導体領域を得る工程と、
前記 n型窒化物半導体領域の上に半導体素子の主要部を形成するための窒化物 半導体をェピタキシャル成長させて主半導体領域を得る工程と
を設け、前記介在層を得る工程と前記 n型窒化物半導体領域を得る工程と前記主半 導体領域を得る工程の内の少なくとも 1つの工程中に、前記介在層のアルミニウムと 前記 n型窒化物半導体層の 3族元素を前記 p型シリコン基板の一部に拡散させること が望ましい。
発明の効果
[0028] 本発明によれば、主半導体領域の結晶性を良好に保って半導体素子の駆動電圧 の大幅な低減を容易に達成できる。即ち、 n型窒化物半導体領域を使用しているに も拘わらず、これに直接又は前記介在層を介して接触するシリコン基板に従来とは反 対導電型の p型のシリコン基板を用いている。このため、 p型シリコン基板の n型窒化 物半導体領域に隣接する部分に形成された 3族元素の拡散領域が低抵抗の p型領 域となり、 p型シリコン基板内に pn接合が形成されない。この結果、半導体素子の駆 動電圧が低減する。また、 n型窒化物半導体領域と p型シリコン基板とのヘテロ接合 界面に界面準位が存在する。また、量子力学的なトンネル効果を有する介在層を有 する場合には、この介在層を介して n型窒化物半導体領域と p型シリコン基板との間 に界面準位が存在する。前記界面準位は n型窒化物半導体領域と p型シリコン基板 との間の電気伝導に寄与するエネルギー準位である。前記界面準位が存在すること により、 p型シリコン基板内のキャリア（電子）が前記界面準位を経由して n型窒化物 半導体領域に良好に注入される。この結果、 p型シリコン基板と n型窒化物半導体領 域との間のへテロ接合の電位障壁、又は量子力学的トンネル効果を有する介在層を 介した n型窒化物半導体領域と p型シリコン基板との界面の電位障壁が小さくなり、半 導体素子の駆動電圧の大幅な低減が可能となる。駆動電圧が低減すると、半導体素 子の電力損失が少なくなる。また、従来の n型シリコン基板を p型シリコン基板に変更 するという簡単な方法で駆動電圧の低減を達成できる。従って、コストの上昇を伴わ ないで、駆動電圧の低減を図ることができる。
[0029] 本発明の具体例に従う前記発光ダイオ-ドにおいて、前記第 1の電極が前記 p型窒 化物半導体層に電気的に接続された光透過性を有する導電膜と前記導電膜の表面 の一部の上に形成された接続用金属層とから成る場合には、前述したように接続用 金属層と半導体領域との間にショットキー障壁が生じ、このショットキー障壁が発光ダ ィオードの順方向電流を阻止する機能を発揮する。このショットキー障壁を有する発 光ダイオードにおいて、もし、発光ダイオードの電力損失及び発熱が大きと、ショット キー障壁による発光ダイオードの順方向電流の阻止機能が低下する。これに対し、 本発明の具体例に従う発光ダイオードの電力損失及び発熱は小さいので、ショットキ 一障壁による発光ダイオードの順方向電流の阻止機能が低下を抑制することができ 、発光効率が向上する。
図面の簡単な説明
[0030] [図 1]図 1は本発明の実施例 1に従う発光ダイオードを概略的に示す断面図である。
[図 2]図 2は図 1の発光ダイオード及び従来の発光ダイオードの順方向電圧と電流の 関係を示す特性図である。
[図 3]図 3は図 1の発光ダイオードの駆動電圧の低減効果を従来の発光ダイオードと 比較して示すエネルギバンド図である。
[図 4]図 4は本発明の実施例 2に従う発光ダイオードを概略的に示す断面図である。
[図 5]図 5は本発明の実施例 3に従う発光ダイオードを概略的に示す断面図である。
[図 6]図 6は本発明の実施例 4に従う発光ダイオードを概略的に示す断面図である。 [図 7]図 7は本発明の実施例 5に従う発光ダイオードを概略的に示す断面図である。
[図 8]図 8は本発明の実施例 6に従うトランジスタを概略的に示す断面図である。
[図 9]図 9は本発明の実施例 7に従う電界効果トランジスタを概略的に示す断面図で ある。
符号の説明
[0031] 1 p型シリコン基板
3 n型バッファ領域
4, 4a、 4b 主半導体領域
5, 6 第 1及び第 2の電極
11 介在層
発明を実施するための最良の形態
[0032] 次に、本発明の実施形態を図 1一図 9を参照して説明する。
実施例 1
[0033] 図 1に示す本発明の実施例 1に従う半導体素子としての発光ダイオードは、 p型シリ コン基板 1と、 n型窒化物半導体領域としてのバッファ領域 3と、発光ダイオ-ドの主要 部即ち能動部を構成するための主半導体領域 4と、第 1及び第 2の電極 5, 6とを有し ている。 p型シリコン基板 1内には n型半導体領域の 3族元素の拡散領域 laが生じて レ、る。主半導体領域 4はバッファ領域 3上にェピタキシャル成長された n型窒化物半 導体層 13と活性層 14と p型窒化物半導体層 15とから成る。
[0034] p型シリコン基板 1は、本発明の特徴的構成要件であり、この上に n型バッファ領域 3 が配置されているにも拘らず、これとは逆の導電型を有している。このシリコン基板 1 には p型不純物即ちァクセプタ不純物として機能する例えば B (ボロン)等の 3族の元 素が例えば 5 X 1018cm— 3— 5 X 1019cm— 3程度の濃度でドーピングされている。従って 、シリコン基板 1は、 0.0001 Ω ' cm— 0.01 Ω ' cm程度の低い抵抗率を有している導電 性基板であって、第 1及び第 2の電極 5, 6間の電流通路として機能する。また、この シリコン基板 1は、この上のバッファ領域 3、及び主半導体領域 4等の機械的支持基 板として機能することができる厚み、例えば 350nmを有する。
[0035] p型シリコン基板 1の上に配置された n型窒化物半導体領域としてのバッファ領域 3 は、 3族の元素と窒素とから成る n型窒化物半導体、例えば
化学式 Al In Ga N
a b 1- a- b 、
ここで a及び bは 0≤a< l、
0≤b< l、
a + b< l を満足する数値、
で示される窒化物半導体に n型不純物（ドナー不純物）を添加したものから成ることが 望ましレ、。即ち、バッファ領域 3は、 AlInGaN (窒化ガリウム インジウム アルミニウム )、 GaN (窒化ガリウム）、 AlInN (窒化インジウム、アルミニウム）、 AlGaN (窒化ガリウ ム アルミニウム）から選択された材料力 成ることが望ましぐ窒化ガリウム インジゥ ム アルミニウム（AlInGaN)から成ることがより望ましい。前記化学式における aは 0· 1—0. 7、 bは 0. 0001— 0. 5であること力 S望ましレ、。この実施 ί列 1のノくッファ領域 3の 組成は Al In Ga Nである。
0.5 0.01 0.49
[0036] p型シリコン基板 1に 3族元素を含んでいる n型窒化物半導体をェピタキシャル成長 させて n型バッファ領域 3を形成すると、 n型バッファ領域 3の 3族元素が p型シリコン 基板 1に拡散して p型シリコン基板 1と n型バッファ領域 3の界面 2と図 1で点線で示す 位置との間に 3族元素拡散領域 laが生じる。この 3族元素拡散領域 laは p型シリコン 基板 1の 3族元素拡散領域 laが形成されていない部分よりも低い抵抗率の p型半導 体領域である。
[0037] ノ ノファ領域 3は、主としてシリコン基板 1の面方位をこの上に形成する窒化物半導 体領域から成る主半導体領域 4に良好に受け継がせるためのバッファ機能を有する 。このバッファ機能を良好に発揮するために、バッファ領域 3は 10nm以上の厚さを有 していることが望ましい。ただし、バッファ領域 3のクラックを防止するために、バッファ 領域 3の厚みを 500nm以下にするのが望ましレ、。この実施例 1のバッファ領域 3の厚 さは 30nmである。
[0038] 室化物半導体の伝導帯の最低準位とシリコンの価電子帯の最高準位とのエネルギ 一差は、比較的小さい。このため、 n型窒化物半導体から成るバッファ領域 3と p型シ リコン基板 1との界面 2には、周知のタイプ 2或いはタイプ 3と呼ばれているへテロ接合 が形成される。ここで、タイプ 2のへテロ接合とは、エネルギバンド図においてへテロ 接合を形成する 2つの半導体の一方の価電子帯の最高準位が他方の半導体の価電 子帯の最高準位と伝導帯の最低準位との間に位置し且つ一方の伝導帯の最低準位 が他方の伝導帯の最低準位よりも上に位置する接合を言う。また、タイプ 3のへテロ 接合とは、ヘテロ接合を形成する 2つの半導体の一方の価電子帯の最高準位が他 方の半導体の伝導帯の最低準位よりも上に位置する接合を言う。本実施例に従う n 型窒化物系化合物半導体から成るバッファ領域 3と p型シリコン基板 1とのへテロ接合 が上記タイプ 2の場合には、このへテロ接合のエネルギー帯構造を図 3 (B)で示すこ とができる。なお、この図 3 (B)には熱平衡状態における n型バッファ領域 3と p型シリ コン基板 1とのエネルギー帯構造が示されている。図 3 (A) (B)において、 Evは価電 子帯の最高準位を示し、 Ecは伝導帯の最低準位を示し、 Efはフェルミ準位を示す。 また、図 3 (B)の禁止帯に示されている Etは、 p型シリコン基板 1と n型バッファ領域 3 との間のへテロ接合の界面準位を示す。図 3 (B)に示すような上記タイプ 2のへテロ 接合を形成する場合、ヘテロ接合界面 2には多数の界面準位 Etが存在し、 p型シリコ ン基板 1の価電子帯のキヤリァ（電子）はこの界面準位 Etを経由して n型半導体領域 から成るバッファ領域 3の伝導帯に良好に注入される。この結果、 p型シリコン基板 1と n型バッファ領域 3との間のへテロ接合の電位障壁が小さくなり、駆動電圧の大幅な 低減が可能となる。
[0039] タイプ 3のへテロ接合を形成する場合には、 p型シリコン基板 1の価電子帯にあるキヤ リア（電子）が n型半導体領域から成るバッファ領域 3の伝導帯に直接的に注入される 。このため、タイプ 3のへテロ接合を形成する場合にも、 p型シリコン基板 1と n型半導 体領域から成るバッファ領域 3との間のへテロ接合の電位障壁が小さくなり、駆動電 圧の大幅な低減が可能となる。
[0040] 周知のタブルへテロ接合型構造の発光ダイオードのための主半導体領域 4は、バッ ファ領域 3の上に順次に配置されている n型窒化物半導体層 13と活性層 14と p型窒 化物半導体層 15とから成る。なお、主半導体領域 4を発光機能領域又は発光能動領 域と呼ぶこともできる。また、 n型窒化物半導体力 成るバッファ領域 3に主半導体領 域 4の n型窒化物半導体層 13と同一の機能を持たせることによって主半導体領域 4 力も n型窒化物半導体層 13を省くことができる。また、活性層 14を省いて n型窒化物 半導体層 13と p型窒化物半導体層 15とを直接に接触させることができる。
[0041] 主半導体領域 4の n型窒化物半導体層 13は、 n型不純物を無視して次の化学式で 示される材料力 成ることが望ましレ、。
Al In Ga N
x y l-x-y
ここで x及び yは 0≤χ< 1、 0≤y< l、を満足する数値である。
この実施例の n型窒化物半導体層 13は上記化学式における x = 0、y=0に相当す る n型 GaNから成り、厚さ約 2 x mを有する。この n型窒化物半導体層 13を、発光ダイ オードの n型クラッド層と呼ぶこともできるものであり、活性層 14よりも大きいバンドギヤ ップを有する。
[0042] 活性層 14は、次の化学式で示される窒化物半導体力ら成ることが望ましい。
Figure imgf000013_0001
ここで x及び yは 0≤χ< 1、 0≤y< l、を満足する数値である。
この実施例では活性層 14が窒化ガリウム インジウム (InGaN)で形成されている。 なお、図 1では活性層 14力 S1つの層で概略的に示されている力 実際には周知の多 重量子井戸構造を有している。勿論、活性層 14を 1つの層で構成することもできる。ま た、この実施例では活性層 14に導電型決定不純物がドーピングされていなレ、が、 p 型又は n型不純物をドーピングすることができる。
[0043] 活性層 14の上に配置された p型窒化物半導体層 15は、 p型不純物を無視して次の 化学式で示される材料力 成ることが望ましレ、。
Figure imgf000013_0002
ここで χ及び yは 0≤χ< 1、 0≤y< l、を満足する数値である。この実施例では、 p型 窒化物半導体層 15が厚さ 500nmの p型 GaNで形成されている。この p型窒化物半 導体層 15を pクラッド層と呼ぶこともできるものであり、活性層 14よりも大きいバンドギ ヤップを有する。
主半導体領域 4を構成する n型窒化物半導体層 13、活性層 14及び p型窒化物半導 体層 15は、バッファ領域 3を介してシリコン基板 1の上に形成されているので、その結 晶性は比較的良好である。
[0044] アノード電極としての第 1の電極 5は p型窒化物半導体層 15の中央部分に接続され 、力ソード電極としての第 2の電極 6は p型シリコン基板 1の下面に接続されている。な お、第 1の電極 5を接続するために p型窒化物半導体層 15の上にコンタクト用の p型 窒化物半導体層を追加して設け、ここに第 1の電極 5を接続することができる。
[0045] 次に、図 1の発光ダイオードの製造方法を説明する。
まず、ミラ—指数で示す結晶の面方位にぉレ、て（111)面とされた主面を有する p型 シリコン基板 1を用意する。
次に、シリコン基板 1に対して HF系のエッチング液によって周知の水素終端処理を 施す。
[0046] 次に、基板 1を周知の〇MVPE (Organometallic Vapor Phase Epitaxy)即ち有機 金属気相成長装置の反応室に投入し、例えば 1170°Cまで昇温する。次に、 1170 °Cで 10分間のザ-マルクリーニングを行って、基板 1の表面の酸化膜を取り除いた後 、 1000°C以上の所定温度、例えば 1000— 1100°Cとし、しかる後 OMVPE法によつ てシリコン基板 1の上に n型窒化ガリウム インジウム アルミニウム（AlInGaN)力 な るバッファ領域 3をェピタキシャル成長させる。バッファ領域 3が n型窒化ガリウム イン ジゥム アルミニウム (AlInGaN)力 成る場合は、反応室に所定の割合で周知のトリ メチルアルミニウムガス（以下、 TMAと言う。）とトリメチルインジウムガス（以下、 TMIと 言う。）とトリメチルガリウムガス（以下、 TMGと言う。）とアンモニアガスとシランガス（Si H )とを導入する。シランガス（SiH )の Si (シリコン）は n型不純物として機能する。
4 4
[0047] 次に、バッファ領域 3上に周知のェピタキシャル成長法によって n型窒化物半導体 層 13と活性層 14と p型窒化物半導体層 15とを順次に形成し、主半導体領域 4を得る 。例えば、 n型 GaNから成る n型窒化物半導体層 13を形成するために、基板 1の温 度を例えば 1000— 1110°Cとし、例えば、 TMGとシラン（SiH )とアンモニアとを所
4
定の割合で反応室に供給する。これにより 2 μ mの厚さの n型 GaNから成る n型窒化 物半導体層 13が得られる。この n型窒化物半導体層 13の n型不純物濃度は例えば 3 X 1018cm— 3であり、シリコン基板 1の不純物濃度よりは低レ、。 n型窒化物半導体層 1 3の形成開始時には、この下のバッファ領域 3の結晶性は良好に保たれているので、 主半導体領域 4の n型窒化物半導体層 13はバッファ領域 3の結晶性を受け継いだ良 好な結晶性を有する。 [0048] 次に、 n型クラッド層として機能する n型窒化物半導体層 13の上に、周知の多重量 子井戸構造の活性層 14を形成する。図 1では図示を簡略化するために多重量子井 戸構造の活性層 14が 1つの層で示されているが、実際には複数の障壁層と複数の 井戸層とから成り、障壁層と井戸層とが交互に例えば 4回繰返して配置されている。 この活性層 14を形成する時には、 n型 GaN層力 成る n型窒化物半導体層 13の形 成後に、 OMVPE装置の反応室へのガスの供給を停止して基板 1の温度を 800°Cま で下げ、しかる後、 TMGと TMIとアンモニアとを反応室に所定の割合で供給し、例 えば In Ga N力も成り且つ厚み 13nmを有している障壁層を形成し、次に、 TMI の割合を変えて例えば In Ga N力 成り且つ例えば厚み 3nmを有している井戸層 を形成する。この障壁層及び井戸層の形成を例えば 4回繰り返すことによって多重量 子井戸構造の活性層 14が得られる。活性層 14はこの下の n型窒化物半導体層 13 の結晶性を受け継いで、良好な結晶性を有する。なお、活性層 14に例えば p型の不 純物をドーピングすることができる。
[0049] 次に、シリコン基板 1の温度を 1000— 1110°Cまで上げ、 OMVPE装置の反応室内 に、例えばトリメチルガリウムガス（TMG)とアンモニアガスとビスシクロペンタジェニル マグネシウムガス（以下、 Cp Mgと言う。）とを所定の割合で供給し、活性層 14上に厚 さ約 500nmの p型 GaNからなる p型窒化物半導体層 15を形成する。マグネシウム（Mg )は例えば 3 X 1018cm— 3の濃度に導入され、 p型不純物として機能している。
[0050] 次に、第 1及び第 2の電極 5を周知の真空蒸着法によって形成し、発光ダイオード を完成させる。
[0051] 図 2の特性線 Aは上述の実施例 1に従う発光ダイオードに、第 1の電極 5が正、第 2 の電極 6が負の順方向電圧を印加した時、この発光ダイオードに流れる電流を示す。 図 2の Bの特性線は、基板 1を前記特許文献 1と同様に n型シリコン基板を有する従 来の発光ダイオードに順方向電圧を印加した時の発光ダイオードの電流を示す。こ の図 2から明らかなように、 20mAの電流を発光ダイオードに流すために必要な駆動 電圧は、特性線 Aの時には 3.36Vであり、特性線 Bの時には 3.98Vである。従って、基 板 1の導電型を従来の n型から p型に変更するという極めて簡単な方法によって 20mA の電流を流すための駆動電圧を 0.62V低下させることができる。 [0052] 次に図 3のエネルギバンド図を参照して本実施例の効果を説明する。図 3 (A)には 比較のために従来技術に従うヘテロ接合のエネルギバンド状態が示され、図 3 (B)に は本発明に従うヘテロ接合のエネルギバンド状態が示されている。
[0053] 図 3 (A)に示す従来技術に従うヘテロ接合は、 n型シリコン基板 (n— Si)とここに直接 にェピタキシャル成長をさせた n型窒化物系半導体 (AlInGaN)とから成る。この図 3 (A)のへテロ接合では、 n型シリコン基板（n-Si)に n型窒化物系半導体 (AlInGaN) の 3族元素、例えば Gaの拡散によって n型シリコン基板 (n— Si)内に p型半導体領域 が形成され、 n型シリコン基板内に pn接合が形成されるので、比較的高い高さ A Eb を有する電位障壁が生じる。このために、ヘテロ接合を含む半導体素子の駆動電圧 が比較的大きくなる。
[0054] これに対して、図 3 (B)に示す本発明の実施例に従う p型シリコン基板 1と n型窒化 物系半導体 (AlInGaN)力 成る n型バッファ領域 3とのへテロ接合では、 p型シリコン 基板 1に 3族元素、例えば Ga、 Al、 Inから選択された 1つ又は複数、が拡散しても、 3 族元素はシリコンに対して p型不純物であるので、 p型シリコン基板 1内に pn接合が形 成されない。この結果、ヘテロ接合の電位障壁は比較的低い。また、このへテロ接合 の界面 2に多数の界面準位 Etが存在している。この界面準位 Etは、エネルギバンド 図において p型シリコン基板 1の価電子帯の最高準位と n型バッファ領域 3の伝導帯 の最低準位との間に位置し、ヘテロ接合の界面 2での電子及び正孔の発生及び再 結合を高める機能を有する。この界面準位 Etを含む界面 2及びこの近傍領域を、電 子及び正孔の発生及び再結合の促進領域と呼ぶことができる。また、 3族元素拡散 領域 laを電子及び正孔の発生及び再結合の促進領域と呼ぶこともできる。本実施 例では、図 3 (B)で界面 2の右側に示されている p型シリコン基板 1内のキャリア（電子 )が界面準位 Etを経由して界面 2の左側に示されている n型バッファ領域 3に良好に 注入される。これにより、キヤリャが p型シリコン基板 1から n型バッファ領域 3へ効率的 に輸送される。この結果、 p型シリコン基板 1内の電子に対する p型シリコン基板 1と n 型バッファ領域 3との間のへテロ接合の電位障壁は比較的小さくなり、発光ダイォー ドの順方向の駆動電圧の大幅な低減が可能となる。
[0055] 上述のように、本実施例によれば、主半導体領域 4の結晶性を良好に保ちつつ発 光ダイオードの駆動電圧の大幅な低減を容易に達成できる。駆動電圧が低減すると、 発光ダイオードの電力損失が少なくなる。
また、従来の n型シリコン基板を p型シリコン基板 1に変更するとレ、う簡単な方法で駆 動電圧の低減を達成できる。従って、コストの上昇を伴わないで、駆動電圧の低減を 図ること力 Sできる。
実施例 2
[0056] 次に、図 4に示す実施例 2の発光ダイオードを説明する。但し、図 4及び後述する図
5—図 9において図 1と実質的に同一の部分には同一の符号を付してその説明を省 略する。
[0057] 図 4の発光ダイオードは、図 1のバッファ領域 3に多層構造のバッファ領域 20を付加 した変形バッファ領域 3aを設け、この他は図 1と同一に構成したものである。図 4の変 形バッファ領域 3aは、図 1と同一に形成された n型窒化ガリウム インジウム アルミ二 ゥム （AlInGaN)から成る n型バッファ領域 3の上に、多層構造バッファ領域 20を配 置することによって構成されている。図 4の多層構造バッファ領域 20は、繰返して交 互に配置された複数の第 1の層 21と複数の第 2の層 22とによって構成されている。 複数の第 1の層 21は A1 (アルミニウム）を第 1の割合で含む窒化物半導体から成る。 複数の第 2の層 22は A1を含まない又は前記第 1の割合よりも小さい第 2の割合で含 む窒化物半導体から成る。
[0058] 前記第 1の層 21は、 n型不純物を無視して次の化学式で示される窒化物半導体か らなることが望ましい。
Al M Ga N
ここで、前記 Mは、 In (インジウム）と B (ボロン）とから選択された少なくとも 1種の元素 、前記 X及び yは、 0< x≤l、 0≤y< l , x+y≤ 1を満足する数値である。
前記第 1の層 21は、量子力学的トンネル効果を得ることが可能な厚み、例えば 1一 1 Onmを有していることが望ましレ、。なお、この実施例の第 1の層 21は n型 A1Nから成り 、 n型不純物として Si (シリコン）を含んでいる。しかし、第 1の層 21は n型不純物を含ま なレ、非ドープの窒化物半導体であってもよレ、。
[0059] 前記第 2の層 22は、 n型不純物を無視して次の化学式で示される窒化物半導体か らなることが望ましい。
Al M Ga N
a b 1- a- b
ここで、前記 Mは In (インジウム）と B (ボロン）とから選択された少なくとも 1種の元素、 前記 a及び bは、 0≤a< l , 0≤b≤l、 a + b≤l, aく xを満足させる数値である。 この第 2の層 22の n型不純物としてのシリコン（Si)を添カ卩することが望ましい。また、 この第 2の層 22は n型バッファ領域 3と同一の窒化物半導体で形成することが望まし く、この実施例では n型 GaNからなる。なお、第 2の層 22の厚みは第 1の層 21よいも 厚く且つ量子力学的なトンネル効果が発生しない厚みであり且つ 10 μ m以上である ことが望ましい。しかし、第 2の層 22を量子力学的なトンネル効果が得られる厚みとす ること、又は第 1の層 21と同一の厚さとすることもできる。
[0060] 変形バッファ領域 3aの多層構造のバッファ領域 20を形成する時には、下側の n型バ ッファ領域 3の形成後に、反応室に例えば TMA (トリメチルアルミニウム）を 50 μ mol /minとシラン（SiH )を 20nmol/minとアンモニアを 0.14mol/minの割合で流して、厚
4
さ 5nmの A1N力 成る第 1の層 21をェピタキシャル成長させる。その後、 TMAの供給 を止め、シランとアンモニアの供給は継続し、これ等と共に TMGを 50 i mol/minの 割合で流して厚さ 25nmの GaNから成る第 2の層 22をェピタキシャル成長させる。第 1 及び第 2の層 21 , 22の形成工程を 20回繰返して多層構造のバッファ領域 20を得る 。図 4では図示を簡単にするために第 1及び第 2の層 21 , 22がそれぞれ 4層のみ示 されている。
[0061] 図 4に示すように多層構造のバッファ領域 20を追加するとバッファ領域 3aの最上面 の平坦性が改善される。
なお、図 4においてバッファ領域 3を省き、多層構造のバッファ領域 20を p型シリコン 基板 1に直接に接触させることもできる。即ち、図 1、及び図 6—図 9のバッファ領域 3 の代わりに図 4の多層構造のバッファ領域 20を設けることができる。バッファ領域 3の 代わりに図 4の多層構造のバッファ領域 20を設ける場合には、第 1及び第 2の層 21， 22の両方に n型不純物を添カ卩することが望ましレ、
実施例 3
[0062] 図 5に示す実施例 3の発光ダイオードは、図 1の p型シリコン基板 1と n型バッファ領 域 3との間にアルミニウムを含む窒化物半導体力 成る介在層 11を配置し、且つ n型 バッファ領域 3を n型クラッド層として兼用した他は図 1と同一に構成したものである。 図 5では介在層 11と n型バッファ領域 3との組合せが変形バッファ領域 3bとして示さ れ、活性層 14と InGaNから成る p型窒化物半導体領域 15aとの組合せが主半導体領 域 4aとして示されている。
[0063] 介在層 11は、次の化学式で示される窒化物半導体からなることが望ましレ、。
Al In Ga N,
x y l-x-y
ここで、 x及び yは 0<x≤l、 0≤y< l、 0く x+y≤ 1を満足する数値である。この実 施例 3では、介在層 11に n型不純物が含まれていなレ、。しかし、介在層 11に n型不 純物を含めることもできる。
[0064] 介在層 11は、 n型バッファ領域 3の抵抗率よりも高い抵抗率を有する膜である。しか し、この介在層 11は量子力学的トンネル効果を得ることができる例えば 1一 10nm、望 ましくは 2— 3nm程度の厚さを有する。このため、 n型窒化物半導体領域から成る n型 ノくッファ領域 3と p型シリコン基板 1との間の導電性に対して介在層 11を実質的に無 視できる。従って、 p型シリコン基板 1内のキャリア（電子）は、 n型バッファ領域 3と p型 シリコン基板 1との間のへテロ接合界面に存在する界面準位 Etを経由して n型窒化 物半導体領域から成る n型バッファ領域 3に良好に注入される。この結果、実施例 1と 同様に、 p型シリコン基板 1と n型バッファ領域 3との間のへテロ接合の電位障壁が小 さくなり、発光ダイオードの駆動電圧の大幅な低減が可能となる。介在層 11は、これ と p型シリコン基板との間の格子定数の差力 S、N型バッファ層 3又は主半導体領域 4と P型シリコン基板 1との間の格子定数の差よりも小さい材料であることが特性上望まし レ、。また、介在層 11は、これと P型シリコン基板 1との間の熱膨張係数の差力 N型バ ッファ層 3又は主半導体領域 4と P型シリコン基板 1との間の熱膨張係数の差よりも小 さレ、材料であることが特性上望ましレ、。
実施例 4
[0065] 図 6に示す実施例 4の発光ダイオードは、変形された第 1の電極 5aを有し、この他 は図 1と同一に構成されている。
[0066] 図 6の第 1の電極 5aは、主半導体領域 4の表面即ち p型窒化物半導体層 15の表面 のほぼ全体に形成された酸化インジウム（In O )と酸化錫（Zn〇 ）の混合物即ち IT
2 3 2
〇等から成る光透過性導電膜 51と、この導電膜 51の表面上のほぼ中央部分に形成 されたボンディングパッド電極と呼ぶこともできる接続用金属層 52とから成る。
[0067] 光透過性導電膜 51は lOnm程度の厚みを有し、 p型窒化物半導体層 15に抵抗性 接触している。接続用金属層 52は、 Ni (ニッケル）、 Au (金）、 Al (アルミニウム）等の 金属から成り、図示されてレ、なレ、ワイヤのボンディングを許す厚みに形成されてレ、る 。この接続用金属層 52は導電膜 51よりも厚いので、主半導体領域 4で発生した光を 実質的に透過させない。図示はされていないが、接続用金属層 52の形成時又はこ の後の工程で接続用金属層 52の金属が導電膜 51又は導電膜 51と主半導体領域 4 の表面の一部に拡散した領域が存在し、金属層 52と主半導体領域 4との間にショット キー障壁が形成されている。
[0068] 第 1の電極 5aの電位が第 2の電極 6の電位よりも高い順方向電圧が第 1及び第 2の 電極 5a、 6間に印加されている時には、導電性膜 51から主半導体領域 4に電流が流 れ込む。接続用金属層 52は主半導体領域 4にショットキー接触しているので、ショット キー障壁によって電流が抑制され、接続用金属層 52と主半導体領域 4との間のショ ットキー障壁を介して電流がほとんど流れない。このため、導電性膜 51から主半導体 領域 4の外周側部分に流入する電流成分が第 1及び第 2の電極 5a、 6間の電流の大 部分を占める。主半導体領域 4の外周側部分を流れる電流に基づいて発生した光は 光不透過性の接続用金属層 52に妨害されずに光透過性導電膜 51の上方に取り出 される。
[0069] 既に説明したように、ショットキー障壁は温度の上昇に従って劣化し、ショットキー障 壁を通るリーク電流が大きくなる。図 6の実施例 4の発光ダイオードは図 1の実施例 1 の発光ダイオードと同様に p型シリコン基板 1を使用して構成したものであるので、実 施例 1と同様に順方向の駆動電圧が比較的小さ 電力損失及び発熱が従来の n型 シリコン基板を使用していたものに比べて小さい。このため、シリコン基板 1及び主半 導体領域 4の発熱に基づく接続用金属層 52と主半導体領域 4との間のショットキー 障壁の劣化が抑制され、ショットキー障壁を通る電流が少なくなる。この結果、第 1及 び第 2の電極 5a、 6間の電流が従来の n型シリコン基板を使用した発光ダイオードと 同一の場合には、全電流に対する主半導体領域 4の外周側部分を流れる電流の割 合が大きくなり、発光効率が従来の n型シリコン基板を使用した発光ダイオードのそ れよりも大きくなる。また、図 6の主半導体領域 4及びシリコン基板 1の発熱が従来の n 型シリコン基板を使用した発光ダイオードの発熱と同一でよい場合には、従来よりも 大きな電流を主半導体領域 4の外周側部分に流すことができ、発光効率が大きくなる また、実施例 4ではショットキー障壁が従来の電流ブロック層と同様に機能するので 、電流ブロック層が独立に設けられていなレ、。従って、電流ブロック層を形成するため の特別な工程が不要であり、発光ダイオードのコストの上昇を招かない。
この実施例 4においても、 p型シリコン基板 1に基づく効果が実施例 1同様に得られる
[0070] 図 6の変形された第 1の電極 5aの構成を図 4及び図 5に示す実施例 2及び 3の発光 ダイオードにも適用できる。
実施例 5
[0071] 図 7に示す実施例 5の発光ダイオードは、図 6の実施例 4の発光ダイオードの第 1の 電極 5aと主半導体領域 4との間に n型補助窒化物半導体層 53を付加し、この他は図 6と同一に構成したものである。 n型補助窒化物半導体層 53は n型不純物を無視して 次の化学式で示される材料からなることが望ましい。
Al In Ga N、
χ y 1- x - y
ここで、 x及び yは 0≤χ< 1、 0≤y< lを満足する数値である。
図 7の実施例 5の n型補助窒化物半導体層 53は上記化学式において x = 0、y=0 に相当する n型 GaNから成る。
[0072] 図 7で付加された n型補助窒化物半導体層 53の一方の主面は p型窒化物半導体 層 15に接触し、他方の主面は光透過性導電膜 51に接触している。光透過性導電膜 51が ITOから成る場合は、 ITOが n型半導体と同様な特性を有するので、導電膜 51 と n型補助窒化物半導体層 53とのォーミック接触の抵抗値が極めて低くなり、ここで の電力損失が小さくなり、順方向駆動電圧が更に低くなり、発光効率が向上する。
[0073] n型補助窒化物半導体層 53と p型窒化物半導体層 15との間の pn接合が順方向電 流を妨害することを防ぐために、 n型補助窒化物半導体層 53の厚みを1ー3011111、よ り好ましくは 5— 10nmにすることが望ましい。また、 n型補助窒化物半導体層 53の厚 みは量子力学的トンネル効果が得られる厚みであることが望ましい。
[0074] 図 7の第 1及び第 2の電極 5a、 6間に順方向電圧を印加すると、導電膜 51から n型 補助窒化物半導体層 53を介して p型窒化物半導体層 15に電流が流れ込む。この実 施例 5では、 n型補助窒化物半導体層 53を介した状態での p型補助窒化物半導体 層 15と導電膜 51との間の順方向電圧降下が図 6の p型補助窒化物半導体層 15と導 電膜 51との間の順方向電圧降下よりも小さい。従って、順方向駆動電圧を下げること が可能になり、発光効率が向上する。
[0075] 図 7の第 1の電極 5aの構造及び n型補助窒化物半導体層 53を図 4及び図 5の実施 例 2及び 3にも適用できる。
実施例 6
[0076] 図 8に示す実施例 6のトランジスタは、図 1の発光ダイオードのための主半導体領域 4をトランジスタのための主半導体領域 4bに置き換え、この他は図 1と同一に構成し たものである。この図 8において、主半導体領域 4bの n型 GaNから成る n型窒化物半 導体領域 13、及びこれよりも下側の構成は図 1と同一である。トランジスタを構成する ために主半導体領域 4bは、コレクタ領域として機能する n型窒化物半導体領域 13の 他に、この上にェピタキシャル成長された p型窒化物半導体から成るベース領域 31と この上にェピタキシャル成長された n型窒化物半導体力 成るェミッタ領域 32を有す る。ベース領域 31にはベース電極 33が接続され、ェミッタ領域 32には第 1の電極と してのェミッタ電極 34が接続されている。 p型シリコン基板 1の下面の第 2の電極 6は コレクタ電極として機能する。
[0077] 図 8のトランジスタは npn型トランジスタであるので、これをオン駆動する時には、コ レクタ電極としての第 2の電極 6を最も高い電位とし、第 2の電極 6側からェミッタ電極 34側に向って電流を流す。このトランジスタにおいても、 2つの電極 6, 34間のオン 時の電圧降下を図 1と同様に低減することができる。
実施例 7
[0078] 図 9に示す実施例 7の絶縁ゲート型電界効果トランジスタは、図 1の発光ダイオード のための主半導体領域 4を電界効果トランジスタのための主半導体領域 4cに置き換 え、この他は図 1と同一に構成したものである。図 9の主半導体領域 4cには図 1と同 一の n型 GaNから成る n型窒化物半導体領域 13が設けられている。図 9において、 n 型窒化物半導体領域 13はドレイン領域として機能する。 n型窒化物半導体領域 13 の中には p型不純物を導入することによって p型窒化物半導体力 成るボディ領域 41 が設けられ、このボディ領域 41の中に n型不純物を導入することによって n型窒化物 半導体から成るソース領域 42が設けられている。ソース領域 42とドレイン領域として の n型窒化物半導体領域 13との間のボディ領域 41の表面上に絶縁膜 43を介してゲ ート電極 44が配置されている。ソース領域 42には第 1の電極としてのソース電極 45 が接続されている。 p型シリコン基板 1の下面の第 2の電極 6はドレイン電極として機 能する。
[0079] 図 9の電界効果トランジスタにおいても、オン駆動時におけるソース電極 45とドレイ ン電極 6間の電圧降下が小さくなる。
[0080] 本発明は上述の実施例に限定されるものでなぐ例えば次の変形が可能なもので める。
(1)図 6及び図 7の発光ダイオードのバッファ領域 3、図 8のトランジスタのバッファ領 域 3、及び図 9の電界効果トランジスタのバッファ領域 3を、図 4のバッファ領域 3a、又 は図 5のバッファ領域 3bに置き換えることができる。
(2)図 6、図 7、図 8及び図 9において n型窒化物半導体層 13を省き、 図 6及び図 7 の発光ダイオードの第 2の層 22を nクラッド層として兼用すること、図 8のバッファ領域 3をコレクタ領域として兼用すること、及び図 9のバッファ領域 3をドレイン領域として兼 用すること力 Sできる。
(3)図 4、図 6、図 7図 8、及び図 9において、バッファ領域 3と p型シリコン基板 1との間 に図 5と同様な A1N等からなる量子力学的トンネル効果を有する介在層 11を配置す ることができる。即ち、図 4、図 6、図 7図 8、及び図 9において鎖線 11 'と p型シリコン 基板 1との間を A1N等からなる量子力学的トンネル効果を有する介在層とすることが できる。
(4)各実施例のバッファ領域 3, 3a、 3bに更に別の半導体層を付加することができる (5)各実施形態では、バッファ領域 3， 3a、 3bに Inが含まれているが、 Inを含まない 層とすることができる。
(6)本発明を、 pn接合を有する整流ダイオードやショットキバリア電極を有するショッ トキバリアダイオードに適用することができる。また、基板 1の厚さ方向に電流が流れ る全ての半導体素子に本発明を適用することができる。 産業上の利用可能性
本発明は発光ダイオード、トランジスタ、及び電界効果トランジスタ及び整流ダイォ ード等の半導体素子に利用可能なものである。

Claims

請求の範囲
[1] 導電性を有している p型シリコン基板と、
前記 p型シリコン基板の一方の主面の上に形成され且つ 3族元素を含んでいる n型 窒化物半導体領域と、
前記 n型窒化物半導体領域の上に配置された半導体素子の主要部を形成するた めの主半導体領域と、
前記主半導体領域に接続された第 1の電極と、
前記 p型シリコン基板の他方の主面に接続された第 2の電極と
を備え、前記 p型シリコン基板が前記 n型窒化物半導体領域に隣接する部分に前 記 n型窒化物半導体領域の前記 3族元素が拡散した 3族元素拡散領域を有している ことを特徴とする窒化物系半導体素子。
[2] 前記 n型窒化物半導体領域は、該 n型窒化物半導体領域から前記 p型シリコン基板 に向う電流通路を形成することが可能な状態に前記 P型シリコン基板に接触している ことを特徴とする請求項 1記載の窒化物系半導体素子。
[3] 前記 n型窒化物半導体領域は
化学式 Al In Ga N,
a b 1 - a - b
ここで、 a及び bは 0≤a< l、
0≤b< l
を満足する数値、
で示される材料に n型不純物が添加されたものであることを特徴とする請求項 1記載 の窒化物系半導体素子。
[4] 更に、前記 n型窒化物半導体領域と前記 p型シリコン基板との間に配置され且つ量 子力学的トンネル効果を得ることが可能な厚みを有し且つ前記 n型窒化物半導体領 域よりも大きい抵抗率を有する材料で形成されている介在層を備えていることを特徴 とする請求項 1記載の室化物系半導体素子。
[5] 前記介在層の材料は、アルミニウムを含む窒化物半導体であることを特徴とする請 求項 4記載の窒化物系半導体素子。
[6] 前記 n型窒化物半導体領域は ィ匕学式 Al In Ga N,
a b 1- a- b
ここで、 a及び bは 0≤a< l、
0≤b< l、
を満足する数値、
で示される材料に n型不純物が添加されたものであり、
前記介在層は、
ィ匕学式 Al In Ga N，
x y l-x-y
ここで、 χ及び yは 0<χ≤1、
0≤y< l、
0<x+y≤l、
a<x
を満足する数値、
で示される材料から成ることを特徴とする請求項 5記載の窒化物系半導体素子。
[7] 更に、前記 n型窒化物半導体領域と前記主半導体領域との間に配置された多層構 造のバッファ領域を有し、前記多層構造のバッファ領域が、 A1 (アルミニウム）を第 1 の割合で含む窒化物半導体力 成る複数の第 1の層と、 A1を含まない又は前記第 1 の割合よりも小さい第 2の割合で含む窒化物半導体力 成る複数の第 2の層とから成 り、前記第 1の層と前記第 2の層とが交互に積層されていることを特徴とする請求項 1 記載の窒化物系半導体素子。
[8] 前記 n型窒化物半導体領域は、 A1 (アルミニウム）を第 1の割合で含む窒化物半導 体から成る複数の第 1の層と、 A1を含まない又は前記第 1の割合よりも小さい第 2の 割合で含む窒化物半導体から成る複数の第 2の層とから成り、前記第 1の層と前記第 2の層とが交互に積層されている多層構造のバッファ領域であることを特徴とする請 求項 1記載の窒化物系半導体素子。
[9] 前記第 1の層は
化学式 Al M Ga N
X y l-x-y
ここで、前記 Mは、 In (インジウム）と B (ボロン）とから選択された少なくとも 1種の元素 前記 x及び yは、 0 < χ≤1、
0≤y< l、
x + y≤l
を満足する数値、
で示される材料力 成り且つ量子力学的トンネル効果を得ることが可能な厚みを有し ており、
前記第 2の層は、
化学式 Al M Ga N
a b 1- a- b
ここで、前記 Mは In (インジウム）と B (ボロン）とから選択された少なくとも 1 種の元素、
前記 a及び bは、 0≤a< l、
0≤b≤l、
a + b≤l、
a< x
を満足させる数値、
で示される材料から成ることを特徴とする請求項 7又は 8記載の窒化物系半導体素子
[10] 前記主半導体領域は発光ダイオードを形成するための領域であって、少なくとも活 性層とこの活性層の上に配置された p型窒化物半導体層とを有しており、前記第 1の 電極は前記 p型窒化物半導体層に電気的に接続されたアノード電極であり、前記第 2の電極は力ソード電極であることを特徴とする請求項 1記載の窒化物系半導体素子
[11] 前記第 1の電極は前記 p型窒化物半導体層に電気的に接続された光透過性を有 する導電膜と、前記導電膜の表面の一部の上に形成された接続用金属層とから成る ことを特徴とする請求項 10記載の窒化物系半導体素子。
[12] 前記主半導体領域は、更に、前記 p型窒化物半導体層の上に配置された n型窒化 物半導体層とを有し、
前記導電膜は前記 n型窒化物半導体層に接続されてレ、ることを特徴とする請求項 11記載の窒化物系半導体素子。
[13] 前記主半導体領域はトランジスタを構成するための領域であって、少なくとも p型べ ース領域と n型ェミッタ領域とを有し、前記第 1の電極は前記 n型ェミッタ領域に電気 的に接続されたェミッタ電極であり、前記第 2の電極はコレクタ電極であり、更に、前 記 p型ベース領域に電気的に接続されたベース電極を有していることを特徴とする請 求項 1乃至 8のいずれかに記載の窒化物系半導体素子。
[14] 前記主半導体領域は絶縁ゲート型電界効果トランジスタを構成するための領域であ つて、少なくとも p型ボディ領域と該 p型ボディ領域に隣接配置された n型ソース領域と を有し、前記第 1の電極は前記 n型ソース領域に電気的に接続されたソース電極であり 、前記第 2の電極はドレイン電極であり、更に、ゲート電極を有していることを特徴とす る請求項 1記載の窒化物系半導体素子。
[15] 導電性を有してレ、る p型シリコン基板を用意する工程と、
前記 p型シリコン基板上に 3族元素を含んでいる n型窒化物半導体をェピタキシャ ル成長させて n型窒化物半導体領域を得る工程と、
前記 n型窒化物半導体領域の上に窒化物半導体をェピタキシャル成長させて半導 体素子の主要部を形成するための主半導体領域を得る工程と
を有し、前記 n型窒化物半導体領域を得る工程と前記主半導体領域を得る工程の内 の少なくとも一方において、前記 n型窒化物半導体領域の 3族元素を前記 p型シリコ ン基板の一部に拡散させることを特徴とする窒化物系半導体素子の製造方法。
[16] 導電性を有してレ、る p型シリコン基板を用意する工程と、
前記 p型シリコン基板上に少なくともアルミニウムを含む窒化物半導体をェピタキシ ャル成長させて介在層を得る工程と、
前記介在層の上に 3族元素を含む n型窒化物半導体をェピタキシャル成長させて n 型窒化物半導体領域を得る工程と、
前記 n型窒化物半導体領域の上に半導体素子の主要部を形成するための窒化物 半導体をェピタキシャル成長させて主半導体領域を得る工程と
を有し、前記介在層を得る工程と前記 n型窒化物半導体領域を得る工程と前記主半 導体領域を得る工程の内の少なくとも 1つの工程中に、前記介在層のアルミニウムと 前記 n型窒化物半導体領域の 3族元素を前記 p型シリコン基板の一部に拡散させる ことを特徴とする窒化物系半導体素子の製造方法。
PCT/JP2004/013820 2003-09-24 2004-09-22 窒化物系半導体素子及びその製造方法 WO2005029588A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005514104A JP4168284B2 (ja) 2003-09-24 2004-09-22 窒化物系半導体素子
CN2004800249131A CN1846310B (zh) 2003-09-24 2004-09-22 氮化物半导体元件及其制造方法
US11/378,963 US7671375B2 (en) 2003-09-24 2006-03-17 Nitride-based semiconductor device of reduced voltage drop, and method of fabrication

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003-331882 2003-09-24
JP2003331882 2003-09-24
JP2004092211 2004-03-26
JP2004-092211 2004-03-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/378,963 Continuation US7671375B2 (en) 2003-09-24 2006-03-17 Nitride-based semiconductor device of reduced voltage drop, and method of fabrication

Publications (1)

Publication Number Publication Date
WO2005029588A1 true WO2005029588A1 (ja) 2005-03-31

Family

ID=34380360

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/013820 WO2005029588A1 (ja) 2003-09-24 2004-09-22 窒化物系半導体素子及びその製造方法

Country Status (5)

Country Link
US (1) US7671375B2 (ja)
JP (1) JP4168284B2 (ja)
CN (1) CN1846310B (ja)
TW (1) TWI240439B (ja)
WO (1) WO2005029588A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351870A (ja) * 2005-06-16 2006-12-28 Hitachi Cable Ltd 半導体エピタキシャルウェハ
JP2007059873A (ja) * 2005-07-26 2007-03-08 Sharp Corp 半導体発光素子及びその製造方法
WO2007086345A1 (ja) * 2006-01-30 2007-08-02 Sanken Electric Co., Ltd. 半導体発光装置及びその製造方法
JP2007273649A (ja) * 2006-03-30 2007-10-18 Eudyna Devices Inc 半導体装置および半導体装置製造用基板並びにその製造方法
JP2008004587A (ja) * 2006-06-20 2008-01-10 Sharp Corp 半導体発光素子及びその製造方法並びに化合物半導体発光ダイオード
EP1881535A1 (en) * 2005-05-02 2008-01-23 Nichia Corporation Nitride based semiconductor element and method for fabricating the same
JP2008235709A (ja) * 2007-03-22 2008-10-02 Furukawa Electric Co Ltd:The 半導体デバイス
JP2009521103A (ja) * 2005-12-23 2009-05-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 電流拡大層を有する発光ダイオードチップおよび発光ダイオードチップの製造方法
WO2011007483A1 (ja) * 2009-07-14 2011-01-20 日本電気株式会社 縦型トランジスタ及びその製造方法、並びに半導体装置
JP2013033778A (ja) * 2011-07-29 2013-02-14 Sumitomo Chemical Co Ltd 半導体基板および電子デバイス
JP2013045925A (ja) * 2011-08-25 2013-03-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JP2013149985A (ja) * 2013-02-25 2013-08-01 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
US8581280B2 (en) 2006-01-27 2013-11-12 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4963816B2 (ja) 2005-04-21 2012-06-27 シャープ株式会社 窒化物系半導体素子の製造方法および発光素子
US8101961B2 (en) * 2006-01-25 2012-01-24 Cree, Inc. Transparent ohmic contacts on light emitting diodes with growth substrates
EP2135290A4 (en) * 2007-04-09 2011-04-27 Univ California LOW-RESISTANCE TUNNEL EFFECT JUNCTIONS FOR HIGH-PERFORMANCE TANDEM SOLAR CELLS
US9484499B2 (en) * 2007-04-20 2016-11-01 Cree, Inc. Transparent ohmic contacts on light emitting diodes with carrier substrates
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
TWI497745B (zh) 2008-08-06 2015-08-21 Epistar Corp 發光元件
DE102010027411A1 (de) * 2010-07-15 2012-01-19 Osram Opto Semiconductors Gmbh Halbleiterbauelement, Substrat und Verfahren zur Herstellung einer Halbleiterschichtenfolge
JP5911727B2 (ja) * 2011-05-16 2016-04-27 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US8525194B2 (en) 2011-05-16 2013-09-03 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
CN103268912B (zh) * 2013-04-23 2017-05-03 沈光地 多有源区高效率光电子器件
CN104282678A (zh) * 2013-07-09 2015-01-14 鸿富锦精密工业（深圳）有限公司 具有光感测功能的发光显示器
CN104281305A (zh) * 2013-07-10 2015-01-14 鸿富锦精密工业（深圳）有限公司 具有触控功能的发光显示器
US9202875B2 (en) * 2014-02-18 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor with indium nitride layer
US10263139B2 (en) 2014-07-24 2019-04-16 Xiamen Sanan Optoelectronics Technology Co., Ltd. Fabrication method of nitride light emitting diodes
CN104103720A (zh) * 2014-07-24 2014-10-15 安徽三安光电有限公司 一种氮化物半导体的制备方法
US11289593B2 (en) * 2015-07-31 2022-03-29 Infineon Technologies Austria Ag Breakdown resistant HEMT substrate and device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004047A (ja) * 1998-06-16 2000-01-07 Toshiba Corp 半導体発光装置及びその製造方法
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2003249642A (ja) * 2002-02-22 2003-09-05 Fuji Xerox Co Ltd ヘテロ接合半導体素子及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679965A (en) * 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
US5858826A (en) * 1996-01-16 1999-01-12 United Microelectronics Corporation Method of making a blanket N-well structure for SRAM data stability in P-type substrates
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP4240752B2 (ja) * 2000-05-01 2009-03-18 富士電機デバイステクノロジー株式会社 半導体装置
JP2002190621A (ja) * 2000-10-12 2002-07-05 Sharp Corp 半導体発光素子およびその製造方法
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP3453558B2 (ja) * 2000-12-25 2003-10-06 松下電器産業株式会社 窒化物半導体素子
JP2002208729A (ja) 2001-01-11 2002-07-26 Sanken Electric Co Ltd 発光素子及びその製造方法
US6552398B2 (en) * 2001-01-16 2003-04-22 Ibm Corporation T-Ram array having a planar cell structure and method for fabricating the same
EP2034530B1 (en) * 2001-06-15 2015-01-21 Cree, Inc. GaN based LED formed on a SiC substrate
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US6759689B2 (en) * 2002-08-07 2004-07-06 Shin-Etsu Handotai Co., Ltd. Light emitting element and method for manufacturing the same
JP2004266039A (ja) * 2003-02-28 2004-09-24 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
WO2005015642A1 (ja) * 2003-08-08 2005-02-17 Sanken Electric Co., Ltd. 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004047A (ja) * 1998-06-16 2000-01-07 Toshiba Corp 半導体発光装置及びその製造方法
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2003249642A (ja) * 2002-02-22 2003-09-05 Fuji Xerox Co Ltd ヘテロ接合半導体素子及びその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CHING-WU WANG ET AL.: "Effects of rapid thermal annealing on radio-frequency magnetron-sputtered GaN thin films and Au/GaN Schottky diodes", JOURNAL OF THE VACUUM SCIENCE & TECHNOLOGY B, vol. 17, no. 4, July 1999 (1999-07-01) - August 1999 (1999-08-01), pages 1545 - 1548, XP012007607 *
MARCHAND H. ET AL.: "Metalorganic chemical vapor deposition of GaN on Si(III): stress control and application to filed-effect transistors", JOURNAL OF APPLIED PHYSICS, vol. 89, no. 12, 15 June 2001 (2001-06-15), pages 7846 - 7851, XP012052659 *
ZHIZHEN Y.E. ET AL.: "An ultraviolet photodetector based on GaN/Si", INTERNATIONAL JOURNAL OF MODERN PHYSICS B, vol. 16, no. 28-29, 2002, pages 4310 - 4313, XP002984402 *

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1881535A4 (en) * 2005-05-02 2013-01-09 Nichia Corp NITRIDE-BASED SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
EP1881535A1 (en) * 2005-05-02 2008-01-23 Nichia Corporation Nitride based semiconductor element and method for fabricating the same
KR101319512B1 (ko) * 2005-05-02 2013-10-21 니치아 카가쿠 고교 가부시키가이샤 질화물계 반도체 소자 및 그 제조방법
US8076694B2 (en) 2005-05-02 2011-12-13 Nichia Corporation Nitride semiconductor element having a silicon substrate and a current passing region
JP5136765B2 (ja) * 2005-05-02 2013-02-06 日亜化学工業株式会社 窒化物系半導体素子及びその製造方法
JP2006351870A (ja) * 2005-06-16 2006-12-28 Hitachi Cable Ltd 半導体エピタキシャルウェハ
JP2007059873A (ja) * 2005-07-26 2007-03-08 Sharp Corp 半導体発光素子及びその製造方法
JP2009521103A (ja) * 2005-12-23 2009-05-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 電流拡大層を有する発光ダイオードチップおよび発光ダイオードチップの製造方法
US8581280B2 (en) 2006-01-27 2013-11-12 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip
WO2007086345A1 (ja) * 2006-01-30 2007-08-02 Sanken Electric Co., Ltd. 半導体発光装置及びその製造方法
JP2007201317A (ja) * 2006-01-30 2007-08-09 Sanken Electric Co Ltd 半導体発光装置及びその製造方法
JP2007273649A (ja) * 2006-03-30 2007-10-18 Eudyna Devices Inc 半導体装置および半導体装置製造用基板並びにその製造方法
JP2008004587A (ja) * 2006-06-20 2008-01-10 Sharp Corp 半導体発光素子及びその製造方法並びに化合物半導体発光ダイオード
JP2008235709A (ja) * 2007-03-22 2008-10-02 Furukawa Electric Co Ltd:The 半導体デバイス
JPWO2011007483A1 (ja) * 2009-07-14 2012-12-20 日本電気株式会社 縦型トランジスタ及びその製造方法、並びに半導体装置
WO2011007483A1 (ja) * 2009-07-14 2011-01-20 日本電気株式会社 縦型トランジスタ及びその製造方法、並びに半導体装置
JP5468609B2 (ja) * 2009-07-14 2014-04-09 ルネサスエレクトロニクス株式会社 縦型トランジスタ及びその製造方法、並びに半導体装置
JP2013033778A (ja) * 2011-07-29 2013-02-14 Sumitomo Chemical Co Ltd 半導体基板および電子デバイス
JP2013045925A (ja) * 2011-08-25 2013-03-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JP2013149985A (ja) * 2013-02-25 2013-08-01 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
JP4168284B2 (ja) 2008-10-22
TWI240439B (en) 2005-09-21
US20060175628A1 (en) 2006-08-10
CN1846310B (zh) 2011-03-09
JPWO2005029588A1 (ja) 2006-11-30
CN1846310A (zh) 2006-10-11
TW200512959A (en) 2005-04-01
US7671375B2 (en) 2010-03-02

Similar Documents

Publication Publication Date Title
JP4168284B2 (ja) 窒化物系半導体素子
JP3952210B2 (ja) 窒化物系半導体素子及びその製造方法
US7807521B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
US7737451B2 (en) High efficiency LED with tunnel junction layer
JP4119501B2 (ja) 半導体発光素子
JPWO2006120908A1 (ja) 窒化物系半導体素子及びその製造方法
US7432534B2 (en) III-nitride semiconductor light emitting device
JP3940933B2 (ja) 窒化物系半導体素子
JP4178410B2 (ja) 半導体発光素子
JP3698229B2 (ja) 半導体素子および半導体発光素子
JP4058595B2 (ja) 半導体発光素子及びその製造方法
WO2005060013A1 (ja) 半導体発光素子およびその製法
JPH09326508A (ja) 半導体光素子
JP4058592B2 (ja) 半導体発光素子及びその製造方法
JP2000332288A (ja) 窒化ガリウム系半導体発光素子及びその製造方法
JP4058593B2 (ja) 半導体発光素子
JP4058594B2 (ja) 半導体発光素子
JP3978581B2 (ja) 半導体発光素子及びその製造方法
JP3777869B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP3797280B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
KR100348280B1 (ko) 청색 발광 소자 제조방법
JP2003115606A (ja) 半導体発光素子
JP2000174338A (ja) 窒化ガリウム系化合物半導体発光素子
JP2001345476A (ja) 窒化ガリウム系化合物半導体発光素子
JP2006040964A (ja) 半導体発光素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480024913.1

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GM HR HU ID IL IN IS JP KE KG KP KZ LC LK LR LS LT LU LV MA MD MK MN MW MX MZ NA NI NO NZ PG PH PL PT RO RU SC SD SE SG SK SY TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SZ TZ UG ZM ZW AM AZ BY KG MD RU TJ TM AT BE BG CH CY DE DK EE ES FI FR GB GR HU IE IT MC NL PL PT RO SE SI SK TR BF CF CG CI CM GA GN GQ GW ML MR SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005514104

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11378963

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 11378963

Country of ref document: US

122 Ep: pct application non-entry in european phase