WO2005029587A1 - 窒化物系半導体素子 - Google Patents

窒化物系半導体素子 Download PDF

Info

Publication number
WO2005029587A1
WO2005029587A1 PCT/JP2004/013819 JP2004013819W WO2005029587A1 WO 2005029587 A1 WO2005029587 A1 WO 2005029587A1 JP 2004013819 W JP2004013819 W JP 2004013819W WO 2005029587 A1 WO2005029587 A1 WO 2005029587A1
Authority
WO
WIPO (PCT)
Prior art keywords
type
region
nitride semiconductor
layer
electrode
Prior art date
Application number
PCT/JP2004/013819
Other languages
English (en)
French (fr)
Inventor
Koji Otsuka
Tetsuji Moku
Junji Sato
Yoshiki Tada
Takashi Yoshida
Original Assignee
Sanken Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co., Ltd. filed Critical Sanken Electric Co., Ltd.
Priority to JP2005514103A priority Critical patent/JP3940933B2/ja
Publication of WO2005029587A1 publication Critical patent/WO2005029587A1/ja
Priority to US11/375,964 priority patent/US7675076B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • the present invention relates to a nitride-based semiconductor device such as a light-emitting diode (LED) and a transistor.
  • a nitride-based semiconductor device such as a light-emitting diode (LED) and a transistor.
  • a substrate for forming a nitride-based semiconductor device is made of sapphire, silicon carbide or silicon.
  • the silicon substrate has features that it is easier to cut than a sapphire substrate and a silicon carnitite substrate, and that low cost fabrication is possible. Further, the silicon substrate can have conductivity that cannot be obtained with a sapphire substrate. Therefore, the silicon substrate can be used as a current path. However, a relatively large voltage drop occurs due to a potential barrier between the silicon substrate and the nitride semiconductor, and the driving voltage of the light emitting diode becomes relatively high.
  • Patent Document 1 discloses a technique for solving the above-mentioned disadvantages of a silicon substrate.
  • an A1N (aluminum nitride) layer as a buffer layer an n-type InGaN (gallium indium nitride) layer having the same conductivity type as a silicon substrate, and an n-type GaN ( A gallium nitride (GaN) layer, an active layer made of InGaN, and a p-type GaN layer are sequentially grown epitaxially.
  • A1N aluminum nitride
  • InGaN gallium indium nitride
  • This alloy layer has the function of lowering the potential barrier of the heterojunction between silicon and A1N.
  • the potential barrier between the n-type silicon substrate and the nitride semiconductor is relatively large, and the voltage drop of the light-emitting diode, that is, the drive voltage uses the sapphire substrate. It is about 1.2 times higher than light emitting diodes.
  • the above-mentioned problem is another problem in which current flows in the thickness direction of the silicon substrate other than the light emitting diode. This also occurs in semiconductor elements such as transistors.
  • Another problem of the light emitting diode is that it is difficult to easily form an electrode that satisfies both light extraction and electrical connection. That is, in general, a mixture of indium oxide (In 2 O 3) and tin oxide (ZnO 2) is formed on the surface of a semiconductor region having a light emitting function.
  • a light-impermeable bonding pad electrode for connecting a wire or the like is provided at approximately the center of the surface of the light-transmitting electrode. Since the light transmitting electrode is a thin, conductive film having a thickness of, for example, about 10 nm, the metal material of the bonding pad electrode diffuses into the light transmitting electrode or both the light transmitting electrode and the semiconductor region, and the A Schottky barrier is formed between the electrode and the bonding pad electrode.
  • the Schottky barrier has a function of blocking a forward current of the light emitting diode, a current flowing in a portion of the semiconductor region below the bonding pad electrode is suppressed by the Schottky barrier, and conversely, a current in the outer peripheral portion of the semiconductor region is reduced. The current increases. Therefore, the Schottky barrier below the bonding pad electrode has the same function as the well-known current blocking layer, and contributes to the improvement of luminous efficiency.
  • the current blocking layer is a layer that limits a current flowing in a region of the active layer facing the bonding pad electrode. As is well known, the current flowing in the region facing the bonding pad electrode in the active layer does not contribute to the luminous efficiency, and is a reactive current.
  • the forward drive voltage of a light emitting diode using an n-type silicon substrate is relatively high!
  • the forward driving voltage of the light emitting diode is relatively high, the power loss in the silicon substrate and the semiconductor region increases, the heat generation increases, and the temperature in the Schottky barrier region increases.
  • the characteristics of the above-mentioned Schottky barrier deteriorate, the leakage current passing through the Schottky barrier increases, and conversely, the current in the outer peripheral portion decreases.
  • the current blocking function due to the Schottky barrier decreases, and the luminous efficiency also decreases.
  • a light emitting diode provided with a well-known current blocking layer made of an insulating material between the bonding pad electrode and the semiconductor region includes a current blocking layer.
  • a current blocking layer made of an insulating material between the bonding pad electrode and the semiconductor region.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2002-208729
  • a problem to be solved by the present invention is that a nitride semiconductor device using a silicon substrate has a large voltage drop and a high driving voltage.
  • the present invention for solving the above-mentioned problems includes a p-type silicon substrate having conductivity, and an n-type nitride semiconductor region formed on one main surface of the p-type silicon substrate.
  • a main semiconductor region for forming a main part of a semiconductor element disposed on the n-type nitride semiconductor region; a first electrode connected to the main semiconductor region; and a p-type silicon substrate.
  • a second electrode connected to the other main surface of the nitride-based semiconductor device.
  • the main part of the semiconductor element means an active part or an active part of the semiconductor element. Further, the semiconductor element may have another electrode in addition to the first and second electrodes.
  • the main semiconductor region includes at least an active layer and a P-type nitride semiconductor layer.
  • the main semiconductor region includes at least a p-type base region and an n-type emitter region.
  • the main semiconductor region includes at least a P-type body region and an n-type source region.
  • the n-type nitride semiconductor region may be in contact with the P-type silicon substrate in a state where a current path from the n-type nitride semiconductor region to the p-type silicon substrate can be formed. desirable.
  • the n-type nitride semiconductor region includes:
  • n-type impurity is added to the material represented by
  • the semiconductor element further includes an intervening layer disposed between the n-type nitride semiconductor region and the p-type silicon substrate, and the intervening layer has a thickness capable of obtaining a quantum mechanical tunnel effect. And / or formed of a material having a resistivity higher than that of the n-type nitride semiconductor region.
  • the material of the intervening layer is, for example, a chemical formula AlInGaN, where x and y are 0 to x
  • the semiconductor element further includes a buffer region having a multilayer structure disposed between the n-type nitride semiconductor region and the main semiconductor region, and the buffer region having the multilayer structure includes Al (aluminum). And a plurality of second layers also comprising a nitride semiconductor force containing A1 in a first ratio and a second semiconductor layer not containing A1 or containing a second ratio smaller than the first ratio. It is preferable that the first layer and the second layer are alternately stacked.
  • the n-type nitride semiconductor region includes a plurality of first layers including a nitride semiconductor layer containing A1 (aluminum) in a first ratio, and a second layer not including A1 or smaller than the first ratio.
  • the first layer of the multilayer buffer region has a chemical formula of Al M Ga N, where
  • M is In (indium), B (boron), and at least one element whose power is also selected.
  • X and y satisfy 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, x + y ⁇ 1 It is desirable to be made of a material represented by the following numerical formula and having a thickness capable of obtaining a quantum mechanical tunnel effect.
  • the second layer of the multi-layer buffer region has the formula Al M Ga N, where a b 1 -a—b
  • M is at least one element selected from In (indium) and B (boron), and a and b are 0 ⁇ a ⁇ l, 0 ⁇ b ⁇ l, a + b ⁇ l, a x It is desirable that the material strength represented by the numerical value satisfying the above is also satisfied.
  • the light emitting diode is used as the first electrode. It is preferable that an anode electrode electrically connected to the p-type nitride semiconductor layer is provided, and a force source electrode is provided as the second electrode.
  • the first electrode of the light emitting diode is formed on a light-transmitting conductive film electrically connected to the p-type nitride semiconductor layer and on a part of the surface of the conductive film. And a metal layer for connection.
  • An n-type nitride semiconductor layer may be arranged between the p-type nitride semiconductor layer and the conductive film in the main semiconductor region of the light emitting diode.
  • an emitter electrode electrically connected to the n-type emitter region is provided as the first electrode, and a collector electrode is provided as the second electrode. It is desirable to provide a base electrode electrically connected to the p-type base region.
  • a source electrode electrically connected to the n-type source region is provided as the first electrode, and a drain electrode is provided as the second electrode.
  • a gate electrode is preferably provided.
  • a p-type silicon substrate of the opposite conductivity type to the conventional one is used as the silicon substrate that comes into contact with the n-type nitride semiconductor region directly or through an intervening layer. Therefore, an interface state exists at the heterojunction interface between the n-type nitride semiconductor region and the p-type silicon substrate.
  • an intervening layer having a quantum mechanical tunnel effect is provided, an interface state exists between the n-type nitride semiconductor region and the p-type silicon substrate via the intervening layer.
  • the interface level is an energy level that contributes to electric conduction between the n-type nitride semiconductor region and the P-type silicon substrate. Due to the presence of the interface level, carriers (electrons) in the p-type silicon substrate are well injected into the n-type nitride semiconductor region via the interface level. As a result, the potential barrier of the heterojunction between the p-type silicon substrate and the n-type nitride semiconductor region, or the n-type nitride semiconductor region and the p-type silicon substrate through an intervening layer having a quantum mechanical tunnel effect. The potential barrier at the interface with the semiconductor device is reduced, and the driving voltage of the semiconductor element can be greatly reduced. Drive voltage is When it is reduced, the power loss of the semiconductor element is reduced.
  • the drive voltage can be reduced by a simple method of changing the conventional n-type silicon substrate to a p-type silicon substrate. Therefore, it is possible to reduce the driving voltage without increasing the cost.
  • the first electrode is a light-transmitting conductive film electrically connected to the p-type nitride semiconductor layer and a part of a surface of the conductive film.
  • a Schottky barrier is generated between the connection metal layer and the semiconductor region as described above, and the Schottky barrier is a forward current of the light emitting diode. Demonstrate the function of blocking.
  • the Schottky barrier if the power loss and heat generation of the light emitting diode are large, the function of blocking the forward current of the light emitting diode by the Schottky barrier is reduced.
  • the power loss and heat generation of the light emitting diode according to the specific example of the present invention are small, the function of blocking the forward current of the light emitting diode due to the Schottky barrier can be suppressed, and the light emitting efficiency can be improved. I do.
  • FIG. 1 is a sectional view schematically showing a light emitting diode according to Example 1 of the present invention.
  • FIG. 2 is a characteristic diagram showing the relationship between forward voltage and current of the light emitting diode of FIG. 1 and a conventional light emitting diode.
  • FIG. 3 is an energy band diagram showing the effect of reducing the driving voltage of the light emitting diode of FIG. 1 in comparison with a conventional light emitting diode.
  • FIG. 4 is a sectional view schematically showing a light emitting diode according to Embodiment 2 of the present invention.
  • FIG. 5 is a sectional view schematically showing a light emitting diode according to a third embodiment of the present invention.
  • FIG. 6 is a sectional view schematically showing a light emitting diode according to Example 4 of the present invention.
  • FIG. 7 is a sectional view schematically showing a light emitting diode according to Embodiment 5 of the present invention.
  • FIG. 8 is a sectional view schematically showing a transistor according to Example 6 of the present invention.
  • FIG. 9 is a sectional view schematically showing a field-effect transistor according to Example 7 of the present invention.
  • a light emitting diode as a semiconductor device according to the first embodiment of the present invention shown in FIG. 1 includes a p-type silicon substrate 1, a buffer region 3 as an n-type nitride semiconductor region, and a main part of a light-emitting diode. That is, it has a main semiconductor region 4 for constituting an active portion, and first and second electrodes 5 and 6.
  • the main semiconductor region 4 includes an n-type nitride semiconductor layer 13, an active layer 14, and a p-type nitride semiconductor layer 15, which are sequentially epitaxially grown on the knocker region 3.
  • the p-type silicon substrate 1 is a characteristic feature of the present invention, and has a conductivity type opposite to that of the n-type buffer region 3 despite being disposed thereon.
  • This silicon substrate 1 is doped with a group 3 element such as B (boron) which functions as a p-type impurity, that is, an acceptor impurity, at a concentration of, for example, about 5 ⁇ 10 18 cm 3 —5 ⁇ 10 19 cm 3 . . Therefore, the silicon substrate 1 is a conductive substrate having a low resistivity of about 0.0001 ⁇ 'cm-0.01 ⁇ 'cm, and functions as a current path between the first and second electrodes 5 and 6. . Further, the silicon substrate 1 has a thickness, for example, 350 nm, which can function as a mechanical support substrate for the buffer region 3 and the main semiconductor region 4 and the like thereon.
  • the buffer region 3 as an n-type nitride semiconductor region disposed on the p-type silicon substrate 1 has an n-type nitride semiconductor force of one or more elements belonging to Group 3 and nitrogen belonging to Group V. Become.
  • the n-type nitride semiconductor for the buffer region 3 is
  • the buffer region 3 is preferably made of a material selected from AlInGaN (gallium indium aluminum nitride), GaN (gallium nitride), AlInN (indium nitride, aluminum), and AlGaN (gallium aluminum nitride). More preferably, the gallium gallium nitride aluminum (AlInGaN) force is also provided.
  • AlInGaN gallium indium aluminum nitride
  • GaN gallium nitride aluminum
  • AlInGaN gallium gallium nitride aluminum
  • a is more preferably 0.1-0.7 and b ⁇ 0.0001-0.5.
  • the composition of the buffer region 3 in Example 1 is Al In Ga N.
  • the knocker region 3 has a knocker function for mainly transferring the plane orientation of the silicon substrate 1 to the main semiconductor region 4 that also has a nitride semiconductor region formed thereon.
  • the buffer region 3 has a thickness of 10 nm or more.
  • the thickness of the buffer region 3 be 500 nm or less.
  • the thickness of the buffer region 3 of the first embodiment is 30 nm.
  • the energy difference between the lowest level of the conduction band of the nitride semiconductor and the highest level of the valence band of silicon is relatively small. Therefore, a well-known type 2 or type 3 heterojunction is formed at the interface 2 between the buffer region 3 made of the n-type nitride semiconductor and the p-type silicon substrate 1.
  • the type 2 heterojunction means that the highest level of one valence band of two semiconductors forming a heterojunction in the energy band diagram is the same as the highest level of the valence band of the other semiconductor.
  • a junction that is located between the lowest level of the band and the lowest level of one conduction band is located above the lowest level of the other conduction band.
  • a type 3 heterojunction is a junction in which the highest level of one valence band of two semiconductors forming a heterojunction is higher than the lowest level of the conduction band of the other semiconductor. If the heterojunction between the buffer region 3 also having the power of the n-type nitride-based compound semiconductor according to the present embodiment and the p-type silicon substrate 1 is the above-mentioned type 2, the energy band structure of this heterojunction is shown in FIG. ).
  • FIG. 3 (B) shows the energy band structure of n-type buffer region 3 and p-type silicon substrate 1 in a thermal equilibrium state.
  • Ev indicates the highest level of the valence band
  • Ec indicates the lowest level of the conduction band
  • Ef indicates the Fermi level.
  • Et shown in the forbidden band in FIG. 3B is a substrate between p-type silicon substrate 1 and n-type buffer region 3. This shows the interface state of the mouth junction.
  • a heterojunction of the above type 2 is formed as shown in FIG. 3 (B)
  • Carriers (electrons) are well injected into the conduction band of the noffer region 3 formed by the n-type semiconductor region via the interface state Et.
  • the potential barrier at the heterojunction between the p-type silicon substrate 1 and the n-type buffer region 3 is reduced, and the driving voltage can be significantly reduced.
  • the main semiconductor region 4 for the light emitting diode having the well-known double heterojunction structure has an n-type nitride semiconductor layer 13, an active layer 14, and a p-type nitride layer sequentially arranged on the buffer region 3.
  • the main semiconductor region 4 can also be called a light emitting functional region or a light emitting active region.
  • the buffer region 3 made of the n-type nitride semiconductor has the same function as the n-type nitride semiconductor layer 13 of the main semiconductor region 4, thereby eliminating the n-type nitride semiconductor layer 13 from the main semiconductor region 4. be able to.
  • the n-type nitride semiconductor layer 13 and the p-type nitride semiconductor layer 15 can be directly contacted by omitting the active layer 14.
  • the n-type nitride semiconductor layer 13 of the main semiconductor region 4 has a material strength represented by the following chemical formula, ignoring n-type impurities.
  • ⁇ and y are numerical values that satisfy 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1.
  • the n-type nitride semiconductor layer 13 can be called an n-cladding layer of the light emitting diode, and has a larger band gap than the active layer 14.
  • the active layer 14 is preferably made of a nitride semiconductor represented by the following chemical formula. Al In
  • x and y are numerical values satisfying 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1.
  • the active layer 14 is formed of gallium indium nitride (InGaN).
  • the active layer 14 has a force schematically shown by one layer.
  • the active layer has a well-known multiple quantum well structure.
  • the active layer 14 can be composed of one layer.
  • the active layer 14 is not doped with the impurity for determining the conductivity type, but may be doped with a p-type or n-type impurity.
  • the p-type nitride semiconductor layer 15 disposed on the active layer 14 has a material strength represented by the following chemical formula, ignoring p-type impurities.
  • ⁇ and y are numerical values that satisfy 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1.
  • the p-type nitride semiconductor layer 15 is formed of p-type GaN having a thickness of 500 nm.
  • This p-type nitride semiconductor layer 15 can be called a p-cladding layer, and has a larger band gap than the active layer 14.
  • the n-type nitride semiconductor layer 13, the active layer 14 and the p-type nitride semiconductor layer 15 constituting the main semiconductor region 4 are formed on the silicon substrate 1 via the buffer region 3. Crystallinity is relatively good.
  • the first electrode 5 as an anode electrode is connected to the p-type nitride semiconductor layer 15, and the second electrode 6 as a force source electrode is connected to the lower surface of the p-type silicon substrate 1.
  • a p-type nitride semiconductor layer for contact is additionally provided on the p-type nitride semiconductor layer 15, and the first electrode 5 is connected here. be able to.
  • a p-type silicon substrate 1 having a main surface which is set to be a (111) plane with respect to the crystal orientation indicated by the Miller index is prepared.
  • the silicon substrate 1 is subjected to a well-known hydrogen termination using an HF-based etchant.
  • the substrate 1 is charged into a well-known OMVPE (Organometallic Vapor Phase Epitaxy), that is, a reaction chamber of a metalorganic vapor phase epitaxy apparatus, and the temperature is raised to, for example, 1170 ° C.
  • OMVPE Organic Metal Organic Vapor Phase Epitaxy
  • thermal cleaning was performed at 1170 ° C. for 10 minutes to remove the oxide film on the surface of the substrate 1.
  • the buffer region 3 is epitaxially grown on the silicon substrate 1 by the OMVPE method.
  • the buffer region 3 also has an n-type gallium indium aluminum nitride (AlInGaN) force, a well-known ratio of trimethylaluminum gas (hereinafter, referred to as TMA) and trimethylindium gas (hereinafter, referred to as TMI) in a reaction chamber at a predetermined ratio.
  • TMA trimethylaluminum gas
  • TMI trimethylindium gas
  • TMG Trimethylgallium gas
  • SiH silane gas
  • Si (silicon) in silane gas (SiH) is not n-type
  • an n-type nitride semiconductor layer 13, an active layer 14, and a p-type nitride semiconductor layer 15 are sequentially formed on the buffer region 3 by a well-known epitaxy method to obtain a main semiconductor region 4.
  • the temperature of the substrate 1 is set to, for example, 1000 to 1110 ° C., and for example, TMG, silane (SiH), and ammonia are required.
  • n-type nitride semiconductor layer 13 having a thickness of 2 m and also having an n-type GaN force is obtained.
  • the n-type nitride semiconductor layer 13 has an n-type impurity concentration of, for example, 3 ⁇ 10 18 cm 3 , which is lower than the impurity concentration of the silicon substrate 1.
  • the buffer region 3 below has good crystallinity, so that the n-type nitride semiconductor layer 13 of the main semiconductor region 4 has the crystallinity of the buffer region 3. It has good crystallinity inherited from it.
  • an active layer 14 having a well-known multiple quantum well structure is formed on the n-type nitride semiconductor layer 13 functioning as an n-type clad layer.
  • the active layer 14 having a multi-quantum well structure is shown as a single layer for simplicity of illustration, but it is actually composed of a plurality of barrier layers and a plurality of well layers.
  • the well layers are alternately arranged, for example, four times.
  • TMG, TMI, and ammonia are supplied to the reaction chamber at a predetermined ratio, and a barrier layer made of, for example, InGaN and having a thickness of 13 nm is formed.
  • TMI titanium dioxide
  • the well layer having a thickness of, for example, 3 nm by changing the ratio of
  • the active layer 14 having a multiple quantum well structure can be obtained.
  • the active layer 14 is formed under the n-type nitride semiconductor layer 13 Inherits the crystallinity of and has good crystallinity.
  • the active layer 14 can be doped with, for example, a p-type impurity.
  • TMG trimethylgallium gas
  • ammonia gas ammonia gas
  • Cp Mg biscyclopentagel magnesium gas
  • a p-type nitride semiconductor layer 15 of about 500 nm made of p-type GaN is formed.
  • Magnesium (Mg) is introduced at a concentration of, for example, 3 ⁇ 10 18 cnf 3 and functions as a p-type impurity.
  • the first and second electrodes 5 are formed by a well-known vacuum deposition method to complete a light emitting diode.
  • a characteristic line A in Fig. 2 indicates a current flowing through the light emitting diode according to the first embodiment when the first electrode 5 is applied with a positive forward voltage and the second electrode 6 is applied with a negative forward voltage. Is shown.
  • the characteristic line B in FIG. 2 shows the current of the light emitting diode when a forward voltage is applied to the conventional light emitting diode having the n-type silicon substrate as in the case of Patent Document 1 described above.
  • the drive voltage required to pass a current of 20 mA to the light emitting diode is 3.36 V for the characteristic line A and 3.98 V for the characteristic line B. Therefore, the drive voltage for passing a current of 20 mA can be reduced by 0.62 V by a very simple method of changing the conductivity type of the substrate 1 to the conventional n-type power p-type.
  • FIG. 3 (A) shows the energy band state of the heterojunction according to the conventional technique for comparison
  • FIG. 3 (B) shows the energy band state of the heterojunction according to the present invention.
  • the heterojunction according to the prior art shown in Fig. 3 (A) is composed of an n-type Si substrate (n-Si) and an n-type nitride semiconductor (AlInGaN) directly epitaxially grown thereon. .
  • n-Si n-type Si substrate
  • AlInGaN n-type nitride semiconductor
  • the barrier is relatively low and there are many interface states Et at interface 2 of this heterojunction.
  • This interface level Et is the highest level of the valence band of the p-type silicon substrate 1 and the conduction band of the n-type buffer region 3. And has a function of increasing generation and recombination of electrons and holes at the interface 2 of the heterojunction.
  • the interface 2 including the interface state Et and the vicinity thereof can be referred to as a region for promoting generation of electrons and holes and recombination.
  • the carriers (electrons) in the p-type silicon substrate 1 shown on the right side of the interface 2 in FIG. 3B are shown on the left side of the interface 2 via this interface state Et.
  • the carrier is efficiently transported from p-type silicon substrate 1 to n-type buffer region 3.
  • the potential barrier at the heterojunction between the p-type silicon substrate 1 and the n-type buffer region 3 for carriers (electrons) in the p-type silicon substrate 1 becomes relatively small, and the light emitting diode is driven in the forward direction.
  • the voltage can be greatly reduced.
  • the present embodiment it is possible to easily achieve a drastic reduction in the driving voltage of the light emitting diode while maintaining good crystallinity of the main semiconductor region 4.
  • the driving voltage is reduced, the power loss of the light emitting diode is reduced.
  • the driving voltage of the light emitting diode can be reduced by a simple method of changing the conventional n-type silicon substrate to the p-type silicon substrate 1. Therefore, the driving voltage can be reduced without increasing the cost of the light emitting diode.
  • FIG. 9 the substantially same parts as those in FIG. 1 are denoted by the same reference numerals, and the description thereof is omitted.
  • the light-emitting diode of FIG. 4 has the same configuration as that of FIG. 1, except that the buffer region 3 of FIG. In the modified buffer region 3a of FIG. 4, a multi-layered buffer region 20 is disposed on the n-type buffer region 3 made of n-type gallium indium aluminum (AlInGaN) formed in the same manner as in FIG. It is constituted by that.
  • the multilayered buffer region 20 in FIG. 4 includes a plurality of first layers 21 and a plurality of second layers 22 that are arranged alternately and alternately.
  • the plurality of first layers 21 also comprise a nitride semiconductor containing A1 (aluminum) in a first proportion.
  • the plurality of second layers 22 are made of a nitride semiconductor that does not contain A1 or contains a second proportion smaller than the first proportion.
  • the first layer 21 is preferably made of a nitride semiconductor represented by the following chemical formula, ignoring n-type impurities.
  • M is at least one element selected from In (indium), B (boron) and force
  • X and y are 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, x + y ⁇ 1 Which satisfies
  • the first layer 21 desirably has a thickness capable of obtaining a quantum mechanical tunnel effect, for example, 110 nm.
  • the first layer 21 also has an n-type A1N force and contains Si (silicon) as an n-type impurity.
  • the first layer 21 may be an undoped nitride semiconductor containing no n-type impurity.
  • the second layer 22 is preferably made of a nitride semiconductor represented by the following chemical formula, ignoring n-type impurities.
  • M is In (indium), B (boron) and at least one element whose force is also selected, and a and b are 0 ⁇ a ⁇ l, 0 ⁇ b ⁇ l, a + b ⁇ l, It is a numerical value that satisfies a ⁇ x.
  • the second layer 22 contains silicon (Si) as an n-type impurity.
  • the second layer 22 is formed of the same nitride semiconductor as that of the n-type buffer region 3 and is made of n-type GaN. It is desirable that the thickness of the second layer 22 is not less than 10 m, which is the same as the thickness of the first layer 21 and is large enough to prevent a quantum mechanical tunnel effect.
  • the second layer 22 may have a thickness at which a quantum mechanical tunnel effect can be obtained, or may have the same thickness as the first layer 21.
  • the buffer region 20 having the multilayer structure of the modified buffer region 3a After forming the lower n-type buffer region 3, for example, 50 mol Zmin of TMA (trimethylaluminum) and silane (SiH) 20 nmolZmin and ammonia at a rate of 0.14 molZmin.
  • TMA trimethylaluminum
  • SiH silane
  • a first layer 21 of 5 nm n-type A1N is epitaxially grown. Thereafter, the supply of TMA is stopped, and the supply of silane and ammonia is continued, and TMG is flowed at a rate of 50 molZ min with the supply of the TMA to epitaxially grow the second layer 22 of n-type GaN having a thickness of 25 nm. .
  • the steps of forming the first and second layers 21 and 22 are repeated 20 times to obtain a buffer region 20 having a multilayer structure. In FIG. 4, the first and second layers 21 and 22 are each 4 Only the layers are shown.
  • the buffer region 3 can be omitted, and the multi-layered notch region 20 can be brought into direct contact with the p-type silicon substrate 1. That is, a buffer region 20 having a multilayer structure shown in FIG. 4 can be provided instead of the buffer region 3 shown in FIGS. 1 and 6 to 9.
  • a buffer region 20 having a multilayer structure shown in FIG. 4 can be provided instead of the buffer region 3 shown in FIGS. 1 and 6 to 9.
  • an intervening layer 11 made of a nitride semiconductor containing aluminum is arranged between the p-type silicon substrate 1 and the n-type buffer region 3 of FIG.
  • the configuration is the same as that of FIG. 1 except that the mold buffer region 3 is also used as the n-type cladding layer.
  • the combination of the intervening layer 11 and the n-type buffer region 3 is shown as a deformed buffer region 3b, and the combination of the active layer 14 and the p-type nitride semiconductor region 15a made of InGaN is designated as the main semiconductor region 4a. It is shown.
  • the intervening layer 11 also has a nitride semiconductor power represented by the following chemical formula.
  • the intervening layer 11 does not contain an n-type impurity.
  • the intermediate layer 11 may include an n-type impurity.
  • the intervening layer 11 is a film having a higher resistivity than the resistivity of the n-type buffer region 3. It is desirable that the intervening layer 11 has a thickness in the range of 110 nm, and more desirably, for example, a thickness of 110 nm to obtain a quantum mechanical tunnel effect. Most preferably, it has a thickness of about 2-3 nm. In the case where the intervening layer 11 has a thickness capable of obtaining a quantum mechanical tunnel effect, the conductivity between the n-type buffer region 3 and the p-type silicon substrate 1, which is also an n-type nitride semiconductor region, is formed. However, the intervening layer 11 can be substantially ignored.
  • the carriers (electrons) in the p-type silicon substrate 1 change the interface state Et existing at the heterojunction interface between the n-type buffer region 3 and the p-type silicon substrate 1.
  • the n-type buffer region 3 is well implanted.
  • the potential barrier of the hetero junction between the p-type silicon substrate 1 and the n-type buffer region 3 is reduced, and the driving voltage of the light emitting diode can be significantly reduced. .
  • the difference between the lattice constant of the intervening layer 11 and that of the p-type silicon substrate 1 is larger than the difference of the lattice constant of the n-type buffer region 3 or the main semiconductor region 4-1 4c and the p-type silicon substrate 1.
  • Small materials are desirable in terms of characteristics.
  • the difference in thermal expansion coefficient between the intermediate layer 11 and the p-type silicon substrate 1 is different from the thermal expansion coefficient between the n-type buffer region 3 or the main semiconductor region 4-1 4c and the p-type silicon substrate 1. It is desirable in terms of characteristics that the material is smaller than the difference between the two.
  • the light-emitting diode of Example 4 shown in FIG. 6 has a modified first electrode 5a, and the other configuration is the same as that of FIG.
  • the first electrode 5a in FIG. 6 is formed of indium oxide (In 2 O 3) and oxidized tin (ZnO 2) formed on almost the entire surface of the main semiconductor region 4, ie, the surface of the p-type nitride semiconductor layer 15. Mixture of IT
  • a light-transmitting conductive film 51 having an O force and a connection metal layer 52 which can be called a bonding pad electrode formed at a substantially central portion on the surface of the conductive film 51 are also formed.
  • the light transmissive conductive film 51 has a thickness of about 10 nm and is in ohmic contact with the p-type nitride semiconductor layer 15.
  • the connection metal layer 52 is made of a metal such as Ni (nickel), Au (gold), or A1 (aluminum), and is formed to a thickness that allows wire bonding, as shown in FIG. Since the connection metal layer 52 is thicker than the conductive film 51, the light generated in the main semiconductor region 4 is not substantially transmitted.
  • the metal of the connection metal layer 52 diffused into the conductive film 51 or a part of the surface of the conductive film 51 and the main semiconductor region 4 at the time of forming the connection metal layer 52 or in a subsequent step. A region exists, and a Schottky barrier is formed between the metal layer 52 and the main semiconductor region 4.
  • the conductive film 51 Current flows into region 4. Since the connection metal layer 52 is in Schottky contact with the main semiconductor region 4, the current is suppressed by the Schottky barrier, and the current flows through the Schottky barrier between the connection metal layer 52 and the main semiconductor region 4. It hardly flows. Therefore, the conductive film 51 The current component flowing into the outer peripheral portion of the region 4 occupies most of the current between the first and second electrodes 5a and 6. Light generated based on the current flowing through the outer peripheral portion of the main semiconductor region 4 is extracted above the light-transmitting conductive film 51 without being disturbed by the light-impermeable connection metal layer 52.
  • the Schottky barrier degrades as the temperature rises, and the leakage current passing through the Schottky barrier increases. Since the light emitting diode of Example 4 in FIG. 6 is configured using the P-type silicon substrate 1 like the light emitting diode of Example 1 in FIG. 1, the driving voltage in the forward direction is the same as in Example 1. Is relatively small and the power loss and heat generation are smaller than those using a conventional n-type silicon substrate. Therefore, the degradation of the Schottky barrier between the connection metal layer 52 and the main semiconductor region 4 due to the heat generated in the silicon substrate 1 and the main semiconductor region 4 is suppressed, and the current passing through the Schottky barrier is reduced.
  • the current between the first and second electrodes 5a and 6 is the same as that of the light emitting diode using the conventional n-type silicon substrate, the current flowing through the outer peripheral portion of the main semiconductor region 4 with respect to the total current And the luminous efficiency is higher than that of a light emitting diode using a conventional n-type silicon substrate.
  • the heat generation of the main semiconductor region 4 and the silicon substrate 1 in FIG. 6 can be the same as the heat generation of the light emitting diode using the conventional n-type silicon substrate, a larger current than the conventional case is applied to the outer peripheral side of the main semiconductor region 4.
  • the effect based on the p-type silicon substrate 1 can be obtained as in the first embodiment.
  • the modified configuration of the first electrode 5a in FIG. 6 can be applied to the light emitting diodes of the second and third embodiments shown in FIGS.
  • the light emitting diode of Example 5 shown in FIG. 7 has an n-type auxiliary nitride semiconductor layer 53 added between the first electrode 5a and the main semiconductor region 4 of the light emitting diode of Example 4 of FIG.
  • the rest of the configuration is the same as that of FIG. It is desirable that the n-type auxiliary nitride semiconductor layer 53 also has a material strength represented by the following chemical formula, ignoring n-type impurities.
  • x and y are numerical values satisfying 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1.
  • n-type auxiliary nitride semiconductor layer 53 added in FIG. 7 is in contact with p-type nitride semiconductor layer 15, and the other main surface is in contact with light-transmitting conductive film 51.
  • the light-transmitting conductive film 51 is made of ITO
  • the resistance of ohmic contact between the conductive film 51 and the n-type auxiliary nitride semiconductor layer 53 is extremely low because ITO has the same characteristics as the n-type semiconductor. In this case, the power loss is reduced, the forward drive voltage is further reduced, and the luminous efficiency is improved.
  • the thickness of the n-type auxiliary nitride semiconductor layer 53 is set to 1 It is desirable to set it to 30 nm, more preferably to 5 lOnm. Further, the thickness of the n-type auxiliary nitride semiconductor layer 53 is desirably a thickness at which a quantum mechanical tunnel effect can be obtained.
  • Example 5 When a forward voltage is applied between the first and second electrodes 5 a and 6 in FIG. 7, a current flows from the conductive film 51 to the p-type nitride semiconductor layer 15 via the n-type auxiliary nitride semiconductor layer 53.
  • Example 5 the forward voltage drop between the p-type auxiliary nitride semiconductor layer 15 and the conductive film 51 via the n-type auxiliary nitride semiconductor layer 53 was reduced by the p-type auxiliary nitride shown in FIG. It is smaller than the forward voltage drop between the semiconductor layer 15 and the conductive film 51. Therefore, the forward drive voltage can be reduced, and the luminous efficiency is improved.
  • the structure of the first electrode 5a in FIG. 7 and the n-type auxiliary nitride semiconductor layer 53 can be applied to the second and third embodiments in FIGS.
  • the transistor of Example 6 shown in FIG. 8 has the same configuration as that of FIG. 1 except that the main semiconductor region 4 for the light emitting diode of FIG. 1 is replaced by the main semiconductor region 4b for the transistor. It is.
  • the n-type nitride semiconductor region 13 made of n-type GaN of the main semiconductor region 4b and the lower structure are the same as those in FIG.
  • the main semiconductor region 4b includes, in addition to the n-type nitride semiconductor region 13 functioning as a collector region, a base region 31 formed on the p-type nitride semiconductor force epitaxially grown thereon.
  • An emitter region 32 which is epitaxially grown and also has an n-type nitride semiconductor power.
  • a base electrode 33 is connected to the base region 31, and an emitter electrode 34 as a first electrode is connected to the emitter region 32.
  • the electrode 6 on the lower surface of the p-type silicon substrate 1 functions as a collector electrode.
  • the transistor in FIG. 8 is an npn transistor, when the transistor is turned on, the collector electrode 6 is set to the highest potential, and a current flows from the collector electrode 6 side to the emitter electrode 34 side. Also in this transistor, the voltage drop at the time of ON between the two electrodes 6 and 34 can be reduced as in FIG.
  • the main semiconductor region 4 for the light emitting diode in FIG. 1 is replaced by the main semiconductor region 4c for the field effect transistor,
  • the configuration is the same as that of FIG.
  • the main semiconductor region 4c in FIG. 9 is provided with the same n-type nitride semiconductor region 13 as in FIG.
  • the n-type nitride semiconductor region 13 functions as a drain region.
  • a body region 41 made of a p-type nitride semiconductor is provided in the n-type nitride semiconductor region 13 by introducing a p-type impurity. By introducing an n-type impurity into the body region 41, A source region 42 of nitride semiconductor power is provided.
  • a gate electrode 44 is disposed on the surface of the body region 41 between the source region 42 and the n-type nitride semiconductor region 13 as a drain region via an insulating film 43.
  • a source electrode 45 as a first electrode is connected to the source region 42.
  • the second electrode 6 on the lower surface of the p-type silicon substrate 1 functions as a drain electrode.
  • the voltage drop between the source electrode 45 and the drain electrode 6 during the ON driving is small.
  • the buffer region 3 in Figs. 8 and 9 must also be used as a collector region or a drain region. Can do.
  • FIGS. 4, 6, 7, 8 and 9 the quantum mechanical tunnel effect of A1N or the like similar to that in FIG. 5 is formed between the buffer region 3 and the p-type silicon substrate 1. Can be arranged. That is, in FIG. 4, FIG. 6, FIG. 7, FIG. 8, and FIG. 9, an intervening layer having a quantum mechanical tunnel effect such as A1N is provided between the chain line 11 ′ and the p-type silicon substrate 1. it can.
  • a layer in which In is contained in the buffer regions 3, 3a, and 3b can be a layer that does not include the force In.
  • the present invention can be applied to a rectifier diode having a pn junction and a Schottky nolia diode having a Schottky barrier electrode. Further, the present invention can be applied to all semiconductor elements in which current flows in the thickness direction of the substrate 1. Industrial applicability
  • the present invention is applicable to semiconductor devices such as light emitting diodes, transistors, field effect transistors, and rectifier diodes.

Abstract

ｐ型不純物がドープされ且つ十分な導電性を有するｐ型シリコン基板１を用意する。基板１の上にｎ型ＡｌIｎＧａNから成るバッファ領域３、ｎ型GａNから成るｎ型窒化物半導体層１３、活性層１４、及びｐ型GａNから成るｐ型窒化物半導体層１５を順次にエピタキシャル成長させる。ｐ型シリコン基板１とｎ型ＡｌＧａIｎNから成るｎ型バッファ領域３とのヘテロ接合における界面準位によってシリコン基板１のキャリアのｎ型バッファ領域３への輸送効率を高め、発光ダイオードの駆動電圧を低くする。

Description

窒化物系半導体素子
技術分野
[0001] 本発明は、発光ダイオード (LED)、トランジスタ等の窒化物系半導体素子に関する 背景技術
[0002] 窒化物系半導体素子を構成するための基板はサファイア又はシリコンカーバイト又 はシリコン力も成る。シリコン基板はサファイア基板及びシリコンカーノイト基板に比 ベて切断が容易であり、低コストィ匕が可能であるという特長を有する。また、シリコン基 板はサファイア基板では得ることできない導電性を得ることができる。このため、シリコ ン基板を電流通路として使用することができる。しかし、シリコン基板と窒化物半導体 との間の電位障壁のために比較的大き!/、電圧降下が生じ、発光ダイオードの駆動電 圧が比較的高くなる。
[0003] 特開 2002-208729号公報（以下、特許文献 1と言う。 )にシリコン基板における上 記の欠点を解決するための技術が開示されている。この特許文献 1では、 n型シリコ ン基板上に、ノ ッファ層としての A1N (窒化アルミニウム)層、シリコン基板と同一の導 電型を有する n型 InGaN (窒化ガリウムインジウム)層、 n型 GaN (窒化ガリウム)層、 I nGaNカゝら成る活性層、及び p型 GaN層が順次にェピタキシャル成長されている。こ の技術によると、 InGaN層の Inと Ga及び A1N層の A1がシリコン基板に拡散し、シリコ ン基板の表面領域に Gaと Inと A1と Siとから成る合金層即ち金層化合物領域が生じる 。この合金層は、シリコンと A1Nとの間のへテロ接合の電位障壁を下げる機能を有す る。この結果、発光ダイオ-ドに所定の電流を流す時の駆動電圧を低くすることができ 、電力損失が低減し、効率が向上する。
[0004] しかし、このような合金層を形成した場合でも、 n型シリコン基板と窒化物半導体との 間の電位障壁は比較的大きぐ発光ダイオードの電圧降下即ち駆動電圧はサフアイ ァ基板を使用した発光ダイオードに比べて 1. 2倍程度高くなる。
上述の問題は、発光ダイオード以外のシリコン基板の厚み方向に電流を流す別の 半導体素子例えばトランジスタ等においても生じる。
[0005] 発光ダイオードの別な問題として、光の取り出しと電気的接続との両方を満足する電 極を容易に形成することが困難であるという問題がある。即ち、一般的には発光機能 を有する半導体領域の表面に酸化インジウム (In O )と酸化錫 (ZnO )の混合物（
2 3 2
以下、 ITOと言う。）等の光透過性電極を設け、更に光透過性電極の表面上のほぼ 中央にワイヤ等を接続するための光非透過性のボンディングパッド電極を設ける。光 透過性電極は例えば 10nm程度の厚みの薄 、導体膜であるので、ボンディングパッ ド電極の金属材料が光透過性電極に、又は光透過性電極と半導体領域との両方に 拡散し、半導体領域とボンイングパッド電極との間にショットキー障壁が形成される。 このショットキー障壁は発光ダイオードの順方向電流を阻止する機能を有するので、 半導体領域のボンディングパッド電極の下の部分に流れる電流がショットキー障壁に よって抑制され、逆に半導体領域の外周側部分の電流が増大する。従って、ボンデ イングパッド電極の下のショットキー障壁は周知の電流ブロック層と同様な機能を有し 、発光効率の向上に寄与する。周知のように、電流ブロック層とは、活性層の中のボ ンデイングパッド電極に対向する領域に流れる電流を制限する層である。活性層の 中のボンディングパッド電極に対向する領域に流れる電流は周知のように発光効率 に寄与しな!、無効電流である。
[0006] ところで、既に説明したように、 n型シリコン基板が使用されている発光ダイオードの 順方向駆動電圧は比較的大き!、。このように発光ダイオードの順方向駆動電圧が比 較的大きい時には、シリコン基板及び半導体領域における電力損失も大きくなり、こ こでの発熱量も大きくなり、前述のショットキー障壁領域の温度も大きくなり、前述のシ ヨットキー障壁の特性が悪くなり、このショットキー障壁を通るリーク電流が増大し、逆 に外周側部分の電流が減少する。これにより、ショットキー障壁による電流ブロック機 能が低下し、発光効率も低下する。
[0007] ボンディングパッド電極の下部の無効電流を制限するために、ボンディングパッド電 極と半導体領域との間に絶縁性材料から成る周知の電流ブロック層が設けられた発 光ダイオードは、電流ブロック層の働きによって発光効率も向上できる反面、電流ブ ロック層を形成するための特別な工程が必要になり、発光ダイオードが必然的にコス ト高になる。
特許文献 1：特開 2002— 208729号公報
発明の開示
発明が解決しょうとする課題
[0008] そこで、本発明が解決しょうとする課題は、シリコン基板を使用する窒化物系半導 体素子の電圧降下が大きく且つ駆動電圧が高いことである。
課題を解決するための手段
[0009] 上記課題を解決するための本発明は、導電性を有している p型シリコン基板と、前 記 p型シリコン基板の一方の主面上に形成された n型窒化物半導体領域と、前記 n型 窒化物半導体領域の上に配置された半導体素子の主要部を形成するための主半導 体領域と、前記主半導体領域に接続された第 1の電極と、前記 p型シリコン基板の他 方の主面に接続された第 2の電極とを備えていることを特徴とする窒化物系半導体 素子に係るものである。
[0010] 前記半導体素子の主要部とは、半導体素子の活性部又は能動部を意味する。また、 前記半導体素子は前記第 1及び第 2の電極の他に更に別の電極を有することができ る。
[0011] 前記半導体素子として発光ダイオ-ドを構成する時には、前記主半導体領域に少な くとも活性層と P型窒化物半導体層とを含めることが望ましい。
[0012] 前記半導体素子としてトランジスタを構成する時には、前記主半導体領域に少なくと も p型ベース領域と n型ェミッタ領域とを含めることが望ましい。
[0013] 前記半導体素子として絶縁ゲート型電界効果トランジスタを構成する時には、前記主 半導体領域に少なくとも P型ボディ領域と n型ソース領域とを含めることが望ましい。
[0014] 前記 n型窒化物半導体領域は、該 n型窒化物半導体領域から前記 p型シリコン基板 に向う電流通路を形成することが可能な状態に前記 P型シリコン基板に接触している ことが望ましい。
[0015] 前記 n型窒化物半導体領域は、
化学式 Al In Ga N,
b 1 b
ここで、 a及び bは 0≤a< l、 0≤b< lを満足する数値、
で示される材料に n型不純物が添加されたものであることが望ましい。
[0016] 前記半導体素子は、更に、前記 n型窒化物半導体領域と前記 p型シリコン基板との間 に配置され介在層を備え、この介在層は量子力学的トンネル効果を得ることが可能 な厚みを有し且つ前記 n型窒化物半導体領域よりも大きい抵抗率を有する材料で形 成されて!/、ることが望まし!/、。
[0017] 前記介在層の材料は、例えば、化学式 Al In Ga N, ここで、 x及び yは 0く x
x y Ι-χ-y
≤1、 0≤y< l、 0<x+y≤lを満足する数値、で示されるアルミニウムを含む窒 化物半導体であることが望まし 、。
[0018] 前記半導体素子は、更に、前記 n型窒化物半導体領域と前記主半導体領域との間 に配置された多層構造のバッファ領域を有し、前記多層構造のバッファ領域が、 Al ( アルミニウム)を第 1の割合で含む窒化物半導体力も成る複数の第 1の層と、 A1を含 まない又は前記第 1の割合よりも小さい第 2の割合で含む窒化物半導体力 成る複 数の第 2の層とから成り、前記第 1の層と前記第 2の層とが交互に積層されていること が望ましい。
前記 n型窒化物半導体領域を、 A1 (アルミニウム)を第 1の割合で含む窒化物半導体 力 成る複数の第 1の層と、 A1を含まない又は前記第 1の割合よりも小さい第 2の割 合で含む窒化物半導体力 成る複数の第 2の層とから成り、前記第 1の層と前記第 2 の層とが交互に積層されている多層構造のバッファ領域とすることができる。
[0019] 前記多層構造バッファ領域の前記第 1の層は、化学式 Al M Ga N、ここで、前
Ι
記 Mは、 In (インジウム）と B (ボロン）と力も選択された少なくとも 1種の元素、前記 X及 び yは、 0<x≤ 1、 0≤y< 1、 x+y≤ 1を満足する数値、で示される材料から成り且 つ量子力学的トンネル効果を得ることが可能な厚みを有して 、ることが望ま 、。 前記多層構造バッファ領域の前記第 2の層は、化学式 Al M Ga N、ここで、前 a b 1 - a— b
記 Mは In (インジウム）と B (ボロン）とから選択された少なくとも 1種の元素、前記 a及び bは、 0≤a< l, 0≤b≤l, a + b≤l, aく xを満足させる数値、で示される材料力も成 ることが望ましい。
[0020] 前記半導体素子として発光ダイオ-ドを構成する時には、前記第 1の電極として前記 p型窒化物半導体層に電気的に接続されたアノード電極を設け、前記第 2の電極とし て力ソード電極を設けることが望ま 、。
[0021] 前記発光ダイオードの前記第 1の電極を、前記 p型窒化物半導体層に電気的に接続 された光透過性を有する導電膜と、前記導電膜の表面の一部の上に形成された接 続用金属層とで構成することができる。
[0022] 前記発光ダイオ-ドの前記主半導体領域の前記 p型窒化物半導体層と前記導電膜と の間に、 n型窒化物半導体層を配置することができる。
[0023] 前記半導体素子としてトランジスタを構成する時には、前記第 1の電極として前記 n型 ェミッタ領域に電気的に接続されたェミッタ電極を設け、前記第 2の電極としてコレク タ電極を設け、更に、前記 p型ベース領域に電気的に接続されたベース電極を設ける ことが望ましい。
[0024] 前記半導体素子として絶縁ゲート型電界効果トランジスタを構成する時には、前記第 1の電極として前記 n型ソース領域に電気的に接続されたソース電極を設け、前記第 2 の電極としてドレイン電極を設け、更に、ゲート電極を設けることが望ましい。
発明の効果
[0025] 本発明によれば、主半導体領域の結晶性を良好に保って半導体素子の駆動電圧 の大幅な低減を容易に達成できる。即ち、 n型窒化物半導体領域を使用しているに も拘わらず、これに直接又は介在層を介して接触するシリコン基板に従来とは反対導 電型の p型のシリコン基板を用いている。このため、 n型窒化物半導体領域と p型シリ コン基板とのヘテロ接合界面に界面準位が存在する。また、量子力学的トンネル効 果を有する介在層を有する場合には、この介在層を介して n型窒化物半導体領域と p型シリコン基板との間に界面準位が存在する。前記界面準位は n型窒化物半導体 領域と P型シリコン基板との間の電気伝導に寄与するエネルギー準位である。前記界 面準位が存在することにより、 p型シリコン基板内のキャリア (電子）が前記界面準位を 経由して n型窒化物半導体領域に良好に注入される。この結果、 p型シリコン基板と n 型窒化物半導体領域との間のへテロ接合の電位障壁、又は量子力学的トンネル効 果を有する介在層を介した n型窒化物半導体領域と p型シリコン基板との界面の電位 障壁が小さくなり、半導体素子の駆動電圧の大幅な低減が可能となる。駆動電圧が 低減すると、半導体素子の電力損失が少なくなる。
また、従来の n型シリコン基板を p型シリコン基板に変更するという簡単な方法で駆動 電圧の低減を達成できる。従って、コストの上昇を伴わないで、駆動電圧の低減を図 ることがでさる。
[0026] 本発明の具体例に従う発光ダイオードにおいて、前記第 1の電極が前記 p型窒化物 半導体層に電気的に接続された光透過性を有する導電膜と前記導電膜の表面の一 部の上に形成された接続用金属層とから成る場合には、前述したように接続用金属 層と半導体領域との間にショットキー障壁が生じ、このショットキー障壁が発光ダイォ 一ドの順方向電流を阻止する機能を発揮する。このショットキー障壁を有する発光ダ ィオードにおいて、もし、発光ダイオードの電力損失及び発熱が大きと、ショットキー 障壁による発光ダイオードの順方向電流の阻止機能が低下する。これに対し、本発 明の具体例に従う発光ダイオードの電力損失及び発熱は小さいので、ショットキー障 壁による発光ダイオードの順方向電流の阻止機能が低下を抑制することができ、発 光効率が向上する。
図面の簡単な説明
[0027] [図 1]図 1は本発明の実施例 1に従う発光ダイオードを概略的に示す断面図である。
[図 2]図 2は図 1の発光ダイオード及び従来の発光ダイオードの順方向電圧と電流の 関係を示す特性図である。
[図 3]図 3は図 1の発光ダイオードの駆動電圧の低減効果を従来の発光ダイオードと 比較して示すエネルギバンド図である。
[図 4]図 4は本発明の実施例 2に従う発光ダイオードを概略的に示す断面図である。
[図 5]図 5は本発明の実施例 3に従う発光ダイオードを概略的に示す断面図である。
[図 6]図 6は本発明の実施例 4に従う発光ダイオードを概略的に示す断面図である。
[図 7]図 7は本発明の実施例 5に従う発光ダイオードを概略的に示す断面図である。
[図 8]図 8は本発明の実施例 6に従うトランジスタを概略的に示す断面図である。
[図 9]図 9は本発明の実施例 7に従う電界効果トランジスタを概略的に示す断面図で ある。
符号の説明 [0028] 1 p型シリコン基板
3 n型バッファ領域
4, 4a、 4b 主半導体領域
5, 6 第 1及び第 2の電極
11 介在層
発明を実施するための最良の形態
[0029] 次に、本発明の実施形態を図 1一図 9を参照して説明する。
実施例 1
[0030] 図 1に示す本発明の実施例 1に従う半導体素子としての発光ダイオードは、 p型シリ コン基板 1と、 n型窒化物半導体領域としてのバッファ領域 3と、発光ダイオ-ドの主要 部即ち能動部を構成するための主半導体領域 4と、第 1及び第 2の電極 5, 6とを有し て 、る。主半導体領域 4はノッファ領域 3上に順次にェピタキシャル成長された n型 窒化物半導体層 13と活性層 14と p型窒化物半導体層 15とから成る。
[0031] p型シリコン基板 1は、本発明の特徴的構成要件であり、この上に n型バッファ領域 3 が配置されているにも拘らず、これとは逆の導電型を有している。このシリコン基板 1 には p型不純物即ちァクセプタ不純物として機能する例えば B (ボロン)等の 3族の元 素が例えば 5 X 1018cm 3— 5 X 1019cm 3程度の濃度でドーピングされている。従って 、シリコン基板 1は、 0.0001 Ω 'cm— 0.01 Ω 'cm程度の低い抵抗率を有している導電 性基板であって、第 1及び第 2の電極 5, 6間の電流通路として機能する。また、この シリコン基板 1は、この上のバッファ領域 3、及び主半導体領域 4等の機械的支持基 板として機能することができる厚み、例えば 350nmを有する。
[0032] p型シリコン基板 1の上に配置された n型窒化物半導体領域としてのバッファ領域 3 は、 3族の 1つ又は複数の元素と 5族の窒素とから成る n型窒化物半導体力も成る。こ のバッファ領域 3のための n型窒化物半導体は、
ィ匕学式 Al In Ga N
a b 1 a— 、
ここで a及び bは 0≤a< 1、
0≤b< l、
a + b < lを満足する数値、 で示される n型窒化物半導体に n型不純物（ドナー不純物）を添加したものであること が望ましい。即ち、バッファ領域 3は、 AlInGaN (窒化ガリウム インジウム アルミ-ゥ ム）、 GaN (窒化ガリウム）、 AlInN (窒化インジウム、アルミニウム）、 AlGaN (窒化ガリ ゥム アルミニウム）から選択された材料力 成ることが望ましぐ窒化ガリウム インジ ゥム アルミニウム（AlInGaN)力も成ることがより望ましい。前記化学式における aは 0 . 1-0. 7、b«0. 0001—0. 5であることがより望ましい。この実施例 1のバッファ領 域 3の組成は Al In Ga Nである。
0.5 0.01 0.49
[0033] ノッファ領域 3は、主としてシリコン基板 1の面方位をこの上に形成する窒化物半導 体領域力も成る主半導体領域 4に良好に受け継がせるためのノ ッファ機能を有する 。このバッファ機能を良好に発揮するために、ノ ッファ領域 3は 10nm以上の厚さを有 していることが望ましい。ただし、ノ ッファ領域 3のクラックを防止するために、バッファ 領域 3の厚みを 500nm以下にするのが望ましい。この実施例 1のバッファ領域 3の厚 さは 30nmである。
[0034] 室化物半導体の伝導帯の最低準位とシリコンの価電子帯の最高準位とのエネルギ 一差は、比較的小さい。このため、 n型窒化物半導体から成るバッファ領域 3と p型シ リコン基板 1との界面 2には、周知のタイプ 2或いはタイプ 3のへテロ接合が形成され る。ここで、タイプ 2のへテロ接合とは、エネルギバンド図においてへテロ接合を形成 する 2つの半導体の一方の価電子帯の最高準位が他方の半導体の価電子帯の最 高準位と伝導帯の最低準位との間に位置し且つ一方の伝導帯の最低準位が他方の 伝導帯の最低準位よりも上に位置する接合を言う。また、タイプ 3のへテロ接合とは、 ヘテロ接合を形成する 2つの半導体の一方の価電子帯の最高準位が他方の半導体 の伝導帯の最低準位よりも上に位置する接合を言う。本実施例に従う n型窒化物系 化合物半導体力も成るバッファ領域 3と p型シリコン基板 1とのへテロ接合が上記タイ プ 2の場合には、このへテロ接合のエネルギー帯構造を図 3 (B)で示すことができる。 なお、この図 3 (B)には熱平衡状態における n型バッファ領域 3と p型シリコン基板 1と のエネルギー帯構造が示されている。図 3 (A) (B)において、 Evは価電子帯の最高 準位を示し、 Ecは伝導帯の最低準位を示し、 Efはフェルミ準位を示す。また、図 3 (B )の禁止帯に示されている Etは、 p型シリコン基板 1と n型バッファ領域 3との間のへテ 口接合の界面準位を示す。図 3 (B)に示すような上記タイプ 2のへテロ接合を形成す る場合、ヘテロ接合の界面 2には多数の界面準位 Etが存在し、 p型シリコン基板 1の 価電子帯にあるキャリア (電子）はこの界面準位 Etを経由して n型半導体領域力 成 るノ ッファ領域 3の伝導帯に良好に注入される。この結果、 p型シリコン基板 1と n型バ ッファ領域 3との間のへテロ接合の電位障壁が小さくなり、駆動電圧の大幅な低減が 可能となる。
[0035] タイプ 3のへテロ接合が形成された場合には、 p型シリコン基板 1の価電子帯にあるキ ャリア (電子）が n型半導体領域から成るバッファ領域 3の伝導帯に直接的に注入され る。このため、タイプ 3のへテロ接合が形成された場合にも、 p型シリコン基板 1と n型 半導体領域力も成るバッファ領域 3との間のへテロ接合の電位障壁が小さくなり、駆 動電圧の大幅な低減が可能となる。
[0036] 周知のタブルへテロ接合型構造の発光ダイオードのための主半導体領域 4は、バッ ファ領域 3の上に順次に配置された n型窒化物半導体層 13と活性層 14と p型窒化物 半導体層 15とから成る。なお、主半導体領域 4を発光機能領域又は発光能動領域と 呼ぶこともできる。また、 n型窒化物半導体から成るバッファ領域 3に主半導体領域 4 の n型窒化物半導体層 13と同一の機能を持たせることによって主半導体領域 4カゝら n 型窒化物半導体層 13を省くことができる。また、活性層 14を省いて n型窒化物半導 体層 13と p型窒化物半導体層 15とを直接に接触させることができる。
[0037] 主半導体領域 4の n型窒化物半導体層 13は、 n型不純物を無視して次の化学式で 示される材料力もなることが望まし 、。
Al In Ga N
x y Ι-χ-y
ここで χ及び yは 0≤x< 1、 0≤y< 1を満足する数値である。
この実施例の n型窒化物半導体層 13は上記化学式における x=0、y=0に相当する n型 GaNから成り、厚さ約 2 mを有する。この n型窒化物半導体層 13は、発光ダイ オードの nクラッド層と呼ぶこともできるものであり、活性層 14よりも大きいバンドギヤッ プを有する。
[0038] 活性層 14は、次の化学式で示される窒化物半導体からなることが望ま ヽ。 Al In
Ga N ここで x及び yは 0≤x< 1、 0≤y< 1を満足する数値である。
この実施例では活性層 14が窒化ガリウム インジウム (InGaN)で形成されている。な お、図 1では活性層 14力 1つの層で概略的に示されている力 実際には周知の多重 量子井戸構造を有している。勿論、活性層 14を 1つの層で構成することもできる。また 、この実施例では活性層 14に導電型決定不純物がドーピングされていないが、 p型 又は n型不純物をドーピングすることができる。
[0039] 活性層 14の上に配置された p型窒化物半導体層 15は、 p型不純物を無視して次の 化学式で示される材料力もなることが望まし 、。
Al In Ga N
ここで χ及び yは 0≤x< 1、 0≤y< 1を満足する数値である。
この実施例では、 p型窒化物半導体層 15が厚さ 500nmの p型 GaNで形成されている 。この p型窒化物半導体層 15は pクラッド層と呼ぶこともできるものであり、活性層 14よ りも大き 、バンドギャップを有する。
主半導体領域 4を構成する n型窒化物半導体層 13、活性層 14及び p型窒化物半導 体層 15は、ノ ッファ領域 3を介してシリコン基板 1の上に形成されているので、その結 晶'性は比較的良好である。
[0040] アノード電極としての第 1の電極 5は p型窒化物半導体層 15に接続され、力ソード電 極としての第 2の電極 6は p型シリコン基板 1の下面に接続されている。なお、第 1の電 極 5を接続するために p型窒化物半導体層 15の上にコンタクト用の p型窒化物半導 体層を追加して設け、ここに第 1の電極 5を接続することができる。
[0041] 次に、図 1の発光ダイオードの製造方法を説明する。
まず、ミラー指数で示す結晶の面方位にぉ ヽて（111)面とされた主面を有する p型 シリコン基板 1を用意する。
次に、シリコン基板 1に対して HF系のエッチング液によって周知の水素終端処理を 施す。
[0042] 次に、基板 1を周知の OMVPE (Organometallic Vapor Phase Epitaxy)即ち有機 金属気相成長装置の反応室に投入し、例えば 1170°Cまで昇温する。次に、 1170 °Cで 10分間のサーマルクリーニングを行って、基板 1の表面の酸ィ匕膜を取り除いた後 、 1000°C以上の所定温度、例えば 1000— 1100°Cとし、し力る後 OMVPE法によつ てシリコン基板 1の上にバッファ領域 3をェピタキシャル成長させる。バッファ領域 3が n型窒化ガリウム インジウム アルミニウム (AlInGaN)力も成る場合は、反応室に所 定の割合で周知のトリメチルアルミニウムガス（以下、 TMAと言う。）とトリメチルインジ ゥムガス（以下、 TMIと言う。）とトリメチルガリウムガス（以下、 TMGと言う。）とアンモ ユアガスとシランガス (SiH )とを導入する。シランガス (SiH )の Si (シリコン）は n型不
4 4
純物として機能する。
[0043] 次に、バッファ領域 3上に周知のェピタキシャル成長法によって n型窒化物半導体 層 13と活性層 14と p型窒化物半導体層 15とを順次に形成し、主半導体領域 4を得る 。例えば、 n型 GaNから成る n型窒化物半導体層 13を形成するために、基板 1の温 度を例えば 1000— 1110°Cとし、例えば、 TMGとシラン（SiH )とアンモニアとを所
4
定の割合で反応室に供給する。これにより 2 mの厚さの n型 GaN力も成る n型窒化 物半導体層 13が得られる。この n型窒化物半導体層 13の n型不純物濃度は例えば 3 X 1018cm 3であり、シリコン基板 1の不純物濃度よりは低い。 n型窒化物半導体層 1 3の形成開始時には、この下のバッファ領域 3の結晶性は良好に保たれているので、 主半導体領域 4の n型窒化物半導体層 13はバッファ領域 3の結晶性を受け継いだ良 好な結晶性を有する。
[0044] 次に、 n型クラッド層として機能する n型窒化物半導体層 13の上に、周知の多重量 子井戸構造の活性層 14を形成する。図 1では図示を簡略ィヒするために多重量子井 戸構造の活性層 14が 1つの層で示されているが、実際には複数の障壁層と複数の 井戸層とから成り、障壁層と井戸層とが交互に例えば 4回繰返して配置されて 、る。 この活性層 14を形成する時には、 n型 GaN層カゝら成る n型窒化物半導体層 13の形 成後に、 OMVPE装置の反応室へのガスの供給を停止して基板 1の温度を 800°Cま で下げ、し力る後、 TMGと TMIとアンモニアとを反応室に所定の割合で供給し、例 えば In Ga Nから成り且つ厚み 13nmを有している障壁層を形成し、次に、 TMI
0.02 0.98
の割合を変えて例えば In Ga N力 成り且つ例えば厚み 3nmを有している井戸層
0.2 0.8
を形成する。この障壁層及び井戸層の形成を例えば 4回繰り返すことによって多重量 子井戸構造の活性層 14が得られる。活性層 14はこの下の n型窒化物半導体層 13 の結晶性を受け継いで、良好な結晶性を有する。なお、活性層 14に例えば p型の不 純物をドーピングすることができる。
[0045] 次に、シリコン基板 1の温度を 1000— 1110°Cまで上げ、 OMVPE装置の反応室内 に、例えばトリメチルガリウムガス（TMG)とアンモニアガスとビスシクロペンタジェ-ル マグネシウムガス（以下、 Cp Mgと言う。）とを所定の割合で供給し、活性層 14上に厚
2
さ約 500nmの p型 GaNからなる p型窒化物半導体層 15を形成する。マグネシウム（Mg )は例えば 3 X 1018cnf 3の濃度に導入され、 p型不純物として機能している。
[0046] 次に、第 1及び第 2の電極 5を周知の真空蒸着法によって形成し、発光ダイオード を完成させる。
[0047] 図 2の特性線 Aは上述の実施例 1に従う発光ダイオードに、第 1の電極 5が正、第 2 の電極 6が負の順方向電圧を印加した時、この発光ダイオードに流れる電流を示す。 図 2の Bの特性線は、基板 1を前記特許文献 1と同様に n型シリコン基板を有する従 来の発光ダイオードに順方向電圧を印加した時の発光ダイオードの電流を示す。こ の図 2から明らかなように、 20mAの電流を発光ダイオードに流すために必要な駆動 電圧は、特性線 Aの時には 3.36Vであり、特性線 Bの時には 3.98Vである。従って、基 板 1の導電型を従来の n型力 p型に変更するという極めて簡単な方法によって 20mA の電流を流すための駆動電圧を 0.62V低下させることができる。
[0048] 次に図 3のエネルギバンド図を参照して本実施例の効果を説明する。図 3 (A)には 比較のために従来技術に従うヘテロ接合のエネルギバンド状態が示され、図 3 (B)に は本発明に従うヘテロ接合のエネルギバンド状態が示されて 、る。
[0049] 図 3 (A)に示す従来技術に従うヘテロ接合は、 n型 Si基板 (n— Si)とここに直接にェピ タキシャル成長をさせた n型窒化物系半導体 (AlInGaN)と力 成る。この図 3 (A)の ヘテロ接合では、比較的高い高さ A Ebを有する電位障壁が生じるために、このへテ 口接合を含む半導体素子の駆動電圧が比較的大きくなる。
[0050] これに対して、図 3 (B)に示す本発明の実施例に従う p型シリコン基板 1と n型窒化 物系半導体 (AlInGaN)力も成る n型バッファ領域 3とのへテロ接合の電位障壁は比 較的低ぐ且つこのへテロ接合の界面 2に多数の界面準位 Etが存在する。この界面 準位 Etは、 p型シリコン基板 1の価電子帯の最高準位と n型バッファ領域 3の伝導帯 の最低準位との間に位置し、ヘテロ接合の界面 2での電子及び正孔の発生及び再 結合を高める機能を有する。この界面準位 Etを含む界面 2及びこの近傍領域を、電 子及び正孔の発生及び再結合の促進領域と呼ぶことができる。本実施例では、図 3 ( B)で界面 2の右側に示されている p型シリコン基板 1内のキャリア（電子）がこの界面 準位 Etを経由して界面 2の左側に示されている n型バッファ領域 3に良好に注入され る。これにより、キヤリャが p型シリコン基板 1から n型バッファ領域 3へ効率的に輸送さ れる。この結果、 p型シリコン基板 1内のキャリア (電子）に対する p型シリコン基板 1と n 型バッファ領域 3との間のへテロ接合の電位障壁は比較的小さくなり、発光ダイォー ドの順方向の駆動電圧の大幅な低減が可能となる。
[0051] 上述のように、本実施例によれば、主半導体領域 4の結晶性を良好に保ちつつ発 光ダイオードの駆動電圧の大幅な低減を容易に達成できる。駆動電圧が低減すると、 発光ダイオードの電力損失が少なくなる。
また、従来の n型シリコン基板を p型シリコン基板 1に変更するという簡単な方法で発 光ダイオードの駆動電圧の低減を達成できる。従って、発光ダイオードのコストの上昇 を伴わないで、駆動電圧の低減を図ることができる。
実施例 2
[0052] 次に、図 4に示す実施例 2の発光ダイオードを説明する。但し、図 4及び後述する図
5—図 9において図 1と実質的に同一の部分には同一の符号を付してその説明を省 略する。
[0053] 図 4の発光ダイオードは、図 1のバッファ領域 3に多層構造のバッファ領域 20を付カロ した変形バッファ領域 3aを設け、この他は図 1と同一に構成したものである。図 4の変 形バッファ領域 3aは、図 1と同一に形成された n型窒化ガリウム インジウム アルミ- ゥム （AlInGaN)から成る n型バッファ領域 3の上に、多層構造バッファ領域 20を配 置することによって構成されている。図 4の多層構造バッファ領域 20は、繰返して交 互に配置された複数の第 1の層 21と複数の第 2の層 22とによって構成されている。 複数の第 1の層 21は A1 (アルミニウム）を第 1の割合で含む窒化物半導体力も成る。 複数の第 2の層 22は A1を含まない又は前記第 1の割合よりも小さい第 2の割合で含 む窒化物半導体から成る。 [0054] 前記第 1の層 21は、 n型不純物を無視して次の化学式で示される窒化物半導体から なることが望ましい。
AI M Ga N
x y ι-χ-y
ここで、前記 Mは、 In (インジウム）と B (ボロン）と力も選択された少なくとも 1種の元素 、前記 X及び yは、 0< x≤ 1、 0≤y< 1、 x+y≤ 1を満足する数値である。
上記第 1の層 21は量子力学的トンネル効果を得ることが可能な厚み、例えば 1一 10 nmを有していることが望ましい。なお、この実施例では第 1の層 21は n型 A1N力も成 り、 n型不純物として Si (シリコン）を含んでいる。しかし、第 1の層 21は n型不純物を含 まな 、非ドープの窒化物半導体であってもよ 、。
[0055] 前記第 2の層 22は、 n型不純物を無視して次の化学式で示される窒化物半導体から なることが望ましい。
AI M Ga N
a b 1 a— b
ここで、前記 Mは In (インジウム）と B (ボロン）と力も選択された少なくとも 1種の元素、 前記 a及び bは、 0≤a< l、 0≤b≤l、 a + b≤l、 a<xを満足させる数値である。 第 2の層 22は n型不純物としてのシリコン (Si)を含むことが望ましい。また、この第 2の 層 22は n型バッファ領域 3と同一の窒化物半導体で形成することが望ましぐこの実 施例では n型 GaNから成る。なお、第 2の層 22の厚みは第 1の層 21よいも厚く且つ量 子力学的なトンネル効果が発生しない厚みである 10 m以上であることが望ましい。 しかし、第 2の層 22を量子力学的なトンネル効果が得られる厚さとすること、又は第 1 の層 21と同一の厚さとすることもできる。
[0056] 変形バッファ領域 3aの多層構造のバッファ領域 20を形成する時には、下側の n型バ ッファ領域 3の形成後に、反応室に例えば TMA (トリメチルアルミニウム）を 50 mol Zminとシラン（SiH )を 20nmolZminとアンモニアを 0.14molZminの割合で流して、厚
4
さ 5nmの n型 A1Nから成る第 1の層 21をェピタキシャル成長させる。その後、 TMAの 供給を止め、シランとアンモニアの供給は継続し、これ等と共に TMGを 50 molZ minの割合で流して厚さ 25nmの n型 GaNから成る第 2の層 22をェピタキシャル成長さ せる。第 1及び第 2の層 21, 22の形成工程を 20回繰返して多層構造のバッファ領域 20を得る。図 4では図示を簡単にするために第 1及び第 2の層 21, 22がそれぞれ 4 層のみ示されている。
[0057] 図 4に示すように多層構造のバッファ領域 20を追加するとバッファ領域 3aの最上面 の平坦性が改善される。
なお、図 4においてバッファ領域 3を省き、多層構造のノッファ領域 20を p型シリコ ン基板 1に直接に接触させることもできる。即ち、図 1、及び図 6—図 9のバッファ領域 3の代わりに図 4の多層構造のバッファ領域 20を設けることができる。図 4の多層構造 のノ ッファ領域 20を p型シリコン基板 1に直接に接触させる場合には、第 1及び第 2の 層 21, 22の両方に n型不純物を添加することが望ましい
実施例 3
[0058] 図 5に示す実施例 3の発光ダイオードは、図 1の p型シリコン基板 1と n型バッファ領域 3との間にアルミニウムを含む窒化物半導体力 成る介在層 11を配置し、且つ n型バ ッファ領域 3を n型クラッド層として兼用した他は図 1と同一に構成したものである。図 5では介在層 11と n型バッファ領域 3との組合せが変形バッファ領域 3bとして示され、 活性層 14と InGaNカゝら成る p型窒化物半導体領域 15aとの組合せが主半導体領域 4 aとして示されている。
[0059] 介在層 11は、次の化学式で示される窒化物半導体力もなることが望ま 、。
Al In Ga N
x y Ι-χ-y
ここで、 χ及び yは 0<x≤ 1、 0≤y< 1、 0<x+y≤ 1を満足する数値である。この実 施例 3では、介在層 11に n型不純物が含まれていない。しかし、介在層 11に n型不 純物を含めることもできる。
[0060] 介在層 11は、 n型バッファ領域 3の抵抗率よりも高 ヽ抵抗率を有する膜である。この 介在層 11は 1一 60nmの範囲の厚みを有していることが望ましぐまた、量子力学的 トンネル効果を得ることができる例えば 1一 10應の厚みを有していることがより望まし ぐまた、 2— 3nm程度の厚さを有していることが最も望ましい。介在層 11が量子力 学的トンネル効果を得ることができる厚みを有している場合には、 n型窒化物半導体 領域力も成る n型バッファ領域 3と p型シリコン基板 1との間の導電性に対して介在層 11を実質的に無視できる。従って、 p型シリコン基板 1内のキャリア（電子）は、 n型バ ッファ領域 3と p型シリコン基板 1との間のへテロ接合界面に存在する界面準位 Etを 経由して n型窒化物半導体領域力 成る n型バッファ領域 3に良好に注入される。こ の結果、実施例 1と同様に、 p型シリコン基板 1と n型バッファ領域 3との間のへテロ接 合の電位障壁が小さくなり、発光ダイオードの駆動電圧の大幅な低減が可能となる。 介在層 11は、これと p型シリコン基板 1との間の格子定数の差が、 n型バッファ領域 3 又は主半導体領域 4一 4cと p型シリコン基板 1との間の格子定数の差よりも小さい材 料であることが特性上望ましい。また、介在層 11は、これと p型シリコン基板 1との間の 熱膨張係数の差が、 n型バッファ領域 3又は主半導体領域 4一 4cと p型シリコン基板 1 との間の熱膨張係数の差よりも小さい材料であることが特性上望ましい。
実施例 4
[0061] 図 6に示す実施例 4の発光ダイオードは、変形された第 1の電極 5aを有し、この他 は図 1と同一に構成されて ヽる。
[0062] 図 6の第 1の電極 5aは、主半導体領域 4の表面即ち p型窒化物半導体層 15の表面 のほぼ全体に形成された酸化インジウム (In O )と酸ィ匕錫 (ZnO )の混合物即ち IT
2 3 2
O等力 成る光透過性導電膜 51と、この導電膜 51の表面上のほぼ中央部分に形成 されたボンディングパッド電極と呼ぶこともできる接続用金属層 52と力も成る。
[0063] 光透過性導電膜 51は 10nm程度の厚みを有し、 p型窒化物半導体層 15に抵抗性 接触している。接続用金属層 52は、 Ni (ニッケル）、 Au (金）、 A1 (アルミニウム)等の 金属から成り、図示されて!ヽな 、ワイヤのボンディングを許す厚みに形成されて 、る 。この接続用金属層 52は導電膜 51よりも厚いので、主半導体領域 4で発生した光を 実質的に透過させない。図示はされていないが、接続用金属層 52の形成時又はこ の後の工程で接続用金属層 52の金属が導電膜 51又は導電膜 51と主半導体領域 4 の表面の一部に拡散した領域が存在し、金属層 52と主半導体領域 4との間にショット キー障壁が形成されている。
[0064] 第 1の電極 5aの電位が第 2の電極 6の電位よりも高い順方向電圧が第 1及び第 2の 電極 5a、 6間に印加されている時には、導電性膜 51から主半導体領域 4に電流が流 れ込む。接続用金属層 52は主半導体領域 4にショットキー接触しているので、ショット キー障壁によって電流が抑制され、接続用金属層 52と主半導体領域 4との間のショ ットキー障壁を介して電流がほとんど流れない。このため、導電性膜 51から主半導体 領域 4の外周側部分に流入する電流成分が第 1及び第 2の電極 5a、 6間の電流の大 部分を占める。主半導体領域 4の外周側部分を流れる電流に基づいて発生した光は 光不透過性の接続用金属層 52に妨害されずに光透過性導電膜 51の上方に取り出 される。
[0065] 既に説明したように、ショットキー障壁は温度の上昇に従って劣化し、ショットキー障 壁を通るリーク電流が大きくなる。図 6の実施例 4の発光ダイオードは図 1の実施例 1 の発光ダイオードと同様に P型シリコン基板 1を使用して構成したものであるので、実 施例 1と同様に順方向の駆動電圧が比較的小さぐ電力損失及び発熱が従来の n型 シリコン基板を使用していたものに比べて小さい。このため、シリコン基板 1及び主半 導体領域 4の発熱に基づく接続用金属層 52と主半導体領域 4との間のショットキー 障壁の劣化が抑制され、ショットキー障壁を通る電流が少なくなる。この結果、第 1及 び第 2の電極 5a、 6間の電流が従来の n型シリコン基板を使用した発光ダイオードと 同一の場合には、全電流に対する主半導体領域 4の外周側部分を流れる電流の割 合が大きくなり、発光効率が従来の n型シリコン基板を使用した発光ダイオードのそ れよりも大きくなる。また、図 6の主半導体領域 4及びシリコン基板 1の発熱が従来の n 型シリコン基板を使用した発光ダイオードの発熱と同一でよい場合には、従来よりも 大きな電流を主半導体領域 4の外周側部分に流すことができ、発光効率が大きくなる この実施例 4においても、 p型シリコン基板 1に基づく効果が実施例 1同様に得られ る。
なお、図 6の変形された第 1の電極 5aの構成を図 4及び図 5に示す実施例 2及び 3 の発光ダイオードにも適用できる。
実施例 5
[0066] 図 7に示す実施例 5の発光ダイオードは、図 6の実施例 4の発光ダイオードの第 1の 電極 5aと主半導体領域 4との間に n型補助窒化物半導体層 53を付加し、この他は図 6と同一に構成したものである。 n型補助窒化物半導体層 53は n型不純物を無視して 次の化学式で示される材料力もなることが望ましい。
Al In Ga N ここで、 x及び yは 0≤x< 1、 0≤y< 1を満足する数値である。
図 7の実施例 5の n型補助窒化物半導体層 53は上記化学式における x=0、y=0に 相当する n型 GaNから成る。
[0067] 図 7で付加された n型補助窒化物半導体層 53の一方の主面は p型窒化物半導体 層 15に接触し、他方の主面は光透過性導電膜 51に接触している。光透過性導電膜 51が ITOカゝら成る場合は、 ITOが n型半導体と同様な特性を有するので、導電膜 51 と n型補助窒化物半導体層 53とのォーミック接触の抵抗値が極めて低くなり、ここで の電力損失が小さくなり、順方向駆動電圧が更に低くなり、発光効率が向上する。
[0068] n型補助窒化物半導体層 53と p型窒化物半導体層 15との間の pn接合が順方向電 流を妨害することを防ぐために、 n型補助窒化物半導体層 53の厚みを 1一 30nm、よ り好ましくは 5— lOnmにすることが望ましい。また、 n型補助窒化物半導体層 53の厚 みは量子力学的トンネル効果が得られる厚みであることが望ましい。
[0069] 図 7の第 1及び第 2の電極 5a、 6間に順方向電圧を印加すると、導電膜 51から n型 補助窒化物半導体層 53を介して p型窒化物半導体層 15に電流が流れ込む。この実 施例 5では、 n型補助窒化物半導体層 53を介した状態での p型補助窒化物半導体 層 15と導電膜 51との間の順方向電圧降下が図 6の p型補助窒化物半導体層 15と導 電膜 51との間の順方向電圧降下よりも小さい。従って、順方向駆動電圧を下げること が可能になり、発光効率が向上する。
[0070] 図 7の第 1の電極 5aの構造及び n型補助窒化物半導体層 53を図 4及び図 5の実施 例 2及び 3にも適用できる。
実施例 6
[0071] 図 8に示す実施例 6のトランジスタは、図 1の発光ダイオードのための主半導体領域 4をトランジスタのための主半導体領域 4bに置き換え、この他は図 1と同一に構成し たものである。この図 8において、主半導体領域 4bの n型 GaNから成る n型窒化物半 導体領域 13及びこれよりも下側の構成は図 1と同一である。トランジスタを構成するた めに主半導体領域 4bは、コレクタ領域として機能する n型窒化物半導体領域 13の他 に、この上にェピタキシャル成長された p型窒化物半導体力 成るベース領域 31とこ の上にェピタキシャル成長され n型窒化物半導体力も成るェミッタ領域 32を有する。 ベース領域 31にはベース電極 33が接続され、ェミッタ領域 32には第 1の電極として のェミッタ電極 34が接続されている。 p型シリコン基板 1の下面の電極 6はコレクタ電 極として機能する。
[0072] 図 8のトランジスタは npn型トランジスタであるので、これをオン駆動する時には、コ レクタ電極 6を最も高い電位とし、コレクタ電極 6側からェミッタ電極 34側に向って電 流を流す。このトランジスタにおいても、 2つの電極 6, 34間のオン時の電圧降下を図 1と同様に低減することができる。
実施例 7
[0073] 図 9に示す実施例 7の絶縁ゲート型電界効果トランジスタは、図 1の発光ダイオード のための主半導体領域 4を電界効果トランジスタのための主半導体領域 4cに置き換 え、この他は図 1と同一に構成したものである。図 9の主半導体領域 4cには図 1と同 一の n型 GaN力 成る n型窒化物半導体領域 13が設けられている。図 9において、 n 型窒化物半導体領域 13はドレイン領域として機能する。 n型窒化物半導体領域 13 の中には p型不純物を導入することによって p型窒化物半導体から成るボディ領域 41 が設けられ、このボディ領域 41の中に n型不純物を導入することによって n型窒化物 半導体力 成るソース領域 42が設けられて 、る。ソース領域 42とドレイン領域として の n型窒化物半導体領域 13との間のボディ領域 41の表面上に絶縁膜 43を介してゲ ート電極 44が配置されて!、る。ソース領域 42には第 1の電極としてのソース電極 45 が接続されている。 p型シリコン基板 1の下面の第 2の電極 6はドレイン電極として機 能する。
[0074] 図 9の電界効果トランジスタにおいても、オン駆動時におけるソース電極 45とドレイ ン電極 6間の電圧降下が小さくなる。
[0075] 本発明は上述の実施例に限定されるものでなぐ例えば次の変形が可能なもので ある。
(1)図 6及び図 7の発光ダイオードのバッファ領域 3、図 8のトランジスタのバッファ領 域 3、及び図 9の電界効果トランジスタのバッファ領域 3を、図 4のバッファ領域 3a又は 図 5のバッファ領域 3bに置き換えることができる。
(2)図 8及び図 9のバッファ領域 3をコレクタ領域又はドレイン領域として兼用すること ができる。
(3)図 4、図 6、図 7図 8、及び図 9において、ノ ッファ領域 3と p型シリコン基板 1との間 に図 5と同様な A1N等カゝらなる量子力学的トンネル効果を有する介在層 11を配置す ることができる。即ち、図 4、図 6、図 7図 8、及び図 9において、鎖線 11 'と p型シリコン 基板 1との間を A1N等カゝらなる量子力学的トンネル効果を有する介在層とすることが できる。
(4)各実施例のノ ッファ領域 3, 3a、 3bに更に別の半導体層を付加することができる
(5)各実施形態では、ノ ッファ領域 3, 3a、 3bに Inが含まれている力 Inを含まない 層とすることができる。
(6)本発明を、 pn接合を有する整流ダイオードやショットキバリア電極を有するショッ トキノリアダイオードに適用することができる。また、基板 1の厚さ方向に電流が流れ る全ての半導体素子に本発明を適用することができる。 産業上の利用可能性
本発明は発光ダイオード、トランジスタ、及び電界効果トランジスタ及び整流ダイォ ード等の半導体素子に利用可能なものである。

Claims

請求の範囲
[1] 導電性を有している p型シリコン基板と、
前記 P型シリコン基板の一方の主面上に形成された n型窒化物半導体領域と、 前記 n型窒化物半導体領域の上に配置された半導体素子の主要部を形成するた めの主半導体領域と、
前記主半導体領域に接続された第 1の電極と、
前記 P型シリコン基板の他方の主面に接続された第 2の電極と
を備えていることを特徴とする窒化物系半導体素子。
[2] 前記 n型窒化物半導体領域は、該 n型窒化物半導体領域から前記 p型シリコン基板 に向う電流通路を形成することが可能な状態に前記 P型シリコン基板に接触している ことを特徴とする請求項 1記載の窒化物系半導体素子。
[3] 前記 n型窒化物半導体領域は
化学式 Al In Ga N,
b 1 b
ここで、 a及び bは 0≤a< l、
0≤b< l
を満足する数値、
で示される材料に n型不純物が添加されたものであることを特徴とする請求項 1記載 の窒化物系半導体素子。
[4] 更に、前記 n型窒化物半導体領域と前記 p型シリコン基板との間に配置され且つ量 子力学的トンネル効果を得ることが可能な厚みを有し且つ前記 n型窒化物半導体領 域よりも大き 、抵抗率を有する材料で形成されて ヽる介在層を備えて ヽることを特徴 とする請求項 1記載の室化物系半導体素子。
[5] 前記介在層の材料は、アルミニウムを含む窒化物半導体であることを特徴とする請求 項 4記載の窒化物系半導体素子。
[6] 前記 n型窒化物半導体領域は
化学式 Al In Ga N,
b 1 b
ここで、 a及び bは 0≤a< l、
0≤b< l、 を満足する数値、
で示される材料に n型不純物が添加されたものであり、且つ
前記介在層は、
化学式 Al In Ga N,
Ι
ここで、 χ及び yは 0< χ≤1、
0≤y< l、
0<x+y≤l、 を満足する数値、
で示される材料力 成ることを特徴とする請求項 5記載の窒化物系半導体素子。
[7] 更に、前記 n型窒化物半導体領域と前記主半導体領域との間に配置された多層構 造のバッファ領域を有し、前記多層構造のバッファ領域が、 A1 (アルミニウム)を第 1 の割合で含む窒化物半導体力も成る複数の第 1の層と、 A1を含まない又は前記第 1 の割合よりも小さい第 2の割合で含む窒化物半導体力 成る複数の第 2の層とから成 り、前記第 1の層と前記第 2の層とが交互に積層されていることを特徴とする請求項 1 記載の窒化物系半導体素子。
[8] 前記 n型窒化物半導体領域は、 A1 (アルミニウム)を第 1の割合で含む窒化物半導体 力 成る複数の第 1の層と、 A1を含まない又は前記第 1の割合よりも小さい第 2の割 合で含む窒化物半導体力 成る複数の第 2の層とから成り、前記第 1の層と前記第 2 の層とが交互に積層されている多層構造のバッファ領域であることを特徴とする請求 項 1記載の窒化物系半導体素子。
[9] 前記第 1の層は
ィ匕学式 AI M Ga N
x y Ι-χ-y
ここで、前記 Mは、 In (インジウム）と B (ボロン）と力も選択された少なくとも 1種の元素 前記 X及び yは、 0< χ≤1、
0≤y< l、
x+y≤l を満足する数値、
で示される材料力 成り且つ量子力学的トンネル効果を得ることが可能な厚みを有し ており、
前記第 2の層は、
化学式 Al M Ga N
b 1 b
ここで、前記 Mは In (インジウム）と B (ボロン）とから選択された少なくとも 1 種の元素、
前記 a及び bは、 0≤a< l、
0≤b≤l、
a + b≤l、
a<x
を満足させる数値、
で示される材料力 成ることを特徴とする請求項 7又は 8記載の窒化物系半導体素子
[10] 前記主半導体領域は発光ダイオードを形成するための領域であって、少なくとも活性 層とこの活性層の上に配置された p型窒化物半導体層とを有しており、前記第 1の電 極は前記 P型窒化物半導体層に電気的に接続されたアノード電極であり、前記第 2 の電極は力ソード電極であることを特徴とする請求項 1記載の窒化物系半導体素子。
[11] 前記第 1の電極は前記 P型窒化物半導体層に電気的に接続された光透過性を有す る導電膜と、前記導電膜の表面の一部の上に形成された接続用金属層とから成るこ とを特徴とする請求項 10記載の窒化物系半導体素子。
[12] 前記主半導体領域は、更に、前記 p型窒化物半導体層の上に配置された n型窒化 物半導体層を有し、
前記導電膜は前記 n型窒化物半導体層に接続されて!ヽることを特徴とする請求項 11記載の窒化物系半導体素子。
[13] 前記主半導体領域はトランジスタを構成するための領域であって、少なくとも p型べ ス領域と n型ェミッタ領域とを有し、前記第 1の電極は前記 n型ェミッタ領域に電気的 に接続されたェミッタ電極であり、前記第 2の電極はコレクタ電極であり、更に、前記 p 型ベース領域に電気的に接続されたベース電極を有していることを特徴とする請求項
1記載の窒化物系半導体素子。
前記主半導体領域は絶縁ゲート型電界効果トランジスタを構成するための領域であ つて、少なくとも P型ボディ領域と該 P型ボディ領域に隣接配置された n型ソース領域と を有し、前記第 1の電極は前記 n型ソース領域に電気的に接続されたソース電極であり 、前記第 2の電極はドレイン電極であり、更に、ゲート電極を有していることを特徴とす る請求項 1記載の窒化物系半導体素子。
PCT/JP2004/013819 2003-09-24 2004-09-22 窒化物系半導体素子 WO2005029587A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005514103A JP3940933B2 (ja) 2003-09-24 2004-09-22 窒化物系半導体素子
US11/375,964 US7675076B2 (en) 2003-09-24 2006-03-15 Nitride-based semiconductor device of reduced voltage drop

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003331881 2003-09-24
JP2003-331881 2003-09-24
JP2004093515 2004-03-26
JP2004-093515 2004-03-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/375,964 Continuation US7675076B2 (en) 2003-09-24 2006-03-15 Nitride-based semiconductor device of reduced voltage drop

Publications (1)

Publication Number Publication Date
WO2005029587A1 true WO2005029587A1 (ja) 2005-03-31

Family

ID=34380359

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/013819 WO2005029587A1 (ja) 2003-09-24 2004-09-22 窒化物系半導体素子

Country Status (4)

Country Link
US (1) US7675076B2 (ja)
JP (1) JP3940933B2 (ja)
TW (1) TWI243399B (ja)
WO (1) WO2005029587A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339629A (ja) * 2005-05-02 2006-12-14 Nichia Chem Ind Ltd 半導体素子
EP1958266A1 (en) * 2005-12-08 2008-08-20 Electronics and Telecommunications Research Institute Silicon-based light emitting diode using side reflecting mirror
JP2011222804A (ja) * 2010-04-12 2011-11-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
US8076694B2 (en) 2005-05-02 2011-12-13 Nichia Corporation Nitride semiconductor element having a silicon substrate and a current passing region

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI270217B (en) 2004-02-24 2007-01-01 Showa Denko Kk Gallium nitride-based compound semiconductor multilayer structure and production method thereof
US20110018104A1 (en) * 2008-01-16 2011-01-27 Toru Nagashima METHOD FOR PRODUCING A LAMINATED BODY HAVING Al-BASED GROUP-III NITRIDE SINGLE CRYSTAL LAYER, LAMINATED BODY PRODUCED BY THE METHOD, METHOD FOR PRODUCING Al-BASED GROUP-III NITRIDE SINGLE CRYSTAL SUBSTRATE EMPLOYING THE LAMINATED BODY, AND ALUMINUM NITRIDE SINGLE CRYSTAL SUBSTRATE
US7989834B2 (en) 2008-04-30 2011-08-02 Lg Innotek Co., Ltd. Light emitting device and method for manufacturing the same
KR101405742B1 (ko) * 2010-02-24 2014-06-10 엘지이노텍 주식회사 반도체 발광소자
WO2013009552A2 (en) * 2011-07-08 2013-01-17 RoseStreet Labs Energy, LLC Multi-color light emitting devices with compositionally graded cladding group iii-nitride layers grown on substrates
DE102011108080B4 (de) * 2011-07-21 2015-08-20 Otto-Von-Guericke-Universität Magdeburg Gruppe-III-Nitrid-basierte Schichtenfolge, deren Verwendung und Verfahren ihrer Herstellung
US9054232B2 (en) * 2012-02-28 2015-06-09 Koninklijke Philips N.V. Integration of gallium nitride LEDs with aluminum nitride/gallium nitride devices on silicon substrates for AC LEDs
KR20150014641A (ko) * 2013-07-30 2015-02-09 서울반도체 주식회사 질화갈륨계 다이오드 및 그 제조 방법
CN105374912B (zh) * 2015-10-28 2017-11-21 厦门市三安光电科技有限公司 发光二极管及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177142A (ja) * 1997-10-10 1999-07-02 Toyoda Gosei Co Ltd ＧａＮ系の半導体素子
JP2000004047A (ja) * 1998-06-16 2000-01-07 Toshiba Corp 半導体発光装置及びその製造方法
JP2001044209A (ja) * 1999-07-27 2001-02-16 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置の製造方法
JP2002208729A (ja) * 2001-01-11 2002-07-26 Sanken Electric Co Ltd 発光素子及びその製造方法
JP2003017742A (ja) * 2001-06-29 2003-01-17 Sanken Electric Co Ltd 半導体発光素子
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2003249642A (ja) * 2002-02-22 2003-09-05 Fuji Xerox Co Ltd ヘテロ接合半導体素子及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679965A (en) * 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
US5858826A (en) * 1996-01-16 1999-01-12 United Microelectronics Corporation Method of making a blanket N-well structure for SRAM data stability in P-type substrates
JPH1117742A (ja) 1997-06-24 1999-01-22 Toshiba Corp 分散ネットワークコンピューティングシステム、及び同システムに用いられる情報交換方法、この方法を格納した記憶媒体
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP4240752B2 (ja) * 2000-05-01 2009-03-18 富士電機デバイステクノロジー株式会社 半導体装置
JP2002190621A (ja) * 2000-10-12 2002-07-05 Sharp Corp 半導体発光素子およびその製造方法
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP3453558B2 (ja) * 2000-12-25 2003-10-06 松下電器産業株式会社 窒化物半導体素子
US6552398B2 (en) * 2001-01-16 2003-04-22 Ibm Corporation T-Ram array having a planar cell structure and method for fabricating the same
JP2004531894A (ja) * 2001-06-15 2004-10-14 クリー　インコーポレイテッド 紫外線発光ダイオード
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US6759689B2 (en) * 2002-08-07 2004-07-06 Shin-Etsu Handotai Co., Ltd. Light emitting element and method for manufacturing the same
JP2004266039A (ja) * 2003-02-28 2004-09-24 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP4530171B2 (ja) * 2003-08-08 2010-08-25 サンケン電気株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177142A (ja) * 1997-10-10 1999-07-02 Toyoda Gosei Co Ltd ＧａＮ系の半導体素子
JP2000004047A (ja) * 1998-06-16 2000-01-07 Toshiba Corp 半導体発光装置及びその製造方法
JP2001044209A (ja) * 1999-07-27 2001-02-16 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置の製造方法
JP2002208729A (ja) * 2001-01-11 2002-07-26 Sanken Electric Co Ltd 発光素子及びその製造方法
JP2003017742A (ja) * 2001-06-29 2003-01-17 Sanken Electric Co Ltd 半導体発光素子
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2003249642A (ja) * 2002-02-22 2003-09-05 Fuji Xerox Co Ltd ヘテロ接合半導体素子及びその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MARCHAND H. ET AL.: "Metalorganic chemical vapor deposition of GaN on Si(III): stress control and application to field-effects transistors", JOURNAL OF APPLIED PHYSICS, vol. 89, no. 12, 15 June 2001 (2001-06-15), pages 7846 - 7851, XP012052659 *
WANG C.W. ET AL.: "Effect of rapid thermal annealing on radio-frequency magnetron-sputtered GaN thin films and Au/GaN Schottky diodes", JOURNAL OF THE VACUUM SCIENCE & TECHNOLOGY B, vol. 17, no. 4, July 1999 (1999-07-01) - August 1999 (1999-08-01), pages 1545 - 1548, XP012007607 *
ZHIZHEN Y.E. ET AL.: "An untraviolet photodetector based on GaN/Si", INTERNATIONAL JOURNAL OF MODERN PHYSICS B, vol. 16, no. 28-29, 2002, pages 4310 - 4313, XP002984402 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339629A (ja) * 2005-05-02 2006-12-14 Nichia Chem Ind Ltd 半導体素子
US8076694B2 (en) 2005-05-02 2011-12-13 Nichia Corporation Nitride semiconductor element having a silicon substrate and a current passing region
EP1958266A1 (en) * 2005-12-08 2008-08-20 Electronics and Telecommunications Research Institute Silicon-based light emitting diode using side reflecting mirror
EP1958266A4 (en) * 2005-12-08 2012-10-17 Korea Electronics Telecomm SILICON LED WITH MIRROR REFLECTIVE LATERAL
JP2011222804A (ja) * 2010-04-12 2011-11-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPWO2005029587A1 (ja) 2006-11-30
TW200522138A (en) 2005-07-01
US7675076B2 (en) 2010-03-09
TWI243399B (en) 2005-11-11
US20060157730A1 (en) 2006-07-20
JP3940933B2 (ja) 2007-07-04

Similar Documents

Publication Publication Date Title
JP4168284B2 (ja) 窒化物系半導体素子
JP3952210B2 (ja) 窒化物系半導体素子及びその製造方法
JP5136765B2 (ja) 窒化物系半導体素子及びその製造方法
US7807521B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP4954536B2 (ja) 窒化物半導体発光素子
WO2012091311A2 (en) High efficiency light emitting diode
JP3940933B2 (ja) 窒化物系半導体素子
JP4178410B2 (ja) 半導体発光素子
JP2008078297A (ja) ＧａＮ系半導体発光素子
JP4058595B2 (ja) 半導体発光素子及びその製造方法
CN102544290A (zh) 氮化物半导体发光二极管元件
JPH09326508A (ja) 半導体光素子
JP4058592B2 (ja) 半導体発光素子及びその製造方法
JP2000332288A (ja) 窒化ガリウム系半導体発光素子及びその製造方法
JP4058593B2 (ja) 半導体発光素子
JP4058594B2 (ja) 半導体発光素子
JP3777869B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2006339629A (ja) 半導体素子
JP2003115606A (ja) 半導体発光素子
JPH1079530A (ja) 窒化ガリウム系化合物半導体発光素子
JP2000174338A (ja) 窒化ガリウム系化合物半導体発光素子
JP2001345476A (ja) 窒化ガリウム系化合物半導体発光素子
JP2001345477A (ja) 窒化ガリウム系化合物半導体発光素子
JP2006040964A (ja) 半導体発光素子
JP2005094043A (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480024805.4

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GM HR HU ID IL IN IS JP KE KG KP KZ LC LK LR LS LT LU LV MA MD MK MN MW MX MZ NA NI NO NZ PG PH PL PT RO RU SC SD SE SG SK SY TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SZ TZ UG ZM ZW AM AZ BY KG MD RU TJ TM AT BE BG CH CY DE DK EE ES FI FR GB GR HU IE IT MC NL PL PT RO SE SI SK TR BF CF CG CI CM GA GN GQ GW ML MR SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2005514103

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11375964

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 11375964

Country of ref document: US

122 Ep: pct application non-entry in european phase