WO2005013379A2 - Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip - Google Patents

Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip Download PDF

Info

Publication number
WO2005013379A2
WO2005013379A2 PCT/DE2004/001593 DE2004001593W WO2005013379A2 WO 2005013379 A2 WO2005013379 A2 WO 2005013379A2 DE 2004001593 W DE2004001593 W DE 2004001593W WO 2005013379 A2 WO2005013379 A2 WO 2005013379A2
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
growth
layer
semiconductor layer
semiconductor layers
Prior art date
Application number
PCT/DE2004/001593
Other languages
English (en)
French (fr)
Other versions
WO2005013379A3 (de
Inventor
Volker HÄRLE
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US10/566,955 priority Critical patent/US8017416B2/en
Priority to JP2006521387A priority patent/JP2007500934A/ja
Priority to EP20040762443 priority patent/EP1649497B1/de
Priority to KR1020067001846A priority patent/KR101148632B1/ko
Publication of WO2005013379A2 publication Critical patent/WO2005013379A2/de
Publication of WO2005013379A3 publication Critical patent/WO2005013379A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • a large number of optoelectronic semiconductor chips each having a large number of structural elements, each with at least one semiconductor layer.
  • Semiconductor layers of the structural elements are grown using selective epitaxy.
  • the invention relates to an optoelectronic semiconductor chip produced by this method.
  • Such an optoelectronic semiconductor chip and a corresponding method for its production are described, for example, in DE 199 11 717 AI.
  • This has a plurality of radiation decoupling elements which, for. B. include an epitaxially grown semiconductor layer sequence with an electromagnetic layer generating active layer. As a result, this component has an improved coupling-out of radiation.
  • Each of the radiation decoupling elements has a ring contact on a top surface, the ring contacts being connected to one another by electrically conductive webs. This is a relatively complex way of contacting the radiation decoupling elements in an electrically conductive manner and requires that they have a certain minimum size.
  • the object of the present invention is to provide an improved method for producing optoelectronic semiconductor chips of the type mentioned at the outset.
  • Another object of the present invention is to provide a semiconductor chip produced by such a method, which has improved properties compared to conventional semiconductor chips.
  • the method for producing a multiplicity of optoelectronic semiconductor chips of the type mentioned at the beginning comprises at least the following method steps: providing a chip composite base which has a substrate and a growth surface;
  • the chip composite base preferably has at least one semiconductor layer epitaxially grown on the substrate.
  • the growth surface is a surface on the side of the epitaxially grown semiconductor layer facing away from the substrate.
  • the chip composite base has an epitaxially grown semiconductor layer sequence, which comprises an active zone emitting electromagnetic radiation.
  • the growth surface is a surface on the side of the semiconductor layer sequence facing away from the substrate.
  • the semiconductor layers of the structural elements subsequently applied to the growth surface form a structuring which, for example, fulfills the purpose of improved coupling out of the electromagnetic radiation generated in the chip composite base.
  • the structure elements each have an epitaxially grown semiconductor layer sequence an active zone that emits electromagnetic radiation.
  • Preferred materials for the mask material layer have Si0 2 , Si x N y or Al 2 0 3 .
  • a layer of electrically conductive contact material is preferably applied to them, which is transparent to electromagnetic radiation emitted by the active zone, so that semiconductor layers of a plurality of structural elements are electrically conductively connected to one another by the contact material.
  • electrical contact structures can be formed in a simple manner, through which a small proportion of electromagnetic radiation generated in the component is also absorbed.
  • the mask material layer is expediently at least partially removed after the semiconductor layers have been grown.
  • a planarization layer is advantageously applied as an alternative or in addition to removing mask material, over the growth surface.
  • this can lead to an improved coupling out of light if a material is selected for it whose refractive index is smaller than that of adjacent semiconductor layers.
  • the mask material layer and the semiconductor layers are particularly preferably grown by means of organometallic gas phase epitaxy (MOVPE).
  • MOVPE organometallic gas phase epitaxy
  • the optoelectronic semiconductor chip is distinguished by the fact that it is produced by the method according to the invention or an embodiment thereof.
  • Figures la to ld a schematic plan view of a section of a growth surface during various stages of an embodiment of the method
  • Figure 2 is a schematic sectional view of a section of a first embodiment of the optoelectronic component
  • Figure 3 is a schematic sectional view of a section of a second embodiment of the optoelectronic component.
  • the same or equivalent components are each provided with the same reference numerals.
  • the components shown and the proportions of the components among one another are not to be regarded as true to scale. Rather, some details of the figures are exaggerated for better understanding.
  • FIGS. 1 A detail of a growth surface 3 during the growth of a mask material layer 11 from a mask material 1 is shown in chronological sequence in FIGS.
  • the mask material layer 11 is grown in situ in a non-closed layer in such a way that a large number of statistically distributed windows are created. "In situ" means that the growth takes place in the same epitaxial reactor as the growth of semiconductor layers of the component.
  • a closed mask material layer can also be grown, in which windows are subsequently formed by means of photolithography and etching.
  • the growth surface 3 can be, for example, a surface of a substrate made of n-GaAs, the mask material 1 consists, for example, of Si x N y .
  • the growth of the mask material 1 begins at isolated points on the axle surface 3, at which crystallites from the mask material 1 form.
  • the crystallites from mask material 1 laterally grow together (see
  • the growth conditions being able to be set, for example, in such a way that two-dimensional growth predominates, ie that the crystallites are made core material 1 mainly grow in a plane parallel to the growth surface and only to a lesser extent perpendicular to it.
  • the growth conditions predominantly three-dimensional growth of the crystallites can also be achieved, ie growth in which the growth rate in all possible directions of growth is of a similar size or of the same order of magnitude.
  • externally adjustable, controllable or changeable parameters such as e.g. Understand pressure, temperature, material flow and duration of growth in the epitaxial reactor.
  • the exact values for such parameters in order to achieve a specific growth characteristic can vary widely and depend, for example, on the division and the geometric dimensions of the epitaxial reactor or on the material to be grown.
  • the growth conditions not only the shape or the size of the windows can be varied when the mask material layer is growing, but also the surface density with which the windows are produced on the growth surface can advantageously be set, for example.
  • a non-closed Si x N y layer is produced, for example, in a MOVPE reactor by switching on SiH 4 and NH 3 at a suitable reactor temperature, which can typically be in a range between 500 and 1100 ° C. However, the reactor temperature can also be above or below this range.
  • a suitable reactor temperature can typically be in a range between 500 and 1100 ° C.
  • the reactor temperature can also be above or below this range.
  • Such methods are described, for example, in Hageman, PR et al, phys. stat. sol. (a) 188, no. 2 (2001), 659-662, the content of which is hereby described by Back reference is included.
  • tetraethyl silicon (Si (C 2 H 5 ) 4 ) or a similar Si-containing compound which is suitable for epitaxy can also be used as the Si source.
  • Semiconductor layer sequences 8 are subsequently selectively deposited on regions of the growth surface 3 lying within these windows 2 (see FIG. 2 or 3).
  • These can be based on phosphide compound semiconductors, for example, and preferably have materials In n Ga m Ali- n - m P, where O n n l l, O m m l l and n + m ⁇ 1 or have multiple dopants and additional components that essentially do not change the physical properties of the material.
  • a semiconductor layer sequence 8 forms a structure element 12.
  • semiconductor layers of a plurality of structure elements overlap or that a number of structure elements have at least one common semiconductor layer. This is the case, for example, when semiconductor layer sequences 8 grow so far laterally over the mask material layer that semiconductor layers of adjacent structural elements 12 are partially or completely together. to grow. In such cases, a boundary between two adjacent structural elements runs along a line along which the semiconductor material located on the mask material layer has a minimal thickness.
  • the semiconductor layer sequence 8 forming the structure element 12 has an active zone which emits electromagnetic radiation when current is applied.
  • a structural element 12 can also have no active zone and e.g. be formed from only one semiconductor layer which has a lens-like shape.
  • the active zone can have a conventional pn junction, for example for a luminescence diode.
  • a luminescence diode Such structures are known to the person skilled in the art and are therefore not explained in more detail here.
  • the windows have differently sized opening areas results in 8 different material compositions for the layers of the semiconductor layer sequences deposited therein. Structures emitting electromagnetic radiation thus result in different emission spectra, so that overall a broader emission spectrum can be achieved with such radiation-emitting components than with conventional components.
  • FIG. 2 shows a schematic sectional view of a section of an optoelectronic component produced using the method.
  • the chip composite base 5 comprises a substrate 4 and a semiconductor layer or semiconductor layer sequence 6 grown epitaxially on this substrate, the side of which facing away from the substrate 4 forms the growth surface 3.
  • On the growth surface 3 is one Mask material layer 11 grown in the shown
  • Section of the component has a window into which one
  • Semiconductor layer sequence 8 is selectively deposited.
  • the maximum thickness of the mask material layer 11 can e.g. is only a few nm and is less than the height of the semiconductor layer sequence 8.
  • semiconductor layers of the semiconductor layer sequence 8 are also partially grown above the mask material layer 11 from a height that is greater than the thickness of the mask material layer 11 surrounding them.
  • the growth conditions for growing the semiconductor layer sequence 8 are e.g. selected in such a way or varied during the growth that the semiconductor layer sequence 8 is formed with a lens-like shape.
  • this shape can also be frustoconical or polyhedral.
  • wax-up conditions is to be understood in a similar way to the previously described wax-up of mask material 1.
  • the type of semiconductor material to be grown and the type of epitaxial system it also depends heavily on the type of mask material 1 and how exactly the setting of certain values is for parameters such as pressure, temperature, material flow and growth duration affects the growth of semiconductor materials.
  • Suitable contact material 7 is, for example, indium tin oxide (ITO) or a metal layer a few atoms thick, for example made of platinum, which, due to its small thickness, is suitable for one of the active zones of the
  • a contact material with ITO can additionally have such a thin metal layer which is deposited before the ITO.
  • the electrical conductivity of the contact between contact material 7 and semiconductor layer sequence 8 can thereby be improved.
  • a bond pad can be applied to the contact material 7 before or after the annealing, via which the semiconductor layer sequence, e.g. can be contacted by means of a bonding wire (not shown).
  • the substrate 4 is provided on the rear side, ie on the side facing away from the growth surface, with a contact material and is connected in an electrically conductive manner, then a voltage can be applied to the components still in the bond and their functionality via the bond pad and the rear side contact test (direct probing).
  • the semiconductor layer sequence 6 arranged on the substrate 4 can also have an active zone that emits electromagnetic radiation. When a voltage is applied to the component, the current through the mask material layer 11 is restricted to a region of the windows 2, so that a light generation region is essentially restricted to a part of the active zone of the semiconductor layer sequence 6 that lies below a window 2.
  • a planarization layer 10 is applied to the growth surface 3 and the semiconductor layer sequence 8, which e.g. can consist of a dielectric whose refractive index is smaller than that of materials of the semiconductor layer sequence 8.
  • the planarization layer 10 is subsequently at least partially thinned or removed, so that the outermost layer of the semiconductor layer sequence 8 is exposed.
  • electrically conductive contact material 7 is applied and annealed analogously to the exemplary embodiment explained with reference to FIG. 2.
  • the chip composite base 5 with the applied material can subsequently be separated into a multiplicity of optoelectronic semiconductor chips. Each of these semiconductor chips comprises a multiplicity of structural elements 12.
  • the scope of the invention is not limited by the description of the invention based on the exemplary embodiments.
  • the windows in the mask material layer can be made so small that quasi one-dimensional semiconductor component structures are grown in them.
  • the invention encompasses every new feature and every combination of features, which includes in particular every combination of features in the patent claims, even if this combination is not explicitly specified in the patent claims.

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips, die jeweils eine Vielzahl von Strukturelementen mit jeweils mindestens einer Halbleiterschicht aufweisen. Bei dem Verfahren wird eine Chipverbund-Basis bereitgestellt, die ein Substrat sowie eine Aufwachsoberfläche aufweist. Auf der Aufwachsoberfläche wird eine Maskenmaterialschicht ausgebildet, die eine Vielzahl von Fenstern aufweist, von denen die meisten eine mittlere Ausdehnung von kleiner als oder gleich 1 µm aufweisen. Dabei wird ein Maskenmaterial derart gewählt, dass sich ein in einem späteren Verfahrensschritt aufzuwachsendes Halbleitermaterial der Halbleiterschicht auf diesem im Wesentlichen nicht oder im Vergleich zur Aufwachsoberfläche wesentlich schlechter aufwachsen lässt. Nachfolgend werden Halbleiterschichten im Wesentlichen gleichzeitig auf innerhalb der Fenster liegende Bereiche der Aufwachsoberfläche abgeschieden. Ein weiterer Verfahrensschritt ist das Vereinzeln der Chipverbund-Basis mit aufgebrachtem Material zu Halbleiterchips. Die Erfindung betrifft zudem ein nach dem Verfahren hergestelltes optoelektronisches Halbleiterbauelement.

Description

Beschreibung
Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10335080.2, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung betrifft ein Verfahren zur Herstellung einer
Vielzahl optoelektronischer Halbleiterchips, die jeweils eine Vielzahl von Strukturelementen mit jeweils mindestens einer Halbleiterschicht aufweisen. Halbleiterschichten der Strukturelemente werden dabei mittels selektiver Epitaxie aufge- wachsen. Zudem betrifft die Erfindung einen nach diesem Verfahren hergestellten optoelektronischen Halbleiterchip.
Ein derartiger optoelektronischer Halbleiterchip sowie ein entsprechendes Verfahren zu dessen Herstellung ist beispiels- weise in der DE 199 11 717 AI beschrieben. Dieser weist eine Vielzahl von Strahlungsauskoppelelementen auf, die z. B. eine epitaktisch gewachsene Halbleiterschichtfolge mit einer e- lektromagnetische Strahlung erzeugenden aktiven Schicht umfassen. Dadurch weist dieses Bauelment eine verbesserte Strahlungsauskopplung auf.
Jedes der Strahlungsauskoppelelemente weist auf einer Deckfläche einen Ringkontakt auf, wobei die Ringkontakte untereinander durch elektrisch leitende Stege verbunden sind. Dies ist eine relativ aufwendige Art, die Strahlungsauskoppelelemente elektrisch leitend zu kontaktieren, und erfordert, dass diese eine gewisse Mindestgröße aufweisen. Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zur Herstellung von optoelektronischen Halbleiterchips der eingangs genannten Art bereitzustellen. Eine weitere Aufgabe der vorliegenden Erfindung ist das Be- reitstellen eines nach einem derartigen Verfahren hergestellten Halbleiterchips, der gegenüber herkömmlichen Halbleiterchips verbesserte Eigenschaften aufweist .
Diese Aufgaben werden durch ein Herstellungsverfahren mit den Merkmalen von Anspruch 1 bzw. durch ein optoelektronisches
Bauelement mit den Merkmalen von Anspruch 14 gelöst. Vorteilhafte Weiterbildungen des Verfahrens sind Gegenstand der Ansprüche 2 bis 13.
Erfindungsgemäß beinhaltet das Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips der eingangs genannten Art zumindest die folgenden Verfahrensschritte: Bereitstellen einer Chipverbund-Basis, die ein Substrat sowie eine Aufwachsoberflache aufweist;
Ausbilden einer Maskenmaterialschicht auf der Aufwachsoberfläche, mit einer Vielzahl von Fenstern, von denen die meisten eine mittlere Ausdehnung von kleiner als oder gleich 1 μm aufweisen, wobei ein Maskenmaterial derart gewählt ist, dass sich ein in einem späteren Verfahrensschritt aufzuwachsendes Halbleitermaterial der Halbleiterschicht auf diesem im Wesentlichen nicht oder im Vergleich zur Aufwachsoberflache wesentlich schlechter aufwachsen lässt; im Wesentlichen gleichzeitiges Aufwachsen von Halbleiter- schichten auf innerhalb der Fenster liegenden Bereichen der
Aufwachsoberflache; und
Vereinzeln der Chipverbund-Basis mit aufgebrachtem Material zu Halbleiterchips . Unter Ausbreitung ist in diesem Zusammenhang die Länge eines auf eine Gerade projezierten Fensters zu verstehen, wobei die Gerade in einer Haupterstreckungsebene der Maskenmaterial- Schicht verläuft. Die mittlere Ausbreitung ist demnach die über alle Richtungen gemittelte Ausbreitung eines Fensters.
Mit kleineren Fenstern in der Maskenmaterialschicht lassen sich kleinere Strukturelemente in einer größeren Flächendich- te erzeugen. Dies kann zu verbesserten Eigenschaften des Bauelementes führen, wie etwa verbesserter Auskopplung von in dem Bauelement erzeugter elektromagnetischer Strahlung.
Bevorzugt weist die Chipverbund-Basis zumindest eine epitak- tisch auf das Substrat aufgewachsene Halbleiterschicht auf. Die Aufwachsoberfläche ist dabei eine Oberfläche auf der dem Substrat abgewandten Seite der epitaktisch gewachsenen Halbleiterschicht .
Die Chipverbund-Basis weist in einer vorteilhaften Ausführungform des Verfahrens eine epitaktisch auf das Substrat aufgewachsene Halbleiterschichtfolge auf, die eine elektromagnetische Strahlung emittierende aktive Zone umfasst . Entsprechend ist die Aufwachsoberfläche eine Oberfläche auf der dem Substrat abgewandten Seite der Halbleiterschichtenfolge. Die nachfolgend auf die Aufwachsoberfläche aufgebrachten Halbleiterschichten der Strukturelemente bilden eine Strukturierung, die beispielsweise den Zweck einer verbesserten Auskopplung der in der Chipverbund-Basis erzeugten elektromagne- tischen Strahlung erfüllt.
Alternativ oder zusätzlich weisen die Strukturelemente jeweils eine epitaktisch gewachsene Halbleiterschichtfolge mit einer aktiven Zone auf, die elektromagnetische Strahlung e- mittiert .
Bevorzugte Materialien für die MaskenmaterialSchicht weisen Si02, SixNy oder Al203 auf.
Nach dem Aufwachsen der Halbleiterschichten der Strukturelemente wird auf diese bevorzugt eine Schicht aus elektrisch leitendem Kontaktmaterial aufgebracht, das für eine von der aktiven Zone emittierte elektromagnetische Strahlung durchlässig ist, so dass Halbleiterschichten mehrerer Strukturelemente durch das Kontaktmaterial elektrisch leitend miteinander verbunden werden. Dadurch lassen sich auf einfache Weise elektrische KontaktStrukturen bilden, durch die zudem ein ge- ringer Anteil an in dem Bauelement erzeugter elektromagnetischer Strahlung absorbiert wird.
In einer Ausführungsform des Verfahrens wird die Maskenmaterialschicht nach dem Aufwachsen der Halbleiterschichten zweckmäßigerweise zumindest teilweise entfernt.
In einer weiteren Ausführungsform des Verfahrens wird nach dem Aufwachsen der Halbleiterschichtenfolgen mit Vorteil alternativ oder zusätzlich zum Entfernen von Maskenmaterial ei- ne Planarisierungsschicht über der Aufwachsoberflache aufgebracht. Diese kann insbesondere dann zu einer verbesserten Lichtauskopplung führen, wenn für sie ein Material gewählt wird, dessen Brechungsindex kleiner ist als derjenige von angrenzenden Halbleiterschichten.
Die Planarisierungsschicht weist bevorzugt ein Material auf, das dielektrische Eigenschaften hat . Beim Aufwachsen der Halbleiterschichten der Strukturelemente werden die Aufwachsbedingungen bevorzugt derart eingestellt und alternativ oder zusätzlich während des Aufwachsens variiert, dass die Halbleiterschichten mit einer für die Auskopp- lung von elektromagnetischer Strahlung vorteilhaften Form, beispielsweise einer zumindest näherungsweise linsenartigen Form gebildet werden.
Das Aufwachsen der Maskenmaterialschicht und der Halbleiter- schichten erfolgt besonders bevorzugt mittels Metallorganischer Gasphasenepitaxie (MOVPE) .
Der optoelektronische Halbleiterchip zeichnet sich dadurch aus, dass er nach dem erfindungsgemäßen Verfahren oder einer Ausführungsform von diesem hergestellt ist.
Weitere Vorteile, bevorzugte Ausführungsformen und Weiterbildungen des Verfahrens bzw. des optoelektronischen Halbleiterchips ergeben sich aus den im folgenden in Verbindung mit den Figuren la bis 3 erläuterten Ausführungsbeispielen. Es zeigen:
Figuren la bis ld eine schematische Draufsicht auf einen Ausschnitt einer Aufwachsoberfläche während verschiedenen Stadien eines Ausführungsbeispiels des Verfahrens,
Figur 2 eine schematische Schnittansicht eines Ausschnittes eines ersten Ausführungsbeispieles des optoelektronischen Bauelements und
Figur 3 eine schematische Schnittansicht eines Ausschnittes eines zweiten Ausführungsbeispieles des optoelektronischen Bauelements . In den Ausführungsbeispielen und Figuren sind gleiche oder gleichwirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr sind einige Details der Figuren zum besseren Verständnis übertrieben groß dargestellt.
In den Figuren la bis ld ist in chronologischer Abfolge jeweils ein Ausschnitt einer Aufwachsoberfläche 3 während des Aufwachsens einer Maskenmaterialschicht 11 aus einem Maskenmaterial 1 gezeigt. Dabei wird die Maskenmaterialschicht 11 in situ in einer nicht geschlossenen Schicht derart aufge- wachsen, dass eine Vielzahl statistisch verteilter Fenster entsteht. „In situ" bedeutet, dass das Aufwachsen in dem selben Epitaxiereaktor erfolgt wie das Aufwachsen von Halbleiterschichten des Bauelementes. Alternativ kann auch eine geschlossenen Maskenmaterialschicht aufgewachsen werden, in der nachfolgend mittels Fotolithographie und Ätzen Fenster gebildet werden.
Die Aufwachsoberfläche 3 kann beispielsweise eine Fläche eines Substrates aus n-GaAs sein, das Maskenmaterial 1 besteht z.B. aus SixNy.
Das Wachstum des Maskenmaterials 1 beginnt an vereinzelten Punkten der Auf achsoberflache 3, an denen sich Kristallite aus Maskenmaterial 1 bilden. Die Kristallite aus Maskenmate- rial 1 wachsen im weiteren Verlauf lateral zusammen (siehe
Figuren 1b bis ld) , wobei die Wachstumsbedingungen beispielsweise derart eingestellt werden können, dass zweidimensiona- les Wachstum überwiegt, d.h., dass die Kristallite aus Mas- kenmaterial 1 überwiegend in einer Ebene parallel zur Auf- wachsoberflache wachsen und nur in geringerem Maße senkrecht dazu. Alternativ kann durch entsprechendes Einstellen der Wachstumsbedingungen auch überwiegend dreidimensionales Wachstum der Kristallite erreicht werden, d.h. ein Wachstum, bei dem die Wachstumsrate in allen möglichen Wachstumsrichtungen ähnlich groß bzw. von einer gleichen Größenordnung ist .
Unter Wachstumsbedingungen sind dabei von außen einstellbare, kontrollierbare bzw. änderbare Parameter wie z.B. Druck, Temperatur, Materialfluß und Wachstumsdauer im Epitaxiereaktor zu verstehen. Die genauen Werte für derartige Parameter zur Erzielung einer bestimmten Aufwachs-Charakteristik können stark variieren und hängen beispielsweise von der Aufteilung und den geometrischen Abmessungen des Epitaxiereaktors oder von dem aufzuwachsenden Material ab.
Mit dem Einstellen der Wachstumsbedingungen lassen sich beim Aufwachsen der Maskenmaterialschicht nicht nur die Form oder die Größe der Fenster variieren, sondern es lässt sich beispielsweise auch mit Vorteil die Flächendichte einstellen, mit der die Fenster auf der Aufwachsoberfläche erzeugt werden.
Die Herstellung einer nicht geschlossenen SixNy-Schicht erfolgt beispielsweise in einem MOVPE-Reaktor durch Zuschalten von SiH4 und NH3 bei geeigneter Reaktortemperatur, die typischerweise in einem Bereich zwischen 500 und 1100°C liegen kann. Die Reaktortemperatur kann aber auch oberhalb oder unterhalb dieses Bereichs liegen. Solche Verfahren sind etwa in Hageman, P. R. et al , phys . stat . sol . (a) 188, No . 2 (2001), 659-662 beschrieben, dessen Inhalt insofern hiermit durch Rückbezug aufgenommen wird. Alternativ kann als Si-Quelle auch Tetraethyl-Silizium (Si(C2H5)4) oder eine ähnliche Si- haltige Verbindung, die sich für die Epitaxie eignet, verwendet werden .
Bei dem in Figur ld gezeigten Stadium des Aufwachsens ist die Maskenmaterialschicht 11 fertig ausgebildet. Sie weist eine Vielzahl statistisch verteilter Fenster 2 mit variierenden Formen und Öffnungsflächen auf. Die Abscheidebedingungen wer- den so gewählt, dass die meisten der Fenster eine mittlere Ausdehnung von kleiner als 1 μm aufweisen. Durch eine kleine Ausdehnung der Fenster können mehr und kleinere Strukturelemente erzeugt und z.B. eine verbesserte Strahlungsauskopplung aus den Bauelementstrukturen erreicht werden.
Auf innerhalb dieser Fenster 2 liegenden Bereichen der Aufwachsoberfläche 3 werden nachfolgend beispielsweise Halbleiterschichtfolgen 8 selektiv abgeschieden (siehe Figur 2 oder 3) . Diese können etwa auf Phosphid-Verbindungshalbleitern ba- sierend sein und vorzugsweise Materialien InnGamAli-n-mP aufweisen, wobei O ≤ n ≤ l, O ≤ m ≤ l und n+m < 1. Dabei können diese Materialien ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im Wesentlichen nicht ändern.
Eine Halbleiterschichtfolge 8 bildet ein Strukturelement 12. Im Sinne der Erfindung ist es dabei auch möglich, dass Halbleiterschichten mehrerer Strukturelemente überlappen bzw. dass mehrere Strukturelemente zumindest eine gemeinsame Halb- leiterschicht aufweisen. Dies ist beispielsweise der Fall, wenn Halbleiterschichtenfolgen 8 so weit lateral über die Maskenmaterialschicht wachsen, dass Halbleiterschichten benachbarter Strukturelemente 12 teilweise oder ganz zusammen- wachsen. In derartigen Fällen verläuft eine Grenze zwischen zwei benachbarten Strukturelementen entlang einer Linie, entlang der auf der Maskenmaterialschicht befindliches Halbleitermaterial eine minimale Dicke aufweist .
In Figur 2 weist die das Strukturelement 12 bildende Halbleiterschichtfolge 8 eine aktive Zone auf, die bei Beaufschlagung mit Strom elektromagnetische Strahlung emittiert. Ein Strukturelement 12 kann jedoch auch keine aktive Zone aufwei- sen und z.B. aus nur einer Halbleiterschicht gebildet sein, die eine linsenartige Form aufweist.
Die aktive Zone kann einen herkömmlichen pn-Übergang aufweisen, beispielsweise für eine Lumineszenzdiode. Solche Struk- turen sind dem Fachmann bekannt und werden von daher an dieser Stelle nicht näher erläutert .
Dadurch, dass die Fenster unterschiedlich große Öffnungsflächen aufweisen, ergeben sich für die darin abgeschiedenen Schichten der Halbleiterschichtfolgen 8 unterschiedliche Materialzusammensetzungen. Bei elektromagnetische Strahlung e- mittierenden Strukturen ergeben sich somit unterschiedliche Emissionsspektren, so dass sich mit derartigen Strahlungsemittierenden Bauelementen insgesamt ein breiteres Emissions- Spektrum erreichen lässt als mit herkömmlichen Bauelementen.
In Figur 2 ist eine schematische Schnittansicht eines Ausschnittes eines mit dem Verfahren hergestellten optoelektronischen Bauelementes gezeigt. Die Chipverbund-Basis 5 umfasst ein Substrat 4 sowie eine auf diesem Substrat epitaktisch aufgewachsene Halbleiterschicht oder Halbleiterschichtfolge 6, deren von dem Substrat 4 abgewandte Seite die Aufwachsoberflache 3 bildet. Auf der Aufwachsoberfläche 3 ist eine Maskenmaterialschicht 11 aufgewachsen, die in dem gezeigten
Ausschnitt des Bauelementes ein Fenster aufweist, in das eine
Halbleiterschichtfolge 8 selektiv abgeschieden ist.
Die maximale Dicke der Maskenmaterialschicht 11 kann z.B. nur einige nm betragen und ist geringer als die Höhe der Halbleiterschichtfolge 8. Dadurch werden Halbleiterschichten der Halbleiterschichtfolge 8 ab einer Höhe, die größer ist als die Dicke der sie umgebenden Maskenmaterialschicht 11, durch laterales Wachstum auch teilweise über der Maskenmaterialschicht 11 aufgewachsen.
Die Aufwachsbedingungen zum Aufwachsen der Halbleiterschicht- folge 8 werden z.B. derart gewählt oder während des Aufwach- sens variiert, dass die Halbleiterschichtfolge 8 mit einer linsenartigen Form gebildet werden. Alternativ kann diese Form auch kegelstumpfartig oder polyederartig sein.
Der Begriff Aufwachsbedingungen ist in diesem Zusammenhang ähnlich zu verstehen wie beim vorhergehend erläuterten Aufwachsen von Maskenmaterial 1. Dabei hängt es neben der Art des aufzuwachsenden Halbleitermaterials und der Art der Epitaxieanlage auch stark von der Art des Maskenmaterials 1 ab, wie genau sich das Einstellen bestimmter Werte für Parameter wie Druck, Temperatur, Materialfluß und Wachstumsdauer auf das Wachstum von Halbleitermaterialien auswirkt.
Bei dem in Figur 2 dargestellten Ausführungsbeispiel überdeckt die zuletzt aufgewachsene Halbleiterschicht alle übri- gen Halbleiterschichten der Halbleiterschichtenfolge 8. Dies ermöglicht es, eine Schicht aus elektrisch leitfähigem Kontaktmaterial 7 beispielsweise flächig über der gesamten Aufwachsoberfläche 3 bzw. auf der Halbleiterschichtfolge 8 und dem Maskenmaterial 1 aufzubringen, ohne dass verschiedene
Halbleiterschichten der Halbleiterschichtfolge 8 elektrisch kurzgeschlossen werden. Als Kontaktmaterial 7 eignet sich beispielsweise Indiumzinnoxid (ITO) oder auch eine wenige A- tomlagen dicke Metallschicht, beispielsweise aus Platin, die durch ihre geringe Dicke für eine von der aktiven Zone der
Halbleiterschichtfolge 8 emittierte Strahlung durchlässig ist .
Ein Kontaktmaterial mit ITO kann zusätzlich eine derartige dünne Metallschicht aufweisen, die vor dem ITO abgeschieden wird. Dadurch kann die elektrische Leitfähigkeit des Kontaktes zwischen Kontaktmaterial 7 und Halbleiterschichtfolge 8 verbessert werden.
Damit sich zwischen dem Kontaktmaterial 7 und der Halbleiterschichtfolge 8 ein elektrisch leitender Kontakt ausbildet, muss das Bauelement nach Aufbringen des Kontaktmaterials 7 in der Regel bei einer geeigneten Temperatur ausreichend lang getempert werden. Diese Maßnahmen sind dem Fachmann bekannt und werden von daher nicht näher erläutert .
Auf das Kontaktmaterial 7 kann vor oder nach dem Tempern ein Bondpad aufgebracht werden, über das die Halbleiterschicht- folge von einer Seite her z.B. mittels eines Bonddrahts kontaktiert werden kann (nicht gezeigt) .
Wenn das Substrat 4 rückseitig, d.h. auf der von der Auf- wachsoberflache abgewandten Seite, mit einem Kontaktmaterial versehen und elektrisch leitend verbunden ist, dann kann man über das Bondpad und den Rückseitenkontakt direkt an die noch im Verbund befindlichen Bauelemente eine Spannung anlegen und ihre Funktionsfähigkeit testen (Direct Probing) . Bei dem Bauelement des in Figur 2 gezeigten Ausschnittes kann alternativ oder zusätzlich auch die auf dem Substrat 4 angeordnete Halbleiterschichtfolge 6 eine elektromagnetische Strahlung emittierende, aktive Zone aufweisen. Bei Anlegen einer Spannung an das Bauelement wird der Strom durch die Maskenmaterialschicht 11 auf einen Bereich der Fenster 2 beschränkt, so dass ein Lichterzeugungsbereich im Wesentlichen auf einen Teil der aktiven Zone der Halbleiterschichtfolge 6 beschränkt ist, der unterhalb eines Fensters 2 liegt.
In Figur 3 ist der Ausschnitt eines zweiten Ausführungsbeispieles des Bauelements gezeigt. Im Unterschied zu dem anhand Figur 2 erläuterten Ausführungsbeispiel beinhaltet das Ver- fahren zur Herstellung in diesem Beispiel nach dem Aufbringen der Halbleiterschichtfolge 8 ein Entfernen der Maskenmaterialsschicht 11, was durch selektives Ätzen erfolgen kann.
Nachfolgend wird auf die Aufwachsoberfläche 3 und die Halb- leiterschichtfolge 8 eine Planarisierungsschicht 10 aufgebracht, die z.B. aus einem Dielektrikum bestehen kann, dessen Brechungsindex kleiner ist als der von Materialien der Halbleiterschichtfolge 8.
Damit die Halbleiterschichtfolge 8 elektrisch leitend kontaktiert werden kann, wird die Planarisierungsschicht 10 im Folgenden zumindest teilweise abgedünnt oder entfernt, so dass die äußerste Schicht der Halbleiterschichtfolge 8 freigelegt wird. Auf diese wird nachfolgend analog dem anhand Figur 2 erläuterten Ausfuhrungsbeipiel elektrisch leitendes Kontakt- material 7 aufgebracht und getempert . Nachfolgend kann die Chipverbund-Basis 5 mit dem aufgebrachten Material zu einer Vielzahl optoelektronischer Halbleiterchips vereinzelt werden. Jeder dieser Halbleiterchips umfasst eine Vielzahl von Strukturelementen 12.
Der Schutzumfang der Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele beschränkt. Beispielsweise lassen sich die fenster in der Maskenmaterialschicht derart klein aubilden, dass in ihnen quasi eindimensionale Halbleiterbauelement-Strukturen aufgewachsen werden. Die Erfindung umfasst jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn diese Kombination nicht explizit in den Patentansprüchen an- gegeben ist.

Claims

Patentansprüche
1. Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips, die jeweils eine Vielzahl von Struk- turelementen mit jeweils mindestens einer Halbleiterschicht aufweisen, wobei das Verfahren zumindest die folgenden Verfahrensschritte umfasst :
— Bereitstellen einer Chipverbund-Basis, die ein Substrat sowie eine Aufwachsoberflache aufweist; — Ausbilden einer Maskenmaterialschicht auf der Aufwachs- oberflache, mit einer Vielzahl von Fenstern, von denen die meisten eine mittlere Ausdehnung von kleiner als oder gleich 1 μm aufweisen, wobei ein Maskenmaterial derart gewählt wird, dass sich ein in einem späteren Verfahrensschritt aufzuwach- sendes Halbleitermaterial der Halbleiterschicht auf diesem im Wesentlichen nicht oder im Vergleich zur Aufwachsoberflache wesentlich schlechter aufwachsen lässt;
— im Wesentlichen gleichzeitiges Aufwachsen von Halbleiterschichten auf innerhalb der Fenster liegenden Bereichen der Aufwachsoberflache; und
— Vereinzeln der Chipverbund-Basis mit aufgebrachtem Material zu Halbleiterchips.
2. Verfahren nach Anspruch 1, bei dem die Chipverbund-Basis zumindest eine epitaktisch auf das Substrat aufgewachsene Halbleiterschicht aufweist und die Aufwachsoberfläche eine Oberfläche auf der dem Substrat abgewandten Seite der epitaktisch gewachsenen Halbleiterschicht ist.
3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Chipverbund-Basis eine epitaktisch auf das Substrat aufgewachsene Halbleiterschichtfolge mit einer elektro- magnetische Strahlung emittierenden aktiven Zone aufweist und die Aufwachsoberfläche eine Oberfläche auf der dem Substrat abgewandten Seite der Halbleiterschichtenfolge ist.
4. Verfahren nach einem der Ansprüche 1 oder 2 , bei dem die Strukturelemente jeweils eine epitaktisch gewachsene Halbleiterschichtfolge mit einer elektromagnetische Strahlung emittierenden aktiven Zone aufweisen.
5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Maskenmaterial Si02, SixNy oder Al203 aufweist.
6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem nach dem Aufwachsen der Halbleiterschichten eine Schicht aus elektrisch leitendem Kontaktmaterial, das für eine von der aktiven Zone emittierte elektromagnetische Strahlung durchlässig ist, auf die Halbleiterschichten aufgebracht wird, so dass Halbleiterschichten mehrerer Strukturelemente durch das Kontaktmaterial elektrisch leitend miteinander verbunden wer- den .
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die durchschnittliche Dicke der Maskenmaterialschicht geringer ist als die summierte Dicke der Halbleiterschichten eines Strukturelementes.
8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Maskenmaterialschicht nach dem Aufwachsen der Halbleiterschichten zumindest teilweise entfernt wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem nach dem Aufwachsen der Halbleiterschichtenfolgen eine Planarisierungsschicht über der Aufwachsoberfläche aufgebracht wird.
10. Verfahren nach Anspruch 9, bei dem für die Planarisierungsschicht ein Material gewählt wird, dessen Brechungsindex kleiner ist als der der Halbleiterschichten.
11. Verfahren nach Anspruch 9 oder 10, bei dem für die Planarisierungsschicht ein Material gewählt wird, das dielektrische Eigenschaften hat.
12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Aufwachsbedingungen zum Aufwachsen der Halbleiterschichten derart eingestellt und/oder während des Aufwachsens variiert werden, dass Halbleiterschichten der Strukturelemente eine linsenartige, eine kegelstumpfartige oder eine polyederartige Form bilden.
13. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Aufwachsen der Halbleiterschichten mittels Metallorganischer Gasphasenepitaxie erfolgt.
14. Optoelektronischer Halbleiterchip, dadurch gekennzeichnet, dass er nach einem Verfahren gemäß einem der vorhergehenden Ansprüche hergestellt ist.
PCT/DE2004/001593 2003-07-31 2004-07-22 Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip WO2005013379A2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US10/566,955 US8017416B2 (en) 2003-07-31 2004-07-22 Method for the production of a plurality of opto-electronic semiconductor chips and opto-electronic semiconductor chip
JP2006521387A JP2007500934A (ja) 2003-07-31 2004-07-22 複数のオプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ
EP20040762443 EP1649497B1 (de) 2003-07-31 2004-07-22 Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
KR1020067001846A KR101148632B1 (ko) 2003-07-31 2004-07-22 다수의 광전자 반도체 칩을 제조하는 방법 및 광전자반도체 칩

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10335080A DE10335080A1 (de) 2003-07-31 2003-07-31 Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE10335080.2 2003-07-31

Publications (2)

Publication Number Publication Date
WO2005013379A2 true WO2005013379A2 (de) 2005-02-10
WO2005013379A3 WO2005013379A3 (de) 2005-03-31

Family

ID=34111795

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2004/001593 WO2005013379A2 (de) 2003-07-31 2004-07-22 Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Country Status (8)

Country Link
US (1) US8017416B2 (de)
EP (1) EP1649497B1 (de)
JP (1) JP2007500934A (de)
KR (1) KR101148632B1 (de)
CN (1) CN100444322C (de)
DE (1) DE10335080A1 (de)
TW (1) TWI250667B (de)
WO (1) WO2005013379A2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10335080A1 (de) 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0472221A2 (de) 1990-08-24 1992-02-26 Nec Corporation Verfahren zur Herstellung einer optischen Halbleitervorrichtung
DE19911717A1 (de) 1999-03-16 2000-09-28 Osram Opto Semiconductors Gmbh Monolithisches elektrolumineszierendes Bauelement und Verfahren zu dessen Herstellung
DE10335080A1 (de) 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262090A (ja) * 1988-08-29 1990-03-01 Matsushita Electric Ind Co Ltd 光半導体装置の製造方法
JPH02237021A (ja) * 1989-03-09 1990-09-19 Fujitsu Ltd 半導体装置の製造方法
DE69127952T2 (de) * 1990-11-07 1998-03-05 Canon Kk III-V Verbindungs-Halbleiter-Vorrichtung, Drucker- und Anzeigevorrichtung unter Verwendung derselben, und Verfahren zur Herstellung dieser Vorrichtung
JPH05226781A (ja) * 1992-02-12 1993-09-03 Fujitsu Ltd 半導体発光素子の製造方法
GB2295269A (en) * 1994-11-14 1996-05-22 Sharp Kk Resonant cavity laser having oxide spacer region
US5693962A (en) * 1995-03-22 1997-12-02 Motorola Full color organic light emitting diode array
WO1997011518A1 (en) * 1995-09-18 1997-03-27 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device
DE19535777A1 (de) 1995-09-26 1997-03-27 Siemens Ag Optoelektronisches Halbleiter-Bauelement und Verfahren zur Herstellung
DE19715572A1 (de) * 1997-04-15 1998-10-22 Telefunken Microelectron Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
TW393785B (en) * 1997-09-19 2000-06-11 Siemens Ag Method to produce many semiconductor-bodies
JPH11330548A (ja) * 1998-05-15 1999-11-30 Showa Denko Kk Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP3470623B2 (ja) * 1998-11-26 2003-11-25 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置
JP2001284641A (ja) * 2000-03-31 2001-10-12 Sony Corp 画像表示素子
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
WO2002017369A1 (en) 2000-08-18 2002-02-28 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
JP4724924B2 (ja) * 2001-02-08 2011-07-13 ソニー株式会社 表示装置の製造方法
JP2002249400A (ja) * 2001-02-22 2002-09-06 Mitsubishi Chemicals Corp 化合物半導体単結晶の製造方法およびその利用
JP3690340B2 (ja) * 2001-03-06 2005-08-31 ソニー株式会社 半導体発光素子及びその製造方法
JP3697406B2 (ja) * 2001-09-26 2005-09-21 株式会社東芝 半導体発光装置及びその製造方法
EP1436870A2 (de) 2001-10-09 2004-07-14 Infinera Corporation Integrierte fotonische sendschaltung und optisches netzwerk damit
JP2003158296A (ja) * 2001-11-22 2003-05-30 Sharp Corp 窒化物半導体発光デバイスチップとその製造方法
TW561526B (en) 2001-12-21 2003-11-11 Aixtron Ag Method for depositing III-V semiconductor layers on a non-III-V substrate
DE10206751A1 (de) * 2001-12-21 2003-07-03 Aixtron Ag Verfahren zum Abscheiden von III-V-Halbleiterschichten auf einem Nicht -III-V-Substrat
JP3912117B2 (ja) 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
JP3782357B2 (ja) * 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0472221A2 (de) 1990-08-24 1992-02-26 Nec Corporation Verfahren zur Herstellung einer optischen Halbleitervorrichtung
DE19911717A1 (de) 1999-03-16 2000-09-28 Osram Opto Semiconductors Gmbh Monolithisches elektrolumineszierendes Bauelement und Verfahren zu dessen Herstellung
DE10335080A1 (de) 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HAGEMAN, P. R. ET AL., PHYS. STAT. SOL. (A), vol. 188, no. 2, 2001, pages 659 - 662
J. W. YANG ET AL.: "Selective Area deposited blue GaN-InGaN multiple-quantum well light emitting diodes over silicon substrates", APPLIED PHYSICS LETTERS, vol. 76, no. 3, 17 January 2000 (2000-01-17), pages 273 - 275, XP012025677, DOI: doi:10.1063/1.125745

Also Published As

Publication number Publication date
CN1830066A (zh) 2006-09-06
EP1649497B1 (de) 2015-04-29
US8017416B2 (en) 2011-09-13
JP2007500934A (ja) 2007-01-18
EP1649497A2 (de) 2006-04-26
DE10335080A1 (de) 2005-03-03
TW200507304A (en) 2005-02-16
KR20060056350A (ko) 2006-05-24
KR101148632B1 (ko) 2012-05-23
WO2005013379A3 (de) 2005-03-31
US20070034880A1 (en) 2007-02-15
CN100444322C (zh) 2008-12-17
TWI250667B (en) 2006-03-01

Similar Documents

Publication Publication Date Title
EP1709694B1 (de) Dünnfilm-led mit einer stromaufweitungsstruktur
DE10042947A1 (de) Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
DE102011016302A1 (de) Optoelektronischer Halbleiterchip
DE102007019776A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
EP2260516A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen
EP1630915A2 (de) Strahlungsemittierendes optoelektronisches Bauelement mit einer Quantentopfstruktur und Verfahren zu dessen Herstellung
WO1998007187A1 (de) Verfahren zum herstellen von halbleiterkörpern mit movpe-schichtenfolge
DE102006043400A1 (de) Optoelektronischer Halbleiterchip
WO2015121399A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102011010503A1 (de) Optoelektronischer Halbleiterchip
EP1299909A1 (de) LUMINESZENZDIODENCHIP AUF DER BASIS VON InGaN UND VERFAHREN ZU DESSEN HERSTELLUNG
DE102013200509A1 (de) Optoelektronischer Halbleiterchip
DE102015102857A1 (de) Optoelektronisches Halbleiterbauelement, Verfahren zur Herstellung eines elektrischen Kontakts und Verfahren zur Herstellung eines Halbleiterbauelements
DE102015107661B4 (de) Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
DE19905526C2 (de) LED-Herstellverfahren
DE10203809A1 (de) Strahlungsemittierendes Halbleiterbauelement
DE102017113383B4 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102008030821A1 (de) Elektroluminieszierende Vorrichtung und Verfahren zur Herstellung einer elektroluminieszierenden Vorrichtung
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP1649498B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP0619921A1 (de) Elektronisches bauelement und verfahren zu dessen herstellung
EP2619807B1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
EP2245657B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE102019122945A1 (de) Halbleiterchip und verfahren zur herstellung eines halbleiterchips
DE102014111482A1 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480022159.8

Country of ref document: CN

AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004762443

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020067001846

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2006521387

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 2004762443

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020067001846

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2007034880

Country of ref document: US

Ref document number: 10566955

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10566955

Country of ref document: US