WO2004093199A1 - バリスティック半導体素子 - Google Patents

バリスティック半導体素子 Download PDF

Info

Publication number
WO2004093199A1
WO2004093199A1 PCT/JP2004/005282 JP2004005282W WO2004093199A1 WO 2004093199 A1 WO2004093199 A1 WO 2004093199A1 JP 2004005282 W JP2004005282 W JP 2004005282W WO 2004093199 A1 WO2004093199 A1 WO 2004093199A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor device
collector
emitter
quantum well
Prior art date
Application number
PCT/JP2004/005282
Other languages
English (en)
French (fr)
Inventor
Nobuyuki Otsuka
Koichi Mizuno
Shigeo Yoshii
Asamira Suzuki
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to JP2005504473A priority Critical patent/JP3708114B2/ja
Priority to US10/542,063 priority patent/US7414261B2/en
Publication of WO2004093199A1 publication Critical patent/WO2004093199A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7376—Resonant tunnelling transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

本発明のバリスティック半導体素子は、ｎ型のエミッタ層(102)と、ｎ型のＩｎＧａＮで構成されたベース層(305)と、ｎ型のコレクタ層(307)と、前記エミッタ層(102)及び前記ベース層(305)の間に挟まれ、前記ベース層(305)のバンドギャップより大きいバンドギャップを有するエミッタ障壁層(103)、前記ベース層(305)及び前記コレクタ層(307)の間に挟まれ、前記ベース層(305)のバンドギャップより大きいバンドギャップを有するコレクタ障壁層(306)とを備え、１０ＧＨｚ以上で動作する。

Description

明細書
バリスティック半導体素子
〔技術分野〕
本発明はパリスティック半導体素子に関し、 特にホッ トエレク トロン トランジスタに関する。 〔技術背景〕
ホッ トエレク トロンを利用するホッ トエレク トロントランジスタ （H E T) としていくつかの半導体素子が提案されている。 第 1の従来技術 として、 横山らにより提案された共鳴ホッ トエレク トロントランジスタ 素子（RHET) がある（ジャパニーズジャーナルォブアプライ ドフイジ ックスレター， Vol.24， no.11, p.L853, 1985参照）。
図 1 1及び図 1 2は、 横山らによる前記文献の Fig.1及び Fig.3にそ れぞれ示された素子構造及び動作原理を示す図である。 第 1 の従来技術 では、 n +— G a A s基板 2 0上に、 3 0 0 11111の 1 & &八 3層 2 1 を成長した後、 S i をド一プした n +— G a A s層 2 2を 1 0 0 nm、 A 1 G a A s障壁層 2 3を 5 nm、 G a A s井戸層 2 4を 5. 6 nm、 a 1 G a A s障壁層 2 5を 5 nm、 S i をドープした n +— G a A s層 2 6を 5 0 nmの厚みにそれぞれ成長している。
この第 1の従来技術は、 H E Tのェミッタ領域に共鳴トンネル構造を 備えたもので、 7 7 Kにおける素子動作が報告されている。 その動作は 以下のようなものである。ベ一ス（Base) 1 2とェミッタ（Emitter) 1 4と が等電位のときは、 図 1 2 ( a) に示すようにェミッタ内の電子エネル ギ一がエミッ夕 1 4とべ一ス 1 2との間に設けられた量子井戸（Quantum well) 1 3の量子準位（E 1 )より低いので、エミッ夕に電流は流れない。
ここで、 ベースーェミッタ間に電圧を印加すると、 図 1 2 (b) に示 すようにエミッ夕の電子エネルギーが量子井戸の量子準位に一致し、 そ れにより共鳴トンネルが生じる。
より詳細には、 エミッ夕の電子のエネルギーはある分布をもって広が つているが、 この中で量子準位と一致するエネルギーを有する電子のみ が共鳴トンネルによりベースに放出される。 放出された電子は高いエネ ルギーを有しているので、 ベース層内を、 ほとんど散乱を受けずに高速 で通過し （バリスティック伝導） 、 ベース層とコレクタ障壁（Collector barrier)層との間のエネルギー障壁（q Φ を超えてコレクタ障壁層に 注入される。
注入された電子はコレクタ障壁層中でもほとんど散乱されずに走行し, コレクタ層に達する。 以上の全過程で電子はほとんど散乱を受けないの で、 散乱や拡散に依存する通常のトランジス夕素子に比較して高速で動 作することが期待される。
しかしながら、 第 1の従来技術では、 室温においては動作温度が制限 され、 また素子利得が低く、 動作速度も期待されるほど高くないという 課題があった。 例えば、 第 1の従来技術においては、 7 7 Κでの動作が 報告されているが、 室温での動作や動作速度の改善は示されていない。 そこで、 室温で動作する I η Ρ系の ΗΕ Τ (第 2の従来技術） が報告 されている （ IEEE Electron Device Letters, vol.14, no.9, p.441-443,
September, 1993参照） 。
しかし、 この第 2の従来技術は、 その利得が通常のトランジスタに比 較して低く、 動作速度も特に高いものではないという課題があった。
〔本発明に関連する先行文献の一覧〕
、 1 ) aoki Yokoyama et al.， "A l ew Functional, Resonant -Tunneling Hot Electron Transistor (RHET)", Japanese Journal of Applied Physics Letters, Vol.24, No.11. .p.L.853-L854 (1985) ( ) Theodore S. Moise, "Room -Temperature Operation of a Resonant -Tunneling Hot-Electron Transistor Based Integrated Circuit", IEEE ELECTRON DEVICE LETTERS, VOL.14, NO.9 ， SEPTEMBER 1993
( 3 ) 米国特許第 5 3 8 9 7 9 8号公報 （連合王国特許第 2 2 6 0 8 5 8号公報、 日本国平成 5年特許公開第 1 9 0 8 3 4号公報 （特に 【 0 0 4 5】 ） ）
( 4 ) 日本国 2 0 0 2年特許公開第 3 0 5 2 0 4号公報
' ( 5 ) 佐野 芳明ら、 「次世代情報通信を支える高周波電カトランジ ス夕」 沖テクニカルレビュー 2 0 0 1年 1月第 1 8 5号 V o し 6 8 N o . 1 第 1 1 8ページから第 1 2 1ページ （この文献には、 G a Nは、 ワイ ドバンドギャップであることから、 G a A sおよび S i と 比較した場合、 高温 （約 3 0 0 °C ) で動作できることが開示されている） 〔発明の開示〕
本発明は上記課題に鑑みてなされたもので、 利得が高く、 広い温度範 囲 （ 8 0 °C以上 2 0 0 °C以下） で高速動作する新規の半導体素子を提供 することを目的とする。
そして、 これらの目的を達成するために、 本発明に係るパリステイツ ク半導体素子は、 n型のェミッタ層と、 n型の I n G a Nで構成された ベース層と、 n型のコレクタ層と、 前記エミッ夕層及び前記べ一ス層の 間に挟まれ、 前記ベース層のバンドギヤップょり大きいバンドギヤップ を有するエミッ夕障壁層と、 前記べ一ス層及び前記コレクタ層の間に挟 まれ、 前記べ一ス層のバンドギャップより大きいバンドギャップを有す るコレクタ障壁層とを備え、 1 0 G H z以上で動作する。 このような構 成とすると、 ェミッタ障壁層から放出される電子のうち、 バリステイツ クにベース-コレクタ間を通過できる電子の比率が向上して電流利得及 び動作速度が向上し、 かつパリスティ ックに伝導する電子のフオノンに よる散乱が抑制されて IonZloff 比が向上する。 その結果、 パリスティ ック半導体素子がスィツチング素子又は増幅素子として 1 0 GH z以上 の高周波においても動作可能になる。
前記べ一ス層に含まれる I nの濃度は 0. 1 %以上かつ 5 %以下であ ることが好ましい。
前記コレク夕障壁層が A 1 I n G a Nで構成されていてもよい。
前記コレク夕障壁層に含まれる I nの濃度は 0. 1 %以上かつ 5 %以 下であることが好ましい。
前記コレクタ層が I n G a Nで構成されていてもよい。
前記コレクタ層に含まれる I nの濃度は 0. 1 %以上かつ 5 %以下で あることが好ましい。
前記コレクタ障壁層が A 1 I n G a Nで構成されており、 前記コレク 夕層が I n G a Nで構成されていてもよい。
前記べ一ス層に含まれる I nの濃度、 前記コレクタ障壁層に含まれる I nの濃度、 および前記コレクタ層に含まれる I nの濃度が、 いずれも 0. 1 %以上かつ 5 %以下であることが好ましい。
前記エミッタ障壁層が、 前記エミッタ層およびベース層のいずれにも 接する A 1 G a N層から構成されていてもよい。
前記 A l G a N層が、 n型の A 1 G a N層とアンド一プの A 1 G a N 層との積層体から構成されていてもよい。
前記 n型の A 1 G a N層が前記ェミッタ層に接しており、 前記アンド —プの A 1 G a N層が前記べ一ス層に接していてもよい。
2層以上の前記ェミッタ障壁層を有し、 隣接する 2層のェミッタ障壁 層の間に量子井戸層が挟まれていてもよい。
前記量子井戸層が I n G a Nで構成されていてもよい。 このような構 成とすると、 透過係数のエネルギー準位の半値幅を 3倍に増加すること により高速化して T H z動作を実現することができる。
前記量子井戸層における I nの濃度が 1 0 %以上かつ 3 0 %以下であ ることが好ましい。 このような構成とすると、 I nの濃度の高いドメィ ンを量子ドッ ト状に形成することができる。
前記量子井戸層に、 量子ドッ トが形成されていてもよい。 このような 構成とすると、 広い範囲で高速動作が可能となる。
前記量子井戸層の厚み方向から見た前記量子ドッ トの幅が 1 n m以上 かつ 1 0 0 n m以下であることが好ましい。
本発明の上記目的、 他の目的、 特徴、 及び利点は、 添付図面参照の下、 以下の好適な実施態様の詳細な説明から明らかにされる。
〔図面の簡単な説明〕
図 1は本発明の第 1の実施形態に係るパリスティ ック半導体素子の断 面構造を示す断面図である。
図 2は本発明の第 1の実施形態における比較例のパリスティ ック半導 体素子の断面構造を示す断面図である。
図 3は放出電子のエネルギー分布を示す図であって、 （ a ) はェミツ 夕から放出される電子のエネルギーの方向成分を示す模式図、 （b ) は 第 2の従来技術における電子エネルギー分布を示す模式図、 （ c ) は比 較例における電子エネルギー分布を示す模式図である。
図 4は第 2の従来技術及び比較例のバンド構造を示す図である。
図 5は本発明の第 2の実施形態に係るパリスティ ック半導体素子の断 面構造を示す断面図である。
図 6は本発明の第 3の実施形態に係るパリスティ ック半導体素子の断 面構造を示す断面図である。
図 7はバリスティック半導体素子のエネルギーバンド構造及び透過率 の概念を示す図であって、 （ a ) は第 1の実施形態のバリスティ ック半 導体素子の場合を示す図、 （b ) は第 3の実施形態のバリスティック半 導体素子の場合を示す図である。
図 8は量子ドッ トを示す図であって、 （ a) は図 6のパリスティ ック 半導体素子の量子ドッ 卜が形成された状態を模式的に示す平面図、 ( b ) は （ a) の νΐΙΙΒ_νΐΠΒ線断面図である。
図 9は図 6のパリスティ ック半導体素子における放出電子のエネルギ 一分布を示す図である。
図 1 0は本発明の第 4の実施形態に係るパリスティ ック半導体素子の 断面構造を示す断面図である。
図 1 1は第 1の従来技術に係るパリスティ ック半導体素子の断面構造 を示す断面図である。
図 1 2 ( a) 〜 （ c ) は第 1の従来技術に係るパリスティ ック半導体 素子の動作原理を示す模式図である。
〔発明を実施するための最良の形態〕
以下、 本発明の実施形態について、 図面を参照しながら説明する。 本発明のパリスティ ック半導体素子を構成する半導体としては、 I n G a Nからなる 3元混晶材料が用いられる。 また本発明のバリステイツ ク半導体素子の基板として、 G a Nにより構成された半導体基板、 及び これと格子定数の近いサファイアゃシリコンなどの基板、 さらには絶縁 性基板等を用いることができる。 以下、 具体的な例をあげて説明する。
(第 1の実施形態）
本発明の第 1の実施形態においては、 従来に比較して、 作製が容易で かつ広い温度範囲で高速動作する新規のパリスティック半導体素子を提 供できる。
図 1は、 本実施形態のパリスティ ック半導体素子の断面構造の一例を 示す断面図である。 本実施形態のパリスティ ック半導体素子は RHE T である。 このバリスティック半導体素子は、 サフアイャ基板 1 0 0を有 している。 サファイア基板 1 0 0上には、 低温 G a Nバッファ層 （膜厚 d = 1 0 0 n m) 1 0 1、 n型 G a Nェミッタ層 （キャリア濃度 n = l 018c m— 3、 d = 1 m) 1 0 2、 アンドープの A 1 N障壁層 1 0 3 a、 アンド一プの G a N量子井戸層 1 0 9、 アンドープの A 1 N障壁層 1 0 3 b、 アンドープの G a Nスぺ一サ層 1 0 4、 n型 I n G a Nベース層 ( n = 1 018c m— 3) 3 0 5、 アンド一プの A l I n G a Nコレク夕障壁 層 3 0 6、 n型 I n G a Nコレクタ層 （n = 1 018c m-3、 d = 0. 5 u m) 3 0 7、 及び高濃度 n型 G a Nコレクタ接触層 （n = 5 X 1 018c m— 3、 d = 0. 5 m) 1 0 8が順に形成されている。 なお、 本発明に おいては、 ェミッタ層 1 0 2から放出された電子が、 コレクタ層 3 0 7 まで到達する必要があるため、 ェミッタ層 1 0 2、 ベース層 3 0 5、 お よびコレクタ層 3 0 7のいずれもが、 n型にドープされている。従って、 本発明は、 いわゆるバイポーラトランジスタではなく、 モノポーラトラ ンジス夕である。 なお、 アンドープの A 1 N障壁層 1 0 3 a、 1 0 3 b を明瞭に区別する際には、 アンド一プの第 1の A 1 N障壁層 1 0 3 aお よびアンド一プの第 2の A 1 N障壁層 1 0 3 bと呼ぶことにする。
ここで、 G a N量子井戸層 1 0 9は、 上下方向 （厚み方向） において 一対の A 1 N障壁層 1 0 3 a , 1 0 3 bに挟まれており、 この G a N量 子井戸層 1 0 9及び一対の A 1 N障壁層 1 0 3 a， 1 0 3 bによって共 鳴トンネル構造が形成されている。 また、 ベース層 3 0 5、 コレクタ障 壁層 3 0 6、 及びコレクタ層 3 0 7への I nの添加量は、 0. 1 %以上 かつ 5 %以下であることが好ましく、 約 2 %であることがさらに好まし い。 この理由及び I n添加の効果については後で詳しく説明する。
また、 ェミッタ層 1 0 2、 一対の A 1 N障壁層 1 0 3 a , 1 0 3 b及 ぴ G a N量子井戸層 1 0 9がエミッ夕を構成し、 I n G a Nベース層 3 0 5がべ一スを構成し、 かつコレク夕障壁層 3 0 6及び I n G a Nコレ クタ層がコレクタを構成している。
コレク夕接触層 1 0 8上には、 コレクタ電極 1 1 0が設けられ、 ベー ス層 1 0 5及びェミッタ層 1 0 2はその一部が露出され、 それぞれベー ス電極 1 1 1及びエミッ夕電極 1 1 2が設けられている。 さらに、 ベー ス層 1 0 5とエミッ夕層 1 0 2 との間に位置する各層の、 ベース層 1 0 5が露出している領域の下方に位置する部分に高抵抗領域 1 1 3が形成 されている。 高抵抗領域 1 1 3は、 イオン注入ゃメサ形状の側面からの 選択エッチング、 あるいは選択酸化等によって設けることができる。
A 1 N障壁層 1 0 3 a， 1 0 3 bの膜厚は 1. 5 nm、 G a N量子井戸 層 1 0 9の膜厚は 2. 5 nmである。
また、 本実施形態ではべ一ス層 3 0 5及びコレクタ障壁層 1 0 6の膜 厚はいずれも 5 0 nmである。
次に、 以上のように構成されたパリスティック半導体素子の作製方法 を説明する。
まず、 MO V P E法を用いて以下の工程を遂行することにより G a N 基板を作製した。
すなわち、 （ 0 0 0 1 ) 面を主面とするサファイア基板 1 0 0上に 5 3 0 °Cで低温 G a Nバッファ層 1 0 1を 1 0 0 nm成長し、 その後、 1 0 5 0 °Cに昇温してアンド一プ G a N層を 2 m成長し、 その後、 S i をドーピングすることにより n型 G a Nエミッ夕層 1 0 2を 1 m成長 した。 このようにして G a N基板を作製した。 成長速度は 0. 5 ;¾mZ hとして、 表面状態がさざ波状になるようにした。 なお、 この G a N基 板に代えて、 後述するように、 G a A s基板などの上に G a N層を成長 した後、 その G a A s基板を除去して前記 G a N層からなる G a N基板 2 0 0を作製し、 さらにその G a N基板 2 0 0の上に A 1 G a Nと G a Nとの超格子構造からなる欠陥低減層 2 0 1 とアンドープ G a N層を成 長したものを用いてもよい （図 5参照） 。 次いで、 上記 G a N基板を R F窒素プラズマソ一スを装備した MB E 装置に導入して、 HET用混晶のェピ夕キシャル成長を行った。 III 族 元素及び S iは、 いずれも固体ソースとして供給した。 窒素原子は、 窒 素ガスを R F窒素プラズマセルを用いてクラッキングすることによって 供給した。 プラズマの出力は 3 5 0 Wとし、 3 c c mから 2 0 c c mの 窒素を供給した。 G a N、 A 1 Nの成長温度は 7 2 0 °Cとした。
具体的には、 G a N基板上を 9 5 0 °Cの窒素雰囲気中でァニールして、 表面平坦性を向上した後、 n型 G a Nェミッタ層 1 0 2を 1 /z m成長し て、 トータルで 2 mとした。
さらに継続して、 アンド一プの第 1の A 1 N障壁層 1 0 3 a、 アンド —プの G a N量子井戸層 1 0 9、 アンド一プの第 2の A l N障壁層 1 0 3 b、 アンド一プの G a Nスぺーサ層 1 0 4、 n型 I n G a Nベ一ス層 ( n = 1 0 i8c m—3) 3 0 5、 アンドープの A l I n G a Nコレク夕障壁 層 3 0 6、 n型 I n G a Nコレクタ層 （n = 1 018c m-3、 d = 0. 5 m) 3 0 7、 高濃度 n型 G a Nコレクタ接触層 （ n = 5 X 1 018 c m一3、 d = 0. 5 m) 1 0 8を連続して成長した。 G a N層や I n G a N層 を成長する場合には G aや I nと Nとを同時に供給した。 成長速度は 1 m/hとした。 A 1 N層を成長する場合には、 歪が大きいために 3次 元成長を起こすことから、 A 1 と窒素原子とを別々に時分割して供給し ながら成長した。 成長速度は 0. 2 ^m/hとした。
次に、 トランジスタ構造の形成方法を説明する。
まず、 ベース形成工程において、 n型 I n G a Nコレクタ層 3 0 7か ら n型 G a Nベース層 3 0 5までを塩素系ドライエッチングにより一辺 が 2 5 mの正方形にエッチングし、 次いで、 高抵抗化工程において、 A rあるいは高濃度 S i をベース層 3 0 5の下方に位置する領域に注入 して高抵抗領域 1 1 3を形成する。
その後、 第 1の電極形成工程において、 酸化膜とレジストとによるリ フトオフ法を用いて高濃度 n型 G a Nコレクタ接触層 1 0 8の上とエツ チングした n型 G a Nベース層 3 0 5の表面に T i /A 1電極を E B法 で蒸着してコレク夕電極 1 1 0とェミツ夕電極 1 1 1 とをそれぞれ形成 する。 次いで、 エミッ夕形成工程において、 絶縁膜でエミッ夕領域とベ ース領域を保護して n型 G a Nエミッ夕層 1 0 2まで塩素系ドライエツ チングにより一辺が 5 0 zzmの正方形にエッチング除去し、 その後、 第 2の電極形成工程において、 酸化膜とレジストによるリフトオフ法を用 いて n型 G a Nェミッタ層 1 0 2表面に T i /A 1電極を E B法で蒸着 してエミッ夕電極 1 1 2を形成する。 次いで、 素子分離工程において、 素子全体を絶縁膜でカバーして、 G a N基板 1 0 0 (又はサファイア基 板） までエッチング除去する。 このようにして、 トランジスタ構造を形 成した。
次に、 本発明によるパリスティック半導体素子の動作を説明するため に、 まず従来技術による素子が室温で動作しない原因を第 2の従来技術 を例に挙げて説明する。
第 2の従来技術においては上述のように、 素子利得が低く、 動作速度 も期待されるほど高くないという課題があつたが、 その主な原因は、 ェ ミッ夕から放出される電子のエネルギー分布にあることがわかった。 この原因を説明するために、 比較例として、 G a Nを用いた RHE T からなるバリスティ ック半導体素子を作製した。
図 2はこの比較例の構成を示す断面図である。 図 2に示すように、 こ の比較例は、 ベース層 1 0 5が n型の G a N層で構成され、 コレクタ障 壁層 1 0 6がアンドープの A 1 G a N層で構成され、 かつコレクタ層 1 0 7が n型の G a N層で構成されており、 その他の構成は図 1 に示す本 実施形態のパリスティ ック半導体素子と同じである。
また、 第 2の従来技術は、 I n P基板上に形成された I n。. 53 G a 0. 47A sベ一ス層及び I n o. i G a o 9 Pコレクタ障壁層を有している。 以下、 この第 2の従来技術の材料構成を I n P系という。
図 3 ( a ) に示すように、 一般に R H E T (ここでは比較例を例にと る） において、 ェミツ夕とベースとの間の共鳴トンネル条件は、 電子の エネルギーの z方向成分 （ここで量子井戸層 1 0 9に垂直な方向を z方' 向とする） が量子井戸層 1 0 9の量子準位（E 1 )にほぼ一致しているこ とである。すなわち、量子井戸層 1 0 9を通過した電子のエネルギーは、 その z方向成分はいずれもほぼ E 1で揃っているものの、 X方向や y方 向のエネルギー成分を含む場合には E 2で示されるように制限が無い。 この結果、 電子の全エネルギー （X成分、 y成分、 z成分の和） は熱ェ ネルギーゃェミッタ—ベ一ス間電圧に対応した分布を有している。 低温 においては、 エネルギー分布の拡がりは小さいので、 X方向及び y方向 のエネルギーも揃っているが、 温度の上昇と共に両者の分布は図 3 ( b ) に符号 4 0 3で示したように拡がってしまう。
図 3 ( b ) は、 第 2の従来技術の R H E Tにおいて、 室温で量子井戸 層からベース層中に放出される電子のエネルギー分布を示す。 ここで低 エネルギー領域 （左側斜線部） 4 0 1は電子エネルギーが低いため、 速 度が遅くベース層 3 0 5中及びコレクタ障壁 3 0 8層中で散乱を受ける 領域を示す。 また高エネルギー領域 （右側斜線部） 4 0 2は、 電子エネ ルギ一が高いため、 電子が半導体中の Γ— L谷間遷移による散乱を受け て低速化する領域を示す。 従って、 低エネルギー領域 4 0 1以上でかつ 高エネルギー領域 4 0 2以下のエネルギー状態を有する電子のみがバリ スティ ック伝導が可能となる。
低エネルギー領域 4 0 1及び高工ネルギ一領域 4 0 2のいずれも素子 構造及び半導体材料に依存する。 第 2の従来技術の R H E Tについて見 積ると、 図 3 ( b ) に示すように、 バリスティ ック伝導となる電子の密 度を最大にするには、 量子井戸層から放射される電子エネルギー分布 4 0 3のピークのエネルギーをおよそ 0 . 5 e V程度とする必要がある。 その結果、 電子エネルギー分布 4 0 3は、 実線で示したように低ェネル ギ一領域 4 0 1 と高エネルギー領域 4 0 2との双方の内部にも広がって 存在することになる。
これは、 電子エネルギー分布 4 0 3が熱等の影響により拡がった形状 となっているためである。 量子準位のエネルギ一を低下させると、 高工 ネルギー領域 4 0 2の成分を減少させることができるが、 逆に低ェネル ギ一領域 4 0 1の成分が増大する。 この結果、 最も良い状態でも全電子 エネルギー分布の内約 6 0 %が低エネルギ一領域 4 0 1及び高工ネルギ —領域 4 0 2のいずれかに分布しており、 実際に高速にベース—コレク タ間を通過できる電子の比率は 4 0 %程度しかなかった。
また、高周波動作においてベース一エミッタ間の電圧が変調されると、 放出電子量が変化するが、 電子エネルギーの分布の拡がりにより、 その 増減は緩慢なものとなる。 このとき、 電子エネルギーの分布形状が変化 するが、 さらにべ一スーエミッ夕間の電圧変化に伴う量子準位の変化に より分布のピーク位置も変動してしまう。 この結果、 変調動作の全領域 で放出電子エネルギーのピークを高速走行可能なエネルギー領域に保つ ことは極めて困難となり、 高速走行する電子の比率はさらに低下してし まう。 高速走行できる電子数に比較して低速電子数が多いと、 素子全体 としては低速電子の遅延時間を反映し、その応答速度は遅いものとなる。 また低速走行の電子による散乱が生じると、 周囲の電子温度及び格子 温度が上昇するので、 電子散乱確率がさらに増加する問題もある。 また 散乱を受けた電子の一部は、 速度が遅くなり走行時間が長くなるだけで なく、 エネルギーを失ってベース—コレク夕障壁層間の障壁を越えるこ とができない。 この結果、 ベース電流が増加し、 ベ一ス電流に対するコ レクタ電流の比、 すなわち電流利得も低下してしまう。
一方、 比較例では G a N系半導体材料を用いることにより、 図 3 ( c ) に示すように、 低エネルギー領域 4 0 1 と高エネルギー領域 4 0 2との エネルギー間隔を大きくすることができる。 電子が流れる方向である Z 方向は窒化物系半導体では、 六方晶の場合 C軸方向となるので、 対称表 記上は A方向となる。 この場合の Γ点の伝導帯エネルギーと A点の伝導 帯エネルギーとの差は 2 e Vとなり、 第 2の従来技術の I n P系の場合 の 0. 5 5 e Vの 4倍程度となる。 その結果、 高工ネルギ一領域内部に 電子が存在しなくなる。
さらに、 電子エネルギー分布のピークを 0. 5 e Vから 0. 6 e Vに 増加することが可能となり、 低エネルギー領域 4 0 1内部の電子も存在 しなくなる。 これらの結果から、 電子エネルギー分布のピークを 0. 5 e Vとすると、バリスティックにべ一ス-コレク夕間を通過できる電子の 比率は約 8 0 %に向上することがわかった。 電子分布のピ一クを 0. 5 から . 6 e Vに増加するには、 量子井戸層 1 0 9の膜厚を 3 nm から 2. 5 nmに薄くする必要があった。 その結果、 低エネルギー領域 4 0 1の内部に存在する電子の密度が低下して、 パリスティ ックにべ一 ス-コレク夕間を通過できる電子の比率は約 9 5 %に向上することがわ かった。
さらに、量子井戸層 1 0 9の厚みを薄く して 2 nmとすることにより、 電子分布のピークは 0. 8 e Vとなり、 ベ一ス -コレクタ間を通過できる 電子の比率は約 9 9 %に向上することがわかった。 ただし、 量子井戸層 1 0 9の厚みが薄くなるに従って、 結晶成長時の膜厚制御性が低下する ため、 比較例 （本実施形態の RHE Tも同様） は量子井戸層 1 0 9の厚 みを 2. 5 nmとした。
ところで、 図 4は G a N及び I n G a A sのバンド構造を示す図であ る。図 4において、横軸は K空間を、縦軸はエネルギーをそれぞれ示す。 また、 符号 2 1 1は第 2の従来技術のベ一ス層を構成する I n G a A s のバンド構造を示し、 符号 2 1 2は比較例のベース層を構成する G a N のバンド構造を示す。 上述のように、 G a Nでは、 Γ点と A点とのエネ ルギー差△ E ΓΑが I n G a A s における Γ点と L点とのエネルギー差 △ E rLよりかなり大きくなるので、 比較例では、 パリスティ ックにべ一 ス-コレク夕間を通過できる電子の比率が第 2の従来技術に比べて向上 し、 それにより電流利得及び動作速度が向上することがわかった。
しかしながら、 本件発明者が検討した結果、 従来、 フオノン散乱を受 けないと言われていた、 バリスティ ックに伝導する電子がフオノン散乱 を受け、特に G a Nにおいては、この現象が顕著であることが判明した。 すなわち、 I n G a A sでは、 素子の動作速度に対して上述の Γ一 L谷 間遷移の影響が顕著であるため、 このフオノン散乱の影響は目立たなか つたが、 G a Nでは素子の動作速度に対して Γ一 A谷間遷移の影響がほ とんどなくなるため、 フオノン散乱の影響が顕著になり、 かつ材料的に も G a Nでは電子がフォノン散乱を受けやすいということが判明した。 ここで、 フオノン散乱とは、 電子が物質中を移動している塲合に、 その 物質の格子振動に共鳴して散乱される現象をいう。
図 4において、 フオノン散乱は、 電子があるエネルギー （以下、 フォ ノン散乱エネルギーという） E p以上のエネルギーを有する場合に発生 する。 G a Nではこのフオノン散乱エネルギー E pは約 0. 3 Vである。 従って、 図 3 ( c ) を参照すると明らかなように、 G a Nではバリステ イ ツクにベース-コレクタ間を通過できる電子の比率が第 2の従来技術 に比べて向上するものの、 このバリスティ ック伝導する電子がフオノン 散乱を受けてしまう。 図 2において、 ベース層 1 0 5をバリスティ ック 伝導している電子が散乱を受けた場合には、 電子のエネルギーが低下し て、 コレクタ層 1 0 7に到達できなくなるために、 ベ一ス電流となり Ioff 値が増大する。 その結果、 Ιοη/ΙοΠ 比が低下する。 Ion は、 電流 が流れ始めてピークを形成するときの値であり、 Ioff はピークを形成後 に電流値が低下した時の最低値である。 そこで、 G a N系のパリスティ ック半導体素子において、 このような散乱を生じなくするために、 ベー ス層の厚み （約 5 0 nm) を 1 0分の 1程度 （約 5 nm) に薄くするこ とも考えられる。しかし、 G a Nから構成されるベース層を薄くすると、 それに伴いベース抵抗が反比例的に上昇し、 ベース抵抗が著しく （具体 的には 1 0倍以上） 増大する。 その結果、 スイッチング素子または増幅 素子として高速に動作できない （最大でも 2〜 3 GH z ) という課題が あることを本発明者らは見出した。
そこで、 この課題を解決するために、本発明者らは鋭意推考した結果、 I n G a Nからべ一ス層 3 0 5を構成すれば、 G a N系のバリスティッ ク半導体素子においても、 スィツチング素子または増幅素子として 1 0 GH z以上の高周波においても動作できることを見出し、 本発明を完成 させた。
ここで、 半導体素子が 1 0 GH z以上で動作するとは、 ェミッタ層を 接地した場合 （ェミッタ接地） においてベース層に流される電流または 印加される電圧の少なくとも一方が 1 0 GH z以上の交流であるか、 ベ —ス層を接地した場合 （ベース接地） においてエミッ夕層に流される電 流または印加される電圧の少なくとも一方が 1 0 GH z以上の交流であ ることを意味する。 なお、 上限は 1 0 TH z以下である。
このような構成とすると、 以下の理由によりフオノンによる電子の散 乱が抑制され、 その結果、 Ion Ioff 比が向上する。
すなわち、 G a N又は A 1 G a Nに I nを添加すると、 I nが存在す る部分の格子間隔が小さくなり、 しかも I nは偏析しゃすいので、 バル クの G a N又は A 1 G a N中に格子間隔の小さい部分が不均一に分布す る。 その結果、 パルクのフオノンの振動モードが 1つではなくなりかつ 場所的に不均一になり、 電子がバルクのフォノンに共鳴し難くなつて電 子の散乱が抑制される。 ここで、 I nの添加量 （濃度） が 0. 1 %未満 であると、 I n添加の効果が不十分となる傾向があり、 I nの添加量が 5. 0 %を超えると、 I nの濃度が局所的に変動するためにかえって電 子の散乱が増大する傾向があった。 従って、 I nの添加量は、 0. 1 % 以上 5. 0 %以下であることが好ましく、 約 2 %であることがより好ま しい。 なお、 I nを添加しても、 比較例と同様に電流利得及び動作速度 が向上するという効果を奏するのは言うまでもない。
また、 ベース層 3 0 5が I n G a Nから構成されることに伴い、 コレ クタ障壁層 3 0 6及びコレクタ層 3 0 7は、 アンド一プ A 1 I n G a N 層及び n型 I n G a Nコレク夕層で構成されていることが好ましい。 コ レクタ障壁層 3 0 6及びコレクタ層 3 0 7に含まれる I nの量もまた、 上記と同じ理由により、 0. 1 %以上 5. 0 %以下であることが好まし い。
以上に説明したように、 本実施形態のパリスティ ック半導体素子にお いては、 ベ一ス層 3 0 5が、 0. 1 %以上 5. 0 %以下の I nを含んだ n型 I n G a N層で構成されているので、 エミッ夕から放出される電子 のうち、バリスティ ックにベース-コレクタ間を通過できる電子の比率が 向上して電流利得及び動作速度が向上し、 かつバリスティックに伝導す る電子のフォノンによる散乱が抑制されて IonZloff 比が向上する。 なお、 本発明のバリスティ ック半導体素子のスィツチング素子として の動作は、 第 1の従来技術の動作とほぼ同じである。 すなわち、 ベース 層 3 0 5とェミッタ層 1 0 2 とが等電位のときは、 エミッ夕層 1 0 2内 の電子エネルギーが一対の A 1 N障壁層 1 0 3 a , 1 0 3 bの間に設け られた G a N量子井戸層 1 0 9の量子準位 （E 1 ) より低いので、 電子 はェミッタ層 1 0 2からベース層 3 0 5に移動しない。 従って、 ベース 層 3 0 5とエミッ夕層 1 0 2 とが等電位のときは 「オフ状態」 となる。 ベース層 3 0 5 とエミッ夕層 1 0 2との間に電圧を印加すると、 エミ ッタ層 1 0 2の電子エネルギーが G a N量子井戸層 1 0 9の量子準位に 一致し、 それにより共鳴トンネルが生じる。 すなわち、 ある分布をもつ て広がっているエミッ夕層 1 0 2の電子のうち、 G a N量子井戸層 1 0 9の量子準位と一致するエネルギーを有する電子のみが共鳴トンネルに よりベース層 3 0 5に放出される。 放出された電子は高いエネルギーを 有しているので、 ベース層 3 0 5の内部を、 ほとんど散乱を受けずに高 速で通過し （パリスティック伝導） 、 ベース層 3 0 5とコレクタ障壁層 3 0 6 との間のエネルギー障壁（ci E c)を超えてコレクタ障壁層 3 0 7 に注入される。 従って、 ベース層 3 0 5 とェミッタ層 1 0 2 との間に電 圧を印加すると、 「オン状態」 となる。
電子はコレクタ障壁層 3 0 7の内部でもほとんど散乱されずに走行し. コレクタ層 3 0 7に達する。 以上の全過程で電子はほとんど散乱を受け ないので、 散乱や拡散に依存する通常のトランジスタ素子に比較して高 速で動作する。
(第 2の実施形態）
本発明の第 2の実施形態においては、 G a N基板上に先にコレクタ層 1 0 7を形成した例を示す。 第 1の実施形態においては、 共鳴トンネル 構造を構成する障壁層 1 0 3 a， 1 0 3 b及び量子井戸層 1 0 9の膜厚 の均一性と平坦性とが必要であったために、 G a N基板上に先に共鳴ト ンネル構造を形成したが、 寄生容量などを低減するためには、 ェミッタ の大きさが小さいほうがよい。
そこで、 本実施形態では、 G a N基板上に先にコレクタを形成した。 図 5は本実施形態に係るパリスティック半導体素子の断面構造を示す 断面図である。 図 5において、 図 1 と同一符号は同一又は相等する部分 を示す。
図 5に示すように、 本実施形態のバリスティ ック半導体素子では、 G a N基板 2 0 0上に、 A 1 G a NZ G a N超格子による欠陥抑制層 2 0 1、 n型 I n G a Nコレクタ層 3 0 7、 アンド一プの A l I n G a Nコ レク夕障壁層 3 0 6、 n型 I n G a Nベ一ス層 3 0 5、 アンドープの G a Nスぺ一サ層 1 0 4、 アンド一プの A 1 N障壁層 1 0 3 b、 アンド一 プの G a N量子井戸層 1 0 9、 アンドープの A 1 N障壁層 1 0 3 a、 n 型 G a Nェミッタ層 1 0 2、 高濃度 n型 G a Nェミッタ接触層 （n = 5 X 1 018c m—3、 d = 0. 5 m) 2 0 8が順に形成されている。
ここで、 G a N量子井戸層 1 0 9は、 上下方向 （厚み方向） において 一対の A 1 N障壁層 1 0 3 a , 1 0 3 bに挟まれており、 この G a N量 子井戸層 1 0 9及び一対の A I N障壁層 1 0 3 a， 1 0 3 bによって共 鳴トンネル構造が形成されている。
またエミッタ層 1 0 2にはエミッタ電極 1 1 2が設けられ、 ベ一ス層 3 0 5及びコレクタ接触層 1 0 8上はその一部が露出され、 それぞれべ —ス電極 1 1 1及びコレクタ電極 1 1 0が設けられている。 膜厚やキヤ リァ濃度は第 1の実施形態と同様である。
次に、 以上のように構成された本実施形態のパリスティック半導体素 子の作製方法を説明する。
まず、 G a A s基板な の上に G a N層を成長した後、 その G a A s 基板を除去して前記 G a N層からなる G a N基板 2 0 0を作製する。 次 いで、 この G a N基板 2 0 0上に MOV P E法を用いて欠陥低減層 2 0 1、 アンドープ G a N層、 及び] 型 1 1103 コレク夕層 3 0 7を順次 形成した。 具体的には、 1 0 5 0 °Cで膜厚がそれぞれ 1 0 111¾の八 1 G a NとG a Nの超格子構造を 3 0周期成長して欠陥低減層 2 0 1を形成 し、 その上にアンドープ I n G a N層を 2 m成長し、 その後 Si をドー ビングして n型 I n G a Nコレクタ層 3 0 7を 1 //m成長した。 成長速 度は 0. 5 hとして、 表面状態がさざ波状になるようにした。
これらの各層が形成された G a N基板 2 0 0を、 R F窒素プラズマソ —スを装備した MB E装置に導入して、 H E T用混晶のェピ夕キシャル 成長を行う。 成長条件とシーケンスは第 1の実施形態と同様である。 G a N基板上を 9 5 0 °Cの窒素雰囲気中でァニールして、 表面平坦性を向 上した後、 n型 I n G a Nコレクタ層 3 0 7を 1 m成長して、 トー夕 ルで 2 / mとした。 さらに継続してアンド一プの A 1 I n G a Nコレク 夕障壁層 3 0 6、 n型 I n G a Nベース層 3 0 5、 アンドープの G a N スぺ一サ層 1 0 4、 アンド一プの A 1 N障壁層 1 0 3 b、 アンドープの 0 & 1^量子井戸層 1 0 9、 アンドープの A 1 N障壁層 1 0 3 a、 n型 G a Nェミッタ層 1 0 2、 高濃度 n型 G a Nエミッ夕接触層 2 0 8を連続 して成長した。 MB E法の成長条件も第 1の実施形態と同様である。 次に、 トランジスタ構造の形成方法を説明する。
まず、 ベース形成工程において、 高濃度 n型 G a Nェミッタ接触層 2 0 8から n型 G a Nベース層 1 0 5までを塩素系ドライエッチングによ り一辺が 2 5 mの正方形にエッチング除去する。 その後、 第 1の電極 形成工程において、 酸化膜とレジストによるリフトオフ法を用いてエミ ッ夕接触層 2 0 8上とエッチングした n型 G a Nベース層 1 0 5の表面 上に T i /A 1電極を E B法で蒸着してエミッ夕電極 1 1 2とべ一ス電 極 1 1 1を形成する。 次いで、 コレクタ形成工程において、 絶縁膜でェ ミッタ領域とベース領域を保護して n型 G a Nコレクタ層 3 0 7まで塩 素系ドライエッチングにより一辺が 5 0 mの正方形にエツチング除去 する。 次いで、 第 2の電極形成工程において、 酸化膜とレジストによる リフトオフ法を用いてコレクタ層 3 0 7表面上に T i / 1電極を E B 法で蒸着してコレクタ電極 1 1 0を形成する。 次いで、 素子分離工程に おいて、 バリスティ ック半導体素子全体を絶縁膜で力パーして、 G a N 基板 2 0 0までエッチング除去する。 このようにして、 トランジスタ構 造を形成した。
本実施形態では、 障壁層 1 0 3及び量子井戸層 1 0 9の膜厚の均一性 と平坦性とを向上するために、 結晶成長速度を通常の 8 0 %程度に低下 するとともに、 成長温度を通常より 2 0 °C程度上昇させて、 原子のマイ グレーシヨンを大きく して成長した。 その結果、 ェミッタの寄生容量が 低減したことにより 2 0 %程度素子の動作速度が向上することがわかつ た。
(第 3の実施形態）
本発明の第 3の実施形態においては、 第 1及び第 2の実施形態に比較 して、 より大きな増幅率を実現する新規のパリスティ ック半導体素子を 提供できる。
図 6は本実施形態に係るバリスティック半導体素子の断面構造を示す 断面図である。 図 6において図 5と同一符号は同一又は相当する部分を 示す。
図 6に示すように、 第 2の実施形態においては、 量子井戸層 1 0 9が アンドープ G a N層で構成されていたが、 本実施形態では、 量子井戸層 2 0 9がアンド一プ I n G a N層で構成されている。 その他の点は第 2 の実施形態と同様である。
アンドープ I n G a N量子井戸層 2 0 9において、 I nの組成比 （濃 度）は、 1 0 %以上 3 0 %以下である。 I n G a N量子井戸層 2 0 9は、 I n、 G a、 及び窒素を同時に供給しながら成長した。 成長速度は 0 . 1 τη / hとして、 通常の G a N層の成長速度の 1 / 1 0程度に低下さ せた。 I n組成比が 1 0 %の場合には成長温度を A 1 N障壁層 1 0 3と 同じ 7 2 0 °Cで成長できたが、 I n組成比が 3 0 %の場合には、 I nの 再蒸発を抑えるために成長温度を 6 2 0 °Cに低下させた。 I nの組成比 が 1 0 %以下の場合には、 I n組成比が充分に変化せず、 後述する量子 ドッ ト効果が得られなかった。 また、 I n組成比が 3 0 %以上の場合に は、 格子不整合率が大きくなり、 I n G a N量子井戸層 2 0 9の平坦性 が著しく劣化した。 従って、 I n組成比は 1 0 %から 3 0 %の範囲が望 ましいことがわかった。
量子井戸層 2 0 9を I n G a N層で構成した場合には、 次に示す 3つ の効果が得られる。
第 1に、 バンドギャップが小さくなるために、 量子井戸層 2 0 9を薄 くすることが可能となり、 第 1準位が上昇するため、 透過確率が増加し て動作速度が増大する。 第 2に、 量子井戸層 2 0 9を薄くした結果、 第 2準位が上昇するので、 無効電流が減少する。 第 3に、 I n組成比を 3 0 %程度に増加すると、 組成不均一により I n組成比の高い領域が形成 され、 量子ドッ ト効果が生じて、 Γ一 A遷移が減少するだけでなく低ェ ネルギー側の損失が減少するので動作速度が向上する。 また、 低電圧化 も実現される。
まず、 第 1の効果を、 図 7 ( a) , (b) を用いて説明する。
図 7 ( a) は量子井戸層に G a N層を用いた場合を示しており、 図 7 (b) は量子井戸層に I n G a N層を用いた場合を示している。 伝導帯 のエネルギーは、 I nを 1 0 %添加した場合には 0. 3 e V、 3 0 %添 加した場合には 0. 6 e V程度低下する。 この場合に、 低エネルギー側 の損失をきわめて小さくするには電子分布のピークを 0. 6 e Vとすれ ばよく、 このためには、 I n G a N量子井戸層 2 0 9の膜厚 L zを、 そ れぞれ、 1. 8 11111及び 1. 6 nmとすればよいことになる。
これは、 I n G a N量子井戸層 2 0 9を薄くすることにより、 たとえ ば I nが 1 0 %及び 3 0 %のときは、 基底状態 E 0と第 1準位 E 1 との エネルギー差 Δ Ε 1を、 それぞれの膜厚において、 0. 3 6 から 0. 6 6 及び0. 3 6 から 0. 9 e Vにそれぞれ増加することになる。 このときの電子の透過係数のエネルギー幅△ E nは 0.4me Vから 1. 2 m e Vに増加し、 電子の滞在時間は不確定性原理から 0. 6 p s とな り、 1. 7 TH zの動作が可能となることがわかった。 実際には、 寄生 容量の影響から回路を構成するデバイスは 1 TH z程度の動作速度にな る。
次に、 第 2の効果について説明する。 基底準位 E 0と第 2準位 E 2と のエネルギー差 Δ Ε 2は、 Δ Ε 1の 4倍となるため、 I n G a N量子井 戸層 2 0 9を薄くするに従って、 Δ Ε 1 と Δ Ε 2が増加することになる。 その結果、 第 2準位 E 2を A 1 N障壁層 1 0 3 a、 1 0 3 bと I n G a N量子井戸層 2 0 9の伝導帯のエネルギーギヤップ以上として I n G a N量子井戸層 2 0 9内に存在しないようにするには、 I n G a N量子井 戸層 2 0 9の場合には△ E 1は 0. 5 e V程度とすればよく、 I n G a N量子井戸層 2 0 9の幅を 2 nmにすればよい。 また、 I nを組成比が 1 0 %及び 3 0 %となるように添加した場合には、 それぞれ、 Δ Ε 1が 0. 6 e V及び 0. 7 e Vあればよく、 第 1の効果において示した、 I n組成比が 1 0 %及び 3 0 %のいずれの場合にもこの条件が満たされて いることがわかった。
従って、 量子井戸層 2 0 9の膜厚を 2 nm以下にした場合には、 I n の組成比にかかわらず第 2準位が I n G a N量子井戸層 2 0 9内に形成 されないために、 無効電流は存在しないことがわかった。 特に、 I nを 添加することにより、 第 2準位のエネルギーレベルは A 1 N障壁層 1 0 3 a , 1 0 3 bのエネルギーより大きくなるため、 より安定して第 1準 位の I n G a N量子井戸層 2 0 9からの電子の放出が行えることになる, 次に、 第 3の効果について説明する。 I nを 1 0 %以上添加すること により、 I nの偏析が生じ始め、 I nを 3 0 %添加することで 2 0 %程 度の体積密度で I nの組成比の高い領域 （ドメイン） が量子ドッ トとし て I n G a N量子井戸層 2 0 9として形成され始める。 このときの I n G a N量子井戸層 2 0 9の厚み方向から見たドメインの幅 （ここではド メインが後述するように円筒形であるのでその直径） は 1 nmから 1 0 O nm程度となる。 このドメインは、 I n組成比が高いため、 周辺に比 ベてエネルギー状態が低くなる。
図 8は量子ドッ トを示す図であって、 （ a) は図 6のバリスティック 半導体素子の量子ドッ 卜が形成された状態を模式的に示す平面図、 ( ) は （ a ) の VI ΠΒ— VII IB線断面図である。
図 8 ( a) , (b) に示すように、 ここでは、 I n G a N量子井戸層 2 0 9よりも I n組成比の高い円筒形のドメイン （量子ドッ ト） 5 0 1 が I n G a N量子井戸層 2 0 9中に形成されている。 従って、 このドメ イン （量子ドッ ト） 5 0 1のバンドギャップは、 I n G a N量子井戸層 2 0 9よりも小さい。 この円筒形のドメイン 5 0 1は I n G a N量子井 戸層 2 0 9の厚み方向に延びるように形成されている。 そして、 A 1 N 障壁層 （ェミッタ） 1 0 3 aとべ一ス層 3 0 5 との間に電圧が印加され ると、 第 1の A 1 N障壁層 1 0 3 a中の電子は、 エネルギーが低い量子 ドッ ト 5 0 1の量子準位とまず一致して共鳴卜ンネル効果により第 2の A 1 N障壁層 1 0 3 bを通ってベース層 3 0 5に放出される。 従って、 電子の放出方向は各層に垂直な方向（厚み方向）に絞られることになる。 またさらに、 量子ドッ ト状態においては、 電子のエネルギー分布がフエ ルミ分布の影響を受けくなるので、 電子が非常に狭いエネルギー状態を 有しかつ高い密度で放出される状態が形成される。
その結果、 パリスティックに伝導する電子のエネルギー状態がさらに 急峻になる。 図 9は G a N量子井戸層の場合及び I n組成比が 3 0 %で ある I n G a N量子井戸層の場合における電子エネルギ一分布を示す図 である。 図 9に示すように、 I n組成比が 3 0 %である I n G a N量子 井戸層 2 0 9の場合の電子エネルギ一分布 4 0 5は、 G a N量子井戸層 1 0 9の場合の電子エネルギー分布 4 0 3に較べて、 急峻な分布になつ ている。 この結果、 動作温度を 6 0 °Cと高くしても電子のエネルギー分 布が広がりにくいホッ トエレク トロントランジスタを実現できることが わ力、つた。
以上に説明したように本実施形態の構成を用いることによって、 従来 に比較して作製が容易でかつ広い温度範囲で高速動作する新規のバリス ティ ック半導体素子を提供できることがわかった。 また本実施形態では量子井戸層 2 0 9として I n G a N、 障壁層とし て A 1 Nにより構成されるものを例として示したが、 量子井戸層 2 0 9 のバンドギヤップが障壁層 1 0 3よりも小さい限り、 電荷に対するエネ ルギ一高さが異なる材料を組み合わせた他の材料系を用いることもでき る。
(第 4の実施形態）
図 1 0は本発明の第 4の実施形態に係るパリスティ ック半導体素子の 断面構造を示す断面図である。 図 1 0において図 5と同一符号は同一又 は相当する部分を示す。
図 1 0に示すように、本実施形態に係るパリスティック半導体素子は、 ェミッタに共鳴トンネル構造を有せず、 その代わりに n型 A 1 G a Nェ ミツ夕障壁層 1 2 1 (厚み d = 1 0 nm， A 1濃度 n = 5 %以上 1 0 % 以下） とアンド一プ A 1 G a Nエミッ夕障壁層 1 2 2 (厚み d = 1 0 n m, A 1濃度 n = 5 %以上 1 0 %以下） とを有している。 また、 ノ リス ティック半導体素子がサフアイャ基板 1 0 0上に形成されている。 その 他の構成は、 第 2の実施形態と同様である。 このような構成とすると、 エミッタ障壁層 1 2 1， 1 2 2のエネルギー障壁を超えた電子がエミッ 夕 1 2 1 , 1 2 2からべ一ス層 3 0 5に放出される。 その他の動作は第 2の実施形態と同様である。 従って、 第 2の実施形態と同様の効果が得 られる。
上記説明から、 当業者にとっては、 本発明の多くの改良や他の実施形 態が明らかである。 従って、 上記説明は、 例示としてのみ解釈されるべ きであり、 本発明を実行する最良の態様を当業者に教示する目的で提供 されたものである。 本発明の精神を逸脱することなく、 その構造及びノ 又は機能の詳細を実質的に変更できる。
〔産業上の利用の可能性〕 本発明に係るバリスティ ック半導体素子は、 高速動作が可能なトラン ジス夕として有用である。

Claims

請求の範囲
1 . n型のェミッタ層と、
n型の I n G a Nで構成されたべ一ス層と、
n型のコレクタ層と、
前記エミッ夕層及び前記ベース層の間に挟まれ、 前記べ一ス層のバン ドギャップより大きいバンドギヤップを有するェミッタ障壁層と、 前記ベース層及び前記コレクタ層の間に挟まれ、 前記べ一ス層のバン ドギャップより大きいバンドギャップを有するコレクタ障壁層とを備え 1 0 G H z以上で動作する、 バリスティ ック半導体素子。
2 . 前記ベース層に含まれる I nの濃度が 0 . 1 %以上かつ 5 %以下 である、 請求の範囲第 1項記載のパリスティ ック半導体素子。
3 . 前記コレクタ障壁層が A 1 I n G a Nで構成されている、 請求の ' 範囲第 1項記載のパリスティック半導体素子。
4 . 前記コレクタ障壁層に含まれる I nの濃度が 0 . 1 %以上かつ 5 % 以下である、 請求の範囲第 3項記載のパリスティ ック半導体素子。
5 . 前記コレクタ層が I n G a Nで構成されている、 請求の範囲第 1 項記載のパリスティック半導体素子。
6 . 前記コレクタ層に含まれる I nの濃度が 0 . 1 %以上かつ 5 %以 下である、 請求の範囲第 5項記載のバリスティック半導体素子。
7 . 前記コレクタ障壁層が A 1 I n G a Nで構成されており、 前記コレクタ層が I n G a Nで構成されている、 請求の範囲第 1項記 載のパリステイツク半導体素子。
8. 前記ベース層に含まれる I nの濃度、 前記コレクタ障壁層に含ま れる I nの濃度、 および前記コレクタ層に含まれる I nの濃度が、 いず れも 0. 1 %以上かつ 5 %以下である、 請求の範囲第 7項記載のパリス ティック半導体素子。
9. 前記エミッ夕障壁層が、 前記ェミッタ層およびベース層のいずれ にも接する A 1 G a N層から構成されている、 請求の範囲第 1項記載の パリスティ ック半導体素子。
1 0. 前記 A l G a N層が、 n型の A l G a N層とアンド一プの A 1 G a N層との積層体から構成されている、 請求の範囲第 9項記載のバリ スティック半導体素子。
1 1. 前記 n型の A 1 G a N層が前記エミッタ層に接しており、 前記 アンドープの A 1 G a N層が前記ベース層に接している、 請求の範囲第 1 0項記載のパリスティック半導体素子。
1 2. 2層以上の前記ェミッタ障壁層を有し、
隣接する 2層のエミッタ障壁層の間に量子井戸層が挟まれている、 請 求の範囲第 1項記載のバリスティック半導体素子。
1 3. 前記量子井戸層が I n G a Nで構成されている、 請求の範囲第 1 2項記載のバリスティック半導体素子。
1 . 前記量子井戸層における I nの濃度が 1 0 %以上かつ 3 0 %以 下である、 請求の範囲第 1 3項記載のパリスティック半導体素子。
1 5 . 前記量子井戸層に、 前記量子井戸層よりもバンドギャップが小 さい量子ドッ トが形成されている、 請求の範囲第 1 3項記載のパリステ イツク半導体素子。
1 6 . 前記量子井戸層の厚み方向から見た前記量子ドッ トの幅が 1 n m以上かつ 1 0 0 n m以下である、 請求の範囲第 1 5項記載のバリステ イツク半導体素子。
PCT/JP2004/005282 2003-04-15 2004-04-14 バリスティック半導体素子 WO2004093199A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005504473A JP3708114B2 (ja) 2003-04-15 2004-04-14 バリスティック半導体素子
US10/542,063 US7414261B2 (en) 2003-04-15 2004-04-14 Ballistic semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003110097 2003-04-15
JP2003-110097 2003-04-15

Publications (1)

Publication Number Publication Date
WO2004093199A1 true WO2004093199A1 (ja) 2004-10-28

Family

ID=33295944

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/005282 WO2004093199A1 (ja) 2003-04-15 2004-04-14 バリスティック半導体素子

Country Status (4)

Country Link
US (1) US7414261B2 (ja)
JP (1) JP3708114B2 (ja)
CN (1) CN100459150C (ja)
WO (1) WO2004093199A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US20060292809A1 (en) * 2005-06-23 2006-12-28 Enicks Darwin G Method for growth and optimization of heterojunction bipolar transistor film stacks by remote injection
US20080050883A1 (en) * 2006-08-25 2008-02-28 Atmel Corporation Hetrojunction bipolar transistor (hbt) with periodic multilayer base
US20070054460A1 (en) * 2005-06-23 2007-03-08 Atmel Corporation System and method for providing a nanoscale, highly selective, and thermally resilient silicon, germanium, or silicon-germanium etch-stop
US8530934B2 (en) 2005-11-07 2013-09-10 Atmel Corporation Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto
US20070148890A1 (en) * 2005-12-27 2007-06-28 Enicks Darwin G Oxygen enhanced metastable silicon germanium film layer
US7569913B2 (en) * 2006-10-26 2009-08-04 Atmel Corporation Boron etch-stop layer and methods related thereto
US7550758B2 (en) 2006-10-31 2009-06-23 Atmel Corporation Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator
US8115213B2 (en) * 2007-02-08 2012-02-14 Phoseon Technology, Inc. Semiconductor light sources, systems, and methods
WO2010047281A1 (ja) * 2008-10-21 2010-04-29 日本電気株式会社 バイポーラトランジスタ
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
JP6233724B2 (ja) * 2013-03-19 2017-11-22 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
CN103887380B (zh) * 2014-03-28 2016-12-07 西安神光皓瑞光电科技有限公司 一种紫光led的外延生长方法
TWI577046B (zh) * 2014-12-23 2017-04-01 錼創科技股份有限公司 半導體發光元件及其製作方法
TWI643337B (zh) * 2017-10-17 2018-12-01 全新光電科技股份有限公司 具有能隙漸變的電洞阻隔層之異質接面雙極性電晶體結構
JP6965764B2 (ja) * 2018-01-18 2021-11-10 富士通株式会社 光検出器及びその製造方法、撮像装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03241868A (ja) * 1990-02-20 1991-10-29 Oki Electric Ind Co Ltd 共鳴トンネルトランジスタ及びその製造方法
JPH11261404A (ja) * 1998-03-10 1999-09-24 Nec Corp リテラル回路及びその製造方法
JP2002289529A (ja) * 2001-03-23 2002-10-04 Yasuhiko Arakawa 半導体層成長用基板
JP2004103888A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 共鳴トンネル素子およびこれを用いた半導体集積回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293489A (ja) * 1995-04-25 1996-11-05 Sharp Corp 窒化ガリウム系化合物半導体のドライエッチング方法
KR100216545B1 (ko) * 1996-11-22 1999-08-16 정선종 고속 반도체 장치
US6765242B1 (en) * 2000-04-11 2004-07-20 Sandia Corporation Npn double heterostructure bipolar transistor with ingaasn base region
JP2002026456A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置、半導体レーザ及びその製造方法並びにエッチング方法
JP2002164352A (ja) * 2000-09-13 2002-06-07 Toshiba Corp バイポーラトランジスタ、半導体発光素子、及び半導体素子
US6576932B2 (en) * 2001-03-01 2003-06-10 Lumileds Lighting, U.S., Llc Increasing the brightness of III-nitride light emitting devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03241868A (ja) * 1990-02-20 1991-10-29 Oki Electric Ind Co Ltd 共鳴トンネルトランジスタ及びその製造方法
JPH11261404A (ja) * 1998-03-10 1999-09-24 Nec Corp リテラル回路及びその製造方法
JP2002289529A (ja) * 2001-03-23 2002-10-04 Yasuhiko Arakawa 半導体層成長用基板
JP2004103888A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 共鳴トンネル素子およびこれを用いた半導体集積回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHIU S.-Y. ET AL.: "Base transit time in abrupt GaN/InGaN/GaN HBT's", IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. 47, no. 4, April 2000 (2000-04-01), pages 662 - 666, XP002980959 *

Also Published As

Publication number Publication date
JPWO2004093199A1 (ja) 2006-07-06
CN1706047A (zh) 2005-12-07
JP3708114B2 (ja) 2005-10-19
CN100459150C (zh) 2009-02-04
US7414261B2 (en) 2008-08-19
US20060231862A1 (en) 2006-10-19

Similar Documents

Publication Publication Date Title
US10158009B2 (en) Method of making a graphene base transistor with reduced collector area
WO2004093199A1 (ja) バリスティック半導体素子
TWI452693B (zh) Semiconductor transistor
JPH0818029A (ja) 共鳴トンネリング素子およびその製造方法
US5442194A (en) Room-temperature tunneling hot-electron transistor
JP3449116B2 (ja) 半導体装置
US5041882A (en) Heterojunction bipolar transistor
Mensz et al. Real‐space transfer in three‐terminal InGaAs/InAlAs/InGaAs heterostructure devices
Ritter et al. Bistable hot electron transport in InP/GaInAs composite collector heterojunction bipolar transistors
McAlister et al. Use of dipole doping to suppress switching in indium phosphide double heterojunction bipolar transistors
Rhee et al. SiGe resonant tunneling hot‐carrier transistor
JPH03222478A (ja) 半導体装置
JP2005251820A (ja) ヘテロ接合型電界効果トランジスタ
US5514876A (en) Multi-terminal resonant tunneling transistor
JP2007027294A (ja) ヘテロ接合バイポーラトランジスタ
JP2004103888A (ja) 共鳴トンネル素子およびこれを用いた半導体集積回路
US4926221A (en) Bipolar hot electron transistor
JP3172958B2 (ja) 化合物半導体薄膜の製造方法
JP2005229039A (ja) 半導体素子
Stork et al. Design issues for SiGe heterojunction bipolar transistors
JP2003007715A (ja) バイポーラトランジスタ
JPH1168087A (ja) 共鳴トンネルトランジスタおよびその製造方法
Asaoka et al. Fabrication and characterization of GaInP/GaAs triple barrier resonant tunneling diodes grown by MOCVD
JP2006019378A (ja) 半導体素子
JPH02123742A (ja) ヘテロ構造バイポーラトランジスタ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2005504473

Country of ref document: JP

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004801374X

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2006231862

Country of ref document: US

Ref document number: 10542063

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10542063

Country of ref document: US