WO2004068582A1 - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
WO2004068582A1
WO2004068582A1 PCT/JP2003/016355 JP0316355W WO2004068582A1 WO 2004068582 A1 WO2004068582 A1 WO 2004068582A1 JP 0316355 W JP0316355 W JP 0316355W WO 2004068582 A1 WO2004068582 A1 WO 2004068582A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
semiconductor
semiconductor device
substrate
active region
Prior art date
Application number
PCT/JP2003/016355
Other languages
English (en)
French (fr)
Inventor
Kazuo Nishi
Toru Takayama
Yuugo Goto
Original Assignee
Semiconductor Energy Laboratory Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co., Ltd. filed Critical Semiconductor Energy Laboratory Co., Ltd.
Priority to EP03780931A priority Critical patent/EP1583148A4/en
Priority to AU2003289448A priority patent/AU2003289448A1/en
Priority to JP2004539104A priority patent/JP4693413B2/ja
Publication of WO2004068582A1 publication Critical patent/WO2004068582A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Definitions

  • the present invention relates to a method for manufacturing a thin and lightweight semiconductor device. Specifically, the present invention relates to a method for manufacturing a semiconductor device on an organic resin member or a plastic substrate.
  • a semiconductor device is a semiconductor device that includes a semiconductor element having an amorphous semiconductor film in an active region and a semiconductor element having a crystalline semiconductor film in an active region.
  • Optical sensors are used in a wide range of fields such as facsimile machines, copiers, video cameras, and digital still cameras as sensors for converting images into electric signals.
  • Semiconductors are mainly used as the material of the optical sensor, and silicon is a typical example of the semiconductor material.
  • Optical sensors using silicon include those using a single crystal silicon or polysilicon film and those using an amorphous silicon film.
  • An optical sensor using a single-crystal silicon or polysilicon film has the highest sensitivity in the infrared region around 800 nm, and has a sensitivity up to approximately ⁇ 110 nm.
  • an optical sensor using amorphous silicon has little sensitivity to light in the infrared region, has the highest sensitivity near the center of the wavelength in the visible light region, around 500 to 600 nm, and approximates human visibility. It has sensing characteristics. For this reason, it is preferable that the optical sensor uses amorphous silicon.
  • Optical sensors using amorphous silicon can be broadly classified into 1) resistance type and 2) diode type.
  • the resistive type can obtain a large current because of its amplifying action as a transistor.However, since the amplified photocharge is large, even after the light is cut off, the amplified photocharge will not disappear. Poor response speed and small dynamic range due to light intensity.
  • the diode-type optical sensor has a fast response speed because the depletion layer spreads in amorphous silicon and the photocharge generated when light is incident is not detected immediately. Is big. However, since the current due to photocharge is small, a capacitor for holding the charge or an element for amplifying and outputting the photocharge is required.
  • An element that amplifies and outputs the current detected by the optical sensor as an output signal in a time-division manner is a bare IC that uses a single-crystal semiconductor (mainly a silicon semiconductor) field-effect transistor.
  • a single-crystal semiconductor mainly a silicon semiconductor
  • the IC type optical sensor has high speed and reliability as an amplifying element, but the cost is extremely high because the same number of bare chip ICs as the optical sensor is required. Also, a substrate on which a photoelectric conversion element (photoelectric conversion layer) such as amorphous silicon is formed, and a bare IC chip. Is required, the area occupied by the installation board such as a printed wiring board is widened, and this is an obstacle to the miniaturization of electronic devices equipped with optical sensors.
  • the TFT-type optical sensor can form the active region of the TFT, which is an amplifying element, and the photoelectric conversion layer of the photoelectric conversion element on the same substrate, thereby reducing the area occupied by a printed circuit board or other installation substrate.
  • the cost is lower than that of an IC-type optical sensor using single-crystal silicon.
  • a TFT using a polysilicon film has higher electrical characteristics than a TFT using an amorphous silicon film, so that a high-speed response as an amplifying element is possible. Therefore, by forming the amplifying element by TFT using a polysilicon film, it is effective to detect a weak photocurrent. (For example, the official gazette of JP-A-6-275808 (pages 3-4, Fig. 1)).
  • an optical sensor using a TFT in which an active region is formed by a polysilicon film as an amplifying element as shown in Japanese Patent Application Laid-Open No. 6-275808 is limited in the type of substrate due to the manufacturing process.
  • a substrate that can withstand the crystallization temperature or activation temperature of silicon such as quartz or glass, could be used. This is because a relatively high temperature (eg, 500 ° C. or higher) heating step is required for crystallization or activation of silicon. Since the thickness of these substrates is large, there has been a problem that the volume and weight of components of the optical sensor increase.
  • the present invention relates to a semiconductor device in which an active region is formed by a polysilicon film on a lightweight and thin, preferably flexible substrate or an organic member, and an active region formed by an amorphous silicon film.
  • An object is to manufacture a semiconductor device including a semiconductor element in which a region is formed, typically, a semiconductor device including an optical sensor, a photoelectric conversion element, and a solar cell element. Disclosure of the invention
  • a metal film, an insulating film, and a first amorphous semiconductor film are sequentially formed on a first substrate, the first amorphous semiconductor film is crystallized, and the crystallized semiconductor film is formed.
  • a first semiconductor element is formed using the active region, a support is adhered to the second semiconductor element, separated between the metal film and the insulating film, and the separated insulating film is formed.
  • a second substrate is adhered to the substrate and the support is peeled off, a second amorphous semiconductor film is formed on the first semiconductor element, and the second amorphous semiconductor film is used as an active region.
  • a method for manufacturing a semiconductor device comprising forming a second semiconductor element to be used.
  • a metal film, an insulating film, and a first amorphous semiconductor film are sequentially formed on a first substrate, the first amorphous semiconductor film is crystallized, and the crystallized semiconductor film is formed in an active region.
  • a metal film, an insulating film, and a first amorphous semiconductor film are sequentially formed on a first substrate, the first amorphous semiconductor film is crystallized, and the crystallized semiconductor film is formed in an active region.
  • a method for manufacturing a semiconductor device may be employed.
  • a metal film, an insulating film, and a first amorphous semiconductor film are sequentially formed on a first substrate, the first amorphous semiconductor film is crystallized, and the crystallized semiconductor film is formed in an active region.
  • adhere a support to the first semiconductor element using an adhesive adhere a support to the first semiconductor element using an adhesive, and separate the metal film and the insulating film from each other.
  • a second amorphous semiconductor film is formed on the first semiconductor element. And forming a second semiconductor element using the second amorphous semiconductor film for an active region.
  • a metal film, an insulating film, and a first amorphous semiconductor film are sequentially formed on a first substrate, the first amorphous semiconductor film is crystallized, and the crystallized semiconductor film is formed in an active region.
  • a metal film, an insulating film, and a first amorphous semiconductor film are sequentially formed on a first substrate, the first amorphous semiconductor film is crystallized, and the crystallized semiconductor film is formed in an active region.
  • the support may be peeled off by removing the pressure-sensitive adhesive, and then a method for manufacturing a semiconductor device may be provided.
  • a metal oxide is formed between the metal film and the insulating film.
  • peeling between the metal film and the insulating film may be performed between the metal film and the metal oxide film, in the metal oxide film, or between the metal oxide film and the insulating film.
  • the first amorphous semiconductor film and the second amorphous semiconductor film have a feature including hydrogen.
  • the first semiconductor element is characterized in that it is a thin film transistor.
  • the second semiconductor element is characterized in that it is a diode or a thin film transistor.
  • the crystallization is performed by using the first amorphous semiconductor.
  • the method is characterized in that heat treatment is performed at a temperature higher than the temperature at which hydrogen in the conductor film is released or diffused.
  • the metal film is formed of W, Ti, Ta, Mo, Cr, Nd, Fe, Ni, Co, Zr, Zn, Ru, and R. h, Pd, Os, Ir, or a single layer made of an alloy material or a compound material containing the element as a main component, or a laminate of these metals or a mixture thereof.
  • the insulating film is a silicon oxide film, a silicon oxynitride film, or a metal oxide film.
  • the second substrate is characterized by being a plastic substrate or an organic resin member.
  • the semiconductor device includes an optical sensor, a photoelectric conversion element, or a solar cell.
  • another invention is characterized by having a first semiconductor element using a crystalline semiconductor film for an active region on an adhesive and a second semiconductor element using an amorphous semiconductor film for an active region. It is a semiconductor device.
  • a semiconductor device having a first semiconductor element using a crystalline semiconductor film for an active region and a second semiconductor element using an amorphous semiconductor film for an active region on a plastic substrate is also provided. Good.
  • the semiconductor device further includes a first semiconductor element using a crystalline semiconductor film as an active region on an adhesive and a second semiconductor element using an amorphous semiconductor film as an active region, and the first semiconductor element and the second semiconductor element. Note that the two semiconductor elements are electrically connected.
  • the semiconductor device may be as follows.
  • the semiconductor device further includes a first semiconductor element using a crystalline semiconductor film for an active region and a second semiconductor element using an amorphous semiconductor film for an active region on a plastic substrate, wherein the first semiconductor element and the second semiconductor element are used.
  • the semiconductor element may be a semiconductor device which is electrically connected.
  • the adhesive is provided with release paper.
  • the first semiconductor element is a thin film transistor.
  • the second semiconductor element is a diode or a thin film transistor.
  • the semiconductor device includes an optical sensor, a photoelectric conversion element, or a solar cell element.
  • a semiconductor device including a semiconductor element having a polysilicon film in an active region on a plastic substrate and a semiconductor element having an amorphous silicon film in an active region. That is, an optical sensor, a photoelectric conversion element, a solar cell element, and the like having a TFT in which an active region is formed by a polysilicon film and a diode in which an active region is formed by an amorphous silicon film can be manufactured.
  • the semiconductor device manufactured according to the present invention is formed on a plastic substrate, it is lighter and thinner than a conventional device.
  • the semiconductor device is an optical sensor or a photoelectric conversion device
  • detection is performed using a photoelectric conversion element.
  • the amplified signal can be amplified by an amplifying element formed of a TFT having a polysilicon film in the active region, so that it is possible to detect weak visible light even if the light receiving area of the sensor is small.
  • the thickness can be reduced, and the selectivity of the installation location increases, so that the area of the mounting substrate can be reduced and the optical sensor, the photoelectric conversion element, or The light receiving area of the solar cell element can be increased.
  • FIG. 1 is a diagram showing Embodiment 1 of the present invention.
  • FIG. 2 is a diagram showing a second embodiment of the present invention.
  • FIG. 3 is a diagram showing Example 1 of the present invention.
  • FIG. 4 is a diagram showing Example 1 of the present invention.
  • FIG. 5 is a diagram showing a third embodiment of the present invention.
  • FIG. 6 is a diagram showing a third embodiment of the present invention.
  • FIG. 7 is a diagram showing a third embodiment of the present invention.
  • FIG. 8 is a diagram showing Example 1 of the present invention.
  • FIG. 9 is a diagram showing a second embodiment of the present invention.
  • FIG. 10 is a diagram showing a second embodiment of the present invention.
  • FIG. 11 is a diagram illustrating a method for mounting a semiconductor device of the present invention.
  • a method for manufacturing a semiconductor device including a semiconductor element including an amorphous silicon film in an active region and a semiconductor element including a polysilicon film in an active region over a plastic substrate is described with reference to FIGS.
  • a metal film 102 is formed on a substrate 101.
  • the metal film 102 an element selected from W, T, Ta, Mo, Cr, Nd, Fe, Nu Co, Zr, Zn, Ru, Rh, Pd, Os, and Ir, or a main component containing the above element
  • a single layer made of an alloy material or a compound material to be used, a stacked layer thereof, a single layer of a nitride thereof, or a stacked layer thereof may be used.
  • the thickness of the metal film 102 is 10 nm to 200 nm, preferably 50 nm to 75 nm.
  • an insulating film 103 is formed over the metal film 102.
  • a metal oxide film 100 in an amorphous state is formed between the metal film 102 and the insulating film 103 with a thickness of about 2 to 5 nm.
  • peeling is performed in a later step, separation occurs in the metal oxide film 100, at the interface between the metal oxide film 100 and the insulating film 103, or at the interface between the metal oxide film 100 and the metal film 102.
  • a film formed using silicon oxide, silicon oxynitride, or a metal oxide material may be formed by a sputtering method or a plasma CVD method.
  • the thickness of the insulating film 103 is twice or more the thickness of the metal layer 102, preferably, 150 nrr! Power of ⁇ 200nm ⁇ desirable.
  • a film of a material containing at least hydrogen is formed over the insulating film 103.
  • a film of a material containing at least hydrogen a semiconductor film, a nitride film, or the like can be used.
  • a semiconductor film is formed.
  • heat treatment for diffusing hydrogen contained in the film of the material containing hydrogen is performed. This heat treatment may be performed separately from the formation process of the crystalline semiconductor film if the temperature is 410 ° C. or higher, or the process may be omitted because it is also used.
  • amorphous silicon film containing hydrogen is used as a material film containing hydrogen and a polysilicon film is formed by heating, a heat treatment at 500 ° C. or more is performed to crystallize the polysilicon film. Hydrogen can be diffused simultaneously with the formation.
  • the TFT is formed by etching the polysilicon film into a desired shape by a known method.
  • a polysilicon film 105 having a source region, a drain region, and a channel formation region, a gate insulating film covering the polysilicon film, and a polysilicon film over the channel formation region are formed.
  • a source electrode 107 and a drain electrode 108 connected to a source region and a drain region through an interlayer insulating film 119, respectively.
  • the interlayer insulating film 119 is formed of a plurality of insulating films for insulating the source electrode, the drain electrode, and the gate electrode.
  • a photoelectric conversion element connected to the source electrode 107 of the TFT is formed on the interlayer insulating film 119.
  • a diode is formed as a photoelectric conversion element.
  • a first electrode 110 connected to the source electrode 107 is formed, and an amorphous silicon film 111 and a second electrode 112 serving as a photoelectric conversion layer are formed thereon.
  • the amorphous silicon film 111 and the second electrode 112 are etched into a desired shape to form a diode.
  • the wiring 1 13 connected to the second electrode of the diode is formed.
  • a wiring 114 connected to the drain electrode 108 and connected to the output terminal is formed.
  • a second substrate 115 serving as a support for fixing the semiconductor film is attached with an adhesive 116.
  • a substrate having higher rigidity than the first substrate 101 be used for the second substrate 115.
  • a glass substrate, a quartz substrate, a metal substrate, a ceramic substrate, or a plastic substrate can be used as the second substrate 115 as appropriate.
  • the adhesive 116 an adhesive made of an organic material may be used. At this time, a flattening layer may be formed on a part of the adhesive.
  • a water-soluble resin 116a is applied to an adhesive made of an organic material, and a member 116b (hereinafter, referred to as a member) having both surfaces covered with a reactive peeling-type adhesive is applied thereon.
  • the TFTs 104 and the diodes (110 to 112) and the second substrate 115 may be bonded by bonding a double-sided sheet. By using this bonding method, the subsequent peeling step can be performed with a relatively small force.
  • the organic adhesive include various release adhesives such as a reactive release adhesive, a heat release adhesive, a light release adhesive such as an ultraviolet release adhesive, and an anaerobic release adhesive.
  • the first substrate 101 and the metal film 102 formed thereon are referred to as an exfoliated body 150.
  • a layer from the insulating film 103 to the wiring 113 connected to the second electrode of the diode and the wiring “I I4 connected to the external terminal” is referred to as a stacked body 151.
  • the physical force is a relatively small force such as a human hand, a load using a member having a sharp end such as a wedge, a wind pressure of a gas blown from a nozzle, or ultrasonic waves.
  • Metal oxide film 100, interface between insulating film 103 and metal oxide film 10Q or metal Peeling occurs at the interface between the oxide film 100 and the metal film 102, and the peeled body 150 and the laminated body 151 can be peeled off with a relatively small force.
  • the laminate 1501 can be separated from the release body 150.
  • the third substrate 117 and the insulating film 103 are bonded to each other with an adhesive 118.
  • a plastic substrate or a member formed of an organic resin is used as the third substrate 117.
  • Plastic substrates include PET (polyethylene terephthalate), PEN (polyethylene naphthalate), PES (polyether sulfide), polypropylene, polypropylene sulfide, polycarbonate, polyesterimide, polyphenylene sulfide, polyphenylene oxide, and polysulfone. Or a plastic substrate made of polyphthalamide.
  • the adhesion between the second substrate 115 and the layer 151 to be peeled off with the adhesive 115 made of an organic material and the laminate 151 including the insulating film 103 are more effective than the adhesive 115. It is important that the material of the third substrate 11 has higher adhesion to the substrate 117.
  • Examples of the adhesive 118 include various curable adhesives such as a reactive curable adhesive, a thermosetting adhesive, a photocurable adhesive such as an ultraviolet curable adhesive, and an anaerobic curable adhesive.
  • curable adhesives such as a reactive curable adhesive, a thermosetting adhesive, a photocurable adhesive such as an ultraviolet curable adhesive, and an anaerobic curable adhesive.
  • release paper that is, a sheet having a release surface on one or both sides of a base material such as a separator
  • the release paper may be provided so that the adhesive does not adhere to other members. If the release paper is peeled off, it can be bonded to any member, so that a substrate is not required and the semiconductor device can be made thinner.
  • the adhesive material 116 and the second substrate 115 are laminated from the laminate 1501. Peel off.
  • the adhesive material 1 16 made of an organic material is subjected to a thermal reaction, a light reaction, a reaction due to humidity, or a chemical reaction (for example, the adhesive strength is reduced by using water, oxygen, etc.) to form an adhesive material 1 made of an organic material 1
  • the substrate 16 and the second substrate 115 are peeled off from the multilayer body 151.
  • a TFT comprising a polysilicon film and an element comprising an amorphous silicon film, in this embodiment a semiconductor device having a diode, are formed on a plastic substrate 117. can do.
  • FIG. 11A is a top view of a semiconductor device formed according to the present embodiment which is divided by laser cutting or dicing using laser light.
  • wirings 113, 114, 1101, and the wirings are electrically connected to the wirings formed on the printed wiring board.
  • Connection wires 1102 to 1104 for connection are formed.
  • FIG. 11 (B) is a cross-sectional view taken along (a)-(a) ′ of FIG. 11 (A) when the semiconductor device is mounted on a printed wiring board 110.
  • a TFT whose active area is made of a polysilicon film and a diode whose active area is made of an amorphous silicon film are formed.
  • Wirings 113, 114, and 111 (not shown)
  • the connection wires 1102, 1103, and 1104 (not shown) connected to the semiconductor device are provided from the front end of the semiconductor device to the rear surface via the side surface.
  • connection wires 1102 to 1104 are conductive films containing elements such as gold, copper, nickel, platinum, and silver, and are formed by a known technique such as an evaporation method or plating. It can be formed by using.
  • connection wirings 1102 to 1104 are connected to the wirings (1107, 1108) provided on the printed circuit board via the outer wires 1105, 1106 and mounted.
  • a bump formed of metal gold, silver, solder, or the like
  • a bump formed of a conductive resin, or the like can be used for the external terminals 1105 and 1106, a bump formed of metal (gold, silver, solder, or the like), a bump formed of a conductive resin, or the like can be used.
  • FIGS. 11 (C) and 11 (D) show a different mounting method from FIGS. 11 (A) and 11 (B). Note that the same parts as those in FIGS. 1, 11A and 11B are denoted by the same reference numerals.
  • FIG. 11C is a top view of a semiconductor device formed according to the present embodiment, which is divided by dicing.
  • the surface of the semiconductor device 1100 manufactured according to the present embodiment (this is the same as FIG. 1A), and the power lines 113, 114, and 1101 are formed.
  • Connection wirings 1112-1114 for electrically connecting to the wiring formed thereon are formed.
  • FIG. 11D is a sectional view taken along (port) 1 (port) ′ in FIG. 11 (G) when the semiconductor device is mounted on a printed wiring board 1110.
  • a TFT whose active region is made of a polysilicon film and a diode whose active region is made of an amorphous silicon film are formed, and connection wirings 1112 to 1114 connected to the wirings 113, 114, and 1101, respectively, are formed.
  • etching holes 1117 and 1118 penetrating the semiconductor device are formed by a known method such as trench etching and the like, and conductive lines 1112 to 111.4 are formed by the conductive materials 1112 to 111.4 through the holes.
  • the conductive material 1 1 1 2 to 1 1 1 4 and the external terminal 1 1 1 1 5 and 1 1 1 6 are respectively the conductive material 1 102 to 1 104 and the external terminal 1 105 of FIG. It can be formed using the same material as in 110.
  • the semiconductor device manufactured in this embodiment can function as an optical sensor or a photoelectric conversion element. Light incident on a diode is absorbed by a photoelectric conversion layer to form a photoelectric charge, and this photoelectric charge is generated. Amplify and detect by TFT.
  • a Schottky diode having a photoelectric conversion layer interposed between an anode electrode and a force source electrode is used as the diode.
  • the photoelectric conversion element for converting light into an electric signal is not limited to the diode having the above configuration, and a PIN type, PN type diode, an avalanche diode, or the like can also be used.
  • the PIN photodiode is composed of a p-type semiconductor layer, an n-type semiconductor layer, and a ⁇ -type (intrinsic) semiconductor layer sandwiched between the p-type semiconductor layer and the n-type semiconductor layer. .
  • a photoelectric conversion element one having a photoelectric conversion layer or the like composed of an organic material, specifically, a transparent negative electrode, and an organic pigment (perylene pigment: Me—PTC) vacuum-deposited thereon, A gold electrode or the like formed thereon may be used.
  • an organic material specifically, a transparent negative electrode, and an organic pigment (perylene pigment: Me—PTC) vacuum-deposited thereon, A gold electrode or the like formed thereon may be used.
  • a TFT having amorphous silicon in an active region can be used as a photoelectric conversion element.
  • the semiconductor device manufactured according to this embodiment mode can use a lightweight and thin substrate, the volume can be smaller than that of a conventional semiconductor device. As a result, electronic devices using these semiconductor devices can be reduced in size and weight.
  • the third substrate 117 is a plastic substrate, typically In addition to this, it can also be attached to organic resin in a package in which an IC chip or the like is sealed. In this case, the area of the component occupying the printed wiring board can be reduced. That is, the area of the printed wiring board can be reduced.
  • a metal film 202, an insulating film 203, and a TFT 204 are sequentially formed on a first substrate 201.
  • an amorphous metal oxide film 200 is formed between the metal film 202 and the insulating film 203 by 2 nm.
  • the TFT 204 includes a polysilicon film having a source region, a drain region, and a channel formation region, a gate insulating film covering the polysilicon film, a gate electrode formed on the channel formation region of the polysilicon film, and an interlayer insulating film. And a source electrode and a drain electrode connected to the source region and the drain region.
  • the interlayer insulating film 217 is formed of a plurality of insulating films for insulating the source electrode, the drain electrode, and the gate electrode.
  • a second substrate 207 is bonded onto the TFT 204 and the interlayer insulating film 217 thereof using an adhesive 208 made of an organic resin.
  • the pressure-sensitive adhesive 208 made of an organic resin the same as the pressure-sensitive adhesive 111 of Embodiment 1 can be used.
  • a water-soluble resin 208a is applied as an adhesive made of an organic material, and both surfaces are reactively peeled thereon.
  • a member 208b (hereinafter, referred to as a double-sided sheet) covered with the mold adhesive is adhered, and a second substrate 207 is further adhered thereon.
  • the second substrate 207 a substrate similar to the second substrate 115 of Embodiment 1 can be used as appropriate.
  • the first substrate 201 and the metal film 202 are a separated body 250, and the insulating member 203 and the TFT 204 are a stacked body 251.
  • the peeled body 250 and the laminated body 251 are peeled off by physical means.
  • the insulating film 203 and the metal oxide film 200 At the interface with the metal oxide film 200 and the metal layer 202, and the ⁇ lj separator 250 and the laminate 251 can be peeled off with a relatively small force.
  • the third substrate 210 and the insulating film 203 are bonded to each other with an adhesive 209.
  • the third substrate 210 and the adhesive 209 may be the same as those used as the third substrate 117 and the adhesive 118 in the first embodiment.
  • an adhesive may be provided on the insulating film 103 in the same manner as in Embodiment 1 instead of the above steps.
  • release paper release paper, that is, a sheet having a release surface on one or both sides of a substrate such as a separator
  • the release paper may be provided so that the adhesive does not adhere to other members. If the release paper is peeled off, it can be bonded to any member, so that a substrate is not required and the semiconductor device can be made thinner.
  • the double-sided sheet 208b is peeled off. Note that the double-sided sheet 208b and the second substrate 207 may be simultaneously peeled off from the water-soluble resin 208a.
  • the water-soluble resin 208a is dissolved and removed using water.
  • the remaining surface may cause a defect. Therefore, it is preferable that the surfaces of the source electrode 213 and the drain electrode 214 be cleaned by a cleaning treatment or an o 2 plasma treatment.
  • a photoelectric conversion element 211 is formed over the source electrode 213, and a wiring 212 connected to the output terminal is formed over the drain electrode 214.
  • a photoelectric conversion element 211 composed of a diode is formed as in the first embodiment.
  • a method for producing the diode a known method may be used.
  • the photoelectric conversion element 211 has a photoelectric conversion layer or the like made of an organic material, specifically, a transparent ITO electrode and an organic pigment vacuum-deposited thereon (perylene pigment: Me—PTC). ) And a gold electrode or the like formed thereon.
  • a TFT having a polysilicon film in an active region and an element having an amorphous silicon film in an active region in this embodiment, a semiconductor device having a photoelectric conversion element can be formed over a plastic substrate.
  • the semiconductor device formed in the present embodiment can be mounted on a printed wiring board by applying the mounting method described in the first embodiment.
  • the optical sensor according to the present embodiment is a non-power storage type. It is an optical sensor.
  • a TFT 304 is formed on a glass substrate (first substrate 300).
  • a metal film 301 in this case, a tungsten film (80 nm in thickness) is formed on a glass substrate by a sputtering method, and an insulating film 302, here, a silicon oxide film (160 nm in thickness), which is not exposed to the air, is laminated.
  • an amorphous tungsten oxide film 308 is formed between the tungsten film 301 and the silicon oxide film 301 at a force of about 2 to 5 nm.
  • a silicon oxynitride film 303 (film thickness 100 nm) serving as a base insulating film is formed by a PCVD method, and an ⁇ amorphous silicon film (film thickness 54 nm) which is not exposed to the air is further laminated.
  • a polysilicon film having a desired shape is formed using a known technique (solid phase growth method, laser crystallization method, crystallization method using a catalyst metal, etc.), patterning is performed to form a polysilicon film having a desired shape.
  • a region is formed, and a TFT 304 is formed using the region as an active region.
  • formation of a gate insulating film, formation of a gate electrode, formation of a source or drain region by doping an active region, formation of an interlayer insulating film, formation of a source or drain electrode, activation treatment, and the like are performed.
  • a P-type channel type TFT is formed as the TFT.
  • a first substrate 300 and a tungsten film 301 formed thereon are formed. Is called exfoliated body 350.
  • the layers from the silicon oxide film 302 to the TFT 304 are referred to as a laminate 351.
  • an adhesive 305 that is soluble in water or alcohols is applied to the entire surface and baked.
  • the composition of the adhesive may be, for example, epoxy, acrylate, silicon, or the like.
  • a film (thickness: 30 m) 305 composed of a water-soluble resin (manufactured by Toa Gosei: VL-WSH L10) is applied by spin coating, and is temporarily cured and finally cured.
  • the step of curing the water-soluble resin may be divided into two steps, that is, provisional curing and main curing, and the curing may be performed at once.
  • a treatment for partially reducing the adhesion between the tungsten film 301 and the silicon oxide film 302 is performed.
  • the treatment for partially reducing the adhesion is a treatment for partially irradiating the tungsten film 301 or the silicon oxide film 302 with laser light along the periphery of the region to be peeled, or a region for peeling.
  • a hard needle may be pressed vertically with a diamond pen or the like and moved with a load.
  • a scriber device is used, the pressing amount is set to 0.1 mm to 2 mm, and the pressing may be performed by applying pressure.
  • the pressing amount is set to 0.1 mm to 2 mm, and the pressing may be performed by applying pressure.
  • This step may be performed before applying the adhesive 305 soluble in water or alcohols to the entire surface.
  • the second substrate is applied to an adhesive 305 made of a water-soluble resin.
  • a third substrate (not shown) is attached to the first substrate 300 using a double-sided sheet.
  • the third substrate prevents the first substrate 300 from being damaged in a later peeling step.
  • a substrate having higher rigidity than the first substrate 300 for example, a quartz substrate or the like is preferably used.
  • the double-sided sheet is a member having an ultraviolet-peelable pressure-sensitive adhesive on both sides.
  • the first substrate 300 provided with the tungsten film 301 is peeled off by physical means from the region where the adhesion is partially reduced.
  • peeling occurs in the tungsten oxide film 308, and can be peeled off by a relatively small force (for example, human hand, wind pressure of gas blown from a nozzle, ultrasonic waves, or the like).
  • a relatively small force for example, human hand, wind pressure of gas blown from a nozzle, ultrasonic waves, or the like.
  • the tungsten oxide remains on the surface of the silicon oxide film 302, the tungsten oxide is removed by dry etching or the like. Note that the tungsten oxide film need not be removed.
  • the fourth substrate 312 and the layer to be peeled 351 including the silicon oxide film 302 are bonded to each other with an adhesive 311.
  • the state after bonding is shown in FIG. 3 (B).
  • the adhesive 311 the oxide film 302 (and the layer to be peeled 315) and the fourth substrate 312 are better than the adhesiveness between the second substrate 307 and the layer to be peeled off by the double-sided sheet 306. It is important that the adhesion is higher.
  • a polyethylene terephthalate substrate (PET substrate) is used as the fourth substrate 312.
  • an ultraviolet-curable adhesive is used.
  • the double-sided sheet 306 is peeled off from the adhesive 305 soluble in water or alcohols.
  • the adhesive 305 soluble in water or alcohols is dissolved using water and removed. The state at this time is shown in FIG. Now there remains soluble adhesive in water or alcohols, it will cause defective, the source electrode 31 3 of the TFT, the surface of the drain electrode 31 4, cleaning in the cleaning process and 0 2 plasma treatment It is preferable to have a smooth surface.
  • the gate electrode of the TFT is formed via an interlayer insulating film.
  • a wiring 343 connected to the first electrode 3 15 is formed. It is preferable that the wiring 343 connected to the gate electrode covers a polysilicon region which is an active region of the TFT and also has a function as a light shielding film.
  • the wiring 341 connected to the source electrode 313 is connected to the power supply line (406 in FIG. 4), and the wiring 342 connected to the drain electrode is connected to the second resistor (404 in FIG. 4) and the output terminal (FIG. 4). 4 at 408).
  • the anode electrode 344 is connected to a wiring 343 connected to the gate electrode of the TFT and a first resistor (403 in FIG. 4), and is formed of a thin film containing Ni in this embodiment.
  • a silicon film 345 having P, I, and N conductive layers is formed on the anode electrode 344 by a plasma CVD method.
  • the P-type and N-type conductive layers are microcrystalline layers to increase the electrical conductivity
  • the I-type conductive layer is an amorphous layer
  • the thickness of the silicon thin film to be laminated is 800 nm.
  • a P layer, an I layer, and an N layer are formed in this order from the layer in contact with the anode electrode, and a force source electrode 346 is formed on the N layer.
  • ITO is used for the force source electrode 346.
  • the power source electrode 346 is connected to the power source electrode 346 via the interlayer insulating film, and the power supply line (40 in FIG. The wiring 347 connected to 6) is formed.
  • the wiring 341 connected to the source electrode of the TFT is connected to the power supply line (406 in FIG. 4), and the wiring 342 connected to the drain electrode is connected to the second resistor (404 in FIG. 4).
  • the wiring connected to the output terminal (408 in FIG. 4) are exposed on the surface of the interlayer insulating film.
  • ALF anisotropic conductive film
  • FPC flexible printed circuit
  • TAB tape automated bonding tape or tape carrier package
  • FIG. 8 is a top view and a sectional view of a module of an electronic device to which the present embodiment is applied.
  • FIG. 8A shows an external view of the module on which the panel 800 is mounted.
  • the panel 800 includes a pixel portion 803, a scan line driver circuit 804 for selecting a pixel included in the pixel portion 803, and a signal line driver circuit 805 for supplying a video signal to the selected pixel.
  • an optical sensor 810 provided on a print substrate 806 via a controller 801, a power supply circuit 802, and an FPC 809 is provided.
  • Various signals and power supply voltages output from the controller 801 or the power supply circuit 802 are provided as follows. It is supplied to the pixel portion 803 of the panel 800, the scanning line driving circuit 804, and the signal line driving circuit 805 via the FPC 807.
  • a power supply voltage and various signals to the printed circuit board 806 are supplied via an interface (I / F) unit 808 in which a plurality of input terminals are arranged.
  • FIG. 8 (B) is a cross-sectional view of ( ⁇ ) — ( ⁇ ′) in FIG. 8 (A).
  • the optical sensor 810 is printed. It can be installed on a package such as an IC chip 811 or a CPU installed on the substrate 806, and it is possible to increase the light receiving area of the optical sensor and reduce the area of the printed wiring board. .
  • FIG. 3 a circuit diagram of a non-storage type optical sensor formed according to this embodiment is shown in FIG.
  • the diode power source electrode 346 is connected to the power supply line 406, and the anode electrode 344 is connected to the first resistor 403 and the gate electrode 407 of the TFT 402.
  • the source electrode of the TFT is connected to the power supply line 406, and the drain electrode is connected to the output terminal 408 and the second resistor 404.
  • the voltage is applied to the gate electrode 407 of the electromotive force FT402 generated in the diode 401.
  • the current flowing through the TFT 402 and the second resistor 404 is converted from a resistance value to a voltage, and detected by a voltage difference between the output terminal 408 and the ground potential.
  • the anode electrode 344 of the diode connected to the TFT 402 is made of Ni, and the force source electrode 346 is made of ITO.
  • the anode electrode 344 may be a light-transmitting conductive film, and the force electrode 346 may be a metal electrode. In this case, if light enters the TFT, the light affects the TFT. Therefore, it is preferable to form a light-shielding film below the silicon film.
  • an anisotropic conductive film is used to connect the optical sensor to the printed wiring board, but the present invention is not limited to this. It is also possible to connect using a conductive paste such as solder.
  • the optical sensor formed according to this embodiment includes a diode in which the active region is formed of an amorphous silicon film and a TFT amplifying element in which the active region is formed of a polysilicon film. Therefore, even if the area of the photoelectric conversion layer (light receiving layer) is small, that is, even if it is small, it is possible to detect weak light. Also, since it is formed on a plastic substrate, it can be lighter and thinner than conventional ones. In addition, if an anisotropic conductive film is used to connect to the printed circuit board wiring, it can be installed on an IC chip mounted on the printed circuit board wiring, or on a package such as a CPU, thus increasing the light receiving area of the optical sensor. At the same time, the area of the printed wiring board can be reduced.
  • an example of manufacturing an optical sensor including a TFT having a polysilicon film in an active region and a diode having an amorphous silicon film in an active region using the process of Embodiment 2 is shown in FIG.
  • the optical sensor of this embodiment is a storage type optical sensor, and by using a plurality of 1 bits, which are one pixel of the optical sensor, it is possible to read a radiation image such as a facsimile, a scanner, and an X-ray. A high-performance and large-area photoelectric conversion device can be manufactured.
  • a metal film 901 and an insulating film 902 are formed on a glass substrate (first substrate 900) as in the first embodiment.
  • a tungsten film film thickness 10 nm to 200 nm, preferably 50 nm to 75 nm
  • the insulating film 902 here silicon oxide film (fl (150 nm to 200 nm thick).
  • a silicon oxynitride film 903 (thickness 100 nm) to be a base insulating film is formed by a PCVD method, and an amorphous silicon film (thickness 54 nm) which is not exposed to the air is further deposited. Form a layer.
  • an amorphous tungsten oxide film 915 is formed between the tungsten film 901 and the silicon oxide film 902 at a thickness of about 2 nm to 5 nm.
  • Amorphous silicon film contains hydrogen, so if a polysilicon film is formed by heating, heat treatment at 500 ° C or higher to crystallize will cause hydrogen diffusion while forming the polysilicon film. Can be.
  • a TFT can be formed using the obtained polysilicon film. At this time, the tungsten oxide film 915 in an amorphous state is also crystallized.
  • a polysilicon film is formed by using a known technique (a solid-phase growth method, a laser monocrystallization method, a crystallization method using a catalyst metal, or the like).
  • the polysilicon film is buttered to form a silicon region having a desired shape, and a TFT 904 having the silicon region as an active region is manufactured.
  • formation of a gate insulating film, formation of a gate electrode, formation of a source or drain region by doping an active region, formation of an interlayer insulating film, formation of a source or drain electrode, activation treatment, and the like are performed.
  • a P-channel TFT is formed as the TFT.
  • a wiring 907 connected to the source electrode 905 of the TFT 904 is formed. Note that a wiring 907 connected to the source electrode 905 is an anode electrode of the diode.
  • a silicon semiconductor film 909 having P, I, and N conductive films is formed on the anode electrode 907 by a plasma CVD method.
  • the silicon semiconductor film having the P, I, and N conductive layers can be manufactured by the same steps as in the first embodiment.
  • a force source electrode 914 is formed on the silicon semiconductor film.
  • ITO is used for the force source electrode.
  • the wiring 910 connected to the force source electrode via the interlayer insulating film and the TFT drain The wiring 908 connected to the ground electrode 906 is formed.
  • the wiring 910 is connected to the power supply line (1002 in FIG. 10A), and the wiring 908 is connected to the signal wiring (100A in FIG. 10A).
  • a glass substrate 900 and a metal film 901 formed thereon are referred to as a peeled body 950.
  • a layer from the oxide film 902 to the wiring 910 connected to the diode and the power source electrode of the diode is referred to as a stacked body 951.
  • an adhesive 911 which is soluble in water or alcohols is applied to the entire surface of the laminate and fired.
  • the composition of the pressure-sensitive adhesive 911 soluble in water or alcohols may be, for example, any of epoxy-based, acrylate-based, and silicone-based adhesives.
  • a film (thickness: 30 m) made of a water-soluble resin (Toa Gosei: VL-WSH L10) is applied by spin coating, and is temporarily cured and then fully cured.
  • the step of curing the water-soluble resin may be divided into two stages, that is, temporary curing and main curing, and may be performed at one time.
  • a treatment for partially reducing the adhesion between the metal film 901 and the oxide film 902 is performed in order to facilitate subsequent peeling. This step may be the same as in the first embodiment.
  • a holding substrate 913 is attached to an adhesive 911 which is soluble in water or alcohols.
  • the glass substrate 900 on which the metal film 901 was provided was peeled off from the side where the adhesion was partially reduced. Is peeled off by physical means.
  • separation occurs in the tungsten oxide film 915. Note that when a tungsten oxide film remains on the surface of the oxide film 902, it is preferable to remove the tantalum oxide film by dry etching or the like. Thus, the layer 951 to be separated including the oxide film 902 can be separated from the glass substrate 900.
  • the plastic substrate 922 and the layer to be peeled 951 including the oxide film 902 are bonded with an adhesive 921.
  • the adhesive 921 the adhesion between the oxide film 902 (and the layer 951 to be peeled) and the plastic substrate 922 is better than the adhesiveness between the holding substrate 913 and the layer to be peeled 951 by the double-sided sheet 912. It is important that sex is higher.
  • plastic substrate 922 a polycarbonate substrate (PC substrate) is used.
  • adhesive 921 an ultraviolet curable adhesive is used.
  • the double-sided sheet 912 is peeled off from the adhesive 911 which is soluble in water or alcohols.
  • the adhesive 911 soluble in water or alcohols is dissolved and removed using water.
  • the adhesive may cause a defect. Therefore, the surface of the wiring 910 connected to the cathode electrode 914 of the diode and the wiring 908 connected to the drain electrode of the thin film transistor are removed. it is preferable that the clean surface in the cleaning treatment or O 2 plasma treatment.
  • anisotropic conductive film (ACF: Anisotropic Conductive Film) or flexible printed circuit (FPC: Flexible Printed Circuit), TAB (Tape Automated Bonding) tape or TCP (Tape Carrier Package)
  • ACF Anisotropic Conductive Film
  • FPC Flexible Printed Circuit
  • TAB Tape Automated Bonding
  • TCP Tape Carrier Package
  • FIG. 10A shows a 1-bit equivalent circuit, which is one pixel of the storage-type optical sensor formed by this embodiment.
  • the anode electrode 907 is connected to the power line 1002. It is composed of a diode 1001 connected and having a force source electrode 914 connected to the source electrode of the TFT 1003, and a TFT 1003 for transferring the photocharge accumulated in the diode by a transfer switch function by a control signal of the gate electrode.
  • the drain electrode of the TFT is connected to the signal wiring 1004, and the charge generated by the diode is transferred to the capacitance (not shown) on the signal wiring through the TFT, and read by a readout circuit (not shown) connected to the signal wiring. Is read.
  • FIG. 10B shows an equivalent circuit when the 1-bit equivalent circuit shown in FIG. 10A is arranged in 3 ⁇ 3. The driving method will be described with reference to FIG.
  • the gate signal line g1 of the shift register SR1 is activated to turn on the charge transfer transistor " ⁇ 1-T13" of the pixel in the first column, and the photocharges of the diodes SS11-SS13 are transferred to the signal lines S1-S3.
  • the control signals of the transfer switches M1 to M3 of the shift register SR2 are sequentially activated, and the photocharges of the SS11 to SS13 amplified by the buffer amplifier (Amp) are read out in chronological order at Vout.
  • the procedure of activating the gate signal line g2 of the shift register SR1 is repeated to read out the photoelectric charge of each pixel, that is, the diode.
  • the anode electrode 907 of the diode connected to the TFT is Ni, and the cathode electrode 914 is ITO.
  • the anode electrode 907 may be a light-transmitting conductive film, and the force source electrode 914 may be a metal electrode. In this case, when light enters the TFT, the TFT affects the TFT. Therefore, it is preferable to form a light shielding film below the silicon film.
  • a photoelectric conversion device including a plurality of optical sensors can be formed over a plastic substrate. That is, it is possible to manufacture a photoelectric conversion device including a plurality of optical sensors including a TFT whose active region has polysilicon in the active region and a diode having an active region amorphous silicon in the active region.
  • the photoelectric conversion device formed according to this embodiment has a plurality of photosensors each including a diode formed of an amorphous silicon film and a TFT amplifying element formed of a polysilicon film. Even if the area of the light receiving layer) is small, that is, even if it is small, it can detect weak light and has high sensitivity. Also, since it is formed on a plastic substrate, it can be lighter and thinner than conventional ones. In addition, if an anisotropic conductive film is used to connect to a drive circuit such as a shift register or a power supply line, the IC chip mounted on the printed circuit board, the drive circuit, the package that constitutes the power supply circuit, etc. It is possible to increase the light receiving area of the photoelectric conversion device and reduce the area of the printed wiring board.
  • a drive circuit such as a shift register or a power supply line
  • FIG. 5 is a top view of the card type computer
  • FIG. 5 (B) is a top view of a module of the card type computer formed on a plastic substrate. Note that this embodiment , A plastic substrate provided with a keypad 503 by a known method is used. As shown in FIG.
  • a solar cell 501 is used as a power source
  • an EL display device is used for a display unit 502 which is a part of an output unit
  • a driving circuit 504 of the display unit and a keyboard which is a part of an input unit.
  • a computer having a pad 503, a central integrated circuit 505 (CPU), a memory 506, and a power supply circuit 507 connected to a solar cell and a manufacturing method thereof will be described.
  • FIG. 6 shows a block diagram of an IC card, in this embodiment, a card type computer.
  • Reference numeral 601 denotes a central processing unit (hereinafter, referred to as a CPU)
  • 602 denotes a control unit
  • 603 denotes an operation unit
  • 604 denotes memory
  • 605 denotes an input unit
  • 605 denotes an output unit
  • 607 denotes a power supply unit.
  • the combination of the arithmetic unit 603 and the control unit 602 is the CPU 601.
  • the arithmetic unit 603 performs arithmetic operations such as addition and subtraction and logical operations such as AND, OR, and NOT. , ALU), various registers for temporarily storing operation data and results, and a counter for counting the number of input 1s.
  • Circuits constituting the arithmetic unit 603, for example, an AND circuit, an OR circuit, a NOT circuit, a buffer circuit, or a register circuit can be constituted by TFTs.
  • a continuous oscillation type A semiconductor film crystallized using the above laser beam may be formed as an active region of the TF.
  • a method of obtaining a polysilicon film by irradiating a continuous oscillation type laser beam to the amorphous silicon film may be used, or a method of heating the amorphous silicon film to obtain a polysilicon film, and then obtaining a polysilicon film.
  • a method of obtaining a polysilicon film by irradiating a laser beam may be used.
  • a continuous wave laser beam may be used after adding a metal element serving as a catalyst to an amorphous silicon film, heating to obtain a polysilicon film. May be used to obtain a polysilicon film.
  • the direction of the channel length of the TFT constituting the calculation unit 603 and the scanning direction of the laser beam are aligned.
  • the control unit 602 executes a command stored in the memory 604 and controls the entire operation.
  • the control unit 602 includes a program counter, an instruction register, and a control signal generation unit.
  • the control unit 602 can also be constituted by a TFT, and a polysilicon film crystallized using one continuous wave laser beam may be formed as an active region of the TFT.
  • the direction of the channel length of the FT constituting the control unit 602 and the scanning direction of one laser beam are aligned.
  • the memory 604 is a place for storing data and instructions for performing calculations, and stores data and programs frequently executed by the CPU.
  • the memory 604 includes a main memory, an address register, and a data register. Further, a cache memory may be used in addition to the main memory. These memories may be formed of SRAM, DRAM, flash memory, or the like.
  • a polysilicon film crystallized using a continuous wave laser beam can be formed as an active region of the TFT. In this embodiment, the channel length direction of the TFT constituting the memory 604 and the scanning direction of the laser beam are aligned.
  • the input unit 605 is a device that takes in data and programs from the outside.
  • the output unit 606 is a device for displaying the result, typically a display device.
  • the power supply unit 607 is a device that supplies power necessary for processing the CPU and the like.
  • the power supply unit includes a solar cell. It is to be noted that a secondary battery for storing electric power formed by a solar cell may be provided.
  • EL display electoluminescent display
  • the power supply circuit and the capacitor can be manufactured by TFT. Also in this case, a polysilicon film crystallized by using a continuous wave laser beam can be manufactured as an active region of the TFT. In the present embodiment, the channel length direction of the TFT constituting the power supply unit and the scanning direction of one laser beam are aligned.
  • the channel length direction of the TFT By aligning the channel length direction of the TFT with the scanning direction of the laser beam, a CPU with less variation can be built on an insulating substrate. In addition, the CPU, output unit, memory, and power supply unit that complicate circuit design and manufacturing processes can be built on the same substrate. Also in the display unit, it is preferable that the channel length direction of the plurality of TFTs arranged in each pixel is aligned with the scanning direction of the laser beam.
  • FIG. 7 shows an example in which a card-type computer module formed on a glass substrate is transferred onto a plastic substrate on which a keyboard pad is formed.
  • FIG. 7 is a cross-sectional view of (L)-(L) ′ in FIG. 5 (B).
  • a silicon oxide layer 703 is formed on a glass substrate 701 via a tungsten film 702.
  • an amorphous tungsten oxide film 712 is formed between the tungsten film 702 and the silicon oxide film 703 at a thickness of about 2 nm to 5 nm.
  • an amorphous silicon film is formed on the silicon oxide film.
  • a crystalline silicon film is formed by a known method, and this film is used for an active region such as a TFT in the pixel area 751, a TF in the pixel driving circuit 752, a TFT in the CPU 753, and a capacitive element in the memory 755. .
  • the n-channel TFTs 705, 707, 709, p-channel TFTs 704, 706, 708, and the capacity ⁇ ! 5710, 711, terminal portions (not shown) and the like are formed.
  • CMOS circuit By combining the n-channel TFT 707 and the p-channel TFT 706, and the n-channel TFT 709 and the p-channel TFT 708, respectively, a CMOS circuit can be formed, and various integrated circuits such as a CPU and a drive circuit can be configured. can do.
  • a method for forming an active region of a CPU, a driving circuit, or the like it is preferable to use a method using a continuous wave laser beam as described in this embodiment.
  • a solar cell 721 connected to the drain electrode of a TFT (not shown) of the power supply circuit is formed in the power supply unit 754.
  • a diode whose active region is formed of amorphous silicon 723 is formed over the conductive film 722 connected to the TFT of the power supply circuit.
  • a capacitor 711 connected to the solar cell is formed below the solar cell. This is to temporarily store the electric energy generated by the solar cell, and by providing this, the electric energy is not lost during use and can be used even in a dark place.
  • the pixel 724 connected to the drain electrode of the switching TFT 704 in the pixel area is formed.
  • an EL display device is used as a display device.
  • a known display device such as a liquid crystal display device can also be used.
  • an adhesive 731 (a removable adhesive, for example, a water-soluble adhesive, or a double-sided sheet).
  • a mechanical force is applied between the metal film 702 and the oxide film 703 to separate the glass substrate 701 and the tungsten film 702 from the silicon oxide film 703.
  • separation occurs in the tungsten oxide film 7 12.
  • the tungsten oxide may be removed by dry etching or the like.
  • the keyboard pad is put on the surface of the silicon oxide film 703 via the adhesive 733.
  • the plastic substrate 734 on which is formed is fixed.
  • an integrated circuit (IC) including a TFT having crystalline silicon in the active region and a diode having amorphous silicon in the active region is completed on the plastic substrate 734.
  • an IC card such as a card type computer having an integrated circuit (IC) including a power supply unit 754 formed of a solar cell, a pixel area 751, a pixel driving circuit 752, a CPU 753, a memory 755, and the like on a plastic substrate. Can be formed.
  • the electronic device such as an IC card manufactured according to this embodiment is thin and light because it is formed on a plastic substrate. Further, since the power supply unit, the input unit, the central processing unit, the output unit, and the like are formed on the same substrate, the throughput can be improved without the step of bonding a plurality of panels.

Description

明細書 半導体装置及びその作製方法 技術分野
本発明は、薄型で軽量である半導体装置を作製する方法に関する。具体的に は、有機樹脂部材又はプラスチック基板上に半導体装置を作製する方法に関す る。本発明において、半導体装置とは、非晶質半導体膜を活性領域に有する半 導体素子及び結晶質半導体膜を活性領域に有する半導体素子を含む半導体装 置であって、具体的には、光センサ素子、光電変換装置、太陽電池等を有する半 導体装置である。 背景技術
光センサは、ファクシミリ、複写機、ビデオカメラ、デジタルスチルカメラ等映像を 電気信号に変換するためのセンサとして広い分野で使用されている。光センサの 材料としては、おもに半導体を用いており、半導体の材料の代表例としてシリコン が挙げられる。シリコンを用いた光センサには、単結晶シリコン又はポリシリコン膜 を用いるものとアモルファスシリコン膜を用いるものとがある。単結晶シリコンまた はポリシリコン膜を用いる光センサは、 800nm付近の赤外領域において感度が 最も高《 1 1 OOnm近傍まで感度を有してしまう。このため、赤外領域のスぺクト ラムをほとんど含まない白色蛍光灯と、紫外領域から赤外領域まで幅広いスぺク トラムを有する太陽光とをセンシングした場合、実際の照度は同じでも各々の光の 検知結果が異なる、という問題がある。
一方、アモルファスシリコンを用いる光センサは、赤外領域の光に対してほとん ど感度がなく、可視光領域の波長の中央である 500〜600nm近傍において感 度が最も高く、人間の視感度に近似したセンシング特性を有する。このため、光セ ンサとしては、アモルファスシリコンを用いたものが好ましい。
アモルファスシリコンを利用する光センサとしては、 1 )抵抗型 2)ダイオード型に 大きく分けることができる。抵抗型は、トランジスタとしての増幅作用があるために 大きい電流を得ることができるが、増幅して発生する光電荷が多いため光が遮断 された後も、増幅された光電荷が消滅されないために応答速度が悪く、また光の 明暗によるダイナミックレンジが小さい。
一方、ダイオード型光センサは、アモルファスシリコン内に空乏層が広がり、光 が入射された時に発生する光電荷を検出しやすぐ増幅作用がないために応答速 度が速く、光の明暗によるダイナミックレンジが大きい。しかし、光電荷による電流 が小さいため、電荷保持用としてのキャパシタまたは光電荷を増幅して出力する 素子が必要になる。
光センサで検出した電流を時分割で出力信号として増幅して出力する素子（以 下、増幅素子と示す。）としては、単結晶半導体（主にシリコン半導体）の電界効 果トランジスタを用いるベア IC型と、チャネル形成領域に薄膜のアモルファスシリコ ン膜あるいはポリシリコン膜を用いた薄膜トランジスタを用いる TFT型とがある。
IC型光センサは、増幅素子としての速度ならびに信頼性が高いが、光センサと 同数のベアチップ ICが必要になるために、コストが非常に高い。また、ァモルファ スシリコンなどの光電変換素子（光電変換層）を形成する基板と、ベア ICチップと の双方が必要になるために、プリント配線基板等の設置基板における占有面積 が広〈なり、光センサを搭載した電子機器の小型化の障害要因になる。
一方、 TFT型光センサは、増幅素子である TFTの活性領域と光電変換素子の 光電変換層とを、同一基板上に形成することができるため、プリント配線基板等の 設置基板に占める面積を狭めることができ、この結果、光センサを搭載した電子 機器の小型化が容易である。また、単結晶シリコンを用いた IC型光センサと比較 してコストが安価である。また、ポリシリコン膜を用いた TFTは、アモルファスシリコ ン膜を用いた TFTよりもの電気特性が高いため、増幅素子としての高速応答が可 能である。このため、増幅素子をポリシリコン膜を用いた TFTで形成することにより、 微弱な光電流をも検出するのに有効である。（例えば、特開平 6— 275808号公 報（第 3— 4頁、第 1図））。
しかしながら、、特開平 6— 275808号公報に示されるような、ポリシリコン膜で 活性領域が形成される TFTを増幅素子に用いる光センサは、その作製プロセスか ら、基板の種類に制約があり、代表的には、シリコンの結晶化温度又は活性化温 度に耐えうる基板、たとえば石英、ガラス等しか用いることができなかった。これは、 シリコンの結晶化又は活性化に、比較的高い温度（例えば、 500°C以上）の加熱 工程が必要とされるためである。これらの基板は、膜厚ガ厚いため、光センサの部 品容積、及び重量が増大してしまうという問題が生じていた。
また、ガラス等には可撓性がないため、光センサの設置場所は平坦な部分、 具体的にはプリント配線基板上であり、設置場所に制限があった。このため、軽量 で薄く、好ましくは可撓性を有するプラスチック等を光センサの基板に用いる試み がなされている。しかしながら、プラスチックは、軽量で薄いが耐熱温度の低く、こ の基板上にポリシリコン膜で活性領域が形成される TFTを形成することが困難で あるという問題があった。
以上の問題を鑑み、本発明は、軽量で薄 好ましくは可撓性を有する基板又 は有機部材上に、ポリシリコン膜で活性領域が形成される半導体素子、及ぴァモ ルファスシリコン膜で活性領域が形成される半導体素子を有する半導体装置、代 表的には光センサ、光電変換素子、太陽電池素子を有する半導体装置を作製す ることを課題とする。 発明の開示
本発明は、第 1の基板上に金属膜、 絶緣膜及び第 1の非晶質半導体膜を順 に形成し、前記第 1の非晶質半導体膜を結晶化し、結晶化された半導体膜を 活性領域に用いて第 1の半導体素子を形成し、前記第〗の半導体素子上に支 持体を接着し、前記金属膜と前記絶縁膜との間で剥離し、前記剥離された絶 縁膜に第 2の基板を接着し、前記支持体を剥離したのち、前記第 1の半導体 素子上に第 2の非晶質半導体膜を形成し、前記第 2の非晶質半導体膜を活性 領域に用いる第 2の半導体素子を形成することを特徴とする半導体装置の 作製方法である。
また、第 1の基板上に金属膜、絶縁膜及び第 1の非晶質半導体膜を順に形 成し、前記第 1の非晶質半導体膜を結晶化し、結晶化された半導体膜を活性 領域に用いて第 1の半導体素子を形成し、 第 2の非晶質半導体膜を形成し、 前記第 2の非晶質半導体膜を活性領域に用いる第 2の半導体素子を形成し、 前記第 1の半導体素子及び第 2の半導体素子上に支持体を接着し、前記金属 膜と前記絶縁膜との間で剥離することを特徴とする半導体装置の作製方法 としてもよい。
また、第 1の基板上に金属膜、絶縁膜及び第 1の非晶質半導体膜を順に形 成し、前記第 1の非晶質半導体膜を結晶化し、結晶化された半導体膜を活性 領域に用いて第 1の半導体素子を形成し、 第 2の非晶質半導体膜を形成し、 前記第 2の非晶質半導体膜を活性領域に用いる第 2の半導体素子を形成し、 前記第 1及び第 2の半導体素子上に支持体を接着し、前記金属膜と前記絶縁 膜との間で剥離し、前記剥離された絶縁膜に第 2の基板を接着したのち、前 記支持体を剥離することを特徴とする半導体装置の作製方法としてもよい。 また、第 1の基板上に金属膜、絶縁膜及び第 1の非晶質半導体膜を順に形 成し、前記第 1の非晶質半導体膜を結晶化し、結晶化された半導体膜を活性 領域に用いて第 1の半導体素子を形成し、前記第 1の半導体素子上に粘着剤 を用いて支持体を接着し、前記金属膜と前記絶縁膜との間で剥離し、前記剥 離された絶縁膜に接着剤を用いて第 2の基板を接着し、前記粘着剤を除去し て前記支持体を剥離したのち、前記第 1の半導体素子上に第 2の非晶質半導 体膜を形成し、前記第 2の非晶質半導体膜を活性領域に用いる第 2の半導体 素子を形成することを特徴とする半導体装置の作製方法としてもよい。 また、第 1の基板上に金属膜、絶縁膜及び第 1の非晶質半導体膜を順に形 成し、前記第 1の非晶質半導体膜を結晶化し、結晶化された半導体膜を活性 領域に用いて第 1の半導体素子を形成し、 第 2の非晶質半導体膜を形成し、 前記第 2の非晶質半導体膜を活性領域に用いる第 2の半導体素子を形成し、 前記第 1の半導体素子及び第 2の半導体素子上に粘着剤を用いて支持体を 接着し、前記金属膜と前記絶縁膜との間で剥離することを特徴とする半導体 装置の作製方法としてもよい。
また、第 1の基板上に金属膜、絶縁膜及び第 1の非晶質半導体膜を順に形 成し、前記第 1の非晶質半導体膜を結晶化し、結晶化された半導体膜を活性 領域に用いて第 1の半導体素子を形成し、 第 2の非晶質半導体膜を形成し、 前記第 2の非晶質半導体膜を活性領域に用いる第 2の半導体素子を形成し、 前記第 1及び第 2の半導体素子上に粘着剤を用いて支持体を接着し、前記金 属膜と前記絶縁膜との間で剥離し、前記剥離された絶緣膜に接着剤を用いて 第 2の基板を接着したのち、前記粘着剤を除去することで前記支持体を剥離 することを特徴とする半導体装置の作製方法としてもよい。
上記の半導体装置の作製方法において、前記金属膜及び前記絶縁膜の間に 金属酸化物が形成される特徴を有する。
上記の半導体装置の作製方法において、前記金属膜と前記絶縁膜との間で の剥離は前記金属膜と前記金属酸化膜との間、前記金属酸化膜内、又は前記 金属酸化膜と前記絶縁膜との間で起こる特徴を有する。
上記の半導体装置の作製方法において、前記第 1の非結晶質半導体膜及び 前記第 2の非結晶質半導体膜は水素を含む特徵を有する。
上記の半導体装置の作製方法において、 前記第 1の半導体素子は、薄膜卜 ランジス夕である特徴を有する。
の半導体装置の作製方法において、前記第 2の半導体素子は、ダイオード 又は薄膜卜ランジス夕である特徴を有する。
上記の半導体装置の作製方法において、前記結晶化は前記第 1の非晶質半 導体膜中の水素を放出または拡散する温度以上で行う加熱処理により行う 特徴を有する。
上記の半導体装置の作製方法において、 前記金属膜は、 W、 T i 、 T a、 M o、 C r、 N d、 F e、 N i 、 C o、 Z r、 Z n、 R u、 R h、 P d、 O s、 I rから選ばれた元素、 または前記元素を主成分とする合金材料若しく は化合物材料からなる単層、またはこれらの金属または混合物の積層である 特徴を有する。
上記の半導体装置の作製方法において、 前記絶縁膜は、 酸化シリコン膜、 酸化窒化シリコン膜、 又は金属酸化膜である特徴を有する。
上記の半導体装置の作製方法において、前記第 2の基板は、 プラスチック 基板又は有機樹脂部材である特徴を有する。
上記の半導体装置の作製方法において、 前記半導体装置は、 光センサ、 光 電変換素子又は太陽電池を有することを特徴とする。
また、他の発明は粘着剤上に結晶質半導体膜を活性領域に用いる第 1の半 導体素子及び非晶質半導体膜を活性領域に用いる第 2の半導体素子を有す ることを特徴とする半導体装置である。
また、プラスチック基板上に結晶質半導体膜を活性領域に用いる第 1の半 導体素子及び非晶質半導体膜を活性領域に用いる第 2の半導体素子を有す ることを特徴とする半導体装置としてもよい。
また、粘着剤上に結晶質半導体膜を活性領域に用いる第 1の半導体素子及 び非晶質半導体膜を活性領域に用いる第 2の半導体素子を有し、前記第 1の 半導体素子及び前記第 2の半導体素子は電気的に接続されていることを特 徵とする半導体装置としてもよい。
また、プラスチック基板上に結晶質半導体膜を活性領域に用いる第 1の半 導体素子及び非晶質半導体膜を活性領域に用いる第 2の半導体素子を有し、 前記第 1半導体素子及び前記第 2半導体素子は電気的に接続されているこ とを特徴とする半導体装置としてもよい。
上記の半導体装置において、前記粘着剤には離型紙が設けられていること を特徴とする。
上記の半導体装置において、前記第 1の半導体素子は、薄膜トランジスタ であることを特徴とする。
上記の半導体装置において、前記第 2の半導体素子は、ダイオード又は薄 膜トランジスタであることを特徴とする。
上記の半導体装置において、 前記半導体装置は、 光センサ、 光電変換素子 又は太陽電池素子を有することを特徴とする。
(発明の効果）
本発明により、プラスチック基板上にポリシリコン膜を活性領域に有する半導体 素子及びアモルファスシリコン膜を活性領域に有する半導体素子を含む半導体 装置を形成することができる。すなわち、ポリシリコン膜で活性領域が形成される T FTとアモルファスシリコン膜で活性領域が形成されるダイオードを有する光センサ、 光電変換素子、太陽電池素子等を作製することができる。
本発明により作製した半導体装置は、プラスチック基板上に形成されているため、 従来のものと比べて軽量で薄型化が可能である。
また、半導体装置が光センサ又は光電変換装置の場合、光電変換素子で検出 した信号を、ポリシリコン膜を活性領域に有する TFTで形成された増幅素子で増 幅することができるため、センサの受光面積が小さくても微弱な可視光の検出が 可能である。
さらに、プラスチック基板を用いているため、薄型化が可能となり、設置場所の選 択性が増加するため、実装基板の面積を縮小することが可能であると共に、光セ ンサ、光電変換素子、または太陽電池素子の受光面積を拡大するが可能となる。 図面の簡単な説明
図 1は、本発明の実施の形態 1を示す図である。
図 2は、本発明の実施の形態 2を示す図である。
図 3は、本発明の実施例 1を示す図である。
図 4は、本発明の実施例 1を示す図である。
図 5は、本発明の実施例 3を示す図である。
図 6は、本発明の実施例 3を示す図である。
図 7は、本発明の実施例 3を示す図である。
図 8は、本発明の実施例 1を示す図である。
図 9は、本発明の実施例 2を示す図である。
図 1 0は、本発明の実施例 2を示す図である。
図 1 1は、本発明の半導体装置の実装方法を示す図である。 発明を実施するための最良の形態
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発 明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲 から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれ ば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解 釈されるものではない。
(実施の形態 1 )
本実施の形態では、プラスチック基板上にアモルファスシリコン膜を活性領域に 有する半導体素子及びポリシリコン膜を活性領域に有する半導体素子を含む半 導体装置の作製方法に関して図 1を用いて述べる。
始めに、基板 1 01上に金属膜 1 02を形成する。金属膜 1 02としては、 W、 Tし T a、 Mo、 Cr、 Nd、 Fe、 Nu Co、 Zr、 Zn、 Ru、 Rh、 Pd、 Os、 Irから選ばれた元素、 または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、また はこれらの積層、或いは、これらの窒化物の単層、またはこれらの積層を用いれ ばよい。金属膜 1 02の膜厚は 1 0nm〜200nm、好ましくは 50nm〜75nmとす る。
次に、金属膜 1 02上に絶縁膜 1 03を形成する。このとき、金属膜 1 02と絶縁膜 1 03との間にアモルファス状態の金属酸化膜 1 00が 2nm〜5nm程度形成され る。後の工程で剥離する際、金属酸化膜 1 00中、または金属酸化膜 1 00と絶縁 膜 1 03との界面、または金属酸化膜 1 00と金属膜 1 02との界面で分離が生じる。 絶縁膜 1 03としては、スパッタリング法又はプラズマ CVD法により、酸化シリコン、 酸化窒化シリコン、金属酸化材料からなる膜を形成すればよい。絶縁膜 1 03の膜 厚は、金属莫 1 02の 2倍以上、好ましくは、 1 50nrr！〜 200nmであること力《望ま しい。 次に、絶縁膜 1 03上に、少なくとも水素を含む材料の膜を形成する。少なくとも 水素を含む材料の膜としては、半導体膜または窒化物膜等を用いることができる。 本実施の形態では、半導体膜を形成する。この後、水素を含む材料の膜中に含 まれる水素を拡散するための熱処理を行う。この熱処理は 41 0°C以上であれば よぐ結晶性半導体膜の形成プロセスとは別途行ってもよいし、兼用させて工程を 省略してもよい。例えば、水素を含む材料膜として水素を含むアモルファスシリコ ン膜を用し、、加熱してポリシリコン膜を形成する場合、結晶化させるため 500°C以 上の熱処理を行えば、ポリシリコン膜を形成すると同時に水素の拡散を行うことが できる。
次に、公知の手法により、ポリシリコン膜を所望の形状にエッチングし、 TFTを形 成する。図 1 (A)の TFT1 04におしゝては、ソース領域、ドレイン領域、及びチャネル 形成領域を有するポリシリコン膜 1 05、ポリシリコン膜を覆うゲート絶縁膜、ポリシ リコン膜のチャネル形成領域上に形成されたゲート電極 1 06、層間絶縁膜 1 1 9を 介してソース領域及びドレイン領域に接続されたソース電極 1 07及びドレイン電 極 1 08を有する。なお、層間絶縁膜 1 1 9は、ソース電極、ドレイン電極とゲート電 極とを絶縁する絶縁膜の複数の絶縁膜で形成されている。
次に、層間絶縁膜 1 1 9上に TFTのソース電極 1 07上に接続する光電変換素子 を形成する。本実施の形態では、光電変換素子としてダイオードを形成する。まず 始めに、ソース電極 1 07に接続する第 1の電極 1 1 0を形成し、その上に光電変換 層であるアモルファスシリコン膜 1 1 1及び第 2の電極 1 1 2を形成する。この後、ァ モルファスシリコン膜 1 1 1及び第 2の電極 1 1 2を所望の形状にエッチングしてダイ オードを形成する。この後、ダイオードの第 2の電極に接続する配線 1 1 3を形成す るとともに、ドレイン電極 1 08に接続され、かつ出力端子に接続される配線 1 1 4を 形成する。
次いで、半導体膜を固定する支持体となる第 2の基板 1 1 5を粘着剤 1 1 6で貼 リつける。なお、第 2の基板 1 1 5は、第 1の基板 1 01よりも剛性の高い基板を用い ることが好ましい。代表的には、第 2の基板 1 1 5としてガラス基板、石英基板、金 属基板、セラミックス基板、プラスチック基板を適宜使用することができる。また、 粘着剤 1 1 6としては、有機材料からなる粘着剤を用いればよい。このとき、粘着 剤の一部に平坦化層を形成しても良い。本実施の形態では、平坦化層として、有 機材料からなる粘着剤に水溶性樹脂 1 1 6aを塗布し、その上に両面が反応剥離 型粘着剤で覆われた部材 1 1 6b (以下、両面シ一卜と記す。）を接着して TFT1 04 及びダイオード（1 1 0〜 1 1 2)と第 2の基板 1 1 5を接着してもよい。この接着方法 を用いることで、後の剥離工程を比較的小さな力で行うことができる。有機材料か らなる粘着剤としては、反応剥離型粘着剤、熱剥離型粘着剤、紫外線剥離型粘 着剤等の光剥離型粘着剤、嫌気剥離型粘着剤などの各種剥離型粘着剤が挙げ られる。
図 1 ( B)において、第 1の基板 1 01及びそれに形成された金属膜 1 02を剥離 体 1 50と呼ぶ。また、絶縁膜 1 03からダイオードの第 2の電極に接続する配線 1 1 3及び外部端子に接続される配線" I I 4までの層を積層体 1 51という。
次いで、第 1の基板 1 01の金属膜 1 02と絶縁膜 1 03とを、物理的手段により引 き剥がす。物理的力とは、例えば、人間の手、くさび等の鋭利な端部を有する部 材を用いた負荷、ノズルから吹付けられるガスの風圧、超音波等の比較的小さな 力である。金属酸化膜 1 00内、絶縁膜 1 03と金属酸化膜 1 0Qの界面又は金属 酸化膜 1 00と金属膜 1 02との界面で剥離が生じ、剥離体 1 50と積層体 1 51とを、 比較的小さな力で引き剥がすことができる。こうして、積層体 1 51を剥離体 1 50か ら分離することができる。
次いで、図 1 (C)に示すように、接着剤 1 1 8で第 3の基板 1 1 7と絶縁膜 1 03 (すなわち積層体 1 51 )とを接着する。第 3の基板 1 1 7としては、プラスチック基板、 または有機樹脂で形成される部材を用いる。プラスチック基板としては、 PET (ポリ エチレンテレフタレート）、 PEN (ポリエチレンナフタレ一卜）、 PES (ポリエーテルサ ルファイド）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエ 一テルイミド、ポリフエ二レンサルファイド、ポリフエ二レンオキサイド、ポリサルフォ ン、またはポリフタールアミドからなるプラスチック基板を用いることが好ましい。 接着剤 1 1 8としては、有機材料からなる粘着材 1 1 6による第 2の基板 1 1 5と被 剥離層 1 51との密着性よりも、絶縁膜 1 03を含む積層体 1 51と第 3の基板 1 1 7 との密着性のほうが高い材料であることが重要である。
接着剤 1 1 8としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接 着剤等の光硬化型接着剤、嫌気硬化型接着剤などの各種硬化型接着剤が挙げ られる。
なお、上記工程に代えて、絶縁膜 1 03に粘着剤を設けてもよし、。この場合、粘 着剤が他の部材と接着しないように離型紙（剥離紙、即ちセパレーター等の基材 片面又は両面に剥離面を有するシート）を設けてもよい。剥離紙を剥がせば、任 意の部材に接着することが可能であるため、基板を必要とせず、さらに半導体装 置を薄くすることが可能である。
次に、図 1 (D)に示すように積層体 1 51から粘着材 1 1 6及び第 2の基板 1 1 5を 剥離する。有機材料からなる粘着剤 1 1 6を、熱反応、光反応、湿度による反応、 または化学反応（例えば、水、酸素等を用いて粘着力を低下させる）させて、有機 材料からなる粘着材 1 1 6及び第 2の基板 1 1 5を積層体 1 51から剥離する。
以上の工程により、図 1 (E)に示すように、プラスチック基板 1 1 7上に、ポリシリ コン膜からなる TFTとアモルファスシリコン膜からなる素子、本実施の形態ではダ ィオードを有する半導体装置を形成することができる。
次に、本発明をプリント配線基板に実装する方法を図 1 1を用いて述べる。なお、 図 1と同じの部位は同じ符号を用いて説明する。
図 1 1 (A)は、本実施の形態により形成した半導体装置をレーザ光を用いたレ 一ザカット、又はダイジングにより分割したものの上面図である。本実施の形態に より作製した半導体装置 1 1 00の表面には、配線 1 1 3、 1 1 4、 1 1 01、及ぴ該配 線をプリント配線基板上に形成された配線と電気的に接続するための接続配線 1 1 02〜 1 1 04が形成されている。
図 1 1 (B)は、該半導体装置をプリント配線基板 1 1 1 0に実装したときの図 1 1 (A)の（ィ）一（ィ） 'の断面図である。プラスチック基板 1 1 7上に、活性領域がポリ シリコン膜からなる TFTと活性領域がアモルファスシリコン膜からなるダイオードが 形成されており、配線 1 1 3、 1 1 4、 1 1 01 (図示せず）にそれぞれ接続された接続 配線 1 1 02、 1 1 03、 1 1 04 (図示せず）が、半導体装置の表面端部から側面を経 て裏面まで設けられている。配線 1 1 3は、ダイオードの電極に接続される配線、 配線 1 1 4は、 TFTのドレイン電極に接続される配線、配線 1 1 01は、 TFTのゲート 電極に接続される配線である。なお、接続配線 1 1 02〜1 1 04は、金、銅、ニッケ ル、白金、銀等の元素を含む導電膜であり、蒸着法又はメツキ等の公知の技術を 用いることにより形成することができる。
接続配線 1102〜1104は、外咅!^耑子 1105、 1106を介してプリン卜酉己糸泉基板 上に設けられた配線（1107、 1108)と接続して実装する。なお、外部端子 1105、 1106は、金属（金、銀、半田等）で形成されるバンプ、又は導電性樹脂で形成さ れるバンプ等を用いることができる。
図 11 (C)及び図 11 (D)は、図 11 (A)及び図 11 (B)と異なる実装方法を示した ものである。なお、図 1、図 11 (A)及び図 11 (B)と同じの部位は同じ符号を用いて 説明する。
図 11 (C)は、本実施の形態により形成した半導体装置をダイジングにより分割 したものの上面図である。本実施の形態により作製した半導体装置 1100の表面 (こは、図 1 (A)と同様に酉己線 113、 114、 1101力《形成されており、言亥酉己線をプリ ン卜配線基板上に形成された配線と電気的に接続するための接続配線 1112〜 1114が形成されている。
図 11 (D)は、該半導体装置をプリント配線基板 1110に実装したときの図 11 (G)の（口）一（口） 'の断面図である。プラスチック基板 117上に、活性領域がポリ シリコン膜からなる TFTと活性領域がアモルファスシリコン膜からなるダイオードが 形成されており、配線 113、 114、 1101にそれぞれ接続された接続配線 1112 〜1114が、形成されている。また、該半導体装置を貫通したエッチングホール 1 117、 1118が、トレンチエッチング等の公知の手法により形成されており、該ホ 一レを介して、導電材 1112〜111.4によって、酉己線 113、 114、 1101と外咅 |5ί耑 子 1115、 1116と力《電気的に接続されてし、る。また、外部 4耑子 1115.1116力《 プリント配線基板上に設けられた配線（1107、 1108)と接続して実装する。なお、 導電材 1 1 1 2〜1 1 1 4及び外部端子 1 1 1 5、 1 1 1 6は、それぞれ図 1 1 (B)の導 電材 1 1 02〜1 1 04、及び外部端子 1 1 05、 1 1 06と同様のものを用いて形成す ることができる。
本実施の形態で作製した半導体装置は、光センサ又は光電変換素子として機 能することが可能であり、ダイオードに入射した光は、光電変換層に吸収され光電 荷を形成し、この光電荷を TFTで増幅して検出する。
本実施の形態では、ダイオードの構成として、アノード電極と力ソード電極の間 に光電変換層を挟んだショットキー型のものを用いている。ここでは光を電気信号 に変換する光電変換素子として、上記構成のダイオードに限らず、 PIN型や、 PN 型のダイオードや、アバランジェダイオード等を用いることもできる。
なお、 PIN型のフォトダイオードは、 p型半導体層と、 n型半導体層と、 p型半導 体層と n型半導体層の間に挟まれた ί型（真性）半導体層によって構成されてい る。
また、光電変換素子として、有機物から構成される光電変換層等を有するもの、 具体的には透明な ΙΤΟ電極と、その上に真空蒸着された有機顔料（ペリレン顏 料： Me— PTC)と、その上に形成された金の電極等を用いても良い。
更に、光電変換素子としてアモルファスシリコンを活性領域に有する TFTを用い ることもできる。
本実施の形態により作製した半導体装置は、軽量で薄い基板を用いることがで きるので、従来の半導体装置よりも容積を小さくすることが可能となる。この結果、 これらの半導体装置を用いた電子機器の小型化及び軽量化が図れる。
なお、本実施の形態では、第 3の基板 1 1 7としては、プラスチック基板、代表的 にはレキシブルなプラスチック基板を用いている力 これ以外にも ICチップ等が封 止されたパッケージの有機樹脂等にも貼りあわせることができる。この場合、プリ ント配線基板に占める部品の面積を縮小することができる。すなわち、プリント配 線基板の面積を縮小することができる。
(実施の形態 2)
本実施の形態では、実施の形態 1と異なる方法で、プラスチック基板、代表的 には可撓性プラスチック基板上に半導体装置を作製する方法を図 2を用いて述べ る。
実施の形態 1と同様に、図 2 (A)に示すように、第 1の基板 201上に金属膜 20 2、絶縁膜 203、及び TFT204を順次形成する。このとき、実施の形態 1と同様に 金属膜 202と絶縁膜 203との間に、アモルファス状態の金属酸化膜 200が 2nm
〜5nm程度形成される。
なお、 TFT204は、ソース領域、ドレイン領域、及びチャネル形成領域を有する ポリシリコン膜、ポリシリコン膜を覆うゲート絶縁膜、ポリシリコン膜のチャネル形成 領域上に形成されたゲート電極、層間絶縁膜を介してソース領域及びドレイン領 域に接続されたソース電極及びドレイン電極を有する。また、層間絶縁膜 21 7は、 ソース電極、ドレイン電極とゲート電極とを絶縁する絶縁膜の複数の絶縁膜で形 成されている。
次に、 TFT204及びその層間絶縁膜 21 7上に有機樹脂からなる粘着材 208を 用いて第 2の基板 207を接着する。有機樹脂からなる粘着材 208は、実施の形 態 1の粘着剤 1 1 6と同様のものを用いることができる。本実施の形態では、有機 材料からなる粘着剤として水溶性樹脂 208aを塗布し、その上に両面が反応剥離 型粘着材で覆われた部材 208b (以下、両面シートと記す。）を接着し、更にその 上に第 2の基板 207を接着する。第 2の基板 207としては、実施の形態 1の第 2 の基板 1 1 5と同様のものを適宜用いることができる。
図 2 (B)において、第 1の基板 201及び金属膜 202は剥離体 250であり、絶縁 莫 203及び TFT204は積層体 251である。実施の形態"!と同様に金属膜 202と 絶縁膜 203との間、即ち剥離体 250と積層体 251を物理的手段により引き剥が す。金属酸化膜 200内、絶縁膜 203と金属酸化膜 200との界面又は金属酸化 膜 200と金属 fl莫 202との間で剥離力《生じ、录 lj離体 250と積層体 251とを、比較 的小さな力で引き剥がすことができる。
次いで、図 2 (C)に示すように、接着剤 209で第 3の基板 21 0と絶縁膜 203 (すなわち、積層体 251 )とを接着する。第 3の基板 21 0及び接着剤 209は、実施 の形態 1で第 3の基板 1 1 7及び接着剤 1 1 8として用いたものとと同様のものを用 いること 7¾《できる。
なお、上記工程に代えて、実施の形態 1と同様に絶縁膜 1 03に粘着剤を設け てもよい。この場合、粘着剤が他の部材と接着しないように離型紙（剥離紙、即ち セパレ一ター等の基材片面又は両面に剥離面を有するシート）を設けてもよい。 剥離紙を剥がせば、任意の部材に接着することが可能であるため、基板を必要と せず、さらに半導体装置を薄くすることが可能である。
次いで、図 2 (D)に示すように、両面シート 208bから第 2の基板 207を分離さ せたのち、両面シート 208bを剥がす。なお、両面シート 208bと第 2の基板 207と を同時に水溶性樹脂 208aから剥がしてもよい。
次いで、水を用いて水溶性樹脂 208aを溶かして除去する。ここで水溶性樹脂 が残っていると不良の原因となるため、ソース電極 21 3及びドレイン電極 21 4の 表面を洗浄処理や o2プラズマ処理で清浄な表面とすることが好ましい。
次に、図 2 (E)に示すようにソース電極 21 3上に光電変換素子 21 1を、ドレイン 電極 21 4上に出力端子に接続される配線 21 2を形成する。本実施の形態では、 実施の形態 1と同様にダイオードからなる光電変換素子 21 1を形成する。ダイォ ードの作製方法は、公知の手法を用いればよい。
なお、本実施の形態では、光電変換素子 21 1にダイオードを用いたがこれに限 定されるものではなく、アモルファスシリコンを活性領域に有する TFTでもよい。ま た、光電変換素子 21 1として、有機物から構成される光電変換層等を有するもの、 具体的には透明な ITO電極と、その上に真空蒸着された有機顔料（ペリレン顔 料： Me— PTC)と、その上に形成された金の電極等を用いても良い。
以上の工程により、プラスチック基板上に、ポリシリコン膜を活性領域に有する TFTとアモルファスシリコン膜を活性領域に有する素子、本実施の形態では光電 変換素子を有する半導体装置を形成することができる。
なお、本実施の形態においても、実施の形態 1で示したような実装方法を適応 して、プリント配線基板に本実施の形態で形成した半導体装置を実装することが できる。
(実施例）
[実施例 1 ]
本実施例では、実施の形態 2の工程を用いてポリシリコン膜を活性領域に有す る TFTと、アモルファスシリコン膜を活性領域に有するダイオードを含む光センサを 作製する例を、図 3を用いて説明する。なお、本実施例の光センサは、非蓄電型 光センサである。
図 3 (A)に示すように、ガラス基板（第 1の基板 300)上に TFT304を形成する。 スパッタリング法でガラス基板上に金属膜 301、ここではタングステン膜（膜厚 80 nm)を形成し、さらに大気にふれることなぐ絶縁膜 302、ここでは酸化シリコン膜 (膜厚 1 60nm)を積層形成する。このとき、タングステン膜 301と酸化シリコン膜 3 01との間に、アモルファス状態の酸化タングステン膜 308力《2nm〜5nm程度形 成される。なお、スパッタリング法では基板端面にも成膜されるため、基板端面に 成膜されたタングステン膜と酸化シリコン膜とを o2アツシングなどで選択的に除去 することが好ましい。後の工程で剥離する際、タングステン膜 301と酸化タングス テン膜 308との界面、酸化タングステン膜 308内、又は酸化タングステン膜 308 と酸化シリコン膜 302との界面で分離が生じる。
次いで、 PCVD法で下地絶縁膜となる酸化窒化シリコン膜 303 (膜厚 1 00nm) を形成し、さらに大気にふれることな《アモルファスシリコン膜（膜厚 54nm)を積 層形成する。
次に、公知の技術（固相成長法、レーザー結晶化方法、触媒金属を用いた結 晶化方法など）を用いてポリシリコン膜を形成した後、パターニングを行って所望 の形状を有するポリシリコン領域を形成し、それを活性領域とする TFT304を作 製する。適宜、ゲート絶縁膜の形成、ゲート電極の形成、活性領域へのドーピング によるソース領域またはドレイン領域の形成、層間絶縁膜の形成、ソース電極ま たはドレイン電極の形成、活性化処理などを行う。本実施例において、 TFTとして P型チャネル型 TFTを形成する。
図 3 (A)において、第 1の基板 300及びそれに形成されたタングステン膜 301 を剥離体 350と呼ぷ。また、酸化シリコン膜 302から TFT304までの層を積層体 351とし、う。
次いで、水またはアルコール類に可溶な粘着剤 305を全面に塗布し、焼成する。 この接着剤の組成としては、例えば、エポキシ系、ァクリレート系、シリコン系等い かなるものでもよい。ここではスピンコートで水溶性樹脂（東亜合成製： VL— WSH L1 0)からなる膜（膜厚 30 m) 305を塗布し、仮硬化させたの本硬化させる。な お、水溶性樹脂を硬化する工程は、仮硬化及び本硬化の 2段階に分けて硬化せ ず、一度に硬化しても良い。
次いで、後の剥離を行いやすくするために、タングステン膜 301と酸化シリコン 膜 302との密着性を部分的に低下させる処理を行う。密着性を部分的に低下さ せる処理は、剥離しょうとする領域の周縁に沿ってタングステン膜 301または酸 化シリコン膜 302にレーザー光を部分的に照射する処理、或いは、剥離しようとす る領域の周縁に沿って外部から局所的に圧力を加えて酸化タングステン膜 301 の膜内または界面の一部分に損傷を与える処理である。具体的にはダイヤモンド ペンなどで硬い針を垂直に押しつけて荷重をかけて動かせばよい。好ましくは、ス クライバー装置を用い、押し込み量を 0. 1 mm〜2mmとし、圧力をかけて動かせ ばよい。このように、剥離を行う前に剥離現象が生じやすくなるような部分、即ち、 きっかけをつくることが重要であり、密着性を選択的（部分的）に低下させる前処 理を行うことで、剥離不良がなくなり、さらに歩留まりも向上する。なお、この工程 【ま、水またはアルコール類に可溶な粘着剤 305を全面に塗布する前に行ってもよ い。
次いで、両面シート 306を用い、水溶性樹脂からなる接着剤 305に第 2の基板 11
307を貝占り付ける。さらに、両面シートを用い、第 1の基板 300に第 3の基板（図 示しない）を貼り付ける。第 3の基板は、後の剥離工程で第 1の基板 300が破損 することを防ぐ。第 2の基板 307および第 3の基板としては、第 1の基板 300より も剛性の高い基板、例えば石英基板等を用いることが好ましい。なお、本実施例 において、両面シートは紫外線剥離型粘着剤を両面に有する部材である。
次いで、上記密着性を部分的に低下させた領域側から剥離させ、タングステン 膜 301が設けられている第 1の基板 300を物理的手段により引き剥がす。本実 施例では、酸化タングステン膜 308内で、剥離が起き、比較的小さな力（例えば、 人間の手、ノズルから吹付けられるガスの風圧、超音波等）で引き剥がすことがで きる。こうして、酸化シリコン膜 302を含む被剥離層 351を第 1の基板 300から分 離することができる。
本実施例では、酸化シリコン膜 302表面に酸化タングステンが残留しているた め、これを、ドライエッチング等で除去する。なお、酸化タングステン膜は、除去しな くともよい。
次いで、接着剤 31 1で第 4の基板 31 2と酸化シリコン膜 302を含む被剥離層 3 51とを接着する。接着後の状態を図 3 (B)に示す。接着剤 31 1としては、両面シ ート 306による第 2の基板 307と被剥離層との密着性よりも、酸化物膜 302 (及 び被剥離層 31 5)と第 4の基板 31 2との密着性のほうが高いことが重要である。 第 4の基板 31 2としては、ポリエチレンテレフタレ一ト基板（PET基板）を用いる。 また、接着剤 31 1としては、紫外線硬化型接着剤を用いる。
次いで、両面シート 306から第 2の基板 307を分離させたのち、両面シート 30 6を水またはアルコール類に可溶な粘着剤 305から剥がす。 次いで、水を用いて水またはアルコール類に可溶な粘着剤 305を溶かして除 去する。このときの状態を、図 3 (C)に示す。ここで水またはアルコール類に可溶 な粘着剤が残っていると、不良の原因となるため、 TFTのソース電極 31 3、ドレイ ン電極 31 4の表面を、洗浄処理や 02プラズマ処理で清浄な表面とすることが好 ましい。
次に、図 3 (D)に示すように、 TFTのソース電極 31 3及びドレイン電極 31 4にそ れぞれ接続する配線 341、 342を形成した後、層間絶縁膜を介して、 TFTのゲ一 ト電極 3 1 5に接続する配線 343を形成する。ゲート電極に接続される配線 343 は、 TFTの活性領域であるポリシリコン領域を覆し、、遮光膜としての機能をも有す ることが好ましい。なお、ソース電極 31 3に接続する配線 341は、電源線（図 4の 406 )に接続され、ドレイン電極に接続する配線 342は、第 2の抵抗（図 4の 40 4)及び出力端子（図 4の 408)に接続されている。この後、ダイオードのアノード電 極 344を形成する。アノード電極 344は、 TFTのゲート電極に接続する配線 343 及び第 1の抵抗（図 4の 403 )に接続されており、本実施例では N iを含む薄膜で 形成されている。
次いで、アノード電極 344上に、プラズマ CVD法によって P, I, N各導電層を有 するシリコン膜 345の成膜を行う。ここで、 P、 Nの導電型層は電気伝導率を上げ るために微結晶層とし、 I 型導電層は非晶質層とし、積層されるシリコン薄膜の膜 厚を 800nm とする。なお、アノード電極に接する層より順に P層、 I層、 N層とし、 N 層上に力ソード電極 346を形成する。本実施例では、力ソード電極 346に ITOを 用いる。
次に、層間絶縁膜を介して力ソード電極 346に接続し、かつ電源線（図 4の 40 6)に接続する配線 347を形成する。なお、図示していないが、 TFTのソース電極 に接続する配線 341が電源線（図 4の 406)と接続する配線と、ドレイン電極と接 続する配線 342が第 2の抵抗（図 4の 404)及び出力端子（図 4の 408)に接続す る配線とが層間絶縁膜表面に露出している。
この後、異方導電性フィルム（AGF : Anisotropic Conductive Film)もしくはフレキ シブルプリント基板（FPC : Flexible Printed Circuit)もしくは TAB (Tape Aut omated Bonding)テ一プもしくは TCP (Tape Carrier Package)を用いてプ リント配線板と光センサの出力端子とを接続する。
図 8は、本実施例を適応した電子機器のモジュールの上面図、その断面図であ る。
図 8 (A)に、パネル 800が実装されたモジュールの外観図を示す。パネル 800 には、画素部 803と、前記画素部 803が有する画素を選択する走査線駆動回路 804と、選択された画素にビデオ信号を供給する信号線駆動回路 805とが設け られている。
またプリン卜基板 806に ίまコントローラ 801、電源回路 802、 FPC809を介して 設けられた光センサ 81 0が設けられており、コントローラ 801または電源回路 80 2から出力された各種信号及び電源電圧は、 FPC807を介してパネル 800の画 素部 803、走査線駆動回路 804、信号線駆動回路 805に供給される。
プリント基板 806への電源電圧及び各種信号は、複数の入力端子が配置され たインタ一フェース（I/F)部 808を介して供給される。
図 8 (A)における（Κ)— (Κ ')の断面図を図 8 ( B)に示す。本実施例においては、 プリント基板配線との接続に FPC807を用いているため、光センサ 81 0をプリント 基板 806上に設置された ICチップ 81 1、又は CPU等のパッケージの上に設置す ることができ、光センサの受光面積を拡大すると共に、プリント配線基板の面積を 縮小することが可能となる。
次に、本実施例により形成される非蓄電型の光センサの回路図を、図 4に示す。 図 3におけるダイオード（アノード電極 344、シリコン半導体膜 345、力ソード電極 346)は、図 4の 401である。なお、ダイオードの力ソード電極 346は、電源線 40 6に接続され、アノード電極 344は、第 1の抵抗 403及び TFT402のゲー卜電極 4 07に接続される。また、 TFTのソース電極は、電源線 406に接続され、ドレイン電 極は出力端子 408及び第 2の抵抗 404に接続する。ダイオード 401において生 じた起電力力丁 FT402のゲート電極 407に印加される。このとき、 TFT402及び 第 2の抵抗 404に流れる電流を、抵抗値から電圧に変換し、出力端子 408及び 接地電位の電圧差で検出する。
本実施例においては、 TFT402に接続するダイオードのアノード電極 344を Ni、 力ソード電極 346を ITOとした力 この構造に制限されない。アノード電極 344を、 透光性を有する導電膜とし、力ソード電極 346を金属電極としてもよい。この場合、 TFTに光が入射すると、 TFTに影響を与えるので、シリコン膜の下方部に遮光膜 を形成することが好ましい。
本実施例においては、プリント配線基板に光センサを接続するために異方導電 性フィルムを用いているが、これに限るものではない。半田等の導電性を有するぺ —ストを用いて接続することも可能である。
本実施例により形成された光センサは、活性領域がアモルファスシリコン膜で 形成されたダイオードと活性領域がポリシリコン膜で形成された TFTの増幅素子 を有しているため、光電変換層（受光層）の面積が狭くても、即ち小型でも微弱な 光を検出可能である。また、プラスチック基板上に形成されているため、従来のも のと比べて軽量で薄型化が可能である。また、プリント基板配線との接続に異方 導電性フイルムを用いると、プリント基板配線上に設置された ICチップ、又は CPU 等のパッケージの上に設置することができ、光センサの受光面積を拡大すると共 に、プリント配線基板の面積を縮小することが可能となる。
なお、本実施例は、実施の形態 2を用いているが、実施の形態 1と組み合わせ ることも可能である。
[実施例 2]
本実施例では、実施の形態 2の工程を用いてポリシリコン膜を活性領域に有す る TFTとアモルファスシリコン膜を活性領域に有するダイオードとで構成される光 センサを作製する例を、図 9を用いて説明する。なお、本実施例の光センサは蓄 電型光センサであり、光センサの 1画素である 1ビットを複数用いることにより、ファ クシミリ、スキャナ、 X線等の放射線の画像を読み取ることが可能であり、高性能 且つ大面積の光電変換装置を作製することができる。
図 9 (A)に示すように、ガラス基板（第 1の基板 900)上に実施例 1と同様に金 属膜 901及び絶縁膜 902を形成する。本実施例では、金属膜 901にタングステ ン膜（膜厚 1 0nm〜200nm、好ましくは 50nm〜75nm)を形成し、さらに大気に ^、れることなく、絶縁莫 902、ここでは酸化シリコン莫（fl莫厚 1 50nm〜200nm) を積層形成する。
次いで、 PCVD法で下地絶縁膜となる酸化窒化シリコン膜 903 (膜厚 1 00nm) を形成し、さらに大気にふれることな アモルファスシリコン膜（膜厚 54nm)を積 層形成する。このとき、タングステン膜 901と酸化シリコン膜 902との間に、ァモル ファス状態の酸化タングステン膜 91 5が 2nm〜5nm程度形成される。
アモルファスシリコン膜は水素を含んでおり、加熱してポリシリコン膜を形成する場 合、結晶化させるため 500°C以上の熱処理を行えば、ポリシリコン膜を形成する と同時に水素の拡散を行うことができる。得られたポリシリコン膜を用いて、 TFTを 形成することができる。このとき、アモルファス状態の酸化タングステン膜 91 5も結 晶化される。
ここでは、公知の技術（固相成長法、レーザ一結晶化方法、触媒金属を用いた 結晶化方法など）を用いてポリシリコン膜を形成する。次に、ポリシリコン膜をバタ 一二ングを行って所望の形状のシリコン領域を形成し、それを活性領域とする TF T904を作製する。適宜、ゲート絶縁膜の形成、ゲート電極の形成、活性領域へ のドーピングによるソース領域またはドレイン領域の形成、層間絶縁膜の形成、ソ ース電極またはドレイン電極の形成、活性化処理などを行う。本実施例において、 TFTとして Pチャネル型 TFTを形成する。
次に、 TFT904のソース電極 905に接続する配線 907を形成する。なお、ソ一 ス電極 905に接続する配線 907は、ダイオードのアノード電極である。
次いで、アノード電極 907上に、プラズマ CVD法によって P, I， N各導電膜を有 するシリコン半導体膜 909の成膜を行う。ここで、 P, I, N各導電層を有するシリコ ン半導体膜は、実施例 1と同様の工程により作製することができる。こののち、シ リコン半導体膜上に力ソード電極 91 4を形成する。本実施例では、力ソード電極に ITOを用いる。
次に、層間絶縁膜を介して力ソード電極に接続する配線 91 0及び TFTのドレイ ン電極 906に接続する配線 908を形成する。配線 91 0は電源線（図 1 0 (A)の 1 002)に接続されており、配線 908は、信号配線（図 1 0 (A) 1 004)に接続されて いる。
図 9 (A)において、ガラス基板 900及びその上に形成された金属膜 901を剥離 体 950と呼ぶ。また、酸化物膜 902からダイオード及びダイオードの力ソード電極 に接続する配線 91 0までの層を積層体 951という。
次いで、水またはアルコール類に可溶な粘着剤 91 1を積層体全面に塗布し、 焼成する。この水またはアルコール類に可溶な粘着剤 91 1の組成としては、例え ば、エポキシ系、ァクリレート系、シリコン系等いがなるものでもよい。ここではスピ ンコートで水溶性樹脂（東亜合成製： VL— WSH L1 0)からなる膜（膜厚 30 m) を塗布し、仮硬化させたの本硬化させる。なお、水溶性樹脂を硬化する工程は、 仮硬化及び本硬化の 2段階に分けて硬化せず、一度に硬化しても良い。 次いで、 後の剥離を行いやすくするために、金属膜 901と酸化物膜 902との密着性を部 分的に低下させる処理を行う。この工程は、実施例 1と同様のものでよい。
次いで、両面シート 91 2を用い、水またはアルコール類に可溶な粘着剤 91 1に 保持用の基板 91 3を貼り付ける。次いで、実施例 1に示すように上記密着性を部 分的に低下させた後、上記密着性を部分的に低下させた領域側から剥離させ、 金属膜 90 1が設けられているガラス基板 900を物理的手段により引き剥がす。 本実施例では、酸化タングステン膜 91 5内で、剥離が起きる。なお、酸化物膜 90 2表面に酸化タングステン膜が残留する場合は、ドライエッチング等で酸化タンダ ステン膜を除去することが好ましい。こうして、酸化物膜 902を含む被剥離層 951 をガラス基板 900から分離することができる。 次いで、図 9 ( B)に示すように、接着剤 921でプラスチック基板 922と酸化物膜 902を含む被剥離層 951とを接着する。接着剤 921としては、両面シート 91 2に よる保持用の基板 9 1 3と被剥離層 95 1との密着性よりも、酸化物膜 902 (及び 被剥離層 951 )とプラスチック基板 922との密着性のほうが高いことが重要であ る。
プラスチック基板 922としては、ポリカーボネート基板（PC基板）を用いる。また、 接着剤 921としては、紫外線硬化型接着剤を用いる。
次いで、両面シート 91 2から保持用の基板 91 3を分離させたのち、両面シート 91 2を水またはアルコール類に可溶な粘着剤 91 1から剥がす。
次いで、水を用いて水またはアルコール類に可溶な粘着剤 9 1 1を溶かして除 去する。ここで接着剤が残っていると、不良の原因となるため、ダイオードのカソ一 ド電極 9 1 4に接続されている配線 9 1 0及び薄膜トランジスタのドレイン電極に接 続された配線 908の表面を洗浄処理や 02プラズマ処理で清浄な表面とすること が好ましい。
この後、異方導電性フイルム（ACF : Anisotropic Conductive Film)もしくはフレキ シブルプリント基板（FPC : Flexible Printed Circuit)、 TAB (Tape Automat ed Bonding)テープもしくは TCP (Tape Carrier Package)力《取り付けられた モジュール、 TABテープや TCPを用いて、光センサの表面に露出している配線 90 8、 91 0をそれぞれ信号配線（図 1 0 ( A) 1 004)及び電源線（図 1 0 (A)の 1 002) に接続する。
本実施例により形成される蓄電型の光センサの 1画素である 1ビットの等価回 路を図 1 0 (A)に示す。図 1 0 (A)においては、アノード電極 907が電源線 1 002に 接続され、かつ力ソード電極 914が TFT1003のソース電極に接続されたダイォ ード 1001と、ダイオードに蓄積された光電荷をゲート電極の制御信号による転送 スィッチ機能で転送する TFT1003から構成されている。 TFTのドレイン電極は信 号配線 1004に接続され、ダイオードで発生した電荷は TFTを通して信号配線上 の容量（図示しない）に転送され、信号配線に接続された読み出し回路（図示しな し、）で、読み出される。
図 10(B)において図 10(A)で示した 1ビットの等価回路を 3X3で配列した場 合の等価回路を示す。図 10(B)を用いて、駆動方法を示す。
まず、シフトレジスタ SR1のゲ一卜信号線 g1を活性化して 1列目の画素の電荷 転送用トランジスタ "Π 1 -T13をオンし、ダイオード SS11—SS13の光電荷を信 号配線 S1—S3に出力する。次に、シフトレジスタ SR2の転送スィッチ M1 -M3 の制御信号を順次アクティブとし、バッファアンプ（Amp)で増幅した SS11 -SS1 3の光電荷を時系列的に Vout にて読み出す。次に、シフトレジスタ SR1のゲート 信号線 g2を活性化する、という手順を繰り返して、各画素、即ちダイオードの光電 荷を読み出していく。
本実施例においては、 TFTに接続するダイオードのアノード電極 907を Ni、カソ —ド電極 914を ITOとしたが、この構造に制限されなし、。アノード電極 907を、透 光性を有する導電膜とし、力ソード電極 914を金属電極としてもよい。この場合、 T FTに光が入射すると、 TFTに影響を与えるので、シリコン膜の下方部に遮光膜を 形成することが好ましい。
また、光センサの表面に露出している配線 910、 908をそれぞれ電源線（図 10 (A)の 1002)、及び信号配線（図 10(A)の 1004)に接続するために、異方導電 性フィルムを用いているが、これに限るものではない。実施の形態 1に示したような 実装方法により接続することも可能である。
以上の工程により、プラスチック基板上に複数の光センサからなる光電変換装 置を形成することができる。すなわち、活性領域がポリシリコンを活性領域に有す る TFTと活性領域アモルファスシリコンを活性領域に有するダイオードを含む光セ ンサを複数備えた光電変換装置を作製することができる。
本実施例により形成された光電変換装置は、アモルファスシリコン膜で形成さ れたダイオードとポリシリコン膜で形成された TFTの増幅素子からなる光センサを 複数を有しているため、光電変換層（受光層）の面積が狭くても、即ち小型でも微 弱な光を検出可能であり、高感度である。また、プラスチック基板上に形成されて いるため、従来のものと比べて軽量で薄型化が可能である。また、シフトレジスタ 等の駆動回路又は電源線との接続に異方導電性フィルムを用いると、プリント基 板配線上に設置された ICチップ、駆動回路、電源回路等を構成するパッケージ等 の上に設置することができ、光電変換装置の受光面積を拡大すると共に、プリント 配線基板の面積を縮小することが可能となる。
[実施例 3]
ここでは、プラスチック基板上に、ポリシリコン膜を活性領域に有する半導体素 子とアモルファスシリコンを活性領域に有する半導体素子とで構成される集積回 路（IC)を有する電子機器、代表的には ICカードを作製する例を図 5〜図 7を用い て説明する。本実施例では、 ICカードとして図 5に示すようなカード型計算機を用 いて説明する。図 5 (A)は、カード型計算機の上面図、図 5 (B)は、プラスチック基 板上に形成されたカード型計算機のモジュールの上面図である。なお、本実施例 において、プラスチック基板には、キ一ポ一ドパット 503が公知の方法により設け られたものを用いる。図 5 (A)に示すように電源として太陽電池 501を用い、出力 部の一部である表示部 502に EL表示装置を用い、表示部の駆動回路 504、入 力部の一部であるキーボードパット 503、中央集積回路 505 (CPU)やメモリ一 5 06、太陽電池に接続された電源回路 507を有する計算機を及びその作製方法 を説明する。
図 6に、 ICカード、本実施例においてはカード型計算機のブロック図を示す。 60 1は中央処理部（以下、 CPUと示す）、 602は制御部、 603は演算部、 604はメ モリー、 605は入力部、 606は出力部、 607は電源部である。
演算部 603と制御部 602とを合わせたものが、 CPU601であり、演算部 603 は、加算、減算の算術演算や AN D、 OR、 NOTなどの論理演算を行う算術論理 演算部（arithmetic logic unit, ALU)、演算のデータや結果を一時格納する種々 のレジスタ、入力される 1の個数を数え上げるカウンタなどから成り立つている。 演算部 603を構成する回路、例えば、 AND回路、 OR回路、 NOT回路、バッフ ァ回路、またはレジスタ回路などは、 TFTで構成することができ、高い電界効果移 動度を得るため、連続発振型のレーザー光を用いて結晶化を行った半導体膜を T F丁の活性領域として作製すればよい。アモルファスシリコン膜に連続発振型のレ 一ザ一光を照射してポリシリコン膜を得る方法を用いてもよいし、アモルファスシリ コン膜を加熱してポリシリコン膜を得た後に、連続発振型のレーザー光を照射して ポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜に触媒となる 金属元素を添加した後、加熱してポリシリコン膜を得た後に連続発振型のレーザ 一光を照射してポリシリコン膜を得る方法を用いてもよい。本実施例において、演 算部 603を構成する TFTのチャネル長方向とレーザービームの走査方向とを揃 える。
制御部 602はメモリ一 604に格納された命令を実行して、全体の動作を制御 する役割を担っている。制御部 602はプログラムカウンタ、命令レジスタ、制御信 号生成部からなる。また、制御部 602も TFTで構成することができ、連続発振型 のレーザ一光を用いて結晶化を行ったポリシリコン膜を TFTの活性領域として作 製すればよい。本実施例において、制御部 602を構成する丁 FTのチャネル長方 向とレーザ一ビームの走査方向とを揃える。
メモリー 604は、計算を行うためのデータと命令を格納する場所であり、 CPUで 頻繁に実行されるデータやプログラムが格納されている。メモリ一 604は、主メモ リー、アドレスレジスタ、データレジスタからなる。さらに主メモリーに加えてキヤッシ ュメモリを用いてもよい。これらのメモリは、 SRAM , DRAM、フラッシュメモリなど で形成すればよい。また、メモリー 604も TFTで構成する場合には、連続発振型 のレーザー光を用いて結晶化を行ったポリシリコン膜を TFTの活性領域として作 製することができる。本実施例において、メモリ一 604を構成する TFTのチャネル 長方向とレーザ一ビームの走査方向とを揃える。
入力部 605は外部からデータやプログラムを取り込む装置である。出力部 606 は結果を表示するための装置、代表的には表示装置である。
電源部 607は、 CPU等を処理するのに必要な電力を供給する装置である。本 実施例では、電源部に、太陽電池を含む。なお、太陽電池で形成した電力を蓄え る二次電池を有してもよし、。エレクト口ルミネッセンスディスプレイ（ELディスプレ ィ）を出力部 606の表示装置に用いた場合、消費電力が低いため駆動電力が低 電源部の回路及び容量素子を TFTで作製することができる。この場合も、連続 発振型のレーザ一光を用いて結晶化を行ったポリシリコン膜を TFTの活性領域と して作製することができる。本実施例において、電源部を構成する TFTのチャネル 長方向とレーザ一ビームの走査方向とを揃える。
TFTのチャネル長方向とレーザービームの走査方向を揃えることによってバラ ツキの少ない CPUを絶縁基板上に作り込むことができる。また、回路設計や作製 工程が複雑になる力 CPU、出力部、メモリー及び電源部を同一基板上に作り込 むことができる。表示部においても各画素に配置される複数の TFTのチャネル長 方向とレーザービームの走査方向を揃えることが好ましい。
以下に、ガラス基板上に形成したカード型計算機のモジュールをキーボードパッ 卜が形成されたプラスチック基板上に転写する例を図 7に示す。図 7は、図 5 (B)に おける）（L) - ( L) 'の断面図である。実施例 1と同様に、ガラス基板 701上にタン グステン膜 702を介して酸化シリコン瞜 703を形成する。このとき、タングステン 膜 702と酸化シリコン膜 703との間に、アモルファス状態の酸化タングステン膜 7 1 2が 2nm〜5nm程度形成される。次に、酸化シリコン膜の上に、アモルファスシ リコン膜を形成する。この後、公知の方法により、結晶性シリコン膜を形成し、この 膜を画素領域 751の TFT、画素の駆動回路 752の TF丁、 CPU753の TFT、メモ リー 755の容量素子等の活性領域に用いる。こののち、公知の手法により、 nチ ャネノレ型 TFT705、 707、 709、 pチヤネ レ型 TFT704、 706、 708、容量咅！ 57 1 0、 71 1、端子部（図示しない）などを形成する。 nチャネル型 TFT707と pチャネル 型 TFT706、 nチヤネゾレ型 709と pチャネル型 TFT708をそれぞれ相ネ甫的に組み 合わせれば CMOS回路ができ、 CPU ,駆動回路等のさまざまな集積回路を構成 することができる。なお、 CPU、駆動回路等の活性領域の形成方法には、本実施 例で述べたような連続発振型のレーザー光を用いた手法を用いることが好まし い。
次に、電源回路の TFT (図示しない）のドレイン電極に接続される太陽電池 72 1を電源部 754に形成する。具体的には、電源回路の TFTに接続される導電膜 7 22上に、活性領域がアモルファスシリコン 723で形成されるダイオードを形成する。 なお、本実施例において、太陽電池の下方に太陽電池に接続された容量素子 71 1が形成されている。これは、太陽電池で生じた電気エネルギーを一次的に保持 するためのものであり、これを備えることにより使用中に電気エネルギーがなくなる ことがなく、暗所でも使用することが可能である。
次に、画素領域のスイッチング TFT704のドレイン電極に接続される画素 724 を形成する。本実施例においては、 EL表示装置を表示装置に用いる。なお、液晶 表示装置等の公知の表示装置を用いることもできる。
次いで、これらの素子を覆う絶縁膜を形成した後、引き回し配線や出入力端子 などを適宜形成する。
次いで、粘着材 731 (除去可能な粘着剤、例えば水溶性粘着剤、または両面 シート）で保持用の基板 732を貼り付ける。（図 7 (八））。
次いで、金属膜 702と酸化物膜 703との間に、機械的力を加えガラス基板 701 及びタングステン膜 702を酸化シリコン膜 703から剥離する。本実施例では、酸 化タングステン膜 7 1 2内で、剥離が起きる。なお、酸化シリコン膜表面に酸化タン グステンが残留する場合は、ドライエッチング等で酸化タングステンを除去してもよ い。こののち、酸化シリコン膜 703表面に接着剤 733を介して、キーボードパット が形成されたプラスチック基板 734を固定する。
次いで、粘着剤 73 1を除去することによって保持用の基板 732を除去する。 (図 7 ( B) )。この後、表面にキーボードの数字や模様が記載されたシール等の保 護膜（図示しない）を形成する。こうして、プラスチック基板 734上に、結晶性シリコ ンを活性領域に有する TFTとアモルファスシリコンを活性領域に有するダイオード を含む集積回路（IC)が完成する。すなわち、プラスチック基板上に、太陽電池で 形成される電源部 754、画素領域 751、画素の駆動回路 752、 CPU753やメモ リ一755等を含む集積回路（IC)を有するカード式計算機等の ICカードを形成す ることができる。
本実施例によって作製された ICカード等の電子機器は、プラスチック基板上に 形成されているため、薄く軽量である。また、同一基板上に電源部、入力部、中央 処理部、出力部等が形成されているため、複数のパネルを貼り合わせる工程がな スループットを向上させることができる。

Claims

請求の範囲
1 . 第 1 の基板上に金属膜、 絶縁膜及び第 1 の非 ¾ギ 体膜を順に形成し、
m記第 1 の非晶質半導体膜を結晶化し、
晶化された半導体膜を活性領域に用 いて 1 の半導体 チを形成 し、
記第 1 の半導体素子上に支持体を接着 し、
、 '
刖記金属膜と前記絶縁膜との間で剥離 し、
前記剥離された絶縁膜に第 2 の基板を接着 し 前記支持 体を剥離 したのち、 前記第 1 の半導体素子上に 2 の非晶 質半導体膜を形成 し、
前記第 2 の非晶質半導体膜を活性領域に用 いる 2 の半 導体素子を形成する こ とを特徴とする半導体 Λの作製方
2 . 第 1 の基板上に金属膜、 絶縁膜及び第 1 の非 質半導 体膜を順に形成 し、
前記第 〗 の非晶質半導体膜を結晶化し、
結晶化された半導体膜を活性領域に用 いて 1 の半導体 素子を形成し、
第 2 の非晶質半導体膜を形成 し、 前記第 2 の非晶質半導体膜を活性領域に用 いる第 2 の半 導体素子を形成 し、
前記第 1 の半導体素子及び第 2 の半導体素子上に支持体 を接着 し、
前記金属膜と前記絶縁膜との間で剥離する こ と を特徴と する半導体装置の作製方法。
3 . 第 1 の基板上に金属膜、 絶縁膜及び第 1 の非晶質半導 体膜を順に形成 し、
前記第 1 の非晶質半導体膜を結晶化し、
結晶化された半導体膜を活性領域に用 いて第 1 の半導体 素子を形成 し、
第 2 の非晶質半導体膜を形成し、
前記第 2 の非晶質半導体膜を活性領域に用 いる第 2 の半 導体素子を形成 し、
前記第 1 及び第 2 の半導体素子上に支持体を接着 し、 前記金属膜と前記絶縁膜との間で剥離 し、
前記剥離された絶縁膜に第 2 の基板を接着 したのち、 前 記支持体を剥離する こ とを特徴とする半導体装置の作製方 法。
4 . 第 1 の基板上に金属膜、 絶縁膜及び第 1 の非晶質半導 体膜を順に形成 し、 m記第 1 の非晶質半導体膜を結晶化し、
結 化された半導体膜を活性領域に用 いて第 ] の半導体 子を形成し、
刖記第 1 の半導体素子上に粘着剤を用 いて支持体を接 し
前記金属膜と前記絶縁膜との間で剥離し、
前記剥離された絶縁膜に接着剤を用 いて 2 の 板を接 し 目リ記粘着剤を除去 して前記支持体を剥離 したのち 刖記 1 の半導体素子上に第 2 の非晶質半 体膜を形成 し 刖記第 2 の非晶質半導体膜を活性領域に用 いる 2 の半 導体 m子を形成する こ とを特徴とする半導体装置の作 方 法
5 第 1 の基板上に金属膜、 絶縁膜及び第 1 の非曰曰 半 体膜を順に形成し、
記第 】 の非晶質半導体膜を結晶化し、
結曰曰化された半導体膜を活性領域に用 いて第 Ί の半 体 子を形成し、
2 の非晶質半導体膜を形成し、
記第 2 の非晶質半導体膜を活性領域に用 いる 2 の半 体 子を形成し、
記第 1 の半導体素子及び第 2 の半導体素子上に粘差剤 を用 いて支持体を接着 し、
前記金属膜と前記絶縁膜との間で剥離する こ とを特徴と する半導体装置の作製方法。
6 . 第 Ί の基板上に金属膜、 絶縁膜及び第 1 の非晶質半導 体膜を順に形成し、
前記第 1 の非晶質半導体膜を結晶化し、
結晶化された半導体膜を活性領域に用 いて第 1 の半導体 素子を形成し、
第 2 の非晶質半導体膜を形成 し、
前記第 2 の非晶質半導体膜を活性領域に用 いる第 2 の半 導体素子を形成 し、
前記第 1 及び第 2 の半導体素子上に粘着剤を用 いて支持 体を接着 し、
前記金属膜と前記絶縁膜との間で剥離 し、
前記剥離された絶縁膜に接着剤を用 いて第 2 の基板を接 着 したのち、 前記粘着剤を除去する こ とで前記支持体を剥 離する こ とを特徴とする半導体装置の作製方法。
7 . 請求項 1 乃至請求項 6 のいずれか一項において、 前 記金属膜及び前記絶縁膜の間 に金属酸化物が形成される こ とを特徴とする半導体装置の作製方法。
8 . 請求項 7 において、 前記金属膜と前記絶縁膜との間で の剥離は前記金属膜と前記金属酸化膜との間、 刖記金属酸 化膜内 、 又は 記金属酸化膜と前記絶縁膜との間で起 る こ とを特徴とする半導体装置の作製方法。
、 '
9 . 求項 1 乃至請求項 6 のいずれか一項において 刖 記第 1 の非結曰 B 質半導体膜及び前記第 2 の非結曰曰質半導体 膜は水 を含む とを特徴とする半導体装置の作製方法。
1 0 • 項 1 乃至請求項 6 のいずれか一項において m記 1 の半導体素子は、 薄膜 ト ラ ンジスタである こ とを 特徴とする半導体装置の作製方法。
1 1 S青求項 1 乃至請求項 6 のいずれか一項において m記 2 の半導体素子は、 ダイ オー ド又は薄膜 卜 ラ ンンス 夕である こ とを特徴とする半導体装置の作製方法。
1 2 - 求項 1 乃至請求項 6 のいずれか一項において 則記 B曰化は前記第 1 の非晶質半導体膜中の水 を放出ま たは拡散する ： B
/皿度以上で行う 加熱処理によ り 行 う とを特 徵とする 体装置の作製方法。
1 3 - m朱項 1 乃至請求項 6 のいずれか一項において 則記金属膜は W 、 T i T a 、 M o 、 C r 、 N d F e
N i C o 、 Z r 、 Z n 、 R u 、 R h 、 P d 、 O S I に から ばれた元 、 または前記元素を主成分とする 金材 料若 し < は化口 物材料か らなる単層、 またはこれらの金属 または AfcC合物の積層である こ とを特徴とする半導体衣置の 作製方法 0
1 4 sn朱項 1 乃至ミ主
a 求項 6 のいずれか一項において、 m記絶縁膜は 酸化シ リ コ ン膜、 酸化窒化シ リ コ ン膜 、 又 は金属酸化膜である こ とを特徴とする半導体装置の作製方¾ o
1 5 項 1 乃至 5主求項 6 のいずれか一項において、 前記第 2 の基板は、 プラスチ ッ ク基板又は有機樹脂部材で ある こ とを特徵とする半導体装置の作製方法。
1 6 • m朱項 s主
1 乃至 urn求項 6 のいずれか一項において、 前記半導体装 は、 光セ ンサ、 光電変換素子又は太 電池 を有する こ とを特徴とする半導体装置の作製方法。
1 7 - 粘着剤上に 質半導体膜を活性領域に用 いる第
1 の半導体素子及び非曰曰質半導体膜を活性領域に用 いる第
2 の 体素子を有する こ とを特徴とする半導体装置。
1 8 - プラスチ ッ ク基板上に結晶質半導体膜を活性領域 に用 いる第 】 の半導体 m子及び非晶質半導体膜を活性領域 に用 いる第 2 の半導体 m子を有する こ とを特徴とする半導 体装 Λ o
1 9 • 粘着剤上に ϊΐϊ口 質半導体膜を活性領域に用 いる第
1 の半導体素子及び非曰曰質半導体膜を活性領域に用 いる第 2 の半導体素子を有 し、 前記第 1 の半導体素子及び刖記 m
2 の半導体素子は電気的に接続されている こ とを特徴とす る半導体装置
2 0 . ブラ スチッ ク基板上に結晶質半導体膜を活性領域 に用 いる第 1 の半導体素子及び非晶質半導体膜を活性領域 に用 いる第 2 の半導体素子を有 し、 前記第 1 半導体 子及 び前記第 2 半導体素子は電気的 に接続されている こ とを特 徴とする半導体装
2 1 . 請求項 1 7 または請求項 1 9 のいずれか ―項にお いて、 目リ記粘着剤 には離型紙が設け られている < と を特徴 とする半導体装置
2 2 . 請求項 1 7 乃至請求項 2 0 のいずれか ―項におい て m記第 1 の半導体素子は、 薄膜 卜 ラ ンジス夕である とを特徴とする半導体装置。
2 3 . rf 求項 1 7 乃至請求項 2 0 のいずれか ―項におい て 、 前記第 2 の半導体素子は、 ダイオー ド又は 膜 卜 ラ ン ジスタである とを特徴とする半導体装置。
2 4 . 請求項 1 7 乃至請求項 2 0 のいずれか ―項におい て 、 前記半導体装置は、 光セ ンサ、 光電変換素子又は太 池素子を有する こ とを特徴とする半導体装置。
PCT/JP2003/016355 2003-01-08 2003-12-19 半導体装置及びその作製方法 WO2004068582A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP03780931A EP1583148A4 (en) 2003-01-08 2003-12-19 SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME
AU2003289448A AU2003289448A1 (en) 2003-01-08 2003-12-19 Semiconductor device and its fabricating method
JP2004539104A JP4693413B2 (ja) 2003-01-08 2003-12-19 半導体装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-2667 2003-01-08
JP2003002667 2003-01-08

Publications (1)

Publication Number Publication Date
WO2004068582A1 true WO2004068582A1 (ja) 2004-08-12

Family

ID=32820338

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/016355 WO2004068582A1 (ja) 2003-01-08 2003-12-19 半導体装置及びその作製方法

Country Status (8)

Country Link
US (3) US7449718B2 (ja)
EP (2) EP2256807A3 (ja)
JP (4) JP4693413B2 (ja)
KR (1) KR101026644B1 (ja)
CN (1) CN100392861C (ja)
AU (1) AU2003289448A1 (ja)
TW (1) TWI338362B (ja)
WO (1) WO2004068582A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066491A (ja) * 2004-08-25 2006-03-09 Casio Comput Co Ltd 薄膜トランジスタパネル及びその製造方法
JP2006066492A (ja) * 2004-08-25 2006-03-09 Casio Comput Co Ltd 薄膜トランジスタパネル及びその製造方法
JP2006066490A (ja) * 2004-08-25 2006-03-09 Casio Comput Co Ltd 薄膜トランジスタパネル及びその製造方法
JP2006066489A (ja) * 2004-08-25 2006-03-09 Casio Comput Co Ltd 薄膜トランジスタパネル及びその製造方法
JP2007005774A (ja) * 2005-05-23 2007-01-11 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
JP2008227476A (ja) * 2007-02-15 2008-09-25 Semiconductor Energy Lab Co Ltd 光電変換装置及び電子機器、並びに光電変換装置の作製方法
JP2008294414A (ja) * 2007-04-27 2008-12-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2010035544A1 (ja) * 2008-09-29 2010-04-01 シャープ株式会社 フォトダイオードおよびその製造方法ならびにフォトダイオードを備えた表示装置
JP2010177689A (ja) * 2006-04-28 2010-08-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2011108156A1 (ja) * 2010-03-02 2011-09-09 コニカミノルタエムジー株式会社 放射線検出パネル、放射線画像検出器、放射線検出パネルの製造方法および放射線画像検出器の製造方法
US8035077B2 (en) 2007-03-20 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US8263926B2 (en) 2005-05-23 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US8486804B2 (en) 2006-10-31 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
AU2003289448A1 (en) 2003-01-08 2004-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its fabricating method
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
US7495272B2 (en) * 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit
CN100594619C (zh) * 2004-05-21 2010-03-17 株式会社半导体能源研究所 半导体器件及其制造方法
KR101226260B1 (ko) * 2004-06-02 2013-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
KR100600874B1 (ko) 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
CN100474629C (zh) 2004-08-23 2009-04-01 株式会社半导体能源研究所 无线芯片及其制造方法
JP4817636B2 (ja) 2004-10-04 2011-11-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
FR2880189B1 (fr) * 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
JP2006203050A (ja) * 2005-01-21 2006-08-03 National Institute Of Information & Communication Technology 極微弱光検出器および極微弱光撮像装置
US7588969B2 (en) * 2005-05-31 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device
EP1949455A1 (en) * 2005-11-18 2008-07-30 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
US7877895B2 (en) * 2006-06-26 2011-02-01 Tokyo Electron Limited Substrate processing apparatus
US7791012B2 (en) * 2006-09-29 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising photoelectric conversion element and high-potential and low-potential electrodes
US8514165B2 (en) * 2006-12-28 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5322408B2 (ja) 2007-07-17 2013-10-23 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US20090120497A1 (en) * 2007-11-09 2009-05-14 Schetty Iii Robert A Method of metallizing solar cell conductors by electroplating with minimal attack on underlying materials of construction
JP4501995B2 (ja) * 2007-11-20 2010-07-14 ソニー株式会社 表示装置
US8207853B2 (en) * 2008-01-14 2012-06-26 Avery Dennison Corporation Hybrid sensor/communication device, and method
US8207487B2 (en) * 2008-06-25 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device including charge/discharge circuit
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
DE102008064046A1 (de) * 2008-10-02 2010-04-08 Continental Teves Ag & Co. Ohg Verfahren zur Herstellung eines Geschwindigkeits-Sensorelementes
DE102008064047A1 (de) 2008-10-02 2010-04-08 Continental Teves Ag & Co. Ohg Sensorelement und Trägerelement zur Herstellung eines Sensors
JP5532744B2 (ja) * 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
US8704083B2 (en) 2010-02-11 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and fabrication method thereof
KR101725550B1 (ko) * 2010-12-16 2017-04-10 삼성전자주식회사 광학식 터치 패드를 구비하는 휴대용 단말기 및 상기 휴대용 단말기의 데이터 제어방법
JP5790095B2 (ja) * 2011-04-01 2015-10-07 ソニー株式会社 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法
US9147706B2 (en) 2012-05-29 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having sensor circuit having amplifier circuit
US9070648B2 (en) 2012-11-27 2015-06-30 Apple Inc. Electronic devices with display-integrated light sensors
US9310843B2 (en) 2013-01-02 2016-04-12 Apple Inc. Electronic devices with light sensors and displays
JP6207321B2 (ja) * 2013-09-26 2017-10-04 ローム株式会社 光センサ装置
CN103700665B (zh) * 2013-12-13 2016-03-02 京东方科技集团股份有限公司 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
US10644077B1 (en) 2015-10-28 2020-05-05 Apple Inc. Display with array of light-transmitting windows
US10157590B1 (en) 2015-12-15 2018-12-18 Apple Inc. Display with localized brightness adjustment capabilities
US10163984B1 (en) 2016-09-12 2018-12-25 Apple Inc. Display with embedded components and subpixel windows
KR102288031B1 (ko) * 2017-03-08 2021-08-09 엘지전자 주식회사 세면대 하부장
CN109786399B (zh) * 2017-11-13 2022-04-05 睿生光电股份有限公司 检测装置
US10269830B1 (en) * 2017-11-27 2019-04-23 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible array substrate and manufacturing method thereof
JP7274284B2 (ja) * 2018-12-21 2023-05-16 株式会社ジャパンディスプレイ 検出装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786607A (ja) * 1993-09-20 1995-03-31 Toshiba Corp 薄膜トランジスタ
US5648662A (en) * 1991-06-19 1997-07-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with amorphous and crystalline shift registers
JPH11243209A (ja) * 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US642314A (en) * 1899-01-27 1900-01-30 John Hinchliffe System for liquefying snow and disposing of same.
JPH03147328A (ja) * 1989-11-01 1991-06-24 Toshiba Corp 半導体装置の製造方法
US5273910A (en) * 1990-08-08 1993-12-28 Minnesota Mining And Manufacturing Company Method of making a solid state electromagnetic radiation detector
JP3059514B2 (ja) 1991-03-18 2000-07-04 株式会社半導体エネルギー研究所 光電変換装置ならびにイメージセンサおよびそれらの作製方法
JP3207448B2 (ja) * 1991-03-27 2001-09-10 株式会社半導体エネルギー研究所 画像読み取り装置
JP3329512B2 (ja) 1993-03-22 2002-09-30 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
FI99071C (fi) * 1995-02-15 1997-09-25 Nokia Mobile Phones Ltd Menetelmä sovellusten käyttämiseksi matkaviestimessä ja matkaviestin
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3516424B2 (ja) * 1996-03-10 2004-04-05 株式会社半導体エネルギー研究所 薄膜半導体装置
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP3809681B2 (ja) * 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP4027465B2 (ja) * 1997-07-01 2007-12-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその製造方法
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP4127416B2 (ja) * 1997-07-16 2008-07-30 株式会社半導体エネルギー研究所 光センサ、光センサの作製方法、リニアイメージセンサ及びエリアセンサ
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2767162B1 (fr) * 1997-08-08 1999-10-29 Joubert Sa Crochet a haute resistance, notamment pour cable elastique
JP3838393B2 (ja) * 1997-09-02 2006-10-25 株式会社半導体エネルギー研究所 イメージセンサを内蔵した表示装置
JP4044187B2 (ja) * 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
US6287888B1 (en) * 1997-12-26 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and process for producing photoelectric conversion device
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
JPH11326954A (ja) * 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd 半導体装置
US6423614B1 (en) 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
JP4174862B2 (ja) 1998-08-04 2008-11-05 ソニー株式会社 薄膜トランジスタの製造方法および半導体装置の製造方法
US6867752B1 (en) * 1998-08-31 2005-03-15 Semiconductor Energy Laboratory Co., Ltd. Portable information processing system
JP2000164622A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd チップサイズパッケージおよびその製造方法
JP3257594B2 (ja) * 1999-02-12 2002-02-18 日本電気株式会社 イメージセンサの製造方法
ES2243163T3 (es) * 1999-03-17 2005-12-01 Kao Corporation Composicion detergente.
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2001013523A (ja) * 1999-06-30 2001-01-19 Nec Corp 液晶表示装置及びその製造方法
JP4651785B2 (ja) * 1999-07-23 2011-03-16 株式会社半導体エネルギー研究所 表示装置
JP4112184B2 (ja) * 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
JP2001298663A (ja) * 2000-04-12 2001-10-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP4197217B2 (ja) * 2000-05-08 2008-12-17 株式会社半導体エネルギー研究所 装置
US6995753B2 (en) * 2000-06-06 2006-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
US7030551B2 (en) 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
US6724012B2 (en) * 2000-12-14 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Display matrix with pixels having sensor and light emitting portions
JP3974749B2 (ja) 2000-12-15 2007-09-12 シャープ株式会社 機能素子の転写方法
GB2370410A (en) * 2000-12-22 2002-06-26 Seiko Epson Corp Thin film transistor sensor
JP2002198463A (ja) * 2000-12-26 2002-07-12 Canon Inc チップサイズパッケージおよびその製造方法
JP4061846B2 (ja) * 2001-01-23 2008-03-19 セイコーエプソン株式会社 積層体の製造方法及び半導体装置の製造方法
JP4703883B2 (ja) * 2001-04-09 2011-06-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20030191693A1 (en) * 2002-04-08 2003-10-09 Itamar Aphek System and method for conducting an advertising business
US7351605B2 (en) * 2001-04-09 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2002340989A (ja) * 2001-05-15 2002-11-27 Semiconductor Energy Lab Co Ltd 測定方法、検査方法及び検査装置
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
EP1288152B1 (en) * 2001-08-31 2007-05-23 Ricoh Company, Ltd. Sheet ejecting device, curl eliminating device and image forming apparatus
US6956234B2 (en) * 2001-11-30 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Passive matrix display device
JP2003249671A (ja) * 2001-12-20 2003-09-05 Canon Inc 被覆樹脂層を有する基板の製造方法および製造装置
DE60325669D1 (de) * 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
TW533593B (en) * 2002-05-20 2003-05-21 Univ Nat Yunlin Sci & Tech Method of manufacturing amorphous hydrocarbon pH ion sensitive field effect transistor and method and device of measuring temperature parameter, drift and hysteresis thereof
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101032337B1 (ko) * 2002-12-13 2011-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제조방법
AU2003289448A1 (en) 2003-01-08 2004-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its fabricating method
US7253391B2 (en) * 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
US7495272B2 (en) * 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648662A (en) * 1991-06-19 1997-07-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with amorphous and crystalline shift registers
JPH0786607A (ja) * 1993-09-20 1995-03-31 Toshiba Corp 薄膜トランジスタ
JPH11243209A (ja) * 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1583148A4 *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066491A (ja) * 2004-08-25 2006-03-09 Casio Comput Co Ltd 薄膜トランジスタパネル及びその製造方法
JP2006066492A (ja) * 2004-08-25 2006-03-09 Casio Comput Co Ltd 薄膜トランジスタパネル及びその製造方法
JP2006066490A (ja) * 2004-08-25 2006-03-09 Casio Comput Co Ltd 薄膜トランジスタパネル及びその製造方法
JP2006066489A (ja) * 2004-08-25 2006-03-09 Casio Comput Co Ltd 薄膜トランジスタパネル及びその製造方法
US8263926B2 (en) 2005-05-23 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
JP4619318B2 (ja) * 2005-05-23 2011-01-26 株式会社半導体エネルギー研究所 光電変換装置
JP2007005774A (ja) * 2005-05-23 2007-01-11 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
JP2010177689A (ja) * 2006-04-28 2010-08-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8486804B2 (en) 2006-10-31 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2008227476A (ja) * 2007-02-15 2008-09-25 Semiconductor Energy Lab Co Ltd 光電変換装置及び電子機器、並びに光電変換装置の作製方法
US8592936B2 (en) 2007-02-15 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
US8035077B2 (en) 2007-03-20 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
KR101406768B1 (ko) 2007-03-20 2014-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2008294414A (ja) * 2007-04-27 2008-12-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2010035544A1 (ja) * 2008-09-29 2010-04-01 シャープ株式会社 フォトダイオードおよびその製造方法ならびにフォトダイオードを備えた表示装置
WO2011108156A1 (ja) * 2010-03-02 2011-09-09 コニカミノルタエムジー株式会社 放射線検出パネル、放射線画像検出器、放射線検出パネルの製造方法および放射線画像検出器の製造方法

Also Published As

Publication number Publication date
CN100392861C (zh) 2008-06-04
AU2003289448A1 (en) 2004-08-23
US20090212285A1 (en) 2009-08-27
KR101026644B1 (ko) 2011-04-04
JPWO2004068582A1 (ja) 2006-05-25
EP2256807A2 (en) 2010-12-01
EP2256807A3 (en) 2017-05-17
US20070015302A1 (en) 2007-01-18
JP2014003307A (ja) 2014-01-09
US7449718B2 (en) 2008-11-11
JP2015144300A (ja) 2015-08-06
JP2011109116A (ja) 2011-06-02
CN1735968A (zh) 2006-02-15
TWI338362B (en) 2011-03-01
EP1583148A4 (en) 2007-06-27
JP5352572B2 (ja) 2013-11-27
US20050056842A1 (en) 2005-03-17
US7919779B2 (en) 2011-04-05
EP1583148A1 (en) 2005-10-05
US7501306B2 (en) 2009-03-10
JP6242831B2 (ja) 2017-12-06
KR20050094428A (ko) 2005-09-27
TW200503256A (en) 2005-01-16
JP5736422B2 (ja) 2015-06-17
JP4693413B2 (ja) 2011-06-01

Similar Documents

Publication Publication Date Title
JP6242831B2 (ja) 半導体装置の作製方法
JP5784096B2 (ja) 半導体装置の作製方法
US7932126B2 (en) Semiconductor device and manufacturing method thereof
CN100392797C (zh) 剥离方法
JP5094776B2 (ja) 半導体装置の作製方法
TWI320946B (en) Semiconductor device and manufacturing method thereof
CN101211931B (zh) 半导体器件及电子设备
JP2005294300A (ja) 非単結晶トランジスタ集積回路及びその製造方法
JP2006013462A (ja) 半導体装置及びその作製方法
JP4757469B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2004539104

Country of ref document: JP

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003780931

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020057012724

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20038A85331

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057012724

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003780931

Country of ref document: EP