WO2004053887A1 - Circuit arrangement for leakage current restriction sample-and-hold circuit with said circuit arrangement and charge pumping circuit with said circuit arrangement - Google Patents

Circuit arrangement for leakage current restriction sample-and-hold circuit with said circuit arrangement and charge pumping circuit with said circuit arrangement Download PDF

Info

Publication number
WO2004053887A1
WO2004053887A1 PCT/DE2003/004049 DE0304049W WO2004053887A1 WO 2004053887 A1 WO2004053887 A1 WO 2004053887A1 DE 0304049 W DE0304049 W DE 0304049W WO 2004053887 A1 WO2004053887 A1 WO 2004053887A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
circuit arrangement
auxiliary switch
switch
leakage current
Prior art date
Application number
PCT/DE2003/004049
Other languages
German (de)
French (fr)
Inventor
Bernd Memmler
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to AU2003296519A priority Critical patent/AU2003296519A1/en
Publication of WO2004053887A1 publication Critical patent/WO2004053887A1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895Details of the current generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit

Definitions

  • the present invention relates to a circuit arrangement for leakage current limitation, a sample and hold circuit with the circuit arrangement for leakage current limitation, and a charge pump circuit with the circuit arrangement for leakage current limitation.
  • CMOS Complementary Metal Oxide Semiconduc- tor
  • the leakage current depends on the voltage between the drain and source connection of a switch the field effect transistor. The higher the drain / source voltage, the greater the leakage current when the transistor switch is switched off.
  • Such circuit arrangements in particular, in which a MOS switch is intended to separate two circuit points from one another with high resistance in the switched-off state, are strongly negatively influenced by the leakage current when the MOS transistor is switched off. Such circuit arrangements occur, for example, in sample and hold elements. Such circuits are also referred to as sample-and-hold circuits. Charge pump circuits, which are used as standard in phase-locked loops, are also a common area of application for high-resistance switches.
  • Charge pump circuits typically include a source current branch and a sink current branch. Depending on a pair of control signals, either a specifiable amount of charge is delivered to the signal output or subtracted from the signal output. MOS transistor switches are provided for this. A loop filter for dimensioning the phase-locked loop, in which the two circuit blocks are located, is normally connected to the signal output.
  • Document US 5 517 150 specifies an analog switch which comprises two thin film transistors.
  • the current paths of the thin film transistors form a series connection between an input terminal and a load capacitance, while their gate terminals are connected to one another.
  • the object of the present invention is to provide a circuit arrangement for leakage current limitation and a sample-hold circuit and a charge pump circuit with the circuit arrangement, in which a significant reduction in leakage currents with a relatively small chip area is made possible in the high-impedance switching state.
  • the object with regard to the circuit arrangement is achieved by a circuit arrangement for leakage current limitation, having a switching path,
  • auxiliary switch which comprises a series circuit with a main switch and an auxiliary switch, the auxiliary switch being designed to limit leakage current during the high-resistance state, and the auxiliary switch being designed as a transmission gate comprising two transistors connected in parallel with opposite conductivity types.
  • Main and auxiliary switches are preferably switched on and off at the same time.
  • control connections of the main and auxiliary switches are preferably connected to one another.
  • auxiliary switch is designed so that a leakage current limitation occurs between the two circuit nodes in the high-resistance state of the switching path.
  • the main switch is preferably dimensioned and / or switched in such a way that practically the entire potential difference between the two switching nodes coupled by the switching path drops above the main switch in the high-resistance switching state.
  • the voltage drop across the load path of the auxiliary switch in the high-resistance state is practically zero. This in turn enables the leakage current to be further reduced since, among other things, it is dependent on the voltage drop across the switching path of the auxiliary switch.
  • a control means is preferably provided which is coupled to the auxiliary switch and which is designed such that a voltage drop across the auxiliary switch in the high-resistance state of the switching path is zero or is very low.
  • the voltage should preferably be set so low that the resulting leakage current is at least just tolerable.
  • the control means preferably comprises at least one backup capacitor which is connected to the auxiliary switch.
  • the Support capacitor is preferably connected between a load connection of the auxiliary switch and a reference potential connection and thereby controls the voltage drop across the auxiliary switch to zero in the high-resistance state of the switching path.
  • connection of the backup capacitor connected to the auxiliary switch is preferably connected to the connection node which connects the main switch and auxiliary switch to one another in the switching path.
  • the circuit arrangement is preferably constructed in an integrated semiconductor circuit technology.
  • the circuit arrangement is particularly preferably implemented in MOS circuit technology.
  • Main switch and auxiliary switch are preferably each designed as a transistor.
  • main and auxiliary switches can be designed, for example, as a p-channel transistor or as an n-channel transistor.
  • the auxiliary switch is designed as a so-called transmission gate.
  • the auxiliary switch comprises two transistors of complementary conductivity type connected in parallel.
  • sample and hold circuit With regard to the sample and hold circuit, the object is achieved by a sample and hold circuit with a circuit arrangement. Leakage current limitation as described above, comprising
  • sampling capacitor which is connected between the output of the sample-and-hold circuit and a reference potential connection.
  • the proposed principle avoids the formation of a leakage current in the switched-off state if a potential difference builds up over the conventional switch, in the present case the main switch of the sample-and-hold circuit.
  • the leakage current is significantly reduced in the high-resistance state of the switch.
  • a further reduction in the leakage current up to a practically vanishing leakage current can be achieved in that a backup capacitor is provided which connects the connection node between the main switch and the auxiliary switch to a supply potential connection or a reference potential connection.
  • the potential difference across the auxiliary switch which is preferably designed as a MOS transistor, is kept constant at 0 volts. As a result, no significant leakage current can flow.
  • the size of the main switch, auxiliary switch and backup capacitor must be dimensioned depending on the application.
  • a source current branch with a first main switch for switching the source current on and off
  • a sink current branch with a second main switch for switching the sink current on and off
  • connection node to which the source current branch and the sink current branch is connected
  • the auxiliary switch which is designed as a transmission gate and connects the connection node to a signal output of the charge pump circuit.
  • the additional transmission gate at the output of the charge pump circuit fulfills the function of the auxiliary switch
  • Support capacitors can be provided to further stabilize the voltage of 0 V across the transmission gate.
  • the transmission gate is controlled with those
  • Control signals which are provided in a charge pump circuit anyway, for controlling the switches in the output stage of the charge pump for switching the sink branch or source branch on and off.
  • FIG. 1 shows a block diagram of an exemplary embodiment of the proposed principle
  • FIG. 2 shows an exemplary embodiment of the auxiliary switch from FIG. 1,
  • FIG. 3 shows a further exemplary embodiment of the auxiliary switch from FIG. 1,
  • FIG. 4 shows an exemplary embodiment of the auxiliary switch from FIG. 1 as a transmission gate
  • FIG. 5 shows a further development of the transmission gate from FIG. 4 with supporting capacitors for further reducing the source / drain voltage
  • FIG. 6 shows a circuit diagram of an exemplary embodiment of a sample and hold circuit with the circuit arrangement of FIGS. 1 and
  • Figure 7 shows a charge pump circuit with the circuit arrangement of Figure 1 and the auxiliary switch according to Figure 4 using an exemplary circuit diagram.
  • Figure 1 shows a block diagram of the basic structure of the circuit arrangement for leakage current limitation according to the present principle. Between a first circuit node 1 and a second circuit node 2, a switching path 3, 4 is formed, which is a function of a
  • Control signal can be switched either high-resistance or low-resistance.
  • the switching path 3, 4 between the two Circuit node 1, 2 comprises a series circuit comprising a main switch 3 and an auxiliary switch 4.
  • Main switch 3 and auxiliary switch 4 are designed using MOS circuit technology and each comprise a MOS transistor.
  • the switch 4 is designed in such a way that, in the high-resistance state of the switching path 3, 4, no leakage current or only a slight leakage current flows between switching points 1, 2. Accordingly, a voltage drops across the auxiliary switch 4 in the high-resistance state of the switching path 3, 4, which voltage is 0 V or is almost zero.
  • a control circuit which effects the high-resistance switching or low-resistance switching of the switching path by simultaneously actuating switches 3, 4.
  • the channel leakage current can disappear even with small channel lengths of a switched-off MOS transistor or fall below a predefinable barrier.
  • FIG 2 shows an embodiment of the auxiliary switch 4 'as a self-conducting n-channel MOS field effect transistor.
  • An alternative embodiment of the switch 4 of Figure 1 is shown in Figure 3.
  • the auxiliary switch 4 ′′ is shown there as a p-channel MOS field-effect transistor of a self-conducting type.
  • FIG. 4 A combination of the auxiliary switches according to FIGS. 2, 3 to form a so-called transmission gate is shown in FIG. 4.
  • This auxiliary switch 4 comprises an arrangement of an n-channel and a p-channel field-effect transistor connected in parallel with respect to the source / drain paths of the transistors.
  • An inverter (not shown here) is provided to control them, which connects the control input of one of the two transistors with the control input, ie. H. the gate terminal of the other transistor.
  • FIG. 5 A further development of the transmission gate 4 from FIG. 4 is shown in FIG.
  • the transmission gate 4 of FIG. 5 is supplemented by a total of four supporting capacitors 5, 6, 7, 8, which connect the source / drain connections of the two transistors of the auxiliary switch 4 to a supply potential connection 9 and a reference potential connection 10, respectively.
  • a supporting capacitor 5, 6 is connected directly to the supply potential connection 9.
  • each of the source / drain connections of the transmission gate 4 is connected directly to the reference potential connection 10 with a supporting capacitor 7, 8.
  • supply and reference potential connections 9, 10 are also referred to as VJ-J Q , Vgg.
  • FIG. 6 shows a possible application example of the present switch in a sample and hold circuit, in which the circuit principle of the present invention is advantageously used.
  • the sample-and-hold circuit according to FIG. 6, which is also referred to as a sample-and-hold circuit, comprises a signal input IN and a signal output OUT.
  • a main switch in the form of a transmission gate 11, which works as a scanning switch.
  • the scan switch 11 is connected at its free connection via an auxiliary switch 12 to the signal output OUT.
  • the auxiliary switch 12 is also designed as a transmission gate.
  • a sampling capacitor 13 is connected to the output 12 and is connected to the reference potential 10.
  • a backup capacitor 14 is provided, which connects a reference potential connection 15 to the connection node between the main switch 11 and auxiliary switch 12.
  • the switches 11, 12 are activated at the same time.
  • the control connections that is to say gate connections of the n-channel transistors in the gates 11, 12, are each connected to a switching input for supplying a switchover signal SW.
  • This switching input is also connected via an inverter 16 to the two gate connections of the p-channel transistors of the gates 11, 12.
  • the support capacitor 14 is designed such that in the high-resistance state of the switching path 11, 12 the voltage drop across the auxiliary switch 12 is practically zero. No significant leakage current can flow over the switching path 11, 12. The leakage current advantageously does not flow even if a potential difference builds up across the switching path 11, 12 in the switched-off state. This ensures a more precise sampling of a signal with the sample-and-hold element according to FIG. 6.
  • FIG. 7 shows an exemplary embodiment of a charge pump circuit using CMOS circuit technology based on the present principle.
  • the charge pump circuit comprises an output stage Ml, M3, M4, M5, which is connected as a series circuit of a total of four transistors between a supply potential terminal 9 and a reference potential terminal 10.
  • the output stage Ml, M3, M4, M5 has a symmetrically arranged Connection node 17. Between the supply potential connection 9 and connection node 17, a series circuit of two p-channel field effect transistors Ml, M3 is connected, of which part is designed as a current mirror and the other as a switch.
  • the n-channel transistors M4, M5 are provided mirror-symmetrically to this and of a complementary conductivity type, which likewise form a series circuit and as such are connected between the connection node 17 and the reference potential connection 10.
  • the transistor M4 facing the connection node 17 is in turn designed as a switch, while the transistor M5 connected to the ground is part of a current mirror.
  • the control connections of the current mirror transistors Ml, M5 are each connected to the control connections of transistors M2, M6 connected as diodes, with which a current mirror is formed in each case.
  • a bias current source 18, 19, which provides the source current or sink current, is connected to the input of these current mirrors M2, M1 and M6, M5.
  • connection node 17 is connected to the actual signal output 21 of the charge pump via a transmission gate 20.
  • the transmission gate 20 comprises a p-channel transistor M7 and an n-channel transistor M8, which are connected in parallel with respect to their controlled one
  • the transmission gate 20 works as an auxiliary switch in the sense of the proposed principle and in each case forms a switching path in accordance with the proposed principle with the main switches M3 and M4.
  • control connections S1, S2 of the charge pump circuit which are connected to the switches M3, M4 on the gate side, also serve to control the auxiliary switch 20.
  • a control circuit is provided which comprises some logic gates. At the control input of the p-channel transistor M7 in
  • Auxiliary switch 20 the output of an AND gate 22 is connected.
  • An input of the AND gate 22 is connected to the first control input S1.
  • the second control input S2 is connected to the second input of the AND gate 22 via an inverter 23.
  • the first control connection S1 is connected via an inverter 25 to an input of the OR gate 24, the second control connection S2 is connected directly to a further input of the OR gate 24.
  • control connections S1, S2 are normally connected to the output of a phase detector, which on the input side compares a reference signal with respect to phase and / or frequency with the divided output signal of a controllable oscillator.
  • the control input of the controllable oscillator is in turn coupled to the signal output 21 of the charge pump via a loop filter.
  • the additional switching transistors M7 and M8 in the charge pump according to FIG. 7 prevent leakage current through the channels of transistors M3, M4 from reaching signal output 21 or a downstream loop filter. Even if the transistors M3, M4 are switched off, a leakage current could flow through these channels, which basically increases with increasing temperature. As already explained above, a potential difference between the source and drain would form at the transistors M3, M4. Since the additional transistors M7, M8 are operated with a source / drain voltage of approximately 0 V, these transistors can be op- lock timal. The blocking of the transistors M7, M8 is advantageously practically independent of the temperature. The capacitors C1, C2 stabilize the connection node 17 during the switched-off state. This also helps the source / drain voltage across the auxiliary switch 20 to become zero. The voltage across the auxiliary switch does not necessarily have to be exactly 0 V for the desired function of the charge pump, but can also be a low voltage.
  • circuit arrangement with the auxiliary switch according to the present principle in other circuit blocks in which it is important to avoid or reduce leakage currents in the high-resistance switching state.
  • CMOS complementary metal-oxide-semiconductor

Abstract

A circuit arrangement for leakage current restriction is disclosed. A circuit path (3, 4) is embodied between two circuit nodes (1, 2) which can be selectively switched between high resistance and low resistance. The circuit path comprises a serial circuit of a main switch (3) and an auxiliary switch (4), whereby the auxiliary switch (4) is embodied for leakage current restriction, whilst the potential difference between the circuit nodes (1, 2) declines across the main switch (3). The described circuit arrangement is particularly suitable for application in MOS circuit technology in all circuits in which an avoidance or reduction in leakage currents is concerned. The above is the case for, for example, charge pumping circuits or sample-and-hold circuits.

Description

Beschreibungdescription
Sehaltungsanordnung zur Leckstrombegrenzung, Abtast-Halte- Schaltung mit der Schaltungsanordnung sowie Ladungspumpen- Schaltung mit der SchaltungsanordnungSight arrangement for leakage current limitation, sample and hold circuit with the circuit arrangement and charge pump circuit with the circuit arrangement
Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Leckstrombegrenzung, eine Abtast-Halte-Schaltung mit der Schaltungsanordnung zur Leckstrombegrenzung sowie eine La- dungspumpensehaltung mit der Schaltungsanordnung zur Leckstrombegrenzung.The present invention relates to a circuit arrangement for leakage current limitation, a sample and hold circuit with the circuit arrangement for leakage current limitation, and a charge pump circuit with the circuit arrangement for leakage current limitation.
Im Zuge der Integration immer komplexerer Schaltungen auf einer ständig kleiner werdenden Chipfläche nimmt in den unter- schiedlichen Schaltungstechniken auch die Kanallänge integrierter Transistoren immer weiter ab.In the course of the integration of increasingly complex circuits on an ever smaller chip area, the channel length of integrated transistors is also decreasing in the various circuit technologies.
Damit ist beispielsweise in modernen Sub-Mikrometer-CMOS- Technologien der Nachteil verbunden, daß der Kanalleckstrom eines ausgeschalteten, das heißt hochohmigen MOS-Transistors stetig ansteigt. Dies führt zu einer ständigen Zunahme der Standby-Ströme in CMOS (Complementary Metal Oxide Semiconduc- tor) -Schaltkreisen.In modern sub-micron CMOS technologies, for example, this has the disadvantage that the channel leakage current of a switched-off, that is to say high-impedance, MOS transistor is constantly increasing. This leads to a constant increase in standby currents in CMOS (Complementary Metal Oxide Semiconduc- tor) circuits.
Diese Tendenz hat sogar zur Folge, daß viele bisher verwendete Schaltungsanordnungen und schaltungstechnische Modelle, die einen MOS-Transistor als idealen Schalter betrachtet haben, in heutigen, integrierten Schaltungstechniken nicht mehr anwendbar sind.In fact, this tendency means that many previously used circuit arrangements and circuit models, which have considered a MOS transistor as an ideal switch, are no longer applicable in today's integrated circuit technologies.
Verschärft wird die beschriebene Problematik noch dadurch, daß der Leckstrom eines MOS-Transistors stark temperaturabhängig ist. Der Leckstrom nimmt mit steigender Temperatur stark zu.The problem described is exacerbated by the fact that the leakage current of a MOS transistor is strongly temperature-dependent. The leakage current increases sharply with increasing temperature.
Weiterhin ist der Leckstrom abhängig von der Spannung zwischen Drain- und Source-Anschluß eines als Schalter arbeiten- den Feldeffekt-Transistors. Je höher die Drain/Source- Spannung ist, desto größer ist der Leckstrom im ausgeschalteten Zustand des Transistorschalters.Furthermore, the leakage current depends on the voltage between the drain and source connection of a switch the field effect transistor. The higher the drain / source voltage, the greater the leakage current when the transistor switch is switched off.
Speziell solche Schaltungsanordnungen, bei denen ein MOS- Schalter zwei Schaltungspunkte im ausgeschalteten Zustand hochohmig voneinander trennen soll, werden stark negativ durch den Leckstrom im abgeschalteten Zustand des MOS- Transistors beeinflußt. Solche Schaltungsanordnungen kommen beispielsweise in Abtast-Halte-Gliedern vor. Derartige Schaltungen werden auch als Sample-And-Hold Schaltungen bezeichnet. Auch Ladungspumpenschaltungen, die standardmäßig in Phasenregelkreisen verwendet werden, sind ein häufiges Anwendungsgebiet von hochohmig trennenden Schaltern.Such circuit arrangements in particular, in which a MOS switch is intended to separate two circuit points from one another with high resistance in the switched-off state, are strongly negatively influenced by the leakage current when the MOS transistor is switched off. Such circuit arrangements occur, for example, in sample and hold elements. Such circuits are also referred to as sample-and-hold circuits. Charge pump circuits, which are used as standard in phase-locked loops, are also a common area of application for high-resistance switches.
Ladungspumpenschaltungen umfassen üblicherweise einen Quellenstromzweig und einen Senkenstromzweig. In Abhängigkeit von einem Steuersignalpaar wird entweder eine vorgebbare Ladungs- menge an den Signalausgang abgegeben oder aus dem Signalaus- gang abgezogen. Hierfür sind MOS-Transistorschalter vorgesehen. An den Signalausgang ist normalerweise ein Schleifenfilter zur Dimensionierung des Phasenregelkreises, englisch: Phase Locked Loop, PLL, in dem sich die beiden Schaltungs- blöcke befinden, angeschlossen.Charge pump circuits typically include a source current branch and a sink current branch. Depending on a pair of control signals, either a specifiable amount of charge is delivered to the signal output or subtracted from the signal output. MOS transistor switches are provided for this. A loop filter for dimensioning the phase-locked loop, in which the two circuit blocks are located, is normally connected to the signal output.
Durch Entladung von Kapazitäten des Schleifenfilters der PLL, durch einen Leckstrom der Ladungspumpe im abgeschalteten Zustand et cetera können Fehlladungen in der PLL auftreten. Um diese auszugleichen werden MOS-Schalter am Ausgang der La- dungspumpe kurzzeitig geschlossen. Dieser Ladungspumpen- Leckstrom ist hauptsächlich bedingt durch nicht ideal trennende Schalter und die Abstimmspannung, die eine Potential- differenz über den Transistoren erzeugt . Dieser nachteilhafte Effekt wird zusätzlich verstärkt durch die Tendenz, die Ga- teoxiddicke von Feldeffekttransistoren immer weiter zu verringern, ebenso wie die Kanallänge. Problematisch dabei ist, daß derartige Leckströme zu einer unzureichenden Nebenlini- enunterdrückung im Oszillator bzw. Synthesizer führen. Dies wiederum gefährdet die Einhaltung von Mobilfunkstandards von Mobilfunkgeräten, die CMOS-Ladungspumpenschaltungen zur Frequenzsynthese verwenden.By discharging the capacities of the loop filter of the PLL, by a leakage current of the charge pump when switched off, etc., incorrect charges can occur in the PLL. To compensate for this, MOS switches at the charge pump output are briefly closed. This charge pump leakage current is mainly due to non-ideally isolating switches and the tuning voltage, which creates a potential difference across the transistors. This disadvantageous effect is further reinforced by the tendency to further reduce the gate oxide thickness of field effect transistors, as well as the channel length. The problem here is that such leakage currents lead to an insufficient secondary line. suppression in the oscillator or synthesizer. This in turn jeopardizes compliance with cellular standards of cellular devices that use CMOS charge pump circuits for frequency synthesis.
In dem Dokument US 5 517 150 ist ein Analogschalter angegeben, der zwei Dünnfilmtransistoren umfaßt. Die Strompfade der Dünnfilmtransistoren bilden eine Serienschaltung zwischen einem Eingangsanschluß und einer Lastkapazität, während ihre Gateanschlüsse miteinander verbunden sind.Document US 5 517 150 specifies an analog switch which comprises two thin film transistors. The current paths of the thin film transistors form a series connection between an input terminal and a load capacitance, while their gate terminals are connected to one another.
Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung zur Leckstrombegrenzung sowie eine Abtaste-Halte- Schaltung und eine Ladungspumpenschaltung mit der Schaltungs- anordnung anzugeben, bei denen im hochohmigen Schaltzustand eine deutliche Reduzierung von Leckströmen bei verhältnismäßig geringer Chipfläche ermöglicht ist.The object of the present invention is to provide a circuit arrangement for leakage current limitation and a sample-hold circuit and a charge pump circuit with the circuit arrangement, in which a significant reduction in leakage currents with a relatively small chip area is made possible in the high-impedance switching state.
Erfindungsgemäß wird die Aufgabe bezüglich der Schaltungsan- Ordnung gelöst durch eine Schaltungsanordnung zur Leckstrombegrenzung, aufweisend eine Schaltstrecke,According to the invention, the object with regard to the circuit arrangement is achieved by a circuit arrangement for leakage current limitation, having a switching path,
- die zwischen einem ersten und einem zweiten Schaltungsknoten gebildet ist, - die wahlweise zwischen einem niederohmigen und einem hochohmigen Zustand umgeschaltet werden kann und- Which is formed between a first and a second circuit node, - Which can optionally be switched between a low-resistance and a high-resistance state, and
- die eine Serienschaltung mit einem Hauptschalter und einem Hilfsschalter umfasst, wobei der Hilfsschalter ausgelegt ist zur Leckstrombegrenzung während des hochohmigen Zustands, und wobei der Hilfsschalter als Transmission-Gate umfassend zwei parallelgeschaltete Transistoren mit entgegengesetztem Leitfähigkeitstyp ausgeführt ist .- Which comprises a series circuit with a main switch and an auxiliary switch, the auxiliary switch being designed to limit leakage current during the high-resistance state, and the auxiliary switch being designed as a transmission gate comprising two transistors connected in parallel with opposite conductivity types.
Die beschriebene Schaltungsanordnung ist bevorzugt in inte- grierter Schaltungstechnik ausgeführt. Haupt- und Hilfsschalter werden bevorzugt jeweils gleichzeitig ein- und ausgeschaltet. Hierfür sind bevorzugt Steueranschlüsse von Haupt- und Hilfsschalter miteinander verbunden.The circuit arrangement described is preferably implemented using integrated circuit technology. Main and auxiliary switches are preferably switched on and off at the same time. For this purpose, control connections of the main and auxiliary switches are preferably connected to one another.
Gemäß dem vorliegenden Prinzip ist es vorgesehen, zum hochohmigen Trennen zweier Schaltungsknoten nicht nur einen Schalter vorzusehen, sondern eine Serienschaltung aus zwei Schaltern. Dabei ist der Hilfsschalter so ausgelegt, daß im hochohmigen Zustand der Schaltstrecke zwischen den beiden Schaltungsknoten eine Leckstrombegrenzung erfolgt.According to the present principle, it is provided that not only one switch is provided for the high-resistance separation of two circuit nodes, but rather a series circuit comprising two switches. The auxiliary switch is designed so that a leakage current limitation occurs between the two circuit nodes in the high-resistance state of the switching path.
Bevorzugt ist hierfür der Hauptschalter so dimensioniert und/oder geschaltet, daß praktisch die gesamte Potentialdifferenz zwischen den beiden durch die Schaltstrecke gekoppel- ten Schaltungsknoten im hochohmigen Schaltzustand über dem Hauptschalter abfällt.For this purpose, the main switch is preferably dimensioned and / or switched in such a way that practically the entire potential difference between the two switching nodes coupled by the switching path drops above the main switch in the high-resistance switching state.
Demgemäß ist die über der Laststrecke des Hilfsschalters im hochohmigen Zustand abfallende Spannung praktisch null. Dies wiederum ermöglicht eine weitere Reduzierung des Leckstroms, da dieser unter anderem abhängig ist von der über der Schaltstrecke des Hilfsschalters abfallenden Spannung.Accordingly, the voltage drop across the load path of the auxiliary switch in the high-resistance state is practically zero. This in turn enables the leakage current to be further reduced since, among other things, it is dependent on the voltage drop across the switching path of the auxiliary switch.
Um die beschriebene, inhomogene Spannungsverteilung über die eine Serienschaltung bildenden Schalter der Schaltstrecke zu verbessern, ist bevorzugt ein Steuermittel vorgesehen, welches mit dem Hilfsschalter gekoppelt ist und welches so ausgelegt ist, daß eine über dem Hilfsschalter im hochohmigen Zustand der Schaltstrecke abfallende Spannung null ist oder sehr gering ist.In order to improve the described inhomogeneous voltage distribution over the switches of the switching path which form a series circuit, a control means is preferably provided which is coupled to the auxiliary switch and which is designed such that a voltage drop across the auxiliary switch in the high-resistance state of the switching path is zero or is very low.
Die Spannung ist dabei bevorzugt so gering einzustellen, daß der sich ergebende Leckstrom zumindest gerade noch tolerierbar ist.The voltage should preferably be set so low that the resulting leakage current is at least just tolerable.
Das Steuermittel umfaßt bevorzugt zumindest einen Stützkondensator, der an dem Hilfsschalter angeschlossen ist. Der Stützkondensator ist bevorzugt zwischen einen Lastanschluß des Hilfsschalters und einen Referenzpotentialanschluß geschaltet und steuert dadurch im hochohmigen Zustand der Schaltstrecke die über dem Hilfsschalter abfallende Spannung zu null .The control means preferably comprises at least one backup capacitor which is connected to the auxiliary switch. The Support capacitor is preferably connected between a load connection of the auxiliary switch and a reference potential connection and thereby controls the voltage drop across the auxiliary switch to zero in the high-resistance state of the switching path.
Der mit dem Hilfsschalter verbundene Anschluß des Stützkondensators ist dabei bevorzugt mit demjenigen Verbindungsknoten verbunden, der in der Schaltstrecke Hauptschalter und Hilfsschalter miteinander verbindet.The connection of the backup capacitor connected to the auxiliary switch is preferably connected to the connection node which connects the main switch and auxiliary switch to one another in the switching path.
Die Schaltungsanordnung ist bevorzugt in einer integrierten HalbleiterSchaltungstechnik aufgebaut. Besonders bevorzugt ist die Schaltungsanordnung in MOS-Schaltungstechnik reali- siert.The circuit arrangement is preferably constructed in an integrated semiconductor circuit technology. The circuit arrangement is particularly preferably implemented in MOS circuit technology.
Besonders in MOS-Schaltungstechnik kommen die Vorteile des vorgeschlagenen Prinzips bezüglich der signifikanten Leckstrombegrenzung mit geringem Aufwand vorteilhaft zur Geltung, Somit können die negativen Folgen einer Leckstrombildung bei abgeschalteten MOS-Transistoren deutlich verringert bzw. eliminiert werden.In MOS circuit technology in particular, the advantages of the proposed principle with regard to significant leakage current limitation are advantageously brought to bear with little effort. The negative consequences of leakage current formation when MOS transistors are switched off can be significantly reduced or eliminated.
Hauptschalter und Hilfsschalter sind bevorzugt jeweils als Transistor ausgeführt.Main switch and auxiliary switch are preferably each designed as a transistor.
Bei Ausführung in MOS-Schaltungstechnik können Haupt- und Hilfsschalter beispielsweise als p-Kanal-Transistor oder als n-Kanal-Transistor ausgeführt sein.When implemented in MOS circuit technology, main and auxiliary switches can be designed, for example, as a p-channel transistor or as an n-channel transistor.
Der Hilfsschalter ist als sogenanntes Transmission-Gate ausgeführt. Der Hilfsschalter umfaßt dabei zwei parallel geschaltete Transistoren von komplementärem Leitfähigkeitstyp.The auxiliary switch is designed as a so-called transmission gate. The auxiliary switch comprises two transistors of complementary conductivity type connected in parallel.
Bezüglich der Abtast-Halte-Schaltung wird die Aufgabe gelöst durch eine Abtast-Halte-Schaltung mit einer Schaltungsanord- nung zur Leckstrombegrenzung wie vorstehend beschrieben, aufweisendWith regard to the sample and hold circuit, the object is achieved by a sample and hold circuit with a circuit arrangement. Leakage current limitation as described above, comprising
- einen Eingang zum Zuführen eine abzutastenden Signals, der mit dem ersten Schaltungsknoten der Schaltungsanordnung zur Leckstrombegrenzung verbunden ist,an input for supplying a signal to be sampled, which is connected to the first circuit node of the circuit arrangement for leakage current limitation,
- einen Ausgang zum Abgreifen eines Abtastwertes, der mit dem zweiten Schaltungsknoten der Schaltungsanordnung zur Leckstrombegrenzung verbunden ist, undan output for tapping a sample value, which is connected to the second circuit node of the circuit arrangement for leakage current limitation, and
- einen Abtastkondensator, der zwischen den Ausgang der Ab- tast-Halte-Schaltung und einen Bezugspotentialanschluss geschaltet ist.a sampling capacitor which is connected between the output of the sample-and-hold circuit and a reference potential connection.
Das vorgeschlagene Prinzip vermeidet die Ausbildung eines Leckstroms im abgeschalteten Zustand, wenn sich eine Poten- tialdifferenz über dem herkömmlichen Schalter, vorliegend den Hauptschalter der Abtast-Halte-Schaltung, aufbaut.The proposed principle avoids the formation of a leakage current in the switched-off state if a potential difference builds up over the conventional switch, in the present case the main switch of the sample-and-hold circuit.
Gemäß dem vorgeschlagenen Prinzip mit Hilfsschalter wird der Leckstrom im hochohmigen Zustand des Schalters deutlich redu- ziert.According to the proposed principle with auxiliary switch, the leakage current is significantly reduced in the high-resistance state of the switch.
Eine weitere Verringerung des Leckstroms bis hin zu einem praktisch verschwindenden Leckstrom kann dadurch erzielt werden, daß ein Stützkondensator vorgesehen ist, der den Verbin- dungsknoten zwischen Hauptschalter und Hilfsschalter mit einem Versorgungspotentialanschluß oder einem Bezugspotentialanschluß verbindet.A further reduction in the leakage current up to a practically vanishing leakage current can be achieved in that a backup capacitor is provided which connects the connection node between the main switch and the auxiliary switch to a supply potential connection or a reference potential connection.
Hierdurch wird die Potentialdifferenz über dem Hilfsschalter, der bevorzugt als MOS-Transistor ausgeführt ist, konstant auf 0 Volt gehalten. Hierdurch kann kein nennenswerter Leckstrom fließen. Hauptschalter, Hilfsschalter und Stützkondensator sind dabei anwendungsabhängig in ihrer Größe zu dimensionieren. Bezüglich der Ladungspumpenschaltung wird die Aufgabe gelöst durch eine Ladungspumpenschaltung mit einer Schaltungsanordnung wie vorstehend beschrieben, aufweisendAs a result, the potential difference across the auxiliary switch, which is preferably designed as a MOS transistor, is kept constant at 0 volts. As a result, no significant leakage current can flow. The size of the main switch, auxiliary switch and backup capacitor must be dimensioned depending on the application. With regard to the charge pump circuit, the object is achieved by having a charge pump circuit with a circuit arrangement as described above
- einen Quellenstromzweig mit einem ersten Hauptschalter zum Ein- und Ausschalten des Quellstromes,a source current branch with a first main switch for switching the source current on and off,
- einen Senkenstromzweig mit einem zweiten Hauptschalter zum Ein- und Ausschalten des Senkenstromes,a sink current branch with a second main switch for switching the sink current on and off,
- einen Verbindungsknoten, an den der Quellenstromzweig und der Senkenstromzweig angeschlossen ist, und - den Hilfsschalter, der als Transmission Gate ausgebildet ist und den Verbindungsknoten mit einem Signalausgang der Ladungspumpenschaltung verbindet.- A connection node, to which the source current branch and the sink current branch is connected, and - The auxiliary switch, which is designed as a transmission gate and connects the connection node to a signal output of the charge pump circuit.
Das zusätzliche Transmission-Gate am Ausgang der Ladungspum- penschaltung erfüllt die Funktion des Hilfsschalters zurThe additional transmission gate at the output of the charge pump circuit fulfills the function of the auxiliary switch
Leckstrombegrenzung bei der Ladungspumpe. Somit kann bei ausgeschalteten Haupttransistören der Ausgangsstufe der Ladungspumpe kein Leckstrom an den Signalausgang der Ladungspumpe gelangen. Folglich sind auch bei einem üblicherweise in einer Phasenregelschleife an den Ausgang der Ladungspumpe angeschlossenen Schleifenfilter Fehlladungen aufgrund von Leckströmen ausgeschlossen. Da die zusätzlichen Transistoren im Transmission-Gate mit einer Source-/Drain-Spannung von ungefähr 0 V betrieben werden, sperren diese Transistoren optimal und nahezu temperaturunabhängig.Leakage current limitation in the charge pump. Thus, when the main transistor of the charge pump output stage is switched off, no leakage current can reach the signal output of the charge pump. As a result, incorrect charges due to leakage currents are also excluded in the case of a loop filter usually connected to the output of the charge pump in a phase-locked loop. Since the additional transistors in the transmission gate are operated with a source / drain voltage of approximately 0 V, these transistors block optimally and almost independently of temperature.
Zur weiteren Stabilisierung der Spannung von 0 V über dem Transmission-Gate können Stützkondensatoren vorgesehen sein.Support capacitors can be provided to further stabilize the voltage of 0 V across the transmission gate.
Die Ansteuerung des Transmission-Gates erfolgt mit denjenigenThe transmission gate is controlled with those
Steuersignalen, die ohnehin in einer Ladungspumpenschaltung vorgesehen sind zur Steuerung der Schalter in der Ausgangsstufe der Ladungspumpe zum Ein- und Ausschalten von Senkenzweig bzw. Quellenzweig.Control signals, which are provided in a charge pump circuit anyway, for controlling the switches in the output stage of the charge pump for switching the sink branch or source branch on and off.
Weitere Einzelheiten der vorliegenden Erfindung sind Gegenstand der Unteransprüche . Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Zeichnungen näher erläutert.Further details of the present invention are the subject of the dependent claims. The invention is explained in more detail below using several exemplary embodiments with reference to the drawings.
Es zeigen:Show it:
Figur 1 ein Blockschaltbild eines Ausführungsbeispiels des vorgeschlagenen Prinzips,FIG. 1 shows a block diagram of an exemplary embodiment of the proposed principle,
Figur 2 ein Ausführungsbeispiel des Hilfsschalters von Figur 1,FIG. 2 shows an exemplary embodiment of the auxiliary switch from FIG. 1,
Figur 3 ein weiteres Ausführungsbeispiel des Hilfsschalters von Figur 1 ,FIG. 3 shows a further exemplary embodiment of the auxiliary switch from FIG. 1,
Figur 4 ein Ausführungsbeispiel des Hilfsschalters von Figur 1 als Transmission-Gate,FIG. 4 shows an exemplary embodiment of the auxiliary switch from FIG. 1 as a transmission gate,
Figur 5 eine Weiterbildung des Transmission-Gates von Figur 4 mit Stützkondensatoren zur weiteren Reduzierung der Source- /Drain-Spannung,FIG. 5 shows a further development of the transmission gate from FIG. 4 with supporting capacitors for further reducing the source / drain voltage,
Figur 6 einen Schaltplan eines AusführungsbeiSpiels einer Abtast-Halte-Schaltung mit der Sc altungsanordnung von Figur 1 undFIG. 6 shows a circuit diagram of an exemplary embodiment of a sample and hold circuit with the circuit arrangement of FIGS. 1 and
Figur 7 eine Ladungspumpenschaltung mit der Schaltungsanordnung von Figur 1 und dem Hilfsschalter gemäß Figur 4 anhand eines beispielhaften Schaltplans.Figure 7 shows a charge pump circuit with the circuit arrangement of Figure 1 and the auxiliary switch according to Figure 4 using an exemplary circuit diagram.
Figur 1 zeigt anhand eines Blockschaltbildes den prinzipiellen Aufbau der Schaltungsanordnung zur Leckstrombegrenzung gemäß dem vorliegenden Prinzip. Zwischen einem ersten Schaltungsknoten 1 und einem zweiten Schaltungsknoten 2 ist eine Schaltstrecke 3, 4 gebildet, welche in Abhängigkeit von einemFigure 1 shows a block diagram of the basic structure of the circuit arrangement for leakage current limitation according to the present principle. Between a first circuit node 1 and a second circuit node 2, a switching path 3, 4 is formed, which is a function of a
Steuersignal wahlweise hochohmig oder niederohmig geschaltet werden kann. Die Schaltstrecke 3, 4 zwischen den beiden Schaltungsknoten 1, 2 umfaßt eine Serienschaltung aus einem Hauptschalter 3 und einem Hilfsschalter 4. Hauptschalter 3 und Hilfsschalter 4 sind in MOS-Schaltungstechnik ausgeführt und umfassen jeweils einen MOS-Transistor.Control signal can be switched either high-resistance or low-resistance. The switching path 3, 4 between the two Circuit node 1, 2 comprises a series circuit comprising a main switch 3 and an auxiliary switch 4. Main switch 3 and auxiliary switch 4 are designed using MOS circuit technology and each comprise a MOS transistor.
Während der Hauptschalter 3 ausgelegt ist zum Unterbrechen der zwischen den Schaltungspunkten 1, 2 herrschenden Potentialdifferenz, ist der Schalter 4 so ausgelegt, daß im hochohmigen Zustand der Schaltstrecke 3, 4 kein oder ein le- diglich geringer Leckstrom zwischen Schaltungspunkten 1, 2 fließt. Demnach fällt bevorzugt über dem Hilfsschalter 4 im hochohmigen Zustand der Schaltstrecke 3, 4 eine Spannung ab, welche 0 V beträgt oder nahezu null ist .While the main switch 3 is designed to interrupt the potential difference between the switching points 1, 2, the switch 4 is designed in such a way that, in the high-resistance state of the switching path 3, 4, no leakage current or only a slight leakage current flows between switching points 1, 2. Accordingly, a voltage drops across the auxiliary switch 4 in the high-resistance state of the switching path 3, 4, which voltage is 0 V or is almost zero.
Zum Ein- und/oder Ausschalten der Schaltstrecke, d. h. zum Umschalten zwischen hochoh igem und niederohmigem Leitzustand, ist bevorzugt eine hier nicht dargestellte Ansteuerschaltung vorgesehen, welche das Hochohmigschalten bzw. Nie- derohmigschalten der Schaltstrecke durch gleichzeitiges Betä- tigen der Schalter 3, 4 bewirkt.To switch the switching path on and / or off, d. H. for switching between high-resistance and low-resistance control status, a control circuit, not shown here, is preferably provided, which effects the high-resistance switching or low-resistance switching of the switching path by simultaneously actuating switches 3, 4.
Auch bei modernen Sub-Mikrometer-CMOS-Technologien kann somit der Kanalleckstrom auch bei kleinen Kanallängen eines ausgeschalteten MOS-Transistors verschwinden oder eine vorgebbare Schranke unterschreiten.Even with modern sub-micron CMOS technologies, the channel leakage current can disappear even with small channel lengths of a switched-off MOS transistor or fall below a predefinable barrier.
Dies erlaubt, die Serienschaltung aus Hauptschalter und Hilfsschalter 3, 4 wie in früheren Modellen wieder als idealen Schalter zu betrachten.This allows the series connection of main switch and auxiliary switch 3, 4 to be regarded as an ideal switch again, as in previous models.
Aufgrund der geringen, über dem Hilfsschalter im hochohmigen Leitzustand abfallenden Spannung ist auch keine merkliche Temperaturabhängigkeit des Leckstroms vorhanden.Due to the low voltage drop across the auxiliary switch in the high-impedance conductive state, there is no noticeable temperature dependence of the leakage current.
Figur 2 zeigt ein Ausführungsbeispiel des Hilfsschalters 4' als selbstleitender n-Kanal-MOS-Feldeffekttransistor. Eine alternative Ausführungsform des Schalters 4 von Figur 1 ist in Figur 3 gezeigt. Dort ist der Hilfsschalter 4'' als p- Kanal-MOS-Feldeffekttransistor von einem selbstleitenden Typ dargestellt .Figure 2 shows an embodiment of the auxiliary switch 4 'as a self-conducting n-channel MOS field effect transistor. An alternative embodiment of the switch 4 of Figure 1 is shown in Figure 3. The auxiliary switch 4 ″ is shown there as a p-channel MOS field-effect transistor of a self-conducting type.
Eine Kombination der Hilfsschalter gemäß Figuren 2, 3 zu einem sogenannten Transmission-Gate ist in Figur 4 dargestellt. Dieser Hilfsschalter 4 umfaßt eine bezüglich der Source- /Drain-Strecken der Transistoren parallel geschaltete Anord- nung eines n-Kanal- und eines p-Kanal-Feldeffekttransistors . Zu deren Ansteuerung ist ein hier nicht eingezeichneter In- verter vorgesehen, welcher den Steuereingang eines der beiden Transistoren mit dem Steuereingang, d. h. dem Gate-Anschluß des anderen Transistors, verbindet.A combination of the auxiliary switches according to FIGS. 2, 3 to form a so-called transmission gate is shown in FIG. 4. This auxiliary switch 4 comprises an arrangement of an n-channel and a p-channel field-effect transistor connected in parallel with respect to the source / drain paths of the transistors. An inverter (not shown here) is provided to control them, which connects the control input of one of the two transistors with the control input, ie. H. the gate terminal of the other transistor.
Eine Weiterbildung des Transmission-Gates 4 von Figur 4 ist in Figur 5 gezeigt . Das Transmission-Gate 4 von Figur 5 ist ergänzt um insgesamt vier Stützkondensatoren 5, 6, 7, 8, welche die Source-/Drain-Anschlüsse der beiden Transistoren des Hilfsschalters 4 jeweils mit einem Versorgungspotentialanschluß 9 bzw. mit einem Bezugspotentialanschluß 10 verbinden. Im Einzelnen ist ausgehend von beiden Source-/Drain- Anschlüssen des Transmission-Gates 4 je ein Stützkondensator 5, 6 unmittelbar mit dem Versorgungspotentialanschluß 9 ver- bunden. Außerdem ist mit je einem Stützkondensator 7, 8 jeder der Source-/Drain-Anschlüsse des Transmission-Gates 4 unmittelbar mit dem Bezugspotentialanschluß 10 verbunden.A further development of the transmission gate 4 from FIG. 4 is shown in FIG. The transmission gate 4 of FIG. 5 is supplemented by a total of four supporting capacitors 5, 6, 7, 8, which connect the source / drain connections of the two transistors of the auxiliary switch 4 to a supply potential connection 9 and a reference potential connection 10, respectively. Specifically, starting from both source / drain connections of the transmission gate 4, a supporting capacitor 5, 6 is connected directly to the supply potential connection 9. In addition, each of the source / drain connections of the transmission gate 4 is connected directly to the reference potential connection 10 with a supporting capacitor 7, 8.
In MOS-Schaltungstechnik werden Versorgungs- und Bezugspoten- tialanschluß 9, 10 auch als VJ-JQ, Vgg bezeichnet.In MOS circuit technology, supply and reference potential connections 9, 10 are also referred to as VJ-J Q , Vgg.
Figur 6 zeigt ein mögliches Anwendungsbeispiel des vorliegenden Schalters in einer Abtast-Halte-Schaltung, bei der das Schaltungsprinzip der vorliegenden Erfindung vorteilhaft zur Anwendung kommt. Die Abtast-Halte-Schaltung gemäß Figur 6, die auch als Sample-and-Hold-Schaltung bezeichnet wird, umfaßt einen Signaleingang IN und einen Signalausgang OUT. Am Signaleingang IN ist ein Hauptschalter in Gestalt eines Transmission-Gates 11 angeschlossen, welches als Abtast- Schalter arbeitet. Der Abtast-Schalter 11 ist an seinem freien Anschluß über einen Hilfsschalter 12 an den Signalausgang OUT gelegt. Auch der Hilfsschalter 12 ist als Transmission- Gate ausgebildet. An den Ausgang 12 ist ein Abtast- Kondensator 13 angeschlossen, der gegen Bezugspotential 10 geschaltet ist. Weiterhin ist ein Stützkondensator 14 vorgesehen, der einen Referenzpotentialanschluß 15 mit dem Verbin- dungsknoten zwischen Hauptschalter 11 und Hilfsschalter 12 verbindet .FIG. 6 shows a possible application example of the present switch in a sample and hold circuit, in which the circuit principle of the present invention is advantageously used. The sample-and-hold circuit according to FIG. 6, which is also referred to as a sample-and-hold circuit, comprises a signal input IN and a signal output OUT. At the Signal input IN is connected to a main switch in the form of a transmission gate 11, which works as a scanning switch. The scan switch 11 is connected at its free connection via an auxiliary switch 12 to the signal output OUT. The auxiliary switch 12 is also designed as a transmission gate. A sampling capacitor 13 is connected to the output 12 and is connected to the reference potential 10. Furthermore, a backup capacitor 14 is provided, which connects a reference potential connection 15 to the connection node between the main switch 11 and auxiliary switch 12.
Die Ansteuerung der Schalter 11, 12 erfolgt jeweils zugleich. Hierfür sind die Steueranschlüsse, das heißt Gate-Anschlüsse der n-Kanal-Transistoren in den Gates 11, 12 jeweils mit einem Schalteingang zum Zuführen eines UmschaltSignals SW verbunden. Dieser Schalteingang ist außerdem über einen Inverter 16 an die beiden Gate-Anschlüsse der p-Kanal-Transistoren der Gates 11, 12 gelegt.The switches 11, 12 are activated at the same time. For this purpose, the control connections, that is to say gate connections of the n-channel transistors in the gates 11, 12, are each connected to a switching input for supplying a switchover signal SW. This switching input is also connected via an inverter 16 to the two gate connections of the p-channel transistors of the gates 11, 12.
Der Stützkondensator 14 ist so ausgelegt, daß im hochohmigen Zustand der Schaltstrecke 11, 12 die über dem Hilfsschalter 12 abfallende Spannung praktisch null ist. Es kann kein nennenswerter Leckstrom über die Schaltstrecke 11, 12 fließen. Der Leckstrom fließt vorteilhafterweise auch dann nicht, wenn sich im abgeschalteten Zustand eine Potentialdifferenz über der Schaltstrecke 11, 12 aufbaut. Somit ist eine präzisere Abtastung eines Signals mit dem Sample-and-Hold-Glied gemäß Figur 6 gewährleistet.The support capacitor 14 is designed such that in the high-resistance state of the switching path 11, 12 the voltage drop across the auxiliary switch 12 is practically zero. No significant leakage current can flow over the switching path 11, 12. The leakage current advantageously does not flow even if a potential difference builds up across the switching path 11, 12 in the switched-off state. This ensures a more precise sampling of a signal with the sample-and-hold element according to FIG. 6.
Figur 7 zeigt ein Ausführungsbeispiel einer Ladungspumpen- Schaltung in CMOS-Schaltungstechnik gemäß vorliegendem Prinzip. Die Ladungspumpenschaltung umfaßt eine Ausgangsstufe Ml, M3 , M4, M5, welche als Serienschaltung von insgesamt vier Transistoren zwischen einen Versorgungspotentialanschluß 9 und einen Bezugspotentialanschluß 10 geschaltet ist. Die Ausgangsstufe Ml, M3, M4, M5 hat einen symmetrisch angeordneten Verbindungsknoten 17. Zwischen Versorgungspotentialanschluß 9 und Verbindungsknoten 17 ist eine Serienschaltung aus zwei p- Kanal-Feldeffekttransistoren Ml, M3 geschaltet, von denen einer Teil eines Stromspiegels und der andere als Schalter aus- gelegt ist. Spiegelsymmetrisch hierzu und von komplementärem Leitfähigkeitstyp sind die n-Kanal-Transistoren M4 , M5 vorgesehen, welche ebenfalls eine Serienschaltung bilden und als solche zwischen den Verbindungsknoten 17 und den Bezugspotentialanschluß 10 geschaltet sind. Dabei ist wiederum der dem Verbindungsknoten 17 zugewandte Transistor M4 als Schalter ausgelegt, während der masseseitig angeschlossene Transistor M5 Teil eines Stromspiegels ist. Die Steueranschlüsse der Stromspiegeltransistoren Ml, M5 sind jeweils mit den Steueranschlüssen von als Diode verschalteten Transistoren M2 , M6 verbunden, mit denen jeweils ein Stromspiegel gebildet ist. An den Eingang dieser Stromspiegel M2, Ml und M6, M5 ist jeweils eine Bias-Stromquelle 18, 19 angeschlossen, welche den Quellenstrom bzw. Senkenstrom bereitstellt.FIG. 7 shows an exemplary embodiment of a charge pump circuit using CMOS circuit technology based on the present principle. The charge pump circuit comprises an output stage Ml, M3, M4, M5, which is connected as a series circuit of a total of four transistors between a supply potential terminal 9 and a reference potential terminal 10. The output stage Ml, M3, M4, M5 has a symmetrically arranged Connection node 17. Between the supply potential connection 9 and connection node 17, a series circuit of two p-channel field effect transistors Ml, M3 is connected, of which part is designed as a current mirror and the other as a switch. The n-channel transistors M4, M5 are provided mirror-symmetrically to this and of a complementary conductivity type, which likewise form a series circuit and as such are connected between the connection node 17 and the reference potential connection 10. The transistor M4 facing the connection node 17 is in turn designed as a switch, while the transistor M5 connected to the ground is part of a current mirror. The control connections of the current mirror transistors Ml, M5 are each connected to the control connections of transistors M2, M6 connected as diodes, with which a current mirror is formed in each case. A bias current source 18, 19, which provides the source current or sink current, is connected to the input of these current mirrors M2, M1 and M6, M5.
Eine Besonderheit der vorliegenden Ladungspumpenschaltung ist, daß der Verbindungsknoten 17 über ein Transmission- Gate 20 an den eigentlichen Signalausgang 21 der Ladungspumpe gelegt ist. Das Transmission-Gate 20 umfaßt einen p-Kanal- Transistor M7 und einen n-Kanal-Transistor M8 , welche mitein- ander parallel geschaltet sind bezüglich ihrer gesteuertenA special feature of the present charge pump circuit is that the connection node 17 is connected to the actual signal output 21 of the charge pump via a transmission gate 20. The transmission gate 20 comprises a p-channel transistor M7 and an n-channel transistor M8, which are connected in parallel with respect to their controlled one
Strecken. Das Transmission-Gate 20 arbeitet als Hilfsschalter im Sinne des vorgeschlagenen Prinzips und bildet jeweils mit den Hauptschaltern M3 beziehungsweise M4 eine Schaltstrecke gemäß dem vorgeschlagenen Prinzip.Stretch. The transmission gate 20 works as an auxiliary switch in the sense of the proposed principle and in each case forms a switching path in accordance with the proposed principle with the main switches M3 and M4.
Zur Begrenzung der im hochohmigen Zustand dieser Schaltstrek- ken über dem Hilfsschalter 20 abfallenden Spannung sind Stützkondensatoren Cl, C2 vorgesehen, welche den Verbindungsknoten 17 mit Versorgungspotentialanschluß 9 und Bezugspoten- tialanschluß 10 verbinden. Steueranschlüsse Sl, S2 der Ladungspumpenschaltung, welche an den Schaltern M3 , M4 Gate-seitig angeschlossen sind, dienen auch zur Steuerung des Hilfsschalters 20. Hierfür ist eine Ansteuerschaltung vorgesehen, welche einige Logik-Gatter um- faßt. An den Steuereingang des p-Kanal-Transistors M7 imTo limit the voltage drop across the auxiliary switch 20 in the high-impedance state of these switching paths, supporting capacitors C1, C2 are provided, which connect the connection node 17 to the supply potential connection 9 and reference potential connection 10. Control connections S1, S2 of the charge pump circuit, which are connected to the switches M3, M4 on the gate side, also serve to control the auxiliary switch 20. For this purpose, a control circuit is provided which comprises some logic gates. At the control input of the p-channel transistor M7 in
Hilfsschalter 20 ist der Ausgang eines UND-Gliedes 22 angeschlossen. Ein Eingang des UND-Gliedes 22 ist an den ersten Steuereingang Sl gelegt. Der zweite Steuereingang S2 ist über einen Inverter 23 an den zweiten Eingang des UND-Gliedes 22 geschaltet. In Analogie hierzu ist der Steuereingang des n-Auxiliary switch 20, the output of an AND gate 22 is connected. An input of the AND gate 22 is connected to the first control input S1. The second control input S2 is connected to the second input of the AND gate 22 via an inverter 23. In analogy to this, the control input of the n-
Kanal-Transistors M8 des Hilfsschalters 20 an den Ausgang eines ODER-Gliedes 24 angeschlossen. Der erste Steueranschluß Sl ist über einen Inverter 25 an einen Eingang des ODER-Gliedes 24 gelegt, der zweite Steueranschluß S2 ist un- mittelbar mit einem weiteren Eingang des ODER-Gliedes 24 verbunden.Channel transistor M8 of the auxiliary switch 20 connected to the output of an OR gate 24. The first control connection S1 is connected via an inverter 25 to an input of the OR gate 24, the second control connection S2 is connected directly to a further input of the OR gate 24.
Bei Anwendung der Ladungspumpe in einem Phasenregelkreis werden die Steueranschlüsse Sl, S2 normalerweise mit dem Ausgang eines Phasendetektors verbunden, der eingangsseitig ein Referenzsignal bezüglich Phase und/oder Frequenz vergleicht mit dem heruntergeteilten Ausgangssignal eines steuerbaren Oszillators. Der Steuereingang des steuerbaren Oszillators wiederum ist dabei an den Signalausgang 21 der Ladungspumpe über ein Schleifenfilter angekoppelt.When the charge pump is used in a phase locked loop, the control connections S1, S2 are normally connected to the output of a phase detector, which on the input side compares a reference signal with respect to phase and / or frequency with the divided output signal of a controllable oscillator. The control input of the controllable oscillator is in turn coupled to the signal output 21 of the charge pump via a loop filter.
Durch die zusätzlichen Schalttransistoren M7 und M8 wird bei der Ladungspumpe gemäß Figur 7 verhindert, daß ein Leckstrom durch die Kanäle der Transistoren M3 , M4 an den Signalausgang 21 bzw. ein nachgeschaltetes Schleifenfilter gelangen kann. Auch wenn die Transistoren M3 , M4 ausgeschaltet sind, könnte ein Leckstrom über diese Kanäle fließen, der grundsätzlich mit steigender Temperatur zunimmt . Wie bereits oben erläutert, würde sich eine Potentialdifferenz zwischen Source und Drain an den Transistoren M3 , M4 ausbilden. Da die zusätzlichen Transistoren M7, M8 mit einer Source-/Drain-Spannung von ungefähr 0 V betrieben werden, können diese Transistoren op- timal sperren. Das Sperren der Transistoren M7, M8 erfolgt mit Vorteil praktisch temperaturunabhängig. Die Kondensatoren Cl, C2 stabilisieren den Verbindungsknoten 17 während des ausgeschalteten Zustands. Dies unterstützt zusätzlich, daß die Source-/Drain-Spannung über dem Hilfsschalter 20 null wird. Die Spannung über dem Hilfsschalter muß dabei zur gewünschten Funktion der Ladungspumpe nicht notwendigerweise genau 0 V betragen, sondern kann auch eine geringe Spannung sein.The additional switching transistors M7 and M8 in the charge pump according to FIG. 7 prevent leakage current through the channels of transistors M3, M4 from reaching signal output 21 or a downstream loop filter. Even if the transistors M3, M4 are switched off, a leakage current could flow through these channels, which basically increases with increasing temperature. As already explained above, a potential difference between the source and drain would form at the transistors M3, M4. Since the additional transistors M7, M8 are operated with a source / drain voltage of approximately 0 V, these transistors can be op- lock timal. The blocking of the transistors M7, M8 is advantageously practically independent of the temperature. The capacitors C1, C2 stabilize the connection node 17 during the switched-off state. This also helps the source / drain voltage across the auxiliary switch 20 to become zero. The voltage across the auxiliary switch does not necessarily have to be exactly 0 V for the desired function of the charge pump, but can also be a low voltage.
Selbstverständlich liegt es im Rahmen der vorliegenden Erfindung, die Schaltungsanordnung mit dem Hilfsschalter gemäß vorliegendem Prinzip auch in anderen Schaltungsblöcken anzuwenden, bei denen es auf die Vermeidung oder Verringerung von Leckströmen im hochohmigen Schaltzustand ankommt.Of course, it is within the scope of the present invention to use the circuit arrangement with the auxiliary switch according to the present principle in other circuit blocks in which it is important to avoid or reduce leakage currents in the high-resistance switching state.
Auch kann das beschriebene Prinzip im Rahmen der Erfindung von CMOS auch auf andere Schaltungstechniken übertragen werden. The principle described can also be transferred from CMOS to other circuit technologies.
BezugszeichenlisteLIST OF REFERENCE NUMBERS
I erster Schaltungsknoten 2 zweiter SchaltungsknotenI first circuit node 2 second circuit node
3 Hauptschalter3 main switches
4 Hilfsschalter4 auxiliary switches
5 Stützkondensator5 support capacitor
6 Stützkondensator 7 Stützkondensator6 support capacitor 7 support capacitor
8 Stützkondensator8 support capacitor
9 Versorgungspotentialanschluß9 Supply potential connection
10 Bezugspotentialanschluß10 Reference potential connection
II Hauptschalter 12 HilfsschalterII Main switch 12 auxiliary switches
13 Abtast-Kondensator13 sampling capacitor
14 Stützkondensator14 support capacitor
15 Referenzpotentialanschluß15 Reference potential connection
16 Inverter 17 Verbindungsknoten16 inverters 17 connection nodes
18 Stromquelle18 power source
19 Stromquelle19 power source
20 Hilfsschalter20 auxiliary switches
21 Signalausgang 22 UND-Gatter21 signal output 22 AND gate
23 Inverter23 inverters
24 ODER-Gatter24 OR gates
25 Inverter25 inverters
Cl Kondensator C2 KondensatorCl capacitor C2 capacitor
IN SignaleingangIN signal input
Ml TransistorMl transistor
M2 TransistorM2 transistor
M3 Schalttransistor M4 SchalttransistorM3 switching transistor M4 switching transistor
M5 TransistorM5 transistor
M6 Transistor M7 TransistorM6 transistor M7 transistor
M8 TransistorM8 transistor
OUT SignalausgangOUT signal output
Sl Steuereingang S2 Steuereingang Sl control input S2 control input

Claims

Patentansprüche claims
1. Schaltungsanordnung zur Leckstrombegrenzung, aufweisend eine Schaltstrecke (3, 4), - die zwischen einem ersten Schaltungsknoten (1) und einem zweiten Schaltungsknoten (2) gebildet ist,1. Circuit arrangement for leakage current limitation, comprising a switching path (3, 4), - which is formed between a first circuit node (1) and a second circuit node (2),
- die wahlweise zwischen einem niederohmigen und einem hochohmigen Zustand umgeschaltet werden kann und- Which can optionally be switched between a low-resistance and a high-resistance state, and
- die eine Serienschaltung mit einem Hauptschalter (3) und einem Hilfsschalter (4) umfasst, wobei der Hilfsschalter (4) ausgelegt ist zur Leckstrombegrenzung während des hochohmigen Zustands der Schaltstrecke (3, 4), und wobei der Hilfsschalter (4) als Transmission-Gate umfassend zwei parallelgeschaltete Transistoren mit entgegengesetztem Leitfähigkeitstyp ausgeführt ist.- Which comprises a series circuit with a main switch (3) and an auxiliary switch (4), the auxiliary switch (4) being designed to limit leakage current during the high-resistance state of the switching path (3, 4), and wherein the auxiliary switch (4) is used as a transmission Gate comprising two transistors connected in parallel with opposite conductivity type.
2. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, dass ein Steuermittel (5 bis 8) vorgesehen ist, ausgelegt derart, dass eine über dem Hilfsschalter (4) im hochohmigen Zustand der Schaltstrecke (3, 4) abfallende Spannung Null oder nahezu Null ist.2. Circuit arrangement according to claim 1, so that a control means (5 to 8) is provided, designed in such a way that a voltage drop across the auxiliary switch (4) in the high-resistance state of the switching path (3, 4) is zero or almost zero.
3. Schaltungsanordnung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, dass das Steuermittel (5 bis 8) zumindest einen Stützkondensator (5) umfasst, der an den Hilfsschalter (4) angeschlossen ist .3. Circuit arrangement according to claim 2, so that the control means (5 to 8) comprises at least one backup capacitor (5) which is connected to the auxiliary switch (4).
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, dass die Schaltungsanordnung in einer Halbleiter-Schaltungstechnik aufgebaut ist.4. Circuit arrangement according to one of claims 1 to 3, d a d u r c h g e k e n n z e i c h n e t that the circuit arrangement is constructed in a semiconductor circuit technology.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t, dass die Schaltungsanordnung in Metal Oxide Semiconductor- Schaltungstechnik implementiert ist.5. Circuit arrangement according to one of claims 1 to 4, characterized in that the circuit arrangement is implemented in metal oxide semiconductor circuit technology.
6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t, dass der Hauptschalter (3) und der Hilfsschalter (4) jeweils zumindest einen Transistor umfassen.6. Circuit arrangement according to one of claims 1 to 5, that the main switch (3) and the auxiliary switch (4) each comprise at least one transistor.
7. Abtast-Halte-Schaltung mit einer Schaltungsanordnung nach einem der Ansprüche 1 bis 6, aufweisend7. sample and hold circuit with a circuit arrangement according to one of claims 1 to 6, comprising
- einen Eingang (IN) zum Zuführen eine abzutastenden Signals, der mit dem ersten Schaltungsknoten (1) der Schaltungsanordnung zur Leckstrombegrenzung verbunden ist,an input (IN) for supplying a signal to be sampled, which is connected to the first circuit node (1) of the circuit arrangement for leakage current limitation,
- einen Ausgang (OUT) zum Abgreifen eines Abtastwertes, der mit dem zweiten Schaltungsknoten (2) der Schaltungsanordnung zur Leckstrombegrenzung verbunden ist, und- An output (OUT) for tapping a sample value, which is connected to the second circuit node (2) of the circuit arrangement for leakage current limitation, and
- einen Abtastkondensator (13) , der zwischen den Ausgang (OUT) der Abtast-Halte-Schaltung und einen Bezugspo- tentialanschluss (10) geschaltet ist.- A sampling capacitor (13) which is connected between the output (OUT) of the sample and hold circuit and a reference potential connection (10).
8. Abtast-Halte-Schaltung nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t, dass ein Stützkondensator (14) vorgesehen ist, der den Verbindungsknoten zwischen Hauptschalter (11) und Hilfsschal- ter (12) mit einem Versorgungspotentialanschluss (15) oder mit dem Bezugspotentialanschluss (10) verbindet und der ausgelegt ist zum Begrenzen der über dem Hilfsschalter (12) im hochohmigen Zustand abfallenden Spannung.8. Sample-hold circuit according to claim 7, characterized in that a backup capacitor (14) is provided which connects the connection node between the main switch (11) and auxiliary switch (12) with a supply potential connection (15) or with the reference potential connection (10) connects and which is designed to limit the voltage drop across the auxiliary switch (12) in the high-resistance state.
9. Ladungspumpenschaltung mit einer Schaltungsanordnung nach einem der Ansprüche 1 bis 6, aufweisend9. Charge pump circuit with a circuit arrangement according to one of claims 1 to 6, comprising
- einen Quellenstromzweig mit einem ersten Hauptschalter (M3) zum Ein- und Ausschalten eines Quellenstromes (II) ,a source current branch with a first main switch (M3) for switching a source current (II) on and off,
- einen Senkenstromzweig mit einem zweiten Hauptschalter (M4) zum Ein- und Ausschalten eines Senkenstromes (12) ,- a sink current branch with a second main switch (M4) for switching a sink current (12) on and off,
- einen Verbindungsknoten (17) , an den der Quellenstromzweig und der Senkenstromzweig angeschlossen ist, und - den Hilfsschalter (20) , der als Transmission Gate ausgebildet ist und den Verbindungsknoten (17) mit einem Signalausgang (21) der Ladungspumpenschaltung verbindet.- A connection node (17) to which the source current branch and the sink current branch is connected, and - The auxiliary switch (20), which is designed as a transmission gate and connects the connection node (17) to a signal output (21) of the charge pump circuit.
10. Ladungspumpenschaltung nach Anspruch 9, d a d u r c h g e k e n n z e i c h n e t, dass eine Ansteuerschaltung (22, 23, 24, 25) vorgesehen ist mit Ausgängen, die mit Steuereingängen des ersten Hauptschalters (M3) , des zweiten Hauptschalters (M4) und des Hilfs- Schalters (20) verbunden sind. 10. Charge pump circuit according to claim 9, characterized in that a drive circuit (22, 23, 24, 25) is provided with outputs which are connected to control inputs of the first main switch (M3), the second main switch (M4) and the auxiliary switch (20) are connected.
PCT/DE2003/004049 2002-12-10 2003-12-09 Circuit arrangement for leakage current restriction sample-and-hold circuit with said circuit arrangement and charge pumping circuit with said circuit arrangement WO2004053887A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU2003296519A AU2003296519A1 (en) 2002-12-10 2003-12-09 Circuit arrangement for leakage current restriction sample-and-hold circuit with said circuit arrangement and charge pumping circuit with said circuit arrangement

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10257680.7 2002-12-10
DE2002157680 DE10257680A1 (en) 2002-12-10 2002-12-10 Circuit arrangement for leakage current limitation, sample and hold circuit with the circuit arrangement and charge pump circuit with the circuit arrangement

Publications (1)

Publication Number Publication Date
WO2004053887A1 true WO2004053887A1 (en) 2004-06-24

Family

ID=32477520

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/004049 WO2004053887A1 (en) 2002-12-10 2003-12-09 Circuit arrangement for leakage current restriction sample-and-hold circuit with said circuit arrangement and charge pumping circuit with said circuit arrangement

Country Status (3)

Country Link
AU (1) AU2003296519A1 (en)
DE (1) DE10257680A1 (en)
WO (1) WO2004053887A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1247880A (en) * 1967-10-30 1971-09-29 Ibm Leakage controlled electric charge switching and storing circuitry
US5517150A (en) * 1991-10-01 1996-05-14 Nec Corporation Analog switch formed of thin film transistor and having reduced leakage current
US5550503A (en) * 1995-04-28 1996-08-27 Motorola, Inc. Circuits and method for reducing voltage error when charging and discharging a capacitor through a transmission gate
US20010026175A1 (en) * 2000-03-29 2001-10-04 Kawasaki Steel Corporation Sample-and-hold circuit
US20020089382A1 (en) * 2001-01-06 2002-07-11 Samsung Electronics Co., Ltd. Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289062A (en) * 1991-03-18 1994-02-22 Quality Semiconductor, Inc. Fast transmission gate switch
US6169419B1 (en) * 1998-09-10 2001-01-02 Intel Corporation Method and apparatus for reducing standby leakage current using a transistor stack effect
US6160432A (en) * 1999-04-30 2000-12-12 Conexant Systems, Inc. Source-switched or gate-switched charge pump having cascoded output

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1247880A (en) * 1967-10-30 1971-09-29 Ibm Leakage controlled electric charge switching and storing circuitry
US5517150A (en) * 1991-10-01 1996-05-14 Nec Corporation Analog switch formed of thin film transistor and having reduced leakage current
US5550503A (en) * 1995-04-28 1996-08-27 Motorola, Inc. Circuits and method for reducing voltage error when charging and discharging a capacitor through a transmission gate
US20010026175A1 (en) * 2000-03-29 2001-10-04 Kawasaki Steel Corporation Sample-and-hold circuit
US20020089382A1 (en) * 2001-01-06 2002-07-11 Samsung Electronics Co., Ltd. Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same

Also Published As

Publication number Publication date
AU2003296519A1 (en) 2004-06-30
DE10257680A1 (en) 2004-07-15

Similar Documents

Publication Publication Date Title
DE60219225T2 (en) Fast broadband phase locked loop
DE102015105113B4 (en) System and method for controlling a high frequency switch
DE102005003155B4 (en) Method for equalizing the charge current in a charge pump of a phase locked loop and phase locked loop thereto
DE60213101T2 (en) LOW VOLTAGE REINFORCEMENT CELL WITH HIGH BAND WIDTH AND VOLTAGE FUSER CIRCUIT WITH IMPROVED SPRING
DE60012121T2 (en) METHOD AND CIRCUIT ARRANGEMENT FOR BUFFERING HIGH-SPEED CLOCK SIGNALS
WO2003085475A2 (en) Circuit arrangement for regulating voltage
DE4340924C2 (en) Frequency stable RC oscillator
WO2001061430A1 (en) Voltage current transformer
DE60209482T2 (en) BREATHED ELECTRIC POWER SUPPLY AND APPLICATIONS HEREVON
DE10064207A1 (en) Circuit arrangement for low-noise, fully differential amplification
EP1553701A1 (en) Circuit arrangement for generating a digital clock signal
DE10110095C1 (en) Leakage current compensation circuit for voltage-controlled oscillator of phase-locked loop uses capacitance diodes in same configuration as capacitance diodes controlling oscillator frequency
EP1545000B1 (en) Circuit for regulating the duty cycle of an electrical signal
WO2004053887A1 (en) Circuit arrangement for leakage current restriction sample-and-hold circuit with said circuit arrangement and charge pumping circuit with said circuit arrangement
EP0496910B1 (en) Circuit arrangement for generating a power-on reset signal
DE10132803A1 (en) Interface circuit for frequency converter output has current path coupling signal input to signal output with cascode stage, second path with parallel cascode stage, common mode port
DE10032248B4 (en) Controllable power source
EP1075086B1 (en) Controlled charge pump circuit and phase locked loop circuit using the charge pump circuit
EP1035655B1 (en) Circuit in a PLL filter for generating a control voltage for a field-effect transistor in the VCO
EP3741020B1 (en) Electrical circuit for supplying a consumer from different power sources
DE10251695A1 (en) Current source circuit for generating a low-noise current
EP0360915B1 (en) Sensor switching arrangement
DE10252618A1 (en) Circuit arrangement for a charging pump for phase locked loops has alternative path for output potential according to switching condition
DE19929234A1 (en) Charge pump circuit, especially for digital phase regulation loop
EP0821460B1 (en) Current source

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP