WO2004040666A1 - Vertikal integriertes bauelement, bauelement-anordnung und verfahren zum herstellen eines vertikal integrierten bauelements - Google Patents

Vertikal integriertes bauelement, bauelement-anordnung und verfahren zum herstellen eines vertikal integrierten bauelements Download PDF

Info

Publication number
WO2004040666A1
WO2004040666A1 PCT/DE2003/003587 DE0303587W WO2004040666A1 WO 2004040666 A1 WO2004040666 A1 WO 2004040666A1 DE 0303587 W DE0303587 W DE 0303587W WO 2004040666 A1 WO2004040666 A1 WO 2004040666A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive layer
electrically conductive
nanostructure
layer
component according
Prior art date
Application number
PCT/DE2003/003587
Other languages
English (en)
French (fr)
Inventor
Andrew Graham
Franz Hofmann
Wolfgang HÖNLEIN
Johannes Kretz
Franz Kreupl
Erhard Landgraf
Richard Johannes Luyken
Wolfgang RÖSNER
Thomas Schulz
Michael Specht
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to EP03778239A priority Critical patent/EP1556909A1/de
Priority to US10/533,550 priority patent/US7709827B2/en
Publication of WO2004040666A1 publication Critical patent/WO2004040666A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Definitions

  • the invention relates to a vertically integrated component, a component arrangement and a method for producing a vertically integrated component.
  • Nano structures such as, for example, nanotubes, in particular carbon nanotubes, and nanorods, also called nanowires, are known as possible successors to conventional semiconductor electronics.
  • Carbon nanotube is a single-walled or multi-walled tubular carbon compound.
  • multi-walled nanotubes at least one inner nanotube is coaxially surrounded by an outer nanotube.
  • Single-walled nanotubes typically have a diameter of Inm, the length of a nanotube can be several hundred niti. The ends of a nanotube are often terminated with half a fullerene molecule.
  • Nanotubes can be produced by depositing a catalyst material layer, for example made of iron, cobalt or nickel, on a substrate and on this catalyst material layer using a chemical vapor deposition (CVD) process by introducing a carbon-containing material (for example Acetylene) are grown in the process chamber carbon nanotubes on the catalyst material layer. Because of the good electrical
  • Conductivity of carbon nanotubes and due to the adjustability of this conductivity, for example by applying an external electric field or by doping the nanotubes with potassium, for example, nanotubes are suitable for a large number of applications, in particular in electrical coupling technology in integrated circuits, for components in microelectronics as well as an electron emitter.
  • a carbon nanotube can be used to form such a field effect transistor, as a result of which a so-called CNT-FET (“carbon nanotube field effect transistor”) is formed.
  • CNT-FET carbon nanotube field effect transistor
  • a nanotube is planarly formed and contacted on a dielectric layer on a conductive substrate.
  • the conductivity of the carbon nanotube is controlled via a suitable electrical voltage applied to the conductive substrate, so that the electrical current flow through the nanotube, clearly the electrical current flow between the source / drain connections of the CNT-FET, by applying a voltage to the conductive one Substrate is controllable.
  • a method for forming a field effect transistor using a carbon nanotube is described, for example, in [2].
  • a silicon dioxide layer is first formed on a silicon substrate and contact pads are formed thereon.
  • a carbon nanotube is then applied between two contacting pads and contacted with the contacting pads, the conductivity of the carbon nanotube being controllable by applying a voltage to the silicon substrate.
  • the size of the electrical current flow between the two end sections of a carbon nanotube is dependent on the conductivity of the carbon anotube at a given electrical voltage and can therefore be controlled by means of the electrical voltage on the silicon substrate.
  • Carbon nanotubes, nanorods, also called nanowires, are used as nanostructures for an integrated circuit.
  • free-standing zinc oxide nanowires with diameters of approximately 40 nm to 150 nm can be produced, with a density of approximately 10 3 wires per cm 2 .
  • tufts of zinc oxide nanowires are used as laser components.
  • Cross-formed nanowires made of p-doped silicon and n-doped gallium nitride.
  • the nanowires according to [4] are only planarly formed and contacted in the horizontal direction on a substrate surface. Since the dimension of a component obtained is determined by the length of a nanostructure (on the order of micrometers), the method known from [4] runs counter to the need for progressive miniaturization.
  • [7] discloses ultra-high density nanotransistors using selectively grown vertical carbon nanotubes.
  • [8] discloses an electronic component with an electrically conductive connection made of carbon nanotubes and method for its production.
  • the problem underlying the invention is to increase the integration density of sufficiently precisely controllable components with a nanostructure and to provide sensitive nano-structures in such a way that they are protected against mechanical damage.
  • a vertically integrated component is created with a first electrically conductive layer, a middle layer partially made of dielectric material on the first electrically conductive layer and a second electrically conductive layer on the middle layer. Furthermore, a nanostructure integrated in a through-hole made in the middle layer is provided with a first end section coupled to the first electrically conductive layer and with a second end section coupled to the second electrically conductive layer.
  • the middle layer has a third electrically conductive layer, the thickness of which, between two adjacent dielectric sublayers is less than the thickness of at least one of the dielectric sub-layers.
  • the invention provides a component arrangement with at least two components arranged next to one another and / or with at least two components arranged one above the other with the above-mentioned features.
  • a first electrically conductive layer is formed, a middle layer is partially formed from dielectric material and a through hole is made in the middle layer. Furthermore, a nanostructure having a first end section and a second end section is formed in the through hole, the first end section being coupled to the first electrically conductive layer. A second electrically conductive layer is formed on the middle layer and coupled to the second end section of the nanostructure.
  • the middle layer is formed in such a way that a third electrically conductive layer is formed between two adjacent dielectric sublayers, the thickness of which is less than the thickness of at least one of the dielectric sublayers.
  • a basic idea of the invention is to be seen in the fact that by means of the sufficiently thin third electrically conductive layer contained in the middle layer, the electrical conductivity of an adjacent region of the nanostructure can be controlled reliably.
  • the vertically integrated component can thus be operated as a field-effect transistor-like component, the third electrically conductive layer serving in this case as a gate electrode layer, whereas the nanostructure clearly serves as a channel region.
  • the third electrically conductive layer is provided sufficiently thin according to the invention, it forms when an electrical voltage is applied to the third electrically conductive layer due to an electrostatic peak effect in an adjacent surrounding area of the nanostructure, a particularly strong electric field is produced, in other words there is a field concentration. Using the field effect, the electrical conductivity in the region of the nanostructure adjacent to the third electrically conductive layer can be controlled with very high accuracy.
  • the thickness of a respective layer can be set with an accuracy of up to one atomic layer, that is to say to a few angstroms.
  • the desired position and thickness of the third electrically conductive layer within the middle layer can thus be defined very precisely according to the invention.
  • safe blocking or safe conduction of the channel region of the field effect transistor is optionally made possible, the desired operating state in each case being adjustable by means of applying or not applying a voltage to the third electrically conductive layer.
  • the adjustability of the electrical conductivity of the nanotube is clearly improved compared to the prior art in that a spatially precisely defined location of the nanostructure is influenced by means of a spatially localized electrical field of a large amplitude, instead of using a less specific and Undefined control of the conductivity of almost an entire nanostructure, as according to the prior art.
  • Carbon nanotubes growing up in a through hole Carbon nanotubes growing up in a through hole.
  • An advantage of the vertically integrated component according to the invention is the miniaturization of the component down to the range of lateral nanometer dimensions, since the surface requirement of a vertically integrated component is in principle only limited by the cross-sectional area of the nanostructure. Furthermore, according to the invention, the often sensitive nanostructure is incorporated in an insulating and protective matrix made of the dielectric material of the middle layer.
  • the spatial arrangement of nanostructures of different vertically integrated components of a component arrangement according to the invention can be realized by specifying a spatial arrangement of through holes in which the nanostructures are grown, so that an orderly arrangement of different nanostructures is made possible. Furthermore, the presence of a crystalline substrate is unnecessary.
  • Carbon nanotubes in a vertical contact hole can be technologically implemented with reasonable effort. Furthermore, the length of the nanostructure, for example a carbon nanotube, can be adjusted by dividing the thickness of the middle layer.
  • the first conductive layer and the nanostructure there is preferably catalyst material for catalyzing the Forming the nanostructure arranged.
  • catalyst material for catalyzing the Forming the nanostructure arranged.
  • the catalyst material can, for example, be deposited locally in the through hole, alternatively a catalyst material layer can be formed between the first electrically conductive layer and the middle layer, or, in certain applications, the first conductive layer can be produced from such a material that the first electrically conductive layer can be used as a catalyst for catalyzing the formation of the nanostructure.
  • the first electrically conductive layer can be made of iron material and can therefore be used as a catalyst for growing carbon nanotubes
  • the third electrically conductive layer can surround the nanostructure in a surrounding area of the first or the second end section.
  • the third conductive layer can be functionally split into a first and a second partial layer, the first partial layer being located in the area of the first conductive layer and the second partial layer being located in the area of the second conductive layer. With the aid of this split third conductive layer, it is possible to perform optimal gate control of the Schottky barriers formed in these areas at both end contacts of the nanostructure.
  • the third electrically conductive layer surrounds the nanostructure in a surrounding area from one of the end sections of the nanostructure at which it adjoins the first or the second electrically conductive layer, an additional improvement of the
  • a Schottky barrier is formed between the first electrically conductive layer and the first end section of the nanostructure, and between the second electrically conductive layer and the second end section of the nanostructure is sensitive and is very spatially localized. If the third electrically conductive layer is formed near the first or the second end section, the electrical conductivity of the nanostructure can be set particularly sensitively by applying an electrical voltage to the third electrically conductive layer.
  • the thickness of the third electrically conductive layer can be less, preferably significantly less, than the thickness of both dielectric sublayers.
  • the thickness ratio between the first or the second dielectric partial layer on the one hand and the third electrically conductive layer is preferably at least three, more preferably at least five, and even more preferably at least ten.
  • the component according to the invention can also be designed as a field effect transistor, in which component the first end section of the nanostructure serves as the first source / drain region and the second end section of the nanostructure as the second source / drain region, and in which component in the third electrically conductive region Layer, which serves as the gate electrode of the field effect transistor, is arranged along the through hole made in the third electrically conductive layer, a ring structure made of an electrically insulating material as the gate insulating region of the field effect transistor.
  • the electrical conductivity of the nanostructure can clearly be controlled by applying a suitable electrical potential to the third electrically conductive layer, since such an electrical potential characteristically influences the electrical conductivity of the nanotube due to the field effect, which thus acts as a channel region in this area of a field effect transistor can be used. Due to the ring-like structure of the gate-insulating layer, the electrical field generated as a result of the electrical potential of the third electrically conductive layer reaches the nanostructure sufficiently well, which is due to the fact that the gate electrode is electrically insulated on all sides by means of the gate-insulating layer.
  • the middle layer can have an additional electrically conductive layer, which serves at least one additional electrically conductive layer as an additional gate electrode of the field effect transistor, with an additional ring structure made of an electrically insulating material as an additional along the through hole made in the additional electrically conductive layer Gate insulating region of the field effect transistor is arranged.
  • the component designed as a field effect transistor can have one or more additional gate connections, as a result of which the controllability of the electrical resistance of the nanostructure is further improved.
  • the possibility of providing additional electrically conductive middle layers as additional gate connections is based essentially on the fact that the electrically conductive layer or layers in the middle layer are sufficiently thin.
  • the component according to the invention can have an additional field effect transistor, which is arranged above the field effect transistor.
  • critical parameters such as the gate length of such a field effect transistor, are defined according to the invention not by means of a structuring process but by means of a deposition process. A much higher structural accuracy can be achieved with a deposition process than with a structuring process. For example, using the ALD method
  • atomic layer deposition the thickness of a deposited layer down to the dimension of an atomic layer, ie down to a few angstroms accuracy.
  • Field effect transistor of the component according to the invention can be connected to one another as an inverter circuit.
  • the field effect transistor and the additional field effect transistor are designed as transistors with different conduction types, for example the field effect transistor as a transistor of the p-conduction type and the additional field effect transistor as a transistor of the n conduction type or vice versa.
  • the first and / or the second electrically conductive layer of the component can have tantalum, tantalum nitride (TaN), titanium, titanium nitride (TiN), molybdenum (Mo), aluminum (Al) and / or a ferromagnetic material, or can have any layer stack from a combination of the specified materials
  • the first and / or the second electrically conductive layer is made of ferromagnetic material such as iron, cobalt or nickel or of a suitable ferromagnetic alloy, in particular of a hard magnetic or a soft magnetic material
  • the component for applications can be used in the "Spintronic".
  • semiconductor technology is combined with magnetic effects.
  • the spintronic uses, in addition to the electron charge in electricity transport, additionally or alternatively the spin of the electron.
  • Applications in spintronic are particularly advantageous according to the invention if the nanostructure is designed as a carbon nanotube, since the charge transport through a carbon nanotube is spin-preserving over sufficiently large dimensions, that is to say takes place without a spin flip.
  • ferromagnetic first and second electrically conductive layers for example an MRAM memory cell (“magnetic random access memory”) comes into consideration.
  • MRAM memory cell magnetic random access memory
  • the vertically integrated component in the embodiment of the vertically integrated component according to the invention as a field effect transistor, it can be set up, for example, as a switching transistor of a DRAM memory cell, in which case a further stack capacitor is to be formed.
  • Field effect transistor is designed as a charge storage layer (e.g. as an ONO layer), the storage and deletion of information in this case being carried out by injecting electrons or holes into the charge storage layer.
  • a charge storage layer e.g. as an ONO layer
  • the third and / or the additional electrically conductive layer preferably has polysilicon, tantalum, titanium, niobium and / or aluminum.
  • the dielectric material of the middle layer can be one or a combination of the materials silicon dioxide (Si0 2 ), silicon nitride (Si 3 N 4 ) or silicon dioxide doped with potassium ions.
  • Silicon dioxide doped with potassium ions has the particular advantage that potassium ions can be expelled from such a dielectric layer by means of heating and can therefore serve as a dopant for a surrounding material.
  • the nanostructure can be a nanotube, a bundle of nanotubes or a nanorod (also called nanowire).
  • the nanostructure can be semiconducting.
  • the nanorod can contain silicon, germanium, indium phosphide, gallium nitride, gallium arsenide, zirconium oxide and / or a metal.
  • the nanotube can be a carbon nanotube, a carbon-boron nanotube, a carbon-nitrogen nanotube, a carbon-boron-nitrogen nanotube, a tungsten sulfide nanotube or a chalcogenide nanotube.
  • the nanostructure is a
  • Carbon nanotube, iron, cobalt and / or nickel can be used as catalyst material.
  • the nanostructure is a gallium arsenide nanorod, gold is preferably used as the catalyst material.
  • the portion of the through hole that is free of the nanostructure can be at least partially filled with an electrically insulating spacer structure.
  • the component can be formed exclusively from dielectric material, metallic material and the material of the nanostructure. Furthermore, the component can be formed on and / or in a substrate made of polycrystalline or amorphous material.
  • the component according to the invention can only consist of electrically conductive material, dielectric material and material of the nanostructure (preferably a carbon nanotube).
  • the component can be manufactured without expensive semiconductor technology processes.
  • Another important advantage in this connection is that a polycrystalline or amorphous material, that is to say a non-single-crystalline material, can be used as the substrate in order to produce the component. It is therefore an expensive, single-crystalline substrate for the production of the component
  • any starting substrate can be used according to the invention (e.g. glass).
  • the middle layer which is dielectric Partial layers and additional conductive layers (for example made of polysilicon, tantalum, titanium, niobium, aluminum) can be deposited.
  • a vertical through-hole with a typical diameter between 0.4nm and 100nm and with a typical length between O.Ol ⁇ m and 3 ⁇ m can then be made in the middle layer.
  • the dielectric and electrically conductive partial layers of the middle layer are structured.
  • the third electrically conductive layer interspersed with the through hole is further oxidized along the circumference of the through hole, for example a third electrically conductive layer made of polysilicon material can be oxidized, so that electrically insulating silicon dioxide material is electrically in a surrounding area of the through hole in the third Is formed conductive layer, which silicon dioxide material can be used as a gate insulating layer.
  • an annular, gate-insulating layer is formed using the chemical vapor deposition (CVD) method or the atomic layer deposition (ALD) method, in that the through-hole is uniformly coated with an electrically insulating wall layer is coated.
  • the nanostructure can then be formed in the through hole, for example a carbon nanotube is grown on a catalyst material deposited on the first electrically conductive layer.
  • the catalyst material can either be deposited as a layer on the first electrically conductive layer or, after forming the gate insulating layer using the "electroless deposition" method, can be deposited on the surface of the first electrically conductive layer in the through hole.
  • an intermediate region can be sealed between the through hole and the nanostructure, for example by introducing silicon dioxide material into at least part of the through hole using a CVD or spin-on method. Excess material can optionally be etched back to expose the nanostructure, and the second electrically conductive Layer can be formed on the surface of the layer sequence and optionally structured.
  • FIG. 1A shows a cross-sectional view of a component according to a first exemplary embodiment of the invention
  • FIG. IB shows an enlarged cross-sectional view, taken along the section line A-A from FIG. 1A, of the component shown in FIG. 1A according to the first exemplary embodiment of the invention
  • FIG. 2 shows a cross-sectional view of a component according to a second exemplary embodiment of the invention
  • FIG. 3 shows a component arrangement according to a first exemplary embodiment of the invention
  • FIG. 4A shows a cross-sectional view of a component arrangement according to a second exemplary embodiment of the invention
  • FIG. 4B shows an equivalent circuit of the component arrangement shown in FIG. 4A according to the second exemplary embodiment of the invention
  • FIG. 5 shows a cross-sectional view of a component according to a third exemplary embodiment of the invention.
  • a vertically integrated component 100 according to a first exemplary embodiment of the invention is described below with reference to FIGS. 1A, 1B.
  • the vertically integrated component 100 shown in FIG. 1A has a first electrically conductive layer 101, a middle layer 102 partially formed from dielectric material on the first electrically conductive layer 101 and a second electrically conductive layer 103 on the middle layer 102. Furthermore provided is a carbon nanotube 104 integrated into a through-hole 108 made in the middle layer 102, which has a first end section 104a coupled to the electrically conductive layer 101 and a second end section 104b coupled to the second electrically conductive layer 103.
  • Catalyst material 107 for catalyzing the formation of the carbon nanotube 104 is arranged between the first conductive layer 101 and the carbon nanotube 104.
  • the middle layer 102 is divided into two dielectric sublayers 102a, 102b arranged one above the other.
  • a third electrically conductive layer 105 is arranged between the first middle sublayer 102a and the second middle sublayer 102b, the thickness of which is substantially less than the thickness of both dielectric sublayers 102a, 102b.
  • the first electrically conductive layer 101 and the second electrically conductive layer 103 are made of tantalum nitride, the third electrically conductive layer 105 is made of polysilicon, the dielectric material of the middle layer 102 is silicon dioxide or silicon dioxide containing potassium ions.
  • the vertically integrated Component 100 is the nanostructure a carbon nanotube 104 and the catalyst material 107 is an alloy of iron, cobalt and nickel. It is known that this combination of materials has an advantageous catalytic effect on the formation of a carbon nanotube.
  • the vertically integrated component 100 is designed as a field effect transistor, in which component 100 the first end portion 104a of the carbon nanotube 104 serves as the first source / drain region and the second end portion 104b of the carbon nanotube 104 serves as the second source / drain region, and in of the third electrically conductive layer 105, which serves as the gate electrode of the field effect transistor, a ring structure 106 made of an electrically insulating material is arranged as a gate-insulating region of the field transistor along the through hole 108 made therein.
  • the vertically integrated component 100 shown in FIG. 1A fulfills the functionality of a field effect transistor.
  • the conductivity of the carbon nanotube 104 can be influenced characteristically by applying a suitable electrical voltage to the third electrically conductive layer 105, which has the functionality of a gate electrode.
  • the conductivity of the carbon nanotube 104 can be influenced characteristically in a spatially sharply defined central region 104c.
  • the central area 104c clearly functions as a channel area.
  • the third electrically conductive layer 105 is provided according to the invention in a sufficiently thin manner, an electrical voltage is applied to the third electrically conductive layer 105 due to an electrostatic peak effect in an adjacent one
  • the electrical conductivity of the carbon tube 104 in the central region 104c adjoining the third electrically conductive layer 105 can be controlled very precisely by means of the field effect.
  • FIG. 1B shows an enlarged cross-sectional view, taken along the section line A-A from FIG. 1A, of the vertically integrated component 100 from FIG. 1A.
  • the carbon nanotube 104 is contained in the through hole 108.
  • the semiconducting carbon nanotube 104 is decoupled from the third electrically conductive layer 105 by means of the electrically insulating ring structure 106.
  • the strength of an electrical current flow between the first and second electrically conductive layers 101, 103 functioning as source / drain connections depends on whether or not an electrical voltage is applied to the gate electrode 105.
  • the vertically integrated component 100 therefore fulfills the function of a field effect transistor.
  • the first electrically conductive layer 101 is formed by applying titanium nitride, for example using a CVD method (“chemical vapor deposition”).
  • a first middle sub-layer 102a is formed by depositing silicon dioxide material.
  • the third electrically conductive layer 105 is formed on the first middle sublayer 102a by depositing polysilicon material. Again, this can be done using a CVD process.
  • second middle sub-layer 102b is formed by depositing silicon dioxide. Both the silicon dioxide material of the first middle sublayer 102a and the silicon dioxide material of the second middle sublayer 102b can be made according to a modified TEOS
  • tetra-ethyl-orthosilicate are formed such that the middle sub-layers 102a, 102b can each have potassium doping atoms.
  • the middle layer 102 which is at least partially formed on dielectric material, is formed.
  • the through hole 108 is made in the middle layer 102. This is done using a lithography and an etching process.
  • the etching method is preferably selected in such a way (in particular by specifying the etchant) that the etching process on the electrically conductive layer 101 stops.
  • the electrically insulating ring structure 106 is formed from silicon dioxide by means of thermal oxidation of the third electrically conductive layer 105 made of polysilicon material.
  • the catalyst material 107 made of iron, cobalt and nickel is deposited in the through hole 108 and on the first electrically conductive layer 101.
  • This can be implemented using a vapor deposition, sputtering, electro or electroless deposition method.
  • electroless deposition a conductive material is deposited autocatalytically from a solution containing the material to be deposited without applying an electrical current to certain surface areas of a layer sequence.
  • the carbon nanotube 104 is then grown in the through hole 108, the first end section 104 a being coupled to the first conductive structure 101.
  • a carbon nanotube is formed using a CVD process in which a methane / hydrogen mixture is introduced as a carbon source into the process chamber. In this way, a p-doped carbon nanotube 104 is often formed.
  • the possibly introduced potassium ions from the first can be tempered
  • Middle sublayer 102a and the second middle sublayer 102b are expelled, these potassium ions diffuse into the previously p-doped carbon nanotube 104 and act as an n-dopant.
  • the initially p-doped carbon nanotube 104 is converted into a carbon nanotube 104 of the n-conduction type.
  • the second electrically conductive layer 103 is formed on the middle layer 102 and coupled to the second end section 104b of the carbon nanotube 104, as a result of which the vertically integrated component 100 shown in FIGS. 1A, 1B is obtained.
  • a vertically integrated component 200 designed as a field effect transistor is described below with reference to FIG. Only the differences between the vertically integrated component 200 and the vertically integrated component 100 are described below.
  • the electrically insulating ring structure 106 from FIG. 1A is not provided.
  • the through hole 108 of the vertically integrated component 200 is provided with a continuous electrically insulating edge coating 201, which perceives the functionality of a gate insulating layer.
  • Component 200 from FIG. 2 has the function of a
  • Voltage to the third electrically conductive layer 105 is controlled. This takes place using the field effect, for which a partial area of the electrically insulating edge coating 201 surrounding the central area 104c of the carbon nanotube 104 is essential.
  • the through hole 108 is coated uniformly with an electrically insulating material using the CVD method, thereby electrically insulating edge coating 201 is formed.
  • This can additionally fulfill the function of a spacer or a guide for the carbon nanotube 104.
  • a component arrangement 300 according to a first exemplary embodiment of the invention is described below with reference to FIG.
  • the component arrangement 300 has two components arranged one above the other, each of which is configured similarly to the vertically integrated component 100.
  • the component arrangement 300 clearly has a field effect transistor, formed by the vertically integrated component 100, which is arranged above another field effect transistor.
  • the additional field effect transistor which is arranged below the vertically integrated component 100, has a common electrically conductive layer 301 together with the vertically integrated component 100, in other words, in the component arrangement 300, the first electrically conductive layer 101 from FIG. lA and the upper electrically conductive layer of the underlying
  • the field effect transistor additionally provided in the component arrangement 300 compared to the vertically integrated component 100 has an additional first electrically conductive layer 303, on which an additional middle layer 302 is formed. This is formed from a first middle sublayer 302a, a second middle sublayer 302b and an additional third electrically conductive layer 305, which is arranged between the middle sublayers 302a, 302b.
  • the first middle sublayer 302a and the second middle sublayer 302b of the additional middle layer 302 are made of silicon dioxide material.
  • the additional third electrically conductive layer 305 is designed like the electrically conductive layer 105. Furthermore, an additional through hole 308 of the lower region of the component arrangement 300 according to FIG.
  • FIG. 3 is in a region in which the through hole 308 is the additional third electrically conductive layer 305 penetrates, an additional electrically insulating ring structure 306 arranged.
  • An additional carbon nanotube 304 has been grown on additional catalyst material 307, the lower end section 304a of which is coupled to the additional catalyst material 307 according to FIG. 3, and the upper end section 304b of which is coupled to the common electrically conductive layer 301.
  • the nanostructure in the component arrangement 300 is clearly formed from the carbon nanotube 104 and the additional carbon nanotube 304. Subareas of
  • the nanostructure namely the carbon nanotube 104 on the one hand and the additional carbon nanotube 304 on the other hand, have a different electrical conductivity.
  • the carbon nanotube 104 of the nanostructure is (as described above) doped with charge carriers of the n-type, and the additional carbon nanotube 304 of the nanostructure is doped with p-type charge carriers.
  • the different doping of the carbon nanotubes 104, 304 is based on the fact that the carbon nanotube 104 is surrounded by silicon dioxide material 102a, 102b doped with potassium ions, whereas the additional carbon nanotube 304 is surrounded by pure silicon dioxide material 302a, 302b.
  • the potassium material is driven out of the layers 102a, 102b and diffuses into the carbon nanotube 104, which is thereby n-doped.
  • the upper field effect transistor of the component arrangement 300 according to FIG. 3 fulfills the functionality of an n-MOSFET, whereas the lower field effect transistor of the component arrangement 300 according to FIG. 3 fulfills the functionality of a p-MOSFET.
  • the component arrangement 300 is produced by first forming the lower field-effect transistor in accordance with FIG. 3, analogously to that described above with reference to FIG. 1A.
  • the first middle sublayer 302a and the second middle sublayer 302b are each made of pure potassium doping atoms Silicon dioxide manufactured. This creates the lower field-effect transistor of the component arrangement 300, which has the additional carbon nanotube 304 of the p-conduction type.
  • a vertically integrated component 100, as shown in FIG. 1A, is subsequently produced on this layer sequence.
  • both the first middle sublayer 102a and the second middle sublayer 102b are produced from silicon dioxide material doped with potassium material, so that the carbon nanotube 104 obtained as a p-doped carbon nanotube in the CVD production process faces upwards described annealing is n-doped.
  • the component arrangement 300 provides an n-MOS transistor on a p-MOS transistor, therefore the component arrangement 300 can be used as a CMOS component.
  • CMOS technology complementary metal oxide semiconductor
  • alternating n-channel and p-channel MOSFETs are used as switches.
  • CMOS devices are used in many highly integrated circuits, for example, many modern microprocessors are built in this technology.
  • a component arrangement 400 according to a second exemplary embodiment of the invention is described below with reference to FIGS. 4A, 4B.
  • a p-MOS field-effect transistor 401 formed by the lower layer sequence according to FIG. 4 A and an n-MOS field transistor 402, formed by the upper layer sequence of the component arrangement 400 according to FIG interconnected as an inverter circuit.
  • Field effect transistor 402 the electrical ground potential V ss 403 created. Furthermore, the electrical potential of a supply voltage Vdd 404 is applied to the additional first electrically conductive layer 303 of the p-MOS field-effect transistor 401.
  • the third electrically conductive layer 105 and the additional third electrically conductive layer 305 are coupled to an input 405 of the CMOS inverter.
  • the common electrically conductive layer 301 is coupled to an output 406 of the CMOS inverter.
  • FIG. 4B shows an equivalent circuit 410 of the component arrangement 400, which component arrangement 400 is connected as a CMOS inverter.
  • the input 405 is coupled to the gate regions of the p-MOS field-effect transistor 401 and the n-MOS field-effect transistor 402, that is to say to the components of the component arrangement 400 functioning as the respective gate electrode, namely to the third electrically conductive layer 105 and with the additional third electrically conductive layer 305.
  • the second electrically conductive layer 103 of the n-MOS field-effect transistor 402 serves as the first source / drain connection of the n-MOS field-effect transistor 402, and is to the first electrically conductive layer 103 therefore the electrical ground potential V SS 403 applied.
  • a second source / drain connection of the n-MOS field-effect transistor 402 and a first source / drain connection of the p-MOS field-effect transistor 401 are jointly formed as a common electrically conductive layer 301 and connected to the output 406 as the CMOS Inverter connected component arrangement 410 coupled.
  • a second source / drain connection of the p-MOS field-effect transistor 401 is formed by the additional electrically conductive layer 303, to which the electrical potential of the supply voltage V d 404 is applied.
  • a vertically integrated component 500 according to a third preferred exemplary embodiment of the invention is described below with reference to FIG.
  • the middle layer 501 of the vertically integrated component 500 has, in addition to the first middle sublayer 102a made of potassium-doped silicon dioxide, the second middle sublayer 102b made of potassium doped silicon dioxide, the third electrically conductive layer 105 made of polysilicon and the electrically insulating ring structure 106 a third middle sublayer 501a made of silicon nitride, which is arranged between the third electrically conductive layer 105 and a fourth electrically conductive layer 502.
  • An additional electrically insulating ring structure 503 is located in a boundary area between the through hole 108 and the fourth electrically conductive layer 502 arranged.
  • the fourth electrically conductive layer 502 is made of polysilicon material and the fourth electrically insulating ring structure 503 is made of silicon dioxide material.
  • the vertically integrated component 500 represents a field effect transistor with two gate electrodes 105, 502.
  • a field effect transistor with a plurality of gate connections can be advantageous in order to improve the electrical conductivity of the
  • a vertically integrated component is created according to the invention, which is optionally available as
  • CMOS component inverter and field effect transistor with multiple gate electrodes can be used.
  • a large number of more complex circuits can be constructed or formed from these basic components, for example logic gates and further complex circuit arrangements. Due to the vertical orientation, the individual components of the invention can be formed one above the other in any way, and can also be formed side by side.

Abstract

Die Erfindung betrifft ein vertikal integriertes Bauelement, eine Bauelement-Anordnung und ein Verfahren zum Herstellen eines vertikal integrierten Bauelements. Das vertikal integrierte Bauelement hat eine erste elektrisch leitfähige Schicht (101), eine teilweise aus dielektrischem Material ausgebildete Mittel-Schicht (102) auf der ersten elektrisch leitfähigen Schicht, eine zweite elektrisch leitfähige Schicht (103), auf der Mittel-Schicht und eine in ein in die Mittel-Schicht eingebrachtes Durchgangsloch integrierte Nanostruktur (104) mit einem ersten, mit der ersten elektrisch leitfähigen Schicht gekoppelten Endabschnitt und mit einem zweiten, mit der zweiten elektrisch leitfähigen Schicht gekoppelten Endabschnitt. Die Mittel-Schicht weist zwischen zwei benachbarten dielektrischen Teilschichten (102a, 102b) eine dritte elektrisch leitfähige Schicht (105) auf, deren Dicke geringer ist als die Dicke von zumindest einer der dielektrischen Teilschichten.

Description

Besehreibung
Vertikal integriertes Bauelement, Bauelement-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Bauelements
Die Erfindung betrifft ein vertikal integriertes Bauelement, eine Bauelement-Anordnung und ein Verfahren zum Herstellen eines vertikal integrierten Bauelements .
Die herkömmliche Silizium-Mikroelektronik wird bei weiter voranschreitender Verkleinerung an ihre Grenzen stoßen. Insbesondere die Entwicklung zunehmend kleinerer und dichter angeordneter Transistoren von mittlerweile mehreren hundert Millionen Transistoren pro Chip wird in den nächsten zehn Jahren prinzipiellen physikalischen Problemen und Begrenzungen ausgesetzt sein. Wenn Strukturabmessungen von ungefähr 80nm unterschritten werden, werden die Bauelemente durch Quanteneffekte störend beeinflusst und unterhalb von Dimensionen von etwa 30nm dominiert. Auch führt die zunehmende Integrationsdichte der Bauelemente auf einem Chip zu einem dramatischen Anstieg der Abwärme.
Als mögliche Nachfolgetechnik der herkömmlichen Halbleiterelektronik sind NanoStrukturen wie beispielsweise Nanoröhren, insbesondere KohlenstoffnanorÖhren, und Nanostäbchen, auch Nanodrähte genannt, bekannt.
Einen Überblick über die Technologie der Kohlens of nanoröhren gibt beispielsweise [1] . Eine
Kohlenstoffnanoröhre ist eine einwandige oder mehrwandige röhrenartige Kohlenstoff erbindung. Bei mehrwandigen Nanoröhren ist mindestens eine innere Nanoröhre von einer äußeren Nanoröhre koaxial umgeben. Einwandige Nanoröhren weisen typischerweise Durchmesser von Inm auf, die Länge einer Nanoröhre kann mehrere Hundert niti betragen. Die Enden einer Nanoröhre sind häufig mit jeweils einem halben Fulleren-Molekül abgeschlossen. Nanoröhren können hergestellt werden, indem auf einem Substrat eine Katalysatormaterial- Schicht, beispielsweise aus Eisen, Kobalt oder Nickel, abgeschieden wird und auf dieser Katalysatormaterial-Schicht unter Verwendung eines CVD-Verfahrens ("chemical vapour deposition") mittels Einleitens eines kohlenstoffhaltigen Materials (beispielsweise Azetylen) in die Verfahrenskammer Kohlenstoffnanoröhren auf der Katalysatormaterial-Schicht aufgewachsen werden. Aufgrund der guten elektrischen
Leitfähigkeit von Kohlenstoffnanoröhren sowie aufgrund der Einstellbarkeit dieser Leitfähigkeit, beispielsweise mittels Anlegens eines externen elektrischen Feldes oder mittels Dotierens der Nanoröhren beispielsweise mit Kalium, eignen sich Nanoröhren für eine große Zahl von Anwendungen, insbesondere in der elektrischen Kopplungstechnik in integrierten Schaltkreisen, für Bauelemente in der Mikroelektronik sowie als Elektronenemitter.
Für viele integrierte Bauelemente in der Silizium- Mikroelektronik werden Feldeffekttransistoren benötigt. Zum Ausbilden eines solchen Feldeffekttransistors kann eine Kohlenstoffnanoröhre verwendet werden, wodurch ein sogenannter CNT-FET ( " carbon nanotube field effect transistor") gebildet wird. Hierfür wird beispielsweise eine Nanoröhre auf einer dielektrischen Schicht auf einem leitfähigen Substrat planar ausgebildet und kontaktiert. Die Leitfähigkeit der Kohlenstoffnanoröhre wird über eine geeignete an dem leitfähigen Substrat angelegte elektrische Spannung gesteuert, so dass der elektrische Stromfluss durch die Nanoröhre, anschaulich der elektrische Stromfluss zwischen den Source-/Drain-Anschlüssen des CNT-FETs, mittels Anlegens einer Spannung an das leitfähige Substrat steuerbar ist. Ein Verfahren zum Ausbilden eines Feldeffekttransistors unter Verwendung einer Kohlenstoffnanoröhre ist beispielsweise in [2] beschrieben. Gemäß dem in [2] beschriebenen Verfahren wird auf einem Silizium-Substrat zunächst eine Siliziumdioxid-Schicht ausgebildet und auf dieser werden Kontaktierungs-Pads ausgebildet. Dann wird eine Kohlenstoffnanoröhre zwischen zwei Kontaktierungs-Pads aufgebracht und mit den Kontaktierungs-Pads kontaktiert, wobei die Leitfähigkeit der Kohlenstoffnanoröhre mittels Anlegens einer Spannung an das Silizium-Substrat steuerbar ist. Die Größe des elektrischen Stromflusses zwischen den beiden Endabschnitten einer Kohlenstoffnanoröhre ist bei einer vorgegebenen elektrischen Spannung von der Leitfähigkeit der Kohlenstoff anoröhre abhängig und daher mittels der elektrischen Spannung an dem Silizium-Substrat steuerbar.
Ferner ist aus [2] bekannt, eine halbleitende Kohlenstoffnanoröhre wahlweise des p-Leitungstyps oder des n- Leitungstyps herzustellen. Beim herkömmlichen Ausbilden einer Kohlenstoffnanoröhre wird diese häufig im p-Leitungszustand erhalten. Mittels Temperns im Vakuum oder mittels Dotierens mit Kalium-Ionen kann eine Kohlenstoffnanoröhre des p- Leitungstyps in eine Kohlenstoffnanoröhre des n-Leitungstyps umgewandelt werden.
Allerdings weist das aus [2] bekannte Verfahren den Nachteil auf, dass lediglich eine Herstellung planarer, horizontal orientierter Nanoröhren auf einem Substrat ermöglicht ist. Ein Kohlenstoffnanoröhren-Feldeffekttransistor mit einer horizontal auf einem Substrat ausgebildeten Nanoröhre weist jedoch den Nachteil auf, dass der Platzbedarf eines solchen Bauelements auf der Oberfläche eines Substrats groß ist, so dass die Integrationsdichte von Bauelementen, beispielsweise Kohlenstoffnanoröhren-Feldeffekttransistor, auf einem Substrat gering ist. Alternativ zu Nanoröhren, insbesondere zu
Kohlenstoffnanoröhren, werden Nanostäbchen, auch Nanodrähte genannt, als Nanostrukturen für einen integrierten Schaltkreis verwendet. Beispielsweise ist aus [3] bekannt, ein Büschel von vertikalen Zinkoxid-Nanodrähten auf einem Gold-Katalysator, der auf einem Saphir-Substrat aufgebracht ist, auszubilden. Auf diese Weise können freistehende Zinkoxid-Nanodrähte mit Durchmessern von ungefähr 40nm bis 150nm hergestellt werden, mit einer Dichte von ungefähr 103 Drähten pro cm2. Gemäß dem aus [3] bekannten Konzept werden Büschel von Zinkoxid-Nanodrähten als Laserkomponenten verwendet .
Ferner ist aus [4] bekannt, Feldeffekttransistoren und logische Gatter aus horizontalen, auf einer
Substratoberfläche gebildeten, gekreuzten Nanodrähten aus p- dotiertem Silizium und n-dotiertem Galliumnitrid herzustellen.
Allerdings werden die Nanodrähte gemäß [4] nur in horizontaler Richtung auf einer Substratoberfläche planar ausgebildet und kontaktiert. Da dadurch die Dimension eines erhaltenen Bauelements durch die Länge einer Nanostruktur (in der Größenordnung Mikrometer) bestimmt ist, läuft das aus [4] bekannte Verfahren dem Bedürfnis nach einer fortschreitenden Miniaturisierung zuwider.
Aus [5] ist bekannt, in eine dicke Gate-Elektroden-Schicht ein Durchgangsloch einzubringen und in diesem ein vertikales Nanoelement aufzuwachsen. Dadurch wird ein vertikaler Feldeffekttransistor mit dem Nanoelement als Kanal-Bereich erhalten, wobei die elektrische Leitfähigkeit des Kanal- Bereichs mittels des das Nanoelement entlang annähernd seiner gesamten LängserStreckung umgebenden Gate-Elektroden-Bereichs steuerbar ist. [6] offenbart einen vertikalen nanodi ensionealen Transistor unter Verwendung von Kohlenstoffnanoröhren und ein Verfahren zum Herstellen dieses Transistors.
[7] offenbart ultrahochdichte Nanotransistoren unter Verwendung von selektiv aufgewachsenen vertikalen Kohlenstoffnanoröhren .
[8] offenbart ein elektronisches Bauelement mit einer elektrisch leitenden Verbindung aus Carbon-Nanoröhren und Verfahren zu seiner Herstellung.
Der Erfindung liegt das Problem zugrunde, die Integrationsdichte von ausreichend präzise steuerbaren Bauelementen mit einer Nanostruktur zu erhöhen und empfindliche NanoStrukturen so vorzusehen, dass sie vor einer mechanischen Schädigung geschützt sind.
Das Problem wird durch ein vertikal integriertes Bauelement, eine Bauelement-Anordnung und ein Verfahren zum Herstellen eines vertikal integrierten Bauelements mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
Erfindungsgemäß ist ein vertikal integriertes Bauelement mit einer ersten elektrisch leitfähigen Schicht, einer teilweise aus dielektrischem Material ausgebildeten Mittel-Schicht auf der ersten elektrisch leitfähigen Schicht und einer zweiten elektrisch leitfähigen Schicht auf der Mittel-Schicht geschaffen. Ferner ist eine in ein in die Mittel-Schicht eingebrachtes Durchgangsloch integrierte Nanostruktur mit einem ersten, mit der ersten elektrisch leitfähigen Schicht gekoppeltem Endabschnitt und mit einem zweiten, mit der zweiten elektrisch leitfähigen Schicht gekoppelten Endabschnitt bereitgestellt. Die Mittel-Schicht weist zwischen zwei benachbarten dielektrischen Teilschichten eine dritte elektrisch leitfähige Schicht auf, deren Dicke geringer ist als die Dicke von zumindest einer der dielektrischen Teilschichten.
Ferner ist erfindungsgemäß eine Bauelement-Anordnung mit mindestens zwei nebeneinander angeordneten und/oder mit mindestens zwei übereinander angeordneten Bauelementen mit den oben genannten Merkmalen bereitgestellt.
Gemäß dem Verfahren zum Herstellen des vertikal integrierten Bauelements wird eine erste elektrisch leitfähige Schicht ausgebildet, wird eine Mittel-Schicht teilweise aus dielektrischem Material ausgebildet und wird ein Durchgangsloch in die Mittel-Schicht eingebracht. Ferner wird in dem Durchgangsloch eine Nanostruktur mit einem ersten Endabschnitt und einem zweiten Endabschnitt ausgebildet, wobei der erste Endabschnitt mit der ersten elektrisch leitfähigen Schicht gekoppelt wird. Es wird eine zweite elektrisch leitfähige Schicht auf der Mittel-Schicht ausgebildet und mit dem zweiten Endabschnitt der Nanostruktur gekoppelt. Die Mittel-Schicht wird derart ausgebildet, dass zwischen zwei benachbarten dielektrischen Teilschichten eine dritte elektrisch leitfähige Schicht ausgebildet wird, deren Dicke geringer ist als die Dicke von zumindest einer der dielektrischen Teilschichten.
Eine Grundidee der Erfindung ist darin zu sehen, dass mittels der in der Mittelschicht enthaltenen ausreichend dünnen dritten elektrisch leitfähigen Schicht die elektrische Leitfähigkeit eines daran angrenzenden Bereichs der Nanostruktur sicher steuerbar ist. Somit kann das vertikal integrierte Bauelement als Feldeffekttransistor-ähnliches Bauelement betrieben werden, wobei die dritte elektrisch leitfähige Schicht in diesem Fall als Gate-Elektroden-Schicht dient, wohingegen die Nanostruktur anschaulich als Kanal- Bereich dient. Da die dritte elektrisch leitfähige Schicht erfindungsgemäß ausreichend dünn vorgesehen ist, bildet sich bei Anlegen einer elektrischen Spannung an die dritte elektrisch leitfähige Schicht aufgrund eines elektrostatischen Spitzeneffekts in einem angrenzenden Umgebungsbereich der Nanostruktur ein besonders starkes elektrisches Feld aus, mit anderen Worten erfolgt eine Feldkonzentration. Mittels des Feldeffekts ist die elektrische Leitfähigkeit in dem an die dritte elektrisch leitfähige Schicht angrenzenden Bereich der Nanostruktur mit sehr hoher Genauigkeit steuerbar.
Ein weiterer Vorteil ist darin zu sehen, dass die geometrische Lage der dritten elektrisch leitfähigen Schicht innerhalb der Mittel-Schicht mittels eines Abscheideverfahrens, nicht mittels eines lithographischen Verfahrens, vorgebbar ist. Mittels eines Abscheide-Verfahrens
(beispielsweise ALD, "Atomic Layer Deposition") kann die Dicke einer jeweiligen Schicht mit einer Genauigkeit von bis zu einer Atomlage, das heißt bis auf wenige Angström genau eingestellt werden. Die gewünschte Lage und Dicke der dritten elektrisch leitfähigen Schicht innerhalb der Mittelschicht ist somit erfindungsgemäß sehr exakt definierbar. Somit ist bei dem erfindungsgemäßen vertikal integrierten Bauelement in seiner Ausgestaltung als Feldeffekttransistor wahlweise ein sicheres Sperren bzw. ein sicheres Leiten des Kanal-Bereichs des Feldeffekttransistors ermöglicht, wobei der jeweils gewünschte Betriebszustand mittels Anlegens oder Nichtanlegens einer Spannung an die dritte elektrisch leitfähige Schicht einstellbar ist.
Anschaulich ist erfindungsgemäß die Einstellbarkeit der elektrischen Leitfähigkeit der Nanoröhre gegenüber dem Stand der Technik dadurch verbessert, dass eine räumlich exakt definierte Stelle der Nanostruktur mittels eines räumlich lokalisierten elektrischen Feldes einer großen Amplitude beeinflusst wird, statt mit einer wenig spezifischen und Undefinierten Steuerung der Leitfähigkeit von annähernd einer gesamten Nanostruktur, wie gemäß dem Stand der Technik.
Erfindungsgemäß ist es ermöglicht, eine oder mehrere vertikal angeordnete Nanostrukturen, beispielsweise
Kohlenstoffnanoröhren, in einem Durchgangsloch aufzuwachsen.
Ein Vorteil des erfindungsgemäßen vertikal integrierten Bauelements besteht in der Miniaturisierung des Bauelements bis in den Bereich lateraler Nanometer-Abmessungen, da der Oberflächenbedarf eines vertikal integrierten Bauelements prinzipiell nur durch die Querschnittsfläche der Nanostruktur begrenzt ist. Ferner ist erfindungsgemäß die häufig empfindliche Nanostruktur in einer isolierenden und schützenden Matrix aus dem dielektrischen Material der Mittel-Schicht eingebracht. Die räumliche Anordnung von Nanostrukturen unterschiedlicher vertikal integrierter Bauelemente einer erfindungsgemäßen Bauelement-Anordnung ist mittels Vorgebens einer räumlichen Anordnung von Durchgangslöchern realisierbar, in welchen die Nanostrukturen aufgewachsen werden, so dass eine geordnete Anordnung unterschiedlicher Nanostrukturen ermöglicht ist. Ferner ist das Vorhandensein eines kristallinen Substrats entbehrlich.
Das Herstellen von Nanostrukturen, beispielsweise
Kohlenstoffnanoröhren in einem vertikalen Kontaktloch, ist technologisch mit vertretbarem Aufwand realisierbar. Ferner ist die Länge der Nanostruktur, beispielsweise einer Kohlenstoffnanoröhre, mittels Einsteilens der Dicke der Mittel-Schicht justierbar.
Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Vorzugsweise ist zwischen der ersten leitfähigen Schicht und der Nanostruktur Katalysatormaterial zum Katalysieren des Ausbildens der Nanostruktur angeordnet. Indem Katalysatormaterial räumlich definiert abgeschieden wird, kann das Aufwachsen der Nanostruktur räumlich vorgegeben werden. Das Katalysatormaterial kann beispielsweise lokalisiert in dem Durchgangsloch abgeschieden werden, alternativ kann zwischen der ersten elektrisch leitfähigen Schicht und der Mittel-Schicht eine Katalysatormaterial- Schicht ausgebildet werden, oder es kann bei bestimmten Anwendungen die erste leitfähige Schicht aus einem solchen Material hergestellt werden, dass die erste elektrisch leitfähige Schicht als Katalysator zum Katalysieren des Ausbildens der Nanostruktur verwendet werden kann. Die erste elektrisch leitfähige Schicht kann aus Eisen-Material hergestellt sein, und daher als Katalysator zum Aufwachsen von Kohlenstoffnanoröhren verwendet werden, da
Kohlenstoffnanoröhren besonders gut auf Eisen-Material aufwachsen.
Bei dem Bauelement kann die dritte elektrisch leitfähige Schicht die Nanostruktur in einem Umgebungsbereich des ersten oder des zweiten Endabschnitts umgeben. Die dritte leitfähige Schicht kann funktioneil in eine erste und in eine zweite Teilschicht aufgesplittet werden, wobei die erste Teilschicht im Bereich der ersten leitfähigen Schicht und die zweite Teilschicht im Bereich der zweiten leitfähigen Schicht lokalisiert ist. Mit Hilfe dieser aufgesplitteten dritten leitfähigen Schicht ist es möglich, an beiden Endkontakten der Nanostruktur eine optimale Gate-Steuerung der in diesen Bereichen ausgebildeten Schottky-Barrieren auszuüben.
Indem die dritte elektrisch leitfähige Schicht die Nanostruktur in einem Umgebungsbereich von einem der Endabschnitte der Nanostruktur, an dem diese an die erste oder die zweite elektrisch leitfähige Schicht angrenzt, umgeben ist, ist eine zusätzliche Verbesserung der
Steuerbarkeit der elektrischen Leitfähigkeit der Nanoröhre realisiert. Anschaulich ist zwischen der ersten elektrisch leitfähigen Schicht und dem ersten Endabschnitt der Nanostruktur sowie zwischen der zweiten elektrisch leitfähigen Schicht und dem zweiten Endabschnitt der Nanostruktur jeweils eine Schottky-Barriere gebildet, die auf die elektrische Leitfähigkeit der Nanostruktur in Abhängigkeit von einem möglicherweise angelegten elektrischen Feld besonders sensitiv ist und die sehr stark räumlich lokalisiert ist. Wird die dritte elektrisch leitfähige Schicht nahe des ersten oder des zweiten Endabschnitts ausgebildet, so kann mittels Anlegens einer elektrischen Spannung an die dritte elektrisch leitfähige Schicht die elektrische Leitfähigkeit der Nanostruktur besonders empfindlich eingestellt werden.
Die Dicke der dritten elektrisch leitfähigen Schicht kann geringer, vorzugsweise wesentlich geringer, sein als die Dicke von beiden dielektrischen Teilschichten. Vorzugsweise ist das Dickenverhältnis zwischen der ersten bzw. der zweiten dielektrischen Teilschicht einerseits und der dritten elektrisch leitfähigen Schicht mindestens drei, weiter vorzugsweise mindestens fünf, und noch weiter vorzugsweise mindestens zehn. Das erfindungsgemäße Bauelement kann ferner als Feldeffekttransistor ausgebildet sein, bei welchem Bauelement der erste Endabschnitt der Nanostruktur als erster Source-/ Drain-Bereich und der zweite Endabschnitt der Nanostruktur als zweiter Source-/Drain-Bereich dient und bei welchem Bauelement in der dritten elektrisch leitfähigen Schicht, die als Gate-Elektrode des Feldeffekttransistors dient, entlang des in die dritte elektrisch leitfähige Schicht eingebrachten Durchgangslochs eine Ringstruktur aus einem elektrisch isolierenden Material als Gate-isolierender Bereich des Feldeffekttransistors angeordnet ist. Anschaulich kann in diesem Fall die elektrische Leitfähigkeit der Nanostruktur mittels Anlegens eines geeigneten elektrischen Potentials an die dritte elektrisch leitfähige Schicht gesteuert werden, da ein derartiges elektrisches Potential die elektrische Leitfähigkeit der Nanoröhre aufgrund des Feldeffekts charakteristisch beeinflusst, welche somit in diesem Bereich als Kanal-Bereich eines Feldeffekttransistors verwendet werden kann. Das infolge des elektrischen Potentials der dritten elektrisch leitfähigen Schicht erzeugte elektrische Feld greift aufgrund der ringartigen Struktur der Gate-isolierenden Schicht ausreichend gut auf die Nanostruktur über, was auf das allseitige Umschließen der mittels der Gate-isolierenden Schicht elektrisch isolierten Gate-Elektrode zurückzuführen ist.
Ferner kann die Mittel-Schicht eine zusätzliche elektrisch leitfähige Schicht aufweisen, welche mindestens eine zusätzliche elektrisch leitfähige Schicht als zusätzliche Gate-Elektrode des Feldeffekttransistors dient, wobei entlang des in der zusätzlichen elektrisch leitfähigen Schicht eingebrachten Durchgangslochs eine zusätzliche Ringstruktur aus einem elektrisch isolierenden Material als zusätzlicher Gate-isolierender Bereich des Feldeffekttransistors angeordnet ist.
Mit anderen Worten kann das als Feldeffekttransistor ausgestaltete Bauelement einen zusätzlichen oder mehrere zusätzliche Gate-Anschlüsse aufweisen, wodurch die Steuerbarkeit des elektrischen Widerstands der Nanostruktur weiter verbessert ist. Die Möglichkeit des Vorsehens zusätzlicher elektrisch leitfähiger Mittel-Schichten als zusätzliche Gate-Anschlüsse beruht wesentlich auf der Tatsache, dass die elektrisch leitfähige Schicht oder Schichten in der Mittel-Schicht ausreichend dünn sind. Ferner kann das erfindungsgemäße Bauelement einen zusätzlichen Feldeffekttransistor, welcher über dem Feldeffekttransistor angeordnet ist, aufweisen.
Dies bedeutet, dass mehrere Feldeffekttransistoren in der beschriebenen Weise übereinander angeordnet werden können, und dies in im Prinzip beliebig vielen Schichten. Dadurch erhält man eine vertikale Stapelschicht von Feldeffekttransistoren, wodurch komplexere Schaltungen wie beispielsweise Logikgatter in vertikaler Integration ausgebildet werden können. Es ist anzumerken, dass die Verdrahtung des erfindungsgemäßen Bauelements in mehreren übereinander angeordneten Schichten nicht auf die Anwendung eines Feldeffekttransistors beschränkt ist. Es können Bauelemente gemäß unterschiedlichen Ausgestaltungen der Erfindung übereinander angeordnet werden, um komplexere Schaltkreise aufzubauen. Dadurch ist eine dreidimensionale Anordnung der Bauelemente realisiert und die Integrationsdichte von Bauelementen, bezogen auf die Oberfläche eines Substrats erhöht.
Hinsichtlich der Ausgestaltung des erfindungsgemäßen Bauelements als Feldeffekttransistor ist ferner anzumerken, dass kritische Parameter, wie beispielsweise die Gate-Länge eines derartigen Feldeffekttransistors erfindungsgemäß nicht mittels eines Strukturierungs-, sondern mittels eines Abscheideprozesses definiert werden. Mit einem Abscheideprozess ist eine wesentlich höhere strukturelle Genauigkeit erreichbar als mit einem Strukturierungsprozess . Beispielsweise kann unter Verwendung des ALD-Verfahrens
("atomic layer deposition") die Dicke einer abgeschiedenen Schicht bis auf die Dimension einer Atomlage, d.h. bis auf wenige Angström Genauigkeit, eingestellt werden. Der Feldeffekttransistor und der zusätzliche
Feldeffekttransistor des erfindungsgemäßen Bauelements können miteinander als Inverter-Schaltkreis verschaltet sein.
In einem solchen Fall sind der Feldeffekttransistor und der zusätzliche Feldeffekttransistor als Transistoren mit unterschiedlichem Leitungstyp ausgebildet, beispielsweise der Feldeffekttransistor als Transistor des p-Leitungstyps und der zusätzliche Feldeffekttransistor als Transistor des n- Leitungstyps oder vice versa.
Die erste und/oder die zweite elektrisch leitfähige Schicht des Bauelements kann Tantal, Tantalnitrid (TaN) , Titan, Titannitrid (TiN) , Molybdän (Mo) , Aluminium (AI) und/oder ein ferromagnetisches Material aufweisen, bzw. kann ein beliebiger Schichtstapel aus einer Kombination der angegebenen Materialien sein
Insbesondere ist zu betonen, dass bei einer Ausgestaltung der ersten und/oder der zweiten elektrisch leitfähigen Schicht aus ferromagnetischem Material wie beispielsweise Eisen, Kobalt oder Nickel bzw. aus einer geeigneten ferromagnetisehen Legierung, insbesondere aus einem hartmagnetischen oder einem weichmagnetischen Material, das Bauelement für Anwendungen in der "Spintronic" verwendet werden kann. In dem technologischen Gebiet der Spintronic wird die Halbleitertechnologie mit magnetischen Effekten kombiniert. Mit anderen Worten werden bei der Spintronic neben der Elektronenladung beim Stromtransport zusätzlich oder alternativ der Spin des Elektrons verwendet. Anwendungen in der Spintronic sind erfindungsgemäß besonders dann vorteilhaft, wenn die Nanostruktur als Kohlenstoffnanoröhre ausgestaltet ist, da der Ladungstransport durch eine Kohlenstoffnanoröhre über ausreichend große Dimensionen Spin- erhaltend ist, d.h. ohne einen Spin-Flip erfolgt. Als mögliches Anwendungsgebiet des erfindungsgemäßen Bauelements mit ferromagnetischen ersten und zweiten elektrisch leitfähigen Schichten kommt beispielsweise eine MRAM- Speicherzelle ("magnetic random access emory") in Betracht. Zu diesem Zweck ist es oft vorteilhaft, entweder die erste oder die zweite elektrisch leitfähige Schicht aus einem hartmagnetischem ferromagnetischem Material und die jeweils andere Schicht aus einem weichmagnetischem ferromagnetischem Material auszubilden.
In der Ausgestaltung des erfindungsgemäßen vertikal integrierten Bauelements als Feldeffekttransistor kann dieser beispielsweise als Schalttransistor einer DRAM-Speicherzelle eingerichtet sein, wobei dann ein weiterer Stapelkondensator auszubilden ist. Auch ist eine Speicherzelle realisierbar, bei der die Gate-isolierende Schicht des
Feldeffekttransistors als Ladungsspeicherschicht (z.B. als ONO-Schicht) ausgeführt ist, wobei das Einspeichern und Löschen von Information in diesem Fall mittels Injizierens von Elektronen oder Löchern in die Ladungsspeicherschicht erfolgt.
Vorzugsweise weist die dritte und/oder die zusätzliche elektrisch leitfähige Schicht Polysiliziu , Tantal , Titan, Niob und/oder Aluminium auf .
Das dielektrische Material der Mittel-Schicht kann eines oder eine Kombination der Materialien Siliziumdioxid (Si02) , Siliziumnitrid (Si3N4) oder mit Kalium-Ionen dotiertes Siliziumdioxid sein.
Mit Kalium-Ionen dotiertes Siliziumdioxid weist insbesondere den Vorteil auf, das Kalium-Ionen aus einer derartigen dielektrischen Schicht mittels Erwärmens ausgetrieben werden können und daher als Dotierstoff eines umgebenden Materials dienen können. Die Nanostruktur kann eine Nanoröhre, ein Bündel von Nanoröhren oder ein Nanostäbchen (auch Nanodraht genannt) sein.
Insbesondere kann die Nanostruktur halbleitend sein.
Insbesondere kann das Nanostäbchen Silizium, Germanium, Indiumphosphid, Galliumnitrid, Galliumarsenid, Zirkoniumoxid und/oder ein Metall aufweisen.
Die Nanoröhre kann eine Kohlenstoffnanoröhre, eine Kohlenstoff-Bor-Nanoröhre, eine Kohlenstoff-Stickstoff- Nanoröhre, eine Kohlenstoff-Bor-Stickstoff-Nanoröhre, eine Wolframsulfid-Nanoröhre oder eine Chalkogenid-Nanoröhre sein.
In dem Fall, in dem die Nanostruktur eine
Kohlenstoffnanoröhre ist, kann als Katalysatormaterial Eisen, Kobalt und/oder Nickel verwendet werden. In einem Fall, in dem die Nanostruktur ein Galliu arsenid-Nanostäbchen ist, wird als Katalysatormaterial vorzugsweise Gold verwendet.
Derjenige Teilbereich des Durchgangslochs, der von der Nanostruktur frei ist, kann zumindest teilweise mit einer elektrisch isolierenden Abstandshalter-Struktur gefüllt sein.
In einem solchen Fall ist sichergestellt, dass die Nanostruktur in dem Durchgangsloch vor einer mechanischen oder elektrischen Schädigung geschützt ist.
Das Bauelement kann ausschließlich aus dielektrischem Material, metallischem Material und dem Material der Nanostruktur gebildet sein. Ferner kann das Bauelement auf und/oder in einem Substrat aus polykristallinem oder amorphem Material gebildet sein.
Mit anderen Worten kann das erfindungsgemäße Bauelement nur aus elektrisch leitfähigem Material, dielektrischem Material und Material der Nanostruktur (vorzugsweise eine Kohlenstoffnanoröhre) bestehen. In diesem Fall kann das Bauelement ohne kostenintensive halbleitertechnologische Verfahren hergestellt werden. Ein weiterer wichtiger Vorteil in diesem Zusammenhang ist, dass ein polykristallines oder amorphes Material, das heißt ein nicht-einkristallines Material als Substrat verwendet werden kann, um das Bauelement herzustellen. Somit ist bei der Herstellung des Bauelements ein teures, einkristallines Substrat
(beispielsweise ein Silizium-Wafer) vermieden. Es kann erfindungsgemäß im Prinzip ein beliebiges Ausgangs-Substrat verwendet werden (z.B. Glas).
Es ist anzumerken, dass die Ausgestaltungen, die oben bezugnehmend auf das erfindungsgemäße Bauelement beschrieben sind, auch für die erfindungsgemäße Bauelement-Anordnung bzw. für das Verfahren zum Herstellen eines vertikal integrierten Bauelements gelten.
Ferner kann bei dem Verfahren zum Herstellen eines vertikal integrierten Bauelements auf einer, optional bereits strukturierten, elektrisch leitfähigen Schicht (insbesondere einer Metall-Schicht, beispielsweise eine Tantal-, Tantalnitrid-, Titan- oder Titannitrid-Schicht) die Mittel- Schicht, welche dielektrische Teilschichten und zusätzliche leitfähige Schichten (beispielsweise aus Polysilizium, Tantal, Titan, Niob, Aluminium) aufweisen kann, abgeschieden werden. Unter Verwendung eines Lithographie- und eines Ätzverfahrens kann dann ein vertikales Durchgangsloch mit einem typischen Durchmesser zwischen 0.4nm und lOOnm und mit einer typischen Länge von zwischen O.Olμm und 3μm in die Mittel-Schicht eingebracht werden kann. Bei diesem Verfahrensschritt werden die dielektrischen und elektrisch leitfähigen Teilschichten der Mittel-Schicht strukturiert. Es ist anzumerken, dass die laterale Ausdehnung des Durchgangslochs weiter verringert werden kann, indem die Maske sublithographisch verengt wird. Die mit dem Durchgangsloch durchsetzte dritte elektrisch leitfähige Schicht wird im Weiteren entlang des Umfang des Durchgangslochs oxidiert, beispielsweise kann eine aus Polysilizium-Material hergestellte dritte elektrisch leitfähige Schicht oxidiert werden, so dass elektrisch isolierendes Siliziumdioxid-Material in einem Umgebungsbereich des Durchgangslochs in der dritten elektrisch leitfähigen Schicht ausgebildet wird, welches Siliziumdioxid-Material als Gate-isolierende Schicht verwendbar ist.
Gemäß einer alternativen Ausgestaltung der Erfindung wird eine ringförmige, Gate-isolierende Schicht unter Verwendung des CVD-Verfahrens ("chemical vapour deposition") oder des ALD-Verfahrens ("atomic layer deposition") ausgebildet, indem das Durchgangsloch gleichmäßig mit einer elektrisch isolierenden Wandschicht beschichtet wird. Anschließend kann die Nanostruktur in dem Durchgangsloch ausgebildet werden, beispielsweise wird eine Kohlenstoffnanoröhre auf einem auf der ersten elektrisch leitfähigen Schicht abgeschiedenen Katalysatormaterial aufgewachsen. Das Katalysatormaterial kann entweder als Schicht auf der ersten elektrisch leitfähigen Schicht abgeschieden werden oder kann nach dem Ausbilden der Gate-isolierenden Schicht unter Verwendung des "electroless deposition" -Verfahrens, auf der Oberfläche der ersten elektrisch leitfähigen Schicht in dem Durchgangsloch abgeschieden werden. Nach dem Ausbilden der Nanostruktur kann ein Zwischenbereich zwischen dem Durchgangsloch und der Nanostruktur versiegelt werden, beispielsweise mittels Einbringens von Siliziumdioxid-Material in zumindest einen Teil des Durchgangslochs unter Verwendung eines CVD- oder Spin-On-Verfahrens . Überschüssiges Material kann gegebenenfalls zurückgeätzt werden, um die Nanostruktur wieder freizulegen, und die zweite elektrisch leitfähige Schicht kann auf der Oberfläche der Schichtenfolge ausgebildet und gegebenenfalls strukturiert werden.
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert.
Es zeigen:
Figur 1A eine Querschnittsansicht eines Bauelements gemäß einem ersten Ausführungsbeispiel der Erfindung,
Figur IB eine vergrößerte Querschnittsansicht, aufgenommen entlang der Schnittlinie A-A aus Figur 1A, des in Figur 1A gezeigten Bauelements gemäß dem ersten Ausführungsbeispiel der Erfindung,
Figur 2 eine Querschnittsansicht eines Bauelements gemäß einem zweiten Ausführungsbeispiel der Erfindung,
Figur 3 eine Bauelement-Anordnung gemäß einem ersten Ausführungsbeispiel der Erfindung,
Figur 4A eine Querschnittsansicht einer Bauelement-Anordnung gemäß einem zweiten Ausführungsbeispiel der Erfindung,
Figur 4B einen Ersatzschaltkreis der in Figur 4A gezeigten Bauelement-Anordnung gemäß dem zweiten Ausführungsbeispiel der Erfindung,
Figur 5 eine Querschnittsansicht eines Bauelements gemäß einem dritten Ausführungsbeispiel der Erfindung.
Gleiche oder ähnliche Komponenten in unterschiedlichen Figuren sind mit gleichen Bezugsziffern versehen. Im Weiteren wird bezugnehmend auf Fig.lA, Fig.lB ein vertikal integriertes Bauelement 100 gemäß einem ersten Ausführungsbeispiel der Erfindung beschrieben.
Das in Fig.lA gezeigte vertikal integrierte Bauelement 100 hat eine erste elektrisch leitfähige Schicht 101, eine teilweise aus dielektrischem Material ausgebildete Mittel- Schicht 102 auf der ersten elektrisch leitfähigen Schicht 101 und eine zweite elektrisch leitfähige Schicht 103 auf der Mittel-Schicht 102. Ferner ist eine in ein in die Mittel- Schicht 102 eingebrachtes Durchgangsloch 108 integrierte Kohlenstoffnanoröhre 104 vorgesehen, die einen ersten, mit der elektrisch leitfähigen Schicht 101 gekoppelten Endabschnitt 104a und einen zweiten, mit der zweiten elektrisch leitfähigen Schicht 103 gekoppelten Endabschnitt 104b aufweist.
Zwischen der ersten leitfähigen Schicht 101 und der Kohlenstoffnanoröhre 104 ist Katalysatormaterial 107 zum Katalysieren des Ausbildens der Kohlenstoffnanoröhre 104 angeordnet .
Die Mittel-Schicht 102 ist in zwei übereinander angeordnete dielektrische Teilschichten 102a, 102b aufgeteilt. Zwischen der ersten Mittel-Teilschicht 102a und der zweiten Mittel- Teilschicht 102b ist eine dritte elektrisch leitfähige Schicht 105 angeordnet, deren Dicke wesentlich geringer ist als die Dicke von beiden dielektrischen Teilschichten 102a, 102b.
Die erste elektrisch leitfähige Schicht 101 und die zweite elektrisch leitfähige Schicht 103 sind aus Tantalnitrid hergestellt, die dritte elektrisch leitfähige Schicht 105 ist aus Polysilizium hergestellt, das dielektrische Material der Mittel-Schicht 102 ist Siliziumdioxid oder Kalium-Ionen aufweisendes Siliziumdioxid. Bei dem vertikal integrierten Bauelement 100 ist die Nanostruktur eine Kohlenstoffnanoröhre 104 und das Katalysatormaterial 107 ist eine Legierung aus Eisen, Kobalt und Nickel. Es ist bekannt, dass diese Materialkombination eine vorteilhafte katalytische Wirkung auf das Ausbilden einer Kohlenstoffnanoröhre hat.
Das vertikal integrierte Bauelement 100 ist als Feldeffekttransistor ausgebildet, bei welchem Bauelement 100 der erste Endabschnitt 104a der Kohlenstoffnanoröhre 104 als erster Source-/Drain-Bereich und der zweite Endabschnitt 104b der Kohlenstoffnanoröhre 104 als zweiter Source-/Drain- Bereich dient, und wobei in der dritten elektrisch leitfähigen Schicht 105, die als Gate-Elektrode des Feldeffekttransistors dient, entlang des darin eingebrachten Durchgangslochs 108 eine Ringstruktur 106 aus einem elektrisch isolierenden Material als Gate-isolierender Bereich des Feldtransistors angeordnet ist .
Das in Fig.lA gezeigte vertikal integrierte Bauelement 100 erfüllt die Funktionalität eines Feldeffekttransistors. Die Leitfähigkeit der Kohlenstoffnanoröhre 104 kann charakteristisch beeinflusst werden, indem an die dritte elektrisch leitfähige Schicht 105, welche die Funktionalität einer Gate-Elektrode aufweist, eine geeignete elektrische Spannung angelegt wird. Mittels einer solchen elektrischen
Spannung kann die Leitfähigkeit der Kohlenstoffnanoröhre 104 in einem räumlich scharf definierten Mitten-Bereich 104c charakteristisch beeinflusst werden. Der Mitten-Bereich 104c fungiert anschaulich als Kanal-Bereich.
Da die dritte elektrisch leitfähige Schicht 105 erfindungsgemäß ausreichend dünn vorgesehen ist, bildet sich bei -Anlegen einer elektrischen Spannung an die dritte elektrisch leitfähige Schicht 105 aufgrund eines elektrostatischen Spitzeneffekts in einem angrenzenden
Umgebungsbereich der Kohlenstoffnanoröhre 104 ein besonders starkes elektrisches Feld aus. Mittels des Feldeffekts ist die elektrische Leitfähigkeit der Kohlenstoff anoröhre 104 in dem an die dritte elektrisch leitfähige Schicht 105 angrenzenden Mitten-Bereich 104c sehr genau steuerbar.
In Fig.lB ist eine vergrößerte Querschnittsansicht, aufgenommen entlang der Schnittlinie A-A aus Fig.lA, des vertikal integrierten Bauelements 100 aus Fig.lA gezeigt.
Aus Fig.lB ist ersichtlich, dass in dem Durchgangsloch 108 die Kohlenstoffnanoröhre 104 enthalten ist. Die halbleitende Kohlenstoffnanoröhre 104 ist mittels der elektrisch isolierenden Ringstruktur 106 von der dritten elektrisch leitfähigen Schicht 105 entkoppelt. Die Stärke eines elektrischen Stromflusses zwischen den als Source- /Drain- Anschlüssen fungierenden ersten und zweiten elektrisch leitfähigen Schichten 101, 103 ist davon abhängig, ob an die Gate-Elektrode 105 eine elektrische Spannung angelegt ist oder nicht. Daher erfüllt das vertikal integrierte Bauelement 100 die Funktion eines Feldeffekttransistors.
Im Weiteren wird ein Verfahren zum Herstellen des vertikal integrierten Bauelements 100 gemäß einem bevorzugten Ausführungsbeispiel der Erfindung beschrieben (nicht gezeigt in den Figuren) .
Zunächst wird die erste elektrisch leitfähige Schicht 101 mittels Aufbringens von Titannitrid, beispielsweise unter Verwendung eines CVD-Ver ahrens ("chemical vapour deposition") ausgebildet. In einem nächsten Teilschritt wird eine erste Mittel-Teilschicht 102a mittels Abscheidens von Siliziumdioxid-Material ausgebildet. Auf der ersten Mittel- Teilschicht 102a wird die dritte elektrisch leitfähige Schicht 105 mittels Abscheidens von Polysilizium-Material ausgebildet. Dies kann wieder unter Verwendung eines CVD- Verfahrens erfolgen. Auf der dritten elektrisch leitfähigen Schicht 105 wird die zweite Mittel-Teilschicht 102b mittels Absetzens von Siliziumdioxid ausgebildet. Sowohl das Siliziumdioxid-Material der ersten Mittel-Teilschicht 102a als auch das Siliziumdioxid-Material der zweiten Mittel- Teilschicht 102b kann gemäß einem modifizierten TEOS-
Verfahren ( "Tetra-Ethyl-Ortho-Silicat" ) ausgebildet werden, derart, dass die Mittel-Teilschichten 102a, 102b jeweils Kalium-Dotieratome aufweisen können. Mittels Durchführens der zuvor beschriebenen Verfahrensschritte wird die zumindest teilweise auf dielektrischem Material ausgebildete Mittel- Schicht 102 ausgebildet. In die Mittel-Schicht 102 wird das Durchgangsloch 108 eingebracht. Dies erfolgt unter Verwendung eines Lithographie- und eines Ätz-Verf hrens . Das Ätz- Verfahren ist vorzugsweise derart gewählt (insbesondere mittels Vorgebens des Ätzmittels) , dass der Ätzvorgang an der elektrisch leitfähigen Schicht 101 stoppt. Mittels thermischen Oxidierens der dritten elektrisch leitfähigen Schicht 105 aus Polysilizium-Material wird die elektrisch isolierende Ringstruktur 106 aus Siliziumdioxid ausgebildet. Diese wird mit einer Dicke ausgebildet, die einer typischen Dicke einer Gateoxid-Schicht in einem MOSFET entspricht, beispielsweise lOnm. In einem weiteren Verfahrensschritt wird das Katalysatormaterial 107 aus Eisen, Kobalt und Nickel in dem Durchgangsloch 108 und auf der ersten elektrisch leitfähigen Schicht 101 abgeschieden. Dies kann unter Verwendung eines Aufdampf-, Sputter-, electro- oder electroless-deposition-Verfahrens realisiert werden. Gemäß dem "electroless-deposition" -Verfahren wird ein leitfähiges Material autokatalytisch aus einer das abzuscheidende Material aufweisenden Lösung ohne Anlegen eines elektrischen Stromes auf bestimmten Oberflächen-Bereichen einer Schichtenfolge abgeschieden. Anschließend wird die Kohlenstoffnanoröhre 104 in dem Durchgangsloch 108 aufgewachsen, wobei der erste Endabschnitt 104a mit der ersten leitfähigen Struktur 101 gekoppelt wird. Das Ausbilden einer Kohlenstoffnanoröhre erfolgt unter Verwendung eines CVD-Verf hrens, bei dem einMethan/Wasserstoffgemisch als Kohlenstoffquelle in die Verfahrenskammer eingeleitet wird. Auf diese Weise entsteht häufig eine p-dotierte Kohlenstoffnanoröhre 104. Wahlweise können mittels Temperns die eventuell eingebrachten Kaliumionen aus der ersten
Mittel-Teilschicht 102a und der zweiten Mittel-Teilschicht 102b ausgetrieben werden, diese Kalium-Ionen diffundieren in die zuvor p-dotierte Kohlenstoffnanoröhre 104 ein und wirken als n-Dotierstoff . Dadurch wird die zunächst p-dotierte Kohlenstoffnanoröhre 104 in eine Kohlenstoffnanoröhre 104 des n-Leitungstyps umgewandelt. Ferner wird die zweite elektrisch leitfähige Schicht 103 auf der Mittel-Schicht 102 ausgebildet und mit dem zweiten Endabschnitt 104b der Kohlenstoffnanoröhre 104 gekoppelt, wodurch das in Fig.lA, Fig.lB gezeigte vertikal integrierte Bauelement 100 erhalten wird.
Im Weiteren wird bezugnehmend auf Fig.2 ein als Feldeffekttransitor ausgestaltetes, vertikal integriertes Bauelement 200 beschrieben. Im Weiteren werden lediglich die Unterschiede zwischen dem vertikal integrierten Bauelement 200 und dem vertikal integrierten Bauelement 100 beschrieben.
Der Unterschied zwischen dem vertikal integrierten Bauelement 200 und dem vertikal integrierten Bauelement 100 ist, dass im
Fall des vertikal integrierten Bauelements 200 die elektrisch isolierende Ringstruktur 106 aus Fig.lA nicht vorgesehen ist.
Stattdessen ist das Durchgangsloch 108 des vertikal integrierten Bauelements 200 mit einer durchgehenden elektrisch isolierenden Randbeschichtung 201 versehen, welche die Funktionalität einer Gate-isolierenden Schicht wahrnimmt.
Mit anderen Worten erfüllt das vertikal integrierte
Bauelement 200 aus Fig.2 die Funktion eines
Feldeffekttransistors, wobei die Leitfähigkeit der Kohlenstoffnanoröhre 104 mittels Anlegens einer elektrischen
Spannung an die dritte elektrisch leitfähige Schicht 105 gesteuert wird. Dies erfolgt unter Verwendung des Feldeffekts, für den ein den Mitten-Bereich 104c der Kohlenstoffnanoröhre 104 umgebender Teilbereich der elektrisch isolierenden Randbeschichtung 201 wesentlich ist.
Um das vertikal integrierte Bauelement 200 herzustellen, wird abweichend von dem Herstellungsverfahren zum Herstellen des vertikal integrierten Bauelements 100 vor dem Aufwachsen der Kohlenstoffnanoröhre 104 in dem Durchgangsloch 108 das Durchgangsloch 108 unter Verwendung des CVD-Verfahrens gleichmäßig mit einem elektrisch isolierenden Material beschichtet, wodurch die elektrisch isolierende Randbeschichtung 201 ausgebildet wird. Diese kann zusätzlich die Funktion eines Abstandshalters bzw. einer Führung für die Kohlenstoffnanoröhre 104 erfüllen.
Im Weiteren wird bezugnehmend auf Fig.3 eine Bauelement- Anordnung 300 gemäß einem ersten Ausführungsbeispiel der Erfindung beschrieben.
Wie in Fig.3 gezeigt, weist die Bauelement-Anordnung 300 zwei übereinander angeordnete Bauelemente auf , von denen j edes ähnlich wie das vertikal integrierte Bauelement 100 ausgebildet ist . Anschaulich weist die Bauelement-Anordnung 300 einen Feldeffekttransistor, gebildet von dem vertikal integrierten Bauelement 100 , auf , welcher über einem anderen Feldeffekttransistor angeordnet ist .
Der zusätzliche Feldeffekttransistor, der unterhalb des vertikal integrierten Bauelements 100 angeordnet ist, weist eine gemeinsame elektrisch leitfähige Schicht 301 gemeinsam mit dem vertikal integrierten Bauelement 100 auf , mit anderen Worten ist bei der Bauelement-Anordnung 300 die erste elektrisch leitfähige Schicht 101 aus Fig . lA und die obere elektrisch leitfähige Schicht des darunterliegenden
Feldeffekttransistors als gemeinsame Schicht ausgebildet . Der in der Bauelement-Anordnung 300 verglichen mit dem vertikal integrierten Bauelement 100 zusätzlich vorgesehene Feldeffekttransistor weist eine zusätzliche erste elektrisch leitfähige Schicht 303 auf, auf der eine zusätzliche Mittel- Schicht 302 ausgebildet ist. Diese ist aus einer ersten Mittel-Teilschicht 302a, einer zweiten Mittel-Teilschicht 302b und einer zusätzlichen dritten elektrisch leitfähigen Schicht 305 gebildet, die zwischen den Mittel-Teilschichten 302a, 302b angeordnet ist. Die erste Mittel-Teilschicht 302a und die zweite Mittel-Teilschicht 302b der zusätzlichen Mittel-Schicht 302 sind aus Siliziumdioxid-Material hergestellt. Die zusätzliche dritte elektrisch leitfähige Schicht 305 ist ausgebildet wie die elektrisch leitfähige Schicht 105. Ferner ist von einem zusätzlichen Durchgangsloch 308 des gemäß Fig.3 unteren Bereichs der Bauelement-Anordnung 300 in einem Bereich, in dem das Durchgangsloch 308 die zusätzliche dritte elektrisch leitfähige Schicht 305 durchstößt, eine zusätzliche elektrisch isolierende Ringstruktur 306 angeordnet. Auf zusätzlichem Katalysatormaterial 307 ist eine zusätzliche Kohlenstoffnanoröhre 304 aufgewachsen, deren gemäß Fig.3 unterer Endabschnitt 304a mit dem zusätzlichen Katalysatormaterial 307 gekoppelt ist, und deren oberer Endabschnitt 304b mit der gemeinsamen elektrisch leitfähigen Schicht 301 gekoppelt ist.
Anschaulich ist die Nanostruktur bei der Bauelement-Anordnung 300 aus der Kohlenstoffnanoröhre 104 und der zusätzlichen Kohlenstoffnanoröhre 304 gebildet. Teilbereiche der
Nanostruktur, nämlich die Kohlenstoffnanoröhre 104 einerseits und die zusätzliche Kohlenstoffnanoröhre 304 andererseits, weisen eine unterschiedliche elektrische Leitfähigkeit auf. Die Kohlenstoffnanoröhre 104 der Nanostruktur ist (wie oben beschrieben) mit Ladungsträgern des n-Leitungstyps dotiert, und die zusätzliche Kohlenstoffnanoröhre 304 der Nanostruktur ist mit Ladungsträgern des p-Leitungstyps dotiert. Die unterschiedliche Dotierung der Kohlenstoffnanoröhren 104, 304 beruht darauf, dass die Kohlenstoffnanoröhre 104 von mit Kalium-Ionen dotiertem Siliziumdioxid-Material 102a, 102b umgeben ist, wohingegen die zusätzliche Kohlenstoffnanoröhre 304 von reinem Siliziumdioxid-Material 302a, 302b umgeben ist. Beim Tempern der Schichtenfolge wird das Kalium-Material aus den Schichten 102a, 102b ausgetrieben und diffundiert in die Kohlenstoffnanoröhre 104 ein, die dadurch n-dotiert wird. Bei der Kohlenstoff anoröhre 304 erfolgt eine solche
Umdotierung nicht, da das sie umgebende Material 302a, 302b von Kalium-Dotierstoff frei ist. Dadurch verbleibt die zusätzliche Kohlenstoffnanoröhre 304 in dem p-dotierten Zustand, in welchem sie bei dem CVD-Aufwachsen erhalten wurde. Anders ausgedrückt erfüllt der gemäß Fig.3 obere Feldeffekttransistor der Bauelement-Anordnung 300 die Funktionalität eines n-MOSFETs, wohingegen der gemäß Fig.3 untere Feldeffekttransistor der Bauelement-Anordnung 300 die Funktionalität eines p-MOSFETs erfüllt.
Die Bauelement-Anordnung 300 wird hergestellt, indem zunächst der gemäß Fig.3 untere Feldeffekttransistor ausgebildet wird, analog wie oben bezugnehmend auf Fig.lA beschrieben. Abweichend von dem Herstellungsverfahren zum Herstellen des vertikal integrierten Bauelements 100 aus Fig.lA werden allerdings beim Herstellen der Bauelement-Anordnung 300 aus Fig.3 die erste Mittel-Teilschicht 302a und die zweite Mittel-Teilschicht 302b jeweils aus reinem, von Kalium- Dotieratomen freiem Siliziumdioxid hergestellt. Dadurch ist der untere Feldeffekttransistor der Bauelement-Anordnung 300 geschaffen, der die zusätzliche Kohlenstoffnanoröhre 304 des p-Leitungstyps aufweist. Auf dieser Schichtenfolge wird im Weiteren ein vertikal integriertes Bauelement 100, wie es in Fig.lA gezeigt ist, hergestellt. Dabei ist zu beachten, dass die gemeinsame elektrisch leitfähige Schicht 301 sowohl den gemäß Fig.3 oberen Source-/Drain-Anschluss des gemäß Fig.3 unteren Feldeffekttransistors, als auch den gemäß Fig.3 unteren Source-/Drain-Anschluss des gemäß Fig.3 oberen Feldeffekttransistors ausbildet. Sowohl die erste Mittel- Teilschicht 102a als auch die zweite Mittel-Teilschicht 102b wird gemäß dem beschriebenen Ausführungsbeispiel aus mit Kalium-Material dotiertem Siliziumdioxid-Material hergestellt, so dass die bei dem CVD-Herstellungsverfahren als p-dotierte Kohlenstoffnanoröhre erhaltene Kohlenstoffnanoröhre 104 nach dem oben beschriebenen Tempern n-dotiert ist.
Zusammenfassend ist mit der Bauelement-Anordnung 300 ein n- MOS-Transistor auf einem p-MOS-Transistor bereitgestellt, daher kann die Bauelement-Anordnung 300 als CMOS-Bauelement verwendet werden. Bei der CMOS-Technologie ("complementary metal oxide semiconductor") werden wechselweise arbeitende n- Kanal und p-Kanal MOSFETs als Schalter verwendet. CMOS- Bauelemente werden in vielen hochintegrierten Schaltkreisen •verwendet, zum Beispiel sind viele moderne Mikroprozessoren in dieser Technologie aufgebaut.
Im Weiteren wird bezugnehmend auf Fig.4A, Fig.4B eine Bauelement-Anordnung 400 gemäß einem zweiten Ausführungsbeispiel der Erfindung beschrieben.
Bei der Bauelement-Anordnung 400 sind ein p-MOS-Feldeffekt- Tranistor 401, gebildet von der gemäß Fig.4A unteren Schichtenfolge und ein n-MOS-Feldtransistor 402, gebildet von der gemäß Fig.4A oberen Schichtenfolge der Bauelement- Anordnung 400 miteinander als Inverter-Schaltkreis verschaltet .
Im Weiteren wird Aufbau und Funktionalität dieses CMOS- Inverters beschrieben. Wie in Fig.4A gezeigt, ist an die zweite elektrisch leitfähige Schicht 103 des n-MOS-
Feldeffekttransistors 402 das elektrische Massepotential Vss 403 angelegt. Ferner ist an die zusätzliche erste elektrisch leitfähige Schicht 303 des p-MOS-Feldeffekttransistors 401 das elektrische Potential einer VersorgungsSpannung Vdd 404 angelegt. Darüber hinaus sind die dritte elektrisch leitfähige Schicht 105 und die zusätzliche dritte elektrisch leitfähige Schicht 305 mit einem Eingang 405 des CMOS- Inverters gekoppelt. Die gemeinsame elektrisch leitfähige Schicht 301 ist mit einem Ausgang 406 des CMOS-Inverters gekoppelt.
In Fig.4B ist ein Ersatzschaltkreis 410 der Bauelement- Anordnung 400 gezeigt, welche Bauelement-Anordnung 400 als CMOS-Inverter verschaltet ist. Der Eingang 405 ist mit den Gate-Bereichen des p-MOS-Feldeffekttransistors 401 und des n- MOS-Feldeffekttransistors 402 gekoppelt, das heißt mit den als jeweilige Gate-Elektrode fungierenden Komponenten der Bauelement-Anordnung 400, nämlich mit der dritten elektrisch leitfähigen Schicht 105 und mit der zusätzlichen dritten elektrisch leitfähigen Schicht 305. Die zweite elektrisch leitfähige Schicht 103 des n-MOS-Feldeffekttransistors 402 dient als erster Source-/Drain-Anschluss des n-MOS- Feldeffekttransistors 402, und an die erste elektrisch leitfähige Schicht 103 ist daher das elektrische Massepotential Vss 403 angelegt. Ferner ist ein zweiter Source-/Drain-Anschluss des n-MOS-Feldeffekttransistors 402 und ein erster Source-/Drain-Anschluss des p-MOS- Feldeffekttransistors 401 gemeinsam als gemeinsame elektrisch leitfähige Schicht 301 ausgebildet und mit dem Ausgang 406 der als CMOS-Inverter verschalteten Bauelement-Anordnung 410 gekoppelt. Ein zweiter Source-/Drain-Anschluss des p-MOS- Feldeffekttransistors 401 ist von der zusätzlichen elektrisch leitfähigen Schicht 303 gebildet, an welche das elektrische Potential der Versorgungsspannung Vd 404 angelegt ist.
Wird an den Eingang 405 ein elektrisches Potential mit einem logischen Wert "1" angelegt, so ist der n-MOS- Feldeffekttransistors 402 leitend, wohingegen der p-MOS- Feldeffekttransistors 402 nichtleitend ist. Daher ist der Ausgang 406 mit dem elektrischen Massepotential Vss 403 gekoppelt. Daher liegt in diesem Falle an dem Ausgang 406 ein Signal mit einem logischen Wert "0". In einem anderen Fall, in dem an den Eingang 405 ein elektrisches Signal mit einem logischen Wert "0" angelegt wird, ist der n-MOS- Feldeffekttransistors 402 nichtleitend, wohingegen der p-MOS- Feldeffekttransistors 401 leitend ist. Daher ist der Ausgang 406 mit dem elektrischen Potential der VersorgungsSpannung Vdd 404 gekoppelt, so dass an dem Ausgang 406 ein elektrisches Signal mit einem logischen Wert "1" anliegt. Zusammenfassend ist festzustellen, dass gemäß der Funktionalität des CMOS-Inverters an dem Ausgang 406 jeweils das zu dem an dem Eingang 405 bereitgestellten Signal inverse Signal anliegt .
Im Weiteren wird bezugnehmend auf Fig.5 ein vertikal integriertes -Bauelement 500 gemäß einem dritten bevorzugten Ausführungsbeispiel der Erfindung beschrieben.
Ein Unterschied zwischen dem vertikal integrierten Bauelement 500 und dem vertikal integrierten Bauelement 100 besteht darin, dass die Mittel-Schicht anders aufgebaut ist. Die Mitten-Schicht 501 des vertikal integrierten Bauelements 500 weist zusätzlich zu der ersten Mittel-Teilschicht 102a aus Kalium-dotiertem Siliziumdioxid, der zweiten Mittel- Teilschicht 102b aus Kalium-dotiertem Siliziumdioxid, der dritten elektrisch leitfähigen Schicht 105 aus Polysilizium und der elektrisch isolierenden Ringstruktur 106 eine dritte Mittel-Teilschicht 501a aus Siliziumnitrid auf, welche zwischen der dritten elektrisch leitfähigen Schicht 105 und einer vierten elektrisch leitfähigen Schicht 502 angeordnet ist. In einem Grenzbereich zwischen dem Durchgangsloch 108 und der vierten elektrisch leitfähigen Schicht 502 ist eine zusätzliche elektrisch isolierende Ringstruktur 503 angeordnet. Die vierte elektrisch leitfähige Schicht 502 ist aus Polysilizium-Material und die vierte elektrisch isolierende Ringstruktur 503 ist aus Siliziumdioxid-Material hergestellt.
Das vertikal integrierte Bauelement 500 stellt einen Feldeffekttransistor mit zwei Gate-Elektroden 105, 502 dar. Für bestimmte Anwendungen kann ein solcher Feldeffekttransistor mit mehreren Gate-Anschlüssen vorteilhaft sein, um die elektrische Leitfähigkeit der
Kohlenstoffnanoröhre 104 an unterschiedlichen Teilbereichen zu beeinflussen oder an mehreren Teilbereichen gleichzeitig.
Zusammenfassend ist erfindungsgemäß ein vertikal integriertes Bauelement geschaffen, das wahlweise als
Feldeffekttransistor, CMOS-Bauelement, Inverter und Feldeffekttransistor mit mehreren Gate-Elektroden verwendbar ist. Aus diesen Grund-Komponenten sind eine Vielzahl komplexerer Schaltkreise aufbaubar bzw. ausbildbar, beispielsweise Logikgatter und weitere komplexe Schaltkreis- Anordnungen. Die einzelnen Bauelemente der Erfindung können aufgrund der vertikalen Orientierung in beliebiger Weise übereinander ausgebildet werden, und können ferner nebeneinander ausgebildet werden.
In diesem Dokument sind folgende Veröffentlichungen zitiert:
[1] Harris, PJF (1999) "Carbon Nanotubes and Related
Structures - New Materials for the Twenty-first Century.", Cambridge University Press, Cambridge, pp.
1 to 15, 111 to 155
[2] Derycke, V, Martel, R, Appenzeller, J, Avouris, P (2001) "Carbon Nanotube Inter- and Intramolecular Logic Gates", Nanoletters l(9):453-456
[3] Johnson, JC, Yan, H, Schaller, RD, Haber, LH, Saykally, RJ, Yang, P (2001) "Single Nanowire Lasers" J . Phys . Che . B, im Druck, http: //www. cchem.berke1ey. edu/~pdygrp/pub.html
(Online, zitiert am 26. November 2001)
[4] Huang, Y, Duan, X, Cui, Y, Lauhon, LJ, Kim, KH, Lieber,
CM (2001) "Logic Gates and Computation from Assembled Nanowire Building Blocks", Science 294:1313-1317
[5] DE 100 36 897 Cl
[6] US 2002/0001905 AI
[7] Choi, WB, Chu, JU, Jeong, KS, Bae, EJ, Lee, JW, Kim, JJ, Lee, JO (2001) "Ultrahogh-density nanotransistors by using selectively grown vertical carbon nanotubes" Applied Physics Letters, Vol.79, Nr.22, 3696-3698
[8] WO 01/61753 AI Bezugszeichenliste
100 Vertikal integriertes Bauelement
101 erste elektrisch leitfähige Schicht
102 Mittel-Schicht
102a erste Mittel-Teilschicht 102b zweite Mittel-Teilschicht
103 zweite elektrisch leitfähige Schicht
104 Kohlenstoffnanoröhre 104a erster Endabschnitt 104b zweiter Endabschnitt 104c Mitten-Bereich
105 dritte elektrisch leitfähige Schicht
106 elektrisch isolierende Ringstruktur
107 Katalysator-Material
108 Durchgangsloch
200 Vertikal integriertes Bauelement
201 elektrisch isolierende Randbeschichtung 300 Bauelement-Anordnung
301 gemeinsame elektrisch leitfähige Schicht
302 zusätzliche Mittel-Schicht 302a erste Mittel-Teilschicht 302b zweite Mittel-Teilschicht
303 zusätzliche erste elektrisch leitfähige Schicht
304 zusätzliche Kohlenstoffnanoröhre 304a erster Endabschnitt
304b zweiter Endabschnitt 304c Mitten-Bereich
305 zusätzliche* dritte elektrisch leitfähige Schicht
306 zusätzliche elektrisch isolierende Ringstruktur
307 zusätzliches Katalysator-Material
308 Dμrchgangsloch
400 Bauelement-Anordnung
401 p-MOS Feldeffekttransistor
402 n-MOS Feldeffekttransistor
403 elektrisches Massepotential 404 Versorgungsspannung
405 Eingang
406 Ausgang
410 Ersatzschaltbild
500 Vertikal integriertes Bauelement
501 Mitten-Schicht
501a dritte Mittel-Teilschicht
502 vierte elektrisch leitfähige Schicht
503 zusätzliche elektrisch isolierende Ringstruktur

Claims

Patentansprüche:
1. Vertikal integriertes Bauelement
• mit einer ersten elektrisch leitfähigen Schicht; • mit einer teilweise aus dielektrischem Material ausgebildeten Mittel-Schicht auf der ersten elektrisch leitfähigen Schicht;
• mit einer zweiten elektrisch leitfähigen Schicht auf der Mittel-Schicht; • mit einer in ein in die Mittel-Schicht eingebrachtes Durchgangsloch integrierten Nanostruktur mit einem ersten, mit der ersten elektrisch leitfähigen Schicht gekoppelten Endabschnitt und mit einem zweiten, mit der zweiten elektrisch leitfähigen Schicht gekoppelten Endabschnitt;
• wobei die Mittel-Schicht zwischen zwei benachbarten dielektrischen Teilschichten eine dritte elektrisch leitfähige Schicht aufweist, deren Dicke geringer ist als die Dicke von zumindest einer- der dielektrischen Teilschichten.
2. Bauelement nach Anspruch 1, bei dem zwischen der ersten leitfähigen Schicht und der Nanostruktur Katalysatormaterial zum Katalysieren des Ausbildens der Nanostruktur angeordnet ist.
3. Bauelement nach Anspruch 1 oder 2 , bei dem die dritte elektrisch leitfähige Schicht die Nanostruktur in einem Umgebungsbereich des ersten oder des zweiten Endabschnitts umgibt.
4. Bauelement nach einem der Ansprüche 1 bis 3, bei dem die Dicke der dritten elektrisch leitfähigen Schicht geringer ist als die Dicke von beiden dielektrischen Teilschichten.
5. Bauelement nach einem der Ansprüche 1 bis 4,, ausgebildet als Feldeffekttransistor, wobei
• der erste Endabschnitt der Nanostruktur einen ersten Source-/Drain-Bereich und der zweite Endabschnitt der Nanostruktur einen zweiten Source-/Drain-Bereich bildet; • in der dritten elektrisch leitfähigen Schicht, welche die Gate-Elektrode des Feldef ekttransistors bildet, entlang des darin eingebrachten Durchgangslochs eine Ringstruktur aus einem elektrisch isolierenden Material als Gate-isolierender Bereich des Feldeffekttransistors angeordnet ist.
6. Bauelement nach Anspruch 5 , bei dem die Mittel-Schicht eine zusätzliche elektrisch leitfähige Schicht aufweist, welche mindestens eine zusätzliche elektrisch leitfähige Schicht als zusätzliche
Gate-Elektrode des Feldeffekttransistors dient, wobei entlang des in der zusätzlichen elektrisch leitfähigen Schicht eingebrachten Durchgangslochs eine zusätzliche Ringstruktur aus einem elektrisch isolierenden Material- als -zusätzlicher Gate-isolierender Bereich des Feldeffekttransistors angeordnet ist.
7. Bauelement nach Anspruch 5 oder 6 mit einem zusätzlichen Feldeffekttransistor über dem Feldeffekttransistor.
8. Bauelement nach Anspruch 7 , bei dem der Feldeffekttransistor und der zusätzliche Feldeffekttransistor miteinander als Inverter-Schaltkreis verschaltet sind.
9. Bauelement nach einem der Ansprüche 1 bis 8, bei dem die erste und/oder die zweite elektrisch leitfähige Schicht • Tantal
• Tantalnitrid Titan Molybdän Aluminium
Titannitrid und/oder ein ferromagnetisches Material; oder einen Schichtstapel aus diesen Materialien aufweist.
10. Bauelement nach einem der Ansprüche 6 bis 9, bei dem die dritte und/oder die zusätzliche elektrisch leitfähige Schicht
Polysilizium;
Tantal;
Titan; • Niob und/oder
Aluminium aufweist.
11. Bauelement nach einem der Ansprüche* 1 bis -10-, bei dem das dielektrische Material der Mittel-Schicht eines oder eine Kombination der Materialien
• Siliziumdioxid
• Siliziumnitrid oder
• mit Kaliumionen dotiertes Siliziumdioxid aufweist.
12. Bauelement nach einem der Ansprüche 1 bis 11, ' bei dem die Nanostruktur
• eine Nanoröhre • ein Bündel von Nanoröhren oder
• ein Nanostäbchen aufweist.
13. Bauelement nach Anspruch 12 , bei dem das Nanostäbchen
• Silizium Germanium Indiumphosphid Galliumnitrid Galliumarsenid Zirkoniumoxid und/oder ein Metall aufweist.
14. Bauelement nach Anspruch 12 , bei dem die Nanoröhre eine Kohlenstoffnanoröhre eine Kohlenstoff-Bor-Nanoröhre eine Kohlenstoff-Stickstoff-Nanoröhre eine Wolframsulfid-Nanoröhre oder eine • eine Chalkogenid-Nanoröhre ist.
15. Bauelement nach einem der Ansprüche 2 bis 14, bei dem die Nanostruktur eine Kohlenstoffnanoröhre ist- und bei der das Katalysatormaterial
• Eisen
• Kobalt und/oder
• Nickel aufweist.
16. Bauelement nach einem der Ansprüche 2 bis 14, bei dem die Nanostruktur ein Galliumarsenid-Nanostäbchen ist und bei dem das Katalysatormaterial Gold au eist .
17. Bauelement nach einem der Ansprüche 1 bis 16, bei dem der Teilbereich des Durchgangslochs, der von der Nanostruktur frei ist, zumindest teilweise mit einer elektrisch isolierenden Abstandshalter-Struktur gefüllt ist.
18. Bauelement nach einem der Ansprüche 1 bis 17, das ausschließlich aus dielektrischem Material, metallischem Material und dem Material der Nanostruktur gebildet ist.
19. Bauelement nach einem der Ansprüche 1 bis 18, das auf und/oder in einem Substrat aus polykristallinem oder amorphem Material gebildet ist.
20. Bauelement-Anordnung mit mindestens zwei nebeneinander angeordneten und/oder mit mindestens zwei übereinander angeordneten Bauelementen nach einem der Ansprüche 1 bis 19.
21. Verfahren zum Herstellen eines vertikal integrierten
Bauelements, bei dem
• eine erste elektrisch leitfähige Schicht ausgebildet wird;
• eine Mittel-Schicht teilweise aus dielektrischem Material ausgebildet wird;
• ein Durchgangsloch in die Mittel-Schicht eingebracht wird; • eine Nanostruktur mit einem ersten Endabschnitt und mit einem zweiten Endabschnitt in dem Durchgangsloch ausgebildet wird, wobei der erste Endabschnitt mit der ersten elektrisch leitfähigen Schicht gekoppelt wird;
• eine zweite elektrisch leitfähige Schicht auf der Mittel-Schicht ausgebildet und mit dem zweiten
Endabschnitt der Nanostruktur gekoppelt wird;
• die Mittel-Schicht derart ausgebildet wird, dass zwischen zwei benachbarten dielektrischen Teilschichten eine dritte elektrisch leitfähige Schicht ausgebildet wird, deren Dicke geringer ist als die Dicke von zumindest einer der dielektrischen Teilschichten.
PCT/DE2003/003587 2002-10-31 2003-10-29 Vertikal integriertes bauelement, bauelement-anordnung und verfahren zum herstellen eines vertikal integrierten bauelements WO2004040666A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP03778239A EP1556909A1 (de) 2002-10-31 2003-10-29 Vertikal integriertes bauelement, bauelement-anordnung und verfahren zum herstellen eines vertikal integrierten bauelements
US10/533,550 US7709827B2 (en) 2002-10-31 2003-10-29 Vertically integrated field-effect transistor having a nanostructure therein

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10250868A DE10250868B8 (de) 2002-10-31 2002-10-31 Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors
DE10250868.2 2002-10-31

Publications (1)

Publication Number Publication Date
WO2004040666A1 true WO2004040666A1 (de) 2004-05-13

Family

ID=32115051

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/003587 WO2004040666A1 (de) 2002-10-31 2003-10-29 Vertikal integriertes bauelement, bauelement-anordnung und verfahren zum herstellen eines vertikal integrierten bauelements

Country Status (4)

Country Link
US (1) US7709827B2 (de)
EP (1) EP1556909A1 (de)
DE (1) DE10250868B8 (de)
WO (1) WO2004040666A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005022646A1 (de) * 2003-08-21 2005-03-10 Hahn-Meitner-Institut Berlin Gmbh Vertikaler nano-transistor, verfahren zu seiner herstellung und speicheranordnung
WO2005071754A1 (de) * 2004-01-22 2005-08-04 Infineon Technologies Ag Halbleiter-leistungsschalter sowie dafür geeignetes herstellungsverfahren
WO2007064334A1 (en) * 2005-12-02 2007-06-07 Advanced Micro Devices, Inc. Polymer-based transistor devices, methods, and systems
EP2161755A1 (de) * 2008-09-05 2010-03-10 University College Cork-National University of Ireland, Cork Übergangsloser Metalloxid-Halbleitertransistor
US20110220859A1 (en) * 2005-05-09 2011-09-15 Nantero, Inc. Two-Terminal Nanotube Devices And Systems And Methods Of Making Same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006038504A1 (ja) * 2004-10-04 2006-04-13 Matsushita Electric Industrial Co., Ltd. 縦型電界効果トランジスタおよびその製造方法
US7598516B2 (en) * 2005-01-07 2009-10-06 International Business Machines Corporation Self-aligned process for nanotube/nanowire FETs
US9911743B2 (en) * 2005-05-09 2018-03-06 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
EP1804286A1 (de) * 2005-12-27 2007-07-04 Interuniversitair Microelektronica Centrum Halbleitervorrichtung mit einer verlängerten Nanostruktur
DE102006009721B4 (de) * 2006-03-02 2011-08-18 Qimonda AG, 81739 Nanodraht (Nanowire)-Speicherzelle und Verfahren zu deren Herstellung
US8679630B2 (en) * 2006-05-17 2014-03-25 Purdue Research Foundation Vertical carbon nanotube device in nanoporous templates
EP2064744A2 (de) * 2006-09-19 2009-06-03 QuNano AB Anordnung von nanoskalierten feldeffekttransistoren
US9487877B2 (en) * 2007-02-01 2016-11-08 Purdue Research Foundation Contact metallization of carbon nanotubes
KR101377597B1 (ko) * 2007-03-21 2014-03-27 삼성디스플레이 주식회사 트랜지스터 및 그 제조방법
JP4122043B1 (ja) * 2007-04-25 2008-07-23 株式会社クレステック 面放出型電子源および描画装置
US7892956B2 (en) * 2007-09-24 2011-02-22 International Business Machines Corporation Methods of manufacture of vertical nanowire FET devices
WO2009150999A1 (ja) * 2008-06-09 2009-12-17 独立行政法人産業技術総合研究所 ナノワイヤ電界効果トランジスタ及びその作製方法、並びにこれを含む集積回路
US8715981B2 (en) * 2009-01-27 2014-05-06 Purdue Research Foundation Electrochemical biosensor
US8872154B2 (en) * 2009-04-06 2014-10-28 Purdue Research Foundation Field effect transistor fabrication from carbon nanotubes
US8871576B2 (en) 2011-02-28 2014-10-28 International Business Machines Corporation Silicon nanotube MOSFET
US9123780B2 (en) * 2012-12-19 2015-09-01 Invensas Corporation Method and structures for heat dissipating interposers
US10037397B2 (en) 2014-06-23 2018-07-31 Synopsys, Inc. Memory cell including vertical transistors and horizontal nanowire bit lines
US9400862B2 (en) 2014-06-23 2016-07-26 Synopsys, Inc. Cells having transistors and interconnects including nanowires or 2D material strips
US10312229B2 (en) 2016-10-28 2019-06-04 Synopsys, Inc. Memory cells including vertical nanowire transistors
US10217674B1 (en) 2017-12-13 2019-02-26 International Business Machines Corporation Three-dimensional monolithic vertical field effect transistor logic gates
US10325821B1 (en) * 2017-12-13 2019-06-18 International Business Machines Corporation Three-dimensional stacked vertical transport field effect transistor logic gate with buried power bus
US10811322B1 (en) * 2019-04-10 2020-10-20 International Business Machines Corporation Different gate widths for upper and lower transistors in a stacked vertical transport field-effect transistor structure
US11177369B2 (en) 2019-09-25 2021-11-16 International Business Machines Corporation Stacked vertical field effect transistor with self-aligned junctions
CN113113356B (zh) * 2020-01-10 2023-05-05 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法
US11600309B2 (en) * 2020-12-15 2023-03-07 Besang, Inc. 3D memory with 3D sense amplifier

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0452950A2 (de) * 1990-04-20 1991-10-23 Hitachi, Ltd. Halbleiteranordnung mit Verwendung von Whiskern und Verfahren zu seiner Herstellung
US5106778A (en) * 1988-02-02 1992-04-21 Massachusetts Institute Of Technology Vertical transistor device fabricated with semiconductor regrowth
US5612563A (en) * 1992-03-02 1997-03-18 Motorola Inc. Vertically stacked vertical transistors used to form vertical logic gate structures
WO2001057917A2 (en) * 2000-02-07 2001-08-09 Xidex Corporation System and method for fabricating logic devices comprising carbon nanotube transistors
US20020001905A1 (en) * 2000-06-27 2002-01-03 Choi Won-Bong Vertical nano-size transistor using carbon nanotubes and manufacturing method thereof
WO2003026034A1 (de) * 2001-08-27 2003-03-27 Hahn-Meitner-Institut Berlin Gmbh Transistoranordnung und verfahren zu deren herstellung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757029A (en) * 1987-05-04 1988-07-12 Motorola Inc. Method of making vertical field effect transistor with plurality of gate input cnnections
US4903089A (en) * 1988-02-02 1990-02-20 Massachusetts Institute Of Technology Vertical transistor device fabricated with semiconductor regrowth
US5286674A (en) * 1992-03-02 1994-02-15 Motorola, Inc. Method for forming a via structure and semiconductor device having the same
US5398200A (en) * 1992-03-02 1995-03-14 Motorola, Inc. Vertically formed semiconductor random access memory device
US5308782A (en) * 1992-03-02 1994-05-03 Motorola Semiconductor memory device and method of formation
US6127839A (en) * 1998-09-01 2000-10-03 Micron Technology, Inc. Method and apparatus for reducing induced switching transients
US7335603B2 (en) * 2000-02-07 2008-02-26 Vladimir Mancevski System and method for fabricating logic devices comprising carbon nanotube transistors
DE10006964C2 (de) * 2000-02-16 2002-01-31 Infineon Technologies Ag Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
DE10036897C1 (de) * 2000-07-28 2002-01-03 Infineon Technologies Ag Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
JP3731486B2 (ja) * 2001-03-16 2006-01-05 富士ゼロックス株式会社 トランジスタ
US6515325B1 (en) * 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
US6788453B2 (en) * 2002-05-15 2004-09-07 Yissum Research Development Company Of The Hebrew Univeristy Of Jerusalem Method for producing inorganic semiconductor nanocrystalline rods and their use

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5106778A (en) * 1988-02-02 1992-04-21 Massachusetts Institute Of Technology Vertical transistor device fabricated with semiconductor regrowth
EP0452950A2 (de) * 1990-04-20 1991-10-23 Hitachi, Ltd. Halbleiteranordnung mit Verwendung von Whiskern und Verfahren zu seiner Herstellung
US5612563A (en) * 1992-03-02 1997-03-18 Motorola Inc. Vertically stacked vertical transistors used to form vertical logic gate structures
WO2001057917A2 (en) * 2000-02-07 2001-08-09 Xidex Corporation System and method for fabricating logic devices comprising carbon nanotube transistors
US20020001905A1 (en) * 2000-06-27 2002-01-03 Choi Won-Bong Vertical nano-size transistor using carbon nanotubes and manufacturing method thereof
WO2003026034A1 (de) * 2001-08-27 2003-03-27 Hahn-Meitner-Institut Berlin Gmbh Transistoranordnung und verfahren zu deren herstellung

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005022646A1 (de) * 2003-08-21 2005-03-10 Hahn-Meitner-Institut Berlin Gmbh Vertikaler nano-transistor, verfahren zu seiner herstellung und speicheranordnung
WO2005071754A1 (de) * 2004-01-22 2005-08-04 Infineon Technologies Ag Halbleiter-leistungsschalter sowie dafür geeignetes herstellungsverfahren
US8319259B2 (en) 2004-01-22 2012-11-27 Infineon Technologies Ag Semiconductor power switch having nanowires
US20110220859A1 (en) * 2005-05-09 2011-09-15 Nantero, Inc. Two-Terminal Nanotube Devices And Systems And Methods Of Making Same
US9601498B2 (en) * 2005-05-09 2017-03-21 Nantero Inc. Two-terminal nanotube devices and systems and methods of making same
WO2007064334A1 (en) * 2005-12-02 2007-06-07 Advanced Micro Devices, Inc. Polymer-based transistor devices, methods, and systems
EP2161755A1 (de) * 2008-09-05 2010-03-10 University College Cork-National University of Ireland, Cork Übergangsloser Metalloxid-Halbleitertransistor
WO2010025938A1 (en) * 2008-09-05 2010-03-11 University College Cork, National University Of Ireland Junctionless metal-oxide-semiconductor transistor
US8178862B2 (en) 2008-09-05 2012-05-15 University College Cork, National University Of Ireland Cork Junctionless metal-oxide-semiconductor transistor

Also Published As

Publication number Publication date
EP1556909A1 (de) 2005-07-27
DE10250868A1 (de) 2004-05-19
US20060128088A1 (en) 2006-06-15
DE10250868B4 (de) 2008-03-06
US7709827B2 (en) 2010-05-04
DE10250868B8 (de) 2008-06-26

Similar Documents

Publication Publication Date Title
DE10250868B4 (de) Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors
EP1299914B1 (de) Feldeffekttransistor
DE10036897C1 (de) Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
DE112012001825B4 (de) Verfahren zum Herstellen einer Graphen- oder Kohlenstoff-Nanoröhren-Einheit mit lokalisierten unteren Gates und Gate-Dielektrikum
Wind et al. Fabrication and electrical characterization of top gate single-wall carbon nanotube field-effect transistors
DE112011101023B4 (de) An den Gates selbstausgerichtete epitaktische Source-/Drain-Kontakte für abgeschiedene Fet-Kanäle
DE10250829B4 (de) Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
DE112011103809B4 (de) Graphen-Einheiten mit lokalen Dual-Gates
DE102012217482B4 (de) Strukturieren von Kontakten in Kohlenstoff-Nanoröhren-Einheiten
DE112011103806B4 (de) Verfahren zum Bilden von spannungsbelasteten Nanodrahteinheiten
DE112011101378B4 (de) Epitaxie von Delta-Monoschicht-Dotierstoffen für eingebettetes Source/Drain-Silicid
DE102016204201B4 (de) Verfahren zum Ausbilden eines supraleitenden Weak-Link-Kontakts und Weak-Link-Kontakt mittels silicidierter Nanodrähte für Nanobrücken-Weak-Links
DE10306076B4 (de) Quantenpunkt aus elektrisch leitendem Kohlenstoff, Verfahren zur Herstellung und Anwendung
EP1800360B1 (de) Elektrischer schaltkreis mit einer nanostruktur und verfahren zum herstellen einer kontaktierung einer nanostruktur
WO2005067075A1 (de) Verfahren zum herstellen eines nanoelement-feldeffekttransistors, nanoelement-feldeffekttransistor mit surrounded gate struktur
US20070246784A1 (en) Unipolar nanotube transistor using a carrier-trapping material
DE10023871C1 (de) Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
DE112012002037T5 (de) Kohlenstoff-Feldeffekttransistoren, die geladene Monoschichten aufweisen, um den parasitären Widerstand zu verringern
WO2004040616A2 (de) Feldeffekttransistor sowie verfahren zu seiner herstellung
WO2004040644A2 (de) Speicherzelle, speicherzellen-anordnung, strukturier-anordnung und verfahren zum herstellen einer speicherzelle
WO2005015629A1 (de) Verfahren zur herstellung eines kontaktes und elektro­nische bauelement, umfassend derartige kontakte
WO2001006542A2 (de) Verfahren zur herstellung eines vertikal-halbleitertransistorbauelements und vertikal-halbleitertransistorbauelement
DE19924571C2 (de) Verfahren zur Herstellung eines Doppel-Gate-MOSFET-Transistors
DE102006009721B4 (de) Nanodraht (Nanowire)-Speicherzelle und Verfahren zu deren Herstellung
DE10032414C1 (de) Feldeffekttransistor

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003778239

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2003778239

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2006128088

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10533550

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10533550

Country of ref document: US