WO2004017200A1

WO2004017200A1 - 情報処理方法とその方法を実現するプログラム及び記録媒体

Info

Publication number: WO2004017200A1
Application number: PCT/JP2003/010409
Authority: WO
Inventors: Shigeo Sugimori
Original assignee: Sony Corporation
Priority date: 2002-08-19
Filing date: 2003-08-18
Publication date: 2004-02-26
Also published as: EP1544731A1; JP3826859B2; US7363481B2; US20060010312A1; EP1544731A4; JP2004078604A

Abstract

　ホストＣＰＵ４１１の指示により、いずれか一つのＣＰＵ１０３，１０４が共通コードと自己において実行するよう定められた命令コードとを外部メモリ１１０から内部メモリ１０１へロードすると共に、他のＣＰＵが自己において実行するよう定められた命令コードを外部メモリ１１０から内部メモリ１０１へロードし、各々のＣＰＵが、内部メモリ１０１にロードされた自己において実行するよう定められた命令コードを実行すると共に、内部メモリ１０１にロードされた共通コードを必要に応じて実行することを特徴とする情報処理方法を提供する。

Description

情報処理方法とその方法を実現するプログラム及び記録媒体技術分野

本発明は情報処理方法とその方法を実現するためのプログラム、及び該プログラムを記録した記録媒明体に関するものである。

田

背景技術

近年においては、一つの半導体チップ上に C P U (中央演算処理装置）やメモリが搭載されたシステムオンチップ（以下、単に「soc」ともいう）が開発されてきている。このような S O Cは、 C P Uとメモリとの間におけるバス幅が広く取れるという利点を有し、構成要素としてシステムに組み込まれる。ここで S O Cにおいては、該チップの大きさに応じて混載できるメモリの容量に限度があるため、混載されたメモリを効率的に使用することが重要とされる。

一方、近年における音楽配信や携帯オーディォ機器に使用されている音声圧縮方式（コ一デック—Codec) には、 MPEG1 Audio, MPEG2 Audio 等多くの種類が存在する。このとき、音声データの圧縮 ·伸長を実行するシステムを複数の C PU (マルチプロセッサ）により構成することによって負荷を分散し、一つの C P Uでは時間のかかる処理を高速処理することができる。すなわち例えば、コーデック毎に C P Uを割り当てることにより、第 1の C PUによりデコードしたデータを同時に第 2の C P Uでエンコードするトランスコーディング動作や、異なるコーデックで並列的にェンコ一ドする動作を実現することができる。

図 5は、従来の情報処理システムの構成を示すブロック図である。図 5に示されるように、従来の情報処理システムはバス 3と、バス 3により相互接続されるチップ 1 と外部メモリ 1 1 0とホスト C P U 1 1 1及びサーバ 1 2 0を備える。そして、チップ 1には内部メモリ 1 0 1と、外部メモリ 1 1 0から直接内部メモリ 1 0 1へ実行可能コードやデータを転送する DM A (Direct Memory Access) コント口一ラ 1 0 2、第 1 C PU 1 0 3、第 2 C PU 1 04、及びブ一ト用メモリ 1 0 5を含む。なお、チップ 1内に形成された内部メモリ 1 0 1 と DMA (Direct Memory Access) コントローラ 1 0 2、第 1 C PU 1 0 3、第 2 C PU 1 04、及びブート用メモリ 1 0 5は、チップ 1内に形成されたバスにより相互接続される。

ここで、上記のような構成を有するチップ 1は、相互に独立して動作すると共に、内部メモリ 1 0 1を共有する複数の C P Uを備えるため、「粗結合マルチプロセッサ」と呼ばれる。

上記のような構成を有する情報処理システムでは、まずホスト C P U 1 1 1の指示により第 1 C P U 1 0 3用及び第 2 C P U 1 0 4用のブートストラップがブート用メモリ 1 0 5に格納される。そして、第 1 C P U 1 0 3及び第 2 C P U 1 04が、上記ブ一トストラップに応じて外部メモリ 1 1 0又はネットワーク上のサーバ 1 2 0から DMAコントローラ 1 0 2を使用して実行可能コ一ドを内部メモリ 1 0 1へダウンロードし、該システムを起動する。

一方、上記実行可能コードは以下のように作成される。図 6に示されるように、チップ 1内に設けられた C P U毎に作成されたプログラム（第 1 C PU用プログラム及び第 2 C PU用プログラム）と、複数の C P U により共用されるプログラム（共通ライブラリプログラム）とをコンパィルさせることにより、各プログラムに対応したオブジェクトコード（C PU 0用オブジェクトコ一ド、 C PU 1用オブジェクトコード、共通ライブラリオブジェクトコード）が生成される。

次に、これらのオブジェク卜コードは、内部メモリ 1 0 1内における配置先を指定する先頭ァドレスを含んだリンク情報 5 0 5とリンクされ，実行可能コードが生成される。従って、生成された実行可能コード 5 0 6は、命令とデータ、及び内部メモリ 1 0 1への配置先アドレスを記述するものとされる。なお、図 6においては、第 1 C P Uに対しコーデック Aにおいてエンコード動作を実現させ、第 2 C P Uに対しコ一デック Bにおいてデコード動作を実現させるための実行可能コード 5 0 6が例示される。

そして、後述するように該実行可能コ一ド 5 0 6は内部メモリ 1 0 1 にロードされる。

ここで、該情報システムの O S ( Ope r a t i ng Sys t em) がダイナミックライブラリやリンク機能を有し、あるいはハードウエア的に仮想ァドレスをサポートするものである場合には、一般的にプログラムの口一ド時に実行可能コードのアドレスを変更することができるものの、上記のような機能を持たない〇 Sが搭載されたシステム、または O Sが搭載されていないシステムに該チップ 1が組み込まれるような場合には実行可能コ一ド作成時にァドレスが固定され、動的にコードのロード先を切り替えることができない。

従って、複数のコ一デックにより C P Uを動作させるためには、想定される全パターンのコ一ドを内部メモリ 1 0 1等に保持しておく必要がある。このとき、使用したいコーデックが多数あって内部メモリ 1 0 1 内に該コ一ドが納まらない場合には、該実行可能コードを外部メモリ 1 1 0やサーバ 1 2 0等に保持しておき、必要に応じたダウンロードを実行してコ一デックの種類や動作を切り替えることができる。

ただし、図 6に示されるように、従来の実行可能コード 5 0 6内には第 1 C PU用のコードと第 2 C PU用のコードとがまとめられているため、第 1 C PU 1 0 3あるいは第 2 C P U 1 0 4のいずれか一方の動作のみを切り替えたいような場合には、実行可能コード 5 0 6全体を内部メモリ 1 0 1に口一ドし直す必要がある。

ここで、図 7及び図 8を参照して、従来の情報処理システムにおける該動作の切り替えを説明する。なお、図 7においては外部メモリ 1 1 0 に第 1から第 4の命令コ一ド 2 1 2〜 2 1 5が予め格納され、最初に第 1命令コード 2 1 2が内部メモリ 1 0 1にロードされた場合が示される上記において第 2命令コード 2 1 3は第 1 C P U 1 0 3に対してコーデック Aによりエンコード動作させ、第 2 CPU 1 04に対してコ一デック Dによりデコード動作させるコードを含み、第 3命令コード 2 1 4は第 1 C PU 1 0 3に対してコ一デック Cによりエンコード動作させ、第 2 C P U 1 04に対してコーデック Bによりデコード動作させるコードを含み、第 4命令コード 2 1 5は第 1 C P U 1 0 3に対してコーデック Cによりェンコ一ド動作させ、第 2 C PU 1 04に対してコ一デック D によりデコード動作させるコードを含むものとされる。

図 8を参照して、図 7に示された第 1及び第 2の C P U 1 0 3， 1 0 4の動作を説明する。まずステツプ S 1においてホスト C P U 1 1 1が第 1 C PU 1 0 3をリセットし、ステップ S 2においてホスト C PU 1 1 1がブ一ト用メモリ 1 0 5にブートストラップを書き込む。次に、ステツプ S 3において、ホスト C PU 1 1 1が第 1 C P U 1 0 3のリセット状態を解除する。そして、ステップ S 4において、第 1 C P U 1 0 3 はブート用メモリ 1 0 5に書き込まれたブ一トストラップを実行し、ステツプ S 5において DMAコント口一ラ 1 0 2を用いて外部メモリ 1 1 0から内部メモリ 1 0 1へ例えば第 1命令コード 2 1 2を DM A転送する。ステップ S 6では、第 1 C P U 1 0 3が上記転送の終了を確認した後に第 2 C PU 1 04をリセットし、さらに該リセット状態を解除することにより第 2 C PU 1 0 4を起動する。ステップ S 7では、第 1 C PU 1 0 3は内部メモリ 1 0 1に格納された第 1 C P U 1 0 3用の命令コ一ドを実行する。

これより、ステップ S 8において第 1 C PU 1 0 3はコ一デック Aのエンコーダとして動作すると共に、ステップ S 9において第 2 C P U 1 04は内部メモリ 1 0 1に格納された第 2 C P U 1 0 4用の命令コードを実行することによってコーデック Bのデコーダとして動作する。

このとき上記のように、第 1 C P U用の命令コードと第 2 C P U用の命令コ一ドとが一つの命令コードとしてまとめられていることから、例えば第 1 C PU 1 0 3をコーデック Cのエンコーダとして動作させたい場合には、たとえ第 2 C P U 1 04の機能を変更する必要がない塲合であっても、内部メモリ 1 0 1にロードされた第 1命令コード 2 1 2全体を第 3命令コード 2 1 4に入れ替える必要がある。

以上より、上記のような従来の情報処理システムにおいては、以下のような問題がある。まず、第 1 C P U 1 0 3向けの命令と第 2 C P U 1 04向けの命令をまとめてコンパイルするため、実行可能コ一ドを構成する命令の組み合わせが固定的となってしまう。このため、複数の C P Uを複数のコ一デックにおいて動作させるためには、各動作状態に応じたコンパイル済みコードを予め外部メモリ 1 1 0 (あるいはネットヮ一ク上のサーバ 1 2 0 ) に保持しておく必要がある。

また、上記のように第 1 C P U 1 0 3向けの命令と第 2 C P U 1 04 向けの命令とにより一つの実行可能コ一ドが構成されるため、実行可能コードのサイズが大きくなる。これより、入れ替えるべき内部メモリ 1 0 1内のコ一ドサイズも大きなものとなるため、コード入れ替え時間が大きなものとなる。

さらに、第 1 C P U 1 0 3向けの命令と第 2 C P U 1 0 4向けの命令とにより一つの実行可能コ一ドが構成されることから、上記のように例えば第 1 C P U 1 0 3の動作のみを変更したい場合でも、第 2 C P U 1 0 4の動作も中断させなければならない。すなわち例えば、第 2 C P U 1 0 4によりコーデック Bの下でデコードした結果を、第 1 C P U 1 0 3によりコ一デック Aの下でェンコ一ドするトランスコ一ディング動作中においては、第 1 C P U 1 0 3の動作のみを変更することはできず、第 2 C P U 1 0 4のデコーダも中断させなくてはならない。

本発明は、上記のような問題を解消するためになされたもので、複数の C P Uを有する情報処理システムにおいて、該システムにおいて必要とされる記憶容量を低減できると共に処理速度を高速化し、他の C P U の動作に影響を与えることなく各 C P Uの機能を容易に変更することのできる情報処理方法と、その方法を実現するプログラム及び該プロダラムを記録した記録媒体を提供することを目的とする。発明の開示

本発明の目的は、複数の中央演算処理装置と内部記憶手段とを含むプ口セッサと、複数の中央演算処理装置において共通して実行される共通コ一ド及び予め定められたいずれか一つの中央演算処理装置において実行される命令コードが格納された外部記憶手段と、ホスト演算手段とがバスにより相互接続されたシステムにおいて実現される情報処理方法であって、ホスト演算手段の指示により、いずれか一つの中央演算処理装置が共通コードと自己において実行するよう定められた命令コードとを外部記憶手段から内部記憶手段へロードすると共に、他の中央演算処理装置が自己において実行するよう定められた命令コードを外部記憶手段から内部記憶手段へロードするステツプと、各々の中央演算処理装置が、内部記憶手段に口一ドされた共通コードと自己において実行するよう定められた命令コードとをそれぞれ実行するステツプとを有することを特徴とする情報処理方法、あるいは該方法を実現するためのプログラム若しくは該プログラムを記録した記録媒体を提供することにより達成される。

このような手段によれば、各々の中央演算処理装置が自己において実行するよう定められた命令コードを内部記憶手段へロードして実行するため、外部記憶手段へ格納すべき共通コード及び命令コードを効率化することができ、外部記憶手段に必要とされる記憶容量と、外部記憶手段から内部記憶手段にロードすべき情報量とを低減することができる。また、上記において、ホスト演算手段が選択的に中央演算処理装置をリセットするステップと、ホスト演算手段の指示により、選択的にリセットされた中央演算処理装置が自己において実行するよう定められた命令コードを外部記憶手段から内部記憶手段へ新たにロードするステップと、リセットされた中央演算処理装置が、内部記憶手段に新たにロードされた自己において実行するよう定められた命令コードを実行するステップとをさらに有する情報処理方法、あるいは該方法を実現するためのプログラム若しくは該プログラムを記録した記録媒体によれば、他の中央演算処理装置の動作に影響を与えることなく、選択された中央演算処理装置の機能を容易に変更することができる。図面の簡単な説明

図 1は、本発明の実施の形態に係る情報処理を説明する図である。

図 2は、本発明の実施の形態に係る実行可能コードを説明する図である。図 3は、図 1に示された第 1 C P U及び第 2 C P Uの動作を示すフロ一チヤ一トである。

図 4は、図 1に示された第 1 C P Uに対する機能変更方法の具体例を示すフローチヤ一トである。

図 5は、従来の情報処理システムの構成を示すブロック図である。図 6は、従来の実行可能コ一ドを説明する図である。

図 7は、図 5に示された情報処理システムの動作を説明する図である。図 8は、図 5に示された第 1 C P U及び第 2 C P Uの動作を示すフロ一チヤ一トである。発明を実施するための最良の形態

以下において、本発明の実施の形態を図面を参照しつつ詳しく説明する。なお、図中同一符号は同一または相当部分を示す。

図 1は、本発明の実施の形態に係る情報処理を説明する図である。図 1に示されるように、本実施の形態に係る情報処理は、バス 3により相互接続されたホスト C P U 4 1 1とチップ 1、及び外部メモリ 1 1 0により構成された情報処理システムにおいて実現される。ここで、チップ 1には内部バスにより相互接続された DM Aコントロ一ラ 1 0 2と第 1 C P U 1 0 3、第 2 C P U 1 04、ブート用メモリ 1 0 5、及び内部メモリ 1 0 1が設けられる。

なお、上記において外部メモリ 1 1 0の替わりに、あるいは外部メモリ 1 1 0と共に、バス 3に接続されたネットヮ一ク上のサーバを備えた情報システムにおいても本実施の形態に係る情報処理を実現することができる。

以下において、図 2を参照しつつ、上記情報処理システムにおいて実行される本実施の形態に係る実行可能コードについて説明する。本実施の形態においては、上記第 1 C PU 1 0 3と第 2 C PU 1 0 4が独立して動作できるように、各 C P Uで実行されるォブジェクトコードにそれぞれ共通ォブジェクトコ一ドがリンクされ、 C P U毎の実行可能コードが生成される。

すなわち、図 2に示されるように、第 1 C P U 1 0 3にて実行される第 1 C PU用プログラムがコンパイルされることにより第 1 C PU用ォブジェクトコ一ドが生成され、第 2 C P U 1 04にて実行される第 2 C PU用プログラムがコンパイルされることにより第 2 C P U用オブジェクトコードが生成される。また、第 1及び第 2 C P U 1 0 3 , 1 04にて実行される共通ライブラリプログラムがコンパイルされることにより共通ライブラリオブジェクトコードが生成される。

次に、内部メモリ 1 0 1内における共通オブジェクトコ一ドの格納先を示す共通ライブラリ先頭ァドレスと、内部メモリ 1 0 1内における第 1 C PUオブジェクトコードの格納先を示す第 1 C P U先頭ァドレスとを記述したリンク情報 3 0 2を上記第 1 C PU用オブジェクトコードと上記共通ライブラリオブジェクトコードにリンクさせて実行可能コード 3 0 5を生成すると共に、上記と同じ共通ライブラリ先頭ァドレスと、内部メモリ 1 0 1内における第 2 C PUオブジェクトコードの格納先を示す第 2 C P U先頭アドレスとを記述したリンク情報 3 0 4を上記第 2 C P U用オブジェクトコードと上記共通ライブラリオブジェクトコードにリンクさせて実行可能コード 3 0 6を生成する。

なお、上記の各先頭アドレスは、対応する各オブジェクトコードが内部メモリ 1 0 1に格納される際に必要とされる記憶容量を考慮して決定される。

また、上記において共通オブジェクトコードが記述される共通ライブラリ領域においては読み出し専用のテキスト命令が作成され、第 1 C P U 1 0 3用あるいは第 2 C P U 1 0 4用のオブジェクトコードが記述される領域においては読み出し専用のテキスト命令と読み書き可能なデー夕領域とが作成される。

ここで、オブジェクトコード 3 0 1及びオブジェクトコード 3 0 3に含まれる共通オブジェクトコ一ドは全く同じものとされ、リンク情報 3 0 2 , 3 0 4に含まれる該共通オブジェクトコ一ドに対応した先頭ァドレスも同じアドレスとされる。従って、上記実行可能コード 3 0 5， 3 0 6が共に内部メモリ 1 0 1へロードされた場合には、図 2に示されるように共通オブジェクトコ一ドが共有される。

これより、本実施の形態に係る情報処理においては、後述するように第 1 C PU 1 0 3と第 2 C PU 1 0 4とにおいて一つの共通オブジェクトコ一ドが共用されるため、必要とされる内部メモリ 1 0 1の容量が低減される。

次に、図 1を参照しつつ、上記情報処理システムにおいて実現される上記実行可能コード 3 0 5， 3 0 6を用いた情報処理方法を説明する。図 1に示されるように、外部メモリ 1 1 0には予め共通ライブラリ 4 1 2と第 1 C PUコード群 C G 0、及び第 2 C PUコード群 C G 1の 3 種類の実行可能ファイルが格納される。ここで、第 1 C PUコード群 C G 0には第 1 C PU 1 0 3をコ一デック Aのエンコーダとして動作させる命令コード 4 1 3と第 1 C PU 1 0 3をコ一デック Cのエンコーダとして動作させる命令コード 4 1 5とが含まれる。また、第 2 C P Uコード群 C G 1には第 2 C P U 1 04をコ一デック Bのデコーダとして動作させる命令コード 4 1 4と第 2 C PU 1 0 3をコ一デック Dのデコーダとして動作させる命令コード 4 1 6とが含まれる。

なお、共通ライブラリ 4 1 2は第 1 C P U 1 0 3と第 2 C P U 1 0 4 とにおいて共用される命令と、該命令の内部メモリ 1 0 1内における配置先を指定するアドレスとを含み、先頭アドレスが予め決められる。また、命令コ一ド 4 1 3 , 4 1 5は、第 1 C PU 1 0 3に対する命令とデ一夕及びそれらの内部メモリ 1 0 1内における配置先を示すァドレスを含む。同様に命令コード 4 1 4， 4 1 6は、第 2 C PU 1 04に対する命令とデータ及びそれらの内部メモリ 1 0 1内における配置先を示すァドレスを含む。

そして、初回起動時には、共通ライブラリ 4 1 2と第 1 C P U用の命令コード 4 1 3及び第 2 C P U用の命令コード 4 14が、ブートストラップを使って内部メモリ 1 0 1に口一ドされる。このとき、共通ライブラリ 4 1 2は第 1 C PU 1 0 3と第 2 C PU 1 04とにより共用されるので、一度だけ内部メモリ 1 0 1にロードされれば足りる。

また、本実施の形態においては、内部メモリ 1 0 1の記憶領域が第 1 領域 R 1 と第 2領域 R 2及び第 3領域 R 3に予め分割され、上記共通ライブラリ 4 1 2は第 1領域 R 1に格納され、第 1 C P U用の命令コード 4 1 3 , 4 1 5は第 2領域 R 2に格納され、第 2 C P U用の命令コード 4 1 4, 4 1 6は第 3領域 R 3に格納される。

以下において、図 3を参照しつつ、本実施の形態に係る情報処理をより詳しく説明する。ステツプ S 1においてホスト C P U 4 1 1が第 1 C PU 1 0 3をリセットし、ステップ S 2においてホスト C P U 4 1 1が第 2 C PU 1 0 4をリセットする。そして、ステップ S 3では、ホスト C P U 4 1 1がブート用メモリ 1 0 5に第 1 C P U用のブートストラップを書き込み、ステップ S 4においてホスト C P U 4 1 1が同じブート用メモリ 1 0 5に第 2 C P U用のブートストラップを書き込む。

ステツプ S 5においてはホスト C P U 4 1 1が第 1 C PU 1 0 3のリセット状態を解除し、ステップ S 6においてはホスト C P U 4 1.1が第 2 C P U 1 04のリセット状態を解除する。ステップ S 7では、ホスト C P U 4 1 1の指示により第 1 C P U 1 0 3がブート用メモリ 1 0 5に格納された第 1 C P U用のブートストラップを実行し、第 1 C PU 1 0 3が DMAコントローラ 1 0 2を用いて外部メモリ 1 1 0から内部メモリ 1 0 1へ共通ライブラリ 4 1 2と第 1 C P U用の命令コード 4 1 3とを DMA転送する。

次に、ステップ S 8においては、ホスト C PU4 1 1の指示により第 2 C P U 1 04がブ一ト用メモリ 1 0 5に格納された第 2 C PU用のブ一トストラップを実行し、第 2 C PU 1 0 4が DMAコントローラ 1 0 2を用いて外部メモリ 1 1 0から内部メモリ 1 0 1へ第 2 C PU用の命令コ一ド 4 1 4を DMA転送する。

そして、ステップ S 9において、第 1 C PU 1 0 3は命令コード 4 1 3の該 DMA転送が終了したことを確認した後に、内部メモリ 1 0 1に格納された第 1 C PU用の命令コード 4 1 3を実行する。また、ステツプ S 1 0において、第 2 C P U 1 0 4は命令コード 4 1 4の該 DMA転送が終了したことを確認した後に、内部メモリ 1 0 1に格納された第 2 C P U用の命令コ一ド 4 1 4を実行する。

なお、上記ステツプ S 9及びステツプ S 1 0において、第 1 C P U 1 0 3と第 2 C PU 1 0 4は必要に応じて内部メモリ 1 0 1に格納された共通ライブラリ 4 1 2を読み出して実行する。

これより、ステップ S 1 1において第 1 C P U 1 0 3はコーデック A のエンコーダとして動作を開始し、ステップ S 1 2において第 2 C P U 1 0 4はコ一デック Bのデコーダとして動作を開始する。

次に、図 1及び図 4を参照して、第 1 C PU 1 0 3あるいは第 2 C P U 1 0 4の機能を変更する場合の情報処理方法を説明する。本実施の形態に係る情報処理方法においては、少なくとも第 1 C P U 1 0 3又は第 2 C P U 1 04のいずれか一方の機能を変更する場合には、内部メモリ 1 0 1にロードされている第 1 C P U用あるいは第 2 C P U用の命令コ一ドを入れ替える必要がある。

従って、第 1 C PU 1 0 3の機能を変更する場合には、第 1 C P Uコード群 C G 0に含まれた第 1 C PU用の他の命令コードを内部メモリ 1 0 1にロードし、第 2 C PU 1 04の機能を変更する場合には、第 2 C PUコード群 C G 1に含まれた第 2 C PU用の他の命令コードを内部メモリ 1 0 1にロードして実行する。

このとき、各 C PUは共通ライブラリ 4 1 2に記述されたコ一ドを読み取ると共に、内部メモリ 1 0 1における該 C P U専用のデータ領域においてデータの読み書きを実行しているため、上記のような命令コードの入れ替えは他の C P Uの動作に影響を与えることがない。

以下において、図 4を参照しつつ、図 1に示された第 1 C P U 1 0 3 に対する機能変更方法の具体例を詳しく説明する。

まずステツプ S 1において、上記のように第 1 C P U 1 0 3はコーデック Aでデータをェンコ一ドし、第 2 C PU 1 04は上記のように第 1 C P U 1 0 3の動作によりェンコ一ドされたデータをコーデック Bでデコードしているものとする。

次に、ステップ S 2においてホスト C PU4 1 1が第 1 C PU 1 0 3 をリセットする。そして、ステップ S 3において、ホスト C PU4 1 1 がブート用メモリ 1 0 5に第 1 C P U用のブートストラップを書き込む < ステップ S 4において、ホスト C P U 4 1 1が第 1 C P U 1 0 3のリセット状態を解除する。さらに、ステップ S 5において第 1 C PU 1 0 3はブート用メモリ 1 0 5に書き込まれたブ一トストラップを実行し、第 1 C PU 1 0 3は DMAコントローラ 1 0 2を用いて外部メモリ 1 1 0から内部メモリ 1 0 1へ第 1 C P U用の命令コ一ド 4 1 5のみを DM A転送する。次に、ステップ S 6において、第 1 C P U 1 0 3は命令コード 4 1 5 の該 DM A転送が終了したことを確認した後に、内部メモリ 1 0 1に格納された命令コード 4 1 5を実行する。これより、第 1 C PU 1 0 3はその機能が変更され、ステップ S 7においてコーデック Cのエンコーダとして動作する。

以上より、本発明の実施の形態に係る情報処理方法においては、外部メモリ 1 1 0あるいはサーバ 1 2 0に格納される共通ライブラリ 4 1 2 が第 1 C P U 1 0 3と第 2 C PU 1 04とにおいて共用される。また、各 C P Uにより実行されるオブジェクトコードが独立して外部メモリ 1 1 0等に格納され、該ォブジェクトコ一ドを単位として内部メモリ 1 0 1へロードされる。

これより、本発明の実施の形態に係る情報処理方法によれば、他の C P Uの動作に影響を与えることなく各 C P Uの機能を変更することができると共に、外部メモリ 1 1 0等に保持すべきコードのサイズを低減することができる。 .

また、本発明の実施の形態に係る情報処理方法によれば、上記機能の変更に際して入れ替えるべき内部メモリ 1 0 1内の命令コードのサイズが低減されるため、高速に C P Uの機能を変更することができる。

なお、上記情報処理方法はコンピュータにより実行されるプログラムにより記述でき、さらに該プログラムはフレキシブルディスクや CD— R〇M等の記録媒体に記録することができる。従って、該プログラムをコンピュータにより実行することにより、本実施の形態に係る情報処理方法を容易に実現することができる。

以上より、本発明の実施の形態に係る情報処理方法によれば、複数のコ一デックによる音声圧縮展開プログラムを外部メモリ 1 1 0に効率的に保持することができると共に、ある C P Uに実行させるプログラム（叩令コード）を他の C P Uの動作に影響を与えることなく入れ替えることができる。産業上の利用可能性

本発明に係る情報処理方法あるいは該方法を実現するためのプロダラム若しくは該プログラムを記録した記録媒体によれば、外部記憶手段に必要とされる記憶容量と、外部記憶手段から内部記憶手段に口一ドすべき情報量とを低減することができるため、該システム規模及びコストを低減し、該システムにおける情報処理速度を高めることができる。

また、本発明に係る情報処理方法あるいは該方法を実現するためのプログラム若しくは該プログラムを記録した記録媒体によれば、他の中央演算処理装置の動作に影響を与えることなく、選択された中央演算処理装置の機能を容易に変更することができるため、動作の信頼性を担保しつつ該システムの汎用性を高めることができる。

Claims

請求の範囲

1 . 複数の中央演算処理装置と内部記憶手段とを含むプロセッサと、前記複数の中央演算処理装置において共通して実行される共通コード及び予め定められたいずれか一つの前記中央演算処理装置において実行される命令コ一ドが格納された外部記憶手段と、ホスト演算手段とがバスにより相互接続されたシステムにおいて実現される情報処理方法であって- 前記ホスト演算手段の指示により、いずれか一つの前記中央演算処理装置が前記共通コ一ドと自己において実行するよう定められた前記命令コ一ドとを前記外部記憶手段から前記内部記憶手段へロードすると共に- 他の前記中央演算処理装置が自己において実行するよう定められた前記命令コードを前記外部記憶手段から前記内部記憶手段へロードするステップと、

各々の前記中央演算処理装置が、前記内部記憶手段にロードされた前記共通コードと前記自己において実行するよう定められた命令コードとをそれぞれ実行するステツプとを有することを特徴とする情報処理方法 <

2 . 前記ホスト演算手段が選択的に前記中央演算処理装置をリセットするステップと、

前記ホスト演算手段の指示により、選択的にリセットされた前記中央演算処理装置が前記自己において実行するよう定められた命令コードを前記外部記憶手段から前記内部記憶手段へ新たにロードするステツプと. リセットされた前記中央演算処理装置が、前記内部記憶手段に新たに口一ドされた前記自己において実行するよう定められた命令コードを実行するステツプとをさらに有する請求項 1に記載の情報処理方法。

3 . 複数の中央演算処理装置と内部記憶手段とブート用記憶手段とダィレクトメモリアクセスコントローラを含むプロセッサと、前記複数の中央演算処理装置において共通して実行される共通コード及び予め定められたいずれか一つの前記中央演算処理装置において実行される命令コードが格納された外部記憶手段と、ホスト演算手段とがバスにより相互接続されたシステムにおいて実現される情報処理方法であって、

前記ホスト演算手段が前記中央演算処理装置を選択的にリセットするステップと、

前記ホスト演算手段が、リセッ卜された前記中央演算処理装置により実行される起動コードを前記ブート用記憶手段へ書き込むステツプと、前記ホスト演算手段が、前記リセットされた中央演算処理装置のリセット状態を解除するステップと、

リセット状態が解除されたいずれか一つの前記中央演算処理装置が前記ブート用記憶手段に書き込まれた前記起動コードを実行することにより、前記共通コードと自己において実行するよう定められた前記命令コ一ドとを前記ダイレクトメモリアクセスコントローラを用いて前記外部記憶手段から前記内部記憶手段へロードすると共に、リセット状態が解除された他の前記中央演算処理装置が前記ブート用記憶手段に書き込まれた前記起動コードを実行することにより、自己において実行するよう定められた前記命令コ一ドを前記ダイレクトメモリアクセスコントローラを用いて前記外部記憶手段から前記内部記憶手段へロードするステツプと、

リセット状態が解除された各々の前記中央演算処理装置が、前記内部記憶手段にロードされた前記共通コードと前記自己において実行するよう定められた命令コードとをそれぞれ実行するステツプとを有することを特徴とする情報処理方法。

4 . 前記ホスト演算手段が選択的に前記中央演算処理装置を新たにリセットするステップと、

前記ホスト演算手段が、新たにリセットされた前記中央演算処理装置により実行される新たな起動コードを前記ブート用記憶手段へ書き込むステップと、

前記ホスト演算手段が、前記新たにリセットされた前記中央演算処理装置のリセット状態を解除するステップと、

リセット状態が解除された前記中央演算処理装置が前記新たな起動コ —ドを実行することにより、前記自己において実行するよう定められた命令コードを前記ダイレクトメモリアクセスコントローラを用いて前記外部記憶手段から前記内部記憶手段へ新たに口一ドするステップと、前記リセット状態が解除された中央演算処理装置が、前記内部記憶手段に新たにロードされた前記自己において実行するよう定められた命令コードを実行するステップとをさらに有する請求項 3に記載の情報処理方法。

5 . 複数の中央演算処理装置と内部記憶手段とを含むプロセッサと、前記複数の中央演算処理装置において共通して実行される共通コード及び予め定められたいずれか一つの前記中央演算処理装置において実行される命令コードが格納された外部記憶手段と、ホスト演算手段とがバスにより相互接続されたシステムにおいて実行されるプログラムであって、いずれか一つの前記中央演算処理装置に対し、前記ホスト演算手段からの指示に応じて前記共通コードと自己において実行するよう定められた前記命令コードとを前記外部記憶手段から前記内部記憶手段へロードさせ、他の前記中央演算処理装置に対し、自己において実行するよう定められた前記命令コードを前記外部記憶手段から前記内部記憶手段へ口一ドさせ、

各々の前記中央演算処理装置に対して、前記内部記憶手段にロードされた前記共通コ一ドと前記自己において実行するよう定められた命令コ一ドとをそれぞれ実行させることを特徴とするプログラム。

6 . さらに、前記ホスト演算手段に対して、選択的に前記中央演算処理装置をリセットさせ、

選択的にリセットされた前記中央演算処理装置に対し、前記ホスト演算手段の指示により、前記自己において実行するよう定められた命令コ一ドを前記外部記憶手段から前記内部記憶手段へ新たにロードさせ、リセットされた前記中央演算処理装置に対して、前記内部記憶手段に新たにロードされた前記自己において実行するよう定められた命令コ一ドを実行させる請求項 5に記載のプログラム。

7 . 複数の中央演算処理装置と内部記憶手段とブート用記憶手段とダィレクトメモリアクセスコント口一ラを含むプロセッサと、前記複数の中央演算処理装置において共通して実行される共通コ一ド及び予め定められたいずれか一つの前記中央演算処理装置において実行される命令コードが格納された外部記憶手段と、ホスト演算手段とがバスにより相互接続されたシステムにおいて実行されるプログラムであって、

前記ホスト演算手段に対して、前記中央演算処理装置を選択的にリセットさせ、

前記ホスト演算手段に対して、リセットされた前記中央演算処理装置により実行される起動コ一ドを前記ブート用記憶手段へ書き込ませ、前記ホス卜演算手段に対して、前記リセッ卜された中央演算処理装置のリセッ卜状態を解除させ、

リセット状態が解除されたいずれか一つの前記中央演算処理装置に対して、前記ブート用記憶手段に書き込まれた前記起動コードを実行させることにより、前記共通コードと自己において実行するよう定められた前記命令コ一ドとを前記ダイレクトメモリアクセスコントローラを用いて前記外部記憶手段から前記内部記憶手段へロードさせると共に、リセット状態が解除された他の前記中央演算処理装置に対して、前記ブート用記憶手段に書き込まれた前記起動コードを実行させることにより、自己において実行するよう定められた前記命令コ一ドを前記ダイレクトメモリアクセスコントローラを用いて前記外部記憶手段から前記内部記憶手段へロードさせ、

リセット状態が解除された各々の前記中央演算処理装置に対して、前記内部記憶手段にロードされた前記共通コードと前記自己において実行するよう定められた命令コードとをそれぞれ実行させることを特徴とするプログラム。

8 . さらに、前記ホスト演算手段に対して選択的に前記中央演算処理装置を新たにリセットさせ、

前記ホスト演算手段に対して、新たにリセットされた前記中央演算処理装置により実行される新たな起動コードを前記ブート用記憶手段へ書き込ませ、

前記ホスト演算手段に対して、前記新たにリセットされた中央演算処理装置のリセット状態を解除させ、

リセット状態が解除された前記中央演算処理装置に対して、前記新たな起動コードを実行させることにより、前記自己において実行するよう定められた命令コードを前記ダイレクトメモリアクセスコントローラを用いて前記外部記憶手段から前記内部記憶手段へ新たに口一ドさせ、前記リセット状態が解除された中央演算処理装置に対して、前記内部記憶手段に新たにロードされた前記自己において実行するよう定められた命令コ一ドを実行させる請求項 7に記載のプログラム。

9 . 複数の中央演算処理装置と内部記憶手段とを含むプロセッサと、前記複数の中央演算処理装置において共通して実行される共通コード及び予め定められたいずれか一つの前記中央演算処理装置において実行される命令コードが格納された外部記憶手段と、ホスト演算手段とがバスにより相互接続されたシステムにおいて実行されるプログラムを記録した記録媒体であって、前記プログラムは、

いずれか一つの前記中央演算処理装置に対し、前記ホス卜演算手段からの指示に応じて前記共通コードと自己において実行するよう定められた前記命令コードとを前記外部記憶手段から前記内部記憶手段へロードさせ、他の前記中央演算処理装置に対し、自己において実行するよう定められた前記命令コードを前記外部記憶手段から前記内部記憶手段へ口

—ドさせ、

各々の前記中央演算処理装置に対して、前記内部記憶手段にロードされた前記共通コードと前記自己において実行するよう定められた命令コ一ドとをそれぞれ実行させることを特徴とする記録媒体。

1 0 . 前記プログラムはさらに、

前記ホスト演算手段に対して、選択的に前記中央演算処理装置をリセットさせ、

選択的にリセットされた前記中央演算処理装置に対し、前記ホスト演算手段の指示により、前記自己において実行するよう定められた命令コ一ドを前記外部記憶手段から前記内部記憶手段へ新たにロードさせ、リセッ卜された前記中央演算処理装置に対して、前記内部記憶手段に新たにロードされた前記自己において実行するよう定められた命令コ一ドを実行させる請求項 9に記載の記録媒体。

1 1 . 複数の中央演算処理装置と内部記憶手段とブート用記憶手段とダイレクトメモリアクセスコントローラを含むプロセッサと、前記複数の中央演算処理装置において共通して実行される共通コ一ド及び予め定められたいずれか一つの前記中央演算処理装置において実行される命令コードが格納された外部記憶手段と、ホスト演算手段とがバスにより相互接続されたシステムにおいて実行されるプロダラムを記録した記録媒体であって、前記プログラムは、

前記ホスト演算手段に対して前記中央演算処理装置を選択的にリセットさせ、

前記ホスト演算手段に対して、リセットされた前記中央演算処理装置により実行される起動コードを前記ブート用記憶手段へ書き込ませ、前記ホスト演算手段に対して、前記リセットされた中央演算処理装置のリセット状態を解除させ、

リセット状態が解除されたいずれか一つの前記中央演算処理装置に対して、前記ブート用記憶手段に書き込まれた前記起動コードを実行させることにより、前記共通コードと自己において実行するよう定められた前記命令コ一ドとを前記ダイレクトメモリアクセスコント口一ラを用いて前記外部記憶手段から前記内部記憶手段へロードさせると共に、リセット状態が解除された他の前記中央演算処理装置に対して、前記ブート用記憶手段に書き込まれた前記起動コードを実行させることにより、自己において実行するよう定められた前記命令コードを前記ダイレクトメモリアクセスコントロ一ラを用いて前記外部記憶手段から前記内部記憶手段へ口一ドさせ、

リセット状態が解除された各々の前記中央演算処理装置に対して、前記内部記憶手段にロードされた前記共通コードと前記自己において実行するよう定められた命令コードとをそれぞれ実行させることを特徴とする記録媒体。

1 2 . 前記プログラムはさらに、

前記ホスト演算手段に対して選択的に前記中央演算処理装置を新たにリセットさせ、

前記ホスト演算手段に対して、新たにリセッ卜された前記中央演算処理装置により実行される新たな起動コードを前記ブート用記憶手段へ書き込ませ、

リセット状態が解除された前記中央演算処理装置に対して、前記新たな起動コードを実行させることにより、前記自己において実行するよう定められた命令コードを前記ダイレクトメモリアクセスコントローラを用いて前記外部記憶手段から前記内部記憶手段へ新たにロードさせ、前記リセット状態が解除された中央演算処理装置に対して、前記内部記憶手段に新たにロードされた前記自己において実行するよう定められた命令コードを実行させる請求項 1 1に記載の記録媒体。