WO2003084085A1 - Appareil recepteur - Google Patents

Appareil recepteur Download PDF

Info

Publication number
WO2003084085A1
WO2003084085A1 PCT/JP2003/003274 JP0303274W WO03084085A1 WO 2003084085 A1 WO2003084085 A1 WO 2003084085A1 JP 0303274 W JP0303274 W JP 0303274W WO 03084085 A1 WO03084085 A1 WO 03084085A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
frequency
switched capacitor
receiver
frequency divider
Prior art date
Application number
PCT/JP2003/003274
Other languages
English (en)
French (fr)
Inventor
Hiroshi Miyagi
Original Assignee
Kabushiki Kaisha Toyota Jidoshokki
Niigata Seimitsu Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kabushiki Kaisha Toyota Jidoshokki, Niigata Seimitsu Co., Ltd. filed Critical Kabushiki Kaisha Toyota Jidoshokki
Priority to US10/508,915 priority Critical patent/US20050176396A1/en
Priority to EP03708663A priority patent/EP1489752A1/en
Priority to KR10-2004-7015081A priority patent/KR20040104544A/ko
Publication of WO2003084085A1 publication Critical patent/WO2003084085A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Definitions

  • the present invention relates to a receiver for receiving various signal bands such as a signal band of a mobile phone and a signal band of a bright radio.
  • various receiving methods such as a superheterodyne method and a direct conversion method are known as methods for receiving various wireless signals such as a signal band of a mobile phone and a signal band of a radio.
  • the superheterodyne method is a reception method in which a received signal is temporarily converted to an intermediate frequency signal, and then converted to a baseband signal.
  • a receiver adopting the super- ⁇ terodyne method receives received signals in various frequency bands, the receiver performs processing for an intermediate frequency signal according to the received signal. It is necessary to process wideband signals.
  • the receiver is required to pass signals through two intermediate frequency bands, AM reception and FM reception.
  • a wide band-pass filter is required.
  • Such a receiver that handles a plurality of intermediate frequency signals has a problem that the configuration is complicated and the entire receiver becomes large.
  • a direct conversion method is known as a receiving method that can simplify the receiver and reduce the size.
  • This direct conversion method is a reception method in which a received signal is directly converted into a baseband signal by mixing the received signal and a signal having the same frequency as the received signal.
  • Such a direct conversion receiver does not use an intermediate frequency, but directly converts the received signal into a baseband signal, which usually results in a superheterodyne receiver RF (Radio Frequency).
  • RF Radio Frequency
  • a filter for removing an image signal used in the circuit section is not required, and the size can be reduced.
  • the direct conversion method is receiving attention as a receiving method that can reduce the size of a receiver.
  • the receiver uses a wideband signal for signal processing of a baseband signal according to the received signal. Processing is required.
  • the conventional receiver has a problem that a filter is configured by passive elements such as a resistor and a capacitor, and that the filter characteristics vary greatly.
  • an object of the present invention is to provide a receiver which can easily adapt to various signal bands and is suitable for semiconductor integration in consideration of the above problems. Disclosure of the invention
  • a receiver according to a first aspect of the present invention is a receiver that directly converts a received signal into a baseband signal, and filters the baseband signal based on a control signal supplied to a switched capacitor element.
  • a switched capacitor filter for controlling a cut-off frequency at the time, an oscillator for generating a periodic signal, and a frequency divider for dividing the periodic signal generated by the oscillator based on the received signal.
  • An output signal from a frequency divider is provided as the control signal to the switched capacitor element.
  • the first frequency divider is a programmable counter, and is constituted by a frequency divider of an integral multiple or a fractional 1-N frequency divider. You may.
  • an arbitrary cutoff frequency can be set, and it is possible to adapt to various reception bands.
  • a receiver includes the above-mentioned switched capacitor filter at least an amplifier, and is configured such that a resistance component as a feedback resistor of the amplifier is realized by the above-mentioned switched capacitor element. Is also good.
  • a receiver is a receiver that directly converts a received signal into a baseband signal, and includes an oscillator that generates a periodic signal; a periodic signal generated by the oscillator; A mixer that mixes the signal with the signal and outputs a baseband signal.
  • a switched capacitor filter for controlling a cut-off frequency when filtering a baseband signal output from the mixer based on a control signal supplied to the switched capacitor element; and a generator generated by the oscillator based on the received signal.
  • a frequency divider that divides the divided periodic signal, and an output signal from the frequency divider is provided to the switched capacitor element as the control signal.
  • the signal output from the voltage controlled oscillator is frequency-divided by a frequency divider such as a programmable counter, and the frequency-divided signal is used to vary the passband of the switch capacitor filter.
  • a circuit for generating a reference frequency signal necessary for varying the pass band of the switched capacitor filter can be omitted, and the receiver can be downsized.
  • FIG. 1 is a diagram showing a receiver of the present invention.
  • FIG. 2A is a diagram showing a circuit configuration of a switched capacitor filter.
  • FIG. 2B is a diagram showing a relationship between a cut-off frequency in a switched capacitor filter and a resistance value of a feedback resistor in a first-order integration type active LPF.
  • FIG. 2C is a diagram showing a switched capacitor element.
  • FIG. 3A is a diagram for explaining a control operation of a switching operation of the switched capacitor element.
  • FIG. 3B is a diagram showing a fractional-N frequency divider.
  • FIG. 4 is a diagram showing a configuration of a PLL-type synthesizer for varying the frequency of an oscillation signal output from a local oscillator.
  • FIG. 1 is a diagram showing a receiver of the present invention.
  • 11 is a direct conversion receiver
  • 12 is an antenna
  • 13 is a bandpass filter
  • 14 is a high-frequency signal amplifier
  • 15 is a mixer
  • 16 is a mixer.
  • 17 indicates a local oscillator (OSL: osci 11 ator in FIG. 1)
  • 18 indicates an anti-aliasing filter
  • 19 indicates a switched capacitor filter
  • 20 Denotes a baseband signal amplifier
  • 21 denotes an A / D converter
  • 22 denotes a signal processing unit
  • 23 denotes a control signal generator.
  • the signal processing unit 22 performs various processes (for example, a detection process and a digital filter process) after converting a received signal into a baseband signal, which is shown by one functional block.
  • Figure 1 shows an iJ ⁇ AZD converter 21 that converts a signal into a baseband signal and then converts it into a signal.
  • it has a cut-off frequency of about 1 m.
  • the bandpass filter 13 removes an unnecessary signal
  • the high-frequency signal amplifier 14 amplifies the received signal.
  • the amplified received signal is converted into two orthogonal signals having phases different from each other by 90 ° by the mixer 15, the 90 ° phase shifter 16, and the local oscillator 17.
  • the signal input from the local oscillator 17 to the mixer 15 has the same frequency as the received signal.
  • the two orthogonal signals are filtered by an anti-aliasing filter 18 to remove an extra signal in order to prevent aliasing noise generated in the subsequent processing, and input to a switched capacitor filter 19.
  • the signal input to the switched capacitor filter 19 has its high-frequency component removed by the switched capacitor filter 19 and is amplified by the baseband signal amplifier 20.
  • the signal amplified by the baseband signal amplifier 20 is converted into a digital signal by the A / D converter 21, and predetermined digital signal processing such as detection processing is performed by the signal processing unit 22.
  • the direct conversion receiver 11 when directly converting the received signal to a baseband signal, the direct conversion receiver 11 outputs an unnecessary signal (such as an image signal) generated in the received signal. At this time, the signal band of the received signal is received. Therefore, the pass band of the low-pass filter needs to be changed.
  • a switched capacitor filter 19 is used as a one-pass filter, and the pass band is changed for each signal band.
  • one switched capacitor filter 19 can select from a plurality of signal bands.
  • a received signal in a desired signal band can be processed.
  • the direct conversion receiver 11 can be downsized.
  • FIG. 2A is a diagram showing a circuit configuration of the switched capacitor filter 19.
  • the switched capacitor filter 19 is a generally known state variable type active LPF (low-pass filter) (or called a biquad low-pass filter).
  • an integrator 25 and an inverting amplifier 26 are added to a secondary biquad active LPF 24 in which a resistor is connected in series to the input side of the operational amplifier, and a closed loop is formed as a whole. Have been.
  • the output of the integrator 25 of the switched capacitor filter 19 has the same function as the output of the conventional low-pass filter of the receiver.
  • R and C indicate the resistance value of the feedback resistor and the capacitance value of the capacitor in the secondary motorcycle active LPF 24.
  • the switched capacitor filter 19 increases the cut-off frequency ⁇ c when the above-mentioned 3 dB drop pass bandwidth ⁇ is large, and lowers the cut-off frequency ⁇ c when the 3-dB drop pass bandwidth ⁇ is small. I do.
  • FIG. 2A is a diagram showing the relationship between the cut-off frequency fc in the switched capacitor filter 19 and the resistance value of the feedback resistor R in the first-order integration type active LPF 24.
  • the resistance value of the feedback resistor R in the secondary bypass active LPF 24 is reduced. If you want to set a low cut-off frequency fc, use the first-order integration type active Increase the resistance of feedback resistor R in LPF 24.
  • the resistance value of the feedback resistor R of the secondary bidd active LPF 24 may be varied.
  • FIG. 2C is a diagram showing a switched capacitor element 27 used as a feedback resistor R of the secondary bipod active LPF 24.
  • the switched capacitor element 27 is composed of a capacitor 28 and two switch fingers 1 and T2.
  • the switch T1 and the switch T2 connected to the capacitor 28 control a certain control signal.
  • a resistance element having a resistance value according to the control signal ⁇ is obtained.
  • Varying the frequency of the control signal fo, or slow the rate of sweep rate Tsuchingu operation switch T 1 and switch T 2, by or faster, can vary the resistance of the Suitsu tide capacitor element 2 7 it can.
  • the cut-off frequency f c of a filter consisting of a capacitor C 1 and a resistor R 1 is
  • FIG. 3A is a diagram for explaining a method of generating the control signal fo input to the switches T1 and T2.
  • reference numeral 31 denotes a programmable counter.
  • the programmable counter 31 outputs a control signal having a frequency f o1 according to the binary value N 1 (an integer multiple) of the frequency f c k of the input signal. At this time, the control signal output from the programmable counter 31 is output based on the signal band of the received signal.
  • the switch T1 is closed (the switch 1 is ON) and the switch T2 is opened. (Switch T1 is OFF). As a result, charge is stored in the capacitor 28.
  • the switch T1 is opened (the switch ⁇ 1 is OFF) and the switch T2 is closed (the switch T2 is in the ON state). As a result, the electric charge stored in the capacitor 28 is discharged to the switch T2.
  • the switched capacitor filter 19 needs to vary the cut-off frequency for each different signal band.
  • a binary value such that a low-frequency control signal fo is output from the programmable counter 31 is input to the programmable counter 31.
  • a binary value such that a high-frequency control signal ⁇ o is output from the programmable counter 31 is input to the programmable counter 31.
  • the resistance value of the switched capacitor element 27 can be changed. It will be possible. Then, by changing the resistance value of the switched capacitor element 27, the cutoff frequency fc of the switched capacitor filter 19 can be changed. It becomes possible.
  • FIG. 3B is a diagram showing a fractional-N (Fractio nalNumber) frequency divider.
  • reference numeral 32 denotes a fractional-N frequency divider having a dividing value including a value below the decimal point, and is not limited to 1 ZN, and a desired dividing ratio can be arbitrarily set. Is possible.
  • the programmable counter 31 has the power to determine the frequency division ratio by an integer multiple of the reference signal.
  • This fractional 1-N frequency divider 32 can be used to drop or add pulses to the input reference signal fck.
  • the frequency division ratio can be set arbitrarily.
  • the switching operation of the switched capacitor element 27 is controlled by inputting the signal ⁇ 2 output from the fractional-N type frequency divider 32 as a control signal to the switched capacitor element 27. In this way, by controlling the switching operation of the switched capacitor element 27 with the signal output from the fractional-frequency divider 32, finer control than with the programmable force counter 31 can be achieved. It becomes possible.
  • the direct conversion receiver 11 employs the switched capacitor filter 19 as a low-pass filter for removing unnecessary signals of the baseband signal, thereby receiving various signal bands with a simple configuration. A signal can be received.
  • the switched capacitor filter 19 can be formed in a semiconductor integrated circuit, it is possible to reduce the size of the entire circuit.
  • a programmable counter 31 / fraction-root frequency divider 32 is used, and data for changing the frequency division ratio is used.
  • the cut-off frequency can be easily changed. The number can be changed.
  • the form of the direct purge receiver 11 of the present embodiment is not limited to the above-described form.
  • the output signal output from the local oscillator 17 may be frequency-divided, and the frequency-divided signal may be used as a control signal for varying the cut-off frequency of the switched capacitor filter 19.
  • FIG. 4 is a diagram showing a configuration of a PLL (PhaseLoccedLoop) type synthesizer 41 for varying the frequency of the oscillation signal of the local oscillator 17 in the direct comparison receiver 11.
  • PLL PhaseLoccedLoop
  • reference numeral 42 denotes a voltage controlled oscillator (VC ⁇ : Votage Controlled Oscillator), and reference numeral 43 denotes a voltage controlled oscillator 42 according to an input binary value (an integer multiple).
  • 44 is a programmable counter that divides the frequency of the input signal by an integer, and 44 compares the signal output from the programmable counter 43 with the reference signal fX and calculates a voltage value corresponding to the phase difference.
  • Reference numeral 45 denotes a phase comparator to be output, and reference numeral 45 denotes a low-pass filter that removes unnecessary voltage components from the voltage value output from the phase comparator 44 to generate a DC control voltage.
  • 46 is a programmable counter that divides the frequency of the signal output from the voltage controlled oscillator 42 to 1 / P
  • 47 is the frequency of the reference signal ⁇ ⁇ X output from a crystal oscillator or the like.
  • the figure shows a frequency divider that performs fixed frequency division.
  • the synthesizer 41 in FIG. 4 is a PLL synthesizer using a generally known programmable power source 43.
  • the phase comparator 44 calculates the reference signal ⁇ r output from the frequency divider 47 and the voltage
  • the phase of the signal fV output from the control oscillator 42 is compared with the signal fw obtained by dividing the signal fV into 1 Zk by the programmable counter 43, and a voltage corresponding to the phase difference is output.
  • the signal fV output from the voltage controlled oscillator 42 is divided by the programmable counter 46 into 1 / P, and the divided signal is divided by the switched capacitor element 27 in the switched capacitor filter 19. It is used to control the ON / OFF switching operation of switch T1 and switch T2.
  • the control signal output from the programmable power counter 46 is also used as an oscillation signal for directly converting the received signal into a baseband signal, the binary value input to the programmable counter 46 is It has a certain relationship with the received signal.
  • the programmable counter 43 or the programmable counter 46 may be configured as a fractional-N frequency divider.
  • the frequency of the control signal input to the switched capacitor filter 19 can be set arbitrarily.
  • a switched capacitor filter is employ
  • the receiver can be realized with a simple configuration.
  • the switch-off frequency can be set to an arbitrary frequency by using a frequency divider or a fractional 1-N programmable power counter for dividing by an integer multiple as a divider.

Description

技術分野
本発明は、携帯電話の信号帯域や明ラジオの信号帯域など、 さまざまな信号帯 域を受信するための受信機に関するものである。 書
背景技術
一般に、 携帯電話の信号帯域やラジオの信号帯域など種々の無線信号を受信 する方式としては、スーパーヘテロダイン方式やダイレク トコンバージョン方 式などいろいろな受信方式が知られている。 そして、 その内のスーパーヘテロ ダイン方式は、受信信号を一旦、 中間周波数の信号に変換し、 それから、 ベー スパンド信号に変換する受信方式である。
そして、 このスーパ一^■テロダイン方式を採用する受信機において、 さまざ まな周波数帯域の受信信号を受信させる場合、 その受信機には、 その受信信号 に応じた中間周波信号の信号処理のために、 広帯域の信号を処理することが必 要となる。
すなわち、例えば、我が国における A M信号及び F M信号を受信するスーパー ヘテロダイン方式の受信機を考えた場合、その受信機は、 AM受信用と FM受 信用の 2つの中間周波数帯域を通過させるために、 信号帯域の広いバンドパス フィルタが必要となる。 このような複数の中間周波信号を扱う受信機は、 構成 が複雑となり、受信機全体が大きくなるという問題がある。
受信機を簡単な構成とし、且つ、 小型化できる受信方式としては、ダイレクト コンバージョン方式が知られている。 このダイレク トコンバージョン方式は、受信信号と、受信信号と同じ周波数の 信号とを混合することによって、受信信号を直接、ベースパンド信号に変換する 受信方式である。 そして、 このようなダイレクトコンバージョン方式の受信機 は、 中間周波数を使用せず、直接、 受信信号をベースバンド信号に変換するこ とにより、通常、 スーパーヘテロダイン方式の受信機の R F ( R a d i o F r e q u e n c y ) 回路部に使用されるイメージ信号除去用のフィルタが不要 となり小型化することができる。 このように、 ダイレクトコンバージョン方式 は、 受信機を小型化することが可能な受信方式として注目されている。
しかし、ダイレクトコンバージョン方式の受信機においても、さまざまな周波 数帯域の受信信号を受信させる場合、 その受信機には、 その受信信号に応じた ベースバンド信号の信号処理のために、 広帯域の信号を処理することが必要と なる。
すなわち、従来のダイレクトコンバージョン方式の受信機においても、いろい ろな信号帯域に応じて、その信号帯域毎に不要な信号を除去するためのフィル タを用意する必要があつた。
そして、それらのフィルタは、 信号帯域に応じて切り替える必要がある。 そ のフィルタを切り替えるための制御回路は、信号帯域の数が増えるにつれて、 構成が複雑になり、受信機の大型化の原因にもなつている。
また、 従来の受信機は、 抵抗やコンデンサの受動素子でフィルタを構成して おり、 フィルタ特性のばらつきが大きいという問題点もあった。
そこで、本発明では、上記問題点を考慮し、さまざまな信号帯域に容易に適応 することが可能で、且つ、半導体集積化に適した受信機を提供することを目的と する。 発明の開示 本発明の第一の態様である受信機は、受信信号を直接ベースパンド信号に変 換する受信機であって、スィツチドキャパシタ素子に与えられる制御信号に基 づいて上記ベースバンド信号をフィルタリングする際のカツトオフ周波数を制 御するスィツチドキャパシタフィルタと、周期信号を生成する発振器と、上記受 信信号に基づいて上記発振器により生成された周期信号を分周する分周器と、 を備え、上記分周器からの出力信号が上記制御信号として上記スィッチドキヤ パシタ素子に与えられることを特徴とする。
上記の構成によれば、 ベースバンド信号を通過させる周波数フィルタとして タフィルタのカツトオフ周波数を可変するだけで、いろいろな受信信号帯域に 対応することが可能となり、受信帯域毎に個別のフィルタ処理を設ける必要が なくなる。 これより、受信機を小型化することが可能となる。
また、本発明の第二の様態の受信機は、 上記第 1の分周器が、プログラマブル カウンタであって、 整数倍に分周する分周方式またはフラクショナル一 N方式 の分周器で構成されてもよい。
上記の構成によれば、 任意のカットオフ周波数を設定することができ、 いろ いろな受信帯域に適応することが可能となる。
また、本発明の第三の様態の受信機は、 上記スィツチドキャパシタフィルタ 力 少なくとも増幅器を備え、上記増幅器の帰還抵抗としての抵抗成分が、上記 スィツチドキャパシタ素子により実現されるように構成されてもよい。
上記の構成によれば、 前述の第一の態様と同様の作用 '効果を得ることがで きる。'
また、本発明の第四の様態の受信機は、受信信号を直接ベースバンド信号に変 换する受信機であって、周期信号を生成する発振器と、上記発振器で生成された 周期信号と上記受信信号とを混合し、ベースバンド信号を出力するミキサと、ス ィツチドキャパシタ素子に与えられる制御信号に基づいて上記ミキサから出力 されるベースバンド信号をフィルタリングする際のカツトオフ周波数を制御す るスィッチドキャパシタフィルタと、上記受信信号に基づいて上記発振器によ り生成された周期信号を分周する分周器とを備え、上記分周器からの出力信号 が上記制御信号として上記スィツチドキャパシタ素子に与えられることを特徴 とする。
上記の構成によれば、 電圧制御発振器から出力される信号を、プログラマブ ルカゥンタなどの分周器で分周し、その分周した信号を使ってスィツチドキヤ パシタフィルタの通過帯域を可変しているので、 スィツチドキャパシタフイノレ タの通過帯域を可変するために必要な基準周波数信号を生成する回路を省略す ることができ、受信機を小型化することが可能となる。
図面の簡単な説明
本発明は、 後述する詳細な説明を、 下記の添付図面と共に参照すればより明 らかになるであろう。
図 1は、 本発明の受信機を示す図である。
図 2 Aは、 スィツチドキャパシタフィルタの回路構成を示す図である。
図 2 Bは、スィツチドキャパシタフィルタにおけるカツトオフ周波数と 1次 積分型ァクティブ L P Fにおける帰還抵抗の抵抗値との関係を示す図である。 図 2 Cは、スィツチドキャパシタ素子を示す図である。
図 3 Aは、 スィツチドキャパシタ素子のスィツチング動作の制御動作を説明 する図である。
図 3 Bは、 フラクショナルー N方式の分周器を示す図である。
図 4は、 局部発振器から出力される発振信号の周波数を可変するための P L L方式のシンセサイザの構成を示す図である。 発明を実施するための最良の形態
以下、 本発明の実施の形態を図面を用いて説明する。
図 1は、本発明の受信機を示す図である。
図 1において、 1 1は、ダイレクトコンバージョン受信機を、 1 2は、アンテナ を、 1 3は、バンドパスフィルタを、 1 4は、高周波信号増幅器を、 1 5は、ミキサ を、 1 6は、 9 0 ° 位相器を、 1 7は、局部発振器 （図 1では O S L ： o s c i 1 1 a t o r と示す) を、 1 8は、アンチエリアシングフィルタを、 1 9は、スィッ チドキャパシタフィルタを、 2 0は、ベースバンド信号増幅器を、 2 1は、 A/D コンバータを、 2 2は、信号処理部を、 2 3は、制御信号発生器をそれぞれ示して いる。
なお、上記信号処理部 2 2は、 1つの機能プロックで示しているが、受信信号 からベースバンド信号に変換された後の様々な処理 （例えば、検波処理やデジ タルフィルタ処理など） を行う。
また、図 1 レ、て、 ¾ί言信号をベースバンド信 こ藤後、そ をアナ口ク、信号で 行う iJ^^AZDコンバータ 2 1 される。
また、 ±| ィツチドキャパシタフィルタ 1 9 ベースバンド信^ る ローパスフィルタ ¾1えており、そのカツトオフ周滕は舗卸 itf ^iE器 2 3力ら m¾ さ 卸 it^ δじ τ¾すること力 sできる。
また、 if己タ レクトコンバージョン 議 1 1 1チッ こ靈はること力 5^會 ある。 次に、 ダイレクトコンパージョン受信機 1 1の動作を説明する。
まず、上記ダイレクトコンバージョン受信機 1 1は、アンテナ 1 2より受信信 号を受信すると、バンドパスフィルタ 1 3によって、不要な信号を除去し、高周 波信号増幅器 1 4によって、受信信号を増幅する。
そして、増幅された受信信号は、ミキサ 1 5、 9 0 ° 位相器 1 6、 及び局部発 振器 1 7によって、互いに位相が 9 0 ° 異なる 2つの直交信号に変換される。 なお、局部発振器 1 7からミキサ 1 5に入力される信号は、受信信号と同一周波 数の信号となっている。
次に、その 2つの直交信号は、アンチエリアシングフィルタ 1 8によって、こ の後の処理で発生する折り返し雑音を防止するために、余分な信号が除去され、 スィッチドキャパシタフィルタ 1 9に入力される。
そして、 スィツチドキャパシタフィルタ 1 9に入力された信号は、スィッチ ドキャパシタフィルタ 1 9によって、高周波成分が除去され、ベースバンド信号 増幅器 2 0で増幅される。
そして、 ベースバンド信号増幅器 2 0において増幅された信号は、 A/Dコ ンバータ 2 1でデジタル信号に変換され、 信号処理部 2 2で検波処理などの所 定のデジタル信号処理が行われる。
また、ダイレク トコンバージョン受信機 1 1は、受信信号を直接ベースバンド 信号に変換する際、 受信信号に発生する不要な信号 （イメージ信号など） を口 そして、 このとき、 受信する受信信号の信号帯域に応じて、 そのローパスフ ィルタの通過帯域も変える必要がある。 本実施形態のダイレクトコンバージョ ン受信機 1 1では、 口一パスフィルタとしてスィツチドキャパシタフィルタ 1 9を使用し、 信号帯域毎に通過帯域を変えている。
これより、 従来の受信機のように、 信号帯域毎にフィルタを用意しておき、 受信信号の信号帯域に応じてフィルタを切り替える処理が必要なくなり、回路 構成を簡単なものとすることが可能となる。
すなわち、ローパスフィルタ機能とカツトオフ周波数を変える機能とを備え るスィツチドキャパシタフィルタ 1 9をダイレク トコンバージョン受信機 1 1 に備えることにより、 1つのスィッチドキャパシタフィルタ 1 9で複数の信号 帯域の中から所望な信号帯域の受信信号を処理することができる。 これより、 ダイレクトコンバージョン受信機 1 1を小型化することができる。
次に、上記スィツチドキャパシタ 19の回路構成を説明する。
図 2 Aは、スィツチドキャパシタフィルタ 1 9の回路構成を示す図である。 図 2 Aにおいて、スィツチドキャパシタフィルタ 1 9は、一般的に知られてい る状態変数型アクティブ LP F (l ow a s s f i l t e r) (または、 バイクァド型ローパスフィルタという） である。
上記スィツチドキャパシタフィルタ 1 9は、 オペアンプの入力側に直列に抵 抗が接続される 2次バイクァドアクティブ LP F 24に積分器 25及び反転増 幅器 26が加えられ、全体で閉ループが構成されている。 そして、 このスイツ チドキャパシタフィルタ 1 9の積分器 25の出力が、 従来の受信機のローパス フィルタの出力と同等な機能を果たしている。
一般に、スィッチドキャパシタフィルタ 19における 3 dB降下通過帯域幅 coは、 以下のような式が成り立つ。
ω= 1/RC—（1)
なお、上記 R及び Cは、 2次バイクヮッドアクティブ LPF 24における帰還 抵抗の抵抗値及びコンデンサの容量値を示している。
また、 スィッチドキャパシタフィルタ 1 9は、 上記 3 dB降下通過帯域幅 ω が大きくなれば、カツトオフ周波数 ί cを高くし、 3 dB降下通過帯域幅 ωが小 さくなれば、カツトオフ周波数 ί cを低くする。
図 2 Βは、スィツチドキャパシタフィルタ 1 9におけるカツトオフ周波数 f cと 1次積分型ァクティブ L P F 24における帰還抵抗 Rの抵抗値との関係を 示す図である。
図 2 Bに示すように、高いカツトオフ周波数 f cを設定したい場合は、 2次バ イクヮッドアクティブ LP F 24における帰還抵抗 Rの抵抗値を小さくする。 また、 低いカツトオフ周波数 f cを設定したい場合は、 1次積分型アクティブ LPF 24における帰還抵抗 Rの抵抗値を大きくする。
このように、スィツチドキャパシタフィルタ 1 9のカツトオフ周波数 f cを 可変させる場合は、 2次バイクヮッドアクティブ LP F 24の帰還抵抗 Rの抵 抗値を可変させればよい。
次に、 2次バイクヮッドアクティブ LP F 24における帰還抵抗 Rの抵抗値 を可変させる方法を説明する。
図 2Cは、 2次バイクヮッドアクティブ LP F 24の帰還抵抗 Rとして使用 されるスィツチドキャパシタ素子 27を示す図である。
図 2 Cに示すように、 スィッチドキャパシタ素子 27は、コンデンサ 28と 2つのスィツチ丁 1及ぴスィツチ T 2とからなり、コンデンサ 28に接続され るスィツチ T 1及ぴスィツチ T 2をある制御信号 f oで交互にスィツチングす ることによって、その制御信号 ί οに応じた抵抗値をもつ抵抗素子となる。 こ こで、 スィッチドキャパシタ素子 27の抵抗値 REは、 RE= 1/ ( f 0 · C) で表せる。
この制御信号 f oの周波数を可変し、スィッチ T 1及びスィッチ T 2のスィ ツチング動作の速度を遅く したり、早くしたりすることによって、 上記スイツ チドキャパシタ素子 27の抵抗値を可変させることができる。
一般に、 コンデンサ C 1と抵抗 R 1で構成されるフィルタのカツトオフ周波 数 f cは、
f c = l/ (27u - C l - R l)
となる。 また、 一般的なスィッチドキャパシタフィルタの場合、
f c = ( f 0 ■ C) / (2 π C 1)
となる。
そして、 同じ I Cチップ上に 2つのコンデンサ （コンデンサ C及び C 1) を 設けて構成されるスィッチドキャパシタフィルタの場合、 その 2つのコンデン サは、 容量が同じ方向で、 且つ、 容量がばらつくので、 カットオフ周波数の精 度があまりょくなレヽ。
そこで、 2つのコンデンサの容量のばらつき係数を kとすると、 スィッチド キャパシタフィルタのカツトオフ周波数 f cは、
f c = ( f 0 ■ k ■ C) / (2 π ■ k · C1)
= ( f 0 · C) / (2 π C 1)
となり、 コンデンサ Cとコンデンサ C 1の互いの容量のばらつきが打ち消さ れ、 カットオフ周波数 ί oの精度が高まる。
次に、上記スィツチ Τ 1及びスィツチ Τ 2に入力される制御信号 f oの生成 方法を説明する。
図 3 Aは、上記スィツチ T 1及びスィツチ T 2に入力される制御信号 f oを 生成する方法を説明する図である。
図 3 Aにおいて、 31は、プログラマブルカウンタを示している。 プログラマ ブル力ゥンタ 31は、入力信号の周波数 f c kをバイナリ値 N 1 (整数倍の 値） に応じた周波数 f o 1の制御信号を出力している。 そして、このとき、プロ グラマブルカウンタ 31から出力される制御信号は、受信される受信信号の信 号帯域に基づいて出力される。
すなわち、プログラマブルカウンタ 31に入力される基準信号 f c kは、受信 の信号帯域に応じて、 ί o 1 = f c kZNp 1の信号に分周され、この ί ο 1が 制御信号としてスィツチドキャパシタフィルタ 1 9のスィツチング動作を制御 する。
例えば、プログラマブルカウンタ 31から出力される制御信号 ί ο 1におい て、制御信号 f o 1が H (h i g h) レベルのときは、スィッチ T 1が閉じ （ス イッチ丁 1は ON) 、スィッチ T 2が開く （スィッチ T 1は OFF) 。 これよ り、コンデンサ 28に電荷が貯まる。 そして、制御信号 ί o 1が L (l ow) レベルのときは、スィッチ T 1が開き (スィツチ Τ 1は OFF) 、スィツチ T 2が閉じる（スィツチ T 2が ON状態）。 これより、コンデンサ 28に貯まっていた電荷がスィツチ T 2側に放出される。 そして、このスィツチ T 1及びスィツチ T 2の ON/OF Fの切り替え動作 速度を速くすることによって、帰還抵抗 Rとしてのスィツチドキャパシタ素子 27の抵抗値が小さくなる。
また、 反対に、 ON/OFFの切り替え動作速度を遅くすることによって、 帰還抵抗 Rとしてのスィッチドキャパシタ素子 27の抵抗値が大きくなる。 次に、 異なる信号帯域の受信信号を受信する場合を考える。
スィッチドキャパシタフィルタ 1 9は、 異なる信号帯域毎にカツトオフ周波 数を可変する必要がある。 低いカツトオフ周波数にするためには、上記 ω= 1 /RC— (1)より、抵抗値 Rを大きくさせるように、スィツチドキャパシタ素子 27に入力される制御信号 ί οの周波数を低くする。 このとき、プログラマプ ルカウンタ 31から周波数が低い制御信号 f oが出力されるようなバイナリ値 をプログラマブルカウンタ 31に入力する。
反対に、高いカットオフ周波数にするためには、上記 c = lZRC— (1) よ り、抵抗値 Rを小さくさせるように、スィッチドキャパシタ素子 27に入力され る制御信号 f oの周波数を高くする。 このとき、 プログラマブルカウンタ 3 1 から周波数の高い制御信号 ί oが出力されるようなバイナリ値をプログラマブ ルカウンタ 31に入力する。
このように、スィッチ Τ 1及びスィツチ Τ 2の ONZOF Fの切り替え動作 の速さを上記プログラマブルカウンタ 31の出力する制御信号 f o 1によって 可変させれば、スィツチドキャパシタ素子 27の抵抗値を変えることが可能と なる。 そして、スィツチドキャパシタ素子 27の抵抗値を可変することによつ て、スィッチドキャパシタフィルタ 19のカツトオフ周波数 f cを可変するこ とが可能となる。
図 3 Bは、 フラクショナル一N ( F r a c t i o n a l N u m b e r ) 方 式の分周器を示す図である。
図 3 Bにおいて、 3 2は、少数点以下の値を含む分周値を有する、 フラクシ ョナルー N方式の分周器であり、 1 ZNに限らず所望な分周比を任意に設定す ることが可能なものである。
プログラマブルカウンタ 3 1は、 基準信号の整数倍の値で分周比が決まって しまう力 このフラクショナル一N方式の分周器 3 2は、入力される基準信号 f c kのパルスを抜いたり足したりすることによつて、分周比を任意に設定する ことができる。
このフラクショナルー N方式の分周器 3 2から出力される信号 ί ο 2を制御 信号としてスィツチドキャパシタ素子 2 7に入力することにより、スィツチド キャパシタ素子 2 7のスィツチング動作を制御している。 このように、 スイツ チドキャパシタ素子 2 7のスィッチング動作の制御をフラクショナルー Ν方式 の分周器 3 2から出力される信号で制御することによって、プログラマブル力 ゥンタ 3 1で制御するよりも細かい制御が可能となる。
このように、ダイレク トコンバージョン受信機 1 1において、 ベースバンド 信号の不要な信号を除去するためのローパスフィルタとして、 スィツチドキヤ パシタフィルタ 1 9を採用することにより、簡単な構成でいろいろな信号帯域 の受信信号を受信することができる。
また、スィツチドキャパシタフィルタ 1 9は、半導体集積回路内に作ることが 可能なので、回路全体を小型化することが可能となる。
また、 カツトオフ周波数を可変するための制御信号を生成するために、プロ グラマブルカウンタ 3 1ゃフラクショナルー Ν方式の分周器 3 2を採用し、 そ れらの分周比を変えるためのデータ値を変えるだけで、容易にカツトオフ周波 数を可変することが可能となる。
なお、 本実施形態のダイレクトコンパージヨシ受信機 1 1は、 その形態は上 記形態に限定されない。
例えば、上記局部発振器 1 7から出力される出力信号を分周し、 その分周し た信号を、 上記スィッチドキャパシタフィルタ 1 9のカツトオフ周波数を可変 させるための制御信号 ί οとしてもよい。
図 4は、上記ダイレクトコンパージョン受信機 1 1における局部発振器 1 7 の発振信号の周波数を可変するための P L L (P h a s e L o c k e d L o o p) 方式のシンセサイザ 4 1の構成を示す図である。
図 4において、 4 2は、電圧制御発振器（VC〇： V o 1 t a g e C o n t r o l l e d O s c i l l a t o r)を、 4 3は、 入力されるバイナリ値（整 数倍の値）に応じて電圧制御発振器 42から入力される信号の周波数を整数分 の 1に分周するプログラマブルカウンタを、 44は、プログラマブルカウンタ 4 3から出力された信号と基準信号 f Xとを比較し、その位相差に応じた電圧値 を出力する位相比較器を、 45は、位相比較器 44から出力された電圧値から不 要な電圧成分を取り除き、直流制御電圧を作り出すローパスフィルタを示して いる。
また、 4 6は、 電圧制御発振器 42から出力される信号の周波数を 1/Pに 分周するプログラマブルカウンタを、 4 7は、 水晶振動子などから出力される 基準信号 ί Xの周波数を 1ΖΝに固定分周する分周器を示しており.、分周器 4 7から出力される基準信号 f rは、 f r = f xZNとなるように設定されてい る。
図 4におけるシンセサイザ 41は、一般的に、知られているプログラマブル力 ゥンタ 4 3を使った P L L方式のシンセサイザである。
また、 位相比較器 44は、 分周器 4 7から出力される基準信号 ί rと、 電圧 制御発振器 4 2から出力される信号 f Vをプログラマプルカウンタ 4 3で 1 Z kに分周した信号 f wとの互いの位相を比較し、 その位相差に応じた電圧を出 力する。 このように、 電圧制御発信器 4 2から出力される信号 ί Vは、シンセ サイザ 4 1の P L Lループにより、 i v == i r · Kの関係が保たれている。 そして、電圧制御発振器 4 2から出力される信号 f Vをプログラマブルカウ ンタ 4 6で 1 / Pに分周し、その分周した信号を上記スィツチドキャパシタフ ィルタ 1 9におけるスィツチドキャパシタ素子 2 7のスィツチ T 1及びスィッ チ T 2の O N/O F Fの切り替え動作の制御に利用している。
このとき、プログラマブル力ゥンタ 4 6から出力される制御信号は、受信信号 を直接ベースバンド信号に変換するための発振信号としても使用するので、プ ログラマブルカウンタ 4 6に入力されるバイナリ値は、受信信号と一定の関係 をもつィ直となつている。
なお、 上記プログラマブル力ゥンタ 4 3またはプログラマブルカウンタ 4 6 を、 フラクショナルー N方式の分周器として構成してもよレ、。
このように、プログラマプルカウンタ 4 6をフラクショナルー N方式の分周 器とした場合は、 スィツチドキャパシタフィルタ 1 9に入力される制御信号の 周波数を任意に設定することが可能となる。
本発明の受信機によれば、受信信号を直接ベースバンド信号に変換する受信 機のローパスフィルタとしてスィツチドキャパシタフィルタを採用し、 その力 ットオフ周波数を変化させることで、 種々の信号帯域に対応できる受信機を簡 素な構成で実現できる。 また、 分周器として整数倍で分周する分周方式または フラクショナル一 N方式のプログラマブル力ゥンタを用いることで、 スィツチ ットオフ周波数を任意の周波数に設定できる。

Claims

請 求 の 範 囲
1 . 受信信号を直接ベースバンド信号に変換する受信機であって、 スィツチドキャパシタ素子に与えられる制御信号に基づいて上記ベースバン ド信号をフィルタリングする際のカツトオフ周波数を制御するスィツチドキヤ パシタフィルタと、
周期信号を生成する発振器と、
上記受信信号に基づいて上記発振器により生成された周期信号を分周する分 周器と、を備え、
上記分周器からの出力信号が上記制御信号として上記スィツチドキャパシタ 素子に与えられることを特徴とする受信機。
2 . 請求項 1に記載の受信機であって、
上記分周器は、プログラマブル力ゥンタであって、 整数倍に分周する分周方 式またはフラクショナルー N方式の分周器であることを特徴とする受信機。
3 . 請求項 1に記載の受信機であって、
上記スイッチドキャパシタフィルタは、少なくとも増幅器を備え、 上記増幅器の帰還抵抗としての抵抗成分が、上記スィツチドキャパシタ素子 により実現されることを特徴とする受信機。
4 . 受信信号を直接ベースバンド信号に変換する受信機であって、 周期信号を生成する発振器と、
上記発振器で生成された周期信号と上記受信信号とを混合し、ベースバンド 信号を出力するミキサと、
スィツチドキャパシタ素子に与えられる制御信号に基づいて上記ミキサから 出力されるベースバンド信号をフィルタリングする際のカツトオフ周波数を制 上記受信信号に基づいて上記発振器により生成された周期信号を分周する分 周器と、を備え、
上記分周器からの出力信号が上記制御信号として上記スィツチドキャパシタ 素子に与えられることを特徴とする受信機。
PCT/JP2003/003274 2002-03-28 2003-03-18 Appareil recepteur WO2003084085A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/508,915 US20050176396A1 (en) 2002-03-28 2003-03-18 Receiver apparatus
EP03708663A EP1489752A1 (en) 2002-03-28 2003-03-18 Receiver apparatus
KR10-2004-7015081A KR20040104544A (ko) 2002-03-28 2003-03-18 수신기

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002091835A JP2003289264A (ja) 2002-03-28 2002-03-28 受信機
JP2002-91835 2002-03-28

Publications (1)

Publication Number Publication Date
WO2003084085A1 true WO2003084085A1 (fr) 2003-10-09

Family

ID=28671688

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/003274 WO2003084085A1 (fr) 2002-03-28 2003-03-18 Appareil recepteur

Country Status (7)

Country Link
US (1) US20050176396A1 (ja)
EP (1) EP1489752A1 (ja)
JP (1) JP2003289264A (ja)
KR (1) KR20040104544A (ja)
CN (1) CN1643802A (ja)
TW (1) TW200401512A (ja)
WO (1) WO2003084085A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20065861A0 (fi) * 2006-06-30 2006-12-28 Nokia Corp Signaalien passiivinen vahvistus
FI20065464A0 (fi) * 2006-06-30 2006-06-30 Nokia Corp Monitoiminen passiivinen taajuussekoitin
FI20065862A0 (fi) * 2006-06-30 2006-12-28 Nokia Corp Monitoiminen passiivinen taajuussekoitin
JP2008131383A (ja) * 2006-11-21 2008-06-05 Sanyo Electric Co Ltd 音質調整回路及び信号特性調整回路
TWI376888B (en) * 2008-11-26 2012-11-11 Ind Tech Res Inst Down-conversion filter and communication receiving apparatus
US9490944B2 (en) * 2012-10-12 2016-11-08 Innoventure L.P. Phase sector based RF signal acquisition
US8995505B2 (en) * 2012-11-30 2015-03-31 Qualcomm Incorporated Sliding if transceiver architecture
CN107493089A (zh) * 2017-07-18 2017-12-19 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） 一种低频透地通信接收电路
CN112350690A (zh) * 2020-12-01 2021-02-09 上海交通大学 基于开关电容和有源容阻上变频的高阶n路带通滤波器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183342A (ja) * 1991-12-26 1993-07-23 Toshiba Corp 受信機
JPH05283614A (ja) * 1992-01-16 1993-10-29 Crystal Semiconductor Corp 集積回路のキャパシタ構造
JPH10215152A (ja) * 1997-01-30 1998-08-11 Nec Corp スイッチング用素子の駆動回路
JP2000114896A (ja) * 1998-10-07 2000-04-21 Nec Corp 利得制御回路及びその制御方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760346A (en) * 1986-09-30 1988-07-26 Motorola, Inc. Switched capacitor summing amplifier
US5012490A (en) * 1989-12-26 1991-04-30 At&T Bell Laboratories Varying bandwidth digital signal detector
US5487027A (en) * 1994-05-18 1996-01-23 Lord Corporation Process and apparatus for providing an analog waveform synchronized with an input signal
US5774555A (en) * 1994-08-12 1998-06-30 Samsung Electronics Co., Ltd. Switched capacitor bandpass filter for detecting pilot signal
US20020110189A1 (en) * 2000-08-11 2002-08-15 Souissi Slim Salah Method and apparatus for a frequency agile variable bandwidth transceiver

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183342A (ja) * 1991-12-26 1993-07-23 Toshiba Corp 受信機
JPH05283614A (ja) * 1992-01-16 1993-10-29 Crystal Semiconductor Corp 集積回路のキャパシタ構造
JPH10215152A (ja) * 1997-01-30 1998-08-11 Nec Corp スイッチング用素子の駆動回路
JP2000114896A (ja) * 1998-10-07 2000-04-21 Nec Corp 利得制御回路及びその制御方法

Also Published As

Publication number Publication date
TW200401512A (en) 2004-01-16
CN1643802A (zh) 2005-07-20
JP2003289264A (ja) 2003-10-10
US20050176396A1 (en) 2005-08-11
KR20040104544A (ko) 2004-12-10
EP1489752A1 (en) 2004-12-22

Similar Documents

Publication Publication Date Title
US8249535B2 (en) Radio receivers
US7489745B2 (en) Reconfigurable direct RF bandpass sampling receiver and related methods
JP3510794B2 (ja) 信号処理装置および通信機
KR100384209B1 (ko) 단일의국부발진기를가진광주파수스펙트럼텔레비전튜너
US20080248765A1 (en) Superheterodyne Receiver with Switchable Local Oscillator Frequency and Reconfigurable IF Filter Characteristics
US7979047B2 (en) Sampling filter
WO2005104380A2 (en) Image reject filtering in a direct sampling mixer
JP2002368642A (ja) 受信機およびｉｃ
JPH10200376A (ja) 受信装置および移相器
WO2004049575A1 (ja) Ｐｌｌ回路
JP2006324795A (ja) イメ−ジリジェクションミキサと帯域フィルタを有する受信ｉｆシステム
WO2003084085A1 (fr) Appareil recepteur
JP2006121665A (ja) イメージリジェクションミキサと能動帯域フィルタを有する受信ｉｆ回路
WO2007004465A1 (ja) 半導体装置およびそれを用いた無線回路装置
US9712140B1 (en) Tunable multi-path filter
KR19990063230A (ko) 직접 변환 방법을 이용하는 선택적 호출 무선 수신기
US20090237036A1 (en) Frequency synthesizer and loop filter used therein
CN1839548B (zh) 锁相环滤波器
US20090253395A1 (en) Antenna input tuning circuit
JP2001044872A (ja) 受信信号処理用半導体集積回路
JP3600075B2 (ja) テレビジョンチューナ
JP4604822B2 (ja) 受信機および受信方法
KR101874105B1 (ko) 다대역 하이브리드 주파수 합성기
CN101753103A (zh) 解调信号的装置
JP2009077009A (ja) 受信回路及び電子機器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB NL

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003708663

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020047015081

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20038071940

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020047019983

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020047015081

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003708663

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1020047019983

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1020047019983

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1020047019983

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10508915

Country of ref document: US

WWW Wipo information: withdrawn in national office

Ref document number: 2003708663

Country of ref document: EP