WO2002065291A3 - Dispositif de reconfiguration d'un ensemble memoire presentant des defauts - Google Patents

Dispositif de reconfiguration d'un ensemble memoire presentant des defauts Download PDF

Info

Publication number
WO2002065291A3
WO2002065291A3 PCT/FR2002/000523 FR0200523W WO02065291A3 WO 2002065291 A3 WO2002065291 A3 WO 2002065291A3 FR 0200523 W FR0200523 W FR 0200523W WO 02065291 A3 WO02065291 A3 WO 02065291A3
Authority
WO
WIPO (PCT)
Prior art keywords
modules
rank
reconfiguring
terminal
storage assembly
Prior art date
Application number
PCT/FR2002/000523
Other languages
English (en)
Other versions
WO2002065291A2 (fr
Inventor
Michael Nicolaidis
Original Assignee
Iroc Technologies
Michael Nicolaidis
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iroc Technologies, Michael Nicolaidis filed Critical Iroc Technologies
Priority to US10/468,265 priority Critical patent/US6946985B2/en
Publication of WO2002065291A2 publication Critical patent/WO2002065291A2/fr
Publication of WO2002065291A3 publication Critical patent/WO2002065291A3/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring

Abstract

L'invention concerne un dispositif de reconfiguration d'un ensemble de N modules électroniques de base associés à k modules redondants, comprenant: N multiplexeurs ayant chacun une première borne (di) susceptible d'être connectée à l'une de k+1 deuxièmes bornes connectées aux k+1 bornes d'entrée/sortie d'un groupe ordonné de modules composé d'un module de base (Ui) et de k autres modules; N+k bascules (Fi) indicatrices d'un état bon ou mauvais d'un des N+k modules; et un moyen logique associé à chaque multiplexeur de rang j, j étant un entier compris entre 0 et N, pour déterminer le nombre de bascules de rang 0 à j indiquant un état mauvais, déterminer le nombre de modules du groupe ordonné associé au module de rang j, à compter pour trouver un nombre de modules bons égal au premier nombre, et connecter la première borne du multiplexeur à sa deuxième borne de rang égal au deuxième nombre.
PCT/FR2002/000523 2001-02-12 2002-02-12 Dispositif de reconfiguration d'un ensemble memoire presentant des defauts WO2002065291A2 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/468,265 US6946985B2 (en) 2001-02-12 2002-02-12 Device for reconfiguring a faulty storage assembly

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0101884A FR2820844B1 (fr) 2001-02-12 2001-02-12 Dispositif de reconfiguration d'un ensemble memoire presentant des defauts
FR01/01884 2001-02-12

Publications (2)

Publication Number Publication Date
WO2002065291A2 WO2002065291A2 (fr) 2002-08-22
WO2002065291A3 true WO2002065291A3 (fr) 2004-08-19

Family

ID=8859908

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2002/000523 WO2002065291A2 (fr) 2001-02-12 2002-02-12 Dispositif de reconfiguration d'un ensemble memoire presentant des defauts

Country Status (3)

Country Link
US (1) US6946985B2 (fr)
FR (1) FR2820844B1 (fr)
WO (1) WO2002065291A2 (fr)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203873B1 (en) 2004-06-04 2007-04-10 Magma Design Automation, Inc. Asynchronous control of memory self test
US20060182187A1 (en) * 2005-02-11 2006-08-17 Likovich Robert B Jr Automatic reconfiguration of an I/O bus to correct for an error bit
JP4821198B2 (ja) * 2005-07-12 2011-11-24 ソニー株式会社 半導体集積回路とその製造方法
JP4552803B2 (ja) * 2005-08-10 2010-09-29 ソニー株式会社 半導体集積回路
US20090177919A1 (en) * 2008-01-04 2009-07-09 International Business Machines Corporation Dynamic redundancy for microprocessor components and circuits placed in nonoperational modes
US7783940B2 (en) * 2008-06-06 2010-08-24 Syntest Technologies, Inc. Apparatus for redundancy reconfiguration of faculty memories
MA55238B1 (fr) * 2021-12-23 2023-10-31 Nabil Guennoun Dispositif de protection, de réparation ou de changement de comportement d’un circuit électrique ou électronique utilisant une fonction de remplacement d’un composant à l'aide d'une commutation redondante.

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6151263A (en) * 1997-12-04 2000-11-21 Samsung Electronics Co., Ltd. Integrated circuit memory devices having data input and output lines extending along the column direction

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833577B2 (ja) * 1977-03-17 1983-07-20 富士通株式会社 集積回路
US4355391A (en) * 1980-03-31 1982-10-19 Texas Instruments Incorporated Apparatus and method of error detection and/or correction in a data set

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6151263A (en) * 1997-12-04 2000-11-21 Samsung Electronics Co., Ltd. Integrated circuit memory devices having data input and output lines extending along the column direction

Also Published As

Publication number Publication date
FR2820844A1 (fr) 2002-08-16
WO2002065291A2 (fr) 2002-08-22
US20040075461A1 (en) 2004-04-22
FR2820844B1 (fr) 2003-05-30
US6946985B2 (en) 2005-09-20

Similar Documents

Publication Publication Date Title
KR940007002B1 (ko) 프로그램 가능한 논리소자
WO2007022446A3 (fr) Dispositif electronique a mode d'essai supporte par une interface
Poldini et al. Vascular flora of Friuli-Venezia Giulia: an annotated catalogue and synonymic index
WO2003028215A3 (fr) Oscillateur accordable
EP0913944A3 (fr) Architecture logique programmable comportant un bloc matriciel adressable par le contenu
WO1996008801A3 (fr) Module de liaison de donnees pour des systemes de commande a multiplexage temporel
WO2002089329A3 (fr) Element logique fpga a capacite de registre de decalage a longueur variable
EP0361404A3 (fr) Circuit de mémoire muni d'une structure de redondance améliorée
DE69900993T2 (de) Modulenkompatibilitätsüberprüfung
WO2002065291A3 (fr) Dispositif de reconfiguration d'un ensemble memoire presentant des defauts
WO2005109220A3 (fr) Reseau avec noeuds d'interconnexion programmables conçus pour des circuits integres de grande taille
WO2005052612A3 (fr) Circuit d'entree et de sortie d'un circuit de commutation integre, procede pour tester un circuit de commutation integre et circuit de commutation integre dote d'un circuit d'entree et de sortie de ce type
EP1274260A3 (fr) Matrice de commutation à haute isolation, petite taille et faibles coûts de fabrication
WO2004055670A3 (fr) Telechargement de code dans un systeme comportant de multiples circuits integres a capacite de norme jtag
TW200519617A (en) Processor surrogate for use in multiprocessor systems and multiprocessor system using same
WO2003032492A3 (fr) Circuit integre reconfigurable a architecture scalaire
ES2107379B1 (es) Emulador de red de modo de transferencia asincrono.
CA2464890A1 (fr) Circuit sequenceur asynchrone a flans de signaux de sortie ordonnes de facon non rigide
EP1074991A3 (fr) Dispositif de mémoire à semi-conducteur
ATE290744T1 (de) Anpassbare chipkarte
ATE536650T1 (de) Telekommunikationsendgerätemodul
EP0953912A3 (fr) Dispositif de mémoire à semi-conducteur avec redondance
WO2001081937A3 (fr) Circuit electronique a commutateur de court-circuit et methode permettant de tester un tel dispositif
KR890012449A (ko) 프로그램가능 논리소자
EP1343169A3 (fr) Systèmes à mémoire

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10468265

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP