WO2002044699A2 - Verfahren und vorrichtung zur bestimmung von eigenschaften einer integrierten schaltung - Google Patents

Verfahren und vorrichtung zur bestimmung von eigenschaften einer integrierten schaltung Download PDF

Info

Publication number
WO2002044699A2
WO2002044699A2 PCT/EP2001/014005 EP0114005W WO0244699A2 WO 2002044699 A2 WO2002044699 A2 WO 2002044699A2 EP 0114005 W EP0114005 W EP 0114005W WO 0244699 A2 WO0244699 A2 WO 0244699A2
Authority
WO
WIPO (PCT)
Prior art keywords
image
resist
circuit
design
simulated image
Prior art date
Application number
PCT/EP2001/014005
Other languages
English (en)
French (fr)
Other versions
WO2002044699A3 (de
Inventor
Christian K. Kalus
Iouri Malov
Original Assignee
Sigma-C Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sigma-C Gmbh filed Critical Sigma-C Gmbh
Priority to US10/433,250 priority Critical patent/US7302090B2/en
Priority to JP2002546194A priority patent/JP4216592B2/ja
Priority to AU2002227965A priority patent/AU2002227965A1/en
Priority to KR1020037007344A priority patent/KR100846018B1/ko
Priority to DE50111874T priority patent/DE50111874D1/de
Priority to EP01989545A priority patent/EP1337838B1/de
Publication of WO2002044699A2 publication Critical patent/WO2002044699A2/de
Publication of WO2002044699A3 publication Critical patent/WO2002044699A3/de

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Definitions

  • the present invention relates to a method for determining properties of an integrated circuit according to the preamble of patent claim 1 and a corresponding device according to the preamble of patent claim 10.
  • the invention further relates to a corresponding computer program, a corresponding computer program product with program code means and an integrated circuit produced using the method and / or the device according to the invention.
  • DRC Design Rule Check
  • DRC procedures test the consistency of a design against design rules. In this respect, DRC procedures are useful procedures for checking a structured result. However, DRC methods make no statement as to the extent to which rule violations occur on the printed circuit, caused, for example, by a lack of resolution of the projection device or by the optical proximity effect.
  • inspection devices are used as standard for testing masks and the actual circuits printed on silicon wafers.
  • the task of the inspection devices is to find defects, for example dust particles.
  • Inspection devices of this type are known, for example, from US Pat. No. 5,563,702 and US Pat. No. 5,619,429. Devices of this type generally work according to one of the two methods described below:
  • two circuits are compared (die-to-die) by scanning or scanning them against one another with a fine laser beam after careful adjustment of the circuits. If there are any differences between the two circuits, they are then classified and identified as defective. With this method it is not possible to determine systematically caused deviations as these can occur in both circuits.
  • the second conventionally used method uses a comparison of the circuit with a database.
  • the circuit to be examined is optically scanned, and the signals obtained are compared with a target geometry of a design.
  • This method is able to detect defects even when there is no reference object.
  • process-related deviations are incorrectly interpreted as defects.
  • the inspection devices mentioned are designed to find defects. In principle, you require a functioning process technology.
  • the implicit requirement for the implementation of an inspection device of common design is that the geometry of the design is transferred to a silicon wafer without distortion.
  • both the mask manufacturing process and the structuring on the silicon wafer by an optical projection apparatus (stepper) are assumed to be ideal.
  • stepper optical projection apparatus
  • precisely this requirement no longer exists, so that printed circuits deviate more and more from their respective designs. This is due on the one hand to the fact that the optical imaging apparatus acts as a low-pass filter, and on the other hand to the fact that all subsequent process elements, such as photoresists and the etching techniques used, always deliver more distortions.
  • a virtual or simulated image of an integrated circuit is obtained, which can be compared with an imaginary or original design of the circuit. According to the invention, it is possible in a simple manner to specify the positions of the (simulated) circuit which deviate from a target by more than a corresponding tolerance value.
  • an aerial image and / or a lacquer image and / or an etched image of the circuit is provided as the computationally simulated image.
  • the simulated image in particular the lacquer image, is expediently provided assuming a uniform spread of a surface function S (x, y, z), in particular a function describing the spread of a surface in a resist or photoresist to be simulated upon exposure.
  • S surface function
  • This assumption proves to be very favorable for the implementation of the calculations used in the simulation according to the invention.
  • the simulated image particularly the paint image, use an equation of the shape
  • the partial differential equation specified here proves to be numerically or analytically solvable, with the analytical solution in particular requiring considerably shorter computation times than conventional methods.
  • the assumption is made that ⁇ >> l.
  • the partial differential equation for S (x, y, z) m given above can be solved analytically in a particularly simple manner.
  • the condition ⁇ »l follows or can be derived from experimental data if ⁇ is regarded as the sensitivity of the resist used.
  • the resist profile developed is shown as
  • a hierarchically structured data input set describing the design is processed, the simulated image in particular also being provided in the form of a hierarchical structure.
  • the computation effort or the computing time can be further shortened compared to conventional methods.
  • the device has means for, in particular, automatic change of simulation parameters. With such means it is possible to optimally bring an initially inadequate simulation to convergence.
  • FIG. 1 shows, by way of example, details of an integrated circuit in plan view or in perspective view
  • FIG. 2 shows a flow chart to illustrate a preferred embodiment of the method according to the invention
  • Figure 3 paint images, which is calculated using a conventional full simulation or using the method according to the invention.
  • FIG. 4 shows a diagram for comparing the computing time required when using the method according to the invention with the computing time required in conventional methods as a function of the calculated or simulated area.
  • Figure 1 shows a section of a design of an integrated circuit.
  • the circuit areas are shown in black.
  • the corresponding areas are visible in the right-hand illustration as relief-like areas. It is assumed that the right-hand illustration is the associated lacquer structure that was obtained under specific exposure conditions. If you cut the image horizontally at the base of the paint, you get the dotted cut lines of the left representation. The comparison shows that the result of this lithography cut, the so-called lacquer mask, can deviate significantly from the design. Some rule violations are marked by numbers. So 1 denotes a line shortening, 2 indicates line width changes, and 3 indicates corner rounding.
  • a design of a circuit is transferred to a mask using a mask writer.
  • the mask structure is projected onto a silicon wafer coated with a lacquer and layer structure.
  • the image created on the height of the paint surface is referred to as an aerial image.
  • the aerial photo describes the three-dimensional intensity distribution of light in the vicinity of the paint surface. It is possible to mathematically simulate the resulting aerial image, taking into account, among other things, projection parameters. Such an exposure of the lacquer or of the resist leads to a photochemical reaction of the exposed parts of the lacquer.
  • the aerial image is used to calculate how the optical waves, depending on the lacquer and layer structure, are reflected on the silicon wafer and form standing waves.
  • This intensity distribution is used to calculate how the photosensitive component of the lacquer reacts and leads to a new starting component, the concentration map of which is stored in a latent image (lacquer image).
  • the tempering of the diffusion of the reaction products is calculated and at the same time the reaction kinetics of the chemical amplification mechanism are calculated.
  • the latent image (lacquer image) is developed by wet chemistry, so that a permanent lacquer structure is created.
  • This lacquer structure usually serves as a lacquer mask during the following etching. This creates a permanent structure in the silicon (etched image), while all the previous images are fleeting in character. It is also possible to simulate the etching process.
  • etching is mostly carried out as reactive ion etching.
  • the inspection of an integrated or printed circuit with regard to existing rule violations can be achieved according to the invention in that the design, described by a set of geometry ⁇ G ⁇ or by an optical proximity ty effect corrected geometry amount ⁇ G 1 ⁇ is introduced into a simulation device which calculates a geometry amount ⁇ G 11 ⁇ which corresponds to selectable views of the integrated circuit.
  • the simulation device uses different models for the process steps and the associated parameters. Possible views are, for example, the aerial images, lacquer images or etched images already mentioned.
  • the comparison for correctness: the simulated or calculated integrated circuit can be achieved according to the invention by comparing the amount of geometry ⁇ G2 ' ⁇ with the originally intended design ⁇ G ⁇ .
  • the contour lines m of the quantity ⁇ G2 ' ⁇ ZU are calculated and to compare them with the design ⁇ G ⁇ . It is important in the comparison that, if a proximity correction has been carried out, the comparison is made against the quantity ⁇ G ⁇ and not against the input data ⁇ G 1 ⁇ .
  • a set of design rules can also be used instead of the set ⁇ G ⁇ .
  • the design rules are expanded to include process rules that must also be fulfilled. For this, for example, the rule pays that the depth of field in the lithography process must not be less than a minimum. If rule violations occur, they are expediently logged and output in a list.
  • the result of the comparison can be specified in a list of rule violations.
  • the process parameters can be modified using an optimizer so that a modified simulation can be carried out. This possibility is shown schematically in Figure 2.
  • the invention aims to accelerate the simulation by calculating at least one of the individual steps of the simulation by means of a suitable fast algorithm.
  • a quick aerial image calculation and / or a fast lacquer image calculation and / or a fast etch image calculation are desired.
  • the invention provides analytical solutions or approximations which are orders of magnitude faster than previously non-analytical (ie numerical) methods.
  • a method for the rapid calculation of a paint image ie simulation of a development process
  • the lacquer surface (for example during development) spreads in all directions. This means that a lacquer area that has changed chemically or has been chemically changed due to the exposure expands in all directions.
  • the lacquer surface first spreads in one direction (for example perpendicular to the lacquer surface) and then in a direction perpendicular thereto (for example parallel to the lacquer surface).
  • the assumption according to the invention of the spread of the paint surface in all directions leads to a simplification of the algorithms, as will be explained in more detail below. It should be noted that the speed of the propagation depends on the contrast of the resist used and the (x, y, z) distribution of the intensity in the resist.
  • the speed of the spreading of the lacquer surface can be Describe dependence on an (x, y) distribution of intensity. With x and y, linearly independent directions parallel to the paint surface are designated.
  • FIG. 3 Simulations of horizontal sections through the photoresist after development are shown here.
  • the left image was created by a complete numerical simulation, the right one by the fast approximation proposed according to the invention using the assumptions described above.
  • the time advantage and therefore the area gain is about two orders of magnitude.
  • Figure 4 For conventional methods (dotted line) and the fast approximation according to the invention (solid line), the required computing time is shown as a function of the area.
  • the logarithmic Y axis shows that the speed increase is about two orders of magnitude.
  • the spread of a contour profile can be described in the context of a stationary level set formulation. It is initially assumed that there is a two-dimensional case in which the surface or the spreading contour profile is a spreading curve. First the evolving or spreading zero level set is created above the X-Y level. Let S (x, y, z) be the development time t at which the curve crosses the point (x, y, z). The surface S (x, y, z) in this case fulfills the equation introduced by Osher and Sethian (J.A. Sethian, Level Set Methods, University of California, Berkeley, 1996)
  • r is the speed function or a function describing the development rate of the resist.
  • the position of the front T is defined by the level set of the time of the function S (x, y, z), whereby one
  • the shape of the final resist profile can be calculated from equations (1) and (2), the speed function being expediently defined as the development rate function, which defines the development rate r (x, y, z) as a function of the intensity I (x, y) , z) describes the aerial photo .
  • ⁇ is the dose given in large, uncovered or free areas of the resist or the resist surface
  • ⁇ 0 is a threshold dose (in particular for triggering a development of the resist)
  • ⁇ a non-linearity parameter or sensitivity parameter which describes the non-linearity or sensitivity of the resist or the resist development process.
  • equation (5) in the one-dimensional case reduces to the equation given by Mack in "Enhanced Lumped Parameter Model for Photolithography, SPIE, Vol. 2197/501, 1994” if the absorption coefficient is neglected.
  • Equation (5) can also be extended to the three-dimensional case. Overall, you get the equation
  • equation (6) can be represented as
  • equation (6) describing the resist profile S (x, y, z) can be solved analytically in a simple manner, whereby, as already mentioned, it is assumed that ⁇ is the sensitivity of the represents photoresists used, ⁇ can be described in a manner known per se by considering the relationship between the dose of the light acting on the resist and the depth of the resist (viewed starting from the resist surface).
  • Equation (11) represents the general solution of equation (6). If one now starts from an intensity I (x, y, z) as described in equation (7), one obtains from equations (11) and (12) the following equation for the developed resist profile:
  • F (x, y) can be represented in the form
  • d is the resist thickness
  • D ff is the effective resist thickness mentioned above
  • ⁇ is the absorption coefficient of the resist
  • the resist profile calculated or simulated in this way depends on the intensity of the aerial image I (x, y).
  • a very simple analytical relationship is obtained for defining or representing a resist profile without the need to introduce or consider chemical parameters.
  • the method presented is based solely on physical concepts and parameters and allows a resist profile for large areas to be calculated very quickly.
  • the model presented is two orders of magnitude faster than conventional full simulations of a resist profile, which are based on chemical concepts.
  • Equations (6) or (9) can be solved analytically or numerically, the two types of solution can be processed much faster and more effectively using conventionally used models or algorithms.
  • equation (2) it is possible to formulate a stationary level set equation, the position of the front T being given by the level set of the value t of the function S (x, y, z), as follows from equation (2).
  • p (x, y, t) 0 ⁇ .
  • the simulation can be further accelerated by using a hierarchy present in the design.
  • the hierarchy existing in the design can be exploited by working through the hierarchy tree from bottom to top in a suitable manner, sheet by sheet, while ensuring continuity at the sheet margins. In this way, depending on the level of hierarchy, the computing time can be reduced by several orders of magnitude.
  • Hierarchical processing An essential idea in hierarchical processing is to work on the hierarchy tree itself instead of an expanded, flat design. If the design contains many repeating structures, only the different types are saved instead of the many individual structures. At the point of their occurrence, a pointer points to the respective structure.
  • a main problem of hierarchical processing is to ensure continuity at the borders of the cells (or sheets). According to the method now proposed, this is done by surrounding each cell with a hem before the actual data processing, which corresponds to the range of the corresponding physical effects that are currently being processed or must be taken into account.
  • n is the number of all elements in the flat design
  • n SVar is the corresponding amount in the tree or a branch of the tree.
  • PHF is greater than or equal to 1.
  • the comparison of the geometry quantities ⁇ G 11 ⁇ with ⁇ G ⁇ or ⁇ G ' ⁇ mentioned above requires, for example, a distance calculation within a figure along the curved contour lines and a comparison with a straight line nominal geometry.
  • a distance calculation from neighbor to neighbor along curved contour lines and comparison with a linear nominal geometry must also be carried out.
  • these calculations are also carried out on a hierarchical amount of data. This means that the computing time can be significantly reduced again, or the usable area increased.
  • the comparison result is expediently specified in a coordinate list with the actual and target value of the distance.
  • the lists are sorted according to various aspects in order to identify possible common causes of the injuries. Frequency distributions are created on the (x, y) level, grouped for example by cells or figure type, e.g. B. single lines, webs and ditches, or contact holes.
  • the rule violations can be minimized by repeatedly carrying out the inspection process after specific changes to the process conditions have been made or set.
  • the system uses the steepest gradient method to determine the parameter changes that bring about the most improvement.
  • semi-automatic operation is provided, in which the user triggers the repetition of the process.
  • the optimization is carried out automatically until the process has converged.
  • the termination criteria can be selected by the user from a certain supply.
  • the proposed way according to the invention is therefore to generate the possible different neighborhoods for each cell and to store them in a new hierarchy tree.
  • Such variants of the cells are called tiles.
  • Each tile is therefore surrounded by a border that corresponds to the width of the sphere of influence of the neighboring cells on a cell in question. speaks .
  • the resulting tree is usually less compact than the original one, but it is the most compact description of the hierarchy tree in case you take note of the underlying physical effects, which of course do not stop at cell boundaries.
  • the calculation of the aerial photo is an example.
  • the tiles are generated, the area of influence in this case being given by the range of the optical interferences.
  • the range e.g. B. specifies that the intensity of the secondary maxima - below a threshold of z. B. 1% has fallen.
  • a range of n- ⁇ / Na is selected, where n is in the region of 10.
  • the list of violations of rules obtained when comparing a simulated image with the original design can be used to perform an optimization.
  • Previous algorithms for the steps of image creation, image transfer and structure transfer cannot be formulated analytically.
  • the user can, for example, manually select a set of parameters that should be lubricated.
  • the method according to the invention is non-iterative here, provided the derivative is linear. If it is iterative, it has a much faster convergence behavior than conventional methods or algorithms.
  • the optimization runs independently. For this purpose, all derivations are formed at the locations of maximum rule violations and then the parameters that cause particularly strong changes are filtered out.
  • the method proposed according to the invention is thus identical to the above-mentioned inspection method "die-to-database".
  • the invention does not reveal any defects in an actual circuit or a mask, but rather the system-related deviations in the technology processes, as well as weaknesses in the design or in the design modified by proximity correction.
  • it is possible in a simple manner, among other things, to automatically filter out the weak points from the calculated images and to store them in a list.
  • the invention proves to be particularly advantageous to be able to determine the distances of objects in the context of the simulated circuit (or to compare them with the circuit design) on each image plane.
  • This has the advantage of the step-by-step approach when implementing the algorithm shown.
  • the analysis can be carried out at the level of the aerial image, the lacquer image or latent image or the etched image or structural image.
  • the distance calculation is expediently carried out in two stages. First the interior of the figure is run through and it is checked whether the widths are within a predetermined range (usually ⁇ 10%). The distances between the figures are then calculated, again paying attention to the design rules and / or the comparison with the original design.

Abstract

Verfahren zur rechnerischen Bestimmung von Eigenschaften, insbesondere der Integrität, einer integrierten Schaltung, wobei ein rechnerisch simuliertes Bild der Schaltung mit einem Entwurf der Schaltung verglichen, und Abweichungen zwischen Bild und Entwurf festgestellt werden.

Description

Verfahren und Vorrichtung zur Bestimmung von Eigenschaften einer integrierten Schaltung
Die vorliegende Erfindung betrifft ein Verfahren zur Bestimmung von Eigenschaften einer integrierten Schaltung nach dem Oberbegriff des Patentanspruchs 1 sowie eine entsprechende Vorrichtung nach dem Oberbegriff des Patentanspruchs 10 . Die Erfindung betrifft ferner ein entsprechendes Computerprogramm, ein entsprechendes Computerprogrammprodukt mit Programmcode-Mitteln und eine unter Verwendung des erfindungsgemäßen Verfahrens und/oder der erfindungsgemäßen Vorrichtung hergestellte integrierte Schaltung .
Bei der Herstellung höchst integrierter Schaltkreise stößt man mittlerweile an die Auflösungsgrenzen verwendeter Maskenschreiber und/oder optischer Stepper . Es können, beispielweise bedingt durch physikalische Effekte wie Streuung oder Beugung, Verzerrungen auftreten, welche dazu führen, dass die Figuren auf der Maske in unzulässiger Weise vom Bild eines Entwurfes abweichen . Derartige Abweichungen können letztlich zu elektrischem Fehlverhalten, beispielsweise durch Kurzschlüsse oder Unterbrechungen, führen . Herkömmlicherweise werden vollständige Schaltungsentwürfe von sogenannten DRC- Programmen (engl . Design Rule Check) dahingehend geprüft, ob bzw. inwieweit die Entwurfsregeln eingehalten werden . Zu diesen Entwurfsregeln zählt beispielsweise die kleinste zulässige Größe eines Elements , welche nicht unterschritten werden darf, oder der kleinste zulässige Abstand zwischen benachbarten Strukturen. Die Aufgabe wird von Softwarepaketen gelöst, deren Komplexität von der Ordnung 0 (N2) ist , wobei N die Anzahl der Elemente des Schaltungsentwurfs ist . Eine derartige rein geometrische Prüfung fördert Verletzungen von Entwurf sregelungen zutage, beispielsweise Elemente , die sich zu nahe kommen. Eine derartige Überprüfung ist nicht in der Lage, beispielsweise durch den Proximity-Effekt verursachte Störungen aufzudecken. Ein derartiges Verfahren und eine entsprechende Vorrichtung zur Verifikation von Layouts integrierter Schaltkreise sind beispielsweise aus der US 6,115,546 bekannt.
DRC-Verfahren testen die Konsistenz eines Entwurfes gegenüber Entwurfsregeln. Insofern sind DRC-Verfahren nutzliche Verfahren zur Prüfung eines strukturierten Ergebnisses. DRC-Verfahren machen jedoch keinerlei Aussage, inwieweit Regelverletzungen auf dem gedruckten Schaltkreis auftreten, verursacht beispielsweise durch mangelnde Auflosung des Projektionsgeräts oder durch den optischen Proximity-Effekt .
Es sind ebenfalls Verfahren bekannt, bei denen kritische Stellen eines Schaltungsentwurfes durch eine Simulation verifiziert werden. Die Verifikation beruht auf der Annahme, dass es innerhalb des Schaltungsentwurfes wenige kritische Objekttypen gibt und dass diese kritischen Typen, beispielsweise Kontaktlocher, vorher bekannt sind. Unter diesen Voraussetzungen, die in der Halbleiterforschung und -herstellung bis vor kurzem regelmäßig gegeben waren, lasst sich die Verifikation durch Simulation durchfuhren. Sobald die Technologie via Simulation soweit optimiert wurde, dass die kritischen Typen sich ordentlich abbilden und ein genügend großes Prozessfenster besitzen, schließt man, dass der gesamte Schaltkreis funktionieren muss.
Der Simulationsaufwand zur Verifikation der Integrität des Schaltkreisentwurfes steigt jedoch an, nicht so sehr durch die zunehmende Große der Schaltungen, sondern mehr durch die sogenannten "Reticle Enhancement Techniken". Hierzu zahlt die optische Proximity-Korrektur, die eine erhebliche Änderung des Entwurfes bedeutet. Bei heutigen modernen Entwürfen, insbesondere Logikentwurfen und insbesondere solchen nach Proximity- Korrektur, gilt die Annahme nicht mehr, man habe mit wenigen kritischen Figurtypen, beispielsweise Kontaktlochern oder Verbindungslinien, alle Problemstellen im Griff. Die Verhaltnisse werden durch das lokale Anbringen von "Serifen" und Hilfsstrukturen leicht unuberschaubar und fuhren zu unentdeckten Schwach- stellen (sogenannten eak Spots) . Hier liegt eine der wichtigsten Anwendungen für die vorliegende Erfindung.
In der Halbleiterfertigung werden Inspektionsgerate serienmäßig eingesetzt zur Prüfung von Masken und der eigentlichen, auf Siliziumscheiben gedruckten Schaltkreise. Die Aufgabe der Inspektionsgerate besteht darin, Defekte, beispielsweise Staubkorner, zu finden. Derartige Inspektionsgerate sind beispielsweise aus der US 5,563,702 und der US 5,619,429 bekannt. Derartige Gerate arbeiten in der Regel nach einem der zwei im folgenden beschriebenen Verfahren:
Bei einem ersten Verfahren werden zwei Schaltkreise miteinander vergleichen (engl. Die-to-Die) , indem man nach sorgfaltiger Justierung der Schaltkreise gegeneinander diese mit einem feinen Laserstrahl abrastert bzw. abtastet. Findet man hierbei Unterschiede zwischen den beiden Schaltkreisen, werden diese anschließend klassifiziert und als defekt erkannt. Mit diesem Verfahren ist es nicht möglich, systematisch bedingte Abweichungen festzustellen, da diese in beiden Schaltkreisen auftreten können.
Das zweite herkommlicherweise verwendete Verfahren verwendet einen Vergleich des Schaltkreises mit einer Datenbasis (engl. Die- to-Database) . Bei derartigen Verfahren wird der zu untersuchende Schaltkreis optisch abgetastet, und die erhaltenen Signale werden mit einer Sollgeometrie eines Entwurfes verglichen. Dieses Verfahren ist in der Lage, Defekte auch dann festzustellen, wenn kein Referenzobjekt vorliegt. Da jedoch die Gefahr besteht, dass Abweichungen gegenüber der Sollgeometrie des Entwurfes als Defekte interpretiert werden, ist es möglich, dass prozessbedingte Abweichungen fälschlicherweise als Defekte interpretiert werden.
Keines der dargestellten Verfahren ist dafür ausgelegt oder in der Lage, prozessbedingte Unterschiede zwischen dem geplanten Entwurf und dem strukturierten Objekt bzw. Schaltkreis zu erkennen. Ein weiteres Kennzeichen samtlicher herkömmlicher Inspektionsverfahren besteht darin, dass sie lediglich passiv wirken, also keine aktive Änderung, insbesondere keine Verbesserung eines bestehenden Entwurfes, vorsehen oder vorschlagen können.
Die erwähnten Inspektionsgerate sind dafür ausgelegt, Defekte zu finden. Sie setzen im Prinzip eine funktionierende Prozesstechnologie voraus. Die implizite Voraussetzung für die Realisierung eines Inspektionsgerates gangiger Bauart ist, dass die Geometrie des Entwurfes verzerrungsfrei auf eine Siliziumscheibe übertragen wird. Mit anderen Worten wird sowohl der Maskenherstellungs- prozess als auch die Strukturierung auf der Siliziumscheibe durch einen optischen Projektionsapparat (Stepper) als ideal angenommen. An der Vorderfront der gegenwartigen Technologie ist aber genau diese Voraussetzung nicht mehr gegeben, so dass gedruckte Schaltungen mehr und mehr von ihren jeweiligen Entwürfen abweichen. Dies liegt zum einen darin begründet, dass die optische Abbildungsapparatur als Tiefpassfilter wirkt, und zum anderen daran, dass alle nachfolgenden Prozessglieder, wie beispielsweise Fotolacke und verwendete Atztechniken, stets mehr Verzerrungen liefern.
Zur Erfassung von Abweichungen der Prozesstechnologie gibt es den traditionellen Weg "Versuch und Irrtum" , bei welchem eine Schaltung tatsachlich gedruckt und das Ergebnis punktuell inspiziert wird. Da dieser Weg sehr kostenintensiv ist, geht man seit einigen Jahren dazu über, über Simulationen eine Vorhersage bezuglich einer sich bei einem durchzuführenden Herstellungspro- zess tatsachlich ergebenden Schaltung zu machen. Gegenwartige optische Mikrolithographiesimulatoren arbeiten sehr genau, erfordern aber einen sehr hohen Rechenaufwand. Daher ist eine Simulation nur in einem mikroskopisch kleinen Bereich, typischerweise mehrere μm2, durchzufuhren. Da man insbesondere bei großen integrierten Schaltungen in der Regel nicht weiß, welche konkreten Stellen eines Entwurfes kritisch sind, ist eine derartige Simulation, welche beispielsweise nur in bestimmten Bereichen durchgeführt wird, kein hinreichender Test für die Richtigkeit bzw. Funktionsfahigkeit einer Schaltung. Die Erfindung strebt an, Entwürfe elektronischer Schaltungen als Ganzes in vertretbarer Zeit, vorzugsweise als Nachtlauf, bei Kenntnis der geplanten Prozesstechnologie, insbesondere der vollständigen Prozesstechnologie, zu simulieren.
Diese Aufgabe wird gelost durch ein Verfahren mit den Merkmalen des Patentanspruchs 1, eine Vorrichtung mit den Merkmalen des Patentanspruchs 10, ein Computerprogramm mit den Merkmalen des Patentanspruchs 12, ein Computerprogrammprodukt mit dem Merkmalen des Patentanspruchs 13 und eine integrierte Schaltung mit den Merkmalen des Patentanspruchs 14.
Erfindungsgemaß erhalt man ein virtuelles bzw. simuliertes Bild einer integrierten Schaltung, welche mit einem gedachten bzw. ursprunglichen Entwurf der Schaltung verglichen werden kann. Erfindungsgemaß ist es in einfacher Weise möglich, die Stellen der (simulierten) Schaltung anzugeben, die um mehr als einen entsprechenden Toleranzwert von einem Soll abweichen.
Durch Verwendung der erfindungsgemaßen Lehre ist ferner eine automatische Schwachstellenerkennung zur Verfugung gestellt, da man nicht mehr, wie dies bei bisherigen Verfahren der Fall war, gezwungen ist, die Stellen eines Entwurfes genau anzugeben, an denen simuliert werden soll (bislang war dies notwendig, da die Gebiete, die bisher mit vertretbarem Rechenaufwand simulierbar waren, sehr klein waren) . Dies erforderte bei bisherigen Verfahren vom Anwender die Kenntnis der latenten Schwachstellen. Erfindungsgemaß ist es möglich, die zu simulierenden Flachen gegenüber herkömmlichen Losungen um mehrere Größenordnungen zu vergrößern.
Durch Anwendung des erfindungsgemaßen Verfahrens ist es möglich, einen Schaltkreisentwurf bzw. die Prozessbedingungen zu seiner Herstellung so zu verbessern, dass Schwachstellen minimiert werden können, oder im gunstigsten Fall sogar ganz verschwinden. Hierbei sind zweckmaßigerweise technologisch wichtige Randbedingungen, wie beispielsweise Designregeln oder Prozessfenster, zu berücksichtigen. Vorteilhafte Ausfuhrungsformen der Erfindung sind Gegenstand der Unteranspruche .
Es ist hierbei bevorzugt, dass als rechnerisch simuliertes Bild ein Luftbild und/oder ein Lackbild und/oder ein Atzbild der Schaltung bereitgestellt wird.
Zweckmaßigerweise wird hierbei das simulierte Bild, insbesondere das Lackbild, unter der Annahme einer gleichmaßigen Ausbreitung einer Oberflachenfunktion S(x,y,z), insbesondere einer die Ausbreitung einer Oberflache in einem zu simulierenden Resist bzw. Photoresist bei Belichtung beschreibenden Funktion, bereitgestellt. Diese Annahme erweist sich für die Durchfuhrung der im Rahmen der erfindungsgemaßen Simulation verwendeten Rechnungen als sehr gunstig. Herkommlicherweise wurde bei rechnerischen Simulationen stets davon ausgegangen, dass eine Ausbreitung der Lackoberflache zunächst senkrecht zur Lackoberflache, und anschließend parallel zu dieser erfolgte. Abgesehen davon, dass ein derartiges Modell die physikalische Realität nur unzureichend beschreibt, war der hiermit verbundene Rechenaufwand sehr groß.
Es ist bevorzugt, dass das simulierte Bild, insbesondere das Lackbild, unter Verwendung einer Gleichung der Form
Figure imgf000007_0001
berechnet wird. Hierbei ist I(x,y,z) die Intensität des zur Belichtung des Resists verwendeten Lichtes an einem Ort (x,y,z) des Resists, 1(0) eine aus einer Beziehung I(0)=E0/E ableitbare Referenzintensitat (wobei E die einfallende Lichtdosis an einem Ort (x,y,z) und EQ eine Referenzdosis darstellt, γ ein Sensitivi- tats- bzw. Nichtlinearitatsparameter, welcher insbesondere die Nichtlinearitat eines Entwicklungs- bzw. Resistprozesses beschreibt, und r0 ein aus der Beziehung Deff=r0-t ableitbarer Fak- tor ist, wobei Deff eine effektive Resistdicke und t die Entwicklungszeit ist. Die hiermit angegebene partielle Differentialgleichung erweist sich als numerisch oder analytisch losbar, wobei insbesondere die analytische Losungsmoglichkeit gegenüber herkömmlichen Verfahren wesentlich geringere Rechenzeiten erfordert.
Zweckmaßigerweise wird von einer Intensitatsverteilung der Form I (x,y, z) =1 (x,y) e"αz ausgegangen. Diese Annahme wird als Dunnfilm- naherung bezeichnet. Es wird davon ausgegangen, dass die chemische Zusammensetzung des betrachteten Resists homogen ist, wofür sich ein Absorptionsgesetz angeben lasst. Unter dieser Annahme lasst sich die Oberflachenfunktion S(x,y,z) in der Form S (x,y) eαγz angeben.
Gemäß einer bevorzugten Ausfuhrungsform des erfindungsgemaßen Verfahrens wird bei der Berechnung des rechnerisch simulierten Bildes der Schaltung die Annahme gemacht, dass γ>>l ist. Mit dieser Annahme ist die oben angegebene partielle Differentialgleichung für S(x,y,z) m besonders einfacher Weise analytisch losbar. Die Bedingung γ»l folgt bzw. lasst sich ableiten aus experimentellen Daten, wenn γ als Sensitivitat des verwendeten Resists angesehen wird.
Mit der Annahme γ»l lasst sich eine Losung der genannten partiellen Differentialgleichung in der Form
Figure imgf000008_0001
angeben. Hierbei stellen die Werte S(x,y,z)=t die Flachen des entwickelten Resistprofils zu einer festen Entwicklungszeit t (ausgehend vom Zeitpunkt t=0 zu Beginn der Entwicklung) dar. Gemäß einer besonders bevorzugten Ausfuhrungsform des erfindungsgemaßen Verfahrens wird das entwickelte Resistprofil dargestellt als
Figure imgf000009_0001
wobei gilt
Figure imgf000009_0002
Bei dieser Gleichung wurde von der Dunnfilmnaherung bzw. einer Beschreibbarkeit der Intensität I in der Form
I(x,y,z) = f(x,y)e~ca
ausgegangen.
Gemäß einer weiteren bevorzugten Ausfuhrungsform des erfindungsgemaßen Verfahrens wird eine den Entwurf beschreibende hierarchisch strukturierte Dateneingangsmenge verarbeitet, wobei insbesondere das simulierte Bild ebenfalls in Form einer hierarchischen Strukturierung bereitgestellt wird. Hiermit ist der Rechenaufwand bzw. die Rechenzeit gegenüber herkömmlichen Verfahren weiter verkurzbar.
Gemäß einer bevorzugten Ausfuhrungsform der erfindungsgemaßen Vorrichtung weist diese Mittel zur insbesondere automatischen Änderung von Simulationsparametern auf. Mit derartigen Mitteln ist es möglich, eine zunächst unzureichende Simulation in optimaler Weise zur Konvergierung zu bringen.
Die Erfindung wird nun anhand der beigefugten Zeichnung weiter erläutert. In dieser zeigt Figur 1 beispielhaft Details einer integrierten Schaltung in Draufsicht bzw. in perspektivischer Ansicht,
Figur 2 ein Flussdiagramm zur Darstellung einer bevorzugten Ausfuhrungsform des erfindungsgemaßen Verfahrens,
Figur 3 Lackbilder, welche unter Verwendung einer herkömmlichen vollen Simulation bzw. unter Verwendung des erfindungsgemäßen Verfahrens berechnet ist, und
Figur 4 ein Diagramm zum Vergleich der bei Anwendung des erfindungsgemäßen Verfahrens benotigten Rechenzeit mit der bei herkömmlichen Verfahren benotigten Rechenzeit jeweils als Funktion der berechneten bzw. simulierten Flache .
Figur 1, links, zeigt einen Ausschnitt aus einem Entwurf einer integrierten Schaltung. Die Schaltungsbereiche sind schwarz dargestellt. Die entsprechenden Bereiche sind in der rechten Darstellung als reliefartige Bereiche sichtbar. Es sei davon ausgegangen, dass es sich bei der rechten Darstellung um die zugehörige Lackstruktur handelt, die unter spezifischen Belichtungsbedingungen erhalten wurde. Schneidet man das Bild horizontal am Fuß des Lackes, so erhalt man die punktiert dargestellten Schnittlinien der linken Darstellung. Die Gegenüberstellung zeigt, dass das Ergebnis dieses Lithographieschnittes, die sogenannte Lackmaske, vom Entwurf deutlich abweichen kann. Einige Regelverletzungen sind durch Zahlen markiert. So bezeichnet 1 eine auftretende Linienverkurzung, 2 deutet auf Linienbreitenan- derungen, und 3 auf Eckenverrundungen hin.
Derartige Regelverletzungen müssen innerhalb gewisser Toleranzbereiche liegen. In Figur 1 wurde beispielhaft eine Lackmaske mit einem Entwurf verglichen. Die Herstellung einer Lackmaske stellt einen Teil eines vollständigen Herstellungsprozesses für eine integrierte Schaltung dar. Typische Schritte sollen an dieser Stelle kurz zusammengefasst werden:
Zunächst wird ein Entwurf einer Schaltung mittels eines Maskenschreibers auf eine Maske übertragen. Durch Verwendung dieser Maske in einem optischen Projektionsapparat, einem sogenannten Stepper, wird die Maskenstruktur auf eine mit einer Lack- und Schichtstruktur beschichtete Siliziumscheibe projiziert. Das hierbei auf der Hohe der Lackoberflache entstehende Bild wird als Luftbild bezeichnet. Genauer gesagt beschreibt das Luftbild die dreidimensionale Intensitatsverteilung des Lichts in der Nahe der Lackoberflache. Es ist möglich, unter Berücksichtigung unter anderem von Projektionsparametern das entstehende Luftbild rechnerisch zu simulieren. Eine derart ausgeführte Belichtung des Lacks bzw. des Resists fuhrt zu einer fotochemischen Reaktion der belichteten Teile des Lackes. Bei Simulation des Belichtungsschrittes wird aus dem Luftbild berechnet, wie die optischen Wellen, abhangig von der Lack- und Schichtstruktur, auf der Siliziumscheibe reflektiert werden und stehende Wellen bilden. Aus dieser Intensitatsverteilung wird berechnet, wie die fotoempfindliche Komponente des Lacks reagiert und zu einer neuen Ausgangskomponente fuhrt, deren Konzentrationskarte in einem latenten Bild gespeichert wird (Lackbild) . Anschließend wird bei einem Tempern die Diffusion der Reaktionsprodukte berechnet und gleichzeitig die Reaktionskinetik des chemischen Verstarkungsme- chanismus berechnet. Anschließend wird das latente Bild (Lackbild) nasschemisch entwickelt, so dass eine dauerhafte Lackstruktur entsteht. Auch eine Simulation des Entwicklungsprozesses ist möglich. Diese Lackstruktur dient in der Regel beim folgenden Atzen als Lackmaske. Somit ist eine dauerhafte Struktur im Silizium entstanden (Atzbild) , wahrend alle vorherigen Bilder fluchtigen Charakter aufweisen. Es ist ebenfalls möglich, den Atzvorgang zu simulieren.
Das Atzen wird heute in der Praxis meist als reaktives Ionenat- zen durchgeführt.
Anhand der Figur 2 wird nun das Prinzip des erfindungsgemaßen Simulationsverfahrens beschrieben.
Die Inspektion einer integrierten bzw. bedruckten Schaltung bezuglich vorhandener Regelverletzungen lasst sich nach der Erfindung dadurch erzielen, dass der Entwurf, beschrieben durch eine Geometriemenge {G} oder eine bezuglich eines optischen Proximi- ty-Effektes korrigierte Geometriemenge {G1}, in eine Simulationsvorrichtung eingebracht wird, welche eine Geometriemenge {G11} berechnet, welche wahlbaren Ansichten der integrierten Schaltung entspricht. Hierzu verwendet die Simulationsvorrichtung verschiedene Modelle für die Prozessschritte und die zugehörigen Parameter. Als mögliche Ansichten sind beispielsweise die bereits erwähnten Luftbilder, Lackbilder oder Atzbilder zu nennen. Der Vergleich auf Korrektheit: der simulierten bzw. berechneten integrierten Schaltung lasst sich nach der Erfindung erreichen, indem man die Geometriemenge {G2'} mit dem ursprunglich gedachten Entwurf {G} vergleicht. Hierzu ist es beispielsweise nach der Erfindung möglich, die Konturlinien m der Menge {G2'} ZU berechnen und mit dem Entwurf {G} zu vergleichen. Wichtig ist beim Vergleich, dass, sofern eine Proximity-Korrektur durchgeführt wurde, der Vergleich gegenüber der Menge {G}, und nicht gegenüber den Eingangsdaten {G1} durchgeführt wird. Erfin- dungsgemaß kann anstelle der Menge {G} auch ein Satz von Entwurfsregeln verwendet werden. In diesem Fall werden die Entwurfsregeln erweitert um Prozessregeln, die ebenfalls erfüllt sein müssen. Hierzu zahlt beispielsweise die Regel, dass die Schärfentiefe im Lithographieprozess ein Minimum nicht unterschreiten darf. Treten Regelverletzungen auf, werden sie zweckmaßigerweise in einer Liste protokolliert und ausgegeben.
Das Ergebnis des Vergleichs kann in einer Liste von Regelverletzungen angegeben werden. Je nach Ergebnis dieses Vergleiches bzw. Inhalt der Liste können die Prozessparameter mittels eines Optimierers modifiziert werden, so dass eine modifizierte Simulation durchgeführt werden kann. Diese Möglichkeit ist in Figur 2 schematisch dargestellt .
Wie bereits ausgeführt, strebt die Erfindung an, die Simulation zu beschleunigen, indem wenigstens einer der Einzelschritte der Simulation durch einen geeigneten schnellen Algorithmus berechnet wird. Insbesondere sind angestrebt eine schnelle Luftbildberechnung und/oder eine schnelle Lackbildberechnung und/oder eine schnelle Atzbildberechnung. Die Erfindung gibt erstmals analytische Losungen bzw. Naherungen an, die gegenüber bisher verwendeten nicht-analytischen (d. h. numerischen) Verfahren um Größenordnungen schneller sind. Es ist jedoch auch möglich, die erfindungsgemaß vorgeschlagenen Gleichungen numerisch zu losen, wobei auch hier die Rechnungen gegenüber herkömmlichen Losungen wesentlich schneller durchzufuhren sind. Als Beispiel sei insbesondere auf ein Verfahren zur schnellen Berechnung eines Lackbildes (d. h. Simulation eines Entwicklungsprozesses) hingewiesen. Hierbei wird erfindungsgemaß davon ausgegangen, dass sich die Lackoberflache (beispielsweise wahrend der Entwicklung) in alle Richtungen ausbreitet. Dies bedeutet, dass sich ein Lackbereich, der sich aufgrund der Belichtung chemisch verändert bzw. chemisch verändert wurde, in alle Richtungen ausdehnt. Bei herkömmlichen Modellen war davon ausgegangen, dass sich die Lackoberflache zunächst in einer Richtung (beispielsweise senkrecht zur Lackoberflache) , und anschließend in eine hierzu senkrechte Richtung (beispielsweise parallel zur Lackoberflache) ausbreitet. Die erfindungsgemaße Annahme der Ausbreitung der Lackoberflache in alle Richtungen fuhrt zu einer Vereinfachung der Algorithmen, wie weiter unten noch im einzelnen ausgeführt wird. Es sei darauf hingewiesen, dass die Geschwindigkeit der Ausbreitung vom Kontrast des verwendeten Resists sowie der (x,y, z) -Verteilung der Intensität im Resist abhangt. Unter der Annahme, dass m der durch die Belichtung definierten Richtung (d. h. senkrecht zur Resistoberflache) die Dunnfilmnaherung anwendbar ist, gemäß welcher die chemische Zusammensetzung des Resists homogen ist (hierfür lasst sich ein Absorptionsgesetz angeben) , lasst sich die Geschwindigkeit der Ausbreitung der Lackoberflache in Abhängigkeit von einer (x,y)- Verteilung der Intensität beschreiben. Mit x bzw. y sind linear unabhängige Richtungen parallel zur Lackoberflache bezeichnet.
Es wird in diesem Zusammenhang auf die Figur 3 hingewiesen. Hier sind jeweils Simulationen von horizontalen Schnitten durch den Fotolack nach der Entwicklung dargestellt. Das linke Bild ist durch eine vollständige numerische Simulation entstanden, das rechte durch die erfindungsgemaß vorgeschlagene schnelle Näherung unter Verwendung der oben beschriebenen Annahmen. Man er- kennt, dass die Unterschiede zwischen den beiden Bildern minimal sind, wobei jedoch der erfindungsgemaß realisierbare Zeitgewinn erheblich ist. In der gegenwartigen Ausprägung betragt der Zeitvorteil und mithin der Flachengewinn etwa zwei Größenordnungen. Dies ist in Figur 4 dargestellt. Hier ist für herkömmliche Verfahren (punktierte Linie) und die erfindungsgemaße schnelle Näherung (durchgezogene Linie) die benotigte Rechenzeit als Funktion der Flache dargestellt. Auf der logarithmischen Y-Achse ist abzulesen, dass der Geschwindigkeitszuwachs etwa zwei Größenordnungen betragt.
Die der erfindungsgemaßen Simulation zugrundeliegenden mathematischen Zusammenhange sollen im folgenden weiter erläutert werden.
Es wird hierbei beispielhaft der Fall einer Ausbreitung eines Konturprofils (bzw. einer Oberflache) im Fotoresist wahrend eines Entwicklungsprozesses betrachtet.
Die Ausbreitung eines Konturprofils kann im Rahmen einer stationären Level-Set-Formulierung beschrieben werden. Es sei zunächst vom zweidimensionalen Fall ausgegangen, bei welchem die Oberflache bzw. das sich ausbreitende Konturprofil eine sich ausbreitende Kurve ist. Es wird zunächst das evolvierende bzw. sich ausbreitende Null-Level-Set über der X-Y-Ebene erzeugt. Es sei S(x,y,z) die Entwicklungszeit t, an welcher die Kurve den Punkt (x,y,z) kreuzt. Die Oberflache S(x,y, z) erfüllt in diesem Fall die durch Osher und Sethian (J.A. Sethian, Level Set Methods, University of California, Berkeley, 1996) eingeführte Gleichung
|VS|r = l (1)
wobei r die Geschwindigkeitsfunktion bzw. eine die Entwicklungs- rate des Resists beschreibende Funktion ist.
Wenn die Geschwindigkeitsfunktion r lediglich von der Position abhangt, erhalt man die aus der Optik bekannte Eikonalgleichung. Schließlich ist die Position der Front T durch das Level-Set der Zeit der Funktion S(x,y,z) definiert, wodurch man
r{t) = {(x,y,z)\s(x,y,z) = t}
erhalt. Die Form des sich schließlich ergebenden Resistprofils kann aus den Gleichungen (1) und (2) berechnet werden, wobei zweckmaßigerweise die Geschwindigkeitsfunktion als Entwicklungsratenfunktion definiert wird, welche die Entwicklungsrate r(x,y,z) als Funktion der Intensität I(x,y,z) des Luftbildes beschreibt .-
Figure imgf000015_0001
Hierbei ist Ε die in großen, unbedeckten bzw. freien Flachen des Resistes bzw. der Resistoberflache gegebene Dosis, Ε0 eine Schwellendosis (insbesondere für die Auslosung einer Entwicklung des Resists) , r0 die Entwicklungsrate, welche aus der Bedingung E-I=E0 resultiert, und γ ein Nichtlinearitatsparameter bzw. Sen- sitivitatsparameter, welcher die Nichtlineaπtat bzw. Sensitivi- tat des Resists bzw. des Resistentwicklungsprozesses beschreibt.
Es wird nun eine effektive Resistdicke Deff=r0t eingeführt. Mathematisch ausgedruckt gilt I(0)*=E0/E.
Man erhalt so eine Intensität I(x,y,z) des Luftbildes, welches in der üblichen Weise normiert ist, wobei I (x,y, z) —->! in großen freien Flachen gilt.
Erfindungsgemaß wird nun vorgeschlagen, die Gleichung (3) in die Gleichung (1) einzufügen bzw. zu substituieren, wodurch sich ergibt :
Figure imgf000016_0001
Im zweidimensionalen Fall erhält man so
Figure imgf000016_0002
Man kann leicht zeigen, dass Gleichung (5) sich im eindimensionalen Fall auf die durch Mack in "Enhanced Lumped Parameter Model for Photolithography, SPIE, Vol. 2197/501, 1994" angegebene Gleichung reduziert, wenn der Absorptionskoeffizient vernachlässigt wird.
Gleichung (5) kann auch auf den dreidimensionalen Fall ausgedehnt werden. Insgesamt erhält man hierbei die Gleichung
Figure imgf000016_0003
Geht man nun, wie oben bereits erwähnt, davon aus, dass in z- Richtung die Dünnfilmnäherung anwendbar ist, welche sich als
f(x,y,z) = I(x,y)e~ (7)
beschreiben lässt, wobei α der Absorptionskoeffizient des betrachteten bzw. zu simulierenden Resists ist, lässt sich S(x,y,z) in der folgenden Form darstellen:
S(x,y,z) = S(x,y)e ,αγz (8)
Gleichung (6) lässt sich in diesem Falle darstellen als
Figure imgf000016_0004
Aus Gleichung (9) sind Randbedingungen erhaltlich, wann es möglich ist, den den Absorptionskoeffizienten enthaltenden Term zu vernachlässigen:
aJy kante « 1 (10),
wobei xKante und yKante die Orte der jeweiligen Resistkanten sind.
Unter der Annahme, dass γ»l ist, lasst sich die das Resistpro- fil S(x,y,z) beschreibende Gleichung (6) in einfacher Weise analytisch losen, wobei, wie bereits erwähnt, angenommen wird, dass γ die Sensitivitat des verwendeten Fotoresists darstellt, γ kann in an sich bekannter Weise beschrieben werden durch eine Betrachtung der Beziehung zwischen der Dosis des auf den Resist einwirkenden Lichts und der Tiefe des Resists (betrachtet ausgehend von der Resistoberflache) .
Unter der genannten Annahme γ»l lasst sich die Losung der Gleichung (6) in der folgenden Form darstellen:
Figure imgf000017_0001
Die Flachen
S(x,y,z) = t (12)
beschreiben das entwickelte Resistprofil für eine bestimmte Entwicklungszeit t. Die Randbedingung für die Gleichung (12) besteht darin, dass S(x,y,z) auf der ursprünglichen Resistoberfla- che verschwindet . Gleichung (11) stellt die allgemeine Losung der Gleichung (6) dar. Geht man nun von einer Intensit t I(x,y,z) aus, wie sie in Gleichung (7) beschrieben ist, erhalt man aus den Gleichungen (11) und (12) die folgende Gleichung für das entwickelte Re- sistprofil :
Figure imgf000018_0001
Hierbei ist F(x,y) darstellbar in der Form
Figure imgf000018_0002
Ferner ist d die Resistdicke, Dff die oben erwähnte effektive Resistdicke und α der Absorptionskoeffizient des Resists
Es sei an dieser Stelle noch einmal darauf hingewiesen, dass das so berechnete bzw. simulierte Resistprofil von der Intensität des Luftbildes I(x,y) abhangt.
Insgesamt erhalt man erfindungsgemaß eine sehr einfache analytische Beziehung für eine Definition bzw. Darstellung eines Resistprofils ohne die Notwendigkeit der Einfuhrung oder Betrachtung chemischer Parameter. Das vorgestellte Verfahren beruht ausschließlich auf physikalischen Konzeptionen und Parametern und erlaubt eine sehr schnelle Berechnung eines Resistprofils für große Flachen. Das vorgestellte Modell ist um zwei Größenordnungen schneller als herkömmliche volle Simulationen eines Resistprofils, welche auf chemischen Konzeptionen basieren.
Mit dem hiermit vorgestellten Algorithmus lassen sich Simulationen von Lackbildern gegenüber herkömmlichen Verfahren wesentlich beschleunigen. Die Gleichungen (6) oder (9) lassen sich analytisch oder numerisch losen, wobei die beiden Losungsarten gegen- über herkömmlich verwendeten Modellen bzw. Algorithmen wesentlich schneller und effektiver abzuarbeiten sind.
Der Vollständigkeit halber seien noch einige Anmerkungen zu der Level-Set-Formulierung angefügt. Es ist wie oben unter Gleichung (2) angegeben, möglich, eine stationäre Level-Set-Gleichung zu formulieren, wobei die Position der Front T durch das Level-Set des Wertes t der Funktion S(x,y,z) gegeben ist, wie aus Gleichung (2) folgt. In der zeitabhängigen Level-Set-Gleichung ist die Position der Front Y zu einem Zeitpunkt t gegeben durch das Null-Level-Set einer Funktion p zu einem Zeitpunkt t, d. h. r(t)={(x,y)|p(x,y,t)=0}.
Gemäß einer weiteren Variante der Erfindung, welche beispielsweise zusatzlich oder alternativ zu dem oben beschriebenen Algorithmus einsetzbar ist, lasst sich die Simulation weiter beschleunigen, indem man eine im Entwurf vorhandene Hierarchie ausnutzt. Die im Entwurf vorhandene Hierarchie kann man dadurch ausnutzen, indem man auf geeignete Weise den Hierarchiebaum von unten nach oben Blatt für Blatt abarbeitet und gleichzeitig für Stetigkeit an den Blattrandern sorgt. Auf diese Weise lasst sich, abhangig vom Hierarchiegrad, die Rechenzeit um mehrere Größenordnungen reduzieren.
Eine wesentliche Idee beim hierarchischen Abarbeiten besteht darin, anstelle eines expandierten, flachen Entwurfes auf dem Hierarchiebaum selbst zu arbeiten. Enthalt der Entwurf viele sich wiederholende Strukturen, so werden statt der vielen einzelnen Strukturen nur die verschiedenen Typen abgespeichert . An der Stelle ihres Auftretens verweist ein Zeiger auf die jeweilige Struktur.
Ein Hauptproblem hierarchischer Bearbeitung besteht darin, Stetigkeit an den Grenzen der Zellen (bzw. Blatter) zu gewahrleisten. Nach dem nun vorgeschlagenen Verfahren geschieht dies dadurch, dass man vor der eigentlichen Datenverarbeitung jede Zelle mit einem Saum umgibt, der der Reichweite der zu berucksich- tigenden physikalischen Effekte entspricht, welche gerade bearbeitet werden bzw. in Betracht gezogen werden müssen.
Diese Vorstufe ist nutzlich, weil man nun die Nachbarschaft einer Zelle bei der Berechnung des Zellinhalts berücksichtigen kann. Anschließend wird der Saum nicht mehr gebraucht. Die Hinzunahme des Saums erfasst verschiedene Nachbarschaften, je nachdem, wo die Zelle aufgerufen wird. Dies bedeutet, dass die Hierarchie zu einem gewissen Grad zerfallt. Zu diesem Zweck erweist es sich als zweckmäßig, einen Hierarchiefaktor einzufuhren, der quantitativ bestimmt, wie groß der Kompaktierungsgrad ist, wenn man den Hierarchiebaum mit dem flachen Entwurf vergleicht . Zweckmaßigerweise wird dieser Faktor definiert durch
n
PHFsubtree = cτ < 1 5 ' nSVar
wobei n die Anzahl aller Elemente im flachen Entwurf, und nSVar die entsprechende Menge im Baum oder einem Ast des Baumes ist . Per Definition ist PHF großer oder gleich 1. Man kann nSVar berechnen, nachdem die Vorstufe durchlaufen wurde, um anschließend richtig entscheiden zu können, ob man zweckmaßigerweise eine flache oder hierarchische Behandlung durchfuhrt. Ist der veränderte Baum erzeugt worden, der die Zellen und Varianten der Zellen enthalt, die sich nicht im Zellinhalt, sondern lediglich in ihrer Nachbarschaft unterscheiden, kann die eigentliche Berechnung des physikalischen Effekts beginnen, indem man alle Zellvarianten durchrechnet. Wenn PHF deutlich großer als 1 ist, gewinnt man eben diesen Faktor an Zeit .
Der weiter oben erwähnte Vergleich der Geometriemengen {G11} mit {G} bzw. {G' } erfordert beispielsweise eine Abstandsberechnung innerhalb einer Figur entlang der gekrümmten Konturlinien und einen Vergleich mit einer geradlinigen Sollgeometrie. Ebenso ist eine Abstandsberechnung von Nachbar zu Nachbar entlang gekrümmter Konturlinien und Vergleich mit einer geradlinigen Sollgeometrie durchzufuhren. Nach der Erfindung werden diese Berechnungen ebenfalls auf einer hierarchischen Datenmenge durchgeführt. Damit lasst sich die Rechenzeit wieder erheblich verkurzen, bzw. die nutzbare Flache vergrößern. Das Vergleichsergebnis wird zweckmaßigerweise in einer Koordinatenliste mit Ist- und Sollwert des Abstands angegeben. Die Listen werden nach der Erfindung nach verschiedenen Gesichtspunkten sortiert, um mögliche gemeinsame Ursachen für die Verletzungen erkennen zu lassen. Häufigkeitsverteilungen werden erstellt auf der (x,y) -Ebene, gruppiert beispielsweise nach Zellen oder Figurentyp, z. B. Ξin- zellinien, Stege und Graben, oder Kontaktlocher.
Nach der Erfindung können die Regelverletzungen minimiert werden, indem man den Inspektionsvorgang wiederholt durchfuhrt, nachdem gezielte Änderungen an den Prozessbedingungen angebracht bzw. eingestellt wurden. Hierzu bestimmt das System nach der Methode des steilsten Gradienten die Parameteranderungen, die am meisten Besserung bewirken. In der ersten Ausbaustufe ist ein halbautomatischer Betrieb vorgesehen, bei dem der Benutzer die Wiederholung des Vorgangs auslost. In einer zweiten Ausbaustufe wird die Optimierung automatisch durchgeführt, solange bis das Verfahren konvergiert hat. Die Abbruchkriterien können nach der Erfindung aus einem gewissen Vorrat vom Benutzer ausgewählt werden.
Bei Anwendung des erfindungsgemäßen Verfahrens ist es möglich, einen Hierarchiebaum eines Entwurfes bei der simulierenden Datenverarbeitung weitgehend beizubehalten. Die Schwierigkeit besteht darin, dass man bei strenger hierarchischer Behandlung, d. h. dem zellweisen Bearbeiten, so rechnet, als habe die Zelle keine Nachbarschaft. Abhangig vom physikalischen Effekt haben Nachbarzellen jedoch einen unterschiedlich weit reichenden Ein- fluss auf die zu bearbeitende Zelle, wie bereits erwähnt wurde.
Der vorgeschlagene Weg gemäß der Erfindung besteht also darin, die möglichen unterschiedlichen Nachbarschaften für jede Zelle zu erzeugen und in einem neuen Hierarchiebaum zu speichern. Derartige Varianten der Zellen werden als Kacheln bezeichnet. Jede Kachel ist also mit einem Saum umgeben, der der Weite des Einflussbereiches der Nachbarzellen auf eine betrachtete Zelle ent- spricht . Der entstandene Baum ist in der Regel weniger kompakt als der ursprungliche, stellt aber die kompakteste Beschreibung des Hierarchiebaumes für den Fall dar dass man die zugrundeliegenden physikalischen Effekte zur Kenntnis nimmt, welche naturlich an Zellgrenzen nicht halt machen.
In dem neu entstandenen Hierarchiebaum kann man nun alle Kacheln einzeln bezuglich des physikalischen Effektes bearbeiten. Nach Abschneiden der Saume erhalt man den Entwurf im Bild des untersuchten physikalischen E fekts. Die Zeitersparnis gegenüber herkömmlichen Losungen ist in erster Näherung gegeben durch das Verhältnis der Summe der Flachen im Kachelbaum zur Flache des entfalteten Entwurfs .
Als Beispiel sei die Berechnung des Luftbildes genannt. Zunächst werden die Kacheln erzeugt, wobei der Einflussbereich in diesem Fall durch die Reichweite der optischen Interferenzen gegeben ist. Nach der Theorie der Lichtbeugung schätzt man die Reichweite ab, indem man z. B. vorgibt, dass die Intensität der Nebenma- xima -unter einen Schwellwert von z. B. 1% gefallen ist. In der Praxis wählt man einen Bereich von n-λ/Na aus, wobei n in der Gegend von 10 liegt. Sind alle Kacheln einschließlich der Saume berechnet, kann man anschließend die Saume abschneiden und erhalt nach dem Ausbreiten des ganzen Hierarchiebaums das Luftbild des vollständigen Entwurfs.
Nach der Erfindung kann man die Liste der Verletzungen von Regeln, die man bei einem Vergleich eines simulierten Bildes mit dem ursprunglichen Entwurf erhalt, dazu benutzen, eine Optimierung durchzufuhren. Bisherige Algorithmen für die Schritte Bildentstehung, Bildubertragung und Strukturubertragung sind nicht geschlossen analytisch formulierbar. Nach der Erfindung gibt es analytische Beschreibungen für die drei Arbeitsschritte. Diese Funktionen sind ebenfalls differenzierbar, so dass man einen Losungsvektor für die Verbesserung des Verhaltens angeben kann.
In einem ersten Schritt hat der Benutzer beispielsweise manuell die Möglichkeit, einen Satz von Parametern zu wählen, der opti- miert werden soll. Im Gegensatz zu bestehenden Verfahren der linearen Optimierung ist das erfindungsgemaße Verfahren hier nicht-iterativ, sofern die Ableitung linear ist. Ist sie iterativ, weist sie ein wesentlich schnelleres Konvergenzverhalten als herkömmliche Verfahren bzw. Algorithmen auf.
In einem zweiten Schritt lauft die Optimierung selbständig ab. Hierzu werden alle Ableitungen gebildet an den Orten maximaler Regelverletzungen und anschließend die Parameter herausgefiltert, die besonders starke Veränderungen bewirken.
Bestehende Inspektionsapparate, insbesondere die in der Beschreibungseinleitung erwähnten Inspektionsapparate vom Typ "Die-to-Database", sind für die vorliegende Erfindung besonders interessant, da sie einen Vergleich zwischen einer Sollstruktur und einem tatsachlichen Bild durchfuhren. Mit der erfindungsgemaßen Vorrichtung (Inspektionsapparat) wird jedoch kein echtes, gemessenes Bild zur Verfugung gestellt, sondern ein berechnetes bzw. simuliertes. Man muss also die oben genannten Schritte Bildentstehung, Bildubertragung und Strukturubertragung virtuell durchfuhren, d. h. das Bild oder die Teilbilder dem Inspektionsapparat in der Form anbieten, wie entsprechend der Berechnung bzw. Simulation das gemessene Bild aussieht. Der folgende Vergleich findet auf die selbe Weise statt wie beispielsweise bei herkömmlichen "Die-to-Database" -Inspektionsapparaten. Die oben erläuterten Algorithmen werden als dezidierte Hardwaremodule realisiert, wobei der Parallelisierung der Module hohe Bedeutung zukommt, da der Messvorgang gegenüber der Rechnung sehr viel schneller ablauft. Die Optimierung wird behandelt wie bei der Losung als Softwareprogram .
Das erfindungsgemaß vorgeschlagene Verfahren gleicht also dem obengenannten Inspektionsverfahren "Die-to-Database" . Die Erfindung fordert im Gegensatz zu dem genannten Verfahren jedoch keine Defekte einer tatsachlichen Schaltung oder einer Maske zutage, sondern die systembedingten Abweichungen des Technologieprozesse, sowie Schwachstellen des Entwurfs bzw. des durch Proximity-Korrektur geänderten Entwurfs. Mittels der Erfindung ist es unter anderem in einfacher Weise möglich, aus den berechneten Bildern die Schwachstellen automatisch herauszufiltern und in einer Liste abzulegen.
Erfindungsgemaß erweist es sich als besonders vorteilhaft, dass man die Bestimmung der Abstände von Objekten im Rahmen der simulierten Schaltung (bzw. deren Vergleich mit dem Schaltungsent- wurf) auf jeder Bildebene durchfuhren kann. Das hat bei der Realisierung des dargestellten Algorithmus den Vorteil des stufenweisen Vorgehens. Man kann also beispielsweise die Analyse auf der Ebene des Luftbildes, des Lackbildes bzw. latenten Bildes oder des Atzbildes bzw. Strukturbildes durchfuhren.
Die Abstandsberechnung wird hierbei zweckmaßigerweise in zwei Stufen durchgeführt. Zunächst wird das Innere der Figur durchlaufen und geprüft, ob sich die Breiten innerhalb einer vorgegebenen Bandbreite bewegen (üblicherweise ±10%) . Anschließend werden die Abstände zwischen den Figuren berechnet, wobei wiederum auf die EntwurfsregeIn zu achten ist und/oder der Vergleich mit dem ursprunglichen Entwurf durchgeführt werden muss.

Claims

Patentansprüche
1. Verfahren zur rechnerischen Bestimmung von Eigenschaften, insbesondere der Integrität, einer integrierten Schaltung, d a d u r c h g e k e n n z e i c h n e t , dass ein rechnerisch simuliertes Bild der Schaltung mit einem Entwurf der Schaltung verglichen, und Abweichungen zwischen Bild und Entwurf festgestellt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als rechnerisch simuliertes Bild ein Luftbild und/oder ein Lackbild und/oder ein Ätzbild der Schaltung bereitgestellt wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass das simulierte Bild, insbesondere das Lackbild, unter Annahme einer gleichmäßigen Ausbreitung einer Oberflächenfunktion S(x,y,z), insbesondere einer die Ausbreitung einer Oberfläche in einem zu simulierenden Resist bei Belichtung beschreibenden Funktion, bereitgestellt wird.
4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das simulierte Bild, insbesondere das Lackbild, unter Verwendung einer Gleichung der Form
Figure imgf000025_0001
berechnet wird, wobei I(x,y,z) die Intensität des zur Belichtung des Resists verwendeten Lichtes an einem Ort (x,y,z) des Resists, 1(0) eine aus der Beziehung I(0)=E0/E ableitbare Referenzintensität, wobei E die einfallende Lichtdosis in großen, freien Bereichen des Resists und E0 ein Schwellwert ist, γ ein Nichtlinearitätsparameter, welcher insbesondere die Nichtlinea- rität eines Entwicklungs- bzw. Resistprozesses beschreibt, und r0 ein aus der Beziehung Deff=r0-t ableitbarer Faktor ist, wobei Deff eine effektive Resistdicke und t die Entwicklungszeit ist, ist .
5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass von einer Intensitätsverteilung im Resist der Form I (x,y, z) =1 (x,y) e"α= ausgegangen wird.
6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das rechnerisch simulierte Bild unter der
Annahme γ>>l berechnet wird.
7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das rechnerisch simulierte Bild der Schaltung unter Verwendung einer Gleichung der Form
Figure imgf000026_0001
berechnet wird.
8. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das rechnerisch simulierte Bild unter Verwendung einer Gleichung der Form
Figure imgf000026_0002
berechnet wird, wobei gilt
Figure imgf000026_0003
9. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine den Entwurf beschreibende hierarchisch strukturierte Dateneingangsmenge verarbeitet wird, wobei insbesondere das simulierte Bild ebenfalls in Form einei" hierarchischen Strukturierung bereitgestellt wird.
10. Vorrichtung zur rechnerischen Bestimmung von Eigenschaften, insbesondere der Integrität, einer integrierten Schaltung, g e k e n n z e i c hn e t d u r c h
Mittel zur Bereitstellung eines insbesondere nach einem der Ansprüche 1 bis 6 rechnerisch simulierten Bildes der Schaltung, und zum Vergleich des simulierten Bildes mit einem Entwurf der Schaltung .
11. Vorrichtung nach Anspruch 10, gekennzeichnet durch Mittel zur insbesondere automatischen Änderung von Simulationsparametern.
12. Computerprogramm mit Programmcodemitteln, um alle Schritte von wenigstens einem der Ansprüche 1 bis 9 durchzuführen, wenn das Computerprogramm auf einem Computer oder einer entsprechenden Rechnereinheit, insbesondere einer Vorrichtung gemäß einem der Ansprüche 10 oder 11, ausgeführt wird.
13. Computerprogrammprodukt mit Programmcode-Mitteln, die auf einem computerlesbaren Datenträger gespeichert sind, um das Verfahren nach wenigstens einem der Ansprüche 1 bis 9 durchzuführen, wenn das Computerprogrammprodukt auf einem Computer oder einer entsprechenden Vorrichtung, insbesondere einer Vorrichtung nach einem der Ansprüche 10 oder 11, ausgeführt wird.
14. Integrierte Schaltung, hergestellt unter Verwendung eines Verfahrens nach einem der vorstehenden Ansprüche 1 bis 9 und/oder einer Vorrichtung nach einem der Ansprüche 10 oder 11 und/oder einem Computerprogramm nach Anspruch 12 und/oder einem Computerprogrammprodukt nach Anspruch 13.
PCT/EP2001/014005 2000-11-30 2001-11-30 Verfahren und vorrichtung zur bestimmung von eigenschaften einer integrierten schaltung WO2002044699A2 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US10/433,250 US7302090B2 (en) 2000-11-30 2001-11-30 Method and device for determining the properties of an integrated circuit
JP2002546194A JP4216592B2 (ja) 2000-11-30 2001-11-30 集積回路の特性を測定するプロセスと装置
AU2002227965A AU2002227965A1 (en) 2000-11-30 2001-11-30 Method and device for determining the properties of an integrated circuit
KR1020037007344A KR100846018B1 (ko) 2000-11-30 2001-11-30 집적 회로의 특성 측정 장치 및 방법
DE50111874T DE50111874D1 (de) 2000-11-30 2001-11-30 Verfahren und vorrichtung zur bestimmung von eigenschaften einer integrierten schaltung
EP01989545A EP1337838B1 (de) 2000-11-30 2001-11-30 Verfahren und vorrichtung zur bestimmung von eigenschaften einer integrierten schaltung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10059516 2000-11-30
DE10059516.2 2000-11-30

Publications (2)

Publication Number Publication Date
WO2002044699A2 true WO2002044699A2 (de) 2002-06-06
WO2002044699A3 WO2002044699A3 (de) 2002-09-19

Family

ID=7665267

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/EP2001/014005 WO2002044699A2 (de) 2000-11-30 2001-11-30 Verfahren und vorrichtung zur bestimmung von eigenschaften einer integrierten schaltung
PCT/EP2001/014004 WO2002045014A2 (de) 2000-11-30 2001-11-30 Verfahren und vorrichtung zur bestimmung von eigenschaften einer integrierten schaltung

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/EP2001/014004 WO2002045014A2 (de) 2000-11-30 2001-11-30 Verfahren und vorrichtung zur bestimmung von eigenschaften einer integrierten schaltung

Country Status (7)

Country Link
US (1) US7302090B2 (de)
EP (1) EP1337838B1 (de)
JP (1) JP4216592B2 (de)
KR (1) KR100846018B1 (de)
AU (2) AU2002227965A1 (de)
DE (1) DE50111874D1 (de)
WO (2) WO2002044699A2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005533292A (ja) * 2002-07-15 2005-11-04 ケーエルエー・テンコール・テクノロジーズ・コーポレーション マイクロリソグラフパターンの製作におけるパターンの認定、パターン形成プロセス、又はパターン形成装置
EP1745373A2 (de) * 2004-05-09 2007-01-24 Mentor Graphics Corporation Defektortidentifikation für die mikroeinrichtungsherstellung und -prüfung
WO2007147826A1 (en) * 2006-06-23 2007-12-27 Sagantec Israel Ltd Layout processing system
US10216890B2 (en) 2004-04-21 2019-02-26 Iym Technologies Llc Integrated circuits having in-situ constraints

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7124394B1 (en) 2003-04-06 2006-10-17 Luminescent Technologies, Inc. Method for time-evolving rectilinear contours representing photo masks
US7698665B2 (en) 2003-04-06 2010-04-13 Luminescent Technologies, Inc. Systems, masks, and methods for manufacturable masks using a functional representation of polygon pattern
US7480889B2 (en) * 2003-04-06 2009-01-20 Luminescent Technologies, Inc. Optimized photomasks for photolithography
JP4351928B2 (ja) * 2004-02-23 2009-10-28 株式会社東芝 マスクデータの補正方法、フォトマスクの製造方法及びマスクデータの補正プログラム
US7251807B2 (en) * 2005-02-24 2007-07-31 Synopsys, Inc. Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model
US7707541B2 (en) * 2005-09-13 2010-04-27 Luminescent Technologies, Inc. Systems, masks, and methods for photolithography
US7921385B2 (en) 2005-10-03 2011-04-05 Luminescent Technologies Inc. Mask-pattern determination using topology types
US7788627B2 (en) 2005-10-03 2010-08-31 Luminescent Technologies, Inc. Lithography verification using guard bands
WO2007041701A2 (en) 2005-10-04 2007-04-12 Luminescent Technologies, Inc. Mask-patterns including intentional breaks
US7703049B2 (en) 2005-10-06 2010-04-20 Luminescent Technologies, Inc. System, masks, and methods for photomasks optimized with approximate and accurate merit functions
WO2007120279A2 (en) * 2005-11-18 2007-10-25 Kla-Tencor Technologies Corporation Methods and systems for utilizing design data in combination with inspection data
CN101501703B (zh) * 2006-02-01 2012-07-04 以色列商·应用材料以色列公司 用于评价图案的参数中变化的方法和系统
US8331645B2 (en) * 2006-09-20 2012-12-11 Luminescent Technologies, Inc. Photo-mask and wafer image reconstruction
WO2008039674A2 (en) 2006-09-20 2008-04-03 Luminescent Technologies, Inc. Photo-mask and wafer image reconstruction
US8006203B2 (en) * 2008-08-28 2011-08-23 Synopsys, Inc. Bulk image modeling for optical proximity correction
US8797721B2 (en) 2010-02-02 2014-08-05 Apple Inc. Portable electronic device housing with outer glass surfaces
US8463016B2 (en) * 2010-02-05 2013-06-11 Luminescent Technologies, Inc. Extending the field of view of a mask-inspection image
US8612903B2 (en) 2010-09-14 2013-12-17 Luminescent Technologies, Inc. Technique for repairing a reflective photo-mask
US8555214B2 (en) 2010-09-14 2013-10-08 Luminescent Technologies, Inc. Technique for analyzing a reflective photo-mask
US8386968B2 (en) 2010-11-29 2013-02-26 Luminescent Technologies, Inc. Virtual photo-mask critical-dimension measurement
US8458622B2 (en) 2010-11-29 2013-06-04 Luminescent Technologies, Inc. Photo-mask acceptance technique
US9005852B2 (en) 2012-09-10 2015-04-14 Dino Technology Acquisition Llc Technique for repairing a reflective photo-mask
US8653454B2 (en) 2011-07-13 2014-02-18 Luminescent Technologies, Inc. Electron-beam image reconstruction
US9091935B2 (en) 2013-03-11 2015-07-28 Kla-Tencor Corporation Multistage extreme ultra-violet mask qualification
US9494854B2 (en) 2013-03-14 2016-11-15 Kla-Tencor Corporation Technique for repairing an EUV photo-mask
US11798157B2 (en) 2019-10-11 2023-10-24 The Regents Of The University Of Michigan Non-destructive imaging techniques for integrated circuits and other applications

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801954A (en) * 1996-04-24 1998-09-01 Micron Technology, Inc. Process for designing and checking a mask layout
WO1999014706A2 (en) * 1997-09-17 1999-03-25 Numerical Technologies, Inc. Visual inspection and verification system
US6081659A (en) * 1997-05-08 2000-06-27 Lsi Logic Corporation Comparing aerial image to actual photoresist pattern for masking process characterization
US6091845A (en) * 1998-02-24 2000-07-18 Micron Technology, Inc. Inspection technique of photomask

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801954A (en) * 1996-04-24 1998-09-01 Micron Technology, Inc. Process for designing and checking a mask layout
US6081659A (en) * 1997-05-08 2000-06-27 Lsi Logic Corporation Comparing aerial image to actual photoresist pattern for masking process characterization
WO1999014706A2 (en) * 1997-09-17 1999-03-25 Numerical Technologies, Inc. Visual inspection and verification system
US6091845A (en) * 1998-02-24 2000-07-18 Micron Technology, Inc. Inspection technique of photomask

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1337838A2 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005533292A (ja) * 2002-07-15 2005-11-04 ケーエルエー・テンコール・テクノロジーズ・コーポレーション マイクロリソグラフパターンの製作におけるパターンの認定、パターン形成プロセス、又はパターン形成装置
US10216890B2 (en) 2004-04-21 2019-02-26 Iym Technologies Llc Integrated circuits having in-situ constraints
US10846454B2 (en) 2004-04-21 2020-11-24 Iym Technologies Llc Integrated circuits having in-situ constraints
US10860773B2 (en) 2004-04-21 2020-12-08 Iym Technologies Llc Integrated circuits having in-situ constraints
EP1745373A2 (de) * 2004-05-09 2007-01-24 Mentor Graphics Corporation Defektortidentifikation für die mikroeinrichtungsherstellung und -prüfung
EP1745373A4 (de) * 2004-05-09 2009-04-15 Mentor Graphics Corp Defektortidentifikation für die mikroeinrichtungsherstellung und -prüfung
WO2007147826A1 (en) * 2006-06-23 2007-12-27 Sagantec Israel Ltd Layout processing system

Also Published As

Publication number Publication date
JP4216592B2 (ja) 2009-01-28
EP1337838B1 (de) 2007-01-10
EP1337838A2 (de) 2003-08-27
DE50111874D1 (de) 2007-02-22
KR100846018B1 (ko) 2008-07-11
JP2004514938A (ja) 2004-05-20
US7302090B2 (en) 2007-11-27
US20040136587A1 (en) 2004-07-15
WO2002044699A3 (de) 2002-09-19
WO2002045014A2 (de) 2002-06-06
AU2002238409A1 (en) 2002-06-11
AU2002227965A1 (en) 2002-06-11
KR20040022201A (ko) 2004-03-11

Similar Documents

Publication Publication Date Title
EP1337838B1 (de) Verfahren und vorrichtung zur bestimmung von eigenschaften einer integrierten schaltung
DE102008019341B4 (de) Verfahren zur Analyse von Masken für die Photolithographie
DE19757696A1 (de) Simulationsverfahren in einem lithographischen Prozeß
DE19631160A1 (de) Verfahren und Vorrichtung zur Korrektur von Musterdaten zum Entwurf einer Photomaske
DE112005003638B4 (de) Verfahren zur Erstellung von Fotomaskenstrukturdaten und Verfahren zur Herstellung einer Halbleitervorrichtung
DE19628874A1 (de) Verfahren zur Korrektur eines Maskenmusters und einer Maske, Verfahren zur Belichtung, Vorrichtung dazu und eine Photomasken- und Halbleitervorrichtung, die eine solche verwendet
EP1875307B1 (de) Verfahren zur maskeninspektion im rahmen des maskendesigns und der maskenherstellung
DE60214506T2 (de) Methode zur Kalibrierung und Optimierung einer 2-dimensionalen Modellierung von Mustern
DE102018117836B4 (de) Verfahren zum Herstellen von Halbleitern und Verwendung von Ätzeffektvorhersagen
DE10393394B4 (de) Intelligentes integriertes Lithographiesteuerungssystem auf der Grundlage des Produktaufbaus und Ausbeuterückkopplungssystem und Verfahren zu dessen Anwendung
DE19609652A1 (de) Verfahren und Vorrichtung zur Korrektur von Maskenmustern
DE19534132A1 (de) System und Verfahren zum Korrigieren von Lichtannäherungseffekten und Verfahren zum Bilden eines Musters
DE102005048107A1 (de) Verfahren zum Bestimmen einer optimalen Absorber-Schichtenstapelgeometrie für eine lithographische Reflexionsmaske
DE102009004392B9 (de) Datenerzeugungsverfahren für Halbleitervorrichtung und Elektronenstrahlbelichtungssystem
DE10230532B4 (de) Verfahren zum Bestimmen des Aufbaus einer Maske zum Mikrostrukturieren von Halbleitersubstraten mittels Fotolithographie
DE102016218977A1 (de) Verfahren und Vorrichtung zur Ermittlung eines OPC-Modells
DE112005000963B4 (de) Verfahren zum photolithographischen Herstellen einer integrierten Schaltung
DE102018103231B4 (de) Verfahren zur optischen nahbereichskorrektur und verfahren zur erzeugung einer maske unter verwendung desselben
DE10355264B4 (de) Verfahren zur Verbesserung eines Simulationsmodells der photolithographischen Projektion
DE102017220872B4 (de) Verfahren und System zur Qualifizierung einer Maske für die Mikrolithographie
DE102007030051B4 (de) Waferlayout-Optimierungsverfahren und System
WO2014184292A1 (de) System zum herstellen von strukturen in einem substrat
DE19607547A1 (de) Verfahren zur Herstellung einer Maskenstruktur
DE102004030961B4 (de) Verfahren zum Bestimmen einer Matrix von Transmissionskreuzkoeffizienten bei einer optischen Näherungskorrektur von Maskenlayouts
DE112011103109B4 (de) Verfahren zum Berechnen einer optimalen Strahlungsmenge eines Elektronenstrahls, Zeichenvorrichtung und Programm

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

AK Designated states

Kind code of ref document: A3

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2001989545

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2002546194

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020037007344

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2001989545

Country of ref document: EP

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

WWE Wipo information: entry into national phase

Ref document number: 10433250

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020037007344

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 2001989545

Country of ref document: EP