WO2002007231A1 - Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device - Google Patents

Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device Download PDF

Info

Publication number
WO2002007231A1
WO2002007231A1 PCT/JP2001/006212 JP0106212W WO0207231A1 WO 2002007231 A1 WO2002007231 A1 WO 2002007231A1 JP 0106212 W JP0106212 W JP 0106212W WO 0207231 A1 WO0207231 A1 WO 0207231A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
plane
growth
crystal
light emitting
Prior art date
Application number
PCT/JP2001/006212
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Okuyama
Masato Doi
Goshi Biwa
Toyoharu Oohata
Tomoyuki Kikutani
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to EP01951900A priority Critical patent/EP1311002A4/en
Priority to KR1020037000656A priority patent/KR100897490B1/ko
Priority to AU2001272739A priority patent/AU2001272739A1/en
Application filed by Sony Corporation filed Critical Sony Corporation
Publication of WO2002007231A1 publication Critical patent/WO2002007231A1/ja
Priority to US10/062,687 priority patent/US6924500B2/en
Priority to US11/066,699 priority patent/US7221001B2/en
Priority to US11/093,795 priority patent/US7122825B2/en
Priority to US11/093,885 priority patent/US7122826B2/en
Priority to US11/093,807 priority patent/US7122394B2/en
Priority to US11/097,732 priority patent/US7129514B2/en
Priority to US11/098,302 priority patent/US7129515B2/en
Priority to US11/096,381 priority patent/US7129107B2/en
Priority to US11/558,176 priority patent/US7501663B2/en
Priority to US11/558,115 priority patent/US20070077674A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02409—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02411—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02562—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Definitions

  • the present invention relates to a semiconductor light emitting device having a double hetero structure in which a first conductivity type layer, an active layer, and a second conductivity type layer are stacked, and a method for manufacturing the same.
  • the present invention relates to a light emitting region using a crystal layer made of a nitride semiconductor. And a method for manufacturing the same.
  • a low-temperature buffer layer and an n-side contact layer made of GaN doped with Si have been formed on the entire surface of a sapphire substrate, and a GaN doped with Si has been formed thereon.
  • An element in which a p-side contact layer and the like are stacked is known. Blue and green LEDs (Light Emitting Diodes) including such a structure and having a wavelength of 450 nm to 530 nm are commercially produced.
  • a sapphire substrate When growing gallium nitride, a sapphire substrate is often used. When growing gallium nitride crystal from a sapphire substrate, a sapphire substrate having a C-plane as a main surface is usually used, and the surface of a gallium nitride layer formed on the main surface also has a C-plane, and the substrate is inevitably used. The active layer formed on the plane parallel to the principal plane and the cladding layer sandwiching it also extend to the plane parallel to the C plane. As described above, in a semiconductor light emitting device having a structure in which respective crystal layers are stacked on the basis of the main surface of the substrate, the smoothness required for forming electrodes and the like is obtained by utilizing the smoothness of the main surface of the substrate.
  • the technology of forming a low-temperature buffer layer on a substrate is one means for suppressing defects that occur in the crystal to be grown, and for the purpose of reducing crystal defects.
  • the selective crystal growth in the lateral direction (ELO: epitaxial lateral overgrowth) is combined.
  • Japanese Patent Application Laid-Open No. H10-321910 discloses a hexagonal column-like structure having a side surface composed of a (10-10) or (1-100) m plane perpendicular to the main surface of the substrate.
  • a semiconductor light emitting device is disclosed in which a light emitting region extending perpendicular to a main surface of a substrate is formed in a hexagonal columnar structure portion.
  • Japanese Patent Application Laid-Open No. 8-2555929 discloses that one conductive type layer made of a gallium nitride-based compound semiconductor is formed on a substrate, and a part of the one conductive type layer is covered with a mask. Also disclosed is a manufacturing method in which a p-electrode and an n-electrode are formed after a gallium nitride-based compound semiconductor layer including the other conductivity type layer is formed on an uncovered portion by selective growth.
  • a film is formed by HVP E (Hydride Vapor Phase Epitaxy).
  • HVP E Hydrophile Vapor Phase Epitaxy
  • dry etching is performed so as to obtain a side surface composed of a (10-10) or (1-101) m plane.
  • damage to the crystal plane cannot generally be avoided, and consequently, while suppressing threading dislocations from the substrate side, the characteristics of the crystal deteriorate due to dry etching.
  • the number of processes increases accordingly. Resulting in.
  • a sharp-pointed crystal layer surrounded by the (1-101) plane, that is, the S plane is formed (for example, see Japanese Patent No. (See Paragraph 009 of the specification of No. 3 0814), but the flat surface required for electrode formation is not obtained, and it is actively used as an electronic device or light emitting device. However, it is only used as an underlayer for the crystal structure from further selective growth.
  • the number of bonds to nitrogen atoms on the C + surface is one from Ga. Nitrogen atoms are easily dissociated from the C + crystal plane, and the effective VZIII ratio cannot be increased. For this reason, a problem has arisen that the crystal quality for forming the light emitting element is not sufficient for achieving high performance.
  • LED elements are applied as light sources for large displays such as projection display light sources, and it is important to increase the brightness, reliability and price of LED elements. It is a development item. There are two dominant factors in increasing the brightness of LED devices: internal quantum efficiency, which depends on the crystallinity of the active layer, and light extraction efficiency, which is the rate at which light is emitted outside the device after being converted to light.
  • FIG. 1 shows a main structure of a typical light emitting region of a light emitting diode.
  • the first conductive layer 401 and the second conductive layer 402 are formed so as to sandwich the active layer 400 formed of InGaN or the like, and the second conductive layer 402 is formed.
  • a reflection film 403 also functioning as an electrode is formed on the side opposite to the active layer 400, and the interface between the reflection film 403 and the second conductive layer 402 is a reflection surface 404.
  • Part of the light generated in the active layer 400 is directly emitted from the light extraction window 405 of the first conductive layer 401, but part of the light emitted to the second conductive layer 402 is reflected. The light is reflected by the surface 404 and goes to the light extraction window 405 side of the first conductive layer 401.
  • the critical angle at the interface is determined depending on the refractive indices of the two material layers forming the interface, and light incident on the interface at an angle smaller than the critical angle is totally reflected at the interface.
  • a light emitting diode that emits surface light as shown in FIG.
  • light that has been totally reflected at an incident angle smaller than the critical angle must have total reflection of the reflection surface 404 between the light extraction windows 405. And cannot be extracted as valid output.
  • FIG. 2 is a sectional view of an example of a surface-emitting type semiconductor light-emitting device.
  • a sapphire substrate is used as a growth substrate 500, and a first conductive layer 501 made of, for example, a gallium nitride-based semiconductor layer is grown on the growth substrate 500, and the first conductive layer 501 is formed.
  • An active layer 502 made of a gallium nitride-based semiconductor layer and a second conductive layer 503 are stacked thereon in parallel with the main surface of the substrate.
  • the active layer 92 and the second conductive layer 503 are partially formed so that an opening 506 faces the bottom and the first conductive layer 501 faces the bottom.
  • a first electrode 504 is formed so as to be connected to the first conductive layer 501, and is connected to the second conductive layer 503 on the second conductive layer 503.
  • a second electrode 505 is formed.
  • the size of the light emitting region is limited due to the requirement of optical design, and it is difficult to manufacture a device having a large light emitting region with high luminance.
  • the active region in the device is limited due to the light extraction window required inside the device and the electrode arrangement for efficiently injecting current. Therefore, in actual devices, the current situation is to respond to higher brightness by injecting current over the standard value. As described above, when the current injection amount is increased, the problem that the reliability of the device is reduced occurs.
  • reducing the element size of the light emitting diode can be expected to reduce the price by improving the yield.Therefore, it is particularly necessary to apply this method to a display in which light emitting diodes are arranged for each pixel. It is. However, since reducing the element size increases the load per unit area, it usually conflicts with the aforementioned high brightness and high reliability of the light emitting element.
  • the electrode regions such as the electrodes 504 and 505 shown in FIG. Greatly limits the area in which can be formed.
  • the region where the conductive layers 503 and 501 and the electrodes 505 and 504 are in contact with each other needs to be as large as possible so that the resistance does not increase.
  • the size of the electrode is increased, the area from which light can be led out by surface light emission becomes narrower, and the light emission luminance decreases accordingly.
  • the present invention can be manufactured with good crystallinity while suppressing threading dislocations from the substrate side and without increasing the number of processes.
  • the purpose of the present invention is to provide a semiconductor light emitting device that can also perform the above.
  • Another object of the present invention is to provide a method of manufacturing a semiconductor light emitting device which has good crystallinity and can be miniaturized without increasing the number of steps.
  • the present invention enables a shape for efficiently extracting light to the outside to be formed in a fine region with good crystallinity, thereby improving the light extraction efficiency and improving the brightness of the semiconductor light emitting device and the semiconductor light emitting device.
  • the purpose is to provide a manufacturing method.
  • the present invention suppresses threading dislocations from the substrate side and the like. It is an object of the present invention to provide a semiconductor light emitting device having a structure which can be manufactured with good crystallinity without any increase in the process, and at the same time, a structure in which a step near an electrode is relaxed and deterioration of an active layer is prevented. It is another object of the present invention to provide a method for manufacturing a semiconductor light emitting device which has good crystallinity and can reduce a step near an electrode without preventing an increase in the number of steps and can prevent deterioration of an active layer. Still further, the present invention provides a semiconductor light emitting device having high luminance by maintaining the reliability of the device without imposing an excessive load on an active layer serving as a light emitting region and improving light extraction efficiency. Aim. Disclosure of the invention
  • a first semiconductor light emitting device is a semiconductor light emitting device comprising: a substrate having a crystal layer having an inclined crystal plane inclined with respect to a main surface of the substrate, and extending in a plane parallel to the inclined crystal plane. It is characterized in that a first conductivity type layer, an active layer, and a second conductivity type layer are formed on the crystal layer.
  • the crystal layer having a tilted crystal plane has, for example, a wurtzite type crystal structure and can be formed using a nitride semiconductor, and is further provided on an opening provided in a mask layer or on a substrate. It can be formed by selective growth from the underlying growth layer. In this case, the main surface of the substrate can be set to the C plane.
  • an image forming apparatus or a lighting device in which each semiconductor light emitting element forms a pixel can be formed.
  • a mask layer or a crystal seed layer having an opening is formed on a substrate; Selectively forming a crystal layer having a tilted crystal plane inclined by a first conductor extending in a plane parallel to the tilted crystal plane It is characterized in that an electric type layer, an active layer and a second conductive type layer are formed on the crystal layer.
  • a crystal layer having an inclined crystal plane inclined with respect to the main surface of the substrate By forming a crystal layer having an inclined crystal plane inclined with respect to the main surface of the substrate, it is possible to suppress threading dislocations from the substrate, and to form an inclined crystal plane inclined with respect to the main surface of the substrate. Is a surface that is likely to appear due to selective growth, so that good crystals can be obtained without increasing the number of steps such as etching.
  • the crystal layer is composed of gallium nitride (G a N)
  • the number of pounds from nitrogen atoms to gallium atoms increases compared to the case where the crystal layer is formed using the C + plane. Therefore, it is possible to increase the effective V / III ratio. Therefore, an active layer can be formed in a high-quality crystal portion, and the performance of the semiconductor light-emitting device formed can be improved.
  • a second semiconductor light-emitting device forms a crystal layer having an S plane or a plane substantially equivalent to the S plane inclined with respect to the main surface of the substrate on the substrate, and the S plane or A first conductive type layer, an active layer, and a second conductive type layer extending in a plane parallel to a plane substantially equivalent to the S plane are formed on the crystal layer.
  • the S-plane or a plane substantially equivalent to the S-plane may be configured to form a crystal layer by forming a substantially hexagonal pyramid-shaped slope, and may further include a C + plane or the C + plane.
  • the crystal layer may be formed such that a substantially equivalent surface constitutes the upper plane portion of the above-mentioned substantially hexagonal pyramid shape.
  • the main surface of the substrate can be set to the C + plane.
  • an image forming apparatus or a lighting device in which each semiconductor light emitting element forms a pixel can be configured from a structure in which a plurality of the above semiconductor light emitting elements are arranged.
  • the method for manufacturing a semiconductor light emitting device of the present invention includes the steps of: Forming a mask layer having a portion, selectively forming an S-plane or a crystal layer having a plane substantially equivalent to the S-plane at an opening of the mask layer; A first conductivity type layer, an active layer, and a second conductivity type layer extending in a plane parallel to a plane equivalent to the above are formed on the crystal layer.
  • the S plane which is grasped as the immature stage of selective crystal growth, and use the S plane as it is, using the first conductivity type layer, active layer, and second conductivity type layer.
  • a third semiconductor light emitting device is a crystal growth layer formed by selective growth and having an inclined crystal plane inclined with respect to the main surface of the growth substrate, and a required current formed in the crystal growth layer. And an active layer that emits light when injected. A part of the light output from the active layer to the outside of the device is reflected by a reflecting surface extending substantially parallel to the inclined crystal plane.
  • a crystal growth layer having an inclined crystal plane inclined with respect to a main surface of the growth substrate is formed on a growth substrate by selective growth, and It is characterized by forming an active layer and a reflecting surface extending substantially in parallel.
  • the light generated in the active layer is a tilted crystal layer that is tilted with respect to the main surface of the growth substrate.
  • the light is reflected by a reflecting surface extending almost in parallel to. Since the reflecting surface is almost parallel to the tilted crystal layer, it is inclined with respect to the main surface of the growth substrate. Even if the light is totally reflected in minutes, the light is reflected on the reflecting surface as it travels through the tilted crystal layer, and the light path is changed to make it easier to extract light to the outside.
  • the tilted crystal layer that is tilted with respect to the growth substrate is formed in a self-forming manner, and particularly, fine processing such as etching is not required.
  • a fourth semiconductor light-emitting device includes forming a first growth layer of a first conductivity type on a substrate, forming a mask layer on the first growth layer, and an opening provided in the mask layer.
  • a second growth layer of the first conductivity type is formed by selectively growing the first growth layer from a first conductivity type cladding layer, an active layer, and a second conductivity type extending in a plane parallel to a crystal plane of the second growth layer.
  • a part or the whole of the clad layer is formed so as to extend to a position above the mask layer around the opening.
  • the first growth layer and the second growth layer have, for example, a wurtzite type crystal structure, and can be configured using a nitride semiconductor. Further, the crystal plane of the second growth layer can be an inclined plane inclined with respect to the main surface of the substrate. In this case, the main surface of the substrate can be set to the C plane.
  • a first growth layer of a first conductivity type is formed on a substrate, a mask layer is formed on the first growth layer, and provided on the mask layer.
  • a second growth layer of the first conductivity type is formed by selective growth from the opening, and the first conductivity type cladding layer, the active layer, and the second growth layer extend in a plane parallel to the crystal plane of the second growth layer. And the first conductivity type cladding layer, the active layer, and the second conductivity type cladding layer are formed so that the entire second growth layer is covered with the second conductivity type cladding layer.
  • the first Forming a first growth layer of a conductivity type, forming a mask layer on the first growth layer, and selectively growing a second growth layer of the first conductivity type from an opening provided in the mask layer;
  • the first conductive type clad layer, the active layer, and the second conductive type clad layer extending in a plane parallel to the crystal plane of the second growth layer are formed so as to be in direct contact with the mask layer.
  • the method is characterized in that the first conductivity type clad layer, the active layer, and the second conductivity type clad layer are formed.
  • an image forming apparatus or a lighting device in which each semiconductor light emitting element forms a pixel can be formed.
  • a mask layer having an opening is formed on a first growth layer laminated on a substrate, and a second growth layer is selectively formed from the opening of the mask layer.
  • a first conductivity type cladding layer, an active layer, and a second conductive type so as to extend in a plane parallel to a crystal plane of the second growth layer and to extend over a mask layer around the opening.
  • a conductive clad layer is formed.
  • the first conductivity type cladding layer, the active layer, and the second conductivity type cladding layer By extending the first conductivity type cladding layer, the active layer, and the second conductivity type cladding layer extending in a plane parallel to the crystal plane of the second growth layer up to the mask layer around the opening,
  • the mask layer exists between the substrate and the first growth layer, and the mask layer around the opening is formed between the portion composed of the 1-conductivity-type clad layer, the active layer, and the second-conductivity-type clad layer.
  • the step is alleviated, and the precision when the next electrode or the like is finely processed can be increased.
  • by selectively growing the second growth layer it is possible to easily form an inclined crystal plane inclined with respect to the main surface of the substrate, suppress threading dislocations from the substrate, and increase the number of processes such as etching. Good crystals can be obtained without inviting.
  • the fifth semiconductor light-emitting device of the present invention is formed between a first conductive layer and a second conductive layer.
  • the semiconductor device has an active layer that extends not parallel to the main surface of the growth substrate by selective growth, and the area of the active layer is larger than the area of the window region used for the selective growth on the growth substrate.
  • the mapping area is larger than a mapping area when the crystal growth layer grown by the selective growth is projected in the normal direction of the growth substrate.
  • the area of the active layer is such that the electrode is in contact with at least one of the conductive layer and the mapping area when the crystal growth layer grown by the selective growth is projected in the normal direction of the growth substrate. It can be greater than or equal to the sum of the areas.
  • the active layer is sandwiched between the first conductive layer and the second conductive layer, and a current is injected through the first conductive layer and the second conductive layer to emit light.
  • a current is injected through the first conductive layer and the second conductive layer to emit light.
  • FIG. 1 is a cross-sectional view showing a structural example of a semiconductor light-emitting element
  • FIG. 2 is a cross-sectional view showing another structural example of a semiconductor light-emitting element
  • FIG. FIG. 4 is a view showing a mask forming step in the manufacturing process.
  • FIG. 4 is a sectional view of the manufacturing step (A), a perspective view of the manufacturing step (B), and
  • FIGS. 5A and 5B are cross-sectional views showing a manufacturing process of the GaN layer of FIG. 5A, a manufacturing process perspective view (B), and
  • FIG. FIG. 3 is a view showing a window opening step for crystal growth in FIG.
  • FIG. 6 (A) is a perspective view of a manufacturing process
  • FIG. 6 (B) is a view showing a process of forming an active layer and the like in a manufacturing process of the semiconductor light emitting device according to the first embodiment of the present invention
  • FIG. FIG. 7 (A) is a perspective view showing a manufacturing process
  • FIG. 7 (B) is a view showing an electrode forming process in the manufacturing process of the semiconductor light emitting device according to the first embodiment of the present invention
  • FIG. FIGS. 8A and 8B are process perspective views (B) and FIGS. 8A and 8B are diagrams showing a process of separating the elements in the manufacturing process of the semiconductor light emitting device according to the first embodiment of the present invention.
  • Perspective view (B) FIG.
  • FIG. 9 is a cross-sectional view showing the structure of the semiconductor light emitting device of Embodiment 1 of the present invention
  • FIG. 10 is a mask formation in the manufacturing process of the semiconductor light emitting device of Embodiment 2 of the present invention.
  • FIG. 11 is a view showing a process, in which a cross-sectional view of the manufacturing process (A) and a perspective view of the manufacturing process (B) are shown in FIG.
  • FIG. 13 is a view showing a selective removal step in a manufacturing process of the semiconductor light emitting device of Example 2, wherein a manufacturing process sectional view (A), a manufacturing process perspective view (B), and FIG. FIG.
  • FIG. 3 is a view showing a process of forming a crystal layer in a manufacturing process of a semiconductor light emitting device, wherein a manufacturing process sectional view (A), a manufacturing process perspective view (B), and FIG. 13 are semiconductor light emitting devices according to a second embodiment of the present invention.
  • FIG. 14 is a view showing a process of forming an active layer in a device manufacturing process.
  • FIG. 14 is a sectional view of the manufacturing process (A), a perspective view of the manufacturing process (B), and
  • FIG. 3 is a diagram showing a process of forming an electrode in a manufacturing process
  • FIG. 15 is a sectional view of the manufacturing process (A), a perspective view of the manufacturing process (B), and FIG. FIG.
  • FIG. 4 is a view showing a process of separating the elements, and is a sectional view of the manufacturing process (A) and a perspective view of the manufacturing process.
  • FIG. 16 is a cross-sectional view of the semiconductor light emitting device according to the second embodiment of the present invention
  • FIG. 17 is a modified example in the step of separating the semiconductor light emitting device according to the second embodiment of the present invention.
  • FIG. 18 is a cross-sectional view of a manufacturing process (A) and a perspective view of a manufacturing process (B)
  • FIG. FIG. 6 is a view showing a mask forming step in the manufacturing process, and is a cross-sectional view of the manufacturing process.
  • FIG. 20 is a view showing a process of forming an active layer in the manufacturing process of the semiconductor light emitting device according to the third embodiment of the present invention.
  • FIG. 21 is a perspective view of a manufacturing process (B), and FIG. 21 is a diagram showing a process of forming an electrode in a manufacturing process of a semiconductor light emitting device according to a third embodiment of the present invention.
  • FIG. 22 is a view showing an element separation step in the manufacturing process of the semiconductor light emitting element according to the third embodiment of the present invention, in which the manufacturing process cross-sectional view (A) and the manufacturing process perspective view (B
  • FIG. 23 is a cross-sectional view of a semiconductor light emitting device according to a third embodiment of the present invention
  • FIG. FIG. 25 is a cross-sectional view of the manufacturing process (A), a perspective view of the manufacturing process (B)
  • FIG. FIG. 26 is a cross-sectional view of a manufacturing process (A), a perspective view of a manufacturing process (B)
  • FIG. FIG. 27 is a sectional view of the manufacturing process (A) and a perspective view of the manufacturing process (B).
  • FIG. 4 is a view showing a process of forming an electrode in a manufacturing process
  • FIG. 28 is a sectional view of a manufacturing process (A), a perspective view of a manufacturing process (B)
  • FIGS. 9A and 9B are cross-sectional views of a semiconductor light emitting device according to a fourth embodiment of the present invention, showing a manufacturing process cross-sectional view (A), a manufacturing process perspective view (B), and
  • FIG. 30 is a diagram showing an electrode forming process in the manufacturing process of the semiconductor light emitting device according to the fifth embodiment of the present invention, wherein the manufacturing process sectional view (A), the manufacturing process perspective view (B),
  • FIG. 1 shows a semiconductor light emitting device according to a fifth embodiment of the present invention.
  • FIG. 6 is a view showing a separation step of the element in the manufacturing process, and is a cross-sectional view of the manufacturing process.
  • FIG. 32 is a cross-sectional view of a semiconductor light emitting device of Example 5 of the present invention
  • FIG. 33 is a view of a semiconductor light emitting device of Example 6 of the present invention.
  • FIG. 7 is a view showing a process of forming a P electrode in a manufacturing process, wherein a manufacturing process cross-sectional view (A), a manufacturing process perspective view (B), and FIG. 34 show a manufacturing process of a semiconductor light emitting device according to a sixth embodiment of the present invention.
  • FIGS. 4A and 4B are cross-sectional views showing a manufacturing process of the semiconductor light emitting device according to the sixth embodiment of the present invention.
  • FIGS. 36A and 36B are cross-sectional views of a manufacturing process
  • FIGS. 36A and 36B are views showing another forming process of an n-electrode.
  • FIGS. Is a schematic cross-sectional view showing a laser ablation process
  • FIG. 36B is a schematic cross-sectional view showing an RIE process
  • FIG. 37 is a schematic cross-sectional view
  • FIG. 37 is a cross-sectional view of a semiconductor light-emitting device of Example 6 of the present invention
  • FIG. 38 is a rear perspective view of another structure of the semiconductor light-emitting device of Example 6 of the present invention
  • FIG. 39 is a diagram showing a process of forming a transparent electrode in a manufacturing process of a modified example of the semiconductor light emitting device according to the sixth embodiment of the present invention.
  • FIG. 40 is a cross-sectional view of a modified example of the semiconductor light emitting device of Embodiment 6 of the present invention
  • FIG. 41 is a mask forming step in the manufacturing process of the semiconductor light emitting device of Embodiment 7 of the present invention.
  • FIGS. 4A and 4B are sectional views of a manufacturing process (A) and a perspective view of a manufacturing process (B), and FIG.
  • FIG. 42 shows a process of forming an active layer in a manufacturing process of a semiconductor light emitting device according to a seventh embodiment of the present invention.
  • FIG. 4 is a cross-sectional view of the manufacturing process (A), a perspective view of the manufacturing process (B), and
  • FIG. 14 is a view showing a step of forming an electrode in a manufacturing process of the semiconductor light emitting device of Example 7, wherein a sectional view of the manufacturing process (A), a perspective view of the manufacturing process (B), and
  • FIG. 45 is a cross-sectional view of the semiconductor light emitting device of the present invention.
  • FIG. 45 is a view showing a mask forming step in the manufacturing process of the semiconductor light emitting device of the eighth embodiment of the present invention.
  • FIG. 46 is a cross-sectional view of a manufacturing process (A) and a perspective view of a manufacturing process (B), and FIG. 46 is a diagram showing a process of forming a crystal layer in the manufacturing process of the semiconductor light emitting device according to the eighth embodiment of the present invention.
  • FIG. 47 is a cross-sectional view of a manufacturing process (A), a perspective view of a manufacturing process (B), and FIG. 47 showing a process of forming an active layer in a manufacturing process of a semiconductor light emitting device according to an eighth embodiment of the present invention.
  • FIG. 48 is a cross-sectional view of a manufacturing process, FIG. 48 is a perspective view of a manufacturing process, and FIG.
  • FIG. 48 is a diagram showing a process of forming an electrode in a manufacturing process of a semiconductor light emitting device according to an eighth embodiment of the present invention.
  • FIG. 49 is a sectional view (A), a manufacturing process perspective view (B), and FIG. 49 are views showing an element separation process in the manufacturing process of the semiconductor light emitting device according to the eighth embodiment of the present invention.
  • FIG. (A), a perspective view of a manufacturing process (B), and FIG. 50 are cross-sectional views of a semiconductor light emitting device according to an eighth embodiment of the present invention.
  • FIG. 51 is a view showing an electrode forming step in a manufacturing process of a modified example of the semiconductor light emitting device according to the eighth embodiment of the present invention, wherein a manufacturing process sectional view (A) and a manufacturing process perspective view (B) are shown.
  • FIG. 52 is a cross-sectional view of a modified example of the semiconductor light emitting device according to the eighth embodiment of the present invention.
  • FIG. 53 is a diagram illustrating an electrode forming step in a manufacturing process of the semiconductor light emitting device according to the ninth embodiment of the present invention.
  • FIG. 54 is a partial cross-sectional view of a manufacturing process (A) and a perspective view of a manufacturing process (B), and FIG.
  • FIG. 54 is a partial perspective view of an apparatus using the semiconductor light emitting device of Embodiment 10 of the present invention.
  • FIG. 56 is a cross-sectional view showing a structure of a semiconductor light emitting device of Example 11 of the present invention.
  • FIG. 56 is a view showing an area W 1 of a window region for the semiconductor light emitting device of Example 11 of the present invention.
  • FIG. 57 is a cross-sectional view of an element of the semiconductor light emitting element of Example 11 of the present invention.
  • FIG. 58 is a perspective view showing the structure of a semiconductor light-emitting device having a stripe-shaped crystal growth layer of Example 12 of the present invention, and FIG.
  • Example 13 A perspective view showing a structure of a semiconductor light emitting device in which a rectangular trapezoidal crystal growth layer is formed.
  • FIG. 60 shows a trapezoidal pyramidal crystal growth layer of Example 14 of the present invention.
  • Perspective view showing the structure of the formed semiconductor light emitting device FIG. 61 is a perspective view showing a structure of a semiconductor light emitting device having a hexagonal pyramid-shaped crystal growth layer of Example 15 of the present invention.
  • FIG. 62 is a perspective view of Example 16 of the present invention.
  • FIG. 63 is a perspective view showing the structure of a semiconductor light emitting device in which a hexagonal pyramid-shaped crystal growth layer is formed.
  • FIG. 64 is a manufacturing process perspective view showing a step of forming a window region in the manufacturing process of the semiconductor light emitting device of Example 17 of the present invention.
  • FIG. FIG. 66 is a perspective view showing a manufacturing process of a semiconductor light emitting device according to Example 17 of the present invention.
  • FIG. 67 is a perspective view of a manufacturing process showing a layer forming process.
  • FIG. 68 is a perspective view of a manufacturing step showing a step of forming a contact region in a step of manufacturing an optical element.
  • FIG. 68 is a perspective view of a manufacturing step showing a step of forming an electrode in the step of manufacturing a semiconductor light-emitting element according to Example 17 of the present invention.
  • FIG. 69 is a cross-sectional view of the semiconductor light-emitting device of Example 18 of the present invention.
  • FIG. 70 is a cross-sectional view showing the structure of the semiconductor light-emitting device of Example 19 of the present invention. Is a sectional view of a principal part of the semiconductor light emitting device of Example 19 of the present invention, and
  • FIG. 72 is a model of a crystal growth layer serving as a basis for calculation of the semiconductor light emitting device of Example of the present invention.
  • FIG. 73 is a perspective view
  • FIG. 73 is a view showing a model for calculating the angle dependency in the calculation for the semiconductor light emitting device of the embodiment of the present invention
  • FIG. 74 is light extraction efficiency as a result of the above calculation.
  • FIG. 75 shows the angle dependence of Fig. 76 is a diagram showing a model for calculating the height dependency in the calculation for the semiconductor light emitting device of the light emitting embodiment
  • Fig. 76 is a diagram showing the height dependency of the light extraction efficiency as a result of the above calculation.
  • FIG. 77 is a perspective view showing a structure of a semiconductor light emitting device having a stripe-shaped crystal growth layer of Example 20 of the present invention
  • FIG. 78 is a view showing the length of Example 21 of the present invention. Forming a rectangular crystal growth layer
  • FIG. 79 is a perspective view showing a structure of a semiconductor light emitting device, FIG.
  • FIG. 79 is a perspective view showing a structure of a semiconductor light emitting device having a frustum of a quadrangular pyramid formed in Example 22 of the present invention
  • FIG. FIG. 81 is a perspective view showing a structure of a semiconductor light-emitting device having a hexagonal pyramid-shaped crystal growth layer of Example 23 of the present invention
  • FIG. FIG. 82 is a perspective view showing a structure of a semiconductor light emitting device having a layer formed thereon.
  • FIG. FIG. 83 is a perspective view showing the structure of the device.
  • FIG. 83 is a perspective view of a manufacturing process showing a step of forming a base growth layer in the process of manufacturing the semiconductor light emitting device of Example 25 of the present invention.
  • FIG. 8 is a perspective view of a manufacturing process showing a step of forming a window region in the manufacturing process of the semiconductor light emitting device of Example 25 of the present invention
  • FIG. 5 is a manufacturing process perspective view showing a step of forming a crystal growth layer in the manufacturing process of the semiconductor light emitting device of Example 25 of the present invention.
  • FIG. 86 is a view of the semiconductor light emitting device of Example 25 of the present invention.
  • FIG. 87 is a manufacturing process perspective view showing a step of forming a second conductive layer in a manufacturing process.
  • FIG. 87 is a manufacturing process perspective view showing a step of forming a contact region in the manufacturing process of the semiconductor light emitting device of Example 25 of the present invention.
  • FIG. 88 is a perspective view of a manufacturing process showing an electrode forming process in the manufacturing process of the semiconductor light emitting device of Example 25 of the present invention.
  • FIG. 89 is a cross-sectional view of the semiconductor light emitting device of Example 26 of the present invention.
  • the first semiconductor light-emitting device of the present invention forms a crystal layer having an inclined crystal plane inclined with respect to a main surface of the substrate on a substrate, and the crystal layer is formed in parallel with the inclined crystal plane.
  • a first conductivity type layer, an active layer, and a second conductivity type layer extending in a uniform plane are formed on the crystal layer.
  • the substrate used in the present invention is not particularly limited as long as it can form a crystal layer having an inclined crystal plane inclined with respect to the main surface of the substrate, and various substrates can be used.
  • a substrate including 6 H, 4 H, 3 C .
  • Sapphire A 1 2 ⁇ 3, A-plane, R-plane, including the C-plane.
  • a sapphire substrate having a C-plane as a main surface which is widely used when growing a gallium nitride (GaN) -based compound semiconductor material, can be used.
  • the C plane as the main surface of the substrate includes a plane orientation inclined in the range of 5 to 6 degrees.
  • the substrate itself may have a structure that is not included in the light emitting device as a product, and may be a structure used to hold the device portion during manufacturing and removed before completion.
  • the crystal layer formed on the substrate has an inclined crystal plane inclined with respect to the main surface of the substrate.
  • This crystal layer is a material layer capable of forming a light emitting region composed of a first conductivity type layer, an active layer, and a second conductivity type layer on a plane parallel to a tilted crystal plane inclined with respect to a main surface of a substrate described later.
  • a crystal structure of a wurtzite type there is no particular limitation as long as it has a crystal structure of a wurtzite type.
  • a group III compound semiconductor, a BeMgZnCdS compound semiconductor, or a BeMgZnCdO compound semiconductor can be used.
  • G aN aluminum nitride (A 1 N) -based compound semiconductors, indium nitride (InN) -based compound semiconductors, indium gallium nitride (I n G aN) -based compound semiconductors,
  • An aluminum gallium nitride (AlGaN) -based compound semiconductor can be preferably formed, and a nitride semiconductor such as a gallium nitride-based compound semiconductor is particularly preferable.
  • InGaN, AlGaN, GaN, etc. do not necessarily refer to a nitride semiconductor consisting of only a ternary mixed crystal or only a binary mixed crystal.
  • a plane substantially equivalent to the S plane or the (111-222) plane is defined as a plane orientation inclined at 5 to 6 degrees with respect to the S plane or the (111-222) plane, respectively.
  • a metal organic compound vapor phase growth method MOCVD (MOVP E) method
  • MBE method molecular beam epitaxy method
  • a vapor phase growth method or a hydride vapor phase growth method HVPE method
  • TMG trimethylgallium
  • TEG triethylgallium
  • TMA trimethylaluminum aluminum
  • TEA triethylaluminum
  • TM is used as the In source.
  • Alkyl metal compounds such as l (trimethylindium) and TEI (triethylindium) are often used, and gases such as ammonia and hydrazine are used as nitrogen sources.
  • the impurity source is silane gas for Si, germane gas for Ge, Cp 2Mg (cyclopentagenenylmagnesium) for Mg, and 0 £ 2 (Jetyl zinc) for ⁇ ⁇ ⁇ 11.
  • gases are used.
  • these gases are supplied to the surface of a substrate heated to, for example, 600 ° C. or higher, and the gases are decomposed to form an InA1GaN-based compound semiconductor. Epitaxial growth is possible.
  • the base growth layer is made of, for example, a gallium nitride layer / aluminum nitride layer, and the base growth layer includes a low-temperature buffer layer and a high-temperature buffer layer. Or a structure composed of a combination of a buffer layer and a crystal seed layer functioning as a crystal seed.
  • This underlying growth layer can be formed by various vapor phase epitaxy methods like the crystal layer, such as metal organic compound vapor phase epitaxy (MOVPE), molecular beam epitaxy (MBE), hydride vapor phase epitaxy A vapor phase growth method such as the HVPE method can be used.
  • MOVPE metal organic compound vapor phase epitaxy
  • MBE molecular beam epitaxy
  • hydride vapor phase epitaxy A vapor phase growth method such as the HVPE method can be used.
  • the buffer layer also has the purpose of reducing lattice mismatch between the substrate and the nitride semiconductor.
  • the buffer layer may not be formed in some cases.
  • a buffer layer may be formed on SiC without lowering the temperature of A1N, and a buffer layer may be grown on the Si substrate without lowering the temperature of AlN and GaN. Yes, and still form good quality GaN.
  • a structure in which a buffer layer is not particularly provided may be used, and a GaN substrate may be used.
  • a selective growth method can be used to form an inclined crystal plane inclined with respect to the main surface of the substrate.
  • the tilted crystal plane inclined with respect to the main surface of the substrate depends on the selection of the main surface of the substrate.
  • the (1 1 1 1 0) plane [M plane] the (1 1 1 0 1) plane [S plane], ( 1 1-2 0) plane [A plane], (1-101 2) plane [R plane], (1-1 2 3) plane [N plane], (1 1-2 2) plane and equivalents
  • An inclined crystal plane selected from among various crystal planes can be cited, and it is particularly preferable to use an S plane, a (111-22) plane, and a crystal plane equivalent thereto.
  • the crystal planes equivalent to these include plane planes tilted in the range of 5 to 6 degrees.
  • the S plane is a stable plane that can be seen when grown selectively on the C + plane, and is relatively easy to obtain, with a hexagonal plane index of (1-101).
  • the C + and C_ planes on the C plane the S + plane and the S + plane exist on the S plane, but in this specification, unless otherwise specified, the C + plane on the G + N
  • the S + plane is growing and is described as the S plane.
  • the S + plane is the stable plane.
  • the plane index of the C + plane is (0 0 1).
  • the S-plane when the crystal layer is formed of a gallium nitride-based compound semiconductor as described above, the number of pounds from Ga to N on the S-plane is 2 or 3, which is the second largest after the C-plane.
  • the C-side is virtually unobtainable above the C + -side, so the S-side has the most pounds.
  • the surface of the wurtzite-type nitride when a nitride is grown on a sapphire substrate having a C-plane as the main surface, the surface of the wurtzite-type nitride generally becomes a C + plane, but the S-plane can be formed by using selective growth.
  • the bond of N tends to be detached on the plane parallel to the C plane.
  • the bond of N is bonded with one pound from G a, while the bond on the inclined S plane is bonded with at least one pound or more. become. Therefore, the V / III ratio is effectively increased, which is advantageous for improving the crystallinity of the laminated structure. Also, if the crystal grows in a different direction from the substrate, the dislocations extending upward from the substrate may bend, which is also advantageous for reducing defects.
  • the crystal layer is formed on the main surface of the substrate.
  • the crystal layer has a structure having an inclined crystal plane
  • the crystal layer may have a structure in which an S-plane or a plane substantially equivalent to the S-plane constitutes a substantially hexagonal pyramid-shaped slope.
  • the S-plane or a plane substantially equivalent to the S-plane constitutes a substantially hexagonal truncated pyramid-shaped slope, respectively, and the C-plane or a plane substantially equivalent to the C-plane has the above substantially hexagonal pyramid-shaped slope.
  • the structure constituting the upper plane portion may be a so-called substantially hexagonal truncated pyramid shape.
  • substantially hexagonal pyramids and truncated hexagonal pyramids do not need to be exactly hexagonal pyramids, but also include those in which some faces have disappeared.
  • the inclined crystal planes are arranged so as to be substantially symmetrical on six sides. Substantially symmetric includes not only the case where the shape is completely symmetric but also the case where the shape is slightly deviated from the symmetric shape. Also, the ridge line between the crystal planes of the crystal layer is not necessarily a straight line. Further, the substantially hexagonal pyramid shape or the substantially hexagonal truncated pyramid shape may be a shape extended linearly.
  • such selective growth is performed by utilizing selective removal of a part of the underlying growth layer, or selectively on the underlying growth layer or the underlying growth layer. This is performed by using an opened portion of the mask layer formed before the formation of the growth layer.
  • the undergrowth layer is composed of a buffer layer and a crystal seed layer
  • the crystal seed layer on the buffer layer is subdivided into small areas having a diameter of about 10 m, and S is grown by crystal growth from each part. It is possible to form a crystal layer having a plane or the like.
  • the subdivided crystal seed layers can be arranged so as to be separated in anticipation of a magazine for separation as a light-emitting element, and individual small regions include a band, a lattice, a circle,
  • the shape can be square, hexagonal, triangular, rectangular, rhomboid, or a modified form thereof.
  • Selective growth is also possible by forming a mask layer on the underlying growth layer and selectively opening the mask layer to form a window region.
  • the mask layer can be composed of, for example, a silicon oxide layer or a silicon nitride layer.
  • the shape of the truncated hexagonal pyramid or the shape of the approximately hexagonal pyramid may be a band-shaped window area of the mask layer. This is possible by making the crystal seed layer into a band shape. Using selective growth, the window area of the mask layer is made into a circular shape of about 10 m (or a hexagon with sides of 110 to 100 directions, or a hexagon with sides of 110 to 100 directions). It can be easily fabricated up to about twice the selective growth area. Also, if the S-plane is in a different direction from the substrate, it has the effect of bending dislocations and blocking the dislocations, which is useful for reducing the dislocation density.
  • the growth surface of the Mg-doped layer generally has a poor surface condition at the AFM level, but the growth of the S-plane also grows the Mg-doped layer in a good surface condition, and the doping conditions are quite different. know.
  • measurement can be performed with a resolution of about 0.5 to 1 ⁇ .
  • unevenness of about 1 m pitch exists. Uniform results were obtained for the samples with S-planes obtained by selective growth.
  • the flatness of the slope as seen by SEM is smoother than that of the C + plane.
  • a first conductivity type layer, an active layer, and a second conductivity type layer extending in a plane parallel to an inclined crystal plane inclined with respect to a main surface of a substrate are formed in a crystal layer.
  • the first conductivity type is a p-type or n-type cladding layer
  • the second conductivity type is the opposite conductivity type.
  • the n-type cladding layer is composed of a silicon-doped gallium nitride-based compound semiconductor layer, and an In A GaN layer is formed as an active layer, and a magnesium-doped gallium oxide-based compound semiconductor layer is formed thereon as a P-type cladding layer to form a double hetero structure. It is also possible to adopt a structure in which the InGaN layer, which is the active layer, is sandwiched between A1Gan layers.
  • the active layer can be composed of a single bulk active layer, quantum wells such as a single quantum well (SQW) structure, a double quantum well (D QW) structure, and a multiple quantum well (MQW) structure can be used. It may have a well structure. In the quantum well structure, a barrier layer is used together to separate the quantum wells as necessary.
  • the active layer is an InGaN layer
  • the structure is easy to manufacture, especially in the manufacturing process, and the light emitting characteristics of the device can be improved.
  • this InGaN layer is particularly easy to crystallize and grows in crystallinity particularly when grown on the S-plane, which has a structure in which nitrogen atoms are not easily desorbed, and can increase luminous efficiency.
  • nitride semiconductors have the property of being n-type due to nitrogen vacancies formed in the crystal even in non-doped, but usually, donor impurities such as Si, Ge and Se are doped during crystal growth. By doing so, it is possible to obtain an n-type carrier with a favorable carrier concentration. Also, to make nitride semiconductors p-type However, it can be obtained by doping impurities such as Mg, Zn, C, Be, Ca, and Ba in the crystal.To obtain a p-layer with a high carrier concentration, After doping the sceptor with one impurity, it is preferable to perform annealing at 400 ° C.
  • the first conductivity type layer, the active layer, and the second conductivity type layer extend in a plane parallel to the inclined crystal plane inclined with respect to the main surface of the substrate, but extend in such a plane. This can be easily performed by continuing crystal growth where the inclined crystal plane is formed.
  • the crystal layer has a substantially hexagonal pyramid shape or a substantially truncated hexagonal shape, and each inclined crystal surface is an S-plane or the like, a light emitting region including the first conductivity type layer, the active layer, and the second conductivity type layer is formed.
  • the first conductivity type layer, the active layer, and the second conductivity type layer can also be formed on the upper surface parallel to the main surface of the substrate.
  • the first conductivity type layer, i.e., the cladding layer can be made of the same material and of the same conductivity type as the crystal layer constituting the S-plane. After forming the crystal layer constituting the S-plane, the concentration is continuously adjusted.
  • a structure in which a part of the crystal layer constituting the S plane functions as a first conductivity type layer may be used. In addition, light extraction is improved when the plane is not perpendicular to the substrate.
  • the luminous efficiency can be increased by utilizing the good crystallinity of the inclined crystal plane.
  • the S-plane which has good crystallinity
  • the S-plane has good incorporation of In and good crystallinity.
  • the luminous efficiency can be increased.
  • the area of the active layer extending in a plane substantially parallel to the S plane can be larger than the area of the active layer when projected onto the main surface of the substrate or the undergrowth layer.
  • the state of the step becomes worse especially in the portion near the vertex of the S-plane, and the luminous efficiency is lower at the vertex.
  • This is a hexagonal pyramid-shaped element, which is divided into four parts on the vertex side, the left side, the right side, and the bottom side around the center of each surface, and the top part has the most stepped state. This is because it is waving and abnormal growth tends to occur near the top.
  • the two locations on the side sides are almost linear in steps, and the steps are densely packed, resulting in an extremely good growth state.
  • the portion near the bottom is slightly wavy. However, abnormal growth has not occurred as much as the top.
  • the semiconductor light emitting device of the present invention it is possible to control the current injection into the active layer so that the density is lower near the top than at the periphery.
  • an electrode is formed on the side of the slope, but no electrode is formed at the apex, or an electrode is formed at the apex.
  • a structure in which a current block region is formed before can be adopted.
  • Electrodes are formed on the crystal layer and the second conductivity type layer, respectively.
  • a contact layer may be formed, and then an electrode may be formed on the contact layer.
  • these electrodes are formed by a vapor deposition method, short-circuits may occur if the P electrode and the n electrode are attached to both the crystal layer and the crystal seed layer formed under the mask. But Required.
  • the semiconductor light emitting device of the present invention can be used to form an image display device or a lighting device by arranging a plurality of them.
  • the S-plane can be used to reduce the electrode area, so that it can be used as a display with a small area.
  • the semiconductor light emitting device is a semiconductor light emitting device, comprising: forming, on a substrate, an S plane inclined with respect to a main surface of the substrate or a crystal layer having a plane substantially equivalent to the S plane; A first conductivity type layer, an active layer, and a second conductivity type layer extending in a plane substantially parallel to a plane substantially equivalent to the above.
  • the substrate to be used is not particularly limited as long as it can form an S plane described later or a crystal layer having an equivalent plane on the S plane, and various substrates can be used. The same one as exemplified in 1 can be used.
  • the crystal layer formed on the substrate has an S plane inclined with respect to the main surface of the substrate or a plane substantially equivalent to the S plane.
  • This crystal layer is a material layer capable of forming a light emitting region including a first conductivity type layer, an active layer, and a second conductivity type layer on a plane parallel to an S plane described later or a plane substantially equivalent to the S plane. Any material may be used as long as it is the same as that exemplified in the semiconductor light emitting device 1 described above.
  • the method for growing the crystal layer and the underlying growth layer formed when growing the crystal layer are the same as those of the semiconductor light emitting device 1 described above.
  • the plane substantially equivalent to the S plane includes a plane orientation inclined at an angle of 5 to 6 degrees with respect to the S plane.
  • a selective growth method can be used to form an S plane or a plane substantially equivalent to the S plane.
  • the S plane is a stable plane that can be seen when selectively grown on the C + plane, and is relatively easy to obtain.
  • the hexagonal plane index is (1-101). Similar to the C + plane and the C — plane on the C plane, the S + plane and the S + plane exist on the S plane.
  • the S + plane is growing on N, and this is described as the S plane.
  • the crystal layer has a structure having at least an S plane or a plane substantially equivalent to the S plane.
  • the crystal layer has a structure substantially corresponding to the S plane or the S plane.
  • the surface equivalent to the above may be a structure each constituting a substantially hexagonal pyramid-shaped slope, or the S-plane or a plane substantially equivalent to the S-plane may constitute a substantially hexagonal pyramid-shaped slope, respectively.
  • the C-plane or a plane substantially equivalent to the C-plane may be a structure forming the upper flat portion of the above-mentioned substantially truncated pyramid shape, that is, a so-called substantially truncated hexagonal pyramid shape.
  • These approximately hexagonal pyramids and truncated hexagonal pyramids do not need to be exactly hexagonal pyramids, but also include those in which some surfaces have disappeared. Also, the ridges between the crystal planes of the crystal layer need not necessarily be straight lines. Further, the substantially hexagonal pyramid shape or the substantially hexagonal truncated pyramid shape may be a shape extended linearly.
  • the specific selective growth method is the same as in the case of the semiconductor light emitting device 1 described above.
  • a first conductivity type layer, an active layer, and a second conductivity type layer extending in a plane parallel to an S plane or a plane substantially equivalent to the S plane are formed in a crystal layer.
  • the first conductivity type layer, the active layer, and the second conductivity type layer are as described in the section of the semiconductor light emitting device 1 above.
  • the first conductivity type layer, the active layer, and the second conductivity type layer extend in a plane parallel to the S plane or a plane substantially equivalent to the S. plane. Extension can be easily performed by continuing crystal growth where the S-plane and the like are formed.
  • the light emitting region including the first conductivity type layer, the active layer, and the second conductivity type layer is entirely or Form on some S-plane Can be.
  • a substantially hexagonal truncated pyramid shape the case where the crystal layer has a substantially hexagonal pyramid shape or a substantially hexagonal truncated pyramid shape and each inclined surface is an S-plane or the like, the light emitting region including the first conductivity type layer, the active layer, and the second conductivity type layer is entirely or Form on some S-plane Can be.
  • a substantially hexagonal truncated pyramid shape the case of a substantially hexagonal truncated pyramid shape
  • a first conductivity type layer, an active layer, and a second conductivity type layer can be formed.
  • the first conductivity type layer i.e., the cladding layer
  • the first conductivity type layer can be made of the same material and of the same conductivity type as the crystal layer constituting the S-plane. After forming the crystal layer constituting the S-plane, the layer is formed while continuously adjusting the concentration.
  • a structure in which a part of the crystal layer forming the S plane functions as a first conductivity type layer may be used.
  • the luminous efficiency can be increased by utilizing the good crystallinity of the inclined S plane.
  • the S-plane has good incorporation of In and good crystallinity, so that the luminous efficiency can be increased.
  • the area of the active layer extending in a plane substantially parallel to the S plane can be larger than the area of the active layer when projected onto the main surface of the substrate or the underlying growth layer.
  • the state of the step becomes worse especially in the portion near the apex of the S-plane, and the luminous efficiency is reduced at the apex.
  • This is a hexagonal pyramid-shaped element, which is divided into four parts on the vertex side, the left side, the right side, and the bottom side around the center of each surface. This is because it is wavy and abnormal growth tends to occur near the top.
  • the steps are almost straight, and the steps are densely packed. It is in a state, and the portion near the bottom is a slightly wavy step, but abnormal growth has not occurred as much as the top.
  • the semiconductor light emitting device of the present invention it is possible to control the current injection into the active layer so that the density near the top is lower than that around the top.
  • an electrode is formed on the side of the slope, but no electrode is formed at the apex, or an electrode is formed at the apex.
  • a structure in which a current block region is formed beforehand can be employed. Electrodes are formed on the crystal layer and the second conductivity type layer, respectively. In order to reduce the contact resistance, a contact layer may be formed, and then an electrode may be formed on the contact layer.
  • these electrodes are formed by a vapor deposition method, if the P electrode and the n electrode are attached to both the crystal layer and the crystal seed layer formed under the mask, they may be entangled with each other, and each of them is precisely deposited. It is necessary.
  • the semiconductor light emitting device of the present invention can be used to form an image display device or a lighting device by arranging a plurality of them.
  • the S-plane can be used to reduce the electrode area, so that it can be used as a display with a small area.
  • a semiconductor light emitting device includes a crystal growth layer formed by selective growth and having a tilted crystal plane inclined with respect to a main surface of a substrate of a growth substrate; and a required current formed in the crystal growth layer and injected with a required current. And an active layer for generating light when the active layer is formed. A part of the light output from the active layer to the outside of the device is reflected by a reflecting surface extending substantially parallel to the inclined crystal plane.
  • the basic configuration of the semiconductor light emitting device such as the substrate, the crystal layer, the selective growth method of the crystal layer, the first conductivity type layer, the active layer, and the second conductivity type layer, is the same as that of the semiconductor light emitting device 1 described above.
  • the reflecting surface in the semiconductor light emitting device of the present invention is not particularly limited as a structure thereof, but effective reflection is possible even if there is substantially total reflection of light generated in the active layer or slight light transmission. Any aspect is fine.
  • the reflecting surface extends at least partially substantially parallel to the inclined crystal plane.
  • the expression that the reflecting surface is substantially parallel to the inclined crystal plane includes both the case where the reflecting surface is substantially parallel and the case where the reflecting surface extends with a slight inclination from a perfectly parallel surface.
  • the reflecting surface may be a single surface, but may be two or more surfaces extending in parallel to the inclined crystal surface having a function of reflecting light generated in the active layer. In the normal direction of the inclined crystal plane 3.
  • the crystal surface itself can be used as the reflection surface. If the crystal surface is used as the reflection surface, the scattering component is reduced, so that light can be extracted more efficiently.
  • the crystal plane is used as a reflective surface, a structure in which a metal film is formed as an electrode after each semiconductor layer such as an active layer is formed. Can be.
  • the active layer can be formed in the shape of the crystal growth layer by forming the active layer on the inclined crystal layer. Processing is not required for the formation of the reflective film.
  • the reflective surface extending parallel to the inclined crystal plane may have a structure having at least two reflective surfaces facing each other at an angle smaller than 180 ° as an example.
  • the at least two reflecting surfaces facing each other at an angle smaller than 180 ° may be two or more directly facing surfaces, and a reflecting surface or a crystal surface disposed at another angle between them.
  • the surfaces may be opposed to each other.
  • the hexagonal pyramids face each other at an angle of about 60 degrees at the apex.
  • the crystal growth layer or the first conductive layer and the second conductive type layer have electrodes respectively. It is formed.
  • a contact layer may be formed, and then an electrode may be formed on the contact layer.
  • these electrodes are formed by a vapor deposition method, a short circuit may occur if the P electrode and the n electrode are attached to both the crystal layer and the crystal seed layer formed under the mask. It is necessary to deposit.
  • electrodes may be formed on the first and second conductive layers, respectively.
  • the direction of extracting light may be either front or back as necessary. It is also possible. That is, light can be extracted from the back side of the substrate regardless of the structure of the transparent substrate, and light can be extracted from the front side of either structure using the transparent electrode.
  • One of the points of the semiconductor light emitting device of the present invention is that a part of the light taken out as an output is reflected by a reflecting surface extending in parallel with an inclined crystal plane formed by selective growth, Since the light extraction efficiency is improved by the reflection, the luminance of the semiconductor light emitting device can be increased.
  • the inclined crystal plane serving as the base of the reflection surface is easily formed in the process by using selective growth, it can be obtained without any additional steps such as etching in a self-forming manner.
  • Still another aspect of the semiconductor light emitting device of the present invention is that, when selective growth is used and the active layer is formed on a plane inclined with respect to the growth substrate, the area of the active layer can be increased. That is the point.
  • the element size is limited, the larger the effective area of the active layer in the element, the smaller the current injection density per unit area required to obtain the same luminance. Therefore, a structure with a large effective area improves reliability to obtain the same brightness, and can improve brightness if the same load is applied to the active layer.
  • the difference between the total area of the active layer and the area of the selective growth region occupying the growth substrate must be at least larger than the area required for contact with one electrode. For example, the active layer region limited by the contact region is compensated. Therefore, by using the semiconductor light emitting device of the present invention to form the active layer on the inclined crystal plane, even if the device size of the light emitting device is reduced as much as necessary, the structural load, that is, the current is concentrated. Such situations are reduced.
  • an image display device or a lighting device can be configured by arranging a plurality of the semiconductor light emitting elements of the present invention. By arranging the elements for three primary colors and arranging them in a scannable manner, the electrode area can be reduced by using the S surface, so that it can be used as a display with a small area.
  • ⁇ semiconductor light emitting device 4
  • a first growth layer of a first conductivity type is formed on a substrate, a mask layer is formed on the first growth layer, and a first layer is formed from an opening provided in the mask layer.
  • a first conductivity type second growth layer formed by selective growth, a first conductivity type cladding layer, an active layer, and a second conductivity type cladding extending in a plane parallel to a crystal plane of the second growth layer; A part or the whole of the layer is formed so as to extend over the mask layer around the opening.
  • the substrate used in the present invention is not particularly limited as long as it can form a crystal layer having an inclined crystal plane inclined with respect to the main surface of the substrate. Can be used.
  • the growth layer formed on the substrate includes a first growth layer disposed below the mask layer described below, and a second growth layer formed by growing from an opening of the mask layer.
  • Both the first growth layer and the second growth layer are of the first conductivity type, and are not particularly limited, but the first conductivity type layer, the active layer, and the Any material layer can be used as long as it can form a light emitting region composed of the second conductivity type layer.
  • a compound semiconductor material is used as a layer forming material for the first and second growth layers, and among them, a compound semiconductor material having a wurtzite type crystal structure is used. Is preferred.
  • a group III compound semiconductor for example, a group III compound semiconductor, a BeMgZnCdS compound semiconductor, or a BeMgZnCd ⁇ compound semiconductor can be used.
  • G aN) -based compound semiconductor aluminum nitride (A 1 N) -based compound semiconductor, indium nitride (InN) -based compound semiconductor, indium gallium nitride (I n G aN) -based compound semiconductor, aluminum gallium nitride (AlGaN)
  • a compound semiconductor can be preferably formed, and a nitride semiconductor such as a gallium nitride compound semiconductor is particularly preferable.
  • InGaN, A1GaN, GaN and the like do not necessarily refer to a nitride semiconductor consisting of only a ternary mixed crystal or only a binary mixed crystal. Needless to say, even if a small amount of A1 and other impurities are contained within a range that does not change the action of InGaN, the present invention is also within the scope of the present invention.
  • a nitride is characterized by using any one of B, Al, Ga, In, and Ta for Group III and mainly using N for Group V. Things. However, in this specification, even a material whose band gap is reduced by using a small amount of As and P is included in the nitride.
  • MOCVD metal organic compound vapor phase growth method
  • MBE molecular beam epitaxy method
  • a vapor phase growth method or a hydride vapor phase growth method (HVP E method) can be used.
  • MOVPE method those with good crystallinity can be obtained quickly.
  • TMG trimethylgallium
  • TEG triethylgallium
  • A1 source are TMA (trimethylaluminum), TEA (triethylaluminum), and
  • In source are: TM l (trimethyl indium), TE I (triethyl indium), etc.
  • Alkyl metal compounds are often used, and gases such as ammonia and hydrazine are used as nitrogen sources.
  • the impurity source is silane gas for Si, germane gas for Ge, Cp2Mg (cyclopentyl genenylmagnesium) for Mg, and 0 £ 2 (Ge Gas such as til zinc is used.
  • these gases are supplied to the surface of a substrate heated to, for example, 600 ° C. or more, and the gases are decomposed to form an InA1GaN compound semiconductor. Can be lengthened.
  • the first growth layer is, for example, a gallium nitride layer / aluminum nitride layer, and the first growth layer is a combination of a low-temperature buffer layer and a high-temperature buffer layer or a combination of a buffer layer and a crystal seed layer functioning as a crystal seed.
  • the structure may be composed of If the growth of the growth layer begins with the low temperature buffer layer, the problem is that polycrystals are more likely to precipitate on the mask. Therefore, by growing a surface different from the substrate on the crystal seed layer after including the crystal seed layer, a crystal having better crystallinity can be grown.
  • the buffer layer also has the purpose of reducing lattice mismatch between the substrate and the nitride semiconductor. Therefore, when a substrate having a lattice constant close to that of the nitride semiconductor or a substrate having the same lattice constant is used, the buffer layer may not be formed.
  • a buffer layer may be formed on SiC without lowering the temperature of A1N, and grown on the 31 substrate as a buffer layer without lowering the temperature of 811 ⁇ and GaN. And still obtain a good quality GaN layer.
  • the buffer layer may have a structure that is not particularly provided. An N substrate may be used.
  • the second growth layer is formed by selective growth, an inclined surface inclined with respect to the main surface of the substrate can be obtained. In general, it depends on the choice of the main surface of the substrate.
  • the (001) surface [C surface] of the wurtzite type is used as the main surface of the substrate, the (111) surface [M surface] ], (1-10 1) plane [S plane], (11-20) plane [8 planes], (1-1 02.) plane [R plane], (1-1 2 3) plane [ N-plane], (11-22) plane and crystal planes equivalent to these planes can be formed. Particularly, S plane and (11-22) plane and equivalent planes can be formed. It is preferable to use a suitable crystal plane.
  • these equivalent crystal planes include plane orientations inclined in the range of 5 to 6 degrees.
  • the S plane is a stable plane that can be seen when selectively grown on the C + plane, and is a relatively easy-to-obtain plane with a (1, -1, 0, 1) plane in the hexagonal plane index.
  • the S-plane Similar to the C + plane and the C-plane on the C-plane, the S-plane has the S + -plane and the S--plane, but in this specification, unless otherwise specified, the C + -plane and the G-N
  • the S + plane is growing, and this is described as the S plane.
  • the S + plane is the stable plane.
  • the number of pounds from Ga to N on the S plane is 2 or 3 and the next largest number after the C plane.
  • the C side is virtually unobtainable on the C + side, so the pounds on the S side are the largest.
  • the surface of the wurtzite-type nitride generally becomes a C + plane, but the S-plane can be formed by using selective growth.
  • the second growth layer can have a structure inclined with respect to the main surface of the substrate by selective growth.
  • the second growth layer is formed on the S plane or the S plane.
  • the substantially equivalent surface may be a structure forming a substantially hexagonal pyramid-shaped slope, or the S-plane or a plane substantially equivalent to the S-plane may be a substantially hexagonal pyramid-shaped slope, respectively.
  • the C-plane or ⁇ substantially equivalent to the C-plane may be a structure forming the upper plane portion of the above-mentioned substantially frustum of a hexagonal pyramid, that is, a so-called substantially frustum of a hexagonal pyramid.
  • substantially hexagonal pyramids and truncated hexagonal pyramids do not need to be exactly hexagonal pyramids, but also include those in which some faces have disappeared. Also, the ridge lines between the crystal planes of the crystal layer need not necessarily be straight lines. Further, the substantially hexagonal pyramid shape or the substantially hexagonal truncated pyramid shape may be a shape extended linearly.
  • the selective growth is performed by using an open portion of a mask layer selectively formed on the first growth layer.
  • the shape of the opening of the mask layer can be a circular shape, a square shape, a hexagonal shape, a triangular shape, a rectangular shape, a diamond shape, a band shape, a lattice shape, or a deformed shape thereof.
  • the mask layer is made of, for example, an insulating material, and can be made of, for example, a silicon oxide layer or a silicon nitride layer.
  • the thickness of the mask layer can be formed in the range of 0.1 to 5 ⁇ m, more preferably in the range of 0.1 to 1.0 / zm, for the purpose of reducing the step near the active layer and the electrode. It is.
  • the truncated pyramid shape or the trapezoidal shape having one direction as the longitudinal direction is formed in the opening of the max layer (window region ) Can be made into a belt shape.
  • the growth surface of the Mg-doped layer generally has a poor surface condition at the AFM level, but the growth of the S-plane also causes the Mg-doped layer to grow with a good surface condition, and that the doping conditions vary considerably. know.
  • microphotoluminescence mapping it is possible to measure with a resolution of about 0.5-1.
  • unevenness of about 1 pitch exists, and Uniform results were obtained for samples with S-plane.
  • the flatness of the slope as seen by SEM is smoother than that of the C + plane.
  • the semiconductor light emitting device of the present invention a first conductivity type clad layer, an active layer, and a second conductivity type clad layer extending in a plane parallel to the crystal plane of the second growth layer are formed in the second growth layer.
  • the basic configurations of the first conductivity type layer, the active layer, and the second conductivity type layer are the same as those of the semiconductor light emitting device 1 described above.
  • all or a part of the first conductivity type cladding layer, the active layer, and the second conductivity type cladding layer extend to the mask layer around the opening. Since the mask is not removed in this way, there is no loss of support at the lower part of the laterally grown portion, and if the entire mask layer is left, the step of the selective growth structure is reduced and laser irradiation is performed. Even if the substrate is peeled off, the n-electrode and p-electrode can be reliably separated while the mask layer functions as a support layer for the first growth layer, thereby preventing a short circuit.
  • another semiconductor light emitting device of the present invention has a structure in which the entire first growth layer is covered with the first conductivity type cladding layer, the active layer, and the second conductivity type cladding layer.
  • a structure can be easily configured because the second growth layer presents a crystal plane inclined by selective growth.
  • the edges can be exposed to the air, but even the edges can be covered by using the inclined crystal plane.
  • a structure in which each end of the first conductivity type cladding layer, the active layer, and the second conductivity type cladding layer is directly in contact with the mask layer can be provided.
  • Such a structure can be easily formed because the second growth layer presents a crystal plane inclined by selective growth, and since each end directly contacts the mask layer to cover the active layer and the like, the active layer is formed. Oxidation of Such deterioration is prevented beforehand, and the effect of further increasing the light emitting area can be obtained.
  • the luminous efficiency can be increased by utilizing the good crystallinity of the crystal plane.
  • the S-plane when current is injected only into the S-plane, which has good crystallinity, the S-plane has high In-intake and good crystallinity, so that luminous efficiency can be increased.
  • the area of the active layer extending in a plane substantially parallel to the S plane can be larger than the area of the active layer when projected onto the main surface of the substrate or the first growth layer. . By increasing the area of the active layer in this way, the light emitting area of the element increases, and the current density can be reduced by itself. In addition, increasing the area of the active layer helps to reduce luminance saturation, thereby increasing luminous efficiency.
  • Electrodes are formed on the second growth layer and the second conductivity type cladding layer, respectively.
  • a contact layer may be formed, and then an electrode may be formed on the contact layer.
  • these electrodes are formed by a vapor deposition method, a short circuit may occur if the P electrode and the n electrode are in contact with both the layer and the first growth layer formed under the mask. It is necessary.
  • the semiconductor light emitting device of the present invention can be used to form an image display device or a lighting device by arranging a plurality of them.
  • the S-plane can be used to reduce the electrode area, so that it can be used as a display with a small area.
  • the semiconductor light emitting device of the present invention has an active layer sandwiched between a first conductive layer and a second conductive layer and extending not parallel to the main surface of the growth substrate by selective growth, and the area of the active layer Is the window region used for the selective growth on the growth substrate. It is characterized in that it is larger than the area or larger than the mapping area when the crystal growth layer grown by the selective growth is projected in the normal direction of the growth substrate.
  • the basic configuration of the semiconductor light emitting device such as the substrate, the crystal layer, the selective growth method of the crystal layer, the first conductivity type layer, the active layer, and the second conductivity type layer, is the same as that of the semiconductor light emitting device 1 described above.
  • the basic element size is equal to the thickness of the crystal growth layer, that is, at most. ⁇ : About 50 microns is preferable, and the smaller the element size, the more effective.
  • it can be applied to any size element as long as the one-dimensional or two-dimensional array of the basic structure is included in one element.
  • the semiconductor light emitting device of the invention is effective.
  • the semiconductor light emitting device of the present invention has an active layer having a structure sandwiched between a first conductive layer and a second conductive layer, and the active layer extends in a plane that is not parallel to the main surface of the growth substrate. Is done.
  • the first conductivity type is a p-type or n-type cladding layer
  • the second conductivity type is the opposite conductivity type.
  • the n-type cladding layer is composed of a silicon-doped gallium nitride-based compound semiconductor layer, and an InGaN A layer can be formed as an active layer, and a magnesium-doped gallium nitride-based compound semiconductor layer can be formed thereon as a p-type cladding layer to form a double hetero structure. It is also possible to adopt a structure in which the InGaN layer, which is the active layer, is sandwiched between the AlGaN layers.
  • the active layer can be composed of a single bulk active layer, It may have a quantum well structure such as a single quantum well (SQW) structure, a double quantum well (DQW) structure, or a multiple quantum well (MQW) structure.
  • a barrier layer is also used in the quantum well structure to separate the quantum wells as necessary.
  • the active layer is an InGaN layer
  • the structure is easy to manufacture, especially in the manufacturing process, and the light emitting characteristics of the device can be improved.
  • this InGaN layer is particularly easy to crystallize and grows in crystallinity when grown on the S-plane, which is a structure in which nitrogen atoms are not easily desorbed, so that luminous efficiency can be increased.
  • nitride semiconductors have the property of being n-type due to mono-nitrogen vacancies that can be formed in the crystal even if they are not doped, usually doping with donor impurities such as Si, Ge, and Se during crystal growth is required.
  • donor impurities such as Si, Ge, and Se
  • an n-type carrier having a preferable carrier concentration can be obtained.
  • impurities such as Mg, Zn, C, Be, Ca and Ba into the crystal.
  • the first conductivity type layer, the active layer, and the second conductivity type layer are formed in a crystal growth layer inclined with respect to the main surface of the growth substrate, but are formed in a plane not parallel to the main surface of such a growth substrate.
  • the extension of the active layer can be easily performed by continuing the crystal growth where the inclined crystal plane is formed. Also, by forming the active layer where the crystal plane extends on both sides of the ridge line, the active layer is extended including the bent portion.
  • each inclined crystal growth layer has a substantially hexagonal pyramid shape or a substantially truncated hexagonal shape, and the surface of each inclined crystal growth layer is an S plane or the like, the first conductivity type layer, the active layer, and the second conductivity type layer
  • the light emitting region can be formed on all or a part of the S plane.
  • the first conductivity type layer, the active layer, and the second conductivity type layer can be formed on the upper surface parallel to the main surface of the substrate, for example, on the C plane.
  • the first conductivity type layer i.e., the cladding layer
  • the first conductivity type layer can be made of the same material and of the same conductivity type as the crystal layer constituting the S-plane. After forming the crystal layer constituting the S-plane, the concentration is continuously adjusted.
  • a structure in which a part of the crystal layer constituting the S plane functions as a first conductivity type layer may be used.
  • the luminous efficiency can be improved by utilizing the good crystallinity of the inclined crystal plane.
  • the S-plane has good incorporation of In and good crystallinity, so that luminous efficiency can be increased.
  • the area of the active layer extending in a plane substantially parallel to the S plane can be larger than the area of the active layer when projected onto the main surface of the substrate or the undergrowth layer.
  • Electrodes are formed on the crystal growth layer or the first conductive layer and the second conductive type layer, respectively.
  • a contact layer may be formed, and then an electrode may be formed on the contact layer.
  • electrodes may be formed by vapor deposition, if the p-electrode and the n-electrode are attached to both the crystal layer and the crystal seed layer formed under the mask, a short circuit may occur. It is necessary to deposit.
  • electrodes may be formed on the first and second conductive layers, respectively. For either structure, the direction of extracting light may be either front or back as necessary. It is also possible.
  • the active layer is formed on a plane which is not parallel to the growth substrate by selective growth, thereby increasing the area of the active layer. It is.
  • the device size is limited, the larger the effective area of the active layer in the device, the smaller the current injection density per unit area required to obtain the same luminance. Therefore, a structure having a large effective area improves reliability to obtain the same brightness, and can improve brightness if the same load is applied to the active layer.
  • the difference between the total area of the active layer and the area of the selective growth region occupying the growth substrate is at least larger than the area required for contact with one of the electrodes, the activity limited by the contact region The layer area will be compensated. Therefore, by using the semiconductor light emitting device of the present invention, even if the device size of the light emitting device is reduced as much as necessary, the burden on the structure, that is, the situation where the current is concentrated can be reduced.
  • the entire region of the active layer is grown.
  • the effective area of the active layer is at most lZ cos 0 times larger.
  • the mapping area is equal to the area occupied by the main surface of the substrate, and is equal to the area of the shadow portion formed by the crystal growth layer when light is virtually irradiated in the normal vector direction perpendicular to the main surface of the substrate. .
  • the active layer area can be made larger than the area of the growth substrate. is there .
  • the maximum area in one growth is equal to the area of the growth surface of the growth substrate, and the addition of electrodes and element isolation grooves further reduces the effective area of the active layer. Even if the total area of the active layer does not necessarily become larger than the area of the growth substrate, a sufficient effect can be obtained.
  • the effective area of the active layer is larger than the area of the window region used for selective growth on the growth substrate, or when the crystal growth layer grown by selective growth is projected in the normal direction of the growth substrate
  • the area By making the area larger than the mapping area, the density of the current injected into the active layer can be reduced, and the reliability of the device can be improved.
  • the effective area of the active layer By making the effective area of the active layer larger than the sum of the area of the projection of the selective growth region in the normal vector direction to the growth base and the contact area between at least one electrode and the conductive layer, The density of the current injected into the device can be reduced, and the reliability of the device can be improved.
  • the difference between the total area of the active layer and the mapping area of the selective growth area on the growth substrate is at least larger than the area required for contact with one electrode, the active layer limited by the contact area The area is compensated.
  • the region where the first electrode and the underlying conductive layer as the first conductive layer are in contact is about 20 ⁇ 5 II m, and the selective growth region where the active layer can be arranged is It is at most about 20 / m2. Therefore, by setting the total area of the active layer to 500 m 2 or more, the device structure of the present invention can be obtained.
  • the stable (1-101) plane is about 62 ° against the (001) plane of the wurtzite type, and the (0 0 1) Since the stable plane (1 1 1) plane is 54.7 °, the effect of widening the active layer area of the present invention and securing reliability can be sufficiently obtained.
  • an image display device or a lighting device can be configured by arranging a plurality of the semiconductor light emitting elements of the present invention.
  • the electrode area can be reduced by using the S surface, so that it can be used as a display with a small area.
  • each embodiment corresponds to a manufacturing method, and an element completed by the manufacturing method is a semiconductor light emitting element having the structure of the present invention. Therefore, in each embodiment, the manufacturing process will be described first, and then the manufactured device itself will be described.
  • the semiconductor light emitting device of the present invention can be modified and changed without departing from the gist of the present invention, and the present invention is not limited to the following embodiments.
  • This embodiment is an example of a semiconductor light emitting device in which a crystal layer having an S-plane as an inclined crystal surface is formed by direct selective growth on a sapphire substrate, and with reference to FIGS. The structure will be described.
  • An opening 13 of about 100 m is formed using photolithography and a hydrofluoric acid-based etchant (FIG. 3).
  • the opening 13 has a substantially rectangular shape in the present embodiment, and the size can be changed according to the characteristics of the light emitting element to be formed.
  • crystal growth is performed again as selective growth.
  • This is a low temperature 500 ° C And grow a thin (20 to 30 nm) GaN layer (low-temperature buffer layer).
  • the growth temperature is increased to about 1000 ° C and the G An aN layer 14 is formed.
  • This silicon-doped GaN layer 14 grows in the opening 13 of the mask, but if the growth is continued for a while in a hydrogen atmosphere while maintaining this growth temperature of 100, it spreads slightly in the lateral direction.
  • a mask layer 15 is formed, and a substantially circular opening 16 is formed by photolithography and etching (FIG. 5). The growth continues inside the opening 16 and the GaN layer 17 of silicon dopant is formed.
  • a hexagonal pyramidal crystal layer consisting of At this time, the surface of the hexagonal pyramid-shaped crystal layer is covered with S (1-101) plane. If the growth conditions are different, for example, the growth time is insufficient, the upper surface side becomes a hexagonal trapezoid having a C + plane parallel to the main surface of the substrate.
  • a crystal layer consisting of 17 is grown. After a lapse of a sufficient growth time, the hexagonal pyramid-shaped slopes of the surface of the silicon-doped GaN layer 17 are covered with the S-plane. At this time, the pitch of the openings 16 needs to be sufficiently separated.
  • the hexagonal pyramid was formed with a silicon-doped GaN layer 17, it grew for a while and the hexagonal pyramid became approximately 15 to 20 in width (7.5 to 1 Om on each side) At this time, the height of the hexagonal pyramid is about 1.6 times that of one side, and therefore about 10 to 16 m. It should be noted that the size of about 10 to 16 m is an example, and a size of 10 m or less in width may be used.
  • a silicon-doped GaN layer 17 is further grown, and then the growth temperature is reduced to grow an InGaN layer 18. Thereafter, the growth temperature is increased, and a GaN layer 19 of magnesium doped is grown as shown in FIG.
  • the thickness of the InGaN layer 18 is about 0.5 nm to 3 nm.
  • (A 1) G a N / In n G It may be an aN quantum well layer, a multiple quantum well layer, or the like, and may have a multiple structure using GaN or InGaN which functions as a guide layer. At this time, it is desirable to grow an A 1 G aN layer on the layer immediately above the In G a N.
  • Electrode 22 is completed (Fig. 7). At the time of these depositions, the electrodes 22 and the n-electrode 20 are formed on both the hexagonal pyramidal silicon doped GaN layer 17 and the silicon-doped GaN layer 14 formed under the mask. If they do, short circuits will occur, so it is necessary to deposit each with high precision. Thereafter, as shown in FIG. 8, the light emitting device is separated by RIE (reactive ion etching) or dicer (FIG. 8). Thus, the light emitting device according to the present embodiment is completed.
  • RIE reactive ion etching
  • dicer FIG. 8
  • the light emitting device of this example manufactured by such a manufacturing process has the device structure shown in FIG. Its main configuration is a silicon-doped G as a crystal layer grown on a sapphire substrate 10 having a C + plane as the main surface of the substrate via a silicon-doped GaN layer 14 serving as a crystal seed layer. a It has an N layer 17.
  • the silicon layer G a N layer 17 has an S-plane inclined with respect to the main surface of the substrate.
  • An N layer 18 is formed, and a magnesium doped GaN layer 19 is formed on the InGaN layer 18 as a cladding layer.
  • the p-electrode 22 is formed on the upper surface of the GaN layer 19 of magnesium doped, and the n-electrode 20 is formed in a region opened on the side of the hexagonal pyramid portion. To the silicon-doped GaN layer 17 via the GaN layer Connected.
  • the semiconductor light emitting device of this embodiment having such a structure uses the S-plane inclined with respect to the main surface of the substrate, the number of pounds from nitrogen atoms to gallium atoms increases, and The effective vz i II ratio can be increased, and the performance of the semiconductor light emitting device to be formed can be improved.
  • the main surface of the substrate is a C + surface and the S surface is different from the main surface of the substrate, dislocations extending upward from the substrate may bend, and defects can be reduced.
  • the inclined crystal plane inclined with respect to the main surface of the substrate multiple reflection can be prevented, and the generated light can be efficiently guided to the outside of the element.
  • the present embodiment is an example of a semiconductor light emitting device in which separated crystal seeds are formed on a sapphire substrate, and a crystal layer having an S plane is formed as an inclined crystal plane inclined with respect to the main surface of the substrate.
  • a crystal layer having an S plane is formed as an inclined crystal plane inclined with respect to the main surface of the substrate.
  • a buffer layer of either A 1 N or GaN is formed at a low temperature of 500 ° C. Thereafter, the temperature is raised to 1000 ° C. to form a silicon-doped GaN layer 31.
  • a mask layer using the S i ⁇ 2 or S i N as shown in the first 0 Figure, photolithography one and hydrofluoric acid Using a system etchant, etching is performed until the main surface of the sapphire substrate 30 is exposed as shown in FIG. 11 while leaving a circular mask portion 32 of about 10 m.
  • a cylindrical silicon-doped GaN layer 31 is left reflecting the shape of the mask portion 32.
  • the mask portion 32 is removed and crystal growth is performed again.
  • the growth temperature is increased to about 100 ° C.
  • the silicon doped GaN layer 33 Grow.
  • the silicon-doped GaN layer 33 grows on the remaining silicon-doped GaN layer 31, but after growing for a while, a hexagonal pyramid whose periphery is surrounded by the S-plane inclined with respect to the main surface of the substrate It becomes a shape.
  • the hexagonal pyramid-shaped silicon-doped GaN layer 33 grows large as the growth takes time, but even if it grows sufficiently, the GaN layers 33 do not interfere with each other, and there is a margin for isolation between elements.
  • the pitch of the G a N layer 3 1. must be sufficiently separated so as to secure
  • the hexagonal pyramid has a width of about 15 to 20 m (each side is about 7.5 to 15 m) as in Example 1, the height is 1.6 times that of a hexagonal pyramid. About 10 to 16 im.
  • the size of the hexagonal pyramid is about 15 to 20 m in width, for example.
  • the size of the hexagonal pyramid can be about 10 jLtm or less.
  • a silicon-doped GaN layer is further grown, and then the growth temperature is reduced to reduce the Grow layer 34. Thereafter, the growth temperature is increased, and a magnesium-doped GaN layer 35 is grown as shown in FIG.
  • the thickness of the InGaN layer 34 is about 0.5 nm to 3 nm.
  • the active layer may be a (A 1) GaN / InGaN quantum well layer or a multiple quantum well layer, etc., and a multiple structure using GaN or InGaN functioning as a guide layer. Sometimes it is. At this time, it is desirable to grow an A 1 G aN layer on the layer immediately above the In G aN.
  • the active layers InGaN layers 34 and! A portion of the magnesium-doped GaN layer 35 which is the) type cladding layer is removed on the side close to the substrate to expose a portion of the GaN layer 33 of the silicon oxide. Further, a TiZA1 / PtZAu electrode is deposited on a portion close to the removed substrate. This is n-electrode 36. The outermost layer grown on the hexagonal pyramid is Ni ZP t ZAu. Or Ni (Pd) ZPtZAu is deposited. This deposition completes the p-electrode 37 (Fig. 14). In the case of these vapor depositions, it is necessary to perform the vapor deposition with high accuracy in order to prevent a short circuit between the electrodes as in the first embodiment.
  • the light emitting devices are separated for each device by RIE (reactive ion etching) or dicer as shown in FIG. Thus, the light emitting device according to the present embodiment is completed.
  • RIE reactive ion etching
  • the light emitting device of this example manufactured by such a manufacturing process has the device structure shown in FIG.
  • the main configuration thereof has a GaN layer 33 of silicon doped as a crystal layer on a sapphire substrate 30 having a C + plane as a main surface of the substrate.
  • the GaN layer 33 of the silicon dopant has an S-plane inclined with respect to the main surface of the substrate, and the active layer of the GaN layer 34 extends parallel to the S-plane. Is formed, and a magnesium-doped GaN layer 35 is formed as a cladding layer on the InGaN layer 34.
  • the p-electrode 37 is formed on the upper surface of the magnesium-doped GaN layer 35, and the n-electrode 36 is formed on the S-plane of the hexagonal pyramid in an area opened near the substrate. It is directly connected to the doped GaN layer 33.
  • the semiconductor light emitting device of this embodiment having such a structure uses the S-plane inclined with respect to the main surface of the substrate similarly to the light emitting device of Embodiment 1, the semiconductor light emitting device converts the nitrogen atoms into the gallium atoms. As the number of pounds increases, the effective V / III ratio can be increased, and the performance of the semiconductor light emitting device formed can be improved.
  • the main surface of the substrate is a C + surface and the S surface is a surface different from the main surface of the substrate, dislocations extending upward from the substrate may bend and defects can be reduced. Furthermore, by using an S-plane inclined with respect to the main surface of the substrate, multiple reflections can be prevented, and the generated light can be efficiently guided to the outside of the element.
  • the silicon-doped GaN layer was first etched to expose the sapphire substrate 30.However, if there is a sufficient step, a step is formed in the GaN of the silicon oxide. Should be etched. A hexagonal pyramid can be easily obtained by growing the crystal seed layer on the GaN layer of silicon doped silicon.
  • FIG. 17 shows the structure of an element manufactured by such a manufacturing method. A step 39 is formed in the silicon-based GaN layer 38 formed on the sapphire substrate 30, and a silicon-doped GaN that is a hexagonal pyramid-shaped crystal layer is formed by crystal growth from the convex portion.
  • An active layer composed of an InGaN layer 34, a p-type cladding layer composed of a magnesium-doped G to aN layer 35, an electrode 37, and an n electrode are formed. a The light of the required wavelength is extracted from the N layer 34.
  • This embodiment is an example of a semiconductor light emitting device in which a hexagonal pyramid-shaped crystal layer having an S plane as an inclined crystal plane inclined with respect to a main surface of a substrate is formed in a selective mask, that is, in a window region.
  • a hexagonal pyramid-shaped crystal layer having an S plane as an inclined crystal plane inclined with respect to a main surface of a substrate is formed in a selective mask, that is, in a window region.
  • a buffer layer of either A1N or GaN is formed at a low temperature of 500.degree. C. on a sapphire substrate 40 whose main surface is a C + surface. Thereafter, the temperature is raised to 100 ° C. to form a silicon-doped GaN layer 41. After that, formed by S i 0 2 or S i N thickness 1 0 0 ⁇ 5 0 0 nm range a mask layer 4 2 over the entire surface with, as shown in the first FIG. 8, the Photo lithography Using a hydrofluoric acid-based etchant, a window region 43 having a circular opening of about 10 m is formed. The size of this opening varies depending on the characteristics of the element to be manufactured.
  • crystal growth of the silicon-doped GaN layer 44 is performed again at a growth temperature of 1000 ° C.
  • the silicon-doped GaN layer 4 4 It grows from 3, but when it grows for a while, the surroundings show a hexagonal pyramid shape consisting of S-plane (1-101).
  • a hexagonal pyramid trapezoidal shape is formed, but by controlling the growth conditions, the silicon-doped GaN layer 44 is formed, in which the hexagonal pyramid covered by the S-plane is almost full within the frame of the selection mask. You.
  • the growth temperature is reduced and the InGaN layer 45 serving as an active layer is grown. Thereafter, as shown in FIG.
  • the growth temperature is raised again, and a magnesium-doped GaN layer 46 as a p-type cladding layer is grown.
  • the thickness of the InGaN layer 45 is about 0.5 nm to 3 nm.
  • the active layer may be a (AT) GaN / In GaN quantum well layer or a multiple quantum well layer, or the like.
  • a multiplex structure may be formed using InGaN.
  • the window region 43 of the selective mask includes the lateral direction of all the crystal layers. With this method, it is easy to make the size of each light emitting element uniform.
  • the mask layer is opened to expose the GaN layer 41, and a Pt / Au electrode is deposited on the removed portion 47. This becomes the n-electrode 48. Further, Ni or Ni (Pd) ZPtZAu is deposited on the outermost layer grown on the hexagonal pyramid. This deposition completes the p-electrode 49 (Fig. 21). At the time of these depositions, it is necessary that the electrode 49 and the n-electrode 48 are each deposited with high accuracy. Then, as shown in FIG. 22, the light emitting device is separated by RIE (reactive ion etching) or a dicer. Thus, the light emitting device according to this embodiment is completed.
  • RIE reactive ion etching
  • the light emitting device of this example manufactured by such a manufacturing process is shown in FIG. It has the element structure shown. Its main structure is a silicon-doped G a as a crystal layer grown on a sapphire substrate 40 having a C + plane as a main substrate through a silicon-doped G a N layer 41 serving as a crystal seed layer. It has an N layer 44. This silicon-doped GaN layer 44 has a peripheral surface covered with an S-plane inclined with respect to the main surface of the substrate. A certain InGaN layer 45 is formed, and a magnesium doped GaN layer 46 is formed on the InGaN layer 45 as a cladding layer.
  • the p-electrode 49 is formed on the upper surface of the magnesium layer GaN layer 46, and the n-electrode 48 is formed in an area 47 opened at the side of the hexagonal pyramid. It is connected to the GaN layer 44 of the silicon dope via the GaN layer 41 of the silicon dope.
  • the semiconductor light emitting device of this embodiment having such a structure uses the S-plane inclined with respect to the main surface of the substrate as in the first and second embodiments described above, the semiconductor light-emitting device converts nitrogen atoms into gallium atoms. As the number of pounds increases, the effective VZIII ratio can be increased, and the performance of the formed semiconductor light emitting device can be improved.
  • the main surface of the substrate is a C + surface and the S surface is different from the main surface of the substrate, dislocations extending upward from the substrate may bend, and defects can be reduced.
  • the selective growth stays within the window region 43, it is easy to uniformly control the size of each element. By using an inclined crystal plane inclined with respect to the main surface of the substrate, multiple reflection can be prevented, and the generated light can be efficiently guided to the outside of the element.
  • the present embodiment is an example of a semiconductor light emitting device formed by growing a hexagonal pyramid-shaped crystal layer with a size larger than the selection mask, that is, the window region, and FIG. Discusses the device structure along with the manufacturing process I will tell.
  • a low-temperature buffer layer is formed on a sapphire substrate 50 whose main surface is a C + plane, as in each of the above-described embodiments, and then the temperature is raised to 1000 ° C. and a silicon layer as a first growth layer is formed. GaN layer 51 is formed. Thereafter, a mask layer 52 using SiO 2 or Si N is formed on the entire surface to a thickness of 100 to 500 nm, and as shown in FIG. 24, photolithography and hydrofluoric acid are performed. A window region 53 having a circular opening of about 10 m is formed in the mask layer 52 using a system etchant. At this time, the direction of one side is perpendicular to the 1-100 direction. The size of the opening varies depending on the characteristics of the element to be manufactured.
  • ⁇ layer 54 of the silicon dopant is performed again at a growth temperature of 1000.
  • the GaN layer 54 of the silicon dopant grows from the circular window region 53, but as it grows for a while, the periphery exposes the shape of a hexagonal pyramid composed of S-planes (111). If the growth time is not enough, the shape becomes a truncated hexagonal pyramid, but the hexagonal pyramid grows for a while after forming the silicon-doped GaN layer 54, and the size of the hexagonal pyramid is about 20 m in width (one side is 1 m). (About 0 ⁇ m), the height is about 1.6 times one side of a hexagonal pyramid. As a result, as shown in FIG.
  • a GaN layer 54 of silicon doped with a bottom surface wider than the window region 53 of about 16 m is formed.
  • the size of the hexagonal pyramid is about 20 im in width, for example.
  • the size of the hexagonal pyramid can be about 10 m in width.
  • the active layer is (A 1) GaN / InGa It may be an N quantum well layer, a multiple quantum well layer, or the like, and may have a multiple structure using GaN or InGaN that functions as a guide layer. At this time, it is desirable to grow an A 1 G aN layer on the layer immediately above the In G aN.
  • the InGaN layer 15 and the magnesium-doped GaN layer 56 are located above the mask layer 52 around the window region 53, and the silicon-doped second growth layer is formed. Since the entire GaN layer 54 is covered and the ends of the active layer InGaN layer 55 and the magnesium layer GaN layer 56 are not formed, the active layer is deteriorated beforehand. Can be prevented. Thereafter, a part of the mask layer is opened to expose the “GaN layer 51”, and a TinoA 1 ZPtZAu electrode is deposited on the removed portion 57. This becomes the n-electrode 58.
  • NiZPtZAu or Ni (Pd) / PtZAu is deposited on the outermost layer grown on the hexagonal pyramid, thereby completing the p-electrode 59 (Fig. 27). In this case, it is necessary to deposit each of the electrodes 59 and n electrodes 58 with high precision. Thus, the light emitting device according to this embodiment is completed.
  • the semiconductor light emitting device of this example manufactured by such a manufacturing process has an element structure shown in FIG. Its main structure is a silicon-doped GaN as a second growth layer grown on a sapphire substrate 50 having a C + plane as a main surface of the substrate via a silicon-doped GaN layer 51 serving as a crystal seed layer. It has a layer 54.
  • the silicon-doped GaN layer 54 has a peripheral surface covered by an S-plane inclined with respect to the main surface of the substrate, and is formed to have a bottom surface larger than the area of the window region 53. Have been.
  • an active layer 1110 & additional layer 55 is formed in a shape extending in parallel with the S-plane, and further formed on the InGaN layer 55.
  • a magnesium layer GaN layer 56 is formed as a lad layer.
  • the p-electrode 59 is formed on the upper surface of the magnesium layer GaN layer 56, and the n-electrode 58 is formed in a region 57 opened at the side of the hexagonal pyramid. It is connected to a silicon-doped GaN layer 54 via a silicon-doped GaN layer 51.
  • the semiconductor light emitting device of this embodiment having such a structure has a structure in which all or one of the GaN layer 54, the InGaN layer 55, and the GaN layer 56, The portion extends over the mask layer 52 around the window region 53. Since the structure where the if mask is not removed is used, the lower portion of the laterally grown portion does not lose its support, and if the mask layer 52 is left, the step of the selective growth structure is reduced, Even when the substrate is peeled off by laser irradiation or the like, the n-electrode 58 and the p-electrode 59 can be reliably separated while the mask layer 52 functions as a support layer of the first growth layer 51, thereby preventing a short circuit.
  • the entire structure of the silicon-doped GaN layer 54 is covered by the InGaN layer 55 and the magnesium-doped GaN layer 56, and each of the layers 55, 56
  • the structure can be such that the end directly contacts the mask layer. Therefore, since each end is directly in contact with the mask layer 52 to cover the active layer and the like, deterioration such as oxidation of the active layer is prevented beforehand, and the effect of increasing the light emitting area is improved. Is also obtained.
  • the S-plane inclined with respect to the main surface of the substrate since the S-plane inclined with respect to the main surface of the substrate is used, the number of pounds from the nitrogen atoms to the gallium atoms increases, and the effective V / III ratio can be increased. Yes, the performance of the semiconductor light emitting device to be formed can be improved.
  • the main surface of the substrate is a C + surface and the S surface is different from the main surface of the substrate, dislocations extending upward from the substrate may bend, thereby reducing defects. Tilt to main surface of substrate By using the inclined crystal plane, multiple reflection can be prevented, and the generated light can be efficiently guided to the outside of the element.
  • the current since the current is injected into the active layer having a large area, the current can be made uniform, the current concentration can be avoided, and the current density can be reduced.
  • This embodiment is an example of a semiconductor light emitting device in which a P electrode is not formed at the apex of a hexagonal pyramid-shaped crystal layer composed of an S-plane formed larger than a selection mask. The structure will be described with reference to the drawings.
  • a low-temperature buffer layer is formed on a sapphire substrate 50 having a main surface of the substrate as a C + surface, as in the above-described embodiments, and then the temperature is increased.
  • a GaN layer 51 of silicon doped as a first growth layer is formed.
  • S i 0 2 or S i N is formed to a thickness of 1 0 0 to 5 0 0 nm range mask layer 5 '2 on the entire surface using a photolithography - 1 0 using a hydrofluoric acid-based Etchiyanto
  • a window region having a circular opening of about m is formed in the mask layer 52. At this time, the direction of one side is perpendicular to the direction of 110. The size of the opening varies depending on the characteristics of the element to be manufactured.
  • the crystal growth of the silicon-doped GaN layer 54 is performed again at a growth temperature of 1000 ° C.
  • the silicon-doped GaN layer 54 grows from the circular window region 53, but after a while it grows, the periphery exposes the shape of a hexagonal pyramid consisting of S-plane (1-101) . If the growth time is not enough, the shape becomes a truncated hexagonal pyramid. (Approximately 10 m), the height is about 1.6 times one side of a hexagonal pyramid.
  • a silicon-doped GaN layer 54 having a bottom surface wider than the window region 53 of about 16 m is formed.
  • the size of the hexagon is about 20 m in width. Is merely an example.
  • the size of a hexagonal pyramid can be about 10 m in width.
  • a silicon-doped GaN is grown, and then the growth temperature is reduced to grow an InGaN layer 55 serving as an active layer. Thereafter, the growth temperature is raised again, and the GaN layer 56 of magnesium doped as the p-type cladding layer is grown.
  • the In GaN layer 55 and the magnesium doped GaN layer 56 are the same as in the fourth embodiment.
  • the InGaN layer 55 and the magnesium layer GaN layer 56 are extended to the top of the mask layer 52 around the window region 53, and the silicon layer as the second growth layer is formed. Since the entire GaN layer 54 is covered, and the end portions of the active layer InGaN layer 55 and the magnesium layer GaN layer 56 are not formed, the active layer is deteriorated beforehand. Can be prevented.
  • a TiZA1ZPtZAu electrode is vapor-deposited on a part of the GaN layer 51 of the silicon dopant on the substrate 50, which is partially removed. This is the n-electrode 61.
  • a step where sufficient steps were observed was searched, and only that part was used as an electrode for Ni / Vt / Au or Ni.
  • Pd Deposit ZPt / Au. This completes the P electrode 62 (Fig. 30).
  • the shape near the apex of a hexagonal pyramid has relatively poor crystallinity due to the shape of the steps and the like seen in AFM.
  • the ⁇ electrode 62 is provided except for the top portion. At the time of these depositions, if the electrodes 62 and n-electrodes 61 are trapped both in the GaN layer 54 of the silicon-doped crystal layer and the GaN layer 51 of the silicon-doped layer formed under the mask. Since short-circuits occur, it is necessary to deposit each with high precision. Then, this device is separated by RIE or dicer (Fig. 31). Thus, the light emitting device according to the present invention is completed.
  • FIG. 32 shows a cross section of the element.
  • a semiconductor light-emitting device having such a structure, all or part of the silicon-doped GaN layer 54, the InGaN layer 55, and the magnesium-doped GaN layer 56 are formed in the window region 53. Extending over the mask layer 52 around the substrate. Since the structure is such that the mask is not removed, there is no loss of support at the lower part of the laterally grown portion. As a result, the n-electrode 61 and the p-electrode 62 can be reliably separated to prevent a short circuit.
  • the entire structure of the silicon-doped GaN layer 54 is covered by the InGaN layer 55 and the magnesium-doped GaN layer 56, and each of the layers 55, 56
  • the structure can be such that the end directly contacts the mask layer. Therefore, since each end is directly in contact with the mask layer 52 to cover the active layer and the like, deterioration such as oxidation of the active layer is prevented beforehand, and the effect of increasing the light emitting area is improved. Is also obtained.
  • the current injection into the active layer becomes lower in density near the vertex than in the surrounding side, so that a portion having poor crystallinity can be removed from the light emitting region, thereby improving the overall light emitting efficiency.
  • This embodiment is an example of a semiconductor light emitting device in which an n-electrode is formed on the back surface of a substrate, and the structure will be described with reference to FIGS. 33 to 39.
  • a low-temperature buffer layer was formed on a sapphire substrate 50 having a substrate main surface as a C + surface, as in each of the above-described embodiments, and then the temperature was raised to 100 ° C.
  • a silicon-doped GaN layer 51 is formed as a first growth layer.
  • Ita mask layer 5 2 is formed with a thickness 1 0 0 to 5 0 0 nm range on the entire surface, photolithography one and hydrofluoric acid Etsuchanto 1
  • a window region having a circular opening of about 0 m is formed in the mask layer 52. At this time, the direction of one side is perpendicular to the direction To be straight.
  • the size of the opening varies depending on the characteristics of the element to be formed. Then again at the growth temperature of 100.
  • the crystal growth of the silicon-doped GaN layer 54 is performed with C. Initially, the silicon-doped GaN layer 54 grows from a circular opening. However, as it grows for a while, the periphery of the GaN layer 54 reveals a hexagonal pyramid consisting of an S-plane (1-101). If the growth time is not enough, the shape becomes a truncated hexagonal pyramid, but the hexagonal pyramid continued to grow for a while after forming the silicon-doped GaN layer 54, and the bottom surface became wider than the window area of about 16 m.
  • a GaN layer 54 of silicon oxide is formed.
  • GaN of silicon dopant is grown, and then the growth temperature is reduced to grow an InGaN layer 55 serving as an active layer. Thereafter, the growth temperature is raised again to grow the magnesium-doped GaN layer 56 as a p-type cladding layer.
  • the InGaN layer 55 and the magnesium-doped GaN layer 56 are the same as in the fourth embodiment.
  • the InGaN layer 55 and the magnesium layer GaN layer 56 are extended over the mask layer 52 around the window region, and the silicon layer G, which is the second growth layer, is formed. Since the entire aN layer 54 is covered, and the end portions of the InGaN layer 55 as the active layer and the GaN layer 56 of magnesium doping are not formed, deterioration of the active layer is prevented beforehand. be able to.
  • a p-electrode 71 is formed on the S-plane portion of the outermost layer of the GaN layer 56 of magnesium dope.
  • the isolation groove 72 is formed and separated to the main surface of the sapphire substrate 50 by means of RI ⁇ ⁇ or dicer, etc., and is separated for each element on the sapphire substrate 50 (No. 34).
  • a region to be an element portion is removed from the sapphire substrate 50, and the remaining Ga and the like are removed by etching, and finally Ti 1 / Pt ZA u electrode is deposited. As shown in Fig. 35, this electrode is placed on the back of the device. It functions as the n-electrode 73.
  • FIG. 36 shows another method of forming an n-electrode on the back surface.
  • a sapphire substrate is prepared as a second substrate 77, and the element in the state shown in FIG. 33 is placed in a resin layer 79 formed thereon with an adhesive layer 78 interposed therebetween. Embed. Thereafter, as shown in FIG. 36A, the sapphire substrate 50 is removed by laser ablation.
  • the laser for irradiation is, for example, an excimer laser (wavelength: 248 nm).
  • a mask M such as a Ni mask was formed on the surface from which the sapphire substrate 50 was peeled off, as shown in FIG.
  • the elements are separated by RIE.
  • an electrode 76 made of TiZPtZAu or Ti / Au is formed on the back surface of the element side.
  • FIG. 37 shows a cross section of the completed semiconductor light emitting device. It is preferable that the n-electrode 73 is disposed at a corner portion so as not to block light.
  • FIG. 38 shows a back surface of an example of a completed semiconductor light emitting device.
  • the n-electrode 74 has a hexagonal opening 75 corresponding to the hexagonal bottom surface of the silicon-doped GaN layer 54 as the second growth layer. With such a structure, the emitted light can be effectively guided to the outside.
  • FIG. 39 shows a region where an element portion is separated from the substrate by using an excimer laser or the like, and a transparent electrode 76 is formed on the back surface side of the element.
  • the element portion was grown in a hexagonal pyramid shape from the window region of the mask layer 52 left on the GaN layer 51 of the silicon oxide, similarly to the structure shown in FIG. 37.
  • a silicon-doped GaN layer 54, an InGaN layer 55, and a magnesium-doped GaN layer 56 are formed in the crystal part, and a p-electrode 71 is formed on the outermost part.
  • Transparent electrodes 7 6 peeled off substrate This is a material layer such as ITO (Indium Tin Oxide) formed by lift-off or the like on the back surface of the GaN layer 51 of the obtained silicon dopant.
  • ITO Indium Tin Oxide
  • FIG. 40 is a cross-sectional view showing a completed semiconductor light emitting device having the transparent electrode 76.
  • the transparent electrode 76 With such a structure, light generated from the InGaN layer 55 as an active layer sandwiched between the silicon-doped GaN layer 54 and the magnesium-doped GaN layer 56 Emits light through the transparent electrode 76.
  • the mask layer 52 remains on the structure, so that the lower portion of the laterally grown portion does not lose its support, and the step of the selective growth structure is reduced. Even when the substrate is peeled off by laser irradiation or the like, no problem such as a short circuit between the p-electrode 71 and the transparent electrode 76 occurs.
  • the transparent electrode 76 since the light generated from the active layer passes through the transparent electrode 76 and is emitted, it is not necessary to form the electrode so as to avoid the optical path, and the electrode can be easily formed in manufacturing. By extracting light from the back surface of the aN layer 51, light reflected on the inclined crystal plane is also output, and the light extraction efficiency is improved. Also, since the p-electrode 71 is disposed on the vertex side of the hexagonal pyramid, the transparent electrode 76 can be formed on the back surface of the silicon-doped GaN layer 51 with a relatively large area. For this reason, the contact resistance of the transparent electrode 76 can be reduced, and at the same time, the processing of the mask layer for extracting the n-electrode is unnecessary, so that the element can be easily manufactured.
  • the present embodiment is an example of a semiconductor light emitting device in which a band-shaped window region is formed and selectively grown, and the structure thereof will be described with reference to FIGS. 41 to 44.
  • a buffer layer of either A1N or GaN is formed at a low temperature of 500 ° C on a sapphire substrate 80 whose main surface is a C + surface. . After that, the temperature was raised to 100 ° C and the silicon The layer 81 is formed. Then, by using the S I_ ⁇ 2 or S i N is formed to a thickness of 1 0 0 ⁇ 5 0 0 nm range mask layer 8 2 on the entire surface with, the Photo lithography one and hydrofluoric acid Etchiyanto 1 A window region 83 having a rectangular opening of about 0 m ⁇ 50 m is formed. At this time, the direction of the long side is set to the direction of 110.
  • the temperature is raised to about 1000 ° C. to form a silicon-doped GaN layer 84.
  • the GaN layer 84 of the silicon nitride grows in the window region 83 of the mask.
  • the hexagonal pyramid surface of the ridge should be covered with the S-plane and the 11-22 plane.
  • an additional silicon-doped GaN layer is formed.
  • the growth temperature is reduced, and an InGaN layer 85 serving as an active layer is grown.
  • the growth temperature is raised again to grow a magnesium-doped GaN layer 86 as a p-type cladding layer.
  • the thickness of the InGaN layer 85 is about 0.5 nm to 3 nm.
  • the active layer may be a quantum well layer or a multiple quantum well layer of (Al) GaNZInGaN, and the Ga layer functioning as a guide layer may be used.
  • a multiplex structure may be formed using N or InGaN. At this time, it is preferable to grow an A1GaN layer immediately above InGaN, as in the first and second embodiments.
  • Electrode 88 is completed (Fig. 43). At the time of these vapor depositions, it is necessary that the 0 electrode 88 and the n electrode 87 are each vapor-deposited with high precision. Then, the luminous element The light emitting device according to the present embodiment is completed by separating the elements by RIE (reactive ion etching) or dicer.
  • the light emitting device of this example manufactured by such a manufacturing process has the device structure shown in FIG. 44, and has a silicon substrate formed not only on the S surface but also on the 11-2 surface. GaN layer 84. With such a structure, it is possible to form the active region in a wide area, so that the current can be made uniform, the current concentration can be avoided, and the current density can be reduced.
  • the present embodiment is an example of a semiconductor light emitting device formed by growing a crystal layer of a selection mask, that is, a hexagonal pyramid trapezoid with a size larger than the window region, and referring to FIGS. 45 to 50, The device structure will be described together with the manufacturing process.
  • a low-temperature buffer layer is formed on a sapphire substrate 90 whose main surface is a C + surface, as in the above-described embodiments, and then the temperature is raised to 100 ° C. and the silicon-doped GaN layer Form 9 1 Then, formed by S i 0 2 or S i N range mask layer 9 2 had use of thickness 1 0 0 ⁇ 5 0 0 nm on the entire surface, as shown in the fourth 5 FIG photolithography one and hydrofluoric A window region 93 having a circular opening of about 10 m is formed in the mask layer 92 using an acid-based etchant. The size of the opening is changed depending on the characteristics of the element to be formed.
  • the crystal growth of the 0 & 1 ⁇ layer 94 of the silicon dopant is performed again at the growth temperature of 100.
  • the silicon-doped GaN layer 94 grows from the circular window region 93, but as it grows for a while, the periphery is composed of S-planes (111) and the top surface is parallel to the main surface of the substrate. It reveals the shape of a truncated hexagonal pyramid with a C-plane.
  • the crystal grows for a sufficient time, and the C-plane on the top
  • the shape of the silicon-doped GaN layer 94 is controlled to a bent shape (Fig. 46).
  • the shape of the hexagonal truncated pyramid having a flat upper surface can be formed in a shorter time than that of the above-mentioned hexagonal pyramid.
  • GaN of silicon dopant is grown, and then the growth temperature is reduced to grow an InGaN layer 95 serving as an active layer. Thereafter, as shown in FIG. 47, the growth temperature is raised again, and a GaN layer 96 of magnesium doping as a P-type cladding layer is grown. At this time, the thickness of the InGaN layer 95 is about 0.5 nm to 3 nm, and a quantum well layer or a multiple quantum well layer may be formed. The point that a guide layer and the like can be formed is the same as in each of the above-described embodiments.
  • a portion of the mask layer is opened to expose the GaN layer 91, and a TiZA1ZPtZAu electrode is deposited on the removed portion 97. This becomes the n-electrode 98.
  • NiZPtZAu or Ni (Pd) / Pt / Au is deposited on the outermost layer grown on the hexagonal pyramid. This deposition completes the p-electrode 99 (Fig. 48). At the time of these depositions, it is necessary that the p-electrode 99 and the n-electrode 98 are each deposited with high accuracy.
  • the light emitting device is separated by RIE (reactive ion etching) or a dicer. Thus, the light emitting device according to this embodiment is completed.
  • the light emitting device of this example manufactured by such a manufacturing process has an element structure shown in FIG.
  • the main configuration is that the GaN layer 94 of silicon doped formed on the sapphire substrate 90 having the C + plane as the main surface of the substrate has a flat hexagonal pyramid shape with a flat upper surface, and has a poor crystalline state.
  • the structure is such that no apex is formed from the beginning. Therefore, it is possible to prevent a loss in light emission characteristics beforehand, and since the truncated hexagonal shape can be formed in a relatively short time, the process is advantageous.
  • all or a part of the silicon layer GaN layer 94, the InGaN layer 95, and the magnesium layer GaN layer 96 may be a mask layer 92 around the window region 93.
  • the step of the selective growth structure is reduced, and the n-electrode 98 and the ⁇ -electrode 99 can be reliably separated to prevent a short circuit.
  • a structure can be employed in which the ends of the InGaN layer 35 and the magnesium layer 36 of magnesium doping are directly in contact with the mask layer 92. Therefore, since each end is directly in contact with the mask layer 32 to cover the active layer and the like, deterioration such as oxidation of the active layer is prevented beforehand, and the effect of increasing the light emitting area is obtained.
  • FIGS. 51 and 52 show other examples of the structure of the semiconductor light emitting device having a truncated hexagonal pyramid structure.
  • FIG. 51 is a diagram showing an electrode forming step of the device.
  • the semiconductor light emitting device shown in FIGS. 51 and 52 is a modification of the semiconductor light emitting device shown in FIG. 50, in which the sapphire substrate 90 is removed by irradiation with an excimer laser or the like, and the silicon doped G is removed. This is an example in which an n-electrode 98 b is formed on the back surface of the a-N layer 91.
  • the n-electrode 98 b is formed on the back surface of the GaN layer 91 of the silicon dopant in the window region of the mask layer 92 serving as a light extraction portion. It is formed while removing immediately below. With such a structure, the size of the semiconductor light emitting element can be reduced, and there is no need to form a contact region by opening the mask layer 92. It is suitable for. In this semiconductor light emitting device having a truncated hexagonal pyramid structure, a transparent electrode made of an ITO film or the like can be formed instead of the n-electrode 98b, and the contact area can be increased. Therefore, manufacturing is further facilitated.
  • This embodiment is an example of a semiconductor light emitting device in which a P electrode is formed so as to occupy a large area on the surface of a substrate. The structure will be described with reference to FIG.
  • the n-electrode 100 is formed by evaporating a TiZA1ZPtZAu electrode in a region where the mask layer 52 on the side of the sapphire substrate 50 is opened.
  • the n-electrode 100 is capable of supplying a current to a region composed of a plurality of hexagonal pyramids.
  • a NiZPtZAu or Ni (Pd) / Pt / Au electrode is deposited to form a p-electrode 101.
  • this p-electrode 101 also covers a wide range, an element which can obtain high output with one element can be obtained. By applying the same potential to each of these elements, the elements can be used as a lighting device.
  • the p-electrodes 101 can be individually formed to supply independent signals to be used as an image display device. By making each element correspond to three primary colors, a multi-color or full-color image display device can be constructed.
  • Each semiconductor light emitting element can be configured by arranging the same semiconductor light emitting element. However, even if each semiconductor light emitting element prepared by another method is partially mixed, an image display device or a lighting device is configured. good.
  • All or part of the silicon-doped GaN layer 54, 111 && ⁇ layer 55 and the magnesium-doped GaN layer 56 extends over the mask layer 52 around the window region 53. Since the structure does not remove the mask, the step in the selective growth structure is reduced, and the n-electrode 100 and the p-electrode 101 can be reliably separated to prevent a short circuit. In addition, the InGaN layer 55 and magnesium oxide The end of the GaN layer 56 of the mask can be in direct contact with the mask layer 52. Therefore, since each end is directly in contact with the mask layer 52 to cover the active layer and the like, deterioration such as oxidation of the active layer is prevented beforehand, and when the light emitting area is further increased. The effect is also obtained.
  • an image display device or a lighting device is configured by arranging and wiring the semiconductor light emitting elements obtained in the above-described embodiment so as to be a simple matrix system.
  • FIG. 54 shows an embodiment of such an image display device or an illuminating device.
  • Each semiconductor light emitting element has a red light emitting region, a blue light emitting region, and a green light emitting region on a substrate 120.
  • the mask layer 125 is left unremoved on the substrate 120, and the structure is formed to alleviate the step with the GaN layer 121 of the silicon dopant under the mask layer 125.
  • the image display device or the lighting device has a structure in which first to third emission wavelength regions functioning as a red light emission region, a blue light emission region, and a green light emission region are respectively formed in an active layer. By providing independent signals to each wiring 1 26 R, 126 G, and 126 B, it is possible to display a two-dimensional image as an image display device. By giving the same signal to 26G and 126B, it can be used as a lighting device.
  • a low-temperature buffer layer is formed on a sapphire substrate, a GaN layer is grown, and then a selection mask is formed.
  • the method of performing the lengthening has been described, the present invention is not limited thereto. It is also possible to grow GaN after growing 5 nm of A1N at 1000 ° C., or to form a selection mask using a GaN substrate.
  • the semiconductor light emitting device of this embodiment is, for example, as follows.
  • a mask layer 133 is formed as a growth inhibiting film made of a nitride film or a tungsten film.
  • a window region 134 which is a hexagonal opening is formed in the mask layer 133, and a crystal growth layer 135 having a triangular cross section formed by selective growth is formed from the window region 134.
  • the crystal growth layer 135 is composed of, for example, an n-type GaN layer or an A1 GaN layer, and its cross section is substantially equilateral triangular, but is hexagonal when viewed from above, and is generally hexagonal. It has the shape of a pyramid.
  • the crystal surface of the crystal growth layer 135 that is inclined with respect to the main surface of the substrate has an S plane or a plane equivalent to the S plane, and is formed by adjusting the outermost concentration of the crystal growth layer 135.
  • an active layer 136 and a second conductive layer 137 functioning as a p-type clad layer are laminated on the n-type clad layer thus formed.
  • the active layer 1336 and the second conductive layer 1337 functioning as a p-type cladding layer are formed so as to cover the S-plane of the crystal growth layer 135, and the active layer 1336 is formed by selective growth.
  • the crystal growth layer 135 extends along the S plane of the crystal growth layer 135 not parallel to the main surface of the growth substrate 131.
  • the second conductive layer 137 is made of, for example, a p-type GaN layer or an A1 GaN layer. The so-called A 1 on the active layer 1 3 6 A GaN layer may be formed.
  • a second electrode 1339 functioning as a p-electrode is formed of a multilayer metal film such as NiZPt_Au or Ni (Pd) ZPtZAu.
  • the first electrode 138 functioning as an n-electrode is formed in a portion where the mask layer 133 is opened by a multilayer metal film such as Ti / A1 / Pt / Au.
  • the first electrode 138 and the second electrode 139 are formed using a technique such as vapor deposition and lift-off.
  • the current density injected into the active layer 136 can be reduced because the area of the active layer 136 is large. Since the active layer 136 extends along the S-plane of 135 and is not parallel to the main surface of the growth substrate 131, the area S of the active layer 136 is formed to have a sufficiently wide T.
  • the area S of the active layer 6 is the largest, as shown in FIG. 55, the area S of the active layer 136 is changed to the area S 2 of the first electrode 13 8 and the crystal growth layer 13 5 Has a larger area than the sum of the mapped areas S 1 (S 1 + S 2) obtained by mapping the area onto the main surface of the substrate.
  • the region where the first electrode and the underlying conductive layer as the first conductive layer are in contact is 20 m ⁇ 5 m Approximately (about 100 m), the mapping area S 1 where the active layer is arranged is at most about 20 111 angles (about 400 m).
  • the active layer is formed.
  • Figures 56 and 57 show the area of the active layer 1 36 for the purpose of alleviating luminance saturation.
  • the active layer 13 6 extends along the S-plane of the crystal growth layer 13 5 instead of being parallel to the main surface of the growth substrate 13 1 as described above.
  • the area S of the active layer 1336 is larger than the area W1 and the mapping area W2, and is formed with a sufficient spread. Therefore, luminance saturation can be effectively alleviated, and the reliability of the device can be improved.
  • the S-plane that is inclined with respect to the main surface of the substrate is used.
  • the effective V / III ratio can be increased, and the performance of the semiconductor light emitting device to be formed can be improved.
  • dislocations extending upward from the substrate may bend, so that defects can be reduced.
  • an inclined crystal plane inclined with respect to the main surface of the substrate multiple reflection can be prevented, and the generated light can be efficiently guided to the outside of the element.
  • the active layer 136 since the active layer 136 has a structure in which the active layer 136 is separated in an island shape, it is not necessary to etch the active layer 136. Therefore, there is no unnecessary damage to the active layer. Also, there is an advantage that the effective area of the active layer 136 is not reduced by the electrodes.
  • a stripe-shaped crystal growth layer 154 is formed on a growth substrate 150, and as shown in FIG. A strip-shaped crystal growth layer 154 is formed from the window region of the mask layer 15 2 on 51. An active layer 15 5 is also formed on the side surface 15 6 of the striped crystal growth layer 15 4 Because of the extension, the area of the active layer 155 is larger than the image area of the crystal growth layer 154. Therefore, luminance saturation can be effectively alleviated, and the reliability of the device can be improved.
  • This embodiment is an example in which a rectangular trapezoidal crystal growth layer 164 is formed on a growth substrate 160, and as shown in FIG. 59, an underlayer formed on the growth substrate 160 is formed.
  • a strip-shaped and trapezoidal crystal growth layer 164 is formed from the window region of the mask layer 162 on the growth layer 161.
  • the side face 1663S of the crystal growth layer 1664 having a trapezoidal trapezoid shape is defined as an S plane, and the face 164 at the end in the longitudinal direction is defined as a (11-2) plane.
  • the upper surface 16 3 C of the crystal growth layer 16 4 is the same C plane as the main surface of the substrate.
  • the active layer is not shown, it is also extended to the inclined side surface 16 3 S, surface 16 4, and upper surface 16 3 C, and the area of the active layer is larger than the mapping area of the crystal growth layer 16 4. Is also large. Therefore, luminance saturation can be effectively alleviated, and the reliability of the device can be improved.
  • a square trapezoidal crystal growth layer 174 is formed on the growth substrate 170, and the underlying growth layer formed on the growth substrate 170
  • a crystal growth layer 173 having a truncated quadrangular pyramid shape is formed in a pattern arranged in a matrix from the window region of the mask layer 172 on the mask 171.
  • the crystal growth layer 1 7 3 in the shape of a truncated quadrangular pyramid has one inclined side 17 3 S as the S plane, and the other inclined side 17 4 as the (1 1 1 2 2) plane.
  • the upper surface 17 3 C of the crystal growth layer 17 3 is the same C plane as the main surface of the substrate.
  • Example 15 Although the active layer is not shown, it is also extended to the inclined side surface 17 3 S, the surface 17 4, and the upper surface 17 3 C, and the area of the active layer is larger than the mapping area of the crystal growth layer 17 3. Is also large. Therefore, luminance saturation can be effectively alleviated, and the reliability of the element can be improved.
  • Example 15
  • a hexagonal pyramid-shaped crystal growth layer 18 3 is formed on a growth substrate 180, and a base growth layer formed on the growth substrate 180 is formed.
  • a hexagonal pyramid-shaped crystal growth layer 183 is formed in a pattern arranged in a matrix from a window region of the mask layer 182 on the mask 18.
  • each inclined side surface is an S-plane, and the active layer is not shown in the drawing, but the cross section is as shown in FIG.
  • the active layer has a size larger than the mapping area of the crystal growth layer 183. Accordingly, luminance saturation can be effectively alleviated, and the reliability of the device can be improved.
  • a hexagonal truncated pyramid-shaped crystal growth layer 193 is formed on a growth substrate 190, and an undergrowth layer formed on the growth substrate 190 is formed.
  • a hexagonal pyramid-shaped crystal growth layer 193 is formed in a pattern arranged in a matrix from the window region of the mask layer 192 on the layer 191.
  • the hexagonal pyramid-shaped crystal growth layer 1993 has an inclined side surface 1993S as an S-plane, and an upper surface 1993C as a C-plane which is the same as the main surface of the substrate. Further, an M-plane (1-100) plane is also formed at a low height on the bottom side of the hexagonal pyramid-shaped crystal growth layer 1993.
  • the active layer is not shown, but its cross section is as shown in Fig. 54, extending along each of the inclined S and C planes, and the area of the active layer is The size is larger than the mapping area. Therefore, luminance saturation can be effectively alleviated, and the reliability of the device can be improved.
  • This embodiment is a method for manufacturing the semiconductor light emitting device shown in FIG. 55, and the manufacturing method will be described in the order of steps with reference to FIGS. 63 to 68.
  • an n-type GaN layer 201 is formed as a base growth layer on a growth substrate 200 such as a sapphire substrate by, for example, a MOC VD method.
  • the n-type GaN layer 201 does not need to be n-type from the beginning, and it is sufficient if the top surface is n-type.
  • an n-type GaN layer 201 can be formed by doping silicon.
  • the mask layer 202 as a growth inhibition film made of a silicon oxide film, a silicon nitride film, a tungsten film, or the like is formed on the n-type GaN layer 201 by CVD or the like.
  • a plurality of hexagonal window regions 203 are formed by forming the entire surface and removing the mask layer 202 corresponding to the regions where the elements are to be formed.
  • n-type (Al) GaN layer 204 as a crystal growth layer is formed from the window region 203 by crystal growth.
  • the n-type (Al) GaN layer 204 also functions as a cladding layer and has a substantially hexagonal pyramid shape. The sloped side is the S-plane.
  • An InGaN layer 205 serving as an active layer and a p-type (Al) GaN layer 206 are further laminated on the inclined side surface as shown in FIG.
  • the InGaN layer 205 serving as an active layer is a crystal growth layer and extends along the S-plane of the (Al) GaN layer 204 without being parallel to the main surface of the growth substrate 200.
  • the area S of the active layer is larger than the area of the window region 203 and the mapped area of the crystal growth layer, and is formed with a sufficient spread.
  • An A1Gan layer may be formed on the InGaN layer 205.
  • the internal basic structures may or may not be independently driven.
  • the basic structure of the present invention can be made a single semiconductor light emitting element by separating the first growth film (first conductive film) by etching before or after the abrasion.
  • the S-plane is easily formed by selective growth, and the active layer is formed on the crystal growth layer having the S-plane as a side surface, so that a large area can be obtained. An active layer can be obtained.
  • FIG. 69 shows the structure of the semiconductor light emitting device of Example 18.
  • a second growth layer 211 is formed partially on the growth substrate 210, and the first conductive layer 211, the active layer 211, and the second conductive layer 211 cover the second growth layer 211.
  • a conductive layer 219 is formed.
  • the mask layer and the window region are not provided in this example, the area of the active layer 21 3 is larger than the mapping area of the crystal growth layer by selective growth. Therefore, luminance saturation can be effectively alleviated, and the reliability of the device can be improved.
  • the same stable surface can be formed by crystal growth by fine processing such as forming irregularities on a growth substrate or a crystal film once grown by etching or the like.
  • the same effect can be obtained.
  • a stable surface is eventually self-formed. It doesn't matter.
  • the wurtzite-type crystal has stable surfaces such as (11-22) and (1-100) planes in addition to the (1-101) plane. The invention can be applied.
  • A1GaInP compounds commonly used as red LED materials at present are zinc-type crystals, but the (0 1 1) and (1 1 1) planes with respect to the (0 1 1) substrate There is a stable surface such as a (1 ⁇ -1) plane, and it is possible to form the stable surface and the active layer on it by growing under appropriate conditions.
  • the semiconductor light emitting device of this embodiment is, for example, as shown in FIG.
  • a growth substrate 22 1 such as a (001) plane sapphire substrate
  • a base growth layer 222 made of an n-type GaN layer is grown by MOC VD (MOVP E) method.
  • a mask layer 223 is formed as a growth inhibition film made of a silicon oxide film, a silicon nitride film, a tungsten film, or the like.
  • a window region 224 that is a hexagonal opening is formed in the mask layer 223, and a crystal growth layer 225 having a triangular cross section formed by selective growth is formed from the window region 224.
  • This crystal growth layer 2.25 is composed of, for example, an n-type GaN layer or an A1 GaN layer, and its cross section is substantially equilateral triangular, but is hexagonal when viewed from above, and as a whole, It has the shape of a hexagonal pyramid.
  • the crystal surface of the crystal growth layer 225 inclined with respect to the main surface of the substrate has an S-plane or a plane equivalent to the S-plane, and is formed by adjusting the outermost concentration of the crystal growth layer 225, etc.
  • Active layer 226 and p-type cladding A second conductive layer 227 functioning as a pad layer is laminated.
  • the active layer 226 and the second conductive layer 227 functioning as a p-type cladding layer are formed so as to cover the S-plane of the crystal growth layer 225, and the active layer 226 is formed by selective growth.
  • the crystal growth layer 222 extends along the S-plane of the formed crystal growth layer 222 not parallel to the main surface of the growth substrate 222.
  • the second conductive layer 227 includes, for example, a p-type GaN layer or an A1 GaN layer.
  • a so-called A 1 GaN cap layer may be formed on the active layer 226.
  • the surface of the second conductive layer 227 serves as an interface with the second electrode to be formed next, and this interface serves as a reflection surface 240 of light generated in the active layers 22 to 6. .
  • the second electrode functioning as a p-electrode is formed of a multi-layer metal film such as Ni / PtZAu on the second conductive layer 227. Then, a first electrode functioning as an n-electrode is formed in a portion where the mask layer is opened by a multilayer metal film such as Ti / A1 / PtAu.
  • the first electrode and the second electrode are formed using, for example, a technique such as vapor deposition and lift-off.
  • a part of the light taken out as an output is reflected by a reflecting surface 240 extending in parallel with the inclined crystal plane formed by the selective growth. Since the extraction efficiency is improved, the luminance of the semiconductor light emitting device can be increased. In addition, since the inclined crystal plane serving as the basis of the reflection surface 240 is easily formed in the process using selective growth, it can be obtained without any additional steps such as etching in a self-forming manner.
  • FIG. 71 is a sectional view showing a main part of the semiconductor light emitting device.
  • the growth substrate 222 is detached by excimer laser irradiation from the back surface or the like, and the bottom surface of the base growth layer 222 functions as a light extraction window 222.
  • the underlying growth layer 222 is made of silicon or the like. Is connected to the n-electrode (not shown). As shown in FIG. 70, the light output from the active layer 226 to the second conductive layer 227 is reflected by the reflection surface 240 and exits from the light extraction window 228.
  • the light path is reflected at the opposite reflection surface 240. Is converted by the relationship of the reflection angle with respect to the incident angle, and when the light again enters the light extraction window 228 and does not exceed the critical angle, the light exits from the light extraction window 228.
  • the total reflection condition is as follows.
  • the total reflection condition is not satisfied in the area of the extraction window 2 28, so that the light is extracted to the outside, so that the extraction efficiency is improved and the luminance is increased.
  • the light extraction efficiency is definitely improved, Brightness can be improved.
  • FIGS. 72 to 76 are views showing simulations of the effect of the reflecting surface
  • FIG. 72 is a perspective view showing a model of a crystal growth layer on which the calculation is based.
  • 7 3 shows a model for calculating the angle dependence.
  • FIG. 74 is a diagram showing the angle dependency of the light extraction efficiency
  • FIG. 75 is a diagram showing a model for calculating the height dependency
  • FIG. It is a figure which shows the height dependence of extraction efficiency.
  • the results are as shown in Fig. 76, and it can be seen that the light extraction efficiency is improved as the height d increases. In other words, based on the simulation results shown in FIGS.
  • the light extraction efficiency tends to be improved as the light extraction efficiency increases.
  • the semiconductor light emitting device of this embodiment a part of the light extracted as an output is reflected by the reflecting surface 240 extending in parallel with the inclined crystal plane, and reflected by the reflecting surface 240.
  • the light extraction efficiency is improved, so that the semiconductor light emitting device can have higher luminance.
  • the inclined crystal plane serving as the basis of the reflecting surface 240 is easily formed in the process using selective growth, it can be obtained without any additional steps such as etching in a self-forming manner. .
  • the semiconductor light-emitting device having the device structure shown in FIG. 70 in addition to the effect of enlarging the area of the active layer, since the S-plane inclined with respect to the main surface of the substrate is used, the pounds from nitrogen atoms to gallium atoms are used. As a result, the effective VZIII ratio can be increased, and the performance of the semiconductor light emitting device to be formed can be improved. In addition, dislocations extending upward from the substrate may bend, so that defects can be reduced. Furthermore, by using an inclined crystal plane inclined with respect to the main surface of the substrate, multiple reflection can be prevented, and the generated light can be efficiently guided to the outside of the element.
  • the active layer 226 has a structure in which the active layer 226 is separated in an island shape, it is not necessary to etch the active layer 226. Therefore, there is no unnecessary damage to the active layer. Further, there is an advantage that the effective area of the active layer 226 is not reduced by the electrodes.
  • This embodiment is an example in which a strip-shaped crystal growth layer 255 is formed on a growth substrate 250, and as shown in FIG.
  • a stripe-shaped crystal growth layer 254 is formed from the window region of the mask layer 252 on the layer 251.
  • the side face 256 of the stripe-shaped crystal growth layer 255 is an S-plane, and the active layer 255 also extends to the inclined side face 256.
  • Light extracted from the semiconductor light emitting device is parallel to the S plane Since the light is reflected by the reflecting surface extending to the surface, the light extraction efficiency is improved by the reflection on the reflecting surface, so that the brightness of the semiconductor light emitting device can be increased, and the reflection surface
  • the underlying inclined crystal plane is easily formed in the process by using selective growth. In addition, luminance saturation can be effectively reduced, and the reliability of the device can be improved.
  • This embodiment is an example in which a rectangular trapezoidal crystal growth layer 264 is formed on a growth substrate 260, and as shown in FIG. 78, an underlayer formed on the growth substrate 260 is formed.
  • a striped and trapezoidal crystal growth layer 264 is formed from the window region of the mask layer 262 on the growth layer 261.
  • the side face 2663S of the crystal growth layer 2664 having a trapezoidal rectangular shape is defined as an S-plane, and the face 2664 at the end in the longitudinal direction is defined as a (111-222) plane.
  • the upper surface 26 3 C of the crystal growth layer 26 4 is the same C plane as the main surface of the substrate.
  • the active layer is not shown, the active layer also extends to the inclined side surface 2663S, the surface 264, and the upper surface 263C, and light extracted from the semiconductor light emitting device extends parallel to the S surface. It will be reflected by the existing reflecting surface.
  • the light extraction efficiency is improved by the reflection on the reflecting surface of the semiconductor light emitting device, the brightness of the semiconductor light emitting device can be increased, and the inclined crystal plane serving as the basis of the reflecting surface can be achieved. Is easily formed in the process using selective growth. In addition, luminance saturation can be effectively alleviated, and the reliability of the device can be improved.
  • a square trapezoidal crystal growth layer 274 is formed on a growth substrate 270, and an underlying growth layer formed on the growth substrate 270 is formed.
  • a truncated quadrangular pyramid-shaped crystal growth layer 273 is formed in a pattern arranged in a matrix from the window region of the mask layer 272 on the mask 271.
  • the crystal growth layer 2 7 3 in the shape of a truncated quadrangular pyramid has one inclined side 2 7 3 And the other sloping side 274 is the (1 1 1 2 2) plane.
  • the upper surface 2753C of the crystal growth layer 2731 is the same C-plane as the main surface of the substrate.
  • the active layer is not shown, the active layer also extends to the inclined side surface 273S, the surface 274, and the upper surface 273C, and light extracted from the semiconductor light emitting device is parallel to the S surface.
  • the light is reflected on the extended reflecting surface, and the light extraction efficiency is improved by the reflection on the reflecting surface. Therefore, the brightness of the semiconductor light emitting device can be increased, and the inclined crystal plane serving as the basis of the reflection surface can be easily formed in the process by utilizing selective growth.
  • luminance saturation can be effectively reduced, and the reliability of the device can be improved.
  • a hexagonal pyramid-shaped crystal growth layer 283 is formed on a growth substrate 280, and a base growth layer formed on the growth substrate 280 is formed.
  • a hexagonal pyramid-shaped crystal growth layer 283 is formed in a pattern arranged in a matrix from the window region of the mask layer 282 on the mask 281.
  • the hexagonal pyramid-shaped crystal growth layer 2 83 has its S-plane on each inclined side surface, and the active layer is not shown in the figure, but its cross section is as shown in FIG.
  • the light that extends along the surface and is extracted from the semiconductor light-emitting element is reflected by a reflection surface that extends parallel to the S surface, and the reflection on the reflection surface improves light extraction efficiency.
  • the luminance of the semiconductor light emitting device can be increased.
  • the inclined crystal plane which is the basis of the reflection plane, is easily formed in the process using selective growth.
  • luminance saturation can be effectively reduced, and the reliability of the device can be improved.
  • a hexagonal pyramid-shaped crystal growth layer 293 is formed on a growth substrate 290, and an undergrowth formed on the growth substrate 290 is performed.
  • a crystal growth layer 293 having a truncated hexagonal pyramid shape is formed in an arrayed pattern.
  • the crystal growth layer 293 having a truncated hexagonal pyramid shape has three inclined side surfaces 293 3, and the upper surface 293 C is the same C plane as the main surface of the substrate.
  • an M-plane (1-100) plane is also formed at a low height on the bottom side of the hexagonal pyramid-shaped crystal growth layer 293.
  • the cross section is as shown in Fig. 69, which extends along each of the inclined S-plane and C-plane, and the light extracted from the semiconductor light-emitting device is the S-plane.
  • the light is reflected by a reflection surface extending in parallel with the light reflection surface, and the light extraction efficiency is improved by the reflection on the reflection surface, so that the semiconductor light-emitting element can have higher luminance.
  • the inclined crystal plane which is the basis of the reflection plane, is easily formed in the process by using selective growth. In addition, luminance saturation can be effectively reduced, and the reliability of the device can be improved.
  • a hexagonal pyramid-shaped crystal growth layer 298 and a trapezoidal-shaped crystal growth layer 299 are formed on a growth substrate 295.
  • the crystal growth layers 298 are formed so that their shapes are alternately arranged in a line.
  • the crystal growth layer 29 9 in the shape of a truncated quadrangular pyramid has an inclined side surface 29 9 S as an S-plane, and the other inclined side surface 29 9 Z as a (11- 22) plane.
  • the upper surface 29 9 C of the crystal growth layer 29 9 is the same C plane as the main surface of the substrate.
  • each inclined side surface 298S is an S-plane.
  • the active layer is not shown, the cross section is as shown in FIG. 69, extending along each of the inclined S-plane and C-plane, and the light extracted from the semiconductor light emitting device is defined as the S-plane.
  • the light will be reflected by the reflecting surface that extends in parallel, Since the light extraction efficiency is improved, the luminance of the semiconductor light emitting device can be increased.
  • the inclined crystal plane which is the basis of the reflection plane, is easily formed in the process by using selective growth. In addition, luminance saturation can be effectively reduced, and the reliability of the device can be improved.
  • the present embodiment is a method for manufacturing the above-described semiconductor light emitting device.
  • the manufacturing method will be described in the order of steps with reference to FIG. 83 or FIG.
  • an n-type GaN layer 301 is formed as a base growth layer by, for example, a MOCVD method. At this time, the n-type GaN layer 301 does not need to be n-type from the beginning, and it is sufficient if the top surface is n-type. As an example, an n-type GaN layer 301 can be formed by doping silicon.
  • a mask layer 302 as a growth inhibition film made of a silicon oxide film, a silicon nitride film, a tungsten film, or the like is formed on the entire surface of the n-type GaN layer 301 by CVD or the like. Then, the mask layer 302 is removed corresponding to the region where the element is to be formed, and a plurality of hexagonal window regions 303 are formed.
  • n-type (Al) GaN layer 304 as a crystal growth layer is formed from the window region 303 by crystal growth.
  • the n-type (A 1) GaN layer 304 also functions as a cladding layer and has a substantially hexagonal pyramid shape. The sloped side is the S-plane.
  • an InGaN layer 305 serving as an active layer and a p-type (A 1) GaN layer 303 are further laminated as shown in FIG. 86.
  • the InGaN layer 304 serving as an active layer is a crystal growth layer and extends not parallel to the main surface of the growth substrate 300 along the S-plane of the (Al) GaN layer 304.
  • the area S of the active layer is larger than the area of the window region 303 and the mapped area of the crystal growth layer. It is formed with sufficient spread.
  • An A1Gan cap layer may be formed on the InGaN layer 305.
  • the inclined crystal surface of the p-type (Al) GaN layer 303 becomes the reflection surface.
  • the p-electrode 309 is formed on the p-type (A 1) GaN layer 306 functioning as a reflection surface, the p-electrode 309 itself also functions as a reflection film or a light shielding film. Become.
  • the basic structure of the present invention can be made a single semiconductor light emitting element by separating the first growth film (first conductive film) by etching before or after the abrasion.
  • the S plane is easily formed by selective growth, and the active layer and the reflection surface are formed on the crystal growth layer having the S plane as a side surface.
  • the reflecting surface can be formed in a self-forming manner. Part of the light extracted as output is the inclined crystal plane formed by selective growth. The light is reflected by a reflecting surface extending in parallel with the light emitting device, and the light extraction efficiency is improved by the reflection, so that the brightness of the semiconductor light emitting element can be increased.
  • FIG. 89 shows the structure of the semiconductor light emitting device of Example 27.
  • a second growth layer 311 is partially formed on the growth substrate 310, and a first conductive layer 311, an active layer 313, and a second conductive layer 319 are formed so as to cover the second growth layer 311. Is done.
  • the area of the active layer 313 becomes larger than the mapping area of the crystal growth layer by selective growth. Therefore, luminance saturation can be effectively alleviated, and the reliability of the device can be improved.
  • a hexagonal opening is most preferable to form a hexagonal pyramid as the window region.
  • a stable surface is finally formed by itself, so that the opening shape and the direction of the boundary are arbitrary. It doesn't matter.
  • there are stable planes such as a (1 1-22) plane and a (1-100) plane in addition to the (1-101) plane.
  • the present invention can also be applied to the present invention.
  • A1GaInP compounds commonly used as red LED materials at present are zinc-type crystals, but the (011) and (111) planes of the (001) substrate, etc. It is possible to form the stable surface and the active layer on it by growing under appropriate conditions.
  • the effective III ratio is increased by using the inclined crystal plane inclined with respect to the main surface of the substrate. Incorporation of atoms constituting the mixed crystal can be increased, and uneven emission can be reduced. Further, dissociation of nitrogen atoms can be suppressed, and further, crystallinity can be improved and the point defect concentration can be reduced. Thereby, the saturation phenomenon of luminance when a strong current flows through the light emitting element can be suppressed. Further, by using an inclined crystal plane inclined with respect to the main surface of the substrate, multiple reflection can be prevented, and the generated light can be efficiently guided to the outside of the element.
  • the semiconductor light emitting device of the present invention a part of the light taken out as an output is reflected on the reflecting surface extending in parallel with the inclined crystal plane formed by the selective growth. As a result, the light extraction efficiency is improved, so that the brightness of the semiconductor light emitting device can be increased.
  • the inclined crystal plane serving as the base of the reflection surface is easily formed in the process by using selective growth, it can be obtained without any additional steps such as etching in a self-forming manner.
  • the effective area of the active layer can be increased, and a reduction in resistance, a decrease in heat generation, and an improvement in reliability can be expected. Since the load per area can be reduced, high brightness and high reliability can be expected.
  • the area of the conductive layer and the connection with the electrode are simultaneously formed with the active layer.
  • the light extraction efficiency can be improved because the crystal area of the crystal layer can be increased by increasing the crystal area.
  • All or a part of the first conductivity type cladding layer, the active layer, and the second conductivity type cladding layer extend to the mask layer around the opening. In this way, the mask is not removed, so that there is no loss of support at the lower part of the laterally grown portion, and if the entire mask layer is left, the step in the selective growth structure is reduced. Even when the substrate is peeled off by laser irradiation or the like, the n-electrode and the p-electrode can be reliably separated while the mask layer functions as a support layer of the first growth layer, thereby preventing a short circuit.
  • the first conductive type clad layer, the active layer, and the second conductive type clad layer have a structure in which the entire second growth layer is covered.
  • the structure can be such that each end of the active layer and the second conductive clad layer is directly in contact with the mask layer. Therefore, deterioration such as oxidation of the active layer is prevented beforehand, and a further effect can be obtained when the light emitting area is further increased.
  • a fine device is formed in a small range by using selective growth and the like and using a crystal layer having an inclined crystal plane, so that the density can be easily increased. Separation of each element such as dicing is easy.
  • a part of the stable surface for selective growth is flat on the atomic scale, and there is no unevenness in brightness. By using this part, light emission with a narrow half width can be obtained. Therefore, not only a semiconductor light emitting diode but also a semiconductor laser using this surface can be manufactured.
  • the effective area of the active layer can be increased, and a reduction in resistance, a decrease in heat generation, and an improvement in reliability can be expected, and a load per unit area on the active layer can be reduced. High brightness, high Reliability can be expected. This is particularly effective when the element size is reduced. Further, in the semiconductor light emitting device of the present invention, the area of the conductive layer and the contact area with the electrode can be increased simultaneously with the active layer, and the crystal plane of the crystal layer has a slope, so that the light extraction efficiency can be improved. It is possible.

Description

明 細 書
半導体発光素子および半導体発光素子の製造方法 技術分野
この発明は第 1導電型層、 活性層、 第 2導電型層を積層させたダブル ヘテロ構造を有する半導体発光素子およびその製造方法に関し、 特に、 窒化物半導体からなる結晶層を利用して発光領域を構成する半導体発光 素子およびその製造方法に関する。 背景技術
半導体発光素子として、 これまでサファイア基板上に全面に低温バッ ファ層、 S iをド一プした G aNからなる n側コンタクト層を形成し、 その上に S iをド一プした G aNからなる n側クラッド層， S iをドー プした I nG aNからなる活性層、 Mgをド一プした A 1 G aNからな る p側クラッド層と、 Mgをド一プした G a Nよりなる p側コンタクト 層などを積層した素子が知られている。 このような構造を有し市販され ている製品として、 45 0 nmから 5 3 0 nmを含む青色、 緑色 L ED (Light Emitting Diode) が量産されている。
また、 窒化ガリウムを成長させようとする場合、 サファイア基板が使 用されることが多く行われている。 サファイア基板から窒化ガリウムを 結晶成長させる場合、 通常は C面を主面とするサファイア基板が使用さ れ、 主面上に形成される窒化ガリウム層の表面も C面を有し、 必然的に 基板主面と平行な面に形成される活性層やそれを挟むクラッド層も C面 に平行な面に延在される。 このように基板主面を基準に各結晶層を積層 した構造の半導体発光素子では、 基板主面の平滑性を生かして電極形成 などに必要な平滑性が得られている。 ところが、 サファイア基板と成長させる窒化ガリウムの間の格子不整 合から、 結晶内に高密度の転位が内在することがある。 このため基板上 に低温バッファ層を形成する技術は、 成長させる結晶に発生する欠陥を 抑制するための 1つの手段であり、 また、 結晶欠陥を低減する目的で特 開平 1 0 _ 3 1 2 9 7 1号公報では、 横方向への選択結晶成長 （ELO ： epitaxial lateral overgrowth) を組合わせてレ ^る。
また、 特開平 1 0— 3 2 1 9 1 0号公報は、 基板主面上に垂直な （ 1 0 - 1 0) または （ 1— 1 0 0) m面からなる側面を有する六角柱状構 造が形成され、 その六角柱状構造部分に基板主面に対して垂直に延在す る発光領域が形成された半導体発光素子を開示する。 基板主面上に垂直 に延在する活性層などを形成することで、 基板との格子不整合による欠 陥や転位を抑制でき、 熱膨張係数の違いによる歪みの悪影響も少なくで きる。
さらに、 特開平 8 - 2 5 5 9 2 9号公報は、 基板上に窒化ガリゥム系 化合物半導体からなる一方の導電型層を成膜し、 その一方の導電型層の 一部をマスクで覆って、 覆われていない部分に選択成長によって他方の 導電型層を含む窒化ガリゥム系化合物半導体層を形成してから p電極お よび n電極を形成する製造方法を開示する。
ところが、 特開平 1 0— 32 1 9 1 0号公報に記載されるように基板 主面上に垂直に延在する六角柱状構造を形成する技術では、 HVP E ( Hydride Vapor Phase Epitaxy) で成膜した後、 （ 1 0— 1 0) または ( 1 - 1 0 1 ) m面からなる側面が得られるようにドライエッチングを 施している。 ところが、 ドライエッチングを施す場合には、 一般的に結 晶面に対する損傷を避けることができず、 したがって基板側からの貫通 転位などを抑制しつつも逆にドライエッチングにより結晶の特性が劣化 する。 また、 ドライエッチングを施す場合では、 その分だけ工程も増加 してしまう。
サファイア基板の C +面上に選択成長させた場合には、 （ 1— 1 0 1 ) 面すなわち S面で囲まれた先端のとがった形状の結晶層が形成される (例えば、 特許第 2 8 3 0 8 1 4号の明細書段落 0 0 0 9参照） が、 電 極形成に必要な平坦面が得られていないものとされ、 積極的に電子デバ イスや発光デバイスとして利用されている例はなく、 さらなる選択成長 から結晶構造の下地層として利用されているに過ぎない。
また、 基板主面に平行な面を形成する素子は、 結晶性を良好に維持す るために平坦な面の作成—が重要となり、 結果として電極などが平面的に 広がった素子構造と有する傾向がある。 したがって各素子の間を分離す る場合には、 例えばチップをダイサ一などを用いて切り出さなければな らないため、 多大な労力がかかるとともに平面的に広がった電極などを 避けながら微小に切り出すことは極端に難しくなつている。 また、 サフ アイァ基板および G a Nなどの窒化物は硬度が高く切り出しが難しいこ とから、 ダイシングの際に少なくとも 2 0 m程度の切りしろが必要に なり、 微小なチップの切り出しがさらに困難となっている。 また、 基板 主面を C +面として、 基板主面に平行な面に窒化物ガリゥム系の活性層 を形成する発光素子においては、 C +面では窒素原子に対するボンドの 数が G aから 1つしか出ていないため、 C +面の結晶面から窒素原子は 解離しやすく、 実効的な V Z I I I比が大きくできないでいる。 そのた め、 発光素子を構成するための結晶質が高性能化を図るには十分でない といった問題が生じている。
特開平 8 - 2 5 5 9 2 9号公報記載の技術では、 選択成長を用いるこ とで反応性イオンエッチングなどエッチングを使用しなくとも良いとい う利点があるが、 n電極を形成するために、 マスク層を除去しており、 電極近傍での段差が拡大してしまい精度良く電極を形成するのが難しい という問題が生ずる。 また、 特開平 8 - 2 5 5 9 2 9号公報に開示され る発光素子のように、 基板の主面に平行な活性層を形成する場合には、 その端部が空気中に露出することで活性層が酸化してしまうことがあり 、 活性層が劣化するといつた問題も生ずる。
一方、 例えばプロジェクシヨン型ディスプレイ光源用途など大型ディ スプレイ用光源として、 L E D素子を応用することが考えられており、 L E D素子の高輝度化、 高信頼性、 および低価格化を図ることは重要な 開発項目となっている。 L E D素子の高輝度化に支配的な因子は活性層 の結晶性などに依存した内部量子効率と、 光に変換されてから素子外部 に発光する割合である光取り出し効率の 2つである。
ここで、 発光ダイォ一ドの典型的な発光領域の要部構造を第 1図に示 す。 例えば I n G a Nなどにより形成された活性層 4 0 0を挟んで第 1 導電層 4 0 1と第 2導電層 4 0 2が積層するように形成され、 第 2導電 層 4 0 2の活性層 4 0 0と反対側には電極としても機能する反射膜 4 0 3が形成され、 反射膜 4 0 3と第 2導電層 4 0 2の界面が反射面 4 0 4 とされている。 活性層 4 0 0で発生した光の一部は直接第 1導電層 4 0 1の光取り出し窓 4 0 5から射出するが、 第 2導電層 4 0 2側に出た光 の一部は反射面 4 0 4で反射して、 第 1導電層 4 0 1の光取り出し窓 4 0 5側へ向かう。
ところが、 上述の如き通常の発光ダイオードの構造では活性層 4 0 0 が効率よく発光したとしても、 素子と外部、 素子と透明基板、 あるいは 透明基板と外部の界面において光が全反射することで光が外に取り出せ ないという問題が生じている。 すなわち、 界面を形成する 2つの材料層 の屈折率に依存して、 その界面における臨界角が決まり、 臨界角よりも 小さな角度で界面に入射した光は当該界面で全反射してしまう。 面発光 する発光ダイオードにおいて、 前述の第 1図のように反射面 4 0 4が光 取り出し窓 4 0 5と平行した面同士の構成をとる場合では、 臨界角より 小さな入射角で全反射した光は、 反射面 4 0 4が光取り出し窓 4 0 5の 間で全反射を続けることになり、 有効な出力として取り出すことができ ない。
光取り出し効率を改善するために、 素子に光路を変換できるような凸 部または斜面を形成して反射面とし、 光を効率よく外部に取り出すこと も考えられる。 ただし、 青あるいは緑色 L E Dの材料として用いられて いる G a N系半導体の加工はかなり困難であり、 高度な形状を微細な領 域に形一成することができないのが現状である。
また、 第 2図は面発光型の半導体発光素子の一例の断面図である。 成 長基板 5 0 0としてのサファイア基板が使用され、 その成長基板 5 0 0 上に例えば窒化ガリゥム系半導体層からなる第 1導電層 5 0 1が成長さ れ、 その第 1導電層 5 0 1上に窒化ガリウム系半導体層からなる活性層 5 0 2と第 2導電層 5 0 3が基板主面に平行に積層される。 これら活性 層 9 2と第 2導電層 5 0 3はその一部が削られて開口部 5 0 6が底部に 第 1導電層 5 0 1が臨むように形成される。 この開口部 5 0 6には第 1 電極 5 0 4が第 1導電層 5 0 1と接続するように形成され、 第 2導電層 5 0 3上には当該第 2導電層 5 0 3と接続する第 2電極 5 0 5が形成さ れる。
大型ディスプレイ用の光源を製造するためには、 簡単には高輝度化に 応じて素子サイズを大きくすることが考えられる。 しかしながら、 光学 設計の要請から発光領域のサイズには限界があり、 高輝度で大きな発光 領域を有する素子は製造するのが困難である。 また、 素子内部に必要な 光取り出し窓と電流を効率よく注入するための電極配置などから、 素子 内の活性領域にも制限がある。 したがって実デバイスにおいては、 規格 値以上の電流注入などにより高輝度化に対応するのが現状であり、 その ように電流注入量を高くした場合では素子の信頼性が低下してしまうと いった問題が発生する。
また、 発光ダイオードの素子サイズを小さくすることは、 収率改善によ る低価格化が期待できるため、 特に発光ダイオードを画素ごとに配置す るディスプレイに応用する場合などにその必要性が高いものとなってい る。 ただし素子サイズを小さくすることは単位面積あたりの負荷を大き くすることから、 前述の発光素子の高輝度化および高信頼性に対して通 常相反することになる。
さらに、 素子サイズを数十ミクロン程度かそれ以下にする必要がある 場合、 第 2図に示した電極 5 0 4、 5 0 5などの電極領域や素子分離溝 の形成領域が、 素子の活性層を形成できる領域を大きく制限してしまう 。 特に導電層 5 0 3、 5 0 1と電極 5 0 5、 5 0 4とが接触する領域は 、 抵抗が高くならないように、 なるべく大きくする必要がある。 ところ が、 電極のサイズを大きくした場合では、 逆に面発光により光を導出で きる領域が狭くなることになり、 それだけ発光の輝度が低下してしまう ことになる。
そこで、 この発明は上述の技術的な課題に鑑み、 基板側からの貫通転 位などを抑制しつつかつ工程の増加もなく良好な結晶性をもって製造可 能であり、 同時に、 チップ構造の微細化も可能とする半導体発光素子の 提供を目的とする。 また、 この発明の他の目的は結晶性も良好で工程の 増加を招かずに素子の微細化も可能な半導体発光素子の製造方法の提供 にある。 また、 この発明は、 光を効率よく外部に取り出すための形状を 微細な領域に良好な結晶性をもって形成可能とし、 光取り出し効率を改 善して輝度の高い半導体発光素子やその半導体発光素子の製造方法を提 供することを目的とする。
さらに、 この発明は、 基板側からの貫通転位などを抑制しつつかつェ 程の増加もなく良好な結晶性をもって製造可能であり、 同時に、 電極近 傍での段差の緩和を図り活性層の劣化も防止する構造の半導体発光素子 の提供を目的とする。 また、 結晶性も良好で工程の増加を招かずに電極 近傍での段差の緩和を図り活性層の劣化も防止することのできる半導体 発光素子の製造方法の提供を他の目的とする。 さらにまた、 この発明は 、 発光領域となる活性層になるベく負荷をかけずに素子の信頼性を保ち 、 また、 光取り出し効率を改善して輝度の高い半導体発光素子を提供す ることを目的とする。 発明の開示
本願発明に係る 1番目の半導体発光素子は、 基板上に該基板の主面に 対して傾斜した傾斜結晶面を有する結晶層を形成し、 上記傾斜結晶面に 平行な面内に延在する第 1導電型層、 活性層、 および第 2導電型層を上 記結晶層に形成してなることを特徴とする。
傾斜結晶面を有する結晶層は、 一例として、 ウルッ鉱型の結晶構造を 有し、 窒化物半導体を用いて構成することができ、 更にマスク層に設け られた開口部や基板上に配設された下地成長層からの選択成長によって 形成することが可能である。 この場合において、 基板主面は C面に設定 することができる。
また、 この発明においては、 上述の半導体発光素子が複数個配列され た構造から、 各半導体発光素子が画素を構成する画像形成装置や照明装 置を構成することができる。
また、 この発明の半導体発光素子の製造方法は、 基板上に開口部を有 するマスク層もしくは結晶種層を形成し、 該マスク層の開口部もしくは 上記結晶種層から該基板の主面に対して傾斜した傾斜結晶面を有する結 晶層を選択的に形成し、 上記傾斜結晶面に平行な面内に延在する第 1導 電型層、 活性層、 および第 2導電型層を上記結晶層に形成することを特 徵とする。
基板の主面に対して傾斜した傾斜結晶面を有する結晶層を形成するこ とで、 基板からの貫通転位を押さえることも可能であり、 また、 基板の 主面に対して傾斜した傾斜結晶面は選択成長によって現れ易い面である ことから、 エッチングなどの工程増加を招かず良好な結晶を得ることが できる。
特に結晶層が窒化ガリウム （G a N ) で構成される場合、 . C +面を用 いて結晶層を形成する場合に比べて、 その窒素原子からガリウム原子へ のポンドの数が増大することになり、 実効的な V / I I I比を高くする ことが可能である。 したがって、 良質な結晶部分に活性層を形成するこ とができ、 形成される半導体発光素子の高性能化を図ることもできる。 本願発明に係る 2番目の半導体発光素子は、 基板上に該基板の主面に 対して傾斜した S面または該 S面に実質的に等価な面を有する結晶層を 形成し、 該 S面または該 S面に実質的に等価な面に平行な面内に延在す る第 1導電型層、 活性層、 および第 2導電型層を上記結晶層に形成する ことを特徴とする。
また、 S面または該 S面に実質的に等価な面は略六角錐形状の斜面を それぞれ構成して結晶層を形成する構成としても良く、 さらに C +面ま たは該 C +面に実質的に等価な面が上記略六角錐台形状の上平面部を構 成するように結晶層を形成しても良い。 この場合において、 基板主面は C +面に設定することができる。
また、 この発明においては、 上述の半導体発光素子は複数個配列され た構造から、 各半導体発光素子が画素を構成する画像形成装置や照明装 置を構成することができる。
また、 この発明の半導体発光素子の製造方法は、 基板上に所要の開口 部を有するマスク層を形成し、 該マスク層の開口部に S面または該 S面 に実質的に等価な面を有する結晶層を選択的に形成し、 該 S面または該 S面に実質的に等価な面に平行な面内に延在する第 1導電型層、 活性層 、 および第 2導電型層を上記結晶層に形成することを特徴とする。
電極形成などの観点から、 選択的な結晶成長の未熟な段階として把握 されている S面を、 発想を変え、 そのまま S面を利用し第 1導電型層、 活性層、 および第 2導電型層が S面または該 S面に実質的に等価な面に 平行に延在される形状で素子を形成する。 S面等は基板に対して傾斜し ていることから、 横方向成長により基板からの貫通転位を押さえること も可能であり、 S面は選択成長によって現れ易い面であることから、 ェ ツチングなどの工程増加を招かず良好な結晶を得ることができる。
また、 S面上では例えば結晶層が窒化ガリウム （G a N ) で構成され る場合、 その窒素原子からガリウム原子へのポンドの数が C +面上に比 ベて増大することになり、 実効的な V Z I I I比を高くすることが可能 であって、 形成される半導体発光素子の高性能化を図ることもできる。 本願発明に係る 3番目の半導体発光素子は、 選択成長により形成され 成長基板の基板主面に対して傾斜してなる傾斜結晶面を有する結晶成長 層と、 上記結晶成長層に形成され所要の電流が注入されて光を発生させ る活性層とを有し、 上記活性層から素子外に出力される光の一部は上記 傾斜結晶面にほぼ平行に延在された反射面で反射したものであることを 特徴とする。
また、 この発明の半導体発光素子の製造方法は、 成長基板上に選択成 長によって該成長基板の主面に対して傾斜した傾斜結晶面を有する結晶 成長層を形成し、 その上記傾斜結晶面にほぼ平行に延在される活性層お よび反射面を形成することを特徴とする。
活性層で発生した光は、 成長基板の主面に対して傾斜した傾斜結晶層 にほぼ平行に延在された反射面で反射する。 反射面は傾斜結晶層にほぼ 平行であることから、 成長基板の主面に対して傾斜しており、 成長基板 の主面にほぼ平行な面を光取り出し窓とすることで、 一度光取り出し部 分で全反射した場合でも傾斜結晶層を進むうちに反射面で反射し、 光路 が変換されて光をより外部に取り出し易ぐする。 選択成長を利用するこ とで、 成長基板に対して傾斜した傾斜結晶層は自己形成的に形成され、 特にエッチングなどの微細加工は不要である。
本願発明に係る 4番目の半導体発光素子は、 基板上に第 1導電型の第 1成長層を形成し、 該第 1成長層上にマスク層を形成し、 該マスク層に 設けられた開口部から第 1導電型の第 2成長層を選択成長させて形成し 、 該第 2成長層の結晶面に平行な面内に延在する第 1導電型クラッド層 、 活性層、 および第 2導電型クラッド層の一部または全部を上記開口部 の周囲のマスク層上まで延在されるように形成してなることを特徴とす る。
上記第 1成長層および第 2成長層は、 一例として、 ウルッ鉱型の結晶 構造を有し、 窒化物半導体を用いて構成することができる。 また、 上記 第 2成長層の結晶面は基板の主面に対して傾斜した傾斜面とすることが できる。 この場合において、 基板主面は C面に設定することができる。 上記 4番目の半導体発光素子の他の構成としては、 基板上に第 1導電 型の第 1成長層を形成し、 該第 1成長層上にマスク層を形成し、 該マス ク層に設けられた開口部から第 1導電型の第 2成長層を選択成長させて 形成し、 該第 2成長層の結晶面に平行な面内に延在する第 1導電型クラ ッド層、 活性層、 および第 2導電型クラッド層によって上記第 2成長層 の全体が被覆されるように上記第 1導電型クラッド層、 上記活性層、 お よび上記第 2導電型クラッド層を形成してなることを特徴とする。
上記 4番目の半導体発光素子の更に他の構成としては、 基板上に第 1 導電型の第 1成長層を形成し、 該第 1成長層上にマスク層を形成し、 該 マスク層に設けられた開口部から第 1導電型の第 2成長層を選択成長さ せて形成し、 該第 2成長層の結晶面に平行な面内に延在する第 1導電型 クラッド層、 活性層、 および第 2導電型クラッド層の各層端部が上記マ スク層に直接接するように上記第 1導電型クラッド層、 上記活性層、 お よび上記第 2導電型クラッド層を形成してなることを特徴とする。
また、 この発明においては、 上述の半導体発光素子が複数個配列され た構造から、 各半導体発光素子が画素を構成する画像形成装置や照明装 置を構成することができる。
また、 この発明の半導体発光素子の製造方法は、 基板上に積層した第 1成長層上に開口部を有するマスク層を形成し、 該マスク層の開口部か ら第 2成長層を選択的に形成し、 上記第 2成長層の結晶面に平行な面内 に延在されかつ上記開口部の周囲のマスク層上まで延在されるように第 1導電型クラッド層、 活性層、 および第 2導電型クラッド層を形成する ことを特徴とする。
第 2成長層の結晶面に平行な面内に延在する第 1導電型クラッド層、 活性層、 および第 2導電型クラッド層を開口部の周囲のマスク層上まで 延在させることで、 第 1導電型クラッド層、 活性層、 および第 2導電型 クラッド層からなる部分と基板や第 1成長層との間にマスク層が存在す ることになり、 開口部の周囲のマスク層の部分では段差が緩和されて、 次に形成される電極等を微細加工する場合の精度を高くすることができ る。 また、 第 2成長層を選択成長させることで、 基板の主面に対して傾 斜した傾斜結晶面を容易に形成することができ、 基板からの貫通転位を 押さえて、 エッチングなどの工程増加を招かず良好な結晶を得ることが できる。
本願発明の 5番目の半導体発光素子は、 第 1導電層と第 2導電層に挟 まれ、 選択成長により成長基板の主面に平行でなく延在される活性層を 有し、 上記活性層の面積は上記成長基板上の上記選択成長の際に用いた 窓領域の面積より大きくされ、 若しくは上記選択成長により結晶成長し た結晶成長層を上記成長基板の法線方向に投影した場合の写像面積より も大きくされることを特徴とする。
また、 この発明において、 活性層の面積は、 上記選択成長により結晶 成長した結晶成長層を上記成長基板の法線方向に投影した場合の写像面 積と少なくとも片側の上記導電層とその電極が接する面積の和よりも大 きくもしくは同等とすることができる。
活性層は第 1導電層と第 2導電層に挟まれ、 これら第 1導電層と第 2 導電層を介して電流が注入されて発光する。 そして、 このように活性層 の面積を成長基板上の選択成長の際に用いた窓領域の面積より大きくし 、 あるいは選択成長した成長層の写像面積よりも大きくすることで、 活 性層に注入される電流の局所的な電流密度を下げることができる。 また 、 活性層の面積は上記写像面積に電極の面積を加えたものよりも更に大 きなサイズとすることも可能である。 活性層の面積を大きくすることで 活性層に注入すべき電流密度を下げることができる。 図面の簡単な説明
第 1図は、 半導体発光素子の構造例を示す断面図、 第 2図は、 半導体 発光素子の他の構造例を示す断面図、 第 3図は、 この発明の実施例 1の 半導体発光素子の製造工程におけるマスク形成工程を示す図であって、 製造工程断面図 （A ) と製造工程斜視図 （B ) 、 第 4図は、 この発明の 実施例 1の半導体発光素子の製造工程におけるシリコンドープの G a N 層の形成工程を示す図であって、 製造工程断面図 （A ) と製造工程斜視 図 （B ) 、 第 5図は、 この発明の実施例 1の半導体発光素子の製造工程 における結晶成長用の窓開け工程を示す図であって、 製造工程断面図
(A) と製造工程斜視図 （B) 、 第 6図は、 この発明の実施例 1の半導 体発光素子の製造工程における活性層等の形成工程を示す図であって、 製造工程断面図 （A) と製造工程斜視図 （B) 、 第 7図は、 この発明の 実施例 1の半導体発光素子の製造工程における電極形成工程を示す図で あって、 製造工程断面図 （A) と製造工程斜視図 （B) 、 第 8図は、 こ の発明の実施例 1の半導体発光素子の製造工程における素子の分離のェ 程を示す図であって、 製造工程断面図 （A) と製造工程斜視図 （B) 、 第 9図は、 この発明の実施例 1の半導体発光素子の構造を示す断面図、 第 1 0図は、 この発明の実施例 2の半導体発光素子の製造工程における マスク形成工程を示す図であって、 製造工程断面図 （A) と製造工程斜 視図 （B) 、 第 1 1図は、 この発明の実施例 2の半導体発光素子の製造 工程における選択除去工程を示す図であって、 製造工程断面図 （A) と 製造工程斜視図 （B) 、 第 1 2図は、 この発明の実施例 2の半導体発光 素子の製造工程における結晶層の形成工程を示す図であって、 製造工程 断面図 （A) と製造工程斜視図 （B) 、 第 1 3図は、 この発明の実施例 2の半導体発光素子の製造工程における活性層の形成工程を示す図であ つて、 製造工程断面図 （A) と製造工程斜視図 （B) 、 第 14図は、 こ の発明の実施例 2の半導体発光素子の製造工程における電極の形成工程 を示す図であって、 製造工程断面図 （A) と製造工程斜視図 （B) 、 第 1 5図は、 この発明の実施例 2の半導体発光素子の製造工程における素 子の分離の工程を示す図であって、 製造工程断面図 （A) と製造工程斜 視図 （B) 、 第 1 6図は、 この発明の実施例 2の半導体発光素子の断面 図、 第 1 7図は、 この発明の実施例 2の半導体発光素子の素子の分離の 工程おける変形例を示す図であって、 製造工程断面図 （A) と製造工程 斜視図 （B) 、 第 1 8図は、 この発明の実施例 3の半導体発光素子の製 造工程におけるマスク形成工程を示す図であって、 製造工程断面図
(A) と製造工程斜視図 （B) 、 第 1 9図は、 この発明の実施例 3の半 導体発光素子の製造工程における結晶層の形成工程を示す図であって、 製造工程断面図 （A) と製造工程斜視図 （B) 、 第 2 0図は、 この発明 の実施例 3の半導体発光素子の製造工程における活性層の形成工程を示 す図であって、 製造工程断面図 （A) と製造工程斜視図 （B) 、 第 2 1 図は、 この発明の実施例 3の半導体発光素子の製造工程における電極の 形成工程を示す図であって、 製造工程断面図 （A) と製造工程斜視図
(B) 、 第 2 2図は、 この発明の実施例 3の半導体発光素子の製造工程 における素子の分離工程を示す図であって、 製造工程断面図 （A) と製 造工程斜視図 （B) 、 第 2 3図は、 この発明の実施例 3の半導体発光素 子の断面図、 第 24図は、 この発明の実施例 4の半導体発光素子の製造 工程におけるマスク形成工程を示す図であって、 製造工程断面図 （A) と製造工程斜視図 （B) 、 第 2 5図は、 この発明の実施例 4の半導体発 光素子の製造工程における結晶層の形成工程を示す図であって、 製造ェ 程断面図 （A) と製造工程斜視図 （B) 、 第 2 6図は、 この発明の実施 例 4の半導体発光素子の製造工程における活性層の形成工程を示す図で あって、 製造工程断面図 （A) と製造工程斜視図 （B) 、 第 2 7図は、 この発明の実施例 4の半導体発光素子の製造工程における電極の形成ェ 程を示す図であって、 製造工程断面図 （A) と製造工程斜視図 （B) 、 第 2 8図は、 この発明の実施例 4の半導体発光素子の製造工程における 素子の分離工程を示す図であって、 製造工程断面図 （A) と製造工程斜 視図 （B) 、 第 2 9図は、 この発明の実施例 4の半導体発光素子の断面 図、 第 30図は、 この発明の実施例 5の半導体発光素子の製造工程にお ける電極の形成工程を示す図であって、 製造工程断面図 （A) と製造ェ 程斜視図 （B) 、 第 3 1図は、 この発明の実施例 5の半導体発光素子の 製造工程における素子の分離工程を示す図であって、 製造工程断面図
(A ) と製造工程斜視図 （B ) 、 第 3 2図は、 この発明の実施例 5の半 導体発光素子の断面図、 第 3 3図は、 この発明の実施例 6の半導体発光 素子の製造工程における P電極の形成工程を示す図であって、 製造工程 断面図 （A ) と製造工程斜視図 （B ) 、 第 3 4図は、 この発明の実施例 6の半導体発光素子の製造工程における素子の分離工程を示す図であつ て、 製造工程断面図 （A ) と製造工程斜視図 （B ) 、 第 3 5図は、 この 発明の実施例 6の半導体発光素子の製造工程における n電極の形成工程 を示す図であって、 製造工程断面図 （A ) と製造工程斜視図 （B ) 、 第 3 6図は、 n電極の他の形成工程を示す図であり、 第 3 6図 Aはレーザ アブレーション工程を示す概略断面図、 第 3 6図 Bは R I E工程を示す 概略断面図、 第 3 6図 Cは n電極形成工程を示す概略断面図、 第 3 7図 は、 この発明の実施例 6の半導体発光素子の断面図、 第 3 8図は、 この 発明の実施例 6の半導体発光素子の他の構造の裏面斜視図、 第 3 9図は、 この発明の実施例 6の半導体発光素子の変形例の製造工程における透明 電極の形成工程を示す図.であって、 製造工程断面図 （A ) と製造工程斜 視図 （B ) 、 第 4 0図は、 この発明の実施例 6の半導体発光素子の変形 例の断面図、 第 4 1図は、 この発明の実施例 7の半導体発光素子の製造 工程におけるマスク形成工程を示す図であって、 製造工程断面図 （A ) と製造工程斜視図 （B ) 、 第 4 2図は、 この発明の実施例 7の半導体発 光素子の製造工程における活性層の形成工程を示す図であって、 製造ェ 程断面図 （A ) と製造工程斜視図 （B ) 、 第 4 3図は、 この発明の実施 例 7の半導体発光素子の製造工程における電極の形成工程を示す図であ つて、 製造工程断面図 （A ) と製造工程斜視図 （B ) 、 第 4 4図は、 こ の発明の実施例 7の半導体発光素子の断面図、 第 4 5図は、 この発明の 実施例 8の半導体発光素子の製造工程におけるマスク形成工程を示す図 であって、 製造工程断面図 （A ) と製造工程斜視図 （B ) 、 第 4 6図は, この発明の実施例 8の半導体発光素子の製造工程における結晶層の形成 工程を示す図であって、 製造工程断面図 （A ) と製造工程斜視図 （B ) ， 第 4 7図は、 この発明の実施例 8の半導体発光素子の製造工程における 活性層の形成工程を示す図であって、 製造工程断面図 （A ) と製造工程 斜視図 （B ) 、 第 4 8図は、 この発明の実施例 8の半導体発光素子の製 造工程における電極の形成工程を示す図であって、 製造工程断面図 ( A ) と製造工程斜視図 （B ) 、 第 4 9図は、 この発明の実施例 8の半 導体発光素子の製造工程における素子の分離工程を示す図であって、 製 造工程断面図 （A ) と製造工程斜視図 （B ) 、 第 5 0図は、 この発明の 実施例 8の半導体発光素子の断面図、 第 5 1図は、 この発明の実施例 8 の半導体発光素子の変形例の製造工程における電極形成工程を示す図で あって、 製造工程断面図 （A ) と製造工程斜視図 （B ) 、 第 5 2図は、 この発明の実施例 8の半導体発光素子の変形例の断面図、 第 5 3図は、 この発明の実施例 9の半導体発光素子の製造工程における電極形成工程 を示す図であって、 製造工程断面図 （A ) と製造工程斜視図 （B ) 、 第 5 4図は、 この発明の実施例 1 0の半導体発光素子を用いた装置の部分 斜視図、 第 5 5図は、 この発明の実施例 1 1の半導体発光素子の構造を 示す断面図、 第 5 6図は、 この発明の実施例 1 1の半導体発光素子につ いての窓領域の面積 W 1を示すための素子断 図、 第 5 7図は、 この発 明の実施例 1 1の半導体発光素子についての結晶成長層の写像面積 W 2 を示すための素子断面図、 第 5 8図は、 この発明の実施例 1 2のストラ イブ状の結晶成長層を形成した半導体発光素子の構造を示す斜視図、 第 5 9図は、 この発明の実施例 1 3の長方台状の結晶成長層を形成した半 導体発光素子の構造を示す斜視図、 第 6 0図は、 この発明の実施例 1 4 の四角錐台状の結晶成長層を形成した半導体発光素子の構造を示す斜視 図、 第 6 1図は、 この発明の実施例 1 5の六角錐状の結晶成長層を形成 した半導体発光素子の構造を示す斜視図、 第 6 2図は、 この発明の実施 例 1 6の六角錐台状の結晶成長層を形成した半導体発光素子の構造を示 す斜視図、 第 6 3図は、 この発明の実施例 1 7の半導体発光素子の製造 工程における下地成長層の形成工程を示す製造工程斜視図、 第 6 4図は， この発明の実施例 1 7の半導体発光素子の製造工程における窓領域の形 成工程を示す製造工程斜視図、 第 6 5図は、 この発明の実施例 1 7の半 導体発光素子の製造工程における結晶成長層の形成工程を示す製造工程 斜視図、 第 6 6図は、 この発明の実施例 1 7の半導体発光素子の製造ェ 程における第 2導電層の形成工程を示す製造工程斜視図、 第 6 7図は、 この発明の実施例 1 7の半導体発光素子の製造工程におけるコンタクト 領域の形成工程を示す製造工程斜視図、 第 6 8図は、 この発明の実施例 1 7の半導体発光素子の製造工程における電極の形成工程を示す製造ェ 程斜視図、 第 6 9図は、 この発明の実施例 1 8の半導体発光素子の断面 図、 第 7 0図は、 この発明の実施例 1 9の半導体発光素子の構造を示す 断面図、 第 7 1図は、 この発明の実施例 1 9の半導体発光素子について の要部断面図、 第 7 2図は、 この発明の実施例の半導体発光素子につい ての計算の基礎になる結晶成長層のモデルを示す斜視図、 第 7 3図は、 この発明の実施例の半導体発光素子についての計算における角度依存性 を計算するためのモデルを示す図、 第 7 4図は、 上記計算の結果として の光取り出し効率の角度依存性を示す図、 第 7 5図は、 この発明の実施 例の半導体発光素子についての計算における高さ依存性を計算するため のモデルを示す図、 第 7 6図は、 上記計算の結果としての光取り出し効 率の高さ依存性を示す図、 第 7 7図は、 この発明の実施例 2 0のストラ イブ状の結晶成長層を形成した半導体発光素子の構造を示す斜視図、 第 7 8図は、 この発明の実施例 2 1の長方台状の結晶成長層を形成した半 導体発光素子の構造を示す斜視図、 第 7 9図は、 この発明の実施例 2 2 の四角錐台状の結晶成長層を形成した半導体発光素子の構造を示す斜視 図、 第 8 0図は、 この発明の実施例 2 3の六角錐状の結晶成長層を形成 した半導体発光素子の構造を示す斜視図、 第 8 1図は、 この発明の実施 例 2 4の六角錐台状の結晶成長層を形成した半導体発光素子の構造を示 す斜視図、 第 8 2図は、 この発明の実施例 2 5の六角錐状の結晶成長層 と四角錐台状の結晶成長層を形成した半導体発光素子の構造を示す斜視 図、 第 8 3図は、 この発明の実施例 2 5の半導体発光素子の製造工程に おける下地成長層の形成工程を示す製造工程斜視図、 第 8 4図は、 この 発明の実施例 2 5の半導体発光素子の製造工程における窓領域の形成ェ 程を示す製造工程斜視図、 第 8 5図は、 この発明の実施例 2 5の半導体 発光素子の製造工程における結晶成長層の形成工程を示す製造工程斜視 図、 第 8 6図は、 この発明の実施例 2 5の半導体発光素子の製造工程に おける第 2導電層の形成工程を示す製造工程斜視図、 第 8 7図は、 この 発明の実施例 2 5の半導体発光素子の製造工程におけるコンタクト領域 の形成工程を示す製造工程斜視図、 第 8 8図は、 この発明の実施例 2 5 の半導体発光素子の製造工程における電極の形成工程を示す製造工程斜 視図である。 第 8 9図は、 この発明の実施例 2 6の半導体発光素子の断 面図である。 発明を実施するための最良の形態
以下において、 この発明を適用した半導体発光素子について図面を参 照しながら詳細に説明する。
[半導体発光素子 1 ]
この発明の 1番目の半導体発光素子は、 基板上に該基板の主面に対し て傾斜した傾斜結晶面を有する結晶層を形成し、 上記傾斜結晶面に平行 な面内に延在する第 1導電型層、 活性層、 および第 2導電型層を上記結 晶層に形成してなることを特徴とする。
この発明に用いられる基板は、 基板の主面に対して傾斜した傾斜結晶 面を有する結晶層を形成し得るものであれば特に限定されず、 種々のも のを使用できる。 例示すると、 基板として用いることができるのは、 サ ファイア （A 12〇3、 A面、 R面、 C面を含む。 ） S i C (6 H、 4 H 、 3 Cを含む。 ） G aN、 S i、 Z n S、 Z nO、 A 1 N、 L i MgO 、 G aA s、 MgA l 204、 I n A 1 G a Nなどからなる基板であり、 好ましくはこれらの材料からなる六方晶系基棂または立方晶系基板であ り、 より好ましくは六方晶系基板である。 例えば、 サファイア基板を用 いる場合では、 窒化ガリウム （G aN) 系化合物半導体の材料を成長さ せる場合に多く利用されている C面を主面としたサファイア基板を用い ることができる。 この場合の基板主面としての C面は、 5ないし 6度の 範囲で傾いた面方位を含むものである。 基板自体は製品としての発光素 子には含まれない構造も可能であり、 製造の途中で素子部分を保持させ るために使用され、 完成前に取り外しされる構造であっても良い。
この基板上に形成される結晶層は基板の主面に対して傾斜した傾斜結 晶面を有している。 この結晶層は後述の基板の主面に対して傾斜した傾 斜結晶面に平行な面に第 1導電型層、 活性層、 および第 2導電型層から なる発光領域を形成可能な材料層であれば良く、 特に限定されるもので はないが、 その中でもウルッ鉱型の結晶構造を有することが好ましい。 このような結晶層としては、 例えば I I I族系化合物半導体や B e Mg Z n C d S系化合物半導体、 B e Mg Z n C d O系化合物半導体を用い ることができ、 更には窒化ガリウム （G aN) 系化合物半導体、 窒化ァ ルミニゥム （A 1 N) 系化合物半導体、 窒化インジウム （ I nN) 系化 合物半導体、 窒化インジウムガリウム （ I n G aN) 系化合物半導体、 窒化アルミニウムガリウム （A l G aN) 系化合物半導体を好ましくは 形成することができ、 特に窒化ガリゥム系化合物半導体などの窒化物半 導体が好ましい。 なお、 この発明において、 I n G aN、 A l G aN, G a Nなどは必ずしも、 3元混晶のみ、 2元混晶のみの窒化物半導体を 指すのではなく、 例えば I n G a Nでは、 I n G a Nの作用を変化させ ない範囲での微量の A 1、 その他の不純物を含んでいてもこの発明の範 囲であることはいうまでもない。 また、 S面や （ 1 1一 2 2) 面に実質 的に等価な面とは、 S面や （ 1 1一 2 2) 面に対してそれぞれ 5ないし 6度の範囲で傾いた面方位を含むものである。
この結晶層の成長方法としては、 種々の気相成長法を挙げることがで き、 例えば有機金属化合物気相成長法 （MOCVD (MOVP E) 法） や分子線エピタキシー法 （MB E法） などの気相成長法や、 ハイドライ ド気相成長法 （HVPE法） などを用いることができる。 その中でも M OCVD法によると、 迅速に結晶性の良いものが得られる。 MOCVD 法では、 G aソースとして TMG (トリメチルガリウム） 、 TEG (ト リエチルガリウム） 、 A 1ソースとしては TMA (トリメチルアルミ二 ゥム） 、 TEA (トリェチルアルミニウム） 、 I nソースとしては、 T M l (トリメチルインジウム） 、 TE I (トリェチルインジウム） など のアルキル金属化合物が多く使用され、 窒素源としてはアンモニア、 ヒ ドラジンなどのガスが使用される。 また、 不純物ソースとしては S iで あればシランガス、 G eであればゲルマンガス、 Mgであれば C p 2M g (シクロペンタジェニルマグネシウム） 、 ∑ 11でぁれば0£ 2 (ジェ チルジンク） などのガスが使用される。 一般的な M〇 V P E法では、 こ れらのガスを例えば 60 0 °C以上に加熱された基板の表面に供給して、 ガスを分解することにより、 I n A 1 G aN系化合物半導体をェピタキ シャル成長させることができる。 結晶層を形成する前に、 下地成長層を基板上に形成することが好まし レ この下地成長層は例えば窒化ガリゥム層ゃ窒化アルミニウム層から なり、 下地成長層は低温パッファ層と高温バッファ層との組合せあるい はバッファ層と結晶種として機能する結晶種層との組合せからなる構造 であっても良い。 この下地成長層も結晶層と同様に、 種々の気相成長法 で形成することができ、 例えば有機金属化合物気相成長法 （M O V P E 法） や分子線エピタキシー法 （M B E法） 、 ハイドライド気相成長法 （ H V P E法） などの気相成長法を用いることができる。 結晶層の成長を 低温バッファ層から始める マスク上にポリ結晶が析出しやすくなつて 、 それが問題となる。 そこで、 結晶種層を含んでからその上に基板と異 なる面を成長することで、 さらに結晶性のよい結晶が成長できる。 また 、 選択成長を用いて結晶成長を行うには結晶種層がないとバッファ層か ら形成する必要があるが、 もしバッファ層から選択成長を行うと成長の 阻害された成長しなくても良い部分に成長が起こりやすくなる。 したが つて、 結晶種層を用いることで、 成長が必要な領域に選択性良く結晶を 成長させることができることになる。 バッファ層は基板と窒化物半導体 の格子不整合を緩和するという目的もある。 したがって、 窒化物半導体 と格子定数の近い基板、 格子定数が一致した基板を用いる場合にはバッ ファ層が形成されない場合もある。 例えば、 S i C上には A 1 Nを低温 にしないでバッファ層をつけることもあり、 S i基板上にはA l N、 G a Nをやはり低温にしないでバッファ層として成長することもあり、 そ れでも良質の G a Nを形成できる。 また、 バッファ層を特に設けない構 造であっても良く、 G a N基板を使用しても良い。
そして、 この発明においては、 基板の主面に対して傾斜した傾斜結晶 面を形成するために、 選択成長法を用いることができる。 基板の主面に 対して傾斜した傾斜結晶面は、 その基板主面の選択にも依存するが、 ゥ ルツ鉱型の （0 0 0 1 ) 面 [C面]を基板主面とした場合では、 （ 1一 1 00) 面 [M面]、 （ 1一 1 0 1) 面 [S面]、 (1 1 - 2 0) 面 [A面]、 (1一 1 0 2) 面 [R面]、 （ 1— 1 2 3) 面 [N面]、 （ 1 1— 2 2) 面 およびこれらに等価な結晶面のうちから選ばれた傾斜結晶面を挙げるこ とができ、 特に S面や （ 1 1一 22) 面およびでこれらに等価な結晶面 で用いることが好ましい。 これらに等価な結晶面とは前述のように、 5 ないし 6度の範囲で傾いた面方位を含むものである。 特に S面は C +面 の上に選択成長した際に見られる安定面であり、 比較的得やすい面であ つて六方晶系の面指数では （ 1— 1 0 1) である。 C面に C+面と C_ 面が存在するのと同様に、 S面については S +面と S—面が存在するが 、 本明細書においては、 特に断らない場合は、 C+面 G aN上に S +面 を成長しており、 これを S面として説明している。 なお、 S面について は S +面が安定面である。 また C+面の面指数は （0 0 0 1 ) である。 この S面については、 前述のように窒化ガリゥム系化合物半導体で結晶 層を構成した場合には、 S面上、 G aから Nへのポンド数が 2または 3 と C面の次に多くなる。 ここで C—面は C+面の上には事実上得ること ができないので、 S面でのポンド数は最も多いものとなる。 例えば、 C 面を主面に有するサファイア基板に窒化物を成長した場合、 一般にウル ッ鉱型の窒化物の表面は C+面になるが、 選択成長を利用することで S 面を形成することができ、 C面に平行な面では脱離しやすい傾向をもつ Nのボンドが G aから一本のポンドで結合しているのに対し、 傾いた S 面では少なくとも一本以上のポンドで結合することになる。 したがって 、 実効的に V/ I I I比が上昇することになり、 積層構造の結晶性の向 上に有利である。 また、 基板と異なる方位に成長すると基板から上に伸 びた転位が曲がることもあり、 欠陥の低減にも有利となる。
この発明の半導体発光素子においては、 結晶層は基板の主面に対して 傾斜した傾斜結晶面を有する構造を有しているが、 特に、 結晶層は S面 または該 S面に実質的に等価な面が略六角錐形状の斜面をそれぞれ構成 する構造であっても良く、 あるいは、 S面または該 S面に実質的に等価 な面が略六角錐台形状の斜面をそれぞれ構成するともに C面または該 C 面に実質的に等価な面が上記略六角錐台形状の上平面部を構成する構造 、 所謂略六角錐台形状であっても良い。 これら略六角錐形状や略六角錐 台形状は、 正確に六角錐であることを必要とせず、 その中の幾つかの面 が消失したようなものも含む。 好適な一例においては傾斜結晶面は六面 でほぼ対称 なるように配設される。 ほぼ対称とは、 完全に対称形状に なっている場合の他、 多少対称形状よりずれている場合も含む。 また、 結晶層の結晶面間の稜線は必ずしも直線でなくとも良い。 また、 略六角 錐形状や略六角錐台形状は直線状に延在された形状であっても良い。 具体的な選択成長法としては、 そのような選択成長は下地成長層の一 部を選択的に除去することを利用して行われたり、 あるいは、 選択的に 上記下地成長層上にまたは上記下地成長層形成前に形成されたマスク層 の開口された部分を利用して行われたりする。 例えば、 上記下地成長層 がバッファ層と結晶種層とからなる場合、 バッファ層上の結晶種層を点 在する 1 0 m径程度の小領域に細分化し、 それぞれの部分からの結晶 成長によって S面等を有する結晶層を形成することが可能である。 例え ば、 細分化された結晶種層は、 発光素子として分離するためのマ一ジン を見込んで離間するように配列することができ、 個々の小領域としては 、 帯状、 格子状、 円形状、 正方形状、 六角形状、 三角形状、 矩形状、 菱 形およびこれらの変形形状などの形状にすることができる。 下地成長層 の上にマスク層を形成し、 そのマスク層を選択的に開口して窓領域を形 成することでも、 選択成長が可能である。 マスク層は例えば酸化シリコ ン層あるいは窒化シリコン層によって構成することができる。 前述のよ うな略六角錐台形状や略六角錐形状が直線状に延在された形状である場 合、 一方向を長手方向とするような角錐台や角錐形状はマスク層の窓領 域を帯状にしたり、 結晶種層を帯状にしたりすることで可能である。 選択成長を用いマスク層の窓領域を 1 0 m程度の円形 （あるいは辺 が 1 一 1 0 0方向の六角形、 または辺が 1 1 一 2 0方向の六角形など） にすることでその約 2倍程度の選択成長領域まで簡単に作製できる。 ま た S面が基板と異なる方向であれば転位を曲げる効果、 および転位を遮 蔽する効果があるために、 転位密度の低減にも役立つ。
この発明者らの行った実験において、 カソ一ドルミネッセンスを用い て成長した六角錐台形状を観測してみると、 S面の結晶は良質であり C +面に比較して発光効率が高くなつていることが示されている。 特に I n G a N活性層の成長温度は 7 0 0〜 8 0 0 °Cであるため、 アンモニア の分解効率が低く、 より N種が必要とされる。 また A F Mで表面を見た ところステップが揃って I n G a N取り込みに適した面が観測された。 さらにその上、 M gドープ層の成長表面は一般に A F Mレベルでの表面 状態が悪いが、 S面の成長によりこの M gドープ層も良い表面状態で成 長し、 しかもドーピング条件がかなり異なることがわかっている。 また 、 顕微フォトルミネッセンスマッピングを行うと、 0 . 5〜 1 μ πι程度 の分解能で測定することができるが、 C +面の上に成長した通常の方法 では、 1 mピッチ程度のむらが存在し、 選択成長で S面を得た試料に ついては均一な結果が得られた。 また、 S E Mで見た斜面の平坦性も C +面より滑らかになっている。
また、 選択成長マスクを用いて選択成長する場合であって、 選択マス ク開口部の上だけに成長する際には横方向成長が存在しないため、 マイ クロチャネルエピタキシーを用いて横方向成長させ窓領域より拡大した 形状にすることが可能である。 このようなマイクロチャネルェピタキシ —を用いて横方向成長をした方が貫通転位を避けやすくなり、 転位が減 ることがわかっている。 またこのような横方向成長により発光領域も増 大し、 さらに電流の均一化、 電流集中の回避、 および電流密度の低減を 図ることができる。
この発明の半導体発光素子は、 基板の主面に対して傾斜した傾斜結晶 面に平行な面内に延在する第 1導電型層、 活性層、 および第 2導電型層 を結晶層に形成する。 第 1導電型は p型または n型のクラッド層であり 、 第 2導電型はその反対の導電型である。 例えば S面を構成する結晶層 をシリコンドープの窒化ガリゥム系化合物半導体層によって構成した場 合では、 n型クラッド層をシリコンドープの窒化ガリウム系化合物半導 体層によって構成し、 その上に I n G a N層を活性層として形成し、 さ らにその上に P型クラッド層としてマグネシウムドープの窆化ガリゥム 系化合物半導体層を形成してダブルへテロ構造をとることができる。 活 性層である I n G a N層を A 1 G a N層で挟む構造とすることも可能で ある。 また、 活性層は単一のバルク活性層で構成することも可能である が、 単一量子井戸 （S Q W) 構造、 二重量子井戸 （D QW) 構造、 多重 量子井戸 （M Q W) 構造などの量子井戸構造を形成したものであっても 良い。 量子井戸構造には必要に応じて量子井戸の分離のために障壁層が 併用される。 活性層を I n G a N層とした場合には、 特に製造工程上も 製造し易い構造となり、 素子の発光特性を良くすることができる。 さら にこの I n G a N層は、 窒素原子の脱離しにくい構造である S面の上で の成長では特に結晶化しやすくしかも結晶性も良くなり、 発光効率を上 げることができる。 なお、 窒化物半導体はノンド一プでも結晶中にでき る窒素空孔のために n型となる性質があるが、 通常 S i 、 G e、 S eな どのドナー不純物を結晶成長中にド一プすることで、 キャリア濃度の好 • ましい n型とすることができる。 また、 窒化物半導体を p型とするには 、 結晶中に M g、 Z n、 C、 B e、 C a、 B aなどのァクセプ夕一不純 物をド一プすることによって得られるが、 高キヤリァ濃度の p層を得る ためには、 ァクセプタ一不純物のドープ後、 窒素、 アルゴンなどの不活 性ガス雰囲気で 4 0 0 °C以上でアニーリングを行うことが好ましく、 電 子線照射などにより活¾化する方法もあり、 マイクロ波照射、 光照射な どで活性化する方法もある。 これら第 1導電型層、 活性層、 および第 2導電型層は基板の主面に対 して傾斜した傾斜結晶面に平行な面内に延在されるが、 このような面内 への延在は傾斜結晶面が形成されているところで続けて結晶成長させれ ば容易に行うことができる。 結晶層が略六角錐形状や略六角錐台形状と なり、 各傾斜結晶面が S面等とされる場合では、 第 1導電型層、 活性層 、 および第 2導電型層からなる発光領域を全部または一部の S面上に形 成することができる。 略六角錐台形状の場合には、 基板主面に平行な上 面上にも第 1導電型層、 活性層、 および第 2導電型層を形成できる。 傾 斜した S面を利用して発光させることで、 平行平板では多重反射により 光が減衰していくが、 傾いた面があると光は多重反射の影響を免れて半 導体の外にでることができるという利点がある。 第 1導電型層すなわち クラッド層は S面を構成する結晶層と同じ材料で同じ導電型とすること ができ、 S面を構成する結晶層を形成した後、 連続的に濃度を調整しな がら形成することもでき、 また他の例として、 S面の構成する結晶層の 一部が第 1導電型層として機能する構造であっても良い。 また、 基板に 対して面が垂直でない方が光取出しが改善されることになる。
この発明の半導体発光素子では、 傾斜した傾斜結晶面の結晶性の良さ を利用して、 発光効率を高めることができる。 特に、 結晶性が良い S面 にのみ電流を注入すると、 S面は I nの取り込みもよく結晶性も良いの で発光効率を高くすることができる。 また、 活性層の実質的な S面に平 行な面内に延在する面積は該活性層を基板または上記下地成長層の主面 に投影した場合の面積より大きいものとすることができる。 このように 活性層の面積を大きなものとすることで、 素子の発光する面積が大きく なり、 それだけで電流密度を低減することができる。 また、 活性層の面 積を大きくとることで、 輝度飽和の低減に役立ち、 これにより発光効率 を上げることができる。
六角錐形状の結晶層を考えた場合、 S面の特に頂点近く部分がステツ プの状態が悪くなり、 頂点部は発光効率が低くなつている。 これは六角 錐形状の素子では、 それぞれの面のほぼ中心部分を中心に頂点側、 側辺 左側、 側辺右側、 底面側に 4箇所に区分され、 特に頂点側部分は最もス テツプの状態が波打っていて、 頂上付近になると異常成長が起こりやす くなつているためである。 これに対して、 側辺側の二箇所はどちらもス テツプがほぼ直線状でしかもステップが密集しており極めて良好な成長 状態になっており、 また、 底面に近い部分はやや波打つステップである が、 頂点側ほどの異常成長は起こっていない。 そこでこの発明の半導体 発光素子では、 活性層への電流注入は頂点近傍側で周囲側よりも低密度 となるように制御することが可能である。 このような頂点近傍側で低密 度の電流を流すためには、 電極を斜面の側部には形成するが、 頂点部分 では電極を形成しないような構造としたり、 あるいは頂点部分に電極形 成前に電流ブロック領域を形成する構造とすることができる。
結晶層と第 2導電型層には、 それぞれ電極が形成される。 接触抵抗を 下げるために、 コンタクト層を形成し、 その後で電極をコンタクト層上 に形成しても良い。 これらの電極を蒸着法により形成する場合、 P電極 、 n電極が結晶層とマスクの下に形成された結晶種層との双方について しまうと短絡してしまうことがあり、 それぞれ精度よく蒸着することが 必要となる。
この発明の半導体発光素子は複数個を並べて画像表示装置や照明装置 を構成することが可能である。 各素子を 3原色分揃え、 走査可能に配列 することで、 S面を利用して電極面積を抑えることができるため、 少な い面積でディスプレイとして利用できる。
[半導体発光素子 2 ]
この発明の半導体発光素子は、 基板上に該基板の主面に対して傾斜し た S面または該 S面に実質的に等価な面を有する結晶層を形成し、 該 S 面または該 S面に実質的に等価な面に平行な面内に延在する第 1導電型 層、 活性層、 および第 2導電型層を上記結晶層に形成してなることを特 徴とする。 ここで、 用いられる基板は、 後述の S面またはその S面に等 価な面を有する結晶層を形成し得るものであれば特に限定されず、 種々 のものを使用でき、 先の半導体発光素子 1において例示したものと同様 のものを用いることができる。
この基板上に形成される結晶層は基板の主面に対して傾斜した S面ま たは該 S面に実質的に等価な面を有している。 この結晶層は後述の S面 または該 S面に実質的に等価な面に平行な面に第 1導電型層、 活性層、 および第 2導電型層からなる発光領域を形成可能な材料層であれば良く 、 やはり先の半導体発光素子 1において例示したものと同様のものを用 いることができる。 結晶層の成長方法、 結晶層を成長する際に形成する 下地成長層も先の半導体発光素子 1と同様である。 なお、 S面に実質的 に等価な面とは、 S面に対して 5ないし 6度の範囲で傾いた面方位を含 むものである。
そして、 この発明においては、 S面または S面に実質的に等価な面を 形成するために、 選択成長法を用いることができる。 S面は C +面の上 に選択成長した際に見られる安定面であり、 比較的得やすい面であって 六方晶系の面指数では （ 1— 1 0 1 ) である。 C面に C +面と C—面が 存在するのと同様に、 S面については S +面と S —面が存在するが、 本 例においても、 特に断らない場合は、 C +面 G a N上に S +面を成長し ており、 これを S面として説明している。
この発明の半導体発光素子においては、 結晶層は少なくとも S面また は S面に実質的に等価な面を有する構造を有しているが、 特に、 結晶層 は S面または該 S面に実質的に等価な面が略六角錐形状の斜面をそれぞ れ構成する構造であっても良く、 あるいは、 S面または該 S面に実質的 に等価な面が略六角錐台形状の斜面をそれぞれ構成するともに C面また は該 C面に実質的に等価な面が上記略六角錐台形状の上平面部を構成す る構造、 所謂略六角錐台形状であっても良い。 これら略六角錐形状や略 六角錐台形状は、 正確に六角錐であることを必要とせず、 その中の幾つ かの面が消失したようなものも含む。 また、 結晶層の結晶面間の稜線は 必ずしも直線でなくとも良い。 また、 略六角錐形状や略六角錐台形状は 直線状に延在された形状であっても良い。 具体的な選択成長法は、 先の 半導体発光素子 1の場合と同様である。
この発明の半導体発光素子は、 S面または該 S面に実質的に等価な面 に平行な面内に延在する第 1導電型層、 活性層、 および第 2導電型層を 結晶層に形成する。 これら第 1導電型層、 活性層、 および第 2導電型層 については、 先の半導体発光素子 1の項において説明した通りである。 これら第 1導電型層、 活性層、 および第 2導電型層は S面または該 S. 面に実質的に等価な面に平行な面内に延在されるが、 このような面内へ の延在は S面等が形成されているところで続けて結晶成長させれば容易 に行うことができる。 結晶層が略六角錐形状や略六角錐台形状となり、 各傾斜面が S面等とされる場合では、 第 1導電型層、 活性層、 および第 2導電型層からなる発光領域を全部または一部の S面上に形成すること ができる。 略六角錐台形状の場合には、 基板主面に平行な上面上にも第
1導電型層、 活性層、 および第 2導電型層を形成できる。 傾斜した S面 を利用して発光させることで、 平行平板では多重反射により光が減衰し ていくが、 傾いた面があると光は多重反射の影響を免れて半導体の外に でることができるという利点がある。 第 1導電型層すなわちクラッド層 は S面を構成する結晶層と同じ材料で同じ導電型とすることができ、 S 面を構成する結晶層を形成した後、 連続的に濃度を調整しながら形成す ることもでき、 また他の例として、 S面の構成する結晶層の一部が第 1 導電型層として機能する構造であっても良い。
この発明の半導体発光素子では、 傾斜した S面の結晶性の良さを利用 して、 発光効率を高めることができる。 特に、 結晶性が良い S面にのみ 電流を注入すると、 S面は I nの取り込みもよく結晶性も良いので発光 効率を高くすることができる。 また、 活性層の実質的な S面に平行な面 内に延在する面積は該活性層を基板または上記下地成長層の主面に投影 した場合の面積より大きいものとすることができる。 このように活性層 の面積を大きなものとすることで、 素子の発光する面積が大きくなり、 それだけで電流密度を低減することができる。 また、 活性層の面積を大 きくとることで、 輝度飽和の低減に役立ち、 これにより発光効率を上げ ることができる。
六角錐形状の結晶層を考えた楊合、 S面の特に頂点近く部分がステツ プの状態が悪くなり、 頂点部は発光効率が低くなつている。 これは六角 錐形状の素子では、 それぞれの面のほぼ中心部分を中心に頂点側、 側辺 左側、 側辺右側、 底面側に 4箇所に区分され、 特に頂点側部分は最もス テツプの状態が波打っていて、 頂上付近になると異常成長が起こりやす くなつているためである。 これに対して、 側辺側の二箇所はどちらもス テップがほぼ直線状でしかもステツプが密集しており極めて良好な成長 状態になっており、 また、 底面に近い部分はやや波打つステップである が、 頂点側ほどの異常成長は起こっていない。 そこでこの発明の半導体 発光素子では、 活性層への電流注入は頂点近傍側で周囲側よりも低密度 となるように制御することが可能である。 このような頂点近傍側で低密 度の電流を流すためには、 電極を斜面の側部には形成するが、 頂点部分 では電極を形成しないような構造としたり、 あるいは頂点部分に電極形 成前に電流ブロック領域を形成する構造としたりすることができる。 結晶層と第 2導電型層には、 それぞれ電極が形成される。 接触抵抗を 下げるために、 コンタクト層を形成し、 その後で電極をコンタクト層上 に形成しても良い。 これらの電極を蒸着法により形成する場合、 P電極 、 n電極が結晶層とマスクの下に形成された結晶種層との双方について しまうと 0絡してしまうことがあり、 それぞれ精度よく蒸着することが 必要となる。
この発明の半導体発光素子は複数個を並べて画像表示装置や照明装置 を構成することが可能である。 各素子を 3原色分揃え、 走査可能に配列 することで、 S面を利用して電極面積を抑えることができるため、 少な い面積でディスプレイとして利用できる。
[半導体発光素子 3 ]
この発明の半導体発光素子は、 選択成長により形成され成長基板の基 板主面に対して傾斜してなる傾斜結晶面を有する結晶成長層と、 上記結 晶成長層に形成され所要の電流が注入されて光を発生させる活性層とを 有し、 上記活性層から素子外に出力される光の一部は上記傾斜結晶面に ほぼ平行に延在された反射面で反射したものであることを特徴とする。 基板や結晶層、 結晶層の選択成長方法、 第 1導電型層、 活性層、 第 2導 電型層など、 半導体発光素子の基本構成については、 先の半導体発光素 子 1と同様である。 この発明の半導体発光素子における反射面は、 その構造として特に限 定されるものではないが、 活性層で発生した光を実質的に全反射または 多少の光透過があっても有効な反射が可能な面であれば良い。 この反射 面はその少なくとも一部が傾斜結晶面にほぼ平行に延在される。 反射面 が傾斜結晶面にほぼ平行とは、 実質的に平行である場合と完全の平行な 面からすこしの傾きを有して延在している場合の両方を含む。 反射面は 単一の面とすることも可能であるが、 それぞれ活性層で発生した光を反 射する機能を有する傾斜結晶面に平行に延在される 2面以上の面であつ ても良く、 傾斜結晶面の法線方向で 3.
2重複した構造であっても良い。 この 発明の半導体発光素子では結晶面自体を反射面とすることが可能であり 、 反射面に結晶面を用いれば、 散乱成分が小さくなるため、 より効率良 く光が取り出される。 また、 結晶面を反射面とする場合には、 活性層な どの各半導体層を形成した後、 電極として金属膜を形成する構造にでき るため、 その電極が反射膜を構成する構造にすることができる。 活性層 上に形成された電極が反射膜として用いられる場合、 活性層などを傾斜 結晶層に積層する形で形成すれば、 電極も結晶成長層の形状に自己形成 的に形成でき、 エッチングなどの加工は反射膜の形成については不要と なる。
上記傾斜結晶面に平行に延在された反射面は、 その一例として 1 8 0 ° よりも小さな角度で対向する少なくとも 2面以上の反射面を有する構 造とすることができる。 これら 1 8 0 ° よりも小さな角度で対向する少 なくとも 2面以上の反射面は直接対向する 2面以上の面であっても良く 、 間に他の角度で配される反射面や結晶面を挟んで対向する面であって も良い。 例えば S面を側面とする六角錐構造の結晶成長層を形成する素 子では、 六角錐の頂点で約 6 0度前後の角度で対向することになる。 結晶成長層もしくは第 1導電層と第 2導電型層には、 それぞれ電極が 形成される。 接触抵抗を下げるために、 コンタクト層を形成し、 その後 で電極をコンタクト層上に形成しても良い。 これらの電極を蒸着法によ り形成する場合、 P電極、 n電極が結晶層とマスクの下に形成された結 晶種層との双方についてしまうと短絡してしまうことがあり、 それぞれ 精度よく蒸着することが必要となる。 この発明の基本構造を発光ダイォ —ドとするには第 1、 第 2導電層にそれぞれ電極を形成すれば良く、 ど ちらの構造に対しても、 光を取り出す方向は必要に応じて表裏どちらで も可能である。 すなわち、 透明基板であればどちらの構造であっても基 板の裏側から光を取り出すことができ、 透明電極を用いればどちらの構 造でも表側から光を取り出すことができる。
この発明の半導体発光素子の要旨の 1つは、 出力として取り出される 光の一部は選択成長によって形成された傾斜結晶面と平行に延在された 反射面で反射したものである点であり、 反射によって光取り出し効率が 向上することから、 当該半導体発光素子の高輝度化を図ることができる 。 また、 反射面の基礎となる傾斜結晶面は選択成長を利用してプロセス 上容易に形成されることから、 自己形成的に特にエッチングなどの工程 を追加しなくとも得ることができる。
この発明の半導体発光素子の要旨のさらに他の 1つは、 選択成長を利 用し、 活性層を成長基板に対して傾斜した平面上にも形成する場合には 、 活性層の面積を大きくできるという点である。 素子サイズが限定され ている場合、 素子内での活性層の有効面積が大きいほうが、 同じ輝度を 得るために必要な単位面積あたりの電流注入密度を小さくすることがで きる。 したがって、 有効面積が大きい構造の方が、 同じ輝度を得るには 信頼性が向上し、 活性層に同じ負荷をかけるのであれば輝度を向上でき る。 特に活性層の総面積と選択成長領域の成長基板に占める面積との差 が、 少なくとも片側の電極とのコンタクトに必要な面積より大きくなれ ば、 コンタクト領域によって制限された活性層領域分が補償されること になる。 したがって、 この発明の半導体発光素子を用いて、 活性層を傾 斜結晶面に形成することで、 該発光素子の素子サイズを必要なだけ小さ くしても、 構造上の負担すなわち電流が集中してしまうような事態が軽 減されることになる。
なお、 この発明の半導体発光素子は複数個を並べて画像表示装置や照 明装置を構成することが可能である。 各素子を 3原色分揃え、 走査可能 に配列することで、 S面を利用して電極面積を抑えることができるため 、 少ない面積でディスプレイとして利用できる。 ― [半導体発光素子 4 ]
この発明の半導体発光素子は、 基板上に第 1導電型の第 1成長層を形 成し、 該第 1成長層上にマスク層を形成し、 該マスク層に設けられた開 口部から第 1導電型の第 2成長層を選択成長させて形成し、 該第 2成長 層の結晶面に平行な面内に延在する第 1導電型クラッド層、 活性層、 お よび第 2導電型クラッド層の一部または全部を上記開口部の周囲のマス ク層上まで延在されるように形成してなることを特徴とする。 この発明 に用いられる基板は、 基板の主面に対して傾斜した傾斜結晶面を有する 結晶層を形成し得るものであれば特に限定されず、 先の半導体発光素子 1〜 3と同様のものを用いることができる。
この基板上に形成される成長層は後述するマスク層の下部に配される 第 1成長層と、 マスク層の開口部から成長して形成される第 2成長層と からなる。 これら第 1成長層と第 2成長層はともに第 1導電型とされ、 特に限定されるものではないが、 第 2成長層の結晶面に平行な面に第 1 導電型層、 活性層、 および第 2導電型層からなる発光領域を形成可能な 材料層であれば良い。 第 1および第 2成長層の層形成材料として、 化合 物半導体材料が使用され、 その中でもウルッ鉱型の結晶構造を有するこ とが好ましい。
このような成長層としては、 例えば I I I族系化合物半導体や B e M g Z n C d S系化合物半導体、 B eMg Z n C d〇系化合物半導体を用 いることができ、 更には窒化ガリウム （G aN) 系化合物半導体、 窒化 アルミニウム （A 1 N) 系化合物半導体、 窒化インジウム （ I nN) 系 化合物半導体、 窒化インジウムガリウム （ I n G aN) 系化合物半導体 、 窒化アルミニウムガリウム （A l G aN) 系化合物半導体などを好ま しくは形成することができ、 特に窒化ガリウム系化合物半導体などの窒 化物半導体が好ましい。 なお、 この発明において、 I n G aN、 A 1 G aN、 G aNなどは必ずしも、 3元混晶のみ、 2元混晶のみの窒化物半 導体を指すのではなく、 例えば I n G aNでは、 I n G aNの作用を変 化させない範囲での微量の A 1、 その他の不純物を含んでいてもこの発 明の範囲であることはいうまでもない。 また、 本明細書において、 窒化 物とは I I I族に B、 A l、 G a、 I n、 T aの中のいずれかひとつを 用い、 V族には主に Nを用いることを特徴とするものである。 しかしな がら、 本明細書において、 微量の A s、 Pを用いてバンドギャップを低 減した材料であっても窒化物に含められる。
この成長層の成長方法としては、 種々の気相成長法を挙げることがで き、 例えば有機金属化合物気相成長法 （MOCVD (MOVP E) 法） や分子線エピタキシー法 （MB E法） などの気相成長法や、 ハイドライ ド気相成長法 （HVP E法） などを用いることができる。 その中でも M OVPE法によると、 迅速に結晶性の良いものが得られる。 MOCVD 法では、 Gaソースとして TMG (トリメチルガリウム） 、 TEG (ト リエチルガリウム） 、 A 1ソ一スとしては TMA (トリメチルアルミ二 ゥム） 、 TEA (トリェチルアルミニウム） 、 I nソースとしては、 T M l (トリメチルインジウム） 、 TE I (トリェチルインジウム） など のアルキル金属化合物が多く使用され、 窒素源としてはアンモニア、 ヒ ドラジンなどのガスが使用される。 また、 不純物ソースとしては S iで あればシランガス、 G eであればゲルマンガス、 M gであれば C p 2 M g (シクロペン夕ジェニルマグネシウム） 、 ∑ 11でぁれば0 £ 2 (ジェ チルジンク） などのガスが使用される。 M O C V D法では、 これらのガ スを例えば 6 0 0 °C以上に加熱された基板の表面に供給して、 ガスを分 解することにより、 I n A 1 G a N系化合物半導体をェピタキシャル成 長させることができる。
上記第 1成長層は例えば窒化ガリゥム層ゃ窒化アル一ミニゥム層からな り、 第 1成長層は低温バッファ層と高温バッファ層との組合せあるいは バッファ層と結晶種として機能する結晶種層との組合せからなる構造で あっても良い。 成長層の成長を低温バッファ層から始めるとマスク上に ポリ結晶が析出しやすくなつて、 それが問題となる。 そこで、 結晶種層 を含んでからその上に基板と異なる面を成長することで、 さらに結晶性 のよい結晶が成長できる。 また、 選択成長を用いて結晶成長を行うには 結晶種層がないとバッファ層から形成する必要があるが、 もしバッファ 層から選択成長を行うと成長の阻害された成長しなくても良い部分に成 長が起こりやすくなる。 したがって、 結晶種層を用いることで、 成長が 必要な領域に選択性良く結晶を成長させることができることになる。 パ ッファ層は基板と窒化物半導体の格子不整合を緩和するという目的もあ る。 したがって、 窒化物半導体と格子定数の近い基板、 格子定数が一致 した基板を用いる場合にはバッファ層が形成されない場合もある。 例え ば、 S i C上には A 1 Nを低温にしないでバッファ層を形成することも あり、 3 1基板上には八 1 1^、 G a Nをやはり低温にしないでバッファ 層として成長することもあり、 それでも良質の G a N層が得られる。 ま た、 バッファ層については、 特に設けない構造とすることもでき、 G a N基板を使用しても良い。
そして、 この発明においては、 選択成長により第 2成長層を形成する ことから、 基板の主面に対して傾斜した傾斜面を得ることができる。 一 般に、 基板主面の選択にも依存するが、 ウルッ鉱型の （ 0 0 0 1 ) 面 [ C面]を基板主面とした場合では、 （1一 1 0 0) 面 [M面]、 ( 1 - 1 0 1) 面 [S面]、 （ 1 1— 2 0) 面 [八面]、 （ 1一 1 02.) 面 [R面]、 (1一 1 2 3) 面 [N面]、 ( 1 1 - 22) 面およびこれらに等価な結晶 面のうちから選ばれた傾斜面を形成することができ、 特に S面や （ 1 1 - 2 2) 面およびでこれらに等価な結晶面を用いることが好ましい。 こ れらに等価な結晶面とは前述のように、 5ないし 6度の範囲で傾いた面 方位を含むものである。 特に S面は C+面の上に選択成長した際に見ら れる安定面であり、 比較的得やすい面であって六方晶系の面指数では （ 1 , — 1， 0， 1) 面である。 C面に C+面と C一面が存在するのと同 様に、 S面については S +面と S—面が存在するが、 本明細書において は、 特に断らない場合は、 C+面 G aN上に S +面を成長しており、 こ れを S面として説明している。 なお、 S面については S +面が安定面で ある。
前述のように窒化ガリゥム系化合物半導体で結晶層を構成した塲合に は、 S面すなわち S +面上、 G aから Nへのポンド数が 2または 3と C 面の次に多くなる。 ここで C一面は C +面の上には事実上得ることがで きないので、 S面でのポンド数は最も多いものとなる。 例えば、 C面を 主面に有するサファイア基板に窒化物を成長した場合、 一般にウルッ鉱 型の窒化物の表面は C +面になるが、 選択成長を利用することで S面を 形成することができ、 C面に平行な面では脱離しやすい傾向をもつ Nの ポンドが G aから一本のポンドで結合しているのに対し、 傾いた S面で は少なくとも一本以上のポンドで結合することになる。 したがって、 実 効的に V / I I I比が上昇することになり、 積層構造の結晶性の向上に 有利である。 また、 基板と異なる方位に成長すると基板から上に伸びた 転位が曲がることもあり、 欠陥の低減にも有利となる。
この発明の半導体発光素子においては、 選択成長によって第 2成長層 は基板の主面に対して傾斜した構造とすることが可能であるが、 特に、 第 2成長層は S面または該 S面に実質的に等価な面が略六角錐形状の斜 面をそれぞれ構成する構造であっても良く、 あるいは、 S面または該 S 面に実質的に等価な面が略六角錐台形状の斜面をそれぞれ構成するとも に C面または該 C面に実質的に等価な ¾が上記略六角錐台形状の上平面 部を構成する構造、 所謂略六角錐台形状であっても良い。 これら略六角 錐形状や略六角錐台形状は、 正確に六角錐であることを必要とせず、 そ の中の幾つかの面が消失したようなものも含む。 また、 結晶層の結晶面 間の稜線は必ずしも直線でなくとも良い。 また、 略六角錐形状や略六角 錐台形状は直線状に延在された形状であっても良い。
具体的な選択成長法としては、 選択的に第 1成長層上に形成されたマ スク層の開口された部分を利用して行われる。 マスク層の開口部の形状 としては、 円形状、 正方形状、 六角形状、 三角形状、 矩形状、 菱形、 帯 状、 格子状およびこれらの変形形状などの形状にすることができる。 マ スク層は例えば絶縁材料からなり、 例えば酸化シリコン層あるいは窒化 シリコン層によって構成することができる。 マスク層の厚みは、 活性層 近傍や電極近傍の段差を緩和する目的で、 0 . 1ないし 5 ^ mの範囲で 形成することができ、 より好ましくは 0 . 1ないし 1 . 0 /z mの程度で ある。 前述のような略六角錐台形状や略六角錐形状が直線状に延在され た形状である場合、 一方向を長手方向とするような角錐台や台形形状は マクス層の開口部 （窓領域） を帯状にすることで可能である。
選択成長を用いマスク層の開口部を 1 0 m程度の円形 （あるいは辺 が 1— 1 0 0方向の六角形、 または辺が 1 1 一 2 0方向の六角形など） にすることでその約 2倍程度の選択成長領域まで簡単に作製できる。 ま た S面が基板と異なる方向であれば転位を曲げる効果、 および転位を遮 蔽する効果があるために、 転位密度の低減にも役立つ。
この発明者らの行った実験において、 力ソードルミネッセンスを用い て成長した六角錐台形状を観測してみると、 第 2成長層として形成され た S面の結晶は良質であり C +面に比較して発光効率が高くなつている ことが示されている。 特に I n G a N活性層の成長温度は 7 0 0〜8 0 0 であるため、 アンモニアの分解効率が低く、 より N種が必要とされ る。 また A F Mで表面を見たところステップが揃って I n G a N取り込 みに適した面が観測された。 さらにその上、 M gドープ層の成長表面は 一般に A F Mレベルでの表面状態が悪いが、 S面の成長によりこの M g ドープ層も良い表面状態で成長し、 しかもドーピング条件がかなり異な ることがわかっている。 また、 顕微フォトルミネッセンスマッピングを 行うと、 0 . 5— 1 程度の分解能で測定することができるが、 C + 面の上に成長した通常の方法では、 1 ピッチ程度のむらが存在し、 選択成長で S面を得た試料については均一な結果が得られた。 また、 S E Mで見た斜面の平坦性も C +面より滑らかになっている。
また、 選択成長マスクを用いて選択成長する場合であって、 選択マス ク開口部の上だけに成長する際には横方向成長が存在しないため、 マイ クロチャネルエピタキシーを用いて横方向成長させ窓領域より拡大した 形状にすることが可能である。 このようなマイクロチャネルェピタキシ 一を用いて横方向成長をした方が貫通転位を避けやすくなり、 転位が減 ることがわかっている。 またこのような横方向成長により発光領域も増 犬し、 さらに電流の均一化、 電流集中の回避、 および電流密度の低減を 図ることができる。 この発明の半導体発光素子は、 第 2成長層の結晶面に平行な面内に延 在する第 1導電型クラッド層、 活性層、 および第 2導電型クラッド層を 第 2成長層に形成する。 第 1導電型層、 活性層、 第 2導電型層の基本構 成については、 先の半導体発光素子 1と同様である。
この発明の半導体発光素子においては、 第 1導電型クラッド層、 活性 層、 および第 2導電型クラッド層の全部または一部が開口部の周囲のマ スク層上にまで延在される。 このようにマスクを除去しない構造とする ため、 横方向に成長した部分の下部の支えがなくなることもなく、 また 全部マスク層を残し 状態にすれば、 選択成長構造の段差が緩和され、 レーザ照射などによって基板を剥がした場合でも、 マスク層が第 1成長 層の支持層として機能しながら n電極と p電極を確実に分離して短絡を 防止できる。
また、 この発明の他の半導体発光素子においては、 第 1導電型クラッ ド層、 活性層、 および第 2導電型クラッド層によって、 第 2成長層の全 体が被覆される構造となる。 まず、 このような構造は、 選択成長によつ て傾斜した結晶面を第 2成長層が呈するために容易に構成できる。 すな わち、 基板主面に平行に延在する活性層などを形成した場合では、 端部 が空気中に露出し得るが、 傾斜した結晶面を利用することで端部までも 被覆することができる。 第 2成長層の全体が被覆されることで、 活性層 の酸化などの劣化が未然に防止されることになり、 さらに発光面積が増 大するといつた効果も得られる。
また、 この発明の更に他の半導体発光素子においては、 第 1導電型ク ラッド層、 活性層、 および第 2導電型クラッド層の各端部が直接マスク 層に接する構造にすることができる。 このような構造は、 選択成長によ つて傾斜した結晶面を第 2成長層が呈するために容易に構成でき、 各端 部が直接マスク層に接して活性層等を被覆することから、 活性層の酸化 などの劣化が未然に防止されることになり、 さらに発光面積が増大する といった効果も得られる。
この発明の半導体発光素子では、 結晶面の結晶性の良さを利用して、 発光効率を高めることができる。 特に、 結晶性が良い S面にのみ電流を 注入すると、 S面は I nの取り込みもよく結晶性も良いので発光効率を 高くすることができる。 また、 活性層の実質的な S面に平行な面内に延 在する面積は該活性層を基板または上記第 1成長層の主面に投影した場 合の面積より大きいものとすることができる。 このように活性層の面積 を大きなものとすることで、 素子の発光する面積が大きくなり、 それだ けで電流密度を低減することができる。 また、 活性層の面積を大きくと ることで、 輝度飽和の低減に役立ち、 これにより発光効率を上げること ができる。
第 2成長層と第 2導電型クラッド層には、 それぞれ電極が形成される 。 接触抵抗を下げるために、 コンタクト層を形成し、 その後で電極をコ ンタクト層上に形成しても良い。 これらの電極を蒸着法により形成する 場合、 P電極、 n電極が層とマスクの下に形成された第 1成長層との双 方についてしまうと短絡してしまうことがあり、 それぞれ精度よく蒸着 することが必要となる。
この発明の半導体発光素子は複数個を並べて画像表示装置や照明装置 を構成することが可能である。 各素子を 3原色分揃え、 走査可能に配列 することで、 S面を利用して電極面積を抑えることができるため、 少な い面積でディスプレイとして利用できる。
[半導体発光素子 5 ]
この発明の半導体発光素子は、 第 1導電層と第 2導電層に挟まれ、 選 択成長により成長基板の主面に平行でなく延在される活性層を有し、 上 記活性層の面積は上記成長基板上の上記選択成長の際に用いた窓領域の 面積より大きくされ、 若しくは上記選択成長により結晶成長した結晶成 長層を上記成長基板の法線方向に投影した場合の写像面積よりも大きく されることを特徴とする。 基板や結晶層、 結晶層の選択成長方法、 第 1 導電型層、 活性層、 第 2導電型層など、 半導体発光素子の基本構成につ いては、 先の半導体発光素子 1と同様である。
この発明は選択成長により活性層を斜面に形成するという基本構造で あることから、 この発明の効果を十分得るには基本となる素子サイズが 結晶成長層の層厚と同等のサイズ、 すなわち大きくとも 5 0ミクロン程 度の^:きさであることが好ましく、 かつ素子サイズが小さい場合ほど効 果的である。 しかし、 基本構造の 1次元、 あるいは 2次元配列を一つの 素子に内包すればどのようなサイズの素子についても適用可能である。 特に導電層の抵抗値が高いために電極引き回しの必要な第 1導電層につ いて高密度のコンタクトを必要としたり、 第 2導電層のなるべく大きな 面積のコンタクトを必要としたりする場合において、 この発明の半導体 発光素子は効果的である。
この発明の半導体発光素子は、 第 1導電層と第 2導電層に挟まれた構 造の活性層を有しており、 活性層は成長基板の主面に対して平行でない 面内に延在される。 第 1導電型は p型または n型のクラッド層であり、 第 2導電型はその反対の導電型である。 例えば C面を構成する結晶層を シリコンドープの窒化ガリゥム系化合物半導体層によって構成した場合 では、 n型クラッド層をシリコンドープの窒化ガリウム系化合物半導体 層によって構成し、 その上に I n G a N層を活性層として形成し、 さら にその上に p型クラッド層としてマグネシウムドープの窒化ガリウム系 化合物半導体層を形成してダブルへテロ構造をとることができる。 活性 層である I n G a N層を A l G a N層で挟む構造とすることも可能であ る。 また、 活性層は単一のバルク活性層で構成することも可能であるが 、 単一量子井戸 （S Q W) 構造、 二重量子井戸 （D Q W) 構造、 多重量 子井戸 （M Q W) 構造などの量子井戸構造を形成したものであっても良 い。 量子井戸構造には必要に応じて量子井戸の分離のために障壁層が併 用される。 活性層を I n G a N層とした場合には、 特に製造工程上も製 造し易い構造となり、 素子の発光特性を良くすることができる。 さらに この I n G a N層は、 窒素原子の脱離しにくい構造である S面の上での 成長では特に結晶化しやすくしかも結晶性も良くなり、 発光効率を上げ ることができる。 なお、 窒化物半導体はノンドープでも結晶中にできる 一窒素空孔のために n型となる性質があるが、 通常 S i 、 G e、 S eなど のドナ一不純物を結晶成長中にドープすることで、 キャリア濃度の好ま しい n型とすることができる。 また、 窒化物半導体を p型とするには、 結晶中に M g、 Z n、 C、 B e、 C a、 B aなどのァクセプ夕一不純物 をドープすることによって得られる。
これら第 1導電型層、 活性層、 および第 2導電型層は成長基板の主面 に対して傾斜した結晶成長層に形成されるが、 このような成長基板の主 面と平行でない面内への活性層の延在は傾斜した結晶面が形成されてい るところで続けて結晶成長させれば容易に行うことができる。 また、 結 晶面が稜線の両側に延在するところに活性層を形成することで、 活性層 は屈曲部を含んで延在される。 結晶成長層が略六角錐形状や略六角錐台 形状となり、 各傾斜した結晶成長層の表面が S面等とされる場合では、 第 1導電型層、 活性層、 および第 2導電型層からなる発光領域を全部ま たは一部の S面上に形成することができる。
略六角錐台形状の場合には、 基板主面に平行な上面上、 例えば C面上 にも第 1導電型層、 活性層、 および第 2導電型層を形成できる。 傾斜し た S面を利用して発光させることで、 平行平板では多重反射により光が 減衰していくが、 傾いた面があると光は多重反射の影響を免れて半導体 の外にでることができるという利点がある。 第 1導電型層すなわちクラ ッド層は S面を構成する結晶層と同じ材料で同じ導電型とすることがで き、 S面を構成する結晶層を形成した後、 連続的に濃度を調整しながら 形成することもでき、 また他の例として、 S面の構成する結晶層の一部 が第 1導電型層として機能する構造であっても良い。
この発明の半導体発光素子では、 傾斜した傾斜結晶面の結晶性の良さ を利用して、 発光効率を高めることができる。 特に、 結晶性が良い S面 にのみ電流を注入すると、 S面は I nの取り込みもよく結晶性も良いの で発光効率を高くすることができる。 また、 活性層の実質的な S面に平 行な面内に延在する面積は該活性層を基板または上記下地成長層の主面 に投影した場合の面積より大きいものとすることができる。 このように 活性層の面積を大きなものとすることで、 素子の発光する面積が大きく なり、 それだけで電流密度を低減することができる。 また、 活性層の面 積を大きくとることで、 輝度飽和の低減に役立ち、 これにより発光効率 を上げることができる。
結晶成長層もしくは第 1導電層と第 2導電型層には、 それぞれ電極が 形成される。 接触抵抗を下げるために、 コンタクト層を形成し、 その後 で電極をコンタクト層上に形成しても良い。 これらの電極を蒸着法によ り形成する場合、 p電極、 n電極が結晶層とマスクの下に形成された結 晶種層との双方についてしまうと短絡してしまうことがあり、 それぞれ 精度よく蒸着することが必要となる。 この発明の基本構造を発光ダイォ —ドとするには第 1、 第 2導電層にそれぞれ電極を形成すれば良く、 ど ちらの構造に対しても、 光を取り出す方向は必要に応じて表裏どちらで も可能である。 すなわち、 透明基板であればどちらの構造であっても基 板の裏側から光を取り出せるし、 透明電極を用いればどちらの構造でも 表側から光を取り出すことができる。 この発明の半導体発光素子の要旨の 1つは、 選択成長することによつ て、 活性層を成長基板に対して平行でない平面上にも形成することで活 性層の面積を大きくするという点である。 素子サイズが限定されている 場合、 素子内での活性層の有効面積が大きいほうが、 同じ輝度を得るた めに必要な単位面積あたりの電流注入密度を小さくすることができる。 したがって、 有効面積が大きい構造の方が、 同じ輝度を得るには信頼性 が向上し、 活性層に同じ負荷をかけるのであれば輝度を向上できる。 特 に活性層の総面積と選択成長領域の成長基板に占める面積との差が、 少 なくとも片側の電極とのコンタクトに必要な面積より大きくなれば、 コ ン夕クト領域によって制限された活性層領域分が補償されることになる 。 したがって、 この発明の半導体発光素子を用いることで、 該発光素子 の素子サイズを必要なだけ小さくしても、 構造上の負担すなわち電流が 集中してしまうような事態が軽減されることになる。
ここで、 例えば断面三角形のストライプパターンの結晶成長層が奥行 き方向に続いていると仮定し、 基板主面と結晶成長層の傾斜面の傾き角 を 0とすると、 活性層の全領域について成長基板の法線べクトル方向に 投影した写像の写像面積と比較すると、 活性層の有効面積は最大 l Z cos 0倍大きくなることがわかる。 断面三角形のストライプパタ一ンの構造 に限らず、 選択成長により多角台形や、 多角錐などを形成後、 その表面 に基板に平行でない活性層が形成できれば、 有効面積はほぼ必然的に大 きくなる。 なお、 写像面積とは、 基板主面における占有面積に等しく、 基板主面に垂直な法線べクトル方向に光を仮想的に照射した場合に結晶 成長層によって形成される影部分の面積に等しい。
さらに非成長領域を小さくし、 かつ成長阻害膜すなわちマスク層など により分離され、 隣り合った安定面同士を接触しないぎりぎりまで成長 すれば、 成長基板の面積より活性層面積を大きくすることも可能である 。 ただし第 1 8図に示す発光素子では、 一回の成長での最大面積は成長 基板の成長面の面積に等しく、 また電極や素子分離溝を付加するとさら に活性層の有効面積は小さくなるため、 かならずしも活性層の総和面積 が成長基板の面積より大きくならなくても十分効果がある。
活性層の有効面積を、 成長基板上の選択成長の際に用いた窓領域の面 積より大きくし、 若しくは選択成長により結晶成長した結晶成長層を成 長基板の法線方向に投影した場合の写像面積よりも大きくすることで、 活性層に注入される電流の密度を下げることができ、 素子の信頼性を向 上できる。 また、 活性層の有効面積が、 選択成長領域を成長基 へ法線 べクトル方向に投影した写像の面積と少なくとも片側の電極と導電層と の接触面積の和よりも大きくすることでも、 活性層に注入される電流の 密度を下げることができ、 素子の信頼性を向上できる。 特に活性層の総 面積と選択成長領域の成長基板上に占める写像面積との差が、 少なくと も片側の電極とのコンタクトに必要な面積より大きくなれば、 コンタク ト領域によって制限された活性層領域分が補償される。
例えば 3 0 m角の発光ダイォード素子の製造について考えると、 第 1電極と第 1導電層である下地導電層が接触する領域は 2 0 πιΧ 5 II m程度、 活性層を配置できる選択成長領域は大きくとも 2 0 / m角程度 である。 したがって、 活性層の総面積を 5 0 0 m2以上に設定するこ とで、 この発明の素子構造が得られることになる。 実際に、 選択成長領 域に底辺が 2 0 m角で斜面の角度 4 5 ° の四角錐を形成し、 活性層が その斜面に均一に形成されると、 活性層の総面積は 2 0 ^mX 2 0 m /cos4 5 ° = 5 6 6 m2となり、 接触面積に比べて活性層の有効面積 を十分増大することができる。 また、 斜面の角度が大きければさらに効 果的であることも明らかである。 例えば、 ウルッ鉱型の （ 0 0 0 1 ) 面 に対する安定面 （1 — 1 0 1 ) 面は約 6 2 ° 、 せん亜鉛型の （0 0 1 ) 面に対する安定面 （ 1 1 1 ) 面は 5 4 . 7 ° であるから、 この発明の活 性層の領域を広げて信頼性を確保するという効果を十分に得ることがで さる。
なお、 この発明の半導体発光素子は複数個を並べて画像表示装置や照 明装置を構成することが可能である。 各素子を 3原色分揃え、 走査可能 に配列することで、 S面を利用して電極面積を抑えることができるため 、 少ない面積でディスプレイとして利用できる。
実施例
以下、 この発明を各実施例を参照しながら更に詳細に説明する。 各実 施例はそれぞれ製造方法に対応しており、 その製造方法によって完成し た素子がこの発明の構造を有する半導体発光素子である。 したがって、 各実施例では初めに製造工程について説明を行い、 次いで製造された素 子自体について説明する。 なお、 この発明の半導体発光素子は、 その要 旨を逸脱しない範囲で変形、 変更などが可能であり、 この発明は以下の 実施例に限定されるものではない。
実施例 1
本実施例はサファィァ基板上に直接選択成長で傾斜結晶面として S面 を有する結晶層を形成する半導体発光素子の例であり、 第 3図ないし第 9図を参照しながら、 その製造工程とともに素子構造を説明する。
C +面を基板主面 1 1とするサファイア基板 1 0上に、 S i 〇2また は S i Nを用いたマスク層 1 2を全面に厚さ 1 0 0〜 5 0 O n mの範囲 で形成し、 1 0 0 m程度の開口部 1 3をフォトリソグラフィ一とフッ 酸系エツチャントを用いて形成する （第 3図） 。 この開口部 1 3は本実 施例においては略矩形状であり、 大きさは作成すべき発光素子の特性に 応じて変えることができる。
次に、 選択成長としてもう一度結晶成長を行う。 これは低温 5 0 0 °C で薄い （20〜 3 0 nm) の G aN層 （低温バッファ層） を成長し、 第 4図に示すように、 その後成長温度を 1 00 0°C程度に上昇させてシリ コンド一プの G aN層 1 4を形成する。 このシリコンドープの G a N層 14はマスクの開口部 1 3に成長するが、 水素雰囲気で、 この成長温度 1 00 0でを維持しながらしばらく成長を続けると横方向にやや広がる さらにその上にマスク層 1 5を形成し、 さらにフォトリソグラフィー とエッチングで略円形の開口部 1 6を設け （第 5図） 、 さらに開口部 1 6の内側で成長を続けシリコンド一プの G a N層 1 7からなる六角錐形 状の結晶層を成長させる。 その際、 六角錐形状の結晶層の表面は S (1 - 1 0 1) 面で覆われる。 成長時間が足りないなどの成長条件が異なる と、 上面側が基板主面と平行な C+面を有する六角台形状になるが、 こ の実施例では六角錐になるまでシリコンド一プの G a N層 1 7からなる 結晶層を成長する。 十分な成長時間を経過した後は、 シリコンド一プの G aN層 1 7の表面は、 六角錐形状の各斜面が S面で覆われるようにな る。 この際、 開口部 1 6のピッチは十分に離しておく必要がある。
六角錐形状をシリコンド一プの G aN層 1 7で形成した後、 しばらく 成長を行い六角錐の大きさが幅 1 5〜 2 0 程度 （一辺が 7. 5〜 1 O m程度） になった際、 高さは六角錐としてその一辺の 1. 6倍程度 になり、 したがって 1 0〜 1 6 m程度になる。 なお、 この 1 0〜 1 6 ； m程度のサイズは例示であり、 幅 1 0 m以下のサイズであっても良 い。 そこまで成長して閉じた六角錐が形成された後、 さらにシリコンド —プの G aN層 1 7を成長し、 その後成長温度を低減し I nG aN層 1 8を成長する。 その後成長温度を上昇し、 第 6図に示すようにマグネシ ゥムド一プの G a N層 1 9を成長する。 その際の I n G aN層 1 8の厚 さは 0. 5 nmから 3 nm程度である。 さらに （A 1 ) G a N/ I n G a Nの量子井戸層や多重量子井戸層などにすることもあり、 ガイド層と して機能する G a Nまたは I n G a Nを用いて多重構造とすることもあ る。 その際、 I n G a Nのすぐ上の層には A 1 G a N層を成長すること が望ましい。
その後、 そのェピ層の一部をシリコンド一プの G a N層 1 4が露出す るまでエッチングし、 さらにその除去した部分 2 1に T i ZA 1 Z P t ノ A u電極を蒸着する。 これが n電極 2 0となる。 さらに六角錐上に成 長した最表層に N i Z P t /A uまたは N i ( P d ) ノ P t / A uを蒸 着する。 この蒸着により！)電極 2 2が完成する （第 7図） 。 これらの蒸 着の際、 電極2 2、 n電極 2 0が六角錐形状のシリコンド一プの G a N層 1 7とマスクの下に形成されたシリコンドープの G a N層 1 4との 双方についてしまうと短絡してしまうので、 それぞれ精度よく蒸着する ことが必要である。 その後、 第 8図に示すように、 当該発光素子を R I E (反応性イオンエッチング） またはダイサーなどで分離する （第 8図 ) 。 これにより本実施例による発光素子が完成する。
このような製造工程で製造された本実施例の発光素子は、 第 9図に示 す素子構造を有している。 その主な構成は C +面を基板主面とするサフ アイァ基板 1 0上に結晶種層となるシリコンド一プの G a N層 1 4を介 して成長した結晶層としてのシリコンドープの G a N層 1 7を有してい る。 このシリコンド一プの G a N層 1 7は基板主面とは傾斜してなる S 面を有しており、 この S面に平行に延在してなる形状で活性層である I n G a N層 1 8が形成され、 さらにその I n G a N層 1 8上にクラッド 層としてマグネシウムド一プの G a N層 1 9が形成されている。 p電極 2 2はマグネシウムド一プの G a N層 1 9の上面に形成されており、 n 電極 2 0は、 六角錐部分の側部で開口された領域に形成されており、 シ リコンド一プの G a N層 1 4を介してシリコンドープの G a N層 1 7に 接続している。
このような構造を有する本実施例の半導体発光素子は、 基板主面に対 して傾斜した S面を利用することから、 その窒素原子からガリゥム原子 へのポンドの数が増大することになり、 実効的な vz i I I比を高くす ることが可能であり、 形成される半導体発光素子の高性能化を図ること ができる。 また、 基板主面は C +面であり、 S面は基板主面と異なる面 であるために、 基板から上に延びた転位が曲がることがあり、 欠陥を低 減することも可能となる。 さらに、 基板の主面に対して傾斜した傾斜結 晶面を用いることで、 多重反射を防止することもでき、 発生した光を効 率良く素子外部に導くことができる。
実施例 2
本実施例は、 サファイア基板上に分離した結晶種を形成し、 基板の主 面に対して傾斜した傾斜結晶面として S面を有する結晶層を形成する半 導体発光素子の例であり、 第 1 0図ないし第 1 7図を参照しながら、 そ の製造工程とともに素子構造を説明する。
基板主面を C +面とするサファイア基板 3 0上に、 まず 5 0 0 °Cの低 温で A 1 Nまたは G a Nのいずれかのバッファ層を形成する。 その後昇 温し 1 0 0 0 °Cにしてシリコンドープの G a N層 3 1を形成する。 その 後、 S i 〇2または S i Nを用いたマスク層を全面に厚さ 1 0 0〜 5 0 0 n mの範囲で形成し、 第 1 0図に示すように、 フォトリソグラフィ一 とフッ酸系エツチヤントを用いて 1 0 m程度の円形状のマスク部 3 2 を残し、 第 1 1図に示すようにサファイア基板 3 0の主面が露呈するま でエッチングする。 その結果、 マスク部 3 2の形状を反映して円筒状の シリコンドープの G a N層 3 1が残される。
次に、 マスク部 3 2を除去してもう一度結晶成長を行うが、 このとき は 1 0 0 0 °C程度に成長温度を上昇し、 シリコンド一プの G a N層 3 3 を成長する。 シリコンドープの G a N層 33は残っていたシリコンドー プの G aN層 3 1上に成長するが、 しばらく成長を続けると基板主面に 対して傾斜した S面によって周囲が囲まれた六角錐形状となって行く。 成長に時間をかけるだけ、 六角錐形状のシリコンドープの G aN層 33 が大きく成長するが、 十分に成長した場合でも G aN層 3 3同士が干渉 せず、 かつ素子間の分離のためのマージンを確保するように G a N層 3 1.のピッチは十分に離しておく必要がある。
六角錐の大きさが実施例 1と同様に幅 1 5〜2 0 m程度 （一辺が 7 . 5〜 1 5 m程度） になった際、 高さは六角錐としてその一辺の 1. 6倍程度にすなわち 1 0〜 1 6 i m程度になる。 なお、 六角錐の大きさ が幅 1 5〜 20 m程度は例示であり、 例えば六角錐の大きさを幅 1 0 jLtm程度またはそれ以下とすることも可能である。 第 1 2図に示すよう に、 成長して傾斜した S面で囲まれた六角錐が形成された後、 さらにシ リコンドープの G a N層を成長し、 その後成長温度を低減し I n G aN 層 34を成長する。 その後、 成長温度を上昇し、 第 1 3図に示すように 、 マグネシウムドープの G a N層 3 5を成長する。 その際の I n G aN 層 34の厚さは 0. 5 nmから 3 nm程度である。 さらに活性層を （A 1 ) G aN/ I n G aNの量子井戸層や多重量子井戸層などにすること もあり、 ガイド層として機能する G a Nまたは I n G a Nを用いて多重 構造とすることもある。 その際、 I n G a Nのすぐ上の層には A 1 G a N層を成長することが望ましい。
その後、 活性層である I n G aN層 34および！)型クラッド層である マグネシウムドープの G a N層 3 5の一部を基板に近い側で除去してシ リコンド一プの G a N層 33の一部を露出させる。 さらにその除去した 基板に近い部分に T i ZA 1 /P t ZAu電極を蒸着する。 これが n電 極 3 6となる。 さらに六角錐上に成長した最表層に N i ZP t ZAuま たは N i (P d) ZP t ZAuを蒸着する。 この蒸着により p電極 3 7 が完成する （第 14図） 。 これらの蒸着の際には、 電極同士の短絡を防 止するために、 精度の高い蒸着が必要であることは、 実施例 1と同様で ある。
所要の電極 3 6、 3 7を形成した後、 第 1 5図に示すように、 当該発 光素子を R I E (反応性イオンエッチング） またはダイサーなどで素子 ごとに分離する。 これにより本実施例による発光素子が完成する。
このような製造工程で製造された本実施例の発光素子は、 第 1 6図に 示す素子構造を有している。 その主な構成は C +面を基板主面とするサ ファイア基板 30上に結晶層としてのシリコンド一プの G aN層 3 3を 有している。 このシリコンド一プの G aN層 3 3は基板主面とは傾斜し てなる S面を有しており、 この S面に平行に延在してなる形状で活性層 である I nG aN層 34が形成され、 さらにその I n G aN層 34上に クラッド層としてマグネシウムドープの G a N層 3 5が形成されている 。 p電極 3 7はマグネシウムドープの G a N層 3 5の上面に形成されて おり、 n電極 3 6は、 六角錐の S面上で基板近傍で開口された領域に形 成されており、 シリコンドープの G a N層 3 3に直接接続している。
このような構造を有する本実施例の半導体発光素子は、 実施例 1の発 光素子と同様に、 基板主面に対して傾斜した S面を利用することから、 その窒素原子からガリゥム原子へのポンドの数が増大することになり、 実効的な V/ I I I比を高くすることが可能であり、 形成される半導体 発光素子の高性能化を図ることができる。 また、 基板主面は C+面であ り、 S面は基板主面と異なる面であるために、 基板から上に延びた転位 が曲がることがあり、 欠陥を低減することも可能となる。 さらに基板の 主面に対して傾斜した S面を用いることで、 多重反射を防止することも でき、 発生した光を効率良く素子外部に導くことができる。 なお、 本実施例では最初にシリコンドープの G a N層をエッチングし てサファイア基板 3 0まで露出したが、 十分な段差さえあれば、 シリコ ンド一プの G a Nの中で段差を作るためにエッチングすれば良い。 その ようにしてできた結晶種層のシリコンド一プの G a N層上に成長すると 簡単に六角錐形状を得ることができる。 第 1 7図にそのような製造方法 で製造された素子の構造を示す。 サファイア基板 3 0上に形成されたシ リコンド一プの G a N層 3 8に段差 3 9が形成され、 その凸部分からの 結晶成長で六角錐形状の結晶層であるシリコンドープの G a N層が形成 され、 I n G a N層 3 4からなる活性層、 マグネシウムド一プの G~a N 層 3 5からなる p型クラッド層、 電極3 7、 n電極が形成され、 I n G a N層 3 4から所要の波長の光が取り出される。
実施例 3
本実施例は、 基板の主面に対して傾斜した傾斜結晶面として S面を有 する六角錐形状の結晶層を選択マスクすなわち窓領域内にとどめて形成 する半導体発光素子の例であり、 第 1 8図ないし第 2 3図を参照しなが ら、 その製造工程とともに素子構造を説明する。
基板主面を C +面とするサファイア基板 4 0上に、 まず 5 0 0 °Cの低 温で A 1 Nまたは G a Nのいずれかのバッファ層を形成する。 その後昇 温し 1 0 0 0 °Cにしてシリコンド一プの G a N層 4 1を形成する。 その 後、 S i 02または S i Nを用いたマスク層 4 2を全面に厚さ 1 0 0〜 5 0 0 n mの範囲で形成し、 第 1 8図に示すように、 フォ トリソグラフ ィ一とフッ酸系エッチヤントを用いて 1 0 m程度の円形状の開口部か らなる窓領域 4 3を形成する。 この開口部の大きさは作りたい素子の特 性により変える。
次に再度、 成長温度 1 0 0 0 °Cでシリコンドープの G a N層 4 4の結 晶成長を行う。 当初、 シリコンドープの G a N層 4 4は円形の窓領域 4 3から成長するが、 しばらく成長を続けると周囲が S面 （ 1— 1 0 1) よりなる六角錐の形状を露呈してくる。 成長条件が異なる場合は六角錐 台形状になるが、 成長条件を制御することで S面で覆われる六角錐が選 択マスクの枠内ほぼいっぱいになるシリコンドープの G aN層 44が形 成される。 その後成長温度を低減し活性層となる I n G aN層 45を成 長する。 その後、 第 20図に示すように、 成長温度を再び上昇させ、 p 型クラッド層としてのマグネシウムドープの G a N層 46を成長させる 。 その際の I n G aN層 45の厚さは 0. 5 nmから 3 nm程度である 。 さらに前述の実施例 1、 2と同様に、 活性層を （AT) G aN/ I n G aNの量子井戸層や多重量子井戸層などにすることもあり、 ガイド層 として機能する G a Nまたは I n G a Nを用いて多重構造とすることも ある。 その際、 I n G a Nのすぐ上の層には A 1 G a N層を成長するこ とが望ましい点は、 前述の実施例 1、 2と同様である。 選択成長時には 、 選択マスクの窓領域 43の中に全結晶層の横方向が含まれるようにす ることが好ましい。 この方法では各発光素子の大きさを均一にすること が容易となる。
その後、 マスク層の一部を開口して G a N層 4 1を露出させ、 さらに その除去した部分 47に T i ZA 1ノ P t /A u電極を蒸着する。 これ が n電極 48となる。 さらに六角錐上に成長した最表層に N i ZP tノ Auまたは N i (P d) ZP t ZAuを蒸着する。 この蒸着により p電 極 49が完成する （第 2 1図） 。 これらの蒸着の際、 電極49、 n電 極 48はそれぞれ精度よく蒸着することが必要である。 その後、 第 2 2 図に示すように、 当該発光素子を R I E (反応性イオンエッチング） ま たはダイサ一などで分離する。 これにより本実施例による発光素子が完 成する。
このような製造工程で製造された本実施例の発光素子は、 第 2 3図に 示す素子構造を有している。 その主な構成は C +面を基板主面とするサ ファイア基板 4 0上に結晶種層となるシリコンド一プの G a N層 4 1を 介して成長した結晶層としてのシリコンドープの G a N層 4 4を有して いる。 このシリコンドープの G a N層 4 4は基板主面とは傾斜してなる S面に覆われた周面を有しており、 この S面に平行に延在してなる形状 で活性層である I n G a N層 4 5が形成され、 さらにその I n G a N層 4 5上にクラッド層としてマグネシウムド一プの G a N層 4 6が形成さ れている。 p電極 4 9はマグネシウムド一プの G a N層 4 6の上面に形 成されており、 n電極 4 8は、 六角錐部分の側部で開口された領域 4 7 に形成されており、 シリコンド一プの G a N層 4 1を介してシリコンド ープの G a N層 4 4に接続している。
このような構造を有する本実施例の半導体発光素子は、 前述の実施例 1、 2と同様に、 基板主面に対して傾斜した S面を利用することから、 その窒素原子からガリゥム原子へのポンドの数が増大することになり、 実効的な V Z I I I比を高くすることが可能であり、 形成される半導体 発光素子の高性能化を図ることができる。 また、 基板主面は C +面であ り、 S面は基板主面と異なる面であるために、 基板から上に延びた転位 が曲がることがあり、 欠陥を低減することも可能となる。 また、 本実施 例では、 選択成長が窓領域 4 3の範囲内にとどまるため、 各素子のサイ ズを均一に制御することが容易である。 基板の主面に対して傾斜した傾 斜結晶面を用いることで、 多重反射を防止することもでき、 発生した光 を効率良く素子外部に導くことができる。
実施例 4
本実施例は、 選択マスクすなわち窓領域よりも大きなサイズで六角錐 形状の結晶層を成長させて形成する半導体発光素子の例であり、 第 2 4 図ないし第 2 9図を参照しながら、 その製造工程とともに素子構造を説 明する。
基板主面を C+面とするサファイア基板 5 0上に、 前述の各実施例と 同様に、 低温バッファ層を形成し、 その後昇温し 1 0 0 0 °Cで第 1成長 層としてのシリコンド一プの G a N層 5 1を形成する。 その後、 S i O 2または S i Nを用いたマスク層 5 2を全面に厚さ 1 0 0〜 5 0 0 nm の範囲で形成し、 第 24図に示すように、 フォトリソグラフィ一とフッ 酸系エツチャントを用いて 1 0 m程度の円形状の開口部からなる窓領 域 5 3をマスク層 5 2に形成する。 このときの一辺の方向は 1— 1 0 0 方向に垂直とする。 この開口部の大きざは作りたい素子の特性により変 える。
次に再度、 成長温度 1 0 0 0 でシリコンド一プの& 3：^層 5 4の結 晶成長を行う。 当初、 シリコンド一プの G aN層 54は円形の窓領域 5 3から成長するが、 しばらく成長を続けると周囲が S面 （ 1一 1 0 1 ) よりなる六角錐の形状を露呈してくる。 成長時間が足りない場合は六角 錐台形状になるが、 六角錐をシリコンド一プの G aN層 54を形成した 後しばらく成長を続け、 六角錐の大きさが幅 2 0 m程度 （一辺が 1 0 〃m程度） になった際、 高さは六角錐としてその一辺の 1. 6倍程度と なる。 すると第 2 5図に示すように、 1 6 m程度の窓領域 5 3よりも 底面が広がったシリコンド一プの G a N層 5 4が形成される。 なお、 六 角錐の大きさが幅 2 0 im程度は例示であり、 例えば六角錐の大きさを 幅 1 0 m程度とすることも可能である。
さらにシリコンドープの G aNを成長し、 その後成長温度を低減し活 性層となる I n G a N層 5 5を成長する。 その後、 第 2 6図に示すよう に、 成長温度を再び上昇させ、 p型クラッド層としてのマグネシウムド ープの G a N層 5 6を成長させる。 その際の I n G a N層 5 5の厚さは 0. 5 nmから 3 nm程度である。 活性層を （A 1 ) G aN/ I n G a Nの量子井戸層や多重量子井戸層などにすることもあり、 ガイド層とし て機能する G a Nまたは I n G a Nを用いて多重構造とすることもある 。 その際、 I n G a Nのすぐ上の層には A 1 G a N層を成長することが 望ましい。 この段階で、 I n G a N層 1 5やマグネシウムドープの G a N層 5 6は窓領域 5 3の周囲のマスク層 52の上まで ®在され、 第 2成 長層であるシリコンドープの G aN層 54の全体が被覆され、 活性層で ある I n G a N層 5 5、 マグネシウムド一プの G a N層 5 6の端部が形 成されないことから、 活性層の劣化を未然に防止することができる。 その後、 マスク層の一部を開口し " G a N層 5 1を露出させ、 さらに その除去した部分 5 7に T iノ A 1 ZP tZAu電極を蒸着する。 これ が n電極 5 8となる。 さらに六角錐上に成長した最表層に N i ZP tZ Auまたは N i (P d) /P tZAuを蒸着する。 この蒸着により p電 極 5 9が完成する （第 2 7図） 。 これらの蒸着の際、 電極5 9、 n電 極 5 8はそれぞれ精度よく蒸着することが必要である。 その後、 第 28 図に示すように、 当該発光素子を R I E (反応性イオンエッチング） ま たはダイサーなどで分離する。 これにより本実施例による発光素子が完 成する。
このような製造工程で製造された本実施例の半導体発光素子は、 第 2 9図に示す素子構造を有している。 その主な構成は C +面を基板主面と するサファイア基板 50上に結晶種層となるシリコンド一プの G a N層 5 1を介して成長した第 2成長層としてのシリコンドープの G aN層 5 4を有している。 このシリコンドープの G a N層 54は基板主面とは傾 斜してなる S面に覆われた周面を有しており、 窓領域 5 3の面積より大 きな底面を有するように形成されている。
さらに、 本素子には、 この S面に平行に延在してなる形状で活性層で ぁる 1 110 &«^層 5 5が形成され、 さらにその I nG aN層 5 5上にク ラッド層としてマグネシウムド一プの G a N層 5 6が形成されている。 p電極 5 9はマグネシウムド一プの G a N層 5 6の上面に形成されてお り、 n電極 5 8は、 六角錐部分の側部で開口された領域 5 7に形成され ており、 シリコンドープの G a N層 5 1を介してシリコンドープの G a N層 5 4に接続している。
このような構造を有する本実施例の半導体発光素子は、 シリコンドー プの G a N層 5 4、 I n G a N層 5 5およびマグネシウムド一プの G a N層 5 6の全部または一部が窓領域 5 3の周囲のマスク層 5 2上にまで 延在される。 このよう ifマスクを除去しない構造とするため、 横方向に 成長した部分の下部の支えがなくなることもなく、 またマスク層 5 2を 残した状態にすれば、 選択成長構造の段差が緩和され、 レーザ照射など によって基板を剥がした場合でも、 マスク層 5 2が第 1成長層 5 1の支 持層として機能しながら n電極 5 8と p電極 5 9を確実に分離して短絡 を防止できる。
また、 I n G a N層 5 5およびマグネシウムド一プの G a N層 5 6に よって、 シリコンドープの G a N層 5 4の全体が被覆される構造となり 、 各層 5 5， 5 6の端部が直接マスク層に接する構造にすることができ る。 したがって、 各端部が直接マスク層 5 2に接して活性層等を被覆す ることから、 活性層の酸化などの劣化が未然に防止されることになり、 さらに発光面積が増大するといつた効果も得られる。
また、 基板主面に対して傾斜した S面を利用することから、 その窒素 原子からガリウム原子へのポンドの数が増大することになり、 実効的な V / I I I比を高くすることが可能であり、 形成される半導体発光素子 の高性能化を図ることができる。 また、 基板主面は C +面であり、 S面 は基板主面と異なる面であるために、 基板から上に延びた転位が曲がる ことがあり、 欠陥を低減することも可能となる。 基板の主面に対して傾 斜した傾斜結晶面を用いることで、 多重反射を防止することもでき、 発 生した光を効率良く素子外部に導くことができる。 本実施例では、 大き な面積の活性層に電流を注入するため、 電流の均一化、 電流集中の回避 、 および電流密度の低減を図ることができる。
実施例 5
本実施例は、 選択マスクより大きく形成された S面からなる六角錐形 状の結晶層の頂点部分には P電極を形成しない半導体発光素子の例であ り、 第 3 0図ないし第 3 2図を参照しながらその構造を説明する。
本実施例は、 実施例 4と同様に、 基板主面を C +面とするサファイア 基板 5 0上に、 前述の各実施例と同様に、 低温バッファ層を形成し、 そ の後昇温し 1 0 0 0 °Cで第 1成長層としてのシリコンド一プの G a N層 5 1を形成する。 その後、 S i 02または S i Nを用いたマスク層 5' 2 を全面に厚さ 1 0 0〜 5 0 0 n mの範囲で形成し、 フォトリソグラフィ —とフッ酸系エッチヤントを用いて 1 0 m程度の円形状の開口部から なる窓領域をマスク層 5 2に形成する。 このときの一辺の方向は 1一 1 0 0方向に垂直とする。 この開口部の大きさは作りたい素子の特性によ り変える。
次に再度、 成長温度 1 0 0 0 °Cでシリコンド一プの G a N層 5 4の結 晶成長を行う。 当初、 シリコンドープの G a N層 5 4は円形の窓領域 5 3から成長するが、 しばらく成長を続けると周囲が S面 （ 1— 1 0 1 ) よりなる六角錐の形状を露呈してくる。 成長時間が足りない場合は六角 錐台形状になるが、 六角錐をシリコンド一プの G a N層 5 4を形成した 後しばらく成長を続け、 六角錐の大きさが幅 2 0 程度 （一辺が 1 0 m程度） になった際、 高さは六角錐としてその一辺の 1 . 6倍程度と なる。 1 6 m程度の窓領域 5 3よりも底面が広がったシリコンドープ の G a N層 5 4が形成される。 なお、 六角錐の大きさが幅 2 0 m程度 は例示に過ぎず、 例えば六角錐の大きさを幅 1 0 m程度とすることも 可能である。
さらにシリコンドープの G a Nを成長し、 その後成長温度を低減し活 性層となる I n G aN層 5 5を成長する。 その後、 成長温度を再び上昇 させ、 p型クラッド層としてのマグネシウムド一プの G a N層 5 6を成 長させる。 これら I n G a N層 5 5やマグネシウムド一プの G a N層 5 6については実施例 4と同様である。 この段階で、 I nG aN層 5 5や マグネシウムド一プの G a N層 56は窓領域 5 3の周囲のマスク層 52 の上まで—延在され、 第 2成長層であるシリコンド一プの G a N層 54の 全体が被覆され、 活性層である I n G a N層 5 5、 マグネシウムド一プ の G aN層 5 6の端部が形成されないことから、 活性層の劣化を未然に 防止することができる。
基板 5 0上のシリコンド一プの G aN層 5 1の一部除去した部分に T i ZA 1 ZP t ZAu電極を蒸着する。 これが n電極 6 1となる。 さら に六角錐上に成長した最表層の S面部分でなおかつ A FM測定の結果、 ステップが十分にみられた部位を探してその部分のみに電極として N i /V t /A uまたは N i (P d) ZP t /A uを蒸着する。 これにより P電極 6 2が完成する（第 30図）。 一般に、 AFMで見られたステップ などの形状からは六角錐の頂点に近い部分は比較的結晶性が悪くなつて いる。 このため、 この頂上の部分を除いて ρ電極 6 2を設ける。 これら の蒸着の際、 電極6 2、 n電極 6 1が結晶層であるシリコンド一プの G aN層 54とマスクの下に形成されたシリコンド一プの G aN層 5 1 との双方についてしまうと短絡してしまうので、 それぞれ精度よく蒸着 することが必要である。 その後、 このデバイスを R I Eまたはダイサ一 などで分離する （第 3 1図） 。 これによりこの発明による発光素子が完 成する。 その素子断面を第 32図に示す。 このような構造の半導体発光素子では、 シリコンドープの G a N層 5 4、 I n G a N層 5 5およびマグネシウムド一プの G a N層 5 6の全部 または一部が窓領域 5 3の周囲のマスク層 5 2上にまで延在される。 こ のようにマスクを除去しない構造とするため、 横方向に成長した部分の 下部の支えがなくなることもなく、 またマスク層 5 2を残した状態にす れば、 選択成長構造の段差が緩和され、 n電極 6 1と p電極 6 2を確実 に分離して短絡を防止できる。
また、 I n G a N層 5 5およびマグネシウムド一プの G a N層 5 6に よって、 シリコンドープの G a N層 5 4の全体が被覆される構造となり 、 各層 5 5， 5 6の端部が直接マスク層に接する構造にすることができ る。 したがって、 各端部が直接マスク層 5 2に接して活性層等を被覆す ることから、 活性層の酸化などの劣化が未然に防止されることになり、 さらに発光面積が増大するといつた効果も得られる。
また、 活性層への電流注入は頂点近傍側で周囲側よりも低密度となり 、 結晶性の悪い部分を発光領域から外して、 全体的な発光効率を高める ことができる。
実施例 6
本実施例は、 n電極を基板裏面に形成する半導体発光素子の例であり 、 第 3 3図ないし第 3 9図を参照しながらその構造を説明する。
実施例 4と同様に、 基板主面を C +面とするサファイア基板 5 0上に 、 前述の各実施例と同様に、 低温バッファ層を形成し、 その後昇温し 1 0 0 0 °Cで第 1成長層としてのシリコンドープの G a N層 5 1を形成す る。 その後、 3 1〇2または5 1 1^を用ぃたマスク層 5 2を全面に厚さ 1 0 0〜 5 0 0 n mの範囲で形成し、 フォトリソグラフィ一とフッ酸系 エツチャントを用いて 1 0 m程度の円形状の開口部からなる窓領域を マスク層 5 2に形成する。 このときの一辺の方向は 1 一 1 0 0方向に垂 直とする。 この開口部の大きさは作りたい素子の特性により変える。 次に再度、 成長温度 1 0 0 0。Cでシリコンドープの G a N層 54の結 晶成長を行う。 当初、 シリコンドープの G aN層 54は円形の開口部か ら成長する.が、 しばらく成長を続けると周囲が S面 （ 1— 1 0 1) より なる六角錐の形状を露呈してくる。 成長時間が足りない場合は六角錐台 形状になるが、 六角錐をシリコンド一プの G aN層 54を形成した後し ばらく成長を続け、 1 6 m程度の窓領域よりも底面が広がったシリコ ンド一プの G a N層 54が形成される。
さらにシリコンド一プの G aNを成長し、 その後成長温度を低減し活 性層となる I n G aN層 5 5を成長する。 その後、 成長温度を再び上昇 させ、 p型クラッド層としてのマグネシウムドープの G a N層 5 6を成 長させる。 これら I nG aN層 5 5やマグネシウムドープの G aN層 5 6については実施例 4と同様である。 この段階で、 I n G aN層 5 5や マグネシウムド一プの G a N層 56は窓領域の周囲のマスク層 5 2の上 まで延在され、 第 2成長層であるシリコンド一プの G aN層 54の全体 が被覆され、 活性層である I n G a N層 5 5、 マグネシウムド一プの G aN層 5 6の端部が形成されないことから、 活性層の劣化を未然に防止 することができる。
第 3 3図に示すように、 n電極を形成する前に、 マグネシウムド一プ の G a N層 5 6の最表層の S面部分に p電極 7 1を形成する。 ρ電極 7 1を形成した後、 サファイア基板 5 0の主面まで R I Εまたはダイサ一 などで分離溝 7 2を形成して分離し、 サファイア基板 5 0上で素子ごと に分離をする （第 34図） 。 次に、 エキシマレーザ等を用いて、 サファ ィァ基板 50から素子部分となる領域を除去し、 残った G aなどをエツ チングで除去した後、 素子側の裏面部分に最後に T i 1 /P t ZA u電極を蒸着する。 第 3 5図に示すように、 この電極が素子裏面に配設 された n電極 7 3として機能する。
第 3 6図は、 n電極を裏面に形成する他の方法を示すものである。 こ の例では、 サファイア基板を第 2の基板 7 7として用意し、 この上に接 着剤層 7 8を介して形成される樹脂層 7 9中に第 3 3図に示す状態の素 子を埋め込む。 その後、 第 3 6図 Aに示すように、 サファイア基板 5 0 は、 レーザアブレーシヨンにより除去する。 照射するレーザは、 例えば エキシマレ一ザ （波長 2 4 8 n m) である。
次いで、 表面に残存する G aを除去した後、 第 3 6図 Bに示すように 、 サファイア基板 5 0を剥離した面に N iマスクなどのマスク Mを形成 し、 例えば塩素ガス系を用いた R I Eにより素子間を分離する。 上記マ スク Mを除去した後、 素子側の裏面部分に T i Z P t ZA uあるいは T i /A uなどからなる電極 7 6を形成する。
第 3 7図は完成した半導体発光素子の断面を示す。 上記 n電極 7 3は 光をさえぎらないようにするためなるベく角部に配設することが好まし レ また、 第 3 8図は完成した半導体発光素子の一例の裏面を示す。 こ の例では、 第 2成長層であるシリコンドープの G a N層 5 4の六角の底 面に応じて六角形の開口部 7 5を n電極 7 4に有する。 このような構造 によって、 発光した光を有効に外部に導くことができる。
また、 本実施例の一例として n電極を透明電極とした構造とすること もできる。 第 3 9図は基板から素子部分となる領域をエキシマレ一ザ等 を-用いて分離し、 素子の裏面側に透明電極 7 6を形成したところを示す ものである。 なお、 素子部分は第 3 7図に示す構造のものと同様に、 シ リコンド一プの G a N層 5 1の上に残されたマスク層 5 2の窓領域から 、 六角錐形状に成長した結晶部分にシリコンドープの G a N層 5 4、 I n G a N層 5 5、 およびマグネシウムドープの G a N層 5 6が形成され 、 最外部に p電極 7 1が形成されている。 透明電極 7 6は基板の剥がさ れたシリコンド一プの G a N層 5 1の裏面にリフトオフなどによって形 成された I T O ( I n d i um T i n Ox i de) などの材料層である。
第 4 0図は完成した透明電極 7 6を備えた半導体発光素子を示す断面 図である。 このような構造とすることで、 シリコンドープの G a N層 5 4およびマグネシウムド一プの G a N層 5 6に挟まれた活性層としての I n G a N層 5 5から発生した光は透明電極 7 6を透過して射出する。 第 4 0図の半導体発光素子は、 その構造上、 マスク層 5 2が残存するた め、 横方向に成長した部分の下部の支えがなくなることもなく、 選択成 長構造の段差が緩和され、 レーザ照射などによって基板を剥がした場合 でも、 p電極 7 1と透明電極 7 6の短絡などの問題は生じない。 更に、 活性層から発生した光は透明電極 7 6を透過して射出することから、 電 極を光路を避けるように形成する必要はなく、 製造上も容易に形成でき 、 また、 シリコンドープの G a N層 5 1の裏面から光を取り出すことで 、 傾斜した結晶面で反射した光も出力され、 光の取出し効率が改善され る。 また、 p電極 7 1は六角錐の頂点側に配設されることから、 透明電 極 7 6はシリコンドープの G a N層 5 1の裏面に比較的広い面積で形成 することができる。 このため、 透明電極 7 6の接触抵抗を下げることが でき、 同時に n電極取り出しのためのマスク層の加工は不要であるため 、 当該素子は容易に製造できることとなる。
実施例 7
本実施例は、 帯状の窓領域を形成して選択成長させる半導体発光素子 の例であり、 第 4 1図ないし第 4 4図を参照しながらその構造を説明す る。
第 4 1図に示すように、 基板主面を C +面とするサファイア基板 8 0 上に、 まず 5 0 0 °Cの低温で A 1 Nまたは G a Nのいずれかのバッファ 層を形成する。 その後昇温し 1 0 0 0 °Cにしてシリコンド一プの G a N 層 8 1を形成する。 その後、 S i〇2または S i Nを用いたマスク層 8 2を全面に厚さ 1 0 0〜 5 0 0 nmの範囲で形成し、 フォ トリソグラフ ィ一とフッ酸系エッチヤントを用いて 1 0 mX 5 0 m程度の矩形状 の開口部からなる窓領域 8 3を形成する。 このときの長辺の方向は 1一 1 0 0方向にとる。 その後もう一度結晶成長を行うが、 このときは 1 0 00°C程度に上昇し、 シリコンドープの G a N層 84を形成する。 シリ コンド一プの G a N層 84はマスクの窓領域 8 3に成長するが、 しばら く成長を続けると第 42図に示す船底の如き形状を露呈してくる。 その 際突条の六角錐の表面は S面と 1 1— 22面で覆われるようにする。 少なくとも十分な時間が経過して最上部の C面がほぼ平らになりある いはなくなったところで、 さらにシリコンド一プの G a N層を形成する 。 その後成長温度を低減して、 活性層となる I n G aN層 85を成長す る。 次いで成長温度を再び上昇させ、 p型クラッド層としてのマグネシ ゥムド一プの G a N層 8 6を成長させる。 その際の I n G aN層 8 5の 厚さは 0. 5 nmから 3 nm程度である。 さらに前述の実施例 1、 2と 同様に、 活性層を （A l ) G a NZ I n G aNの量子井戸層や多重量子 井戸層などにすることもあり、 ガイ ド層として機能する G a Nまたは I n G a Nを用いて多重構造とすることもある。 その際、 I nG aNのす ぐ上の層には A 1 G a N層を成長することが望ましい点は、 前述の実施 例 1、 2と同様である。
その後、 マスク層の一部を開口して G a N層 8 1を露出させ、 さらに その除去した部分に T iノ A 1 /P t ZAu電極を蒸着する。 これが n 電極 8 7となる。 さらに六角錐上に成長した最表層に N i /P t/Au または N i (P d) ZP t ZAuを蒸着する。 この蒸着により！）電極 8 8が完成する （第 43図） 。 これらの蒸着の際、 0電極8 8、 n電極 8 7はそれぞれ精度よく蒸着することが必要である。 その後、 当該発光素 子を R I E (反応性イオンエッチング） またはダイサーなどで分離して 、 本 施例による発光素子が完成する。
このような製造工程で製造された本実施例の発光素子は、 第 4 4図に 示す素子構造を有しており、 S面だけではなく、 1 1— 2 2面も形成さ れたシリコンド一プの G a N層 8 4を有している。 このような構造とす ることで、 広く領域で活性領域を構成することが可能となり、 したがつ て、 電流の均一化、 電流集中の回避、 および電流密度の低減を図ること ができる。
実施例 8
本実施例は、 選択マスクすなわち窓領域よりも大きなサイズで六角錐 台形状の結晶層を成長させて形成する半導体発光素子の例であり、 第 4 5図ないし第 5 0図を参照しながら、 その製造工程とともに素子構造を 説明する。
基板主面を C +面とするサファイア基板 9 0上に、 前述の各実施例と 同様に、 低温バッファ層を形成し、 その後昇温し 1 0 0 0 °Cでシリコン ドープの G a N層 9 1を形成する。 その後、 S i 02または S i Nを用 いたマスク層 9 2を全面に厚さ 1 0 0〜 5 0 0 n mの範囲で形成し、 第 4 5図に示すように、 フォトリソグラフィ一とフッ酸系エツチャントを 用いて 1 0 m程度の円形状の開口部からなる窓領域 9 3をマスク層 9 2に形成する。 この開口部の大きさは作りたい素子の特性により変える 次に再度、 成長温度 1 0 0 0 でシリコンド一プの0 & 1^層 9 4の結 晶成長を行う。 当初、 シリコンドープの G a N層 9 4は円形の窓領域 9 3から成長するが、 しばらく成長を続けると周囲が S面 （ 1 一 1 0 1 ) よりなりかつ上面が基板主面と平行な C面を有する六角錐台の形状を露 呈してくる。 十分な時間だけ結晶成長を行い、 上面の C面が平坦に広が つた形状にシリコンドープの GaN層 94の形状を制御する （第 46図 ) 。 この上面が平坦な六角錐台の形状は、 前述の六角錐形状のものと比 較して短い時間で形成することができる。
さらにシリコンド一プの G aNを成長し、 その後成長温度を低減し活 性層となる I n G a N層 95を成長する。 その後、 第 47図に示すよう に、 成長温度を再び上昇させ、 P型クラッド層としてのマグネシウムド ープの G a N層 96を成長させる。 その際の I nGaN層 95の厚さは 0. 5 nmから 3 nm程度であり、 量子井戸層や多重量子井戸層などを 形成しても良い。 ガイド層なども形成できる点は前述の各実施例と同様 である。
その後、 マスク層の一部を開口して G aN層 9 1を露出させ、 さらに その除去した部分 97に T i ZA 1 ZP tZAu電極を蒸着する。 これ が n電極 98となる。 さらに六角錐上に成長した最表層に N i ZP tZ Auまたは N i (P d) /P t / A uを蒸着する。 この蒸着により p電 極 99が完成する （第 48図） 。 これらの蒸着の際、 p電極 99、 n電 極 98はそれぞれ精度よく蒸着することが必要である。 その後、 第 49 図に示すように、 当該発光素子を R I E (反応性イオンエッチング） ま たはダイサーなどで分離する。 これにより本実施例による発光素子が完 成する。
このような製造工程で製造された本実施例の発光素子は、 第 50図に 示す素子構造を有している。 その主な構成は C+面を基板主面とするサ ファイア基板 90上に形成されるシリコンド一プの G a N層 94は、 上 面が平坦な六角錐台形状であり、 結晶状態の良くない頂点部を初めから 形成しない構造となっている。 したがって、 発光特性における損失を未 然に防止することが可能であり、 しかも、 六角錐台形状は比較的に短時 間で形成できるために、 プロセス上も有利である。 また、 シリコンド一プの G a N層 9 4、 I n G a N層 9 5およびマグ ネシゥムド一プの G a N層 9 6の全部または一部が窓領域 9 3の周囲の マスク層 9 2上にまで延在され、 マスクを除去しない構造とするため、 選択成長構造の段差が緩和され、 n電極 9 8と ρ電極 9 9を確実に分離 して短絡を防止できる。 また、 I n G a N層 3 5およびマグネシウムド ープの G a N層 3 6の端部が直接マスク層 9 2に接する構造にすること ができる。 したがって、 各端部が直接マスク層 3 2に接して活性層等を 被覆することから、 活性層の酸化などの劣化が未然に防止されることに なり、 さらに発光面積が増大するといった効果も得られる。
第 5 1図および第 5 2図は六角錐台形構造の半導体発光素子の他の構 造例を示す。 第 5 1図は該素子の電極形成工程を示す図である。 第 5 1 図および第 5 2図に示す半導体発光素子は第 5 0図の半導体発光素子の 変形例であり、 サファイア基板 9 0をエキシマレーザなどの照射によつ て除去し、 シリコンドープの G a N層 9 1の裏面に n電極 9 8 bを形成 した例である。 上面が平坦な六角錐台形状の成長層の領域には、 シリコ ンド一プの G a N層 9 4、 I n G a N層9 5ぉょびマグネシゥムドープ の G a N層 9 6の全部または一部が窓領域の周囲のマスク層 9 2上にま で延在され、 その最外部には P電極 9 9が形成されている。
この第 5 1図および第 5 2図に示す構造例においては、 n電極 9 8 b がシリコンド一プの G a N層 9 1の裏面に光の取出し部となるマスク層 9 2の窓領域の直下を外しながら形成されている。 このような構造にす ることで、 半導体発光素子のサイズを小さくすることができ、 また、 マ スク層 9 2を開口してコンタクト領域を形成する必要もないため、 容易 に製造できるとともに微細化に好適である。 なお、 この六角錐台形構造 の半導体発光素子においても、 n電極 9 8 bの代わりに I T O膜などか らなる透明電極を形成することができ、 コンタクト面積を広くとること ができるため、 さらに製造が容易となる。
実施例 9
本実施例は、 P電極を基板表面の面積を大きく占めるように形成した 半導体発光素子の例であり、 第 53図を参照しながらその構造を説明す る。
この半導体発光素子は、 実施例 6とマグネシウムドープの G a N層 5 6を成長するところまでは同じ成長方法をとる。 したがって、 そこまで の各部分については同じ参照符号を与え、 その重複した説明は省略する 。 n電極 100はサファイア基板 50の側部のマスク層 52を開口した 領域に、 T i ZA 1 ZP t ZAu電極を蒸着することで形成される。 こ の n電極 100は複数の六角錐からなる領域に電流を供給することがで きるものである。 また、 N i ZP t ZAuまたは N i (P d) /P t / A u電極を蒸着して p電極 1 01を形成する。 この p電極 101も広い 範囲を覆うため、 一つの素子で高出力を得る素子を得ることができる。 これらの各素子に同電位を与えることで、 照明装置として使用すること ができ、 また p電極 101を個別に形成して独立した信号を供給して、 画像表示装置として使用することもできる。 各素子を 3原色に対応した ものとすることで、 多色やフルカラーの画像表示装置を構成できる。 な お、 各半導体発光素子は同じものを配列させて構成することができるが 、 他の方法で作成した各半導体発光素子を部分的に混ぜ合わせて画像表 示装置または照明装置を構成しても良い。
シリコンド一プの GaN層 54、 1 11 & & ^^層 5 5ぉょびマグネシゥ ムド一プの G a'N層 56の全部または一部が窓領域 53の周囲のマスク 層 52上にまで延在され、 マスクを除去しない構造とするため、 選択成 長構造の段差が緩和され、 n電極 1 00と p電極 101を確実に分離し て短絡を防止できる。 また、 I nG aN層 55およびマグネシウムド一 プの G a N層 5 6の端部が直接マスク層 5 2に接する構造にすることが できる。 したがって、 各端部が直接マスク層 5 2に接して活性層等を被 覆することから、 活性層の酸化などの劣化が未然に防止されることにな り、 さらに発光面積が増大するといつた効果も得られる。
実施例 1 0
本実施例は、 前述の実施例で得られた半導体発光素子を単純マトリッ クス方式となるように配列して配線することで、 画像表示装置または照 明装置を構成したものである。 第 5 4図は、 そのような画像表示装置ま たは照明装置の実施例であり、 各半導体発光素子は基板 1 2 0上に、 赤 色発光領域、 青色発光領域および緑色発光領域の部分が直線状に並ぶよ うに配列されていて、 赤色発光領域、 青色発光領域および緑色発光領域 の p電極 1 2 4に電流を供給するための配線 1 2 6 R、 1 2 6 G , 1 2 6 Bが配されている。 なお、 n電極 1 2 2は共通とされ、 必要に応じて 画素ごとの制御を行うための選択トランジスタなども形成される。 基板 1 2 0上にはマスク層 1 2 5が除去されずに残されており、 その下部の シリコンド一プの G a N層 1 2 1との段差を緩和する構造とされている このような画像表示装置または照明装置には、 赤色発光領域、 青色発 光領域および緑色発光領域として機能する第 1ないし第 3発光波長領域 がそれぞれ活性層に形成された構造を有している。 各配線 1 2 6 R、 1 2 6 G、 1 2 6 Bに独立した信号を与えることで、 画像表示装置として 2次元の画像を表示することが可能であり、 各配線 1 2 6 R、 1 2 6 G 、 1 2 6 Bに同信号を与えることで、 照明装置として利用することもで きる。
なお、 上述の各実施例中、 サファイア基板上に低温バッファ層を形成 してから、 G a N層を成長させ、 その後に選択マスクを形成して選択成 長を行う方法について説明したが、 これに限定されず、 サファイア基板 上に積層するだけではなく、 S i上に直接約 9 0 0 °Cで G aN層を形成 したり、 S i C上に 1 0 0 0 °Cで A 1 Nを 5 nm成長させた後 G a Nを 成長させたり、 G a N基板を使用してその後選択マスクを形成すること でも良い。
実施例 1 1
本実施例の半導体発光素子は、 例えば。 ( 0 0 0 1 ) 面サファイア基 板の如き成長基板 1 3 1上に n型 G aN層からなる下地成長層 1 32を MOCVD (MOVP E) 法などにより結晶成長し、 シリコン酸化膜、一 シリコン窒化膜、 あるいはタングステン膜などからなる成長阻害膜とし てのマスク層 1 33を形成する。
このマスク層 1 3 3には六角形状の開口部である窓領域 1 34が形成 され、 その窓領域 1 34から選択成長によって形成された断面三角形状 の結晶成長層 1 3 5が形成されている。 この結晶成長層 1 3 5は例えば n型 G aN層や A 1 G aN層からなり、 その断面は略正三角形状となる が、 上から見た場合には六角形であり、 全体としては六角錐の形状を有 する。
結晶成長層 1 3 5の基板主面に対して傾斜した結晶表面は S面または S面と等価な面を有しており、 結晶成長層 1 3 5の最外部の濃度などを 調整して形成された n型クラッド層の上に活性層 1 3 6および p型クラ ッド層として機能する第 2導電層 1 3 7が積層されている。 これら活性 層 1 3 6および p型クラッド層として機能する第 2導電層 1 3 7は結晶 成長層 1 3 5の S面を被覆するように形成されており、 活性層 1 3 6は 選択成長により形成された結晶成長層 1 3 5の S面に沿って成長基板 1 3 1の主面に平行でなく延在されている。 第 2導電層 1 3 7は例えば p 型 G a N層や A 1 G a N層からなる。 活性層 1 3 6上にはいわゆる A 1 G aN層を形成しても良い。
第 2導電層 1 3 7上には、 p電極として機能する第 2電極 1 3 9が例 えば N i ZP t _ Auまたは N i (P d) ZP t ZAuなどの多層金属 膜によって構成されており、 n電極として機能する第 1電極 1 38が例 えば T i /A 1 /P t /A uなどの多層金属膜によってマスク層 1 3 3 を開口した部分に形成されている。 第 1電極 1 3 8および第 2電極 1 3 9は例えば蒸着ゃリフトオフなどの手法を用いて形成される。
本実施例の半導体発光素子は、 その活性層 1 36の面積が大きいこと から、 活性層 1 36に注入される電流密度を緩和させることが可能であ るが、 特に活性層 6は結晶成長層 1 3 5の S面に沿って成長基板 1 3 1 の主面に平行でなく延在されているために、 その活性層 1 36の面積 S は十分な広がりをもつ T形成されている。 まず、 活性層 6の面積 Sが最 も大きい場合には、 第 5 5図に示すように、 活性層 1 36の面積 Sを第 1電極 1 3 8の面積 S 2と結晶成長層 1 3 5を基板主面に写像した写像 面積 S 1の和 （S 1 + S 2) よりもさらに大きな面積を有しているもの とすることができる。
例えば、 本実施例に素子が 3 0 m角の発光ダイォ一ド素子である場 合では、 第 1電極と第 1導電層である下地導電層が接触する領域すなわ ち S 2は 20 mX5 m程度 （lOO m程度） 、 活性層を配置した写像領 域 S 1は大きくとも 20 111角程度の （400^m程度） である。 一方、 選 択成長により形成された結晶成長層 5に底辺が 20 zm角で斜面の角度 45 ° の四角錐を形成し、 活性層 1 3 6がその斜面に均一に形成されると、 活性層 6の総面積は 20^mX20^m/cos45° = 566 ^m2となり、 S面 を用いた六角錐形状の場合 （角度約 6 2 ° ) には更に活性層の面積 Sが 増大する。
第 56図と第 5 7図は輝度飽和を緩和する目的で活性層 1 3 6の面積 Sを拡大した場合には、 それぞれ窓領域 1 3 3の面積 W 1 (第 5 6図参 照） や結晶成長層の基板主面への法線ベクトル方向への写像面積 W 2 ( 第 5 7図参照） より大きくなることを示したものであり、 前述のように 活性層 1 3 6が結晶成長層 1 3 5の S面に沿って成長基板 1 3 1の主面 に平行でなく延在される場合では、 その活性層 1 3 6の面積 Sは、 面積 W 1や写像面積 W 2よりは大きくなり、 十分な広がりをもつて形成され ている。 したがって、 有効に輝度飽和を緩和することができ、 素子の信 頼性を改善できる。
第 5 5図の素子構造の半導体発光素子では、 活性層 面積拡大による 効果に加えて、 基板主面に対して傾斜した S面を利用することから、 そ の窒素原子からガリゥム原子へのポンドの数が増大することになり、 実 効的な V / I I I比を高くすることが可能であり、 形成される半導体発 光素子の高性能化を図ることができる。 また、 基板から上に延びた転位 が曲がることがあり、 欠陥を低減することも可能となる。 さらに、 基板 の主面に対して傾斜した傾斜結晶面を用いることで、 多重反射を防止す ることもでき、 発生した光を効率良く素子外部に導くことができる。 ま た、 活性層 1 3 6が島状に分離している構造をとるため、 活性層 1 3 6 をエッチングすることの必要がなくなる。 したがって活性層に対して余 計なダメージがなくなる。 また、 電極によって活性層 1 3 6の有効面積 が小さくなることもないという利点も得られる。
実施例 1 2
本実施例は、 ストライプ状の結晶成長層 1 5 4を成長基板 1 5 0上に 形成する例であり、 第 5 8図に示すように、 成長基板 1 5 0上形成され た下地成長層 1 5 1上のマスク層 1 5 2の窓領域からス卜ライプ状の結 晶成長層 1 5 4が形成されている。 ストライプ状の結晶成長層 1 5 4は その側面 1 5 6が S面とされ、 傾斜し 側面 1 5 6にも活性層 1 5 5が 延在されていることから、 活性層 1 5 5の面積は結晶成長層 1 5 4の写 像面積よりも大きなサイズとなる。 したがって、 有効に輝度飽和を緩和 することができ、 素子の信頼性を改善できる。
実施例 1 3
本実施例は、 長方台形状の結晶成長層 1 6 4を成長基板 1 6 0上に形 成する例であり、 第 5 9図に示すように、 成長基板 1 6 0上形成された 下地成長層 1 6 1上のマスク層 1 6 2の窓領域からス卜ライプ状でかつ 長方台形状の結晶成長層 1 6 4が形成されている。 長方台形状の結晶成 長層 1 6 4はその側面 1 6 3 Sが S面とされ、 長手方向の端部の面 1 6 4は （1 1— 2 2 ) 面とされる。 結晶成長層 1 6 4の上面 1 6 3 Cは基 板主面と同じ C面とされる。 活性層は図示を省略しているが、 傾斜した 側面 1 6 3 S、 面 1 6 4、 上面 1 6 3 Cにも延在され、 活性層の面積は 結晶成長層 1 6 4の写像面積よりも大きなサイズとなる。 したがって、 有効に輝度飽和を緩和することができ、 素子の信頼性を改善できる。
実施例 1 4
本実施例は、 第 6 0図に示すように、 四角台形状の結晶成長層 1 7 4 を成長基板 1 Ί 0上に形成する例であり、 成長基板 1 7 0上形成された 下地成長層 1 7 1上のマスク層 1 7 2の窓領域からマトリクス状に配列 されたパターンで四角錐台形状の結晶成長層 1 7 3が形成されている。 四角錐台形状の結晶成長層 1 7 3はその傾斜した一側面 1 7 3 Sが S面 とされ、 他の傾斜した一側面 1 7 4は （ 1 1一 2 2 ) 面とされる。 結晶 成長層 1 7 3の上面 1 7 3 Cは基板主面と同じ C面とされる。 活性層は 図示を省略しているが、 傾斜した側面 1 7 3 S、 面 1 7 4、 上面 1 7 3 Cにも延在され、 活性層の面積は結晶成長層 1 7 3の写像面積よりも大 きなサイズとなる。 したがって、 有効に輝度飽和を緩和することができ 、 素子の信頼性を改善できる。 実施例 1 5
本実施例は、 第 6 1図に示すように、 六角錐形状の結晶成長層 1 8 3 を成長基板 1 8 0上に形成する例であり、 成長基板 1 8 0上形成された 下地成長層 1 8 1上のマスク層 1 8 2の窓領域からマトリクス状に配列 されたパターンで六角錐形状の結晶成長層 1 8 3が形成されている。 六 角錐形状の結晶成長層 1 8 3はその傾斜した各側面が S面とされ、 活性 層は図示を省略しているが、 その断面は第 5 4図のようになり、 傾斜し た各 S面に沿って延在され、 活性層の面積は結晶成長層 1 8 3の写像面 積よりも大きなサイズとなる。 したがつ -て、 有効に輝度飽和を緩和する ことができ、 素子の信頼性を改善できる。
実施例 1 6
本実施例は、 第 6 2図に示すように、 六角錐台形状の結晶成長層 1 9 3を成長基板 1 9 0上に形成する例であり、 成長基板 1 9 0上形成され た下地成長層 1 9 1上のマスク層 1 9 2の窓領域からマトリクス状に配 列されたパターンで六角錐台形状の結晶成長層 1 9 3が形成されている 。 六角錐形状の結晶成長層 1 9 3はその傾斜した各側面 1 9 3 Sが S面 とされ、 上面 1 9 3 Cが基板主面と同じ C面とされている。 また、 六角 錐形状の結晶成長層 1 9 3の底面側には M面 （ 1— 1 0 0 ) 面も低い高 さで形成される。 活性層は図示を省略しているが、 その断面は第 5 4図 のようになり、 傾斜した各 S面および C面に沿って延在され、 活性層の 面積は結晶成長層 1 9 3の写像面積よりも大きなサイズとなる。 したが つて、 有効に輝度飽和を緩和することができ、 素子の信頼性を改善でき る。
実施例 1 7
本実施例は第 5 5図に示した半導体発光素子を製造する方法であり、 第 6 3図ないし第 6 8図を参照してその製造方法を工程順に説明する。 第 6 3図に示すように、 サファイア基板などの成長基板 2 0 0上に、 n型 G aN層 2 0 1を下地成長層として例えば MO C VD法などにより 形成する。 このとき、 n型 G aN層 2 0 1は最初から n型である必要は なく、 最上面が n型であれば良い。 一例として、 シリコンをドープする ことで n型の G aN層 2 0 1を形成することができる。
次に第 64図に示すように、 CVDなどによりシリコン酸化膜、 シリ コン窒化膜、 あるいはタングステン膜などからなる成長阻害膜としての マスク層 2 0 2を n型の G aN層 2 0 1上の全面に形成し、 さらに素子 を形成する領域に対応してマスク層 2 0 2を除去して六角形状の窓領域 2 0 3を複数形成する。
続いて、 第 6 5図に示すように、 選択成長が行われ、 窓領域 2 0 3か ら結晶成長により結晶成長層である n型 （A l ) G aN層 20 4が形成 される。 この n型 （A l ) G aN層 2 0 4はクラッド層としても機能し 、 略六角錐形状を呈する。 傾斜した側面は S面とされる。
この傾斜した側面に対してさらに活性層となる I n G aN層 2 0 5と p型 （A l ) G aN層 2 0 6を第 6 6図のように積層する。 活性層とな る I n G a N層 2 0 5は結晶成長層である （A l ) G a N層 2 04の S 面に沿って成長基板 2 0 0の主面に平行でなく延在され、 その活性層の 面積 Sは、 窓領域 2 0 3の面積や結晶成長層の写像面積よりは大きくな り、 十分な広がりをもって形成される。 I n G a N層 2 0 5上には A 1 G a N層を形成しても良い。
次に第 6 7図に示すように、 マスク層上に例えば poly- G a Nが成長 した場合には余分な部分をエッチングで除去し、 マスク層 2 0 2を全部 または一部除去して n側のコンタクト領域 2 0 7を形成する。 次いで、 蒸着などにより p電極 2 0 9となる N i ZP t /Auや N i (P d) / P t /Auなど、 n電極 7 8となる T i / 1 /P t ZAuなどをコン 夕クト領域 2 0 7にリフトオフなどにより形成し （第 6 8図） 、 ァロイ 化することで基板上における素子が完成する。
この後、 素子間の分離が必要な場合、 基本構造のサイズが前述のよう に陰に小さいことから、 それぞれの分離は困難であるが、 素子の基本構 造を 1次元あるいは 2次元配列した領域をダイシングやへき開などによ り分離するだけでもよい。 内部の基本構造は各々独立に駆動してもしな くてもよい。 また、 サファイア上に結晶成長した G a N結晶は、 サファ ィァ/ G a N界面を U Vレーザのサファイア側からのアブレーションに よりサファイア基板力 ら剥離できるという報告 （APL- 75- 10， 1360- 2, W. S . Wo n g e t c . ) もある。 これを利用すればアブレ一シヨン前か後にエツ チングにより一回目の成長膜 （第 1導電膜） を分離することで、 この発 明の基本構造を単一の半導体発光素子とすることができる。
このように本実施例の半導体発光素子の製造方法では、 選択成長によ り S面が容易に形成され、 その S面を側面とする結晶成長層に活性層を 形成することで、 大きい面積の活性層を得ることができる。
実施例 1 8
第 6 9図に実施例 1 8の半導体発光素子の構造を示す。 成長基板 2 1 0上に部分的に第 2成長層 2 1 1が形成され、 該第 2成長層 2 1 1を覆 うように第 1導電層 2 1 1、 活性層 2 1 3、 第 2導電層 2 1 9が形成さ れる。 本例ではマスク層と窓領域を有していないが、 選択成長により、 活性層 2 1 3の面積は結晶成長層の写像面積よりも大きなサイズとなる 。 したがって、 有効に輝度飽和を緩和することができ、 素子の信頼性を 改善できる。 すなわち、 マスク層などの成長阻害膜を用いない場合でも 、 エッチングなどにより成長基板や一度成長した結晶膜に凹凸を形成す るなどの微細加工により、 結晶成長することで同様の安定面を形成でき 、 同等の効果を得られる。 なお、 この発明においては、 窓領域として六角錐を形成するには六角 形開口がもつとも望ましいが、 円形開口においても最終的には安定面が 自己形成されるため、 開口形状や境界の方向は任意でかまわない。 また ウルッ鉱型結晶では、 （ 1— 1 0 1 ) 面以外にも （ 1 1— 22) 面や （ 1 - 1 00) 面などの安定面があり、 これらを自己形成した構造につい てもこの発明を適用できる。
現在赤色 L ED材料として一般的な A 1 G a I n P系化合物はせん亜 鉛型結晶であるが、 （0 0 1) 基板に対して （0 1 1) 面、 （ 1 1 1) 面、 （1 Γ— 1) 面などの安定面があり、 適当な条件で成長することに より、 その安定面とその上の活性層を形成することは可能である。
実施例 1 9
本実施例の半導体発光素子は、 第 7 0図に示すように、 例えば。 (0 00 1 ) 面サファイア基板の如き成長基板 2 2 1上に n型 G aN層から なる下地成長層 22 2を MO C VD (MOVP E) 法などにより結晶成 長する。
下地成長層 2 2 2の形成後、 シリコン酸化膜、 シリコン窒化膜、 ある いはタングステン膜などからなる成長阻害膜としてのマスク層 22 3を 形成する。 このマスク層 22 3には六角形状の開口部である窓領域 22 4が形成され、 その窓領域 2 24から選択成長によって形成された断面 三角形状の結晶成長層 2 2 5が形成されている。 この結晶成長層 2.2 5 は例えば n型 G a N層や A 1 G a N層からなり、 その断面は略正三角形 状となるが、 上から見た場合には六角形であり、 全体としては六角錐の 形状を有する。
結晶成長層 2 2 5の基板主面に対して傾斜した結晶表面は S面または S面と等価な面を有しており、 結晶成長層 2 2 5の最外部の濃度などを 調整して形成された n型クラッド層の上に活性層 22 6および p型クラ ッド層として機能する第 2導電層 2 2 7が積層されている。 これら活性 層 2 2 6および p型クラッド層として機能する第 2導電層 2 2 7は結晶 成長層 2 2 5の S面を被覆するように形成されており、 活性層 2 2 6は 選択成長により形成された結晶成長層 2 2 5の S面に沿って成長基板 2 2 1の主面に平行でなく延在されている。 第 2導電層 2 2 7は例えば p 型 G a N層や A 1 G a N層からなる。 活性層 2 2 6上にはいわゆる A 1 G a Nキャップ層を形成しても良い。 本実施例においては、 第 2導電層 2 2 7の表面が次に形成する第 2電極との界面となり、 この界面が活性 層 2 2~6で発生した光の反射面 2 4 0とされる。
第 2導電層 2 2 7上には、 第 7 0図においてその図示を省略している が、 p電極として機能する第 2電極が例えば N i / P t Z A uなどの多 層金属膜によって構成され、 n電極として機能する第 1電極が例えば T i / A 1 / P t A uなどの多層金属膜によってマスク層を開口した部 分に形成される。 第 1電極および第 2電極は例えば蒸着ゃリフトオフな どの手法を用いて形成される。
本実施例の半導体発光素子は、 出力として取り出される光の一部は選 択成長によって形成された傾斜結晶面と平行に延在された反射面 2 4 0 で反射したものであり、 反射によって光取り出し効率が向上することか ら、 当該半導体発光素子の高輝度化を図ることができる。 また、 反射面 2 4 0の基礎となる傾斜結晶面は選択成長を利用してプロセス上容易に 形成されることから、 自己形成的に特にエッチングなどの工程を追加し なくとも得ることができる。
第 7 1図は半導体発光素子の要部を示す断面図である。 この図におい ては、 成長基板 2 2 1を裏面からのエキシマレーザの照射などによって 取り外した構造となっており、 下地成長層 2 2 2の底面が光取り出し窓 2 2 8として機能する。 なお、 下地成長層 2 2 2はシリコンなどがド一 プされた G a N層であり、 図示を省略しているが n電極に接続される。 第 7 0図に示すように、 活性層 2 2 6から第 2導電層 2 2 7側に出力さ れた光は反射面 2 4 0で反射し、 光取り出し窓 2 2 8から射出する。 ま た、 活性層 2 2 6から光取り出し窓 2 2 8に対して射出し、 光取り出し 窓 2 2 8の面で全反射した場合でも、 反対側の反射面 2 4 0で反射した 時点で光路が入射角に対する反射角の関係で変換され、 再度光取り出し 窓 2 2 8に入射した際に臨界角を超えていなければ光取り出し窓 2 2 8 から射出する。
これについて詳述すると、 素子内部の屈折率は外部の屈折率より大き いため、 界面に対して浅い角度の光は全反射する。 ここで全反射条件は 次式のとおりである。
c = S i n ( n n 2)
( Φ (:は界面への入射の臨界角、 ι^ , η 2はそれぞれ外部、 内部の屈折 率であり、 ]! , = 1 、 η 2= 2 . 4において φ。= 2 4 . 6 ° である。 ） 活性層で発生した光は第 1図に示す構造においては、 光取り出し窓領 域において一度全反射によって出なかった光は全反射しつづけるため、 二度と外部に取り出せないが、 本実施例では斜め反射面 2 4 0をもった めに一度全反射した光のうち、 次に別の角度を持った反射面に当たった ときに光路が変換されて別の方向に反射する。 そのため光取り出し窓 2 2 8の領域で全反射条件ではなくなる場合が発生するので光が外部に取 り出される。 したがってその分の取り出し効率が向上し、 輝度が大きく なる。 このように本実施例の半導体発光素子においては、 確実に光取り 出し効率が改善され、 素子の高輝度化をすすめることができる。
第 7 2図ないし第 7 6図は反射面の効果についてシミュレ一ションし たものを示す図であり、 第 7 2図は計算の元になる結晶成長層のモデル を示す斜視図であり、 第 7 3図は角度依存性を計算するためのモデルを 示す図であり、 第 7 4図は光取り出し効率の角度依存性を示す図であり 、 第 7 5図は高さ依存性を計算するためのモデルを示す図であり、 第 7 6図は光取り出し効率の高さ依存性を示す図である。
このシミュレーションにおいては、 第 7 2図に示すように、 頂点部分 には平坦な C面からなる面が形成され、 簡単のため結晶成長層に形成さ れる活性層を成長基板に対して平行に延在されるものとしているが、 光 取り出し効率に対して本質的な違いはない。 まず、 第 7 3図に示すよう に、 角度依存性として、 基板を屈折率 n = l . 6 5のサファイア基板と し、 活性層が基板上 5 mの高さに 2 0 m幅で存在し、 結晶成長層は 屈折率 n = 2 . 4、 反射面の反射率 7 0 %で高さ 1 0 i mと設定し、 こ こで反射面が形成される角度について計算を行った。 すると、 結果は第 7 4図に示すようになつており、 角度が 5 0ないし 9 0度の範囲におい ては、 5 0度に近い側の角度でより光取り出し効率が改善されているこ とがわかる。
また、 第 7 5図に示すように、 高さ依存性として、 基板を屈折率 n = 1 . 6 5のサファイア基板とし、 活性層が高さ d / 2の位置で基板 2 0 ； a m幅で存在し、 結晶成長層は屈折率 n = 2 . 4、 反射面の反射率 7 0 %と設定し、 ここで反射面（S面）が形成される角度は 6 2度と設定して 計算を行った。 すると、 結果は第 7 6図に示すようになつており、 高さ dが高くなるほどより光取り出し効率が改善されていることがわかる。 すなわち、 これら第 7 4図と第 7 6図に示すシミュレーションの結果か ら側面の角度 øを小さくすると光取り出し効率が改善し、 素子の幅に対 する高さ dが大きい （アスペクト比が大きい） ほど光取り出し効率改善 する傾向にあることがわかる。 これは言い換えると、 小さいサイズであ れば成長時間が少なくて済み、 半導体発光素子の素子サイズが小さいほ ど効果的である。 本実施例の半導体発光素子は、 出力として取り出される光の一部は傾 斜結晶面と平行に延在された反射面 2 4 0で反射したものであり、 その 反射面 2 4 0での反射によって光取り出し効率が向上することから、 当 該半導体発光素子の高輝度化を図ることができる。 また、 反射面 2 4 0 の基礎となる傾斜結晶面は選択成長を利用してプロセス上容易に形成さ れることから、 自己形成的に特にエッチングなどの工程を追加しなくと も得ることができる。
第 7 0図の素子構造の半導体発光素子では、 活性層の面積拡大による 効果に加えて、 基板主面に対して傾斜した S面を利用することから、 そ の窒素原子からガリウム原子へのポンドの数が増大することになり、 実 効的な V Z I I I比を高くすることが可能であり、 形成される半導体発 光素子の高性能化を図ることができる。 また、 基板から上に延びた転位 が曲がることがあり、 欠陥を低減することも可能となる。 さらに、 基板 の主面に対して傾斜した傾斜結晶面を用いることで、 多重反射を防止す ることもでき、 発生した光を効率良く素子外部に導くことができる。 ま た、 活性層 2 2 6が島状に分離している構造をとるため、 活性層 2 2 6 をエッチングすることの必要がなくなる。 したがって活性層に対して余 計なダメージがなくなる。 また、 電極によって活性層 · 2 2 6の有効面積 が小さくなることもないという利点も得られる。
実施例 2 0
本実施例は、 ス卜ライプ状の結晶成長層 2 5 4を成長基板 2 5 0上に 形成する例であり、 第 7 7図に示すように、 成長基板 2 5 0上形成され た下地成長層 2 5 1上のマスク層 2 5 2の窓領域からストライプ状の結 晶成長層 2 5 4が形成されている。 ストライプ状の結晶成長層 2 5 4は その側面 2 5 6が S面とされ、 傾斜した側面 2 5 6にも活性層 2 5 5が 延在されている。 当該半導体発光素子から取り出される光は S面と平行 に延在された反射面で反射することになり、 その反射面での反射によつ て光取り出し効率が向上することから、 当該半導体発光素子の高輝度化 を図ることができ、 反射面の基礎となる傾斜結晶面は選択成長を利用し てプロセス上容易に形成される。 また、 有効に輝度飽和を緩和すること ができ、 素子の信頼性を改善できる。
実施例 2 1
本実施例は、 長方台形状の結晶成長層 2 6 4を成長基板 2 6 0上に形 成する例であり、 第 7 8図に示すように、 成長基板 2 6 0上形成された 下地成長層 2 6 1上のマスク層 2 6 2の窓領域からストライプ状でかつ 長方台形状の結晶成長層 2 6 4が形成されている。 長方台形状の結晶成 長層 2 6 4はその側面 2 6 3 Sが S面とされ、 長手方向の端部の面 2 6 4は （ 1 1 一 2 2 ) 面とされる。 結晶成長層 2 6 4の上面 2 6 3 Cは基 板主面と同じ C面とされる。 活性層は図示を省略しているが、 傾斜した 側面 2 6 3 S、 面 2 6 4、 上面 2 6 3 Cにも延在され、 当該半導体発光 素子から取り出される光は S面と平行に延在された反射面で反射するこ とになる。 本実施例においては、 半導体発光素子の反射面での反射によ つて光取り出し効率が向上することから、 当該半導体発光素子の高輝度 化を図ることができ、 反射面の基礎となる傾斜結晶面は選択成長を利用 してプロセス上容易に形成される。 また、 有効に輝度飽和を緩和するこ とができ、 素子の信頼性を改善できる。
実施例 2 2
本実施例は、 第 7 9図に示すように、 四角台形状の結晶成長層 2 7 4 を成長基板 2 7 0上に形成する例であり、 成長基板 2 7 0上形成された 下地成長層 2 7 1上のマスク層 2 7 2の窓領域からマトリクス状に配列 されたパターンで四角錐台形状の結晶成長層 2 7 3が形成されている。 四角錐台形状の結晶成長層 2 7 3はその傾斜した一側面 2 7 3 Sが S面 とされ、 他の傾斜した一側面 2 7 4は （ 1 1一 2 2 ) 面とされる。 結晶 成長層 2 7 3の上面 2 7 5 3 Cは基板主面と同じ C面とされる。 活性層 は図示を省略しているが、 傾斜した側面 2 7 3 S、 面 2 7 4、 上面 2 7 3 Cにも延在され、 当該半導体発光素子から取り出される光は S面と平 行に延在された反射面で反射することになり、 その反射面での反射によ つて光取り出し効率が向上する。 したがって、 当該半導体発光素子の高 輝度化を図ることができ、 反射面の基礎となる傾斜結晶面は選択成長を 利用してプロセス上容易に形成される。 また、 有効に輝度飽和を緩和す ることができ、 素子の信頼性を改善できる。
実施例 2 3
本実施例は、 第 8 0図に示すように、 六角錐形状の結晶成長層 2 8 3 を成長基板 2 8 0上に形成する例であり、 成長基板 2 8 0上形成された 下地成長層 2 8 1上のマスク層 2 8 2の窓領域からマトリクス状に配列 されたパターンで六角錐形状の結晶成長層 2 8 3が形成されている。 六 角錐形状の結晶成長層 2 8 3はその傾斜した各側面が S面とされ、 活性 層は図示を省略しているが、 その断面は第 6 9図のようになり、 傾斜し た各 S面に沿って延在され、 当該半導体発光素子から取り出される光は S面と平行に延在された反射面で反射することになり、 その反射面での 反射によって光取り出し効率が向上することから、 当該半導体発光素子 の高輝度化を図ることができる。 また、 反射面の基礎となる傾斜結晶面 は選択成長を利用してプロセス上容易に形成される。 また、 有効に輝度 飽和を緩和することができ、 素子の信頼性を改善できる。
実施例 2 4
本実施例は、 第 8 1図に示すように、 六角錐台形状の結晶成長層 2 9 3を成長基板 2 9 0上に形成する例であり、 成長基板 2 9 0上形成され た下地成長層 2 9 1上のマスク層 2 9 2の窓領域からマトリクス状に配 列されたパターンで六角錐台形状の結晶成長層 2 9 3が形成されている 。 六角錐台形状の結晶成長層 2 9 3はその傾斜した各側面 2 9 3 3が3 面とされ、 上面 2 9 3 Cが基板主面と同じ C面とされている。 また、 六 角錐形状の結晶成長層 2 9 3の底面側には M面 （ 1— 1 0 0 ) 面も低い 高さで形成される。 活性層は図示を省略しているが、 その断面は第 6 9 図のようになり、 傾斜した各 S面および C面に沿って延在され、 当該半 導体発光素子から取り出される光は S面と平行に延在された反射面で反 射することになり、 その反射面での反射によって光取り出し効率が向上 することから、 当該半導体発光素子の高輝度化を図ることができる。 ま た、 反射面の基礎となる傾斜結晶面は選択成長を利用してプロセス上容 易に形成される。 また、 有効に輝度飽和を緩和することができ、 素子の 信頼性を改善できる。
実施例 2 5
本実施例は、 第 8 2図に示すように、 六角錐形状の結晶成長層 2 9 8 と四角台形状の結晶成長層 2 9 9を成長基板 2 9 5上に形成する例であ り、 成長基板 2 9 5上形成された下地成長層 2 9 6上のマスク層 2 9 7 の窓領域からマトリクス状に配列されたパターンで四角錐台形状の結晶 成長層 2 9 9と六角錐形状の結晶成長層 2 9 8とが交互にそれぞれの形 状が一列に並ぶように形成されている。 四角錐台形状の結晶成長層 2 9 9はその傾斜した一側面 2 9 9 Sが S面とされ、 他の傾斜した一側面 2 9 9 Zは （1 1— 2 2 ) 面とされる。 結晶成長層 2 9 9の上面 2 9 9 C は基板主面と同じ C面とされる。 六角錐形状の結晶成長層 2 9 8はその 傾斜した各側面 2 9 8 Sが S面とされる。 活性層は図示を省略している が、 その断面は第 6 9図のようになり、 傾斜した各 S面および C面に沿 つて延在され、 当該半導体発光素子から取り出される光は S面と平行に 延在された反射面で反射することになり、 その反射面での反射によって 光取り出し効率が向上することから、 当該半導体発光素子の高輝度化を 図ることができる。 また、 反射面の基礎となる傾斜結晶面は選択成長を 利用してプロセス上容易に形成される。 また、 有効に輝度飽和を緩和す ることができ、 素子の信頼性を改善できる。
実施例 2 6
本実施例は前述の半導体発光素子を製造する方法であり、 第 8 3図な いし第 8 8図を参照してその製造方法を工程順に説明する。
第 83図に示すように、 サファイア基板などの成長基板 30 0上に、 n型 G a N層 3 0 1を下地成長層として例えば M O C V D法などにより 形成する。 このとき、 n型 G aN層 30 1は最初から n型である必要は なく、 最上面が n型であれば良い。 一例として、 シリコンをド一プする ことで n型の G aN層 3 0 1を形成することができる。
次に第 84図に示すように、 CVDなどによりシリコン酸化膜、 シリ コン窒化膜、 あるいはタングステン膜などからなる成長阻害膜としての マスク層 302を n型の G a N層 3 0 1上の全面に形成し、 さらに素子 を形成する領域に対応してマスク層 3 02を除去して六角形状の窓領域 30 3を複数形成する。
続いて、 第 8 5図に示すように、 選択成長が行われ、 窓領域 3 0 3か ら結晶成長により結晶成長層である n型 （A l ) G aN層 304が形成 される。 この n型 （A 1 ) G aN層 3 04はクラッド層としても機能し 、 略六角錐形状を呈する。 傾斜した側面は S面とされる。
この傾斜した側面に対してさらに活性層となる I n G aN層 3 0 5と p型 （A 1 ) G aN層 3 06を第 8 6図のように積層する。 活性層とな る I n G a N層 3 0 5は結晶成長層である （A l ) G aN層 3 04の S 面に沿って成長基板 3 0 0の主面に平行でなく延在され、 その活性層の 面積 Sは、 窓領域 3 03の面積や結晶成長層の写像面積よりは大きくな り、 十分な広がりをもって形成される。 I n G a N層 3 0 5上には A 1 G a Nキヤップ層を形成しても良い。 p型 （A l ) G aN層 3 0 6の傾 斜した結晶表面が反射面となる。
次に第 8 7図に示すように、 マスク層上に例えば poly- G a Nが成長 した場合には余分な部分をエッチングで除去し、 マスク層 302を全部 または一部除去して n側のコンタクト領域 3 0 7を形成する。 次いで、 蒸着などにより p電極 3 0 9となる N i /P tZAuなど、 n電極 3 0 8となる T i / 1 /P t /Auなどをコンタクト領域 3 0 7にリフト オフなどにより形成し （第 8 8図） 、 ァロイ化することで基板上におけ る素子が完成する。 特に p電極 3 0 9は反射面として機能する p型 （A 1 ) G aN層 3 06の上に形成されるため、 p電極 3 0 9自体は反射膜 や光遮蔽膜としても機能することになる。
この後、 素子間の分離が必要な場合、 基本構造のサイズが前述のよう に陰に小さいことから、 それぞれの分離は困難であるが、 素子の基本構 造を 1次元あるいは 2次元配列した領域をダイシングゃへき開などによ り分離するだけでもよい。 内部の基本構造は各々独立に駆動してもしな くてもよい。 また、 サファイア上に結晶成長した GaN結晶は、 サファ ィァ/ G a N界面を UVレーザのサファイア側からのアブレーションに よりサファイア基板から剥離できるという報告 （APL- 75- 10， 1360-2, W.S .Wong etc.) もある。 これを利用すればアブレ一シヨン前か後にエツ チングにより一回目の成長膜 （第 1導電膜） を分離することで、 この発 明の基本構造を単一の半導体発光素子とすることができる。
このように本実施例の半導体発光素子の製造方法では、 選択成長によ り S面が容易に形成され、 その S面を側面とする結晶成長層に活性層や 反射面を形成することで、 自己形成的に反射面を形成できる。 また出力 として取り出される光の一部は選択成長によって形成された傾斜結晶面 と平行に延在された反射面で反射したものであり、 反射によって光取り 出し効率が向上することから、 当該半導体発光素子の高輝度化を図るこ とができる。
実施例 2 7
第 8 9図に実施例 2 7の半導体発光素子の構造を示す。 成長基板 3 1 0上に部分的に第 2成長層 3 1 1が形成され、 それを覆うように第 1導 電層 3 1 1、 活性層 3 1 3、 第 2導電層 3 1 9が形成される。 本例では マスク層と窓領域を有していないが、 選択成長により、 活性層 3 1 3の 面積は結晶成長層の写像面積よりも大きなサイズとなる。 したがって、 有効に輝度飽和を緩和することができ、 素子の信頼性を改善できる。 すなわち、 マスク層などの成長阻害膜を用いない場合でも、 エツチン グなどにより成長基板や一度成長した結晶膜に凹凸を形成するなどの微 細加工により、 結晶成長することで同様の安定面を形成でき、 同等の効 果を得られる。
なお、 この発明においては、 窓領域として六角錐を形成するには六角 形開口がもっとも望ましいが、 円形開口においても最終的には安定面が 自己形成されるため、 開口形状や境界の方向は任意でかまわない。 また ウルッ鉱型結晶では、 （ 1— 1 0 1 ) 面以外にも （1 1— 2 2 ) 面や （ 1 - 1 0 0 ) 面などの安定面があり、 これらを自己形成した構造につい てもこの発明を適用できる。
現在赤色 L E D材料として一般的な A 1 G a I n P系化合物はせん亜 鉛型結晶であるが、 （0 0 1 ) 基板に対して （0 1 1 ) 面、 （ 1 1 1 ) 面などの安定面があり、 適当な条件で成長することにより、 その安定面 とその上の活性層を形成することは可能である。
この発明の半導体発光素子とその製造方法によれば、 基板の主面に対 して傾斜した傾斜結晶面を利用することで実効的 I I I比を増大さ せることができ、 混晶構成原子の取り込みも増大し、 さらに発光のむら を低減することができる。 さらに窒素原子の解離を抑えることができ、 さらに結晶性を向上して点欠陥濃度を低減することができる。 これによ り発光素子に強電流を流した際の輝度の飽和現象を抑えることができる 。 また、 基板の主面に対して傾斜した傾斜結晶面を用いることで、 多重 反射を防止することもでき、 発生した光を効率良く素子外部に導くこと ができる。
さらに選択成長などを利用し、 傾斜した傾'斜結晶面 （例えば S面） か らなる結晶層を用いて、 小さい範囲で微細な素子を作るため、 高密度化 なども容易であり、 ダイシングなどの素子ごとの分離も容易である。 ま た、 選択成長の安定面の一部は原子スケールで見て平らになっており、 輝度のむらもなく、 その部分をもちいることで半値幅の狭い発光を得る ことができる。 したがって半導体発光ダイォードだけでなくこの面を用 いた半導体レーザも作製することもできる。
また、 この発明の半導体発光素子においては、 出力として取り出され る光の一部は選択成長によって形成された傾斜結晶面と平行に延在され た反射面で反射したものである点であり、 反射によって光取り出し効率 が向上することから、 当該半導体発光素子の高輝度化を図ることができ る。 また、 反射面の基礎となる傾斜結晶面は選択成長を利用してプロセ ス上容易に形成されることから、 自己形成的に特にエッチングなどのェ 程を追加しなくとも得ることができる。 また、 傾斜した結晶面に平行に 活性層を延在させることで、 活性層の有効面積を大きくとることができ 、 抵抗低下、 発熱低下、 信頼性向上が期待でき、 また、 活性層への単位 面積あたりの負荷を軽減できるため、 高輝度化、 高信頼性が期待できる 。 素子サイズを小さくした場合、 特に有効である。 また、 この発明の半 導体発光素子においては、 活性層と同時に導電層面積や電極とのコン夕 クト面積を大きくすることができ、 結晶層の結晶面が斜面を持っため、 光取り出し効率を改善することも可能である。
さらにまた、 この発明の半導体発光素子とその製造方法によれば、 第
1導電型クラッド層、 活性層、 および第 2導電型クラッド層の全部また は一部が開口部の周囲のマスク層上にまで延在される。 このようにマス クを除去しない構造とするため、 横方向に成長した部分の下部の支えが なくなることもなく、 また全部マスク層を残した状態にすれば、 選択成 長構造の段差が緩和され、 レーザ照射などによって基板を剥がした場合 でも、 マスク層が第 1成長層の支持層として機能しながら n電極と p電 極を確実に分離して短絡を防止できる。
また、 この発明の半導体発光素子においては、 第 1導電型クラッド層 、 活性層、 および第 2導電型クラッド層によって、 第 2成長層の全体が 被覆される構造とされ、 第 1導電型クラッド層、 活性層、 および第 2導 電型クラッド層の各端部が直接マスク層に接する構造にすることができ る。 したがって、 活性層の酸化などの劣化が未然に防止されることにな り、 さらに発光面積が増大するといつた効果も得られる。
さらに、 この発明の半導体発光素子においては、 選択成長などを利用 し、 傾斜した傾斜結晶面からなる結晶層を用いて、 小さい範囲で微細な 素子を作るため、 高密度化なども容易であり、 ダイシングなどの素子ご との分離も容易である。 また、 選択成長の安定面の一部は原子スケール で見て平らになっており、 輝度のむらもなく、 その部分をもちいること で半値幅の狭い発光を得ることができる。 したがって半導体発光ダイォ ―ドだけでなくこの面を用いた半導体レーザも作製することもできる。 さらにまた、 この発明の半導体発光素子においては、 活性層の有効面 積を大きくとることができ、 抵抗低下、 発熱低下、 信頼性向上が期待で き、 活性層への単位面積あたりの負荷を軽減できるため、 高輝度化、 高 信頼性が期待できる。 素子サイズを小さくした場合、 特に有効である。 また、 この発明の半導体発光素子においては、 活性層と同時に導電層面 積や電極とのコンタクト面積を大きくすることができ、 結晶層の結晶面 が斜面を持っため、 光取り出し効率を改善することも可能である。

Claims

求 の 範 囲
1 . 基板上に上記基板の主面に対して傾斜した傾斜結晶面を有する結晶 層を形成し、 上記傾斜結晶面に平行な面内に延在する第 1導電型層、 活 性層、 および第 2導電型層を上記結晶層に形成してなることを特徴とす る半導体発光素子。
2 . 上記結晶層はウルッ鉱型の結晶構造を有することを特徴とする請求 の範囲第 1項記載の半導体発光素子。
3 . 上記結晶層は窒化物半導体からなることを特徴とする請求の範囲第 1項記載の半導体発光素子。
4 . 上記結晶層は下地成長層を介して上記基板上に選択成長により設け られることを特徴とする請求の範囲第 1項記載の半導体発光素子。
5 . 上記選択成長は上記下地成長層を選択的に除去することを利用して 行われることを特徴とする請求の範囲第 4項記載の半導体発光素子。
6 . 上記選択成長は選択的に形成されたマスク層の開口部を利用して行 われることを特徴とする請求の範囲第 4項記載の半導体発光素子。
7 . 上記結晶層は上記マスク層の開口部よりも横方向に広がって選択成 長したものであることを特徴とする請求の範囲第 6項記載の半導体発光 素子。
8 . 上記基板の主面は C面であることを特徴とする請求の範囲第 1項記 載の半導体発光素子。
9 . 上記傾斜結晶面は S面および （ 1 1— 2 2 ) 面の少なくとも一方を 含むことを特徴とする請求の範囲第 1項記載の半導体発光素子。
1 0 . 上記傾斜結晶面のみに電流注入されることを特徴とする請求の範 囲第 1項記載の半導体発光素子。
1 1 . 上記活性層は I n G a Nを用いて構成されることを特徴とする請 求の範囲第 1項記載の半導体発光素子。
1 2 . 上記傾斜結晶面は六面でほぼ対称となるように配設されることを 特徴とする請求の範囲第 1項記載の半導体発光素子。
1 3 . 上記結晶層は上記結晶層の基板主面側と反対側の略中心部に C面 からなる平坦面を有することを特徴とする請求の範囲第 1項記載の半導 体発光素子。
1 4 . 基板上に上記基板の主面に対して傾斜した傾斜結晶面を有する結 晶層を形成し、 上記傾斜結晶面に平行な面内に延在する第 1導電型層、 活性層、 および第 2導電型層を上記結晶層に形成してなる構成を有する 半導体発光素子を並べ、 信号に応じて各素子が発光するように構成され てなることを特徴とする画像表示装置。
1 5 . 基板上に上記基板の主面に対して傾斜した傾斜結晶面を有する結 晶層を形成し、 上記傾斜結晶面に平行な面内に延在する第 1導電型層、 活性層、 および第 2導電型層を上記結晶層に形成してなる構成を有する 半導体発光素子を並べ、 信号に応じて各素子が発光するように構成され てなることを特徴とする照明装置。
1 6 . 基板上に開口部を有するマスク層もしくは結晶種層を形成し、 上 記マスク層の開口部もしくは上記結晶種層から上記基板の主面に対して 傾斜した傾斜結晶面を有する結晶層を選択的に形成し、 上記傾斜結晶面 に平行な面内に延在する第 1導電型層、 活性層、 および第 2導電型層を 上記結晶層に形成することを特徴とする半導体発光素子の製造方法。
1 7 . 上記基板の主面は C面であることを特徴とする請求の範囲第 1 6 項記載の半導体発光素子の製造方法。
1 8 . 上記基板上に複数の半導体発光素子を形成した後、 各半導体発光 素子ごとに分離することを特徴とする請求の範囲第 1 6項記載の半導体 発光素子の製造方法。
1 9 . 分離した各半導体発光素子の裏面に一方の電極を形成することを 特徴とする請求の範囲第 1 8項記載の半導体発光素子の製造方法。
2 0 . 基板上に上記基板の主面に対して傾斜した S面または上記 S面に 実質的に等価な面を有する結晶層を形成し、 上記 S面または上記 S面に 実質的に等価な面に平行な面内に延在する第 1導電型層、 活性層、 およ び第 2導電型層を上記結晶層に形成してなることを特徴とする半導体発 光素子。
2 1 . 上記結晶層はウルッ鉱型の結晶構造を有することを特徴とする請 求の範囲第 2 0項記載の半導体発光素子。
2 2 . 上記結晶層は窒化物半導体からなることを特徴とする請求の範囲 第 2 0項記載の半導体発光素子。
2 3 . 上記結晶層は下地成長層を介して上記基板上に選択成長により設 けられることを特徴とする請求の範囲第 2 0項記載の半導体発光素子。
2 4 . 上記選択成長は上記下地成長層を選択的に除去することを利用し て行われることを特徴とする請求の範囲第 2 3項記載の半導体発光素子
2 5 . 上記選択成長は選択的に形成されたマスク層の開口部を利用して 行われることを特徴とする請求の範囲第 2 3項記載の半導体発光素子。
2 6 . 上記結晶層は上記マスク層の開口部よりも横方向に広がって選択 成長したものであることを特徴とする請求の範囲第 2 5項記載の半導体 発光素子。
2 7 , 上記基板の主面は C +面であることを特徴とする請求の範囲第 2 0項記載の半導体発光素子。
2 8 . 上記基板上に形成された上記 S面または上記 S面に実質的に等価 な面が上記結晶層の一部である場合に、 上記活性層への電流注入は上記 S面についてだけなされることを特徴とする請求の範囲第 2 0項記載の 半導体発光素子。
2 9 . 基板上に形成した S面または上記 S面に実質的に等価な面が略六 角錐形状の斜面をそれぞれ構成して結晶層を形成し、 各 S面または上記 S面に実質的に等価な面に平行な面内に延在する第 1導電型層、 活性層 、 および第 2導電型層を上記結晶層に形成してなることを特徴とする半 導体発光素子。
3 0 . 上記活性層への電流注入は頂点近傍側で周囲側よりも低密度とな ることを特徴とする請求の範囲第 2 9項記載の半導体発光素子。
3 1 . 基板上に形成した S面または上記 S面に実質的に等価な面が略六 角錐台形状の斜面をそれぞれ構成するとともに上記基板上に形成した C 面または上記 C面に実質的に等価な面が上記略六角錐台形状の上平面部 を構成する結晶層を形成し、 各 S面または上記 S面に実質的に等価な面 に平行な面および上記 C面または上記 C面に実質的に等価な面に平行な 面内に延在する第 1導電型層、 活性層、 および第 2導電型層を上記結晶 層に形成してなることを特徴とする半導体発光素子。
3 2 . 基板上に上記基板の主面に対して傾斜した S面または上記 S面に 実質的に等価な面を有する結晶層を形成し、 上記 S面または上記 S面に 実質的に等価な面に平行な面内に延在する第 1導電型層、 活性層、 およ び第 2導電型層を上記結晶層に形成して構成された半導体発光素子を並 ベ、 信号に応じて各素子が発光するように構成されてなることを特徴と する画像表示装置。
3 3 . 基板上に上記基板の主面に対して傾斜した S面または上記 S面に 実質的に等価な面を有する結晶層を形成し、 上記 S面または上記 S面に 実質的に等価な面に平行な面内に延在する第 1導電型層、 活性層、 およ び第 2導電型層を上記結晶層に形成して構成された半導体発光素子を複 数個配列したことを特徴とする照明装置。
3 4 . 基板上に所要の開口部を有するマスク層を形成し、 上記マスク層 の開口部に s面または上記 s面に実質的に等価な面を有する結晶層を選 択的に形成し、 上記 S面または上記 S面に実質的に等価な面に平行な面 内に延在する第 1導電型層、 活性層、 および第 2導電型層を上記結晶層 に形成することを特徴とする半導体発光素子の製造方法。
3 5 . 上記基板の主面は C +面であることを特徴とする請求の範囲第 3 4項記載の半導体発光素子の製造方法。
3 6 . 上記基板上に複数の半導体発光素子を形成した後、 各半導体発光 素子ごとに分離することを特徴とする請求の範囲第 3 4項記載の半導体 発光素子の製造方法。
3 7 . 分離した各半導体発光素子の裏面に一方の電極を形成することを 特徴とする請求の範囲第 3 6項記載の半導体発光素子の製造方法。
3 8 . 選択成長により形成され成長基板の基板主面に対して傾斜してな る傾斜結晶面を有する結晶成長層と、 上記結晶成長層に形成され所要の 電流が注入されて光を発生させる活性層とを有し、 上記活性層から素子 外に出力される光の一部は上記傾斜結晶面にほぼ平行に延在された反射 面で反射したものであることを特徴とする半導体発光素子。
3 9 . 上記活性層はウルッ鉱型の結晶構造を有する化合物半導体からな ることを特徴とする請求の範囲第 3 8項記載の半導体発光素子。
4 0 . 上記活性層は上記傾斜結晶面にほぼ平行に延在されてなることを 特徴とする請求の範囲第 3 8項記載の半導体発光素子。
4 1 . 上記活性層は S面または S面に等価な面にほぼ平行に延在される ことを特徴とする請求の範囲第 3 8項記載の半導体発光素子。
4 2 . 上記傾斜結晶面に平行に延在された反射面は 1 8 0 ° よりも小さ な角度で対向する少なくとも 2面以上の反射面を有することを特徴とす る請求の範囲第 3 8項記載の半導体発光素子。
4 3 . 上記活性層は窒化物半導体からなることを特徴とする請求の範囲 第 3 8項記載の半導体発光素子。 ―
4 4 . 上記活性層は窒化物ガリウム系半導体からなることを特徴とする 請求の範囲第 4 3項記載の半導体発光素子。
4 5 . 上記活性層は I nを含むことを特徴とする請求の範囲第 3 8項記 載の半導体発光素子。
4 6 . 上記活性層は各素子ごとに分離されていることを特徴とする請求 の範囲第 3 8項記載の半導体発光素子。
4 7 . 上記選択成長は上記成長基板上に形成された下地成長層から行わ れること 徵とする請求の範囲第 3 8項記載の半導体発光素子。
4 8 . 成長基板上に選択成長によって上記成長棊板の主面に対して傾斜 した傾斜結晶面を有する結晶成長層を形成し、 上記結晶成長層の上記傾 斜結晶面に平行に延在される活性層および反射面を形成することを特徴 とする半導体発光素子の製造方法。
4 9 . 基板上に第 1導電型の第 1成長層を形成し、 上記第 1成長層上に マスク層を形成し、 上記マスク層に設けられた開口部から第 1導電型の 第 2成長層を選択成長させて形成し、 上記第 2成長層の結晶面に平行な 面内に延在する第 1導電型クラッド層、 活性層、 および第 2導電型クラ ッド層の一部または全部を上記開口部の周囲のマスク層上まで延在され るように形成してなることを特徴とする半導体発光素子。
5 0 . 上記第 2成長層の結晶面は基板の主面に対して傾斜した傾斜面で あることを特徴とする請求の範囲第 4 9項記載の半導体発光素子。
5 1 . 上記第 1成長層および第 2成長層はウルッ鉱型の結晶構造を有す ることを特徴とする請求の範囲第 4 9項記載の半導体発光素子。
5 2 . 上記第 2成長層は窒化物半導体からなることを特徴とする請求の 範囲第 4 9項記載の半導体発光素子。
5 3 . 上記基板の主面は C面であることを特徴とする請求の範囲第 4 9 項記載の半導体発光素子。
5 4 . 基板上に第 1導電型の第 1成長層を形成し、 上記第 1成長層上に マスク層を形成し、 上記マスク層に設けられた開口部から第 1導電型の 第 2成長層を選択成長させて形成し、 上記第 2成長層の結晶面に平行な 面内に延在する第 1導電型クラッド層、 活性層、 および第 2導電型クラ ッド層によって上記第 2成長層の全体が被覆されるように上記第 1導電 型クラッド層、 上記活性層、 および上記第 2導電型クラッド層を形成し てなることを特徴とする半導体発光素子。
- 5 5 . 基板上に第 1導電型の第 1成長層を形成し、 上記第 1成長層上に マスク層を形成し、 上記マスク層に設けられた開口部から第 1導電型の 第 2成長層を選択成長させて形成し、 上記第 2成長層の結晶面に平行な 面内に延在する第 1導電型クラッド層、 活性層、 および第 2導電型クラ ッド層の各層端部が上記マスク層に直接接するように上記第 1導電型ク ラッド層、 上記活性層、 および上記第 2導電型クラッド層を形成してな ることを特徴とする半導体発光素子。
5 6 . 基板上に第 1導電型の第 1成長層を形成し、 上記第 1成長層上に マスク層を形成し、 上記マスク層に設けられた開口部から第 1導電型の 第 2成長層を選択成長させて形成し、 上記第 2成長層の結晶面に平行な 面内に延在する第 1導電型クラッド層、 活性層、 および第 2導電型クラ ッド層の一部または全部を上記開口部の周囲のマスク層上まで延在され るように形成してなる構造を有する半導体素子を並べ、 信号に応じて各 素子が発光するように構成されてなることを特徴とする画像表示装置。 5 7 . 基板上に第 1導電型の第 1成長層を形成し、 上記第 1成長層上に マスク層を形成し、 上記マスク層に設けられた開口部から第 1導電型の 第 2成長層を選択成長させて形成し、 上記第 2成長層の結晶面に平行な 面内に延在する第 1導電型クラッド層、 活性層、 および第 2導電型クラ ッド層の一部または全部を上記開口部の周囲のマスク層上まで延在され るように形成してなる構造を有する半導体素子を並べ、 実質的に同じ信 号が供給されて各素子が一様に発光するように構成されてなることを特 徴とする照明装置。
5 8 . 基板上に積層した第 1成長層上に開口部を有するマスク層を形成 し、 上記マスク層の開口部から第 2成長層を選択的に形成し、 上記第 2 成長層の結晶面に平行な面内に延在されかつ上記開口部の周囲のマスク 層上まで延在されるように第 1導電型クラッド層、 活性層、 および第 2 導電型クラッド層を形成することを特徴とする半導体発光素子の製造方 法。
5 9 . 上記第 2成長層の結晶面は基板主面に対して傾斜した傾斜面であ ることを特徴とする請求の範囲第 5 8項記載の半導体発光素子の製造方 法。
6 0 . 第 1導電層と第 2導電層に挟まれ、 選択成長により成長基板の主 面に平行でなく延在される活性層を有し、 上記活性層の面積は上記成長 基板上の上記選択成長の際に用いた窓領域の面積より大きくされ、 若し くは上記選択成長 より結晶成長した結晶成長層を上記成長基板の法線 方向に投影した場合の写像面積よりも大きくされることを特徴とする半 導体発光素子。
6 1 . 上記活性層はウルッ鉱型の結晶構造を有する化合物半導体からな ることを特徴とする請求の範囲第 6 0項記載の半導体発光素子。
6 2. . 上記成長基板の主面に平行でなく延在される上記活性層は、 S面 または S面に等価な面に平行に延在されることを特徴とする請求の範囲 第 6 1項記載の半導体発光素子。
6 3 . 上記 S面または S面に等価な面に平行に延在される上記活性層は 上記窓領域よりも横方向に広がって形成されていることを特徴とする請 求の範囲第 6 2項記載の半導体発光素子。
6 4 . 上記成長基板の主面に平行でなく延在される上記活性層にのみ電 流の注入が可能である一対の電極が上記第 1導電層と上記第 2導電層に それぞれ接続して形成されてなることを特徴とする請求の範囲第 6 0項 記載の半導体発光素子。
6 5 . 上記活性層は窒化物半導体からなることを特徴とする請求の範囲 第 6 0項記載の半導体発光素子。
6 6 . 上記活性層は窒化物ガリウム系半導体からなることを特徴とする 請求の範囲第 6 5項記載の半導体発光素子。
6 7 . 上記活性層は I nを含むことを特徴とする請求の範囲第 6 0項記 載の半導体発光素子。
6 8 . 上記活性層は各素子ごとに分離されていることを特徴とする請求 の範囲第 6 0項記載の半導体発光素子。
6 9 . 上記選択成長は上記成長基板上に形成された下地成長層から行わ れることを特徴とする請求の範囲第 6 0項記載の半導体発光素子。
7 0 . 第 1導電層および第 2導電層に挟まれ、 選択成長により成長基板 の主面に平行でなく延在されかつその延在される面内に屈曲部を含む活 性層が形成されてなることを特徴とする半導体発光素子。
7 1 . 第 1導電層と第 2導電層に挟まれ、 選択成長により成長基板の主 面に平行でなく延在される活性層を有し、 上記活性層の面積は、 上記選 択成長により結晶成長した結晶成長層を上記成長基板の法線方向に投影 した場合の写像面積と少なくとも片側の上記導電層とその電極が接する 面積の和よりも大きくもしくは同等であることを特徴とする半導体発光 素子。
7 2 . 成長基板上に下地成長層を形成し、 上記下地成長層上に窓領域を 有するマスク層を形成し、 上記マスク層からの選択成長により上記成長 基板の法線方向に投影した場合の写像面積よりも大きな結晶表面を有す る結晶成長層を形成し、 上記結晶成長層の上記結晶表面に第 1導電層、 活性層および第 2導電層を形成することを特徴とする半導体発光素子の 製造方法。
7 3 . 上記基板を剥離した面に電極が形成されていることを特徴とする 請求の範囲第 1項， 第 2 0項， 第 3 8項， 第 4 9項， 第 6 0項のいずれ か 1項記載の半導体発光素子。
7 4 . 基板上に開口部を有するマスク層もしくは結晶種層を形成し、 上 記マスク層の開口部もしくは上記結晶種層から上記基板の主面に対して 傾斜した傾斜結晶面を有する結晶層を選択的に形成し、 上記傾斜結晶面 に平行な面内に延在する第 1導電型層、 活性層、 および第 2導電型層を 上記結晶層に形成した後、 第 2の基板上に形成された樹脂層に埋め込み 、 上記基板をレーザアブレーシヨンにより除去し、 上記結晶種層および マスク層をエッチングにより各半導体発光素子ごとに分離し、 上記分離 された結晶種層の基板剥離面に電極を形成することを特徴とする半導体 発光素子の製造方法。
PCT/JP2001/006212 2000-07-18 2001-07-18 Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device WO2002007231A1 (en)

Priority Applications (13)

Application Number Priority Date Filing Date Title
EP01951900A EP1311002A4 (en) 2000-07-18 2001-07-18 SEMICONDUCTOR LIGHT EMISSION ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
KR1020037000656A KR100897490B1 (ko) 2000-07-18 2001-07-18 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
AU2001272739A AU2001272739A1 (en) 2000-07-18 2001-07-18 Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
US10/062,687 US6924500B2 (en) 2000-07-18 2002-01-30 Semiconductor light-emitting device and process for producing the same
US11/066,699 US7221001B2 (en) 2000-07-18 2005-02-24 Semiconductor light-emitting device and process for producing the same
US11/093,795 US7122825B2 (en) 2000-07-18 2005-03-30 Lighting system
US11/093,807 US7122394B2 (en) 2000-07-18 2005-03-30 Process for producing a semiconductor light-emitting device
US11/093,885 US7122826B2 (en) 2000-07-18 2005-03-30 Image display unit
US11/097,732 US7129514B2 (en) 2000-07-18 2005-03-31 Image display unit
US11/098,302 US7129515B2 (en) 2000-07-18 2005-03-31 Lighting system
US11/096,381 US7129107B2 (en) 2000-07-18 2005-03-31 Process for producing a semiconductor light-emitting device
US11/558,176 US7501663B2 (en) 2000-07-18 2006-11-09 Semiconductor light-emitting device, and image display device and lighting unit comprising same
US11/558,115 US20070077674A1 (en) 2000-07-18 2006-11-09 Process for producing semiconductor light-emitting device

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP2000-217663 2000-07-18
JP2000218101 2000-07-18
JP2000217663 2000-07-18
JP2000-217799 2000-07-18
JP2000-217508 2000-07-18
JP2000-218034 2000-07-18
JP2000218034 2000-07-18
JP2000217799 2000-07-18
JP2000-218101 2000-07-18
JP2000217508 2000-07-18
JP2001-200183 2001-06-29
JP2001200183A JP3882539B2 (ja) 2000-07-18 2001-06-29 半導体発光素子およびその製造方法、並びに画像表示装置

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US10/062,687 Continuation US6924500B2 (en) 2000-07-18 2002-01-30 Semiconductor light-emitting device and process for producing the same
US11/558,176 Continuation US7501663B2 (en) 2000-07-18 2006-11-09 Semiconductor light-emitting device, and image display device and lighting unit comprising same
US11/558,115 Continuation US20070077674A1 (en) 2000-07-18 2006-11-09 Process for producing semiconductor light-emitting device

Publications (1)

Publication Number Publication Date
WO2002007231A1 true WO2002007231A1 (en) 2002-01-24

Family

ID=27554818

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/006212 WO2002007231A1 (en) 2000-07-18 2001-07-18 Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device

Country Status (7)

Country Link
US (10) US6924500B2 (ja)
EP (1) EP1311002A4 (ja)
JP (1) JP3882539B2 (ja)
KR (1) KR100897490B1 (ja)
CN (1) CN1269230C (ja)
AU (1) AU2001272739A1 (ja)
WO (1) WO2002007231A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004023569A1 (ja) * 2002-09-06 2004-03-18 Sony Corporation 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
US7064356B2 (en) 2004-04-16 2006-06-20 Gelcore, Llc Flip chip light emitting diode with micromesas and a conductive mesh
US7250320B2 (en) 2003-03-20 2007-07-31 Sony Corporation Semiconductor light emitting element, manufacturing method thereof, integrated semiconductor light emitting device, manufacturing method thereof, image display device, manufacturing method thereof, illuminating device and manufacturing method thereof
US8344395B2 (en) 2009-05-29 2013-01-01 Sony Corporation Light-emitting diode and manufacturing method thereof

Families Citing this family (197)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP4724924B2 (ja) * 2001-02-08 2011-07-13 ソニー株式会社 表示装置の製造方法
JP3988429B2 (ja) * 2001-10-10 2007-10-10 ソニー株式会社 半導体発光素子、画像表示装置及び照明装置とその製造方法
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
JP2003218395A (ja) * 2002-01-18 2003-07-31 Sony Corp 半導体発光素子、半導体レーザ素子及びこれを用いた発光装置
FR2842832B1 (fr) * 2002-07-24 2006-01-20 Lumilog Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
EP2290715B1 (en) * 2002-08-01 2019-01-23 Nichia Corporation Semiconductor light-emitting device, method for manufacturing the same, and light-emitting apparatus including the same
JP2004119964A (ja) * 2002-09-06 2004-04-15 Sony Corp 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
CN1317774C (zh) * 2003-02-12 2007-05-23 财团法人工业技术研究院 发光二极管组件及其制造方法
US6986693B2 (en) * 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces
US6818061B2 (en) * 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
DE602004028115D1 (de) * 2003-05-02 2010-08-26 Univ College Cork Nat Univ Ie Lichtemittierende mesastrukturen mit hohem höhe-zu-breite-verhältnis und quasi-parabolischen seitenwänden und ihre herstellung
TWI344706B (en) * 2003-06-04 2011-07-01 Myung Cheol Yoo Method of fabricating vertical structure compound semiconductor devices
JP4766845B2 (ja) * 2003-07-25 2011-09-07 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
DE10335081A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoeleketronischer Halbleiterchip
DE10335080A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US6863082B1 (en) * 2003-08-13 2005-03-08 Eaton Corporation Mounting a fuel vapor management valve internally to a gas tank
US7675075B2 (en) * 2003-08-28 2010-03-09 Panasonic Corporation Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
CN101901858B (zh) * 2004-04-28 2014-01-29 沃提科尔公司 垂直结构半导体器件
TWI433343B (zh) * 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
US20050287698A1 (en) * 2004-06-28 2005-12-29 Zhiyong Li Use of chalcogen plasma to form chalcogenide switching materials for nanoscale electronic devices
CN100440447C (zh) * 2004-09-15 2008-12-03 泰勒工程有限公司 应用于半导体制备工艺中的斜面制造方法
GB2418532A (en) * 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
TWI389334B (zh) 2004-11-15 2013-03-11 Verticle Inc 製造及分離半導體裝置之方法
KR100728533B1 (ko) * 2004-11-23 2007-06-15 삼성코닝 주식회사 질화갈륨 단결정 후막 및 이의 제조방법
JP4854275B2 (ja) * 2004-12-08 2012-01-18 シャープ株式会社 窒化物半導体発光素子およびその製造方法
US20090159869A1 (en) * 2005-03-11 2009-06-25 Ponce Fernando A Solid State Light Emitting Device
JP4740795B2 (ja) * 2005-05-24 2011-08-03 エルジー エレクトロニクス インコーポレイティド ロッド型発光素子及びその製造方法
US8718437B2 (en) 2006-03-07 2014-05-06 Qd Vision, Inc. Compositions, optical component, system including an optical component, devices, and other products
KR100661716B1 (ko) * 2005-06-16 2006-12-26 엘지전자 주식회사 발광 소자 성장용 기판, 이 기판에 성장된 삼차원 구조의발광층을 구비한 발광 소자 및 그의 제조 방법
CN100550443C (zh) * 2005-07-06 2009-10-14 Lg伊诺特有限公司 氮化物半导体led及其制造方法
KR100682877B1 (ko) * 2005-07-12 2007-02-15 삼성전기주식회사 발광다이오드 및 그 제조방법
JP2007027431A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 発光装置
US7795050B2 (en) * 2005-08-12 2010-09-14 Samsung Electronics Co., Ltd. Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP2007056164A (ja) * 2005-08-25 2007-03-08 Univ Nagoya 発光層形成用基材、発光体及び発光物質
CN100375303C (zh) * 2005-10-27 2008-03-12 晶能光电（江西）有限公司 含有金锗镍的欧姆电极、铟镓铝氮半导体发光元件及制造方法
KR100714626B1 (ko) 2005-10-11 2007-05-07 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
KR100716646B1 (ko) * 2005-11-04 2007-05-09 서울옵토디바이스주식회사 경사진 광 방출면을 갖는 발광소자 및 그것을 제조하는방법
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
EP1798781B1 (en) * 2005-12-15 2009-08-05 LG Electronics Inc. LED having vertical structure and method for fabricating the same
KR100649769B1 (ko) * 2005-12-28 2006-11-27 삼성전기주식회사 반도체 발광 다이오드 및 그 제조 방법
JP4978009B2 (ja) * 2006-01-16 2012-07-18 ソニー株式会社 ＧａＮ系半導体発光素子及びその製造方法
EP1984940A4 (en) * 2006-02-10 2010-11-10 Univ California METHOD FOR CONTROLLING THE CONDUCTIVITY OF (AL, IN, GA, B) N
US9874674B2 (en) 2006-03-07 2018-01-23 Samsung Electronics Co., Ltd. Compositions, optical component, system including an optical component, devices, and other products
EP2041478B1 (en) 2006-03-07 2014-08-06 QD Vision, Inc. An article including semiconductor nanocrystals
KR100809209B1 (ko) * 2006-04-25 2008-02-29 삼성전기주식회사 비극성 ｍ면 질화물 반도체 제조방법
JP4797793B2 (ja) * 2006-05-23 2011-10-19 三菱化学株式会社 窒化物半導体結晶の製造方法
KR100755598B1 (ko) * 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
US7952109B2 (en) * 2006-07-10 2011-05-31 Alcatel-Lucent Usa Inc. Light-emitting crystal structures
KR100826389B1 (ko) 2006-08-09 2008-05-02 삼성전기주식회사 질화물 반도체 선택 성장방법, 질화물 발광소자 및제조방법
US8421119B2 (en) * 2006-09-13 2013-04-16 Rohm Co., Ltd. GaN related compound semiconductor element and process for producing the same and device having the same
KR100786102B1 (ko) * 2006-09-26 2007-12-18 엘지전자 주식회사 발광 다이오드
JP5271489B2 (ja) * 2006-10-02 2013-08-21 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板及びその製造方法
WO2008051503A2 (en) * 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
US8458262B2 (en) * 2006-12-22 2013-06-04 At&T Mobility Ii Llc Filtering spam messages across a communication network
US7663148B2 (en) * 2006-12-22 2010-02-16 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced strain light emitting layer
US8836212B2 (en) 2007-01-11 2014-09-16 Qd Vision, Inc. Light emissive printed article printed with quantum dot ink
US9508890B2 (en) * 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US7956370B2 (en) * 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
US20090032799A1 (en) 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
WO2009014707A2 (en) 2007-07-23 2009-01-29 Qd Vision, Inc. Quantum dot light enhancement substrate and lighting device including same
US8128249B2 (en) 2007-08-28 2012-03-06 Qd Vision, Inc. Apparatus for selectively backlighting a material
US20090085055A1 (en) * 2007-09-27 2009-04-02 Hui Peng Method for Growing an Epitaxial Layer
CN101409315B (zh) * 2007-10-08 2011-07-20 杨文明 一种倒装发光二极管芯片
KR100900288B1 (ko) 2007-10-29 2009-05-29 엘지전자 주식회사 발광 소자
US20100265981A1 (en) * 2007-12-21 2010-10-21 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting diode, nitride-based semiconductor laser device, method of manufacturing the same, and method of forming nitride-based semiconductor layer
KR101425167B1 (ko) * 2008-01-07 2014-07-31 삼성전자주식회사 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
JP4979810B2 (ja) * 2008-03-05 2012-07-18 パナソニック株式会社 発光素子
KR101019134B1 (ko) * 2008-03-25 2011-03-03 우리엘에스티 주식회사 발광소자 및 이의 제조방법
US9207385B2 (en) 2008-05-06 2015-12-08 Qd Vision, Inc. Lighting systems and devices including same
JP2011524064A (ja) 2008-05-06 2011-08-25 キユーデイー・ビジヨン・インコーポレーテツド 量子閉じ込め半導体ナノ粒子を含有する固体照明装置
WO2009137053A1 (en) 2008-05-06 2009-11-12 Qd Vision, Inc. Optical components, systems including an optical component, and devices
US8871024B2 (en) 2008-06-05 2014-10-28 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8097081B2 (en) * 2008-06-05 2012-01-17 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US9157167B1 (en) 2008-06-05 2015-10-13 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US20090301388A1 (en) * 2008-06-05 2009-12-10 Soraa Inc. Capsule for high pressure processing and method of use for supercritical fluids
US8303710B2 (en) * 2008-06-18 2012-11-06 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US20110108800A1 (en) * 2008-06-24 2011-05-12 Pan Shaoher X Silicon based solid state lighting
US20090320745A1 (en) * 2008-06-25 2009-12-31 Soraa, Inc. Heater device and method for high pressure processing of crystalline materials
US20100006873A1 (en) * 2008-06-25 2010-01-14 Soraa, Inc. HIGHLY POLARIZED WHITE LIGHT SOURCE BY COMBINING BLUE LED ON SEMIPOLAR OR NONPOLAR GaN WITH YELLOW LED ON SEMIPOLAR OR NONPOLAR GaN
US8134169B2 (en) * 2008-07-01 2012-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Patterned substrate for hetero-epitaxial growth of group-III nitride film
WO2010005914A1 (en) * 2008-07-07 2010-01-14 Soraa, Inc. High quality large area bulk non-polar or semipolar gallium based substrates and methods
US20110114917A1 (en) * 2008-07-21 2011-05-19 Pan Shaoher X Light emitting device
US20110180782A1 (en) * 2008-07-25 2011-07-28 Hewlett-Packard Development Company, L.P. Light-Emitting Devices
US8124996B2 (en) 2008-08-04 2012-02-28 Soraa, Inc. White light devices using non-polar or semipolar gallium containing materials and phosphors
US8284810B1 (en) 2008-08-04 2012-10-09 Soraa, Inc. Solid state laser device using a selected crystal orientation in non-polar or semi-polar GaN containing materials and methods
US8430958B2 (en) * 2008-08-07 2013-04-30 Soraa, Inc. Apparatus and method for seed crystal utilization in large-scale manufacturing of gallium nitride
US8021481B2 (en) * 2008-08-07 2011-09-20 Soraa, Inc. Process and apparatus for large-scale manufacturing of bulk monocrystalline gallium-containing nitride
US20100031873A1 (en) * 2008-08-07 2010-02-11 Soraa, Inc. Basket process and apparatus for crystalline gallium-containing nitride
US8979999B2 (en) * 2008-08-07 2015-03-17 Soraa, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8323405B2 (en) * 2008-08-07 2012-12-04 Soraa, Inc. Process and apparatus for growing a crystalline gallium-containing nitride using an azide mineralizer
US8148801B2 (en) 2008-08-25 2012-04-03 Soraa, Inc. Nitride crystal with removable surface layer and methods of manufacture
US8354679B1 (en) 2008-10-02 2013-01-15 Soraa, Inc. Microcavity light emitting diode method of manufacture
US20100295088A1 (en) * 2008-10-02 2010-11-25 Soraa, Inc. Textured-surface light emitting diode and method of manufacture
US8455894B1 (en) 2008-10-17 2013-06-04 Soraa, Inc. Photonic-crystal light emitting diode and method of manufacture
US8461071B2 (en) * 2008-12-12 2013-06-11 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
USRE47114E1 (en) 2008-12-12 2018-11-06 Slt Technologies, Inc. Polycrystalline group III metal nitride with getter and method of making
US8878230B2 (en) 2010-03-11 2014-11-04 Soraa, Inc. Semi-insulating group III metal nitride and method of manufacture
US9543392B1 (en) 2008-12-12 2017-01-10 Soraa, Inc. Transparent group III metal nitride and method of manufacture
US8987156B2 (en) 2008-12-12 2015-03-24 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
KR20100073757A (ko) * 2008-12-23 2010-07-01 삼성전자주식회사 마이크로 로드를 이용한 발광소자 및 그 제조방법
US20110100291A1 (en) * 2009-01-29 2011-05-05 Soraa, Inc. Plant and method for large-scale ammonothermal manufacturing of gallium nitride boules
TWI399869B (zh) * 2009-02-05 2013-06-21 Huga Optotech Inc 發光二極體
KR101461684B1 (ko) * 2009-02-24 2014-11-20 엘지전자 주식회사 질화물 반도체 발광 소자 및 그의 제조 방법
US8299473B1 (en) 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
JP5430217B2 (ja) * 2009-05-07 2014-02-26 キヤノン株式会社 面発光レーザアレイ
JP5257231B2 (ja) 2009-05-13 2013-08-07 ソニー株式会社 発光ダイオードおよびその製造方法
US8306081B1 (en) 2009-05-27 2012-11-06 Soraa, Inc. High indium containing InGaN substrates for long wavelength optical devices
US20100308300A1 (en) * 2009-06-08 2010-12-09 Siphoton, Inc. Integrated circuit light emission device, module and fabrication process
US8435347B2 (en) 2009-09-29 2013-05-07 Soraa, Inc. High pressure apparatus with stackable rings
US20110079766A1 (en) * 2009-10-01 2011-04-07 Isaac Harshman Wildeson Process for fabricating iii-nitride based nanopyramid leds directly on a metalized silicon substrate
US9175418B2 (en) 2009-10-09 2015-11-03 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
WO2011046003A1 (en) * 2009-10-14 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20110041401A (ko) * 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
KR101178468B1 (ko) 2009-10-19 2012-09-06 샤프 가부시키가이샤 봉형상 구조 발광 소자, 봉형상 구조 발광 소자의 제조 방법, 백라이트, 조명 장치 및 표시 장치
JP4912454B2 (ja) * 2009-12-07 2012-04-11 シャープ株式会社 棒状構造発光素子の製造方法、棒状構造発光素子、バックライト、照明装置および表示装置
JP5066164B2 (ja) * 2009-12-07 2012-11-07 シャープ株式会社 半導体素子の製造方法
JP5328682B2 (ja) 2010-01-13 2013-10-30 日立電線株式会社 Ｉｉｉ族窒化物結晶の製造方法及びｉｉｉ族窒化物半導体基板の製造方法
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
US8283676B2 (en) * 2010-01-21 2012-10-09 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8722441B2 (en) 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8445890B2 (en) * 2010-03-09 2013-05-21 Micron Technology, Inc. Solid state lighting devices grown on semi-polar facets and associated methods of manufacturing
EP2555256A4 (en) * 2010-03-31 2015-09-16 Enf Technology Co Ltd SUBSTRATE FOR SEMICONDUCTOR MODEL, LIGHT EMITTING ELEMENT USING SUBSTRATE FOR SEMICONDUCTOR MODEL, AND PROCESS FOR PRODUCING SAME
KR20110131801A (ko) * 2010-05-31 2011-12-07 삼성전자주식회사 발광 소자 및 다중 파장의 광을 만드는 방법
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
CN103228980B (zh) * 2010-09-01 2016-11-09 无限科技全球公司 二极体、二极体或其他二端积体电路的液体或胶体悬浮液的可印组成物及其制备方法
US8729559B2 (en) 2010-10-13 2014-05-20 Soraa, Inc. Method of making bulk InGaN substrates and devices thereon
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
US8624292B2 (en) 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
US8217418B1 (en) 2011-02-14 2012-07-10 Siphoton Inc. Semi-polar semiconductor light emission devices
KR101042561B1 (ko) * 2011-02-28 2011-06-20 박건 결정성 및 휘도가 우수한 질화물계 발광소자 및 그 제조 방법
KR101136882B1 (ko) * 2011-03-15 2012-04-20 광주과학기술원 질화물 반도체 기반의 태양전지 및 그 제조방법
CN103053013A (zh) * 2011-04-20 2013-04-17 松下电器产业株式会社 半导体层叠基板、半导体芯片和半导体层叠基板的制造方法
JP5533791B2 (ja) * 2011-06-20 2014-06-25 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
US9449941B2 (en) 2011-07-07 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting function chips to a package to form package-on-package
KR101964890B1 (ko) * 2011-07-12 2019-04-03 삼성전자주식회사 나노구조의 발광소자
CN102280550B (zh) * 2011-08-16 2015-05-20 苏州纳方科技发展有限公司 具有改良出光结构的led芯片及其制备方法
TWI466323B (zh) * 2011-11-07 2014-12-21 Ind Tech Res Inst 發光二極體
US8482104B2 (en) 2012-01-09 2013-07-09 Soraa, Inc. Method for growth of indium-containing nitride films
US10453996B2 (en) * 2012-05-04 2019-10-22 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
SE537434C2 (sv) * 2012-06-26 2015-04-28 Polar Light Technologies Ab Grupp III-nitridstruktur
US20140001509A1 (en) * 2012-06-27 2014-01-02 Epistar Corporation Optoelectronic semiconductor device and the manufacturing method thereof
CN104769732A (zh) 2012-09-18 2015-07-08 Glo公司 纳米角锥体大小的光电子结构及其制造方法
DE102012109460B4 (de) * 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
FR2997558B1 (fr) * 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
US9537044B2 (en) 2012-10-26 2017-01-03 Aledia Optoelectric device and method for manufacturing the same
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
FR2997420B1 (fr) 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
US20140183579A1 (en) * 2013-01-02 2014-07-03 Japan Science And Technology Agency Miscut semipolar optoelectronic device
JP6176032B2 (ja) * 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
KR101977677B1 (ko) * 2013-02-05 2019-05-13 삼성전자주식회사 반도체 발광소자
JP5328999B2 (ja) * 2013-02-22 2013-10-30 日立電線株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
KR102037863B1 (ko) * 2013-03-15 2019-10-29 삼성전자주식회사 반도체 발광소자 및 이를 포함하는 조명 장치
CN105449053B (zh) * 2014-09-19 2018-04-03 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法
US10236279B2 (en) 2014-10-31 2019-03-19 eLux, Inc. Emissive display with light management system
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US10319878B2 (en) 2014-10-31 2019-06-11 eLux, Inc. Stratified quantum dot phosphor structure
US10543486B2 (en) 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US10418527B2 (en) 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10381332B2 (en) 2014-10-31 2019-08-13 eLux Inc. Fabrication method for emissive display with light management system
US10520769B2 (en) 2014-10-31 2019-12-31 eLux, Inc. Emissive display with printed light modification structures
US10446728B2 (en) 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
CN104465929B (zh) * 2014-11-07 2017-09-12 中山大学 内嵌有源层的三族氮化物微纳发光器件及制备方法
US10217673B2 (en) * 2014-12-17 2019-02-26 Intel Corporation Integrated circuit die having reduced defect group III-nitride structures and methods associated therewith
CN104795324A (zh) * 2015-02-06 2015-07-22 中山大学 一种三族氮化物肖特基势垒二极管的生长及制备方法
US10236413B2 (en) * 2015-04-20 2019-03-19 Epistar Corporation Light-emitting device and manufacturing method thereof
US10069037B2 (en) * 2015-04-20 2018-09-04 Epistar Corporation Light-emitting device and manufacturing method thereof
CN105720157A (zh) * 2016-02-26 2016-06-29 中国科学院半导体研究所 氮化镓基微纳米锥结构发光二极管及其制备方法
KR101733350B1 (ko) * 2016-04-26 2017-05-24 한국과학기술원 양자광 소자 및 이의 제조방법
CN106099641A (zh) * 2016-07-08 2016-11-09 燕山大学 一种半导体激光器的制备方法
CN106784226A (zh) * 2017-01-24 2017-05-31 广东工业大学 一种倒装结构的三族氮化物微纳发光器件及其制备方法
CN107316922B (zh) * 2017-05-24 2018-12-25 太原理工大学 基于GaN六棱锥阵列的LED外延结构及其制备方法
KR102395993B1 (ko) * 2017-06-05 2022-05-11 삼성전자주식회사 디스플레이 장치
CN108987423B (zh) 2017-06-05 2023-09-12 三星电子株式会社 显示装置
JP2019040982A (ja) * 2017-08-24 2019-03-14 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
KR102136579B1 (ko) 2018-07-27 2020-07-22 서울대학교산학협력단 표시 장치
JP7205820B2 (ja) * 2018-08-07 2023-01-17 豊田合成株式会社 半導体レーザー素子とその製造方法
KR102620159B1 (ko) 2018-10-08 2024-01-02 삼성전자주식회사 반도체 발광 소자
WO2020092722A1 (en) * 2018-10-31 2020-05-07 The Regents Of The University Of California Method of obtaining a smooth surface with epitaxial lateral overgrowth
CN109411583B (zh) * 2018-11-01 2020-12-04 京东方科技集团股份有限公司 发光单元及其制造方法、显示装置
CN111463330B (zh) * 2019-01-18 2022-07-29 成都辰显光电有限公司 微型发光二极管芯片及其制造方法与转移方法
CN109994579B (zh) * 2019-04-30 2020-12-25 成都辰显光电有限公司 微型led显示面板的制备方法和微型led显示面板
CN111048635B (zh) * 2019-12-27 2021-06-18 广东省半导体产业技术研究院 一种芯片制备方法与待剥离芯片结构
US11705537B2 (en) 2020-04-23 2023-07-18 Samsung Electronics Co.,. Ltd. Display device and method of manufacturing light emitting device
KR20220058113A (ko) * 2020-10-30 2022-05-09 삼성전자주식회사 질화물 반도체 발광소자 및 이를 이용한 디스플레이 장치
CN113097350B (zh) * 2021-03-31 2022-07-22 湘能华磊光电股份有限公司 一种提高亮度的led外延片的制作方法
JP7272412B1 (ja) 2021-12-03 2023-05-12 信越半導体株式会社 接合型半導体ウェーハの製造方法
JP7136374B1 (ja) * 2022-01-12 2022-09-13 信越半導体株式会社 マイクロｌｅｄ構造体を有するウェーハ、マイクロｌｅｄ構造体を有するウェーハの製造方法およびマイクロｌｅｄ構造体を有する接合型半導体ウェーハの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645648A (ja) * 1992-07-24 1994-02-18 Omron Corp 上面出射型半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置。
US5313484A (en) 1991-06-13 1994-05-17 Fujitsu Limited Quantum box or quantum wire semiconductor structure and methods of producing same
JPH09129974A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd 半導体レーザ素子
JPH1126883A (ja) * 1997-07-04 1999-01-29 Toshiba Electron Eng Corp 窒化ガリウム系半導体発光素子およびその製造方法
JPH11312840A (ja) 1998-04-28 1999-11-09 Sharp Corp 半導体レーザ素子及びその製造方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54175279U (ja) 1978-05-31 1979-12-11
JPS5692577A (en) 1979-12-26 1981-07-27 Fujitsu Ltd Lighttemittinggdiode display panel
JPS5745583A (en) 1980-09-01 1982-03-15 Tokyo Shibaura Electric Co Solid state light emitting display unit
JPS5752071A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Display unit
JPS5752072A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Display unit
JPS5752073A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Method of producing display unit
JPS57143880A (en) 1981-03-02 1982-09-06 Fujitsu Ltd Semiconductor light emitting element and its manufacture
JPS5850577A (ja) 1981-09-22 1983-03-25 株式会社東芝 デイスプレイ装置
JPS61156780A (ja) 1984-12-28 1986-07-16 Toshiba Corp 発光素子整列組立体の製造方法
JPS63188938A (ja) 1987-01-31 1988-08-04 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の気相成長方法
JP2577089B2 (ja) 1988-11-10 1997-01-29 日本板硝子株式会社 発光装置およびその駆動方法
EP0405757A3 (en) 1989-06-27 1991-01-30 Hewlett-Packard Company High efficiency light-emitting diode
US5177405A (en) 1989-07-25 1993-01-05 Nippon Sheet Glass Co., Ltd. Self-scanning, light-emitting device
US5312484A (en) * 1989-10-12 1994-05-17 Industrial Progress, Inc. TiO2 -containing composite pigment products
JP2799372B2 (ja) * 1991-03-28 1998-09-17 光技術研究開発株式会社 量子細線レーザ及びその製造方法
JPH05327012A (ja) 1992-05-15 1993-12-10 Sanyo Electric Co Ltd 炭化ケイ素発光ダイオード
JPH0621564A (ja) * 1992-06-30 1994-01-28 Fuji Xerox Co Ltd 半導体レーザ装置の製造方法
JPH0667044A (ja) 1992-08-21 1994-03-11 Furukawa Electric Co Ltd:The 光回路・電気回路混載基板
JPH06163930A (ja) * 1992-11-17 1994-06-10 Hitachi Ltd 半導体装置とその製造方法
JPH0779018A (ja) 1993-09-06 1995-03-20 Sanken Electric Co Ltd 半導体発光素子
JPH07199829A (ja) 1993-12-28 1995-08-04 Harrison Denki Kk 発光ユニットおよび表示装置ならびに照明装置
US5385866A (en) 1994-06-22 1995-01-31 International Business Machines Corporation Polish planarizing using oxidized boron nitride as a polish stop
US5814839A (en) * 1995-02-16 1998-09-29 Sharp Kabushiki Kaisha Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same
JP3571401B2 (ja) 1995-03-16 2004-09-29 ローム株式会社 半導体発光素子の製法
JPH08288544A (ja) * 1995-04-14 1996-11-01 Toshiba Corp 半導体発光素子
JP3599896B2 (ja) * 1995-05-19 2004-12-08 三洋電機株式会社 半導体レーザ素子および半導体レーザ素子の製造方法
JP2830814B2 (ja) 1996-01-19 1998-12-02 日本電気株式会社 窒化ガリウム系化合物半導体の結晶成長方法、及び半導体レーザの製造方法
BR9709026A (pt) 1996-05-23 1999-08-03 Siemens Ag Dispositivo de iluminação para emiss o de sinais em áreas de tráfego de aeroportos assim como para a sua identificação e marcação
JP3164016B2 (ja) 1996-05-31 2001-05-08 住友電気工業株式会社 発光素子および発光素子用ウエハの製造方法
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
US5828088A (en) * 1996-09-05 1998-10-27 Astropower, Inc. Semiconductor device structures incorporating "buried" mirrors and/or "buried" metal electrodes
JP3139445B2 (ja) * 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP3863962B2 (ja) 1997-03-25 2006-12-27 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体発光素子とその製造方法
JPH10265297A (ja) 1997-03-26 1998-10-06 Shiro Sakai ＧａＮバルク単結晶の製造方法
JPH10308560A (ja) 1997-05-08 1998-11-17 Toshiba Corp 半導体発光素子および発光装置
JPH10321910A (ja) 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体発光素子
JPH1175019A (ja) 1997-09-01 1999-03-16 Nikon Corp 光源装置及び画像読取装置
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP3925753B2 (ja) * 1997-10-24 2007-06-06 ソニー株式会社 半導体素子およびその製造方法ならびに半導体発光素子
JPH11177138A (ja) 1997-12-11 1999-07-02 Stanley Electric Co Ltd 面実装型装置およびこれを用いた発光装置または受光装置
US6091085A (en) 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
JPH11238687A (ja) 1998-02-20 1999-08-31 Ricoh Co Ltd 半導体基板および半導体発光素子
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
JP4127426B2 (ja) 1998-05-29 2008-07-30 シチズン電子株式会社 チップ型半導体のパッケージ構造および製造方法
JP3196833B2 (ja) 1998-06-23 2001-08-06 日本電気株式会社 Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
TW418549B (en) * 1998-06-26 2001-01-11 Sharp Kk Crystal growth method for nitride semiconductor, nitride semiconductor light emitting device, and method for producing the same
JP2000068593A (ja) 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP2000150391A (ja) * 1998-11-11 2000-05-30 Shiro Sakai 集束イオンビームのマスク加工による結晶の選択成長法
JP3796060B2 (ja) 1998-12-15 2006-07-12 三洋電機株式会社 半導体レーザ素子およびその製造方法
JP2000223417A (ja) 1999-01-28 2000-08-11 Sony Corp 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP4573374B2 (ja) 1999-05-21 2010-11-04 シャープ株式会社 半導体発光装置の製造方法
JP4449113B2 (ja) 1999-09-10 2010-04-14 ソニー株式会社 ２次元表示装置
JP2001217503A (ja) 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd ＧａＮ系半導体発光素子およびその製造方法
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP2002185660A (ja) 2000-12-11 2002-06-28 Canon Inc 画像通信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313484A (en) 1991-06-13 1994-05-17 Fujitsu Limited Quantum box or quantum wire semiconductor structure and methods of producing same
JPH0645648A (ja) * 1992-07-24 1994-02-18 Omron Corp 上面出射型半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置。
JPH09129974A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd 半導体レーザ素子
JPH1126883A (ja) * 1997-07-04 1999-01-29 Toshiba Electron Eng Corp 窒化ガリウム系半導体発光素子およびその製造方法
JPH11312840A (ja) 1998-04-28 1999-11-09 Sharp Corp 半導体レーザ素子及びその製造方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
KAPOLNEK D. ET AL.: "Spatial control of InGaN luminescence by MOCVD selective epitaxy", JOURNAL OF CRYSTAL GROWTH, vol. 189/190, 1998, pages 83 - 86, XP002946912 *
See also references of EP1311002A4
TACHIBANA K. ET AL.: "Selective growth of InGaN quantum dot structures and their microphotoluminescence at room temperature", APPLIED PHYSICS LETTERS, vol. 76, no. 22, 29 May 2000 (2000-05-29), pages 3212 - 3214, XP002946911 *
YANG W. ET AL.: "Single-crystal GaN pyramids grown on (111)Si substrates by selective lateral overgrowth", JOURNAL OF GROWTH CRYSTAL, vol. 204, 1999, pages 270 - 274, XP002946913 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004023569A1 (ja) * 2002-09-06 2004-03-18 Sony Corporation 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
US7205168B2 (en) 2002-09-06 2007-04-17 Sony Corporation Semiconductor light emitting device, its manufacturing method, integrated semiconductor light emitting apparatus, its manufacturing method, illuminating apparatus, and its manufacturing method
KR100989564B1 (ko) 2002-09-06 2010-10-25 소니 가부시키가이샤 반도체 발광소자와 그 제조방법, 집적형 반도체 발광장치와 그 제조방법, 화상 표시장치와 그 제조방법, 및 조명 장치와 그 제조방법
US7250320B2 (en) 2003-03-20 2007-07-31 Sony Corporation Semiconductor light emitting element, manufacturing method thereof, integrated semiconductor light emitting device, manufacturing method thereof, image display device, manufacturing method thereof, illuminating device and manufacturing method thereof
US7064356B2 (en) 2004-04-16 2006-06-20 Gelcore, Llc Flip chip light emitting diode with micromesas and a conductive mesh
US8344395B2 (en) 2009-05-29 2013-01-01 Sony Corporation Light-emitting diode and manufacturing method thereof

Also Published As

Publication number Publication date
US7122826B2 (en) 2006-10-17
US6924500B2 (en) 2005-08-02
KR100897490B1 (ko) 2009-05-15
US7122825B2 (en) 2006-10-17
KR20030017636A (ko) 2003-03-03
US20050167678A1 (en) 2005-08-04
EP1311002A4 (en) 2009-03-11
US7122394B2 (en) 2006-10-17
US20050170538A1 (en) 2005-08-04
US20050145859A1 (en) 2005-07-07
EP1311002A1 (en) 2003-05-14
AU2001272739A1 (en) 2002-01-30
US20050167677A1 (en) 2005-08-04
US20050167676A1 (en) 2005-08-04
US7129515B2 (en) 2006-10-31
JP2002100805A (ja) 2002-04-05
US20050179025A1 (en) 2005-08-18
US20070077674A1 (en) 2007-04-05
JP3882539B2 (ja) 2007-02-21
US7129107B2 (en) 2006-10-31
US7501663B2 (en) 2009-03-10
US20020117677A1 (en) 2002-08-29
US20050167675A1 (en) 2005-08-04
US20070085087A1 (en) 2007-04-19
US7129514B2 (en) 2006-10-31
US7221001B2 (en) 2007-05-22
CN1269230C (zh) 2006-08-09
CN1447990A (zh) 2003-10-08

Similar Documents

Publication Publication Date Title
WO2002007231A1 (en) Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
JP3815335B2 (ja) 半導体発光素子及びその製造方法
US6858081B2 (en) Selective growth method, and semiconductor light emitting device and fabrication method thereof
JP3912117B2 (ja) 結晶成長方法、半導体発光素子及びその製造方法
JP3899936B2 (ja) 半導体発光素子及びその製造方法
US20030168666A1 (en) Semiconductor light emitting device, semiconductor laser device, and light emitting apparatus using the same
US20080048195A1 (en) Gan-Based Light-Emitting Element and Method for Producing Same
WO2002007232A1 (en) Semiconductor light-emitting device and semiconductor light-emitting apparatus
JP2002185040A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2002261327A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP4345776B2 (ja) 半導体発光素子およびその製造方法、並びに画像表示装置
JP2009194365A (ja) 半導体発光素子およびその製造方法
JP2003031844A (ja) 半導体発光素子の製造方法
JP3948236B2 (ja) 半導体発光素子及びその製造方法
JP2003124510A (ja) 半導体発光素子及び半導体発光素子の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 10062687

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

WWE Wipo information: entry into national phase

Ref document number: 2001951900

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020037000656

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 018143083

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020037000656

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2001951900

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11558176

Country of ref document: US

Ref document number: 11558115

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 11558115

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 11558176

Country of ref document: US