WO2002001627A1 - Dispositif a semi-conducteur et procede de fabrication associe - Google Patents

Dispositif a semi-conducteur et procede de fabrication associe Download PDF

Info

Publication number
WO2002001627A1
WO2002001627A1 PCT/JP2001/004451 JP0104451W WO0201627A1 WO 2002001627 A1 WO2002001627 A1 WO 2002001627A1 JP 0104451 W JP0104451 W JP 0104451W WO 0201627 A1 WO0201627 A1 WO 0201627A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating
barrier layer
diffusion barrier
insulating film
semiconductor device
Prior art date
Application number
PCT/JP2001/004451
Other languages
English (en)
French (fr)
Inventor
Kenichi Takeda
Kenji Hinode
Daisuke Ryuzaki
Toshiyuki Mine
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Priority to US10/276,776 priority Critical patent/US7122900B2/en
Priority to JP2002505673A priority patent/JP4659329B2/ja
Publication of WO2002001627A1 publication Critical patent/WO2002001627A1/ja
Priority to US11/526,754 priority patent/US7947596B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch

Definitions

  • the present invention relates to a semiconductor device having a highly reliable copper wiring and a method for manufacturing the same. Background art.
  • LSIs large-scale integrated circuits
  • aluminum has a low melting point (660 ° C) and is inferior to migration resistance, making it difficult to cope with high integration and high speed of LSI.
  • the melting point of copper is 108 At 3 ° C, higher than the melting point of aluminum, and low in electrical resistivity (about 2/3 of aluminum in Balta value), it is a promising next-generation LSI wiring material.
  • the realization of copper wiring has several challenges, one of which is to increase the reliability of the wiring insulating film. It is known that copper easily diffuses into the insulating film and lowers the reliability (dielectric strength) of the insulating film.
  • a method for solving this problem is disclosed in Japanese Patent Application Laid-Open No. 63-76545.
  • copper diffusion is prevented by providing a metal layer as a diffusion barrier around the copper wiring.
  • this method requires a step of forming a metal film serving as a diffusion barrier layer on the entire surface of the copper wiring, and then removing an unnecessary portion of the metal film to prevent a short circuit between adjacent wirings. It is considered that if the distance between adjacent copper wirings is less than 0.25 ⁇ , for example, it will be difficult to remove unnecessary metal film between wirings with high accuracy. Did not.
  • the technology for this is described in Proceedings of VLS I Mltilevel Inter- ference Conference, 1993, p. It is described in 15).
  • the upper surface of a copper wiring buried in an insulating film is covered with a silicon nitride film as a diffusion barrier layer. Since the silicon nitride film is insulative, there is no need to remove the silicon nitride film formed between adjacent copper wirings. Also, there is no danger of short-circuiting between the copper wires even if the spacing between the copper wires is reduced.
  • the silicon nitride film has a relative dielectric constant of about 8 which is higher than the relative dielectric constant (about 4) of a general insulating film used in the LSI wiring process. Increased and the propagation speed of electrical signals decreased.
  • the SiON film is also insulating like the silicon nitride layer, there is no need for a step of removing the SiON film formed between adjacent copper wirings.
  • the leakage current of the SiON film is relatively close to the silicon oxide film formed by a general manufacturing method, the leakage current between adjacent wirings increases, and there is little possibility that the LSI performance is degraded.
  • the relative dielectric constant of the SiON film is about 5.1 to 5.6, the increase in the parasitic capacitance between adjacent wirings can be reduced as compared with silicon nitride.
  • connection hole has an opening in a region other than the copper wiring, excessive etching of the silicon nitride film formed on the copper wiring will increase the etching speed of the line insulating film below the silicon nitride film.
  • This line insulating film is dug.
  • the connection holes are filled with a conductor, the filling is not performed sufficiently, which may cause poor conduction, or a low dielectric constant insulating film is used as the line insulating film. In such a case, the low-dielectric-constant insulating film may be deteriorated, and wiring performance may be impaired.
  • the second problem arises when the connection hole is formed on the copper wiring when the processing mask thickness of the connection hole is insufficient.
  • the processing mask When the silicon nitride film on the copper wiring is etched during the formation of the connection hole, the processing mask is also etched. At this time, if the thickness of the processing mask is insufficient, the interlayer insulating film under the processing mask is etched, and the wiring resistance becomes non-uniform, or if a low dielectric constant insulating film is used under the processing mask, The low-dielectric-constant insulating film may be deteriorated, and wiring reliability may be reduced. Disclosure of the invention
  • the relative dielectric constant is larger than 5 because the SiON film contains 15 to 22 atomic% of nitrogen.
  • the conventional technology using the above block film and SiON film specifically solves the problem of reduced reliability that occurs when copper wiring and connection holes are misaligned or the processing mask film thickness is insufficient. Means were not disclosed.
  • a first object of the present invention is to provide a semiconductor device provided with a copper wiring having high reliability and short wiring delay time.
  • a second object of the present invention is to provide a method for manufacturing a semiconductor device provided with copper wiring having high reliability and short wiring delay time.
  • a semiconductor device of the present invention includes a substrate on which a semiconductor element is formed, a metal wiring connecting the semiconductor elements, and an insulating material covering at least a part of the metal wiring. At least a part of the surface around the metal wiring has a region made of a material mainly composed of copper, and a part of a region composed of a material mainly composed of copper is insulated.
  • the insulating diffusion barrier layer has a characteristic and a relative dielectric constant of 5 or less, and at a test temperature of 140 ° C., at an electric field strength of the insulating diffusion barrier layer of 2 MV / cm.
  • test temperature 10 nA or less per square centimeter and a test temperature of 140 ° C, when the copper is used as the anode, This is achieved by configuring the insulating diffusion barrier layer to have a dielectric breakdown life of at least 100 years.
  • the semiconductor device of the present invention includes a substrate on which a semiconductor element is formed, a metal wiring connecting the semiconductor elements, and at least a part of the metal wiring.
  • An insulating diffusion barrier layer to cover, at least a part of the surface around the metal wiring has a region made of a material mainly composed of copper, and a region composed of a material mainly composed of copper. Part of the insulating diffusion barrier layer is in contact with the insulating diffusion barrier layer.
  • This insulating diffusion barrier layer is formed by the general formula (RO) n S i H 4 _ n (where n is an integer in the range of 1 to 3, R is an alkyl group, aryl) This is achieved by a plasma CVD method using a mixed gas containing at least an alkoxysilane represented by the following formula: or an oxidizing gas.
  • a semiconductor device of the present invention includes a substrate on which a semiconductor element is formed, metal wiring for connecting the semiconductor elements, and at least a part of the metal wiring. At least a portion of the peripheral surface of the metal wiring has a region made of a material containing copper as a main component, and one of a region made of a material containing copper as a main component.
  • the part is in contact with the insulating diffusion barrier layer, and the insulating diffusion barrier layer is formed by plasma CVD using an inorganic silane gas or an organic silane gas, a nitrogen oxide gas or a mixed gas of a gas containing an oxygen atom and a gas containing a nitrogen atom. It is formed by the method, and its main constituent elements are oxygen, silicon and nitrogen, and its nitrogen concentration is from 0.3 atomic percent to 14 atomic percent.
  • a semiconductor device includes a semiconductor device A metal wiring interconnecting the semiconductor elements, a dry etch stop layer, and an insulating diffusion barrier layer covering at least a portion of the metal wire and at least a portion of the dry etch stop layer.
  • the dry etch stop layer has an opening, and the metal wiring fills a part of the metal wiring in the opening, and at least one part of a surface around the metal wiring has copper as a main component.
  • a dry etch stop layer and a portion of a region made of a material mainly composed of copper are in contact with the insulating diffusion barrier layer, and the dry etch speed of the dry etch stop layer is controlled by the insulating diffusion barrier. This is achieved by making the dry-etch layer less than half the layer.
  • a semiconductor device includes a substrate having a semiconductor element formed thereon, a first metal wiring interconnecting the semiconductor elements, and a first metal wiring.
  • An insulating diffusion barrier layer covering at least the upper surface, a first insulating film covering the 'insulating diffusion' barrier layer, an intermediate stopper film covering the first insulating film, and covering the intermediate stopper film
  • At least a part of the peripheral surface of the first metal wiring has a region made of a material containing copper as a main component, and a part of the region made of a material containing copper as a main component is part of the insulating diffusion barrier layer. This is achieved by making the dry etch rate of the intermediate stopper film less than half the dry etch rate of the insulating diffusion barrier layer.
  • a method of manufacturing a semiconductor device according to the present invention provides a method of manufacturing a semiconductor device, wherein at least a part of a peripheral surface is made of a material having copper as a main component on a substrate on which a semiconductor element is formed.
  • a metal wiring having a region is formed, and a specific dielectric constant is 5 or less, and an electric field strength at a test temperature of 140 ° C. is set so as to cover a region made of a material mainly containing copper of the metal wiring.
  • the leakage current at 2 MV / cm is less than ⁇ ⁇ ⁇ per square centimeter and the dielectric breakdown life is at least 100 years when copper is used as an anode at a test temperature of 140 ° C. This is achieved by forming an insulating diffusion barrier layer.
  • a method of manufacturing a semiconductor device provides a method of manufacturing a semiconductor device, wherein at least a part of a peripheral surface is made of a material having copper as a main component on a substrate on which a semiconductor element is formed.
  • a metal wiring having a region is formed, and a general formula (RO) n S i H 4 _ n (where n is 1 to 3) is applied so as to cover the region of the metal wiring made of a material mainly containing copper.
  • R is an alkyl group, an aryl group or a derivative thereof) .
  • the relative permittivity of the insulating diffusion barrier layer is preferably 1 or more.
  • the insulating material often has 2 or more. Therefore, it is preferable to use a material having a dielectric constant of 2 to 5.
  • a method of manufacturing a semiconductor device provides a method of manufacturing a semiconductor device, wherein at least a part of a peripheral surface of a substrate on which a semiconductor element is formed is made of a material mainly containing copper A metal wiring having a region is formed, and an inorganic silane gas or an organic silane gas, a gas containing a nitrogen oxide gas or an oxygen atom, and a nitrogen atom are coated so as to cover the region of the metal wiring made of a material mainly containing copper.
  • a gaseous mixture of gases containing oxygen, silicon, and nitrogen is used as the main constituent element to form an insulating diffusion barrier layer with a nitrogen concentration of 0.3 to 14 atomic percent. Can be achieved in this way.
  • a method of manufacturing a semiconductor device includes forming an insulating etching stop layer having a g portion on a substrate on which a semiconductor element is formed, Forming a metal wiring having at least an upper surface made of a material mainly composed of copper so as to fill the opening provided in the sex-etching stop layer, and forming a material mainly composed of copper of the metal wiring; At least including the step of forming an insulating diffusion barrier layer so as to cover the region consisting of the insulating etching stop layer, wherein the dry etching speed of the insulating etching stop layer is reduced to half the dry etching speed of the insulating diffusion barrier layer.
  • a method for manufacturing a semiconductor device is characterized in that at least a part of the upper surface is formed of a material containing copper as a main component on a substrate on which a semiconductor element is formed.
  • forming a first insulating film, an intermediate film, a second insulating film, a protective insulating film, and an etch mask in order to cover the insulating diffusion barrier layer, and forming a part of the etch mask.
  • At least a step of removing the insulating diffusion barrier layer and forming an opening in the first metal wiring is included. This is achieved by reducing the dry etch rate of the topper film to less than half the dry etch rate of the insulating diffusion barrier layer.
  • FIG. 1 is a schematic cross-sectional view of a main part of a manufacturing process of a semiconductor device of the present invention in a first embodiment.
  • FIG. 2 is a diagram showing the electric field strength dependence of the life until the dielectric breakdown occurs between adjacent copper wirings.
  • FIG. 3 is a diagram showing the relative value of the parasitic capacitance of the copper wiring.
  • FIG. 4 is a diagram showing the relationship between the material applied to the insulating diffusion barrier layer and the characteristics of the semiconductor device formed.
  • Figure 5 shows the characteristics of P-TMS, .P-SIN, block film, and P-TEOS.
  • FIG. 6 is a schematic cross-sectional view of a main part of a manufacturing process of the semiconductor device of the present invention in the second embodiment.
  • FIG. 7 is a schematic cross-sectional view of a main part of a manufacturing process of the semiconductor device of the present invention in the third embodiment.
  • Figure 8 shows the electric field strength obtained from the electric field dependence of the dielectric breakdown lifetime between adjacent copper wirings.
  • FIG. 4 is a graph showing the relationship between the rupture life at MV / cm and the flow rate of silane during P-MSO film formation.
  • FIG. 9 is a diagram showing the relationship between the dielectric breakdown life at an electric field strength of 2 MVZ cm determined from the electric field dependence of the dielectric breakdown life between adjacent copper wirings and the plasma power during P-MSO film formation.
  • FIG. 10 is a diagram showing the electric field strength dependence of the leakage current density of a P-MSO film formed on an n-type silicon substrate. Fig.
  • FIG. 11 shows the relationship between the life of dielectric breakdown at 2 MV // cm and the nitrogen concentration in P-MSO and P-TMS obtained from the electric field dependence of the life of dielectric breakdown between adjacent copper wirings.
  • FIG. Figure 12 shows the relationship between the dielectric breakdown life at an electric field strength of 2 MVZ cm and the nitrogen concentration in P-MSO and P-TMS obtained from the electric field dependence of the dielectric breakdown life between adjacent copper wirings.
  • FIG. 1 and 3 are schematic cross-sectional views of a main part of a manufacturing process of a semiconductor device according to the present invention in a fourth embodiment.
  • FIG. 14 is a schematic cross-sectional view of a main part of a semiconductor device manufacturing process according to the fourth embodiment of the present invention.
  • FIG. 15 is a schematic cross-sectional view of a main part of a manufacturing process of the semiconductor device of the present invention in the fifth embodiment.
  • FIG. 16 is a schematic cross-sectional view of a main part of a manufacturing process of the semiconductor device according to the fifth embodiment of the present invention.
  • FIG. 17 is a schematic cross-sectional view of a main part of a manufacturing process of the semiconductor device of the present invention in the fifth embodiment.
  • FIG. 1 is a sectional view showing a manufacturing process of a semiconductor device of the present invention.
  • the following steps I will tell.
  • a first insulating film 200 made of silicon oxide having a thickness of 400 nm is formed on the base 100 on which the semiconductor element is formed, the first insulating film 200 is formed so as to be electrically connected to the base 100.
  • An opening was provided in a desired area of 200, and tungsten tungsten plug 500 was filled by a CVD method.
  • a 325-nm-thick organic low-dielectric-constant insulating film SiLK (trade name, manufactured by Dow Chemical Company) is applied and baked to form a second insulating film 201.
  • a first protective insulating film 202 made of silicon oxide with a thickness of 25 nm was formed by the method. Next, by combining the ordinary photolithography method and the dry etching method, an opening 400 was provided in a desired region of the second insulating film 201 and the first protective film 202 (FIG. 1 (a)). .
  • a 30-nm-thick titanium nitride film is formed by sputtering: using a sputtering method, and a 500-nm-thick copper film is formed by combining sputtering and electrolytic plating to fill these openings.
  • the first conductive barrier layer 300 made of titanium nitride is removed so that the opening 400 is filled by removing the titanium nitride film and the copper film on the first protective insulating film 202 by a CMP (chemical mechanical polishing) method. Then, a copper wiring composed of a first conductor 301 made of copper and copper was formed (FIG. 1 (b)). .
  • the dual frequency excitation method (electrode side 13.56 MHz, wafer) disclosed in the plasma CVD equipment catalog (power tag number 1 1.99 SZ 1) issued by Canon Sales Co., Ltd.
  • trimethylene Tokishishiran as ⁇ Kokishishiran including (T r ime thoxysi 1 ane ( CH 3 0) 3 Si H) and N 2 0 as the oxidizing gas
  • a first insulating diffusion barrier layer 203 having a thickness of 50 nm was formed.
  • P-TMS a film formed by using trimethoxysilane as a source gas
  • alkoxysilane and oxidizing gas suitable for use in this method are described in JP-A-7-211712.
  • the alkyl group preferably has 1 to 3 carbon atoms.
  • Specific examples of the alkoxysilane trimethylene Tokishishiran Ya triethoxysilane (T riethoxysilane: (C 2 H 5 0) 3 S i H) is preferred.
  • the oxidizing gas ⁇ 2 , NO, N 20 , N ⁇ 2 , CO, C ⁇ 2 , and H 20 are desirable.
  • a 325-layer organic low dielectric constant insulating film SiLK is applied and baked to form a third insulating film 204.
  • a second protective insulating film 205 made of silicon oxide having a film thickness of 25 nm was formed by a plasma CVD method to form a semiconductor device (FIG. 1 (c)). .
  • silane (S i H 4) Anmoea a (NH 3) as material gas Zuma nitride silicon emission film formed by a CVD method (hereinafter, P- S i N abbreviated) with structure, structure using the proc film, Te 'tiger silane (T etraethoxysi 1 ane: (C 2 H s O ) 4 S i) and ⁇ 2 silicon oxide film formed by a plasma CVD method using a raw material gas (hereinafter, P- TEQs abbreviated) were prepared each structure using.
  • the thicknesses of the first insulating diffusion barrier layers are all 50 nm. Examining the performance and reliability of the semiconductor device having the copper wiring formed in this way was. Figure 2 extrapolates the relationship between the life of the insulating film between adjacent copper wirings in the semiconductor device formed in this way until dielectric breakdown occurs and the electric field strength of the insulating film to an electric field strength of 2 MV / cm or less. FIG. When the distance between adjacent copper wirings is 0. ⁇ ⁇ ! And a voltage of 20 V is applied between adjacent wirings, the electric field strength applied to the insulating film between adjacent wirings is 2 MV / cm. It is necessary to have a longer life.
  • the power supply voltage of a general LSI is often 5 V or less.However, depending on the application, a high voltage is often generated internally to improve the durability against accidental failures. In order to improve product reliability and yield, it is desirable that the service life at 2 MV / cm should be 100 years or more (the shaded area in Fig. 2). As shown in Fig. 2, the sample that used P _ TMS as the component'I biodiffusion barrier layer was able to maintain a reliability of 1 year at an electric field strength of 2 MVZ cm.
  • the parasitic capacitance between adjacent copper wirings was measured using the capacitance-potential method (CV method), and the results shown in Fig. 3 were obtained.
  • the parasitic capacitance value when P-TMS is used as the insulating diffusion barrier is expressed as 100%.
  • the parasitic capacitance was smallest when P-TMS was used as the insulating diffusion barrier layer.
  • the parasitic capacitance was the largest when P—S ⁇ was used as the insulating diffusion barrier layer, and was nearly 10% higher than that of P_TMS.
  • the speed of the signal propagating through the wiring is 10% faster than when P-TMS, PSiN, and P-TEOS are used. To a certain extent, which may degrade LSI performance.
  • the leakage current between adjacent copper wirings was measured using this sample. As a result, when the block film is used, it is clear that the leakage current between adjacent wirings is increased by about 50% as compared with the case where the P-TMS, P-SIN, and P-TEOS are used. This may lead to loss of stored information from the capacitive element and increase in LSI power consumption.
  • a phosphorus-doped n-type silicon substrate (substrate resistivity: 0.02 ⁇ cm) is prepared, a 200 nm thick P-TMS is formed on this substrate, and a vacuum evaporation device and a deposition mask are used on this.
  • a 200-nm-thick P-SiN-formed sample, a 200-nm-thick prog-formed sample, and a 200-nm-thick P-TEOS A total of four types of samples were prepared.
  • a trimethine Tokishishiran and N 2 0 by a plasma CVD method to a raw material gas, a relative dielectric constant of 5 or less, and 1 4 0 By forming an insulating film with a leakage current of less than 10 nA per square centimeter at 1 ° C and 2 MVZ cm, and an insulation rupture life of more than 100 years when copper is used as an anode at 140 ° C.
  • the reliability of the insulating film between the adjacent copper wirings is high ⁇ :
  • the parasitic capacitance between the adjacent wirings is low, and a semiconductor device having a copper wiring with a small leakage current between the adjacent wirings can be formed.
  • trimethoxysilane was used as a reaction gas when forming the first insulating diffusion barrier layer.
  • the present invention is not limited to this gas, and other alkoxysilane-based gases, for example, The same effect can be obtained by using a thousand toxic silane. The same effect can be obtained by using an alkoxysilane-based compound in which R is a real group in the above general formula.
  • N 2 ⁇ As the oxidizing gas in forming the first insulating diffusion barrier layer, was used N 2 ⁇ , especially this, but is not limited to gas., 0 2, NO , NO A similar effect can be obtained with a gas containing oxygen atoms such as 2 , CO, CO 2 , and H 20 .
  • a gas with high reactivity with copper such as O 2 or H 2 O
  • the upper surface of the copper wiring will be oxidized during plasma CVD, causing a decrease in adhesion and an increase in wiring resistance. It is not desirable because there is a danger of this occurring. '''.
  • the film thickness of P_TMS which is the first insulating diffusion barrier layer
  • the first insulating diffusion barrier layer may be changed depending on the reliability of wiring and the parasitic capacitance. It is possible to increase or decrease the film thickness. If the thickness of the first insulating diffusion barrier layer is reduced to, for example, less than 10 nm, reliability may be reduced due to local breaking of barrier properties. On the other hand, when the thickness of the first insulating diffusion barrier layer is increased, for example, when it exceeds 200 nm, the relative dielectric constant of the first insulating diffusion barrier layer becomes larger than that of the second insulating film 2.
  • this thickness is preferably in the range of 100 nm to 200 jim., And more preferably in the range of 30 nm to 100 nm. ;
  • the force of forming the second insulating film directly on the first insulating diffusion barrier layer is not limited to this embodiment.
  • a dry etch stop layer or the like can be inserted between the conductive diffusion barrier layer and the second insulating film.
  • SiLK which is an organic low dielectric constant insulating film is used as the second insulating film and the third insulating film, but the effect of the present invention is exerted only by this combination.
  • Teflon manufactured by DuPont, trade Organic film containing fluororesin represented by product name, etc., FL ARE (manufactured by Allied Signa 1 company, trade name), etc.
  • the sputtering method and the plating method are combined as the copper film forming method, but the present invention is not limited to this method, and the copper film forming method can be used.
  • the force of forming only one copper wiring layer allows the wiring layers to be sequentially stacked as needed.
  • the present invention is applicable even when the connection hole is filled with copper.
  • the present invention can be similarly applied to a method of collectively forming wiring layers having connection holes for electrically connecting wiring layers (so-called dual damascene method).
  • FIG. 6 is a cross-sectional view illustrating a manufacturing process of the semiconductor device of the present invention.
  • the following is a step-by-step description. After a first insulating layer 200 made of silicon oxide having a thickness of 400 nm is formed on the substrate 100 on which the semiconductor element is formed, the first insulating film 200 is electrically connected to the substrate 100. An opening was provided in a desired region, and a tungsten 'plug 500 formed by a CVD method was filled.
  • a third conductive barrier layer 304 made of a titanium nitride film was formed.
  • the second conductive barrier layer 302, the second conductive material 303, and the third conductive material 303 are formed only in a desired region by a normal photolithography method and a dry etching method using a chlorine-based gas.
  • a copper wiring composed of the barrier layer 304 was formed (FIG. 6 (a)).
  • Example 1 was applied so as to cover a copper wiring composed of the second conductive barrier layer 3, the second conductive body 303 and the third conductive noori layer 304.
  • a 50-nm-thick P-TMS was formed as the second insulating diffusion barrier layer 206 using a mixed gas containing trinotoxysilane and N 20 as a source gas (see FIG. 6 (b)).
  • a 325 nm-thick organic low-dielectric-constant insulating film SiLK (trade name) is applied and baked, and the fourth insulating film 20?
  • a third protective insulating film 208 made of silicon oxide having a thickness of 25 nm was formed by the plasma CVD method (FIG. 6C). .
  • the thicknesses of the second insulating diffusion barrier layers are all 50 nm.
  • the dielectric constant is 5 hereinafter, and, 140 ° C , 2MV / 'c, leakage current in the m or less 1 cm2 those or 10 nA, and ,, 14; to form a 0 ° insulating broken ⁇ more life force S 100 years when the ⁇ has an anode in C of the insulating film
  • trimethoxysilane was used as a reaction gas when forming the second insulating diffusion barrier layer.
  • the present invention is not limited to this gas, and other alkoxysilane-based gases may be used. However, the same effect can be obtained as in the first embodiment.
  • N 2 As the acid I inhibit gas for forming the second insulating diffusion barrier layer, was used N 2 0, it is not limited particularly to this gas, 0 2, NO, The same effect can be obtained with a gas containing an oxygen atom such as NO 2 , C ⁇ , C ⁇ 2 , and H 20 .
  • a gas having high reactivity with copper such as O 2 or H 20 is used, the exposed copper surface of the copper wiring is oxidized during plasma CVD, and the adhesiveness is reduced. And wiring resistance It is not preferable because there is a risk of rising.
  • the thickness of the second insulating diffusion barrier layer P_TMS is set to 50 ⁇ m.
  • the second insulating diffusion barrier layer may be changed depending on the reliability of the wiring and the parasitic capacitance. It is possible to increase or decrease the film thickness. However, if the second insulating diffusion barrier layer is thinned, for example, to less than 10 nm, the reliability may be reduced due to local breaking of barrier properties.
  • the thickness of the second insulating diffusion barrier layer is increased to, for example, more than 200 nm, the relative dielectric constant of the second insulating diffusion barrier layer becomes the fourth insulating film 20. Since the dielectric constant is generally higher than the relative dielectric constant of the organic low dielectric constant insulating film used as 7, there is a concern that the parasitic capacitance of the wiring may increase. The preferred range of this thickness is as described in Example 1.
  • SiLK which is an organic low-dielectric-constant insulating film
  • the low dielectric constant insulating film include an organic film including a fluororesin represented by Teflon (trade name, manufactured by DuPont) or FLARE (trade name, manufactured by Allied Signa 1); methinoretrieethoxysilane Organic silicon oxide including CVD insulating film Black Diamond (product name, manufactured by Applied Materia 1s) and HSG-R7 (product name, manufactured by Hitachi Chemical Co., Ltd.) Porous insulating film containing film, Nanog 1 ass (manufactured by Allied Signal, trade name) 'and XLK (manufactured by A1lied Signa, trade name), etc., inorganic low dielectric constant added with fluorine, etc.
  • a fluororesin represented by Teflon (trade name, manufactured by DuPont) or FLARE (trade name, manufactured by Allied Signa 1
  • methinoretrieethoxysilane Organic silicon oxide including
  • the second insulating film and the third insulating film are not low dielectric constant insulating films.
  • the present invention is effective even when a normal silicon oxide film (dielectric constant is about 4) is used. ⁇ It can be said that the combination with a low dielectric constant insulating film is most effective for reducing the parasitic capacitance. Not even.
  • a sputtering method is used as a copper film forming method.
  • the present invention is not limited to this method, and a copper film can be formed by a plating method, a CVD method, or the like.
  • the wiring layers can be sequentially stacked as needed.
  • FIG. 7 is a cross-sectional view illustrating a manufacturing process of the semiconductor device of the present invention. The explanation is given in order below.
  • a first insulating film 200 made of silicon oxide having a thickness of 400 nm is formed on the base 100 on which the semiconductor element is formed, the first insulating film 200 is formed so as to be electrically connected to the base 100.
  • An opening was provided in a desired region of the substrate, and a tungsten plug 500 was filled by a CVD method.
  • a 325-nm-thick organic low-dielectric-constant insulating film SiLK (trade name, manufactured by Dow Chemical Company) is applied and baked to form a second insulating film 201.
  • An i-th protective insulating film 202 made of silicon oxide having a thickness of 25 nm was formed by the CVD method.
  • an opening 400 was provided in a desired region of the second insulating film 201 and the first protective insulating film 202 by combining the ordinary photolithography method and the dry etching method (FIG. 7A). ).
  • a 30-nm-thick titanium nitride film is formed by sputtering, and a 500-nm-thick copper film is formed by combining sputtering and electrolytic plating.
  • First protective insulating film 2 by mechanical polishing The first conductive barrier layer 300 made of titanium nitride and the first conductive material 301 made of copper are removed so that the titanium nitride film and the copper film on 02 are removed and the opening 400 is filled.
  • the wiring was formed (Fig. 7 (b)).
  • a mixed gas containing silane (SiH 4 ) and N 2 O as an oxidizing gas is used as a source gas, and a third insulating film having a thickness of 50 nm is formed.
  • a diffusion barrier layer 209 was formed.
  • Plasma power is 40 W
  • silane flow rate is 50 cc / min
  • N 2 ⁇ flow rate is 2000 ccZ
  • substrate temperature is 350 ° C.
  • P-MSO a film formed using silane and N 2 O as source gases is abbreviated as P-MSO.
  • a 325 nm-thick organic low-dielectric-constant insulating film SiLK is applied and baked to form a third insulating film 204.
  • a second protective insulating film 205 made of silicon oxide having a film thickness of 25 nm was formed by a plasma CVD method to form a semiconductor device (FIG. 7C).
  • plasma power, silane flow rate was several prepare samples with varying N 2 0 flow amount respectively. Further, a sample using P-TMS instead of P-MSO as the third insulating diffusion barrier layer was also prepared. At this time, when forming P-TMS as the third insulating diffusion barrier layer, several kinds of samples were prepared in which the plasma power, the flow rate of trimethoxysilane, and the flow rate of N 2 ⁇ ⁇ ⁇ ⁇ were respectively changed. Furthermore, a structure using P-SiN and a structure using a block film instead of P—MS ⁇ and P—TMS as the third insulating diffusion barrier layer were prepared. The thicknesses of the third insulating diffusion barrier layers are all 50 nm.
  • the performance of the semiconductor device having the copper wiring thus formed was examined.
  • the parasitic capacitance between adjacent copper wirings formed on each semiconductor device was measured using the capacitance-potential method (CV method).
  • the parasitic capacitance when P_MSO was used as the wall layer almost matched the parasitic capacitance when P-TMS was used in Example 1 (FIG. 3).
  • the parasitic capacitance can be reduced by about 10% as compared with the case where P_SIN is used as the insulating diffusion barrier layer, the speed of the signal propagating through the wiring can be improved by about 10%.
  • the leakage current between adjacent copper wirings was measured using this sample.
  • FIG. 8 is an example.
  • the horizontal axis represents the silane flow rate when P-MSO is formed as the third insulating diffusion barrier layer, and the vertical axis represents the electric field dependence of the insulation breakdown life between adjacent copper wirings. This is the calculated rupture life at a calculated electric field strength of 2 MVZ cm.
  • the N 2 O flow rate during P-MSO film formation was 1000 cc / min, and the plasma power was 30 Watts. As is evident from Fig.
  • FIG. 9 shows a second example showing the relationship between the growth conditions during P-MSO film formation and the dielectric breakdown life between adjacent copper wirings.
  • the silane flow rate S was fixed at 50 cc / min, and the N 20 flow rate was 500 ccZ and 2000 cc / min.
  • the relationship between the life of isolated crushing between adjacent copper wires and the plasma power at an intensity of 2 MVZ cm was investigated. As apparent from FIG.
  • the silane flow rate during P-M SO deposition 50 cc / min, when N 2 0 flow rate of 500 cc / min, and plasma power between 100 Watto of 180 Watto
  • the silane flow rate is 5 O c cZ and the N 20 flow rate is 2000 cc / min
  • set the plasma power between 30 Watts and 80 Watts to use a block or P—SIN. It turned out that the necessary and sufficient reliability could be obtained. After all, the same plasma power dependence was observed in the P-TMS sample.
  • a block or P-SiN is used.
  • An example is shown in FIG. the n-type silicon substrate, the film thickness 100 nm P-MSO silane flow rate 50 cc / min of, N 2 0 flow 2000 cc / min, was formed by a plasma power ⁇ "40 watts, a copper electrode of a circle-shaped After that, an electric field was applied to the P-MSO with the copper electrode as the positive electrode, and the leakage current of the P-MSO film was measured with a picoammeter, as shown in Fig. 1Q.
  • the ratio of this sample was measured using a CV method
  • the dielectric constant was 4.1. 'Furthermore, using this sample, an electric field was applied to P-MSO with copper as the positive electrode, and the time to dielectric breakdown at 140 ° C was evaluated. The result was about 3000 years.
  • the leakage current, relative permittivity, and life until the insulation breaks down are shown only by way of example.However, as shown in Fig. 8 and Fig. 9, it exceeds that when using a block or P-SiN.
  • the leakage current at 2 MV / cm is 1 nA to 10 nA per square centimeter.
  • the relative permittivity was in the range of 3.9 to 4.7, and the life to break down was more than 100 years. Although the details are omitted, the same tendency was observed when P-TMS was used.
  • P-MSO and P-TMS were examined in more detail. As a result, it was found that the film formation conditions that required more than the case of using block or P-SIN and required sufficient copper wiring reliability were obtained. It was found that P-MS O and P- TMS formed in common had common characteristics. As a result of analyzing the composition of P-MSO and P-TMS using XPS (X-ray photoelectron spectroscopy) and SIMS (Secondary Ion Mass Spectroscopy), P-MSO and P-TMS mainly consist of silicon and oxygen.
  • silicon oxide represented by P—TEOS which has a nitrogen concentration of ⁇ %, and P having a nitrogen concentration of about 57% —
  • the Cu barrier properties of SiON where the SiN and nitrogen concentrations are intermediate values (about 20 ° / 0 ), have been studied.
  • the relationship between the dielectric breakdown life and the nitrogen concentration when these materials are used is shown in Fig. 12, and it can be seen that as the nitrogen concentration increases, the dielectric breakdown life tends to increase. It has been thought that the higher the nitrogen concentration in the film, the higher the Cu barrier property of a compound of nitrogen and oxygen and silicon. As shown in FIGS.
  • P_M ⁇ S ⁇ and P—TMS containing silicon, oxygen, and nitrogen as main constituent elements obtained by the present invention Will form a highly reliable semiconductor device that exceeds the conventional expected value of the relationship between dielectric breakdown life and nitrogen concentration when the nitrogen concentration in the film is in the range of 0.3 to 14 atomic%. It turns out that there is a range that can be done.
  • a dielectric constant of 5 or less and 140 is used as an insulating diffusion barrier layer immediately above the copper wiring by using a plasma CVD method using silane or trimethoxysilane and N 20 as source gases.
  • a silicon oxide film containing nitrogen is formed as an insulative diffusion barrier layer directly above the copper wiring by plasma CVD using silane or trimethoxysilane and N 20 as source gases.
  • the nitrogen concentration in the range of 0.5 atomic% to 12 atomic%, the dielectric breakdown life at an electric field strength of 2 MV / cm is 100 years or more, the parasitic capacitance between adjacent wirings is low, It is possible to form a semiconductor device having a copper wiring with a small leakage current between them.
  • a silicon oxide film containing nitrogen is formed as an insulative diffusion barrier layer directly above the copper wiring by plasma CVD using silane or trimethoxysilane and N 20 as source gases.
  • the nitrogen concentration from 0.5 atomic% to 12. By setting it within the range of 5 atomic%, copper wiring with higher reliability than when using the conventional silicon nitride film and block film, low parasitic capacitance between adjacent wirings, and low leakage current between adjacent wirings Can be formed.
  • a silicon oxide film containing nitrogen is formed as an insulating diffusion barrier layer directly above the copper wiring by plasma CVD using silane or trimethoxysilane and N 2 ⁇ as source gases. By setting the nitrogen concentration in the range of 0.3 to 14 atomic%, copper with higher insulation reliability than conventional knowledge, low parasitic capacitance between adjacent wiring, and no leakage current between adjacent wiring A semiconductor device having a wiring can be formed.
  • sila emissions (S i H 4), is not limited particularly to this gas, the general formula S i n H (2n + 2) (wherein n is an integer of 1 or more) other higher order silanes represented by, for example, the same effect be used such as di silane (S i 2 H 6) is obtained. Since the molecules constituting the higher silane-based gas do not have organic groups, they have the advantage that carbon is taken into the film and there is less concern about a decrease in reliability such as an increase in leakage current.
  • trimethoxysilane (OCH 3 ) 3 SiH), which is an organic silane gas, was also used as a reaction gas for forming the third insulating diffusion barrier layer. It does not mean, for example, the general formulas R n S i H 4 — n , (RO) n S i H 4 — n , R m S i 2 H 6 m , (RO) m S i 2 H 6 _ m , (RO) n S i R ' 4 _ n (where n is an integer in the range of 1 to 4, m is an integer in the range of 1 to 6, R and R' are an alkynole group, an aryl group or Other organic silane-based gas represented by The same effect can be obtained by using. Organic silane-based gases are susceptible to carbon contamination in the insulating diffusion barrier layer, causing problems such as deterioration of insulation properties and an increase in relative dielectric constant. The advantage is that the handling of the source gas is easier due
  • N 2 ⁇ was used as the acid gas for forming the third insulating diffusion barrier layer.
  • the present invention is not limited to this gas, and other nitric oxide-based gases may be used. gas, the same effect for example, even NO, N0 2 are obtained.
  • 0 2, CO, C_ ⁇ 2, H 2 0 gas and N 2 containing oxygen atoms such as, in a mixed gas of gas containing nitrogen atoms such as NH 3 Similar effects can be obtained.
  • a gas with high reactivity with copper such as O 2 or H 2 ⁇ ⁇ is used, the upper surface of the copper wiring is oxidized during plasma CVD, and the adhesiveness and the wiring resistance increase. It is not desirable because it can happen.
  • a parallel plate type plasma excitation method was used as the plasma excitation method, but the present invention is not limited to this method, and other than this method, an inductively coupled plasma excitation method, an electron cyclotron It is also possible to use a plasma excitation method represented by a resonance plasma excitation method.
  • the thickness of the third insulating diffusion barrier layer is set to 50 nm.
  • the third insulating diffusion barrier layer may be formed in accordance with the reliability of wiring and the parasitic capacitance. It is possible to increase or decrease the thickness of the diffusion barrier layer. However, if the third insulating diffusion barrier layer is thinned, for example, to less than 10 nm, local barrier May reduce reliability. On the other hand, when the thickness of the first insulating diffusion barrier layer is increased to, for example, more than 200 nm, the relative dielectric constant of the third insulating diffusion barrier layer becomes smaller than that of the second insulating film 201 or the second insulating film.
  • this thickness is preferably in the range of 10 nm to 200 nm, and more preferably in the range of 30 nm to 100 nm.
  • the second insulating film is formed directly on the third insulating diffusion barrier layer, but the present invention is not limited to this embodiment, and for example, a dry etch stop layer or the like can be inserted between the third insulating diffusion barrier layer and the second insulating film. ...
  • SiLK which is an organic low dielectric constant insulating film is used as the second insulating film and the third insulating film, but the effect of the present invention is exerted only by this combination. is not.
  • the low dielectric constant insulating film Teflon '(DuPont, trade name) fluororesin and FL ARE (A llied S igna 1 company Ltd., commercial port 0 necked name) typified by an organic film and the like, methyl triethoxysilane ((C 2 H 5 0) 3 S i CH 3) a CVD insulating film and black diamond was used as a raw material gas (Ap p 1 ied Ma terials Co., Ltd., trade name) and HSG-R7 (Hitachi Chemical Co.
  • Silicon-containing silicon film containing organic compounds such as Nanogl 'ass (manufactured by Allied Signal, trade name) and XLK (manufactured by A11ie.d Signal, trade name)
  • a porous insulating film containing, for example, an inorganic low dielectric constant silicon oxide film to which fluorine or the like is added Note that the second insulating film and the The present invention is effective even when a normal silicon oxide film (relative permittivity of about 4) which is not a low dielectric constant insulating film is used as the insulating film of 3, but the present invention is effective. It goes without saying that a combination with a low dielectric constant insulating film is most effective.
  • the sputtering method and the plating method are combined as the copper film forming method, but the present invention is not limited to this method, and the copper film forming method can be used.
  • the wiring layers can be sequentially stacked as needed.
  • the present invention can be applied to a method of sequentially forming a layer having a connection hole for electrically connecting a wiring layer and a wiring layer (so-called single damascene method) when the connection hole is filled with copper. is there.
  • the present invention is also applicable to a method of collectively forming a layer having a connection hole for electrically connecting the wiring I layer and the wiring layer (so-called dual damascene method).
  • FIG. 13 and 14 are cross-sectional views illustrating the steps of manufacturing the semiconductor device of the present invention.
  • a first insulating film 200 made of silicon oxide having a thickness of 4 ⁇ ⁇ m is formed on the substrate $ 100 on which the semiconductor element is formed
  • a first insulating film 200 is formed for electrical connection with the base 100.
  • An opening was provided in a desired region of the film 200, and a tungsten plug 50Q was filled by a CVD method.
  • a 325 nm-thick organic low-dielectric-constant insulating film SiLK (trade name, manufactured by Dow Chemical Company) was applied and baked to form a second insulating film 201.
  • a first etching stop layer mainly composed of silicon carbide having a thickness of 25 nm and a protective insulating film 210 were formed by a plasma CVD method. Next, the usual photolithography method and dry etching method are applied. By combining them, an opening 400 was provided in a desired region of the second insulating film 201 and the first etching stop layer and also in the protective insulating film 210 (FIG. 13 (a)). .
  • a 30-nm-thick titanium nitride film was formed by sputtering using a sputtering method, and a 500-nm-thick copper film was formed by combining sputtering and electrolytic plating to fill these openings.
  • the first conductive barrier made of titanium nitride is formed by removing the titanium nitride film and the copper film on the first etching stop layer and the protective insulating film 210 by the P method so as to fill the opening 400.
  • a first copper wiring layer composed of the layer 300 and a first conductor 301 made of copper was formed.
  • a third insulating film .2'04 is formed by applying and baking SILK, which is an organic low dielectric constant insulating film having a thickness of 2 nm, and then forming a second insulating film mainly comprising silicon carbide having a thickness of 25 nm.
  • An etching stop layer and a protective insulating film 211 were formed (FIG. 13 (b)).
  • the third insulating diffusion barrier layer 209, the third insulating film 204, and the second etching stop layer, and the protective insulating layer are formed by combining the normal photolithography method and the dry etching method.
  • a second opening 401 was provided in a desired region of the film 211 (FIG. 15 (c)).
  • a fourth conductive barrier layer 30 made of titanium nitride is formed by combining sputtering, electrolytic plating, and CMP to fill the opening, and fill the second opening 401. 5 and a third conductor 30
  • the copper wiring interlayer connection hole to be formed was formed (FIG. 14 (a)).
  • a second copper wiring layer to be formed was formed to form a semiconductor device (FIG. 14 (b)).
  • a plasma CVD film having a thickness of 25 nm and containing silicon carbide as a main component is used as a first etching stop layer, a protective insulating film 210 and a second etching film.
  • a stop layer and also as a protective insulating film 211 several other samples were prepared using silicon oxide, silicon nitride, organic group-containing silicon oxide, and aluminum oxide.
  • the second opening 40 If 1 has an opening in a region other than the first copper wiring layer, the first etching stop layer immediately below the opening and the protective insulating film 210 disappear, and the second insulating film 20 It was observed that 1 was exposed, the second insulating film 201 was dug, and the copper wiring layer interconnect hole was not normally filled.
  • each material Delahaye Tutsi conditions is P- MSO a diffusion barrier layer 2.0 9 (using gas C 4 F S), (silicon oxide, silicon carbide, nitride silicon, organic group-containing silicon oxide, Sani ⁇ Anoremi) etching
  • the etch speeds at the time of performing were compared.
  • the etch rate of silicon oxide is almost the same as that of P-MSO, while the etch rate of other materials is slower, about 1/2 to 1/20 that of P-MSO film. I understood.
  • the leakage current and insulation rupture life between the P-connected copper wirings of the first copper wiring layer were evaluated.
  • the distance between adjacent copper wirings at an electric field strength of 2 MVZ cm was 1 Although it has a dielectric rupture life of over 100 years, the use of silicon carbide resulted in a slight increase in leakage current between adjacent copper wirings.
  • silicon nitride and anoremi oxide were used. If so, the parasitic capacitance slightly increased. Although leakage current and parasitic capacitance did not increase when organic-containing silicon was used, in some cases, films were peeled off from some wafers in the semiconductor device manufacturing process.
  • P-MSO in a structure in which P-MSO is formed as an insulating diffusion barrier layer immediately above a copper wiring, a region where the copper wiring is not formed immediately below the insulating diffusion barrier layer is referred to as P-MSO.
  • P-MSO a region where the copper wiring is not formed immediately below the insulating diffusion barrier layer.
  • an etching stop layer of P—MSO which is an insulating diffusion barrier layer formed immediately above a copper wiring, and a protective insulating film, such as silicon carbide, silicon nitride, organic group-containing silicon oxide, and aluminum oxide was examined, but the effect of the present invention is not limited to this combination.
  • the same effect can be expected if an insulating film material having a dry etch speed of 1 Z 2 or less of the dry etch speed of P—MSO when the dry etch condition of P—MSO is applied. At this time, it goes without saying that the lower the relative dielectric constant and the leakage current of the insulating film, the better.
  • the thickness of the etching stopper layer and the protective film is set to 25 nm, but this thickness is changed from the viewpoint of the performance of the semiconductor and the process margin. It is also possible. As the thickness of the etching stop layer and the thickness of the protective insulating film are increased, even if the insulating diffusion barrier layer P—MSO is excessively etched, the decrease in reliability is suppressed. Can be expected to improve.
  • the relative permittivity of the etching stopper layer and the protective insulating film is determined by the relative permittivity of the insulating film used thereunder, in this embodiment, the relative permittivity of S i LK, having a relative permittivity of 2.7.
  • the thickness of the etching stop layer and the protective insulating film is suitably from 15 nm to 150 nm, and more preferably from 25 nm to 100 nm.
  • P-MSO having a nitrogen concentration of 3% was formed as an insulating diffusion barrier layer immediately above the copper wiring.
  • the present invention is not limited to this nitrogen concentration. Any P-MSO with any nitrogen concentration that satisfies the required reliability and performance can be used. Furthermore, if the required reliability and performance are satisfied, it can be formed by using other inorganic silane gas or organic silane gas instead of silane.
  • SiLK which is an organic low dielectric constant insulating film
  • the low dielectric constant insulating film include fluororesin represented by Teflon (trade name, manufactured by DuPont), FLARE, (Allied Signal 1) And organic films containing methyltriethoxydilan ((C 2 H 5 ⁇ ) 3 Si CH 3 ) as a source gas and black diamond (manufactured by Applied Materials, Inc.).
  • Organic silicon oxide film including HSG-R7 (trade name) and HSG-R7 (trade name), Nanoglass (trade name of Allied Signa 1), XLK (trade name of Allied Signal,
  • a porous insulating film containing (trade name) or the like or an inorganic low-dielectric-constant silicon oxide film added with fluorine or the like.
  • the present invention is effective even when a normal silicon oxide film (with a relative dielectric constant of about 4), which is not a low dielectric constant insulating film, is used as the second, third, and fifth insulating films. Needless to say, a combination with a low dielectric constant insulating film is most effective in reducing the density.
  • the sputtering method and film formation method of copper but a combination of plated method is not limited to this method, it is also possible deposited by CVD method or the like. Further, in this embodiment, only two copper wiring layers are formed, but it is possible to sequentially stack spring distribution layers as necessary. . '- ⁇ Example 5>
  • FIGS. 15 to 17 are cross-sectional views showing the steps of manufacturing a semiconductor device having the dual damascene-type copper wiring structure of the present invention. The description will be made in the following order. After a first insulating film 200 made of silicon oxide having a thickness of 400 nm is formed on a substrate 10 ° on which a semiconductor element is formed, a first insulating film 200 is formed for electrical connection with the substrate 100. An opening was provided in a desired region of the above, and a tungsten 'plug 500 was filled by a CVD method.
  • an organic low dielectric constant insulating film with a thickness of 325 nm, SiLK (Do w Chemical Co., Ltd., product name) is applied and baked to form the second insulating film 201, and then the first etching stop layer mainly composed of silicon carbide having a thickness of 25 nm is formed by a plasma CVD method.
  • a protective insulating film 210 was formed.
  • an opening is formed in a desired region of the second insulating film 201 and the first etching stop layer and also in the protective insulating film 210.
  • a 30-nm-thick titanium nitride film is formed by sputtering, and a 500-nm-thick copper film is formed by combining sputtering and electrolytic plating to fill the opening.
  • a first conductive barrier layer 300 made of titanium nitride and copper so as to fill the opening 400 by removing the titanium nitride and copper film on the protective insulating film 210 and filling the opening 400.
  • a first copper wiring layer composed of the first conductor 301 was formed (FIG. 7A).
  • a 50-nm-thick P—MSO nitrogen
  • a mixed gas containing silane and N 20 as a source gas using a parallel plate plasma CVD method.
  • a first intermediate stopper film 215 containing silicon carbide as a main component, a sixth insulating film 216 made of SiLK which is an organic low dielectric constant insulating film having a thickness of 325 nm, a fourth etching stop layer, and A protective insulating film 7 was sequentially formed. Thereafter, a first hard mask 218 made of silicon oxide having a thickness of 75 nm is formed, and the first photoresist 6 60 and the second photoresist 6 ⁇ ⁇ ⁇ 0 are formed by combining a normal photolithography method and a dry etching method. A third opening 402 is formed in a desired region of the first hard mask 218. Formed (Fig. 15 (b)).
  • the resist is again applied to cover the opening provided in the first hard mask 218 using a photolithography method. After application, exposure and development were performed to provide openings in desired regions of the second photoresist 61. Thereafter, using the second photoresist 601 as an etching mask, a fourth etching stop layer and a fourth opening 40 are formed in a desired region of the protective insulating film 217 using a dry etching method. 3 (Fig. 16 (a
  • a dry etching method using an ammonia gas is performed using the fourth etching stop layer and the protective insulating film 217 as an etching mask.
  • an opening was provided in the sixth insulating film 211.
  • dry etching is not performed by switching the etching gas to a mixed gas of CH 4 and oxygen, and the fourth hard mask 218 is used as an etching mask to form a fourth etching stop layer and a protective insulating film 217.
  • openings were formed in the first intermediate stopper film 2 15 using the sixth insulating film 2 16 as an etching mask (FIG. 16 (b
  • the etching gas is switched again to ammonia, and etching is performed for a time equivalent to about 420 nm in terms of the etching thickness of the SiLK film, and the sixth insulating film 2 16 and the third An opening was formed in the insulating film 204 of FIG.
  • the first hard mask 2 18, the fourth etching stop layer, the protective insulating film 2 17, the first intermediate stopper film 2 15, and the third insulating diffusion barrier layer 20 9 is almost all mongas As a result, the structure shown in Fig. 7 (a) was obtained.
  • etching is performed using a C 4 F 8 based gas at a thickness of 75 nm in terms of P—MSO film thickness, followed by cleaning.
  • a connection hole composed of a sixth conductive barrier layer 309 made of titanium nitride with a thickness of 3.0 nm and a fifth conductor 310 made of copper is formed.
  • a fourth protective insulating film 221 made of silicon oxide having a thickness of 25 nm was formed to form a semiconductor device (FIG. 17 (b)).
  • Example 5 a plasma CVD film having a thickness of 25 nm and containing silicon carbide as a main component was used as the first intermediate stopper film 215.
  • silicon oxide, silicon nitride, and organic Several kinds of samples were prepared using silicon oxide containing groups and aluminum oxide, respectively.
  • the dual damascene type wiring structure as described in this embodiment is used.
  • a material other than silicon oxide having a lower dry etch rate than the P-MSO film as the first intermediate stop in a manufacturing process of a semiconductor device having the same, variations in wiring resistance and connection hole resistance can be improved.
  • a P-MSO is formed as an insulating diffusion barrier layer immediately above the first copper wiring, and a dual damascene type copper wiring having a connection hole for the first copper wiring is formed.
  • the material forming the first intermediate stopper which is a processing mask for the connection hole, is an insulating film having a dry etch rate of P-MSO of l Z 2 or less, so that the wiring resistance variation is small and the reliability is low. It is possible to form a semiconductor device having high copper wiring. :.
  • the dry etch rate when the dry etch condition of P—M S O is applied is one of the dry etch rate of P—M S O
  • the insulating film material is less than / 2. In this case, it is needless to say that the relative dielectric constant and the leakage current of the insulating film are lower and better.
  • the thickness of the first intermediate stopper film is set to 25 nm, but the thickness can be changed from the viewpoint of the performance of the semiconductor and the process margin.
  • the relative dielectric constant of the first intermediate stopper film is higher than the relative dielectric constant of the insulating film used thereunder, which is S i LK having a relative dielectric constant of 2.7 in this embodiment. Therefore, the parasitic capacitance of the entire wiring increases, and the performance may decrease. On the other hand, if the thickness of the first intermediate stopper film is reduced, the increase in the parasitic capacitance is minimized.
  • the P-MSO which is the 1 "live diffusion barrier layer
  • S i LK the insulating film used thereunder
  • the first intermediate stopper film may have a thickness of 15 nm to 150 nm. Is appropriate, and the range of 25 nm to 100 nm is more preferable.
  • P—MSO containing 3 atomic% of nitrogen was formed as an insulating diffusion barrier layer immediately above the copper wiring.
  • the present invention is not limited to this nitrogen concentration.
  • any nitrogen concentration of P—MSO that satisfies the required reliability and performance can be used.
  • SiLK which is an organic low-dielectric-constant insulating film
  • the low dielectric constant insulating film a Teflon (trade name, manufactured by DuPont) fluororesin and FLARE represented by like (A llied S igna 1 company trade name) organic film and the like, methyl tri Tokishishiran ((C 2 H 5 ⁇ ) 3 S i CH 3 ) as source gas for CVD insulating film or black diamond (App lied Materials, trade name), HSG—R7 (Hitachi Chemicals, trade name), etc., organic silicon oxide film, Nanoglass (Aliied Signal, trade name), XLK (A A similar effect can be expected in combination with a porous insulating film containing, for example, Llied Signal Inc.
  • the present invention is effective even when a normal silicon oxide film (with a relative dielectric constant of about 4) which is not a low dielectric constant insulating film is used as the second, third, sixth, and seventh insulating films. Needless to say, the combination with a low dielectric constant insulating film is most effective for reducing the parasitic capacitance.
  • the sputtering method and the plating method are combined as the copper film forming method. The method is not limited to this method, and a film can be formed by a CVD method or the like. 'Although only two copper wiring layers are formed in this embodiment, the wiring layers can be sequentially stacked as necessary.' ,
  • a semiconductor device having a high-performance and highly reliable copper wiring and a method for manufacturing the same can be provided.

Description

+ 明細書 ·
半導体装置及びその製造方法 技術分野
本発明は、 高信頼性の銅配線を有する半導体装置及びその製造方法に関する。 背景技術 .
従来、 L S I (大規模集積回路） の配線材料として、 アルミニウム又はァノレミ ニゥム合金が主流であった。 しカゝし、 アルミニウムは融点が低く （6 6 0 °C) 、 耐マイグレーション性に劣るため、 L S Iの高集積化， 高速化に対応困難である これに対して、 銅の融点は 1 0 8 3 °Cであってアルミニウムの融点より高く、 電気抵抗率も低いため （バルタ値でアルミニウムの約 2 / 3 ) 、 次世代 L S I配 線材料として有力である。 し力 し、 銅配線の実現にはいくつかの課題があり、 そ の' 1つに配線絶縁膜の高信頼化がある。 銅は容易に絶縁膜中に拡散し、 絶縁膜の 信頼度 （絶縁耐圧） を低下させることが知られている。 この問題を解決するため の方法が特開昭 6 3 - 7 6 4 5 5に示されている。 この方法では、 銅配線の周囲 に拡散バリアである金属層を設けることで、 銅の拡散を防止している。 し力 し、 この方法では、 銅配線の上面に拡散バリア層となる金属膜を全面に形成した後、 隣接する配線間 短絡を防ぐために、 不要部分の金属膜を取り除く工程が必要と なる。 隣接する銅配線の間隔が、 例えば 0 . 2 5 μ πι以下になると配線間の不要 な金属膜を精度良く取り除くのが困難になるということについて配慮されてい なかった。
これに対する技術が、 プロシーディングス ·ォブ · 1993年ブイエルエスァ ィ ，マノレチレベル■ィンターコネクション ' コンファレンス （ 1993年） 第 1 5頁 (P r o c e e d i n g s o f VLS I Mu l t i l e v e l I n t e r c o nn e c t i o n Co n f e r e n c e、 1993、 p p. 1 5) に記載されている。 この方法は、 絶縁膜に埋め込まれた銅配線の上面を拡散障壁 層である窒化シリコン膜で覆う方法である。 窒化シリコン膜は絶縁性なので、 隣 接銅配線間に形成され 窒化シリ.コン膜を除去する工程は必要ない。 また、 銅配 線の間隔が狭くなつても配線同士が短絡する恐れもない。 しかしながら、 窒化シ リコン膜は比誘電率が 8程度と、 LS I配線工程で用いられる一般的な絶縁膜の 比誘電率 （4程度） と比較して高いために、 隣接する配線間の寄生容量が増大し 、 電気信号の伝播速度が低下する.ことについて配慮されていなかった。
これに対する技術が、 プロシーディンダス■ォブ ' 1999年インターナショ ナル 'ィンターコネク ト ·テクノロジー 'コンファレンス （1999年） 第 10 9頁 (P r o c e e d i n g S' o f . t h e 1999 I n t e r n a t i o n a 1 I n t e r c o nn e c t f e c h n o 1 o g y C o n f e r e n c e、 1999、 p p. 109.) に紹介されている。 この方法は、 銅に対す る拡散障壁層としてプラズマ CVDを用いて炭化シリコンを主成分としたプロ ック （BLOk : Ap p l i e d .Ma t e r i a l s社製、 商品名） 膜を用い る方法である。 ブロック膜も窒化シリコン層と同様に絶縁性なので、 隣接銅配線 間に形成されたブロック膜を除去する工程は必要ない。 さらに、 ブロック膜の比 誘電率が 5程度であるため、 窒化シリコンよりも、 隣接配線間の寄生容量の増大 を低減できる。
また、 窒化シリコン膜を銅の拡散障壁層に用いた場合に生じる配線間寄生容量 の増大に対する別の技術が、 アプライド .サ一フェス■サイエンス、 91号 （1 995年） 第 303ページから第 307ページ （Ap p 1 i e d S u r f a c e S c i e n c e, Vo l . 91 (1 995) p p. 303— 307) 、 およ び、 アイ 'ィー 'ィー 'ィー エレクトロン デバイス レターズ、 17号、 1 2卷 （1996年） 第 549ページから第 551ページ （I EEE E l e c t r o n D e v i c e L e t t e r s、 Vo l . 17、 No. 12 (1 996 ) p p 549-55 l) に紹介されている。 これらの方法は、 銅に対する拡散障 壁層として酸素と窒素とシリコンからなる絶縁膜 （以下、 S i ON膜と略す） を 用いる方法である。 S i ON膜も窒化シリコン層と同様に絶縁性なので、 隣接銅 配線間に形成された S i ON膜を除去する工程は必要ない。 また、 S i ON膜の 漏れ電流は、 一般的な製法で形成された酸化シリコン膜に比較的近いため、 隣接 する鲖配線間の漏れ電流が増大し、 LS I性能が低下するおそれが少ない。 さら に、 S i ON膜の比誘電率が 5. 1〜5. 6程度であるため、 窒化シリコンより も、 隣接配線間の寄生容量の増大を低減できる。
次に、 拡散障壁層として窒化シリコン膜を用いた場合に生じる別の問題点を説 明する。 複数層の銅配線を 1つの LS I上に集積する場合において、 異なる配線 層間の電気的な導通を取るためには、 配線層間の絶縁膜に接続孔を形成し、 その 中を導電体で埋め込む必要があり、 そのためには銅配線上面に形成した拡散障壁 層である窒化シリコン膜に開口部を形成する必要がある。 しかし窒化シリコン膜 のエッチング速度は、 一般的な絶縁膜のエッチング速度に比べ遅いために、 おも に二つの問題が生じる。 一番目の問題点は、 銅配線とその上に形成した接続孔に 合わせずれがある場合に生じる。 接続孔が銅配線以外の領域にも開口部を持つ場 合、 銅配線上に形成した窒化シリコン膜を過剰にェヅチングすると、 窒化シリコ ン膜下にある線間絶縁膜のェッチング速度が速いため、 この線間絶縁膜が掘り込 まれてしまう。 このような現象が起きると、 接続孔を導電体で埋め込むときに埋 め込みが十分におこなわれずに、 導通不良の原因になったり、 線間絶縁膜に低誘 電率絶縁膜を用いている場合には、 低誘電率絶縁膜が変質し、 配線性能が損なわ れたりするおそれがある。 二番目の問題点は、 銅配線上に接続孔を開孔する際、 接続孔の加工マスク膜厚が不足した場合に生じる。 接続孔形成時に、 銅配線上の 窒化シリコン膜をエッチングすると、 加工マスクも同時にエッチングされる。 こ の際、 加工マスクの膜厚が不足すると、 加工マスク下の層間絶縁膜がエッチング され、 配線抵抗が不均一になったり、 加工マスク下に低誘電率絶縁膜を用いてい る場合には、 低誘電率絶縁膜が変質し、 配線信頼性が低下したりするおそれがあ る。 発明の開示
上記プロック膜を用いた従来技術は、 プロック膜の銅の拡散防止性能が窒化シ リコン膜と比較して劣るため、 長期間の使用により L S Iの性能が低下するとい うことについては配慮されていなかった。 さらに、 ブロック膜は漏れ電流が多い ために、 隣接する銅配線間で電流の漏洩が起き、 L S I性能が低下するというこ とについては配慮されていなかった。
上記 S i O N膜を用いた従来技術では、 S i O N膜に窒素が 1 5原子％〜2 2 原子％含まれるため、 比誘電率が 5より大きくなる。 そのため、 隣接する銅配線 間の寄生容量が増大し配線遅延時間が増えるため、 L S Iの性能が低下するとい う問題があった。
上記ブロック膜および S i O N膜を用いた従来技術では、 銅配線と接続孔に合 わせずれが生じたり、 加工マスク膜厚が不足した場合に生じる信頼度低下の問題 に対し、 具体的な解決手段が開示されていなかった。
本発明の第 1の目的は、 高信頼性の、 かつ、 配線遅延時間の少ない銅配線を具 備する半導体装置を提供することにある。
本発明の第 2の目的は、 高信頼性の、 かつ、 配線遅延時間の少ない銅配線を具 備する半導体装置の製造方法を提供することにある。
上記第 1の目的を達成するために、 本発明の半導体装置は、 半導体素子が形成 された基板と、 この半導体素子相互を接続する金属配線と、 金属配線の少なくと も一部を被覆する絶縁性拡散障壁層とを有し、 金属配線の周囲の面の少なくとも 1部が銅を主たる成分とする材料からなる領域を有し、 銅を主たる成分とする材 料からなる領域の一部が絶縁性拡散障壁層と接し、 この絶縁性拡散障壁層の特性 、 比誘電率が 5以下であり、 かつ、 1 4 0 °Cの試験温度において、 絶縁性拡散 障壁層の電界強度 2 MV/ c mにおける漏れ電流が 1平方センチメートル当た り 1 0 n A以下、 かつ、 1 4 0 °Cの試験温度において、 銅を陽極としたときの上 記絶縁性拡散障壁層の絶縁破壊寿命が少なくとも 1 0 0年あるように構成する ことで達成される。
. また、 上記第 1の目的を達成するために、 本発明の半導体装置は、 半導体素子 が形成された基板と、 この半導体素子相互を接続する金属配線と、 金属配線の少 なくとも一部を被覆する絶縁性拡散障壁層とを有し、 金属配線の周囲の面の少な くとも 1部が銅を主たる成分とする材料からなる領域を有し、 銅を主たる成分と する材料からなる領域の一部が絶縁性拡散障壁層と接し、 この絶縁性拡散障壁層 を、 一般式 （R O) n S i H4 _n (式中 nは 1〜3の範囲の整数、 Rはアルキル基 、 ァリール基又はその誘導体である） で表わされるアルコキシシランと、 酸化性 ガスとを少なくとも含む混合ガスを用い、.プラズマ C V D法により形成すること で達成される。
また、 上記第 1の目的を達成するために、 本発明の半導体装置は、 半導体素子 が形成された基板と、 この半導体素子相互を接続する金属配線と、 金属配線の少 なくとも一部を被覆する絶縁性拡散障壁層とを有し、 金属配線の周囲の面の少な くとも 1部が銅を主たる成分とする材料からなる領域を有し、 銅を主たる成分と する材料からなる領域の一部が絶縁性拡散障壁層と接し、 この絶縁性拡散障壁層 を、 無機シランガスまたは有機シランガスと、 酸化窒素ガスまたは酸素原子を含 むガスと窒素原子を含むガスの混合ガス、 を用いてプラズマ C V D法により形成 し、 その主たる構成元素を、 酸素とシリコンと窒素とし、 .その窒素濃度を 0 . 3 原子パーセントから 1 4原子パーセントとすることにより達成される。
また、 上記第 1の目的を達成するために、 本発明の半導体装置は、 半導体素子 が形成された基板と、 この半導体素子相互を接続する金属配線と、 ドライエッチ 停止層と、 金属配線の少なくとも一部とドライエッチ停止層の少なくとも一部と を被覆する絶縁性拡散障壁層とを有し、 ドライエッチ停止層は開口部を有し、 こ の開口部を金属配線の一部を金属配線が充填し、 金属配線の周囲の面の少なくと も 1部が銅を主たる成分とする材料からなる領域を有し、 ドライエッチ停止層と 銅を主たる成分とする材料からなる領域の一部が絶縁性拡散障壁層と接し、 この ドラ.イエッチ停止層のドライエツチ速度を、 絶縁性拡散障壁層のドライエッチ層 の半分以下にすることで達成される。
また、 上記第 1の目的を達成するために、 本発明の半導体装置は、 半導体素子 が形成された基板と、 この半導体素子相互を接続する第 1の金属配線と、 この第 1の金属配線の少なくとも上面を被覆する絶縁性拡散障壁層と、 'この絶縁性拡散 ' 障壁層を被覆する第 1の絶縁膜と、 この第 1の絶縁膜を被覆する中間ストツバ膜 と、 この中間ストッパ膜を被覆する第 2の絶縁膜と,、 この第 2の絶縁膜を被覆す る保護絶縁膜と、 この第 1の金属配線に対して電気的な接続を確保するために形 成された、 絶縁性拡散障壁層および第 1の絶縁膜および中間ストッパ膜および第 2の絶縁膜および保護絶縁膜に設けられた開口部に充填された第 2の金属配線 とを有し、
第 1の金属配線の周囲の面の少なくとも 1部が銅を主たる成分とする材料から なる領域を有し、 銅を主たる成分.とする材料からなる領域の一部が絶縁性拡散障 壁層と接し、 中間ストッパ膜のドライエッチ速度を絶縁性拡散障壁層のドライエ ッチ速度の半分以下にすることで達成される。 また、 上記第 2の目的を達成するために、 本発明の半導体装置の製造方法は、 半導体素子が形成された基板上に、 周囲の面の少なくとも 1部が銅を主たる成分 とする材料からなる領域を有する金属配線を形成し、 この金属配線の銅を主たる 成分とする材料からなる領域を被覆するように、 比誘電率が 5以下であり、 かつ 、 試験温度 1 4 0 °Cにおいて電界強度 2 MV/ c mにおける漏れ電流が 1平方セ ンチメートル当たり Ι Ο η Α以下であり、 かつ、 試験温度 1 4 0 °Cにおいて銅を 陽極としたときの絶縁破壊寿命が少なくとも 1 0 0年ある特性を有する絶縁性 拡散障壁層を形成するようにして達成される。
また、 上記第 2の目的を達成するために、 本発明の半導体装置の製造方法は、 半導体素子が形成された基板上に、 周囲の面の少なくとも 1部が銅を主たる成分 とする材料からなる領域を有する金属配線を形成し、 この金属配線の銅を主たる 成分とする材料からなる領域を被覆するように、 一般式 （R O) n S i H 4 _ n (式 中 nは 1〜 3の範囲の整数、 Rはアルキル基、 ァリール基又はその誘導体である ) で表わされるアルコキシシランと、 酸化性ガスとを少なくとも含む混合ガスを 用レ、、 プラズマ C V D法により、 絶縁性拡散障壁層を形成するようにして達成さ れる。
上記絶縁性拡散障壁層の比誘電率は、 1以上であることが好ましいが、 一般的 に絶縁性材料は 2以上であるものが多いので、 2から 5の範囲のものを用いるの が好ましい。 また、 上記試験温度、 電界強度における漏れ電流は、 小さければ小 さい方が望ましいが、 一般的な材料には、 1平方センチメートル当たり 0 . 0 1 n A以上のものが多いので、 0 . 0 1から 1 0 n Aの範囲のものを用いるのが好 ましい。
また、 上記第 2の目的を達成するために、 本発明の半導体装置の製造方法は、 半導体素子が形成された基板上に、 周囲の面の少なくとも 1部が銅を主たる成分 とする材料からなる領域を有する金属配線を形成し、 この金属配線の銅を主たる 成分とする材料からなる領域を被覆するように、 無機シランガスまたは有機シラ ンガスと、 酸化窒素ガスまたは酸素原子を含むガスと窒素原子を含むガスの混合 ガス、 とを用いてプラズマ C V D法により、 酸素とシリコンと窒素を主たる構成 元素とし、 その窒素濃度が 0 . 3原子パーセントから 1 4原子パーセントである 絶縁性拡散障壁層を形成するようにして達成ざれる。
また、 上記第 2の目的を達成するために、 本発明の半導体装置の製造方法は、 半導体素子が形成された基板上に、 · g部を有する絶縁性エッチング停止層を形 成し、 この絶縁性ェツチング停止層に設けられた開口部を充填するように、 少な くとも上面が銅を主たる成分とする材料からなる領域を有する金属配線を形成 し、 この金属配線の銅を主たる成分とする材料からなる領域と絶縁性ェッチング 停止層を被覆するように、 絶縁性拡散障壁層を形成する工程を少なくとも含んで おり、 絶縁性ェッチング停止層のドライエツチ速度を絶縁性拡散障壁層のドライ エッチ速度の半分以下とすることで達成される。
また、 上記第 2の目的を達成するために、 '本発明の半導体装置の製造方法は、 半導体素子が形成された基板上に、 すくなくとも上面の 1部が銅を主たる成分と する材料からなる領域を有する第 1の金属配線を形成し、 この第 1の金属配線の 銅を主たる成分とする材料からなる領域を被覆するように、 絶縁性拡散障壁層を · 形成し、 この絶縁性拡散障壁層を被覆するように第 1の絶縁膜と、 中間ス 膜と、 第 2の絶縁膜と、 保護絶縁膜とエッチマスクとを順次形成し、 エッチマス クの一部に第 1の開口部を形成し、 この第 1の開口部の底部に露出した保護絶縁 膜の一部に第 2の開口部を形成し、 この第 2の開口部を通して第 2の絶縁膜に第 3の開口部を形成し、 この第 3の開口部の底部に露出した中間ストッパ膜を除去 し第 4の開口部を形成し、 同時に、 第 1の開口部の底部に露出した保護絶縁膜を 除去し、 エッチマスクに形成した第 1の開口部下の第 2の絶縁膜を除去し、 同時 に、 第 4の開口部下の第 1の絶縁膜を除去し、 第 4の開口部下に露出した絶縁性 拡散障壁層を除去し、 第 1の金属配線に対して開口部を形成する工程を少なくと も含んでおり、 中間ストッパ膜のドライ.エッチ津度を絶縁性拡散障壁層のドライ エッチ速度の半分以下とすることで達成される。 . 図面の簡単な説明
図 1は実施例 1における本発明の半導体装置の製造工程の要部断面模式図で ある。 図 2は隣接する銅配線間が絶縁破壊に至るまでの寿命の電界強度依存性を 示す図である。 図 3は銅配線の寄生容量の相対値を示す図である。 図 4は絶縁性 拡散障壁層に適用する材料と形成された半導体装置の特性等の関係図である。 図 5は P— TM S , . P— S i N, ブロック膜， P— T E O Sの各特性図である。 図 6は実施例 2における本発明の半導体装置の製造工程の要部断面模式図である。 図 7は実施例 3における本発明の半導体装置の製造工程の要部断面模式図であ る。 図 8は隣接する銅配線間の絶縁破壊寿命の電界依存性から求めた電界強度 2 M V/ c mにおける絶縁破壌寿命と P— M S O成膜時シラン流量との関係を示 す図である。 図 9は隣接する銅配線間の絶縁破 寿命の電界依存性から求めた電 界強度 2 MVZ c mにおける絶縁破壌寿命'と P—M S O成膜時プラズマパワー との関係を示す図である。 図 1 0は n型シリコン基板上に形成した P— M S O膜 の漏れ電流密度の電界強度依存性を示す図である。 図 1 1は隣接する銅配線間の 絶縁破壌寿命の電界依存性から求めた電界強度 2 MV// c mにおける絶縁破壌 寿命と P— M S Oおよび P— TM Sに含まれる窒素濃度との関係を示す図であ る。 図 1 2は隣接する銅配線間の絶縁破壌寿命の電界依存性から求めた電界強度 2 MVZ c mにおける絶縁破壌寿命と P— M S Oおよび P— TM Sに含まれる 窒素濃度との関係を示す図である。 図 1 , 3は実施例 4における本発明の半導体装 置の製造工程の要部断面模式図である。 図 1 4は実施例 4 おける本 明の半導 体装置の製造工程の要部断面模式図である。 図 1 5は実施例 5における本発明の 半導体装置の製造工程の要部断面模式図である。， 図 1 6は実施例 5における本発 明の半導体装置の製造工程の要部断面模式図である。 図 1 7は実施例 5における 本発明の半導体装置の製造工程の.要部断面模式図である。 発明を実施するための最良の形態
以下、 図面を用いて本発明の実施例について説明する。 なお、 各図面は模式的 に描いており、 説明に不用な箇所は省略している。
<実施例 1 >.
図 1は本発明の半導体装置の製造工程を示す断面図である。 以下順を追って説 明する。 半導体素子が形成された基体 100上に、 B莫厚 400 nmの酸化シリコ ンからなる第 1の絶縁膜 200を形成した後、 基体 100と電気的接続をとるた めに、 第 1の絶縁膜 200の所望の領域に開口部を設け、 CVD法によりタング ステン'プラグ 500を充填した。 次に、 膜厚 325 nmの有機低誘電率絶縁膜 である S i LK (Dow Ch em i c a l社製、 商品名） を塗布、 焼成し、 第 2の絶縁膜 201を形成した後、 ブラズマ C VD法により膜厚 25 n mの酸化シ リコンからなる第 1の保護絶縁膜 202を形成した。 次に、 通常のフォトリソグ ラフィ一法とドライエツチ法を組み合わせることで、 第 2の絶縁膜 201及び第 1の保護 ^縁膜 202の所望の領域に開口部 400を設けた （図 1 ( a ) ) 。 こ の開口部を充填するように、 スパッタリング:法を.用いて膜厚 30 nmの窒化チタ ン膜と、 スパッタリング法と電解メツキ法を組み合わせて膜厚 500 nmの銅膜 を順次形成した後、 CMP (化学的機械研磨） 法により第 1の保護絶縁膜 202 上の窒化チタン膜及び銅膜を取り除き、'開口部 400を充填するように、 窒化チ タンからなる第 1の導電性バリア層 300と銅からなる第 1の導電体 301か ら構成される銅配線を形成した （図 1 (b) ) 。. . この上に、 キャノン販売株式会社より発行されているプラズマ CVD装置カタ 口グ （力タ口グ番号 1 1.99 SZ 1) に開示してある二重周波励起方式 （電極側 13. 56MHz、 ウェハ側 380 kH 2) による平行平板型プラズマ C VD方 式を用いて、 ァ コキシシランとしてトリメ トキシシラン （T r ime t h o x y s i 1 a n e ： (CH30) 3 S.i H) と酸化性ガスとして N20を含む混合ガ スを原料ガスとし、 膜厚 50 n mの第 1の絶縁性拡散障壁層 203を形成した。 これ以降、 トリメ トキシシランを原料ガスに用いて形成した膜を P— TMSと省 略する。 なお、 この方法において使用するのに適当なアルコキシシラン及び酸ィ匕 性ガスが、 特開平 7— 21 1712号公報に記載してある。 アルコキシシランの 例としては一般式 （R〇） nS i H4_n (n=l〜3) で表わされ、 一般式中の R はアルキル基、 ァリール基又はその誘導体を表わす。 アルキル基としては、 炭素 数 1から 3のものが好ましい。 このアルコキシシランの具体例としては、 トリメ トキシシランゃトリエトキシシラン （T r i e t h o x y s i l a n e : (C2 H50) 3 S i H) が好適である。 また、 酸化性ガスとしては、 〇2、 NO、 N2 0、 N〇2、 CO、 C〇2、 H20が望ましい。
次に、 この P— TM Sからなる第 1の絶縁性拡散障壁層 203上に膜厚 325 の有機低誘電率絶縁膜である S i LKを塗布、 焼成し、 第 3の絶縁膜 204 を形成した後、 プラズマ CVD法により膜厚 25 nmの酸化シリコンからなる第 2の保護絶縁膜 205を形成し、 半導体装置を構成した （図 1 (c) ) 。 .
この実施例 1で示した構造の外に、 第 1の絶縁性拡散障壁層として P— TM S の代わりに、 シラン （S i H4) とアンモエア （NH3) を原料ガスに用いてプラ ズマ CVD法で形成した窒化シリ ン膜 （以下、 P— S i Nと省略する） を用い た構造、 プロック膜を用いた構造、 テ'トラエトキシシラン （T e t r a e t h o x y s i 1 a n e : (C2HsO) 4 S i ) と〇 2を原料ガスに用いてプラズマ C V D法で形成した酸化シリコン膜 （以下、 P— TEQSと省略する） を用いた構造 をそれぞれ準備した。 第 1の絶縁性拡散障壁層の膜厚はすべて 50 n mである。 このようにして形成した銅配線を有する半導体装置の性能及び信頼度を調べ た。 図 2はこのようにして形成した半導体装置における隣接する銅配線間の絶縁 膜が絶縁破壊に至るまでの寿命と絶縁膜の電界強度との関係を、 2MV/c m以 下の電界強度まで外挿したグラフである。 隣接する銅配線の間隔が 0. Ι μπ!に おいて隣接配線間に 20 Vの電圧をかけたときの隣接配線間絶縁膜に加わる電 界強度が 2MV/ cmなので、 こめ電界強度において 10年以上の寿命を有する 必要がある。 一般的な LS Iの電源電圧は 5 V以下の場合が多いが、 用途によつ ては内部で高い電圧を発生させて使用する場合がよくあることから、 偶発故障に 対する耐久性を向上し、 つ、 製品の信頼度及び歩留まりを向上させるには、 2 MV/cmにおける寿命は 100年以上が望ま,しい （図 2に斜線で示した領域） 。 図 2に示したように、 電界強度 2 MVZ cmにおいて 1◦ 0年の信頼度を維持 できるのは絶彖' I生拡散障壁層として P _ T M Sを用いた試料であつた。
さらに、 この試料を利用して、 隣接銅配線間の寄生容量を容量一電位法 （CV 法） を用いて測定したところ図 3に示したような結果が得られた。 絶縁性拡散障 壁層として P— TMSを用いたときの寄生容量値を 100%として表してレヽる。 図 3から分かるように絶縁性拡散障壁層.'として P— TMSを用いた場合が最も 寄生容量が小さくなつた。 また、 絶縁性拡散障壁層として P— S ΪΝを用いた場 合が最も寄生容量が大きく、 P _ TMSの場合に比較して 10 %近く高い値とな つた。 つまり絶縁性拡散障壁層として P— S i Nを用いた場合には、 P— TMS 、 P-S i N、 P— TEOSを用いた場合と比較して、 配線を伝播する信号の速 度が 10%程度低下し、 LS I性能を低下させる恐れがある。 さらにこの試料を 利用して、 隣接する銅配線間の漏れ電流を測定したところ、 絶縁性拡散障壁層と してブロック膜を用いた場合には、 P— TMS、 P— S i N、 P— TEOSを用 いた場合と比較して、 隣接する配線間の漏れ電流が 50%程度多くなることが明 らかとなり、 容量素子からの記憶情報の消失や、 LS I消費電力の増大等の恐れ がある。
上記の結果をまとめて図 4に示し、 図 1に示した第 1の絶縁性拡散障壁層 20 3に適用する材料と形成された半導体装置の特性等の関係について比較する。 図 4からも明らかなように、 長期間の信頼度を有し、 かつ高い性能を有する半導体 装置を実現できるのは、 絶轉性拡散障壁層として P— TMSを用いた場合のみで ある。
【図 4】
上記のように絶縁性拡散障壁層として P— TM Sを用いた場合にのみ、 高性能 、 かつ、 高信頼性の半導体装置が得られた理由を明らかにするため、 次のような 評価を行った。
リンをドープした n型シリコン基板 （基板抵抗率 0. 02 Ω cm) を準備し、 この基板上に膜厚 200 nmの P— TMSを形成し、 この上に真空蒸着装置と蒸 着マスクを用いて直径 lmm、 膜厚 300 n mの円形状の銅電極を形成し試料と した。 このような構造の試料の P— TM Sの代わりに、 膜厚 200 nmの P— S i Nを形成した試料、 膜厚 200 nmのプロッグを形成した試料及び膜厚 200 nmの P— TEOSを形成した試料の合計 4種類の試料を準備した。 このように して n型シリコン基板上に絶縁膜及び円形の銅電極を形成した試料 （以下、 平面 キャパシタ試料と省略する） を 140°Cに加熱し、 ΙΊ型シリコン基板を接地し、 銅電極に正電位を与え、 上記 4種類の絶縁膜を流れる漏れ電流を測定し、 それぞ れの絶縁膜が絶縁破壊を生じるまでの時間を測定した。 さらに、 この試料を利用 して、 それぞれの絶縁膜の比誘電率を C V法で測定した。 このようにして測定し た各絶縁膜の特性をまとめたのが図 5である。 図 5から明らかなように、 銅の拡 '散を防ぐ能力が高く、 力つ、 絶縁膜の比誘電率が低く、 かつ、 '絶縁膜の漏れ電流 が少ないという特性を有する絶縁膜は P— TM Sのみであることが分かる。 ' 【図 5】
つまり本発明の実施例に従い、 銅配線の直上に絶縁性拡散障壁層として、 トリ メ トキシシランと N 2 0を原料ガスにプラズマ C V D法を用いて、 比誘電率が 5 以下、 かつ、 1 4 0 °C、 2MVZ c mにおける漏れ電流が 1'平方センチメートル 当たり 1 0 n A以下、 かつ、 1 4 0 において銅を陽極としたときの絶縁破壌寿 命が 1 0 0年以上の絶縁膜を形成することにより、 隣接する銅配糠間の絶縁膜の 信頼度が高 <：、 隣接配線間の寄生容量が低く、 隣接配線間の漏れ電流の少ない銅 配線を有する半導体装置を形成することが可能となる。
本実施例では、 第 1の絶縁性拡散障壁層を形成する際の反応ガスとして、 トリ メ トキシシランを用いたが、 特にこのガスに限定されるわけではなく、 他のアル コキシシラン系のガス、 例えばト 千トキシシランを用いても同様の効果が得ら れる。 また、 前記一般式の Rがてリ. ル基であるアルコキシシラン系を用いても 同様の効果が得られる。
また本実施例では、 第 1の絶縁性拡散障壁層を形成する際の酸化性ガスとして, 、 N 2〇を用いたが、 特にこの,ガスに限定.されるわけではなく、 0 2、 N O、 N O 2、 C O、 C O 2、 H 2 0等の酸素原子を含むガスでも同様の効果が得られる。 た' だし、 O 2や H 2 O等の銅との反応性が高いガスを用いた場合には、 プラズマ C V Dを行う際に銅配線の上面が酸化され、 接着性の低下や配線抵抗の上昇等が起き る恐れがあるので望ましくない。 ' ' ' .
また本実施例では、 第 1の絶縁性拡散障壁層である P _ TM Sの膜厚を 5 0 n mとしたが、 配線の信頼性や寄生容量に応じて、 第 1の絶縁性拡散障壁層の膜厚 を増減することが可能である。 し力、し、 第 1の絶縁性拡散障壁層を薄く して、 例 えば、 1 0 n m未満にした場合には、 局所的なバリア性の破れにより信頼度が低 下する恐れがある。 一方、 第 1の絶縁性拡散障壁層の厚さを厚くして、 例えば 2 0 0 n mを越える場合には、 この第 1の絶縁性拡散障壁層の比誘電率は、 第 2の 絶縁膜 2 0 1や第 3の絶縁膜 2 0 4として用いられている有機低誘電率絶縁膜 の比誘電率に比べて一般的に高いため、 配線の寄生容量が増大する懸念がある。 よってこの厚さは 1 0 n mから2 0 0 ji m.の範囲であることが好ましく、 3 0 η mから 1 0 0 n m範囲であることがより好ましい。；
また本実施例では、 第 1の絶縁性拡散障壁層の上に直接第 2の絶縁膜を形成し た力 本発明はこの実施例に限定されるものではなく、 必要に応じて第 1の絶縁 性拡散障壁層と第 2の絶縁膜の間に、 例えば.:,'ドライエツチ停止層等を挿入するこ とも可能である。
また本実施例では、 第 2の絶縁膜や第 3の絶縁膜と,して、 有機低誘電率絶縁膜 である S i L Kを用いているが、 本発明 効果はこの組み合わせによってのみ発 揮されるわけではない。 低誘電率絶縁膜としては、 テフロン （デュポン社製、 商 品名） 等に代表されるフッ素樹脂や F L ARE (A l l i e d S i g n a 1社 製、 商品名） 等を含む有機膜、 メチルトリエトキシシラン (Me t h y 1 t r i e t h o x y s i l a n e : (C2H5〇） 3 S i CH3) を原料ガスに用いた CV D絶縁膜やブラックダイアモンド （Ap p l i e d Ma t e r i a l s社製、 商品名） や HSG— R 7 (日立化成工業社製、 商品名） 等を含む有機含有酸化シ リコン膜、 Na n o g l a s s (A l l i e d S i g n a l社製、 商品名） や XLK (A l l i e d S i g n a 1社製、 商品名） 等を含むポーラス絶縁膜、 フッ素等を添加した無機低誘電率酸化シリコン膜等との組み合わせにおいても 同様の効果が期待できる。 ,なお、 第 2の絶縁膜や第 3の絶縁膜として低誘電率絶 縁膜ではない通常の酸化シリコン膜 （比誘電率 4程度） を用いた場合にも、 本発 明は有効であるが、 寄生容量を低減するためには低誘電率絶縁膜との組み合わせ が最も有効であることはいうまでもない。
また本実施例では、 銅の成膜法としてスパッタ法とメツキ法を組み合わせたが 、 この方法に限定されるものではなく、 CVD法等によっても成膜可能である。 また本実施例では銅配線層を 1層のみ形成している力 必要に応じて配線層を 順次重ねていくことが可能である。.配線層と配線層間を電気的に接続するための 接続孔を有する層を順次形成する手法 . (いわゆる ングルダマシン法） において 、 接続孔を銅で充填する場合においても本発明は適用可能である。 また、 配線層 と配線層間を電気的に接続するための接続孔を有する層を一括して形成する手 法 （いわゆるデュアルダマシン法） においても本発明は同様に適用可能である。
ぐ実施例 2 > 図 6は本発明の半導体装置の製造工程を示す断面図である。 以下、 順を追って 説明する。 半導体素子が形成された基体 100上に、 膜厚 400 nmの酸化シリ コンからなる第 1の絶縁莫 200を形成した後、 基体 100と電気的接続をとる ために、 第 1の絶縁膜 200の所望の領域に開口部を設け C VD法により形成し たタングステン 'プラグ 500を充填した。 次に、 スパッタリング法を用いて膜 厚 25 n mの窒化チタン膜からなる第 2の導電性バリア層 302と、 膜厚 300 nmの銅膜からなる第 2の導電体 303と、 膜厚 25 nmの窒化チタン膜からな る第 3の導電性バリア層 304を形成した。 その後、，通常のフォトリソグラフィ 一法と塩素系ガスを用いたドラ'イエ'ツチ法で所望の領域にのみ第 2の導電性バ リア層 302、 第 2の導電体 303、 第 3の導電性バリア層 304から構成され る銅配線を形成した （図 6 (a) ) 。 . ,
次に、 第 2の導電性バリア層 3ひ 2:と、 第 2の導電体 303と、 第 3の導電性 ノ リア層 304とから構成ざれる銅配線を被覆するように、 実施例 1に記載した のと同様の手法を用いて、 トリノ トキシシランと N20を含む混合ガスを原料ガ スとし、 膜厚 50 nmの P— TMSを第 2の絶縁性拡散障壁層 206として形成 した （図 6 (b) ) 。 次に、 膜厚 325 nmの有機低誘電率絶縁膜である S i L K (商品名） を塗布、 焼成し、 第 4の絶縁膜 20？を形成した後、 プラズマ CV D法により膜厚 25 n mの酸化シリコンからなる第 3の保護絶縁膜 208を形 成した （図 6 (c) ) 。 .
この実施例 2で示した構造 ほかに、 ;第 2の絶縁性拡散障壁層 206として P 一 TMSの代わりに、 P— S i N、 ブロック、 P— TEQSを用いた構造をそれ ぞれ準備した。 第 2の絶縁性拡散障壁層の膜厚はすべて 50 n mである。
このようにして形成じだ銅配線 有ずる半^体装置の性能及び信頼度を調べ たところ、 実施例 1に示したのと同様に、 第 2の絶縁性拡散障壁層として P— T MSを用いた場合にのみ、 長期間の信頼度を有し、 かつ高い性能を有する半導体 装置を実現できた。 ' ' '
つまり本発明の実施例に従い、 銅配線の直上に絶縁 14拡散障壁層として、 トリ メ トキシシランと Ν20を原料ガスにプラズマ CVD法を用いて、 誘電率が 5以 下、 かつ、 140°C、 2MV/'c,mにおける漏れ電流が 1平方センチメートル当 たり 10 nA以下、 かつ、， 14;0°Cにおいて錮を陽極としたときの絶縁破壌寿命 力 S 100年以上の絶縁膜を形成することにより、 隣接する銅配線間の絶縁膜の信 頼度が高く、 隣接配線間の寄生容量が低く、 隣接配線間の漏れ電流の少ない銅配 線を有する半導体装置を形成することが可能となつた。
本実施例では、 第 2の絶縁性拡散障壁層を形成する際の反応ガスとして、 トリ メ トキシシランを用いたが、 特にこのガスに限定されるわけではなく、 他のアル コキシシラン系のガスを用いても.同様の効果が.得られることは実施例 1と同様 である。
また本実施例では、 第 2の絶縁性拡散障壁層を形成する際の酸ィヒ性ガスとして 、 N20を用いたが、 特にこのガスに限定されるわけではなく、 02、 NO、 NO 2、 C〇、 C〇2、 H20等の酸素原子を含むガスでも同様の効果が得られる。 た だし、 O 2や H20等の銅との反応性が高いガスを用いた場合には、 プラズマ CV Dを行う際に銅配線の露出した銅表面が酸ィヒされ、 接着性の低下や配線抵抗の上 昇等が起きる恐れがあるので好ましくない。
また本実施例では、 第 2の絶縁性拡散障壁層である P _ TM Sの膜厚を 50 η mとしたが、 配線の信頼性や寄生容量に応じて、 第 2の絶縁性拡散障壁層の膜厚 を増減することが可能である。 しカゝし、 第 2の絶縁性拡散障壁釋を薄くして、 例 えば 1 0 n m未満にした場合には、 局所的なバリァ性の破れにより信頼度が低下 するおそれがある。 一方、 第 2の絶縁性拡散障壁層の厚さを厚くして、 例えば 2 00 nmを越える場合には、 この第 2の絶縁性拡散障壁層の比誘電率は、 第 4の 絶縁膜 2 0 7として用いられている有機低誘電率絶縁膜の比誘電率に比べて一 般的に高いため、 配線の寄生容量が増大する懸念がある。 この厚さの好ましい範 囲は実施例 1に述べたとおりである。
また本実施例では、 第 4の絶縁膜として、. 有機低誘電率絶縁膜である S i LK を用いているが、 本発明の効果はこの組み合わせによってのみ発揮されるわけで はない。 低誘電率絶縁膜としては、 テフロン （デュポン社製、 商品名） 等に代表 されるフッ素樹脂や FLARE (A l l i e d S i g n a 1社製、 商品名). 等 を含む有機膜、 メチノレトリエトキシシランを原料ガスに用いた C VD絶縁膜ゃブ ラックダイアモンド （Ap p l i e d Ma t e r i a 1 s社製、 商品名） や H SG-R 7 (日立化成工業社製、 商品名） 等を含む有機含有酸化シリコン膜、 N a n o g 1 a s s (A l l i e d S i g n a l社製、 商品名）'や XLK (A 1 l i e d S i g n a 1社製、 商品名） 等を含むポーラス絶縁膜、 フッ素等を添 加した無機低誘電率酸化シリコン膜等との組み合わせにおいても同様の効果が 期待できる。 なお、 第 2の絶縁膜や第 3の絶縁膜として低誘電率絶縁膜ではない 通常の酸化シリコン膜 （誘電率 4程度） を用いた場合にも、 本発明は有効である ,ヽ 寄生容量を低減するためには低誘電率絶縁膜との組み合わせがもっとも有効 であることはいうまでもない。
■ また本実施例では、 銅の成膜法としてスパッタ法を用いているが、 この方法に 限定されるものではなく、 メツキ法、 CVD法等によっても成膜可能である。. また本実施例では銅配線層を 1層のみ形成しているが、 必要に応じて配線層を 順次重ねていくことが可能である。
<実施例 3〉
図 7は本発明の半導体装置の製造工程を示す断面図である。 以下順を追って説 明する。 半導体素子が形成された基体 100上に、 膜厚 400 nmの酸化シリコ ンからなる第 1の絶縁膜 200を形成した後、 基体 100と電気的接続をとるた めに、 第 1の絶縁膜 200の所望の領域に開口部を設け、 C VD法によりタング ステン 'プラグ 500を充填した。 次に、. 膜厚 325 n mの有機低誘電率絶縁膜 である S i LK (Dow Ch em i c a l社製、 商品名） を塗布、 焼成し、 第 2の絶縁膜 201を形成した後、，プラズマ C VD法により膜厚 25 n mの酸化シ リコンからなる第 iの保護絶縁膜 202を形成した。 次に、 通常のフォ.トリソグ ラフィ一法とドライエツチ法を組み合わせることで、 第 2の絶縁膜 201及び第 1の保護絶縁膜 202の所望の領域に開口部 400を設けた （図 7 (a) ) 。 この開口部を充填するように、 スパッタリング法を用いて膜厚 30 nmの窒化 チタン膜と、 スパッタリング法と電解メツキ法を組み合わせて膜厚 500 n mの 銅膜を順次形成した後、 CMP (化学的機械研磨） 法により第 1の保護絶縁膜 2 02上の窒化チタン膜及び銅膜を取り除き、 開口部 400を充填するように、 窒 化チタンからなる第 1の導電性バリア層 300と銅からなる第 1の導電体 30 1から構成される銅配線を形成した （図 7 (b) ) 。
この上に、 平行平板型プラズマ CVD方式を用いて、 シラン （S i H4) と酸 化性ガスとして N 2 Oを含む混合ガスを原料ガスとし、 膜厚 50 n mの第 3の絶 縁性拡散障壁層 209を形成した。 プラズマパワーは 40W、 シラン流量は 50 c c/分、 N2〇流量は 2000 c cZ分、 基板温度は 350°Cである。 これ以 降、 シランと N2 Oとを原料ガスに用いて形成した膜を P— M S Oと省略する。 次に、 この P— M S Oからなる第 3の絶縁性拡散障壁層 209上に膜厚 325 n mの有機低誘電率絶縁膜である S i L Kを塗布、 焼成し、 第 3の絶縁膜 204 を形成した後、 プラズマ CVD法により膜厚 25 nmの酸化シリコンからなる第 2の保護絶縁膜 205を形成し、 半導体装置を構成した （図 7 (c) ) 。
この実施例 3に示した構造において、 プラズマパワー、 シラン流量、 N20流 量をそれぞれ変化させた試料を数種類作成した。 さらに、 第 3の絶縁性拡散障壁 層として P— MS Oの代わりに、 P— TMSを用いた試料も準備した。 この際、 第 3の絶縁性拡散障壁層として P— TMSを形成する際に、 プラズマパワー、 ト リメ トキシシラン流量、 N2〇流量をそれぞれ変化させた試料を数種類準備した。 さらに、 第 3の絶縁性拡散障壁層として P— MS〇、 P— TMSの代わりに、 P 一 S i Nを用いた構造、 プロック膜を用いた構造をそれぞれ準備した。 第 3の絶 縁性拡散障壁層の膜厚はすべて 50 n mである。
このようにして形成した銅配線を有する半導体装置の性能について調べた。 実 施例 1に示した方法と同様の手法を用いて、 各半導体装置に形成した隣接銅配,镍 間の寄生容量を容量一電位法 （CV法） を用いて測定したところ、 絶縁性拡散障 壁層として P_M SOを用いた場合の寄生容量は、 実施例 1において P— TMS を用いた場合 （図 3) の寄生容量とほぼ一致した。 つまり、 絶縁性拡散障壁層と して P_S i Nを用いた場合に比べ 10%ほど寄生容量を低減できるので、 配線 を伝播する信号の速度を 10 %程度向上することができる。 さらにこの試料を利 用して、 隣接する銅配線間の漏れ電流を測定したところ、 絶縁性拡散障壁層とし てブロック膜を用いた場合には、 P— MSO、 P— TMS、 P— S i Nを用いた 場合と比較して、 隣接する配線間の漏れ電流が 50%程度多くなることが明らか となり、 容量素子からの記憶情報の消失や、 L'S I消費電力の增大等の恐れがあ る。
次に上述の銅配線を有する半導体装置の信頼性について調べた結果を、 P— M SOを用いた場合を中心に説明する。 図 8はその一例である。 図 8において、 横 軸は第 3の絶縁性拡散障壁層としで P— MS Oを成膜するときのシラン流量で あり、縦軸は隣接する銅配線間の絶縁破壌寿命の電界依存性から計算した電界強 度 2 M V Z c mにおける絶縁破壌寿命である。 P— M S O成膜時の N 2 O流量は 1000 c c/分であり、 プラズマパワーは 30ヮットである。 図 8から明らか なように、 P— MS Oを成膜するときのシラン流量を 30 c c/分、 50 c cZ 分にすることで、 ブロックまたは P_S i Nを用いたときを上回る、 必要にして 十分な信頼度が得られることがわかった。 同様な傾向、 つまり、 トリメトキシシ ラン流量が一定値を超えると必要な信頼度が得られるという傾向、 は P— TMS 構造においても見られた。
次に、 P— M S O成膜時の成腠条件と隣接する銅配線間の絶縁破壊寿命の関係 を表す第 2の例を図 9に示す。 シラン流 Sは 50 c c/分に固定し、 N20流量 が 500 c cZ分と 2000 c c/分の二通りの場合に対し、 図 8に例示した方 法と同様の方法を用いて、 電界強度 2 MVZ cmにおける隣接する銅配線間の絶 縁破壌寿命とプラズマパワーの関係を調べた。 図 9から明らかなように、 P—M SO成膜時のシラン流量が 50 c c/分、 N20流量が 500 c c/分の時には、 プラズマパワーを 100ヮットから 180ヮットの間に設定し、 シラン流量が 5 O c cZ分、 N20流量が 2000 c c/分の時には、 プラズマパワーを 30ヮ ットから 80ワットの間に設定す'ることで、 ブロックまたは P— S i Nを用いた ときを上回る、 必要にして十分な信頼度が得られることがわかった。 やはり、 同 様のプラズマパワー依存性が、 P— TMS試料においても見られた。
次に、 図 8および図 9に示したような、 ブロックま,たは P— S i Nを用レ'、たと きを上回る、 必要にして十分な銅配線の信頼度が得られる成膜条件、 を用いて形 成した P— MS O膜の漏れ電流と比誘電率を測定した。 その一例を図 10に示す 。 n型シリコン基板上に、 膜厚 100 nmのP—MSOをシラン流量50 c c/ 分、 N20流量 2000 c c/分、 プラズマパワ^" 40ワットで成膜した後、 円 形の銅電極を蒸着した。 その後、 銅電極を +極として P— MS Oに電界を与え、 P— MS O膜の漏れ電流をピコアンメータで測定した結果が図 1 Qに示してあ る。 電界強度 2 MV/ cmにおける漏れ電流は 1平方センチメートルあたり約 2 nA (=2X 10— 9A) であった。 また、 CV法を用いて測定したこの試料の比 誘電率は 4. 1であった。' さらにこの試料を用いて、 銅を +極として P—MSO に電界を与え、 140°Cにおける絶縁破壊に至るまでの時間を評価したところ、 約 3000年という結果が得られた。 ここでは、 漏れ電流、 比誘電率、 絶縁破壌 に至るまでの寿命、 ともに一例のみ記したが、 図 8および図 9に示したような、 ブロックまたは P— S i Nを用いたときを上回る、 必要にして十分な銅配線の信 頼度が得られる成膜条件を用いて形成した P— M S〇では、 2 M V/ c mにおけ る漏れ電流は 1平方センチメートルあたり 1 n Aから 10 n Aの範囲にあり、 比 誘電率は 3. 9から 4. 7の範囲にあり、 絶縁破壌に至るまでの寿命は 100年 以上あった。 詳細は省略するが、 同様の傾向は P— TMSを用いた場合にも見ら れた。
次に、 P—MSOおよび P— TMSの特性をさらに詳しく調べた結果、 ブロッ クまたは P— S i Nを用いたときを上回る必要にして十分な銅配線の信頼度が 得られる成膜条件を用レ、て形成した P - MS Oおよび P— T M Sは、 共通の特徴 を持つことが明らかとなった。 P—MSOおよび P— TMSの組成を XP S (X 線光電子分光） 法、 S IMS (二次イオン質量分析） 法を用いて分析した結果、 P— MSOおよび P— TMSはシリコンと酸素を主体に、 微量の窒素を含んでお り、 この膜中に含まれる窒素濃度と 2 MVZ cmに外揷した隣接銅配線間の絶縁 破壌寿命には関連があることがわかった d 図 11はその一例を示す図である。 図 11から明らかなように、 P—MSOおよび P— TMSに含まれる窒素濃度 が 0. 5原子。/。から 12原子。 /。の領域に いて、 100年以上の絶縁破壌寿命を もつ半導体装置を形成できることがわかった。 . さらに、 図 1 1から明らかなように、 P— M S〇および P— TM Sに含まれる 窒素濃度が 0 . 5原子％から 1 2： 5原子 °/0の領域において、 従来材料である P 一 S i N膜およびプロック膜を用いた場合より高い信頼度をもつ半導体装置を 形成できることがわかった。
また、 C uバリア性が検討された窒素および酸素とシリコンの化合物としては 、 これまで窒素濃度が◦ %である P— T E O Sなどに代表される酸化シリコン、 窒素濃度が約 5 7 %である P— S i N、 窒素濃度が両者の中間的な値 （2 0 °/0程 度） である S i O Nの C uバリア性が検討されたことがある。 これらの材料を用 いたときの絶縁破壊寿命と窒素濃度の関係は図 1 2に示した通りであり、 窒素濃 度が増えるに従い、 絶縁破壌寿命が増大する傾向が伺われることから、 このよう な窒素および酸素とシリコンの化合物では、 膜中の窒素濃度が高いほど C uバリ ァ性が向上すると考えられてきた。 し力 しな力 Sら、 図 1 1および図 1 2に示した ように、 本発明で得られたシリコンと酸素と窆素を主たる構成元素とする P _ M ■ S〇および P— TM Sでは、 膜に含まれる窒素濃度が 0 . 3原子％から 1 4原子 %の範囲において、 従来の絶縁破壌寿命と窒素濃度の関係の予想値を上回る、 高 い信頼度を有する半導体装置を形成できる範囲があることがわかった。
また、 図 1 1に示したように、 P— TM Sを用いた場合に、 膜に含まれる窒素 濃度が約 5原子％であるにもかかわらず、 絶縁破壌寿命の短いものがあった。 そ のような条件で形成した？一 TM S膜の特性を調べたところ、 膜の漏れ電流が 1 平方センチメートルあたり約 2 μ A (= 2 X 1 0— 6 A) 、 比誘電率が約 6、 と特 性が劣化していることがわかった。 その理由を調べるために、 そのような条件で 成膜した P— TMS膜を FT— I R分析 （フーリエ変換式赤外分光分析） したと ころ、 膜に大量の炭素が含まれていることがわかった。 このように、 膜に含まれ る窒素濃度が上述したような適切な範囲内 (こある場合でも、 成膜条件が不適切な 場合には、 膜中の炭素量が多くなるなどして、 所望の信頼度が得られない場合が あった。
つまり本発明の実施例に従い、 銅配線の直上に絶縁性拡散障壁層として、 シラ ンまたはトリメ トキシシランと N20を原料ガスにプラズマ CVD法を用いて、 比誘電率が 5以下、 かつ、 140°C、 2MV/ cmにおける漏れ電流が 1平方セ ンチメートルあたり 10 nA以下、 かつ、 140°Cにおいて銅を陽極としたとき の絶縁破壌寿命が 100年以上の絶縁膜を形成する ；とにより、 隣接する銅配線 間の絶縁膜の信頼度が高く、 隣接配線間の寄生容量が低く、 隣接配線間の漏れ電 流の少ない銅配線を有する半導体装置を形成することが可能となる。
また本発明の実施例に従い、 銅配線の直上に絶縁性拡散障壁層として、 シラン またはトリメ トキシシランと N20を原料ガスにプラズマ CVD法を用いて、 窒 素を含有する酸化シリコン膜を形成し、 その窒素濃度を 0. 5原子％から 1 2原 子％の範囲とすることで、 電界強度 2 MV/ c mにおける絶縁破壊寿命が 100 年以上あり、 隣接配線間の寄生容量が低く、 隣接配線間の漏れ電流の少ない銅配 線を有する半導体装置を形成することが可能となる。
また本発明の実施例に従い、 銅配線の直上に絶縁性拡散障壁層として、 シラン またはトリメ トキシシランと N20を原料ガスにプラズマ CVD法を用いて、 窒 素を含有する酸化シリコン膜を形成し、 その窒素濃度を 0. 5原子％から 12. 5原子％の範囲とすることで、 従来材料である窒化シリコン膜およびブロック膜 を用いた場合を超える信頼度を持ち、 隣接配線間の寄生容量が低く、 隣接配線間 の漏れ電流の少ない銅配線を有する半導体装置を形成することが可能となる。 また本発明の実施例に従い、 銅配線の直上に絶縁性拡散障壁層として、 シラン またはトリメ トキシシランと N2〇を原料ガスにプラズマ CVD法を用いて、 窒 素を含有する酸化シリコン膜を形成し、 窒素濃度を 0. 3原子％から 14原子％ の範囲とすることで、 従来知見を上回る絶縁信頼度を有し、 隣接配線間の寄生容 量が低く、 隣接配線間の漏れ電流の ない銅配線を有する半導体装置を形成する ことが可能となる。
本実施例では、 第 3の絶縁性拡散障壁層を形成する際の反応ガスとして、 シラ ン （S i H4) を用いたが、 特にこのガスに限定されるわけではなく、 一般式 S i nH (2n + 2) (式中 nは 1以上の整数） で表わされる他の高次シラン、 例えばジ シラン （S i 2H6) などを用いても同様の効果が得られる。 高次シラン系のガス を構成する分子は、 有機基を持たないので、 膜中に炭素が取り込まれ、 漏れ電流 の増大など信頼度低下の懸念が少な 、という長所がある。
また本実施例では、 第 3の絶縁性拡散障壁層を形成する際の反応ガスとして、 有機シランガスであるトリメ トキシシラン （（OCH3)3S i H) も用いたが、 特 にこのガスに限定されるわけではなく、 例えば、'一般式 RnS i H4— n、 (RO) nS i H4— n、 RmS i 2H6一 m、 (RO) mS i 2H6_m、 (RO) nS i R' 4_n (式中 nは 1〜4の範囲の整数、 mは 1〜6の範囲の整数、 Rおよび R' はアル キノレ基、 ァリール基又はその誘導体である） で表わされる他の有機シラン系ガス を用いても同様の効果が得られる。 有機シラン系のガスは、 絶縁性拡散障壁層の 中に炭素が混入し、 絶縁特性が劣化したり、 比誘電率が増大したりといった問題 が起きやすいものの、 無機シランとは異なり、 発火性が低いために原料ガスの取 り扱いはより容易であるという長所がある。
また本実施例では、 第 3の絶縁性拡散障壁層を形成する際の酸ィヒ性ガスとして 、 N2〇を用いたが、 特にこのガスに限定されるわけではなく、 他の酸化窒素系 ガス、 たとえば NO、 N02でも同様の効果が得られる。 さらに、 ここに示した 酸化窒素系ガスのほかに、 02、 CO、 C〇2、 H20等の酸素原子を含むガスと N2、 NH3等の窒素原子を含むガスの混合ガスでも同様の効果が得られる。 なお 、 この混合ガス中に前記の酸化窒素系ガスを混合させて成膜することも同様に可 能である。 ただし、 02や H2〇等の銅との反応性が高いガスを用いた場合には、 プラズマ CVDを行う際に銅配線の上面が酸化され、 接着性の低下や配線抵抗の 上昇等が起きる恐れがあるので望ましくない。
また本実施例では、 プラズマ励起方式として平行平板型プラズマ励起方式を用 いたが、 本発明はこの方式に限定されるものではなく、 この方式の他に、 誘導結 合型プラズマ励起方式、 電子サイクロトロン共鳴プラズマ励起方式、 などに代表 されるプラズマ励起方式を用いることも可能である。
また本実施例では、 第 3の絶縁性拡散障壁層である P— MS Oおよび P— TM Sの膜厚を 50 nmとしたが、 配線の信頼性や寄生容量に応じて、 第 3の絶縁性 拡散障壁層の膜厚を増減することが可能である。 しかし、 第 3の絶縁性拡散障壁 層を薄くして、 例えば、 10 nm未満にした場合には、 局所的なバリア性の破れ により信頼度が低下する恐れがある。 一方、 第 1の絶縁性拡散障壁層の厚さを厚 くして、 例えば 200 nmを越える場合には、 この第 3の絶縁性拡散障壁層の比 誘電率は、 第 2の絶縁膜 201や第 3の絶縁膜 204として用いられている有機 低誘電率絶縁膜の比誘電率に比べて一般的に高いため、 配線の寄生容量が増大す る懸念がある。 よってこの厚さは 10 nmから 200 nmの範囲であることが好 ましく、 30 nmから 100 n m範囲であることがより好ましい。
また本実施例では、 第 3の絶縁性拡散障壁層の上に直接第 2の絶縁膜を形成し たが、'本発明はこの実施例に限定されるものではなく、·必要に応じて第 3の絶縁 性拡散障壁層と第 2の絶縁膜の間に、 例えばドライエッチ停止層等を揷入するこ とも可能である。 .. .
また本実施例では、 第 2の絶縁膜や第 3の絶縁膜として、 有機低誘電率絶縁膜 である S i LKを用いているが、 本発明の効果はこの組み合わせによってのみ発 揮されるわけではない。 低誘電率絶縁膜としては、 テフロン '（デュポン社製、 商 品名） 等に代表されるフッ素樹脂や F L ARE (A l l i e d S i g n a 1社 製、 商口0口名） 等を含む有機膜、 メチルトリエトキシシラン （ （C2H50) 3S i CH3) を原料ガスに用いた CVD絶縁膜やブラックダイアモンド （Ap p 1 i e d Ma t e r i a l s社製、 商品名） や HSG— R7 (日立化成工業社製、 商品名） 等を含む有機含有酸ィ匕シリコン膜、 Na n o g l' a s s (A l l i e d S i g n a l社製、 商品名） や X L K (A 1 1 i e .d S i g n a l社製、 商品 名） 等を含むポーラス絶縁膜、 フッ素等を添加した無機低誘電率酸化シリコン膜 等との組み合わせにおいても同様の効果が期待できる。 なお、 第 2の絶縁膜や第' 3の絶縁膜として低誘電率絶縁膜ではない通常の酸ィ匕シリコン膜 （比誘電率 4程 度） を用いた場合にも、 本発明は有効であるが、 寄生容量を低減するためには低 誘電率絶縁膜との組み合わせが最も有効であることはいうまでもない。
また本実施例では、 銅の成膜法としてスパッタ法とメツキ法を組み合わせたが 、 この方法に限定されるものではなく、 CVD法等によっても成膜可能である。 また本実施例では銅配線層を 1層のみ形成しているが、 必要に応じて配線層を 順次重ねていぐことが可能である。 配線層と配線層間を電気的に接続するための 接続孔を有する層を順次形成する手法 （いわゆるシングルダマシン法） において 、 接続孔を銅で充填する場合 ぉレ)ても本発明は適用可能である。 また、 配I層 と配線層間を電気的に接続するための接続孔を有する層を一括して形成する手 法 (いわゆるデュアルダマシン法) においても本発明は同様に適用可能である。
' <実施例 4>.
図 13および図 14は本発明の半導体装置の製造工程を示す断面図である。 以' 下順を追って説明する。 半導体素子が形成された基 ί$100上に、 膜厚 4 Ο Ο η mの酸化シリコンからなる第 1の絶縁膜 200を形成した後、 基体 100と電気 的接続をとるために、 第 1の絶縁膜 200の所望の領域に開口部を設け、 CVD 法によりタングステン 'プラグ 50 Q,を充填した。'次に、 膜厚 325 nmの有機 低誘電率絶縁膜である S i LK (Dow Ch em i c a l社製、 商品名） を塗 布、 焼成し、 第 2の絶縁膜 201を形成レた後、 プラズマ CVD法により膜厚 2 5 n mの炭化シリコンを主^分とする第 1のェツチング停止層、 兼、 保護絶縁膜 210を形成した。 次に、 通常のフォトリソグラフィ一法とドライエッチ法を糸且 み合わせることで、 第 2の絶縁膜 2 0 1及び第 1のエッチング停止層、 兼、 保護 絶縁膜 2 1 0の所望の領域に開口部 4 0 0を設けた （図 1 3 ( a ) ) 。
この開口部を充填するように、 スパッタリング法を用いて膜厚 3 0 n mの窒化 チタン膜と、 スパッタリング法と電解メツキ法を組み合わせて膜厚 5 0 0 n mの 銅膜を順次形成した後、 CM P法により第 1のエッチング停止層、 兼、 保護絶縁 膜 2 1 0上の窒化チタン膜及び銅膜を取り除き、 開口部 4 0 0を充填するように 、 窒化チタンからなる第 1の導電性バリア層 3 0 0と銅からなる第 1の導電体 3 0 1から構成される第 1の銅配線層を形成した。 その後、 実施例 3に記載したよ うに、 この上に、 平行平板型プラズマ C V D方式を用いて、 シランと N 2 0を含 む混合ガスを原料ガスとし、 膜厚 5 0 n mの P— M S O (窒素濃度 3原子0 /0) か らなる第 3の絶縁性拡散障壁層 2 0 9を形成し、 この P—M S Oからなる第 3の 絶縁性拡散障壁層 2 0 9上に膜厚 3 2 5 n mの有機低誘電率絶縁膜である S i L Kを塗布、 焼成し、 第 3の絶縁膜 .2' 0 4を形成した後、 膜厚 2 5 n mの炭化シ リコンを主成分とする第 2のエッチング停止層、 兼、 保護絶縁膜 2 1 1を形成し た （図 1 3 ( b ) ) 。
次に、 通常のフォトリソグラフィ一法とドライエッチ法を組み合わせることで 、 第 3の絶縁性拡散障壁層 2 0 9及び第 3の絶縁膜 2 0 4及び第 2のエッチング 停止層、 兼、 保護絶縁膜 2 1 1の所望の領域に第 2の開口部 4 0 1を設けた （図 .1 5 ( c ) ) 。 この開口部を充填するように、 スパッタリング法、 電解メツキ法 、 CM P法を組み合わせて、 第 2の開 部 4 0 1を充填するように、 窒化チタン からなる第 4の導電性バリア層 3 0 5と銅からなる第 3の導電体 3 0 6から構 成される銅配線層間接続孔を形成した （図 1 4 ( a ) ) 。
その後、 上述の工程を繰り返すこ iで、 この上に、 第 4の絶縁性拡散障壁層 2 1 2及び第 5の絶縁膜 2 1 3及び第 3のエッチング停止層、 兼、 保護絶縁膜 2 1 4およびその所望の領域に開口部を有し、 その開口部を充填するように窒化チタ ンからなる第 5の導電性バリア層 3 0 7と銅からなる第 4の導電体 3 0 8から 構成される第 2の銅配線層を形成し、 半導体装置を構成した （図 1 4 ( b ) ) 。 この実施例 4に示した構造において、 膜厚 2 5 n mの炭化シリコンを主成分と するプラズマ C V D膜を、.第 1のエッチング停止層、'兼、 保護絶縁膜 2 1 0及び 第 2のエッチング停止層、 兼、 保護絶縁膜 2 1 1として用いたが、 この他に酸化 シリコン、 窒化シリコン、 有機基含有酸化シリコン、 酸化アルミをそれぞれ使用 して作成した試料を数種類作成した。
このようにして形成した半導体装置 性能及び信頼度を調べたところ、 第 1お よび第 2のエッチング停止層、 兼、 保護絶縁として、 酸化シリコンを用いた試料 では、 他の材料を使用した場合と比較して、 第 2の銅配線層の電気抵抗のばらつ きが大きく、 銅配線層間接続孔の導通歩留ま.りが低下する結果が得られた。 その 理由を調べるために、 第 2の配線層および層間接続孔部分の断面を S E M ( 2次 電子走査型電子顕微鏡） で観察したところ、 酸化シリコンを用いた試料では、 第 2の開口部 4 0 1が第 1の銅配線層以外の領域に開口部を持つ場合に、 その開口 部直下の第 1のェツチング停止層、 兼、 保護絶縁膜 2 1 0が消失し、 第 2の絶縁 膜 2 0 1が露出したり、 第 2の絶縁膜 2 0 1が掘り込まれたりし、 銅配線層間接 続孔の埋め込みが正常に行われない場合が観察された。 さらに、 第 5の導電性バ リア層 3 0 7と第 4の導電体 3 0 8から構成される第 2の銅配線層が形成され た領域において、 この第 2の銅配線層直下の酸化シリコンによって形成された第 2のエッチング停止層、 兼、 保護絶縁膜 2 1 1が消失し、 配線高さが不均一にな るなどの不良が観察された。 これに対し、 第 1および第 2のエッチング停止層、 兼、 保護絶縁として、 酸化シリコン以外の材料を用いた試料ではそのような不良 は観察されず、 第 2の開口部 4 0 1が第 1の銅配線層以外の領域に開口部を持つ 場合においても、 その開口部直下の第 1のエッチング停止層、 兼、 保護絶縁膜 2 1 0がほぼそのまま残っていた。
第 1および第 2のエッチング停止層、 兼、 保護絶縁として、 酸化シリコンを用 いた試料において、 配線抵抗ばらつきが小さく、.接続孔の導通歩留まりが高い理 由を調べるために、 第 3の絶縁性拡散障壁層 2.0 9である P— M S Oのドライエ ツチ条件 （使用ガス C 4 F S ) で各材料，（酸化シリコン、 炭化シリコン、 窒化シリ コン、 有機基含有酸化シリコン、 酸ィ匕ァノレミ） をエッチングしたときのエッチ速 度を比較した。 その結果、 酸化シリコンのエッチ速度は P— M S Oとほぼ同じで あるのに対し、 他の材料はエッチ速度が遅く、 P— M S O膜と比べ約 1 / 2〜 1 / 2 0の速度であることがわかった。
次に、 第 1の銅配線層の P粦接する銅配線間の漏れ電流および絶縁破壌寿命を評 価したところ、 いずれの試料においても、 電界強度 2 MVZ c mにおける隣接す る銅配線間は 1 0 0年以上の絶縁破壌寿命 ¾持つが、 炭化シリコンを用いた場合 には、 隣接する銅配線間の漏れ電流が、 若干増大する結果が得られた。 また、 第 1の銅配線層の寄生容量を測定したところ、 窒化シリコンおよび酸化ァノレミを用 いた場合には、 寄生容量が若干増大する結果となった。 有機含有シリコンを用い た場合には、 漏れ電流や寄生容量の増大は起きなかったものの、.半導体装置を製 造工程において一部のウェハから膜がはがれる例も見られた。
以上のように、 P— M S O膜に比べてドライエッチ速度が遅い酸化シリコン以 外の材料を用いることで、 配線抵抗のばらつきや導通歩留まりが向上するが、 他 の性能に関しては各材料の特徴があるので、 半導体装置の用途や製造プロセスの 特徴に応じて使い分けるのが望ましい。 '
つまり本発明の実施例に従い、 銅配線の直上に絶縁性拡散障壁層として P— M S Oが形成してある構造において、 この絶縁性拡散障壁層の直下における銅配線 が形成されていない領域を、 P—M S Oのドライエッチ速度の 1 / 2以下の絶縁 膜で被覆することにより、 配線抵抗ばらつきが小さく、 また、 接続孔の導通歩留 の高い銅配 f泉を有する半導体装置を形成することが可能となる。
本実施例では、 銅配線の直上に形成された絶縁性拡散障壁層である P— M S O のエッチング停止層、 兼、 保護絶縁膜として、 炭化シリコン、 窒化シリコン、 有 機基含有酸化シリコン、 酸化アルミの例について検討をおこなったが、 本発明の 効果はこの組み合わせに限定されるものではない。 P— M S Oのドライエッチ条 件を適用したときのドライエッチ速度が、 P— M S Oのドライエッチ速度の 1 Z 2以下であるような絶縁膜材料であれば同様の効果が期待できる。 この際、 その 絶縁膜の比誘電率および漏れ電流が低いほどよいのは言うまでもない。
また本実施例では、 ェツチング停止層、 兼、 保護^縁膜の膜厚を 2 5 n mとし たが、 この膜厚は、 半導体の性能およびプロセスマージンの観点から変化させる ことも可能である。 エッチング停止層、 兼、 保護絶縁膜の膜厚が厚いほど、 絶縁 性拡散障壁層である P— MS Oのエッチングを過剰に行っても、 信頼度低下は抑 ' 制されるので、 製品歩留の向上が期待できる。 し力 し、 一般的にエッチング停止 層、 兼、 保護絶縁膜の比誘電率は、 その下に用いている絶縁膜、 本実施例では比 誘電率 2. 7の S i LK, の比誘電率より高いため、 配線全体の寄生容量が増大 し、 性能が低下するおそれがある。 一方、 エッチング停止層、 兼、 保護絶縁膜の 膜厚を薄くすれば、 寄生容量の増大は最小限に抑えられるが、 絶縁性拡散障壁層 である P— MS Oのエッチングを過剰に行った場合には、 その下に用いている絶 緣膜、 本実施例で S i LK、 が露出してしまい、 信頼度低下のおそれがある。 し たがって、 このエッチング停止層、 兼、 保護絶縁膜の膜厚としては、 15 nmか ら 1 50 nmが適当であり、 25 nmから 100 nmの範囲がより好ましい。 また本実施例では、 銅配線の直上に絶縁性拡散障壁層として窒素濃度 3 %を含 有する P— MS Oを形成したが、 この窒素濃度に限定されるわけではなく、 実施 例 3に示したように必要な信頼度と性能を満足する任意の窒素濃度の P— MS Oを使用する'ことができる。 さらに必要な信頼度と性能が満たされるのであれば 、 シランの代わりに他の無機シランガスや有機シランガスを用いても作成するこ とことができる。
また本実施例では、 第 2、 第 3、 第 5の絶縁膜として、 有機低誘電率絶縁膜で .ある S i LKを用いているが、 本発明の効果はこの組み合わせによってのみ発揮 されるわけではない。 低誘電率絶縁膜としては、 テフロン （デュポン社製、 商品 名） 等に代表されるフッ素樹脂や FLARE, (A l l i e d S i g n a 1社製 、 商品名） 等を含む有機膜、 メチルトリエトキシジラン （ （C2H5〇） 3S i C H3) を原料ガスに用いた CVD絶縁膜やブラックダイアモンド （Ap p 1 i e d Ma t e r i a l s社製、 商品名） や HSG— R7 (日立化成工業社製、 商 品名）等を含む有機含有酸化シリコン膜、 Na n o g l a s s (A l l i e d S i g n a 1社製、 商品名） や XLK (A l l i e d S i g n a l社製、 商品名 ) 等を含むポーラス絶縁膜、 フッ素等を添カ卩した無機低誘電率酸化シリコン膜等 との組み合わせにおいても同様の効果が ¾待できる。 なお、 第 2、 第 3、 第 5の 絶縁膜として低誘電率絶縁膜ではない通常の酸化シリコン膜 （比誘電率 4程度） を用いた場合にも、 本発明は有効であるが、 寄生容量を低減するためには低誘電 率絶縁膜との組み合わせが最も有効であることはいうまでもない。
また本実施例では、 銅の成膜法としてスパッタ法と ;メツキ法を組み合わせたが 、 この方法に限定されるものではなく、 CVD法等によっても成膜可能である。 また本実施例では銅配線層を 2層のみ形成しているが、 必要に応じて配泉層を 順次重ねていくことが可能である。. ' - <実施例 5〉
図 1 5から図 1 7は本発明のデュアルダマ.シン型銅配線構造体を有する半導 体装置の製造工程を示す断面図である。 以下順を追って説明する。 半導体素子が 形成された基体 10◦上に、 膜厚 400 nmの酸化シリコンからなる第 1の絶縁 膜 200を形成した後、 基体 100と電気的接続をとるために、 第 1の絶縁膜 2 00の所望の領域に開口部を設け、 CVD法によりタングステン'プラグ 500 を充填した。 次に、 膜厚 325 nmの有機低誘電率絶縁膜である S i LK (Do w Ch em i c a l社製、 商品名） を塗布、 焼成し、 第 2の絶縁膜 201を形 成した後、 プラズマ CVD法により膜厚 25 nmの炭化シリコンを主成分とする 第 1のエッチング停止層、 兼、 保護絶縁膜 210を形成した。 次に、 通常のフォ トリソグラフィ一法とドライエッチ法を組み合わせるこ.とで、 第 2の絶縁膜 20 1及び第 1のエッチング停止層、 兼、 保護絶縁膜 210の所望の領域に開口部を 設け、 この開口部を充填するように、 スパッタリング法を用いて膜厚 30 nmの 窒化チタン膜と、 スパッタリング法と電解メツキ法を組み合わせて膜厚 500 n mの銅膜を順次形成した後、 CMP法により第 1の ツチング停止層、 兼、 保護 絶縁膜 210上の窒化チタン騁及び銅膜を取り除き、 開口部 400を充填するよ うに、 窒化チタンからなる第 1の導電性バリア層 300と銅からなる第 1の導電 体 301から構成される第 1の銅配線層を形成した （図ュ 7 (a) ) 。
次に、 実施例 3に記載したように、 この上に、 平行平板型プラズマ CVD方式 を用いて、 シランと N20を含む混合ガスを原料ガスとし、 膜厚 50 nmの P— MSO (窒素濃度 3原子。 /0) からなる第 3の絶縁性拡散障壁層 209、 膜厚 32 5 n mの有機低誘電率絶縁膜である S i LKからなる第 3の絶縁膜 204、 膜厚 25 nmの炭化シリコンを主成分とする第 1の中間ストッパ膜 215、 膜厚 32 5 n mの有機低誘電率絶縁膜である S i L Kからなる第 6の絶縁膜 216、 第 4 のエッチング停止層、 兼、 保護絶縁膜 7を順次、 形成した。 その後、 膜厚 7 5 nmの酸化シリコンからなる第 1のハードマスク 218を形成し、 通常のフォ トリソグラフィ一法とドライエッチ法を組み合わせることで、 第 1のフォトレジ ス ト 6◦ 0と第 1のハードマスク 218の所望の領域に第 3の開口部 402を 形成した （図 1 5 ( b ) ) 。
次に、 第 1のフォトレジスト 6 0 0をレジスト ·アツシャで除去後、 再度、 フ ォトリソグラフィ一法を用いて第 1のハードマスク 2 1 8に設けた開口部を覆 うようにレジストを塗布後、 露光、 現像をおこなうことで第 2のフォ トレジスト 6 0 1の所望の領域に開口部を設けた。 その後、 この第 2のフォトレジスト 6 0 1をエッチングマスクに、 ドライエッチ法を用いて、 第 4のエッチング停止層、 兼、 保護絶縁膜 2 1 7の所望の領域に第 4の開口部 4 0 3を設けた （図 1 6 ( a
) ) o
次に、 第 2のフォトレジスト 6 0 1をレジスト ■アツシャで除去後、 第 4のェ ツチング停止層、 兼、 保護絶縁膜 2 1 7をエッチングマスクに用いて、 アンモニ ァガスを用いたドライエッチ法により第 6の絶縁膜 2 1 6に開口部を設けた。 ざ らに、 エッチングガスを C H 4と酸素の混合ガスに切り替えてドライエッチをお こない、 第 1のハードマスク 2 1 8をエッチングマスクとして第 4のエッチング 停止層、 兼、 保護絶縁膜 2 1 7を、 また、 第 6の絶緣膜 2 1 6をエッチングマス クとして第 1の中間ストッパ膜 2 1 5にそれぞれ開口部を形成した （図 1 6 ( b
) ) 0
次に、 再度、 エッチングガスをアンモニアに切り替え、 S i L K膜のエツチン グ膜厚に換算して約 4 2 0 n mに相当する時間のエッチングをおこない、 第 6の 絶縁膜 2 1 6および第 3の絶縁膜 2 0 4に開口部を形成した。 この際、 第 1のハ 一ドマスク 2 1 8、 第 4のェツチング停止層、 兼、 保護絶縁膜 2 1 7、 第 1の中 間ストッパ膜 2 1 5、 第 3の絶縁性拡散障壁層 2 0 9はァンモニァガスでほとん どエッチングされないため、 図丄 7 (a) に示した構造が得られた。
次に、 第 3の絶縁性拡散障壁層 209を除去するために、 C4F8系のガスを用 いて、 P— MS O膜厚換算で 75 nmのドライエッチを行った後、 クリーニング をおこない、 スパッタリング法、 電解メツキ法、 CMP法を組み合わせて、 膜厚 3.0 n mの窒化チタンからなる第 6の導電性バリア層 309と銅からなる第 5 の導電体 310力 ら構成される、 接続孔を有する第 2の銅配線層を形成し、 さら にその上に、 膜厚 50 nmの P— MS Oからなる第 5の絶縁性拡散障壁層 219 、 膜厚 325 nmの S i L Kか なる第 7の絶縁膜 220、 膜厚 25 nmの酸化 シリコンからなる第 4の保護絶縁膜 221を形成し、 半導体装置を構成した （図 1 7 (b) ) 。
この実施例 5に示した構造において、.膜厚 25 n mの炭化シリコンを主成分と するプラズマ CVD膜を、 第 1の中間ストツパ膜 215として用いたが、 この他 に酸化シリコン、 窒化シリコン、 有機基含有酸化シリコン、 酸化アルミをそれぞ れ使用して作成した試料を数種類作成した。 '
このようにして形成した半導体装匱の性能及び信頼度を調べたところ、 第 1の 中間ストッパ膜として、 酸化シリコンを用いた試料では、 他の材料を使用した場 合と比較して、 第 2の銅配線層および接続孔の電気抵抗のばらつきが大きくなる 結果が得られた。 その理由を調べるために、 第 2の銅配線層および層間接続孔部 分の断面を SEMで観察したところ、 酸化シリコンを用いた試料では、 第 2の銅 配 #泉層直下に存在するはずの第 1の中間ストッパ膜 215が消失しており、 配線 高さが不均一になったり、 接続孔形状が不良になったりする場合が数多く観察さ れた。 これに対し、 第 1の中間ストッパ膜として、 酸ィヒシリコン以外の材料を用 いた試料ではそのような不良は観察されなかった。 その原因をさらに詳しく調べ たところ、 第 1の中間ストッパ膜として、 酸化シリコンを用いた場合には、 P— M S〇からなる第 3の絶縁性拡散障壁層 2 0 9.に開口部を設けるためにドライ エッチをおこなった際に、 同時 、 第 1の中間ストツパ B莫 2 1 5もエッチングさ れ、 S i L Kからなる第 3の絶縁膜が露出したり、 掘り込まれたりすることが明 らかとなつた。 一方、 第 1の中間ストッパ膜として、 炭化シリコン、 窒化シリコ ン、 有機基含有酸化シリコン、 酸ィヒアルミを用いた場合には、 実施例 5でも述べ たように、 P—M S Oに比べドライエッチ速度が遅いために、 第 3の絶縁性拡散 障壁層 2 0 9に開口部を設けても第 1の中間ス トッパ膜 2 1 5は消失していな かった。 .
次に、 第 2の銅配線層において隣接する銅配線間の漏れ電流および絶縁破壌寿 命を評価したところ、 いずれの試料においても、 電界強度 2 MV/ c .mにおける 隣接する銅配線間は 1 0 0年以上の絶縁破壌寿命を持つが、 第 1の中間ストッパ 膜として炭化シリコンを用いた場合には、 隣接する銅配線間の漏れ電流が、 若干 増大する結果が得られた。 また、 第 2の銅配線層の寄生容量を測定したところ、 窒化シリコンおよび酸化アルミを用いた場合には、 寄生容量が若干増大する結果 となった。 有機含有シリコンを用いた場合には、 漏れ電流や寄生容量の増大は起 きなかったものの、 半導体装置を製造工程において一部のウェハから膜がはがれ る例も見られた。
以上のように、 本実施例で記載したようなデュアルダマシン型鲖配線構造体を 有する半導体装置の製造工程において、 P—M S O膜に比べてドライエッチ速度 が遅い酸ィ匕シリコン以外の材料を第 1の中間ストツノ として用いることで、 配線 抵抗や接続孔抵抗のばらつきを向上できる。 しカゝし、 他の性能に関しては各材料 の特徴があるので、 半寧体装置の用途や製造プロセスの特徴に応じて使い分ける のが望ましい。
つまり本発明の実施例に従い、 第 1の銅配線の直上に絶縁性拡散障壁層として P— M S Oが形成され、 この第 1の銅配線に対して接続孔をもつデュアルダマシ ン型銅配線を形成するに際し、 前記接続孔の加工マスクである第 1中間ストツパ を構成する材料を、 P—M S Oのドライエッチ速度の l Z 2以下の絶縁膜とする ことにより、 配線抵抗ばらつきが小さく、 信頼度の高い銅配線を有する半導体装 置を形成することが可能となる。 ： .
本実施例では、 第 1の中間ストッパ膜として、 炭化シリコン、 窒化シリコン、 有機基含有酸化シリコン、 酸化アルミの例について検討をおこなったが、 本発明 の効果はこの組み合わせに限定されるも ではない。 P— M S Oのドライエッチ 条件を適用したときのドライエッチ速度が、 P— M S Oのドライエッチ速度の 1
/ 2以下であるような絶縁膜材料であれば同様の効果が期待できる。 この際、 そ の絶縁膜の比誘電率および漏れ電流が低い.ほどよい.のは言うまでもなレ、。
また本実施例では、 第 1の中間ストッパ膜の膜厚を 2 5 n mとしたが、 この膜 厚は、 半導体の性能およびプロセスマージンの観点から変ィ匕させることも可能で ある。 第 1の中間ストッパ膜の膜厚が厚いほど、 絶縁性拡散障壁層である P -M
S Oのエッチングを過剰に行っても、 信頼度低下は抑制されるので、 製品歩留の 向上が期待できる。 し力 し、 一般的に第 1の中間ストッパ膜の比誘電率は、 その 下に用いている絶縁膜、 本実施例では比誘電率 2. 7の S i L K、 の比誘電率よ り高いため、 配線全体の寄生容量が増大し、 性能が低下するおそれがある。 一方 、 第 1の中間ストッパ膜の膜厚を薄くすれば、 寄生容量の増大は最小限に抑えら れる力 絶縁 1"生拡散障壁層である P— MS Oのエッチングを過剰に行った場合に は、 その下に用いている絶縁膜、 本実施例で S i LK、 が露出してしまい、 信頼 度低下のおそれがある。 したがって、 この第 1の中間ストッパ膜としては、 15 nmから 150 nmが適当であり、 25 nmから 100 nmの範囲がより好まし い。 . . ■ I .
また本実施例では、 銅配線の直上に絶縁性拡散障壁層として窒素濃度 3原子％ を含有する P— MS Oを形成したが、 この窒素濃度に限定されるわけではなく、 実施例 3に示したように必要な信頼度と性能を満足する任意の窒素濃度の P— MS Oを使用することができる。 さらに必要な信頼度と性能が満たされるのであ れば、 シランの代わりに他の無機シランガスや有機シランガスを用いたガスで作 成した膜を用いることが可能である。
また本実施例では、 第 2、 第 3、 第 6、 第 7の絶縁膜として、 有機低誘電率絶 縁膜である S i LKを用いているが、 本発明 効果はこの組み合わせによっての み発揮されるわけではない。 低誘電率絶縁膜としては、 テフロン （デュポン社製 、 商品名） 等に代表されるフッ素樹脂や FLARE (A l l i e d S i g n a 1社製、 商品名） 等を含む有機膜、 メチルトリ トキシシラン （ （C2H5〇） 3 S i CH3) を原料ガスに用いた CVD絶縁膜やブラックダイアモンド （Ap p l i e d Ma t e r i a l s社製、 商品名） や HSG— R 7 (日立化成工業社 製、 商品名） 等を含む有機含有酸化シリコン膜、 N a n o g l a s s (A l i i e d S i g n a l社製、 商品名） や XLK (A l l i e d S i g n a l社製 、 商品名） 等を含むポーラス絶縁膜、 フッ素等を添加した無機低誘電率酸化シリ コン膜等との組み合わせにおいても同様の効果が期待できる。 なお、 第 2、 第 3 、 第 6、 第 7の絶縁膜として低誘電率絶縁膜ではない通常の酸化シリコン膜 （比 誘電率 4程度） を用いた場合にも、 本発明は有効であるが、 寄生容量を低減する ためには低誘電率絶縁膜との組み合わせが最も有効であることはいうまでもな また本実施例では、 銅の成膜法としてスパッタ法とメツキ法を組み合わせたが 、 この方法に限定されるものではなく、 CVD法等によっても成膜可能である。' また本実施例では銅配線層を 2層のみ形成しているが、 必要に応じて配線層を 順次重ねていくことが可能である'。 ,
本発明によれば、 高性能、 つ、 高信頼度の銅配線を有する半導体装置及びそ の製造方法を提供することができた。

Claims

請求の範囲
1 . 半導体素子が形成された基板と、 該半導体素子相互を接続する金属配線と、 該金属配線の少なくとも一部を被覆する絶縁性拡散障壁層とを有する半導体装 置において、
上記金属配線の周囲の面の少なくとも 1部が銅を主たる成分とする材料から なる領域を有し、 該銅を主たる成分とする材料からなる領域の一部が上記絶縁性 拡散障壁層と接し、 上記絶縁性拡散障壁層の特性が、 比誘電率が 5以下であり、 かつ、 1 4 0 °Cの試験温度におい 、 上記絶縁性拡散障壁層の電界強度 2 MV/ c mにおける漏れ電流が 1平方センチメー小ル当たり 1 O n A以下、 かつ、 1 4 0 °Cの試験温度において、 銅を陽極としたときの上記絶縁性拡散障壁層の絶縁破 壊寿命が少なくとも 1 0 0年あることを特徴とする半導体装置。
2 . 上記絶縁性拡散障壁層の直下の領域が上記金属配歸および絶縁性エッチング 停止層から構成され、 上記絶縁性拡散障壁層と'接する上記金属配線の一部が銅を 主たる成分とする材料からなる領域を有し、 上記絶緣性ェッチング停止層のドラ ィエツチ速度が上記絶縁性拡散障壁層のドライエツチ速度の半分以下であるこ とを特徴とする請求項 1に記載の半導体装置。，
3 . 上記絶縁性エッチング停止層は、 炭化シリコン， 窒化シリコン， .有機基含有 酸化シリコン， 酸化アルミの中から選ばれる絶縁膜を主たる成分とすることを特 徴とする請求項 2に記載の半導体装置。 一 . ,
4 . 半導体素子が形成された基 ¾.と、 該半導体素子相互を接続する金属配線と、 該金属配線の少なくとも一部を被覆する絶縁性拡散障壁層とを有する半導体装 置において、
上記金属配線の周囲の面の少なくとも 1部が銅を主たる成分とする材料から なる領域を有し、 該銅を主たる成分とする材料からなる領域の一部が上記絶縁性 拡散障壁層と接し、 上記絶縁性拡散障壁層は、 一般式 （R〇） n S i H4 _n (式中 nは 1〜3の範囲の整数、 Rはアルキル基、 ァリール基又はその誘導体である） で表わされるアルコキシシランと、 酸化性ガスとを少なくとも含む混合ガスを用 い、 プラズマ C V D法により形成されたことを特徴とする半導体装置。
5 . 上記絶緣性拡散障壁層の直下の領域が上記金属配線および絶縁性エッチング 停止層から構成され、 上記絶縁性拡散障壁層と接する上記金属配線の一部が銅を 主たる成分とする材料からなる領域を有し、 上記絶縁性エッチング停止層のドラ イエツチ速度が上記絶縁性拡散障甓層のドライエッチ速度の半分以下であるこ とを特徴とする請求項 4に記載の半導体装置。,，
6 . 上記絶縁性'エッチング停止層は、 炭化シリコン， 窒化シリコン， 有機基含有 酸化シリコン， 酸化アルミの中から選ばれる絶縁膜を主たる成分とすることを特 徴とする請求項 5に記載の半導体装置。. ,
7 . 半導体素子が形成された基板と、 該半導体素子相互を接続する金属配線と、 該金属配線の少なく も一部を被覆する絶縁性拡散障壁層とを有する半導体装 置において、 . . ，
上記金属配線の周囲の面の少なくとも 1部が銅を主たる成分とする材料から なる領域を有し、 該銅を主たる成分とする材料からなる領域の一部が上記絶縁性 拡散障壁層と接し、 上記絶縁性 散障壁層が、 酸素とシリコンと窒素を主たる構 成元素とし、 該窒素濃度が 0 . 3原子パーセントから 1 4原子パーセントである ことを特 ί敷とする半導体装置。
8 . 上記絶縁性拡散障壁層の直下の領域が上記金属配線および絶縁性エッチング 停止層から構成され、 上記絶縁性拡散障壁層と接する上記金属配線の一部が銅を 主たる成分とする材料からなる領域を有し、 上記絶縁性エッチング停止層のドラ ィエツチ速度が上記絶縁性拡散障壁層のドライエツチ速度の半分以下であるこ とを特徴とする請求項 7に記載の半導体装置。
9 . 上記絶縁性エッチング停止層は、 炭化シリコン， 窒化シリコン， 有機基含有 酸化シリコン， 酸化アルミの中から選ばれる絶縁膜を主たる成分とすることを特 徴とする請求項 8に記載の半導体装置。
1 0 . 半導体素子が形成された基板.と、 該半導体素子相互を接続する第 1の金属 配線と、 該第 1の金属配線の少なくとも上面を被覆する絶縁性拡散障壁層と、 該 絶縁性拡散障壁層を被覆する第 1の絶縁膜と、 該第' 1の絶縁膜を被覆する中間ス トツバ膜と、 該中間ストッパ膜を被覆する第 2の絶縁膜と、 該第 2の絶縁膜を被 覆する保護絶縁膜と、 上記第 1の金属配線に対して電気的な接続を確保するため に形成された、 上記絶縁性拡散障壁層， 上記第 1の絶縁膜， 上記中間ストッパ膜 ， 上記第 2の絶縁膜および上記保護絶縁膜に設けられた開口部に充填された第 2 の金属配,線を有する半導体装置において、 .
上記絶縁性拡散障壁層と接する上記第 1の金属配線の一部が銅を主たる成分 とする材料からなる領域を有し、 該銅を主たる成分とする材料からなる領域の一 部が上記絶縁性拡散障壁層と接し、 上記絶縁性拡散障壁層の特性が、 比誘電率が 5以下であり、 かつ、 1 4 0 °Cの試験温度において、 上記絶縁性拡散障壁層の電 界強度 2 MV/ c mにおける漏れ電流が i平方センチメートル当たり 1 0 n A 以下、 かつ、 1 4 0 °Cの試験温度において、 銅を陽極としたときの上記絶縁性拡 散障壁層の絶縁破壌寿命が少なくとも 1 0 0年あることを特徴とする半導体装 置。
1 1 . 上記中間ス トッパ膜のドライエッチ速度が、 上記絶縁性拡散障壁層のドラ ィ'ェツチ速度の半分以下であることを特徴とする請求項 1 0に記載の半導体装
1 2 . 上記中間ス トッパ膜は、 炭化シリコン， 窒化シリコン， 有機基含有酸化シ リコン， 酸化アルミの中から選ばれる絶縁膜を主たる成分とすることを特徴とす る請求項 1 0に記載の半導体装置。 . . , .
1 3 . 半導体素子が形成された基板と、 該半導体素子相互を接続する第 1の金属 配線と、 該第 1の金属配線の少なくとも上面を被覆する絶縁性拡散障壁層と、 該 絶縁性拡散障壁層を被覆する第 1の絶縁膜'と、 該第 1の絶縁膜を被覆する中間ス トッノ、"膜と、 該中間ストッパ膜を被覆する第 2の絶縁膜と、 該第 2の絶縁膜を被 覆する保護絶縁膜と、 上記第 1の金属配線に対して電気的な接続を確保するため に形成された、 上記絶縁性拡散障壁層，：.上記第 1の絶縁膜， 上記中間ストッパ膜 ， 上記第 2の絶縁膜および上記保護絶縁膜に設けられた開口部に充填された第 2 の金属配線を有する半導体装置において、 '
上記絶縁性拡散障壁層と接する上記第 1の金属配線の一部が銅を主たる成分 とする材料からなる領域を有し、,,該銅を主たる成分とする材料からなる領域の一 部が上記絶縁性拡散障壁層と接し、 上記絶縁性拡散障壁層は、 一般式 （R O) n S i H 4 n (式中 nは 1〜3の範囲の整数、 Rはアルキル基、 ァリール基又はそ の誘導体である） で表わされるアルコキシシランと、 酸化性ガスとを少なくとも 含む混合ガスを用い、 プラズマ C V D法により形成されたことを特徴とする半導 体装置。
1 4 . 上記中間ストッパ膜のドライエッチ速度が、 上記絶縁性拡散障壁層のドラ ィェツチ速度の半分以下であることを'特徴とする請求項 1 3に記載の半導体装
1 5 . 上記中間ストッパ膜は、 炭化シリコン, 窒化シリコン， 有機基含有酸化シ リコン， 匕アルミの中から選ばれる絶縁膜を主たる成分とすることを特徴とす る請求項 1 3に記載の半導体装置。
1 6 . 半導体素子が形成された基板と、 該半導体素子相互を接続する第 1の金属 配線と、 該第 1の金属配線の少なくども上面を被覆する絶縁性拡散障壁層と、 該 絶縁性拡散障壁層を被覆する第 1の絶縁膜と、 該第 1の絶縁膜を被覆する中間ス トッノ 膜と、 該中間ストッパ膜を被覆する第 2の絶縁膜と、 該第 2の絶縁膜を被 覆する保護絶縁膜と、 上記第 1の金属配線に対して電気的な接続を確保するため に形成された、 上記絶縁性拡散障釋層， 上記第 1の絶縁膜， 上記中間ストツバ膜 ， 上記第 2の絶縁膜および上記保護絶縁膜に設けられた開口部に充填された第 2 の金属配線を有する半導体装置において、
上記絶縁性拡散障壁層.と揆する上記第 1の金属配線の一部が銅を主たる成分 とする材料からなる領域を有し 該銅を主たる成分とする材料からなる領域の一 部が上記絶縁性拡散障壁層と接し、'上記絶縁性拡散障壁層が、 酸素とシリコンと 窒素を主たる構成元素とし、 該窒素濃度が 0, 3原子パーセントから 14原子パ 一セントであることを特徴とする半'導体装 ¾。
17. 上記中間ストツバ膜のドライエッチ速度が、 上記絶縁性拡散障壁層のドラ イエツチ速度の半分以下であることを特徴とする請求項 16に記載の半導体装
18. 上記中間ストッパ膜は、 炭化シリコン， 窒化シリコン， 有機基含有酸化シ リコン， 酸化アルミの中から選ばれる絶縁膜を主たる成分とすることを特徴とす る請求項 16に記載 69半導体装置。
1 9. 半導体素子が形成された基板上に、 周囲の面の少なくとも 1部が銅を主た る成分とする材料からなる領域を有する金属配線を形成し、
該金属配線の銅を主たる成分とする材料からなる領域を被覆するように、 比誘 電率が 5以下であり、 かつ、 試験温度 140°Cにおいて電界強度 2MV/cmに おける漏れ電流が 1平方センチメートル当たり 1 O nA以下であり、 かつ、 試験 温度 1 40°Cにおいて銅を陽極としたときの絶縁破壌寿命が少なくとも 1 00 年ある特性を有する絶縁性拡散障壁層を形成することを特徴とする半導体装置 の製造方法。 . . .
20. 上記酸化性ガスは、 少なくとも N〇， N20, N'02, CO及び C.〇2から なる群から選ばれた少なくとも 1種のガスを含むことを特徴とする請求項 1 9 に記載の半導体装置の製造方法。 .
21. 半導体素子が形成された基板上に、 周囲の面の少なくとも 1部が銅を主た る成分とする材料からなる領域を有する金属配線を形成し、 ' 該金属配線の銅を主たる成分とする材料からなる領域を被覆するように、 一般 式 （RO) nS i H4_n (式中 nは 1〜3の範囲の整数、 Rはアルキル基、 ァリー ル基又はその誘導体である） で表わされるアルコキシシランと、 酸化性ガスとを 少なくとも含む混合ガスを用い、 プラズマ C VD法により、 絶縁性拡散障壁層'を 形成することを特徴とする半導体装置の製造方法。
22. 上記酸化性ガスは、 少なくとも NO, N20, N02， CO及び C02から なる群から選ばれた少なくとも 1種のガスを含むことを特徴とする請求項 21 に記載の半導体装置の製造方法。 . ，
23. 半導体素子が形成された基板上に、 周.囲の面の少なくとも 1部が銅を主た る成分とする材料からなる領域を有する金属配線を形成し、
該金属配線の銅を主たる成分とする材料からなる領域を被覆するように、 無機 シランガスまたは有機シランガスと、 酸化窒素ガスまたは酸素原子を含むガスと 窒素原子を含むガスの混合ガス、 とを用いてプラズマ CVD法により、 酸素とシ リコンと窒素を主たる構成元素とし、 該窒素濃度が 0. 3原子パーセントから 1
4原子パーセントである絶縁性拡散障壁層を形成することを特徴とする半導体 装置の製造方法。 .. .
24. 上記無機シランガスは、 少なくとも、 一般式 S i nH (2n + 2) (式中 nは 1 以上の整数） で表わされる高次シランからなる群から選ばれた少なくとも 1種の ' ガスを含み、 上記有機シランガスは、,少 くとも.、 一般式 RnS i H4_n, (RO ノ nS i rI4一 n' kmo i 2H6_m, (RO) m S l 2H6— m, (R O) Γ o ι R 4一 n (式中 nは 1〜4の 囲の整数、 mは 1〜6の範囲の整数、 Rおよび R' はァ ルキル基、 ァリール基又はその誘導体である） からなる群から選ばれた少なくと も 1種のガスを含むことを特徴とする請求項 23に記載の半導体装置の製造方 法。
'
25. 上記酸化窒素ガスは、 少なくとも N20， NO及び N02からなる群から選 ばれた少なくとも 1種のガスを含み、 上記酸素原子を含むガスは、 少なくとも o
2, CO, C02， H20, N20, NO及び N02からなる群から選ばれた少なく とも 1種のガスを含み、 上記窒素原子を含むガスほ、 少なくとも N2, NH3， N 20, N〇及び N02からなる群から選ばれた少なくとも 1種のガスを含むことを 特徴とする請求項 23に記載の半導体装置の製造方法。
26. 上記酸化窒素ガスは、 少なくとも N2〇， N〇及び N02からなる群から選 ばれた少なくとも 1種のガスを含み、 上記酸素原子を含むガスは、 少なくとも O 2, CO, C02, H20， N20, NO及び N02からなる群から選ばれた少なく とも 1種のガスを含み、 上記窒素原子を含むガスは、 少なくとも N2， NH3, N 20， NO及び N〇2からなる群から選ばれた少なくとも 1種のガスを含むことを 特徴とする請求項 24に記載の半導体装置の製造方法。
27. 半導体素子が形成された基板上に、 開口部を有する絶縁性ェッチング停止 層を形成し、 該絶縁性エッチング停止層に設けられた開口部を充填するように、 少なくとも上面が銅を主たる成分とする材料か なる領域を有する金属配線を 形成し、 該金属配線の銅を主たる成分とする材料からなる領域と該絶縁性ェッチ ング停止層を被覆するように、 絶縁性拡散障壁層を形成する工程を少なくとも含 み、
上記絶縁性エッチング停止層のドライエッチ速度が、 上記絶縁性拡散障壁層の ドライエッチ速度の半分以下とすることを特徴とする半導体装置の製造方法。
2 8 . 上記絶縁性エッチング停止層は、 炭化シリコン， 窒化シリコン， 有機基含 有酸化シリコン， 酸ィ匕アルミの中力 .ら選ばれる絶縁膜を主たる成分とすることを 特徴とする請求項 2 7に記載の半導体装置の製造方法。
2 9 . 上記絶縁性拡散障壁層を、 比誘電率が 5以下とし、 かつ、 試験温度 1 4 0 °Cにおいて電界強度 2 MVZ c mにおける漏れ電流が 1平方センチメートル当 たり 1 0 n A以下とし、 かつ、 試験温度 1 4 0 °Cにおいて銅を陽極としたときの 絶縁破壌寿命が少なくとも 1 0 0年ある特性とすることを特徴とする請求項 2 7に記載の半導体装置の製造方法。
3 0 . 上記絶縁性拡散障壁層を、' 一般式 （R O) n S i H4 n (式中 nは 1〜3の 範囲の整数、 Rはアルキル基、 ァリール基又はその誘導体である） で表わされる アルコキシシランと、 酸化性ガスとを少なくとも含む混合ガスを用いて、 プラズ マ C V D法により形成することを特徴とする請求項 2 7に記載の半導体装置の 製造方法。
3 1 . 上記絶縁性拡散障壁層を、 無機シランガスまたは有機シランガスと、 酸化 窒素ガスまたは酸素原子を含むガスと窒素原子を含むガスの混合ガスとを用い てプラズマ C V D法により形成し、 酸素とシリコンと窒素を主たる構成元素とし 、 該窒素濃度が 0 . 3原子パーセントから 1 4原子パーセントとすることを特徴 とする請求項 2 7に記載の半導体装置の製造方法。
3 2 . 半導体素子が形成された基板上に、 すくなくとも上面の 1部が銅を主たる 成分とする材料からなる領域を有する第 1の金属配線を形成し、 該第 1の金属配 線の銅を主たる成分とする材料からなる領域を被覆するように絶縁性拡散障壁 層を形成し、 該絶縁性拡散障壁層を被覆するように第 1の絶縁膜， 中間ス 膜， 第 2の絶縁膜， 保護絶縁膜及びエッチマスクを順次形成し、 該ェ' の一部に第 1の開口部を形成し、 該第 1の開口部の底部に露出した上記保護絶縁 膜の一部に第 2の開口部を形成し、 該第 2の開口部を通して上記第 2の絶縁膜に 第 3の開口部を形成し、，該第 3の開口部の底部に露出した上記中間ストッパ膜を 除去し第 4の開口部を形成し、 同時に、 上記第 1の開口部の底部に露出した上記 保護絶縁膜を除去し、 上記エッチマスクに形成した上記第 1の開口部下の上記第 2の絶縁膜を除去し、 同時に、 上記第 4の開口部下の上記第 1の絶縁膜を除去し 、 上記第 4の開口部下に露出した上記絶縁性拡散障壁層を除去し、 上記第 1の金 属配線に対して開口部を形成する工程を少なくとも含み、
上記中間ストッパ膜のドライエッチ速度が、 上記絶縁性拡散障壁層のドライエ ツチ速度の半分以下とすることを特徴''とする半導体装置の製造方法。
3 3 . 上記中間ストッパ膜は、 炭化シリコン， 窒化シリコン， 有機基含有酸化シ リコン， 酸化アルミの中から選ばれる絶縁膜を主たる成分とすることを特徴とす る請求項 2 9に記載の半導体装置の製造方法。
3 4 . 上記絶縁性拡散障壁層を、 比誘電率が 5以下とし、 力つ、 試験温度 1 4 0 °Cにおいて電界強度 2 M V Ζ c mにおける漏れ電流が 1平方センチメートル当 たり 1 0 n A以下とし、 かつ、 試験温度 1 4 0 °Cにおいて銅を陽極としたときの 絶縁破壊寿命が少なくとも 1 0 0年ある特性とすることを特徴とする請求項 2 9に記載の半導体装置の製造方法。 '
3 5 . 上記絶縁性拡散障壁層を、 一般式 （R O) n S i H4_n (式中 nは 1〜 3の 範囲の整数、 Rはアルキル基、 ァリール基又はその誘導体である） で表わされる アルコキシシランと、 酸化性ガスとを少なくとも含む混合ガスを用いて、 プラズ ' マ C V D法により形成することを特徴とする請求項 2 9に記載の半導体装置の 製造方法。
3 6 . 上記絶縁性拡散障壁層を、 無機シランガスまたは有機シランガスと、 酸化 窒素ガスまたは酸素原子を含むガスと窒素原子を含むガスの混合ガスとを用い - てプラズマ C VD法により形成し、 酸素とシリコンと窒素を主たる構成元素とし 、 該窒素濃度が 0 . 3原子パーセン.トから 1 4原子パーセントとすることを特徴 - とする請求項 2 9に記載の半導体装置の製造方法。
PCT/JP2001/004451 2000-06-26 2001-05-28 Dispositif a semi-conducteur et procede de fabrication associe WO2002001627A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/276,776 US7122900B2 (en) 2000-06-26 2001-05-28 Semiconductor device and method manufacturing the same
JP2002505673A JP4659329B2 (ja) 2000-06-26 2001-05-28 半導体装置及びその製造方法
US11/526,754 US7947596B2 (en) 2000-06-26 2006-09-26 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000196256 2000-06-26
JP2000-196256 2000-06-26

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10276776 A-371-Of-International 2001-05-28
US11/526,754 Continuation US7947596B2 (en) 2000-06-26 2006-09-26 Semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
WO2002001627A1 true WO2002001627A1 (fr) 2002-01-03

Family

ID=18694786

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/004451 WO2002001627A1 (fr) 2000-06-26 2001-05-28 Dispositif a semi-conducteur et procede de fabrication associe

Country Status (3)

Country Link
US (2) US7122900B2 (ja)
JP (1) JP4659329B2 (ja)
WO (1) WO2002001627A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031918A (ja) * 2002-04-12 2004-01-29 Hitachi Ltd 半導体装置
JP2005236141A (ja) * 2004-02-20 2005-09-02 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2007189243A (ja) * 2007-03-12 2007-07-26 Fujitsu Ltd 半導体装置
JP2009124164A (ja) * 2009-01-19 2009-06-04 Fujitsu Microelectronics Ltd 半導体装置
JP2009124165A (ja) * 2009-01-19 2009-06-04 Fujitsu Microelectronics Ltd 半導体装置
US7683488B2 (en) 2006-08-21 2010-03-23 Fujitsu Limited Semiconductor device
US7772700B2 (en) 2002-04-12 2010-08-10 Renesas Technology Corp. Semiconductor device

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593247B1 (en) * 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6660656B2 (en) * 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US7122900B2 (en) * 2000-06-26 2006-10-17 Renesas Technology Corp. Semiconductor device and method manufacturing the same
US6835669B2 (en) * 2000-07-21 2004-12-28 Canon Sales Co., Inc. Film forming method, semiconductor device and semiconductor device manufacturing method
US6759327B2 (en) * 2001-10-09 2004-07-06 Applied Materials Inc. Method of depositing low k barrier layers
US7091137B2 (en) * 2001-12-14 2006-08-15 Applied Materials Bi-layer approach for a hermetic low dielectric constant layer for barrier applications
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US6890850B2 (en) 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US20030194496A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Methods for depositing dielectric material
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
US7105460B2 (en) * 2002-07-11 2006-09-12 Applied Materials Nitrogen-free dielectric anti-reflective coating and hardmask
US6927178B2 (en) * 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
US7749563B2 (en) * 2002-10-07 2010-07-06 Applied Materials, Inc. Two-layer film for next generation damascene barrier application with good oxidation resistance
US7825516B2 (en) * 2002-12-11 2010-11-02 International Business Machines Corporation Formation of aligned capped metal lines and interconnections in multilevel semiconductor structures
US6790788B2 (en) * 2003-01-13 2004-09-14 Applied Materials Inc. Method of improving stability in low k barrier layers
WO2004097923A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法
US7368804B2 (en) * 2003-05-16 2008-05-06 Infineon Technologies Ag Method and apparatus of stress relief in semiconductor structures
US20040253378A1 (en) * 2003-06-12 2004-12-16 Applied Materials, Inc. Stress reduction of SIOC low k film by addition of alkylenes to OMCTS based processes
KR100500573B1 (ko) * 2003-07-01 2005-07-12 삼성전자주식회사 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법
US20050037153A1 (en) * 2003-08-14 2005-02-17 Applied Materials, Inc. Stress reduction of sioc low k films
JP2005203476A (ja) * 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法
US6949457B1 (en) * 2004-01-21 2005-09-27 Kla-Tencor Technologies Corporation Barrier enhancement
US20050233555A1 (en) * 2004-04-19 2005-10-20 Nagarajan Rajagopalan Adhesion improvement for low k dielectrics to conductive materials
US7229911B2 (en) * 2004-04-19 2007-06-12 Applied Materials, Inc. Adhesion improvement for low k dielectrics to conductive materials
US20050277302A1 (en) * 2004-05-28 2005-12-15 Nguyen Son V Advanced low dielectric constant barrier layers
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7229041B2 (en) * 2004-06-30 2007-06-12 Ohio Central Steel Company Lifting lid crusher
US7288205B2 (en) * 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
US7758223B2 (en) * 2005-04-08 2010-07-20 Toshiba Lighting & Technology Corporation Lamp having outer shell to radiate heat of light source
US7749896B2 (en) 2005-08-23 2010-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for forming the same
JP2008218921A (ja) * 2007-03-07 2008-09-18 Nec Electronics Corp 位置ずれ量の測定用パターンおよび測定方法、ならびに半導体装置
US7615484B2 (en) * 2007-04-24 2009-11-10 Chartered Semiconductor Manufacturing Ltd. Integrated circuit manufacturing method using hard mask
JP4569683B2 (ja) 2007-10-16 2010-10-27 東芝ライテック株式会社 発光素子ランプ及び照明器具
JP5353216B2 (ja) * 2008-01-07 2013-11-27 東芝ライテック株式会社 Ｌｅｄ電球及び照明器具
US7961554B2 (en) * 2008-01-11 2011-06-14 Cellnet Innovations, Inc. Methods and systems for accurate time-keeping on metering and other network communication devices
US7956466B2 (en) 2008-05-09 2011-06-07 International Business Machines Corporation Structure for interconnect structure containing various capping materials for electrical fuse and other related applications
US8772156B2 (en) * 2008-05-09 2014-07-08 International Business Machines Corporation Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications
MX2010014517A (es) * 2008-06-27 2011-02-22 Toshiba Lighting & Technology Lampara de elemento emisor de luz y equipo de iluminacion.
JP5396065B2 (ja) * 2008-10-28 2014-01-22 株式会社日立製作所 半導体装置の製造方法
EP2194574B1 (en) * 2008-12-02 2018-11-07 IMEC vzw Method for producing interconnect structures for integrated circuits
JP5407340B2 (ja) * 2009-01-07 2014-02-05 富士通セミコンダクター株式会社 配線の形成方法
JP5333758B2 (ja) 2009-02-27 2013-11-06 東芝ライテック株式会社 照明装置および照明器具
JP5354191B2 (ja) * 2009-06-30 2013-11-27 東芝ライテック株式会社 電球形ランプおよび照明器具
JP5348410B2 (ja) * 2009-06-30 2013-11-20 東芝ライテック株式会社 口金付ランプおよび照明器具
JP2011049527A (ja) * 2009-07-29 2011-03-10 Toshiba Lighting & Technology Corp Ｌｅｄ照明装置
JP2011071242A (ja) * 2009-09-24 2011-04-07 Toshiba Lighting & Technology Corp 発光装置及び照明装置
US8324789B2 (en) * 2009-09-25 2012-12-04 Toshiba Lighting & Technology Corporation Self-ballasted lamp and lighting equipment
CN102032481B (zh) * 2009-09-25 2014-01-08 东芝照明技术株式会社 附带灯口的照明灯及照明器具
US8678618B2 (en) 2009-09-25 2014-03-25 Toshiba Lighting & Technology Corporation Self-ballasted lamp having a light-transmissive member in contact with light emitting elements and lighting equipment incorporating the same
JP2011091033A (ja) * 2009-09-25 2011-05-06 Toshiba Lighting & Technology Corp 発光モジュール、電球形ランプおよび照明器具
JP5257622B2 (ja) * 2010-02-26 2013-08-07 東芝ライテック株式会社 電球形ランプおよび照明器具
JP5286382B2 (ja) * 2011-04-11 2013-09-11 株式会社日立製作所 半導体装置およびその製造方法
CN102915952B (zh) * 2011-08-04 2014-11-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US8906801B2 (en) * 2012-03-12 2014-12-09 GlobalFoundries, Inc. Processes for forming integrated circuits and integrated circuits formed thereby
US9659813B1 (en) * 2016-02-05 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection and manufacturing method thereof
US10096639B2 (en) * 2016-10-10 2018-10-09 Sensors Unlimited, Inc. Bump structures for interconnecting focal plane arrays
JP2018137344A (ja) * 2017-02-22 2018-08-30 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554570A (en) * 1994-01-25 1996-09-10 Canon Sales Co., Inc. Method of forming insulating film
JPH1187332A (ja) * 1997-09-02 1999-03-30 Nec Corp 半導体装置及びその製造方法
EP0945900A1 (en) * 1998-03-26 1999-09-29 Matsushita Electric Industrial Co., Ltd. Method for forming interconnection structure
JPH11330246A (ja) * 1998-04-06 1999-11-30 Motorola Inc 銅相互接続構造および形成方法
JP2000082741A (ja) * 1998-08-11 2000-03-21 Internatl Business Mach Corp <Ibm> フッ素含有誘電体を集積するための方法および材料

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376455A (ja) 1986-09-19 1988-04-06 Fujitsu Ltd 半導体装置の製造方法
GB8913743D0 (en) * 1989-06-15 1989-08-02 Bicc Plc Manufacture of extruded products
US5397863A (en) * 1991-09-13 1995-03-14 International Business Machines Corporation Fluorinated carbon polymer composites
US5326643A (en) * 1991-10-07 1994-07-05 International Business Machines Corporation Adhesive layer in multi-level packaging and organic material as a metal diffusion barrier
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
ATE280742T1 (de) * 1996-06-17 2004-11-15 Toray Industries Lichtempfendliche keramische grünfolie, keramische packung , verfahren zu deren herstellung sowie verwendung
JP3062491B2 (ja) 1998-03-26 2000-07-10 松下電器産業株式会社 配線構造体の形成方法
AU3055599A (en) * 1998-04-01 1999-10-25 Asahi Kasei Kogyo Kabushiki Kaisha Method of manufacturing interconnection structural body
US6437424B1 (en) * 1999-03-09 2002-08-20 Sanyo Electric Co., Ltd. Non-volatile semiconductor memory device with barrier and insulating films
WO2001047045A1 (en) * 1999-12-21 2001-06-28 Plastic Logic Limited Solution processing
US6630413B2 (en) * 2000-04-28 2003-10-07 Asm Japan K.K. CVD syntheses of silicon nitride materials
US7122900B2 (en) * 2000-06-26 2006-10-17 Renesas Technology Corp. Semiconductor device and method manufacturing the same
KR100486333B1 (ko) * 2000-07-21 2005-04-29 가부시끼가이샤 한도따이 프로세스 켄큐쇼 반도체 장치 및 그 제조 방법
US6500752B2 (en) * 2000-07-21 2002-12-31 Canon Sales Co., Inc. Semiconductor device and semiconductor device manufacturing method
JP2002043423A (ja) * 2000-07-24 2002-02-08 Tokyo Ohka Kogyo Co Ltd 被膜の処理方法およびこの方法を用いた半導体素子の製造方法
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
US6391768B1 (en) * 2000-10-30 2002-05-21 Lsi Logic Corporation Process for CMP removal of excess trench or via filler metal which inhibits formation of concave regions on oxide surface of integrated circuit structure
TW548467B (en) 2001-04-19 2003-08-21 Alps Electric Co Ltd Liquid crystal display device with improved viewing angle property and portable electronic apparatus using the same
DE60217247T2 (de) * 2001-09-28 2007-10-04 Jsr Corp. Gestapelte Schicht, isolierender Film und Substrate für Halbleiter
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
US6509282B1 (en) * 2001-11-26 2003-01-21 Advanced Micro Devices, Inc. Silicon-starved PECVD method for metal gate electrode dielectric spacer
KR20030094099A (ko) * 2002-06-03 2003-12-11 쉬플리 캄파니, 엘.엘.씨. 전자 디바이스 제조
US20040048203A1 (en) * 2002-09-10 2004-03-11 Hitachi, Ltd. Method of manufacturing a semiconductor device for high speed operation and low power consumption
US6853043B2 (en) * 2002-11-04 2005-02-08 Applied Materials, Inc. Nitrogen-free antireflective coating for use with photolithographic patterning
US20040185674A1 (en) * 2003-03-17 2004-09-23 Applied Materials, Inc. Nitrogen-free hard mask over low K dielectric
KR100650714B1 (ko) * 2003-06-16 2006-11-27 주식회사 하이닉스반도체 반도체소자의 저유전체막 형성방법
US6974755B2 (en) * 2003-08-15 2005-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure with nitrogen-containing liner and methods of manufacture
US7102232B2 (en) * 2004-04-19 2006-09-05 International Business Machines Corporation Structure to improve adhesion between top CVD low-k dielectric and dielectric capping layer
JP2010045161A (ja) * 2008-08-12 2010-02-25 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554570A (en) * 1994-01-25 1996-09-10 Canon Sales Co., Inc. Method of forming insulating film
JPH1187332A (ja) * 1997-09-02 1999-03-30 Nec Corp 半導体装置及びその製造方法
EP0945900A1 (en) * 1998-03-26 1999-09-29 Matsushita Electric Industrial Co., Ltd. Method for forming interconnection structure
JPH11330246A (ja) * 1998-04-06 1999-11-30 Motorola Inc 銅相互接続構造および形成方法
JP2000082741A (ja) * 1998-08-11 2000-03-21 Internatl Business Mach Corp <Ibm> フッ素含有誘電体を集積するための方法および材料

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031918A (ja) * 2002-04-12 2004-01-29 Hitachi Ltd 半導体装置
US7772700B2 (en) 2002-04-12 2010-08-10 Renesas Technology Corp. Semiconductor device
US7986041B2 (en) 2002-04-12 2011-07-26 Renesas Electronics Corporation Semiconductor device
JP2005236141A (ja) * 2004-02-20 2005-09-02 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
US7683488B2 (en) 2006-08-21 2010-03-23 Fujitsu Limited Semiconductor device
JP2007189243A (ja) * 2007-03-12 2007-07-26 Fujitsu Ltd 半導体装置
JP2009124164A (ja) * 2009-01-19 2009-06-04 Fujitsu Microelectronics Ltd 半導体装置
JP2009124165A (ja) * 2009-01-19 2009-06-04 Fujitsu Microelectronics Ltd 半導体装置

Also Published As

Publication number Publication date
US20030111730A1 (en) 2003-06-19
JP4659329B2 (ja) 2011-03-30
US7122900B2 (en) 2006-10-17
US20070018330A1 (en) 2007-01-25
US7947596B2 (en) 2011-05-24

Similar Documents

Publication Publication Date Title
WO2002001627A1 (fr) Dispositif a semi-conducteur et procede de fabrication associe
US6750541B2 (en) Semiconductor device
US10714379B2 (en) Reducing contact resistance in vias for copper interconnects
US5858869A (en) Method for fabricating intermetal dielectric insulation using anisotropic plasma oxides and low dielectric constant polymers
US6297554B1 (en) Dual damascene interconnect structure with reduced parasitic capacitance
JP3196203B2 (ja) 半導体素子の形成方法
JP4283106B2 (ja) 犠牲材料を用いた半導体構造およびその製造方法並びに実施方法
US6309801B1 (en) Method of manufacturing an electronic device comprising two layers of organic-containing material
KR100497580B1 (ko) 응력 조정 캡층을 포함한 상호 접속 구조
US11355430B2 (en) Capping layer overlying dielectric structure to increase reliability
US7323408B2 (en) Metal barrier cap fabrication by polymer lift-off
US9293413B2 (en) Semiconductor devices and methods of manufacture thereof
KR20190062135A (ko) 로우 ｋ 유전체 및 이를 형성하기 위한 프로세스
JP3193335B2 (ja) 半導体装置の製造方法
US9685497B2 (en) Embedded metal-insulator-metal capacitor
KR20010082057A (ko) 반도체장치 및 그 제조방법
US20220293512A1 (en) Capping layer overlying dielectric structure to increase reliability
JPH08107149A (ja) 半導体デバイスおよび半導体ウエハ上の金属導線を絶縁する方法
US10262893B2 (en) Method of forming inter-level dielectric structures on semiconductor devices
JP2000174019A (ja) 半導体装置及びその製造方法
KR20020018622A (ko) 로우 ｋ 유전 절연체 및 반도체 회로 구조 형성 방법
US7148571B1 (en) Semiconductor device and method of manufacturing the same
US6563221B1 (en) Connection structures for integrated circuits and processes for their formation

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref country code: JP

Ref document number: 2002 505673

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 10276776

Country of ref document: US

122 Ep: pct application non-entry in european phase