WO2001097579A1 - Procede pour monter une piece electronique - Google Patents

Procede pour monter une piece electronique Download PDF

Info

Publication number
WO2001097579A1
WO2001097579A1 PCT/JP2001/004741 JP0104741W WO0197579A1 WO 2001097579 A1 WO2001097579 A1 WO 2001097579A1 JP 0104741 W JP0104741 W JP 0104741W WO 0197579 A1 WO0197579 A1 WO 0197579A1
Authority
WO
WIPO (PCT)
Prior art keywords
mounting
solder
wiring board
component
temperature
Prior art date
Application number
PCT/JP2001/004741
Other languages
English (en)
French (fr)
Inventor
Ryoichi Morimoto
Jitsuho Hirota
Original Assignee
Murata Manufacturing Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co.,Ltd. filed Critical Murata Manufacturing Co.,Ltd.
Priority to US10/031,299 priority Critical patent/US6598779B2/en
Priority to EP01936854A priority patent/EP1294217A4/en
Publication of WO2001097579A1 publication Critical patent/WO2001097579A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0485—Tacky flux, e.g. for adhering components during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for mounting an electronic component, and more particularly, to a method for mounting an electronic component for manufacturing a mounting structure in which a surface mounting component and an IC are mixedly mounted on a single wiring board.
  • a mounting structure sub-module
  • One method of simply mounting “electronic component J” on a wiring board is to use a bump made of Pb-based high-temperature solder (for example, Pb95 / 5Sn, melting point 315 ° C).
  • eutectic solder for example, Sn 6337 Pb, melting point 183 ° C.
  • the IC and the surface mount component are mounted on the K-line board according to the procedure described below.
  • an IC bumps are formed by mounting on a wiring board to reflow (peak temperature 3 5 5 e C).
  • the eutectic solder paste used for mounting the surface mount components is supplied to predetermined electrodes on which the surface mount components are to be mounted by using a dispenser or the like, and the surface mount components are supplied. Is mounted on the wiring board and reflowed (peak temperature is 220). (3) Then, clean the wiring board, fill it with underfill resin between the lower surface of the IC and the wiring board, and cure it.
  • the eutectic solder (Sn63 / 37Pb, melting point 18) is used for both the IC and the surface mount component.
  • the IC and the surface mount component are mounted on the wiring board in the procedure described below.
  • eutectic solder paste used for mounting surface mount components is supplied onto the electrodes where surface mount components are to be mounted, by a printing method using a metal mask or the like.
  • the wiring board is washed, and the underfill resin is filled between the lower surface of the IC and the wiring board, and then cured.
  • Pb-based high-temperature solder has poor solder wettability, and it is difficult for sufficient self-alignment to occur unless reflow is performed in a reducing atmosphere or a highly active flux is used.
  • solder resist is formed around an area of the electrode 52 formed on the wiring board 51, where the solder bump 54 formed on the IC 53 is connected and fixed.
  • resin resist such as epoxy resin or epoxy acrylate resin is generally used as solder resist 56, but resin solder resist is The heat resistance temperature is low, the adhesion to the electrode 52 deteriorates due to the heat of reflow, etc., and after reflow, the solder 54 a (the solder bump 54 is melted) flows down to the lower side of the resist 56, The height of the solder bumps 54 after the connection becomes insufficient (reduced), making it difficult to perform sufficient cleaning in the later process, and underfilling between the lower surface of the IC 53 and the wiring board 51. Filling when filling with resin (not shown) And or summer in difficult, Ru problems we cover that lowering the connection reliability.
  • Solder poles generated during the second reflow process may remain and may not be removed even after cleaning, and may enter the underside of the IC and hinder the process of applying (filling) the underfill resin .
  • Pb-based high-temperature solder Pb95Sn5, melting point 315 ° C
  • Pb which is a source of pollution, is often used, and from the viewpoint of environmental protection. Not preferred.
  • An object of the present invention is to solve the above-mentioned problems, and an object of the present invention is to provide a method for mounting an electronic component capable of efficiently and reliably mounting a surface mount component and an IC on a single substrate.
  • a method for mounting an electronic component of the present invention is as follows.
  • This is a method of mounting electronic components to manufacture a mounting structure in which surface mount components and IC are mixed on one wiring board.
  • This electronic component mounting method includes the above-mentioned steps (a), (b), (c), (d), and (e), and supplies a high-temperature solder paste to electrodes for mounting surface-mounted components. Then, mount the surface-mounted components on the electrodes and temporarily fix them with a high-temperature solder paste, and apply flux to the electrodes on which ICs with eutectic solder bumps are to be mounted, or apply flux to eutectic solder bumps. Then, mount the IC on the electrodes, temporarily fix it with flux, heat the wiring board in a high-temperature atmosphere where high-temperature solder and eutectic solder melt, and reflow solder the surface-mounted components and IC. Because of this, it is possible to connect both the surface mount component and the IC at once with a single reflow, which simplifies the manufacturing process.
  • the supply of high-temperature solder paste to the electrodes for surface mount components can be performed by the normal printing method.
  • eutectic solder for example, Sn63 / Pb37
  • a surface-mounted component and an IC are mixed on a single wiring board that has an electrode for mounting a surface-mounted component, an electrode for mounting an IC, and a eutectic solder bump formed on the electrode for mounting the IC.
  • the method of mounting the electronic component includes the above-described steps (a), (b), (c), (d), and (e), and a high-temperature solder paste is placed on the electrode for mounting the surface-mounted component.
  • steps of supplying and forming the eutectic solder bumps on the IC mounting electrodes the order of supplying the high-temperature solder paste and forming the eutectic solder bumps does not matter
  • surface mount components Mount the IC on the electrode and temporarily fix it with a high-temperature solder paste, apply flux to the IC electrode, or apply flux to the eutectic solder bump, mount the IC on the electrode and temporarily apply the flux.
  • the supply of high-temperature solder paste to the surface mount component electrodes can be performed by a normal printing method, and by performing simultaneous reflow, the same as in the case of the conventional mounting method described above.
  • eutectic solder for example, Sn63ZPb37
  • eutectic solder for example, Sn63ZPb37
  • the method for mounting an electronic component according to the present invention includes a case where a ceramic substrate made of a ceramic material is used as the wiring substrate, and a solder resist is provided around a region on the electrode where soldering is performed.
  • a solder resist made of a heat-resistant insulating material that does not deteriorate in a high-temperature atmosphere in the reflow soldering step is used as the solder resist.
  • solder resist made of a heat-resistant insulating material that does not deteriorate in a high-temperature atmosphere in the reflow soldering process
  • the high-temperature solder is reflow-soldered.
  • the wiring board does not deteriorate or deform as compared to a resin board even if it receives a high-temperature heat history, and the solder resist has heat resistance. It is possible to prevent the solder from spreading over the surface of the electrode and to prevent the bump height from being reduced, and the present invention can be made more effective.
  • the electronic component mounting method of the present invention is characterized in that the solder resist made of the heat-resistant insulating material is made of an inorganic insulating material such as ceramic or glass.
  • the mounting method is characterized in that an underfill resin is filled between the lower surface of the IC and the wiring board after the reflow soldering. If the underfill resin is filled between the lower surface of the IC and the wiring board after reflow soldering, the IC will be sure to be misaligned and fall off even after the reflow process when mounted on the motherboard Can be prevented.
  • the electronic component mounting method of the present invention is characterized in that the wiring board has an external connection terminal.
  • the present invention is applied to a case where the wiring board has external connection terminals such as BGA terminals and LGA terminals, that is, the mounting structure (sub-module) is mounted on a mother board by a user. It can be applied to such cases, and has high utility. In such a case, if the underfill is filled, it is possible to prevent the displacement of the IC even after the reflow process when mounted on a mother board.
  • the high-temperature solder has a liquidus temperature of 210 ° to 260 °. It is characterized by 5n high temperature solder.
  • FIG. 1 is a diagram showing a wiring board used in a method for mounting electronic components according to an embodiment (Embodiment 1) of the present invention.
  • FIG. 2 is a view showing a state in which a solder paste is applied on the electrodes in the process of mounting the electronic component according to the first embodiment of the present invention.
  • FIG. 3 is a view showing the first embodiment of the present invention. How to mount electronic components
  • FIG. 4 is a diagram showing a state in which a surface mount component is mounted on a predetermined electrode in the process.
  • FIG. 4 is a view showing a state in which a flux is applied to a eutectic solder bump on an electrode on which an IC is to be mounted, in a step of the electronic component mounting method according to the first embodiment of the present invention.
  • FIG. 5 is a diagram showing a state in which IC is mounted on a predetermined electrode in the steps of the electronic component mounting method according to Embodiment 1 of the present invention.
  • FIG. 6 is a diagram showing a state in which the IC and the surface-mounted component are reflow-soldered in the electronic component mounting method according to the first embodiment of the present invention.
  • FIG. 7 is a diagram showing an IC with solder bumps mounted in a method for mounting an electronic component according to another embodiment (Embodiment 2) of the present invention.
  • FIG. 8 is a view showing a wiring board used in a method for mounting an electronic component according to Embodiment 2 of the present invention.
  • FIG. 9 is a view showing a state in which a solder paste is applied on predetermined electrodes in a step of the electronic component mounting method according to the second embodiment of the present invention.
  • FIG. 10 is a diagram showing a state in which a surface-mounted component is mounted on a predetermined electrode in one step of the method for mounting an electronic component according to the second embodiment of the present invention.
  • FIG. 11 is a diagram showing a state in which a flux is applied to an IC solder bump to be mounted in the electronic component mounting method according to the second embodiment of the present invention.
  • FIG. 12 is a view showing a state in which an IC in which a flux is applied to a solder bump is mounted on a predetermined electrode in a step of a mounting method of an electronic component according to a second embodiment of the present invention.
  • FIG. 13 shows a state in which the IC and the surface-mounted component are reflow-soldered in one step of the mounting method of the electronic component according to the second embodiment of the present invention.
  • FIG. 14 is an enlarged view showing a main part of a mounting structure (sub-module) on which an IC and a surface mounting component are mounted according to the electronic component mounting method according to the second embodiment of the present invention.
  • Figure 15 is an enlarged view of the main part of the mounting structure (sub-module) on which ICs and surface mounting components are mounted by the conventional mounting method for electronic components.
  • electrode 1 to which IC 30 (Figs. 5 and 6) is to be connected in a predetermined position electrode 1 to which IC 30 (Figs. 5 and 6) is to be connected in a predetermined position, eutectic solder bump 3 formed on electrode 1, and surface mount components
  • a wiring board (ceramic substrate) 10 on which the electrodes 2 to be connected and fixed 40 (FIGS. 3 to 6) are provided.
  • the solder resist 6 is applied to a region around the eutectic solder bump 3 of the electrode 1.
  • the eutectic solder bump 3 for example, Sn
  • the high-temperature solder paste 4 is supplied onto the electrode 2 on which the surface mount component 40 is to be mounted.
  • the high-temperature solder paste 4 for example, an Sn-based high-temperature solder paste (Sn-Sb-based, Sn-Cu-based, etc.) is used, and a predetermined pattern is formed using a metal mask or the like. Supply (coating) to
  • the surface-mounted component 40 is temporarily fixed with a high-temperature solder paste 4 so that the surface-mounted component 40 is fixed to a predetermined electrode.
  • the wiring board 10 is heated in a high-temperature atmosphere (peak temperature 260 ° C) where the high-temperature solder and the eutectic solder melt.
  • the wiring board 10 is washed, and the space between the lower surface side of the IC 30 and the wiring board 10 is filled (applied) with the underfill resin 7 (FIG. 6) and cured.
  • a mounting structure (sub-module) in which the IC 30 and the surface mount component 40 are mixedly mounted on one wiring board 10 is obtained (FIG. 6).
  • a mounting structure (submodule) having an external connection terminal can be obtained.
  • an IC (IC with eutectic solder bump) 30 a provided with 3 mm of solder bump (eutectic solder bump) made of eutectic solder,
  • the mounted component 40 FIGS. 10, 12, and 13
  • the electrode 1 and the surface mount component 40 (Fig. 10 and Fig. 1) to which the IC 30a (Figs. Prepare a wiring board (ceramic substrate) 10 on which electrodes 2 to be connected and fixed are arranged and solder resist 6 is arranged in a predetermined area of electrode 1 (Figs. 2 and 13). .
  • the solder resist 6 is resistant to reflow at a temperature higher than the melting temperature of the high-temperature solder and has a eutectic solder bath.
  • the ceramics, glass and other inorganic material-based heat-resistant insulating materials are used.
  • the high-temperature solder paste 4 is supplied onto the predetermined electrode 2 on which the surface mount component 40 is to be mounted.
  • the surface mount component 40 is temporarily fixed with a high-temperature solder paste 4 to mount the surface mount component 40 on a predetermined electrode 2.
  • a flux 5 is applied to the eutectic solder bump 31 of the IC 30a provided with the eutectic solder bump 31.
  • a flux may be applied to the electrode 1.
  • the IC 30a is mounted so that the eutectic solder bump 31 is located in the area of the electrode 1 where the solder resist 6 is not applied, and Solder bump 3 1 is temporarily fixed by flux 5.
  • the wiring board 10 is heated in a high-temperature atmosphere (peak temperature 260 ° C) where the high-temperature solder and the eutectic solder melt, and the IC 30a and the surface-mounting are performed. After reflow soldering the component 40 to the electrodes 1 and 2, the wiring board 10 is washed, and the underfill resin 7 (1st to 3rd) is placed between the lower surface of the IC 30a and the wiring board 10. After filling (applying), cure.
  • a high-temperature atmosphere peak temperature 260 ° C
  • a mounting structure (sub-module) in which the IC 30a and the surface mounting component 40 are mixedly mounted on one wiring board 10 is obtained.
  • a mounting structure (submodule) having an external connection terminal can be obtained.
  • the solder resist 6 using the inorganic insulating material has excellent heat resistance. After the flow, the solder in which the solder bumps 31 have melted does not flow down to the lower surface of the resist 6, and as shown in FIG. 14, the height of the bumps 31 after connection is kept high. As a result, it becomes possible to inject an underfill resin or perform sufficient cleaning in a subsequent process.
  • the electronic component mounting method of the present invention supplies a high-temperature solder paste to an electrode for mounting a surface-mounted component, mounts the surface-mounted component on the electrode, and temporarily fixes the high-temperature solder paste.
  • solder for IC connection, it becomes possible to improve the wettability of the solder and improve the connection reliability.
  • the mounting method of the electronic component of the present invention is as follows.
  • the surface mounting component is mounted on the electrode, temporarily fixed with a high-temperature solder paste, and the flux Or apply flux to the eutectic solder bumps, mount the IC on the electrodes and temporarily fix with flux, and heat the wiring board in a high-temperature atmosphere where the high-temperature solder and the eutectic solder melt. Since the surface mount components and the IC are reflow soldered simultaneously, it is possible to connect both the surface mount components and the IC at once with a single reflow, simplifying the manufacturing process. be able to.
  • Simultaneous reflow allows the supply of high-temperature solder paste to the surface mount component electrodes to be performed by a normal printing method, and furthermore, as in the case of the conventional mounting method described above. Also, it is possible to prevent solder balls from being generated in the reflow process of the surface mount components, thereby causing defective mounting of the IC.
  • the present invention uses a ceramic substrate as a wiring substrate, and uses a heat-resistant insulating material that does not deteriorate in a high-temperature atmosphere during reflow soldering as a solder resist. If a solder resist made of a material is used, the wiring board will not be altered or deformed even if it receives a high-temperature heat history for reflow soldering of the high-temperature solder. Since it has heat resistance, it is possible to prevent the solder from spreading and spreading to the surface of the electrode on the lower surface side of the resist, thereby preventing the bump height from being reduced.
  • the inorganic insulating material becomes thermally insulated. Because it is stable and has excellent heat resistance, it can be spread on the electrode surface on the lower side of the registry. However, it is possible to prevent the bump height from being reduced due to the spread of the paint, and the present invention can be made more effective. If the underfill resin is filled (coated) between the lower surface of the IC and the wiring board after reflow soldering as in the mounting method of the electronic component of the present invention, mounting on a mother board In this case, it is possible to reliably prevent the IC from being displaced or falling off even after one reflow process.
  • the present invention is applicable to a case where the wiring board has external connection terminals such as BGA terminals and LGA terminals, that is, the mounting structure (submodule) is mounted on a mother board by a user. It can be applied to cases where it is necessary, and has high utility.
  • a Sn-based high-temperature solder having a liquidus temperature of 210 ° C. to 260 ° C. is used as the high-temperature solder to provide a necessary high melting point.
  • the solder that does not contain Pb, which is a pollution source makes it possible to securely connect and fix the surface mount components to the electrodes on the wiring board.

Description

明細書 電子部品の実装方法 技術分野 本願発明は、 電子部品の実装方法に関し、 詳しくは、 一つの配線基 板に表面実装部品と I Cが混載された実装構造体を製造するための電 子部品の実装方法に関する。 背景技術 本願発明に関わる第一の背景技術としては、 例えば表面実装部品と I Cがーつの配線基板に混載された実装構造体 （サブモジュール） を 製造する場合において、 表面実装部品及び I C (以下、 単に 「電子部 品 J ともいう） を配線基板に実装する方法の一つに、 P b系高温はん だ （例えば P b 9 5 / 5 S n、 融点 3 1 5 °C ) からなるバンプが形成 済みの I Cを用いて、 配線基板上の所定の電極に接続、 固定し、 表面 実装部品を共晶はんだ （例えば S n 6 3 3 7 P b、 融点 1 8 3 °C ) を用いて、 配線基板上の所定の電極に接続、 固定する方法がある。
この方法によれば、 I C及び表面実装部品は、 以下に説明するよう な手順で K線基板に実装される。
①例えば I Cを構成する基板 （ I C基板） 上にフラックスを塗布し た後、 バンプが形成された I Cを配線基板上に搭載してリフロー （ピ ーク温度 3 5 5 eC ) する。
②そして、 配線基板を洗浄した後、 表面実装部品の実装に用いられ る共晶はんだペース卜をディスペンザ一などを用いて、 表面実装部品 を搭載すべき所定の電極上に供給し、 表面実装部品を配線基板に搭載 してリフロー （ピーク温度は 2 2 0で） する。 ③それから、 配線基板を洗浄し、 I Cの下面と配線基板の間にアン ダーフィル樹脂を充填した後、 硬化させる。
これにより、 表面実装部品と I Cがーつの配線基板に混載された実 装構造体 （サブモジュール） が得られる。
また、 表面実装部品及び I Cを配線基板に実装する方法の第二の背 景技術としては、 I Cと表面実装部品の両方を、 共晶はんだ （S n 6 3 / 3 7 P b , 融点 1 8 3 °C ) を用いて、 配線基板上の所定の電極に 接続、 固定する方法がある。
すなわち、 この方法によれば、 I C及び表面実装部品は、 以下に説 明するような手順で配線基板に実装される。
①まず、 表面実装部品の実装に用いられる共晶はんだペーストをメ タルマスクなどを用いた印刷法により、 表面実装部品を搭載すべき所 定の電極上に供給する。
②表面実装部品を配線基板の所定の電極上に搭載する。
③共晶はんだバンプ付き I Cにフラックスを塗布する。
④前記共晶はんだバンプ付き I Cを、 電極上に搭載する。
⑤ I C及び表面実装部品が搭載された配線基板をリフロー （ピーク 温度は 2 2 0 °C ) する。
⑥それから、 配線基板を洗浄し、 I Cの下面と配線基板の間にアン ダーフィル樹脂を充填した後、 硬化させる。
これにより、 表面実装部品と I Cがーつの配線基板に混載された実 装構造体 （サブモジュール） が得られる。
しかし、 上記第一の背景技術の方法の場合、 以下のような問題点が ある。
( a )洗浄、 リフローの工程がそれぞれ 2回ずつあり、 各工程に長時 間を要するばかりでなく、 融点の異なる 2種のはんだを用いるので、 リフロー炉も 2台必要となるため、 生産効率が低く、 設備コストが高 い。
( b ) I Cのはんだバンプに従来の P b系高温はんだ材料 （ P b 9 5 ZS n 5、 融点 3 1 5°C) が使用されている場合、 部品の耐熱性の点 で I Cを先に搭載、 接合する必要があり、 表面実装部品搭載用のはん だペース卜の供給に、 通常のはんだ印刷工法を採用することができず 、 効率が悪い。
(c)P b系高温はんだは、 はんだ濡れ性が悪く、 還元雰囲気でリフ ローを行ったり、 活性度の高いフラックスを使用したりしないと、 充 分なセルファライメン卜が起こりにくい。
(d) I Cと表面実装部品が混載された実装構造体 （サブモジュール ) をマザ一ボードに実装する際に、 表面実装部品を接続している共晶 はんだが再溶融して、 表面実装部品がズレたり脱落したりするおそれ があり、 信頼性が必ずしも十分ではない。
(e)例えば第 1 5図に示すように、 配線基板 5 1上に形成された電 極 5 2の、 I C 5 3に形成されたはんだバンプ 54が接続固定される 領域の周囲にはんだレジス卜 5 6を付与した後、 リフローする場合、 一般に、 はんだレジスト 5 6としてエポキシ樹脂系やエポキシァクリ レー卜樹脂系などの樹脂系のレジス卜が使用されるが、 樹脂系のはん だレジス卜は、 耐熱温度が低く、 リフローの熱などで電極 5 2との密 着性が劣化し、 リフロー後に、 はんだ 54 a (はんだバンプ 54が溶 融したもの） がレジス卜 5 6の下側にまで流れ込み、 接続後のはんだ バンプ 54の高さが不十分になり （低くなリ） 、 後工程において十分 な洗浄を行うことが困難になつたり、 I C 5 3の下面と配線基板 5 1 の間にアンダーフィル樹脂 （図示せず） を充填する場合に、 充填が困 難になつたりして、 接続信頼性の低下を招くというような問題点があ る。
(f )2回目のリフロー工程で発生するはんだポールが残留し、 洗浄 しても除去できない場合があり、 I Cの下面側に入り込んでアンダー フィル樹脂の塗布 （充填） 工程で障害となる場合がある。
(g)P b系高温はんだ （ P b 9 5 S n 5、 融点 3 1 5 °C) を使用 すると、 公害源となる P bの使用置が多くなリ、 環境保護の見地から 好ましくない。
また、 上記第二の背景枝術に関わる方法の場合、 I Cと表面実装部 品が混載された実装構造体 （サブモジュール） をマザ一ボードに実装 する際に、 I Cと表面実装部品を接続している共晶はんだが再溶融し て、 表面実装部品がずれたり脱落したりするおそれがあり、 信頼性が 必ずしも十分ではないという問題点がある。 なお、 ここでは、 I Cは アンダーフィル樹脂により保持されているため、 位置ずれや脱落など は生じない。
本願発明は、 上記問題点を解決するものであり、 表面実装部品と I Cを一つの基板に効率よく、 しかも確実に実装することが可能な電子 部品の実装方法を提供することを目的とする。 発明の開示 上記目的を達成するために、 本願発明の電子部品の実装方法は、
—つの配線基板に表面実装部品と I Cが混載された実装構造体を製 造するための電子部品の実装方法であって、
( a )配線基板上の、 表面実装部品を搭載すべき所定の電極上に高温 はんだペース卜を供給する工程と、
( b )前記表面実装部品を、 前記高温はんだペーストで仮止めするこ とにより、 所定の電極上に搭載する工程と、
( c )配線基板上の、 共晶はんだバンプ付き I Cを搭載すべき電極上 にフラックスを塗布するか、 又は前記共晶はんだバンプにフラックス を塗布する工程と、
( d )前記共晶はんだバンプ付き I Cを、 前記フラックスで仮止めす ることにより、 所定の電極上に搭載する工程と、
( e )前記配線基板を、 前記高温はんだ及び前記共晶はんだが溶融す る高温雰囲気で加熱し、 前記表面実装部品及び前記 I Cをリフローは んだ付けする工程と を具備することを特徴としている。
この電子部品の実装方法は、 上記（a ), ( b )， （c )， （d )， （e )の各 工程を備えており、 表面実装部品搭載用の電極に高温はんだペース卜 を供給し、 表面実装部品を電極上に搭載して高温はんだペース卜で仮 止めするとともに、 共晶はんだバンプ付き I Cを搭載すべき電極上に フラックスを塗布するか、 又は共晶はんだバンプにフラックスを塗布 し、 I Cを電極上に搭載してフラックスで仮止めし、 配線基板を、 高 温はんだ及び共晶はんだが溶融する高温雰囲気で加熱して、 表面実装 部品及び I Cをリフローはんだ付けするようにしているので、 一回の リフローで、 表面実装部品と I Cの両方を一度に接続することが可能 になり、 製造工程を簡略化することが可能になる。
また、 I C搭載をペースト供給後に行うことにより、 表面実装部品 用電極への高温はんだペース卜の供給を、 通常の印刷工法によリ行う ことができるようになり、 さらに、 同時リフローすることにより、 前 述の従来の実装方法の場合のように、 表面実装部品のリフロー工程で はんだボールが発生して、 I Cの搭載不良を引き起こすというような 事態が発生することを防止できるようになる。
また、 I C接続用はんだとして共晶はんだ （例えば S n 6 3 / P b 3 7 ) を使用することにより、 はんだの濡れ性を向上させることが可 能になリ、 接続信頼性を向上させることが可能になる。
また、 本願発明の電子部品の実装方法は、
表面実装部品を搭載すべき電極と、 I Cを搭載すべき電極と、 I C を搭載すべき電極上に形成された共晶はんだバンプとを備えた一つの 配線基板に表面実装部品と I Cが混載された実装構造体を製造するた めの電子部品の実装方法であって、
( a )配線基板上の、 表面実装部品を搭載すべき所定の電極上に高温 はんだペース卜を供給する工程と、
( b )前記表面実装部品を、 前記高温はんだペース卜で仮止めするこ とにより、 所定の電極上に搭載する工程と、 ( c )配線基板に搭載される I Cの電極上にフラックスを塗布するか 、 又は I Cを搭載すべき電極上に形成された共晶はんだバンプにフラ ックスを塗布する工程と、
( d )前記 I Cを、 前記フラックスで仮止めすることにより、 所定の 電極上に搭載する工程と、
( e )前記配線基板を、 前記高温はんだ及び前記共晶はんだが溶融す る高温雰囲気で加熱し、 前記表面実装部品及び前記 I Cをリフローは んだ付けする工程と
を具備することを特徴としている。
上記電子部品の実装方法は、 上記（a )， （b )， （c )， （d ), ( e )の各 工程を備えており、 表面実装部品搭載用の電極上に高温はんだペース 卜を供給する工程及び I C搭載用の電極に共晶はんだバンプを形成す る工程を経た後 （高温はんだペース卜の供給工程と、 共晶はんだバン プの形成工程の順序は問わない） 、 表面実装部品を電極上に搭載して 高温はんだペース卜で仮止めし、 I Cの電極上にフラックスを塗布す るか、 又は共晶はんだバンプにフラックスを塗布し、 I Cを電極上に 搭載してフラックスで仮止めし、 配線基板を、 高温はんだ及び共晶は んだが溶融する高温雰囲気で加熱して、 表面実装部品及び I Cを同時 にリフローはんだ付けするようにしているので、 一回のリフローで、 表面実装部品と I Cの両方を一度に接続することが可能になり、 製造 工程を簡略化することが可能になる。
また、 表面実装部品用電極への高温はんだペース卜の供給を、 通常 の印刷工法により行うことができるようになり、 さらに、 同時リフロ 一することにより、 前述の従来の実装方法の場合のように、 表面実装 部品のリフロー工程ではんだボールが発生して、 I Cの搭載不良を引 き起こすというような事態が発生することを防止できるようになる。 また、 I C接続用はんだとして共晶はんだ （例えば S n 6 3 Z P b 3 7 ) を使用することにより、 はんだの濡れ性を向上させるこどが可 能になり、 接続信頼性を向上させることが可能になる。 特に、 表面実 装部品に比べてはんだとの接続面積が小さい I Cにおいては、 接続信 頼性の高い共晶はんだを用いる必要がある。
また、 本願発明の電子部品の実装方法は、 前記配線基板としてセラ ミック材料からなるセラミック基板を用い、 かつ、 前記電極上のはん だ付けが行われる領域の周囲にはんだレジス卜を付与する場合におい て、 前記はんだレジス卜として、 前記リフローはんだ付けする工程に おける高温雰囲気で劣化しないような耐熱性絶縁材料からなるはんだ レジストを用いることを特徴としている。
配線基板としてセラミック基板を用い、 はんだレジス卜として、 リ フローはんだ付けする工程における高温雰囲気で劣化しないような耐 熱性絶縁材料からなるはんだレジス卜を用いるようにした場合、 高温 はんだをリフローはんだ付けするための高温の熱履歴を受けても樹脂 基板などと比べて、 配線基板が変質、 変形したりすることがなく、 し かも、 はんだレジス卜が耐熱性を有しているため、 レジストの下面側 の電極の表面にまではんだが塗れ広がり、 バンプ高さが低くなつてし まうことを防止することが可能になり、 本願発明をより実効あらしめ ることができる。
また、 本願発明の電子部品の実装方法は、 前記耐熱性絶縁材料から なるはんだレジス卜が、 セラミック、 ガラスなどの無機材料系の絶縁 材料からなるものであることを特徴としている。
セラミック、 ガラスなどの無機材料系の絶縁材料からなるはんだレ ジス卜を用いた場合、 これらの無機材料系の絶縁材料が熱的に安定で 、 優れた耐熱性を備えているため、 レジストの下面側の電極の表面に まではんだが塗れ広がリ、 バンプ高さが低くなつてしまうことを防止 することが可能になり、 本願発明をより実効あらしめることができる また、 本願発明の電子部品の実装方法は、 前記リフローはんだ付け の後に、 前記 I Cの下面と前記配線基板の間にアンダーフィル樹脂を 充填することを特徴としている。 リフローはんだ付けの後に、 I Cの下面と配線基板の間にアンダー フィル樹脂を充填するようにした場合、 マザ一ボード上に実装される 際に再リフロー工程を経ても I Cの位置ずれや脱落を確実に防止する ことが可能になる。
また、 本願発明の電子部品の実装方法は、 前記配線基板が、 外部接 続用端子を有するものであること特徴としている。
本願発明は、 配線基板が、 例えば B G A端子、 L G A端子などの外 部接続用端子を有しているような場合、 すなわち、 実装構造体 （サブ モジュール） が、 ユーザーにおいてマザ一ボード上に実装されるよう なものである場合にも適用することが可能であり、 高い有用性を備え ている。 このような場合、 アンダーフィルが充填されていると、 マザ 一ボード上に実装される際に再リフロー工程を経ても I Cが位置ずれ を起こすことを防止できる。
また、 本願発明の電子部品の実装方法は、 前記高温はんだが、 液相 線温度が 2 1 0〜2 6 0 °。の5 n系高温はんだであることを特徴とし ている。
高温はんだとして、 液相線温度が 2 1 0〜2 6 0 °Cの S n系高温は んだを用いることにより、 必要な高融点を有し、 かつ、 公害源となる P bを含まないはんだにより、 表面実装部品を配線基板上の電極に確 実に接続、 固定することが可能になる。 図面の簡単な説明 第 1 図は本願発明の一実施形態 （実施形態 1 ) にかかる電子部品の 実装方法において用いられている配線基板を示す図である。
第 2図は本願発明の実施形態 1 にかかる電子部品の実装方法のーェ 程において、 電極上にはんだペース卜を塗布した状態を示す図である 第 3図は本願発明の実施形態 1 にかかる電子部品の実装方法のーェ 程において、 所定の電極上に表面実装部品を搭載した状態を示す図で ある。
第 4図は本願発明の実施形態 1 にかかる電子部品の実装方法のーェ 程において、 I Cを搭載すべき電極上の共晶はんだバンプにフラック スを塗布した状態を示す図である。
第 5図は本願発明の実施形態 1 にかかる電子部品の実装方法のーェ 程において、 所定の電極上に I Cを搭載した状態を示す図である。 第 6図は本願発明の実施形態 1 にかかる電子部品の実装方法のーェ 程において、 I Cと表面実装部品をリフローはんだ付けした状態を示 す図である。
第 7図は本願発明の他の実施形態 （実施形態 2 ) にかかる電子部品 の実装方法において実装されるはんだバンプ付きの I Cを示す図であ る。
第 8図は本願発明の実施形態 2にかかる電子部品の実装方法におい て用いられている配線基板を示す図である。
第 9図は本願発明の実施形態 2にかかる電子部品の実装方法の一ェ 程において、 所定の電極上にはんだペース卜を塗布した状態を示す図 である。
第 1 0図は本願発明の実施形態 2にかかる電子部品の実装方法の一 工程において、 所定の電極上に表面実装部品を搭載した状態を示す図 である。
第 1 1 図は本願発明の実施形態 2にかかる電子部品の実装方法にお いて実装される I Cのはんだバンプにフラックスを塗布した状態を示 す図である。
第 1 2図は本願発明の実施形態 2にかかる電子部品の実装方法の一 工程において、 はんだバンプにフラックスを塗布した I Cを所定の電 極上に搭載した状態を示す図である。
第 1 3図は本願発明の実施形態 2にかかる電子部品の実装方法の一 工程において、 I Cと表面実装部品をリフローはんだ付けした状態を 示す図である。
第 1 4図は本願発明の実施形態 2にかかる電子部品の実装方法によ リ、 I Cと表面実装部品を実装した実装構造体 （サブモジュール） の 要部を拡大して示す図である。
第 1 5図は従来の電子部品の実装方法により I Cと表面実装部品を 実装した実装構造体 （サブモジュール） の要部を拡大して示す図であ る。 発明を実施するための最良の形態 以下、 本願発明の実施の形態を示して、 その特徴とするところを さらに詳しく説明する。
[実施形態 1 ]
この実施形態 1では、 はんだバンプが形成されていない I Cと、 表 面実装部品とを配線基板上に実装する場合を例にとって説明する。
①第 1 図に示すように、 所定の位置に I C 3 0 (第 5図， 第 6図） が接続されるべき電極 1 、 電極 1上に形成された共晶はんだバンプ 3 、 及び表面実装部品 4 0 (第 3図〜第 6図） が接続、 固定されるべき 電極 2の配設された配線基板 （セラミック基板） 1 0を用意する。 な お、 電極 1の共晶はんだバンプ 3の周囲の領域にははんだレジス卜 6 が塗布されている。 また、 共晶はんだバンプ 3としては、 例えば S n
： P b = 6 3 ： 3 7、 融点 1 8 3 °Cのものを用いる。
②そして、 第 2図に示すように、 表面実装部品 4 0を搭載すべき所 定の電極 2上に高温はんだペース卜 4を供給する。
高温はんだペース卜 4としては、 例えば S n系高温はんだペース卜 ( S n— S b系や S n— C u系など） を用い、 これをメタルマスクな どを用いて所定のパターンとなるように供給 （塗布） する。
③それから、 第 3図に示すように、 表面実装部品 4 0を高温はんだ ペース卜 4で仮止めすることにより、 表面実装部品 4 0を所定の電極 2上に搭載する。
④次に、 第 4図に示すように、 I C 3 0を搭載すべき電極 1 上の共 晶はんだバンプ 3にフラックス 5を塗布する。
⑤そして、 第 5図に示すように、 I C 3 0をフラックス 5で仮止め することにより、 I C 3 0を所定の電極 1上に搭載する。
⑥その後、 第 6図に示すように、 配線基板 1 0を、 高温はんだ及び 共晶はんだが溶融する高温雰囲気 （ピーク温度 2 6 0 °C ) で加熱し、
I C 3 0及び表面実装部品 4 0を、 電極 1及び 2にリフローはんだ付 けする。
⑦それから、 配線基板 1 0を洗浄し、 I C 3 0の下面側と配線基板 1 0の間にアンダーフィル樹脂 7 (第 6図） を充填 （塗布） した後、 硬化させる。
これにより、 I C 3 0と表面実装部品 4 0がーつの配線基板 1 0に 混載された実装構造体 （サブモジュール） が得られる （第 6図） 。 なお、 配線基板 1 0として、 B G A端子、 L G A端子などを有する ものを用いることにより、 外部接続用端子を備えた実装構造体 （サブ モジュール） を得ることができる。
[実施形態 2 ]
この実施形態 2では、 第 7図に示すように、 共晶はんだからなるは んだバンプ （共晶はんだバンプ） 3 〗が設けられた I C (共晶はんだ バンプ付き I C ) 3 0 aと、 表面実装部品 4 0 (第 1 0図， 第 1 2図 ， 第 1 3図） を配線基板上に実装する場合を例にとって説明する。
①第 8図に示すように、 所定の位置に I C 3 0 a (第 1 2図， 第 1 3図など） が接続されるべき電極 1及び表面実装部品 4 0 (第 1 0図 , 第 1 2図， 第 1 3図） が接続固定されるべき電極 2が配設され、 か つ、 電極 1 の所定の領域にはんだレジスト 6が配設された配線基板 （ セラミック基板） 1 0を用意する。
なお、 この実施形態では、 はんだレジス卜 6として、 高温はんだの 溶融温度よりも高い温度でのリフローにも耐え、 かつ、 共晶はんだバ ンプ 3 〗 が溶融したはんだが濡れ広がらないように、 セラミック、 ガ ラスなどの無機材料系の耐熱性絶縁材料からなるものを用いている。
②次に、 第 9図に示すように、 表面実装部品 4 0を搭載すべき所定 の電極 2上に高温はんだペース卜 4を供給する。
③そして、 第 1 0図に示すように、 表面実装部品 4 0を高温はんだ ペース卜 4で仮止めすることにより、 表面実装部品 4 0を所定の電極 2上に搭載する。
④次に、 第 1 1 図に示すように、 共晶はんだバンプ 3 1が設けられ た I C 3 0 aの、 共晶はんだバンプ 3 1 にフラックス 5を塗布する。 なお、 共晶はんだバンプ 3 1 にフラックス 5を塗布する代わりに、 電極 1 上にフラックスを塗布するようにしてもよい。
⑤それから、 第 1 2図に示すように、 I C 3 0 aを、 共晶はんだバ ンプ 3 1 が、 電極 1のはんだレジス卜 6が塗布されていない領域に位 置するように搭載し、 共晶はんだバンプ 3 1 がフラックス 5により仮 止めされるようにする。
⑥その後、 第 1 3図に示すように、 配線基板 1 0を、 高温はんだ及 び共晶はんだが溶融する高温雰囲気 （ピーク温度 2 6 0 °C ) で加熱し 、 I C 3 0 a及び表面実装部品 4 0を、 電極 1及び 2にリフローはん だ付けした後、 配線基板 1 0を洗浄し、 I C 3 0 aの下面側と配線基 板 1 0の間にアンダーフィル樹脂 7 (第 1 3図） を充填 （塗布） した 後、 硬化させる。
これにより、 第 1 3図に示すように、 I C 3 0 aと表面実装部品 4 0がーつの配線基板 1 0に混載された実装構造体 （サブモジュール） が得られる。
なお、 配線基板 1 0として、 B G A端子、 L G A端子などを有する ものを用いることにより、 外部接続用端子を備えた実装構造体 （サブ モジュール） を得ることができる。
また、 この実施形態 2の方法で I C 3 0 aを実装した場合、 無機系 絶縁材料を用いたはんだレジスト 6が、 耐熱性に優れているため、 リ フロー後に、 はんだバンプ 3 1 が溶融したはんだが、 レジス卜 6の下 面側にまで流れ込むようなことがなく、 第 1 4図に示すように、 接続 後のバンプ 3 1 の高さが高く保たれる結果、 後工程において、 アンダ 一フィル樹脂を注入したり、 十分な洗浄を行ったりすることが可能に なる。
なお、 本願発明は、 上記実施形態に限定されるものではなく、 発明 の要旨の範囲内において、 種々の応用、 変形を加えることが可能であ る。
上述のように本願発明の電子部品の実装方法は、 表面実装部品搭載 用の電極に高温はんだペース卜を供給し、 表面実装部品を電極上に搭 載して高温はんだペース卜で仮止めするとともに、 共晶はんだバンプ 付き I Cを搭載すべき電極上にフラックスを塗布するか、 又は共晶は んだバンプにフラックスを塗布し、 I Cを電極上に搭載してフラック スで仮止めし、 配線基板を、 高温はんだ及び共晶はんだが溶融する高 温雰囲気で加熱して、 表面実装部品及び I Cをリフローはんだ付けす るようにしているので、 一回のリフローで、 表面実装部品と I Cの両 方を一度に接続することが可能になリ、 製造工程を簡略化することが できる。
また、 I C搭載をペース卜供給後に行うことにより、 表面実装部品 用電極への高温はんだペース卜の供給を、 通常の印刷工法により行う ことができるようになり、 さらに、 同時リフローすることにより、 前 述の従来の実装方法の場合のように、 表面実装部品のリフロー工程で はんだボールが発生して、 I Cの搭載不良を引き起こすというような 事態が発生することを防止できるようになる。
また、 I C接続用はんだとして共晶はんだを使用することにより、 はんだの濡れ性を向上させることが可能になり、 接続信頼性を向上さ せることができる。
また、 本願発明の電子部品の実装方法は、 表面実装部品を電極上に 搭載して高温はんだペース卜で仮止めし、 I Cの電極上にフラックス を塗布するか、 又は共晶はんだバンプにフラックスを塗布し、 I Cを 電極上に搭載してフラックスで仮止めし、 配線基板を、 高温はんだ及 び共晶はんだが溶融する高温雰囲気で加熱して、 表面実装部品及び I Cを同時にリフローはんだ付けするようにしているので、 一回のリフ ローで、 表面実装部品と I Cの両方を一度に接続することが可能にな リ、 製造工程を簡略化することができる。
また、 同時リフローすることにより、 表面実装部品用電極への高温 はんだペース卜の供給を、 通常の印刷工法により行うことができるよ うになリ、 さらに、 前述の従来の実装方法の場合のように、 表面実装 部品のリフロー工程ではんだボールが発生して、 I Cの搭載不良を引 き起こすことを防止することができる。
また、 I C接続用はんだとして共晶はんだを使用することにより、 はんだの濡れ性を向上させることが可能になり、 接続信頼性を向上さ せることができる。 産業上の利用の可能性 前記記載から明らかなように、 本願発明は、 配線基板としてセラミ ック基板を用い、 はんだレジストとして、 リフローはんだ付けするェ 程における高温雰囲気で劣化しないような耐熱性絶縁材料からなるは んだレジス卜を用いるようにした場合、 高温はんだをリフローはんだ 付けするための高温の熱履歴を受けても配線基板が変質、 変形したり することがなく、 しかも、 はんだレジス卜が耐熱性を有しているため 、 レジス卜の下面側の電極の表面にまではんだが塗れ広がり、 バンプ 高さが低くなつてしまうことを防止できるようになる。
また、 本願発明の電子部品の実装方法のように、 セラミック、 ガラ スなどの無機材料系の絶縁材料からなるはんだレジス卜を用いるよう にした場合、 これらの無機材料系の絶縁材料が熱的に安定で、 優れた 耐熱性を備えているため、 レジス卜の下面側の電極の表面にまではん だが塗れ広がつて、 バンプ高さが低くなつてしまうことを防止するこ とが可能になり、 本願発明をより実効あらしめることができる。 また、 本願発明の電子部品の実装方法のように、 リフローはんだ付 け後に、 I Cの下面と配線基板の間にアンダーフィル樹脂を充填 （塗 布） するようにした場合、 マザ一ボード上に実装される際に再リフロ 一工程を経ても I Cの位置ずれや脱落を確実に防止することが可能に なる。
また、 本願発明は、 配線基板が、 例えば B G A端子、 L G A端子な どの外部接続用端子を有しているような場合、 すなわち、 実装構造体 (サブモジュール） が、 ユーザーにおいてマザ一ボード上に実装され るようなものである場合にも適用することが可能であり、 高い有用性 を備えている。
また、 本願発明の電子部品の実装方法のように、 高温はんだとして 、 液相線温度が 2 1 0〜2 6 0 °Cの S n系高温はんだを用いることに より、 必要な高融点を有し、 かつ、 公害源となる P bを含まないはん だにより、 表面実装部品を配線基板上の電極に確実に接続、 固定する ことができるようになる。

Claims

請求の範囲
1 . 一つの配線基板に表面実装部品と I Cが混載された実装構造体を 製造するための電子部品の実装方法であって、
(a)配線基板上の、 表面実装部品を搭載すべき所定の電極上に高温 はんだペース卜を供給する工程と、
(b)前記表面実装部品を、 前記高温はんだペース卜で仮止めするこ とにより、 所定の電極上に搭載する工程と、
(c)配線基板上の、 共晶はんだバンプ付き I Cを搭載すべき電極上 にフラックスを塗布するか、 又は前記共晶はんだバンプにフラックス を塗布する工程と、
(d)前記共晶はんだバンプ付き I Cを、 前記フラックスで仮止めす ることにより、 所定の電極上に搭載する工程と、
(e)前記配線基板を、 前記高温はんだ及び前記共晶はんだが溶融す る高温雰囲気で加熱し、 前記表面実装部品及び前記 I Cをリフローは んだ付けする工程と
を具備することを特徴とする電子部品の実装方法。
2. 表面実装部品を搭載すべき電極と、 I Cを搭載すべき電極と、 I Cを搭載すべき電極上に形成された共晶はんだバンプとを備えた一つ の配線基板に表面実装部品と I Cが混載された実装構造体を製造する ための電子部品の実装方法であって、
(a)配線基板上の、 表面実装部品を搭載すべき所定の電極上に高温 はんだペース卜を供給する工程と、
(b)前記表面実装部品を、 前記高温はんだペース卜で仮止めするこ とにより、 所定の電極上に搭載する工程と、
(c)配線基板に搭載される I Cの電極上にフラックスを塗布するか 、 又は I Cを搭載すべき電極上に形成された共晶はんだバンプにフラ ックスを塗布する工程と、
(d)前記 I Cを、 前記フラックスで仮止めすることにより、 所定の 電極上に搭載する工程と、
( e )前記配線基板を、 前記高温はんだ及び前記共晶はんだが溶融す る高温雰囲気で加熱し、 前記表面実装部品及び前記 I Cをリフローは んだ付けする工程と
を具備することを特徴とする電子部品の実装方法。
3 . 前記配線基板としてセラミック材料からなるセラミック基板を用 い、 かつ、 前記電極上のはんだ付けが行われる領域の周囲にはんだレ ジス卜を付与する場合において、 前記はんだレジス卜として、 前記リ フローはんだ付けする工程における高温雰囲気で劣化しないような耐 熱性絶縁材料からなるはんだレジス卜を用いることを特徴とする請求 項 1又は 2記載の電子部品の実装方法。
4 . 前記耐熱性絶縁材料からなるはんだレジス卜が、 セラミック、 ガ ラスなどの無機材料系の絶縁材料からなるものであることを特徴とす る請求項 1 ~ 3のいずれかに記載の電子部品の実装方法。
5 . 前記リフローはんだ付けの後に、 前記 I Cの下面と前記配線基板 の間にアンダーフィル樹脂を充填することを特徴とする請求項 1 〜4 のいずれかに記載の電子部品の実装方法。
6 . 前記配線基板が、 外部接続用端子を有するものであること特徴と する請求項 1 〜 5のいずれかに記載の電子部品の実装方法。
7 . 前記高温はんだが、 液相線温度が 2 1 0〜 2 6 0 °Cの S n系高温 はんだであることを特徴とする請求項 1 〜 6のいずれかに記載の電子 部品の実装方法。
PCT/JP2001/004741 2000-06-15 2001-06-05 Procede pour monter une piece electronique WO2001097579A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/031,299 US6598779B2 (en) 2000-06-15 2001-06-05 Electronic component mounting method
EP01936854A EP1294217A4 (en) 2000-06-15 2001-06-05 METHOD FOR ASSEMBLING AN ELECTRONIC COMPONENT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000180085A JP2001358452A (ja) 2000-06-15 2000-06-15 電子部品の実装方法
JP2000-180085 2000-06-15

Publications (1)

Publication Number Publication Date
WO2001097579A1 true WO2001097579A1 (fr) 2001-12-20

Family

ID=18681249

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/004741 WO2001097579A1 (fr) 2000-06-15 2001-06-05 Procede pour monter une piece electronique

Country Status (5)

Country Link
US (1) US6598779B2 (ja)
EP (1) EP1294217A4 (ja)
JP (1) JP2001358452A (ja)
KR (1) KR100493563B1 (ja)
WO (1) WO2001097579A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061017B2 (ja) * 1997-10-31 2000-07-10 日本電気株式会社 集積回路装置の実装構造およびその実装方法
JP2001358452A (ja) * 2000-06-15 2001-12-26 Murata Mfg Co Ltd 電子部品の実装方法
JP2002141576A (ja) * 2000-11-02 2002-05-17 Fujitsu Ltd ピエゾ素子と電極との接合方法及び該接合方法を使用したピエゾマイクロアクチュエータ
DE10227658B4 (de) * 2002-06-20 2012-03-08 Curamik Electronics Gmbh Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
US7405093B2 (en) 2004-08-18 2008-07-29 Cree, Inc. Methods of assembly for a semiconductor light emitting device package
JP2006286909A (ja) * 2005-03-31 2006-10-19 Ricoh Microelectronics Co Ltd 電子回路基板製造方法及びそのシステム
JP5648533B2 (ja) * 2011-03-01 2015-01-07 株式会社村田製作所 電子部品実装基板およびその製造方法
JP6056490B2 (ja) * 2013-01-15 2017-01-11 株式会社ソシオネクスト 半導体装置とその製造方法
US9355927B2 (en) * 2013-11-25 2016-05-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging and manufacturing method thereof
CN108463879A (zh) * 2016-01-14 2018-08-28 三菱电机株式会社 散热板构造体、半导体装置以及散热板构造体的制造方法
KR102409913B1 (ko) * 2017-12-06 2022-06-16 삼성전자주식회사 솔더 리플로우 장치 및 이를 이용한 전자 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6269698A (ja) * 1985-09-24 1987-03-30 昭和電線電纜株式会社 電磁遅延線の製造方法
JPH05136565A (ja) * 1991-11-15 1993-06-01 Du Pont Japan Ltd 厚膜多層セラミツクス基板
JPH10224027A (ja) * 1997-02-04 1998-08-21 Denso Corp 半導体装置の製造方法
JP2000151086A (ja) * 1998-11-11 2000-05-30 Fujitsu Ltd プリント回路ユニット及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5773947A (en) * 1980-10-27 1982-05-08 Hitachi Ltd Formation of hybrid ic module
JPS59208800A (ja) * 1983-05-12 1984-11-27 株式会社日立製作所 自動車用電子装置
JPH0783929B2 (ja) * 1987-05-29 1995-09-13 株式会社富士通ゼネラル ハンダ付け方法
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US5907187A (en) * 1994-07-18 1999-05-25 Kabushiki Kaisha Toshiba Electronic component and electronic component connecting structure
US6225569B1 (en) * 1996-11-15 2001-05-01 Ngk Spark Plug Co., Ltd. Wiring substrate and method of manufacturing the same
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
US5968670A (en) * 1997-08-12 1999-10-19 International Business Machines Corporation Enhanced ceramic ball grid array using in-situ solder stretch with spring
US6235996B1 (en) * 1998-01-28 2001-05-22 International Business Machines Corporation Interconnection structure and process module assembly and rework
JP2001358452A (ja) * 2000-06-15 2001-12-26 Murata Mfg Co Ltd 電子部品の実装方法
JP3613167B2 (ja) * 2000-10-12 2005-01-26 株式会社村田製作所 パッド電極の接続状態の検査方法
US6455941B1 (en) * 2001-01-03 2002-09-24 Advanced Semiconductor Engineering, Inc. Chip scale package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6269698A (ja) * 1985-09-24 1987-03-30 昭和電線電纜株式会社 電磁遅延線の製造方法
JPH05136565A (ja) * 1991-11-15 1993-06-01 Du Pont Japan Ltd 厚膜多層セラミツクス基板
JPH10224027A (ja) * 1997-02-04 1998-08-21 Denso Corp 半導体装置の製造方法
JP2000151086A (ja) * 1998-11-11 2000-05-30 Fujitsu Ltd プリント回路ユニット及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1294217A4 *

Also Published As

Publication number Publication date
US6598779B2 (en) 2003-07-29
US20020104877A1 (en) 2002-08-08
JP2001358452A (ja) 2001-12-26
KR20020020963A (ko) 2002-03-16
EP1294217A4 (en) 2004-10-13
EP1294217A1 (en) 2003-03-19
KR100493563B1 (ko) 2005-06-10

Similar Documents

Publication Publication Date Title
JP4633630B2 (ja) 半田付用のフラックスおよび半田付方法
JPH04280443A (ja) 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体
JP4200325B2 (ja) 半田接合用ペーストおよび半田接合方法
WO2006041068A1 (ja) 電子部品の実装方法
US7740713B2 (en) Flux composition and techniques for use thereof
WO2001097579A1 (fr) Procede pour monter une piece electronique
JP2010263014A (ja) 半導体装置
JP3849842B2 (ja) はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法
KR100899251B1 (ko) 실장 구조체
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP3477486B2 (ja) 電子部品の実装体の製造方法
US20070228115A1 (en) Method of manufacturing an electronic component
JP3570229B2 (ja) 半田接合方法および半田接合用の熱硬化性樹脂
WO2006020769A1 (en) Semiconductor attachment method and assembly
US6818988B2 (en) Method of making a circuitized substrate and the resultant circuitized substrate
CN1985551B (zh) 低耐热性表面安装部件以及与其进行凸点连接的安装基板
JP4259445B2 (ja) 半田ペーストおよび半田接合方法
JP3417281B2 (ja) バンプ付電子部品の実装方法
JP3649116B2 (ja) 半田バンプの形成方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JPH05259631A (ja) プリント配線板の表面実装方法
JP3651389B2 (ja) 電子部品の冷却構造およびこの冷却構造を有する電子回路装置
JP4055556B2 (ja) 半導体装置の製造方法
JP2002141652A (ja) 電子部品および電子部品の実装方法ならびに実装構造
JP2004152857A (ja) 配線基板への電子部品搭載方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FI FR GB SE

WWE Wipo information: entry into national phase

Ref document number: 10031299

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2001936854

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020027001913

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1020027001913

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2001936854

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 1020027001913

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 2001936854

Country of ref document: EP