WO2000063970A1 - Composant modulaire et son procede de production - Google Patents

Composant modulaire et son procede de production Download PDF

Info

Publication number
WO2000063970A1
WO2000063970A1 PCT/JP2000/002333 JP0002333W WO0063970A1 WO 2000063970 A1 WO2000063970 A1 WO 2000063970A1 JP 0002333 W JP0002333 W JP 0002333W WO 0063970 A1 WO0063970 A1 WO 0063970A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
component
hole
circuit
module
Prior art date
Application number
PCT/JP2000/002333
Other languages
English (en)
French (fr)
Inventor
Suzushi Kimura
Tsuyoshi Himori
Koji Hashimoto
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to JP2000613003A priority Critical patent/JP3659167B2/ja
Priority to EP00915469A priority patent/EP1098368B1/en
Priority to US09/719,631 priority patent/US6806428B1/en
Publication of WO2000063970A1 publication Critical patent/WO2000063970A1/ja
Priority to US10/788,463 priority patent/US7421781B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10204—Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/161—Using chemical substances, e.g. colored or fluorescent, for facilitating optical or visual inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Definitions

  • the present invention relates to a module component configured by mounting a chip component in a circuit board, or a module component configured by molding a chip component, and a method of manufacturing the module component.
  • reference numeral 102 denotes a multilayer substrate formed by laminating ceramic substrates 121 to 126 in multiple layers, and a through hole 107 formed in the multilayer substrate 102.
  • Capacitors 103 and 104 and a resistor 105 are inserted into the circuit, and they are configured to be electrically connected by a conductor 106.
  • the present invention is to solve the above-mentioned conventional problems, and even if the size of the electronic component is reduced, the desired circuit characteristics and functions can be obtained stably, and the embedded chip component can be obtained. It is an object of the present invention to provide a module component which can be easily inserted at a high speed and which can be manufactured at a high speed, and which is very efficient and easy to produce, and a method of manufacturing the same.
  • the present invention provides a circuit in which a through hole formed in a circuit board made of a resin material is arranged in accordance with a predetermined rule and a predetermined circuit is accommodated by storing chip components of a predetermined constant. Or, a chip component with a predetermined constant is arranged according to a predetermined rule, and a desired circuit is formed by resin molding so that the end face electrodes of each chip component are exposed. It is not necessary to heat-treat the chip components at high temperature, and each chip component can obtain the value as specified, so that the circuit characteristics, functions, dimensional accuracy, etc.
  • FIG. 1 (a) is a cross-sectional view showing a schematic configuration of a module component according to Embodiment 1 of the present invention, and (b) is a top view of the same.
  • FIG. 2 is a sectional view showing another example of the resin substrate in the embodiment.
  • FIG. 3 (a) is a top view schematically showing a state in which chip components are inserted and arranged in through holes provided in a resin substrate in the same embodiment, and (b) is a cross-sectional view thereof.
  • FIG. 4 is a top view showing an example of the shape of the through-hole in the embodiment.
  • FIG. 5 is a cross-sectional view showing an example of the shape of the through-hole in the embodiment.
  • FIG. 6 is a process sectional view showing a method for manufacturing a module component in the embodiment.
  • FIG. 7 is a cross-sectional view showing a schematic configuration of a module component according to the second embodiment of the present invention.
  • FIG. 8 is a cross-sectional view showing a schematic configuration of a module component according to a third embodiment of the present invention.
  • FIG. 9 is a process cross-sectional view showing a method for molding chip components in Example 4.
  • FIG. 10 is a perspective view showing the configuration of a molded part formed by the same molding method.
  • FIG. 11 is a cross-sectional view showing an application example of a module part using a molded part in Embodiment 5 of the present invention.
  • Fig. 12 (a) is a cross-sectional view showing the configuration of a conventional multi-layer board with built-in electronic components, and (b) is the equivalent circuit diagram.
  • FIG. 1 (a) is an AA ′ cross-sectional view showing a schematic configuration of a module component in Embodiment 1 of the present invention
  • FIG. 1 (b) is a top view thereof.
  • reference numeral 1 denotes a resin substrate.
  • Chip components such as a chip resistor 2 and a chip capacitor 3 are inserted into a through hole having substantially the same hole shape as the chip component.
  • the circuit wirings 4a and 4b formed in the above are electrically connected to form a desired electric circuit. These are sandwiched and reinforced by the first auxiliary substrate 5 and the second auxiliary substrate 6, and on the first auxiliary substrate 5, the IC chip 7 and the electronic components 8 that are difficult to miniaturize are mounted. It is electrically connected to the wiring circuit 4 c, and is connected to the circuit wiring 4 a via a conductor filled in the through hole 9.
  • 7a is a monolith resin
  • 10 is an external electrode terminal as the module component 11.
  • the size of the inserted chip parts is all JIS standard (C-520- 1-8) 0603 (0.6 mm in height x 0.3 mm in width).
  • the resin substrate 1 having a height of 0.6 mm is used.
  • resistors (R) and capacitors (C) are taken as examples of chip components to be introduced, but the present invention is not limited to these, and composite components such as coils (L), LC, and CR are used. Can be used, and the same effect can be obtained with standardized chip components. As shown in FIG.
  • the total height of the first auxiliary substrate 5, the resin substrate 1, and the second resin substrate 6 is set to 1.0 mm, and these are penetrated to meet the JIS standard 10.
  • make chip components of size 0 5 available As a result, chip components having different heights can be used, so that more flexible circuit design is possible, and more functional, higher performance, and smaller module components can be realized.
  • FIGS. 3A and 3B schematically show a state in which chip components are inserted and arranged in through holes formed in a resin substrate, wherein FIG. 3A is a top view and FIG. 3B is a cross-sectional view thereof. .
  • a through hole (not numbered) having the same hole shape as the chip component is formed in the resin substrate 21 in a matrix shape, into which the chip resistor 22 and the chip capacitor 23 are inserted.
  • through holes are arranged so that the two sides of each chip component are aligned and the chip components are inserted and arranged.However, the through holes are formed so that the centers of the chip components are aligned and each chip component is Similar effects can be obtained by inserting and arranging components.
  • the through-holes are regularly and accurately formed in a matrix, the automatic insertion of chip components by a machine is extremely easy, and the performance of the automatic insertion machine is improved, and the miniaturization of chip components is supported. In addition to this, it is possible to cope with a further narrow pitch between the through holes.
  • the through-holes are typically arranged on the entire surface of the resin substrate 21 and the chip resistors 22 and the chip capacitors 23 are inserted alternately.
  • the present invention is not limited to this. Instead, a desired circuit is formed by forming a through hole in accordance with the size of the chip component to be inserted and inserting a predetermined number of chip components only at the necessary locations according to the configuration of the circuit design. Or all through-holes are formed in a matrix, and a predetermined number of chip components are inserted only in necessary places according to the contents of the circuit design, while insulating materials are inserted into the remaining through-holes. Filling or removing insulators (dummy components) of chip component size A desired circuit can also be formed by inserting the circuit.
  • the resin substrate can be used in common, and the circuit configuration can be changed flexibly and easily simply by changing the location and type of the chip component. If it is used, it can be automatically inserted like other chip parts, and has the advantage of efficient production.
  • the shape of the through-hole is not limited to almost the same shape as the chip component, but may be a circular shape, an elliptical shape, a polygonal shape as shown in 24a to 24d in FIG. Any shape can be used as long as it can easily be positioned and held in the through-hole. By adopting such a shape, it is possible to insert the chip component securely into the through-hole even if the insertion angle of the chip component is shifted during insertion by machine. And can be more easily mechanized.
  • the gap between the through-hole and the chip component is filled with a fixing member 24 made of a thermosetting resin such as epoxy resin, or a supporting portion for supporting the chip component by projecting a part of the through-hole.
  • the shape of the through hole is not limited to a columnar shape, but may be formed in a conical shape or a Y shape as shown in 27a to 27c in FIG.
  • the opening of the through-hole on the chip component insertion side becomes large, so that it is more machine-friendly.
  • the positioning of the chip component in the through hole can be automatically determined, and the fixing member filled in the gap between the through hole and the chip component can be smoothly filled. The benefits are big.
  • the end surface of the chip component and the surface of the resin substrate are formed in different colors, after the chip component is inserted into the through-hole, the appearance inspection such as the chip component coming off can be more easily performed.
  • a resin substrate 31 made of glass epoxy Teflon or the like with copper foils 32 formed on both sides (a: double-sided copper-clad board), and drill to make the copper foils 32 on both sides conductive.
  • a through-hole 33 is formed by laser (b: through-hole drilling process), and furthermore, electroless copper plating is applied to make the copper foils 32 on both sides conductive (c: a snoring hole attaching process).
  • a desired circuit wiring pattern 34 is formed on both surfaces of the resin substrate 31 by photolithography (d: pattern etching step), and a through hole 3 for inserting a chip component into a predetermined position in a matrix shape is formed. 5 is formed (e: parts insertion hole drilling process), and chip components such as chip resistors 36 and chip capacitors 37 are inserted into predetermined through holes 35 (f: parts insertion process). ).
  • the end electrodes 36a, 37a of the chip components such as the chip resistor 36 and the chip capacitor 37 to the circuit wiring pattern 34
  • the end electrodes 36a, 37a Is filled or coated or printed with a conductive resin (conductive adhesive material, resin electrode material, etc.) to form connection electrodes (g: connection electrode formation step).
  • an auxiliary substrate 39 made of a thermosetting resin such as an epoxy resin or a fu ⁇ ol resin is sandwiched by a pre-preda layer 41 on which copper foil 40 is formed on one surface, and 180 ° (: 1 hour, 30 hours) Heat compression bonding under kgcm 2 condition
  • the height of the resin substrate 31 is made lower than the height of the chip component, and the height including the copper foils 32 on both sides is made higher than the chip component. Is for ensuring the connection between the circuit wiring pattern 34 and the end surface electrodes 36 a and 37 a of the chip component, and is not limited to this.
  • the height of the resin substrate 31 is not limited to this. Even if the height of the resin substrate 31 is slightly higher than the height of the chip component, or the height including the copper foils 32 on both sides is higher than the height of the chip component. There is no problem if it is slightly lower.
  • a through-hole 42 is formed, filled with a conductive material, and a surface circuit wiring pattern 43 is formed using photolithography technology (i: surface layer etching step), as shown in FIG.
  • photolithography technology i: surface layer etching step
  • the first and second auxiliary substrates 4 and 5 are made of a resin material mainly composed of a thermosetting resin material such as an epoxy resin or a phenol resin, and can be processed at a temperature as low as possible.
  • the effect of heat treatment on the chip components can be reduced, and each chip component can obtain the specified resistance value, capacity value, etc. without using special heat-resistant chip components. Circuit characteristics, functions, dimensional accuracy, etc. can be obtained.
  • FIG. 7 is a cross-sectional view for explaining a schematic configuration of a module component according to the second embodiment of the present invention. The same components as those in the first embodiment in FIG. I do.
  • reference numeral 50 denotes a bypass capacitor, which is disposed immediately below the terminal of the IC chip 7 and is configured to be connected as short as possible. The influence of many noises Can be difficult to receive.
  • Reference numeral 51 denotes a ground layer made of a metal plate or copper foil, which functions as a ground and a heat sink, and has a conductive material having excellent thermal conductivity directly under the terminals of the IC chip 7. By disposing the bypass line 52 made of (copper, aluminum, etc.), the heat of the IC chip can be efficiently radiated through this.
  • the ground layer 51 is formed directly on the resin substrate 1 here, it is formed on the second auxiliary substrate 6 shown in FIG. The same effect can be obtained even with a connection configuration (not shown).
  • bypass line 52 is formed of a conductive material of a chip component size such as a copper chip, automatic insertion becomes possible as in the case of other chip components, and the work efficiency is greatly improved as compared with the work of filling the conductive material. Can be improved.
  • FIG. 8 is a cross-sectional view for explaining a schematic configuration of a module component according to the third embodiment of the present invention. The same components as those of the first embodiment in FIG. I do.
  • reference numeral 53 denotes a printed resistor formed on the resin substrate 1, which can be formed in the middle of the circuit wiring 4a without inserting a chip component into the through-hole. Since the second auxiliary substrates 5 and 6 can be laminated, it is advantageous in miniaturization and production efficiency.
  • Reference numeral 54 denotes a multilayer capacitor, which can form a low-capacitance capacitor using the electrode terminals 54a, 54b in the circuit wirings 4a, 4b and the dielectric constant 54c of the substrate itself. This is effective for further downsizing.
  • the through holes formed in the circuit board made of the resin material are arranged in accordance with a predetermined rule. Since a desired circuit is configured by storing a predetermined number of chip components, since the resin substrate is used, the chip components can be modularized without firing, and each chip component has to be a spec. Since the same values can be obtained, it is possible to stably obtain circuit characteristics, functions, dimensional accuracy, etc. as designed.
  • the through-holes are arranged according to the prescribed rules, it is easy to automate and speed up the insertion of the chip components into the through-holes, and it can cope with the small size of the chip components.
  • the circuit configuration can be changed flexibly and easily simply by changing the insertion position and type of the, and the effect is enormous.
  • the size of the chip component molded in this embodiment is the same as that in the first embodiment, and is the same as that of the first embodiment, which is JIS standard (C—5201—8) 0.63 (vertical 0.6 mm X horizontal 0.3 mm).
  • the resin substrate 1 having a height of 0.6 mm is formed in accordance with this. Therefore, since the size of the chip component is standardized as in the first embodiment, the height of the resin substrate 1 does not change even if the circuit configuration changes, and the versatility is very high.
  • the same effect can be obtained as long as the height is uniform, and particularly, the end face of the standardized chip component can be obtained. If the electrodes are provided not in the longitudinal direction but in the horizontal direction, the height of the resin substrate 1 can be kept low. It is possible to realize a thin module component by a relatively simple change that only changes the position of the surface electrode.
  • a resin substrate 21 is formed by molding a chip resistor 22 and a chip capacitor 23 in a matrix shape, and is formed so that each end face electrode is exposed.
  • each chip component is arranged and molded so that the two sides of each chip component are aligned, but the same applies if the chip components are arranged and molded so that the center of each chip component is aligned The effect is obtained.
  • each chip component is molded in a matrix, but is not limited to this, and is arranged according to a certain rule such as concentric, radial, spiral, etc. The same effect can be obtained if it is done.
  • the chip components are regularly and accurately inserted and arranged in a matrix form in the molding die, making it very easy to automatically and quickly insert the chip components by machine, and further improve the performance of the automatic insertion machine As a result, it is possible to cope with further miniaturization of chip components and to cope with further narrowing of pitches between chip components.
  • the chip components are typically molded over the entire resin substrate 21 and the chip resistors 22 and the chip capacitors 23 are alternately molded, but this is not a limitation.
  • grooves are provided only at predetermined positions in the molding die, and chip components with a predetermined constant are inserted and arranged therein to form a desired circuit.
  • Matritus-shaped grooves are formed in the mold, and chip components with a predetermined constant are inserted and distributed only in necessary places according to the contents of the circuit design.
  • mold it, or insert a dummy component of the same height (a component that does not easily affect the characteristics as a module component) into the remaining groove where no chip component is placed to create the desired circuit. It can also be configured.
  • the mold when a matrix-shaped groove is provided in the mold, the mold can be used in common, and the circuit configuration can be flexibly changed only by changing the insertion position and type of chip components.
  • dummy components if dummy components are used, they can always be molded in the same state, that is, in a state where chip components are arranged although all types of matrices have different types of grooves. It is possible to perform stable and accurate molding.
  • reference numeral 61a denotes a first die, in which a groove 63 for positioning and holding the chip component 62 is formed in a matrix shape.
  • the chip component 62 is inserted and arranged in the groove.
  • A Insert chip components.
  • the shape of the groove 63 in the first mold 61 a is configured to have a taper such as a conical shape or a Y-shape (not shown), the opening area on the chip component insertion side is increased. Can be easily inserted by a machine, and the positioning of the chip component 62 in the groove 63 can be automatically determined.
  • the advantage is that the resin can be smoothly filled into the gaps.
  • the second mold 61b is moved into the first mold 61a so that the end surface electrode 62a of the chip component 62 is exposed after molding.
  • B forming the mold for the primary mold
  • c primary molding
  • the third mold 61c is moved so as to perform (e: forming a mold for secondary molding), and the resin 65b is filled from the filling port 64b to perform secondary molding (f: secondary molding). mold).
  • the second and third molds 61b and 61c are peeled off and their shapes are adjusted (g: mold peeling and shaping) to obtain a monolithic part 6 as shown in Fig. 10. Get 6.
  • the molding resin is made of a resin material mainly composed of a thermosetting resin material such as an epoxy resin or a phenol resin.
  • a thermosetting resin material such as an epoxy resin or a phenol resin.
  • each chip component can obtain the specified resistance and capacitance values without using special chip components with excellent heat resistance, and the circuit characteristics, functions, and dimensions as designed Accuracy etc. can be obtained.
  • a module component with excellent heat dissipation and heat resistance can be realized.
  • l 2 0 3, S i C it is Rukoto improved heat dissipation properties by the inclusion of one at least of the a 1 3 N 4, S i 3 N 4, a ceramic powder as a filler in the resin
  • a ceramic powder as a filler in the resin
  • heat resistance can be increased.
  • a magnetic material such as ferrite in the resin, it is possible to realize a module component that is not easily affected by noise.
  • FIG. 11 illustrates a schematic configuration of a module component according to a fifth embodiment of the present invention.
  • 10 is a cross-sectional view for clarification, showing an application example of a module part using the molded part 66 in FIG. 10, (a) is an example in which the molded part 66 is mounted on a multilayer substrate 70, (B) shows an example in which the molded component 66 is embedded in the multilayer substrate 70, and (c) shows an example in which the molded component 66 is formed smaller than the IC chip 7 and embedded in the multilayer substrate 70. .
  • Reference numerals 71 and 72 denote wiring patterns and through holes provided in the multilayer substrate 70, respectively, and the same components as those in the fourth embodiment are denoted by the same reference numerals and description thereof will be omitted.
  • the terminals of the IC chip 7 and the wiring patterns 71 of the multilayer substrate 70 are directly connected via the respective chip components 62 in the module components 66. This makes it less susceptible to the noise often picked up in the wiring circuit from the chip.
  • a chip capacitor is used in some of the chip components 62 to function as a bypass capacitor as in the present embodiment, the CPU and the capacitor can be directly connected, so that the ESR and ESL should be extremely small. It is possible to cope with future high speed.
  • all the chip components 62 or a group of chip components 62 are By using a sensor to function as a bypass capacitor and providing common electrodes on both sides so as to cover the exposed end face electrodes and directly connecting to the CPU, higher speeds can be accommodated.
  • the chip components 62 are made of conductors with excellent thermal conductivity (copper, aluminum, etc.), they can function as bypass lines, and the IC chip 7 can efficiently radiate heat. it can.
  • the substrate is formed by resin molding, it is not necessary to heat-treat the chip components at a high temperature. Since the values are obtained, the circuit characteristics, functions, dimensional accuracy, etc., as designed as module parts can be obtained stably, and the chip parts are placed and resin-molded according to the prescribed rules, so the molding die It is easy to automate and speed up the insertion of chip components into the inside, and it can sufficiently cope with small chip component sizes.Furthermore, by simply changing the chip component insertion position and type, the circuit configuration is flexible, It can be changed easily and the effect is enormous.
  • module parts as described in Embodiments 2 and 3 can be formed by using the manufacturing method of Embodiment 4, and the module parts formed by the method of Embodiment 1 can be formed as in Embodiment 5. It is clear that the present invention can be used for an application example, and a description thereof will be omitted. Industrial applicability
  • each chip component can obtain a value as specified, so that the circuit characteristics, functions and functions as designed can be obtained. Dimensional accuracy, etc. can be obtained stably, and chip components are arranged according to prescribed rules. It is easy to automate and speed up the insertion of chip components, and it can sufficiently cope with small chip components.Furthermore, the circuit configuration can be changed flexibly and easily simply by changing the insertion position and type of chip components It is something that can be done.

Description

明 細 書 モジュール部品とその製造方法 技術分野
本発明は、 回路基板内にチップ部品を実装して構成される、 あるいは チップ部品をモールドして構成されるモジュール部品とその製造方法に 関するものである。 背景技術
近年、 電子機器の小型化、 軽量化、 薄型化、 多機能化が急速に進んで おり、 それに伴い回路素子を高密度に実装する技術が各種提案されてお り、その一つとして電子部品を基板内に内蔵する技術が提案されている。 この種の電子部品を内蔵した基板としては、 例えば特開昭 6 3— 1 6 9 7 9 8号公報に記載されたようなものが知られており、第 1 2図（a ) に示されるような構成により、 第 1 2図 （b ) のような等価回路を実現 している。
すなわち、 図において、 1 0 2はセラミック基板 1 2 1〜 1 2 6が多 層に積層されて形成された多層基板であり、 多層基板 1 0 2内に形成さ れた貫通孔 1 0 7内にコンデンサ 1 0 3、 1 0 4および抵抗器 1 0 5が 挿入されるとともに、 それらが導体 1 0 6により電気的に接続されるよ うに構成されている。
しかしながら、 上記従来技術ではコンデンサ 1 0 3、 1 0 4および抵 抗器 1 0 5を最終的に多層基板 1 0 2と共に焼成する必要があるため、 耐熱性に優れた特殊な部品を用いる必要があるとともに、 電子部品のサ ィズが小さくなればなるほど十分な耐熱効果が得られにく くなるため、 高温の熱処理による特性劣化や特性変動が発生して仕様通りの値が得ら れにく くなり、 所望の回路特性、 機能等が得られず、 また、 高温の熱処 理での収縮による寸法ばらつきが発生するため高精度な寸法部品が得ら れにく く、 小型化に限界を有するものであった。 発明の開示
本発明は、 上記従来の課題を解決するためのもの'であり、 電子部品の サイズがより小さくなつて行っても、 所望の回路特性、 機能が安定して 得られるとともに、 埋設されるチップ部品の自動挿入、 高速化が図りや すく、 非常に効率よく生産しやすいモジュール部品およびその製造方法 を提供することを目的とするものである。
上記目的を達成するために本発明は、 樹脂材料からなる回路基板に形 成した貫通孔を所定の規則に従って配設するとともに、 所定定数のチッ プ部品を収納させて所望の回路を構成したもの、 あるいは所定定数のチ ップ部品を所定の規則に従って配置し、 各チップ部品の端面電極が露出 するように樹脂モールドして所望の回路を構成したものであり、 モジュ ール化する際に埋設されたチップ部品を高温で熱処理する必要がなくな り、 各チップ部品は仕様通りの値が得られるため設計通りの回路特性、 機能、 寸法精度等が安定して得られるとともに、 所定の規則に従ってチ ップ部品を配設するため、 チップ部品の挿入の自動化、 高速化が図りや すく、 かつチップ部品のサイズが小さくなつても十分対応でき、 さらに チップ部品の揷入位置、 種類を変えるだけで回路構成を柔軟に、 かつ簡 単に変更することができるものである。 図面の簡単な説明
第 1図 （a ) は本発明の実施例 1におけるモジュール部品の概略構成 を示す断面図、 （b ) は同上面図
第 2図は同実施例における樹脂基板の他の例を示す断面図
第 3図 （a ) は同実施例における樹脂基板に設けられた貫通孔にチッ プ部品が挿入されて配列された状態を模式化した上面図、 （b )は同断面 図
第 4図は同実施例における貫通孔の穴形状の例を示す上面図 第 5図は同実施例における貫通孔の形状の例を示す断面図
第 6図は同実施例におけるモジュール部品の製造方法を示す工程断面 図
第 7図は本発明の実施例 2におけるモジュール部品の概略構成を示す 断面図
第 8図は本発明の実施例 3におけるモジュール部品の概略構成を示す 断面図
第 9図は実施例 4におけるチップ部品のモールド方法を示す工程断面 図
第 1 0図は同モールド方法により形成されたモールド部品の構成を示 す斜視図
第 1 1図は本発明の実施例 5におけるモールド部品を用いたモジユー ル部品の応用例を示す断面図
第 1 2図 （a ) は従来の電子部品を内蔵した多層基板の構成を示す断 面図、 （b ) は同等価回路図 発明を実施するための最良の形態
(実施例 1 )
第 1図 （a ) は、 本発明の実施例 1におけるモジュール部品の概略構 成を示す A— A' 断面図であり、 （b ) はその上面図である。 図において、 1は樹脂基板であり、 チップ部品とほぼ同一の穴形状を有する貫通孔内 にチップ抵抗 2、 チップコンデンサ 3等のチップ部品が挿入され、 これ らの端面電極と樹脂基板 1の両面に形成された回路配線 4 a、 4 bとが 電気的に接続されて所望の電気回路を形成している。 そしてこれらは第 1の補助基板 5と第 2の補助基板 6とで挟み込まれて補強され、 第 1の 補助基板 5上には I Cチップ 7や小型化が困難な電子部品 8が実装され るとともに、 配線回路 4 c と電気的に接続され、 スルーホール 9に充填 された導電体を介して回路配線 4 a と接続されている。 なお 7 aはモー ノレド樹脂、 1 0はモジュール部品 1 1としての外部電極端子である。
ここで、 挿入されるチップ部品のサイズは、 全て J I S規格 （C— 5 2 0 1 - 8) の 0 6 0 3 (縦 0. 6mmX横 0. 3 mm) を用いており、 これに合わせて高さが 0. 6 mmの樹脂基板 1を用いている。 このよ う に、 チップ部品のサイズが規格化されているため、 回路構成が変わって も樹脂基板 1の高さを変える必要がなく共通に使えるため、 非常に汎用 性を高くすることができる。 また、 ここでは揷入されるチップ部品とし て、 抵抗 （R)、 コンデンサ （C) を例にしているが、 これに限定される ものではなく、 コイル （L) や L C、 C R等の複合部品も利用すること ができ、 規格化されたチップ部品であれば、 同様の効果が得られる。 なお、 第 2図に示されるように、 第 1の補助基板 5と樹脂基板 1 と第 2の樹脂基板 6のトータルの高さを 1. O mmとし、 これらを貫通させ て J I S規格の 1 0 0 5のサイズのチップ部品も利用できるようにする ことにより、 高さの異なるチップ部品も利用することができるためより 柔軟な回路設計が可能となり、 より多機能で高性能な、 かつ小型のモジ ユール部品を実現することができる。
第 3図は樹脂基板に設けられた貫通孔にチップ部品が挿入されて配列 された状態を模式化したものであり、 （a ) はその上面図であり、 （b ) はその断面図である。
図において、 樹脂基板 2 1にはマトリタス状にチップ部品とほぼ同じ 穴形状を有する貫通孔 （符号付さず） が形成されており、 その中にチッ プ抵抗 2 2およびチップコンデンサ 2 3が挿入されている。なお図では、 各チップ部品の 2辺が揃うように貫通孔が配設されて各チップ部品が挿 入配列されているが、 各チップ部品の中心が揃うように貫通孔を形成し て各チップ部品を挿入配列しても同様の効果が得られる。
ここで、 貫通孔はマトリクス状に規則正しく精度良く形成されている ため、 機械によるチップ部品の自動挿入が非常に行いやすく、 自動挿入 機の性能が向上するに伴いさらなるチップ部品の小型化にも対応するこ とができるとともに、 さらなる貫通孔間の狭ピッチ化にも対応すること ができる。
なお、 ここでは模式的に貫通孔が樹脂基板 2 1の全面に配設され、 チ ップ抵抗 2 2とチップコンデンサ 2 3とが交互に挿入されているが、 こ れに限定されるものではなく、 回路設計の構成に応じて必要箇所にのみ に、 揷入されるチップ部品の大きさに合わせて貫通孔を形成して所定定 数のチップ部品を揷入することにより所望の回路を構成したり、 あるい は貫通孔をマトリクス状に全て形成しておき、 回路設計の内容に応じて 必要箇所にのみ所定定数のチップ部品を挿入して、 残りの貫通孔には絶 縁物等を充填したり、 チップ部品サイズの絶縁物等 （ダミー部品） を揷 入することにより所望の回路を構成することもできる。 特に後者の場合 には、 樹脂基板を共通に利用することができるとともに、 チップ部品の 揷入箇所、 種類を変えるだけで回路構成を柔軟に、 かつ簡単に変更する ことができ、 さらにダミー部品を用いれば他のチップ部品と同様に自動 挿入が可能となり、 効率よく生産できるというメリッ トがある。
また、 貫通孔の穴形状はチップ部品とほぼ同一の形状に限定されるも のではなく、 第 4図の 2 4 a〜 2 4 dに示されるような円形状や楕円形 状や多角形状等でもよく、 貫通孔内での位置決め保持がされやすい形状 であればよく、 このような形状にすることにより機械による挿入の際に チップ部品の挿入角度がずれても確実に貫通孔内に挿入することができ、 機械化をより図りやすくすることができる。 なお、 貫通孔とチップ部品 との隙間にはエポキシ樹脂等の熱硬化樹脂からなる固定部材 2 4を充填 することにより、 あるいは貫通孔の一部を突出させてチップ部品を支持 するための支持部 2 6を設けることにより、 チップ部品を確実に貫通孔 内で支持固定することができるとともに、 回路基板上に配設された回路 配線とチップ部品との接続の信頼性をより高めることができる。
また、 貫通孔の形状は円柱状に限定されるものではなく、 第 5図の 2 7 a〜 2 7 cに示されるような円錐状や Y字状等に形成してテーパが設 けられるように構成してもよく、 このよ うな貫通孔の底面までチップ部 品の端面が届くような形状のテーパを設けることにより、 貫通孔のチッ プ部品挿入側の開口部が大きくなるためより機械による挿入を行いやす くすることができるとともに、 貫通孔内でのチップ部品の位置決めを自 動的に決めることができ、 さらに貫通孔とチップ部品の隙間に充填され る固定部材の充填もスムーズに行うことができるため、 そのメリッ トは 大きレヽ。 また、 チップ部品の端面と樹脂基板の表面を異なる色で形成してやれ ば、 貫通孔にチップ部品を挿入後、 チップ部品の抜け等の外観検査をよ り行いやすくすることができる。
次に、 本実施例の製造工程について、 第 6図を用いて説明する。 まず、 ガラエポゃテフロン等の樹脂基板 3 1の両面に銅箔 3 2が形成されたも のを用意し （a ：両面銅貼り基板）、 この両面の銅箔 3 2を導通させるた めにドリルまたはレーザによりスルーホール 3 3を形成し （ b ： スルー ホール穴開け工程）、さらに無電解銅めつきを施すことにより両面の銅箔 3 2の導通を図る （c ： スノレーホ一ノレめつき工程）。
次にフォ トリ ソ技術により樹脂基板 3 1の両面に所望の回路配線パタ ーン 3 4を形成し （d ：パターンエッチング工程）、 マトリタス状の所定 位置にチップ部品を挿入するための貫通孔 3 5を形成して （e ： パーツ 挿入穴開け工程）、所定の貫通孔 3 5にチップ抵抗器 3 6やチップコンデ ンサ 3 7等の所定定数のチップ部品を挿入する （ f ：パーツ揷入工程）。 次に、 チップ抵抗器 3 6およびチップコンデンサ 3 7等のチップ部品 の端面電極 3 6 a、 3 7 a と回路配線パターン 3 4との接続を図るため に端面電極 3 6 a、 3 7 a上に導電性樹脂 （導電性接着材料、 樹脂電極 材料等） を充填あるいは塗布あるいは印刷して接続電極を形成し （ g ： 接続電極形成工程）、これらを粘性および接着性を有するプリプレダ層 4 1、 すなわちエポキシ樹脂やフユノール樹脂等の熱硬化性樹脂からなる 補助基板 3 9の片面に銅箔 4 0が形成されたプリプレダ層 4 1で挟み込 み、 1 8 0 ° (：、 1時間、 3 0 k g c m 2の条件で加熱圧着
する （h ： プリプレダ層形成工程）。
なお、ここでは樹脂基板 3 1の高さをチップ部品の高さよりも低く し、 両面の銅箔 3 2を含めた高さをチップ部品より も高く しているが、 これ は回路配線パターン 3 4とチップ部品の端面電極 3 6 a、 3 7 a との接 続をより確実にするためのものであり、これに限定されるものではなく、 樹脂基板 3 1の高さをチップ部品の高さとほぼ同じ、 すなわちチップ部 品の高さよりも樹脂基板 3 1の高さを少し高く しても、 あるいはチップ 部品の高さよりも両面の銅箔 3 2を含めた高さを少し低く しても問題は ない。
次に、 スルーホール 4 2を形成して導電材料を充填し、 フォ トリソ技 術を利用して表面回路配線パターン 4 3を形成して （ i ：表層パターン エッチング工程）、第 1図に示されるような表面に I Cチップや小型化が 困難な電子部品を実装することにより、 所望の回路構成を有するモジュ ール部品が完成する （工程図示せず）。
ここで、 第 1および第 2の補助基板 4， 5はエポキシ樹脂やフエノー ル樹脂等の熱硬化性樹脂材料を主成分とする樹脂材料からなり、 できる だけ低温で処理するものを利用することにより熱処理によるチップ部品 への影響を少なくすることができるとともに、 耐熱性に優れた特殊なチ ップ部品を用いることなく、 各チップ部品はスペック通りの抵抗値、 容 量値等が得られ、 設計通りの回路特性、 機能、 寸法精度等を得ることが できる。
(実施例 2 )
第 7図は本発明の実施例 2におけるモジュール部品の概略構成を説明 するための断面図であり、 第 1図の実施例 1 と同様の構成については、 同一符号を付してその説明を省略する。
図において、 5 0はバイパスコンデンサであり、 I Cチップ 7の端子 直下に配設され最短で接続されるように構成されているため、 これによ り従来 I Cチップからの配線回路中で拾うことの多かったノィズの影響 を受けにく くすることができる。 また、 5 1は金属板や銅箔からなるグ ランド層であり、 グランドとしての機能と放熱板としての機能を発揮し ているとともに、 I Cチップ 7の端子直下に熱伝導性に優れた導電材料 (銅、 アルミ等） からなるバイパスライン 5 2を配設することにより、 これを介して I Cチップの放熱を効率的に行うことができる。 なお、 こ こではグランド層 5 1を樹脂基板 1上に直接形成されているが、 第 1図 に示される第 2の補助基板 6上に形成して回路配線 4 bとスルーホール 等を介して接続される構成 （図示せず） にしても、'同様の効果が得られ る。 また、 バイパスライン 5 2を銅チップ等のチップ部品サイズの導電 材料で形成すれば、 他のチップ部品と同様に自動挿入が可能となり、 導 電性材料を充填する作業に比べ、 作業効率を大幅に向上させることがで きる。
(実施例 3 )
第 8図は本発明の実施例 3におけるモジュール部品の概略構成を説明 するための断面図であり、 第 1図の実施例 1 と同様の構成については、 同一符号を付してその説明を省略する。
図において、 5 3は樹脂基板 1上に形成された印刷抵抗であり、 貫通 孔にチップ部品を挿入することなく回路配線 4 aの途中に形成すること ができ、 しかも トリ ミング後、 第 1および第 2の補助基板 5、 6を積層 することができるため、 小型化および生産効率上有利である。 また 5 4 は積層コンデンサであり、 回路配線 4 a、 4 b中の電極端子 5 4 a、 5 4 bと基板自体の誘電率 5 4 cを用いて低容量のコンデンサを形成する ことができ、 より小型化を図る上で有効である。
以上の説明から明らかなように、 本実施例 1〜 3では、 樹脂材料から なる回路基板に形成した貫通孔を所定の規則に従って配設するとともに 所定定数のチップ部品を収納させて所望の回路を構成したものであるた め、 樹脂基板を用いているためチップ部品を焼成することなくモジユー ル化することができ、 その際各チップ部品はスペック通りの値が得られ るため設計通りの回路特性、 機能、 寸法精度等を安定して得ることがで さる。
また、 所定の規則に従って貫通孔が配設されるため、 チップ部品の貫 通孔への挿入の自動化、 高速化が図りやすく、 かつチップ部品のサイズ が小さくなつても十分対応でき、 さらにチップ部品の挿入位置、 種類を 変えるだけで回路構成を柔軟に、 かつ簡単に変更することができ、 その 効果は絶大である。
(実施例 4)
次に、本発明の他のモジュール部品の製造方法につて説明する。 なお、 本実施例の製造方法により製造されたモジュール部品の概略構成は、 結 果的に実施例 1の製造方法で製造されたものと同様の構成、 すなわち第 1図のような構成になるので、 その説明を省略する。
また、 本実施例でモールドされるチップ部品のサイズは、 実施例 1 と 同様に全て J I S規格 （C— 5 2 0 1— 8) の 0 6 0 3 (縦 0. 6mm X横 0. 3mm) が用いられており、 これに合わせて高さが 0. 6mm の樹脂基板 1が形成されている。 したがって、 実施例 1と同様にチップ 部品のサイズが規格化されているため、 回路構成が変わっても樹脂基板 1の高さが変わることがなく、 非常に汎用性が高い。
なお、 実施例 1とは異なり、 本実施例ではチップサイズが規格化され ていない部品であっても、高ささえ揃っていれば、同様の効果が得られ、 特に規格化されたチップ部品の端面電極を長手方向ではなく、 横手方向 に設けてやれば、 樹脂基板 1 としての高さを低く抑えることができ、 端 面電極の形成位置を変えるだけの比較的簡単な変更で、 薄型のモジユー ル部品を実現することができる。
次に、 第 2図を利用して本実施例の製造方法により形成された樹脂基 板について説明する。
図において、 樹脂基板 2 1はマ ト リ クス状にチップ抵抗 2 2およびチ ップコンデンサ 2 3がモールドされて形成されており、 各端面電極が露 出するように形成されている。 なお図では、 各チップ部品の 2辺が揃う ように各チップ部品を配置してモールドしているが'、 各チップ部品の中 心が揃うように各チップ部品を配置してモールドしても同様の効果が得 られる。 また図では、 マトリクス状に各チップ部品をモ一ルドしている がこれに限定されるものではなく、 無秩序に散在するものは除き、 同心 円状、 放射状、 らせん状等ある一定の規則に従って配置されていれば同 様の効果が得られる。
ここで、 チップ部品はモールド用金型内にマトリクス状に規則正しく 精度良く揷入配置されるため、 機械によるチップ部品の自動挿入、 高速 挿入が非常に行いやすくなり、 さらに自動挿入機の性能が向上するに伴 いさらなるチップ部品の小型化にも対応することができるとともに、 さ らなるチップ部品間の狭ピッチ化にも対応することができる。
なお、 ここでは模式的にチップ部品が樹脂基板 2 1の全体にモールド されるとともに、 チップ抵抗 2 2とチップコンデンサ 2 3とが交互にな るようにモールドされているが、 これに限定されるものではなく、 回路 設計の構成に応じてモールド用金型内の所定位置にのみ溝を設けてそこ に所定定数のチップ部品を挿入配置することにより所望の回路を構成し たり、 あるいはモールド用金型内にマトリタス状の溝を形成しておき、 回路設計の内容に応じて必要箇所にのみ所定定数のチップ部品を挿入配 置してモールド化したり、 さらにはチップ部品が配置されていない残り の溝に同じ高さサイズのダミー部品 （モジュール部品としての特性に影 響を及ぼしにくい部品） を挿入することにより所望の回路を構成するこ ともできる。
特にモールド用金型内にマ ト リ クス状の溝を設けておく場合には、 金 型を共通に利用することができるとともに、 チップ部品の挿入位置、 種 類を変えるだけで回路構成を柔軟に、 かつ簡単に変更することができ、 さらにダミー部品を用いれば常に同じ状態、 すなわちマトリタス状の全 ての溝に種類の違いはあるもののチップ部品が配置された状態でこれら をモールドすることができ、 精度よく安定したモールドを行うことがで さる。
次に、 本実施例におけるチップ部品のモールド方法について、 第 9図 を用いて説明する。 図において、 6 1 aは第 1の金型であり、 マトリク ス状にチップ部品 6 2を位置決め保持するための溝部 6 3が形成されて おり、 まず、 チップ部品 6 2が溝部に挿入配置される （a ： チップ部品 挿入）。 ここで、第 1の金型 6 1 a内の溝部 6 3の形状を円錐状や Y字状 等のテ一パを有するように構成すると （図示なし）、チップ部品挿入側の 開口面積を大きくすることができ、 より機械による挿入を行いやすくす ることができるとともに、 溝部 6 3内でのチップ部品 6 2の位置決めを 自動的に決めることができ、 さらに溝部 6 3とチップ部品 6 2の隙間へ の樹脂の充填もスムーズに行うことができるため、 そのメリ ッ トは大き レ、。
次に、 チップ部品 6 2の挿入完了後、 チップ部品 6 2の端面電極 6 2 aが成形後露出するように第 2の金型 6 1 bを第 1の金型 6 1 a内に移 動させ （ b ： 1次モールド用金型形成）、 充填口 6 4 aより樹脂 6 5 aを 充填して 1次モールドを行う （c ： 1次モールド）。 固化後、 チップ部品 6 2の挿入側の第 1の金型 6 1 aを剥離するとともに （d ： チップ揷入 側金型剥離）、もう一方のチップ部品 6 2の端面電極 6 2 bが露出するよ うに第 3の金型 6 1 cを移動させ （ e ： 2次モールド用金型形成）、 充填 口 6 4 bより樹脂 6 5 bを充填して 2次モールドを行う （ f : 2次モー ルド）。 そして、 第 2および第 3の金型 6 1 b、 6 1 cを剥離し、 形を整 えることにより （g :金型剥離、 整形）、 第 1 0図に示されるようなモー ノレド部品 6 6を得る。
ここで、 モールド用の樹脂としては、 エポキシ樹脂やフエノール樹脂 等の熱硬化性樹脂材料を主成分とする樹脂材料からなり、 できるだけ低 温で処理可能な樹脂を利用することにより熱処理によるチップ部品への 影響を少なくすることができるとともに、 耐熱性に優れた特殊なチップ 部品を用いることなく、 各チップ部品がスペック通りの抵抗値、 容量値 等が得られ、 設計通りの回路特性、 機能、 寸法精度等を得ることができ る。
また、 樹脂内に熱伝導性、 耐熱性に優れたフィラーを含有させること により、放熱性、耐熱性に優れたモジュール部品を実現することができ、 具体的には、 樹脂内にフィラーとして、 A l 2 0 3、 S i C、 A 1 3 N 4、 S i 3 N 4の内の少なく とも 1つを含有させることにより放熱性を高め ることができるとともに、 樹脂内にフィラーとしてセラミック粉体、 ま たは Zおよび S i O 2を含有させることにより、 耐熱性を高めることが できる。 また、 樹脂内にフェライ ト等の磁性材料を含有させることによ り、ノィズの影響を受けにくいモジュール部品を実現することができる。
(実施例 5 )
第 1 1図は本発明の実施例 5におけるモジュール部品の概略構成を説 明するための断面図であり、 第 1 0図のモールド部品 6 6を用いたモジ ユール部品の応用例を示し、 （ a )はモールド部品 6 6を多層基板 7 0上 に載置した例、 （b )はモールド部品 6 6を多層基板 7 0内に埋め込んだ 例、 （ c )はモールド部品 6 6を I Cチップ 7より も小さく形成して多層 基板 7 0内に埋め込んだ例を示している。 なお、 7 1 、 7 2はそれぞれ 多層基板 7 0内に設けられた配線パターン、 スルーホールであり、 実施 例 4と同様の構成については同一の符号を付してその説明を省略する。 図において、 いずれの構成においても、 モジュール部品 6 6内の各チ ップ部品 6 2を介して I Cチップ 7の端子と多層基板 7 0の配線パター ン 7 1を直結させているため、 従来 I Cチップからの配線回路中で拾う ことの多かったノイズの影響を受けにく くすることができる。
また、 近年 C P Uの高速化 （高周波化） が急速に進んでおり、 駆動周 波数が G H z帯域に突入するのも時間の問題であるが、 一般に C P Uの 電源ラインはコンデンサを介して行われるものであり、 このような高速 化が進むと、 このコンデンサと C P Uとの間で生じる E S R (等価直列 抵抗） および E S L (等価直列インダクタンス） を無視することができ ず、 これらを如何に小さく抑えるかが C P Uの高速化のカギを握るもの であった。 従来は、 I Cチップの周りにチップコンデンサを配置するこ とにより （図示せず）、 これらの値を抑えていたが、 高速化に伴い、 この 距離でも問題となるようになつてきている。
そこで、 本実施例のようにチップ部品 6 2のいくつかにチップコンデ ンサを用いてバイパスコンデンサとして機能させると、 C P Uとコンデ ンサを直結させることができるため、 E S R， E S Lを極めて小さく抑 えることができ、 今後の高速化にも十分対応することができる。 また、 全てのチップ部品 6 2またはある一群のチップ部品 6 2をチップコンデ ンサを用いてバイパスコンデンサとして機能させ、 さらにそれらの露出 した端面電極を覆うように共通電極を両面に設けて C P Uと直結させて やると、 より高速化に対応できる。
なお、 図においてチップ部品 6 2のいくつかに熱伝導性に優れた導電 体 （銅、 アルミ等） を用いるとバイパスラインとして機能させることも でき、 I Cチップ 7の放熱を効率的に行うことができる。
以上の説明から明らかなように、 本実施例 4 、 5によれば、 樹脂モー ルドすることにより基板を形成しているためチップ部品を高温で熱処理 する必要がなくなり、 各チップ部品は仕様通りの値が得られるためモジ ユール部品として設計通りの回路特性、 機能、 寸法精度等が安定して得 られるとともに、 所定の規則に従ってチップ部品を配置して樹脂モール ドしているため、 モールド用金型内へのチップ部品の挿入の自動化、 高 速化が図りやすく、 かつチップ部品のサイズが小さくなっても十分対応 でき、 さらにチップ部品の挿入位置、 種類を変えるだけで回路構成を柔 軟に、 かつ簡単に変更することができ、 その効果は絶大である。
なお、 本実施例 4の製造方法を用いて実施例 2 、 3のようなモジユー ル部品が形成することができるとともに、 実施例 1の方法で形成された モジュール部品を本実施例 5のような応用例に利用することができるこ とは明らかであるので、 その説明は省略する。 産業上の利用可能性
以上のように本発明によれば、 モジュール化する際に埋設されたチッ プ部品を高温で熱処理する必要がなくなり、 各チップ部品は仕様通りの 値が得られるため設計通りの回路特性、 機能、 寸法精度等が安定して得 られるとともに、 所定の規則に従ってチップ部品を配設するため、 チッ プ部品の揷入の自動化、 高速化が図りやすく、 かつチップ部品のサイズ が小さくなつても十分対応でき、 さらにチップ部品の挿入位置、 種類を 変えるだけで回路構成を柔軟に、 かつ簡単に変更することができるもの である。

Claims

請 求 の 範 囲
1 . 貫通孔を有し樹脂材料からなる回路基板と、 前記回路基板の上下 面に設けられた回路配線と、 前記貫通孔の深さとほぼ同じ高さを有し前 記貫通孔に収納されて前記回路基板の両面に設けられた回路配線を電気 的に接続するチップ部品とを有し、 前記貫通孔を所定の規則に従って配 設するとともに、 所定定数のチップ部品を収納させて所望の回路を構成 したことを特徴とするモジュール部品。
2 . 貫通孔をマ ト リ クス状の所定位置にのみ配設するとともに、 所定 定数のチップ部品を収納させて所望の回路を構成したことを特徴とする 請求の範囲第 1項記載のモジュール部品。
3 . 貫通孔をマトリクス状に配設するとともに、 所定の貫通孔にのみ 所定定数のチップ部品を収納させたことを特徴とする請求の範囲第 1項 記載のモジュール部品。
4 . 貫通孔に収納されたチップ部品と貫通孔との隙間に固定部材が充 填されていることを特徴とする請求の範囲第 1項記載のモジュール部品。
5 . 貫通孔にテ一パ部を設けたことを特徴とする請求の範囲第 1項記 載のモジュール部品。
6 . 貫通孔にチップ部品を支持するための支持手段を形成したことを 特徴とする請求の範囲第 1項記載のモジュール部品。
7 . 回路基板の両面の少なく とも一方に補助基板を設けたことを特徴と する請求の範囲第 1項記載のモジュール部品。
8 . 回路基板を挟み込むように第 1および第 2の補助基板を設け、 貫 通孔に収納された際に、 前記貫通孔の深さよりも高く、 第 1及び第 2の 補助基板から突出しない高さのチップ部品を用いて所望の回路を構成し たことを特徴とする請求の範囲第 1項記載のモジュール部品。
9 . チップ部品の端面と回路基板の表面を異なる色で形成した請求の 範囲第 1項記載のモジュール部品。
1 0 . 補助基板上に I Cチップを搭載するとともに、 前記 I Cチップ の直下となる貫通孔にコンデンサを収納させて、 前記 I Cチップと直結 させた請求の範囲第 1項記載のモジュール部品。
1 1 . 回路基板の底面にあるいは補助基板を介してグランド層を設け、 回路基板の下面に設けられた回路配線と接続ざせた請求の範囲第 1項記 載のモジュール部品。
1 2 . 補助基板上に I Cチップを搭載するとともに、 回路基板の底面 にあるいは補助基板を介してグランド層を設け、 前記 I Cチップと前記 グランド層とを直結させた請求の範囲第 1項記載のモジュール部品。
1 3 . 樹脂材料からなる回路基板に貫通孔を形成する工程と、 前記貫 通孔にその深さとほぼ同じ高さを有するチップ部品を挿入する工程と、 前記回路基板上にチップ部品を結線するための回路配線を形成する工程 と、 前記回路配線が形成された前記回路基板の両面の少なく とも一方に 補助基板を貼り合わせて加熱圧着する工程とを有し、 前記貫通孔を所定 の規則に従って形成するとともに、 所定定数のチップ部品を収納して所 望の回路を構成することを特徴とするモジュール部品の製造方法。
1 4 . 貫通孔をマ ト リ クス状の所定位置にのみ形成するとともに、 所 定定数のチップ部品を収納して所望の回路を構成することを特徴とする 請求の範囲第 1 3項記載のモジュール部品の製造方法。
1 5 . 貫通孔をマトリクス状に形成するとともに、 所定の貫通孔にの み所定定数のチップ部品を収納して所望の回路を形成することを特徴と する請求の範囲第 1 3項記載のモジュール部品の製造方法。
1 6. チップ部品の端面電極が露出するように前記チップ部品を樹脂 モールドした成形体と、 前記成形体の片面または両面に設けられた回路 配線とを有し、前記チップ部品を所定の規則に従って配置するとともに、 所定定数のチップ部品を樹脂モールドして所望の回路を構成したことを 特徴とするモジュール部品。
1 7. チップ部品をマトリクス状の所定位置にのみ配置するとともに、 所定定数のチップ部品を樹脂モールドして所望の回路を構成したことを 特徴とする請求の範囲第 1 6項記載のモジュール部品。
1 8. マトリタス状のチップ部品が配置されない位置にも前記チップ 部品と同サイズのダミー部品を配置したことを特徴とする請求の範囲第
1 7項記載のモジュール部品。
1 9. エポキシ樹脂またはフエノール樹脂を用いて樹脂モールドした ことを特徴とする請求の範囲第 1 6項記載のモジュール部品。
20. 樹脂内に熱伝導性または/および耐熱性の高いフィラーが含有 されていることを特徴とする請求の範囲第 1 6項記載のモジュール部品。
2 1. 樹脂内にフィラーとして、 A 1 203、 S i C、 A l 3N4、 S i
3 N4の内の少なく とも 1つが含有されていることを特徴とする請求の 範囲第 1 6項記載のモジュール部品。
2 2. 樹脂内にフイラ一として、 セラミック粉体、 またはノおよび S i 02が含有されていることを特徴とする請求の範囲第 1 6項記載のモ ジュール部品。
2 3. 樹脂内に磁性材料が含有されていることを特徴とする請求の範 囲第 1 6項記載のモジュール部品。
24. チップ部品の端面電極と成形体の表面を異なる色で形成したこ とを特徴とする請求の範囲第 1 6項記載のモジュール部品。
2 5 . 成形体の底面にグランド層を設け、 前記グランド層とチップ部 品の端面電極とを直結させたことを特徴とする請求の範囲第 1 6項記載 のモジュール部品。
2 6 . チップ部品を所定の規則に従って配置し、 その端面電極が露出 するように樹脂モールドされて形成された成形体の一方に I Cチップを 搭載するとともに他方を回路基板の配線パターンと接続し、 前記チップ 部品を介して前記 I Cチップの電極端子と前記回路基板の配線パターン とを直結させたことを特徴とするモジュール部品。
2 7 . モールド用金型内にチップ部品を挿入する挿入工程と、 前記チ ップ部品の端面電極が露出するように樹脂を充填する 1次モールドエ程 と、 前記チップ部品を挿入した側のモールド用金型を剥離する剥離工程 と、 剥離された前記チップ部品の端面電極が露出するように樹脂を充填 する 2次モールドエ程と、 樹脂モールドされた成形体の片面または両面 に回路配線を形成する工程とを有し、 前記チップ部品を所定の規則に従 つて配置するとともに、 所定定数のチップ部品を樹脂モールドして所望 の回路を構成することを特徴とするモジュール部品の製造方法。
2 8 . チップ部品をマトリタス状の所定位置にのみ形成するとともに、 所定定数のチップ部品を樹脂モールドして所望の回路を構成することを 特徴とする請求の範囲第 2 7項記載のモジュール部品の製造方法。
2 9 . マ ト リ クス状のチップ部品が配置されない位置にも前記チップ 部品と同サイズのダミー部品を配置したことを特徴とする請求の範囲第
2 8項記載のモジュール部品の製造方法。
3 0 . モールド用金型内にチップ部品を所定の規則に従って配置され るように挿入する挿入工程と、 前記チップ部品の端面電極が露出するよ うに樹脂を充填する 1次モールド工程と、 前記チップ部品を挿入した側 のモールド用金型を剥離する剥離工程と、 剥離された前記チップ部品の 端面電極が露出するように樹脂を充填する 2次モールドエ程とを有し、 樹脂モールドされた成形体の一方に I Cチップを搭載するとともに他方 を回路基板と接続し、 前記チップ部品を介して前記 I Cチップの電極端 子と前記回路基板の配線パターンとを直結させたことを特徴とするモジ ユール部品の製造方法。
補正書の請求の範囲
[ 2 0 0 0年 8月 2 8日 （2 8 . 0 8 . 0 0 ) 国際事務局受理：出願当初の 請求の範囲 2は取り下げられた；出願当初の請求の範囲 1及び 3は補正された； 他の請求の範囲は変更なし。 （2頁) ]
1 . (補正後）貫通孔を有し樹脂材料からなる回路基板と、前記回路基板 の上下面に設けられた回路配線と、 前記貫通？ Lの深さとほぼ同じ高さを 有し前記貫通孔に収納されて前記回路基板の両面に設けられた回路配線 を電気的に接続するチップ部品とを有し、 前記貫通 ¾をマ卜リクス状の 所定位置に配設するとともに、 所定定数のチップ部品を収納させて所望 の回路を構成したことを特徴とするモジュール部品。
2 . (削除）
3 . (補正後）貫通孔を有し樹脂材料からなる回路基板と、前記回路基板 の上下面に設けられた回路配線と、 前記貫通孔の深さとほぼ同じ高さを 有し前記貫通孔に収納されて前記回路基板の両面に設けられた回路配線 を電気的に接続するチップ部品とを有し、 貫通 ¾をマトリクス状に配設 するとともに、 所定の貫通孔にのみ所定定数のチップ部品を収納させ、 前記チップ部品が未収納の貫通孔には絶縁樹脂材料またはダミー部品を 収納させたことを特徴とする請求の範囲第 1項記載のモジュール部品。
4 . 貫通孔に収納されたチップ部品と貫通孔との隙間に固定部材が充 填されていることを特徴とする請求の範囲第 1項記載のモジュール部品。
5 . 貫通 ¾に亍ーパ部を設けたことを特徴とする請求の範囲第 1項記 載のモジュール部品。 、
6 . 貫通孔にチップ部品を支持するための支持手段を形成したことを 特徴とする請求の範囲第 1項記載のモジュール部品。
7 . 回路基板の両面の少なくとも一方に補助基板を設けたことを特徴 とする請求の範囲第 1項記載のモジュール部品。
8 . 回路基板を挟み込むように第 1 および第 2の補助基板を設け、 貫 お 3正きれた用羝 (^^第 19条） 通孔に収納された際に、 前記貫通孔の深さよりも高く、 第 1及び第 2の 補助基板から突出しない高さのチップ部品を用いて所望の回路を構成し 補正きれた用紙 (条約第 19条)
PCT/JP2000/002333 1999-04-16 2000-04-11 Composant modulaire et son procede de production WO2000063970A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000613003A JP3659167B2 (ja) 1999-04-16 2000-04-11 モジュール部品とその製造方法
EP00915469A EP1098368B1 (en) 1999-04-16 2000-04-11 Module component and method of manufacturing the same
US09/719,631 US6806428B1 (en) 1999-04-16 2000-04-11 Module component and method of manufacturing the same
US10/788,463 US7421781B2 (en) 1999-04-16 2004-03-01 Method of forming a module component having a plurality of penetration holes

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11/109352 1999-04-16
JP10935299 1999-04-16
JP16790399 1999-06-15
JP11/167903 1999-06-15

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US09719631 A-371-Of-International 2000-04-11
US09/719,631 A-371-Of-International US6806428B1 (en) 1999-04-16 2000-04-11 Module component and method of manufacturing the same
US10/212,698 Division US6879493B2 (en) 1999-04-16 2002-08-07 Module component and method of manufacturing the same

Publications (1)

Publication Number Publication Date
WO2000063970A1 true WO2000063970A1 (fr) 2000-10-26

Family

ID=26449125

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/002333 WO2000063970A1 (fr) 1999-04-16 2000-04-11 Composant modulaire et son procede de production

Country Status (4)

Country Link
US (3) US6806428B1 (ja)
EP (1) EP1098368B1 (ja)
JP (1) JP3659167B2 (ja)
WO (1) WO2000063970A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7435910B2 (en) 2000-02-25 2008-10-14 Ibiden Co., Ltd. Multilayer printed circuit board
JP2009135391A (ja) * 2007-11-02 2009-06-18 Denso Corp 電子装置およびその製造方法
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
WO2013008552A1 (ja) * 2011-07-13 2013-01-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
JP2013106033A (ja) * 2011-11-10 2013-05-30 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法
JP2013175495A (ja) * 2012-02-23 2013-09-05 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
JP2014150128A (ja) * 2013-01-31 2014-08-21 Denso Corp 電子装置
JP2016004993A (ja) * 2014-06-17 2016-01-12 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子素子内蔵基板及びその製造方法
JP2021027279A (ja) * 2019-08-08 2021-02-22 新光電気工業株式会社 配線基板の製造方法及び積層構造
JP7464205B1 (ja) 2022-12-27 2024-04-09 株式会社村田製作所 電子部品内蔵基板

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL355404A1 (en) * 2002-08-08 2004-02-09 Advanced Digital Broadcast Ltd. Pronted circuit board with electronic components to be fitted on a pronted circuit board and method of fitting electronic components on printed circuit board
DE10252308B3 (de) * 2002-11-11 2004-04-29 Schweizer Electronic Ag Verfahren zur Herstellung einer Halberzeugnisleiterplatte
JP4228677B2 (ja) * 2002-12-06 2009-02-25 パナソニック株式会社 回路基板
TW556452B (en) * 2003-01-30 2003-10-01 Phoenix Prec Technology Corp Integrated storage plate with embedded passive components and method for fabricating electronic device with the plate
JP2005026525A (ja) * 2003-07-03 2005-01-27 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
WO2005008733A2 (en) * 2003-07-14 2005-01-27 Avx Corporation Modular electronic assembly and method of making
JP4506303B2 (ja) * 2003-08-29 2010-07-21 株式会社デンソー 電子制御装置
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
KR100583252B1 (ko) * 2003-12-29 2006-05-24 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
CN1998273A (zh) * 2004-03-11 2007-07-11 国际整流器公司 嵌入式功率管理控制电路
KR20070015210A (ko) * 2004-05-15 2007-02-01 씨-코어 테크놀로지즈, 인코포레이티드 수지로 충전된 채널을 포함하는 전도성 억제 코어를 가지는인쇄 배선 기판
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
WO2006026566A1 (en) * 2004-08-27 2006-03-09 Vasoya Kalu K Printed wiring boards possessing regions with different coefficients of thermal expansion
JP4185499B2 (ja) 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
US20060231198A1 (en) * 2005-03-15 2006-10-19 Vasoya Kalu K Manufacturing process: how to construct constraining core material into printed wiring board
JP2008544512A (ja) 2005-06-16 2008-12-04 イムベラ エレクトロニクス オサケユキチュア 回路基板構造体およびその製造方法
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
US8335084B2 (en) * 2005-08-01 2012-12-18 Georgia Tech Research Corporation Embedded actives and discrete passives in a cavity within build-up layers
USRE45637E1 (en) 2005-08-29 2015-07-28 Stablcor Technology, Inc. Processes for manufacturing printed wiring boards
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
US7570493B2 (en) * 2006-11-16 2009-08-04 Sony Ericsson Mobile Communications Printed circuit board with embedded circuit component
US7782629B2 (en) * 2007-02-26 2010-08-24 Flextronics Ap, Llc Embedding an electronic component between surfaces of a printed circuit board
KR100861618B1 (ko) * 2007-03-02 2008-10-07 삼성전기주식회사 내장형 캐패시터의 공차 향상을 위한 인쇄회로기판 및 그제조방법
JP4518113B2 (ja) 2007-07-25 2010-08-04 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
JP4518114B2 (ja) * 2007-07-25 2010-08-04 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
KR100867150B1 (ko) * 2007-09-28 2008-11-06 삼성전기주식회사 칩 캐패시터가 내장된 인쇄회로기판 및 칩 캐패시터의 내장방법
JP5101240B2 (ja) * 2007-10-25 2012-12-19 日本特殊陶業株式会社 板状部品内蔵配線基板
JP5112005B2 (ja) * 2007-10-25 2013-01-09 日本特殊陶業株式会社 板状部品内蔵配線基板及びその製造方法
US8045333B2 (en) 2008-01-14 2011-10-25 Rosemount Inc. Intrinsically safe compliant circuit element spacing
US8125766B2 (en) 2008-06-13 2012-02-28 Kemet Electronics Corporation Concentrated capacitor assembly
CN102415224A (zh) * 2009-05-04 2012-04-11 R&D电路股份有限公司 用于改善互连结构的功率增益和损耗的方法和设备
KR101710681B1 (ko) * 2009-12-11 2017-02-28 삼성전자주식회사 패키지 기판 및 이를 구비한 반도체 패키지
US8304888B2 (en) * 2009-12-22 2012-11-06 Fairchild Semiconductor Corporation Integrated circuit package with embedded components
US8654538B2 (en) 2010-03-30 2014-02-18 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8764371B2 (en) * 2010-07-29 2014-07-01 The Heil Co. Scale based load limiting for refuse vehicles
KR101235942B1 (ko) 2010-08-13 2013-02-21 임은석 인레이 시트 및 그 제조 방법
US8760847B2 (en) 2010-11-30 2014-06-24 Pratt & Whitney Canada Corp. Low inductance capacitor assembly
WO2013167568A1 (en) * 2012-05-07 2013-11-14 Osram Gmbh Mounting support for solid-state light radiation sources and light source therefor
US9332632B2 (en) 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards
US9553051B2 (en) * 2015-02-02 2017-01-24 Infineon Technologies Austria Ag Electronic component
WO2016189609A1 (ja) * 2015-05-25 2016-12-01 オリンパス株式会社 立体配線板および立体配線板の製造方法
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US9673173B1 (en) * 2015-07-24 2017-06-06 Altera Corporation Integrated circuit package with embedded passive structures
WO2017026195A1 (ja) * 2015-08-11 2017-02-16 株式会社村田製作所 キャパシタ内蔵基板の製造方法
WO2018063279A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Vertical embedded component in a printed circuit board blind hole

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3134930A (en) 1961-11-17 1964-05-26 Electro Optical Systems Inc Microminiature circuitry
JPS56125891A (en) * 1980-03-10 1981-10-02 Alps Electric Co Ltd Method of mounting chip part on printed board
JPS56174883U (ja) * 1980-05-27 1981-12-23
JPS5930549Y2 (ja) * 1980-04-11 1984-08-31 日立電子株式会社 プリント板
US4722914A (en) 1984-05-30 1988-02-02 Motorola Inc. Method of making a high density IC module assembly
JPH0432780Y2 (ja) * 1986-05-14 1992-08-06
JPH08228066A (ja) * 1995-02-21 1996-09-03 Kokusai Electric Co Ltd 電子部品搭載基板およびその製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3142783A (en) * 1959-12-22 1964-07-28 Hughes Aircraft Co Electrical circuit system
US3290756A (en) * 1962-08-15 1966-12-13 Hughes Aircraft Co Method of assembling and interconnecting electrical components
US3266125A (en) * 1962-11-13 1966-08-16 Douglas Aircraft Co Inc Method for making electrical circuit modules
US3480836A (en) 1966-08-11 1969-11-25 Ibm Component mounted in a printed circuit
US3536565A (en) * 1967-09-14 1970-10-27 Burroughs Corp Method of making an electrical terminal board assembly
GB1249108A (en) * 1967-10-02 1971-10-06 Electrosil Ltd Electric circuit assemblies
US3486836A (en) * 1968-05-27 1969-12-30 Perkin Elmer Corp Heated chamber burners
JPS56174833U (ja) 1980-05-28 1981-12-23
US4440972A (en) * 1981-03-31 1984-04-03 Rogers Corporation Miniaturized bus bar with capacitors and method of making same
JPS5930549A (ja) 1982-08-12 1984-02-18 Konishiroku Photo Ind Co Ltd 複写装置
US4748537A (en) * 1986-04-24 1988-05-31 Rogers Corporation Decoupling capacitor and method of formation thereof
US4768286A (en) * 1986-10-01 1988-09-06 Eastman Christensen Co. Printed circuit packaging for high vibration and temperature environments
JPS63169798A (ja) 1987-01-07 1988-07-13 株式会社村田製作所 電子部品内蔵多層セラミツク基板
US5034260A (en) 1987-07-02 1991-07-23 Canon Kabushiki Kaisha Ceramic and circuit substrate and electronic circuit substrate by use thereof
US4933808A (en) * 1989-05-11 1990-06-12 Westinghouse Electric Corp. Solderless printed wiring board module and multi-module assembly
US4979076A (en) * 1989-06-30 1990-12-18 Dibugnara Raymond Hybrid integrated circuit apparatus
JPH0744320B2 (ja) * 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
JP2737362B2 (ja) 1990-05-29 1998-04-08 松下電器産業株式会社 電気量記憶装置
US5185690A (en) * 1991-10-16 1993-02-09 Miller Mark L High dielectric constant sheet material
US5309324A (en) 1991-11-26 1994-05-03 Herandez Jorge M Device for interconnecting integrated circuit packages to circuit boards
US5259110A (en) * 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
JPH05343855A (ja) * 1992-06-08 1993-12-24 Cmk Corp 多層プリント配線板およびその製造方法
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5479076A (en) 1994-06-07 1995-12-26 Eastman Kodak Company Current mode restart circuit for a dc arc lamp
US5819394A (en) * 1995-02-22 1998-10-13 Transition Automation, Inc. Method of making board matched nested support fixture
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure
US5874770A (en) 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
US6159676A (en) * 1997-12-05 2000-12-12 Eastman Kodak Company Chemical sensitization of large tabular grain emulsions
JP3322199B2 (ja) * 1998-01-06 2002-09-09 株式会社村田製作所 多層セラミック基板およびその製造方法
US6180881B1 (en) 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3134930A (en) 1961-11-17 1964-05-26 Electro Optical Systems Inc Microminiature circuitry
JPS56125891A (en) * 1980-03-10 1981-10-02 Alps Electric Co Ltd Method of mounting chip part on printed board
JPS5930549Y2 (ja) * 1980-04-11 1984-08-31 日立電子株式会社 プリント板
JPS56174883U (ja) * 1980-05-27 1981-12-23
US4722914A (en) 1984-05-30 1988-02-02 Motorola Inc. Method of making a high density IC module assembly
JPH0432780Y2 (ja) * 1986-05-14 1992-08-06
JPH08228066A (ja) * 1995-02-21 1996-09-03 Kokusai Electric Co Ltd 電子部品搭載基板およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1098368A4 *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8438727B2 (en) 2000-02-25 2013-05-14 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US7435910B2 (en) 2000-02-25 2008-10-14 Ibiden Co., Ltd. Multilayer printed circuit board
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
JP2009135391A (ja) * 2007-11-02 2009-06-18 Denso Corp 電子装置およびその製造方法
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
US8785788B2 (en) 2011-01-20 2014-07-22 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US8829357B2 (en) 2011-01-20 2014-09-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
WO2013008552A1 (ja) * 2011-07-13 2013-01-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2013106033A (ja) * 2011-11-10 2013-05-30 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法
JP2013175495A (ja) * 2012-02-23 2013-09-05 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
JP2014150128A (ja) * 2013-01-31 2014-08-21 Denso Corp 電子装置
JP2016004993A (ja) * 2014-06-17 2016-01-12 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子素子内蔵基板及びその製造方法
JP2021027279A (ja) * 2019-08-08 2021-02-22 新光電気工業株式会社 配線基板の製造方法及び積層構造
JP7464205B1 (ja) 2022-12-27 2024-04-09 株式会社村田製作所 電子部品内蔵基板

Also Published As

Publication number Publication date
US20020186552A1 (en) 2002-12-12
EP1098368B1 (en) 2011-12-21
US6806428B1 (en) 2004-10-19
US20040165361A1 (en) 2004-08-26
JP3659167B2 (ja) 2005-06-15
US6879493B2 (en) 2005-04-12
EP1098368A4 (en) 2007-08-15
US7421781B2 (en) 2008-09-09
EP1098368A1 (en) 2001-05-09

Similar Documents

Publication Publication Date Title
WO2000063970A1 (fr) Composant modulaire et son procede de production
US6687985B2 (en) Method of Manufacturing a multi-layer circuit board
US20220053633A1 (en) Embedding Component in Component Carrier by Component Fixation Structure
US7889509B2 (en) Ceramic capacitor
EP1881751B1 (en) Ceramic multilayer board
EP1864558B1 (en) Multilayer circuit board with embedded components and method of manufacture
US20090101400A1 (en) Method for manufacturing component-embedded substrate and component-embedded substrate
US6967138B2 (en) Process for manufacturing a substrate with embedded capacitor
US5440171A (en) Semiconductor device with reinforcement
US20050126820A1 (en) Method for fabricating wiring board provided with passive element, and wiring board provided with passive element
EP1965615A1 (en) Module having built-in component and method for fabricating such module
US7748115B2 (en) Method of forming a circuit board
EP1538639B1 (en) Capacitor and method for manufacturing the same
US20090242251A1 (en) Embedded printed circuit board and manufacturing method thereof
CN101501842A (zh) 半导体封装及其制造方法
US6381120B2 (en) Mounting arrangement for multilayer electronic part
US20230343685A1 (en) Core substrate and interposer
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
JPH05226506A (ja) 表面実装型複合部品及びその製造方法
JP2874734B2 (ja) 高周波デバイス用多層配線基板
CN116326220A (zh) 用于制造印刷电路板的方法和具有至少一个嵌入式电子组件的印刷电路板
KR100565501B1 (ko) 수동소자 매립 회로기판 및 그 제조방법
WO2011102133A1 (ja) 部品内蔵基板
JP2002100697A (ja) 電子部品およびそれを備える電子装置
JPH08186382A (ja) 積層電子部品

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 2000915469

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09719631

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2000915469

Country of ref document: EP

ENP Entry into the national phase

Ref country code: US

Ref document number: 2002 212698

Date of ref document: 20020807

Kind code of ref document: A

Format of ref document f/p: F