WO2000007081A1 - Ladder circuit editing device - Google Patents

Ladder circuit editing device Download PDF

Info

Publication number
WO2000007081A1
WO2000007081A1 PCT/JP1998/003402 JP9803402W WO0007081A1 WO 2000007081 A1 WO2000007081 A1 WO 2000007081A1 JP 9803402 W JP9803402 W JP 9803402W WO 0007081 A1 WO0007081 A1 WO 0007081A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit pattern
circuit
ladder
search
input
Prior art date
Application number
PCT/JP1998/003402
Other languages
French (fr)
Japanese (ja)
Inventor
Yasunobu Iwata
Taku Watanabe
Shigeki Yamada
Hiroyasu Kimura
Teruyuki Harada
Tomoko Nakamura
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to DE19882995T priority Critical patent/DE19882995T1/en
Priority to KR10-2001-7001193A priority patent/KR100432407B1/en
Priority to PCT/JP1998/003402 priority patent/WO2000007081A1/en
Priority to JP2000562808A priority patent/JP4245811B2/en
Publication of WO2000007081A1 publication Critical patent/WO2000007081A1/en
Priority to US09/722,306 priority patent/US6952811B1/en

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056Programming the PLC
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/13Plc programming
    • G05B2219/13052Display of ladder diagram
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/13Plc programming
    • G05B2219/13152Modification of program

Definitions

  • the present invention relates to a programmable controller for controlling mechanical equipment, and more particularly to a ladder one-circuit editing device for programming a ladder one circuit of a programmable controller.
  • Landscape technology for controlling mechanical equipment, and more particularly to a ladder one-circuit editing device for programming a ladder one circuit of a programmable controller.
  • FIG. 7 is a diagram illustrating an example of a general sequence program displayed by a ladder circuit.
  • programmable controllers have been used to control the sequence of machinery and equipment.
  • the programming method of this programmable controller generally uses a ladder circuit (ladder diagram) shown in FIG.
  • Such a ladder circuit generally has many portions described by repetition of a circuit having a similar configuration, and in many cases, only variable names such as contact names and coil names of similar circuits are different.
  • Japanese Patent Laid-Open No. 4-280602 discloses When the regularity of the basic unit and variable name is specified as shown, the copy of the basic unit is automatically repeated, and the variable name is automatically assigned according to the regularity to automatically generate the repeated part. Some have a copy function that converts the automatically generated result into a ladder circuit and displays it. Furthermore, as shown in Japanese Patent Application Laid-Open No.
  • the regularity of the basic constituent units and variable names is stored in a memory or an external storage device in the form of a library. Some have a function of selecting a specific circuit pattern from a library on a memory or an external storage device and automatically generating the readout.
  • the present invention has been made to solve the above-described problems.
  • An operator can automatically search for a similar ladder circuit without performing extra operations, and furthermore, the capacity of an auxiliary storage device. It is an object of the present invention to obtain a ladder circuit editing device that can efficiently design a ladder circuit without wasting the ladder circuit. Disclosure of the invention
  • a ladder circuit editing apparatus includes: a sequence program of a program controller, which is input and edited in the form of a ladder diagram; an input area in which at least one input completed circuit pattern is stored; and a new circuit pattern.
  • a ladder circuit editing apparatus for inputting a circuit pattern sequentially from the input area, comprising: a circuit pattern component being input to the input area; and a circuit stored in the input area.
  • Circuit pattern extracting means for comparing circuit pattern components and extracting a circuit pattern including a matching component; display means for displaying the circuit pattern extracted by the circuit pattern extracting means on an input screen; On the basis of
  • the display means sequentially displays the plurality of circuit patterns extracted by the circuit pattern extraction means, and the copying means displays an arbitrary one selected from the plurality of sequentially displayed circuit patterns based on an operation input.
  • the circuit pattern is copied to the input area.
  • the display means displays the circuit pattern selected last time with priority.
  • a selected circuit pattern address storage area for storing the address of the previously selected circuit pattern and an address of the selected circuit pattern are stored in the selected circuit pattern.
  • a switching means for switching to the top of the address storage area, and the display means preferentially displays the previously selected circuit pattern in accordance with the order of the addresses stored in the selected circuit pattern address storage area.
  • FIG. 1 is a block diagram showing a device configuration of a ladder circuit editing device of the present invention
  • FIG. 2 is a diagram showing names of respective parts of the ladder circuit
  • Figure 3 is a diagram showing the configuration of the memory that holds the ladder circuit in the memory, that is, the configuration of the character memory.
  • Figure 4 is a diagram showing the configuration of one component of the character memory
  • Figure 5 shows the internal data structure of the symbol part.
  • FIG. 6 is a diagram showing an example of a code set in the instruction code section.
  • FIG. 7 is a diagram showing an example of a general sequence program displayed by a ladder circuit
  • FIG. 8 is a diagram showing a memory configuration when a ladder circuit is held in a memory, that is, a diagram showing a character memory
  • FIG. 9 is a diagram showing a state in which some of the components of the added ladder circuit are added to the ladder circuit shown in FIG. 7,
  • FIG. 10 is a diagram showing a configuration of a memory having a case where a ladder circuit is held in a memory, that is, a character memory;
  • Figure 11 is a diagram showing the comparison position table created in the memory when the device processes the search operation.
  • FIG. 12 is a diagram showing a comparison position table created in the memory when the present apparatus processes a search operation.
  • FIG. 13 is a diagram showing a configuration of a search character memory for temporarily saving components of a ladder circuit for comparison
  • Figure 14 is a flowchart of the main program that performs the search process.
  • Fig. 15 is a flowchart of a subroutine that performs a search for a start condition part.
  • Fig. 16 is a flowchart of a subroutine that performs a search of a lock part.
  • Fig. 17 is a subroutine that performs a search of an output part.
  • flowchart, Fig. 18 is a flowchart of a subroutine for performing "Next circuit block search”.
  • Fig. 19 is a flowchart of a subroutine for performing "Pattern matching processing”.
  • Fig. 20 is an example of a message displayed on the CRT when a pattern matches. The figure
  • Figure 21 is a diagram showing a ladder circuit as a result of copying search character memory data to character memory.
  • FIG. 22 is a diagram showing the state of the ladder circuit shown in FIG. 21 on the character memory
  • FIG. 23 is a diagram showing an example of another ladder circuit
  • Figure 24 shows the configuration when the ladder circuit is stored in the character memory.
  • Figure 25 shows the ladder circuit shown in Figure 23 with some additional components of the ladder circuit added.
  • Figure 26 is a diagram showing the structure of the memory when the ladder circuit is held in the memory, that is, the character memory.
  • FIG. 27 is a diagram showing a configuration of a character memory for temporarily saving a ladder circuit for comparison.
  • Fig. 28 is a diagram showing the configuration of character memory for temporarily saving the ladder circuit for comparison.
  • Figure 29 is a flowchart of the main program that performs the search process.
  • FIG. 30 is a flowchart of a subroutine for performing “pattern matching processing”.
  • FIG. 31 is a diagram showing an example of a message displayed on the CRT when a pattern matches.
  • FIG. 32 is a diagram showing a table of a circuit pattern storage destination list
  • Figure 33 shows the circuit pattern storage area.
  • FIG. 34 shows a circuit pattern position table
  • FIG. 35 is a diagram showing a circuit pattern position character memory table.
  • Figure 36 is a flowchart of the main program that performs the search process.
  • FIG. 37 is a flowchart of a subroutine for performing “pattern matching processing”
  • FIG. 38 is a flowchart of a subroutine for performing “circuit pattern replacement processing”.
  • FIG. 1 is a block diagram showing a device configuration of the ladder circuit editing device of the present invention.
  • reference numeral 0 101 denotes a ladder one-circuit editing apparatus
  • reference numeral 0 102 denotes a ladder one-circuit editing apparatus.
  • 1 1 ⁇ 0 1 0 3 is a keyboard
  • 0 1 0 4 is an auxiliary storage device
  • 0 1 0 5 is a processing unit
  • 0 1 0 6 is a screen control unit
  • 0 1 0 7 is a key input control unit
  • 0 1 08 indicates an auxiliary storage device control unit
  • 0109 indicates memory
  • 110110 indicates a function key.
  • FIG. 2 is a diagram showing names of respective parts of the ladder circuit.
  • reference numeral 0201 denotes a ladder circuit.
  • the ladder circuit 0 201 is the left bus 0 202, the start condition section 0 203, the in-lock block 0 204, the output section 205, the right It has a bus bar 0 206.
  • FIG. 3 shows a configuration of a memory (hereinafter referred to as a character memory) when the ladder circuit 0201 is held in the memory 0109.
  • reference numeral 0301 denotes a character memory stored at a predetermined position of the memory 0109.
  • FIG. 4 is a diagram showing the configuration of one component of the character memory.
  • reference numeral 0401 denotes a device number portion
  • reference numeral 0402 denotes a symbol portion.
  • FIG. 5 is a diagram further illustrating the internal data structure of the symbol section 0402.
  • reference numeral 0403 denotes an instruction code section
  • reference numeral 0404 denotes a branch designation section.
  • FIG. 6 is a diagram showing an example of a code set in the instruction code section 04 03.
  • FIG. 7 is a diagram illustrating an example of the ladder circuit.
  • reference numeral 0501 denotes a ladder circuit.
  • FIG. 8 shows a configuration of a memory when the ladder circuit 0501 is held in the memory 0109, that is, a character memory.
  • reference numeral 0601 denotes a character memory stored at a predetermined position in the memory 0109.
  • FIG. 9 is a diagram showing a state in which some of the components of the ladder circuit added to the ladder circuit shown in FIG. 7 are added.
  • 0.701 indicates a ladder circuit
  • 0.702 indicates an additional part.
  • FIG. 10 shows the configuration of a memory that is used when the ladder circuit 0701 is held in the memory 0109, that is, a character memory.
  • reference numerals 0801 and 0802 denote character memories stored at predetermined positions in the memory 0109.
  • the character memory 0801 constitutes an input area in which at least one input completed circuit pattern is stored.
  • the character memory 0802 is a character memory corresponding to the additional portion 0702 and constitutes an input area for inputting a new circuit pattern.
  • FIG. 11 is a diagram showing a comparison position table created in the memory 0109 when the present apparatus processes a search operation.
  • 0 901 is a comparison position table for indicating the position on the character memory 0 801 currently being edited
  • 0 902 is a column number area of the comparison position table 0 901
  • Reference numeral 0903 denotes a line number area of the comparison position table 0901.
  • FIG. 12 is a diagram showing a comparison position table created in the memory 0109 when the present apparatus processes a search operation.
  • reference numeral 0904 denotes a search position table for indicating a position on the character memory 0801 where a search process is being performed
  • reference numeral 0905 denotes a column number area of the search position table 0904
  • Reference numeral 0906 denotes a row number entry of the search position table 0904.
  • FIG. 13 shows the configuration of a search character memory for temporarily saving the components of the ladder circuit for comparison.
  • reference numeral 1001 denotes a search character memory
  • reference numeral 1002 denotes a device number portion of the search character memory 1001.
  • FIGS. 14, 15, 16, 17, 18, and 19 are flowcharts of the processing of the processing unit 0105.
  • Figure 20 shows an example of the message displayed on the CRT when the patterns match.
  • FIG. 20, 1301 is a message.
  • Figure 21 shows the ladder circuit after the patterns match.
  • reference numeral 1310 denotes a ladder circuit after the pattern is matched.
  • FIG. 22 shows the character memory after the pattern matches.
  • the ladder circuit as shown in Figure 2, There is a start condition unit 0203 on the right of the bus 0202 and an output unit 0205 on the left of the right bus206. Further, an in-lock unit 0204 is combined between the start condition unit 0203 and the output unit 205 to form a ladder circuit 0201.
  • Editing such a ladder circuit is performed by the ladder circuit editing apparatus 0101 shown in FIG.
  • the memory area for storing is called a character memory as described above, and this character memory is configured, for example, as shown in FIG.
  • the character memory 0301 is arranged in the same manner as the screen display, and the position can be indicated by (row, column).
  • one component of the character memory 0 310 is a symbol section 04 0 2 where an instruction symbol is set and a device number section 0 4 0 1 where a device number is set. It is composed of As shown in FIG. 5, the symbol section 0402 has an internal structure composed of an instruction code 0403 and a branch designation section 0404. Then, as the data to be entered into the instruction code 403, for example, a value shown in the code table 405 of the instruction code part shown in FIG. 6 is entered.
  • the start condition section 0203 of the ladder circuit 0201 in Fig. 2 is located at the positions (1,1) and (2,1) on the character memory 0301 in Fig.3. There is a night.
  • the value of the data at the position of (1, 1) is as follows. As shown in FIG. 5, the four bits of the instruction code part 04 03 are the instruction code 0, and the four bits of the branch specification part 04 04 are 0 0 0 0 0 1 0 0 B because there is a branch. Also, the value of the data of (2, 1) is that the 4 bits of the instruction code section 0403 have an instruction code of 0, and the 4 bits of the branch specification section 0404 have a branch above. 0 0 0 0 1 0 0 0 B.
  • a search instruction is issued by operating the keyboard 0 1 0 3.
  • the search instruction is given, for example, by pressing a function key 0110 of the keyboard 0103.
  • the row number 5 of the input area 0 8 0 2 shown in FIG. 10 is moved to the row number area 0 9 0 3 of the comparison position table 0 9 0 1 shown in FIG. Is set.
  • the search process starts.
  • the search process is performed according to the flowchart of FIG. 14, and roughly checks the pattern matching of the start condition section 0 203, the pattern matching of the interlock section 0 204, and the output section 0 205 Are performed in the order of checking for pattern matching.
  • the processing will be described according to the flowchart of FIG.
  • 0 is set in the line number area 0906 of the search position table 0904 by step 1100.
  • step 1111 "Next circuit block search” is performed.
  • the subroutine "Next circuit block search” will be described later in detail.
  • search for a start condition part is performed in step 1 1102.
  • the subroutine of “Searching for the start condition part” will also be described in detail later.
  • step 111 it is determined whether or not the patterns match in step 111. If they match, “search for interlock section” is performed in step 111. The subroutine of “search for lock section” will be described later in detail. Then, it is determined in step 111 that the patterns match. If they match, perform “Search for output” in step 1 1 10 6. The subroutine of "search for output section” will be described later. Next, it is determined whether or not the patterns match in step 111. If they match, the process proceeds to step 111, performs “pattern matching processing”, and ends the processing. The “pattern matching process” subroutine will also be described later.
  • step 1 10 3 If it is determined in step 1 1 10 3 that the patterns do not match,
  • step 1111 determines whether the patterns match. If it is determined in step 1111 that the patterns match, the flow advances to step 1108 to perform "pattern matching processing" and end the processing. On the other hand, if it is determined in step 1 1 1 1 0 that the patterns do not match, the process further proceeds to step 1 1 1 1 1 to perform “search for an output unit”. . Then, if it is determined in step 111 that the patterns match, the process proceeds to step 111 08 to perform “pattern matching processing”, and ends the processing. If it is determined in Step 1 1 1 1 2 that the patterns do not match, in Step 1 1 1 13 a “Next circuit block search” is performed. In step 1 1 1 1 4 it is determined whether there is a night, and if not, the process is terminated. If there is one night, go to step 1102 and repeat the process.
  • step 1121 the search start position (L, C) is set to (1, 1).
  • step 1122 (L c ⁇ C c) is set to (value of row number area 0903 of comparison position table 0901, 1).
  • step 112203 the data at the (L, C) position of the search character memory 1001 and the symbol of the data at the (Lc, Cc) position of the character memory 0801 are stored. Compare parts 0 4 0 2.
  • Step 1 1 204 determines whether or not there is a match. If not, then in step 1 125, Lc and the value of the row number area 0 9 0 3 of the comparison position table 0 9 0 1 Compare. If they are the same, it is determined in step 112 that the patterns do not match, and the process ends. If they are not the same in step 1 1 205, the flow advances to step 1 1 2 1 1 to determine that the patterns match, and ends the processing.
  • step 11208 it is checked whether or not there is any data at the (L, C) position of the search character memory 1001.
  • step 1131 the search start position (L, C) is set to (1, 2).
  • step 1 1 3 2 to (L c, C c)
  • step 11303 the symbol portion of the data at the position (L, C) in the search character memory 1001—the evening and the data at the position (Lc, Cc) in the character memory 0801
  • step 11304 it is determined whether or not they match, and if they do not match, in step 11305, Lc is compared with the value of the row number area 0903 of the comparison position table 0901. If they are the same, it is determined in step 11306 that the patterns do not match, and the process ends. If it is not the same in step 11305, the flow advances to step 11307 to determine that the patterns match, and ends the processing.
  • step 11401 (1, 8) is set to the search start position (L, C).
  • step 11402 (0, (0) is set to (the value of the row number area 0903 of the comparison position table 0901, 8).
  • the data at the position (L, C) in the search character memory 1001 is compared with the symbol portion 0402 of the data at the position (Lc, Cc) in the character memory 0801.
  • step 11404 it is determined whether or not they match, and if they do not match, in step 11405, Lc is compared with the value of the row number area 0903 of the comparison position table 0901. If they are the same, then the pattern Judge and end the process. If not the same in step 11405, the flow advances to step 11410 to determine that the patterns match, and ends the processing.
  • step 11408 it is checked whether or not there is any data at the position (L, C) in the search character memory 1001.
  • step 11409 it is determined whether there is any data. If not, the process proceeds to 11410, where it is determined that the patterns match, and the process is terminated.
  • step 11500 it is determined whether or not the value of the row number area 0906 of the search position table 0904 is 0. If it is not 0, (L, C) is set to (0, 1) in step 11502.
  • step 11503 the data at the position of (line number error 0906 + L, C of the search position table 0904) on the character memory 0801 is checked.
  • step 11507 a search is made for the data at the position of (line number area 0906 + L, C of the search position table 0904) on the character memory 0801.
  • step 11510 L + 1 is added to the value of the row number area 0906 of the search position table 0904.
  • step 11511 the character memory 0801
  • step 1 1500 If the value of the row number area 0906 of the search position table 0904 is ⁇ at step 1 1500, the value of the line number area 0 906 of the search position table 0904 is set to 1 at step 1 1 501. Go to 1 1 5 1 1. If it is determined that there is no data in step 1 5 12, it is determined that there is no data in step 1 15 18 and the processing is terminated.
  • step 1 520 the data at the position of (line number area 0906 + L, C of the search position table 0904) on the character memory 080 1 is examined.
  • step 1 523 the line of the character memory 0801 corresponding to the component is copied to the search character memory 1001. That is, in the present embodiment, the third to fourth lines on the character memory 0801 are copied to the search character memory 1001.
  • step 122 the data in the device number section 1002 of the search character memory 1001 is deleted.
  • step 127 the data of the search character memory 1001 is displayed on the screen CRT0102.
  • step 122 it is asked whether this is enough. This is displayed, for example, as message 1301 shown in FIG. Steps 1207 and 1208 constitute a display means for displaying the circuit pattern extracted by the circuit pattern extraction means on the input screen CRT0102.
  • step 1209 the search result is discarded in step 1221. The process ends.
  • step 1209 the process proceeds to step 1209, where the data in the search character memory 1 0 1 1 is stored in the comparison position table in the character memory 0 8 0 1. 0 9 0 1 line number area Set to 0 9 0 3 line. That is, the data of the search character memory 1 001 is copied to the character memory 808 1. That is, step 12210 constitutes the copying means for copying the circuit pattern extracted by the circuit pattern extracting means into the character memory 0801 which is the input area.
  • the ladder circuit becomes a ladder circuit 1310 shown in FIG.
  • the corresponding character memory is as shown in FIG.
  • the ladder circuit becomes like the ladder circuit 1310.
  • FIG. 23 is a diagram showing another example of the ladder circuit.
  • 1401 is a ladder circuit.
  • FIG. 24 shows a configuration when the ladder circuit 1401 is stored in the character memory.
  • 1501 is a character memory.
  • FIG. 25 is a diagram showing a state in which components of the ladder circuit are added to the ladder circuit 1401 shown in FIG.
  • 1601 indicates a ladder circuit
  • 1602 indicates an additional portion.
  • FIG. 26 shows the configuration of a memory that is provided when the ladder circuit 1601 is held in the memory 0109, that is, a character memory.
  • 1 ⁇ 01 and 1702 indicate character memories stored at predetermined positions in the memory 0109.
  • the character memory 1701 constitutes an input area in which at least one input completed circuit pattern is stored.
  • the character memory 1702 is a character memory corresponding to the additional portion 1602, and constitutes an input area for inputting a new circuit pattern.
  • FIGS. 27 and 28 show the configuration of the character memory for temporarily saving the ladder circuit for comparison.
  • 1703 and 1705 indicate the search character memory
  • 1704 and 1706 indicate the device number of the search character memory 1703 and 1705. Show.
  • FIG. 29 and FIG. 30 are flowcharts of the processing of the processing unit 0105.
  • Fig. 3 1 Shows an example of the message displayed on the CRT when the pattern matches.
  • reference numeral 2001 denotes a message.
  • a search instruction is issued from the keyboard 0 103.
  • the search instruction is given by, for example, pressing the function key 0 1 1 0 of the keyboard 0 103.
  • the line number 7 of the additional instruction 16 02 is compared.
  • the search process starts.
  • the search is performed in the following order: a check for a pattern match in the start condition unit 0203, a check for a pattern match in the interface unit 0204, and a check for a pattern match in the output unit 0205.
  • the search process is performed according to the flowchart in FIG.
  • step 180 0 is set to the row number area 0906 of the search position table 0904.
  • step 1802 “Next circuit block search” is performed.
  • step 1802 “search for start condition part” is performed.
  • step 1803 it is determined whether the patterns match. If they match, proceed to step 1811 to perform “pattern matching processing”.
  • step 1803 If it is determined in step 1803 that the patterns do not match, "search for an interlock unit" is performed in step 1804. If it is determined in step 1805 that the pattern of the lock unit matches, the process proceeds to step 1811 to perform “pattern matching processing”.
  • step 1805 determines that the patterns do not match.
  • step 1807 determines that the pattern of the output unit matches. If it is determined in step 1807 that the pattern of the output unit matches, the flow advances to step 1811 to perform “pattern matching processing”. If step 1807 determines that the pattern does not match, 0 Performs "Next circuit block search" in step 8. In step 1810, it is determined whether there is a next circuit block. If there is no next circuit block, the search processing is terminated. If the next circuit block exists, the process returns to step 1802 and continues. In step 1812, it is determined whether or not "next" is selected in "pattern matching process”. When “next" is selected, the process returns to step 1801. If other than (next) is selected in step 1812, it is determined that the search is completed and the processing is terminated.
  • Step 1801 "Search for the next circuit block” in Step 1801
  • Step 806 "Search for output unit” and in Step 808 "Search for next circuit block” are the same as in the first embodiment.
  • step 1900 all the device number portions 1704 of the search character memory 1 ⁇ 03 are deleted.
  • step 1 901 the data of the search character memory 1 ⁇ 0 3 is displayed on the CRT 0102.
  • step 1902 the message 2001 shown in Fig. 31 is displayed, and an inquiry is made as to whether to use the displayed circuit block.
  • Step 1901 and step 1902 constitute display means for displaying the circuit pattern extracted by the circuit pattern extraction means on the input screen CRT0102.
  • step 1904 the search character memory 1 is set.
  • the data of 703 is set to the line of the line number area 0903 of the comparison position table 0900 in the character memory. That is, the data in the search character memory 1703 is copied to the character memory. That is, step 1904 constitutes copying means for copying the circuit pattern extracted by the circuit pattern extracting means into the character memory 0801 which is the input area.
  • step 1903 If it is determined in step 1903 that "Next" is selected, then nothing is done
  • step 1903 When “NO” is selected in step 1903, the "pattern matching process” is ended. In step 1905, the search result is discarded, and the process ends.
  • step 1903 the flowchart in Figure 29 Perform “Next circuit block search” by the processing described above.
  • “next” is selected based on the ladder circuit of FIG. 25, a search character memory 1704 is created, and the processing of the above-described flowchart of FIG. 29 is performed.
  • the effect of the first embodiment can be obtained, and a plurality of similar ladder ones can be automatically searched for, thereby further improving the efficiency of the ladder one-circuit design. be able to.
  • Example 3 the effect of the first embodiment can be obtained, and a plurality of similar ladder ones can be automatically searched for, thereby further improving the efficiency of the ladder one-circuit design. be able to.
  • FIG. 32 shows a table of the circuit pattern storage destination list.
  • 2101 is a circuit pattern storage destination list which is a selected circuit pattern address storage area
  • 2102 is a pattern 1 storage address
  • 2103 is a pattern M-1 storage address
  • 2 1 04 is the pattern M storage address
  • 210 is the end of the list
  • 210 is the list order M.
  • Figure 33 shows the circuit pattern storage area.
  • reference numeral 2107 denotes a circuit pattern storage area.
  • Figure 34 shows the circuit pattern position table. 2221 indicates a circuit pattern position table, 2222 indicates a column number, and 2203 indicates a row number.
  • FIG. 35 shows a circuit pattern position character memory table.
  • Reference numeral 222 denotes a circuit pattern position character memory table
  • reference numeral 222 denotes a device number part
  • reference numeral 222 denotes a symbol part.
  • FIG. 36, FIG. 37, and FIG. 38 are flowcharts of the processing of the processing unit 0105. Now, it is assumed that the ladder circuit 0501 shown in FIG. 7 has already been created, and the corresponding character memory 0601 is in the memory 0109 as shown in FIG.
  • Instruction 0702 is added to this ladder circuit (Fig. 9). With the addition of the instruction 0702, the character memory 0601 becomes as shown in Fig.10.
  • Search instruction is, for example, keyboard
  • search process starts.
  • the search consists of checking the matching of the pattern in the start condition section 0203, checking the match of the pattern in the interlock section 0204, and checking the match of the pattern in the output section 0205. It is performed in order.
  • the search process is performed according to the flowchart in FIG.
  • step 2302 the first line number of the circuit pattern storage area 2107 indicated by the pattern M storage address 2104 of the circuit pattern storage destination list 2101 in the search character memory 1 0 Copy it to 01, and set the first row number of the circuit pattern storage area 210 7 in the row number 0906 of the search position table 0904.
  • step 2303 “search for a start condition part” is performed by processing according to the flowchart in FIG.
  • step 230 it is determined whether the patterns match. If they match, “search for the lock section” is performed in step 2305 by the processing according to the flowchart in FIG.
  • step 230 it is determined whether the patterns match. If they match, “search for output section” is performed in step 2305 by processing according to the flowchart in FIG.
  • step 2308 it is determined in step 2308 whether the patterns match.
  • step 2309 the circuit pattern storage area 2 1 0 1 pattern of the circuit pattern storage list 2 1 0 1
  • the circuit pattern storage area 2 1 0 7 indicated by the address 2 1 0 4 is set to the circuit pattern position Set to row number 2203 in table 2201.
  • step 230 "pattern matching processing" is performed, and the processing ends.
  • step 2 304 determines that the patterns do not match
  • Step 2 3 17 If it is determined in Step 2 3 17 that there is no data, the process proceeds to Step 2 3 18 to perform “new circuit pattern search processing”. In step 2 3 19, it is determined whether there is a new match. If it is determined that there is a day, the process proceeds to step 230, and the line number of the line number area 0 906 of the search position table 0 9 0 4 is replaced with the line of the circuit pattern position table 2 2 0 1 Set the number to 2203, perform "pattern matching processing" in step 230, and end the processing. If it is determined in step 2 3 19 that there is no data, the process is terminated.
  • step 2501 the list order M2106 is compared with the circuit path storage destination list 2101 at the end of the list 2101.
  • step 2506 the data from the row numbers 2203 to N of the circuit pattern position table 2201 are set in the circuit pattern storage area 2107, and the circuit pattern storage area 210 is set. Set the address of 7 to the end 210 5 of the circuit pattern storage destination list 210 1.
  • step 2506 the circuit replacement process is completed, and the process returns to step 240.
  • step 2502 if it is determined in step 2502 that it is not large, the process proceeds to step 2503.
  • Step 2 Delete the pattern M storage destination address 210 4 of the circuit pattern that matches in step 5 03 from the circuit pattern storage destination list 210 1.
  • Step 2 Shift storage destination list 2 1 0 1 Pattern 1 Storage destination address 2 1 0 2 to Pattern M-1 Insertion destination address 2 1 0 3 Shift down one line.
  • step 2505 set the circuit pattern position table 2201 row number 2203 to N in the circuit pattern storage area 2107 to the circuit pattern storage area 210, and set the circuit pattern storage area 2 1 Set the start address of 07 to the pattern 1 storage destination address 2 1 0 2 of the circuit pattern storage destination list 2 1 0 1.
  • the address of the selected circuit pattern is stored at the head of the circuit pattern storage destination list 210.
  • the “circuit pattern replacement process” constitutes a replacement means for replacing the address of the selected circuit pattern with the highest order in the circuit pattern storage destination list 210 1.
  • step 2406 the data from the row numbers 2203 to N of the circuit pattern position table 2201 are set in the search character memory 1001.
  • step 2407 all the device number sections 1002 of the search character memory 1001 are deleted.
  • step 2408 the data in the character memory 1001 is displayed on the screen. Inquires whether "OK" in step 2409. If it is determined in step 2410 that "OK” has been selected, the process proceeds to step 2411. When step 2 4 1 1 is completed, the password matching process ends, and the search process ends. If it is determined in step 2 410 that "OK" has not been selected, the process proceeds to 2 4 12. In step 2 4 1 2 the search results are discarded. When step 2 4 1 2 is completed, the pattern matching processing ends, and the search processing ends.
  • the effects of the first and second embodiments can be obtained, and the previously selected circuit pattern is automatically searched with priority, and the searched circuit pattern can be easily searched. Since it can be selected and used, the efficiency of ladder circuit design can be further improved.
  • a ladder one-circuit editing apparatus comprises: a sequence controller for inputting and editing a sequence program in the form of a ladder diagram; an input area in which at least one input completed circuit pattern is stored; Enter the pattern
  • a ladder circuit editing apparatus having an input area and sequentially inputting a circuit pattern from an input area, a component of a circuit pattern being input to an input area and an element of a circuit pattern stored in an input area are provided.
  • Circuit pattern extraction means for extracting a circuit pattern including a matching component, a display means for displaying the circuit pattern extracted by the circuit pattern extraction means on an input screen, and And copying means for copying the circuit pattern extracted by the circuit pattern extracting means into the input area.
  • the display means sequentially displays the plurality of circuit patterns extracted by the circuit pattern extraction means, and the copying means displays an arbitrary one selected from the plurality of sequentially displayed circuit patterns based on an operation input.
  • the circuit pattern is copied to the input area. For this reason, a plurality of similar ladder circuits are automatically searched, and the operator selects an arbitrary circuit pattern from among them, so that the efficiency of the ladder circuit design can be further improved. .
  • the display means displays the circuit pattern selected last time with priority. Therefore, the efficiency of ladder circuit design can be further improved.
  • the display device further includes a selected circuit pattern address storage area for storing an address of a previously selected circuit pattern, and a switching means for replacing the address of the selected circuit pattern with the top of the selected circuit pattern address storage area. Displays the circuit pattern selected last time with priority according to the order of the addresses stored in the selected circuit pattern address storage area. Therefore, the capacity of the auxiliary storage device is not wasted, and the efficiency of the design of the ladder circuit can be further improved.

Abstract

A ladder circuit editing device provided with an inputted region which receives and edits a sequence program of a program controller in the form of a ladder diagram and is stored with at least one circuit pattern that has been received, and an uninputted region where a new circuit pattern is to be inputted and which successively receives circuit patterns from the inputted region, the inputted region comprising a circuit pattern extracting means which compares constituent elements of a circuit pattern that is being inputted into the uninputted region with constituent elements of a circuit pattern stored in the inputted region and extracts circuit patterns including constituent elements that are in agreement, a means for displaying the extracted circuit patterns on an input screen, and a means for copying the extracted circuit patterns on the uninputted region according to the input of operation.

Description

明 細 書 ラダー回路編集装置 技術分野  Description Ladder circuit editing device Technical field
この発明は、 機械設備を制御するプログラマブルコントローラに関し、 特にプ ログラマブルコントローラのラダ一回路のプログラミングを行うラダ一回路編集 装置に関するものである。 景技術  The present invention relates to a programmable controller for controlling mechanical equipment, and more particularly to a ladder one-circuit editing device for programming a ladder one circuit of a programmable controller. Landscape technology
図 7はラダー回路で表示された一般的なシーケンスプログラムの例を表す図で ある。 従来、 機械設備のシーケンス制御を行うために、 プログラマブルコント口 —ラが用いられている。 そしてこのプログラマブルコントローラのプログラミン グ方式は、 図 7にラダ一回路 (ラダ一図) を用いる方法が一般的である。  FIG. 7 is a diagram illustrating an example of a general sequence program displayed by a ladder circuit. Conventionally, programmable controllers have been used to control the sequence of machinery and equipment. The programming method of this programmable controller generally uses a ladder circuit (ladder diagram) shown in FIG.
この様なラダー回路は、 一般に同様な構成の回路の繰り返しで記述されている 部分が多く、 そして同様な回路の各接点名ゃコィル名等の変数名のみが異なって いる場合が多い。 従来、 同様な回路の繰り返しで構成され、 変数名のみが規則性 を持って変化する繰り返し部分を有するシーケンスプログラムの構成、 編集を行 うにあたり、 特開平 4— 2 8 6 0 0 2号公報に示されるような、 基本構成単位と 変数名の規則性が指定された際、 基本単位のコピーを自動的に繰り返し、 且つ変 数名を規則性に従って自動的に付与して繰り返し部分を自動生成し、 自動生成結 果をラダ一回路に変換して表示するようなコピー機能を有するものがあった。 さらにまた、 特開平 2— 5 1 0 2号公報に示されるような、 基本構成単位と変 数名の規則性をライブラリ形式にてメモリもしくは外部記憶装置に記憶させてお き、 必要に応じてメモリもしくは外部記憶装置上のライブラリから特定の回路パ ターンを選択して読み出し自動生成を行う機能を有するものもあった。  Such a ladder circuit generally has many portions described by repetition of a circuit having a similar configuration, and in many cases, only variable names such as contact names and coil names of similar circuits are different. Conventionally, when constructing and editing a sequence program having a repetitive portion in which only variable names are changed with regularity by repeating a similar circuit, Japanese Patent Laid-Open No. 4-280602 discloses When the regularity of the basic unit and variable name is specified as shown, the copy of the basic unit is automatically repeated, and the variable name is automatically assigned according to the regularity to automatically generate the repeated part. Some have a copy function that converts the automatically generated result into a ladder circuit and displays it. Furthermore, as shown in Japanese Patent Application Laid-Open No. 2-510102, the regularity of the basic constituent units and variable names is stored in a memory or an external storage device in the form of a library. Some have a function of selecting a specific circuit pattern from a library on a memory or an external storage device and automatically generating the readout.
しかし、 上述のような従来技術においては、 操作者が基本構成単位の抽出およ び記憶を意識的に行わなければならず不便であった。 さらに予め登録しておいた 基本構成単位を編集にて使用する場合、 例えばライブラリ形式に記憶された多く の基本構成単位から、 目的の基本構成単位を選び出す作業は操作者が行うことに なるが、 基本構成単位の登録数が多くなると、 どのような処理内容の回路を登録 していたか判断することが容易でなくなり、 さらに、 プログラム装置の所定の補 助記憶装置を全体に渡って検索する必要があり操作上不便であった。 However, in the above-described related art, the operator must consciously perform extraction and storage of the basic constituent units, which is inconvenient. In addition, when editing basic configuration units that have been registered in advance, for example, many The operator is responsible for selecting the desired basic structural unit from the basic structural units, but when the number of basic structural units registered increases, it is possible to determine what kind of processing circuit has been registered. This is not easy, and furthermore, it is necessary to search a predetermined auxiliary storage device of the program device over the whole, which is inconvenient in operation.
さらには、 あらかじめ複数の基本構成単位を登録しておいても、 登録したもの を常に使用するとは限らず、 補助記憶装置の容量を圧迫したり、 使用しない登録 回路が残ったりして、 設計の効率化を図ることが困難であった。  Furthermore, even if a plurality of basic constituent units are registered in advance, the registered ones are not always used, and the capacity of the auxiliary storage device may be reduced, and a registration circuit that is not used may remain. It was difficult to improve efficiency.
この発明は、 上記のような課題を解決するためになされたもので、 操作者が余 計な操作を行うことなく類似なラダ一回路の検索が自動的に行え、 さらには補助 記憶装置の容量を無駄に使用することがなく、 ラダ一回路の設計の効率化を図る ことのできるラダー回路編集装置を得ることを目的としている。 発明の開示  SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems. An operator can automatically search for a similar ladder circuit without performing extra operations, and furthermore, the capacity of an auxiliary storage device. It is an object of the present invention to obtain a ladder circuit editing device that can efficiently design a ladder circuit without wasting the ladder circuit. Disclosure of the invention
この発明に係るラダー回路編集装置は、 プログラムコントローラのシーケンス プログラムをラダー図の形式で入力 ·編集し、 入力完了された少なくとも 1個の 回路パターンが記憶されている入力済領域と、 新たな回路パターンを入力する被 入力領域とを有し、 被入力領域から逐次回路パターンを入力するラダー回路編集 装置において、 被入力領域に入力中の回路パターンの構成要素と、 入力済領域に 記憶されている回路パターンの構成要素とを比較し、 一致する構成要素を含む回 路パターンを抽出する回路パターン抽出手段と、 回路パターン抽出手段によって 抽出された回路パターンを入力画面に表示する表示手段と、 操作入力に基づいて A ladder circuit editing apparatus according to the present invention includes: a sequence program of a program controller, which is input and edited in the form of a ladder diagram; an input area in which at least one input completed circuit pattern is stored; and a new circuit pattern. A ladder circuit editing apparatus for inputting a circuit pattern sequentially from the input area, comprising: a circuit pattern component being input to the input area; and a circuit stored in the input area. Circuit pattern extracting means for comparing circuit pattern components and extracting a circuit pattern including a matching component; display means for displaying the circuit pattern extracted by the circuit pattern extracting means on an input screen; On the basis of
、 回路パターン抽出手段によって抽出された回路パターンを被入力領域に複写す る複写手段とを備えている。 And copying means for copying the circuit pattern extracted by the circuit pattern extracting means into the input area.
また、 表示手段は、 回路パターン抽出手段によって抽出された複数の回路パ夕 ーンを逐次表示し、 複写手段は、 逐次表示される複数の回路パターンから操作入 力に基づいて選択された任意の回路パターンを被入力領域に複写する。  The display means sequentially displays the plurality of circuit patterns extracted by the circuit pattern extraction means, and the copying means displays an arbitrary one selected from the plurality of sequentially displayed circuit patterns based on an operation input. The circuit pattern is copied to the input area.
また、 表示手段は、 前回選択された回路パターンを優先して表示する。  The display means displays the circuit pattern selected last time with priority.
さらに、 前回選択された回路パターンのアドレスを記憶する選択回路パターン アドレス記憶領域と、 選択された回路パターンのアドレスを、 選択回路パターン アドレス記憶領域の最上位に入れ替える入替手段をさらに有し、 表示手段は、 選 択回路パターンァドレス記憶領域に記憶されたァドレスの順に従い前回選択され た回路パターンを優先して表示する。 図面の簡単な説明 In addition, a selected circuit pattern address storage area for storing the address of the previously selected circuit pattern and an address of the selected circuit pattern are stored in the selected circuit pattern. There is further provided a switching means for switching to the top of the address storage area, and the display means preferentially displays the previously selected circuit pattern in accordance with the order of the addresses stored in the selected circuit pattern address storage area. BRIEF DESCRIPTION OF THE FIGURES
図 1はこの発明のラダー回路編集装置の機器構成を示すブロック図、 図 2はラダー回路の各部の名称を示す図、  FIG. 1 is a block diagram showing a device configuration of a ladder circuit editing device of the present invention, FIG. 2 is a diagram showing names of respective parts of the ladder circuit,
図 3はラダ一回路をメモリに保持する場合に持つメモリの構成すなわちキヤラ クタメモリの構成を示す図、  Figure 3 is a diagram showing the configuration of the memory that holds the ladder circuit in the memory, that is, the configuration of the character memory.
図 4はキャラクタメモリの 1構成要素の構成を示す図、  Figure 4 is a diagram showing the configuration of one component of the character memory,
図 5はシンボル部の内部データ構造を示す図、  Figure 5 shows the internal data structure of the symbol part.
図 6は命令コード部に設定されるコ一ドの一例を示す図、  FIG. 6 is a diagram showing an example of a code set in the instruction code section.
図 7はラダ一回路で表示された一般的なシーケンスプログラムの例を表す図、 図 8はラダー回路をメモリに保持する場合に持つメモリの構成すなわちキャラ クタメモリを示す図、  FIG. 7 is a diagram showing an example of a general sequence program displayed by a ladder circuit, FIG. 8 is a diagram showing a memory configuration when a ladder circuit is held in a memory, that is, a diagram showing a character memory,
図 9は図 7に示されたラダー回路に、 追加されるラダー回路の構成要素の一部 が追加された様子を示す図、  FIG. 9 is a diagram showing a state in which some of the components of the added ladder circuit are added to the ladder circuit shown in FIG. 7,
図 1 0はラダー回路をメモリに保持する場合に持つメモリの構成すなわちキヤ ラク夕メモリを示す図、  FIG. 10 is a diagram showing a configuration of a memory having a case where a ladder circuit is held in a memory, that is, a character memory;
図 1 1は本装置が検索動作を処理する時にメモリに作成される比較位置テープ ルを示す図、  Figure 11 is a diagram showing the comparison position table created in the memory when the device processes the search operation.
図 1 2は本装置が検索動作を処理する時にメモリに作成される比較位置テープ ルを示す図である。  FIG. 12 is a diagram showing a comparison position table created in the memory when the present apparatus processes a search operation.
図 1 3は比較するためのラダ一回路の構成要素を一時的に待避するための検索 キャラクタメモリの構成を示す図、  FIG. 13 is a diagram showing a configuration of a search character memory for temporarily saving components of a ladder circuit for comparison,
図 1 4は検索処理を行うメインプログラムのフローチヤ一ト、  Figure 14 is a flowchart of the main program that performs the search process.
図 1 5は 「起動条件部の検索」 を行うサブルーチンのフローチャート、 図 1 6は 「イン夕一ロック部の検索」 を行うサブルーチンのフローチャート、 図 1 7は 「出力部の検索」 を行うサブルーチンのフローチャート、 図 1 8は 「次の回路ブロック検索」 を行うサブルーチンのフローチャート、 図 1 9は 「パターン一致処理」 を行うサブルーチンのフローチャート、 図 2 0はパターンが一致した場合に C R Tに表示するメッセージの一例をあら わす図、 Fig. 15 is a flowchart of a subroutine that performs a search for a start condition part. Fig. 16 is a flowchart of a subroutine that performs a search of a lock part. Fig. 17 is a subroutine that performs a search of an output part. flowchart, Fig. 18 is a flowchart of a subroutine for performing "Next circuit block search". Fig. 19 is a flowchart of a subroutine for performing "Pattern matching processing". Fig. 20 is an example of a message displayed on the CRT when a pattern matches. The figure
図 2 1は検索キヤラク夕メモリデータをキャラクタメモリに複写した結果のラ ダー回路を示す図、  Figure 21 is a diagram showing a ladder circuit as a result of copying search character memory data to character memory.
図 2 2は図 2 1に示されたラダ一回路のキャラクタメモリ上の状態を示す図、 図 2 3は他のラダ一回路の例を示す図、  FIG. 22 is a diagram showing the state of the ladder circuit shown in FIG. 21 on the character memory, FIG. 23 is a diagram showing an example of another ladder circuit,
図 2 4はラダー回路をキャラクタメモリに記憶したときの構成を示す図、 図 2 5は図 2 3に示されたラダ一回路に、 さらに追加されるラダー回路の構成 要素の一部が追加された様子を示す図、  Figure 24 shows the configuration when the ladder circuit is stored in the character memory.Figure 25 shows the ladder circuit shown in Figure 23 with some additional components of the ladder circuit added. A diagram showing the appearance of
図 2 6はラダー回路をメモリに保持する場合に持つメモリの構成すなわちキヤ ラク夕メモリを示す図、  Figure 26 is a diagram showing the structure of the memory when the ladder circuit is held in the memory, that is, the character memory.
図 2 7は比較するためのラダ一回路を一時的に退避するためのキャラクタメモ リの構成を示す図、  FIG. 27 is a diagram showing a configuration of a character memory for temporarily saving a ladder circuit for comparison.
図 2 8は比較するためのラダ一回路を一時的に退避するためのキャラクタメモ リの構成を示す図、  Fig. 28 is a diagram showing the configuration of character memory for temporarily saving the ladder circuit for comparison.
図 2 9は検索処理を行うメインプログラムのフロ一チヤ一ト、  Figure 29 is a flowchart of the main program that performs the search process.
図 3 0は 「パターン一致処理」 を行うサブルーチンのフローチャート、 図 3 1はパターンが一致した場合に C R Tに表示するメッセージの一例をあら わす図、  FIG. 30 is a flowchart of a subroutine for performing “pattern matching processing”. FIG. 31 is a diagram showing an example of a message displayed on the CRT when a pattern matches.
図 3 2は回路パターン格納先リストのテーブルを示す図、  FIG. 32 is a diagram showing a table of a circuit pattern storage destination list,
図 3 3は回路パターン格納領域を示す図、  Figure 33 shows the circuit pattern storage area.
図 3 4は回路パターン位置テーブルを示す図、  FIG. 34 shows a circuit pattern position table.
図 3 5は回路パターン位置キャラクタメモリテーブルを示す図、  FIG. 35 is a diagram showing a circuit pattern position character memory table.
図 3 6は検索処理を行うメインプログラムのフローチヤ一ト、  Figure 36 is a flowchart of the main program that performs the search process.
図 3 7は 「パターン一致処理」 を行うサブルーチンのフローチャート、 図 3 8は 「回路パターン入れ替え処理」 を行うサブルーチンのフローチャート である。 発明を実施するための最良の形態 FIG. 37 is a flowchart of a subroutine for performing “pattern matching processing”, and FIG. 38 is a flowchart of a subroutine for performing “circuit pattern replacement processing”. BEST MODE FOR CARRYING OUT THE INVENTION
以下、 この発明の各実施の例について、 図面に基づき説明する。  Hereinafter, embodiments of the present invention will be described with reference to the drawings.
実施例 1 . Example 1
図 1はこの発明のラダー回路編集装置の機器構成を示すブロック図である。 図 1において、 0 1 0 1はラダ一回路編集装置、 0 1 0 2は。1 1\ 0 1 0 3はキ 一ボード、 0 1 0 4は補助記憶装置、 0 1 0 5は処理部、 0 1 0 6は画面制御部 、 0 1 0 7はキー入力制御部、 0 1 0 8は補助記憶装置制御部、 0 1 0 9はメモ リ、 1 0 1 1 0はファンクションキーを示す。  FIG. 1 is a block diagram showing a device configuration of the ladder circuit editing device of the present invention. In FIG. 1, reference numeral 0 101 denotes a ladder one-circuit editing apparatus, and reference numeral 0 102 denotes a ladder one-circuit editing apparatus. 1 1 \ 0 1 0 3 is a keyboard, 0 1 0 4 is an auxiliary storage device, 0 1 0 5 is a processing unit, 0 1 0 6 is a screen control unit, 0 1 0 7 is a key input control unit, 0 1 08 indicates an auxiliary storage device control unit, 0109 indicates memory, and 110110 indicates a function key.
図 2はラダー回路の各部の名称を示す図である。 図 2において、 0 2 0 1はラ ダー回路である。 詳細については後で述べるが、 ラダ一回路 0 2 0 1は、 左母線 0 2 0 2、 起動条件部 0 2 0 3、 イン夕一ロック部 0 2 0 4、 出力部 0 2 0 5、 右母線 0 2 0 6を有している。  FIG. 2 is a diagram showing names of respective parts of the ladder circuit. In FIG. 2, reference numeral 0201 denotes a ladder circuit. Although details will be described later, the ladder circuit 0 201 is the left bus 0 202, the start condition section 0 203, the in-lock block 0 204, the output section 205, the right It has a bus bar 0 206.
図 3はラダ一回路 0 2 0 1をメモリ 0 1 0 9に保持する場合に持つメモリの構 成 (以下キャラクタメモリと呼ぶ) を示している。 図 3において、 0 3 0 1はメ モリ 0 1 0 9の所定の位置に記憶されたキャラクタメモリを示す。  FIG. 3 shows a configuration of a memory (hereinafter referred to as a character memory) when the ladder circuit 0201 is held in the memory 0109. In FIG. 3, reference numeral 0301 denotes a character memory stored at a predetermined position of the memory 0109.
図 4はキャラクタメモリの 1構成要素の構成を示す図である。 図 4において、 0 4 0 1はデバイス番号部、 0 4 0 2はシンボル部である。  FIG. 4 is a diagram showing the configuration of one component of the character memory. In FIG. 4, reference numeral 0401 denotes a device number portion, and reference numeral 0402 denotes a symbol portion.
図 5はさらにシンボル部 0 4 0 2の内部デ一夕構造を示す図である。 図 5にお いて、 0 4 0 3は命令コード部、 0 4 0 4は分岐指定部である。  FIG. 5 is a diagram further illustrating the internal data structure of the symbol section 0402. In FIG. 5, reference numeral 0403 denotes an instruction code section, and reference numeral 0404 denotes a branch designation section.
図 6は命令コード部 0 4 0 3に設定されるコードの一例を示す図である。 図 7はラダー回路の一例を示す図である。 図において、 0 5 0 1はラダ一回路 である。  FIG. 6 is a diagram showing an example of a code set in the instruction code section 04 03. FIG. 7 is a diagram illustrating an example of the ladder circuit. In the figure, reference numeral 0501 denotes a ladder circuit.
図 8はラダー回路 0 5 0 1をメモリ 0 1 0 9に保持する場合に持つメモリの構 成すなわちキャラクタメモリを示している。 図 8において、 0 6 0 1はメモリ 0 1 0 9の所定の位置に記憶されたキャラクタメモリを示す。  FIG. 8 shows a configuration of a memory when the ladder circuit 0501 is held in the memory 0109, that is, a character memory. In FIG. 8, reference numeral 0601 denotes a character memory stored at a predetermined position in the memory 0109.
図 9は図 7に示されたラダー回路に追加されるラダー回路の構成要素の一部が 追加された様子を示す図である。 図において、 0 7 0 1はラダ一回路、 0 7 0 2 は追加部分を示す。 図 1 0はラダ一回路 0 7 0 1をメモリ 0 1 0 9に保持する場合に持つメモリの 構成すなわちキャラクタメモリを示している。 図 1 0において、 0 8 0 1および 0 8 0 2はメモリ 0 1 0 9の所定の位置に記憶されたキャラクタメモリを示す。 キャラクタメモリ 0 8 0 1は、 入力完了された少なくとも 1個の回路パターンが 記憶されている入力済領域を構成している。 一方、 キャラクタメモリ 0 8 0 2は 、 追加部分 0 7 0 2に相当するキャラクタメモリであって、 新たな回路パターン を入力する被入力領域を構成している。 FIG. 9 is a diagram showing a state in which some of the components of the ladder circuit added to the ladder circuit shown in FIG. 7 are added. In the figure, 0.701 indicates a ladder circuit, and 0.702 indicates an additional part. FIG. 10 shows the configuration of a memory that is used when the ladder circuit 0701 is held in the memory 0109, that is, a character memory. In FIG. 10, reference numerals 0801 and 0802 denote character memories stored at predetermined positions in the memory 0109. The character memory 0801 constitutes an input area in which at least one input completed circuit pattern is stored. On the other hand, the character memory 0802 is a character memory corresponding to the additional portion 0702 and constitutes an input area for inputting a new circuit pattern.
図 1 1は本装置が検索動作を処理する時にメモリ 0 1 0 9に作成される比較位 置テーブルを示す図である。 図 1 1において、 0 9 0 1は現在編集を行っている キャラクタメモリ 0 8 0 1上の位置を示すための比較位置テーブル、 0 9 0 2は 比較位置テーブル 0 9 0 1の列番号ェリア、 0 9 0 3は比較位置テーブル 0 9 0 1の行番号エリアを示す。  FIG. 11 is a diagram showing a comparison position table created in the memory 0109 when the present apparatus processes a search operation. In FIG. 11, 0 901 is a comparison position table for indicating the position on the character memory 0 801 currently being edited, 0 902 is a column number area of the comparison position table 0 901, Reference numeral 0903 denotes a line number area of the comparison position table 0901.
図 1 2は本装置が検索動作を処理する時にメモリ 0 1 0 9に作成される比較位 置テーブルを示す図である。 図 1 2において、 0 9 0 4はキャラクタメモリ 0 8 0 1上の検索処理を行っている位置を示すための検索位置テーブル、 0 9 0 5は 検索位置テーブル 0 9 0 4の列番号ェリア、 0 9 0 6は検索位置テーブル 0 9 0 4の行番号ェリァを示す。  FIG. 12 is a diagram showing a comparison position table created in the memory 0109 when the present apparatus processes a search operation. In FIG. 12, reference numeral 0904 denotes a search position table for indicating a position on the character memory 0801 where a search process is being performed, reference numeral 0905 denotes a column number area of the search position table 0904, Reference numeral 0906 denotes a row number entry of the search position table 0904.
図 1 3は比較するためのラダー回路の構成要素を一時的に待避するための検索 キャラクタメモリの構成を示す。 図 1 3において、 1 0 0 1は検索キャラクタメ モリ、 1 0 0 2は検索キャラクタメモリ 1 0 0 1のデバイス番号部を示す。 図 1 4、 図 1 5、 図 1 6、 図 1 7、 図 1 8および図 1 9は、 処理部 0 1 0 5の 処理のフローチャートである。 図 2 0はパターンが一致した場合に C R Tに表示 するメッセージの一例をあらわす。 図 2 0において、 1 3 0 1はメッセ一ジであ る。  FIG. 13 shows the configuration of a search character memory for temporarily saving the components of the ladder circuit for comparison. In FIG. 13, reference numeral 1001 denotes a search character memory, and reference numeral 1002 denotes a device number portion of the search character memory 1001. FIGS. 14, 15, 16, 17, 18, and 19 are flowcharts of the processing of the processing unit 0105. Figure 20 shows an example of the message displayed on the CRT when the patterns match. In FIG. 20, 1301 is a message.
図 2 1はパターンが一致した後のラダー回路を示す。 図 2 1において、 1 3 1 0はバターンがー致した後のラダー回路である。  Figure 21 shows the ladder circuit after the patterns match. In FIG. 21, reference numeral 1310 denotes a ladder circuit after the pattern is matched.
図 2 2はパターンが一致した後のキャラクタメモリを示す。 図 2 2において、 FIG. 22 shows the character memory after the pattern matches. In FIG. 22,
1 3 1 1はラダー回路 1 3 1 0のキャラクタメモリを示す。 1311 indicates a character memory of the ladder circuit 1310.
次に動作について説明一する。 一般的にラダー回路は、 図 2に示すように、 左 母線 0 2 0 2の右隣に起動条件部 0 2 0 3があり、 右母線 0 2 0 6の左隣に出力 部 0 2 0 5がある。 さらに、 起動条件部 0 2 0 3と出力部 0 2 0 5の間にイン夕 —ロック部 0 2 0 4が組み合わされて、 ラダー回路 0 2 0 1が構成される。 Next, the operation will be described. Generally, the ladder circuit, as shown in Figure 2, There is a start condition unit 0203 on the right of the bus 0202 and an output unit 0205 on the left of the right bus206. Further, an in-lock unit 0204 is combined between the start condition unit 0203 and the output unit 205 to form a ladder circuit 0201.
このようなラダ一回路を編集するには、 図 1に示されるラダー回路編集装置 0 1 0 1により行う。 まず、 キ一ボード 0 1 0 3よりキー入力されると、 キーに応 じた命令のシンボルを C R T 0 1 0 2に画面表示しさらに、 メモリ 0 1 0 9にデ —夕を記憶する。 この記憶するメモリエリアを上述のようにキャラクタメモリと 呼び、 このキャラクタメモリは例えば図 3のように構成されている。 キャラクタ メモリ 0 3 0 1は、 画面表示と同じ配置とされており (行、 列) で位置を示すこ とができる。  Editing such a ladder circuit is performed by the ladder circuit editing apparatus 0101 shown in FIG. First, when a key is input from the keyboard 0103, the symbol of the instruction corresponding to the key is displayed on the screen on the CRT0102, and the data is stored in the memory0109. The memory area for storing is called a character memory as described above, and this character memory is configured, for example, as shown in FIG. The character memory 0301 is arranged in the same manner as the screen display, and the position can be indicated by (row, column).
キャラクタメモリ 0 3 0 1の 1つ 1つの構成要素は、 図 4に示すように、 命令 のシンボルが設定されるシンボル部 0 4 0 2とデバイス番号が設定されるデバイ ス番号部 0 4 0 1から構成されている。 シンボル部 0 4 0 2は、 図 5に示すよう に、 命令コード 0 4 0 3と分岐指定部 0 4 0 4から構成された内部構造を有して いる。 そして、 命令コード 0 4 0 3に入るデ一夕としては、 例えば図 6に示され る命令コ一ド部のコード表 0 4 0 5に示される値が入る。  As shown in FIG. 4, one component of the character memory 0 310 is a symbol section 04 0 2 where an instruction symbol is set and a device number section 0 4 0 1 where a device number is set. It is composed of As shown in FIG. 5, the symbol section 0402 has an internal structure composed of an instruction code 0403 and a branch designation section 0404. Then, as the data to be entered into the instruction code 403, for example, a value shown in the code table 405 of the instruction code part shown in FIG. 6 is entered.
例えば、 図 2のラダ一回路 0 2 0 1の起動条件部 0 2 0 3は、 図 3のキャラク 夕メモリ 0 3 0 1上では、 ( 1, 1 ) と、 (2, 1 ) の位置にデ一夕がある。 ( 1, 1 ) の位置のデータの値は、 図 5を参照してみると命令コード部 0 4 0 3の 4ビットが命令コード 0、 そして分岐指定部 0 4 0 4の 4ビットにおいては下に 分岐ありなので 0 0 0 0 0 1 0 0 Bである。 また、 (2 , 1 ) のデ一夕の値は、 命令コード部 0 4 0 3の 4ビットが命令コ一ド 0、 そして分岐指定部 0 4 0 4の 4ビヅトにおいては上に分岐ありなので 0 0 0 0 1 0 0 0 Bである。  For example, the start condition section 0203 of the ladder circuit 0201 in Fig. 2 is located at the positions (1,1) and (2,1) on the character memory 0301 in Fig.3. There is a night. Referring to FIG. 5, the value of the data at the position of (1, 1) is as follows. As shown in FIG. 5, the four bits of the instruction code part 04 03 are the instruction code 0, and the four bits of the branch specification part 04 04 are 0 0 0 0 0 1 0 0 B because there is a branch. Also, the value of the data of (2, 1) is that the 4 bits of the instruction code section 0403 have an instruction code of 0, and the 4 bits of the branch specification section 0404 have a branch above. 0 0 0 0 1 0 0 0 B.
さて、 ここで図 7に示されるラダ一回路 0 5 0 1がすでに入力済みであり、 こ れに対応したキャラクタメモリ 0 6 0 1が図 8に示されるようにメモリ 0 1 0 9 に記憶されているとする。 このラダー回路 5 0 1にさらに、 追加部分 0 7 0 2を 追加す場合を説明する (図 9 ) 。 追加部分 0 7 0 2の追加により、 キャラクタメ モリは図 1 0のようになる。 このときのキャラクタメモリは、 上述のように入力 済領域を構成するキャラクタメモリ 0 8 0 1と被入力領域を構成するキャラクタ メモリ 0 8 0 2とから構成されている。 Now, here, the ladder circuit 0501 shown in FIG. 7 has already been input, and the corresponding character memory 0601 is stored in the memory 0109 as shown in FIG. Suppose A case where an additional portion 0702 is added to the ladder circuit 501 will be described (FIG. 9). By adding the additional part 0702, the character memory becomes as shown in Fig.10. At this time, the character memory which constitutes the input area and the character which constitutes the input area as described above And memory 0802.
この状態でキ一ボード 0 1 0 3より操作をして検索指示を出す。 検索指示は、 例えはキーボード 0 1 0 3のファンクションキー 0 1 1 0などを押すことにによ り指示される。 ファンクションキー 0 1 1 0の押下により、 図 1 0に示される被 入力領域 0 8 0 2の行番号 5が図 1 1に示される比較位置テーブル 0 9 0 1の行 番号エリア 0 9 0 3に設定される。 その後、 検索処理が開始される。  In this state, a search instruction is issued by operating the keyboard 0 1 0 3. The search instruction is given, for example, by pressing a function key 0110 of the keyboard 0103. By pressing the function key 0 1 1 0, the row number 5 of the input area 0 8 0 2 shown in FIG. 10 is moved to the row number area 0 9 0 3 of the comparison position table 0 9 0 1 shown in FIG. Is set. After that, the search process starts.
検索処理は、 図 1 4のフローチャートに従い処理され、 大まかに、 起動条件部 0 2 0 3のパターンの一致のチェック、 インターロック部 0 2 0 4のパターンの 一致のチェック、 出力部 0 2 0 5のパターンの一致のチェックの順で行われる。 図 1 4のフローチャートに従い処理を説明する。 検索処理が始まると、 まず、 ス テヅプ 1 1 1 0 0により、 検索位置テーブル 0 9 0 4の行番号ェリア 0 9 0 6に 0を設定する。 ステップ 1 1 1 0 1で 「次の回路ブロック検索」 を行う。 「次の 回路ブロック検索」 のサブルーチンについては後で詳細に説明する。 次に、 ステ ップ 1 1 1 0 2で 「起動条件部の検索」 を行う。 「起動条件部の検索」 のサブル 一チンについても後で詳細に説明する。  The search process is performed according to the flowchart of FIG. 14, and roughly checks the pattern matching of the start condition section 0 203, the pattern matching of the interlock section 0 204, and the output section 0 205 Are performed in the order of checking for pattern matching. The processing will be described according to the flowchart of FIG. When the search process is started, first, 0 is set in the line number area 0906 of the search position table 0904 by step 1100. In step 1111, "Next circuit block search" is performed. The subroutine "Next circuit block search" will be described later in detail. Next, “search for a start condition part” is performed in step 1 1102. The subroutine of “Searching for the start condition part” will also be described in detail later.
そして、 ステップ 1 1 1 0 3でパターンが一致したかどうかを判断する。 一致 した場合は、 ステップ 1 1 1 0 4で 「インターロック部の検索」 を行う。 「イン 夕一ロック部の検索」 のサブルーチンについても後で詳細に説明する。 そして、 ステップ 1 1 1 0 5でパターンが一致したかを判断する。 一致した場合は、 ステ ップ 1 1 1 0 6で 「出力部の検索」 を行う。 「出力部の検索」 のサブルーチンに ついても後で説明する。 次にステップ 1 1 1 0 7でパターンが一致したかを判断 する。 一致した場合は、 ステップ 1 1 1 0 8に進み、 「パターン一致処理」 を行 い処理を終了する。 「パターン一致処理」 のサブルーチンについても後で説明す る。  Then, it is determined whether or not the patterns match in step 111. If they match, “search for interlock section” is performed in step 111. The subroutine of “search for lock section” will be described later in detail. Then, it is determined in step 111 that the patterns match. If they match, perform “Search for output” in step 1 1 10 6. The subroutine of "search for output section" will be described later. Next, it is determined whether or not the patterns match in step 111. If they match, the process proceeds to step 111, performs “pattern matching processing”, and ends the processing. The “pattern matching process” subroutine will also be described later.
ステップ 1 1 1 0 3でパターンが一致していないと判断した場合は、 ステップ If it is determined in step 1 1 10 3 that the patterns do not match,
1 1 1 0 9で 「ィン夕一口ック部の検索」 を行う。 ステップ 1 1 1 1 0でパ夕一 ンが一致したと判断すると、 ステップ 1 1 1 0 8に進み、 「パターン一致処理」 を行い処理を終了する。 一方、 ステップ 1 1 1 1 0でパターンが一致していない と判断した場合は、 さらにステップ 1 1 1 1 1に進み、 「出力部の検索」 を行う 。 そして、 ステップ 1 1 1 1 2でパターンが一致したと判断した場合は、 ステツ プ 1 1 1 0 8に進み 「パターン一致処理」 を行い処理を終了する。 ステップ 1 1 1 1 2でパターンが一致していないと判断すると、 ステップ 1 1 1 1 3で、 「次 の回路ブロック検索」 を行う。 ステップ 1 1 1 1 4でデ一夕があるか判断し、 な いならば終了する。 デ一夕がある場合は、 ステップ 1 1 1 0 2に進み処理を繰り 返す。 Perform “Search for a part of the app” on 1 1 1 0 9. If it is determined in step 1111 that the patterns match, the flow advances to step 1108 to perform "pattern matching processing" and end the processing. On the other hand, if it is determined in step 1 1 1 1 0 that the patterns do not match, the process further proceeds to step 1 1 1 1 1 to perform “search for an output unit”. . Then, if it is determined in step 111 that the patterns match, the process proceeds to step 111 08 to perform “pattern matching processing”, and ends the processing. If it is determined in Step 1 1 1 1 2 that the patterns do not match, in Step 1 1 1 13 a “Next circuit block search” is performed. In step 1 1 1 1 4 it is determined whether there is a night, and if not, the process is terminated. If there is one night, go to step 1102 and repeat the process.
図 1 4に示されたフローチャートの中の 「起動条件部の検索」 は、 図 1 5のフ 口一チャートに従い処理される。 まず、 ステップ 1 1 2 0 1で検索開始位置 (L , C ) に ( 1 , 1 ) を設定する。 ステップ 1 1 2 0 2で、 (L c · C c ) に (比 較位置テーブル 0 9 0 1の行番号ェリア 0 9 0 3の値、 1 ) を設定する。 次にス テツプ 1 1 2 0 3で検索キャラクタメモリ 1 0 0 1の (L , C ) の位置のデータ とキャラクタメモリ 0 8 0 1の (L c , C c ) の位置のデ一夕のシンボル部 0 4 0 2を比較する。  “Search for a start condition part” in the flowchart shown in FIG. 14 is processed according to the flowchart in FIG. First, in step 1121, the search start position (L, C) is set to (1, 1). In step 1122, (L c · C c) is set to (value of row number area 0903 of comparison position table 0901, 1). Next, in step 112203, the data at the (L, C) position of the search character memory 1001 and the symbol of the data at the (Lc, Cc) position of the character memory 0801 are stored. Compare parts 0 4 0 2.
ステップ 1 1 2 0 4で一致しているか判断し、 一致していないならば、 ステツ プ 1 1 2 0 5で、 L cと比較位置テーブル 0 9 0 1の行番号ェリア 0 9 0 3の値 を比較する。 同じであれば、 ステップ 1 1 2 0 6でパターンが一致していないと 判断し処理を終了する。 ステップ 1 1 2 0 5で同じでないなら、 ステップ 1 1 2 1 1に進みパターンが一致したと判断し処理を終了する。  Step 1 1 204 determines whether or not there is a match. If not, then in step 1 125, Lc and the value of the row number area 0 9 0 3 of the comparison position table 0 9 0 1 Compare. If they are the same, it is determined in step 112 that the patterns do not match, and the process ends. If they are not the same in step 1 1 205, the flow advances to step 1 1 2 1 1 to determine that the patterns match, and ends the processing.
ステップ 1 1 2 0 4でパターンが一致したと判断すると、 ステップ 1 1 2 0 7 に進み、 L = L + 1とする。 ステップ 1 1 2 0 8で検索キャラクタメモリ 1 0 0 1の (L, C ) の位置にデ一夕があるかチェックする。 ステップ 1 1 2 0 9でデ 一夕があるか判断し、 デ一夕がないならば、 1 1 2 1 1に進みパターンが一致し たと判断し処理を終了する。 ステップ 1 1 2 0 9でデ一夕があると判断すると、 ステップ 1 1 2 1 0に進み、 L c = L c + 1としステップ 1 1 2 0 3に戻り処理 を繰り返す。  If it is determined in step 1124 that the patterns match, the flow advances to step 1207 to set L = L + 1. In step 11208, it is checked whether or not there is any data at the (L, C) position of the search character memory 1001. In step 112, it is determined whether there is any data. If there is no data, the process proceeds to 1121, where it is determined that the patterns match, and the process is terminated. If it is determined in step 112 that there is a delay, the process proceeds to step 112, sets Lc = Lc + 1, returns to step 1123, and repeats the process.
図 1 4に示されたフローチャートの中の 「インターロック部の検索」 は、 図 1 In the flowchart shown in Fig. 14, "Search for interlock part"
6のフローチャートに従い処理される。 まず、 ステップ 1 1 3 0 1で検索開始位 置 (L , C ) に ( 1, 2 ) を設定する。 ステップ 1 1 3 0 2で (L c , C c ) にIt is processed according to the flowchart of 6. First, in step 1131, the search start position (L, C) is set to (1, 2). Step 1 1 3 2 to (L c, C c)
(比較位置テーブル 0 9 0 1の行番号エリア 0 9 0 3の値、 2 ) を設定する。 次 にステップ 11303で検索キャラクタメモリ 1001の (L, C) の位置のデ —夕とキャラクタメモリ 0801の (Lc, Cc) の位置のデータのシンボル部(The value of the row number area 0903 of the comparison position table 09001, 2) is set. Next In step 11303, the symbol portion of the data at the position (L, C) in the search character memory 1001—the evening and the data at the position (Lc, Cc) in the character memory 0801
0402を比較する。 Compare 0402.
ステップ 11304で一致しているか判断し、 一致していないならば、 ステツ プ 11305で、 L cと比較位置テーブル 0901の行番号ェリア 0903の値 を比較する。 同じであれば、 ステップ 11306でパターンが一致していないと 判断し処理を終了する。 ステップ 11305で同じでないなら、 ステップ 113 07に進みパターンが一致したと判断し処理を終了する。  In step 11304, it is determined whether or not they match, and if they do not match, in step 11305, Lc is compared with the value of the row number area 0903 of the comparison position table 0901. If they are the same, it is determined in step 11306 that the patterns do not match, and the process ends. If it is not the same in step 11305, the flow advances to step 11307 to determine that the patterns match, and ends the processing.
ステップ 11304でパターンが一致したと判断すると、 ステップ 11308 に進み、 L = L+ 1とする。 その後、 ステップ 11309で検索キャラクタメモ リ 1001の (L · C) の位置にデ一夕があるかチェックする。 ステップ 113 10でデ一夕があるか判断し、 デ一夕がないならば、 11311に進み Cc = C c + 1とする。 次にステップ 11312で C c = 8か判断する。 8ならば、 ステ ップ 11307に進み、 パターンが一致したと判断し処理を終了する。 ステップ 11312で C cが 8でないと判断するとステップ 11314で L cに比較位置 テーブル 0901の行番号エリア 0903の値を設定しステップ 11303に戻 り処理を繰り返す。  If it is determined in step 11304 that the patterns match, the flow advances to step 11308 to set L = L + 1. Then, in step 11309, it is checked whether or not there is any data at the position (L · C) of the search character memory 1001. In step 11310, it is determined whether or not there is any data. If there is no data, the process proceeds to 11311 and Cc = Cc + 1. Next, it is determined in step 11312 whether C c = 8. If 8, the process proceeds to step 11307, where it is determined that the patterns match, and the process ends. If it is determined in step 11312 that C c is not 8, the value of the row number area 0903 of the comparison position table 0901 is set in L c in step 11314, and the flow returns to step 11303 to repeat the processing.
ステップ 11310でデータがあると判断すると、 ステップ 11313に進み 、 L c = L c+ 1としステップ 11303に戻り処理を繰り返す。  If it is determined in step 11310 that there is data, the flow advances to step 11313 to set L c = L c + 1 and returns to step 11303 to repeat the processing.
図 14に示されたフローチャートの中の 「出力部の検索」 は、 図 17のフロー チャートに従い処理される。 まず、 ステップ 11401で検索開始位置 (L, C ) に (1, 8) を設定する。 ステップ11402で ( 0, ( 0) に (比較位置 テーブル 0901の行番号エリア 0903の値、 8) を設定する。 次にステップ “Search for an output unit” in the flowchart shown in FIG. 14 is processed according to the flowchart in FIG. First, in step 11401, (1, 8) is set to the search start position (L, C). In step 11402, (0, (0) is set to (the value of the row number area 0903 of the comparison position table 0901, 8).
11403で検索キャラクタメモリ 1001の (L, C) の位置のデータとキヤ ラク夕メモリ 0801の (Lc, Cc) の位置のデータのシンボル部 0402を 比較する。 At 11403, the data at the position (L, C) in the search character memory 1001 is compared with the symbol portion 0402 of the data at the position (Lc, Cc) in the character memory 0801.
ステップ 11404で一致しているか判断し、 一致していないならば、 ステツ プ 11405で、 L cと比較位置テーブル 0901の行番号ェリア 0903の値 を比較する。 同じであれば、 ステップ 11406でパターンが一致していないと 判断し処理を終了する。 ステップ 11405で同じでないなら、 ステップ 114 10に進みパターンが一致したと判断し処理を終了する。 In step 11404, it is determined whether or not they match, and if they do not match, in step 11405, Lc is compared with the value of the row number area 0903 of the comparison position table 0901. If they are the same, then the pattern Judge and end the process. If not the same in step 11405, the flow advances to step 11410 to determine that the patterns match, and ends the processing.
ステップ 11404でパターンが一致したと判断すると、 ステップ 11407 に進み、 L = L+ 1とする。 ステップ 11408で検索キャラクタメモリ 100 1の (L, C) の位置にデ一夕があるかチェックする。 ステップ 11409でデ 一夕があるか判断し、 デ一夕がないならば、 11410に進みパターンが一致し たと判断し処理を終了する。  If it is determined in step 11404 that the patterns match, the flow advances to step 11407 to set L = L + 1. In step 11408, it is checked whether or not there is any data at the position (L, C) in the search character memory 1001. At step 11409, it is determined whether there is any data. If not, the process proceeds to 11410, where it is determined that the patterns match, and the process is terminated.
ステップ 11409でデータがあると判断すると、 ステップ 11411に進み 、 L c = L c+ 1としステップ 11403に戻り処理を繰り返す。  If it is determined in step 11409 that there is data, the flow advances to step 11411 to set L c = L c + 1 and returns to step 11403 to repeat the processing.
図 14に示されたフローチャートの中の 「次の回路ブロック検索」 は、 図 18 のフローチャートにより処理される。 まず、 ステップ 11500で検索位置テ一 ブル 0904の行番号エリア 0906の値が 0か判断する。 0でないならば、 ス テツプ 11502で (L, C) に (0, 1) を設定する。 次にステップ 1150 3でキャラクタメモリ 0801上の (検索位置テーブル 0904の行番号ェリァ 0906 + L, C) の位置のデータを調べる。 ステップ 11504でシンボル部 0402の分岐指定 0404で下のビヅトが ONか判断する。 ONならばステヅ プ 11505に進み、 L = L+ 1とする。 次にステップ 11503の戻り処理を 繰り返す。  The “next circuit block search” in the flowchart shown in FIG. 14 is processed according to the flowchart in FIG. First, in step 11500, it is determined whether or not the value of the row number area 0906 of the search position table 0904 is 0. If it is not 0, (L, C) is set to (0, 1) in step 11502. Next, in step 11503, the data at the position of (line number error 0906 + L, C of the search position table 0904) on the character memory 0801 is checked. In step 11504, it is determined whether or not the lower bit is ON in branch designation 0404 of the symbol portion 0402. If ON, proceed to step 11505, where L = L + 1. Next, the return process of step 11503 is repeated.
ステップ 11504でビットが ONでないなら、 すなわち、 下分岐がないなら 、 ステップ 11506に進み C = C+ 1とする。 ステップ 11507でキャラク 夕メモリ 0801上の (検索位置テ一ブル 0904の行番号ェリア 0906+L , C) の位置のデ一夕を調べる。 ステップ 11508でシンボル部 0402の分 岐指定 0404で下のビットが ONか判断する。 ONならば、 ステップ 1150 5に進み処理を繰り返す。 ステップ 11508で ONでないなら、 ステップ 11 509で C= 8か判断する。 C = 8でないなら、 ステップ 11506に戻り処理 を繰り返す。 C = 8なら、 ステップ 11510に進む。  If the bit is not ON in step 11504, that is, if there is no lower branch, the process proceeds to step 11506, where C = C + 1. In step 11507, a search is made for the data at the position of (line number area 0906 + L, C of the search position table 0904) on the character memory 0801. In step 11508, it is determined whether the lower bit is ON in branch designation 0404 of the symbol part 0402. If ON, go to step 1150 5 and repeat the process. If it is not ON in step 11508, it is determined in step 11509 whether C = 8. If not C = 8, return to step 11506 and repeat the process. If C = 8, go to step 11510.
ステップ 11510では、 検索位置テーブル 0904の行番号ェリア 0906 の値にに L+ 1を加える。 ステップ 11511でキャラクタメモリ 0801上の In step 11510, L + 1 is added to the value of the row number area 0906 of the search position table 0904. In step 11511, the character memory 0801
(検索位置テーブル 0904の行番号ェリア 0906+L, C) の位置のデ一夕 を調べる。 ステップ 1 1 5 1 2でデ一夕があるか判断し、 あるならば、 ステップ 1 1 5 1 3で C= 1とする。 ステップ 1 1 5 14で L = 0とし次にステップ 1 1 5 1 5でキャラクタメモリ 080 1上の (検索位置テーブル 0904の行番号ェ リア 0906 +L, C) の位置のデータを調べる。 ステップ 1 1 5 1 6でシンポ ル部 0402の分岐指定 0404で下のビットが ONか判断する。 ONならば、 ステップ 1 1 5 17で L = L + 1としステップ 1 1 5 1 5に戻り処理を繰り返す ο Overnight at the position of (line number area 0906 + L, C in search position table 0904) Find out. It is determined in step 1 15 12 whether there is any data, and if so, in step 1 15 13 C = 1 is set. In step 1 15 14, L = 0 is set, and then in step 1 15 15, the data at the position of (line number area 0906 + L, C in the search position table 0904) on the character memory 080 1 is examined. In step 1 15 16, it is determined whether the lower bit is ON in branch designation 0404 of the symbol section 0402. If ON, set L = L + 1 in step 1 15 17 and return to step 1 15 15 to repeat the process ο
ステップ 1 1 500で検索位置テ一ブル 0904の行番号ェリア 0906の値 が◦ならば、 ステップ 1 1 50 1で検索位置テ一ブル 0904の行番号ェリア 0 906の値を 1に設定し、 ステップ 1 1 5 1 1に進む。 ステップ 1 1 5 12でデ —夕がないと判断すると、 ステップ 1 1 5 1 8でデータ無しと判断し処理を終了 する。  If the value of the row number area 0906 of the search position table 0904 is ◦ at step 1 1500, the value of the line number area 0 906 of the search position table 0904 is set to 1 at step 1 1 501. Go to 1 1 5 1 1. If it is determined that there is no data in step 1 5 12, it is determined that there is no data in step 1 15 18 and the processing is terminated.
ステップ 1 1 5 1 6でビッ卜が ONしていないと判断すると、 ステップ 1 1 5 1 9で C = C+ 1とする。 次にステップ 1 1 520でキャラクタメモリ 080 1 上の (検索位置テーブル 0904の行番号ェリア 0906 +L, C) の位置のデ —夕を調べる。 ステップ 1 1 52 1でシンボル部 0402の分岐指定 0404で 下のビッ卜が ONか判断する。 ビッ卜が ONならば、 ステップ 1 1 5 1 7に進み 処理を繰り返す。 ビットが ONでないなら、 ステップ 1 1 522で C= 8か判断 する。 C=8ならば、 ステップ 1 1 523に進み、 キャラクタメモリ 080 1上 の、 検索位置テーブル 0904の行番号ェリア 0906の行から L行分のデ一夕 を検索キャラクタメモリ 1 00 1に複写し終了する。 ステップ 1 1 522で C = 8でないならば、 ステップ 1 1 5 1 9に戻り処理を繰り返す。  If it is determined that the bit is not turned on in step 1115 16, C is set to C + 1 in step 115 9. Next, at step 1 520, the data at the position of (line number area 0906 + L, C of the search position table 0904) on the character memory 080 1 is examined. In step 1 152 1, it is determined whether or not the lower bit is ON in branch designation 0404 of the symbol portion 0402. If the bit is ON, go to step 1 15 17 to repeat the process. If the bit is not ON, it is determined in step 11522 whether C = 8. If C = 8, proceed to step 1 1 523 and copy the data for L rows from the row of the row number area 0906 of the search position table 0904 on the character memory 080 1 to the search character memory 1001 and finish. I do. If it is not C = 8 in Step 1 1522, the process returns to Step 1 15 19 to repeat the processing.
このまでの処理が完了すると、 ステップ 1 1 523にて、 キャラクタメモリ 0 80 1上の、 構成要素の一致する部分の行が検索キャラクタメモリ 100 1に複 写された。 すなわち、 本実施例においては、 キャラクタメモリ 080 1上の 3行 目から 4行目が検索キャラクタメモリ 1 00 1に複写された。  When the processing up to this point is completed, in step 1 523, the line of the character memory 0801 corresponding to the component is copied to the search character memory 1001. That is, in the present embodiment, the third to fourth lines on the character memory 0801 are copied to the search character memory 1001.
したがって、 ここまでの処理、 すなわち、 図 14、 図 1 5、 図 1 6、 図 17、 図 18に示したフローチャートは、 被入力領域であるキャラクタメモリ 0802 に入力中の回路パターンの構成要素と、 入力済領域であるキャラクタメモリ 08 0 1に記憶されている回路パターンの構成要素とを比較し、 一致する構成要素を 含む回路パターンを抽出する回路パターン抽出手段を構成している。 Therefore, the processing up to this point, that is, the flowcharts shown in FIGS. 14, 15, 16, 17, and 18 show the components of the circuit pattern being input to the character memory 0802 as the input area, Character memory 08, which is the input area 01 The circuit pattern extracting means for comparing the circuit pattern components stored in 1 with each other and extracting a circuit pattern including a matching component is configured.
図 1 4に示されたフローチャートの中のステップ 1 1 1 0 8で呼び出される 「 パターン一致処理」 は、 図 1 9のフローチャートにしたがい処理を行う。 まず、 ステップ 1 2 0 6で検索キャラクタメモリ 1 0 0 1のデバイス番号部 1 0 0 2の デ一夕を削除する。 ステップ 1 2 0 7で検索キャラクタメモリ 1 0 0 1のデ一夕 を C R T 0 1 0 2へ画面表示する。 ステップ 1 2 0 8でこれでよいか問い合わせ る。 これは、 例えば、 図 2 0に示されたメッセージ 1 3 0 1のように表示する。 ステップ 1 2 0 7およびステップ 1 2 0 8は、 回路パターン抽出手段によって抽 出された回路パターンを入力画面である C R T 0 1 0 2に表示する表示手段を構 成している。  The “pattern matching processing” called in step 111 of the flowchart shown in FIG. 14 performs processing according to the flowchart in FIG. First, in step 122, the data in the device number section 1002 of the search character memory 1001 is deleted. At step 127, the data of the search character memory 1001 is displayed on the screen CRT0102. In step 122, it is asked whether this is enough. This is displayed, for example, as message 1301 shown in FIG. Steps 1207 and 1208 constitute a display means for displaying the circuit pattern extracted by the circuit pattern extraction means on the input screen CRT0102.
その後、 操作者の操作入力が、 例えばキーボード 0 1 0 3から行われ、 ステツ プ 1 2 0 9で" O K" が選択されていないと判断すると、 ステップ 1 2 1 1で検 索結果を破棄し処理を終了する。  After that, the operator's operation input is performed from, for example, the keyboard 0103, and if it is determined in step 1209 that "OK" is not selected, the search result is discarded in step 1221. The process ends.
一方、 ステップ 1 2 0 9で" O K" が選択されたことを判断すると、 ステップ 1 2 1 0へ進み、 検索キャラクタメモリ 1 0 0 1のデ一夕をキャラクタメモリ 0 8 0 1の比較位置テーブル 0 9 0 1の行番号エリア 0 9 0 3の行に設定する。 す なわち、 検索キャラクタメモリ 1 0 0 1のデータをキャラクタメモリ 0 8 0 1に 複写する。 すなわち、 ステップ 1 2 1 0は、 回路パターン抽出手段によって抽出 された回路パターンを被入力領域であるキャラクタメモリ 0 8 0 1に複写する複 写手段を構成している。  On the other hand, if it is determined in step 1209 that "OK" has been selected, the process proceeds to step 1209, where the data in the search character memory 1 0 1 1 is stored in the comparison position table in the character memory 0 8 0 1. 0 9 0 1 line number area Set to 0 9 0 3 line. That is, the data of the search character memory 1 001 is copied to the character memory 808 1. That is, step 12210 constitutes the copying means for copying the circuit pattern extracted by the circuit pattern extracting means into the character memory 0801 which is the input area.
検索キャラクタメモリ 1 0 0 1のデ一夕をキャラクタメモリ 0 8 0 1に複写す ると、 ラダ一回路は図 2 1に示すラダ一回路 1 3 1 0のようになる。 また、 これ に対応するキャラクタメモリは、 図 2 2に示すキャラクタメモリ 1 3 1 1のよう になる。 この時、 ラダ一回路は、 ラダー回路 1 3 1 0のようになる。 こうして、 一致したパターンをラダ一回路に自動追加した後、 デバイス番号を入力して、 ラ ダ一回路を完成させる。  When the data in the search character memory 1001 is copied to the character memory 0801, the ladder circuit becomes a ladder circuit 1310 shown in FIG. The corresponding character memory is as shown in FIG. At this time, the ladder circuit becomes like the ladder circuit 1310. After the matching pattern is automatically added to the ladder circuit, the device number is entered to complete the ladder circuit.
このように構成されたラダー回路編集装置においては、 操作者が、 被入力領域 に入力の途中においてファンクションキ一0 1 1 0を押すと、 すでに入力が完了 された入力済領域から、 入力の途中の構成要素と一致する回路パターンを抽出し 、 自動的に入力位置に表示する。 そのため、 操作者が余計な操作を行うことなく 類似なラダー回路が自動的に行え、 さらには必要以上のメモリを無駄に使用する ことがなく、 ラダ一回路の設計の効率化を図ることができる。 In the ladder circuit editing device configured as described above, when the operator presses function key 0 1 1 10 while inputting to the input target area, the input is already completed. A circuit pattern that matches a component in the middle of the input is extracted from the input area, and is automatically displayed at the input position. As a result, similar ladder circuits can be automatically performed without unnecessary operations by the operator.Furthermore, it is possible to improve the efficiency of the design of one ladder circuit without wasting unnecessary memory. .
尚、 操作者が検索結果を採用せず、 その後被入力領域であるキャラクタメモリ Note that the operator does not use the search results, and then enters the character memory that is the input area.
0 8 0 1にさらに構成要素を加え、 この時点にてファンクションキ一 0 1 1 0を 押せば、 さらにことなった条件 (さらに構成要素が多くなつている) にて、 この 構成要素が含まれる回路パターンを検索することは言うまでもない。 実施例 2 . If additional components are added to 08001, and the function key is pressed at this point, this component is included under further different conditions (the number of components increases). It goes without saying that a circuit pattern is searched. Example 2.
図 2 3は他のラダー回路の例を示す図である。 図 2 3において、 1 4 0 1はラ ダー回路である。  FIG. 23 is a diagram showing another example of the ladder circuit. In FIG. 23, 1401 is a ladder circuit.
図 2 4はラダ一回路 1 4 0 1をキャラクタメモリに記憶したときの構成を示す 。 図 2 4において 1 5 0 1はキャラクタメモリである。  FIG. 24 shows a configuration when the ladder circuit 1401 is stored in the character memory. In FIG. 24, 1501 is a character memory.
図 2 5は図 2 3に示されたラダー回路 1 4 0 1にさらにラダー回路の構成要素 が追加された様子を示す図である。 図 2 5において、 1 6 0 1はラダー回路、 1 6 0 2は追加部分を示す。  FIG. 25 is a diagram showing a state in which components of the ladder circuit are added to the ladder circuit 1401 shown in FIG. In FIG. 25, 1601 indicates a ladder circuit, and 1602 indicates an additional portion.
図 2 6はラダー回路 1 6 0 1をメモリ 0 1 0 9に保持する場合に持つメモリの 構成すなわちキャラクタメモリを示している。 図 2 6において、 1 Ί 0 1および 1 7 0 2はメモリ 0 1 0 9の所定の位置に記憶されたキャラクタメモリを示す。 キャラクタメモリ 1 7 0 1は、 入力完了された少なくとも 1個の回路パターンが 記憶されている入力済領域を構成している。 一方、 キャラクタメモリ 1 7 0 2は 、 追加部分 1 6 0 2に相当するキャラクタメモリであって、 新たな回路パターン を入力する被入力領域を構成している。  FIG. 26 shows the configuration of a memory that is provided when the ladder circuit 1601 is held in the memory 0109, that is, a character memory. In FIG. 26, 1Ί01 and 1702 indicate character memories stored at predetermined positions in the memory 0109. The character memory 1701 constitutes an input area in which at least one input completed circuit pattern is stored. On the other hand, the character memory 1702 is a character memory corresponding to the additional portion 1602, and constitutes an input area for inputting a new circuit pattern.
図 2 7と図 2 8は比較するためのラダー回路を一時的に退避するためのキャラ クタメモリの構成を示す。 図 2 7 , 2 8において 1 7 0 3, 1 7 0 5は検索キヤ ラク夕メモリ、 1 7 0 4, 1 7 0 6は検索キャラクタメモリ 1 7 0 3 , 1 7 0 5 のデバイス番号部を示す。  FIGS. 27 and 28 show the configuration of the character memory for temporarily saving the ladder circuit for comparison. In Figures 27 and 28, 1703 and 1705 indicate the search character memory, and 1704 and 1706 indicate the device number of the search character memory 1703 and 1705. Show.
図 2 9および図 3 0は処理部 0 1 0 5の処理のフローチャートである。 図 3 1 はパターンが一致した場合に C R Tに表示するメヅセージの一例をあらわす。 図 3 1において、 2 0 0 1はメッセージである。 FIG. 29 and FIG. 30 are flowcharts of the processing of the processing unit 0105. Fig. 3 1 Shows an example of the message displayed on the CRT when the pattern matches. In FIG. 31, reference numeral 2001 denotes a message.
さて、 図 2 3に示されるラダー回路 1 4 0 1がすでに作成されており、 これに 対応したキャラクタメモリ 1 5 0 1がすでに図 2 4に示されるように記憶されて いるとする。 このプログラムにさらに、 追加部分 1 6 0 2を追加する場合を考え る (図 2 5 ) 。 追加部分 1 6 0 2の追加により、 キャラクタメモリは図 2 6のよ うになる。  Now, suppose that the ladder circuit 1401 shown in FIG. 23 has already been created, and the corresponding character memory 1501 has already been stored as shown in FIG. Consider the case where an additional part 1602 is added to this program (Fig. 25). With the addition of the additional part 1602, the character memory becomes as shown in Figure 26.
この状態でキーボード 0 1 0 3より検索指示を出す。 検索指示は例えばキーボ —ド 0 1 0 3のファンクションキー 0 1 1 0などを押すことにより指示される。 ファンクションキー 0 1 1 0の押下により、 追加命令 1 6 0 2の行番号 7を比較 位置テーブル 0 9 0 1の行番号ェリア 0 9 0 3に設定する。 その後検索処理が開 始される。 検索は、 起動条件部 0 2 0 3のパターンの一致のチェック、 インター 口ヅク部 0 2 0 4のパターンの一致のチェック、 出力部 0 2 0 5のパターン一致 のチェックの順で行われる。 検索処理は、 図 2 9のフローチャートに従い処理さ れる。  In this state, a search instruction is issued from the keyboard 0 103. The search instruction is given by, for example, pressing the function key 0 1 1 0 of the keyboard 0 103. By pressing the function key 0 1 1 0, the line number 7 of the additional instruction 16 02 is compared. After that, the search process starts. The search is performed in the following order: a check for a pattern match in the start condition unit 0203, a check for a pattern match in the interface unit 0204, and a check for a pattern match in the output unit 0205. The search process is performed according to the flowchart in FIG.
図 2 9のフローチャートに従い処理の手順を説明する。 検索処理が始まると、 まず、 ステップ 1 8 0 0により、 検索位置テ一ブル 0 9 0 4の行番号エリア 0 9 0 6に 0を設定する。 ステップ 1 8 0 1で 「次の回路ブロック検索」 を行う。 次 にステップ 1 8 0 2で 「起動条件部の検索」 を行う。 ステップ 1 8 0 3でパ夕一 ンが一致したかを判断する。 一致した場合はステップ 1 8 1 1に進み 「パターン 一致処理」 を行う。  The processing procedure will be described with reference to the flowchart in FIG. When the search process starts, first, in step 180, 0 is set to the row number area 0906 of the search position table 0904. In step 1801, "Next circuit block search" is performed. Next, in step 1802, “search for start condition part” is performed. In step 1803, it is determined whether the patterns match. If they match, proceed to step 1811 to perform “pattern matching processing”.
ステップ 1 8 0 3でパターンが一致していないと判断した場合はステップ 1 8 0 4で 「インターロック部の検索」 を行う。 ステップ 1 8 0 5でイン夕一ロック 部のパターンが一致したと判断すると、 ステップ 1 8 1 1に進み 「パターン一致 処理」 を行う。  If it is determined in step 1803 that the patterns do not match, "search for an interlock unit" is performed in step 1804. If it is determined in step 1805 that the pattern of the lock unit matches, the process proceeds to step 1811 to perform “pattern matching processing”.
ステップ 1 8 0 5でパターンが一致していないと判断した場合は、 ステップ 1 If step 1805 determines that the patterns do not match,
8 0 6に進み 「出力部の検索」 を行う。 ステップ 1 8 0 7で出力部のパターンが 一致したと判断すると、 ステップ 1 8 1 1に進み 「パターン一致処理」 を行う。 ステップ 1 8 0 7でパターンが一致していないと判断した場合は、 ステップ 1 8 0 8で 「次の回路ブロック検索」 を行う。 ステップ 1 8 1 0で次の回路ブロック があるかを判断し、 次の回路ブロックが存在しない場合は、 検索処理を終了する 。 次の回路ブロックが存在する時は、 ステップ 1 8 0 2に戻り処理を継続する。 ステップ 1 8 1 2で 「パターン一致処理」 で" 次へ" が選択されたかどうかを判 断し、 " 次へ" が選択された時はステップ 1 8 0 1に戻る。 ステップ 1 8 1 2で 次へ以外 (その他) が選択されると、 検索完了と判断し、 処理を終了する。 Proceed to 806 to perform “Search for output section”. If it is determined in step 1807 that the pattern of the output unit matches, the flow advances to step 1811 to perform “pattern matching processing”. If step 1807 determines that the pattern does not match, 0 Performs "Next circuit block search" in step 8. In step 1810, it is determined whether there is a next circuit block. If there is no next circuit block, the search processing is terminated. If the next circuit block exists, the process returns to step 1802 and continues. In step 1812, it is determined whether or not "next" is selected in "pattern matching process". When "next" is selected, the process returns to step 1801. If other than (next) is selected in step 1812, it is determined that the search is completed and the processing is terminated.
尚、 ステップ 1 8 0 1の 「次の回路プロック検索」、 ステップ 1 8 0 2の'「起 動条件部の検索」 、 ステップ 1 8 0 4の 「イン夕一ロック部の検索」 、 ステップ 1 8 0 6の 「出力部の検索」 、 ステップ 1 8 0 8の 「次の回路ブロック検索」 に て呼び出されるそれそれのサブルーチンは、 実施例 1と同様である。  In addition, "Search for the next circuit block" in Step 1801, "Search for the start condition part" in Step 1802, "Search for the lock part in the unit" in Step 1804, Step 1 The subroutines called out in 806 "Search for output unit" and in Step 808 "Search for next circuit block" are the same as in the first embodiment.
図 2 9のフローチヤ一トのステップ 1 8 1 1で 「パターン一致処理」 を呼び出 すと、 図 3 0のフローチャートに従い処理を行う。 まず、 ステップ 1 9 0 0で検 索キャラクタメモリ 1 Ί 0 3のデバイス番号部 1 7 0 4を全て削除する。 ステツ プ 1 9 0 1で検索キャラクタメモリ 1 Ί 0 3のデータを C R T 0 1 0 2へ画面表 示する。 ステップ 1 9 0 2で図 3 1のメッセージ 2 0 0 1を表示し、 表示されて いる回路ブロックを流用するかを問い合わせる。 ステップ 1 9 0 1およびステツ プ 1 9 0 2は、 回路パターン抽出手段によって抽出された回路パターンを入力画 面である C R T 0 1 0 2に表示する表示手段を構成している。  When the “pattern matching process” is called in step 1811 of the flowchart of FIG. 29, the process is performed according to the flowchart of FIG. First, in step 1900, all the device number portions 1704 of the search character memory 1Ί03 are deleted. At step 1 901, the data of the search character memory 1 Ί 0 3 is displayed on the CRT 0102. At step 1902, the message 2001 shown in Fig. 31 is displayed, and an inquiry is made as to whether to use the displayed circuit block. Step 1901 and step 1902 constitute display means for displaying the circuit pattern extracted by the circuit pattern extraction means on the input screen CRT0102.
その後、 操作者の操作入力が、 例えばキーボード 0 1 0 3から行われ、 ステツ プ 1 9 0 3で" O K" が選択されたことを判断すると、 ステップ 1 9 0 4へ進み 、 検索キャラクタメモリ 1 7 0 3のデ一夕をキャラクタメモリの比較位置テープ ル 0 9 0 1の行番号エリア 0 9 0 3の行に設定する。 すなわち、 検索キャラクタ メモリ 1 7 0 3のデ一夕をキャラクタメモリに複写する。 すなわち、 ステップ 1 9 0 4は、 回路パターン抽出手段によって抽出された回路パターンを被入力領域 であるキャラクタメモリ 0 8 0 1に複写する複写手段を構成している。  Thereafter, the operator's operation input is performed from, for example, the keyboard 0103, and if it is determined that "OK" is selected in step 1903, the process proceeds to step 1904, where the search character memory 1 is set. The data of 703 is set to the line of the line number area 0903 of the comparison position table 0900 in the character memory. That is, the data in the search character memory 1703 is copied to the character memory. That is, step 1904 constitutes copying means for copying the circuit pattern extracted by the circuit pattern extracting means into the character memory 0801 which is the input area.
ステップ 1 9 0 3で" 次へ" が選択されていると判断するとその後なにもせず If it is determined in step 1903 that "Next" is selected, then nothing is done
「パターン一致処理」 を終了する、 ステップ 1 9 0 3で" しない" が選択される と、 ステップ 1 9 0 5で検索結果を破棄し処理を終了する。 When "NO" is selected in step 1903, the "pattern matching process" is ended. In step 1905, the search result is discarded, and the process ends.
ステップ 1 9 0 3で" 次へ" が選択されている時は、 図 2 9のフローチャート で前述した処理により 「次の回路ブロック検索」 を行う。 図 2 5のラダー回路を 元に"次へ" が選択された時には、 検索キャラクタメモリ 1 7 0 4が作成され、 前述した図 2 9のフローチヤ一卜の処理を行う。 If “Next” is selected in step 1903, the flowchart in Figure 29 Perform “Next circuit block search” by the processing described above. When "next" is selected based on the ladder circuit of FIG. 25, a search character memory 1704 is created, and the processing of the above-described flowchart of FIG. 29 is performed.
このように構成されたラダ一回路編集装置においては、 実施例 1の効果を得ら れると共に、 類似なラダ一回路が自動的に複数個検索され、 さらなるラダ一回路 の設計の効率化を図ることができる。 実施例 3 .  In the ladder one-circuit editing apparatus thus configured, the effect of the first embodiment can be obtained, and a plurality of similar ladder ones can be automatically searched for, thereby further improving the efficiency of the ladder one-circuit design. be able to. Example 3.
図 3 2は回路パターン格納先リストのテーブルを示す。 図 3 2において、 2 1 0 1は選択回路パターンアドレス記憶領域である回路パターン格納先リスト、 2 1 0 2はパターン 1格納先ァドレス、 2 1 0 3はパターン M— 1格納先ァドレス 、 2 1 0 4はパターン M格納先アドレス、 2 1 0 5はリスト最後尾、 一方、 2 1 0 6はリスト順番 Mを示す。  FIG. 32 shows a table of the circuit pattern storage destination list. In FIG. 32, 2101 is a circuit pattern storage destination list which is a selected circuit pattern address storage area, 2102 is a pattern 1 storage address, 2103 is a pattern M-1 storage address, 2 1 04 is the pattern M storage address, 210 is the end of the list, and 210 is the list order M.
図 3 3は回路パターン格納領域を示す。 図 3 3において、 2 1 0 7は回路パ夕 ーン格納領域を示す。  Figure 33 shows the circuit pattern storage area. In FIG. 33, reference numeral 2107 denotes a circuit pattern storage area.
図 3 4は回路パターン位置テーブルを示す。 2 2 0 1は回路パターン位置テー ブル、 2 2 0 2は列番号、 2 2 0 3は行番号を示す。  Figure 34 shows the circuit pattern position table. 2221 indicates a circuit pattern position table, 2222 indicates a column number, and 2203 indicates a row number.
図 3 5は回路パターン位置キャラクタメモリテーブルを示す。 2 2 0 4は回路 パターン位置キャラクタメモリテーブル、 2 2 0 5はデバイス番号部、 2 2 0 6 はシンボル部を示す。  FIG. 35 shows a circuit pattern position character memory table. Reference numeral 222 denotes a circuit pattern position character memory table, reference numeral 222 denotes a device number part, and reference numeral 222 denotes a symbol part.
図 3 6、 図 3 7、 図 3 8は、 処理部 0 1 0 5の処理のフローチャートである。 さて、 ここで図 7に示されるラダー回路 0 5 0 1がすでに作成されており、 こ れに対応したキャラクタメモリ 0 6 0 1が図 8のようにメモリ 0 1 0 9にあると する。  FIG. 36, FIG. 37, and FIG. 38 are flowcharts of the processing of the processing unit 0105. Now, it is assumed that the ladder circuit 0501 shown in FIG. 7 has already been created, and the corresponding character memory 0601 is in the memory 0109 as shown in FIG.
このラダー回路にさらに、 命令 0 7 0 2を追加する (図 9 ) 。 命令 0 7 0 2の 追加により、 キャラクタメモリ 0 6 0 1は図 1 0のようになる。  Instruction 0702 is added to this ladder circuit (Fig. 9). With the addition of the instruction 0702, the character memory 0601 becomes as shown in Fig.10.
この状態でキ一ボード 0 1 0 3より検索指示を出す。 検索指示は例えばキーボ In this state, a search instruction is issued from the key board 0 1 0 3. Search instruction is, for example, keyboard
—ド 0 1 0 3のファンクションキ一0 1 1 0などを押すことににより指示される-Instructed by pressing function key 0 1 1 0 etc.
。 ファンクションキ一 0 1 1 0の押下により、 追加部分 0 8 0 2の行番号 5が比 較位置テーブル 0 9 0 1の行番号 0 9 0 3に記憶される。 その後、 検索処理が開 始される。 検索は、 起動条件部 0 2 0 3のパターンの一致のチェック、 インター ロック部 0 2 0 4のパ夕一ンの一致のチェック、 出力部 0 2 0 5のバタ一ンのー 致のチェックの順で行われる。 検索処理は、 図 3 6のフローチャートに従い処理 される。 . By pressing function key 0 1 1 0, line number 5 of added part 0 8 0 2 is compared. It is stored in the row number 0903 of the comparison position table 0901. After that, the search process starts. The search consists of checking the matching of the pattern in the start condition section 0203, checking the match of the pattern in the interlock section 0204, and checking the match of the pattern in the output section 0205. It is performed in order. The search process is performed according to the flowchart in FIG.
図 3 6のフローチャートに従い処理の手順を説明する。 検索処理が始まると、 まず、 ステップ 2 3 0 1で M = 1とする。 次に、 ステップ 2 3 0 2で回路パター ン格納先リスト 2 1 0 1のパターン M格納先ァドレス 2 1 0 4が示す回路パター ン格納領域 2 1 0 7の先頭行番号を検索キャラクタメモリ 1 0 0 1にコピーし、 さらに回路パターン格納領域 2 1 0 7の先頭行番号を検索位置テーブル 0 9 0 4 の行番号 0 9 0 6に設定する。  The processing procedure will be described with reference to the flowchart of FIG. When the search process starts, first, in step 2301, M = 1 is set. Next, in step 2302, the first line number of the circuit pattern storage area 2107 indicated by the pattern M storage address 2104 of the circuit pattern storage destination list 2101 in the search character memory 1 0 Copy it to 01, and set the first row number of the circuit pattern storage area 210 7 in the row number 0906 of the search position table 0904.
ステップ 2 3 0 3で図 1 5のフローチャートに従った処理により 「起動条件部 の検索」 を行う。 ステップ 2 3 0 4でパターンが一致したかを判断する。 一致し た場合は、 ステップ 2 3 0 5で図 1 6のフローチャートに従った処理により 「ィ ン夕ーロック部の検索」 を行う。 ステップ 2 3 0 6でパターンが一致したかを判 断する。 一致した場合は、 ステップ 2 3 0 5で図 1 7のフローチャートに従った 処理により 「出力部の検索」 を行う。 次にステップ 2 3 0 8でパターンが一致し たかを判断する。 一致した場合はステップ 2 3 0 9に進み、 回路パターン格納先 リスト 2 1 0 1のパターン M格納先ァドレス 2 1 0 4が示す回路パターン格納領 域 2 1 0 7の先頭行番号を回路パターン位置テーブル 2 2 0 1の行番号 2 2 0 3 に設定する。 そして、 ステップ 2 3 1 0で 「パターン一致処理」 を行い処理を終 了する。  In step 2303, “search for a start condition part” is performed by processing according to the flowchart in FIG. In step 230, it is determined whether the patterns match. If they match, “search for the lock section” is performed in step 2305 by the processing according to the flowchart in FIG. At step 230, it is determined whether the patterns match. If they match, “search for output section” is performed in step 2305 by processing according to the flowchart in FIG. Next, it is determined in step 2308 whether the patterns match. If they match, the process proceeds to step 2309, and the circuit pattern storage area 2 1 0 1 pattern of the circuit pattern storage list 2 1 0 1 The circuit pattern storage area 2 1 0 7 indicated by the address 2 1 0 4 is set to the circuit pattern position Set to row number 2203 in table 2201. Then, in step 230, "pattern matching processing" is performed, and the processing ends.
ステップ 2 3 0 4でパターンが一致していないと判断した場合は、 ステップ 2 If step 2 304 determines that the patterns do not match,
3 1 1で 「ィン夕一口ヅク部の検索処理」 を行う。 ステップ 2 3 1 2でパ夕一ン がー致したと判断すると、 ステップ 2 3 0 9 , 2 3 1 0に進み 「パ夕一ン一致処 理」 を行い処理を終了する。 ステップ 2 3 1 2でパターンが一致していないと判 断した場合は、 さらにステップ 2 3 1 3に進み、 「出力部の検索」 を行う。 ステ ップ 2 3 1 4でパターンが一致したと判断すると、 ステップ 2 3 0 9 , 2 3 1 0 に進み 「パターン一致処理」 を行い処理を終了する。 ステップ 2 3 1 4でパターンが一致しないと判断すると、 ステップ 2 3 1 5で M = M + 1とする。 ステップ 2 3 1 6で回路パターン格納先リス卜の M番目にデ —夕があるかをチェックする。 ステップ 2 3 1 7でデータがあると判断するとス テツプ 2 3 0 2へ戻る。 3 1 In 1, perform the “Search process for the input part of the icon”. If it is determined in step 2 3 12 that the password has matched, the process proceeds to steps 2 3 0 9 and 2 3 10 to perform “matching process” and terminate the process. If it is determined in step 2 3 12 that the patterns do not match, the process proceeds to step 2 3 13 to perform “search for output section”. If it is determined in step 2314 that the patterns match, the process proceeds to steps 230 and 230 to perform "pattern matching processing" and end the processing. If it is determined in step 2 3 14 that the patterns do not match, then in step 2 3 15 it is assumed that M = M + 1. In step 2 3 16, it is checked whether there is M-th data in the circuit pattern storage destination list. If it is determined in step 2 3 17 that there is data, the flow returns to step 2 32.
ステップ 2 3 1 7でデ一夕が無いと判断した場合はステップ 2 3 1 8へ進み、 「新規回路パターン検索処理」 を行う。 ステップ 2 3 1 9で新規に一致したデ一 夕があるかどうかを判断する。 デ一夕があると判断した場合はステップ 2 3 2 0 に進み、 検索位置テーブル 0 9 0 4の行番号エリア 0 9 0 6の行番号を回路パ夕 ーン位置テーブル 2 2 0 1の行番号 2 2 0 3に設定し、 ステップ 2 3 1 0で 「パ ターン一致処理」 を行って処理を終了する。 ステップ 2 3 1 9でデ一夕が無いと 判断した場合はそのまま処理を終了する。  If it is determined in Step 2 3 17 that there is no data, the process proceeds to Step 2 3 18 to perform “new circuit pattern search processing”. In step 2 3 19, it is determined whether there is a new match. If it is determined that there is a day, the process proceeds to step 230, and the line number of the line number area 0 906 of the search position table 0 9 0 4 is replaced with the line of the circuit pattern position table 2 2 0 1 Set the number to 2203, perform "pattern matching processing" in step 230, and end the processing. If it is determined in step 2 3 19 that there is no data, the process is terminated.
ステップ 2 3 1 0の 「パターン一致処理」 は、 図 3 7のフローチャートで動作 する。 まず、 ステップ 2 4 0 1で N = 0とする。 次に、 ステップ 2 4 0 2でキヤ ラク夕メモリ 0 8 0 1の、 回路パターン位置テ一プル 2 2 0 1の行番号 2 2 0 3 + Nに示す行において、 シンボルのデ一夕に下への分岐デ一夕があるかをチエツ クする。 ステップ 2 4 0 3で下分岐があると判断すると 2 4 0 4へ進み、 ステヅ プ 2 4 0 4で N = N + 1とする。 ステップ 2 4 0 3で下分岐がないと判断すると ステップ 2 4 0 5へ進む。  The “pattern matching process” in step 230 operates according to the flowchart in FIG. First, N = 0 is set in step 2401. Next, in step 2402, in the row indicated by the row number 2203 + N of the circuit pattern position template 2221 of the character memory Check to see if there is an overnight branch to. If it is determined in step 2403 that there is a lower branch, the flow advances to 2404, and in step 2404, N = N + 1. If it is determined in step 2403 that there is no lower branch, the process proceeds to step 2405.
ステップ 2 4 0 5の 「回路パターン入れ替え処理」 は、 図 3 8のフローチヤ一 トで動作する。 まず、 ステップ 2 5 0 1でリスト順番 M 2 1 0 6と回路パ夕一ン 格納先リスト 2 1 0 1のリスト最後尾 2 1 0 5と比較する。 次に、 ステップ 2 5 0 2で大きいと判断するとステップ 2 5 0 6へ進む。 ステップ 2 5 0 6で回路パ ターン位置テーブル 2 2 0 1の行番号 2 2 0 3から Nまでのデ一夕を回路パター ン格納領域 2 1 0 7へ設定し、 回路パターン格納領域 2 1 0 7のアドレスを回路 パターン格納先リスト 2 1 0 1の最後尾 2 1 0 5へ設定する。 ステップ 2 5 0 6 で回路入れ替え処理を終了し、 ステップ 2 4 0 6へ戻る。  The “circuit pattern replacement processing” of step 2405 operates according to the flowchart of FIG. First, in step 2501, the list order M2106 is compared with the circuit path storage destination list 2101 at the end of the list 2101. Next, if it is determined in step 2502 that it is large, the process proceeds to step 2506. In step 2506, the data from the row numbers 2203 to N of the circuit pattern position table 2201 are set in the circuit pattern storage area 2107, and the circuit pattern storage area 210 is set. Set the address of 7 to the end 210 5 of the circuit pattern storage destination list 210 1. In step 2506, the circuit replacement process is completed, and the process returns to step 240.
一方、 ステップ 2 5 0 2で大きくないと判断するとステップ 2 5 0 3へ進む。 ステップ 2 5 0 3で一致した回路パターンのパターン M格納先ァドレス 2 1 0 4 を回路パターン格納先リスト 2 1 0 1から削除する。 ステップ 2 5 0 4で回路パ ターン格納先リスト 2 1 0 1のパターン 1格納先ァドレス 2 1 0 2からパターン M— 1挿納先ァドレス 2 1 0 3までを 1行下方にシフ卜する。 ステップ 2 5 0 5 で回路パターン位置テ一ブル 2 2 0 1の行番号 2 2 0 3から Nまでのデ一夕を回 路パターン格納領域 2 1 0 7へ設定し、 回路パターン格納領域 2 1 0 7の先頭ァ ドレスを回路パターン格納先リスト 2 1 0 1のパターン 1格納先ァドレス 2 1 0 2へ設定する。 すなわち、 選択された回路パターンのアドレスを回路パターン格 納先リスト 2 1 0 1の先頭に格納する。 すなわち、 「回路パターン入れ替え処理 」 は、 選択された回路パターンのァドレスを回路パターン格納先リスト 2 1 0 1 の最上位に入れ替える入替手段を構成している。 ステップ 2 5 0 5で回路パター ン入れ替え処理を終了するとステップ 2 4 0 6へ戻る。 On the other hand, if it is determined in step 2502 that it is not large, the process proceeds to step 2503. Step 2 Delete the pattern M storage destination address 210 4 of the circuit pattern that matches in step 5 03 from the circuit pattern storage destination list 210 1. Step 2 Shift storage destination list 2 1 0 1 Pattern 1 Storage destination address 2 1 0 2 to Pattern M-1 Insertion destination address 2 1 0 3 Shift down one line. At step 2505, set the circuit pattern position table 2201 row number 2203 to N in the circuit pattern storage area 2107 to the circuit pattern storage area 210, and set the circuit pattern storage area 2 1 Set the start address of 07 to the pattern 1 storage destination address 2 1 0 2 of the circuit pattern storage destination list 2 1 0 1. That is, the address of the selected circuit pattern is stored at the head of the circuit pattern storage destination list 210. In other words, the “circuit pattern replacement process” constitutes a replacement means for replacing the address of the selected circuit pattern with the highest order in the circuit pattern storage destination list 210 1. When the circuit pattern replacement processing is completed in step 2505, the flow returns to step 2406.
ステップ 2 4 0 6で回路パターン位置テーブル 2 2 0 1の行番号 2 2 0 3から Nまでのデ一夕を検索キャラクタメモリ 1 0 0 1に設定する。 ステップ 2 4 0 7 で検索キャラクタメモリ 1 0 0 1のデバイス番号部 1 0 0 2を全て削除する。 ス テツプ 2 4 0 8でキャラクタメモリ 1 0 0 1のデータを画面に表示する。 ステツ プ 2 4 0 9で" O K" かどうか問い合わせる。 ステップ 2 4 1 0で" O K " が選 択されたと判断するとステップ 2 4 1 1へ進む。 ステップ 2 4 1 1を終わるとパ 夕一ン一致処理を終了し、 検索処理を終了する。 ステップ 2 4 1 0で" O K" が 選択されていないと判断すると 2 4 1 2へ進む。 ステップ 2 4 1 2で検索結果を 破棄する。 ステップ 2 4 1 2を終わるとパターン一致処理を終了し、 検索処理を 終了する。  In step 2406, the data from the row numbers 2203 to N of the circuit pattern position table 2201 are set in the search character memory 1001. In step 2407, all the device number sections 1002 of the search character memory 1001 are deleted. In step 2408, the data in the character memory 1001 is displayed on the screen. Inquires whether "OK" in step 2409. If it is determined in step 2410 that "OK" has been selected, the process proceeds to step 2411. When step 2 4 1 1 is completed, the password matching process ends, and the search process ends. If it is determined in step 2 410 that "OK" has not been selected, the process proceeds to 2 4 12. In step 2 4 1 2 the search results are discarded. When step 2 4 1 2 is completed, the pattern matching processing ends, and the search processing ends.
このように構成されたラダー回路編集装置においては、 実施例 1および実施例 2の効果を得られると共に、 前回選択した回路パターンが優先して自動的に検索 され、 検索された回路パターンが簡単に選択でき、 流用できるため、 さらなるラ ダ一回路の設計の効率化を図ることができる。 産業上の利用の可能性  In the ladder circuit editing device configured as described above, the effects of the first and second embodiments can be obtained, and the previously selected circuit pattern is automatically searched with priority, and the searched circuit pattern can be easily searched. Since it can be selected and used, the efficiency of ladder circuit design can be further improved. Industrial applicability
この発明に係るラダ一回路編集装置は、 プログラムコントローラのシーケンス プログラムをラダー図の形式で入力 ·編集し、 入力完了された少なくとも 1個の 回路パターンが記憶されている入力済領域と、 新たな回路パターンを入力する被 入力領域とを有し、 被入力領域から逐次回路パターンを入力するラダー回路編集 装置において、 被入力領域に入力中の回路パターンの構成要素と、 入力済領域に 記憶されている回路パターンの構成要素とを比較し、 一致する構成要素を含む回 路パ夕一ンを抽出する回路パターン抽出手段と、 回路パターン抽出手段によって 抽出された回路パターンを入力画面に表示する表示手段と、 操作入力に基づいて 、 回路パターン抽出手段によって抽出された回路パターンを被入力領域に複写す る複写手段とを備えている。 そのため、 操作者が、 被入力領域に入力の途中にお いてファンクションキ一 0 1 1 0を押すと、 すでに入力が完了された入力済領域 から、 入力の途中の構成要素と一致する回路パターンを抽出し、 自動的に入力位 置に表示する。 そのため、 操作者が余計な操作を行うことなく類似なラダー回路 が自動的に行え、 さらには必要以上のメモリを無駄に使用することがなく、 ラダ 一回路の設計の効率化を図ることができる。 A ladder one-circuit editing apparatus according to the present invention comprises: a sequence controller for inputting and editing a sequence program in the form of a ladder diagram; an input area in which at least one input completed circuit pattern is stored; Enter the pattern In a ladder circuit editing apparatus having an input area and sequentially inputting a circuit pattern from an input area, a component of a circuit pattern being input to an input area and an element of a circuit pattern stored in an input area are provided. Circuit pattern extraction means for extracting a circuit pattern including a matching component, a display means for displaying the circuit pattern extracted by the circuit pattern extraction means on an input screen, and And copying means for copying the circuit pattern extracted by the circuit pattern extracting means into the input area. Therefore, when the operator presses the function key 0 1 1 1 0 in the middle of the input to the input area, the circuit pattern that matches the component in the middle of the input is input from the already input area. Extract and automatically display at the input position. As a result, similar ladder circuits can be automatically performed without extra operations by the operator.Furthermore, unnecessary memory is not wasted and the design of one ladder circuit can be made more efficient. .
また、 表示手段は、 回路パターン抽出手段によって抽出された複数の回路パ夕 ーンを逐次表示し、 複写手段は、 逐次表示される複数の回路パターンから操作入 力に基づいて選択された任意の回路パターンを被入力領域に複写する。 そのため 、 類似なラダ一回路が自動的に複数個検索され、 操作者は、 この中から任意の回 路パ夕一ンを選択するので、 さらなるラダー回路の設計の効率化を図ることがで きる。  The display means sequentially displays the plurality of circuit patterns extracted by the circuit pattern extraction means, and the copying means displays an arbitrary one selected from the plurality of sequentially displayed circuit patterns based on an operation input. The circuit pattern is copied to the input area. For this reason, a plurality of similar ladder circuits are automatically searched, and the operator selects an arbitrary circuit pattern from among them, so that the efficiency of the ladder circuit design can be further improved. .
また、 表示手段は、 前回選択された回路パターンを優先して表示する。 そのた め、 さらなるラダー回路の設計の効率化を図ることができる。  The display means displays the circuit pattern selected last time with priority. Therefore, the efficiency of ladder circuit design can be further improved.
さらに、 前回選択された回路パターンのァドレスを記憶する選択回路パターン アドレス記憶領域と、 選択された回路パターンのアドレスを、 選択回路パターン アドレス記憶領域の最上位に入れ替える入替手段をさらに有し、 表示手段は、 選 択回路パターンァドレス記憶領域に記憶されたァドレスの順に従い前回選択され た回路パターンを優先して表示する。 そのため、 補助記憶装置の容量を無駄に使 用することがなく、 さらなるラダ一回路の設計の効率化を図ることができる。  Further, the display device further includes a selected circuit pattern address storage area for storing an address of a previously selected circuit pattern, and a switching means for replacing the address of the selected circuit pattern with the top of the selected circuit pattern address storage area. Displays the circuit pattern selected last time with priority according to the order of the addresses stored in the selected circuit pattern address storage area. Therefore, the capacity of the auxiliary storage device is not wasted, and the efficiency of the design of the ladder circuit can be further improved.

Claims

請 求 の 範 囲 The scope of the claims
1 . プログラムコントローラのシーケンスプログラムをラダー図の形式で入力 •編集し、 入力完了された少なくとも 1個の回路パターンが記憶されている入力 済領域と、 新たな回路パターンを入力する被入力領域とを有し、 該被入力領域か ら逐次回路パターンを入力するラダー回路編集装置において、 1. Input the sequence program of the program controller in the form of a ladder diagram. • Edit and edit the input area where at least one completed circuit pattern is stored and the input area where a new circuit pattern is input. A ladder circuit editing device for sequentially inputting a circuit pattern from the input area;
上記被入力領域に入力中の回路パターンの構成要素と、 上記入力済領域に記憶 されている回路パターンの構成要素とを比較し、 一致する構成要素を含む回路パ 夕一ンを抽出する回路パターン抽出手段と、  A circuit pattern that compares a component of the circuit pattern being input to the input area with a component of the circuit pattern stored in the input area and extracts a circuit pattern including a matching component. Extraction means;
上記回路パターン抽出手段によって抽出された回路パターンを入力画面に表示 する表示手段と、  Display means for displaying the circuit pattern extracted by the circuit pattern extraction means on an input screen;
操作入力に基づいて、 上記回路パターン抽出手段によって抽出された回路パ夕 ーンを上記被入力領域に複写する複写手段と  Copying means for copying the circuit pattern extracted by the circuit pattern extracting means on the input area based on the operation input;
を備えたことを特徴とするラダ一回路編集装置。 A ladder one-circuit editing device, comprising:
2 . 上記表示手段は、 回路パターン抽出手段によって抽出された複数の回路パ ターンを逐次表示し、 2. The display means sequentially displays a plurality of circuit patterns extracted by the circuit pattern extraction means,
上記複写手段は、 上記逐次表示される複数の回路パターンから上記操作入力に 基づいて選択された任意の回路パターンを上記被入力領域に複写することを特徴 とする請求項 1記載のラダー回路編集装置。  2. The ladder circuit editing apparatus according to claim 1, wherein the copying unit copies an arbitrary circuit pattern selected from the plurality of sequentially displayed circuit patterns based on the operation input to the input area. .
3 . 上記表示手段は、 前回選択された回路パターンを優先して表示することを 特徴とする請求項 2記載のラダー回路編集装置。 3. The ladder circuit editing device according to claim 2, wherein the display means displays the circuit pattern selected last time with priority.
4 . 前回選択された回路パターンのァドレスを記憶する選択回路パ夕一ンァド レス記憶領域と、 4. A selection circuit address storage area for storing the address of the previously selected circuit pattern;
選択された回路パターンのァドレスを、 上記選択回路パターンァドレス記憶領 域の最上位に入れ替える入替手段をさらに有し、  The apparatus further comprises a switching unit that replaces an address of the selected circuit pattern at the top of the selected circuit pattern address storage area,
上記表示手段は、 上記選択回路パターンァドレス記憶領域に記憶されたァドレ スの順に従い前回選択された回路パターンを優先して表示することを特徴とする 請求項 3記載のラダー回路編集装置。 The display means includes an address stored in the selected circuit pattern address storage area. 4. The ladder circuit editing device according to claim 3, wherein the circuit pattern selected last time is displayed with priority in the order of the ladder circuit.
PCT/JP1998/003402 1998-07-30 1998-07-30 Ladder circuit editing device WO2000007081A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19882995T DE19882995T1 (en) 1998-07-30 1998-07-30 Lead circuit editing system
KR10-2001-7001193A KR100432407B1 (en) 1998-07-30 1998-07-30 Ladder circuit editing device
PCT/JP1998/003402 WO2000007081A1 (en) 1998-07-30 1998-07-30 Ladder circuit editing device
JP2000562808A JP4245811B2 (en) 1998-07-30 1998-07-30 Ladder circuit editing device
US09/722,306 US6952811B1 (en) 1998-07-30 2000-11-28 Ladder circuit editing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1998/003402 WO2000007081A1 (en) 1998-07-30 1998-07-30 Ladder circuit editing device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US09/722,306 Continuation US6952811B1 (en) 1998-07-30 2000-11-28 Ladder circuit editing system

Publications (1)

Publication Number Publication Date
WO2000007081A1 true WO2000007081A1 (en) 2000-02-10

Family

ID=14208723

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/003402 WO2000007081A1 (en) 1998-07-30 1998-07-30 Ladder circuit editing device

Country Status (4)

Country Link
JP (1) JP4245811B2 (en)
KR (1) KR100432407B1 (en)
DE (1) DE19882995T1 (en)
WO (1) WO2000007081A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1283456A1 (en) * 2001-08-09 2003-02-12 Mori Seiki Co., Ltd. Tool for searching similar machining data and automatic programming apparatus based thereon
US7340683B2 (en) 2001-03-29 2008-03-04 Mitsubishi Denki Kabushiki Kaisha Programming tool
WO2014155717A1 (en) * 2013-03-29 2014-10-02 三菱電機株式会社 Sequence program component creation program and sequence program component creation device
CN105974875A (en) * 2015-03-13 2016-09-28 发那科株式会社 Monitoring device with function of extracting and displaying branch circuit in ladder program

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817364B1 (en) * 2006-04-05 2008-03-26 미쓰비시덴키 가부시키가이샤 Programmable logic controller peripheral device and program creation method thereof
JP6224575B2 (en) 2014-12-19 2017-11-01 ファナック株式会社 Ladder program search device that can search ladder circuits based on specified signal operation conditions

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6255703A (en) * 1985-09-04 1987-03-11 Yaskawa Electric Mfg Co Ltd Program input device
JPH02220102A (en) * 1989-02-22 1990-09-03 Fanuc Ltd Sequence program editing system
JPH0310322A (en) * 1989-06-07 1991-01-17 Toshiba Corp Logical language editor
JPH04205312A (en) * 1990-11-30 1992-07-27 Nissan Motor Co Ltd Method for collating sequence program
JPH04348404A (en) * 1990-11-26 1992-12-03 Hitachi Ltd Programming device for programmable controller
JPH05189012A (en) * 1992-01-10 1993-07-30 Yaskawa Electric Corp Programming device for programmable controller
JPH0695712A (en) * 1992-09-10 1994-04-08 Fanuc Ltd Sequence proghram editing system
JPH07146642A (en) * 1993-11-24 1995-06-06 Fanuc Ltd Input system for ladder program
JPH07319513A (en) * 1994-05-20 1995-12-08 Fuji Electric Co Ltd Programming device for programmable controller and sequence program preparing method for the same
JPH09251305A (en) * 1996-03-14 1997-09-22 Omron Corp Program preparation device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6255703A (en) * 1985-09-04 1987-03-11 Yaskawa Electric Mfg Co Ltd Program input device
JPH02220102A (en) * 1989-02-22 1990-09-03 Fanuc Ltd Sequence program editing system
JPH0310322A (en) * 1989-06-07 1991-01-17 Toshiba Corp Logical language editor
JPH04348404A (en) * 1990-11-26 1992-12-03 Hitachi Ltd Programming device for programmable controller
JPH04205312A (en) * 1990-11-30 1992-07-27 Nissan Motor Co Ltd Method for collating sequence program
JPH05189012A (en) * 1992-01-10 1993-07-30 Yaskawa Electric Corp Programming device for programmable controller
JPH0695712A (en) * 1992-09-10 1994-04-08 Fanuc Ltd Sequence proghram editing system
JPH07146642A (en) * 1993-11-24 1995-06-06 Fanuc Ltd Input system for ladder program
JPH07319513A (en) * 1994-05-20 1995-12-08 Fuji Electric Co Ltd Programming device for programmable controller and sequence program preparing method for the same
JPH09251305A (en) * 1996-03-14 1997-09-22 Omron Corp Program preparation device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7340683B2 (en) 2001-03-29 2008-03-04 Mitsubishi Denki Kabushiki Kaisha Programming tool
DE10197097B4 (en) * 2001-03-29 2012-02-23 Mitsubishi Denki K.K. programming tool
EP1283456A1 (en) * 2001-08-09 2003-02-12 Mori Seiki Co., Ltd. Tool for searching similar machining data and automatic programming apparatus based thereon
WO2014155717A1 (en) * 2013-03-29 2014-10-02 三菱電機株式会社 Sequence program component creation program and sequence program component creation device
US9626160B2 (en) 2013-03-29 2017-04-18 Mitsubishi Electric Corporation Sequence-program-component creation program and sequence-program-component creation device
CN105974875A (en) * 2015-03-13 2016-09-28 发那科株式会社 Monitoring device with function of extracting and displaying branch circuit in ladder program

Also Published As

Publication number Publication date
JP4245811B2 (en) 2009-04-02
KR100432407B1 (en) 2004-05-22
KR20010106422A (en) 2001-11-29
DE19882995T1 (en) 2001-06-21

Similar Documents

Publication Publication Date Title
US7272450B2 (en) Development aid device
JP4513806B2 (en) Peripheral device of programmable logic controller and method for creating program
JP2526692B2 (en) Programmable controller programming method
JP4242361B2 (en) Development support equipment
JP4366605B2 (en) Development support apparatus, program, and processing method
WO2000007081A1 (en) Ladder circuit editing device
CN111033399B (en) Ladder program creation support device, method thereof, and recording medium
JP2003084813A (en) Editing device for ladder circuit and its editing method
JP2006146955A (en) Development support device
US6952811B1 (en) Ladder circuit editing system
JP4517302B2 (en) Control method and program for development support apparatus and recording medium
JP7423895B2 (en) Ladder diagram program creation support device, ladder diagram program creation support method, and ladder diagram program creation support program
WO2024014354A1 (en) Control program editing device, editing method, and program
WO2024014355A1 (en) Control program editing device, editing method, and program
JPH05181510A (en) Picture display method for programming device in programmable controller
JPH0895612A (en) Sfc program development device
JP4362777B2 (en) Programming device, symbol automatic registration method, program, and recording medium
JP2848444B2 (en) Schematic editor
US20040210867A1 (en) Sequence program editing apparatus
JP3111796B2 (en) How to generate sequence data
JPH09212673A (en) Picture editing device
JP4592646B2 (en) Drawing method, drawing device and computer program
JP3223559B2 (en) Setting method of digital protection relay
JPH02228722A (en) Output code determining method by combined key input
JPH04367029A (en) Programming device for programmable controller

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): DE JP KR US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 09722306

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020017001193

Country of ref document: KR

RET De translation (de og part 6b)

Ref document number: 19882995

Country of ref document: DE

Date of ref document: 20010621

WWE Wipo information: entry into national phase

Ref document number: 19882995

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 1020017001193

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1020017001193

Country of ref document: KR

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607