WO1999048239A1 - Procede de securisation de donnees mettant en oeuvre un algorithme cryptographique - Google Patents

Procede de securisation de donnees mettant en oeuvre un algorithme cryptographique Download PDF

Info

Publication number
WO1999048239A1
WO1999048239A1 PCT/FR1999/000613 FR9900613W WO9948239A1 WO 1999048239 A1 WO1999048239 A1 WO 1999048239A1 FR 9900613 W FR9900613 W FR 9900613W WO 9948239 A1 WO9948239 A1 WO 9948239A1
Authority
WO
WIPO (PCT)
Prior art keywords
operations
random
securing method
data
key
Prior art date
Application number
PCT/FR1999/000613
Other languages
English (en)
Inventor
Patrick Salle
Original Assignee
Schlumberger Systemes
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schlumberger Systemes filed Critical Schlumberger Systemes
Priority to US09/646,640 priority Critical patent/US7073072B1/en
Priority to AU28422/99A priority patent/AU2842299A/en
Priority to DE69910549T priority patent/DE69910549T2/de
Priority to EP99909029A priority patent/EP1064752B1/fr
Publication of WO1999048239A1 publication Critical patent/WO1999048239A1/fr
Priority to US11/433,232 priority patent/US20060271795A1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08—Randomization, e.g. dummy operations or using noise

Definitions

  • the present invention relates to a data security method, intended for example to be implemented by the microprocessor of a bank card or an access authorization card when connected to a computer authentication terminal.
  • the methods of securing data of known type use a cryptographic algorithm comprising cycles of execution of repetitive operations for processing data elements contained in a memory of the card to develop encrypted information intended to be communicated to the computer terminal.
  • the execution of the process by the microprocessor of the card generates the emission of derived signals such as consumption peaks at the level of the power supply of the microprocessor, or variations of the electromagnetic radiation so that the envelope of the electromagnetic radiation is significant of the data processed.
  • a fraudster wishing to use the microprocessor cards in an unauthorized manner can repeatedly launch the execution of the process and o analyze the derivative signals transmitted to establish correspondences between the different processing operations and each signal or series of signals. On the basis of these correspondences, and by subjecting the card for example to electromagnetic disturbances or drops in voltage at precise times in the course of the algorithm, the fraudster can study the encrypted information obtained and the differences, 5 or on the contrary the absence of differences, between the derived signals emitted to discover the data contained in the memory of the card.
  • An object of the invention is to propose an effective securing method which does not have the aforementioned drawbacks.
  • a method of securing data using a cryptographic algorithm for performing data element processing operations to develop encrypted information comprising at least one step of random transformation of the execution of at least one operation from one cycle to another or of random transformation of at least one of the data elements so that the encrypted information is unchanged by this random transformation.
  • random transformation of the execution of at least one operation is meant a modification of the order of execution of operations or parts of operations, or a modification of the course of a single operation.
  • at least one operation and / or at least one of the data processed is randomly modified, which randomly affects the derivative signals transmitted. It is therefore very difficult for a fraudster to distinguish the different processing operations and to discover the data from the derivative signals.
  • the random modification does not affect the encrypted information so that it can be used in the usual way after o its preparation.
  • the method begins with the permutation 10 of the bits of the message block M o between them to form the block MO.
  • the MO block is then divided into two 32-bit blocks MI and M2 during a division step 20.
  • the M2 block is then expanded to form a block
  • This expansion 30 is for example carried out by cutting the block M2 into eight quartets and adding to each quartet the adjacent extreme bit of the quartets surrounding the quartet concerned (the extreme quartets being considered as adjacent).
  • a permutation 110 is performed on the bits of the key K1 to form the key K2.
  • the insignificant bits of the key K1 are simultaneously deleted so that the key K2 has only 56 bits.
  • the bits of the key K2 are then randomly modified during a transformation 120.
  • the bits of the key K3 corresponding to the modified bits of the key K2, here marked with a star, are stored.
  • the random transformation 120 is for example carried out by associating with the key K2, via a logical operator of the exclusive OR type, a random number generated by a generator of non-predictable numbers on the card.
  • a key K4 is obtained by the rotation 130 of the bits of the key K3.
  • a permutation 140 is carried out on the bits of the key K4 to form the key K5. Simultaneously with the permutation 140, the non-significant bits of the key K4 are eliminated so that the key K5 comprises 48 bits.
  • the method continues with the association 210 of the block M3 and the key K5 via a logical operator of the exclusive OR type.
  • the result of this association is the RI block.
  • the reverse transformation of the bits of the block RI corresponding to the bits modified by the transformation 120 is then carried out to form the block R2.
  • This inverse transformation 220 of the transformation 120 aims to restore the bits of the block RI 5 corresponding to the bits marked with a star in the state in which they would have been in the absence of the transformation 120.
  • the group of operations is then executed again fifteen times by assigning, to each of them, the value of block M1 to block M2 and the value of block R5 to block Ml during an allocation step 260.
  • the method ends with the operation 300 of obtaining the encrypted information C by the inverse permutation and the union of the last block M2 and the last block R5 obtained.
  • the step of random modification of the key K2 comprises the transformation phase 120 and the reverse transformation phase 220. These two phases make it possible to obtain encrypted information C which is not affected by this random modification. One could also carry out in the same way a random modification of the block M2 and / or of another datum.
  • the execution of at least one operation can be modified randomly from one cycle to another , a cycle which can be a complete cycle of execution of the algorithm or an intermediate cycle of execution of a group of operations.
  • a random determination of the order of execution of certain operations can be carried out during an execution cycle of the algorithm.
  • the operations selected will be those whose order of execution with respect to each other does not affect the result.
  • the permutation 10 of the bits of the message block M 5 could be carried out after the permutation 110 of the bits of the key K1 or vice versa.
  • the data is processed by elements.
  • the blocks M2 are treated by quartets. During this operation, it is possible to provide for randomly determining the order of processing of the different quartets.
  • the bits of the key K4 are processed individually. A step of random determination of the order of processing of the bits can also be provided for the execution of this permutation.
  • the quartets of block M2 can also be processed alternately with the bits of key K4. that is to say, for example, a first quartet of the block M2 is processed, then a series of bits of the key K4, then a second quartet of the block M2, etc., each time storing the data elements processed. in order to check that all the required operations are 'well executed.
  • the invention is not limited to the embodiment which has just been described, but on the contrary encompasses any variant incorporating, with equivalent means, its essential characteristics.
  • the invention has been described in relation to a DES type algorithm, the invention can be applied to other symmetrical algorithms which proceed by modification of bits.
  • the modification being carried out by means of a logical operator of the EXCLUSIVE OR type, the length of the unprocessed data elements is identical to the length of these transformed data elements.
  • bit numbers of the data are only given for information and can be modified to adapt to the degree of security envisaged.
  • M2, M3, Kl, K2, K3, K4, K5, RI, R2, R3, R4 and R5 can be transformed by associating to them, via the logical operator OR EXCLUSIVE, a random number knowing that, after this random transformation step, a reverse transformation step will be carried out so that the encrypted information C is unchanged by said transformations.
  • the data elements can be keys K1, K2, K3. K4. K5 or message blocks M, MO, Ml, M2, M3 or message blocks associated with a key by a logical operator of the EXCLUSIVE OR type RI, R2. R3, R4, 0 R5.
  • the random conversion step is a step prior to executed operations group several times and if the step of reverse transformation is a step subsequent to said group of operations, it suffices to generate a random number once and to process the message block M by Y algorithm to obtain encrypted information, all the data elements of the block being modified.
  • the data chain is protected from start to finish.
  • the algorithm is implemented quickly, which is necessary in the case of a smart card where the duration of the execution of an algorithm must be minimal.

Abstract

L'invention concerne un procédé de sécurisation de données mettant en oeuvre un algorithme cryptographique comprenant au moins un cycle d'exécution d'opérations répétitives de traitement d'éléments de données (K2, R1) pour élaborer une information chiffrée (C), ce procédé comprenant au moins une étape (120, 220) de modification aléatoire de l'exécution d'au moins une opération d'un cycle à un autre ou d'au moins un des éléments de données de telle sorte que l'information chiffrée soit inchangée par cette modificiation aléatoire.

Description

PROCEDE DE SECURISATION DE DONNEES METTANT EN OEUVRE UN ALGORITHME CRYPTOGRAPHIQUE
La présente invention concerne un procédé de sécurisation de données, destiné par exemple à être mis en oeuvre par le microprocesseur d'une carte bancaire ou une carte d'autorisation d'accès lors d'une connexion à un terminal informatique d'authentification.
Les procédés de sécurisation de données de type connu mettent en 0 oeuvre un algorithme cryptographique comprenant des cycles d'exécution d'opérations répétitives de traitement d'éléments de données contenus dans une mémoire de la carte pour élaborer une information chiffrée destinée à être communiquée au terminal informatique.
L'exécution du procédé par le microprocesseur de la carte engendre 5 l'émission de signaux dérivés tels que des pics de consommation au niveau de l'alimentation électrique du microprocesseur, ou des variations du rayonnement électromagnétique de sorte que l'enveloppe du rayonnement électromagnétique est significative des données traitées. Un fraudeur désirant utiliser de façon non autorisée les cartes à microprocesseur peut lancer à plusieurs reprises l'exécution du procédé et o analyser les signaux dérivés émis pour établir des correspondances entre les différentes opérations de traitement et chaque signal ou série de signaux. A partir de ces correspondances, et en soumettant par exemple la carte à des perturbations électromagnétiques ou des baisses de tension à des instants précis du déroulement de l'algorithme, le fraudeur peut étudier l'information chiffrée obtenue et les différences, 5 ou au contraire l'absence de différences, entre les signaux dérivés émis pour découvrir les données contenues dans la mémoire de la carte.
Pour compliquer une telle analyse des signaux dérivés, on a pensé à engendrer des signaux parasites venant s'ajouter aux signaux dérivés émis lors de l'exécution du procédé. L'extraction des signaux correspondant à l'exécution du procédé 0 est alors plus délicate mais demeure possible. On a également pensé à concevoir les composants électroniques de la carte et le programme d'exécution du procédé de sorte que les signaux dérivés émis soient indépendants de la valeur des données sensibles. Toutefois, ceci complique la réalisation des cartes sans assurer une protection satisfaisante des données.
Un but de l'invention est de proposer un procédé de sécurisation efficace ne présentant pas les inconvénients précités. En vue de la réalisation de ce but, on prévoit, selon l'invention, un procédé de sécurisation de données mettant en oeuvre un algorithme cryptographique d'exécution d'opérations de traitement d'éléments de données pour élaborer une information chiffrée, ce procédé comprenant au moins une étape de transformation aléatoire de l'exécution d'au moins une opération d'un cycle à un autre ou de transformation aléatoire d'au moins un des éléments de données de telle sorte que l'information chiffrée soit inchangée par cette transformation aléatoire.
Par transformation aléatoire de l'exécution d'au moins une opération, on entend une modification de l'ordre d'exécution d'opérations ou de parties d'opérations, ou une modification du déroulement d'une seule opération. Ainsi, au moins une opération et/ou au moins une des données traitées sont modifiées aléatoirement, ce qui affecte de façon aléatoire les signaux dérivés émis. Il est de ce fait très difficile pour un fraudeur de distinguer les différentes opérations de traitement et de découvrir les données à partir des signaux dérivés. En outre, la modification aléatoire n'affecte pas l'information chiffrée de sorte que celle-ci peut être utilisée de façon habituelle après o son élaboration.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description qui suit d'un mode de mise en oeuvre particulier non limitatif de l'invention, en relation avec la figure unique annexée illustrant sous forme d'un schéma par blocs le déroulement du procédé selon ce mode de mise en oeuvre. 5 Le procédé de sécurisation selon l'invention est ici décrit mettant en oeuvre un algorithme cryptographique symétrique de type DES (abréviation des termes DATA ENCRYPTION STANDARD) en vue d'élaborer une information chiffrée C de 64 bits à partir d'un bloc message M et d'une clé secrète Kl eux-mêmes de 64 bits.
Le procédé débute par la permutation 10 des bits du bloc message M o entre eux pour former le bloc MO.
Le bloc MO est alors divisé en deux blocs Ml et M2 de 32 bits lors d'une étape de division 20. Il est ensuite procédé à l'expansion 30 du bloc M2 pour former un bloc
M3 de 48 bits. Cette expansion 30 est par exemple réalisée en découpant le bloc M2 en huit quartets et en ajoutant à chaque quartet le bit extrême adjacent des quartets encadrant le quartet concerné (les quartets extrêmes étant considérés comme adjacentes).
Parallèlement à ces opérations, une permutation 110 est effectuée sur les bits de la clé Kl pour former la clé K2. Les bits non significatifs de la clé Kl sont simultanément supprimés de sorte que la clé K2 a seulement 56 bits.
Selon l'invention, les bits de la clé K2 sont alors modifiés aléatoirement lors d'une transformation 120. Les bits de la clé K3 correspondant aux bits modifiés de la clé K2, ici marqués par une étoile, sont mémorisés. La transformation aléatoire 120 est par exemple réalisée en associant à la clé K2, par l'intermédiaire d'un opérateur logique de type OU exclusif, un nombre aléatoire engendré par un générateur de nombres non prédictibles de la carte. Une clé K4 est obtenue par la rotation 130 des bits de la clé K3. Puis, une permutation 140 est réalisée sur les bits de la clé K4 pour former la clé K5. Simultanément à la permutation 140, les bits non significatifs de la clé K4 sont éliminés de sorte que la clé K5 comporte 48 bits.
Le procédé se poursuit par l'association 210 du bloc M3 et de la clé K5 par l'intermédiaire d'un opérateur logique de type OU exclusif. Le résultat de cette association est le bloc RI .
La transformation inverse des bits du bloc RI correspondant aux bits modifiés par la transformation 120 est ensuite réalisée pour former le bloc R2. Cette transformation 220 inverse de la transformation 120 vise à remettre les bits du bloc RI 5 correspondant aux bits marqués d'une étoile dans l'état dans lequel ils auraient été en l'absence de la transformation 120.
Il est ensuite procédé, de façon classique, à la division et au traitement 230 du bloc R2, à la permutation 240 des bits du bloc R3 formés lors de l'étape 230, et à l'association 250 du bloc R4 résultat de l'étape 240 au bloc Ml par un opérateur OU o exclusif pour former le bloc R5.
Le groupe d'opérations, désigné de manière générale par la référence 270. est ensuite exécuté à nouveau à quinze reprises en affectant, à chacune de celles-ci, la valeur du bloc Ml au bloc M2 et la valeur du bloc R5 au bloc Ml lors d'une étape d'affectation 260.
Le procédé se termine par l'opération 300 d'obtention de l'information chiffrée C par la permutation inverse et la réunion du bloc dernier M2 et du bloc dernier R5 obtenus.
On comprend que l'étape de modification aléatoire de la clé K2 comprend la phase de transformation 120 et la phase de transformation inverse 220. Ces deux phases permettent d'obtenir une information chiffrée C qui n'est pas affectée par cette modification aléatoire. On pourrait également réaliser de la même manière une modification aléatoire du bloc M2 et/ou d'une autre donnée.
Selon un autre mode de mise en oeuvre de l'invention, lequel peut être associé à une étape de modification telle que précédemment décrite, l'exécution d'au moins une opération peut être modifiée de façon aléatoire d'un cycle à l'autre, un cycle pouvant être un cycle complet d'exécution de l'algorithme ou un cycle intermédiaire d'exécution d'un groupe d'opérations.
Par exemple, une détermination aléatoire de l'ordre d'exécution de certaines opérations peut être réalisée au cours d'un cycle d'exécution de l'algorithme. Les opérations retenues seront celles dont l'ordre d'exécution les unes par rapport aux o autres n'influent pas sur le résultat. Pour réaliser cette détermination, on pourra prévoir à la fin des opérations choisies un saut conditionnel vers certaines opérations en fonction de la valeur d'un nombre aléatoire ou définir un tableau des adresses des différentes opérations parcouru de façon aléatoire.
A titre d'exemple, la permutation 10 des bits du bloc message M 5 pourrait être effectuée après la permutation 110 des bits de la clé Kl ou inversement.
De même, il pourrait être prévu une détermination aléatoire de l'ordre d'exécution des opérations du groupe 270 pour chaque cycle intermédiaire d'exécution de celles-ci (16 cycles intermédiaires d'exécution de ces opérations pour un cycle complet d'exécution de l'algorithme). Là encore, l'ordre d'exécution de ces opérations o sera choisi pour ne pas influer sur le résultat.
Par ailleurs, pour certaines opérations, les données sont traitées par éléments. Ainsi, lors de l'expansion 30, les blocs M2 sont traités par quartets. Lors de cette opération, on peut prévoir de déterminer aléatoirement l'ordre de traitement des différents quartets. De même, lors de la permutation 140 les bits de la clé K4 sont traités individuellement. Une étape de détermination aléatoire de l'ordre de traitement des bits peut également être prévue pour l'exécution de cette permutation. Les quartets du bloc M2 peuvent également être traités en alternance avec les bits de la clé K4. c'est- à-dire que l'on traite par exemple un premier quartet du bloc M2 puis une série de bits de la clé K4, puis un deuxième quartet du bloc M2 etc., en mémorisant à chaque fois les éléments de donnée traités afin de contrôler que toutes les opérations requises sont ' bien exécutées. Bien entendu, l'invention n'est pas limitée au mode de réalisation qui vient d'être décrit, mais englobe au contraire toute variante reprenant, avec des moyens équivalents, ses caractéristiques essentielles.
En particulier, bien que l'invention ait été décrite en relation avec un algorithme de type DES, l'invention peut être appliquée à d'autres algorithmes 5 symétriques qui procèdent par modification de bits. Ainsi, la modification étant effectuée au moyen d'un opérateur logique du type OU EXCLUSIF, la longueur des éléments de données non transformés est identique à la longueur de ces éléments de données transformés.
De plus, les nombres de bits des données ne sont mentionnés qu'à titre o indicatif et peuvent être modifiés pour être adaptés au degré de sécurisation envisagé.
On notera par ailleurs que tous les éléments de données M, MO. Ml,
M2, M3, Kl, K2, K3, K4, K5, RI, R2, R3, R4 et R5 peuvent être transformés en leur associant, par l'intermédiaire de l'opérateur logique OU EXCLUSIF, un nombre aléatoire sachant que, postérieurement à cette étape de transformation aléatoire, on 5 procédera à une étape de transformation inverse de sorte que l'information chiffrée C soit inchangée par lesdites transformations.
En particulier, les éléments de données peuvent être des clés Kl, K2, K3. K4. K5 ou des blocs de message M, MO, Ml, M2, M3 ou des blocs de messages associés à une clé par un opérateur logique du type OU EXCLUSIF RI, R2. R3, R4, 0 R5.
On notera enfin que. si l'étape de transformation aléatoire est une étape préalable au groupe d'opérations exécuté à plusieurs reprises et si l'étape de transformation inverse est une étape postérieure audit groupe d'opérations, il suffit de générer un nombre aléatoire une fois et de traiter le bloc de message M par Y algorithme pour obtenir une information chiffrée, tous les éléments de données du bloc étant modifiés. La chaîne des données est protégée de bout en bout. En outre, en ne multipliant pas les étapes de transformation et le nombre de nombres aléatoires générés, l'algorithme est mis en oeuvre rapidement, ce qui est nécessaire dans le cas d'une carte à puce où la durée de l'exécution d'un algorithme doit être minimale.

Claims

REVENDICATIONS
1. Procédé de sécurisation de données (M) mettant en oeuvre, dans un microprocesseur d'une carte à puce, un algorithme cryptographique d'exécution d'opérations de traitement d'éléments de données (M, MO, Ml, M2, M3, Kl, K2, K3, K4, K5, RI, R2, R3, R4, R5) pour élaborer une information chiffrée (C), caractérisé en ce qu'il comprend au moins, d'une part, une étape de transformation (120) aléatoire de bits d'au moins un des éléments de données (K2) en associant audit élément de données (K2), par l'intermédiaire d'un opérateur logique du type OU EXCLUSIF, un nombre aléatoire, et, d'autre part, postérieurement à cette étape de transformation aléatoire, une étape de transformation inverse (220), de telle sorte que l'information chiffrée (C) soit inchangée par ces étapes de transformation (120, 220).
2. Procédé de sécurisation selon la revendication 1, caractérisé en ce qu'un élément de données transformé de manière aléatoire est une clé (Kl, K2, K3, K4. K5).
3. Procédé de sécurisation selon l'une des revendications 1 ou 2, caractérisé en ce qu'un élément de donnés transformé de manière aléatoire est un bloc de message (M,
M0, M1, M2, M3).
4. Procédé de sécurisation selon l'une des revendications 1, 2 ou 3, caractérisé en ce qu'un élément de données transformé de manière aléatoire est un bloc de message associé à une clé par un opérateur logique du type OU EXCLUSIF (RI, R2, R3. R4, R5).
5. Procédé de sécurisation selon l'une des revendications précédentes, caractérisé en ce que l'algorithme cryptographique d'exécution d'opérations de traitement de données (M, MO, Ml, M2, M3, Kl, K2, K3, K4, K5, RI, R2, R3, R4, R5) comprend un groupe d'opérations (270) exécuté à plusieurs reprises.
6. Procédé de sécurisation selon la revendication 5, caractérisé en ce que l'étape de transformation aléatoire est une étape préalable au groupe d'opérations (270) exécuté à plusieurs reprises et en ce que l'étape de transformation inverse est une étape postérieure audit groupe d'opérations (270).
7. Procédé de sécurisation selon l'une des revendications précédentes, caractérisé en ce qu'il comprend en outre une étape de modification aléatoire de l'ordre d'exécution des opérations du groupe d'opérations (270).
8. Procédé de sécurisation selon l'une des revendications précédentes, caractérisé en ce que l'algorithme cryptographique est du type DATA ENCRYPTION STANDARD.
PCT/FR1999/000613 1998-03-17 1999-03-17 Procede de securisation de donnees mettant en oeuvre un algorithme cryptographique WO1999048239A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US09/646,640 US7073072B1 (en) 1998-03-17 1999-03-17 Method to prevent power dissipation attacks on a cryptographic algorithm by implementing a random transformation step
AU28422/99A AU2842299A (en) 1998-03-17 1999-03-17 Method for data securement using a cryptographic algorithm
DE69910549T DE69910549T2 (de) 1998-03-17 1999-03-17 Verfahren zur datensicherung welches einen krypto-algorithmus verwendet
EP99909029A EP1064752B1 (fr) 1998-03-17 1999-03-17 Procede de securisation de donnees mettant en oeuvre un algorithme cryptographique
US11/433,232 US20060271795A1 (en) 1998-03-17 2006-05-12 Method to prevent power dissipation attacks on a cryptographic algorithm by implementing a random transformation step

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9803242A FR2776445A1 (fr) 1998-03-17 1998-03-17 Procede de securisation de donnees mettant en oeuvre un algorithme cryptographique
FR98/03242 1998-03-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/433,232 Continuation US20060271795A1 (en) 1998-03-17 2006-05-12 Method to prevent power dissipation attacks on a cryptographic algorithm by implementing a random transformation step

Publications (1)

Publication Number Publication Date
WO1999048239A1 true WO1999048239A1 (fr) 1999-09-23

Family

ID=9524129

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR1999/000613 WO1999048239A1 (fr) 1998-03-17 1999-03-17 Procede de securisation de donnees mettant en oeuvre un algorithme cryptographique

Country Status (7)

Country Link
US (2) US7073072B1 (fr)
EP (1) EP1064752B1 (fr)
AU (1) AU2842299A (fr)
DE (1) DE69910549T2 (fr)
ES (1) ES2205784T3 (fr)
FR (1) FR2776445A1 (fr)
WO (1) WO1999048239A1 (fr)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0981115A2 (fr) * 1998-08-20 2000-02-23 Orga Kartensysteme GmbH Méthode d'exécution d'un programme de chiffrage pour chiffrer des données dans un support de données portable avec microprocesseur
EP0981223A2 (fr) * 1998-08-20 2000-02-23 Kabushiki Kaisha Toshiba Dispositif de chiffrage/déchiffrage
US7400723B2 (en) 2001-02-08 2008-07-15 Stmicroelectronics Sa Secure method for secret key cryptographic calculation and component using said method
US8296576B2 (en) * 2000-09-14 2012-10-23 Stmicroelectronics Sa Method for scrambling the current consumption of an integrated circuit
US8386791B2 (en) 2004-03-11 2013-02-26 Oberthur Technologies Secure data processing method based particularly on a cryptographic algorithm

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7587044B2 (en) 1998-01-02 2009-09-08 Cryptography Research, Inc. Differential power analysis method and apparatus
WO1999035782A1 (fr) * 1998-01-02 1999-07-15 Cryptography Research, Inc. Procede et appareil cryptographiques resistant aux fuites
CA2333095C (fr) * 1998-06-03 2005-05-10 Cryptography Research, Inc. Perfectionnement de normes cryptographiques et autres procedes cryptographiques a reduction des fuites pour cartes a puces et autres systemes cryptographiques
DE69935913T2 (de) 1998-07-02 2008-01-10 Cryptography Research Inc., San Francisco Leckresistente aktualisierung eines indexierten kryptographischen schlüssels
WO2000019656A1 (fr) * 1998-09-30 2000-04-06 Koninklijke Philips Electronics N.V. Procede de codage permettant de realiser des operations cryptographiques
FR2789776B1 (fr) * 1999-02-17 2001-04-06 Gemplus Card Int Procede de contre-mesure dans un composant electronique mettant en oeuvre un algorithme de cryptographie a cle secrete
DE19921633A1 (de) * 1999-05-10 2000-11-16 Deutsche Telekom Ag Verfahren zur Implementierung kryptographischer Algorithmen
US6724894B1 (en) * 1999-11-05 2004-04-20 Pitney Bowes Inc. Cryptographic device having reduced vulnerability to side-channel attack and method of operating same
CA2298990A1 (fr) * 2000-02-18 2001-08-18 Cloakware Corporation Methode et systeme de resistance a l'analyse de puissance
CA2327911A1 (fr) * 2000-12-08 2002-06-08 Cloakware Corporation Fonctions logicielles d'obscurcissement
FR2820576B1 (fr) * 2001-02-08 2003-06-20 St Microelectronics Sa Procede de cryptage protege contre les analyses de consommation energetique, et composant utilisant un tel procede de cryptage
FR2844409B1 (fr) * 2002-09-05 2004-12-24 Sagem Protection d'une cle secrete pour algorithme d'authentification dans un radiotelephone mobile
FR2862454A1 (fr) * 2003-11-18 2005-05-20 Atmel Corp Methode de reduction modulaire aleatoire et equipement associe
FR2885711B1 (fr) * 2005-05-12 2007-07-06 Atmel Corp Procede et materiel modulaire et aleatoire pour la reduction polynomiale
FR2889349A1 (fr) * 2005-07-26 2007-02-02 St Microelectronics Sa Procede et dispositif de securisation d'un circuit integre, notamment une carte a microprocesseur
FR2897216B1 (fr) * 2006-02-08 2008-05-02 Sagem Defense Securite Protection d'un algorithme cryptographique
FR2914129B1 (fr) * 2007-03-21 2009-06-12 Oberthur Card Syst Sa Procede de traitement de donnees au sein d'une entite electronique
WO2009156881A2 (fr) * 2008-06-24 2009-12-30 Nds Limited Sécurité dans des circuits intégrés
EP2234031A1 (fr) * 2009-03-24 2010-09-29 SafeNet, Inc. Obscurcissement

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3029381B2 (ja) * 1994-01-10 2000-04-04 富士通株式会社 データ変換装置
US6049613A (en) * 1997-03-07 2000-04-11 Jakobsson; Markus Method and apparatus for encrypting, decrypting, and providing privacy for data values
US5991415A (en) * 1997-05-12 1999-11-23 Yeda Research And Development Co. Ltd. At The Weizmann Institute Of Science Method and apparatus for protecting public key schemes from timing and fault attacks
US6064740A (en) * 1997-11-12 2000-05-16 Curiger; Andreas Method and apparatus for masking modulo exponentiation calculations in an integrated circuit
WO1999035782A1 (fr) 1998-01-02 1999-07-15 Cryptography Research, Inc. Procede et appareil cryptographiques resistant aux fuites
WO1999063696A1 (fr) * 1998-06-03 1999-12-09 Cryptography Research, Inc. Utilisation d'informations non previsibles pour reduire au maximum les fuites provenant des cartes a puces et autres systemes cryptographiques
JP3600454B2 (ja) * 1998-08-20 2004-12-15 株式会社東芝 暗号化・復号装置、暗号化・復号方法、およびそのプログラム記憶媒体
JP4188571B2 (ja) * 2001-03-30 2008-11-26 株式会社日立製作所 情報処理装置の演算方法および耐タンパ演算攪乱実装方式

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KOCHER P C: "Timing attacks on implementations of Diffie-Hellman, RSA, DSS, and other systems", ADVANCES IN CRYPTOLOGY - CRYPTO'96. 16TH ANNUAL INTERNATIONAL CRYPTOLOGY CONFERENCE. PROCEEDINGS, SANTA BARBARA, CA, USA, 18-22 AUG. 1996, ISBN 3-540-61512-1, 1996, Berlin, Germany, Springer-Verlag, Germany, pages 104 - 113, XP000626590 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0981115A2 (fr) * 1998-08-20 2000-02-23 Orga Kartensysteme GmbH Méthode d'exécution d'un programme de chiffrage pour chiffrer des données dans un support de données portable avec microprocesseur
EP0981223A2 (fr) * 1998-08-20 2000-02-23 Kabushiki Kaisha Toshiba Dispositif de chiffrage/déchiffrage
EP0981223A3 (fr) * 1998-08-20 2001-03-14 Kabushiki Kaisha Toshiba Dispositif de chiffrage/déchiffrage
EP0981115A3 (fr) * 1998-08-20 2004-04-14 Orga Kartensysteme GmbH Méthode d'exécution d'un programme de chiffrage pour chiffrer des données dans un support de données portable avec microprocesseur
US6940975B1 (en) 1998-08-20 2005-09-06 Kabushiki Kaisha Toshiba Encryption/decryption apparatus, encryption/decryption method, and program storage medium therefor
US8296576B2 (en) * 2000-09-14 2012-10-23 Stmicroelectronics Sa Method for scrambling the current consumption of an integrated circuit
US7400723B2 (en) 2001-02-08 2008-07-15 Stmicroelectronics Sa Secure method for secret key cryptographic calculation and component using said method
US8386791B2 (en) 2004-03-11 2013-02-26 Oberthur Technologies Secure data processing method based particularly on a cryptographic algorithm

Also Published As

Publication number Publication date
DE69910549T2 (de) 2004-06-17
EP1064752A1 (fr) 2001-01-03
US20060271795A1 (en) 2006-11-30
US7073072B1 (en) 2006-07-04
DE69910549D1 (de) 2003-09-25
FR2776445A1 (fr) 1999-09-24
AU2842299A (en) 1999-10-11
ES2205784T3 (es) 2004-05-01
EP1064752B1 (fr) 2003-08-20

Similar Documents

Publication Publication Date Title
EP1064752B1 (fr) Procede de securisation de donnees mettant en oeuvre un algorithme cryptographique
CA2480896C (fr) Procede de securisation d'une entite electronique a acces crypte
FR2681165A1 (fr) Procede de transmission d'information confidentielle entre deux cartes a puces.
FR2689264A1 (fr) Procédé d'authentification accompli entre une carte à circuit intégré et une unité terminale et système prévu dans ce but.
EP0434551B1 (fr) Procédé de génération d'un nombre aléatoire dans un système de traitement de données, et système mettant en oeuvre un tel procédé
WO2001095274A1 (fr) Procede de securisation de la phase de pre-initialisation d'un systeme embarque a puce electronique, notamment d'une carte a puce, et systeme embarque mettant en oeuvre le procede
EP1055203B1 (fr) Protocole de controle d'acces entre une cle et une serrure electronique
EP1391853A1 (fr) Diversification d'un identifiant unique d'un circuit intégré
EP1120662B1 (fr) Procédé pour tester un circuit intégré comportant des parties matérielles et/ou logicielles ayant un caractère de confidentialité
EP2166696B1 (fr) Protection de l'intégrité de données chiffrées en utilisant un état intermédiare de chiffrement pour générer une signature
FR2907622A1 (fr) Procede de transmission de donnees utilisant un code d'accuse de reception comportant des bits d'authentification caches
EP3300293A1 (fr) Procédé de chiffrement ou de déchiffrement symétrique par bloc
EP1107503B1 (fr) Composant électronique de sécurité
EP1122909A1 (fr) Procédé d'exécution d'un protocole cryptographique entre deux entités électroniques.
EP1163562B1 (fr) Procede de securisation d'un enchainement d'operations realisees par un circuit electronique dans le cadre de l'execution d'un algorithme
FR3056322A1 (fr) Procede de chiffrement ou de dechiffrement protege contre des attaques par canaux caches
EP1449067B1 (fr) Securisation d'un generateur pseudo-aleatoire
EP0855072B1 (fr) Procede d'authentification pour microcircuit a logique cablee
FR2600188A1 (fr) Procede d'habilitation d'un milieu exterieur par un objet portatif relie a ce milieu
EP1119939B1 (fr) Procede de contre-mesure dans un composant electronique mettant en oeuvre un algorithme de cryptographie a cle secrete
EP1721246A2 (fr) Procede et dispositif pour accomplir une operation cryptographique
EP0890157B1 (fr) Perfectionnements aux cartes a memoire
EP0566512A1 (fr) Procédé de contrôle d'accès du type autorisant l'accès à une fonction d'exploitation d'un module d'exploitation à l'aide d'un mot de contrôle
FR3052279A1 (fr)
EP1470663B1 (fr) Procede de generation et de verification de signatures electroniques

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AU CA CN JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1999909029

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09646640

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999909029

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1999909029

Country of ref document: EP