WO1999044236A1 - Method of manufacturing three-dimensional device - Google Patents

Method of manufacturing three-dimensional device Download PDF

Info

Publication number
WO1999044236A1
WO1999044236A1 PCT/JP1999/000819 JP9900819W WO9944236A1 WO 1999044236 A1 WO1999044236 A1 WO 1999044236A1 JP 9900819 W JP9900819 W JP 9900819W WO 9944236 A1 WO9944236 A1 WO 9944236A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
manufacturing
substrate
thin film
dimensional
Prior art date
Application number
PCT/JP1999/000819
Other languages
English (en)
French (fr)
Inventor
Satoshi Inoue
Tatsuya Shimoda
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Priority to US09/403,342 priority Critical patent/US6627518B1/en
Priority to KR10-1999-7009413A priority patent/KR100484959B1/ko
Priority to EP99903937A priority patent/EP0986104A4/en
Publication of WO1999044236A1 publication Critical patent/WO1999044236A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Definitions

  • a three-dimensional device such as a three-dimensional IC
  • a first layer including a field effect transistor (FET) and the like is formed on a Si substrate through many steps.
  • FET field effect transistor
  • a similar second layer is formed on the first layer.
  • the third and subsequent layers are formed.
  • each layer is formed on the same substrate so as to be sequentially stacked, so that the formation of the upper layer must not adversely affect the lower layer.
  • constraints eg, upper temperature limit that does not alter the lower layer.
  • each layer when different layers are stacked, it is extremely difficult to form each layer with appropriate device parameters (eg, gate line width, gate insulating film thickness, design rules, manufacturing conditions such as manufacturing temperature). Difficult.
  • device parameters eg, gate line width, gate insulating film thickness, design rules, manufacturing conditions such as manufacturing temperature. Difficult.
  • the substrate to be used is compatible with the substrate of the device and the substrate when forming each layer. Therefore, it was disadvantageous that only a specific substrate could be used.
  • An object of the present invention is to provide a method for manufacturing a three-dimensional device, which allows a high-performance three-dimensional device to be easily manufactured by increasing the degree of freedom in forming conditions of a thin film device layer. Disclosure of the invention
  • a method for manufacturing a three-dimensional device by manufacturing a three-dimensional device by laminating a plurality of thin-film device layers arranged in a predetermined region in a two-dimensional direction in a thickness direction thereof, the method comprising: A method for manufacturing a three-dimensional device, comprising laminating at least one of the above by a transfer method.
  • a method for manufacturing a three-dimensional device comprising:
  • the transfer method includes, after forming a thin film device layer on a first substrate via a separation layer, irradiating the separation layer with irradiation light, and peeling off the inside and / or the interface of the separation layer.
  • connection electrode is formed on the thin film device layer, and the connection electrode electrically connects the adjacent thin film device layers. Manufacturing method.
  • connection electrodes are present on both surfaces of the thin film device layer.
  • a light emitting portion is formed on one layer, and a light receiving portion for receiving light from the light emitting portion is formed on the other layer.
  • the thin film device layer to be transferred and laminated is the three-dimensional device according to any one of (1) to (14), which is manufactured simultaneously with at least one of the other thin film device layers. Production method.
  • FIG. 1 is a cross-sectional view schematically showing the steps of an embodiment of the method for transferring a thin film structure according to the present invention.
  • FIG. 2 is a cross-sectional view schematically showing steps of an embodiment of the method for transferring a thin film structure according to the present invention.
  • FIG. 3 is a cross-sectional view schematically showing steps of an embodiment of the method for transferring a thin film structure according to the present invention.
  • FIG. 4 is a cross-sectional view schematically showing steps of an embodiment of the method for transferring a thin film structure according to the present invention.
  • FIG. 5 is a cross-sectional view schematically showing steps of an embodiment of the method for transferring a thin film structure according to the present invention.
  • FIG. 6 is a cross-sectional view schematically showing steps of an embodiment of the method for transferring a thin film structure according to the present invention.
  • FIG. 7 is a cross-sectional view schematically showing steps of an embodiment of the method for transferring a thin film structure according to the present invention.
  • FIG. 8 is a cross-sectional view schematically showing steps of an embodiment of the method for transferring a thin film structure according to the present invention.
  • FIG. 9 is a cross-sectional view schematically illustrating a configuration example of a three-dimensional device according to the present invention.
  • FIG. 10 is a sectional view schematically showing the steps of the first embodiment of the method for producing a three-dimensional device of the present invention.
  • FIG. 11 is a sectional view schematically showing the steps of the first embodiment of the method for producing a three-dimensional device of the present invention.
  • FIG. 12 is a sectional view schematically showing the steps of the first embodiment of the method for producing a three-dimensional device of the present invention.
  • FIG. 13 is a sectional view schematically showing the steps of the first embodiment of the method for producing a three-dimensional device of the present invention.
  • FIG. 14 is a cross-sectional view schematically showing the steps of the first embodiment of the method for producing a three-dimensional device of the present invention.
  • FIG. 15 is a sectional view schematically showing the steps of the first embodiment of the method for producing a three-dimensional device of the present invention.
  • FIG. 16 is a cross-sectional view schematically illustrating another configuration example of the three-dimensional device according to the present invention.
  • FIG. 17 is a cross-sectional view schematically illustrating another configuration example of the three-dimensional device according to the present invention.
  • FIG. 18 is a cross-sectional view schematically illustrating another configuration example of the three-dimensional device according to the present invention.
  • FIG. 19 is a cross-sectional view showing a configuration example of the organic EL device according to the present invention.
  • FIG. 20 is a cross-sectional view showing a configuration example of a PIN photodiode in the present invention. Explanation of reference numerals
  • a three-dimensional device for example, a three-dimensional IC
  • a three-dimensional IC is manufactured by laminating a plurality of layers using a “transfer method (transfer technique) of a thin film structure” described later.
  • transfer method transfer technique
  • FIG. 1 to 8 are cross-sectional views schematically illustrating steps of an embodiment of a method for transferring a thin film structure according to the present invention.
  • peeling method the steps of the method of transferring a thin film structure (peeling method) will be sequentially described based on these drawings.
  • a separation layer (light absorption layer) 2 is formed on one surface of a substrate 1 (a separation layer forming surface 11).
  • the substrate 1 When irradiating the irradiation light 7 from the substrate 1 side, the substrate 1 preferably has a light-transmitting property that allows the irradiation light 7 to pass through.
  • the transmittance of the irradiation light 7 is preferably at least 10%, more preferably at least 50%. If the transmittance is too low, the attenuation (loss) of the irradiation light 7 increases, and a larger amount of light is required to separate the separation layer 2.
  • the substrate 1 is preferably made of a highly reliable material, and particularly preferably made of a material having excellent heat resistance.
  • the process temperature may be high (for example, about 350 to 100 ° C.) depending on the type and formation method. Even in this case, if the substrate 1 has excellent heat resistance, the range of setting of film forming conditions such as temperature conditions in forming the transferred layer 4 and the like on the substrate 1 is widened.
  • the substrate 1 is preferably made of a material whose strain point is equal to or higher than T max, where T max is the maximum temperature at the time of forming the transferred layer 4.
  • the constituent material of the substrate 1 preferably has a strain point of 350 ° C. or more, more preferably 500 ° C. or more. Examples of such a material include heat-resistant glass such as quartz glass, soda glass, Corning 759, and NEC Glass O A-2.
  • the substrate 1 may also be made of an inexpensive glass material having a low melting point. Resin can be used.
  • the thickness of the substrate 1 is not particularly limited, it is usually preferably about 0.1 to 5.0 mm, more preferably about 0.5 to 1.5. If the thickness of the substrate 1 is too small, the strength is reduced. If the thickness is too large, the irradiation light 7 is likely to be attenuated when the transmittance of the substrate 1 is low. In the case where the transmittance of the irradiation light 7 of the substrate 1 is high, the thickness may exceed the upper limit.
  • the thickness of the separation layer forming portion of the substrate 1 is preferably uniform so that the irradiation light 7 can be uniformly irradiated.
  • the separation layer forming surface 11 and the irradiation light incidence surface 12 of the substrate 1 are not limited to the flat surface as shown, but may be a curved surface.
  • the substrate 1 is not removed by etching or the like, but the separation layer 2 between the substrate 1 and the transfer layer 4 is peeled off to separate the substrate 1, so that the work is easy and For example, there is a wide range of options for the substrate 1 such as using a relatively thick substrate.
  • the separation layer 2 absorbs the irradiation light 7 described below, and may cause peeling (hereinafter referred to as “intralayer peeling” or “interfacial peeling”) in the layer and at the Z or interface 2a or 2b.
  • the irradiation of the irradiation light 7 causes the bonding force between the atoms or molecules of the substance constituting the separation layer 2 to disappear or decrease, in other words, to cause the abrasion.
  • the squeezing leads to delamination in the layer and / or interfacial delamination.
  • gas may be released from the separation layer 2 and a separation effect may be exhibited. That is, the case where the component contained in the separation layer 2 is released as a gas and the case where the separation layer 2 absorbs light to become a gas for a moment and the vapor is released and contributes to the separation. is there.
  • composition of the separation layer 2 examples include the following. 1 Amorphous silicon (a— S i)
  • This amorphous silicon may contain H (hydrogen).
  • the H content is preferably about 2 & 1:% or more, and is about 2 to 2 Oat%. Is more preferred.
  • hydrogen is released by the irradiation of the irradiation light 7, and an internal pressure is generated in the separation layer 2, which serves as a force for peeling the upper and lower thin films.
  • the H content in the amorphous silicon is adjusted by appropriately setting the conditions for film formation, such as gas composition, gas pressure, gas atmosphere, gas flow rate, temperature, substrate temperature, and input power in CVD. be able to.
  • oxide ceramics such as silicon oxide or silicate compound, titanium oxide or titanate compound, zirconium oxide or zirconate compound, lanthanum oxide or lanthanic acid compound, dielectric (ferroelectric) or semiconductor
  • Kei-containing, S i O, S i 0 2, S i 3 0 2 , and examples of Kei acid compound e.g., K 2 S i 03, L i 2 S i 03, C a S i 0 3 , ZrSio
  • the titanium oxide compound for example, B a T i 0 4, B a T i 03, B a 2 T i 9 ⁇ 2 . , B a T i 5 O n , C a T i 03, S r T i 0 3, P b T i 0 3, M g T i 0 3,
  • Z r T i 0 2 S nT i 0 4, A 1 2 T i 0 5, F e T i 0 3 and the like.
  • Ceramics or dielectrics such as PZT, PLZT, PLLZT, and PBZT
  • Nitride ceramics such as silicon nitride, aluminum nitride, and titanium nitride
  • organic polymer materials include polyethylene, polypropylene such as polypropylene, polyimide, polyamide, polyester, polymethyl methacrylate (PMMA), polyphenylene sulfide (PPS), and polyphenylene sulfide (PPS).
  • examples include ether sulfone (PES) and epoxy resin.
  • Examples of the metal include Al, Li, Ti, Mn, In, Sn, and Sm, or an alloy containing at least one of these.
  • the thickness of the separation layer 2 varies depending on the purpose of peeling, the composition of the separation layer 2, the layer structure, the forming method, and other conditions. ⁇ 20 ⁇ m, preferably 10 ⁇ II! More preferably about 2 ⁇ m, and 4 ⁇ ! More preferably, it is about 1 ⁇ m.
  • the thickness of the separation layer 2 is too small, the uniformity of the film formation may be impaired, causing uneven peeling. If the thickness is too large, good separation properties of the separation layer 2 are ensured. Therefore, the power (light amount) of the irradiation light 7 needs to be increased, and it takes time to remove the separation layer 2 later.
  • the thickness of the separation layer 2 is preferably as uniform as possible.
  • the method for forming the separation layer 2 is not particularly limited, and is appropriately selected according to various conditions such as a film composition and a film thickness.
  • various vapor-phase deposition methods such as CVD (including MO CVD, low pressure CVD, and ECR—CVD), evaporation, molecular beam deposition (MB), sputtering, ion plating, and PVD, and electrical plating , Dipping, electroless plating, etc., Langmuir's Project (LB) method, spin coating, spray coating, roll coating, etc., various printing methods, transfer methods, ink jetting Method, a powder jet method, and the like, and two or more of these methods can be used in combination.
  • CVD including MO CVD, low pressure CVD, and ECR—CVD
  • MB molecular beam deposition
  • sputtering ion plating
  • PVD and electrical plating
  • Dipping electroless plating
  • electroless plating etc.
  • LB Langmuir's Project
  • composition of the separation layer 2 is amorphous silicon (a-Si)
  • a-Si amorphous silicon
  • CVD particularly low pressure CVD or plasma CVD.
  • the separation layer 2 is composed of a ceramic by a sol-gel method or composed of an organic high molecular material
  • the formation of the separation layer 2 may be performed in two or more steps (for example, a layer forming step and a heat treatment step).
  • Such a separation layer 2 may be composed of two or more layers. In this case, the composition or properties of the two or more layers may be the same or different.
  • an intermediate layer (underlayer) 3 is formed on the separation layer 2.
  • This intermediate layer 3 is formed for various formation purposes. For example, a protective layer, an insulating layer, a conductive layer, an irradiation light, which physically or chemically protects a transferred layer 4 described later during manufacturing or use.
  • the composition of the intermediate layer 3 is appropriately set according to the purpose of its formation.
  • the composition of the intermediate layer 3 formed between the separation layer 2 made of amorphous silicon and the transfer layer 4 made of a thin film transistor (TFT) is in this case, it includes oxidation Kei containing such S i 0 2, in the case of the intermediate layer 3 formed between the transferred layer 4 by the separation layer 2 and the PZT, if example embodiment, P t, a u , W, Ta, Mo, Al, Cr, Ti or alloys based on these.
  • the thickness of the intermediate layer 3 is appropriately determined depending on the purpose of forming the intermediate layer 3 and the degree of the function that can be exhibited. ⁇ 5 ⁇ m, preferably 40 ⁇ ! It is more preferably about 1 to 1 m.
  • the method for forming the intermediate layer 3 is the same as the method for forming the intermediate layer 3.
  • the formation of the intermediate layer 3 may be performed in two or more steps.
  • the intermediate layer 3 may be formed of two or more layers having the same or different composition.
  • the transfer layer 4 may be formed directly on the separation layer 2 without forming the intermediate layer 3.
  • a layer to be transferred (object to be peeled) 4 is formed on the intermediate layer 3.
  • the transfer layer 4 is a layer to be transferred to a transfer body 6 described later, and can be formed by the same method as the formation method described for the separation layer 2.
  • the formation purpose, type, form, structure, composition, physical or chemical characteristics, etc. of the layer to be transferred 4 are not particularly limited, but in consideration of the purpose and usefulness of the transfer, a thin film, particularly a functional thin film is used. Preferably it is a membrane or a thin film device.
  • Functional thin films and thin film devices are used, for example, in thin film transistors (TFTs), thin film diodes, other thin film semiconductor devices, electrodes (eg, transparent electrodes such as ITO and tin oxide films), solar cells and image sensors.
  • Recording media such as photoelectric conversion devices, switching devices, memories, piezoelectric devices, micromirrors (piezoelectric thin film ceramics), magnetic recording media, magneto-optical recording media, optical recording media, etc., magnetic recording thin films Heads, coils, inductors, thin films High-permeability materials and their combination, micro magnetic devices, filters, reflective films, dichroic mirrors, optical thin films such as polarizing elements, semiconductor thin films, superconducting thin films (eg, YBCO thin films) ), Magnetic thin film, metal multilayer film, metal ceramic multilayer film, metal semiconductor multilayer Examples include a thin film, a ceramic semiconductor multilayer thin film, and a multilayer thin film of an organic thin film and another substance.
  • the application to thin-film devices, micro-magnetic devices, structures of micro three-dimensional structures, factories, micro-mirrors, etc. is particularly useful and preferable.
  • the transfer layer 4 may be a single layer or a laminate of a plurality of layers. Furthermore, a predetermined patterning may be performed like the thin film transistor. The formation (lamination) and patterning of the transfer-receiving layer 4 are performed by a predetermined method according to the method. Such a transferred layer 4 is usually formed through a plurality of steps.
  • the formation of the transfer layer 4 by the thin film transistor is described in, for example, Japanese Patent Publication No. 2-563030, and the document: H. Ohshima et al: International Symposium Digest of Technical Papers SID 1983 ,, B / W and Color LC Video Display Addressed by Poly Si TFTs ".
  • the thickness of the transferred layer 4 is not particularly limited, and is appropriately set according to various conditions such as the purpose of formation, function, composition, and characteristics.
  • the layer 4 to be transferred is a thin film transistor
  • the total thickness is preferably about 0.5 to 200 m, more preferably about 1.0 to 10 m.
  • the preferred total thickness is even wider. Range, for example, 5 ⁇ ⁇ ! About 1000 m.
  • the layer 4 to be transferred is not limited to a thin film as described above, and may be a thick film such as a coated film sheet.
  • an adhesive layer 5 is formed on the layer to be transferred (object to be peeled) 4, and the transfer body 6 is bonded (joined) via the adhesive layer 5.
  • the adhesive constituting the adhesive layer 5 include various types of curing such as a reaction curing adhesive, a thermosetting adhesive, a light curing adhesive such as an ultraviolet curing adhesive, and an anaerobic curing adhesive. Mold adhesive.
  • the composition of the adhesive may be, for example, any of epoxy, acrylate, and silicone.
  • the formation of the adhesive layer 5 is performed by, for example, a coating method.
  • the curable adhesive for example, a curable adhesive is applied on the layer 4 to be transferred, and a transfer body 6 described later is bonded thereon.
  • the transferable layer 4 and the transfer body 6 are bonded and fixed by curing the curable adhesive.
  • the translucent transfer member 6 is disposed on the uncured adhesive layer 5, and then the curing agent is irradiated with light for curing from the transfer member 6 to cure the adhesive.
  • the substrate 1 has a light-transmitting property, it is preferable to cure the adhesive by irradiating curing light from both sides of the substrate 1 and the transfer body 6, which is preferable because the curing is ensured.
  • an adhesive layer 5 may be formed on the transfer body 6 side, and the transferred layer 4 may be bonded thereon. Further, an intermediate layer as described above may be provided between the transferred layer 4 and the adhesive layer 5. Further, for example, when the transfer body 6 itself has an adhesive function, the formation of the adhesive layer 5 may be omitted.
  • the transfer body 6 is not particularly limited, but includes a substrate (plate material), particularly a transparent substrate. Note that such a substrate may be a flat plate or a curved plate. Further, the transfer body 6 may be inferior to the substrate 1 in properties such as heat resistance and corrosion resistance. The reason is that, in the present invention, the transferred layer 4 is formed on the substrate 1 side, and then the transferred layer 4 is transferred to the transfer body 6, so that the properties required for the transfer body 6, especially the heat resistance, This is because it does not depend on the temperature conditions and the like when forming the transfer layer 4.
  • the structure of the transfer body 6 is As the material, those having a glass transition point (Tg) or a softening point of Tmax or less can be used.
  • the transfer body 6 can be composed of a material having a glass transition point (T g) or a softening point of preferably 800 ° C. or lower, more preferably 500 ° C. or lower, and still more preferably 320 ° C. or lower. .
  • the mechanical properties of the transfer body 6 those having a certain degree of rigidity (strength) are preferable, but those having flexibility and elasticity may be used.
  • the constituent material of the transfer body 6 examples include various synthetic resins and various glass materials, and particularly, various synthetic resins and ordinary (low melting point) inexpensive glass materials are preferable.
  • the synthetic resin may be either a thermoplastic resin or a thermosetting resin. Examples thereof include polyolefins such as polyethylene, polypropylene, ethylene-propylene copolymer, ethylene-vinyl acetate copolymer (EVA), and cyclic polyolefins.
  • Modified polyolefin polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, polyimide, polyamide imide, polycarbonate, poly (4-methylpentene-1), ionomer, acrylyl resin, poly Methyl methacrylate (PMMA), acrylonitrile-butadiene-styrene copolymer (ABS resin), acrylonitrile-styrene copolymer (AS resin), butadiene-styrene copolymer, polyoxymethylene, polyvinyl alcohol (PVA) , Ethylene-vinyl alcohol Polyester, polyether, polyetherketone (PEK), such as ethylene copolymer (EVOH), polyethylene terephthalate (PET), polybutylene terephthalate (PBT), and polycyclohexane terephthalate (PCT).
  • PMMA poly Methyl methacrylate
  • ABS resin acrylonitrile-but
  • Polyetheretherketone PEEK
  • PES polyetherimide
  • PES polyacetal
  • POM polyphenylene oxide
  • modified polyphenylene oxide polysulfone
  • PPS polyphenylene sulfide
  • PES polyethersulfone
  • poly Arylate aromatic polyester (liquid crystal polymer), polytetrafluoroethylene, polyvinylidene fluoride, other fluororesins, styrene, polyolefin, polyvinyl chloride, polyurethane, polyester, polyamide, polybutadiene, Transpoli Isoprene-based, fluororubber, chlorinated Poryechi various thermoplastic Heras Tomah one lens system or the like, an epoxy resin, an 1 Nord resin, urea resin, Mera Min resin, unsaturated polyester, silicone resins, polyurethanes or the like, Alternatively, copolymers, blends, polymer alloys, and the like containing these as main components may be mentioned, and one or more
  • the glass material examples include silicate glass (quartz glass), alkali glass silicate, soda lime glass, potassium lime glass, lead (alkali) glass, barium glass, and borosilicate glass.
  • silicate glass quartz glass
  • alkali glass silicate soda lime glass
  • potassium lime glass potassium lime glass
  • lead (alkali) glass barium glass
  • borosilicate glass examples include silicate glass (quartz glass), alkali glass silicate, soda lime glass, potassium lime glass, lead (alkali) glass, barium glass, and borosilicate glass.
  • silicate glass soda lime glass
  • potassium lime glass soda lime glass
  • lead (alkali) glass soda lime glass
  • barium glass barium glass
  • borosilicate glass borosilicate glass.
  • those other than silicate glass are preferable because they have a lower melting point than silicate glass, are relatively easy to mold and process, and are inexpensive.
  • the large transfer member 6 can be integrally molded, and even if the transfer member 6 has a complicated shape such as one having a curved surface or irregularities, it can be easily formed.
  • various advantages such as low material cost and low production cost can be enjoyed. Therefore, large and inexpensive devices (for example, liquid crystal displays) can be easily manufactured.
  • the transfer body 6 is, for example, a device constituting an independent device such as a liquid crystal cell, or a part of the device such as a color filter, an electrode layer, a dielectric layer, an insulating layer, or a semiconductor element. May be constituted.
  • the transfer body 6 may be a substance such as metal, ceramics, stone, wood, paper, or the like, or on any surface that constitutes an article (on a clock, on an air conditioner, on a printed circuit board). Or on the surface of a structure such as a wall, a pillar, a beam, a ceiling, or a window glass.
  • the irradiation light 7 is irradiated from the back surface side of the substrate 1 (the irradiation light incident surface 12 side). After being transmitted through the substrate 1, the irradiation light 7 irradiates the separation layer 2 from the interface 2 a side.
  • in-layer peeling and / or interfacial peeling occurs in the separation layer 2 and the bonding force decreases or disappears, so that when the substrate 1 and the transfer body 6 are separated from each other, Transferred layer 4 is separated from substrate 1 and transferred to transfer body 6.
  • FIG. 6 shows a case in which separation in the separation layer 2 has occurred
  • FIG. 7 shows a case in which separation in the separation layer 2 at the interface 2 a has occurred.
  • the principle that separation within the separation layer 2 and / or interfacial separation occurs is that ablation occurs in the constituent material of the separation layer 2, It is also presumed that this is due to the release of the gas contained in the separation layer 2 and the phase change such as melting and transpiration occurring immediately after the irradiation.
  • the abrasion means that the solid material (constituting material of the separation layer 2), which has absorbed the irradiation light, is excited photochemically or thermally, and the surface or internal bonds of atoms or molecules are cut off and released. It mainly appears as a phenomenon in which all or a part of the constituent material of the separation layer 2 undergoes a phase change such as melting and evaporation (vaporization). In addition, the phase change may cause a minute foaming state, and the bonding force may be reduced.
  • a phase change such as melting and evaporation (vaporization).
  • the phase change may cause a minute foaming state, and the bonding force may be reduced.
  • the separation layer 2 causes intra-layer separation, interfacial separation, or both of them depends on the composition of the separation layer 2 and various other factors. Conditions such as type, wavelength, intensity, and reaching depth.
  • Irradiation light 7 may be any as long as it causes intra-layer peeling and / or interfacial peeling of separation layer 2, such as X-rays, ultraviolet rays, visible light, infrared rays (heat rays), laser light, and Examples include re-waves, microwaves, electron beams, and radiation (beams,? -Lines, and a-lines). Among them, the laser beam is more likely to cause separation (ablation) of the separation layer 2. Is preferred.
  • the laser device for generating the laser beam various gas lasers, solid-state laser is (semiconductor laser one THE), and the like, excimer one
  • The, N d-YAG laser, A r laser, C 0 2 laser, CO laser , He—Ne lasers and the like are preferably used, and among them, excimer lasers are particularly preferable.
  • the excimer laser outputs high energy in a short wavelength region, it is possible to cause abrasion in the separation layer 2 in a very short time, so that the adjacent or nearby intermediate layer 3 and transfer layer 4 can be formed.
  • the separation layer 2 can be peeled off without substantially raising the temperature of the substrate 1 or the like, that is, without causing deterioration or damage.
  • the wavelength of the laser light to be irradiated is preferably about 100 to 35 O nm.
  • the wavelength of the irradiated laser beam is about 350 to 120 O nm.
  • the energy density of the laser beam irradiated particularly the energy density in the case of excimer monodentate may preferably be 1 0 ⁇ 5 0 0 O mJ / cm 2 about, 1 0 0 ⁇ 5 0 O mJ / It is more preferably about cm 2 .
  • the irradiation time is preferably about 1 to 100 nsec, and more preferably about 10 to 100 nsec.
  • the energy density is low or the irradiation time is short, sufficient abrasion or the like will not occur, and if the energy density is high or the irradiation time is long, the irradiation light transmitted through the separation layer 2 and the intermediate layer 3 will not It may adversely affect the transfer receiving layer 4.
  • the irradiation light 7 typified by such a laser beam is irradiated so that its intensity becomes uniform.
  • the irradiation direction of the irradiation light 7 is not limited to the direction perpendicular to the separation layer 2 but may be a direction inclined at a predetermined angle with respect to the separation layer 2.
  • the irradiation light can be irradiated to the entire region of the separation layer 2 in plural times. The same location may be irradiated more than once.
  • irradiation light of different types and different wavelengths (wavelength ranges) may be irradiated to the same region or different regions twice or more.
  • the separation layer 2 adhering to the intermediate layer 3 is removed by, for example, a method such as cleaning, etching, asshing, polishing, or a combination thereof.
  • the separation layer 2 adhering to the substrate 1 is also removed.
  • the substrate 1 is made of an expensive or rare material such as quartz glass
  • the substrate 1 is preferably provided for reuse.
  • the present invention can be applied to the substrate 1 to be reused, and is highly useful.
  • the transfer of the transferred layer 4 to the transfer member 6 is completed. After that, removal of the intermediate layer 3 adjacent to the transferred layer 4 and formation of another arbitrary layer can be performed.
  • the transferred layer 4 itself which is the object to be peeled, is not directly peeled, but is peeled off at the separation layer 2 joined to the transferred layer 4. Irrespective of the characteristics, conditions, etc., it can be easily and reliably peeled (transferred) uniformly, without damage to the object to be peeled (transferred layer 4) due to the peeling operation, and High reliability can be maintained.
  • the irradiation light 7 is irradiated from the substrate 1 side.
  • the irradiation direction of the irradiation light 7 is Is not limited to the above, and irradiation light may be irradiated from the side opposite to the substrate 1.
  • a configuration may be employed in which irradiation light is irradiated partially in the surface direction of the separation layer 2, that is, in a predetermined pattern, and the transferred layer 4 is transferred in the pattern (first method).
  • the irradiation light incident surface 12 of the substrate 1 is subjected to masking corresponding to the pattern and irradiated with the irradiation light 7, or the irradiation position of the irradiation light 7 Can be precisely controlled.
  • the separation layer 2 can be formed in a predetermined pattern (second method).
  • the separation layer 2 is formed in a predetermined pattern by masking or the like, or
  • the transfer of the transferred layer 4 can be performed together with the patterning and trimming.
  • the transfer may be repeated two or more times by the same method as described above.
  • the number of transfers is an even number
  • the positional relationship between the front and back of the layer to be transferred formed on the last transfer body should be the same as the state where the layer to be transferred was first formed on the substrate 1. Can be.
  • a large transparent substrate for example, an effective area of 900 ⁇ 1000
  • a small substrate 1 for example, an effective area of 45 mm ⁇ 4 O mm.
  • the transfer layer 4 (the thin film transistor) of the small unit is transferred a plurality of times (for example, about 800 times) preferably to adjacent positions sequentially to form the transfer layer 4 over the entire effective area of the large transparent substrate.
  • a liquid crystal display having the same size as the large-sized transparent substrate can also be manufactured.
  • a plurality of transferred layers 4 formed on the substrate 1 may be prepared, and each transferred layer 4 may be sequentially transferred (overlaid) onto the transfer body 6 to form a stacked body of the transferred layers 4.
  • the layers to be transferred 4 to be laminated may be the same or different.
  • the above is the method for transferring a thin film structure used in the present invention.
  • FIG. 9 is a cross-sectional view schematically illustrating a configuration example of a three-dimensional device.
  • FIGS. 10 to 15 are schematic views illustrating steps of a first embodiment of a method for manufacturing a three-dimensional device of the present invention.
  • FIG. The description of the common features with the above-described thin film structure transfer method is omitted.
  • the three-dimensional device 10 includes a substrate (transfer-side substrate) 21 as a base, a first transfer target layer (first thin-film device layer) 41, 2 transfer layers (second thin film device layers) 42.
  • the layers to be transferred 41 and 42 extend in a two-dimensional direction (a direction parallel to the substrate 21), and constitute a predetermined circuit.
  • the transferred layer 41 is bonded (joined) to the upper side of the substrate 21 in FIG. 9 via the bonding layer 5.
  • the transferred layer 42 is bonded (joined) to the upper side of the transferred layer 41 in FIG. 9 via the conductive adhesive layer 22.
  • the transfer-receiving layer 41 has connection electrodes (connection terminals) 411 and 412 on the upper side in FIG. Further, the transfer-receiving layer 41 has connection electrodes 42 1 and 42 2 on the lower side in FIG.
  • the connection electrode 4 1 1 of the transferred layer 4 1 and the connection electrode 4 2 1 of the transferred layer 4 2 are electrically connected via a conductive adhesive layer 2 2.
  • the first connection electrode 4 1 2 and the connection electrode 4 2 2 of the transferred layer 4 2 are electrically connected via a conductive adhesive layer 2 2.
  • the conductive adhesive layer 22 is preferably an anisotropic conductive film (ACF).
  • ACF anisotropic conductive film
  • connection electrodes 411 and 421 and the connection electrodes 412 and 422 can be easily connected to each other easily.
  • the transfer receiving layer 41 and the transfer receiving layer 42 can be bonded (joined) while performing alignment.
  • the substrate (transfer-side substrate) 21 of the three-dimensional device 10 corresponds to the transfer body 6 in FIGS.
  • Examples of the transfer layers 41 and 42 of the three-dimensional device 10 include, for example, the various layers exemplified as the transfer layer 4 described above.
  • the transferred layer 4 1 and 42 D RAM (dynamic RAM), S RAM (Static RAM), E 2 PROM, memory such as a ROM, a CPU, a logic (logic circuitry), Sensors such as an optical sensor and a magnetic sensor can be used.
  • D RAM dynamic RAM
  • S RAM static RAM
  • E 2 PROM electronic circuitry
  • memory such as a ROM, a CPU, a logic (logic circuitry)
  • Sensors such as an optical sensor and a magnetic sensor can be used.
  • the layers to be transferred 41 and 42 are not limited to those described above.
  • transfer receiving layer 41 and the transfer receiving layer 42 may be the same or different.
  • both the transferred layer 41 and the transferred layer 42 can be a memory (memory cell array). This realizes a large-capacity memory (large-scale memory).
  • both the transferred layer 41 and the transferred layer 42 may be formed as logic (logic circuit).
  • logic logic circuit
  • the three-dimensional device 10 is a system IC (for example, a system LSI) in which a memory and a logic are mixed (integrated).
  • the transferred layer 41 and the transferred layer 42 can be formed with different design rules (minimum line width). Also, the transfer layer 4 1 and the transfer layer Layer 42 can be formed with different design parameters. Further, the transferred layer 41 and the transferred layer 42 can be formed by different manufacturing processes. In the past, it was impossible or difficult to change such conditions between stacked layers.
  • the minimum line width of the memory in the system IC is, for example, about 0.35 ⁇ m ( ⁇ m rule), and the minimum line width of the logic is, for example, about 0.5 m (m rule) ( (The minimum line width of memory is smaller than the minimum line width of logic.) Conversely, the minimum line width of the memory may be larger than the minimum line width of the logic.
  • the three-dimensional device 10 is manufactured by the above-described method of transferring a thin film structure, for example, as described below.
  • a separation layer 2 is formed on one surface of a substrate (original substrate) 1. Further, as shown in FIG. 11, a separation layer 2 is formed on one surface of a substrate (original substrate) 1.
  • an intermediate layer (underlayer) 3 is formed on the separation layer 2 of each substrate 1.
  • a first transferred layer (first thin film device layer) 41 is formed on the intermediate layer 3.
  • a second transferred layer (second thin film device layer) 42 is formed on the intermediate layer 3.
  • FIG. 10 shows an enlarged cross-sectional view of the K portion of the layer 41 to be transferred (the portion surrounded by a dashed line in FIG. 10).
  • the transferred layer 41 has, for example, a thin film transistor (TFT) 60 formed on the intermediate layer 3 (for example, SiO 2 film).
  • TFT thin film transistor
  • the thin film transistor 60 has a source layer (n + or p + layer) 61 and a drain layer (n + or P + layer) 62 formed by introducing an n-type or p-type impurity into a polysilicon layer.
  • connection electrode 411 is formed below the protective film 69 of the thin film transistor 60 in FIG. 10.
  • the connection electrode 411 is electrically connected to the electrode 68 via a contact hole formed in the protective film 69.
  • FIG. 11 is an enlarged cross-sectional view of a portion K of the layer to be transferred 42 (a portion surrounded by a dashed line in FIG. 11).
  • the transferred layer 4 for example, an intermediate layer 3 (e.g., S I_ ⁇ 2 film) has a thin film transistor (TFT) 6 0 formed on.
  • TFT thin film transistor
  • the thin film transistor 6 0 polysilicon layer n-type or p-type impurity introduced source layer formed (n + or p + layer) 61 and a drain layer (n + or p + layer) 6 2 A channel layer 63; a gate insulating film 64; a gate electrode 65; an interlayer insulating film 66; electrodes 67 and 68 made of, for example, aluminum; and a protective film 69.
  • connection electrode 4 21 is formed on the upper side of the protective film 69 of the thin film transistor 60 in FIG.
  • the connection electrode 421 is electrically connected to the electrode 67 via a contact hole formed in the protective film 69.
  • the structures of the transferred layer 41 near the electrode 4 12 and the transferred layer 42 near the electrode 4 22 are almost the same as those described above, and a description thereof will be omitted.
  • a large number of transfer target layers 41 may be simultaneously formed on a single substrate (not shown) (for example, a glass substrate) and cut out.
  • a large number of transfer-receiving layers 42 may be simultaneously formed on a single substrate (not shown) (for example, a glass substrate) and then cut out.
  • the substrate on which the layers to be transferred 41 and 42 are formed is set in the probe device, and the stylus is connected to the connection electrodes and the terminals (not shown) of the layers to be transferred 41 and 42, respectively. Then, an electrical characteristic inspection of each of the transfer receiving layers 41 and 42 is performed. Then, the transfer receiving layers 41 and 42 determined to be unsatisfactory are marked with an indicator or a scratch needle.
  • each of the transfer receiving layers 41 and 42 is individually diced.
  • the individual transferred layers 41 and 42 are sorted into defective and non-defective products according to the presence or absence of the marking. After the dicing, the electrical characteristics of each of the transferred layers 41 and 42 may be inspected.
  • the transfer-receiving layer 41 and the transfer-receiving layer 42 may be manufactured simultaneously, and in particular, may be manufactured simultaneously on the same substrate (original substrate) 1. This allows the process The number can be reduced.
  • the transfer-receiving layer 41 formed on the substrate 1 and the substrate (transfer-side substrate) 21 are bonded (joined) via the bonding layer 5.
  • irradiation light 7 is emitted from the back side of substrate 1 (irradiation light incident surface 12 side). As described above, the irradiation light 7 is transmitted through the substrate 1 and is then applied to the separation layer 2, thereby causing separation within the separation layer 2 and / or interfacial separation, thereby reducing or eliminating the bonding force. I do.
  • the substrate 1 and the substrate 21 are separated from each other.
  • the transferred layer 41 is separated from the substrate 1 and transferred to the substrate 21.
  • the intermediate layer 3 and the separation layer 2 on the transferred layer 4 1 are removed by, for example, a method such as cleaning, etching, assembling, polishing, or a combination thereof. . If necessary, the intermediate layer 3 may be left so that the connection electrodes 411 and 412 are exposed.
  • the separation layer 2 attached to the substrate 1 is also removed.
  • the substrate 1 is made of an expensive or rare material such as quartz glass
  • the substrate 1 is preferably provided for reuse.
  • the present invention can be applied to the substrate 1 to be reused, and is highly useful.
  • the transfer of the transfer receiving layer 41 to the substrate 21 is completed. After that, other arbitrary layers can be formed.
  • connection electrode 4 1 1 faces the connection electrode 4 2 1
  • connection electrodes 4 1 2 and 4 2 2 The transfer layer 42 formed on the substrate 1 and the transfer layer 41 transferred to the substrate 21 are bonded (joined) via the conductive bonding layer 22 while positioning so that they face each other. I do.
  • the conductive adhesive layer 22 is preferably made of an anisotropic conductive film.
  • the present invention is not limited to this.
  • a predetermined conductive adhesive is filled (arranged) between the transferred layer 41 and the transferred layer 42, and the conductive adhesive is applied in FIG. While pressing vertically Let it cure.
  • the transfer receiving layer 41 and the transfer receiving layer 42 are bonded via the conductive adhesive layer 22, and the conductive particles (not shown) in the conductive adhesive layer 22 move in the vertical direction in FIG.
  • the connection electrode 4 11 and the connection electrode 4 2 1 and the connection electrode 4 1 2 and the connection electrode 4 2 2 are electrically connected to each other through the conductive particles.
  • the irradiation light 7 is irradiated from the back side of the substrate 1 (the irradiation light incident surface 12 side). As described above, the irradiation light 7 is transmitted through the substrate 1 and is then applied to the separation layer 2, thereby causing separation within the separation layer 2 and / or interfacial separation, thereby reducing or eliminating the bonding force. I do.
  • the substrate 1 and the substrate 21 are separated from each other.
  • the transferred layer 42 is separated from the substrate 1 and is transferred onto the transferred layer 41.
  • FIG. 15 is an enlarged cross-sectional view of the K portion (the portion surrounded by a dashed line in FIG. 15) of the transfer receiving layers 41 and 42 and the conductive adhesive layer 22.
  • the intermediate layer 3 and the separation layer 2 on the transferred layer 42 are removed by, for example, a method such as cleaning, etching, assembling, polishing, or a combination thereof. .
  • the intermediate layer 3 may be left if necessary.
  • the separation layer 2 attached to the substrate 1 is also removed.
  • the substrate 1 is made of an expensive or rare material such as quartz glass
  • the substrate 1 is preferably provided for reuse.
  • the present invention can be applied to the substrate 1 to be reused, and is highly useful.
  • a three-dimensional device for example, three-dimensional IC 10 can be easily manufactured by transfer.
  • each thin film device layer can be made independently, there is no need to consider the adverse effects on the lower layer (lower thin film device layer) as in the past, and there is a wide range of manufacturing conditions.
  • the degree of integration can be improved. In other words, ICs can be formed in a relatively small area even with relatively loose design rules.
  • each thin film device layer can be once formed on a different substrate, each thin film device layer can be formed with any device parameters (eg, gate line width, gate insulating film thickness, It can be formed according to design rules, manufacturing conditions such as manufacturing temperature, etc.). For this reason, each thin film device layer can be formed with the optimal device parameters, and as a result, a highly reliable and high-performance 3D device 1
  • the three-dimensional device 10 is a system IC (for example, a system LSI) in which memory and logic are mixed (integrated), when manufacturing the system IC, processes corresponding to the memory and logic are respectively performed. Since it can be formed in a single layer, it is easy to manufacture, has high productivity, and is advantageous for mass production.
  • a system IC for example, a system LSI
  • memory and logic are mixed (integrated)
  • processes corresponding to the memory and logic are respectively performed. Since it can be formed in a single layer, it is easy to manufacture, has high productivity, and is advantageous for mass production.
  • connection electrodes terminals for connection
  • adjacent thin film device layers can be easily and reliably electrically connected to each other.
  • 10 can be made three-dimensional (a circuit in three-dimensional directions can be configured).
  • the yield is lower than when three-dimensional devices are manufactured by sequentially forming each layer on the same substrate (directly forming each layer). high.
  • transfer to various substrates 21 can be performed irrespective of the substrate (transfer-side substrate) 21. That is, even if a thin-film device layer cannot be directly formed or is not suitable for forming, a material that can be easily formed, or a material made of inexpensive materials, etc., it should be formed by transfer. Can be. In other words, since the substrate 21 has a degree of freedom, for example, an IC can be formed on a flexible substrate. IC cards and the like can be easily manufactured.
  • the substrate (original substrate) 1 a relatively inexpensive and large-area glass substrate can be used, so that the cost can be reduced.
  • the number of times of transfer of the layers to be transferred (thin film device layers) 41 and 42 is one each.
  • the layers to be transferred 41 and the layers to be transferred 42 The number of times of transfer of the transferred layer 41 may be two or more as long as the layers can be laminated, and the number of times of transfer of the transferred layer 42 may be two or more.
  • the transfer target layer on the substrate 1 is transferred onto a third substrate (not shown) other than the substrate 1 and the substrate 21, and thereafter, The transfer layer on the substrate of No. 3 is transferred onto the substrate 21. Note that the above-described separation layer 2 and the like are formed on the third substrate.
  • the transfer number of the transferred layer is an even number
  • the positional relationship between the front and back of the transferred layer formed on the substrate (transfer-side substrate) 21 which is the final transfer body is first determined by the substrate (original substrate). This can be the same as the state where the transfer layer is formed in 1.
  • the transfer layer 41 is directly formed on the substrate (transfer-side substrate) 21, and the transfer layer 42 is transferred onto the transfer layer 41 by the above-described transfer method.
  • a three-dimensional device 10 may be manufactured.
  • three or more layers to be transferred may be laminated.
  • the degree of integration can be further increased.
  • connection electrodes 431 and 432 are formed at one end (the lower side in FIG. 16) of the transferred layer 43, and the connection electrodes 433 and 432 are formed at the other end (the upper side in FIG. 16).
  • connection electrode 4 1 1 of the transfer layer 4 1 is electrically connected to the connection electrode 4 3 1 of the transfer layer 4 3 via the conductive adhesive layer 22, and the connection electrode of the transfer layer 4 1 4 1 2 and The transfer layer 43 is electrically connected to the connection electrode 43 via the conductive adhesive layer 22.
  • connection electrodes 4 3 3 of the transfer layer 4 3 and the connection electrodes 4 2 1 of the transfer layer 4 2 are electrically connected via the conductive adhesive layer 23, and the transfer electrodes 4 3
  • the connection electrode 4 3 4 is electrically connected to the connection electrode 4 2 2 of the transfer layer 4 2 via the conductive adhesive layer 2 3.
  • the conductive adhesive layer 23 is preferably an anisotropic conductive film for the same reason as the conductive adhesive layer 22.
  • all the layers may be the same, or all the layers may be different, and only some of the layers may be the same. Is also good.
  • FIG. 17 is a cross-sectional view schematically illustrating a configuration example of a three-dimensional device. The description of the common points with the first embodiment will be omitted, and the main differences will be described.
  • the three-dimensional device 10 shown in FIG. 17 is also manufactured by a method of transferring a thin film structure, similarly to the first embodiment.
  • connection electrode 411 of the first transfer layer (first thin film device layer) 41 and the second transfer layer (second 2 Thin film device layer) 4 2 Connecting electrodes 4 2 1 are brought into contact and they are electrically connected, and connecting electrodes 4 1 2 of transferred layer 4 1 and connecting electrodes 4 2 of transferred layer 4 2 are connected. 2 are brought into contact with each other to electrically connect them, and the transfer receiving layer 41 and the transfer receiving layer 42 are bonded (joined) through the bonding layer 24.
  • the method of bonding (joining) the transfer-receiving layer 41 and the transfer-receiving layer 42 and the method of electrically connecting the corresponding connection electrodes are described in the first embodiment described above.
  • the invention is not limited to the second embodiment.
  • the connecting electrode 4 11 and the connecting electrode 4 2 1 and the connecting electrode 4 1 2 and the connecting electrode 4 2 2 are brought into contact with each other, and they are heated, and the contact surface is once melted and solidified, thereby responding. May be fixed to each other.
  • the corresponding connection electrodes are electrically connected to each other, and the transferred layer 41 and the transferred layer 42 are joined.
  • Solder conductive brazing material
  • solder may be disposed between the solder and the solder, and these solders may be heated, melted, and solidified. Accordingly, the corresponding connection electrodes are electrically connected to each other via the solder, and the transfer receiving layer 41 and the transfer receiving layer 42 are bonded (joined) via the solder.
  • FIG. 18 is a cross-sectional view schematically illustrating a configuration example of a three-dimensional device. The description of the common points with the first embodiment will be omitted, and the main differences will be described.
  • the three-dimensional device 10 shown in FIG. 18 is also manufactured by a method of transferring a thin film structure, similarly to the first embodiment described above.
  • a light emitting section (light emitting element) 413 and a light receiving section (light receiving section) (Element) 4 14 is formed.
  • a light emitting section (light emitting element) 4 2 3 and a light receiving section (light receiving element) 4 2 4 are formed.
  • the corresponding light emitting unit and light receiving unit face each other, that is, the light emitting unit 4 13 and the light receiving unit 4 2 4 face each other, and the light emitting unit 4 2
  • the transfer layer 4 1 and the transfer layer 4 2 are substantially transparent (with respect to light from the light emitting sections 4 13 and 4 2 3) while positioning the light receiving sections 4 and 4 so that they face each other. (It has light transmittance).
  • an organic EL element can be used as the light emitting sections 4 13 and 4 23 in the three-dimensional device 10.
  • FIG. 19 is a cross-sectional view showing a configuration example of the organic EL device.
  • the organic EL element 30 includes a partition (bank) 34, a transparent electrode 31 and a light emitting layer (organic EL) 32 formed inside the partition 34, and a metal electrode 3. It consists of three.
  • the light emitting layer 32 is formed on the transparent electrode 31, and the metal electrode 33 is formed on the partition wall 34 and the light emitting layer 32.
  • the transparent electrode 31 is made of, for example, ITO or the like.
  • the light-emitting layer 32 is mainly composed of, for example, a precursor of a conjugated polymer organic compound that mainly forms the light-emitting layer 32 and a predetermined solvent such as a fluorescent dye for changing the light-emitting characteristics of the light-emitting layer 32.
  • the composition for an organic EL device (composition for the light emitting layer 32) dissolved or dispersed in a (polar solvent) is subjected to a heat treatment, and the precursor in the composition for an organic EL device is polymerized into a thin film. (Solid thin film).
  • the metal electrode 33 is made of, for example, A1-Li.
  • the partition wall 34 is made of, for example, a resin black resist.
  • a drive unit (drive circuit) (not shown) for driving the organic EL element 30 is formed on each of the layers to be transferred 41 and 42.
  • this organic EL element 30 when a predetermined voltage is applied between the transparent electrode 31 and the metal electrode 33 from the drive circuit, electrons and holes are injected into the light emitting layer 32, They move and recombine in the light-emitting layer 32 due to the electric field generated by the applied voltage.
  • Exciton (exciton) is generated by the energy released at the time of this recombination, and the exciton emits energy (fluorescence and phosphorescence) when returning to the ground state. That is, it emits light.
  • the above phenomenon is called EL emission.
  • PIN photodiodes can be used as the light receiving sections 414 and 424 in the three-dimensional device 10.
  • FIG. 20 is a cross-sectional view showing a configuration example of a PIN photodiode.
  • the PIN photodiode 50 has a light receiving unit window electrode 51, a p-type a-SiC layer (p-type semiconductor layer) 52, and an i-type a-Si layer (semiconductor layer). ) 53, an n-type a-SiC layer (n-type semiconductor layer) 54, and an 8 1-3: 1-011 layer 55 which also serves as an upper electrode and wiring (electrical wiring) of the light receiving section. I have.
  • the light-receiving window electrode 51, the p-type a-SiC layer 52, the i-type a-Si layer 53, the n-type a-SiC layer 54 and the A1-Si-Cu layer 55 The layers are stacked in this order from the lower side in FIG.
  • the light-receiving unit window electrode 51 is made of, for example, ITO.
  • the organic EL element 30 emits light when driven by a drive circuit (not shown) electrically connected to the organic EL element 30. That is, the organic EL element 30 transmits (transmits) an optical signal (light).
  • the light from the organic EL element 30 passes through the adhesive layer 25 and enters from the light receiving unit window electrode 51. That is, the light is received by the PIN photodiode 50.
  • a current having a magnitude corresponding to the amount of received light that is, an electric signal (signal) is output from the PIN photodiode 50 (the optical signal is converted into an electric signal and output).
  • a circuit (not shown) electrically connected to the PIN photodiode 50 operates.
  • the light from the light emitting portion 4 13 passes through the adhesive layer 25 and is received by the light receiving portion 4 24, and the light from the light emitting portion 4 23 The light passes through the layer 25 and is received by the light receiving section 4 14. That is, the light emitting sections 4 13 and 4 23 and the light receiving sections 4 14 and 4 24 perform communication by light (optical signal) between the transfer receiving layer 41 and the transfer receiving layer 42.
  • the signal transmission between the layers is performed not by electricity (electric signal) but by light (optical signal), so that the manufacturing is easy. Can be further enhanced.
  • the light emitting sections 4 13 and 4 23 are not limited to the organic EL elements, but include, for example, an inorganic EL element, a light emitting diode (LED), a semiconductor laser (laser diode), and the like. Is also good.
  • the light receiving sections 4 14 and 4 24 are not limited to PIN photodiodes, but may be, for example, various types of photodiodes such as PN photodiodes, avalanche photodiodes, phototransistors, and phototransistors. It may be composed of luminescence (organic photoluminescence, inorganic photoluminescence, etc.).
  • the method of bonding (joining) the transferred layer (thin film device layer) 41 and the transferred layer (thin film device layer) 42 is not limited to the method described above. That is, the transfer layer 41 and the transfer layer 42 are bonded (joined) so that communication by light (optical signal) is possible between the transfer layer 41 and the transfer layer 42. I just want to be able.
  • the transfer receiving layer 41 and the transfer receiving layer 42 may be partially bonded (joined).
  • the transferred layer 41 and the transferred layer 42 may be bonded (joined) with an opaque adhesive layer.
  • a spacer (for example, a pillar) is provided between the transferred layer 41 and the transferred layer 42, and the transferred layer 41 and the transferred layer 42 are bonded via the spacer ( Bonding).
  • a space is formed between the light emitting portion 4 13 and the light receiving portion 4 14 of the transferred layer 4 1 and the light receiving portion 4 2 4 and the light emitting portion 4 2 3 of the transferred layer 4 2 .
  • the light emitting section 4 13 and the light receiving section 4 14 of the transferred layer 41 may be brought into contact with the light receiving section 4 24 and the light emitting section 4 23 of the transferred layer 4 2.
  • the number of layers to be transferred (thin film device layers) of a three-dimensional device is three or more, it is configured such that communication by light (optical signal) is possible between non-adjacent layers. May be.
  • the light emitting section is constituted by a plurality of light emitting elements having different light emission characteristics (for example, peak wavelength of emitted light), and the light receiving section is constituted by a plurality of light receiving elements for receiving light from the corresponding light emitting element. You may comprise.
  • a plurality of light emitting units having different light emitting characteristics may be provided, and a plurality of light receiving units for receiving light from the corresponding light emitting units may be provided.
  • the present invention in at least one predetermined transferred layer (thin film device layer), communication by light (optical signal) between the transferred layers (thin film device layers) is performed.
  • optical signal optical signal
  • the method for manufacturing the three-dimensional device of the present invention has been described based on the illustrated embodiment, and the present invention is not limited thereto.
  • the predetermined layers to be transferred are the same as those in the first embodiment or the second embodiment. Electrically connected as in the second embodiment (hereinafter referred to as “electrically connected”), and communication with light (optical signal) is possible between the other layers to be transferred as in the third embodiment. (Hereinafter referred to as “optically connected”). O In the present invention, a part of the predetermined layer to be transferred may be electrically connected and the remaining part may be optically connected.
  • At least one of a plurality of transfer-receiving layers (thin film device layers) constituting a three-dimensional device is transferred by the above-described thin film structure transfer method (transfer technique) to manufacture the device. I just need.
  • the thin-film device layers are stacked by the transfer method, so that a three-dimensional device (for example, a three-dimensional IC) can be easily manufactured. it can.
  • a three-dimensional device for example, a three-dimensional IC
  • each thin-film device layer can be formed independently, there is no need to consider the adverse effects on the lower layer (lower thin-film device layer) as in the conventional case, and the manufacturing conditions are wide.
  • the degree of integration can be increased.
  • each thin film device layer can be formed on a different substrate, each thin film device layer can be formed with optimal device parameters, thereby providing high reliability and high performance.
  • Device can be provided.
  • only non-defective thin-film device layers can be selected and laminated for each layer. Therefore, when a three-dimensional device is manufactured by sequentially forming each layer on the same substrate (directly forming each layer). Higher yield can be obtained compared to.

Description

明 細 書
3次元デバイスの製造方法 技術分野
' 本 ¾明は、 3 )欠元デバイスの製造方法に関するものである。 背景技術
従来、 3次元 I C等の 3次元デバイスを製造する場合には、 まず、 S i基板上 に、 電界効果トランジスタ （F E T ) 等を含む第 1層を多数工程を経て形成する。 次いで、 この第 1層上に、 同様の第 2層を形成する。 以下、 同様にして、 第 3層 以降を形成する。
しかしながら、 従来の 3次元デバイスの製造方法では、 同一基板上に各層を順 次重ねてゆくようにして形成するので、 上層の形成は、 下層に悪影響を与えない ようにしなければならず、 種々の制約 （例えば、 下層が変質しないような温度の 上限等） を受ける。
また、 異なる層を積層する場合、 各層を適したデバイスパラメ一夕 （例えば、 ゲート線幅、 ゲート絶縁膜の膜厚、 デザインルール、 製造時の温度等の製造条件） で形成するのは、 非常に難しい。
また、 従来の 3次元デバイスの製造方法では、 デバイスを構成する基板上に各 層を形成するので、 用いる基板は、 デバイスの基板としての適合性と、 各層を形 成するときの基板としての適合性とを兼ね備えていなければならず、 このため、 特定の基板しか使用することができず、 不利であった。
このような理由から、 3次元 I C等の 3次元デバイスの実用化は、 未だなされ ていない。
本発明の目的は、 薄膜デバイス層の形成条件の自由度を広げ、 容易に、 高性能 の 3次元デバイスを製造することができる 3次元デバイスの製造方法を提供する ことにある。 発明の開示
このような目的は、 下記 （ 1 ) 〜 （ 2 2) の本発明により達成される。
( 1 ) 2次元方向の所定の領域内に配置される薄膜デバィス層をその厚さ方 向に複数積層して 3次元デバイスを製造する 3次元デバイスの製造方法であって、 前記各薄膜デバイス層のうちの少なく とも 1つを転写法により積層することを 特徴とする 3次元デバイスの製造方法。
( 2 ) 基体上に、 2次元方向に広がる所定の領域内で回路を構成する薄膜デ バイス層をその厚さ方向に複数積層して 3次元方向の回路を構成する 3次元デバ イスを製造する 3次元デバイスの製造方法であって、
前記各薄膜デバイス層のうちの少なく とも 1つを転写法により積層することを 特徴とする 3次元デバイスの製造方法。
(3 ) 前記転写法は、 第 1の基板上に分離層を介して薄膜デバイス層を形成 した後、 前記分離層に照射光を照射して、 前記分離層の層内および/または界面 において剥離を生ぜしめ、 前記第 1の基板上の薄膜デバイス層を第 2の基板側へ 転写するものである上記 （ 1 ) または （ 2 ) に記載の 3次元デバイスの製造方法。
(4) 前記分離層の剥離は、 分離層を構成する物質の原子間または分子間の 結合力が消失または減少することにより生じる上記 （3) に記載の 3次元デバィ スの製造方法。
(5 ) 前記分離層の剥離は、 分離層を構成する物質から気体が発生すること により生じる上記 （3) に記載の 3次元デバイスの製造方法。
(6 ) 前記照射光は、 レーザ光である上記 （3 ) ないし （ 5 ) のいずれかに 記載の 3次元デバイスの製造方法。
( 7 ) 前記レーザ光の波長が、 1 00〜3 5 Οηιηである上記 （ 6 ) に記載の 3次元デバイスの製造方法。
(8) 前記レーザ光の波長が、 35 0〜 1 20 Onmである上記 （ 6 ) に記載 の 3次元デバイスの製造方法。
(9) 前記分離層は、 非晶質シリコン、 セラミ ックス、 金属または有機高分 子材料で構成されている上記 （ 3 ) ないし （ 8) のいずれかに記載の 3次元デバ イスの製造方法。 (10) 前記第 1の基板は、 透明基板である上記 （3 ) ないし （ 9) のいずれ かに記載の 3次元デバイスの製造方法。
(11) 前記薄膜デバイス層に接続電極を形成し、 該接続電極により、 隣接す る前記薄膜デバイス層同士を電気的に接続する上記 （ 1 ) ないし （10) のいずれ かに記載の 3次元デバイスの製造方法。
(12) 前記接続電極は、 前記薄膜デバイス層の両面に存在する上記 （11) に 記載の 3次元デバイスの製造方法。
(13) 異方性導電膜を介して隣接する前記薄膜デバイス層同士を接合する上 記 （11) または （12) に記載の 3次元デバイスの製造方法。
(14) 前記各薄膜デバイス層のうちの対応する 2層において、 一方の層に発 光部を形成し、 他方の層に前記発光部からの光を受光する受光部を形成し、 これ ら発光部および受光部により、 前記 2層間で光による通信を可能とする上記（ 1 ) ないし （10) のいずれかに記載の 3次元デバイスの製造方法。
(15) 前記転写して積層される薄膜デバイス層は、 他の薄膜デバイス層のう ちの少なく とも 1つと同時に製造される上記 （ 1 ) ないし （14) のいずれかに記 載の 3次元デバイスの製造方法。
(16) 前記各薄膜デバイス層のうちの少なく とも 1つは、 複数の薄膜トラン ジス夕を有する上記 （ 1 ) ないし （15) のいずれかに記載の 3次元デバイスの製 造方法。
(17) メモリとしての前記薄膜デバイス層を複数回転写し、 大規模メモリを 形成する上記 （ 1 ) ないし （16) のいずれかに記載の 3次元デバイスの製造方法。
(18) ロジックとしての前記薄膜デバイス層を複数回転写し、 大規模ロジッ クを形成する上記 （ 1 ) ないし （16) のいずれかに記載の 3次元デバイスの製造 方法。
(19) メモリとしての前記薄膜デバイス層とロジックとしての前記薄膜デバ ィス層とを転写し、 システム L S Iを形成する上記 （ 1 ) ないし （16) のいずれ かに記載の 3次元デバィスの製造方法。
(20) 前記ロジックと前記メモリは、 異なるデザインルールで形成する上記 (19) に記載の 3次元デバイスの製造方法。 ( 21 ) 前記ロジックと前記メモリは、 異なるデザインパラメータで形成する 上記 （19) に記載の 3次元デバイスの製造方法。
( 22 ) 前記ロジックと前記メモリは、 異なる製造プロセスで形成する上記 （1 9) に記載の 3次元デバイスの製造方法。 図面の簡単な説明
図 1は、 本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断 面図である。
図 2は、 本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断 面図である。
図 3は、 本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断 面図である。
図 4は、 本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断 面図である。
図 5は、 本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断 面図である。
図 6は、 本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断 面図である。
図 7は、 本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断 面図である。
図 8は、 本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断 面図である。
図 9は、本発明における 3次元デバイスの構成例を模式的に示す断面図である。 図 1 0は、 本発明の 3次元デバイスの製造方法の第 1実施例の工程を模式的に 示す断面図である。
図 1 1は、 本発明の 3次元デバイスの製造方法の第 1実施例の工程を模式的に 示す断面図である。
図 1 2は、 本発明の 3次元デバイスの製造方法の第 1実施例の工程を模式的に 示す断面図である。 図 1 3は、 本発明の 3次元デバイスの製造方法の第 1実施例の工程を模式的に 示す断面図である。
図 1 4は、 本発明の 3次元デバイスの製造方法の第 1実施例の工程を模式的に 示す断面図である。
図 1 5は、 本発明の 3次元デバイスの製造方法の第 1実施例の工程を模式的に 示す断面図である。
図 1 6は、 本発明における 3次元デバイスの他の構成例を模式的に示す断面図 である。
図 1 7は、 本発明における 3次元デバイスの他の構成例を模式的に示す断面図 である。
図 1 8は、 本発明における 3次元デバイスの他の構成例を模式的に示す断面図 である。
図 1 9は、 本発明における有機 E L素子の構成例を示す断面図である。
図 2 0は、 本発明における P I Nフォ トダイォードの構成例を示す断面図であ る。 符号の説明
基板
1 1 分離層形成面
1 2 照射光入射面
2 分離層
2 a、 2 b 界面
3 中間層
4、 4 1〜4 3 被転写層
4 1 1、 4 1 2 接続電極
4 2 1、 4 2 2 接続電極
4 1 3、 4 2 3 発光部
4 1 4、 4 2 4 受光部
4 3 1〜 4 2 4 接続電極 5
6 転写体
7 照射光
1 0 3次元デバィス
2 1 基板
2 2、 2 3
2 4
2 5 透明の接着層
3 0 有機 E L素子
3 1 透明電極
3 2 発光層
3 3
3 4
5 0 P I Nフォ トダイォ一ド 5 1 受光部窓電極
5 2 p型 a— S i C層 5 3 i型 a— S i層
5 4 n型 a— S i C層
5 5 A l— S i - C u層
6 0 薄膜トランジスタ 6 1 ソース層
6 2 ドレイン層
6 3
6 4 ゲート絶縁膜
6 5 ゲート電極
6 6 層間絶縁膜
6 7、 6 8 発明を実施するための最良の形態
以下、 本発明の 3次元デバイスの製造方法を添付図面に示す好適実施例に基づ いて詳細に説明する。
本発明では、 後述する 「薄膜構造の転写方法 （転写技術） 」 を用いて複数の層 を積層し、 3次元デバイス （例えば、 3次元 I C等） を製造する。 まず、 前記 「薄 膜構造の転写方法」 を説明する。
図 1〜図 8は、 それそれ、 本発明における薄膜構造の転写方法の実施例の工程 を模式的に示す断面図である。 以下、 これらの図に基づいて、 薄膜構造の転写方 法 （剥離方法） の工程を順次説明する。
〈 1〉 図 1に示すように、 基板 1の片面 （分離層形成面 1 1 ) に、 分離層 （光 吸収層） 2を形成する。
基板 1は、 基板 1側から照射光 7を照射する場合、 その照射光 7が透過し得る 透光性を有するものであるのが好ましい。
この場合、 照射光 7の透過率は、 1 0 %以上であるのが好ましく、 5 0 %以上 であるのがより好ましい。 この透過率が低過ぎると、 照射光 7の減衰 （ロス） が 大きくなり、 分離層 2を剥離するのにより大きな光量を必要とする。
また、 基板 1は、 信頼性の高い材料で構成されているのが好ましく、 特に、 耐 熱性に優れた材料で構成されているのが好ましい。 その理由は、 例えば後述する 被転写層 4や中間層 3を形成する際に、 その種類や形成方法によってはプロセス 温度が高くなる （例えば 3 5 0〜 1 0 0 0 °C程度） ことがある力 その場合でも、 基板 1が耐熱性に優れていれば、 基板 1上への被転写層 4等の形成に際し、 その 温度条件等の成膜条件の設定の幅が広がるからである。
従って、 基板 1は、 被転写層 4の形成の際の最高温度を T max としたとき、 歪 点が T max 以上の材料で構成されているものが好ましい。 具体的には、 基板 1の 構成材料は、 歪点が 3 5 0 °C以上のものが好ましく、 5 0 0 °C以上のものがより 好ましい。 このようなものとしては、 例えば、 石英ガラス、 ソーダガラス、 コ一 ニング 7 0 5 9、 日本電気ガラス O A— 2等の耐熱性ガラスが挙げられる。
なお、 後述する分離層 2、 中間層 3および被転写層 4の形成の際のプロセス温 度を低くするのであれば、 基板 1についても、 融点の低い安価なガラス材ゃ合成 樹脂を用いることができる。
また、 基板 1の厚さは、 特に限定されないが、 通常は、 0 . 1〜 5 . 0 mm程度 であるのが好ましく、 0 . 5〜 1 . 5 匪程度であるのがより好ましい。 基板 1の 厚さが薄過ぎると強度の低下を招き、 厚過ぎると、 基板 1の透過率が低い場合に、 照射光 7の減衰を生じ易くなる。 なお、 基板 1の照射光 7の透過率が高い場合に は、 その厚さは、 前記上限値を超えるものであってもよい。
なお、 照射光 7を均一に照射できるように、 基板 1の分離層形成部分の厚さは、 均一であるのが好ましい。
また、 基板 1の分離層形成面 1 1や、 照射光入射面 1 2は、 図示のごとき平面 に限らず、 曲面であってもよい。
本発明では、 基板 1をエッチング等により除去するのではなく、 基板 1 と被転 写層 4 との間にある分離層 2を剥離して基板 1を離脱させるため、 作業が容易で あるとともに、 例えば比較的厚さの厚い基板を用いる等、 基板 1に関する選択の 幅も広い。
次に、 分離層 2について説明する。
分離層 2は、 後述する照射光 7を吸収し、 その層内および Zまたは界面 2 aま たは 2 bにおいて剥離 （以下、 「層内剥離」 、 「界面剥離」 と言う） を生じるよ うな性質を有するものであり、 好ましくは、 照射光 7の照射により、 分離層 2を 構成する物質の原子間または分子間の結合力が消失または減少すること、 換言す れば、 アブレ一シヨンを生ぜしめることにより層内剥離および/または界面剥離 に至るものである。
さらに、 照射光 7の照射により、 分離層 2から気体が放出され、 分離効果が発 現される場合もある。 すなわち、 分離層 2に含有されていた成分が気体となって 放出される場合と、 分離層 2が光を吸収して一瞬気体になり、 その蒸気が放出さ れ、 分離に寄与する場合とがある。
このような分離層 2の組成としては、 例えば次のようなものが挙げられる。 ① 非晶質シリコン （ a— S i )
この非晶質シリコン中には、 H (水素） が含有されていてもよい。 この場合、 Hの含有量は、 2 &1:%以上程度であるのが好ましく、 2〜 2 O at%程度であるの がより好ましい。 このように、 Hが所定量含有されていると、 照射光 7の照射に より、 水素が放出され、 分離層 2に内圧が発生し、 それが上下の薄膜を剥離する 力となる。
非晶質シリコン中の Hの含有量は、 成膜条件、 例えば CVDにおけるガス組成、 ガス圧、 ガス雰囲気、 ガス流量、 温度、 基板温度、 投入パワー等の条件を適宜設 定することにより調整することができる。
② 酸化ケィ素またはケィ酸化合物、 酸化チタンまたはチタン酸化合物、 酸化ジル コニゥムまたはジルコン酸化合物、 酸化ランタンまたはランタン酸化合物等の各 種酸化物セラミックス、 誘電体 （強誘電体） あるいは半導体
酸化ケィ素としては、 S i O、 S i 02 、 S i 3 02 が挙げられ、 ケィ酸化合 物としては、 例えば K 2 S i 03 、 L i 2 S i 03 、 C a S i 03 、 Z r S i O
4 、 N a 2 S i 03 が挙げられる。
酸化チタンとしては、 T i 0、 T i 2 03 、 T i〇2 が挙げられ、 チタン酸化 合物としては、 例えば、 B a T i 04 、 B a T i 03 、 B a 2 T i 9 〇2。、 B a T i 5 O n, C a T i 03 、 S r T i 03 、 P b T i 03 、 M g T i 03 、
Z r T i 02 、 S nT i 04 、 A 12 T i 05 、 F e T i 03 が挙げられる。 酸化ジルコニウムとしては、 Z r 02 が挙げられ、 ジルコン酸化合物としては、 例えば B a Z r03 、 Z r S i 04 、 P b Z r 03 、 M g Z r O 3 、 K 2 Z r 0
3 が挙げられる。
③ P Z T、 P L Z T、 P L L Z T、 P B Z T等のセラミ ックスあるいは誘電体（強 誘電体）
④ 窒化珪素、 窒化アルミ、 窒化チタン等の窒化物セラミ ックス
⑤ 有機高分子材料
有機高分子材料としては、 —CH2 —、 — CO— （ケトン） 、 一 CONH— (ァ ミ ド） 、 一 NH— (イ ミ ド） 、 一 COO— （エステル） 、 一 N二 N— （ァゾ） 、 - CH = N- (シフ） 等の結合 （照射光 7の照射によりこれらの結合が切断され る） を有するもの、 特にこれらの結合を多く有するものであればいかなるもので もよい。 また、 有機高分子材料は、 構成式中に芳香族炭化水素 （ 1または 2以上 のベンゼン環またはその縮合環） を有するものであってもよい。 このような有機高分子材料の具体的例としては、 ポリエチレン、 ポリプロピレ ンのようなポリオレフイ ン、 ポリイ ミ ド、 ポリアミ ド、 ポリエステル、 ポリメチ ルメタクリ レート （PMMA) 、 ポリフエ二レンサルファイ ド （P P S) 、 ポリ エーテルスルホン （P E S) 、 エポキシ樹脂等が挙げられる。
⑥ 金属
金属としては、 例えば、 A l、 L i、 T i、 Mn、 I n、 S n、 Smまたはこ れらのうちの少なく とも 1種を含む合金が挙げられる。
また、 分離層 2の厚さは、 剥離目的や分離層 2の組成、 層構成、 形成方法等の 諸条件により異なるが、 通常は、 Inn！〜 20〃m 程度であるのが好ましく、 1 0η II！〜 2〃m 程度であるのがより好ましく、 4 Οηπ！〜 1〃m 程度であるのがさらに好 ましい。
分離層 2の膜厚が小さすぎると、 成膜の均一性が損なわれ、 剥離にムラが生じ ることがあり、 また、 膜厚が厚すぎると、 分離層 2の良好な剥離性を確保するた めに、 照射光 7のパワー （光量） を大きくする必要があるとともに、 後に分離層 2を除去する際にその作業に時間がかかる。 なお、 分離層 2の膜厚は、 できるだ け均一であるのが好ましい。
分離層 2の形成方法は、 特に限定されず、 膜組成や膜厚等の諸条件に応じて適 宜選択される。 例えば、 CVD (MO CVD、 低圧 CVD、 E CR— CVDを含 む） 、 蒸着、 分子線蒸着 （MB) 、 スパッタ リング、 イオンプレーティ ング、 P VD等の各種気相成膜法、 電気メ ツキ、 浸漬メツキ （デイ ツビング） 、 無電解メ ツキ等の各種メ ツキ法、 ラングミュア ' プロジェッ ト （L B) 法、 スピンコート、 スプレーコート、 ロールコート等の塗布法、 各種印刷法、 転写法、 インクジエツ ト法、 粉末ジェッ ト法等が挙げられ、 これらのうちの 2以上を組み合わせて形成 することもできる。
例えば、 分離層 2の組成が非晶質シリコン （a— S i) の場合には、 CVD、 特に低圧 CVDやプラズマ CVDにより成膜するのが好ましい。
また、 分離層 2をゾル—ゲル法によるセラ ミ ックスで構成する場合や、 有機高 分子材料で構成する場合には、 塗布法、 特にスピンコートにより成膜するのが好 ましい。 また、 分離層 2の形成は、 2工程以上の工程 （例えば、 層の形成工程と熱処理 工程） で行われてもよい。
このような分離層 2は、 2以上の層で構成されてもよい。 この場合、 前記 2以 上の層の組成または特性は、 同一であってもよく、 また、 異なっていてもよい。 〈 2〉 図 2に示すように、 分離層 2の上に中間層 （下地層） 3を形成する。 この中間層 3は、 種々の形成目的で形成され、 例えば、 製造時または使用時に おいて後述する被転写層 4を物理的または化学的に保護する保護層、 絶縁層、 導 電層、照射光 7の遮光層、被転写層 4へのまたは被転写層 4からの成分の移行（マ ィグレーシヨン） を阻止するバリア層、 反射層としての機能の内の少なく とも 1 つを発揮するものが挙げられる。
この中間層 3の組成としては、 その形成目的に応じて適宜設定され、 例えば、 非晶質シリコンによる分離層 2と薄膜トランジスタ （T F T ) による被転写層 4 との間に形成される中間層 3の場合には、 S i 0 2 等の酸化ケィ素が挙げられ、 分離層 2と P Z Tによる被転写層 4との間に形成される中間層 3の場合には、 例 えば、 P t、 A u、 W、 T a、 M o、 A l、 C r、 T iまたはこれらを主とする 合金のような金属が挙げられる。
このような中間層 3の厚さは、 その形成目的や発揮し得る機能の程度に応じて 適宜決定されるが、 通常は、 1 O nn！〜 5〃m 程度であるのが好ましく、 4 0 ηπ！〜 〜 1 m 程度であるのがより好ましい。
また、 中間層 3の形成方法も、 前記分離層 2で挙げた形成方法と同様の方法が 挙げられる。 また、 中間層 3の形成は、 2工程以上の工程で行われてもよい。 なお、 このような中間層 3は、 同一または異なる組成のものを 2層以上形成す ることもできる。 また、 本発明では、 中間層 3を形成せず、 分離層 2上に直接被 転写層 4を形成してもよい。
〈 3〉 図 3に示すように、 中間層 3の上に被転写層 （被剥離物） 4を形成する。 被転写層 4は、 後述する転写体 6へ転写される層であって、 前記分離層 2で挙 げた形成方法と同様の方法により形成することができる。
被転写層 4の形成目的、 種類、 形態、 構造、 組成、 物理的または化学的特性等 は、 特に限定されないが、 転写の目的や有用性を考慮して、 薄膜、 特に機能性薄 膜または薄膜デバイスであるのが好ましい。
機能性薄膜および薄膜デバィスとしては、 例えば、 薄膜トランジスタ （T F T )、 薄膜ダイオード、 その他の薄膜半導体デバイス、 電極 （例 ： I T O、 酸化スズ膜 のような透明電極） 、 太陽電池やイメージセンサ等に用いられる光電変換素子、 スィ ツチング素子、 メモリ一、 圧電素子等のァクチユエ一夕、 マイクロミラ一（ピ ェゾ薄膜セラミックス） 、 磁気記録媒体、 光磁気記録媒体、 光記録媒体等の記録 媒体、 磁気記録薄膜ヘッ ド、 コイル、 イ ンダクター、 薄膜高透磁材料およびそれ らを組み合わせたマイクロ磁気デバイス、 フィルター、 反射膜、 ダイクロイ ヅク ミラー、 偏光素子等の光学薄膜、 半導体薄膜、 超伝導薄膜 （例 ： Y B C O薄膜） 、 磁性薄膜、 金属多層簿膜、 金属セラミ ック多層薄膜、 金属半導体多層薄膜、 セラ ミ ック半導体多層薄膜、 有機薄膜と他の物質の多層薄膜等が挙げられる。
このなかでも、 特に、 薄膜デバイス、 マイクロ磁気デバイス、 マイクロ三次元 構造物の構成、 ァクチユエ一夕、 マイクロミラ一等に適用することの有用性が高 く、 好ましい。
このような機能性薄膜または薄膜デバイスは、 その形成方法との関係で、 通常、 比較的高いプロセス温度を経て形成される。 従って、 この場合、 前述したように、 基板 1 としては、 そのプロセス温度に耐え得る信頼性の高いものが必要となる。 なお、 被転写層 4は、 単層でも、 複数の層の積層体でもよい。 さらには、 前記 薄膜トランジスタ等のように、 所定のパターンニングが施されたものであっても よい。 被転写層 4の形成 （積層） 、 パターンニングは、 それに応じた所定の方法 により行われる。 このような被転写層 4は、 通常、 複数の工程を経て形成される。 薄膜トランジスタによる被転写層 4の形成は、 例えば、 特公平 2— 5 0 6 3 0 号公報や、 文献 ： H. Ohshima et al ： International Symposium Digest of Tech nical Papers SID 1983，， B/W and Color LC Video Di splay Addressed by Poly Si TFTs" に記載された方法に従って行うことができる。
また、 被転写層 4の厚さも特に限定されず、 その形成目的、 機能、 組成、 特性 等の諸条件に応じて適宜設定される。 被転写層 4が薄膜トランジスタの場合、 そ の合計厚さは、 好ましくは 0 . 5〜 2 0 0〃m 程度、 より好ましくは 1 . 0〜 1 0 m 程度とされる。 また、 その他の薄膜の場合、 好適な合計厚さは、 さらに広 い範囲でよく、 例えば 5 Ο ηπ！〜 1 0 0 0〃m 程度とすることができる。
なお、 被転写層 4は、 前述したような薄膜に限定されず、 例えば、 塗布膜ゃシ ートのような厚膜であってもよい。
< 4 > 図 4に示すように、 被転写層 （被剥離物） 4上に接着層 5を形成し、 該 接着層 5を介して転写体 6を接着 （接合） する。
接着層 5を構成する接着剤の好適な例としては、 反応硬化型接着剤、 熱硬化型 接着剤、 紫外線硬化型接着剤等の光硬化型接着剤、 嫌気硬化型接着剤等の各種硬 化型接着剤が挙げられる。 接着剤の組成としては、 例えば、 エポキシ系、 ァクリ レート系、 シリコーン系等、 いかなるものでもよい。 このような接着層 5の形成 は、 例えば、 塗布法によりなされる。
前記硬化型接着剤を用いる場合、例えば被転写層 4上に硬化型接着剤を塗布し、 その上に後述する転写体 6を接合した後、 硬化型接着剤の特性に応じた硬化方法 により前記硬化型接着剤を硬化させて、 被転写層 4 と転写体 6 とを接着、 固定す る。
光硬化型接着剤を用いる場合は、 透光性の転写体 6を未硬化の接着層 5上に配 置した後、 転写体 6上から硬化用の光を照射して接着剤を硬化させることが好ま しい。 また、 基板 1が透光性を有するものであれば、 基板 1 と転写体 6の両側か ら硬化用の光を照射して接着剤を硬化させれば、 硬化が確実となり好ましい。 なお、 図示と異なり、 転写体 6側に接着層 5を形成し、 その上に被転写層 4を 接着してもよい。 また、 被転写層 4と接着層 5との間に、 前述したような中間層 を設けてもよい。 また、 例えば転写体 6自体が接着機能を有する場合等には、 接 着層 5の形成を省略してもよい。
転写体 6 としては、 特に限定されないが、 基板 （板材） 、 特に透明基板が挙げ られる。 なお、 このような基板は、 平板であっても、 湾曲板であってもよい。 また、 転写体 6は、 前記基板 1に比べ、 耐熱性、 耐食性等の特性が劣るもので あってもよい。 その理由は、 本発明では、 基板 1側に被転写層 4を形成し、 その 後、 該被転写層 4を転写体 6に転写するため、 転写体 6に要求される特性、 特に 耐熱性は、 被転写層 4の形成の際の温度条件等に依存しないからである。
従って、 被転写層 4の形成の際の最高温度を T max としたとき、 転写体 6の構 成材料として、 ガラス転移点 （T g) または軟化点が Tmax 以下のものを用いる ことができる。 例えば、 転写体 6は、 ガラス転移点 （T g) または軟化点が好ま しくは 800 °C以下、 より好ましくは 500 °C以下、 さらに好ましくは 3 20 °C 以下の材料で構成することができる。
また、 転写体 6の機械的特性としては、 ある程度の剛性 （強度） を有するもの が好ましいが、 可撓性、 弾性を有するものであってもよい。
このような転写体 6の構成材料としては、 各種合成樹脂または各種ガラス材が 挙げられ、 特に、 各種合成樹脂や通常の （低融点の） 安価なガラス材が好ましい。 合成樹脂としては、 熱可塑性樹脂、 熱硬化性樹脂のいずれでもよく、 例えば、 ポリエチレン、 ポリプロピレン、 エチレン一プロピレン共重合体、 エチレン一酢 酸ビニル共重合体 （EVA) 等のポリオレフイ ン、 環状ポリオレフイ ン、 変性ポ リオレフイ ン、 ポリ塩化ビニル、 ポリ塩化ビニリデン、 ポリスチレン、 ポリアミ ド、 ポリイ ミ ド、 ポリアミ ドイ ミ ド、 ポリカーボネート、 ポリ一 （ 4—メチルぺ ンテン一 1 ) 、 アイオノマ一、 ァクリル系樹脂、 ポリメチルメタクリレート （P MMA) 、 ァクリロニト リル一ブタジエン一スチレン共重合体 （AB S樹脂） 、 アクリロニトリル一スチレン共重合体 （AS樹脂） 、 ブタジエン一スチレン共重 合体、 ポリオキシメチレン、 ポリ ビニルアルコール （PVA) 、 エチレン一ビニ ルアルコール共重合体 （EVOH) 、 ポリエチレンテレフ夕レート （PE T) 、 ポリブチレンテレフ夕レート （PBT)、 ポリシクロへキサンテレフ夕レート （P CT) 等のポリエステル、 ポリエーテル、 ポリエーテルケトン （P EK) 、 ポリ エーテルエーテルケトン （P E EK) 、 ポリエーテルイ ミ ド、 ポリァセタール （P OM) 、 ポリフエ二レンォキシ ド、 変性ポリフエ二レンォキシド、 ポリサルフォ ン、 ポリフエ二レンサルフアイ ド （PP S) 、 ポリエーテルスルホン （PE S) 、 ポリアリレート、 芳香族ポリエステル （液晶ポリマ一） 、 ポリテ トラフルォロェ チレン、 ポリフヅ化ビニリデン、 その他フッ素系樹脂、 スチレン系、 ポリオレフ イ ン系、 ポリ塩化ビニル系、 ポリウレタン系、 ポリエステル系、 ポリアミ ド系、 ポリブタジエン系、 トランスポリイソプレン系、 フッ素ゴム系、 塩素化ポリェチ レン系等の各種熱可塑性エラス トマ一、 エポキシ樹脂、 フ 1ノール樹脂、 ユリア 樹脂、 メラ ミン樹脂、 不飽和ポリエステル、 シリコーン樹脂、 ポリウレタン等、 またはこれらを主とする共重合体、 ブレンド体、 ポリマーァロイ等が挙げられ、 これらのうちの 1種または 2種以上を組み合わせて （例えば 2層以上の積層体と して） 用いることができる。
ガラス材としては、 例えば、 ケィ酸ガラス （石英ガラス） 、 ケィ酸アルカリガ ラス、 ソ一ダ石灰ガラス、 カリ石灰ガラス、 鉛 （アルカリ） ガラス、 バリウムガ ラス、 ホウケィ酸ガラス等が挙げられる。 このうち、 ケィ酸ガラス以外のものは、 ケィ酸ガラスに比べて融点が低く、 また、 成形、 加工も比較的容易であり、 しか も安価であり、 好ましい。
転写体 6 として合成樹脂で構成されたものを用いる場合には、 大型の転写体 6 を一体的に成形することができるとともに、 湾曲面や凹凸を有するもの等の複雑 な形状であっても容易に製造することができ、 また、 材料コス ト、 製造コス トも 安価であるという種々の利点が享受できる。 従って、 大型で安価なデバイス （例 えば、 液晶ディスプレイ） を容易に製造することができるようになる。
なお、 転写体 6は、 例えば、 液晶セルのように、 それ自体独立したデバイスを 構成するものや、 例えばカラーフィルター、 電極層、 誘電体層、 絶縁層、 半導体 素子のように、 デバイスの一部を構成するものであってもよい。
さらに、 転写体 6は、 金属、 セラミ ックス、 石材、 木材、 紙等の物質であって もよいし、 ある品物を構成する任意の面上 （時計の面上、 エアコンの表面上、 プ リント基板の上等） 、 さらには壁、 柱、 梁、 天井、 窓ガラス等の構造物の表面上 であってもよい。
< 5 > 図 5に示すように、 基板 1の裏面側 （照射光入射面 1 2側） から照射光 7を照射する。 この照射光 7は、 基板 1を透過した後、 界面 2 a側から分離層 2 に照射される。 これにより、 図 6または図 7に示すように、 分離層 2に層内剥離 および/または界面剥離が生じ、 結合力が減少または消滅するので、 基板 1 と転 写体 6とを離間させると、 被転写層 4が基板 1から離脱して、 転写体 6へ転写さ れる。
なお、 図 6は、 分離層 2に層内剥離が生じた場合を示し、 図 7は、 分離層 2に 界面 2 aでの界面剥離が生じた場合を示す。 分離層 2の層内剥離および/または 界面剥離が生じる原理は、 分離層 2の構成材料にアブレーションが生じること、 また、 分離層 2内に内蔵しているガスの放出、 さらには照射直後に生じる溶融、 蒸散等の相変化によるものであることが推定される。
ここで、 アブレ一シヨンとは、 照射光を吸収した固体材料 （分離層 2の構成材 料） が光化学的または熱的に励起され、 その表面や内部の原子または分子の結合 が切断されて放出することを言い、 主に、 分離層 2の構成材料の全部または一部 が溶融、 蒸散 （気化） 等の相変化を生じる現象として現れる。 また、 前記相変化 によって微小な発泡状態となり、 結合力が低下することもある。
分離層 2が層内剥離を生じるか、 界面剥離を生じるか、 またはその両方である かは、 分離層 2の組成や、 その他種々の要因に左右され、 その要因の 1つとして、 照射光 7の種類、 波長、 強度、 到達深さ等の条件が挙げられる。
照射光 7 としては、 分離層 2に層内剥離および/または界面剥離を起こさせる ものであればいかなるものでもよく、 例えば、 X線、 紫外線、 可視光、 赤外線 （熱 線） 、 レーザ光、 ミ リ波、 マイクロ波、 電子線、 放射線 （ひ線、 ?線、 ァ線） 等 が挙げられるが、 そのなかでも、 分離層 2の剥離 （アブレ一シヨン） を生じさせ 易いという点で、 レーザ光が好ましい。
このレーザ光を発生させるレーザ装置としては、 各種気体レーザ、 固体レーザ (半導体レ一ザ） 等が挙げられるが、 エキシマレ一ザ、 N d— Y A Gレーザ、 A rレーザ、 C 0 2 レーザ、 C Oレーザ、 H e — N eレ一ザ等が好適に用いられ、 その中でもエキシマレ一ザが特に好ましい。
エキシマレ一ザは、 短波長域で高エネルギーを出力するため、 極めて短時間で 分離層 2にアブレ一シヨンを生じさせることができ、 よって、 隣接するまたは近 傍の中間層 3、 被転写層 4、 基板 1等に温度上昇をほとんど生じさせることなく、 すなわち劣化、 損傷を生じさせることなく分離層 2を剥離することができる。 また、 分離層 2にアブレーションを生じさせるに際しての照射光に波長依存性 がある場合、 照射されるレーザ光の波長は、 1 0 0〜 3 5 O nm程度であるのが好 ましい。
また、 分離層 2に、 例えばガス放出、 気化、 昇華等の相変化を起こさせて分離 特性を与える場合、 照射されるレーザ光の波長は、 3 5 0〜 1 2 0 O nm程度であ るのが好ましい。 また、 照射されるレーザ光のエネルギー密度、 特に、 エキシマレ一ザの場合の エネルギー密度は、 1 0〜 5 0 0 O mJ/cm2程度とするのが好ましく、 1 0 0〜 5 0 O mJ/cm2程度とするのがより好ましい。 また、 照射時間は、 l〜 1 0 0 0 nsec 程度とするのが好ましく、 1 0〜 1 0 O nsec程度とするのがより好ましい。
エネルギー密度が低いかまたは照射時間が短いと、 十分なアブレ一シヨン等が生 じず、 また、 エネルギー密度が高いかまたは照射時間が長いと、 分離層 2および 中間層 3を透過した照射光により被転写層 4へ悪影響を及ぼすことがある。
このようなレーザ光に代表される照射光 7は、 その強度が均一となるように照 射されるのが好ましい。
照射光 7の照射方向は、 分離層 2に対し垂直な方向に限らず、 分離層 2に対し 所定角度傾斜した方向であってもよい。
また、 分離層 2の面積が照射光の 1回の照射面積より大きい場合には、 分離層 2の全領域に対し、 複数回に分けて照射光を照射することもできる。 また、 同一 箇所に 2回以上照射してもよい。
また、 異なる種類、 異なる波長 （波長域） の照射光 （レーザ光） を同一領域ま たは異なる領域に 2回以上照射してもよい。
〈 6〉 図 8に示すように、 中間層 3に付着している分離層 2を、 例えば洗浄、 エッチング、 アツシング、 研磨等の方法またはこれらを組み合わせた方法により 除去する。
図 6に示すような分離層 2の層内剥離の場合には、 基板 1に付着している分離 層 2も同様に除去する。
なお、 基板 1が石英ガラスのような高価な材料、 希少な材料で構成されている 場合等には、 基板 1は、 好ましくは再利用 （リサイクル） に供される。 換言すれ ば、 再利用したい基板 1に対し、 本発明を適用することができ、 有用性が高い。 以上のような各工程を経て、 被転写層 4の転写体 6への転写が完了する。 その 後、 被転写層 4に隣接する中間層 3の除去や、 他の任意の層の形成等を行うこと もできる。
本発明では、 被剥離物である被転写層 4自体を直接剥離するのではなく、 被転 写層 4に接合された分離層 2において剥離するため、 被剥離物 （被転写層 4 ) の 特性、 条件等にかかわらず、 容易かつ確実に、 しかも均一に剥離 （転写） するこ とができ、 剥離操作に伴う被剥離物 （被転写層 4 ) へのダメージもなく、 被転写 層 4の高い信頼性を維持することができる。
また、 図示の実施例では、 基板 1側から照射光 7を照射したが、 例えば、 被転 写層 4が照射光 7の照射により悪影響を受けないものの場合には、 照射光 7の照 射方向は前記に限定されず、 基板 1 と反対側から照射光を照射してもよい。
また、 分離層 2の面方向に対し部分的に、 すなわち所定のパターンで照射光を 照射して、 被転写層 4を前記パターンで転写するような構成であってもよい （第 1の方法） 。 この場合には、 前記 〈 5〉 の工程に際し、 基板 1の照射光入射面 1 2に対し、 前記パターンに対応するマスキングを施して照射光 7を照射するか、 あるいは、 照射光 7の照射位置を精密に制御する等の方法により行うことができ る。
また、 分離層 2を基板 1の分離層形成面 1 1全面に形成するのではなく、 分離 層 2を所定のパターンで形成することもできる （第 2の方法） 。 この場合、 マス キング等により分離層 2を予め所定のパターンに形成するか、 あるいは、 分離層
2を分離層形成面 1 1の全面に形成した後、 エッチング等によりパターンニング またはトリ ミングする方法が可能である。
以上のような第 1の方法および第 2の方法によれば、 被転写層 4の転写を、 そ のパターンニングゃトリ ミングと共に行うことができる。
また、 前述した方法と同様の方法により、 転写を 2回以上繰り返し行ってもよ い。 この場合、 転写回数が偶数回であれば、 最後の転写体に形成された被転写層 の表 · 裏の位置関係を、 最初に基板 1に被転写層を形成した状態と同じにするこ とができる。
また、 大型の透明基板 （例えば、 有効領域が 9 0 0匪 X 1 6 0 0匪） を転写体 6とし、 小型の基板 1 (例えば、 有効領域が 4 5 mm x 4 O mm) に形成した小単位 の被転写層 4 (薄膜トランジスタ） を複数回 （例えば、 約 8 0 0回） 好ましくは 隣接位置に順次転写して、大型の透明基板の有効領域全体に被転写層 4を形成し、 最終的に前記大型の透明基板と同サイズの液晶ディスプレイを製造することもで ぎる。 また、 基板 1上に形成した被転写層 4を複数用意し、 各被転写層 4を転写体 6 上へ、 順次転写し （重ね） 、 被転写層 4の積層体を形成してもよい。 この場合、 積層される被転写層 4は、 同一でもよく、 また、 異なっていてもよい。
以上が、 本発明で用いる薄膜構造の転写方法である。
次に、 前述した薄膜構造の転写方法 （転写技術） を用いた 3次元デバイス （多 層構造のデバイス） の製造方法の第 1実施例を説明する。
図 9は、 3次元デバイスの構成例を模式的に示す断面図、 図 1 0〜図 1 5は、 それそれ、 本発明の 3次元デバイスの製造方法の第 1実施例の工程を模式的に示 す断面図である。 なお、 前述した薄膜構造の転写方法との共通点については、 説 明を省略する。
図 9に示すように、 3次元デバイス 1 0は、 基体 （ベース） としての基板 （転 写側基板） 2 1 と、 第 1の被転写層 （第 1の薄膜デバイス層） 4 1 と、 第 2の被 転写層 （第 2の薄膜デバイス層） 4 2とを有している。 被転写層 4 1および 4 2 は、 それぞれ、 2次元方向 （基板 2 1に対して平行な方向） に広がっていて、 所 定の回路を構成している。
この場合、基板 2 1の図 9中上側に、接着層 5を介して被転写層 4 1が接着（接 合） されている。
そして、 この被転写層 4 1の図 9中上側に、 導電性接着層 2 2を介して被転写 層 4 2が接着 （接合） されている。
被転写層 4 1は、 その図 9中上側に接続電極 （接続用の端子） 4 1 1および 4 1 2をそれそれ有している。 また、 被転写層 4 1は、 その図 9中下側に接続電極 4 2 1および 4 2 2をそれぞれ有している。 この被転写層 4 1の接続電極 4 1 1 と被転写層 4 2の接続電極 4 2 1 とは、 導電性接着層 2 2を介して電気的に接続 されており、 また、 被転写層 4 1の接続電極 4 1 2 と被転写層 4 2の接続電極 4 2 2とは、 導電性接着層 2 2を介して電気的に接続されている。
導電性接着層 2 2としては、 異方性導電膜 （ A C F ： Anisotropic Conductive Fi lm ) が好ましい。 異方性導電膜で接着することにより、 厚さ方向 （図 9中、 上下方向） のみで導通が確保されるので、 図 9中横方向のショートを防止するこ とができる。 すなわち、 接続電極 4 1 1 と接続電極 4 1 2、 接続電極 4 1 1 と接 続電極 42 2、 接続電極 4 2 1と接続電極 42 2、 接続電極 4 2 1と接続電極 4 1 2がショートするのを防止することができる。
また、 異方性導電膜で接着することにより、 容易に、 接続電極 4 1 1と接続電 極 42 1、 接続電極 4 1 2と接続電極 4 2 2とが、 それぞれ電気的に接続するよ うに位置合わせをしつつ、 被転写層 4 1と被転写層 42とを接着 （接合） するこ とができる。
なお、 この 3次元デバイス 1 0の基板 （転写側基板） 2 1は、 図 4〜図 8中の 転写体 6に相当する。
また、 3次元デバイス 1 0の被転写層 4 1および 42としては、 例えば、 前述 した被転写層 4として例示した種々のものが挙げられる。
具体的には、 被転写層 4 1および 42は、 D RAM (ダイナミ ック RAM) 、 S RAM (スタティ ック RAM) 、 E 2 PROM, ROM等のメモリ、 CPU等 のロジック （ロジック回路） 、 光センサ一、 磁気センサ一等のセンサー等とする ことができる。 なお、 被転写層 4 1および 4 2が前記のものに限定されないのは、 言うまでもない。
また、 被転写層 4 1と被転写層 42は、 同一でもよく、 また、 異なっていても よい。
被転写層 4 1と被転写層 42とが同一の場合としては、 例えば、 被転写層 4 1 および被転写層 42の両方をメモリ （メモリセルアレイ） とすることができる。 これにより大容量のメモリ （大規模メモリ） が実現する。
また、 前記の他、 例えば、 被転写層 4 1および被転写層 4 2の両方をロジック (ロジック回路） とすることもできる。 これにより大規模のロジック （大規模口 ジック） が実現する。
また、 被転写層 4 1と被転写層 42とが異なる場合としては、 例えば、 被転写 層 4 1および被転写層 42のうちの一方をメモリとし、 他方をロジックとするこ とができる。 すなわち、 3次元デバイス 10は、 メモリとロジックとを混載 （一 体化） したシステム I C (例えば、 システム L S I ) となる。
このような場合、 本発明によれば、 被転写層 4 1と被転写層 4 2を異なるデザ イ ンルール （最小線幅） で形成することができる。 また、 被転写層 4 1と被転写 層 4 2を異なるデザインパラメータで形成することができる。 また、 被転写層 4 1 と被転写層 4 2を異なる製造プロセスで形成することができる。 従来では、 積 層された層同士で、 このような条件を変えることは、 不可能または困難であった。 前記システム I Cにおけるメモリの最小線幅は、 例えば、 0 . 3 5〃m (〃m ルール） 程度とされ、 ロジックの最小線幅は、 例えば、 0 . 5 m ( m ルール） 程度とされる （メモリの最小線幅は、 ロジックの最小線幅より小さい） 。 また、 これとは逆に、 メモリの最小線幅をロジックの最小線幅より大きく してもよい。 前記 3次元デバイス 1 0は、 前述した薄膜構造の転写方法により、 例えば、 下 記のようにして製造する。
〈A 1〉 図 1 0に示すように、 基板 （元基板） 1の片面に、 分離層 2を形成す る。 また、 図 1 1に示すように、 基板 （元基板） 1の片面に、 分離層 2を形成す る。
< A 2 > 図 1 0および図 1 1に示すように、 各基板 1の分離層 2の上に、 それ それ、 中間層 （下地層） 3を形成する。
〈A 3〉 図 1 0に示すように、 中間層 3の上に、 第 1の被転写層 （第 1の薄膜 デバイス層） 4 1を形成する。 また、 図 1 1に示すように、 中間層 3の上に、 第 2の被転写層 （第 2の薄膜デバイス層） 4 2を形成する。
被転写層 4 1の K部分 （図 1 0において一点鎖線で囲まれている部分） の拡大 断面図を図 1 0中に示す。
図 1 0に示すように、 被転写層 4 1は、 例えば、 中間層 3 (例えば、 S i 0 2 膜） 上に形成された薄膜トランジスタ （T F T ) 6 0を有している。
この薄膜トランジスタ 6 0は、 ポリシリコン層に n型または p型不純物を導入 して形成されたソース層 （n + または p + 層） 6 1およびドレイン層 （n + また は P + 層） 6 2と、 チャネル層 6 3 と、 ゲ一ト絶縁膜 6 4と、 ゲート電極 6 5と、 層間絶縁膜 6 6と、 例えばアルミニウムからなる電極 6 7および 6 8 と、 保護膜 6 9とで構成されている。
この薄膜トランジスタ 6 0の保護膜 6 9の図 1 0中下側には、 接続電極 4 1 1 が形成されている。 この接続電極 4 1 1は、 保護膜 6 9に形成されたコンタク ト ホールを経由して、 電極 6 8に電気的に接続されている。 また、 被転写層 4 2の K部分 （図 1 1において一点鎖線で囲まれている部分） の拡大断面図を図 1 1中に示す。
図 1 1に示すように、 被転写層 4 2は、 例えば、 中間層 3 (例えば、 S i〇2 膜） 上に形成された薄膜トランジスタ （T F T ) 6 0を有している。
この薄膜トランジスタ 6 0は、 ポリシリコン層に n型または p型不純物を導入 して形成されたソース層 （n + または p + 層） 6 1およびドレイン層 （n + また は p + 層） 6 2と、 チャネル層 6 3と、 ゲート絶縁膜 6 4と、 ゲート電極 6 5と、 層間絶縁膜 6 6と、 例えばアルミニウムからなる電極 6 7および 6 8と、 保護膜 6 9とで構成されている。
この薄膜トランジスタ 6 0の保護膜 6 9の図 1 1中上側には、 接続電極 4 2 1 が形成されている。 この接続電極 4 2 1は、 保護膜 6 9に形成されたコンタク ト ホールを経由して、 電極 6 7に電気的に接続されている。
なお、 電極 4 1 2の近傍の被転写層 4 1および電極 4 2 2の近傍の被転写層 4 2の構成は、 前記とほぼ同様であるので、 説明を省略する。
本発明では、 被転写層 4 1を図示しない 1枚の基板 （例えば、 ガラス製基板） に多数同時に形成し、 それを切り出してもよい。 同様に、 被転写層 4 2を図示し ない 1枚の基板 （例えば、 ガラス製基板） に多数同時に形成し、 それを切り出し てもよい。
この場合、 例えば、 被転写層 4 1、 4 2が形成された基板をそれぞれプローブ 装置にセッ ト し、 各被転写層 4 1、 4 2の接続電極や図示しない端子に触針をコ ンタク トして、 各被転写層 4 1、 4 2の電気的特性検査を実施する。 そして、 不 良と判定された被転写層 4 1、 4 2にはィンカーまたはスクラツチ針等でマ一キ ングする。
その後、 各被転写層 4 1、 4 2を個々にダイシングする。 この際、 マーキング の有無により、 個々の被転写層 4 1、 4 2を、 不良品と良品とに選別しておく。 なお、 ダイシング後に、 個々の被転写層 4 1、 4 2の電気的特性検査を実施して も良い。
また、 本発明では、 被転写層 4 1 と被転写層 4 2 とを同時に製造してもよく、 特に、 同一の基板 （元基板） 1上に、 同時に製造してもよい。 これにより、 工程 数を減少させることができる。
く A 4〉 図 1 2に示すように、 前記基板 1上に形成した被転写層 4 1 と、 基板 (転写側基板） 2 1 とを接着層 5を介して接着 （接合） する。
く A 5〉 図 1 2に示すように、 基板 1の裏面側 （照射光入射面 1 2側） から照 射光 7を照射する。 前述したように、 この照射光 7は、 基板 1を透過した後、 分 離層 2に照射され、 これにより、 分離層 2に層内剥離および/または界面剥離が 生じ、 結合力が減少または消滅する。
そして、 基板 1 と基板 2 1 とを離間させる。 これにより、 図 1 3に示すように、 被転写層 4 1が基板 1から離脱して、 基板 2 1へ転写される。
く A 6〉 図 1 3に示すように、 被転写層 4 1上の中間層 3や分離層 2を、 例え ば洗浄、 エッチング、 アツシング、 研磨等の方法またはこれらを組み合わせた方 法により除去する。 なお、 必要に応じて、 接続電極 4 1 1、 4 1 2が露出する程 度に、 前記中間層 3を残してもよい。
また、 分離層 2の層内剥離の場合には、 基板 1に付着している分離層 2も同様 に除去する。
なお、 基板 1が石英ガラスのような高価な材料、 希少な材料で構成されている 場合等には、 基板 1は、 好ましくは再利用 （リサイクル） に供される。 換言すれ ば、 再利用したい基板 1に対し、 本発明を適用することができ、 有用性が高い。 以上のような各工程を経て、 被転写層 4 1の基板 2 1への転写が完了する。 そ の後、 他の任意の層の形成等を行うこともできる。
< A 7 > 図 1 4に示すように、 対応する接続電極同士が対向、 すなわち、 接続 電極 4 1 1 と接続電極 4 2 1 とが対向し、 かつ接続電極 4 1 2 と接続電極 4 2 2 とが対向するように位置決めしつつ、 前記基板 1上に形成した被転写層 4 2と、 前記基板 2 1に転写した被転写層 4 1 とを導電性接着層 2 2を介して接着（接合） する。
この導電性接着層 2 2としては、 前述したように、 異方性導電膜が好ましい力 本発明は、 それに限定されるものではない。
異方性導電膜で接着する際は、 被転写層 4 1 と被転写層 4 2 との間に所定の導 電性接着剤を充填 （配置） し、 その導電性接着剤を図 1 4中縦方向に加圧しつつ 硬化させる。 これにより、 被転写層 4 1 と被転写層 4 2 とが導電性接着層 2 2を 介して接着されるとともに、 この導電性接着層 2 2中の図示しない導電粒子が図 1 4中縦方向につながり （接触し） 、 接続電極 4 1 1 と接続電極 4 2 1、 接続電 極 4 1 2と接続電極 4 2 2が、 それぞれ、 前記導電粒子を介して電気的に接続さ れる。
く A 8〉 図 1 4に示すように、 基板 1の裏面側 （照射光入射面 1 2側） から照 射光 7を照射する。 前述したように、 この照射光 7は、 基板 1を透過した後、 分 離層 2に照射され、 これにより、 分離層 2に層内剥離および/または界面剥離が 生じ、 結合力が減少または消滅する。
そして、 基板 1 と基板 2 1 とを離間させる。 これにより、 図 1 5に示すように、 被転写層 4 2が基板 1から離脱して、 被転写層 4 1上へ転写される。
なお、 被転写層 4 1、 4 2および導電性接着層 2 2の K部分 （図 1 5において 一点鎖線で囲まれている部分） の拡大断面図を図 1 5中に示す。
く A 9〉 図 1 5に示すように、 被転写層 4 2上の中間層 3や分離層 2を、 例え ば洗浄、 エッチング、 アツシング、 研磨等の方法またはこれらを組み合わせた方 法により除去する。 なお、 必要に応じて、 前記中間層 3を残してもよい。
また、 分離層 2の層内剥離の場合には、 基板 1に付着している分離層 2も同様 に除去する。
なお、 基板 1が石英ガラスのような高価な材料、 希少な材料で構成されている 場合等には、 基板 1は、 好ましくは再利用 （リサイクル） に供される。 換言すれ ば、 再利用したい基板 1に対し、 本発明を適用することができ、 有用性が高い。 以上のような各工程を経て、 被転写層 4 2の被転写層 4 1上への転写、 すなわ ち、 被転写層 4 2 と被転写層 4 1の積層が完了する。 その後、 他の任意の層の形 成等を行うこともできる。
以上説明したように、 本発明によれば、 転写により、 容易に、 3次元デバイス (例えば、 3次元 I C ) 1 0を製造することができる。
特に、 各薄膜デバイス層をそれぞれ単独で作れるので、 従来のような下層 （下 側の薄膜デバイス層） への悪影響を考慮することがなく、 製造条件の自由度が広 い o そして、 本発明では、 複数の薄膜デバイス層を積層するので、 集積度を向上す ることができる。 すなわち、 比較的緩いデザインルールでも比較的狭い面積に I Cを形成することができる。
例えば、 3次元デバイス 1 0がメモリを有する場合 （例えば、 被転写層 4 1お よび 4 2の両方がメモリの場合） には、 メモリの大容量化を図ることができる。 また、 3次元デバイス 1 0がロジックを有する場合 （例えば、 被転写層 4 1およ び 4 2の両方がロジックの場合） には、 ロジックの大規模化を図ることができる。 また、 本発明では、 各薄膜デバイス層を一旦、 異なる基板上に形成することがで きるので、 各薄膜デバイス層を任意のデバイスパラメ一夕 （例えば、 ゲート線幅、 ゲート絶縁膜の膜厚、 デザインルール、 製造時の温度等の製造条件） で形成する ことができる。 このため、 各薄膜デバイス層をそれぞれ最適なデバイスパラメ一 夕で形成することができ、 これにより信頼性が高く、 高性能の 3次元デバイス 1
0を提供することができる。
例えば、 3次元デバイス 1 0がメモリ とロジックとを混載 （一体化） したシス テム I C (例えば、 システム L S I ) の場合、 そのシステム I Cを製造するとき に、 メモリ とロジックとをそれぞれに応じたプロセスで形成することができるの で、 製造が容易であり、 生産性が高く、 量産に有利である。
また、 各薄膜デバイス層の一端に、 接続電極 （接続用の端子） を形成するので、 隣接する薄膜デバイス層同士を、 容易かつ確実に、 電気的に接続することができ、 これにより 3次元デバイス 1 0の 3次元化を図ることができる （ 3次元方向の回 路を構成することができる） 。
また、層毎に良品の薄膜デバイス層のみを選別して積層することができるので、 同一基板上に各層を順次形成 （直接各層を形成） して 3次元デバイスを製造する 場合に比べ、 歩留りが高い。
また、 基板 （転写側基板） 2 1を選ばず、 種々の基板 2 1への転写が可能とな る。 すなわち、 薄膜デバイス層を直接形成することができないかまたは形成する のに適さない材料、 成形が容易な材料、 安価な材料等で構成されたもの等に対し ても、 転写によりそれを形成することができる。 換言すれば、 基板 2 1に自由度 があるので、 例えば、 可撓性の基板上に I Cを形成することができ、 このため、 容易に I Cカード等を製造することができる。
また、 基板 （元基板） 1 として、 比較的価格が低く、 かつ大面積のガラス製基 板を用いることができるので、 コス トを低減することができる。
なお、 前述した実施例では、 被転写層 （薄膜デバイス層） 4 1および 4 2の転 写の回数は、 それぞれ 1回であるが、 本発明では、 被転写層 4 1 と被転写層 4 2 とを積層することができれば、 被転写層 4 1の転写の回数は、 2回以上であって もよく、 また、 被転写層 4 2の転写の回数は、 2回以上であってもよい。
例えば、 被転写層の転写回数を 2回とする場合には、 基板 1上の被転写層を、 基板 1および基板 2 1以外の図示しない第 3の基板上に転写し、 この後、 その第 3の基板上の被転写層を基板 2 1上に転写する。 なお、 前記第 3の基板には、 前 述した分離層 2等が形成されている。
被転写層の転写回数が偶数回であれば、 最後の転写体である基板（転写側基板） 2 1に形成された被転写層の表 · 裏の位置関係を、 最初に基板 （元基板） 1に被 転写層を形成した状態と同じにすることができる。
また、 本発明では、 基板 （転写側基板） 2 1上に被転写層 4 1を直接形成し、 前述した転写方法により、 この被転写層 4 1上に被転写層 4 2を転写して、 3次 元デバイス 1 0を製造してもよい。
また、 本発明では、 被転写層 （薄膜デバイス層） を 3層以上積層してもよい。 被転写層 （薄膜デバイス層） の層数を増加することにより、 集積度をより高める ことができる。
例えば、 3次元デバイス 1 0の被転写層 （薄膜デバイス層） の層数を 3層にし て、 隣接する被転写層同士を電気的に接続する場合には、 図 1 6に示すように、 第 1の被転写層 （第 1の薄膜デバイス層） 4 1 と第 2の被転写層 （第 2の薄膜デ バイス層） 4 2 との間に位置する第 3の被転写層 （第 3の薄膜デバイス層） 4 3 の両端に接続電極 （接続用の端子） を形成する。 すなわち、 被転写層 4 3の一端 (図 1 6中下側） に、 接続電極 4 3 1および 4 3 2を形成し、 他端 （図 1 6中上 側） に接続電極 4 3 3および 4 3 4を形成する。
そして、 被転写層 4 1の接続電極 4 1 1 と被転写層 4 3の接続電極 4 3 1 とを 導電性接着層 2 2を介して電気的に接続し、 被転写層 4 1の接続電極 4 1 2 と被 転写層 4 3の接続電極 4 3 2とを導電性接着層 2 2を介して電気的に接続する。 同様に、 被転写層 4 3の接続電極 4 3 3 と被転写層 4 2の接続電極 4 2 1 とを導 電性接着層 2 3を介して電気的に接続し、 被転写層 4 3の接続電極 4 3 4と被転 写層 4 2の接続電極 4 2 2とを導電性接着層 2 3を介して電気的に接続する。 導電性接着層 2 3としては、 導電性接着層 2 2と同様の理由で、 異方性導電膜 が好ましい。
なお、 被転写層 （薄膜デバイス層） を 3層以上積層する場合、 各層がすべて同 一でもよく、 また、 各層がすべて異なっていてもよく、 また、 一部の層のみが同 一であってもよい。
次に、 3次元デバイスの製造方法の第 2実施例を説明する。
図 1 7は、 3次元デバイスの構成例を模式的に示す断面図である。 なお、 前述 した第 1実施例との共通点については、 説明を省略し、 主な相違点を説明する。 図 1 7に示す 3次元デバィス 1 0も前述した第 1実施例と同様に、 薄膜構造の 転写方法により製造する。
但し、 この 3次元デバイス 1 0では、 前記工程 く A 7〉 において、 第 1の被転 写層 （第 1の薄膜デバイス層） 4 1の接続電極 4 1 1 と第 2の被転写層 （第 2の 薄膜デバイス層） 4 2の接続電極 4 2 1 とを接触させて、 これらを電気的に接続 し、 被転写層 4 1の接続電極 4 1 2 と被転写層 4 2の接続電極 4 2 2を接触させ て、 これらを電気的に接続するとともに、 被転写層 4 1 と被転写層 4 2とを接着 層 2 4を介して接着 （接合） する。
この第 2実施例でも前述した第 1実施例と同様の効果が得られる。
なお、 本発明では、 被転写層 4 1 と被転写層 4 2 との接着 （接合） の方法と、 対応する接続電極同士を電気的に接続する方法は、 それそれ、 前述した第 1実施 例および第 2実施例には限定されない。
例えば、 接続電極 4 1 1 と接続電極 4 2 1、 接続電極 4 1 2 と接続電極 4 2 2 をそれそれ接触させ、 これらを加熱し、 接触面を一旦溶融し、 固化させることに より、 対応する接続電極同士を固着させてもよい。 これにより、 対応する接続電 極同士が電気的に接続するとともに、被転写層 4 1 と被転写層 4 2とが接合する。 また、 接続電極 4 1 1 と接続電極 4 2 1 との間と、 接続電極 4 1 2と接続電極 4 2 2との間とに、 それそれ半田 （導電性のろう材） を配置し、 これらの半田を 加熱し、 一旦溶融させ、 固化させてもよい。 これにより、 対応する接続電極同士 が半田を介して電気的に接続するとともに、 被転写層 4 1 と被転写層 4 2とが半 田を介して接着 （接合） する。
次に、 3次元デバイスの製造方法の第 3実施例を説明する。
図 1 8は、 3次元デバイスの構成例を模式的に示す断面図である。 なお、 前述 した第 1実施例との共通点については、 説明を省略し、 主な相違点を説明する。 図 1 8に示す 3次元デバイス 1 0も前述した第 1実施例と同様に、 薄膜構造の 転写方法により製造する。
この 3次元デバイス 1 0の第 1の被転写層 （第 1の薄膜デバイス層） 4 1の一 端 （図 1 8中上側） には、 発光部 （発光素子） 4 1 3および受光部 （受光素子） 4 1 4が形成されている。
また、 第 2の被転写層 （第 2の薄膜デバイス層） 4 2の一端 （図 1 8中下側） には、 発光部 （発光素子） 4 2 3および受光部 （受光素子） 4 2 4が形成されて いる。
この 3次元デバイス 1 0では、 前記工程 く A 7〉 において、 対応する発光部と 受光部とが対向、 すなわち、 発光部 4 1 3と受光部 4 2 4とが対向し、 かつ発光 部 4 2 3と受光部 4 1 4とが対向するように位置決めしつつ、 被転写層 4 1 と被 転写層 4 2とを実質的に透明の （発光部 4 1 3および 4 2 3からの光に対して光 透過性を有する） 接着層 2 5を介して接着 （接合） する。
この 3次元デバイス 1 0における発光部 4 1 3および 4 2 3としては、例えば、 有機 E L素子を用いることができる。
図 1 9は、 有機 E L素子の構成例を示す断面図である。
同図に示すように、 有機 E L素子 3 0は、 隔壁 （バンク） 3 4 と、 この隔壁 3 4の内側に形成された透明電極 3 1および発光層 （有機 E L ) 3 2 と、 金属電極 3 3とで構成されている。
この場合、 透明電極 3 1上に発光層 3 2が形成され、 隔壁 3 4および発光層 3 2上に金属電極 3 3が形成されている。
透明電極 3 1は、 例えば、 I T O等で構成される。 また、 発光層 3 2は、 例えば、 主として発光層 3 2を形成する共役系高分子有 機化合物の前駆体と、 発光層 3 2の発光特性を変化させるための蛍光色素等を所 定の溶媒 （極性溶媒） に溶解または分散させた有機 E L素子用組成物 （発光層 3 2用の組成物） を加熱処理し、 その有機 E L素子用組成物中の前記前駆体を高分 子化した薄膜 （固体薄膜） で構成される。
また、 金属電極 33は、 例えば、 A 1— L i等で構成される。
また、 隔壁 34は、 例えば、 樹脂ブラックレジス ト等で構成される。
被転写層 4 1および 42には、 それぞれ、 この有機 E L素子 3 0を駆動する図 示しない駆動部 （駆動回路） が形成されている。
この有機 E L素子 3 0では、 前記駆動回路から透明電極 3 1と金属電極 33と の間に所定の電圧が印加されると、 発光層 3 2に電子および正孔 （ホール） が注 入され、 それらは印加された電圧によって生じる電場により発光層 32中を移動 し再結合する。 この再結合に際し放出されたエネルギーによりエキシトン （励起 子） が生成し、 このエキシトンが基底状態へ戻る際にエネルギー （蛍光 · リン光） を放出する。 すなわち、 発光する。 なお、 上記の現象を E L発光と言う。
また、 この 3次元デバィス 10における受光部 4 14および 4 24としては、 例えば、 P I Nフォ トダイオードを用いることができる。
図 20は、 P I Nフォ トダイォードの構成例を示す断面図である。
同図に示すように、 P I Nフォ トダイオード 50は、 受光部窓電極 5 1と、 p 型 a— S i C層 （p型半導体層） 5 2と、 i型 a— S i層 （半導体層） 53と、 n型 a— S i C層 （n型半導体層） 54と、 受光部上部電極と配線 （電気配線） を兼ねた八 1ー 3 :1— 011層 5 5とで構成されている。
これら受光部窓電極 5 1、 p型 a— S i C層 5 2、 i型 a— S i層 53、 n型 a— S i C層 54および A 1— S i— Cu層 5 5は、 図 20中下側からこの順序 で積層されている。 なお、 前記受光部窓電極 5 1は、 例えば、 I TO等で構成さ れる。
前述したように、 有機 E L素子 30は、 該有機 E L素子 30に電気的に接続さ れている図示しない駆動回路により駆動されて発光する。 すなわち、 有機 E L素 子 30は、 光信号 （光） を送出 （送信） する。 この有機 E L素子 3 0からの光は、 接着層 2 5を透過して受光部窓電極 5 1か ら入射する。 すなわち、 P I Nフォ トダイオード 5 0で受光される。
そして、 P I Nフォ トダイオード 5 0からは、 受光光量に応じた大きさの電流、 すなわち電気信号 （信号） が出力される （光信号が電気信号に変換され出力され る） 。
この P I Nフォ トダイオード 5 0からの信号に基づいて、 該 P I Nフォ トダイ オード 5 0に電気的に接続されている図示しない回路が作動する。
なお、 図 1 8に示すように、 発光部 4 1 3からの光は、 接着層 2 5を透過して 受光部 4 2 4で受光され、 また、 発光部 4 2 3からの光は、 接着層 2 5を透過し て受光部 4 1 4で受光される。 すなわち、 発光部 4 1 3、 4 2 3、 受光部 4 1 4 および 4 2 4により、 被転写層 4 1 と被転写層 4 2 との間で光 （光信号） による 通信がなされる。
この第 3実施例でも前述した第 1実施例と同様の効果が得られる。
そして、 この第 3実施例では、 層間の信号の伝達は、 電気 （電気信号） ではな く、 光 （光信号） で行うように構成されているので、 製造が容易であり、 特に、 集積度をより高めることができる。
なお、 本発明では、 発光部 4 1 3および 4 2 3は、 有機 E L素子に限らず、 例 えば、 無機 E L素子、 発光ダイオード （L E D ) 、 半導体レーザ （レーザダイォ —ド） 等で構成されていてもよい。
また、 本発明では、 受光部 4 1 4および 4 2 4は、 P I Nフォ トダイオードに 限らず、 例えば、 P Nフォ トダイオード、 アバランシェフオ トダイオード等の各 種フォ トダイオード、 フォ ト トランジスタ、 フォ トルミネッセンス （有機フォ ト ルミネッセンス、 無機フォ トルミネッセンス等） 等で構成されていてもよい。 また、 本発明では、 被転写層 （薄膜デバイス層） 4 1 と被転写層 （薄膜デバイ ス層） 4 2 との接着 （接合） の方法は、 前述した方法に限らない。 すなわち、 被 転写層 4 1 と被転写層 4 2との間で、 光 （光信号） による通信が可能なように、 被転写層 4 1 と被転写層 4 2 とを接着 （接合） することができればよい。
例えば、 被転写層 4 1 と被転写層 4 2とを部分的に接着 （接合） してもよい。 この場合、 発光部 4 1 3、 4 2 3、 受光部 4 1 4および 4 2 4以外の部分で接着 (接合）するときは、不透明の接着層で被転写層 4 1 と被転写層 4 2とを接着（接 合） してもよい。
また、 被転写層 4 1 と被転写層 4 2との間にスぺーサ （例えば、 柱） を設け、 このスぺーサを介して被転写層 4 1 と被転写層 4 2 とを接着 （接合） してもよい。 この場合には、 被転写層 4 1の発光部 4 1 3および受光部 4 1 4と、 被転写層 4 2の受光部 4 2 4および発光部 4 2 3との間に空間が形成される。
また、 被転写層 4 1の発光部 4 1 3および受光部 4 1 4と、 被転写層 4 2の受 光部 4 2 4および発光部 4 2 3 とを、 それそれ接触させてもよい。
また、 本発明では、 3次元デバイスの被転写層 （薄膜デバイス層） の層数を 3 層以上にする場合には、 隣接しない層間において、 光 （光信号） による通信が可 能なように構成してもよい。
また、 本発明では、 発光部を発光特性 （例えば、 発光する光のピーク波長） の 異なる複数の発光素子で構成し、 受光部を対応する前記発光素子からの光を受光 する複数の受光素子で構成してもよい。
この場合には、 複数の情報 （信号） を同時に通信することができる。 すなわち、 多チャンネルの光通信による情報伝達が可能となる。
また、 本発明では、 発光特性 （例えば、 発光する光のピーク波長） の異なる複 数の発光部を設け、 対応する前記発光部からの光を受光する複数の受光部を設け てもよい。
また、 本発明では、 少なく とも 1つの所定の被転写層 （薄膜デバイス層） 内に おいて、 前記被転写層 （薄膜デバイス層） 間のような光 （光信号） による通信が なされるように構成してもよい。
以上、 本発明の 3次元デバイスの製造方法を図示の実施例に基づいて説明した 力、 本発明は、 これに限定されるものではない。
例えば、 本発明では、 3次元デバイスの被転写層 （薄膜デバイス層） の層数を 3層以上にする場合には、 所定の被転写層間 （被転写層同士） を第 1実施例また は第 2実施例等のように電気的に接続し （以下、 「電気的に接続」 と言う） 、 他 の被転写層間では、 第 3実施例等のように、 光 （光信号） による通信が可能 （以 下、 「光学的に接続」 と言う） であるように構成してもよい。 O また、 本発明では、 所定の被転写層間について、 その一部を電気的に接続し、 残部を光学的に接続してもよい。
また、 本発明では、 3次元デバイスを構成する複数の被転写層 （薄膜デバイス 層） のうちの少なく とも 1層を前述した薄膜構造の転写方法 （転写技術） により 転写して該デバイスを製造すればよい。
なお、 本発明における転写方法は、 前述した方法には限らない。 産業上の利用可能性
以上説明したように、 本発明の 3次元デバイスの製造方法によれば、 薄膜デバ イス層を転写方法により積層するので、 容易に、 3次元デバイス （例えば、 3次 元 I C ) を製造することができる。
特に、 各薄膜デバイス層をそれぞれ単独で形成することができるので、 従来の ような下層 （下側の薄膜デバイス層） への悪影響を考慮することがなく、 製造条 件の自由度が広い。
そして、 本発明では、 複数の薄膜デバイス層を積層してデバイスを製造するの で、 集積度を高めることができる。
また、 本発明では、 各薄膜デバイス層を異なる基板上に形成することができる ので、 各薄膜デバイス層をそれぞれ最適なデバイスパラメ一夕で形成することが でき、 これにより信頼性が高く、 高性能のデバイスを提供することができる。 また、 本発明では、 層毎に良品の薄膜デバイス層のみを選別して積層すること ができるので、 同一基板上に各層を順次形成 （直接各層を形成） して 3次元デバ イスを製造する場合に比べ、 高い歩留りが得られる。

Claims

請 求 の 範 囲
1 . 2次元方向の所定の領域内に配置される薄膜デバィス層をその厚さ方向に 複数積層して 3次元デバイスを製造する 3次元デバイスの製造方法であって、 前 記各薄膜デバイス層のうちの少なく とも 1つを転写法により積層することを特徴 とする 3次元デバイスの製造方法。
2 . 基体上に、 2次元方向に広がる所定の領域内で回路を構成する薄膜デバィ ス層をその厚さ方向に複数積層して 3次元方向の回路を構成する 3次元デバィス を製造する 3次元デバイスの製造方法であって、 前記各薄膜デバィス層のうちの 少なく とも 1つを転写法により積層することを特徴とする 3次元デバイスの製造 方法。
3 . 前記転写法は、 第 1の基板上に分離層を介して薄膜デバイス層を形成した 後、 前記分離層に照射光を照射して、 前記分離層の層内およびノまたは界面にお いて剥離を生ぜしめ、 前記第 1の基板上の薄膜デバイス層を第 2の基板側へ転写 するものである請求項 1または 2に記載の 3次元デバイスの製造方法。
4 . 前記分離層の剥離は、 分離層を構成する物質の原子間または分子間の結合 力が消失または減少することにより生じる請求項 3に記載の 3次元デバイスの製 造方法。
5 . 前記分離層の剥離は、 分離層を構成する物質から気体が発生することによ り生じる請求項 3に記載の 3次元デバィスの製造方法。
6 . 前記照射光は、 レーザ光である請求項 3に記載の 3次元デバイスの製造方 法。
7 . 前記レーザ光の波長が、 1 0 0〜 3 5 O nmである請求項 6に記載の 3次元 デバイスの製造方法。
8 . 前記レーザ光の波長が、 3 5 0〜 1 2 0 O nmである請求項 6に記載の 3次 元デバイスの製造方法。
9 . 前記分離層は、 非晶質シリコン、 セラミ ックス、 金属または有機高分子材 料で構成されている請求項 3に記載の 3次元デバイスの製造方法。
1 0 . 前記第 1の基板は、 透明基板である請求項 3に記載の 3次元デバイスの 製造方法。
1 1 . 前記薄膜デバイス層に接続電極を形成し、 該接続電極により、 隣接する 前記薄膜デバィス層同士を電気的に接続する請求項 1に記載の 3次元デバイスの 製造方法。
1 2 . 前記接続電極は、 前記薄膜デバイス層の両面に存在する請求項 1 1に記 載の 3次元デバイスの製造方法。
1 3 . 異方性導電膜を介して隣接する前記薄膜デバイス層同士を接合する請求 項 1 1に記載の 3次元デバイスの製造方法。
1 4 . 前記各薄膜デバイス層のうちの対応する 2層において、 一方の層に発光 部を形成し、 他方の層に前記発光部からの光を受光する受光部を形成し、 これら 発光部および受光部により、 前記 2層間で光による通信を可能とする請求項 1な いし 1 0のいずれかに記載の 3次元デバイスの製造方法。
1 5 . 前記転写して積層される薄膜デバイス層は、 他の薄膜デバイス層のうち の少なく とも 1つと同時に製造される請求項 1に記載の 3次元デバイスの製造方 法。
1 6 . 前記各薄膜デバイス層のうちの少なく とも 1つは、 複数の薄膜トランジ スタを有する請求項 1に記載の 3次元デバイスの製造方法。
1 7 . メモリとしての前記薄膜デバイス層を複数回転写し、 大規模メモリを形 成する請求項 1に記載の 3次元デバイスの製造方法。
1 8 . ロジックとしての前記薄膜デバイス層を複数回転写し、 大規模ロジック を形成する請求項 1に記載の 3次元デバイスの製造方法。
1 9 . メモリとしての前記薄膜デバイス層とロジックとしての前記薄膜デバィ ス層とを転写し、 システム L S Iを形成する請求項 1に記載の 3次元デバイスの 製造方法。
2 0 . 前記ロジックと前記メモリは、 異なるデザインルールで形成する請求項 1 9に記載の 3次元デバイスの製造方法。
2 1 . 前記ロジックと前記メモリは、 異なるデザインパラメ一夕で形成する請 求項 1 9に記載の 3次元デバイスの製造方法。
2 2 . 前記ロジックと前記メモリは、 異なる製造プロセスで形成する請求項 1 に記載の 3次元デバイスの製造方法。
PCT/JP1999/000819 1998-02-27 1999-02-23 Method of manufacturing three-dimensional device WO1999044236A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US09/403,342 US6627518B1 (en) 1998-02-27 1999-02-23 Method for making three-dimensional device
KR10-1999-7009413A KR100484959B1 (ko) 1998-02-27 1999-02-23 3차원 디바이스의 제조 방법
EP99903937A EP0986104A4 (en) 1998-02-27 1999-02-23 MANUFACTURING METHOD FOR A THREE-DIMENSIONAL COMPONENT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10/48410 1998-02-27
JP04841098A JP4126747B2 (ja) 1998-02-27 1998-02-27 ３次元デバイスの製造方法

Publications (1)

Publication Number Publication Date
WO1999044236A1 true WO1999044236A1 (en) 1999-09-02

Family

ID=12802546

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/000819 WO1999044236A1 (en) 1998-02-27 1999-02-23 Method of manufacturing three-dimensional device

Country Status (7)

Country Link
US (1) US6627518B1 (ja)
EP (1) EP0986104A4 (ja)
JP (1) JP4126747B2 (ja)
KR (1) KR100484959B1 (ja)
CN (1) CN1132245C (ja)
TW (1) TW426869B (ja)
WO (1) WO1999044236A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554169B2 (en) * 2002-12-17 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI676607B (zh) * 2017-09-22 2019-11-11 日商吉奧馬科技股份有限公司 樹脂基板積層體及電子元件之製造方法

Families Citing this family (269)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
EP2988331B1 (en) 2000-08-14 2019-01-09 SanDisk Technologies LLC Semiconductor memory device
TW521391B (en) * 2001-01-26 2003-02-21 Koninkl Philips Electronics Nv Method of manufacturing a display device
US6897514B2 (en) * 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
JP4244120B2 (ja) * 2001-06-20 2009-03-25 株式会社半導体エネルギー研究所 発光装置及びその作製方法
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
TW586231B (en) 2001-07-24 2004-05-01 Seiko Epson Corp Transfer method, methods of manufacturing thin film devices and integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, manufacturing methods of IC card and electronic appliance
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
US7056751B2 (en) * 2002-11-20 2006-06-06 Reveo, Inc. Method and system for increasing yield of vertically integrated devices
KR100478521B1 (ko) * 2001-10-29 2005-03-28 삼성에스디아이 주식회사 유기 전계 발광 소자용 고분자 발광 혼합 조성물 및 그를이용한 유기 전계 발광 소자
KR100944886B1 (ko) * 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
US7101729B2 (en) * 2002-03-28 2006-09-05 Seiko Epson Corporation Method of manufacturing a semiconductor device having adjoining substrates
EP1363319B1 (en) 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Method of transferring an object and method of manufacturing a semiconductor device
JP4373063B2 (ja) 2002-09-02 2009-11-25 株式会社半導体エネルギー研究所 電子回路装置
TWI330269B (en) 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
JP4574118B2 (ja) * 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2004247373A (ja) 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP2004349513A (ja) * 2003-05-22 2004-12-09 Seiko Epson Corp 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器
JP2004349540A (ja) 2003-05-23 2004-12-09 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
US7180064B2 (en) * 2003-07-24 2007-02-20 Delphi Technologies, Inc. Infrared sensor package
JP2005081299A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp 成膜方法、配線パターンの形成方法、半導体装置の製造方法、電気光学装置、及び電子機器
US6821826B1 (en) * 2003-09-30 2004-11-23 International Business Machines Corporation Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers
US6967149B2 (en) * 2003-11-20 2005-11-22 Hewlett-Packard Development Company, L.P. Storage structure with cleaved layer
FR2863405B1 (fr) * 2003-12-08 2006-02-03 Commissariat Energie Atomique Collage moleculaire de composants microelectroniques sur un film polymere
KR101137797B1 (ko) 2003-12-15 2012-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로장치를 가지는 아이디 태그 및 동전
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7566010B2 (en) 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
CN100502018C (zh) * 2004-02-06 2009-06-17 株式会社半导体能源研究所 薄膜集成电路的制造方法和元件基片
JP4238998B2 (ja) 2004-03-18 2009-03-18 セイコーエプソン株式会社 電気デバイス
CN1934707B (zh) * 2004-03-22 2014-09-10 株式会社半导体能源研究所 制造集成电路的方法
CN100594619C (zh) * 2004-05-21 2010-03-17 株式会社半导体能源研究所 半导体器件及其制造方法
JP2006013462A (ja) * 2004-05-21 2006-01-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2006120726A (ja) 2004-10-19 2006-05-11 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
EP1810334B1 (en) 2004-11-11 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for Manufacturing a Semiconductor Device
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
JP2006344618A (ja) * 2005-06-07 2006-12-21 Fujifilm Holdings Corp 機能性膜含有構造体、及び、機能性膜の製造方法
JP4916680B2 (ja) * 2005-06-30 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法
JP4433200B2 (ja) * 2005-12-20 2010-03-17 セイコーエプソン株式会社 強誘電体キャパシタおよび半導体装置
US8173519B2 (en) 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8222116B2 (en) 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI424499B (zh) * 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
JP5078401B2 (ja) 2007-03-27 2012-11-21 株式会社Ａｄｅｋａ 防水シート
US8158515B2 (en) * 2009-02-03 2012-04-17 International Business Machines Corporation Method of making 3D integrated circuits
US20100253902A1 (en) 2009-04-07 2010-10-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8258810B2 (en) 2010-09-30 2012-09-04 Monolithic 3D Inc. 3D semiconductor device
EP2937898A1 (en) 2009-07-15 2015-10-28 Silanna Semiconductor U.S.A., Inc. Semiconductor-on-insulator with backside heat dissipation
US9496227B2 (en) 2009-07-15 2016-11-15 Qualcomm Incorporated Semiconductor-on-insulator with back side support layer
US9466719B2 (en) 2009-07-15 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator with back side strain topology
KR101818556B1 (ko) 2009-07-15 2018-01-15 퀄컴 인코포레이티드 이면측 바디 연결을 가진 반도체-온-절연체
US8921168B2 (en) 2009-07-15 2014-12-30 Silanna Semiconductor U.S.A., Inc. Thin integrated circuit chip-on-board assembly and method of making
TWI509780B (zh) 2009-07-15 2015-11-21 Silanna Semiconductor Usa Inc 積體電路及其製造方法
US9390974B2 (en) 2012-12-21 2016-07-12 Qualcomm Incorporated Back-to-back stacked integrated circuit assembly and method of making
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8298875B1 (en) 2011-03-06 2012-10-30 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US8283215B2 (en) 2010-10-13 2012-10-09 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
TWI433625B (zh) 2011-07-04 2014-04-01 Ind Tech Res Inst 軟性電子元件的製法
JP2013080897A (ja) * 2011-09-22 2013-05-02 Sumitomo Chemical Co Ltd 複合基板の製造方法
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
KR20150120376A (ko) 2013-02-20 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 반도체 장치, 및 박리 장치
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
CN105793957B (zh) 2013-12-12 2019-05-03 株式会社半导体能源研究所 剥离方法及剥离装置
KR20150077969A (ko) * 2013-12-30 2015-07-08 삼성디스플레이 주식회사 플렉시블 기판의 제조 방법, 플렉시블 표시 장치 및 플렉시블 표시 장치의 제조 방법
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US9515181B2 (en) 2014-08-06 2016-12-06 Qualcomm Incorporated Semiconductor device with self-aligned back side features
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
WO2017053329A1 (en) 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
WO2017171818A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Permanent functional carrier systems and methods
WO2018020333A1 (en) 2016-07-29 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Separation method, display device, display module, and electronic device
TWI753868B (zh) 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
JP6981812B2 (ja) 2016-08-31 2021-12-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102425705B1 (ko) 2016-08-31 2022-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10369664B2 (en) 2016-09-23 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US10756234B2 (en) * 2017-05-12 2020-08-25 Crystal Is, Inc. Aluminum nitride substrate removal for ultraviolet light-emitting devices
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
KR20230117025A (ko) 2022-01-29 2023-08-07 한만균 낚시용 지그
CN115041836B (zh) * 2022-06-30 2023-08-22 华南理工大学 一种磁驱折纸软体机器人的磁驱动单元激光诱导转印方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199362A (ja) * 1984-10-22 1986-05-17 Fujitsu Ltd 半導体装置
JPS62145760A (ja) * 1985-12-20 1987-06-29 Hitachi Ltd 半導体素子
JPS62219954A (ja) * 1986-03-20 1987-09-28 Fujitsu Ltd 三次元ｉｃの製造方法
JPH0778938A (ja) * 1993-09-09 1995-03-20 Sony Corp 複合半導体装置及びその製造方法
JPH08125120A (ja) * 1994-10-24 1996-05-17 Hitachi Ltd 半導体装置およびその製造方法
JPH09503622A (ja) * 1993-09-30 1997-04-08 コピン・コーポレーシヨン 転写薄膜回路を使用した３次元プロセッサー
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH10335577A (ja) * 1997-06-05 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2902002A1 (de) * 1979-01-19 1980-07-31 Gerhard Krause Dreidimensional integrierte elektronische schaltungen
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
US4883561A (en) * 1988-03-29 1989-11-28 Bell Communications Research, Inc. Lift-off and subsequent bonding of epitaxial films
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US6143582A (en) 1990-12-31 2000-11-07 Kopin Corporation High density electronic circuit modules
US5357122A (en) * 1991-09-05 1994-10-18 Sony Corporation Three-dimensional optical-electronic integrated circuit device with raised sections
JP3211995B2 (ja) 1993-03-31 2001-09-25 セイコーインスツルメンツ株式会社 半導体装置の製造方法
CA2138218C (en) * 1993-12-16 2000-10-10 Shinji Tanaka Process for delaminating organic resin from board and process for manufacturing organic resin multi-layer wiring board
US5625726A (en) * 1995-02-10 1997-04-29 Ngk Insulators, Ltd. Optical waveguide substrate, an article comprising the same and a substrate coupled thereto for holding optical fibers
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
US5916585A (en) * 1996-06-03 1999-06-29 Gore Enterprise Holdings, Inc. Materials and method for the immobilization of bioactive species onto biodegradable polymers
EP1758169A3 (en) * 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US5773331A (en) * 1996-12-17 1998-06-30 International Business Machines Corporation Method for making single and double gate field effect transistors with sidewall source-drain contacts
US6162705A (en) * 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199362A (ja) * 1984-10-22 1986-05-17 Fujitsu Ltd 半導体装置
JPS62145760A (ja) * 1985-12-20 1987-06-29 Hitachi Ltd 半導体素子
JPS62219954A (ja) * 1986-03-20 1987-09-28 Fujitsu Ltd 三次元ｉｃの製造方法
JPH0778938A (ja) * 1993-09-09 1995-03-20 Sony Corp 複合半導体装置及びその製造方法
JPH09503622A (ja) * 1993-09-30 1997-04-08 コピン・コーポレーシヨン 転写薄膜回路を使用した３次元プロセッサー
JPH08125120A (ja) * 1994-10-24 1996-05-17 Hitachi Ltd 半導体装置およびその製造方法
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH10335577A (ja) * 1997-06-05 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554169B2 (en) * 2002-12-17 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7939831B2 (en) 2002-12-17 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8153506B2 (en) 2002-12-17 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI676607B (zh) * 2017-09-22 2019-11-11 日商吉奧馬科技股份有限公司 樹脂基板積層體及電子元件之製造方法

Also Published As

Publication number Publication date
KR100484959B1 (ko) 2005-04-25
CN1256791A (zh) 2000-06-14
EP0986104A4 (en) 2003-07-30
KR20010006328A (ko) 2001-01-26
US6627518B1 (en) 2003-09-30
CN1132245C (zh) 2003-12-24
JP4126747B2 (ja) 2008-07-30
TW426869B (en) 2001-03-21
EP0986104A1 (en) 2000-03-15
JPH11251517A (ja) 1999-09-17

Similar Documents

Publication Publication Date Title
WO1999044236A1 (en) Method of manufacturing three-dimensional device
WO1999045593A1 (en) Three-dimensional device
JP4619461B2 (ja) 薄膜デバイスの転写方法、及びデバイスの製造方法
TW412774B (en) The stripping and reprinting methods of the thin film device
JP4619462B2 (ja) 薄膜素子の転写方法
KR100494479B1 (ko) 액티브 매트릭스 기판의 제조 방법
KR100500520B1 (ko) 전사 방법 및 액티브 매트릭스 기판 제조 방법
JP4478268B2 (ja) 薄膜デバイスの製造方法
US6814832B2 (en) Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP3809712B2 (ja) 薄膜デバイスの転写方法
JPH11243209A (ja) 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JPH10125929A (ja) 剥離方法
JPH1124106A (ja) 液晶パネル用基板及び液晶パネル並びにそれらの製造方法
JP3809710B2 (ja) 薄膜素子の転写方法
JP4619644B2 (ja) 薄膜素子の転写方法
JP3849683B2 (ja) 薄膜トランジスタの剥離方法
JP2004140380A (ja) 薄膜デバイスの転写方法、及びデバイスの製造方法
JP2004327728A (ja) 転写方法、転写体の製造方法、回路基板の製造方法、電気光学装置および電子機器
JP4619645B2 (ja) 薄膜素子の転写方法
JP3809833B2 (ja) 薄膜素子の転写方法
JP2004072050A (ja) 薄膜デバイス装置の製造方法及び薄膜デバイス装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99800189.9

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1019997009413

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09403342

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1999903937

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1999903937

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019997009413

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019997009413

Country of ref document: KR