WO1999028896A1 - Circuit de commande pour dispositif electro-optique, procede de commande du dispositif electro-optique, dispositif electro-optique, et dispositif electronique - Google Patents

Circuit de commande pour dispositif electro-optique, procede de commande du dispositif electro-optique, dispositif electro-optique, et dispositif electronique Download PDF

Info

Publication number
WO1999028896A1
WO1999028896A1 PCT/JP1998/001477 JP9801477W WO9928896A1 WO 1999028896 A1 WO1999028896 A1 WO 1999028896A1 JP 9801477 W JP9801477 W JP 9801477W WO 9928896 A1 WO9928896 A1 WO 9928896A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
transfer
electro
circuit
optical device
Prior art date
Application number
PCT/JP1998/001477
Other languages
English (en)
French (fr)
Inventor
Masao Murade
Nobuyuki Shimotome
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Priority to US09/355,203 priority Critical patent/US6377235B1/en
Publication of WO1999028896A1 publication Critical patent/WO1999028896A1/ja

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0283Arrangement of drivers for different directions of scanning
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00Parallel handling of streams of display data
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix

Definitions

  • Electro-optical device driving circuit electro-optical device driving method, electro-optical device, and electronic apparatus
  • the present invention relates to a liquid crystal device of an active matrix driving method by driving a thin film transistor (hereinafter, appropriately referred to as a TFT), a driving circuit of an electro-optical device such as an electroluminescent device, an electro-optical device having the driving circuit, Driving method of an optical device and the technical field of electronic equipment using the electro-optical device, and particularly, the periphery of a scanning line driving circuit and a data line driving circuit of a liquid crystal device suitably used as a light valve or the like of a liquid crystal projector. Belongs to the technical field of circuits.
  • a TFT thin film transistor
  • a liquid crystal device when used as a light valve of this type of liquid crystal projector, a single-panel system using only one colored liquid crystal device (that is, a color filter formed on a counter substrate) and a non-colored liquid crystal device are used.
  • a double-panel system in which three liquid crystal devices (that is, no color filter is formed) are used for each RGB.
  • the single-panel system has a simple structure, but the double-panel system is superior in that it can brighten the display screen and obtain high-quality image quality.
  • three-color lights separately modulated by three liquid crystal devices are combined into one projection light by a prism / dichroic mirror, and then projected on a screen.
  • single-panel / double-panel LCD projectors are normally installed on the floor.
  • a liquid crystal monitor which is a single-panel type liquid crystal device, such as a liquid crystal monitor of a portable video camera, inverting, for example, with a flexible joint as a fulcrum, according to the shooting posture of the user.
  • an image signal processing IC for supplying an image signal to a data line driving circuit of a liquid crystal device in a predetermined format. For example, only an image signal for G, or an image signal for all colors, or an original image. It generates and supplies an image signal corresponding to the image whose top, bottom, left, and right are inverted for each field. This is convenient because there is no need to make any changes to the liquid crystal device and peripheral circuits.
  • the scanning direction is left and right compared to the liquid crystal device for R and the liquid crystal device for B in order to combine three color lights.
  • the inverted liquid crystal device is used as a G liquid crystal device.
  • a scanning line driving circuit and a data line driving circuit have a unidirectional shift register in which the transfer direction is fixed to one side, and line-sequential or serial transfer is performed based on a transfer signal generated from the unidirectional shift register. It is configured to supply scanning signals and image signals in a dot-sequential manner and scan on the display screen up, down, left, and right. Therefore, in the case of a multi-panel type liquid crystal projector application, in order to use a liquid crystal device in which the scanning direction is inverted, the shift register is configured such that the data line driving circuit scans the display image from left to right.
  • the present invention has been made in view of the above-described problems, and has a relatively simple configuration, and a driving circuit for an electro-optical device such as a liquid crystal device capable of easily reversing the direction of horizontal scanning or vertical scanning horizontally or vertically, It is an object to provide an electro-optical device including the driving circuit, and an electronic apparatus including the electro-optical device.
  • the drive circuit of the liquid crystal device wherein a plurality of data lines to which an image signal is supplied, a plurality of scan lines to which a scan signal is supplied;
  • a driving circuit for an electro-optical device having switching means connected to each scanning line and a pixel electrode connected to the switching means, wherein a sampling circuit for sampling the image signal and supplying the image signal to the data line.
  • a first bidirectional shift register having an odd number of output stages for supplying a first transfer signal to the sampling circuit, wherein each output stage from the first bidirectional shift register includes a first bidirectional shift register.
  • the first bidirectional shift register is fixed in the forward direction or the reverse direction according to the binary level of the direction control signal, and is fixed in the fixed transfer direction according to the first clock signal.
  • the first transfer signal is sequentially supplied from each output stage of the star.
  • the first direction control signal having one of the binary levels is externally supplied to the data line driving means. 1
  • the transfer direction in the first gate means provided at each stage of the first bidirectional shift register is forward (eg, For example, it is fixed in the left-to-right direction or in the opposite direction (for example, right-to-left).
  • each first gate means transfers the first transfer signal to the next stage of the first bidirectional shift register each time the binary level of the first clock signal in the predetermined cycle changes. Therefore, the first bidirectional shift register functions as a unidirectional shift register.
  • the first bidirectional shift register when a first direction control signal having the other of the binary levels is input to the first bidirectional shift register from the outside, the first bidirectional shift register is activated.
  • the transfer direction of the first gate means provided in each stage is fixed in the opposite direction to the above-described first case.
  • the first transfer signal is fed back, and the first transfer signal to which this feedback is applied is applied. Is transferred to the next stage of the first bidirectional shift register. Therefore, the first bidirectional shift register functions as a unidirectional shift register whose transfer direction is opposite to that in the first case.
  • the first bidirectional shift register is a bidirectional shift register having an even number of output stages
  • the first bidirectional shift register has the first bidirectional shift register
  • the first bidirectional shift register has the first bidirectional shift register.
  • the first transfer signal output from the first output stage from the bidirectional shift register (for example, the leftmost or rightmost output stage) is a signal that is mutually inverted, so that the transfer direction is actually inverted.
  • a mechanism or control for switching the first clock signal is required in the image signal processing IC or the like, which is very disadvantageous in terms of the configuration and control of the device.
  • the data line driving means comprises a first bidirectional shift register having an odd number of output stages. Therefore, regardless of whether the transfer direction is forward or reverse, the transfer signal output from the first output stage (for example, the leftmost or rightmost output stage) from the first bidirectional shift register is identical to the same signal. Become. That is, in order to reverse the transfer direction, it is only necessary to change the binary level of the first direction control signal, and it is not necessary to reverse the first cook signal.
  • the first direction control signal The image signal is odd by the data line driving means based on the first transfer signal sequentially output from each output stage of the first bidirectional shift register in the first direction or the opposite direction which can be fixed by the level of the first bidirectional shift register.
  • the data lines are sequentially supplied to the data line groups.
  • the horizontal scanning direction of the display image on the liquid crystal device can be easily reversed left and right only by changing the level of the first direction control signal.
  • a drive circuit for an electro-optical device comprising: a plurality of data lines to which an image signal is supplied; a plurality of scan lines to which a scan signal is supplied; And a driving circuit for an electro-optical device having switching means connected to each of the scanning lines and a pixel electrode connected to the switching means, wherein an odd number of outputs for supplying a second transfer signal to the scanning lines is provided.
  • a second bidirectional shift register having a plurality of stages, wherein each stage of the second bidirectional shift register is fixed in a forward or reverse direction according to a binary level of a second direction control signal;
  • the second transfer signal is sequentially supplied from each output stage from the second bidirectional shift register in the fixed direction according to a second clock signal.
  • the image signal is supplied to the data line by the data line driving unit.
  • the scanning line driving means as a first case, when a second direction control signal having one of the binary levels is input from the outside to the second bidirectional shift register, the second two-way shift register is operated.
  • the transfer direction of the second gate means provided at each stage of the directional shift register is fixed in a forward direction (for example, from the top to the bottom) or in a reverse direction (for example, from the bottom to the top). .
  • the second transfer signal is fed back and the second transfer signal is fed back.
  • the transfer signal is transferred to the next stage. Therefore, the second bidirectional shift register functions as a unidirectional shift register.
  • the second bidirectional shift register when a second direction control signal having the other of the binary levels is input to the second bidirectional shift register from the outside, the second bidirectional shift register
  • the transfer direction in the second gate means provided at each stage is fixed in a direction opposite to that in the first case.
  • a predetermined circuit is Each time the binary level of the second cook signal changes in the period, the second transfer signal is fed back, and the fed back second transfer signal is transferred to the next stage. Therefore, the second bidirectional shift register functions as a unidirectional shift register whose transfer direction is opposite to that in the first case.
  • the scanning line driving means comprises a second bidirectional shift register having an odd number of output stages. Therefore, whether the transfer direction is forward or reverse, the transfer signal output from the first output stage (for example, the upper or lower output stage) from the second bidirectional shift register is the same signal. . That is, in order to invert the transfer direction, it is only necessary to change the binary level of the second direction control signal, and it is not necessary to invert the second clock signal.
  • the scanning signals are sequentially supplied to the scanning lines by the scanning line driving means based on the output second transfer signal.
  • the vertical scanning direction of the display image in the liquid crystal device can be easily inverted up and down only by changing the level of the second direction control signal.
  • the drive circuit for an electro-optical device is a drive circuit for an electro-optical device according to claim 1, wherein the plurality of data lines are adjacent to each other.
  • the first transfer is sequentially performed from each output stage of the first bidirectional shift register to the odd number of data lines in the transfer direction in the first direction or the direction opposite to the first direction.
  • a signal is output, and an image signal is sequentially supplied to each of the data line groups based on the first transfer signal.
  • the data line driving means includes a first bidirectional shift register having an odd number of output stages. Therefore, regardless of whether the transfer direction is forward or reverse, the transfer signal output from the first output stage (for example, the leftmost or rightmost output stage) from the first bidirectional shift register is the same signal. . That is, in order to invert the transfer direction, it is only necessary to change the binary level of the first direction control signal, and it is not necessary to invert the first clock signal. As a result, Claim 3 According to the driving circuit described in (1), the horizontal scanning direction in the liquid crystal device can be easily reversed left and right only by changing the levels of the first and second direction control signals.
  • the drive circuit for an electro-optical device according to claim 4 is a drive circuit for an electro-optical device according to claim 1 or 3, wherein the drive circuit for an electro-optical device according to claim 1 or 3 is an odd-numbered stage of the first bidirectional shift register.
  • the pulse width of the first transfer signal output from the first bidirectional shift register is defined by a first waveform selection circuit to have a predetermined first pulse width, and is output from an even-numbered stage of the first bidirectional shift register.
  • the pulse width of the first transfer signal is characterized by being defined by the second waveform selection circuit to a predetermined second pulse width.
  • the pulse width of the first transfer signal output from the odd-numbered stage of the first bidirectional shift register corresponds to the odd-numbered stage.
  • the pulse width of the first waveform selection signal is limited by the first waveform selection circuit provided respectively.
  • the pulse width of the first transfer signal output from the even-numbered stage of the first bidirectional shift register is determined by the second waveform selection circuit provided for each of the even-numbered stages. Limited by the pulse width of the signal. Therefore, an appropriate time interval is provided between the image signals supplied successively to the adjacent data line groups. Therefore, it is possible to prevent a situation in which these image signals are overlapped particularly in a high-frequency driving environment, and a ghost image unevenness caused by writing a preceding image signal component occurs.
  • the data line driving means since the data line driving means has odd-numbered first bidirectional shift registers, it is sufficient to change the binary level of the first direction control signal in order to invert the transfer direction. There is no need to invert the clock signal or the first and second waveform selection signals.
  • the drive circuit of the electro-optical device according to claim 5 is a drive circuit of the electro-optical device according to claim 3 or 4, wherein the first waveform selection circuit is configured to: And a first logic circuit that takes a logical product or an exclusive logical product of the first waveform selection signal and the second waveform selection signal, wherein the second waveform selection circuit performs a logical product of the first transfer signal and the second waveform selection signal or It is characterized by including a second logic circuit that takes exclusive logical product.
  • the first bidirectional shift register is provided.
  • the pulse width of the first transfer signal output from the odd-numbered stage of the star is limited to the pulse width of the first waveform selection signal by the first logic circuits respectively provided corresponding to the odd-numbered stage.
  • the pulse width of the first transfer signal output from the even-numbered stage of the first bidirectional shift register is determined by the second logic circuit provided for each of the even-numbered stages. It can be limited to the pulse width.
  • An electro-optical device driving circuit is a driving circuit for an electro-optical device according to claim 5, wherein a transition of a pulse waveform of the first and second waveform selection signals is performed. It is characterized by being softened.
  • the signal component of the waveform selection signal is written into the image signal as noise. Can be prevented.
  • the drive circuit for an electro-optical device according to claim 7 is a drive circuit for an electro-optical device according to claim 6, wherein the transition of the pulse waveform is 20 ns or more and 50 ns. It is characterized by the following range.
  • the transition of the pulse waveform is smoothed in the range of 20 ns or more and 50 ns or less, the signal component of the waveform selection signal is used as noise as an image signal line. Can be reliably prevented.
  • the drive circuit for an electro-optical device is a drive circuit for an electro-optical device according to any one of claims 1 to 7, in order to solve the above-described problem.
  • At least one of the sex shift registers includes a first clock inverter that enables transfer when the binary level of the first or second direction control signal is at one level and fixes the transfer direction in the forward direction.
  • a second clocked inverter that enables transfer when the binary level of the first or second direction control signal is at the other level and fixes the transfer direction in the reverse direction; and the transfer direction is fixed in the forward direction.
  • the transfer is performed by the first clocked inverter that can be transferred at this time.
  • the direction is fixed in the forward direction.
  • the first or second transfer signal transferred via the first clocked inverter is converted into the first or second clock signal by the third clocked inverter. It is transferred each time the value level changes.
  • the first or second transfer signal transferred via the first clock inverter is changed by the fourth clock inverter every time the binary level of the first or second clock signal changes. Is returned to.
  • the transfer direction is fixed in the opposite direction by the second clocked inverter that can transfer at this time.
  • the first or second transfer signal transferred via the second clock inverter is applied to the first or second transfer signal by the third clock inverter. Feedback is applied every time the binary level of the clock signal changes.
  • the first or second inverted signal transmitted via the second clocked inverter is transmitted by the fourth clock inverter every time the binary level of the first or second clock signal changes.
  • the first or second bidirectional shift register configured as described above has the unidirectionality in which the transfer direction is the forward direction or the reverse direction according to the binary level of the first or second direction control signal. Functions as a shift register.
  • the drive circuit for an electro-optical device is a drive circuit for an electro-optical device according to any one of claims 1 to 7, wherein the first and second bidirectional circuits are provided. At least one of the sex shift registers is capable of transferring when the binary level of the first or second direction control signal is at one level, and the transfer direction is forwarded. A first transmission gate that fixes the transfer direction, and a second transmission gate that enables transfer when the binary level of the first or second direction control signal is at the other level, and fixes the transfer direction in the opposite direction. When the transfer direction is fixed in the forward direction, the first or second transfer signal transferred via the first transmission gate is converted into a binary level of the first or second master signal.
  • the first or second transfer signal transferred through the second transmission gate is transferred to the first or second transfer signal.
  • a first clock inverter which transfers data every time the binary level of the two-way signal changes; and, if the transfer direction is fixed in the forward direction, the transfer is performed via the first transmission gate.
  • the first or second transfer signal is fed back every time the binary level of the first or second clock signal changes, and the transfer direction is fixed in the reverse direction.
  • the transfer is performed by the first transmission gate that can be transferred at this time.
  • the direction is fixed in the forward direction.
  • the first or second transfer signal transferred through the first transmission gate is converted into the first or second clock signal by the first clock inverter. Transferred each time the binary level changes.
  • the first or second transfer signal transferred through the first transmission gate is changed by the second clock inverter every time the binary level of the first or second clock signal changes. Is returned to.
  • the transfer direction is fixed in the reverse direction by the second transmission gate that can transfer at this time.
  • the first or second transfer signal transferred via the second transmission gate is converted into the first or second clock by the first clock inverter. It is transferred each time the binary level of the audible signal changes. And a first or second retransmission transmitted via the second transmission gate. The signal is fed back by the second clock inverter every time the binary level of the first or second clock signal changes.
  • the first or second bidirectional shift register configured as described above has the unidirectionality in which the transfer direction is the forward direction or the reverse direction according to the binary level of the first or second direction control signal. Functions as a shift register.
  • the layout area of the bidirectional shift register can be improved. Can be reduced. Thereby, a small electro-optical device can be realized.
  • the drive circuit for an electro-optical device according to claim 10 is a drive circuit for an electro-optical device according to any one of claims 1 to 5, in order to solve the above-mentioned problem.
  • At least one of the bidirectional shift registers is a first transmission gate that enables transfer when the binary level of the first or second direction control signal is at one level, and fixes the transfer direction in the forward direction.
  • the transfer When the binary level of the first or second direction control signal is at the other level, the transfer is enabled and the transfer direction is fixed in the reverse direction.If the transfer direction is fixed in the forward direction, Transferring the first or second transfer signal transferred via the first transmission gate each time the binary level of the first or second cook signal changes; When the direction is fixed in the opposite direction, the first or second transfer signal transferred via the second transmission gate changes the binary level of the first or second clock signal.
  • the first or second transfer signal includes a fourth transmission gate that performs feedback every time the binary level of the first or second peak signal changes.
  • the first or second direction control is performed.
  • the transfer direction is fixed in the forward direction by the first transmission gate that can be transferred at this time.
  • the first or second transfer signal transferred via the first transmission gate is transmitted to the first or second clock signal by the third transmission gate. It is transferred every time the binary level changes.
  • the fourth transmission gate changes the binary level of the first or second clock signal every time. Return is applied.
  • the transfer direction is fixed in the opposite direction by the second transmission gate that can transfer at this time.
  • the first or second transfer signal transferred via the second transmission gate is transmitted by the third transmission gate to the first or second port. It is transferred each time the binary level of the lock signal changes.
  • the fourth transmission gate changes the binary level of the first or second lock signal every time. Is returned to.
  • the first or second bidirectional shift register configured as described above has the unidirectionality in which the transfer direction is the forward direction or the reverse direction according to the binary level of the first or second direction control signal. Functions as a shift register.
  • the layout area of the bidirectional shift register is reduced by configuring the element part of the bidirectional shift register with a transmission gate. it can. Thereby, a small electro-optical device can be realized.
  • the drive circuit for an electro-optical device according to claim 11 is a drive circuit for an electro-optical device according to claim 8, wherein at least one of the first to fourth clock inverters is provided. It is characterized in that one is replaced with a transmission gate and an inverter.
  • the transmission circuit in which at least one of the first to fourth clock drivers is replaced.
  • the transfer direction is fixed to the forward direction or the reverse direction, the first or second transfer signal is transferred, or the first or second transfer signal is fed back by the switch and the inverter. Therefore, the first or second bidirectional shift register configured as described above is a unidirectional transfer register in which the transfer direction is forward or reverse depending on the binary level of the first or second direction control signal. Functions as a shift register.
  • the use of a transmission gate eliminates the need to route the power supply.Therefore, the layout area of the bidirectional shift register is reduced by using a transmission gate for the elements that make up the bidirectional shift register. it can. Thereby, a small electro-optical device can be realized.
  • the drive circuit for an electro-optical device according to claim 12 is a drive circuit for an electro-optical device according to any one of claims 8 to 11, in order to solve the above problem.
  • 4 A feature is that at least one of the transmission gates is replaced with a P-channel thin film transistor or an N-channel thin film transistor.
  • the driving circuit for an electro-optical device wherein at least one of the first to fourth transmission gates is a P-channel thin film transistor or an N-channel thin film transistor.
  • the transfer direction is fixed to the forward direction or the reverse direction, the first or second transfer signal is transferred, or the first or second transfer signal is fed back. Therefore, the first or second bidirectional shift register configured as described above is a unidirectional unidirectional transfer register in which the transfer direction is forward or reverse depending on the binary level of the first or second direction control signal. Functions as a shift register.
  • the element portion of the bidirectional shift register is a P-channel thin film transistor.
  • the layout area of the bidirectional shift register can be further reduced by using an N-channel thin film transistor.
  • a drive circuit for an electro-optical device is provided to solve the above problem.
  • a driving circuit for an electro-optical device having: a sampling circuit for sampling the image signal and supplying the image signal to the data line; a shift register for supplying a first transfer signal based on a first clock signal; A first transfer signal from the shift register; and a plurality of waveform selection circuits for supplying a sampling circuit drive signal to the sampling circuit based on an input of one of first and second waveform selection signals. Adjacent waveform selection circuits are supplied with different waveform selection signals of the first and second waveform selection signals, and the first waveform selection signal Pulses, and feature that does not overlap with the pulse of the second waveform selection signal.
  • the image signal since the first and second waveform selection signals supplied to the adjacent waveform selection circuits have an appropriate time interval, the image signal It is possible to prevent ghost and image unevenness due to writing of image signal components due to overlapping. In particular, it is effective under high frequency driving environment.
  • the drive circuit for an electro-optical device according to claim 14 is a drive circuit for an electro-optical device according to claim 13, wherein the first waveform selection circuit includes the first transfer.
  • a first logic circuit that performs a logical product or an exclusive logical product of the signal and the first waveform selection signal.
  • the first logic circuit that takes the logical product or exclusive logical product of the first transfer signal and the first waveform selection signal is included, Can be limited to the pulse width.
  • a drive circuit for an electro-optical device according to Claim 13 or Claim 14.
  • the transition of the waveform selection signal is smoothed.
  • the drive circuit for an electro-optical device by smoothing the pulse, it is possible to suppress the ringing of the waveform selection signal itself, and to convert the signal component of the waveform selection signal into noise as an image signal. Writing can be prevented.
  • a driving circuit for an electro-optical device A plurality of data lines to which an image signal is supplied; a plurality of scanning lines to which a scanning signal is supplied; switching means connected to the data lines and the scanning lines; and a pixel electrode connected to the switching means.
  • a driving circuit for the electro-optical device comprising: a sampling circuit for sampling the image signal and supplying the data signal to the data line; and a shift register for supplying a first transfer signal based on the first clock signal.
  • the pulse width of the signal is smaller than the pulse width of the first clock signal.
  • an appropriate time interval is provided between the image signals supplied to the adjacent data lines or the data line group before and after. Therefore, it is possible to prevent ghost image unevenness due to writing of image signal components due to overlapping of image signals. This is especially effective in high frequency drive environments.
  • the drive circuit of the electro-optical device wherein a plurality of data lines to which an image signal is supplied, a plurality of scan lines to which a scan signal is supplied, and the data
  • a driving circuit for an electro-optical device having a line and switching means connected to each of the scanning lines, and a pixel electrode connected to the switching means, wherein the image signal is sampled and supplied to the data line
  • a shift register that supplies a first transfer signal based on the first clock signal; a first transfer signal from the shift register; and a sampling circuit driving signal based on a waveform selection signal input.
  • the drive circuit for an electro-optical device of the present invention by smoothing the pulse waveform, the ringing of the waveform selection signal itself can be suppressed, and the signal component of the waveform selection signal is used as noise. This prevents writing to the image signal line.
  • a drive circuit for an electro-optical device according to claim 18 is designed to solve the above problem.
  • the drive circuit for an electro-optical device it is possible to reliably prevent the signal component of the waveform selection signal from being written into the image signal as noise.
  • a method for driving an electro-optical device wherein: a plurality of data lines to which an image signal is supplied; a plurality of scanning lines to which a scanning signal is supplied;
  • a driving method for an electro-optical device comprising: a scanning unit connected to a scanning line and each of the scanning lines; and a pixel electrode connected to the switching unit. Sampling by a sampling control signal having a pulse width smaller than the pulse width and supplying the data to the data line; and selecting the scanning line while switching the sampling line to the switching means connected to the selected scanning line. Supplying the image signal via the data line.
  • the pulse of the first clock signal is supplied between the image signals supplied to the adjacent data lines or the data line group one after another. Since an appropriate time interval is provided by a sampling control signal having a pulse width smaller than the width, it is possible to prevent a gossip and image unevenness due to writing of image signal components due to overlapping of image signals. This is especially effective in high frequency drive environments.
  • a driving method of an electro-optical device wherein: a plurality of data lines to which an image signal is supplied; a plurality of scanning lines to which a scanning signal is supplied;
  • a driving method for an electro-optical device comprising: a switching unit connected to a scanning line and each of the scanning lines; and a pixel electrode connected to the switching unit, comprising: a first transfer signal from a shift register; ⁇ a step of sampling the image signal by a sampling circuit drive signal based on one input of the second waveform selection signal and supplying the image signal to the data line; and selecting the scan line while applying the selected scan line to the selected scan line.
  • the first and second waveform selection signal lines are alternately arranged on adjacent data lines or data line groups so as not to overlap with each other. Since the image signal is sampled by the sampling circuit drive signal based on the first and second waveform selection signals to be output and supplied to the data line, a ghost due to the writing of the image signal component due to the overlap of the image signal on the data line. Toe image Unevenness can be prevented beforehand. This is especially effective in high frequency drive environments.
  • the drive circuit of the electro-optical device wherein a plurality of data lines to which an image signal is supplied; a plurality of scan lines to which a scan signal is supplied;
  • a driving method for an electro-optical device comprising: a switching unit connected to a scanning line and each of the scanning lines; and a pixel electrode connected to the switching unit.
  • a sampling circuit drive signal is supplied to a sampling circuit based on the sampling signal, the image signal is sampled by the sampling control signal and supplied to the data line, and the selected scanning line is connected to the selected scanning line. Supplying the sampled image signal to the switching means via the data line, so as to smooth the transition of the pulse waveform of the waveform selection signal. And it features.
  • the drive circuit of the electro-optical device by suppressing the transition of the pulse waveform, the ringing of the waveform selection signal itself can be suppressed, and the signal of the waveform selection signal can be suppressed. It is possible to prevent the component from being written as noise in the image signal.
  • the drive circuit of the electro-optical device makes the pulse waveform of the above-mentioned waveform selection signal transition in a range of 20 ns or more and 50 ns or less. It is characterized by.
  • an electro-optical device including the driving circuit for the electro-optical device according to any one of the first to second aspects.
  • the scanning direction can be inverted vertically and horizontally according to the binary level of the first or second direction control signal. Further, it is possible to prevent ghost image unevenness due to writing of image signal components due to overlapping of image signals on the data lines.
  • An electronic device includes the electro-optical device according to the twenty-third aspect of the present invention for solving the above-mentioned problems.
  • the electronic apparatus includes the above-described electro-optical device, and the display direction can be inverted up, down, left, and right on the display screen, or display without image unevenness or ghost can be performed. Can be provided.
  • FIG. 1 is a block diagram of various wirings, peripheral circuits, and the like formed on a TFT array substrate according to an embodiment of a liquid crystal device.
  • FIG. 2 is a circuit diagram of a first embodiment of a drive circuit provided in the liquid crystal device of FIG.
  • FIGS. 3A and 3B are timing charts of various signals in the drive circuit of FIG.
  • FIG. 4 is a circuit diagram of a clocked inverter constituting the drive circuit of FIG.
  • FIG. 5 is a circuit diagram showing a modification in which the output wiring to the sampling circuit of the drive circuit of FIG. 2 is changed.
  • FIG. 6 is a circuit diagram of a drive circuit provided in the liquid crystal device of FIG. 1 according to a second embodiment.
  • FIG. 7 is a circuit diagram of a transmission gate constituting the drive circuit of FIG.
  • FIG. 8 is a circuit diagram of a drive circuit provided in the liquid crystal device of FIG. 1 according to a third embodiment.
  • FIG. 9 is a circuit diagram illustrating a first modification of the drive circuit of FIG.
  • FIG. 10 is a circuit diagram illustrating a second modification of the drive circuit of FIG.
  • FIG. 11 is a block diagram showing a schematic configuration of an embodiment of an electronic device according to the present invention.
  • FIG. 12 is a cross-sectional view showing a liquid crystal projector as an example of an electronic device.
  • FIG. 13 is a front view showing a personal computer as an example of an electronic device.
  • FIG. 14 is an exploded perspective view showing a pager as an example of the electronic apparatus.
  • FIG. 15 is a perspective view showing a liquid crystal device using TCP as an example of an electronic device.
  • FIG. 16 is a conceptual diagram showing a prism optical system for synthesizing R, G, and B three-color lights of a liquid crystal projector.
  • FIG. 17 is a modified example of the waveform selection signal of the timing chart in FIG.
  • FIG. 18 is a plan view showing a layout example of the waveform selection signal line and the image signal line.
  • FIG. 1 shows a TFT array substrate 1 according to an embodiment of a liquid crystal device.
  • FIG. 3 is a block diagram showing a configuration of various wirings, peripheral circuits, and the like provided.
  • the present invention is applied to a liquid crystal device of an active matrix driving system by TFT driving.
  • a TFT array substrate 1 is made of, for example, a quartz substrate, a hard glass, a silicon substrate, or the like.
  • a plurality of pixel electrodes 11 arranged in a matrix, a plurality of data lines 35 arranged in the X direction, each extending in the Y direction, and a plurality of A plurality of scanning lines 31 are formed, each of which extends in the X direction.
  • the scanning line 31 is electrically connected to the gate of the TFT 30, and the scanning signals Y 1, Y 2, ' ⁇ , Y m are pulsed to the scanning line 31 at a predetermined timing. Applied.
  • the pixel electrode 11 is electrically connected to the drain of the TFT 30, and by closing the switch of the TFT 30, which is a switching element, for a certain period, an image supplied from the image signal line 304 is supplied.
  • the signal VID is written to the data line 35 consisting of D1, D2,..., Dn.
  • the image signal V ID of a predetermined level written to the liquid crystal via the pixel electrode 11 is held for a certain period between the counter electrode (described later) formed on the counter substrate (described later).
  • a capacitor line 31 ′ storage capacitor electrode
  • the scanning line 31 in the preceding stage may be used as an electrode for forming a storage capacitor to form the storage capacitor 70. With such a configuration, it is not necessary to provide the capacitance line 31 ′.
  • the image signal VID written to the data line 35 may be supplied line-sequentially for each data line 35 or may be supplied for each group to a plurality of adjacent data lines 35. . If a plurality of adjacent data lines 35 are to be driven at the same time, the driving frequency of the data line driving circuit can be reduced by shifting the phase of the image signal VID, thereby improving circuit reliability and low power consumption. Electricity can be realized.
  • the TFT array substrate 1 further includes a sampling circuit 310, which samples the image signal VID and supplies it to the data line 35, a data line driving circuit 101, and a scanning line driving circuit 104. Is formed.
  • the scanning line drive circuit 104 has a bidirectional shift register described later, and includes a reference cut signal CLY and its inverted cut signal CL INV and a start signal supplied from an external control circuit. A scan signal having a predetermined waveform and a predetermined timing is generated from the transfer signal output from the bidirectional shift register based on SPY or the like, and is applied to the scan line 31 in a pulsed line-sequential manner.
  • the scanning line driving circuit 104 fixes the transfer direction of the bidirectional shift register in the forward direction or the reverse direction in accordance with a transfer direction control signal input from the outside, as described in detail later, so that a plurality of It is possible to sequentially supply the scanning signals to the scanning line 31 in the order of T to B in FIG. 1 or to sequentially supply the scanning signals in the order of B to T in FIG.
  • the data line driving circuit 101 has a bidirectional shift register described later, and includes a reference clock CLX supplied from an external control circuit and an inverted signal of the clock signal (hereinafter referred to as an inverted clock signal).
  • the sampling circuit drive signals S1, S2,... Sn of a predetermined waveform and a predetermined timing are generated from the transfer signal output from the bidirectional shift register based on the CLX INV, the start signal SPX, and the like.
  • the sampling circuit 310 includes a TFT 302 for each data line 35, an image signal line 304 is connected to a source electrode of the TFT 302, and a sampling circuit drive signal line 310. 6 is connected to the gate electrode of TFT302.
  • the sampling circuit drive signals S 1, S 2,..., Sn are input to the sampling circuit 301 via the sampling circuit drive signal line 360, the image supplied from the image signal line 304 is provided.
  • the signal VID is applied to the data line 35 in the order of Dl, D2 to Dn.
  • the data line driving circuit 101 fixes the transfer direction of the bidirectional shift register in the forward direction or the reverse direction in accordance with a transfer direction control signal input from the outside as described later in detail.
  • the image signal VID can be sequentially supplied to the data line 35 in the order of L to R, or the image signal VID can be sequentially supplied in the order of R to L.
  • the configuration is such that the data lines 35 are selected one by one.
  • the configuration may be such that the data lines 35 are collectively selected for a plurality of lines at the same time. Les ,.
  • the phase is expanded into a plurality of phases (for example, three phases, six phases, one two phases ).
  • the image signal VID is supplied from the image signal line 304, and They may be configured to sample simultaneously for each group. At this time, it is needless to say that the image signal lines 304 are required at least for the number of phase expansions.
  • FIG. 2 shows the data line driving circuit 101 according to the first embodiment.
  • the image signal output as a serial signal is phase-expanded into six parallel image signals, and the image signals VID 1 to VID 6 are data lines via six image signal lines 304.
  • FIGS. 3A and 3B are timing charts of various signals in the data line driving circuit 101.
  • FIG. FIGS. 4 (a) and 4 (b) are circuit diagrams of a clock driver constituting the bidirectional shift register 111 of the data line driving circuit 101.
  • FIG. FIG. 5 is a diagram showing a modified example of the sampling circuit drive signal lines 310 which are respectively output from the data line drive circuit 101 of FIG.
  • the data line driving circuit 101 includes a bidirectional shift register 111 and a plurality of waveforms respectively provided corresponding to the outputs of the odd-numbered stages of the bidirectional shift register 111.
  • a selection circuit 111a and a plurality of waveform selection circuits 112b provided corresponding to the outputs of the even-numbered stages of the bidirectional shift register 111 are provided.
  • the data line driving circuit 101 as an example of the data line driving means includes a bidirectional shift register 111 having an odd number of output stages. From the data line 35 to the odd-numbered data line group in the transfer direction corresponding to the direction from R to R or the direction from R to L, sequentially from each stage of the bidirectional shift register 111. Based on the output of the sampling circuit drive signals S1, S2, S3, ' ⁇ , Sn, the image signals VID1 to VID6 can be sequentially supplied in cooperation with the sampling circuit 302. It is configured.
  • a start signal SP (L) for starting transfer of a transfer signal from L to R is applied to the input from the L side in the figure, or from the R side.
  • a start signal SP (R) for starting transmission of a transmission signal is input from the R side in the figure. Is forced. Then, the data line driving circuit 101 applies the start signal SP (L), the clock signal CL and the inverted clock signal CL INV to the first and second signals at the timing shown in the timing chart of FIG.
  • the sampling circuit drive signals S 1 and S 2 are sequentially delayed by a half cycle of the clock signal CL, and each of the pulses is narrower than the pulse width of the clock signal CL.
  • S 3,..., S n (where n is an odd number) are supplied to the sampling circuit 301.
  • each stage of the bidirectional shift register 111 includes a binary transfer direction control signal D as an example of a first direction control signal and an inverted signal of the transfer direction control signal (hereinafter, referred to as The transfer direction is fixed according to D INV, and the reference cook signal CL and the inverted cook signal as examples of the first cook signal of a predetermined period.
  • the transfer direction is fixed according to D INV, and the reference cook signal CL and the inverted cook signal as examples of the first cook signal of a predetermined period.
  • the transfer signal is fed back, transferred to the next stage, and output as well as one example of the first gate means.
  • Four clock drivers 1 1 4, 1 1 1 5, 1 16 and 1 17 respectively.
  • the clock driver 1 1 4 as an example of the first clock inverter can transfer data when the transfer direction control signal D is at a high level, and fixes the transfer direction in the direction from L to R as an example of the forward direction. Are connected and connected.
  • the clock driver 1 15 as an example of the second clock inverter can transfer data when the inversion transfer direction control signal D INV is at a high level, and fixes the transfer direction in the direction from to, as an example of the reverse direction. Configuration and connection.
  • the clock driver 1 16 as an example of the third clock driver converts a transfer signal transferred via the clocked inverter 114 into a clock.
  • the transfer signal transferred through the clocked inverter 115 It is configured and connected to return at high level.
  • the clock inverter 1 17 as an example of the fourth clock inverter has a clocked inverter 1 when the transfer direction is fixed in a direction from R to L. 15
  • the transfer signal transferred via 5 is transferred when the inverted clock signal CL INV is at a high level, and when the transfer direction is fixed from L to R, the clock driver 1
  • the transfer signal transferred via 14 is configured and connected so as to provide feedback when the inverted clock signal CL INV is at a high level.
  • FIG. 4 (b) The specific circuit configuration of the clocked inverter 116 shown in FIG. 4 (a) is shown in FIG. 4 (b).
  • the clock signal CL and inverted clock signal CL INV input to the clock input terminal are respectively the transfer direction control signal D and the inverted transfer direction. Only the control signal D INV, the inverted transfer direction control signal D INV and the transfer direction control signal D, and the inverted cut-off signal CL INV and the cut-off signal CL are all the same in circuit configuration. As shown in FIG.
  • the clocked inverter 1 16 comprises an N-channel TFT to which the clock signal CL is input to the gate, a P-channel TFT to which the inverted clock signal CL INV is input, and P-channel TFTs and N-channel TFTs connected in parallel so that transfer signals are input to the gate, power supply VSS (ground potential power supply) and VDD (high potential power supply) are connected as shown in the figure. ing.
  • VSS ground potential power supply
  • VDD high potential power supply
  • the bidirectional shift register 11 1 as a whole has an advantage that it can output a stable transmission signal for high frequencies.
  • the waveform selection circuit 112a restricts the pulse width of the transfer signal output from the odd-numbered stage of the bidirectional shift register 111 to the pulse width of the first waveform selection signal ENB1 It is configured to be.
  • the waveform selection circuit 1 12 a forms an example of a first logic circuit. It consists of an inverter circuit for inverting the result, and the logical operation shown in Figs. 3 (a) and 3 (b) In this way, the pulse width of the transfer signal is limited to the pulse width of the signal ENB1.
  • the waveform selection circuit 1 1 2 b is configured to limit the pulse width of the transfer signal output from the even-numbered stage of the bidirectional shift register 1 1 1 to the pulse width of the second waveform selection signal ENB 2.
  • the waveform selection circuit 1 1 2b is a NAND circuit that forms an example of a second logic circuit, performs a NAND operation on an exclusive logical product of the transfer signal and the waveform selection signal ENB2, and outputs the NAND circuit.
  • An inverter circuit that inverts the transfer signal is used to limit the pulse width of the transfer signal to the pulse width of the signal ENB2, as shown in FIGS. 3 (a) and 3 (b).
  • the transfer direction control signal D is fixed at a high level, and the inverted transfer direction control signal D INV is fixed at a low level, and input to the bidirectional shift register 111.
  • the transfer direction is fixed in the direction from L to R.
  • the signal SP (L) for starting the transfer is input, the binary level of the clock signal CL and inverted inverted signal CL INV changes.
  • the clock signal inverters 116 and 117 to which the clock signal CL and the inverted clock signal CL INV are input perform transfer and feedback, respectively.
  • the transfer signal to which the feedback is applied is transferred to the next stage (R-side stage) of the bidirectional shift register 111 and output to the corresponding waveform selection circuit 112a or 112b. . Since the feedback is applied in each stage as described above, the transfer signal is not rounded and is sequentially transferred to the next stage.
  • the transfer direction control signal D is fixed to low level, and the inverted transfer direction control signal D INV is fixed to high level, and input to the bidirectional shift register 111. Then, in each stage of the bidirectional shift register 111, the clocked inverter 114 that cannot be transferred under this condition and the clocked inverter 115 that can be transferred under this condition are used.
  • the transfer direction is fixed from R to L. In this state, the transfer is started as shown in Fig. 3 (b).
  • a start signal SP (R) for inputting a clock is input, the clock signal CL and its inverted clock signal CL and its inverted clock signal CL INV change every time the binary level of the clock signal CL and its inverted clock signal CL INV changes.
  • the clock drivers 1 16 and 1 17 to which the ACK signal CLIV is input perform feedback and transfer, respectively. Then, the feedback transfer signal is transferred to the next stage (L side) of the bidirectional shift register 111 and output to the corresponding waveform selection circuit 112a or 112b. You.
  • the transfer direction is from L to R and from R to L.
  • the transfer signal output from the first stage of the bidirectional shift register 111 (for example, the stage at the L end or the R end) is a signal whose phase is shifted by a half cycle of the clock signal CL. Therefore, in order to actually reverse the transfer direction and perform image display using the liquid crystal device 10 without any problem, it is not sufficient to simply change the binary level of the transfer direction control signal D and the inverted transfer direction control signal D INV. Therefore, it is necessary to invert the clock signal CL and the inverted clock signal CL INV respectively.
  • the bidirectional shift register 1 Since 1 1 is configured to have an odd number of output stages, as shown in FIGS. 3 (a) and (b), whether the transfer direction is from L to R or from R to L,
  • the transfer signal output from the first stage (leftmost or rightmost stage) of the bidirectional shift register 111 is the same signal. That is, in order to invert the transfer direction, it is only necessary to change the binary level of the transfer direction control signal D and the inverted transfer direction control signal D INV, and it is not necessary to invert the clock signal CL and the inverted clock CL INV. This is very advantageous in terms of the configuration and control of the device.
  • the waveform select circuit is also input to a waveform select circuit 112a controlled by an output signal from an odd stage of the bidirectional shift register.
  • the waveform selection signal ENB 2 input to the waveform selection circuit 1 1 2 b controlled by the waveform selection signal ENB 1 and the output signal from the even-numbered stage of the bidirectional shift register is changed to the waveform selection signal ENB every time the transfer direction is reversed. 1 and ENB 2 must be exchanged, but in this embodiment, the bidirectional shift register 1 1 1 1 As shown in Fig. 3 (a) and (b), the transfer direction is the direction from L to R, or the direction from R to L as shown in Figs. 3 (a) and 3 (b).
  • the output signal output from the first stage (left end or right end stage) of shift register 1 1 1 is the same signal. That is, in order to invert the transfer direction, it is only necessary to change the binary level of the transfer direction control signal D and the inverted transfer direction control signal D INV, and it is not necessary to invert the waveform selection signals ENB 1 and ENB 2. This is very advantageous in terms of both the configuration and control of the device.
  • the waveform selection circuit 111 when transfer signals are sequentially output from each stage of the bidirectional shift register 111 in the direction from L to R or in the direction from R to L, the waveform selection circuit 111
  • the pulse width of the transfer signal output from the odd-numbered stage of the bidirectional shift register 111 is determined by the waveform selection circuit 112a as shown in FIG. 3 (a) or (b). 1 Waveform selection signal Limited to the pulse width of ENB 1.
  • the pulse width of the transfer signal output from the even-numbered stage of the bidirectional shift register 111 is determined by the waveform selection circuit 112b as shown in Fig. 3 (a) or (b). Limited to the pulse width of the selection signal ENB2.
  • the sampling circuit driving signal SnSn-1Sn-2 '... S1 is sequentially output to the sampling circuit 301.
  • the sampling circuit driving signals S 1, S 2,..., 3 11 or 3 generated by limiting the pulse width of the transfer signal by the waveform selection circuits 112 a and 112 b 11 , S n-1, ' ⁇ ⁇ , SI (where n is an odd number) consists of six adjacent data lines corresponding to the respective image signals VID 1 to VID 6 developed in six phases, for example.
  • the data is simultaneously input to the gates of the six TFTs 302 constituting the sampling circuit 301 in the data line group.
  • the data lines 35 are simultaneously driven six by six, and this operation is repeated, so that image signals are sequentially supplied to each data line group including six data lines.
  • the number of data lines 35 constituting the data line group depends on the number of data lines from the image signal processing IC to the data lines. It is preferable to match the number of phase expansions of the image signal input to the drive circuit 101. Therefore, when phase expansion is not performed depending on the format of the image signal, or when the writing capability of each TFT 302 of the sampling circuit 301 is high, or when sufficient writing time is given to the sampling circuit 302,
  • the data line group may be formed by one data line.
  • FIG. 5 shows a modification of the sampling circuit drive signal line 306 output from the data line drive circuit 101 of FIG.
  • the configuration of the data line drive circuit 101 is the same as that of FIG. 2, except that each TFT 302 of the sampling circuit 301 has one waveform selection circuit 1 12 a or 1 12 Connected to b.
  • the data lines 35 are sequentially driven one by one by the data line driving circuit 101.
  • the scanning line driving circuit will be described.
  • the scanning line driving circuit 104 as an example of the scanning line driving means has a bidirectional shift register 111 having an odd number of output stages shown in FIG. 2 as in the case of the data line driving circuit 101.
  • the output of the transfer signal in each stage is connected to the scanning line 31, and the scanning line 31 has a transfer direction corresponding to the direction from T to B or the direction from B to T, Transfer sequentially output from each stage of bidirectional shift register 1 1 1
  • the signals are supplied as scan signals as they are, or as scan signals via the waveform selection circuits 112a and 112b shown in FIG. 2 as in the case of the data line drive circuit 101. Is configured.
  • the configuration of the bidirectional shift register 111 is the same, but as the transfer direction control signals, the same transfer direction control signal D and inverted transfer direction control signal D INV as the data line drive circuit 101 are used. Or a transfer direction control signal dedicated to the scanning line driving circuit 104 may be prepared. If the same transfer direction control signal D and inverted transfer direction control signal D INV are used, the transfer directions of the data line drive circuit 101 and the scan line drive circuit 104 can be switched completely in conjunction with each other. If a dedicated transfer direction control signal is used, the transfer direction of the data line drive circuit 101 and the scan line drive circuit 104 can be independently switched.
  • the clock signal for the scanning line drive circuit 104 depends on the total number of the scanning lines 31 and the length of the vertical scanning period. However, unless a special high-speed drive such as multi-sync drive is performed, the data line drive circuit A clock signal with a lower frequency than the 101 clock signals CL and CL INV is used. Also, by setting the clock frequency in the scanning line driving circuit 104 low so that the scanning signals supplied to the adjacent scanning lines 31 can be substantially prevented from overlapping, the scanning line driving circuit In 104, the waveform selection circuits 112a and b controlled by an external waveform selection signal can be omitted. (Second embodiment of drive circuit)
  • FIG. 6 shows a data line driving circuit 101 according to the second embodiment.
  • FIG. 7 is a circuit diagram of a transmission gate constituting the bidirectional shift register of the data line driving circuit 101. Note that the same components as those of the first embodiment shown in FIG. 2 are denoted by the same reference numerals, and description thereof will be omitted.
  • the data line driving circuit 101 has a bidirectional shift register 121 having an odd number of output stages, and each stage of the bidirectional shift register 121 is provided with a first gate means.
  • Another example is configured to include two transmission gates 124 and 125 and two clock inverters 126 and 127.
  • the transmission gate 124 as an example of the first transmission gate is configured and connected so that the transfer can be performed when the transfer direction control signal D is at a high level, and the transfer direction is fixed in the direction toward R. Have been.
  • the transmission gate 125 as an example of the second transmission gate is configured and connected so that the transfer can be performed when the inverted transfer direction control signal D INV is at a high level, and the transfer direction is fixed in a direction from R to L. I have.
  • the clock driver 1226 as another example of the first clock driver converts a transfer signal transferred through the transmission gate 124 into a clock.
  • the transfer signal transferred through the transmission gate 125 is changed to the high-level signal CL.
  • the clock driver 127 as another example of the second clock inverter is transferred via the transmission gate 125.
  • the inverted signal CL INV is at a high level before and after the inverter 1 28, the feedback signal is fed back to the transfer signal, and when the transfer direction is fixed in the direction from L to R, the transmission gate 1 A configuration and connection are made such that a feedback is applied to the transfer signal transferred through the inverter 24 before and after the inverter 128 when the inverted clock signal CL INV is at a high level.
  • the specific circuit configuration of the transmission gate 126 shown in FIG. 7 (a) is shown in the circuit diagram of FIG. 7 (b). It should be noted that, for the other transmission gates 127, only the clock signal CL and the inverted clock signal CL INV input to the clock input terminal become the inverted transfer direction control signal D INV and the transfer direction control signal D, respectively.
  • the circuit configuration is the same.
  • the transmission gate 1 2 6 is designed to transfer the transfer signal between the N-channel TFT to which the clock signal CL is input to the gate, the P-channel TFT to which the inverted clock signal CL INV is input, and the source and drain. They are connected as shown in the figure. As described above, since each transmission gate does not require a power supply, the power supply wiring of each transmission gate is also used as the entire bidirectional shift register 121. There is an advantage that there is no need to route around. Thus, the layout area of the data line driving circuit 101 and the scanning line driving circuit 104 can be reduced, so that a small liquid crystal device can be realized.
  • the bidirectional shift register 12 1 changes the transfer direction from L to R in accordance with the binary level of the transfer direction control signal D and the inverted transfer direction control signal D INV. Acts as a unidirectional shift register in the direction from the direction or scale to L.
  • waveform selection circuits 112a and 112b are the same as in the first embodiment.
  • the scanning line driving circuit is similar to the scanning line driving circuit 104 in the first embodiment by using the bidirectional shift register 111 or 121. Since the configuration is sufficient, the description is omitted.
  • FIG. 8 shows a data line drive circuit according to the third embodiment. Note that the same components as those of the first embodiment shown in FIG. 2 are denoted by the same reference numerals, and description thereof will be omitted.
  • the data line drive circuit 101 includes a bidirectional shift register 1331 having an odd number of output stages, and each stage of the bidirectional shift register 131 is provided with a first gate. It comprises four transmission gates 13 4 to 13 7 which constitute another example of the transmission means.
  • a transmission gate 1334 as another example of the first transmission gate is configured to be able to transfer when the transfer direction control signal D is at a high level, and to fix the transfer direction in a direction from L to R. I have.
  • the transmission gate 135 as another example of the second transmission gate is capable of transferring when the inverted transfer direction control signal D INV is at a high level, and fixes the transfer direction in the direction from the scale to L. It is configured as follows.
  • the transmission gate 1336 as an example of the third transmission gate is configured such that the transmission gate is fixed when the transfer direction is fixed in a direction from L to R. -When the transfer signal transferred via the port 1 3 4 is transferred when the link signal CL is at a high level and the transfer direction is fixed in the direction from R to L, the transmission gate 1 The transfer signal transferred via 35 is configured and connected so as to be transferred when the quick signal CL is at a high level.
  • the transmission gate 1337 as an example of the fourth transmission gate, when the transfer direction is fixed in the direction from R to L, the transfer signal transferred through the transmission gate 135 is inverted.
  • the clock signal CL INV is at high level, feedback is performed before and after the inverters 1338 and 1339, and when the transfer direction is fixed in the direction from L to R, the transmission gate
  • the inverted clock signal CL INV is at a high level, the transfer signal transferred via the circuit 13 4 is fed back before and after the inverters 13 8 and 13 9.
  • the bidirectional shift register 13 1 shifts the transfer direction from L to R in accordance with the binary level of the transfer direction control signal D and the inverted transfer direction control signal D INV. It functions as a unidirectional shift register in the direction from the direction or scale to L.
  • the bidirectional shift register 13 1 since all the circuits constituting the bidirectional shift register 13 1 are constituted by transmission gates, there is no need to route power to the bidirectional shift register 13 1, Since the layout area of the data line driving circuit 101 and the scanning line driving circuit 104 can be reduced, a small liquid crystal device can be realized.
  • waveform selection circuits 112a and 112b are the same as in the first embodiment.
  • the scanning line driving circuit is the same as the scanning line driving circuit 104 in the first embodiment using the bidirectional register 111, 121 or 131. Therefore, the description is omitted.
  • FIG. Since each modification relates to a modification of the bidirectional shift register, only this point will be described.
  • a first modified embodiment is different from the first embodiment (see FIG. 2) in that the clock direction inverters 114 and 115 for fixing the transfer direction in the first embodiment (see FIG. 2) are respectively shown in FIG.
  • the "transmission gate + inverter” 114 'and the “transmission gate + inverter”115' are used.
  • the transfer direction control signal D and the inverted transfer direction control signal D INV are input to the “transmission gate + inverter” 1 14 ′ and 1 15 ′, the binary level corresponding to those two levels is obtained.
  • a unidirectional shift register in which the transfer direction is from L to R or from a rule to L can be obtained.
  • the power supply is not required for the transmission gate as shown in FIG. 7 (b), so that the layout area of the peripheral circuit must be reduced. And a compact liquid crystal device can be realized.
  • a second modification is a modification of the second and third embodiments (see FIGS. 6 and 8) described above with respect to the transmission gates 124, 125, and 134-4 to 1337.
  • either a P-channel TFT or a N-channel TFT is used.
  • FIG. 10 shows an example using one of the P-channel TFT and the N-channel TFT.
  • the structure using either the P-channel TFT or the N-channel TFT is simpler than the transmission gate shown in FIG. Not necessary. Since the number of elements is only half that of the transmission gate, the layout area of the data line driving circuit 101 and the scanning line driving circuit 104 can be further reduced, and a very small liquid crystal device can be realized.
  • a bidirectional shift register having an odd-numbered output stage can be configured using various semiconductor elements, basic circuits, and the like. It is possible to construct a convenient bidirectional register that can reverse the transfer direction simply by changing the binary level of the transfer direction control signal without having to invert the selection signal, thereby easily inverting vertical and horizontal scanning horizontally and vertically.
  • a liquid crystal device that can be realized.
  • the waveform selection signals ENB 1 and ENB 2 are separated at appropriate time intervals, that is, the adjacent waveform selection circuits
  • the configuration is such that the waveform selection signals ENB 1 and ENB 2 respectively output from them do not overlap.
  • the pulse width is adjusted using the waveform selection circuit of the present embodiment, and the adjacent waveform selection signal is adjusted. If they are configured so that they do not overlap, it is effective to prevent ghost images from becoming uneven.
  • FIG. 17 shows the waveforms of the start signal SP, clock signal CL, inverted clock signal CL INV, and waveform selection signals ENB1 and ENB2. Only the differences from the above embodiment will be described. However, the common configuration is omitted.
  • the transition of the pulse waveform of the waveform selection signal is smoothed in the range of several tens of ns, preferably in the range of 20 ns or more and 50 ns or less. Specifically, it is configured such that the waveform selection signals ENB1 and ENB2 rise and fall within the above range.
  • reference numerals 185 and 186 denote waveform selection signal lines for the waveform selection signals ENB 1 and ENB 2, respectively. Show.
  • Waveform selection signals ENB1, ENB2 and image signals VID1 and VID2 from external circuit (not shown) via mounting terminals 181, 182, 183 and 184
  • the signal lines 185 and 186 and the image signal lines 187 and 188 are input.
  • the mounting terminals of the image signal wirings 189 to 192 are omitted in the drawing.
  • the waveform selection signals ENB 1 and ENB 2 have waveform selection signal lines 18 5 and 18 6 and image signals VID 1 to VID 6 have image signal lines 18 7 to 19 2
  • the waveform selection signals ENB1 and ENB2 of the waveform selection signal lines 185 and 186 serve as noise as image signal wiring 187 to 182. Signals may be superimposed on VID 1 to VID 6. However, if the transition of the waveform selection signal is smoothed as described above, Problems can be prevented.
  • an example of the pixel driving means for actively driving the liquid crystal portion corresponding to the pixel is constituted by the pixel electrode 11 and the TFT 30.
  • the pixel driving means is not limited to this example.
  • one of the data line 35 and the scanning line 31 is provided on a counter substrate as a counter electrode, and the other of the data line 35 and the scanning line 31 formed on the TFT array substrate 1 is connected to a pixel.
  • a two-terminal non-linear element such as a MIM drive element having a bidirectional diode characteristic between the electrode 11 and the respective electrodes, the counter electrode, the pixel electrode 11 and the two-terminal non-linear element are interposed.
  • Another example of the pixel driving means may be configured.
  • the present embodiment can be applied to various switching elements, various liquid crystal materials (liquid crystal phases), operation modes, liquid crystal alignment, driving methods, and the like.
  • FIG. 11 An embodiment of an electronic apparatus including the liquid crystal device 10 described in detail above will be described with reference to FIGS. 11 to 15.
  • FIG. 11 An embodiment of an electronic apparatus including the liquid crystal device 10 described in detail above will be described with reference to FIGS. 11 to 15.
  • FIG. 11 shows a schematic configuration of an electronic apparatus including the liquid crystal device 10 as described above.
  • the electronic device is a driving circuit 1 including a display information output source 1000, a display information processing circuit 1002, the above-described scanning line driving circuit 104, and a data line driving circuit 101. 004, a liquid crystal device 10, a clock generation circuit 1008, and a power supply circuit 110.
  • the display information output source 100000 includes a read only memory (ROM), a random access memory (RAM), a memory such as an optical disk device, a tuning circuit, and the like.
  • the display information such as an image signal of a predetermined format is output to the display information processing circuit 102 based on the click signal.
  • the display information processing circuit 1002 includes various known processing circuits such as an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and is configured based on a clock signal. Digital signals are sequentially generated from the input display information and output to the drive circuit 104 together with the clock signal CLK.
  • the driving circuit 104 drives the liquid crystal device 10 by the driving method described above.
  • the power supply circuit 110 supplies a predetermined power to each of the above-described circuits.
  • a driving circuit 1004 may be mounted on a TFT array substrate constituting the liquid crystal device 100. In addition to this, a display information processing circuit 100 Equipped with 2
  • FIGS. 12 to 15 show specific examples of the electronic device configured as described above.
  • a liquid crystal projector 110 which is an example of electronic equipment, has three liquid crystal display modules including a liquid crystal device 10 in which the above-described drive circuit 1004 is mounted on a TFT array substrate.
  • Light valve for RGB 10 R, 10 G and 1 is an example of electronic equipment.
  • the liquid crystal projector 110 when the projection light is emitted from the lamp unit 1102 of the white light source, two dikes are passed through the plurality of mirrors 1106 inside the light guide 1104. Light components R, G, and B corresponding to the three primary colors R, G, and B are separated by the mouth mirror 1108, and guided to the light valves 10R, 10G, and 10B corresponding to each color. . Then, the light components corresponding to the three primary colors modulated by the light valves 10 R, 10 G, and 10 B, respectively, are recombined by the dichroic prism 111, and then transmitted to the projection lens 111. Is projected as a color image on a screen, etc.
  • a laptop personal computer 1200 which is another example of an electronic device, includes the above-described liquid crystal device 10 in a top cover case, and further includes a CPU, a memory, a modem, and the like. And a main body 1204 in which a keyboard 1202 is incorporated.
  • a pager 1300 which is another example of an electronic device, includes a liquid crystal device 10 having a driving circuit 1004 mounted on a TFT array substrate in a metal frame 1302 to form a liquid crystal display module.
  • the above-described display information processing circuit 1002 may be mounted on the circuit board 1308 or may be mounted on the TFT array substrate of the liquid crystal device 10.
  • the above-described drive circuit 1004 can be mounted on a circuit board 1308.
  • a circuit board 1308 and the like are provided.
  • drive circuit 1004 and display information processing circuit 1002 In the case of the liquid crystal device 10 forming a liquid crystal display module, a liquid crystal device in which the liquid crystal device 10 is fixed in a metal frame 1302 is used as a liquid crystal device, or in addition to this, a light guide 1306 It can also be manufactured, sold, used, etc. as a backlight type liquid crystal device incorporating a.
  • the driving circuit 1004 and the display information processing circuit 10 0 1 and 2 ICs 1 3 2 4 are mounted on polyimide tape 1 3 2 2 TCP (Tape Carrier Package) 1 3 2 0 and anisotropic conductive film provided on the periphery of TFT array substrate 1 It is also possible to physically, electrically connect, and produce, sell, use, etc. as a liquid crystal device.
  • a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, an electronic organizer, a calculator, a word processor, a work device Stations, mobile phones, video phones, POS terminals, devices with touch panels, and the like are examples of the electronic devices shown in FIG.
  • the electro-optical device according to the present invention can be used as an electro-optical device such as a liquid crystal, a light emitting polymer, an LED, and the like.
  • the pixel driving circuit according to the present invention includes various types of active matrix driving devices Available to Further, the electronic apparatus according to the present invention is configured using such an electro-optical device and its driving circuit, and can be used as an electronic apparatus capable of displaying high-quality images.

Description

明細書
電気光学装置の駆動回路、 電気光学装置の駆動方法、 電気光学装置及び電子機器 〔技術分野〕
本発明は、 薄膜トランジスタ (以下適宜、 T F Tと称す) 駆動等によるァクテ イブマ トリクス駆動方式の液晶装置、 エレク 卜口ルミネッセンス等の電気光学装 置の駆動回路、 該駆動回路を備えた電気光学装置、 電気光学装置の駆動方法並び に該電気光学装置を用いた電子機器の技術分野に属し、 特に、 液晶プロジェクタ のライ トバルブ等として好適に用いられる液晶装置の走査線駆動回路及びデータ 線駆動回路等の周辺回路の技術分野に属する。
〔背景技術〕
従来、 この種の液晶プロジェクタのライ トバルブと して液晶装置を用いる場合 には、 色付きの (即ち、 対向基板にカラーフィルタが形成された) 液晶装置を 1 枚だけ用いる単板方式と、 色無しの (即ち、 カラーフィルタが形成されていない) 液晶装置を R G B別に 3枚用いる複板方式とがある。 単板方式は、 構成が簡易で あるが、 表示画面を明るく して高品位の画質が得られる点で複板方式は、 より優 れている。 この複板方式によれば、 3枚の液晶装置により別々に光変調された 3 色光は、 プリズムゃダイクロイツクミラーにより一つの投射光に合成された後、 スク リーン上に投射される。
このように、 プリズム等で合成すると、 例えば、 図 1 6に示すように、 R G B 用の 3枚のライ トバルブ 5 0 0 R、 5 0 0 G及び、 5 0 0 Bによる変調後にプリ ズム 5◦ 2で反射する R光及び B光と比べると、 G光は、 プリズム 5 0 2で反射 されない。 即ち、 光の反転回数が一回だけ G光について少なくなる。 この現象は、 もちろん G光の代わりに、 R光又は B光がプリズム 5 0 2で反射されないように 光学系を構成しても同じであり、 更に、 ダイクロイツクミラー等用いて 3色光を 合成した場合にも同様に起こる。 従って、 このような場合、 G光についての表示 画像を何等かの形で左右に反転する必要性が生じる。
他方、 商品戦略上、 単板方式ゃ複板方式の液晶プロジェクタを、 床に普通に設 置する床置きタイプとしても、 天井に逆さに取り付けて設置する天吊りタイプと しても使用可能に構成したい場合がある。 この場合、 単板方式においても、 設置 の仕方に応じて液晶装置に供給される表示画像を左右上下に反転する必要性が生 じる。 また、 携帯型ビデオカメラの液晶モニタのように、 単板方式の液晶装置で ある液晶モニタを、 ユーザの撮影姿勢に応じて、 例えばフレキシブルジョイント を支点に反転して見れるようにしたい場合もある。 この場合やはり、 液晶装置の 表示画像を何等かの形で上下左右に反転する必要性が生じる。
そこで従来は、 液晶装置のデータ線駆動回路に画像信号を所定フォーマツ トで 供給する画像信号処理用 I Cで、 例えば G用の画像信号についてだけ、 或いは全 ての色用の画像信号について、 原画像に対して上下左右が反転した画像に対応す る画像信号を 1 フィールド毎に生成して供給する。 このようにすれば、 特に液晶 装置や周辺回路に何等の変更を施す必要はないので便利である。
或いは従来は、 例えば前述のような複板方式の液晶プロジ クタ用途の場合は、 3色光を合成するために、 R用の液晶装置及び B用の液晶装置と比較して、 走査 方向が左右に反転した液晶装置が、 G用の液晶装置として用いられている。
しかしながら、 前述した従来の画像信号処理用 I Cを用いて表示画像を上下左 右に反転する方式は、 近時の高品位画像に対応するためには、 画像信号処理用 I Cにかかる負担が大き過ぎて実践的ではなくなってしまう。
また、 走査方向が上下左右に反転した液晶装置を用いる方式には以下の問題点 がある。 即ち、 一般に走査線駆動回路やデータ線駆動回路は、 転送方向が一方に 固定された単方向性シフ トレジスタを有し、 該単方向性シフ トレジスタから発生 される転送信号に基づいて、 線順次や点順次などで走査信号や画像信号を供給し て、 上下左右に表示画面上で走査するように構成されている。 従って、 複板方式 の液晶プロジェクタ用途の場合、 走査方向が反転した液晶装置を用いるためには、 データ線駆動回路が表示画像に対して左から右へ走査するようにシフ トレジスタ が構成された Rシフ 卜型液晶装置と、 データ線駆動回路が表示画像に対して右か ら左へ走査するようにシフ トレジスタが構成された Lシフ ト型液晶装置との 2種 類を製造する必要性が生じる。 このように 2種類の液晶装置を、 例えば半導体製 造装置等による T F Tの製造工程等で製造するのは、 製造者の立場からして明ら かに不利である。 また、 使用者の立場からしても、 似たような液晶装置間で互換 性がなく、 個々の装置はどれも、 いずれかのタイプとしてしか使用できないとい う実用上の問題点がある。 更に、 このように走査方向が固定された液晶装置では、 前述した床置きタイプとしても天吊りタイプと しても使用可能な液晶プロジェク タゃ、 画面の反転する携帯型ビデオカメラの液晶モニタを実現できない。
また、 シフ トレジスタからの転送信号に基づいて走査信号や画像信号をデータ 線又はデータ線群に供給する際、 隣接したデータ線又はデータ線群に相前後して 供給される画像信号の重なり等により、 先行する画像信号成分が書き込まれるこ とになり、 ゴース トや画像むらが発生してしまう。 このような課題は、 高周波数 駆動の環境下では顕著となる。
本発明は上述した問題点に鑑みなされたものであり、 比較的簡易な構成を用い て水平走査や垂直走査の方向を左右や上下に簡単に反転できる液晶装置等の電気 光学装置の駆動回路、 該駆動回路を備えた電気光学装置、 並びに該電気光学装置 を備えた電子機器を提供することを課題とする。
請求項 1に記載の液晶装置の駆動回路は上記課題を解決するために、 画像信号 が供給される複数のデータ線と、 走査信号が供給される複数の走査線と、 前記各 データ線及び前記各走査線に接続されたスィツチング手段と前記スィツチング手 段に接続された画素電極とを有する電気光学装置の駆動回路であって、 前記画像 信号をサンプリングして前記データ線に供給するためのサンプリング回路と、 前 記サンプリング回路に第 1転送信号を供給するための奇数の出力段を有する第 1 双方向性シフ トレジスタから成り、 前記第 1双方向性シフ トレジスタからの各出 力段は、 第 1方向制御信号の 2値レベルに応じて順方向又は逆方向に固定される とともに、 第 1 クロック信号に応じて前記固定された転送方向で前記第 1双方向 性シフ 卜レジスタの各出力段から前記第 1転送信号が順次供給されてなることを 特徴とする。
請求項 1記載の電気光学装置の駆動回路によれば、 先ずデータ線駆動手段につ いては、 第 1の場合として、 外部から 2値レベルのうち一方のレベルを持つ第 1 方向制御信号が第 1双方向性シフ トレジスタに入力されると、 第 1双方向性シフ トレジスタの各段に設けられた第 1ゲート手段における転送方向は、 順方向 (例 えば、 左から右への方向) 又は逆方向 (例えば、 右から左への方向) に固定され る。 この状態で、 各第 1ゲート手段により、 所定周期の第 1 クロック信号の 2値 レベルが変化する毎に第 1転送信号が、 当該第 1双方向性シフ トレジスタの次段 に転送される。 従って、 当該第 1双方向性シフ トレジスタは、 単方向性シフ トレ ジスタとして機能する。 他方、 第 2の場合と して、 外部から 2値レベルのうち他 方のレベルを持つ第 1方向制御信号が第 1双方向性シフ トレジスタに入力される と、 第 1双方向性シフ トレジスタの各段に設けられた第 1ゲート手段における転 送方向は、 上述の第 1の場合とは逆方向に固定される。 この状態で、 各第 1ゲー ト手段により、 所定周期の第 1 クロック信号の 2値レベルが変化する毎に、 第 1 転送信号には帰還がかけられ、 この帰還がかけられた第 1転送信号が、 当該第 1 双方向性シフ トレジスタの次段に転送される。 従って、 当該第 1双方向性シフ ト レジスタは、 上述の第 1の場合とは転送方向が逆向きの単方向性シフ トレジスタ として機能する。
ここで仮に、 第 1双方向性シフ トレジスタが偶数の出力段から成る双方向性シ フ トレジスタであったとすれば、 転送方向が順方向である場合と逆方向である場 合とでは、 第 1双方向性シフ トレジスタからの最初の出力段 (例えば、 左端又は 右端の出力段) から出力される第 1転送信号は相互に反転した信号となってしま うため、 実際に転送方向を反転させるためには、 第 1方向制御信号の 2値レベル を変更するだけでは足りず、 第 1クロック信号を反転させる (例えば、 逆位相に する) 必要が生じる。 このため画像信号処理用 I C等において、 第 1 クロック信 号を切り換える機構や制御が必要となり、 装置の構成上も制御上も大変不利にな る。
しかしながら、 本発明では特に、 データ線駆動手段は、 奇数の出力段を有する 第 1双方向性シフ トレジスタから成る。 従って、 転送方向が順方向であれ、 逆方 向であれ、 第 1双方向性シフ トレジスタからの最初の出力段 (例えば、 左端又は 右端の出力段) から出力される転送信号は同一の信号となる。 即ち、 転送方向を 反転させるためには、 第 1方向制御信号の 2値レベルを変更するだけで足り、 第 1ク口ック信号を反転させる必要がない。
以上のように、 第 1クロック信号を切り換える必要なしに、 第 1方向制御信号 のレベルにより固定可能な第 1方向又はその逆方向で、 且つ第 1双方向性シフ ト レジスタの各出力段から順次出力される第 1転送信号に基づいて、 データ線駆動 手段により画像信号が奇数個のデータ線群に順次供給される。
以上の結果、 請求項 1に記載の電気光学装置の駆動回路によれば、 第 1方向制 御信号のレベルを変えるだけで、 液晶装置における表示画像の水平走査方向を左 右に簡単に反転できる。
請求項 2に記載の電気光学装置の駆動回路は上記課題を解決するために、 画像 信号が供給される複数のデータ線と、 走査信号が供給される複数の走査線と、 前 記各データ線及び前記各走査線に接続されたスィツチング手段と前記スィッチン グ手段に接続された画素電極とを有する電気光学装置の駆動回路であって、 走査 線に第 2転送信号を供給するための奇数の出力段を有する第 2双方向性シフ 卜レ ジスタから成り、 前記第 2双方向性シフ トレジスタの各段は、 第 2方向制御信号 の 2値レベルに応じて順方向又は逆方向に固定されるとともに、 第 2クロック信 号に応じて前記固定された方向で前記第 2双方向性シフ 卜レジスタからの各出力 段から前記第 2転送信号が順次供給されることを特徴とする。
請求項 2に記載の電気光学装置の駆動回路によれば、 一方で、 データ線駆動手 段により画像信号がデータ線に供給される。
他方、 走査線駆動手段については、 第 1の場合として、 外部から 2値レベルの うち一方のレベルを持つ第 2方向制御信号が第 2双方向性シフ トレジスタに入力 されると、 該第 2双方向性シフ トレジスタの各段に設けられた第 2ゲート手段に おける転送方向は、 順方向 (例えば、 上から下への方向) 又は逆方向 (例えば、 下から上への方向) に固定される。 この状態で、 各第 2ゲート手段により、 所定 周期の第 2ク口ック信号の 2値レベルが変化する毎に、 第 2転送信号には帰還が かけられ、 この帰還がかけられた第 2転送信号が、 次段に転送される。 従って、 当該第 2双方向性シフ トレジスタは、 単方向性シフ トレジスタと して機能する。 他方、 第 2の場合と して、 外部から 2値レベルのうち他方のレベルを持つ第 2方 向制御信号が第 2双方向性シフ トレジスタに入力されると、 該第 2双方向性シフ トレジスタの各段に設けられた第 2ゲート手段における転送方向は、 上述の第 1 の場合とは逆方向に固定される。 この状態で、 各第 2ゲート手段により、 所定周 期の第 2ク口ック信号の 2値レベルが変化する毎に、 第 2転送信号には帰還がか けられ、 この帰還がかけられた第 2転送信号が、 次段に転送される。 従って、 当 該第 2双方向性シフ 卜レジスタは、 上述の第 1の場合とは転送方向が逆向きの単 方向性シフ トレジスタと して機能する。
ここで前述のデータ線駆動手段と同様に、 本発明では、 走査線駆動手段は、 奇 数の出力段を有する第 2双方向性シフ トレジスタから成る。 従って、 転送方向が 順方向であれ、 逆方向であれ、 第 2双方向性シフ トレジスタからの最初の出力段 (例えば、 上端又は下端の出力段) から出力される転送信号は同一の信号となる。 即ち、 転送方向を反転させるためには、 第 2方向制御信号の 2値レベルを変更す るだけで足り、 第 2クロック信号を反転させる必要がない。
このように、 第 2クロック信号を切り換える必要なしに、 第 2方向制御信号の レベルにより固定可能な第 2方向又はその逆方向で、 且つ第 2双方向性シフ 卜レ ジスタの各出力段から順次出力される第 2転送信号に基づいて、 走査線駆動手段 により走査信号が走査線に順次供給される。
以上の結果、 請求項 2に記載の駆動回路によれば、 第 2方向制御信号のレベル を変えるだけで、 液晶装置における表示画像の垂直走査方向を上下に簡単に反転 できる。
請求項 3に記載の電気光学装置の駆動回路は上記課題を解決するために、 請求 項 1に記載の電気光学装置の駆動回路において、 前記複数のデータ線は相隣接す る複数本毎のデータ線群からなり、 奇数個のデータ線群に対し、 前記第 1方向又 は前記第 1方向と逆の方向の転送方向で前記第 1双方向性シフ トレジスタの各出 力段から順次第 1転送信号が出力され、 前記第 1転送信号に基づいて前記データ 線群毎に画像信号が順次供給されることを特徴とする。
請求項 3に記載の電気光学装置の駆動回路によれば、 データ線駆動手段は、 奇 数の出力段を有する第 1双方向性シフ トレジスタから成る。 従って、 転送方向が 順方向であれ、 逆方向であれ、 第 1双方向性シフ トレジスタからの最初の出力段 (例えば、 左端又は右端の出力段) から出力される転送信号は同一の信号となる。 即ち、 転送方向を反転させるためには、 第 1方向制御信号の 2値レベルを変更す るだけで足り、 第 1 クロック信号を反転させる必要がない。 この結果、 請求項 3 に記載の駆動回路によれば、 第 1及び第 2方向制御信号のレベルを変えるだけで、 液晶装置における水平走査の方向を左右に簡単に反転できる。
請求項 4に記載の電気光学装置の駆動回路は上記課題を解決するために、 請求 項 1又は 3に記載の電気光学装置の駆動回路において、 前記第 1双方向性シフ ト レジスタの奇数段目から出力される前記第 1転送信号のパルス幅は第 1波形選択 回路により、 所定の第 1パルス幅に規定されてなり、 前記第 1双方向性シフ トレ ジスタの偶数段目から出力される前記第 1転送信号のパルス幅は第 2波形選択回 路により、 所定の第 2パルス幅に規定されてなることを特徴とする。
請求項 4に記載の電気光学装置の駆動回路によれば、 第 1双方向性シフ ト レジ スタの奇数段目から出力される第 1転送信号のパルス幅は、 該奇数段目に対応し て夫々設けられた第 1波形選択回路により、 第 1波形選択信号のパルス幅に制限 される。 他方、 第 1双方向性シフ トレジスタの偶数段目から出力される前記第 1 転送信号のパルス幅は、 該偶数段目に対応して夫々設けられた第 2波形選択回路 により、 第 2波形選択信号のパルス幅に制限される。 従って、 隣接したデータ線 群に相前後して供給される画像信号間に、 適当な時間間隔があけられる。 従って、 特に高周波数駆動の環境下でこれらの画像信号が重なってしまい、 先行する画像 信号成分を書込むことによるゴース トゃ画像むらが生じる事態を未然に防止でき る。
しかも、 データ線駆動手段は、 奇数段の第 1双方向性シフ トレジスタを有する ので、 転送方向を反転させるためには、 第 1方向制御信号の 2値レベルを変更す るだけで足り、 第 1クロック信号や第 1及び第 2波形選択信号を反転させる必要 がない。
請求項 5に記載の電気光学装置の駆動回路は上記課題を解決するために、 請求 項 3又は 4に記載の電気光学装置の駆動回路において、 前記第 1波形選択回路は、 前記第 1転送信号と前記第 1波形選択信号との論理積又は排他的論理積をとる第 1論理回路を含み、 前記第 2波形選択回路は、 前記第 1転送信号と前記第 2波形 選択信号との論理積又は排他的論理積をとる第 2論理回路を含むことを特徴とす る。
請求項 5に記載の電気光学装置の駆動回路によれば、 第 1双方向性シフ 卜レジ スタの奇数段目から出力される第 1転送信号のパルス幅は、 該奇数段目に対応し て夫々設けられた第 1論理回路により、 第 1波形選択信号のパルス幅に制限され る。 また、 第 1双方向性シフ トレジスタの偶数段目から出力される第 1転送信号 のパルス幅は、 該偶数段目に対応して夫々設けられた第 2論理回路により、 第 2 波形選択信号のパルス幅に制限されることができる。
請求項 6に記載の電気光学装置の駆動回路は上記課題を解決するために、 請求 項 5に記載の電気光学装置の駆動回路において、 前記第 1及び第 2波形選択信号 のパルス波形の遷移をなまらせることを特徴とする。
請求項 6に記載の電気光学装置の駆動回路によれば、 第 1及び第 2波形選択信 号のパルス波形の遷移をなまらせているため、 波形選択信号の信号成分をノイズ として画像信号に書き込むことを防止することができる。
請求項 7に記載の電気光学装置の駆動回路は上記課題を解決するために、 請求 項 6に記載の電気光学装置の駆動回路において、 前記パルス波形の遷移を、 2 0 n s以上、 5 0 n s以下の範囲でなまらせることを特徴とする。
請求項 7に記載の電気光学装置の駆動回路によれば、 パルス波形の遷移を 2 0 n s以上 5 0 n s以下の範囲でなまらせているため、 波形選択信号の信号成分を ノイズとして画像信号線に書き込むことを確実に防止することができる。
請求項 8に記載の電気光学装置の駆動回路は上記課題を解決するために、 請求 項 1から 7のいずれか一項に記載の電気光学装置の駆動回路において、 前記第 1 及び第 2双方向性シフ トレジスタのうち少なく とも一方は、 前記第 1又は第 2方 向制御信号の 2値レベルが一方のレベルの時に転送可能となり前記転送方向を順 方向に固定する第 1 クロック ドインバ一タと、 前記第 1又は第 2方向制御信号の 2値レベルが他方のレベルの時に転送可能となり前記転送方向を逆方向に固定す る第 2クロック ドインバータと、 前記転送方向が前記順方向に固定されると、 前 記第 1クロック ドインバータを介して転送される前記第 1又は第 2転送信号を、 前記第 1又は第 2クロック信号の 2値レベルが変化する毎に転送すると共に、 前 記転送方向が前記逆方向に固定されると、 前記第 2クロック ドィンバータを介し て転送される前記第 1又は第 2転送信号に、 前記第 1又は第 2ク口ック信号の 2 値レベルが変化する毎に帰還をかける第 3クロック ドインバータと、 前記転送方 向が前記逆方向に固定されると、 前記第 2クロック ドィンバータを介して転送さ れる前記第 1又は第 2転送信号を、 前記第 1又は第 2クロック信号の 2値レベル が変化する毎に転送すると共に、 前記転送方向が前記順方向に固定されると、 前 記第 1 クロック ドインバータを介して転送される前記第 1又は第 2転送信号に、 前記第 1又は第 2ク口ック信号の 2値レベルが変化する毎に帰還をかける第 4ク ロック ドインバータとを含むことを特徴とする。
請求項 8に記載の電気光学装置の駆動回路によれば、 第 1又は第 2方向制御信 号の 2値レベルが一方のレベルの時には、 この時に転送可能となる第 1 クロック ドインバータにより、 転送方向が順方向に固定される。 このように転送方向が順 方向に固定されると、 第 1クロック ドインバータを介して転送される第 1又は第 2転送信号は、 第 3クロック ドインバータにより、 第 1又は第 2クロック信号の 2値レベルが変化する毎に転送される。 そして、 第 1 クロ ック ドインバータを介 して転送される第 1又は第 2転送信号に対しては、 第 4クロック ドィンバータに より、 第 1又は第 2クロック信号の 2値レベルが変化する毎に帰還がかけられる。 逆に、 第 1又は第 2方向制御信号の 2値レベルが他方のレベルの時には、 この 時に転送可能となる第 2クロック ドインバータにより、 転送方向が逆方向に固定 される。 このように転送方向が逆方向に固定されると、 第 2クロック ドィンバー タを介して転送される第 1又は第 2転送信号に対しては、 第 3クロック ドィンバ ータにより、 第 1又は第 2クロック信号の 2値レベルが変化する毎に帰還がかけ られる。 そして、 第 2クロック ドインバータを介して転送される第 1又は第 2転 送信号は、 第 4クロック ドィンバータにより、 第 1又は第 2クロック信号の 2値 レベルが変化する毎に転送される。
従って、 以上のように構成された第 1又は第 2双方向性シフ トレジスタは、 第 1又は第 2方向制御信号の 2値レベルに応じて、 転送方向が順方向又は逆方向で ある単方向性シフ トレジスタと して機能する。
請求項 9に記載の電気光学装置の駆動回路は上記課題を解決するために、 請求 項 1から 7のいずれか一項に記載の電気光学装置の駆動回路において、 前記第 1 及び第 2双方向性シフ トレジスタのうち少なく とも一方は、 前記第 1又は第 2方 向制御信号の 2値レベルが一方のレベルの時に転送可能となり前記転送方向を順 方向に固定する第 1 トランスミ ッションゲートと、 前記第 1又は第 2方向制御信 号の 2値レベルが他方のレベルの時に転送可能となり前記転送方向を逆方向に固 定する第 2 トランスミ ッションゲ一卜と、 前記転送方向が前記順方向に固定され ると、 前記第 1 トランスミ ッションゲートを介して転送される前記第 1又は第 2 転送信号を、 前記第 1又は第 2ク口ック信号の 2値レベルが変化する毎に転送す ると共に、 前記転送方向が前記逆方向に固定されると、 前記第 2 トランスミツシ ョンゲートを介して転送される前記第 1又は第 2転送信号を、 前記第 1又は第 2 ク口ック信号の 2値レベルが変化する毎に転送する第 1 クロック ドィンバータと、 前記転送方向が前記順方向に固定されると、 前記第 1 トランスミッションゲート を介して転送される前記第 1又は第 2転送信号に、 前記第 1又は第 2クロック信 号の 2値レベルが変化する毎に帰還をかけると共に、 前記転送方向が前記逆方向 に固定されると、 前記第 2 トランスミ ッションゲートを介して転送される前記第 1又は第 2転送信号に、 前記第 1又は第 2ク口ック倌号の 2値レベルが変化する 毎に帰還をかける第 2クロック ドィンバ一タとを含むことを特徴とする。
請求項 9に記載の電気光学装置の駆動回路によれば、 第 1又は第 2方向制御信 号の 2値レベルが一方のレベルの時には、 この時に転送可能となる第 1 トランス ミ ッションゲートにより、 転送方向が順方向に固定される。 このように転送方向 が順方向に固定されると、 第 1 トランスミッションゲートを介して転送される第 1又は第 2転送信号は、 第 1クロック ドインバ一タにより、 第 1又は第 2クロッ ク信号の 2値レベルが変化する毎に転送される。 そして、 第 1 トランスミ ツショ ンゲートを介して転送される第 1又は第 2転送信号に対しては、 第 2クロック ド ィンバータにより、 第 1又は第 2ク口ック信号の 2値レベルが変化する毎に帰還 がかけられる。
逆に、 第 1又は第 2方向制御信号の 2値レベルが他方のレベルの時には、 この 時に転送可能となる第 2 トランスミッションゲートにより、 転送方向が逆方向に 固定される。 このように転送方向が逆方向に固定されると、 第 2 トランスミツシ ヨンゲ一卜を介して転送される第 1又は第 2転送信号は、 第 1 クロック ドインバ ータにより、 第 1又は第 2ク口ック信号の 2値レベルが変化する毎に転送される。 そして、 第 2 トランスミツションゲ一トを介して転送される第 1又は第 2転送信 号に対しては、 第 2クロック ドィンバータにより、 第 1又は第 2ク口ック信号の 2値レベルが変化する毎に帰還がかけられる。
従って、 以上のように構成された第 1又は第 2双方向性シフ トレジスタは、 第 1又は第 2方向制御信号の 2値レベルに応じて、 転送方向が順方向又は逆方向で ある単方向性シフ トレジスタと して機能する。
また、 トランスミッションゲートを用いると、 電源を引き回す必要がないため、 双方向性シフ トレジスタの転送方向を制御する部分を卜ランスミツションゲ一ト で構成することにより、 双方向性シフ トレジスタのレイァゥ ト面積を縮小できる。 これにより、 小型の電気光学装置が実現できる。
請求項 1 0に記載の電気光学装置の駆動回路は上記課題を解決するために、 請 求項 1から 5のいずれか一項に記載の電気光学装置の駆動回路において、 前記第 1及び第 2双方向性シフ トレジスタのうち少なく とも一方は、 前記第 1又は第 2 方向制御信号の 2値レベルが一方のレベルの時に転送可能となり前記転送方向を 順方向に固定する第 1 トランスミ ッションゲートと、 前記第 1又は第 2方向制御 信号の 2値レベルが他方のレベルの時に転送可能となり前記転送方向を逆方向に 固定する第 2 トランスミ ッションゲートと、 前記転送方向が前記順方向に固定さ れると、 前記第 1 トランスミ ッションゲートを介して転送される前記第 1又は第 2転送信号を、 前記第 1又は第 2ク口ック信号の 2値レベルが変化する毎に転送 すると共に、 前記転送方向が前記逆方向に固定されると、 前記第 2 トランスミ ツ シヨンゲ一トを介して転送される前記第 1又は第 2転送信号を、 前記第 1又は第 2クロック信号の 2値レベルが変化する毎に転送する第 3 トランスミツションゲ 一卜と、 前記転送方向が前記順方向に固定されると、 前記第 1 トランスミツショ ンゲートを介して転送される前記第 1又は第 2転送信号に、 前記第 1又は第 2ク 口ック信号の 2値レベルが変化する毎に帰還をかけると共に、 前記転送方向が前 記逆方向に固定されると、 前記第 2 トランスミッションゲートを介して転送され る前記第 1又は第 2転送信号に、 前記第 1又は第 2ク口ック信号の 2値レベルが 変化する毎に帰還をかける第 4 トランスミツションゲ一トとを含むことを特徴と する。
請求項 1 0に記載の電気光学装置の駆動回路によれば、 第 1又は第 2方向制御 信号の 2値レベルが一方のレベルの時には、 この時に転送可能となる第 1 トラン スミ ッションゲートにより、 転送方向が順方向に固定される。 このように転送方 向が順方向に固定されると、 第 1 トランスミ ッショ ンゲートを介して転送される 第 1又は第 2転送信号は、 第 3 トランスミツションゲートにより、 第 1又は第 2 クロック信号の 2値レベルが変化する毎に転送される。 そして、 第 1 トランスミ ッシヨンゲートを介して転送される第 1又は第 2転送信号に対しては、 第 4 トラ ンスミツションゲートにより、 第 1又は第 2クロック信号の 2値レベルが変化す る毎に帰還がかけられる。
逆に、 第 1又は第 2方向制御信号の 2値レベルが他方のレベルの時には、 この 時に転送可能となる第 2 トランスミ ツションゲートにより、 転送方向が逆方向に 固定される。 このように転送方向が逆方向に固定されると、 第 2 トランスミツシ ョンゲートを介して転送される第 1又は第 2転送信号は、 第 3 トランスミツショ ンゲートにより、 第 1又は第 2ク口ック信号の 2値レベルが変化する毎に転送さ れる。 そして、 第 2 トランスミ ッションゲ一卜を介して転送される第 1又は第 2 転送信号に対しては、 第 4 トランスミッションゲートにより、 第 1又は第 2ク口 ック信号の 2値レベルが変化する毎に帰還がかけられる。
従って、 以上のように構成された第 1又は第 2双方向性シフ トレジスタは、 第 1又は第 2方向制御信号の 2値レベルに応じて、 転送方向が順方向又は逆方向で ある単方向性シフ トレジスタと して機能する。
また、 トランスミ ッションゲートを用いると、 電源を引き回す必要がないため、 双方向性シフ トレジスタを構成する素子部を トランスミツションゲー 卜で構成す ることにより、 双方向性シフ トレジスタのレイアウ ト面積を縮小できる。 これに より、 小型の電気光学装置が実現できる。
請求項 1 1に記載の電気光学装置の駆動回路は上記課題を解決するために、 請 求項 8に記載の電気光学装置の駆動回路において、 前記第 1から第 4クロック ド ィンバータのうち少なく とも一つをトランスミツションゲート及びィンバータで 置き換えたことを特徴とする。
請求項 1 1に記載の電気光学装置の駆動回路によれば、 前記第 1から第 4ク ロック ドィンバータのうち少なく とも一つを置き換えたトランスミツションゲ一 ト及びインバータにより、 転送方向が順方向や逆方向に固定されたり、 第 1又は 第 2転送信号が転送されたり、 第 1又は第 2転送信号に対して帰還がかけられた りする。 従って、 以上のように構成された第 1又は第 2双方向性シフ トレジスタ は、 第 1又は第 2方向制御信号の 2値レベルに応じて、 転送方向が順方向又は逆 方向である単方向性シフ トレジスタと して機能する。
また、 トランスミッションゲートを用いると、 電源を引き回す必要がないため、 双方向性シフ トレジスタを構成する素子部をトランスミツションゲー卜で構成す ることにより、 双方向性シフ トレジスタのレイアウ ト面積を縮小できる。 これに より、 小型の電気光学装置が実現できる。
請求項 1 2に記載の電気光学装置の駆動回路は上記課題を解決するために、 請 求項 8から 1 1のいずれか一項に記載の電気光学装置の駆動回路において、 前記 第 1から第 4 トランスミツションゲートのうち少なく とも一つを Pチャネル型の 薄膜トランジスタ或いは Nチャネル型の薄膜トランジスタで置き換えたことを特 徴とする。
請求項 1 2に記載の電気光学装置の駆動回路によれば、 前記第 1から第 4 ト ランスミツションゲー卜のうち少なく とも一つを、 Pチャネル型の薄膜トランジ スタ或いは Nチャネル型の薄膜トランジスタに置き換えることにより、 転送方向 が順方向や逆方向に固定されたり、 第 1又は第 2転送信号が転送されたり、 第 1 又は第 2転送信号に対して帰還がかけられたりする。 従って、 以上のように構成 された第 1又は第 2双方向性シフ トレジスタは、 第 1又は第 2方向制御信号の 2 値レベルに応じて、 転送方向が順方向又は逆方向である単方向性シフ トレジスタ として機能する。
また、 Pチャネル型の薄膜トランジスタ或いは Nチャネル型の薄膜トランジ スタを用いると、 トランスミ ッションゲートと比較して、 素子が半分で済むため、 双方向性シフ 卜レジスタを構成する素子部を Pチャネル型の薄膜トランジスタ或 いは Nチャネル型の薄膜トランジスタで構成することにより、 双方向性シフ トレ ジスタのレイアウ ト面積を更に縮小できる。 これにより、 超小型の電気光学装置 が実現できる。
請求項 1 3に記載の電気光学装置の駆動回路は上記課題を解決するために、 画 像信号が供給される複数のデータ線と、 走査信号が供給される複数の走査線と、 前記各データ線及び前記各走査線に接続されたスィツチング手段と前記スィツチ ング手段に接続された画素電極とを有する電気光学装置の駆動回路であって、 前 記画像信号をサンプリングして前記データ線に供給するためのサンプリング回路 と、 第 1クロック信号に基づき第 1転送信号を供給するシフ トレジスタと、 前記 シフ トレジスタからの前記第 1転送信号と、 第 1及び第 2波形選択信号の一方の 信号の入力に基づいてサンプリング回路駆動信号を前記サンプリング回路に供給 する複数の波形選択回路とを具備し、 隣り合う波形選択回路には、 前記第 1及び 第 2波形選択信号の互いに異なる波形選択信号が供給されてなり、 前記第 1の波 形選択信号のパルスは、 前記第 2の波形選択信号のパルスと重ならないことを特 徴とする。
請求項 1 3に記載の電気光学装置の駆動回路によれば、 隣り合う波形選択回路 に供給される第 1及び第 2波形選択信号は、 適当な時間間隔が開けられているた め、 画像信号の重なりによる画像信号成分の書き込みによるゴース トゃ画像むら を未然に防止することができる。 特に、 高周波数駆動の環境下では効果的である。 請求項 1 4に記載の電気光学装置の駆動回路は上記課題を解決するために、 請 求項 1 3に記載の電気光学装置の駆動回路において、 前記第 1波形選択回路は、 前記第 1転送信号と前記第 1波形選択信号との論理積又は排他的論理積をとる第 1論理回路を含むことを特徴とする。
請求項 1 4に記載の電気光学装置の駆動回路によれば、 前記第 1転送信号と前 記第 1波形選択信号との論理積又は排他的論理積をとる第 1論理回路を含むため、 所定のパルス幅に制限することができる。
請求項 1 5に記載の電気光学装置の駆動回路は上記課題を解決するために、 請 求項 1 3又は請求項 1 4に記載の電気光学装置の駆動回路において、 前記第 1及 び第 2波形選択信号の遷移をなまらせることを特徴とする。
請求項 1 5に記載の電気光学装置の駆動回路によれば、 パルスをなまらせるこ とにより、 波形選択信号自身のリンギングを抑えることができるとともに、 波形 選択信号の信号成分をノイズとして画像信号に書き込むことを防止できる。
請求項 1 6に記載の電気光学装置の駆動回路は上記課題を解決するために、 画 像信号が供給される複数のデータ線と、 走査信号が供給される複数の走査線と、 前記各データ線及び前記各走査線に接続されたスィツチング手段と前記スィツチ ング手段に接続された画素電極とを有する電気光学装置の駆動回路であって、 前 記画像信号をサンプリングして前記データ線に供給するためのサンプリング回路 と、 前記第 1 クロック信号に基づき第 1転送信号を供給するシフ トレジスタと、 前記シフ トレジスタからの前記第 1転送信号と、 波形選択信号の一方の信号の入 力に基づいてサンプリング回路駆動信号を前記サンプリング回路に供給する複数 の波形選択回路とを具備し、 前記波形選択信号のパルス幅は、 前記第 1 クロック 信号のパルス幅よりも狭いことを特徴とする。
請求項 1 6に記載の電気光学装置の駆動回路によれば、 隣接したデータ線ある いはデータ線群に相前後して供給される画像信号間には、 適当な時間間隔が開け られているため、 画像信号の重なりによる画像信号成分の書き込みによるゴース トゃ画像むらを未然に防止することができる。 特に、 高周波数駆動の環境下では 特に効果的である。
請求項 1 7に記載の電気光学装置の駆動回路は上記課題を解決するために、 画 像信号が供給される複数のデータ線と、 走査信号が供給される複数の走査線と、 前記各データ線及び前記各走査線に接続されたスィツチング手段と前記スィツチ ング手段に接続された画素電極とを有する電気光学装置の駆動回路であって、 前 記画像信号をサンプリングして前記データ線に供給するためのサンプリング回路 と、 前記第 1クロック信号に基づき第 1転送信号を供給するシフ トレジスタと、 前記シフ トレジスタからの前記第 1転送信号と、 波形選択信号の入力に基づい て前記サンプリング回路駆動信号を前記サンプリング回路に供給する複数の波形 選択回路とを具備し、 前記波形選択信号のパルス波形の遷移をなまらせることを 特徴とする。
請求項 1 7に記載の電気光学装置の駆動回路によれば、 パルス波形をなまらせ ることにより、 波形選択信号自身のリンギングを抑えることができるとともに、 波形選択信号の信号成分をノィズと して画像信号線に書き込むことを防止するこ とができるのである。
請求項 1 8に記載の電気光学装置の駆動回路は上記課題を解決するために、 請 求項 1 7に記載の電気光学装置の駆動回路において、 前記パルス波形は、 2 0 η s以上、 5 0 n s以下の範囲で遷移をなまらせることを特徴とする。
請求項 1 8に記載の電気光学装置の駆動回路によれば、 波形選択信号の信号成 分をノイズとして画像信号に書き込むことを確実に防止することができる。
請求項 1 9に記載の電気光学装置の駆動方法は上記課題を解決するために、 画 像信号が供給される複数のデータ線と、 走査信号が供給される複数の走査線と、 前記各データ線及び前記各走査線に接続されたスィツチング手段と前記スィツチ ング手段に接続された画素電極とを有する電気光学装置の駆動方法であって、 前 記画像信号を前記第 1 ク口ック信号のパルス幅よりも狭いパルス幅からなるサン プリング制御信号によりサンプリングして前記データ線に供給する工程と、 前記 走査線を選択しながら、 その選択された走査線に接続されたスイッチング手段に、 サンプリングされた前記画像信号を前記データ線を介して供給する工程とを有す ることを特徴とする。
請求項 1 9に記載の電気光学装置の駆動方法によれば、 瞵接したデータ線ある いはデ一タ線群に相前後して供給される画像信号間に、 第 1クロック信号のパル ス幅よりも狭いパルス幅からなるサンプリング制御信号により適当な時間間隔が 開けられているため、 画像信号の重なりによる画像信号成分の書き込みによるゴ 一ス トや画像むらを未然に防止することができる。 特に、 高周波数駆動の環境下 では特に効果的である。
請求項 2 0に記載の電気光学装置の駆動方法は上記課題を解決するために、 画 像信号が供給される複数のデータ線と、 走査信号が供給される複数の走査線と、 前記各データ線及び前記各走査線に接続されたスィツチング手段と前記スィツチ ング手段に接続された画素電極とを有する電気光学装置の駆動方法であって、 シ フ トレジスタからの第 1転送信号と、 第 1及ぴ第 2波形選択信号の一方の入力に 基づくサンプリング回路駆動信号により前記画像信号をサンプリングして前記デ ータ線に供給する工程と、 前記走査線を選択しながら、 その選択された走査線に 接続されたスィツチング手段に、 サンプリ ングされた前記画像信号を前記データ 線を介して供給する工程とを有し、 前記第 1及び第 2波形選択信号は互いに重な らずに交互に出力されてなることを特徴とする。 請求項 2 0に記載の電気光学装置の駆動方法によれば、 隣接したデータ線ある いはデータ線群に、 第 1及ぴ第 2波形選択信号線から交互に、 且つ互いに重なら ないように出力される第 1及び第 2波形選択信号に基づくサンプリング回路駆動 信号により前記画像信号をサンプリングして前記データ線に供給するため、 デー タ線には画像信号の重なりによる画像信号成分の書き込みによるゴース トゃ画像 むらを未然に防止することができる。 特に、 高周波数駆動の環境下では特に効果 的である。
請求項 2 1に記載の電気光学装置の駆動回路は上記課題を解決するために、 画 像信号が供給される複数のデータ線と、 走査信号が供給される複数の走査線と、 前記各データ線及び前記各走査線に接続されたスィツチング手段と前記スィツチ ング手段に接続された画素電極とを有する電気光学装置の駆動方法であって、 第 1 ク口ック信号と波形選択信号の入力に基づいてサンプリング回路駆動信号をサ ンプリング回路に供給し、 前記画像信号を前記サンプリング制御信号によりサン プリングして前記データ線に供給し、 前記走査線を選択しながら、 その選択され た走査線に接続されたスイチング手段に、 サンプリングされた前記画像信号を前 記データ線を介して供給してなり、 前記波形選択信号のパルス波形の遷移をなま らせることを特徴とする。
請求項 2 1に記載の電気光学装置の駆動回路によれば、 パルス波形の遷移をな まらせることにより、 波形選択信号自身のリンギングを抑えることができるとと もに、 波形選択信号の信号成分をノイズとして画像信号に書き込むことを防止す ることができるのである。
請求項 2 2に記載の電気光学装置の駆動回路は上記課題を解決するために、 前 記波形選択信号のパルス波形は 2 0 n s以上、 5 0 n s以下の範囲で遷移をなま らせることを特徴とする。
請求項 2 2に記載の電気光学装置の駆動回路によれば、 波形選択信号の信号成 分をノイズと して画像信号線に書き込むことを確実に防止することができる。 請求項 2 3に記載の電気光学装置は上記課題を解決するために、 請求項 1から 請求項 2 2のいずれか一項に記載の電気光学装置の駆動回路を備えたことを特徴 とする。 請求項 2 3に記載の電気光学装置によれば、 例えば第 1又は第 2方向制御信号 の 2値レベルに応じて走査方向を上下左右に反転可能である。 また、 データ線に は画像信号の重なりによる画像信号成分の書き込みによるゴース トゃ画像むらを 未然に防止することができる。
請求項 2 4に記載の電子機器は上記課題を解決するために、 請求項 2 3に記載 の電気光学装置を備えたことを特徴とする。
請求項 2 4に記載の電子機器によれば、 上述の本発明の電気光学装置を備えて おり、 表示画面上の走査方向を上下左右に反転できる、 あるいは画像むらゃゴー ス トのない表示を提供することができる。
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかに する。
〔図面の簡単な説明〕
図 1は、 液晶装置の実施の形態における T F Tアレイ基板上に形成された各 種配線、 周辺回路等のブロック図である。
図 2は、 図 1の液晶装置に備えられた駆動回路の第 1の実施の形態の回路図 である。
図 3 ( a ) 及び図 3 ( b ) は、 図 2の駆動回路における各種の信号のタイミ ングチヤ一トである。
図 4は、 図 2の駆動回路を構成するクロック ドインバータの回路図である。 図 5は、 図 2の駆動回路のサンプリング回路への出力配線を変えた変形例を 示す回路図である。
図 6は、 図 1の液晶装置に備えられた駆動回路の第 2の実施の形態の回路図 である。
図 7は、 図 6の駆動回路を構成する トランスミツションゲー卜の回路図であ る。
図 8は、 図 1の液晶装置に備えられた駆動回路の第 3の実施の形態の回路図 である。
図 9は、 図 2の駆動回路の第 1の変形形態を説明する回路図である。
図 1 0は、 図 2の駆動回路の第 2の変形形態を説明する回路図である。 図 1 1は、 本発明による電子機器の実施の形態の概略構成を示すブロック図 である。
図 1 2は、 電子機器の一例としての液晶プロジェクタを示す断面図である。 図 1 3は、 電子機器の一例としてのパーソナルコンピュータを示す正面図で ある。
図 1 4は、 電子機器の一例と してのページャを示す分解斜視図である。
図 1 5は、 電子機器の一例としての TC Pを用いた液晶装置を示す斜視図で ある。
図 1 6は、 液晶プロジヱクタの RG Bの 3色光を合成するプリズム光学系を 示す概念図である。
図 1 7は、 図 3におけるタイミングチャートの波形選択信号の変形例である。 図 1 8は、 波形選択信号線と画像信号線とのレイァゥ ト例を示す平面図であ る。
〔符号の説明〕
1…丁 FTアレイ基板
1 0…液晶装置
1 1…画素電極
3 1…走査線
3 5…データ線
1 0 1…データ線駆動回路
1 04…走査線駆動回路
1 1 1、 1 2 1、 1 3 1…双方向性シフ トレジスタ
1 1 2 a , 1 1 2 b…波形選択回路
3 0 1…サンプリング回路
〔発明を実施するための最良の形態〕
以下、 本発明の実施の形態を図面に基づいて説明する。
(液晶装置の全体構成)
先ず、 電気光学装置の一例と しての液晶装置の全体構成について、 図 1を参照 して説明する。 図 1は、 液晶装置の実施の形態における T FTアレイ基板 1上に 設けられた各種配線、 周辺回路等の構成を示すブロック図である。 本実施の形態 は、 本発明を T F T駆動によるアクティブマトリクス駆動方式の液晶装置に適用 したものである。
図 1において、 T F Tアレイ基板 1は、 例えば石英基板、 ハードガラス、 シリ コン基板等からなる。 T F Tアレイ基板 1上には、 マ トリ クス状に設けられた複 数の画素電極 1 1 と、 X方向に複数配列されており夫々が Y方向に沿って伸びる データ線 3 5 と、 Y方向に複数配列されており夫々が X方向に沿って伸びる走査 線 3 1 とが形成されている。 また、 T F T 3 0のゲートには走査線 3 1が電気的 に接続されており、 所定のタイミングで、 走査線 3 1にパルス的に走査信号 Y 1 、 Y 2、 '· ·、 Y mが印加される。 画素電極 1 1は、 T F T 3 0のドレインに電気的 に接続されており、 スィツチング素子である T F T 3 0を一定期間だけそのスィ ツチを閉じることにより、 画像信号線 3 0 4から供給される画像信号 V I Dを D 1 、 D 2、 ·· ·、 D nから成るデータ線 3 5に書き込む。 画素電極 1 1を介して液 晶に書き込まれた所定レベルの画像信号 V I Dは、 対向基板 (後述する) に形成 された対向電極 (後述する) との間で一定期間保持される。 また T F Tアレイ基 板 1上には、 蓄積容量 7 0のための配線である容量線 3 1 ' (蓄電容量電極) 、 走査線 3 1に沿ってほぼ平行に形成されており、 画素電極 1 1に蓄積容量 7 0が 付加されるようにする。 これにより、 寄生容量が原因で生ずるフリ ツ力等の表示 品位の劣化を防ぐことができる。 尚、 蓄積容量 7 0を形成するために前段の走査 線 3 1を蓄積容量形成のための電極と して用いてもよい。 このような構成を採れ ば、 容量線 3 1 ' を設けなくてもよレ、。
データ線 3 5に書き込まれる画像信号 V I Dは、 データ線 3 5毎に線順次に供 給しても良いし、 相隣接する複数のデータ線 3 5同士に対してグループ毎に供給 しても良い。 仮に相隣接する複数のデータ線 3 5を同時に駆動する場合は、 画像 信号 V I Dの位相をずらすことで、 データ線駆動回路の駆動周波数を低減するこ とが可能となり、 回路の信頼性や低消費電力化を実現できる。
T F Tアレイ基板 1上には更に、 画像信号 V I Dをサンプリングしてデータ線 3 5に夫々供給するサンプリング回路 3 0 1 と、 データ線駆動回路 1 0 1 と、 走 査線駆動回路 1 0 4とが形成されている。 走査線駆動回路 1 0 4は、 後述の双方向性シフ トレジスタを有しており、 外部 制御回路から供給される基準ク口ック信号 C L Y及びその反転ク口ック信号 C L INV、スター ト信号 S P Y等に基づいてこの双方向性シフ トレジスタから出力され る転送信号から所定波形及び所定タイ ミングの走査信号を生成し、 走査線 3 1に パルス的に線順次で印加される。 走査線駆動回路 1 0 4は特に、 後で詳述するよ うに外部から入力される転送方向制御信号に従って双方向性シフ トレジスタの転 送方向を順方向又は逆方向に固定することにより、 複数の走査線 3 1に対して、 図 1 中 Tから Bの順序で走査信号を順次供給することも、 Bから Tの順序で走査 信号を順次供給することも可能である。
データ線駆動回路 1 0 1は、 後述の双方向性シフ トレジスタを有しており、 外 部制御回路から供給される基準クロック C L X及び該ク口ック信号の反転信号 (以下、 反転クロック信号と称す) C L X INV、 スタート信号 S P X等に基づい てこの双方向性シフ トレジスタから出力される転送信号から所定波形及び所定タ ィミングのサンプリング回路駆動信号 S 1、 S 2 · · · S nを生成する。
サンプリング回路 3 0 1は、 T F T 3 0 2を各データ線 3 5毎に備えており、 画像信号線 3 0 4が T F T 3 0 2のソース電極に接続されており、 サンプリング 回路駆動信号線 3 0 6が T F T 3 0 2のゲート電極に接続されている。 サンプリ ング回路駆動信号 S 1、 S 2 · · · S nがサンプリング回路駆動信号線 3 0 6を介し てサンプリング回路 3 0 1に入力されると、 画像信号線 3 0 4から供給される画 像信号 V I Dを D l 、 D 2 〜 D nの順にデータ線 3 5へ印加する。 データ線駆動 回路 1 0 1は特に、 後で詳述するように外部から入力される転送方向制御信号に 従って双方向性シフ 卜レジスタの転送方向を順方向又は逆方向に固定することに より、 データ線 3 5に対し、 Lから Rの順序で画像信号 V I Dを順次供給するこ とも、 Rから Lの順序で画像信号 V I Dを順次供給することも可能に構成されて いる。 このように、 本実施の形態では、 データ線 3 5を一本毎に選択するように 構成されているが、 データ線 3 5を複数本毎にまとめて同時選択するように構成 してもよレ、。 例えば、 サンプリング回路 3 0 1を構成する T F T 3 0 2の書き込 み特性及び画像信号 V I Dの周波数に応じて、 複数相 (例えば、 3相、 6相、 1 2相…) に相展開された画像信号 V I Dを画像信号線 3 0 4から供給して、 これ らをグループ毎に同時にサンプリングするように構成してもよい。 この際、 少な く とも相展開数だけ画像信号線 3 0 4が必要なことは言うまでもない。
(駆動回路の第 1の実施の形態)
次に、 駆動回路の第 1の実施の形態について図 2から図 5を参照して説明する。 尚、 図 2は、 第 1の実施の形態におけるデータ線駆動回路 1 0 1を示したもので ある。 尚、 図 2においては、 シリアル信号として出力される画像信号が 6つのパ ラレルな画像信号に相展開されて 6本の画像信号線 3 0 4を介して画像信号 V I D 1〜V I D 6がデータ線 3 5に夫々入力される構成例を用いて説明する。 図 3 ( a ) 及び (b ) は、 このデータ線駆動回路 1 0 1における各種信号のタイミン グチャートである。 図 4 ( a ) 及び (b ) は、 このデータ線駆動回路 1 0 1の双 方向性シフ トレジスタ 1 1 1を構成するクロック ドィンバータの回路図である。 また、 図 5は、 図 2のデータ線駆動回路 1 0 1から夫々出力されるサンプリ ング 回路駆動信号線 3 0 6の変形例を示した図である。
先ず、 データ線駆動回路について説明する。
図 2において、 データ線駆動回路 1 0 1は、 双方向性シフ トレジスタ 1 1 1 と、 該双方向性シフ トレジスタ 1 1 1の奇数段目の出力に対応して夫々設けられた複 数の波形選択回路 1 1 2 a及び該双方向性シフ 卜レジスタ 1 1 1の偶数段目の出 力に対応して夫々設けられた複数の波形選択回路 1 1 2 bとを備えて構成されて いる。
本実施の形態では特に、 データ線駆動手段の一例と してのデータ線駆動回路 1 0 1は、 奇数の出力段を有する双方向性シフ トレジスタ 1 1 1から成り、 例えば、 6本の相隣接するデータ線 3 5から夫々なる奇数個のデータ線群に対し、 しから Rへ向かう方向又は Rから Lへ向かう方向に対応する転送方向で、 双方向性シフ トレジスタ 1 1 1の各段から順次出力されるサンプリング回路駆動信号 S 1、 S 2、 S 3、 ' · ·、 S nに基づいて、 サンプリング回路 3 0 2と協動して画像信号 V I D 1〜V I D 6を順次供給可能なように構成されている。 双方向性シフ トレジ スタ 1 1 1には、 Lから Rへ向かう転送信号の転送をスタートさせるためのスタ ート信号 S P ( L ) が図中 L側から入力される力、、 或いは、 Rから Lへ向かう転 送信号の転送をスタートさせるためのスタート信号 S P ( R ) が図中 R側から入 力される。 そして、 データ線駆動回路 1 0 1は、 図 3 ( a ) のタイミングチヤ一 卜に示すタイミングで、 このスタート信号 S P ( L ) 、 クロック信号 C L及び反 転クロック信号 C L INVと第 1及び第 2波形選択信号 E N B 1及び E N B 2とが 入力されると、 クロック信号 C Lの半周期だけ順次遅れ、 クロック信号 C Lのパ ルス幅よりも幅の狭いパルスから夫々なるサンプリング回路駆動信号 S 1、 S 2、 S 3、 ·' ·、 S n (但し、 nは奇数) を、 サンプリング回路 3 0 1に供給するよう に構成されている。
次に、 双方向性シフ トレジスタ 1 1 1について詳述する。
図 2に示すように、 双方向性シフ トレジスタ 1 1 1の各段は、 第 1方向制御信 号の一例としての 2値の転送方向制御信号 D及び該転送方向制御信号の反転信号 (以下、 反転転送方向制御信号と称す) D INVに応じて転送方向が固定され、 所 定周期の第 1ク口ック信号の一例と しての基準ク口ック信号 C L及び反転ク口ッ ク信号 C L INVの 2値レベルが変化する毎に転送信号に帰還をかけて次段に転送 すると共に出力する第 1ゲート手段の一例を構成する 4つのクロック ドィンバー ' タ 1 1 4、 1 1 5、 1 1 6及び 1 1 7を夫々含んで構成されている。
第 1 クロック ドィンバータの一例としてのクロック ドィンバータ 1 1 4は、 転 送方向制御信号 Dがハイレベルの時に転送可能となり転送方向を順方向の一例と しての Lから Rへ向かう方向に固定するように構成及び接続されている。
第 2クロック ドィンバータの一例と してのクロック ドィンバータ 1 1 5は、 反 転転送方向制御信号 D INVがハイレベルの時に転送可能となり転送方向を逆方向 の一例としての から Lへ向かう方向に固定するように構成及び接続されている。 第 3クロック ドィンバータの一例としてのクロック ドィンバータ 1 1 6は、 転 送方向が Lから Rへ向かう方向に固定されると、 クロック ドインバータ 1 1 4を 介して転送される転送信号を、 ク口ック信号 C Lがハイレベルの時に転送すると 共に、 転送方向が Rから Lへ向かう方向に固定されると、 クロック ドインバータ 1 1 5を介して転送される転送信号に、 ク口ック信号 C Lがハイレベルの時に帰 還をかけるように構成及び接続されている。
また、 第 4クロック ドィンバータの一例としてのクロック ドィンバータ 1 1 7 は、 転送方向が Rから Lへ向かう方向に固定されると、 クロック ドインバータ 1 1 5を介して転送される転送信号を、 反転ク口ック信号 C L INVがハイレベルの ときに転送すると共に、 転送方向が Lから Rへ向かう方向に固定されると、 クロ ック ドィンバータ 1 1 4を介して転送される転送信号に、 反転ク口ック信号 C L INVがハイレベルの時に帰還をかけるように構成及び接続されている。
図 4 (a ) に抜粋して示すクロック ドインバ一タ 1 1 6の具体的な回路構成を、 図 4 ( b ) に回路図で示す。 尚、 他のクロック ドィンバ一タ 1 1 4、 1 1 5及び 1 1 7についても、 クロック入力端子に入力されるクロック信号 C L及び反転ク ロック信号 C L INVが夫々転送方向制御信号 D及び反転転送方向制御信号 D INV、 反転転送方向制御信号 D INV及び転送方向制御信号 D、 並びに反転ク口ック信号 C L INV及びク口ック信号 C Lとなるだけで、 回路構成はどれも同一である。 図 4 ( b ) に示すように、 クロック ドインバータ 1 1 6は、 クロック信号 C L がゲー卜に入力される Nチャネル TFTと、 反転ク口ック信号 C L INVが入力さ れる Pチャネル T F Tと、 ゲー卜に転送信号が夫々入力されるように並列に接続 された Pチャネル T F T及び Nチャネル T F Tと、 電源 V S S (接地電位電源) 及び VDD (高電位電源) とが、 図に示す如くに接続されている。 このように各 クロック ドインバータは、 電源 V S S及び VDDを必要とするため、 図 2に示し た双方向性シフ トレジスタ 1 1 1全体としても電源配線を各クロック ドィンバー タに引き回す必要がある。 また、 各クロック ドインバータにおいては、 入力端子 と出力端子との間は各 TFTのゲー卜絶縁膜により絶縁されているため、 転送信 号の周波数が高くても、 転送方向に逆らって電流リークしない利点がある。 従つ て、 双方向性シフ 卜レジスタ 1 1 1全体としても、 高周波数に対して安定した転 送信号を出力することが出来る利点がある。
次に、 波形選択回路 1 1 2 a及び 1 1 2 bについて説明する。
図 2において、 波形選択回路 1 1 2 aは、 双方向性シフ トレジスタ 1 1 1の奇 数段目から出力される転送信号のパルス幅を、 第 1波形選択信号 ENB 1のパル ス幅に制限するように構成されている。 波形選択回路 1 1 2 aは例えば、 図 2に 示すように、 第 1論理回路の一例を構成する、 転送信号と波形選択信号 E NB 1 との排他的論理積をとる N AND回路と、 その結果を反転させるインバータ回路 とから構成されており、 このような論理演算により、 図 3 (a ) 及び (b) に示 すように、 転送信号のパルス幅を信号 E N B 1のパルス幅に制限する。
また、 波形選択回路 1 1 2 bは、 双方向性シフ トレジスタ 1 1 1の偶数段目か ら出力される転送信号のパルス幅を第 2波形選択信号 E N B 2のパルス幅に制限 するように構成されている。 波形選択回路 1 1 2 bは例えば、 図 2に示すように、 第 2論理回路の一例を構成する、 転送信号と波形選択信号 E N B 2との排他的論 理積をとる N A N D回路とその結果を反転させるインバータ回路とから構成され ており、 このような論理演算により、 図 3 ( a ) 及び (b ) に示すように、 転送 信号のパルス幅を信号 E N B 2のパルス幅に制限する。
次に、 以上のように構成されたデータ線駆動回路 1 0 1の動作について説明す る。
先ず、 図 2において第 1の場合として、 転送方向制御信号 Dがハイ レベルに固 定され且つ反転転送方向制御信号 D INVがローレベルに固定されて、 双方向性シ フ トレジスタ 1 1 1に入力されると、 双方向性シフ トレジスタ 1 1 1 の各段に設 けられており、 この条件で転送可能とされるクロック ドィンバータ 1 1 4及びこ の条件で転送不可能とされるクロック ドィンバータ 1 1 5により、 転送方向は L から Rへ向かう方向に固定される。 この状態で、 図 3 ( a ) に示すように、 転送 をスタートさせるための信号 S P ( L ) が入力されると、 クロック信号 C L及び 反転ク口ック信号 C L INVの 2値レベルが変化する毎に、 ク口ック信号 C L及び 反転ク口ック信号 C L INVが入力されるクロック ドィンバータ 1 1 6及び 1 1 7 が転送及び帰還を夫々行う。 そして帰還がかけられた転送信号が、 双方向性シフ トレジスタ 1 1 1の次段 (R側の段) に転送されると共に対応する波形選択回路 1 1 2 a又は 1 1 2 bに出力される。 このように帰還が各段でかけられるため、 転送信号はなまることはなく 、 次段へと順次転送されて行く。
他方、 図 2において第 2の場合として、 転送方向制御信号 Dがローレベルに固 定されて且つ反転転送方向制御信号 D INVがハイレベルに固定されて、 双方向性 シフ トレジスタ 1 1 1に入力されると、 双方向性シフ トレジスタ 1 1 1の各段に おいて、 この条件で転送不可能とされるクロック ドィンバータ 1 1 4及びこの条 件で転送可能とされるクロック ドインバータ 1 1 5により、 転送方向は Rから L へ向かう方向に固定される。 この状態で、 図 3 ( b ) に示すように、 転送をスタ ートさせるためのスタート信号 S P ( R ) が入力されると、 クロック信号 C L及 びその反転ク口ック信号 C L INVの 2値レベルが変化する毎に、 ク口ック信号 C L及びその反転ク口ック信号 C L I Vが入力されるクロック ドィンバ一タ 1 1 6 及び 1 1 7が帰還及び転送を夫々行う。 そして、 帰還がかけられた転送信号が、 双方向性シフ トレジスタ 1 1 1の次段 (L側の段) に転送されると共に対応する 波形選択回路 1 1 2 a又は 1 1 2 bに出力される。
ここで仮に、 双方向性シフ トレジスタ 1 1 1が偶数段の双方向性シフ トレジス タであったとすれば、 転送方向が Lから R 向かう方向である場合と Rから L 向かう方向である場合とでは、 双方向性シフ トレジスタ 1 1 1の最初の段 (例え ば、 L端又は R端の段) から出力される転送信号はクロック信号 C Lの半周期だ け位相がずれた信号となってしまう。 このため、 実際に転送方向を反転させて、 液晶装置 1 0により画像表示を支障無く行うためには、 転送方向制御信号 D及び 反転転送方向制御信号 D INVの 2値レベルを変更するだけでは足りず、 クロック 信号 C L及び反転ク口ック信号 C L INVを夫々反転させる必要が生じる。 即ち、 この場合には、 ク口ック信号 C L及び反転ク口ック信号 C L INVの配線を何処か で切り換えなければならないことになるが、 本実施の形態では、 双方向性シフ ト レジスタ 1 1 1は奇数の出力段を有するように構成されているため、 図 3 ( a ) 及び (b ) に示すように、 転送方向が Lから R 向かう方向であれ、 Rから L 向かう方向であれ、 双方向性シフ トレジスタ 1 1 1の最初の段 (左端又は右端の 段) から出力される転送信号は同一の信号となる。 即ち、 転送方向を反転させる ためには、 転送方向制御信号 D及び反転転送方向制御信号 D INVの 2値レベルを 変更するだけで足り、 クロック信号 C L及び反転クロック C L INVを反転させる 必要がないので装置の構成上も制御上も大変有利である。
また、 波形選択回路も同様に、 双方向性シフ トレジスタが偶数の出力段の場合 には、 双方向シフ トレジスタの奇数段からの出力信号により制御される波形選択 回路 1 1 2 aに入力される波形選択信号 E N B 1 と双方向シフ トレジスタの偶数 段からの出力信号により制御される波形選択回路 1 1 2 bに入力される波形選択 信号 E N B 2を、 転送方向を反転する度に波形選択信号 E N B 1 と E N B 2を入 れ替える必要があるが、 本実施の形態では、 双方向性シフ トレジスタ 1 1 1は奇 数の出力段を有するように構成されているため、 図 3 (a ) 及び (b) に示すよ うに、 転送方向が Lから R 向かう方向であれ、 Rから L 向かう方向であれ、 双方向性シフ トレジスタ 1 1 1の最初の段 (左端又は右端の段) から出力される 出力信号は同一の信号となる。 即ち、 転送方向を反転させるためには、 転送方向 制御信号 D及び反転転送方向制御信号 D INVの 2値レベルを変更するだけで足り、 波形選択信号 ENB 1及び ENB 2を反転させる必要がないので装置の構成上も 制御上も大変有利である。
このため、 画像信号処理用 I C等において、 メモリー等を持たせてクロ ック信 号を切り換える機構や制御が必要なくなり、 液晶装置 1 0の構成上や制御上だけ でなく、 コス ト面においても大変有利になる。 特に、 このような切換えは、 駆動 周波数が高くなるほどに一般に困難になるため、 駆動周波数が高いデータ線駆動 回路 1 0 1の場合には、 非常に効果的である。
以上のように、 Lから R 向かう方向又は Rから L 向かう方向で双方向性シ フ トレジスタ 1 1 1の各段から転送信号が順次出力されると、 波形選択回路 1 1
2 a及ぴ 1 1 2 bでは、 以下の動作を行う。
即ち、 双方向性シフ トレジスタ 1 1 1の奇数段目から出力される転送信号のパ ルス幅は、 波形選択回路 1 1 2 aにより、 図 3 (a ) 又は ( b ) に示すように、 第 1波形選択信号 ENB 1のパルス幅に制限される。 双方向性シフ 卜レジスタ 1 1 1の偶数段目から出力される転送信号のパルス幅は、 図 3 ( a ) 又は (b) に 示すように、 波形選択回路 1 1 2 bにより、 第 2波形選択信号 ENB 2のパルス 幅に制限される。 その後、 これらのパルス幅が制限された転送信号は、 転送方向 が Rから L 向かう方向であれば、 図 3 (a ) に示すように、 サンプリング回路 駆動信号 S l S 2 ··' S n (但し、 nは奇数) として、 順次サンプリング回 路 30 1 出力される。 或いは、 転送方向が Lから R 向かう方向であれば、 図
3 (b) に示すように、 サンプリング回路駆動信号 S n S n- 1 S n- 2 '·· S 1 として、 順次サンプリング回路 30 1 出力される。
従って、 このパルス幅の制限により適当な時間間隔が開けられた信号 S 1 S 2 ··· S nに応じて、 隣接したデータ線群に相前後して供給される画像信号間 には、 適当な時間間隔があけられる。 このように画像信号間に、 適当な時間間隔 をあけておけば、 特に高周波数駆動の環境下でこれらの画像信号が重なってしま レ、、 先行する画像信号成分を多少なり とも書込むことによるゴース トゃ画像むら が生じる事態を未然に防止できるので大変有利である。
以上のように、 波形選択回路 1 1 2 a及び 1 1 2 bにより転送信号のパルス幅 が制限されることにより生成されたサンプリング回路駆動信号 S 1 、 S 2、 ·· '、 3 11又は3 11、 S n- 1、 ' ··、 S I (但し、 nは奇数) は、 例えば 6相に展開され た夫々の画像信号 V I D 1 〜V I D 6に対応する相隣接する 6つのデータ線から なるデータ線群におけるサンプリング回路 3 0 1 を構成する 6つの T F T 3 0 2 のゲートに同時に入力される。 これにより、 データ線 3 5は 6本ずつ同時に駆動 され、 更にこの動作が繰り返されて、 6本のデ一タ線からなるデータ線群毎に画 像信号が順次供給される。
尚、 一つのデータ線群に対しては、 同一の転送信号に基づいて画像信号が供給 されるので、 データ線群を構成するデータ線 3 5の数は、 画像信号処理用 I Cか らデータ線駆動回路 1 0 1 に入力される画像信号の相展開数と一致させるのが好 ましい。 従って、 画像信号の形式により相展開がされていない場合若しくはサン プリング回路 3 0 1の各 T F T 3 0 2の書込み能力が高い又はサンプリング回路 3 0 2に十分な書込み時間が与えられている場合には、 例えば、 図 5に示すよう に、 データ線群は、 1本のデータ線で形成してもよい。
図 5は、 図 2のデータ線駆動回路 1 0 1から夫々出力されるサンプリング回路 駆動信号線 3 0 6の変形例を示している。 図 5において、 データ線駆動回路 1 0 1の構成は図 2の場合と同じであるが、 サンプリング回路 3 0 1の各 T F T 3 0 2が夫々一つの波形選択回路 1 1 2 a又は 1 1 2 bに接続されている。 この結果、 データ線 3 5は、 データ線駆動回路 1 0 1により 1本ずつ順番に駆動される。 次に、 走査線駆動回路について説明する。
走査線駆動手段の一例としての走査線駆動回路 1 0 4は、 データ線駆動回路 1 0 1の場合と同様に図 2に示した奇数の出力段を有する双方向性シフ トレジスタ 1 1 1を有しており、 各段における転送信号の出力が走査線 3 1に接続されてお り、 走査線 3 1に対し、 Tから Bへ向かう方向又は Bから Tへ向かう方向に対応 する転送方向で、 双方向性シフ トレジスタ 1 1 1 の各段から順次出力される転送 信号をそのまま走查信号として、 或いはデータ線駆動回路 1 0 1の場合と同様に 図 2に示した波形選択回路 1 1 2 a及び 1 1 2 bを介して走査信号としてから、 順次供給するように構成されている。
この場合、 双方向性シフ トレジスタ 1 1 1の構成は同じであるが、 転送方向制 御信号としては、 データ線駆動回路 1 0 1 と同じ転送方向制御信号 D及び反転転 送方向制御信号 D INVを用いてもよいし、 走査線駆動回路 1 0 4専用の転送方向 制御信号を用意してもよい。 同じ転送方向制御信号 D及び反転転送方向制御信号 D INVを用いれば、 データ線駆動回路 1 0 1及び走査線駆動回路 1 0 4の転送方 向の切り換えを完全に連動して行うことができ、 専用の転送方向制御信号を用い れば、 データ線駆動回路 1 0 1及び走査線駆動回路 1 0 4の転送方向の切り換え を独立して行うことができる。
尚、 走査線駆動回路 1 0 4用のクロック信号は、 走査線 3 1の総数と垂直走査 期間の長さによるが、 マルチシンク駆動のような特殊な高速駆動を行わなければ、 データ線駆動回路 1 0 1のクロック信号 C L及び C L INVよりも、 低い周波数の クロック信号が用いられる。 また、 走査線駆動回路 1 0 4におけるクロ ック周波 数を低く設定することにより、 相隣接した走査線 3 1に供給される走査信号が実 質的に重ならないようにできれば、 走査線駆動回路 1 0 4においては、 外部から の波形選択信号により制御される波形選択回路 1 1 2 a及び bを省略できる。 (駆動回路の第 2の実施の形態)
次に、 駆動回路の第 2の実施の形態について図 6及び図 7を参照して説明する。 ここに図 6は、 第 2の実施の形態におけるデータ線駆動回路 1 0 1 を示したもの である。 また、 図 7は、 このデータ線駆動回路 1 0 1の双方向性シフ トレジスタ を構成する トランスミ ッションゲー トの回路図である。 尚、 図 2に示した第 1の 実施の形態と同じ構成要素については同じ参照符号を付しその説明は省略する。 図 6において、 データ線駆動回路 1 0 1は、 奇数の出力段を有する双方向性シ フ トレジスタ 1 2 1 を備えており、 双方向性シフ トレジスタ 1 2 1の各段は、 第 1ゲート手段の他の例を構成する 2つのトランスミッションゲート 1 2 4及び 1 2 5並びに 2つのクロック ドィンバータ 1 2 6及び 1 2 7を含んで構成されてい る。 第 1 トランスミ ツショ ンゲー 卜の一例と しての トランスミ ッショ ンゲー ト 1 2 4は、 転送方向制御信号 Dがハイレベルの時に転送可能となり転送方向をしから R 向かう方向に固定するように構成及び接続されている。
第 2 トランスミ ツショ ンゲートの一例としての トランスミ ツションゲー ト 1 2 5は、 反転転送方向制御信号 D INVがハイレベルの時に転送可能となり転送方向 を Rから L 向かう方向に固定するように構成及び接続されている。
第 1 クロック ドィンバータの他の一例としてのクロック ドィンバータ 1 2 6は、 転送方向が Lから R 向かう方向に固定されると、 トランスミッションゲート 1 2 4を介して転送される転送信号を、 ク口ック信号 C Lがハイレベルの時に転送 すると共に、 転送方向が Rから L 向かう方向に固定されると、 トランスミ ツシ ョンゲート 1 2 5を介して転送される転送信号を、 ク口ック信号 C Lがハイレべ ルの時に転送するように構成及び接続されている。
また、 第 2クロック ドィンバータの他の一例と してのクロック ドィンバータ 1 2 7は、 転送方向が Rから Lへ向かう方向に固定されると、 トランスミ ッショ ン ゲ一ト 1 2 5を介して転送される転送信号に、 ィンバータ 1 2 8の前後において、 反転ク口ック信号 C L INVがハイレベルの時に帰還をかけると共に、 転送方向が Lから R 向かう方向に固定されると、 卜ランスミ ッショ ンゲート 1 2 4を介し て転送される転送信号に、 インバータ 1 2 8の前後において、 反転クロック信号 C L INVがハイレベルの時に帰還をかけるように構成及び接続されている。
図 7 ( a ) に抜粋して示すトランスミ ッションゲート 1 2 6の具体的な回路構 成を図 7 ( b ) に回路図で示す。 尚、 他のトランスミッションゲート 1 2 7につ いても、 クロック入力端子に入力されるクロック信号 C L及び反転クロック信号 C L INVが夫々反転転送方向制御信号 D INV及び転送方向制御信号 Dとなるだけ で、 回路構成は同一である。
トランスミツションゲート 1 2 6は、 クロック信号 C Lがゲートに入力される Nチャネル T F Tと反転クロック信号 C L INVが入力される Pチャネル T F Tと 力 ソース一 ドレイン間で転送信号を転送するように、 図に示す如くに接続され ている。 このように各トランスミ ッショ ンゲートは、 電源を必要としないため、 双方向性シフ トレジスタ 1 2 1全体と しても電源配線を各トランスミッションゲ 一卜に引き回す必要がない利点がある。 これにより、 データ線駆動回路 1 0 1や 走査線駆動回路 1 0 4のレイァゥ ト面積を縮小することができるので、 小型の液 晶装置が実現できる。
以上のように構成されているので、 双方向性シフ トレジスタ 1 2 1は、 転送方 向制御信号 D及び反転転送方向制御信号 D INVの 2値レベルに応じて、 転送方向 が Lから Rへ向かう方向又は尺から Lへ向かう方向である単方向性シフ トレジス タと して機能する。
尚、 波形選択回路 1 1 2 a及び 1 1 2 bについては、 第 1の実施の形態の場合 と同じである。
また、 第 2の実施の形態では、 走査線駆動回路については、 双方向性シフ トレ ジスタ 1 1 1又は 1 2 1 を用いて第 1の実施の形態における走査線駆動回路 1 0 4と同様に構成すればよいので、 その説明は省略する。
(駆動回路の第 3の実施の形態)
次に、 駆動回路の第 3の実施の形態について図 8を参照して説明する。 ここに 図 8は、 第 3の実施の形態におけるデータ線駆動回路を示したものである。 尚、 図 2に示した第 1の実施の形態と同じ構成要素については同じ参照符号を付しそ の説明は省略する。
図 8において、 データ線駆動回路 1 0 1は、 奇数の出力段を有する双方向性シ フ トレジスタ 1 3 1を備えており、 双方向性シフ トレジスタ 1 3 1の各段は、 第 1ゲ一ト手段の他の例を構成する 4つのトランスミッションゲート 1 3 4〜 1 3 7を含んで構成されている。
第 1 トランスミ ツショ ンゲー トの他の一例としての トランスミ ッションゲー ト 1 3 4は、 転送方向制御信号 Dがハイ レベルの時に転送可能となり転送方向を L から Rへ向かう方向に固定するように構成されている。
第 2 トランスミ ツションゲートの他の一例と しての トランスミ ッショ ンゲー ト 1 3 5は、 反転転送方向制御信号 D INVがハイレベルの時に転送可能となり転送 方向を尺から Lへ向かう方向に固定するように構成されている。
第 3 トランスミ ツショ ンゲー 卜の一例としての トランスミ ツショ ンゲ一 ト 1 3 6は、 転送方向が Lから Rへ向かう方向に固定されると、 トランスミッションゲ —ト 1 3 4を介して転送される転送信号を、 ク口ック信号 C Lがハイレベルの時 に転送すると共に、 転送方向が Rから Lへ向かう方向に固定されると、 トランス ミッションゲート 1 3 5を介して転送される転送信号を、 ク口ック信号 C Lがハ ィレベルの時に転送するように構成及び接続されている。
また、 第 4 トランスミッションゲートの一例としてのトランスミッションゲー ト 1 3 7は、 転送方向が Rから Lへ向かう方向に固定されると、 トランスミ ツシ ョンゲート 1 3 5を介して転送される転送信号に、 反転ク口ック信号 C L INVが ハイレベルの時に、 ィンバータ 1 3 8及び 1 3 9の前後において帰還をかけると 共に、 転送方向が Lから Rへ向かう方向に固定されると、 トランスミ ッショ ンゲ ート 1 3 4を介して転送される転送信号に、 反転ク口ック信号 C L INVがハイレ ベルの時に、 ィンバータ 1 3 8及び 1 3 9の前後において帰還をかけるように構 成されている。
以上のように構成されているので、 双方向性シフ トレジスタ 1 3 1は、 転送方 向制御信号 D及び反転転送方向制御信号 D INVの 2値レベルに応じて、 転送方向 が Lから Rへ向かう方向又は尺から Lへ向かう方向である単方向性シフ トレジス タとして機能する。
また、 本実施の形態は、 双方向性シフ トレジスタ 1 3 1 を構成する回路を 全 て トランスミツションゲー卜で構成しているため、 電源を双方向シフ トレジスタ 1 3 1に引き回す必要がなくなり、 データ線駆動回路 1 0 1や走査線駆動回路 1 0 4のレイァゥ ト面積を縮小できるため、 小型の液晶装置が実現できる。
尚、 波形選択回路 1 1 2 a及び 1 1 2 bについては、 第 1の実施の形態の場合 と同じである。
また、 第 3の実施の形態では、 走査線駆動回路については、 双方向レジスタ 1 1 1、 1 2 1又は 1 3 1 を用いて第 1の実施の形態における走査線駆動回路 1 0 4と同様に構成すればよいので、 その説明は省略する。
(駆動回路の変形形態)
次に、 駆動回路の変形形態について図 9及び図 1 0を参照して説明する。 各変 形形態は、 双方向性シフ トレジスタの変形に係るものであるので、 この点につい てのみ説明する。 先ず、 第 1の変形形態は、 前述した第 1の実施の形態 (図 2参照) において、 転送方向固定用のクロック ドィンバータ 1 1 4及び 1 1 5に夫々代えて、 図 9に 示すように、 "トランスミツションゲート +ィンバ一タ" 1 1 4 ' 及び "トラン スミ ッションゲート +インバ一タ" 1 1 5 ' を用いるものである。 この "トラン スミツションゲート +インバ一タ" 1 1 4 ' 及び 1 1 5 ' に対し、 転送方向制御 信号 D及び反転転送方向制御信号 D INVを入力すれば、 それらの 2値レベルに応 じて、 転送方向が Lから Rへ向かう方向又は尺から Lへ向かう方向である単方向 性シフ トレジスタとすることができる。 この場合、 第 1の実施の形態と比較する と、 図 7 ( b ) に示したように 卜ランスミ ッショ ンゲートに対しては、 電源が必 要ないので、 周辺回路のレイアウ ト面積を縮小することが可能となり、 小型の液 晶装置が実現できる。
次に、 第 2の変形形態は、 前述した第 2及び第 3の実施の形態 (図 6及び図 8 参照) において、 トランスミ ッショ ンゲー ト 1 2 4、 1 2 5及び1 3 4〜 1 3 7 の少なく とも一つに夫々代えて、 Pチャネル T F T或レ、は Nチャネル T F Tのい ずれかを用いるものである。 図 1 0に、 このような Pチャネル T F T及び Nチヤ ネル T F Tのどちらか一方を用いた一例を示す。 この場合、 第 1の実施の形態と 比較すると、 Pチャネル T F T及び Nチャネル T F Tのどちらか一方を用いた場 合の構造は、 図 7に示した トランスミ ッションゲー卜よりも更に単純であり且つ 電源が必要でない。 素子数はトランスミ ッションゲー トの半分で済むので、 デー タ線駆動回路 1 0 1や走査線駆動回路 1 0 4のレイァゥ ト面積をさらに縮小する ことが可能となり、 超小型の液晶装置が実現できる。
その他、 各種の半導体素子、 基本回路等を用いて、 本発明に沿う奇数の出力段 を有する双方向性シフ トレジスタを構成でき、 奇数の出力段を有するが故に前述 のように、 クロック信号や波形選択信号を反転させる必要なく、 転送方向制御信 号の 2値レベルを変えるだけで、 転送方向を逆転できる便利な双方向レジスタを 構築でき、 これにより垂直走査や水平走査を簡単に左右上下に反転できる液晶装 置を実現できる。
上記の実施の形態では、 双方向性シフ トレジスタにおいて、 波形選択信号 E N B 1 と E N B 2を適当な時間間隔をあけるように、 即ち隣り合う波形選択回路か らそれぞれ出力される波形選択信号 ENB 1 と ENB 2が重ならないように構成 されている。 しかしながら、 双方向性シフ トレジスタの構成を有しないシフ ト レ ジスタの場合においても、 ク口ック信号を本実施の形態の波形選択回路を用いて パルス幅を調整し、 隣り合う波形選択信号を重ならないように構成すれば、 ゴー ス トゃ画像むらを未然に防止するのに効果的である。
また、 上記の実施の形態における波形選択信号の変形例について図 1 7を用い て説明する。 図 1 7はスタート信号 S P、 クロック信号 C L及び反転クロ ック信 号 C L INVと、 波形選択信号 ENB 1 と ENB 2の波形を示すものであり、 上記 の実施の形態との相違点についてのみ説明し、 共通な構成については省略する。 図 1 7において、 波形選択信号のパルス波形の遷移は数十 n s、 好ましくは 2 0 n s以上、 50 n s以下の範囲でなまらせる。 具体的には、 波形選択信号 EN B 1 と E N B 2の立ち上がり と立ち下がりにおいて、 上記の範囲でなまらせるよ うに構成している。 このよ うにパルス波形をなまらせることにより 、 波形選択信 号自身のリンギングを抑えることができるとともに、 波形選択信号の信号成分を ノイズとして画像信号線に書き込むことを防止することができる。
さらに、 図 1 8の波形選択信号線と画像信号線のレイァゥ 卜の平面図を用いて説 明する。 図 1 8において、 1 8 5 と 1 8 6はそれぞれ波形選択信号 E N B 1 と E N B 2の波形選択信号線であり、 1 8 7〜 1 9 2は画像信号 V I D 1〜V I D 6 の画像信号線を示す。
外部回路 (図示せず) から実装端子 1 8 1、 1 8 2、 1 8 3及び 1 84を介し て波形選択信号 ENB 1、 ENB 2及び画像信号 V I D 1 と V I D 2がぞれぞれ 波形選択信号線 1 8 5と 1 8 6及び画像信号線 1 8 7 と 1 8 8に入力される。 尚、 画像信号配線 1 8 9〜 1 9 2の実装端子は図面上省略されている。
例えば図 1 8に示されるように波形選択信号 ENB 1、 ENB 2の波形選択信 号線 1 8 5と 1 8 6及び画像信号 V I D 1〜V I D 6の画像信号線 1 8 7〜 1 9 2とが隣接して配置されている場合は、 波形選択信号線 1 8 5と 1 8 6の波形選 択信号 E NB 1 と ENB 2がノイズと して画像信号配線 1 8 7〜 1 8 2の画像信 号 V I D 1〜V I D 6に重畳される可能性がある。 しかしながら、 たとえ隣接配 置したとしても、 上述のように波形選択信号の遷移をなまらせておけば、 このよ うな問題を防ぐことができる。
尚、 以上の実施の形態では、 画素電極 1 1及び T F T 3 0から、 画素に対応す る液晶部分を能動的に駆動する画素駆動手段の一例が構成されている。 しかしな がら、 画素駆動手段は、 この一例に限られるものではない。 例えば、 データ線 3 5及び走査線 3 1のうちの一方を対向電極として対向基板に設けて、 T F Tァレ ィ基板 1に形成されたデータ線 3 5及び走査線 3 1のうちの他方と画素電極 1 1 との間に、 双方向ダイォ一ド特性を夫々有する M I M駆動素子等の 2端子型非線 形素子を夫々介在させることにより、 当該対向電極、 画素電極 1 1及び 2端子型 非線形素子から画素駆動手段の他の例を構成してもよい。 その他、 各種のスイツ チング素子、 更には各種の液晶材料 (液晶相) 、 動作モード、 液晶配列、 駆動方 法等に本実施の形態を適用することが可能である。
(電子機器)
次に、 以上詳細に説明した液晶装置 1 0を備えた電子機器の実施の形態につい て図 1 1から図 1 5を参照して説明する。
先ず図 1 1に、 このように液晶装置 1 0を備えた電子機器の概略構成を示す。 図 1 1において、 電子機器は、 表示情報出力源 1 0 0 0、 表示情報処理回路 1 0 0 2、 前述の走査線駆動回路 1 0 4及びデータ線駆動回路 1 0 1を含む駆動回 路 1 0 0 4、 液晶装置 1 0、 クロック発生回路 1 0 0 8並びに電源回路 1 0 1 0 を備えて構成されている。表示情報出力源 1 0 0 0は、 R O M (Read Only Memory) 、 R AM (Random Access Memory) 、 光ディスク装置などのメモリ、 同調回路等 を含み、 ク口ック発生回路 1 0 0 8からのク口ック信号に基づいて、 所定フォー マツ 卜の画像信号などの表示情報を表示情報処理回路 1 0 0 2に出力する。 表示 情報処理回路 1 0 0 2は、 増幅 ·極性反転回路、 相展開回路、 ローテーション回 路、 ガンマ補正回路、 クランプ回路等の周知の各種処理回路を含んで構成されて おり、 クロック信号に基づいて入力された表示情報からデジタル信号を順次生成 し、 クロック信号 CLKと共に駆動回路 1 0 0 4に出力する。 駆動回路 1 0 0 4は、 前述の駆動方法により液晶装置 1 0を駆動する。 電源回路 1 0 1 0は、 上述の各 回路に所定電源を供給する。 尚、 液晶装置 1 0を構成する T F Tアレイ基板の上 に、 駆動回路 1 0 0 4を搭載してもよく、 これに加えて表示情報処理回路 1 0 0 2を搭載
次に図 1 2から図 1 5に、 このように構成された電子機器の具体例を夫々示す。 図 1 2において、 電子機器の一例たる液晶プロジェクタ 1 1 00は、 上述した 駆動回路 1 004が T FTアレイ基板上に搭載された液晶装置 1 0を含む液晶表 示モジュールを 3個用意し、 夫々 RG B用のライ 卜バルブ 1 0 R、 1 0 G及び 1
0 Bとして用いた投射型プロジェクタとして構成されている。 液晶プロジェクタ 1 1 00では、 白色光源のランプュニッ ト 1 1 0 2から投射光が発せられると、 ライ トガイ ド 1 1 04の内部で、 複数のミラ一 1 1 0 6を介して、 2枚のダイク 口イツクミラー 1 1 0 8によって、 RG Bの 3原色に対応する光成分 R、 G、 B に分けられ、 各色に対応するライ トバルブ 1 0 R、 1 0 G及び 1 0 Bに夫々導力、 れる。 そして、 ライ トバルブ 1 0 R、 1 0 G及び 1 0 Bにより夫々変調された 3 原色に対応する光成分は、 ダイクロイツクプリズム 1 1 1 2により再度合成され た後、 投射レンズ 1 1 1 4を介してスクリーンなどにカラー画像として投射され る。
図 1 3において、 電子機器の他の例たるラップトップ型のパーソナルコンビュ ータ 1 200は、 上述した液晶装置 1 0がトップカバーケース内に備えられてお り、 更に C PU、 メモリ、 モデム等を収容すると共にキーボード 1 20 2が組み 込まれた本体 1 204を備えている。
図 1 4において、 電子機器の他の例たるページャ 1 300は、 金属フレーム 1 3 0 2内に前述の駆動回路 1 004が T F Tアレイ基板上に搭載されて液晶表示 モジュールをなす液晶装置 1 0力 ノ ックライ ト 1 30 6 a を含むライ トガイ ド
1 30 6、 回路基板 1 30 8、 第 1及び第 2のシールド板 1 3 1 0及び 1 3 1 2、 二つの弾性導電体 1 3 1 4及ぴ 1 3 1 6、 並びにフィルムキヤリァテープ 1 3 1 8と共に収容されている。 この例の場合、 前述の表示情報処理回路 1 00 2 (図 1 1参照) は、 回路基板 1 308に搭載してもよく、 液晶装置 1 0の TFTァレ ィ基板上に搭載してもよい。 更に、 前述の駆動回路 1 004を回路基板 1 308 上に搭載することも可能である。
尚、 図 1 4に示す例はページャであるので、 回路基板 1 308等が設けられて いる。 しかしながら、 駆動回路 1 004や更に表示情報処理回路 1 00 2を搭載 して液晶表示モジュールをなす液晶装置 1 0の場合には、 金属フレーム 1 3 0 2 内に液晶装置 1 0を固定したものを液晶装置として、 或いはこれに加えてライ ト ガイ ド 1 3 0 6を組み込んだバックライ ト式の液晶装置として、 生産、 販売、 使 用等することも可能である。
また図 1 5に示すように、 駆動回路 1 0 0 4や表示情報処理回路 1 0 0 2を搭 载しない液晶装置 1 0の場合には、 駆動回路 1 0 0 4や表示情報処理回路 1 0 0 2を含む I C 1 3 2 4がポリィミ ドテープ 1 3 2 2上に実装された T C P (Tape Carr ier Package) 1 3 2 0に、 T F Tアレイ基板 1 の周辺部に設けられた異方 性導電フィルムを介して物理的且つ電気的に接続して、 液晶装置として、 生産、 販売、 使用等することも可能である。
以上図 1 2から図 1 5を参照して説明した電子機器の他にも、 液晶テレビ、 ビ ユーファインダ型又はモニタ直視型のビデオテープレコーダ、 カーナビゲーショ ン装置、 電子手帳、 電卓、 ワードプロセッサ、 ワークステーション、 携帯電話、 テレビ電話、 P O S端末、 タツチパネルを備えた装置等などが図 1 1に示した電 子機器の例と して挙げられる。
〔産業上の利用可能性〕
本発明に係る電気光学装置は、 液晶、 ライ トエミツチングポリマー、 L E D等 の電気光学装置として利用可能であり、 更に本発明に係わる画素駆動回路は、 各 種のアクティブマ ト リクス駆動方式の装置に利用可能である。 また、 本発明に係 わる電子機器は、 このような電気光学装置やその駆動回路を用いて構成され、 高 品質の画像表示を行える電子機器等と して利用可能である。

Claims

請求の範囲
1 . 画像信号が供給される複数のデータ線と、 走査信号が供給される複数の走査 線と、 前記各データ線及ぴ前記各走査線に接続されたスィツチング手段と前記ス ィツチング手段に接続された画素電極とを有する電気光学装置の駆動回路であつ て、
前記画像信号をサンプリングして前記データ線に供給するためのサンプリング 回路と、 前記サンプリング回路に第 1転送信号を供給するための奇数の出力段を 有する第 1双方向性シフ 卜レジスタから成り、
前記第 1双方向性シフ トレジスタの各段は、 第 1方向制御信号の 2値レベルに 応じて順方向又は逆方向に固定されるとともに、 第 1 クロック信号に応じて前記 固定された転送方向で前記第 1双方向性シフ トレジスタの各出力段から前記第 1 転送信号が順次供給されてなることを特徴とする電気光学装置の駆動回路。
2 . 画像信号が供給される複数のデータ線と、 走査信号が供給される複数の走査 線と、 前記各データ線及び前記各走査線に接続されたスィツチング手段と前記ス ィツチング手段に接続された画素電極とを有する電気光学装置の駆動回路であつ て、
走査線に第 2転送信号を供給するための奇数の出力段を有する第 2双方向性シ フ トレジスタから成り、
前記第 2双方向性シフ 卜レジスタの各段は、 第 2方向第 2転送信号の 2値レべ ルに応じて順方向又は逆方向に固定されるとともに、 第 2クロック信号に応じて 前記固定された方向で前記第 2双方向性シフ トレジスタからの各出力段から前記 第 2転送信号が順次供給されることを特徴とする電気光学装置の駆動回路。
3 . 前記複数のデータ線は相隣接する複数本毎のデータ線群からなり、 奇数個の データ線群に対し、 前記第 1方向又は前記第 1方向と逆の方向の転送方向で前記 第 1双方向性シフ トレジスタの各出力段から順次第 1転送信号が出力され、 前記 第 1転送信号に基づいて前記データ線群毎に画像信号が順次供給される請求項 1 記載の電気光学装置の駆動回路。
4 . 前記第 1双方向性シフ トレジスタの奇数段目から出力される前記第 1転送信 号のパルス幅は第 1波形選択回路により、 所定の第 1 パルス幅に規定されてなり 、 前記第 1双方向性シフ トレジスタの偶数段目から出力される前記第 1転送信号の パルス幅は第 2波形選択回路により、 所定の第 2パルス幅に規定されてなること を特徴とする請求項 1又は 3に記載の電気光学装置の駆動回路。
5 . 前記第 1波形選択回路は、 前記第 1転送信号と前記第 1波形選択信号との論 理積又は排他的論理積をとる第 1論理回路を含み、
前記第 2波形選択回路は、 前記第 1転送信号と前記第 2波形選択信号との論理 積又は排他的論理積をとる第 2論理回路を含むことを特徴とする請求項 3又は 4 に記載の電気光学装置の駆動回路。
6 . 前記第 1及び第 2波形選択信号のパルスは、 パルス波形の遷移をなまらせる ことを特徴とする請求項 5に記載の電気光学装置の駆動回路。
7 . 前記パルス波形の遷移を 2 0 n s以上、 5 0 n s以下の範囲でなまらせるこ とを特徴とする請求項 6に記載の電気光学装置の駆動回路。
8 . 前記第 1及び第 2双方向性シフ ト レジスタのうち少なく とも一方は、 前記第 1又は第 2方向転送信号の 2値レベルが一方のレベルの時に転送可能となり前記 転送方向を順方向に固定する第 1 クロック ドィンバータと、
前記第 1又は第 2方向転送信号の 2値レベルが他方のレベルの時に転送可能と なり前記転送方向を逆方向に固定する第 2クロック ドイ ンバータと、
前記転送方向が前記順方向に固定されると、 前記第 1 クロック ドイ ンバータを 介して転送される前記第 1又は第 2転送信号を、 前記第 1又は第 2ク口ック信号 の 2値レベルが変化する毎に転送すると共に、 前記転送方向が前記逆方向に固定 されると、 前記第 2クロック ドイ ンバータを介して転送される前記第 1又は第 2 転送信号に、 前記第 1又は第 2ク口ック信号の 2値レベルが変化する毎に帰還を かける第 3クロック ドインバータと、
前記転送方向が前記逆方向に固定されると、 前記第 2クロック ドイ ンバータを 介して転送される前記第 1又は第 2転送信号を、 前記第 1又は第 2ク口ック信号 の 2値レベルが変化する毎に転送すると共に、 前記転送方向が前記順方向に固定 されると、 前記第 1 クロック ドインバータを介して転送される前記第 1又は第 2 転送信号に、 前記第 1又は第 2ク口ック信号の 2値レベルが変化する毎に帰還を 力、ける第 4クロック ドィンバータと
を含むことを特徴とする請求項 1から 7のいずれか一項に記載の電気光学装置 の駆動回路。
9 . 前記第 1及び第 2双方向性シフ ト レジスタのうち少なく とも一方は、 前記第 1又は第 2方向転送信号の 2値レベルが一方のレベルの時に転送可能となり前記 転送方向を順方向に固定する第 1 トランスミッションゲートと、
前記第 1又は第 2方向転送信号の 2値レベルが他方のレベルの時に転送可能と なり前記転送方向を逆方向に固定する第 2 卜ランスミッションゲートと、 前記転送方向が前記順方向に固定されると、 前記第 1 トランスミ ッションゲー トを介して転送される前記第 1又は第 2転送信号を、 前記第 1又は第 2クロック 信号の 2値レベルが変化する毎に転送すると共に、 前記転送方向が前記逆方向に 固定されると、 前記第 2 トランスミ ツションゲートを介して転送される前記第 1 又は第 2転送信号を、 前記第 1又は第 2クロック信号の 2値レベルが変化する毎 に転送する第 1 クロック ドィンバータと、
前記転送方向が前記順方向に固定されると、 前記第 1 トランスミ ッションゲ一 トを介して転送される前記第 1又は第 2転送信号に、 前記第 1又は第 2クロック 信号の 2値レベルが変化する毎に帰還をかけると共に、 前記転送方向が前記逆方 向に固定されると、 前記第 2 トランスミッションゲートを介して転送される前記 第 1又は第 2転送信号に、 前記第 1又は第 2ク口ック信号の 2値レベルが変化す る毎に帰還をかける第 2クロック ドインバ一タと
を含むことを特徴とする請求項 1から 7のいずれか一項に記載の電気光学装置 の駆動回路。
1 0 . 前記第 1及び第 2双方向性シフ トレジスタのうち少なく とも一方は、 前記第 1又は第 2方向転送信号の 2値レベルが一方のレベルの時に転送可能と なり前記転送方向を順方向に固定する第 1 トランスミツションゲートと、 前記第 1又は第 2方向転送信号の 2値レベルが他方のレベルの時に転送可能と なり前記転送方向を逆方向に固定する第 2 トランスミツションゲー卜と、 前記転送方向が前記順方向に固定されると、 前記第 1 トランスミ ッションゲー トを介して転送される前記第 1又は第 2転送信号を、 前記第 1又は第 2クロック 信号の 2値レベルが変化する毎に転送すると共に、 前記転送方向が前記逆方向に 固定されると、 前記第 2 トランスミ ッションゲートを介して転送される前記第 1 又は第 2転送信号を、 前記第 1又は第 2ク口ック信号の 2値レベルが変化する毎 に転送する第 3 トランスミ ツショ ンゲー トと、
前記転送方向が前記順方向に固定されると、 前記第 1 トランスミ ッショ ンゲー トを介して転送される前記第 1又は第 2転送信号に、 前記第 1又は第 2クロック 信号の 2値レベルが変化する毎に帰還をかけると共に、 前記転送方向が前記逆方 向に固定されると、 前記第 2 トランスミッションゲートを介して転送される前記 第 1又は第 2転送信号に、 前記第 1又は第 2ク口ック信号の 2値レベルが変化す る毎に帰還をかける第 4 トランスミ ツションゲートと
を含むことを特徴とする請求項 1から 7のいずれか一項に記載の電気光学装置 の駆動回路。
1 1 . 前記第 1から第 4クロック ドィンバータのうち少なく とも一つをトランス ミツションゲート及びィンバータで置き換えたことを特徴とする請求項 8に記載 の電気光学装置の駆動回路。
1 2 . 前記第 1から第 4 トランスミ ッションゲー トのうち少なく とも一つを Pチ ャネル型の薄膜トランジスタ或いは Nチャネル型の薄膜トランジスタで置き換え たことを特徴とする請求項 8から 1 1のいずれか一項に記載の液晶装置の駆動回 路。
1 3 . 画像信号が供給される複数のデータ線と、 走査信号が供給される複数の走 查線と、 前記各データ線及び前記各走査線に接続されたスィツチング手段と前記 スィツチング手段に接続された画素電極とを有する電気光学装置の駆動回路であ つて、
前記画像信号をサンプリングして前記データ線に供給するためのサンプリング 回路と、
第 1クロック信号に基づき第 1転送信号を供給するシフ トレジスタと、 前記シフ トレジスタからの前記第 1転送信号と、 第 1及び第 2波形選択信号の 一方の信号の入力に基づいてサンプリング回路駆動信号を前記サンプリング回路 に供給する複数の波形選択回路とを具備し、 隣り合う波形選択回路には、 前記第 1及び第 2波形選択信号の互いに異なる波 形選択信号が供給されてなり、
前記第 1の波形選択信号のパルスは、 前記第 2の波形選択信号のパルスと重な らないことを特徴とする電気光学装置の駆動回路。
1 4 . 前記波形選択回路は、 前記第 1転送信号と前記第 1波形選択信号との論理 積又は排他的論理積をとる第 1論理回路を含むことを特徴とする請求項 1 3に記 載の電気光学装置の駆動回路。
1 5 . 前記第 1及び第 2波形選択信号の遷移はなまらせることを特徴とする請求 項 1 3又は請求項 1 4に記載の電気光学装置の駆動回路。
1 6 . 画像信号が供給される複数のデータ線と、 走査信号が供給される複数の走 查線と、 前記各データ線及び前記各走査線に接続されたスィツチング手段と前記 スィツチング手段に接続された画素電極とを有する電気光学装置の駆動回路であ つて、
前記画像信号をサンプリングして前記データ線に供給するためのサンプリング 回路と、
前記第 1ク口ック信号に基づき第 1転送信号を供給するシフ トレジスタと、 前記シフ トレジスタからの前記第 1転送信号と、 波形選択信号の一方の信号の 入力に基づいてサンプリング回路駆動信号を前記サンプリング回路に供給する複 数の波形選択回路とを具備し、
前記波形選択信号のパルス幅は、 前記第 1ク口ック信号のパルス幅より も狭い ことを特徴とする電気光学装置の駆動回路。
1 7 . 画像信号が供給される複数のデータ線と、 走査信号が供給される複数の走 査線と、 前記各データ線及び前記各走査線に接続されたスイッチング手段と前記 スィツチング手段に接続された画素電極とを有する電気光学装置の駆動回路であ つて、
前記画像信号をサンプリングして前記データ線に供給するためのサンプリング 回路と、
前記第 1ク口ック信号に基づき第 1転送信号を供給するシフ トレジスタと、 前記シフ トレジスタからの前記第 1転送信号と、 波形選択信号の入力に基づい て前記サンプリング回路駆動信号を前記サンプリング回路に供給する複数の波形 選択回路とを具備し、
前記波形選択信号のパルス波形の遷移をなまらせることを特徴とする電気光学 装置の駆動回路。
1 8 . 前記パルス波形は、 2 0 n s以上、 5 0 n s以下の範囲で遷移をなまらせ ることを特徴とする請求項 1 7に記載の電気光学装置の駆動回路。
1 9 . 画像信号が供給される複数のデータ線と、 走査信号が供給される複数の走 査線と、 前記各データ線及び前記各走査線に接続されたスィツチング手段と前記 スィツチング手段に接続された画素電極とを有する電気光学装置の駆動方法であ つて、
前記画像信号を前記第 1ク口ック信号のパルス幅より も狭いパルス幅からなる サンプリング制御信号によりサンプリングして前記データ線に供給する工程と、 前記走査線を選択しながら、 その選択された走査線に接続されたスイチング手 段に、 サンプリングされた前記画像信号を前記データ線を介して供給する工程と を有することを特徴とする電気光学装置の駆動方法。
2 0 . 画像信号が供給される複数のデータ線と、 走査信号が供給される複数の 走査線と、 前記各データ線及び前記各走査線に接続されたスィツチング手段と前 記スィツチング手段に接続された画素電極とを有する電気光学装置の駆動方法で あって、
シフ トレジスタからの第 1転送信号と、 第 1及ぴ第 2波形選択信号の一方の入 力に基づくサンプリング回路駆動信号により前記画像信号をサンプリングして前 記データ線に供給する工程と、
前記走査線を選択しながら、 その選択された走査線に接続されたスィツチング 手段に、 サンプリングされた前記画像信号を前記データ線を介して供給する工程 とを有し、 前記第 1及び第 2波形選択信号は互いに重ならずに交互に出力されて なることを特徴とする電気光学装置の駆動方法。
2 1 . 画像信号が供給される複数のデータ線と、 走査信号が供給される複数の走 査線と、 前記各データ線及び前記各走査線に接続されたスィツチング手段と前記 スィツチング手段に接続された画素電極とを有する電気光学装置の駆動方法であ つて、
前記第 1 ク口ック信号と波形選択信号の入力に基づいてサンプリング回路駆動 信号をサンプリング回路に供給し、
前記画像信号を前記サンプリング制御信号によりサンプリングして前記データ 線に供給し、
前記走査線を選択しながら、 その選択された走査線に接続されたスイチング手 段に、 サンプリングされた前記画像信号を前記データ線を介して供給してなり、 前記波形選択信号のパルス波形の遷移をなまらせることを特徴とする電気光学 装置の駆動方法。
2 2 . 前記波形選択信号のパルス波形を 2 0 n s以上、 5 0 n s以下の範囲で遷 移をなまらせることを特徴とする電気光学装置の駆動方法。
2 3 . 請求項 1から請求項 1 7のいずれか一項に記載の電気光学装置の駆動回 路を備えたことを特徴とする電気光学装置。
2 4 . 請求項 2 3に記載の電気光学装置を備えたことを特徴とする電子機器。
PCT/JP1998/001477 1997-11-28 1998-03-31 Circuit de commande pour dispositif electro-optique, procede de commande du dispositif electro-optique, dispositif electro-optique, et dispositif electronique WO1999028896A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US09/355,203 US6377235B1 (en) 1997-11-28 1998-03-31 Drive circuit for electro-optic apparatus, method of driving the electro-optic apparatus, electro-optic apparatus, and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32928497 1997-11-28
JP9/329284 1997-11-28

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US09/355,203 A-371-Of-International US6377235B1 (en) 1997-11-28 1998-03-31 Drive circuit for electro-optic apparatus, method of driving the electro-optic apparatus, electro-optic apparatus, and electronic apparatus
US09/997,180 Division US6680721B2 (en) 1997-11-28 2001-11-30 Driving circuit for electro-optical apparatus, driving method for electro-optical apparatus, electro-optical apparatus, and electronic apparatus

Publications (1)

Publication Number Publication Date
WO1999028896A1 true WO1999028896A1 (fr) 1999-06-10

Family

ID=18219743

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/001477 WO1999028896A1 (fr) 1997-11-28 1998-03-31 Circuit de commande pour dispositif electro-optique, procede de commande du dispositif electro-optique, dispositif electro-optique, et dispositif electronique

Country Status (2)

Country Link
US (2) US6377235B1 (ja)
WO (1) WO1999028896A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001228830A (ja) * 2000-02-17 2001-08-24 Seiko Epson Corp 電気光学装置の駆動装置、電気光学装置、及び電子機器

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437489B2 (ja) * 1999-05-14 2003-08-18 シャープ株式会社 信号線駆動回路および画像表示装置
US6476790B1 (en) * 1999-08-18 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device and a driver circuit thereof
US6515648B1 (en) * 1999-08-31 2003-02-04 Semiconductor Energy Laboratory Co., Ltd. Shift register circuit, driving circuit of display device, and display device using the driving circuit
TW526464B (en) * 2000-03-10 2003-04-01 Sharp Kk Data transfer method, image display device and signal line driving circuit, active-matrix substrate
US6583576B2 (en) * 2000-05-08 2003-06-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, and electric device using the same
JP3494126B2 (ja) * 2000-05-26 2004-02-03 セイコーエプソン株式会社 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器
JP2001343946A (ja) * 2000-05-31 2001-12-14 Alps Electric Co Ltd 液晶表示装置およびその駆動方法
TW507190B (en) * 2000-06-14 2002-10-21 Sony Corp Electro-optic panel or its driving method, electro-optic device, and electronic equipment
JP3914756B2 (ja) * 2000-12-19 2007-05-16 株式会社東芝 表示装置
JP2002202759A (ja) * 2000-12-27 2002-07-19 Fujitsu Ltd 液晶表示装置
KR100788391B1 (ko) * 2001-02-27 2007-12-31 엘지.필립스 엘시디 주식회사 액정표시패널의 양 방향 구동 회로
JP2002311901A (ja) * 2001-04-11 2002-10-25 Sanyo Electric Co Ltd 表示装置
JP2003288061A (ja) * 2002-01-22 2003-10-10 Seiko Epson Corp 制御信号の生成方法、制御信号生成回路、データ線駆動回路、素子基板、電気光学装置および電子機器
JP4474821B2 (ja) * 2002-04-16 2010-06-09 セイコーエプソン株式会社 シフトレジスタ、データ線駆動回路および走査線駆動回路
JP4610843B2 (ja) * 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP3889691B2 (ja) * 2002-09-27 2007-03-07 三洋電機株式会社 信号伝搬回路および表示装置
JP2004198928A (ja) * 2002-12-20 2004-07-15 Seiko Epson Corp 液晶駆動用ドライバ及びそのドライブ方法
JP3952965B2 (ja) * 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
US7397503B2 (en) * 2003-07-28 2008-07-08 Micron Technology, Inc. Systems and methods for reducing artifacts caused by illuminant flicker
JP3841074B2 (ja) * 2003-08-28 2006-11-01 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4203656B2 (ja) * 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP4026597B2 (ja) * 2004-01-19 2007-12-26 セイコーエプソン株式会社 スキップ機能を有するシフトレジスタ並びにそれを用いた表示ドライバ装置、表示装置及び電子機器
JP4665419B2 (ja) * 2004-03-30 2011-04-06 カシオ計算機株式会社 画素回路基板の検査方法及び検査装置
JP4290661B2 (ja) * 2004-04-19 2009-07-08 シャープ株式会社 表示装置およびその駆動方法
JP4969037B2 (ja) * 2004-11-30 2012-07-04 三洋電機株式会社 表示装置
WO2006109376A1 (ja) * 2005-04-05 2006-10-19 Sharp Kabushiki Kaisha 液晶表示装置ならびにその駆動回路および駆動方法
KR101197054B1 (ko) * 2005-11-14 2012-11-06 삼성디스플레이 주식회사 표시 장치
US8976103B2 (en) * 2007-06-29 2015-03-10 Japan Display West Inc. Display apparatus, driving method for display apparatus and electronic apparatus
KR101596471B1 (ko) * 2009-08-24 2016-02-23 삼성디스플레이 주식회사 가시광통신 시스템
TWI407415B (zh) * 2009-09-30 2013-09-01 Macroblock Inc 掃描型顯示裝置控制電路
US8363195B2 (en) * 2009-10-22 2013-01-29 Sharp Kabushiki Kaisha Display apparatus
WO2015175427A1 (en) * 2014-05-11 2015-11-19 The Regents Of The University Of California Self-organized critical cmos circuits and methods for computation and information processing
US11138934B2 (en) * 2019-07-30 2021-10-05 Innolux Corporation Display device
CN111292699B (zh) * 2020-03-31 2021-03-16 Tcl华星光电技术有限公司 双向输出goa电路及无缝拼接屏
KR20220085319A (ko) * 2020-12-15 2022-06-22 주식회사 엘엑스세미콘 데이터 구동 회로

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5541442A (en) * 1978-09-18 1980-03-24 Matsushita Electric Ind Co Ltd Matrix panel driving device
JPH02137886A (ja) * 1988-11-18 1990-05-28 Sanyo Electric Co Ltd シフトレジスタ
JPH04294390A (ja) * 1991-03-22 1992-10-19 G T C:Kk 走査回路
JPH05210361A (ja) * 1992-01-31 1993-08-20 Toshiba Corp 液晶表示装置の駆動回路
JPH0855493A (ja) * 1994-08-10 1996-02-27 Sanyo Electric Co Ltd シフトレジスタ及び表示装置の駆動回路
JPH09212133A (ja) * 1996-01-30 1997-08-15 Seiko Epson Corp 水平走査回路及び液晶表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3696393A (en) * 1971-05-10 1972-10-03 Hughes Aircraft Co Analog display using light emitting diodes
CA1203927A (en) * 1981-10-29 1986-04-29 Minoru Sasaki Drive circuit for display panel having display elements disposed in matrix form
US4967192A (en) * 1987-04-22 1990-10-30 Hitachi, Ltd. Light-emitting element array driver circuit
US5151689A (en) * 1988-04-25 1992-09-29 Hitachi, Ltd. Display device with matrix-arranged pixels having reduced number of vertical signal lines
JP2602703B2 (ja) * 1988-09-20 1997-04-23 富士通株式会社 マトリクス表示装置のデータドライバ
US5461501A (en) * 1992-10-08 1995-10-24 Hitachi, Ltd. Liquid crystal substrate having 3 metal layers with slits offset to block light from reaching the substrate
JP2827867B2 (ja) * 1993-12-27 1998-11-25 日本電気株式会社 マトリックス表示装置のデータドライバ
KR100385254B1 (ko) * 1994-11-21 2003-08-21 세이코 엡슨 가부시키가이샤 액정구동장치,액정표시장치,아날로그버퍼및액정구동방법
EP1601106B1 (en) * 1996-02-09 2008-05-21 Seiko Epson Corporation Voltage generating apparatus
GB2313224A (en) * 1996-05-17 1997-11-19 Sharp Kk Ferroelectric liquid crystal device
JPH10153986A (ja) * 1996-09-25 1998-06-09 Toshiba Corp 表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5541442A (en) * 1978-09-18 1980-03-24 Matsushita Electric Ind Co Ltd Matrix panel driving device
JPH02137886A (ja) * 1988-11-18 1990-05-28 Sanyo Electric Co Ltd シフトレジスタ
JPH04294390A (ja) * 1991-03-22 1992-10-19 G T C:Kk 走査回路
JPH05210361A (ja) * 1992-01-31 1993-08-20 Toshiba Corp 液晶表示装置の駆動回路
JPH0855493A (ja) * 1994-08-10 1996-02-27 Sanyo Electric Co Ltd シフトレジスタ及び表示装置の駆動回路
JPH09212133A (ja) * 1996-01-30 1997-08-15 Seiko Epson Corp 水平走査回路及び液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001228830A (ja) * 2000-02-17 2001-08-24 Seiko Epson Corp 電気光学装置の駆動装置、電気光学装置、及び電子機器

Also Published As

Publication number Publication date
US6377235B1 (en) 2002-04-23
US20020063676A1 (en) 2002-05-30
US6680721B2 (en) 2004-01-20

Similar Documents

Publication Publication Date Title
WO1999028896A1 (fr) Circuit de commande pour dispositif electro-optique, procede de commande du dispositif electro-optique, dispositif electro-optique, et dispositif electronique
US6873312B2 (en) Liquid crystal display apparatus, driving method therefor, and display system
JP4123711B2 (ja) 電気光学パネルの駆動方法、電気光学装置、および電子機器
JP3846057B2 (ja) 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP4474821B2 (ja) シフトレジスタ、データ線駆動回路および走査線駆動回路
JP3536653B2 (ja) 電気光学装置のデータ線駆動回路、電気光学装置、及び電子機器
US20020149556A1 (en) Liquid crystal display apparatus, driving method therefor, and display system
JP3536657B2 (ja) 電気光学装置の駆動回路、電気光学装置、及び電子機器
JP3520756B2 (ja) 電気光学装置の駆動回路、電気光学装置及び電子機器
JP4007117B2 (ja) 出力制御回路、駆動回路、電気光学装置および電子機器
JP3843658B2 (ja) 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP3841072B2 (ja) 電気光学装置、および電子機器
JP3767599B2 (ja) 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置及び電子機器
JP3893819B2 (ja) 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器
JP3484963B2 (ja) 電気光学装置の駆動回路、電気光学装置、及び電子機器
JP3757646B2 (ja) 電気光学装置の駆動回路及び電気光学装置
JP3826902B2 (ja) 電気光学装置及び電子機器
JP4179396B2 (ja) 電気光学装置、および電子機器
JP2000235372A (ja) シフトレジスタ回路、電気光学装置の駆動回路、電気光学装置および電子機器
JP2004061632A (ja) 電気光学装置及び電子機器
JP2001188520A (ja) 電気光学装置の駆動回路、電気光学装置及び電子機器
JP2002258765A (ja) 電気光学装置および電子機器
JP2000310964A (ja) 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP2000356975A (ja) 駆動回路、電気光学装置、および電子機器
JP4111212B2 (ja) 駆動回路、電気光学装置、および電子機器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

WWE Wipo information: entry into national phase

Ref document number: 09355203

Country of ref document: US