WO1999001856A1 - Display - Google Patents

Display Download PDF

Info

Publication number
WO1999001856A1
WO1999001856A1 PCT/JP1998/002982 JP9802982W WO9901856A1 WO 1999001856 A1 WO1999001856 A1 WO 1999001856A1 JP 9802982 W JP9802982 W JP 9802982W WO 9901856 A1 WO9901856 A1 WO 9901856A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
pixels
power supply
line
common power
Prior art date
Application number
PCT/JP1998/002982
Other languages
English (en)
French (fr)
Inventor
Tokuroh Ozawa
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Priority to EP98929802A priority Critical patent/EP0935229B1/en
Priority to US09/242,904 priority patent/US6618029B1/en
Priority to DE69829356T priority patent/DE69829356T2/de
Publication of WO1999001856A1 publication Critical patent/WO1999001856A1/ja
Priority to US10/367,849 priority patent/US8803773B2/en
Priority to US10/457,446 priority patent/US7460094B2/en
Priority to US10/968,984 priority patent/US7397451B2/en
Priority to US12/073,258 priority patent/US8310476B2/en
Priority to US12/073,341 priority patent/US8334858B2/en
Priority to US12/073,440 priority patent/US8310475B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Definitions

  • the present invention relates to a light-emitting element such as an EL (Electro-Magnetic Luminescence) element or an LED (Light-Emitting Diode) element that emits light when a drive current flows through an organic semiconductor film, and a thin-film transistor (hereinafter, referred to as a light-emitting element) that controls the light-emitting operation of this light-emitting element
  • a light-emitting element such as an EL (Electro-Magnetic Luminescence) element or an LED (Light-Emitting Diode) element that emits light when a drive current flows through an organic semiconductor film
  • a thin-film transistor hereinafter, referred to as a light-emitting element
  • the present invention relates to a technology for optimizing a radiator for improving its display characteristics.
  • FIG. 22 shows a block diagram of an active matrix type display device using a charge injection type organic thin film EL element as an example of such a display device.
  • a plurality of scanning line gates on a transparent substrate, a plurality of scanning line gates, a plurality of data lines sig extending in a direction intersecting the extending direction of these scanning line gates, and A plurality of common power supply lines com arranged in parallel with the data line sig and a pixel 7 corresponding to an intersection between the data line sig and the scanning line gate are formed.
  • a data-side drive circuit 3 including a shift register, a level shift, a video line, and an analog switch is configured.
  • a scanning side drive circuit 4 including a shift register and a level shifter is configured.
  • the pixel Each of 7 has a first TFT 20 in which a scanning signal is supplied to a gate electrode via a scanning line, and an image signal supplied from a data line sig through the first TFT 20.
  • a light emitting element 40 into which a drive current flows from the common power supply line c 0 m when electrically connected to the light emitting element 40. That is, as shown in FIGS. 23 (A) and (B), in any pixel 7, the first TFT 20 and the second TFT 3 are formed by using two island-shaped semiconductor films.
  • a relay electrode 35 is electrically connected to a source / drain region of the second TFT 30 via a contact hole of the first interlayer insulating film 51, and is connected to the relay electrode 35.
  • the pixel electrode 41 is electrically connected through the contact hole of the second interlayer insulating film 52.
  • a hole injection layer 42, an organic semiconductor film 43, and a counter electrode op are laminated.
  • the counter electrode op is formed over a plurality of pixels 7 across the data line sig and the like.
  • a common power supply line com is electrically connected to the source 'drain region of the second TFT 30 via a contact hole.
  • the potential holding electrode st electrically connected to the source / drain region is electrically connected to the extended portion 310 of the gate electrode 31.
  • the semiconductor film 400 is opposed to the extended portion 310 via the gate insulating film 50 on the lower layer side, and the semiconductor film 400 is formed by impurities introduced therein. because it is conductive, where c constituting the storage capacitor cap with the extended portion 3 1 0 and gate one gate insulating film 5 0, the first interlayer insulating film for a semiconductor film 4 0 0 51
  • the common feeder line c 0 m is electrically connected via the contact hole 1.
  • the holding capacity cap holds the image signal supplied from the data line sig via the first TFT 20, even if the first TFT 20 is turned off, the second holding capacity cap holds the image signal.
  • the gate electrode 31 of the TFT 30 is held at a potential corresponding to an image signal. Therefore, Since the drive current continues to flow from the common power supply line c 0 m to the light emitting element 40, the light emitting element 40 continues to emit light.
  • the display device 1A since the pixel 7 is narrower than the liquid crystal display device because the second TFT 30 and the common power supply line c 0 m are required, the display quality cannot be improved. There is a problem.
  • an object of the present invention is to provide a display device capable of improving the layers of the pixels and the common power supply line formed on the substrate, expanding the light emitting region of the pixels, and improving the display quality. Disclosure of the invention
  • the present invention provides, on a substrate, a plurality of scanning lines, a plurality of data lines extending in a direction intersecting the direction in which the scanning lines extend, and A plurality of common power supply lines parallel to the evening line, and pixels formed in a matrix by the data lines and the scanning lines, and each of the pixels includes a scanning signal via the scanning lines.
  • the common supply via the second thin film transistor A display element having an organic semiconductor film that emits light by a drive current flowing between the pixel electrode and the counter electrode when electrically connected to a line, wherein both sides of the common power supply line A pixel in which the drive current is supplied between the common power supply line and the common power supply line is arranged, and the data line passes through the pixel on a side opposite to the common power supply line.
  • the data line, the pixel group connected thereto, one common power supply line, the pixel group connected thereto, and the data line supplying pixel signals to the pixel group are scanned as one unit. Repeat in the direction of line extension, so 2 rows Pixels are driven by one common power supply line. Therefore, the formation area of the common power supply line can be narrowed as compared with the case where the common power supply line is formed for each pixel group in one column, and the light emitting area of the pixel can be extended accordingly. Therefore, display performance such as luminance and contrast ratio can be improved.
  • the first thin film transistor, the second thin film transistor, and the light emitting element are connected to the common power supply line. It is preferable to arrange them symmetrically with respect to.
  • the pitch of the center of the formation region of the organic semiconductor film is equal between any pixels adjacent to each other along the direction in which the scanning lines extend.
  • the region where the organic semiconductor film is formed is surrounded by a bank layer made of an insulating film thicker than the organic semiconductor film, and the bank layer has the same width dimension as the data line and the common power supply line. It is preferable to be configured to cover With this configuration, when the organic semiconductor film is formed by the ink jet method, the bank layer prevents the organic semiconductor film from protruding to the surroundings, so that the organic semiconductor film can be formed in a predetermined region. Further, since the bank layer has the same width and covers the data line and the common power supply line, the pitch of the center of the organic semiconductor film formation region between any adjacent pixels along the scanning line extending direction. Is suitable for being equal.
  • the counter electrode is formed over at least substantially the entire surface of the pixel region or over a wide region in a stripe shape, and is in a state of facing the data line. Therefore, if this is left as it is, a large capacitance will be parasitic on the de-line.
  • the bank layer is interposed between the ⁇ sunset line and the counter electrode, it is possible to prevent the capacitance formed between the delta line and the counter electrode from being parasitic on the data line. As a result, the load on the driver circuit can be reduced, so that low power consumption and high-speed display operation can be achieved.
  • a wiring layer is formed at a position corresponding to two data lines passing on the opposite side of the pixel from the common power supply line. If two data lines are parallel, crosstalk may occur between these data lines. However, in the present invention, since another wiring layer passes between the two data lines, it is only necessary to set such a wiring layer to a fixed potential within at least one horizontal scanning period of an image. The above crosstalk can be prevented.
  • the sampling of the image signal is performed at the same timing between two adjacent data lines among the plurality of data lines.
  • the two types of pixels in which the drive of the light emitting element is performed by the drive current having the inverted polarity are substantially the same.
  • it is included.
  • the common power supply line can be made thinner by that amount, and the display area with respect to the panel outer shape can be expanded. In addition, luminance unevenness caused by a difference in drive current can be eliminated.
  • the polarity of the driving current in each pixel is the same, and in the extending direction of the scanning line, the polarity of the driving current in each pixel is inverted every one pixel or every two pixels.
  • the polarity of the drive current in each pixel is the same in the direction in which the scanning lines extend.
  • the polarity of the driving current in each pixel may be inverted every one pixel or every two pixels.
  • the counter electrode should be shared between adjacent pixels for pixels that have the same polarity drive current. Therefore, the number of slits of the counter electrode can be reduced. In other words, polarity reversal can be realized without increasing the resistance of the counter electrode through which a large current flows.
  • the polarity of the driving current in each pixel may be inverted for each pixel.
  • FIG. 1 is an explanatory view schematically showing a display device to which the present invention is applied, and a region where a bank layer is formed in the display device.
  • FIG. 2 is a block diagram showing a basic configuration of a display device to which the present invention is applied.
  • FIG. 3 is an enlarged plan view showing a pixel of the display device according to Embodiment 1 of the present invention.
  • FIG. 4 is a sectional view taken along line AA ′ of FIG.
  • FIG. 5 is a cross-sectional view taken along line BB ′ of FIG.
  • FIG. 6 (A) is a cross-sectional view taken along the line CC ′ of FIG. 3, and FIG. 6 (B) is a cross-sectional view of a structure in which the region for forming the bank layer is not expanded until it covers the relay electrode.
  • FIG. 7 is a graph showing IV characteristics of the light emitting device used in the display device shown in FIG.
  • FIG. 8 is a process cross-sectional view showing a method for manufacturing a display device to which the present invention is applied.
  • FIG. 9 is a block diagram showing an improved example of the display device shown in FIG. FIG. 10 (A) shows a dummy wiring layer formed on the display device shown in FIG. FIG. 10 (B) is a plan view thereof.
  • FIG. 11 is a block diagram showing a modification of the display device shown in FIG.
  • FIG. 12 (A) is an enlarged plan view showing a pixel formed in the display device shown in FIG. 11, and
  • FIG. 12 (B) is a sectional view thereof.
  • FIG. 13 is an equivalent circuit diagram showing a configuration of two pixels with inverted driving currents configured in the display device according to Embodiment 2 of the present invention.
  • FIG. 14 is a waveform diagram of each signal for driving one of the two pixels shown in FIG.
  • FIG. 15 is a waveform diagram of each signal for driving the other of the two pixels shown in FIG.
  • FIG. 16 is a cross-sectional view showing a configuration of a light emitting element composed of two pixels shown in FIG.
  • FIG. 17 is an explanatory diagram showing the arrangement of pixels in the display device shown in FIG.
  • FIG. 18 is an explanatory diagram showing an arrangement of pixels in a display device according to Embodiment 3 of the present invention.
  • FIG. 19 is an explanatory diagram showing an arrangement of pixels in a display device according to Embodiment 4 of the present invention.
  • FIG. 20 is an explanatory diagram showing an arrangement of pixels in a display device according to Embodiment 5 of the present invention.
  • FIG. 21 is an explanatory diagram showing an arrangement of pixels in a display device according to Embodiment 6 of the present invention. '
  • FIG. 22 is a block diagram of a conventional display device.
  • FIG. 23 (A) is an enlarged plan view showing a pixel formed in the display device shown in FIG. 22, and FIG. 23 (B) is a sectional view thereof.
  • gategate A gate B Scan line op, op A, op B Counter electrode sig, sig A, sig B Data line st, st A st B Potential holding electrode BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a block diagram schematically showing the entire layout of the display device
  • FIG. 2 is an equivalent circuit diagram of an active matrix configured therein.
  • the central portion of the transparent substrate 10 serving as the base is the display unit 2.
  • a data-side driving circuit 3 for outputting an image signal and an inspection circuit 5 are configured on both ends of the data line sig, and a scanning signal is output on both ends of the scanning line gate.
  • the scanning side driving circuit 4 is configured.
  • an N-type TFT and a P-type TFT constitute a complementary TFT
  • the complementary TFT constitutes a shift register, a level shifter, an analog switch, and the like. I have.
  • a mounting pad 6 which is a terminal group for inputting image signals, various potentials, and pulse signals, is formed in an outer peripheral region than the data side driving circuit 3. I have.
  • a plurality of scanning line gates are provided on the transparent substrate 10 in a direction intersecting the extending direction of the scanning line gates.
  • a plurality of data lines sig are formed, and as shown in FIG. 2, the data lines sig and the scanning lines gate form pixels 7 formed in a matrix.
  • Each of these pixels 7 is configured with a first TFT 20 in which a scanning signal is supplied to a gate electrode 21 (first gate electrode) via a scanning line gate.
  • a scanning signal is supplied to a gate electrode 21 (first gate electrode) via a scanning line gate.
  • One of the source and drain regions of the TFT 20 is electrically connected to the data line sig, and the other is electrically connected to the potential holding electrode st.
  • a capacitance line cline is arranged in parallel with the scanning line gate.
  • a storage capacitance cap is formed between c 1 ine and the potential holding electrode st. Therefore, when the first TFT 20 is turned on by being selected by the scanning signal, an image signal is written from the data line sig to the holding capacity cap via the first TFT 20.
  • the gate electrode 31 (second gate electrode) of the second TFT 30 is electrically connected to the potential holding electrode st.
  • One of the source and drain regions of the TFT 30 is electrically connected to the common power supply line C 1, and the other is electrically connected to one electrode (a pixel electrode described later) of the light emitting element 40. I have.
  • the common power line c 0 m is kept at a constant potential. Therefore, when the second TFT 30 is turned on, the current of the common power supply line cm flows through the TFT F 40 to the light emitting element 40 to cause the light emitting element 40 to emit light.
  • a plurality of pixels 7 for supplying a drive current to the common power supply line c 0 m are arranged on both sides of the common power supply line com, and the common power supply line c is provided for these pixels 7.
  • Two data lines sig pass through the opposite side from 0 m. That is, the data line sig, the pixel group connected thereto, one common power supply line com, the pixel group connected thereto, and the data line sig supplying pixel signals to the pixel group are scanned as one unit. This is repeated in the direction in which the line gates extend, and the common power supply line com supplies a drive current to two columns of pixels 7 with one line.
  • the first TFT 20, the second TFT 30, and the light emitting element 40 are disposed between the two pixels ⁇ arranged so as to sandwich the common feed line C ⁇ 1. They are arranged line-symmetrically with respect to the common power supply line com to facilitate electrical connection between these elements and each wiring layer.
  • two columns of pixels are driven by one common power supply line c 0 m, so that the common power supply line c 0 m is formed for each pixel group in one column.
  • the number of the common power supply lines com can be reduced to one half, and the gap secured between the common power supply line com and the data line si formed between the same layers is unnecessary. Therefore, the area for the wiring on the transparent substrate 10 can be narrowed, and the proportion of the light emitting area in each pixel area is increased accordingly. Display performance such as brightness and contrast ratio can be improved.
  • the configuration is such that two columns of pixels are connected to one common power supply line c O II1, the data lines sig are in parallel with each other, and the pixel groups of each column are arranged in parallel. To supply an image signal.
  • each pixel 7 of the display device 1 configured as described above will be described in detail with reference to FIGS. 3 to 6 (A).
  • FIG. 3 is an enlarged plan view showing three pixels 7 out of the plurality of pixels 7 formed in the display device 1 of the present embodiment, FIG. 4, FIG. 5, and FIG. These are a cross-sectional view taken along line AA ', a cross-sectional view taken along line BB', and a cross-sectional view taken along line C-C '.
  • a first TFT 20 is formed on each of the pixels 7 on the transparent substrate 10 as shown in FIG. Is formed, and a gate insulating film 50 is formed on the surface thereof. Further, a gate electrode 21 (part of the scanning line gate) is formed on the surface of the gate insulating film 50, and the source and drain regions 22 and 23 are formed in a self-aligned manner with respect to the gate electrode 21. Have been.
  • a first interlayer insulating film 51 is formed on the surface side of the gate insulating film 50, and the source and drain regions 22 and 23 are formed through the contact holes 61 and 62 formed in the interlayer insulating film. , A data line sig and a potential holding electrode st are electrically connected.
  • the scanning line gate and the gate electrode 21 and the same layer are arranged in parallel with the scanning line gate.
  • the capacitance line c 1 ine is formed, and the extended portion st 1 of the potential holding electrode st overlaps with the capacitance line cline via the first interlayer insulating film 51.
  • the capacitance line cline and the extended portion st1 of the potential holding electrode st are defined as a storage capacitor ca using the first interlayer insulating film 51 as a dielectric film.
  • a second interlayer insulating film 52 is formed on the surface side of the potential holding electrode st and the data line sig.
  • the first interlayer insulating film 51 and the second interlayer insulating film 52 formed on the transparent substrate 10 are formed as shown in FIG.
  • Two data lines sig corresponding to each pixel 7 are in parallel on the surface.
  • the transparent substrate 10 is straddled over two pixels 7 sandwiching the common feed line com.
  • An island-shaped silicon film 300 for forming the second TFT 30 is formed, and a gate insulating film 50 is formed on the surface thereof.
  • a gate electrode 31 is formed on each of the pixels 7 so as to sandwich the common power supply line c0m, and the source electrode is self-aligned with the gate electrode 31. Drain regions 32 and 33 are formed.
  • a first interlayer insulating film 51 is formed on the surface side of the gate insulating film 50, and the relay electrode 35 is connected to the source / drain region 62 via the contact hole 63 formed in the interlayer insulating film. Are electrically connected.
  • a portion that becomes a common source / drain region 33 in the two pixels 7 in the central portion of the silicon film 300 is formed through the contact hole 64 of the first interlayer insulating film 51.
  • the common feed line com is electrically connected.
  • a second interlayer insulating film 52 is formed on the common power supply line cm and on the surface side of the relay electrode 35.
  • a pixel electrode 41 made of an IT film is formed on the surface side of the second interlayer insulating film 52. This pixel electrode 41 is formed of a contact hole formed in the second interlayer insulating film 52.
  • the second TFT 30 is electrically connected to the source / drain region 32 of the second TFT 30 via the relay electrode 35.
  • the pixel electrode 41 constitutes one electrode of the light emitting element 40. That is, a hole injection layer 42 and an organic semiconductor film 43 are laminated on the surface of the pixel electrode 41, and a metal such as lithium-containing aluminum and calcium is formed on the surface of the organic semiconductor film 43.
  • a counter electrode op made of a film is formed.
  • the opposing electrode op is a common electrode formed at least on the pixel region or in a stripe shape, and is maintained at a constant potential.
  • the light emitting element 40 configured as described above, a voltage is applied with the counter electrode 0 p and the pixel electrode 41 as the positive electrode and the negative electrode, respectively, and as shown in FIG. 7, the applied voltage exceeds the threshold voltage.
  • the light-emitting element 40 emits light as an emission luminescence element or an LED element, and the light of the light-emitting element 40 is reflected by the opposing electrode op and transmits through the transparent pixel electrode 41 and the transparent substrate 10. Is emitted.
  • the driving current for performing such light emission is composed of the counter electrode op, the organic semiconductor film 43, the hole injection layer 42, the pixel electrode 41, the second TFT 30, and the common power supply line c 0 m.
  • the second TFT 30 When the second TFT 30 is turned off, the current stops flowing.
  • the first TFT 20 when the first TFT 20 is turned on by being selected by the scanning signal, the image signal is written from the data line sig to the storage capacitor cap via the first TFT 20. It is. Therefore, the gate electrode of the second TFT 30 is held at the potential corresponding to the image signal by the storage capacitor cap even when the first TFT 20 is turned off. It remains on. Therefore, the drive current continues to flow through the light emitting element 40, and this pixel remains lit. This state is maintained until new image data is written to the storage capacitor cap and the second TFT 30 is turned off.
  • the steps up to manufacturing the first TFT 20 and the second TFT 30 on the transparent substrate 10 are the same as the active matrix of the liquid crystal display device 1. Since the process is substantially the same as the process of manufacturing a substrate, its outline will be described with reference to FIG.
  • FIG. 8 is a process cross-sectional view schematically showing a process of forming each component of the display device 1. That is, as shown in FIG. 8 (A), the thickness of the transparent substrate 1 ° is reduced by plasma CVD using TEOS (tetraethoxysilane) or oxygen gas as a source gas, if necessary. A base protection film (not shown) made of a silicon oxide film having a thickness of 2000 to 500 ⁇ is formed. Next, the temperature of the substrate is set to about 350 ° C, and a semiconductor film consisting of an amorphous silicon film with a thickness of about 300 to 700 angstroms is formed on the surface of the underlying protective film by plasma CVD. Form 100.
  • TEOS tetraethoxysilane
  • oxygen gas as a source gas
  • a crystallization step such as laser annealing or a solid phase growth method is performed on the semiconductor film 100 made of an amorphous silicon film to crystallize the semiconductor film 100 into a polysilicon film.
  • a line beam having a long beam shape of 400 mm in an excimer laser is used, and its output intensity is, for example, 200 mJ / cm 2.
  • the line beam is scanned such that a portion corresponding to 90% of the peak value of the laser intensity in the short dimension direction overlaps each region.
  • the semiconductor film 100 is patterned to form island-shaped semiconductor films 200 and 300.
  • (Laethoxysilane) or oxygen gas as a source gas to form a gate insulating film 50 of silicon oxide or nitride with a thickness of about 600 to 150 ⁇ by plasma CVD. .
  • a conductive film made of a metal film such as aluminum, tantalum, molybdenum, titanium, and tungsten is formed by a sputtering method, and then patterned to form a scanning line gate.
  • the gate electrodes 21 and 31 are formed as a part.
  • the capacitance line c 1 i n e is also formed.
  • reference numeral 310 denotes an extended portion of the gate electrode 31.
  • the potential holding electrode st is electrically connected to the gate electrode 31 via the contact hole 69 and the extending portion 310.
  • a first TFT 20 and a second TFT 30 are formed.
  • the storage capacitance cap is formed by the capacitance line c 1 ine and the extended portion st 1 of the potential holding electrode st.
  • a second interlayer insulating film 52 is formed, and a contact hole 65 is formed in a portion corresponding to the relay electrode 35 in this interlayer insulating film. .
  • the patterning is performed, and the second hole is formed through the contact hole 65.
  • a pixel electrode 41 electrically connected to the source / drain region 32 of the dent 30 is formed.
  • FIG. 8 (F) after forming a black resist layer on the surface side of the second interlayer insulating film 52, this resist is applied to the hole injection layer of the light emitting element 40.
  • the bank layer bank is formed while leaving the region 42 and the region where the organic semiconductor film 43 is to be formed.
  • the organic semiconductor film 43 may be formed independently for each pixel, or may be formed in a stripe shape along the data line sig.
  • the manufacturing method according to this embodiment can be applied only by forming the bank layer bank in a corresponding shape.
  • a liquid material (precursor) for forming the hole injection layer 42 is ejected from the ink jet head IJ to the inner region of the bank layer bank, and the hole is injected into the inner region of the bank layer bank.
  • a liquid material (precursor) for forming the organic semiconductor film 43 is discharged from the inkjet head IJ to the inner region of the bank layer bank, and is discharged to the inner region of the bank layer bank.
  • An organic semiconductor film 43 is formed.
  • the bank layer bank is composed of a resist, it is water repellent.
  • the precursor of the organic semiconductor film 43 mainly uses a hydrophilic solvent, the application region of the organic semiconductor film 43 is definitely defined by the bank layer bank, and does not protrude into the adjacent pixels.
  • the pitch P at the center of the region where the organic semiconductor film 43 is formed is equal between any adjacent pixels 7 along the extending direction of the scanning line gate. Therefore, as shown by the arrow Q, the material of the organic semiconductor film 43 may be discharged from the ink jet head IJ at equal intervals along the direction in which the scanning line gates are extended, so that work efficiency is high. There is an advantage. In addition, the movement control mechanism of the inkjet head IJ is simplified, and the driving position accuracy is improved.
  • a counter electrode op is formed on the surface side of the transparent substrate 10.
  • the opposing electrode op is formed at least on the entire surface of the pixel region or in a striped form.
  • the metal film is formed on the entire surface of the transparent substrate 10. After being formed, it is patterned into a stripe shape.
  • the bank layer bank is composed of a black resist, it is left as it is and used as an insulating layer to reduce the black matrix BM and parasitic capacitance as described below. I do.
  • TFTs are also formed in the data-side drive circuit 3 and the scan-side drive circuit 4 shown in FIG. 1, and these TFTs are formed by using all or a part of the process of forming the TFTs in the pixel 7 described above. Done. Therefore, the TFT constituting the drive circuit is also formed between the same layers as the TFT of the pixel 7.
  • both may be N-type, both may be P-type, one may be N-type, and the other may be P-type.
  • a TFT can be formed by a known method, and a description thereof will be omitted. (Bank layer formation area)
  • the above-described bank layer bank (the formation region is hatched) is formed in all the peripheral regions of the transparent substrate 10 shown in FIG. Accordingly, both the overnight drive circuit 3 and the scan drive circuit 4 are covered by the bank layer bank. For this reason, even when the counter electrode 0p overlaps the formation region of these drive circuits, the bank layer bank is interposed between the wiring layer of the drive circuit and the counter electrode 0p. Therefore, it is possible to prevent parasitic capacitance in the drive circuits 2 and 3, so that the load on the drive circuits 2 and 3 can be reduced, and low power consumption or high-speed display operation can be achieved.
  • the bank layer bank is formed so as to overlap the data line sig. Therefore, since the bank layer bank is interposed between the data line sig and the counter electrode 0p, it is possible to prevent the parasitic capacitance of the data line sig. As a result, the load on the driving circuit 3 can be reduced, so that low power consumption or high-speed display operation can be achieved.
  • the line width is set wider than the data line sig line width, and the resistance per unit length of the common feed line c 0 m is set to the data line sig unit. It is smaller than the resistance value per length.
  • the organic layer can be formed between any of the pixels 7 adjacent along the direction in which the scanning line gate extends.
  • a structure suitable for equalizing the pitch P at the center of the formation region of the semiconductor film 43 is obtained.
  • the formation region of the pixel electrode 41, the formation region of the first TFT 20 and the second TFT A bank layer bank is also formed in a region overlapping with the 30 formation region. That is, as shown in FIG. 6 (B), unless a bank layer bank is formed in a region overlapping with the relay electrode 35, a driving current flows between the counter electrode op and the organic semiconductor film 43 emits light.
  • this light is not emitted because it is sandwiched between the relay electrode 35 and the counter electrode 0 p and does not contribute to display.
  • the drive current flowing in such a portion that does not contribute to display can be said to be a reactive current from the viewpoint of display.
  • a bank layer bank is formed in a portion where such a reactive current should flow, and a drive current is prevented from flowing there. Therefore, it is possible to prevent a useless current from flowing through the common power supply line com. Therefore, the width of the common power supply line c 0 m may be narrower accordingly.
  • the bank layer b ank composed of a black resist is left as described above, the bank layer b an k functions as a black matrix, and the display quality such as luminance and contrast ratio is improved. That is, in the display device 1 according to the present embodiment, the opposing electrode 0 p is formed in a stripe shape over the entire front surface side of the transparent substrate 10 or over a wide area, so that the reflected light from the opposing electrode 0 p Decrease the contrast ratio.
  • the bank layer bank having the function of suppressing the parasitic capacitance while defining the formation region of the organic semiconductor film 43 is formed of a black resist
  • the bank layer bank also functions as a black matrix
  • the counter electrode Since the light reflected from 0 p is blocked, there is an advantage that the contrast ratio is high.
  • the light emitting region can be defined in a self-aligned manner by using the bank layer bank, when the bank layer bank is not used as a black matrix but another metal layer is used as a black matrix. There is no need for an alignment margin with the problematic light emitting region.
  • the pixel ⁇ on which the drive current flows between the common power supply line c 0 m and the common power supply line c 0 m is disposed.
  • Two data lines sig pass in parallel on the opposite side of the common feed line com. Accordingly, crosstalk may occur between the two data lines sig. Therefore, in this embodiment, as shown in FIGS. 9 and 10 (A) and (B), a dummy wiring layer DA is formed at a position corresponding to between two data lines sig.
  • the dummy wiring layer DA for example, an IT0 film DA1 formed simultaneously with the pixel electrode 41 can be used.
  • an extended portion DA2 from the capacitance line c1ine may be formed between the two data lines sig. Both of these may be used as the dummy wiring layer DA.
  • another wiring layer DA passes between the two data lines sig in parallel, so that such a wiring layer DA (DA1, DA2) is connected to at least the image.
  • the crosstalk described above can be prevented only by setting the potential to a fixed potential within one horizontal scanning period. That is, the first interlayer insulating film 51 and the second interlayer insulating film 52 have a thickness of about 1 ⁇ m, while the distance between the two data lines sig is about 2 Aim Because of the above, compared to the capacitance between each data line sig and the dummy wiring layer DA (DAI, DA2), it is configured between two data lines sig. The capacity is small enough to be ignored. Therefore, the high-frequency signal leaked from the data line sig is absorbed by the dummy wiring layers DA and DA2, so that crosstalk between the two data lines sig can be prevented.
  • the sampling of the image signal is performed at the same timing between two adjacent data lines sig among the plurality of data lines sig.
  • the capacitance line c 1 ine is formed to form the storage capacitor cap.
  • the poly- The storage capacitor cap may be formed using a silicon film.
  • a storage capacitor cap may be formed between the common power supply line c 0 m and the potential holding electrode st.
  • an extended portion 31 of the gate electrode 31 for electrically connecting the potential holding electrode st and the gate electrode 31 is used.
  • 0 is extended to the lower layer side of the common power supply line com, and the first interlayer insulating film 51 located between the extending portion 310 and the common power supply line c 0 m is used as a dielectric film as a storage capacitor. What is necessary is just to configure a cap.
  • the light emitting element 40 is driven by the drive current of the same polarity in any pixel 7, but as described below, the same common power supply line c 0 m
  • the plurality of pixels 7 in which the drive current is supplied between the pixels include the same number of two types of pixels 7 in which the light-emitting element 40 is driven by the drive current having the inverted polarity. You may.
  • FIG. FIG. 13 is a block diagram of a mode in which two types of pixels in which the light-emitting element 40 is driven by a drive current having an inverted polarity are configured.
  • FIGS. 14 and 15 are explanatory diagrams of the scanning signal, the image signal, the potential of the common power supply line, and the potential of the potential holding electrode when the light emitting element 40 is driven by the drive current having the inverted polarity. It is. In both the present embodiment and the later-described embodiment, as shown in FIG.
  • the first TFT 20 is configured as an n-channel TFT, and as shown by the arrow F, the pixel 7B through which the drive current flows toward the common power supply line c0m has the first TFT
  • the TFT 20 is configured as a p-channel type. Therefore, these two types of pixels 7A and 7B are respectively formed with the scanning lines gateA and gateB.
  • the second TFT 30 of the pixel 7A is configured as a p-channel type, while the second TFT 30 of the pixel 7B is configured as an n-channel type.
  • the first TFT 20 and the second TFT 30 are of the opposite conductivity type. Therefore, as will be described later, the polarities of the image signals supplied via the data line sigA corresponding to the pixel 7A and the data line sigB corresponding to the pixel 7B are also changed as described later. It has been inverted.
  • the potential of the common power supply line com is also set as described below, as described later. It is necessary to configure so that the polarity is reversed when used as a reference. Therefore, the opposing electrode op is configured to connect the pixels 7A and 7B through which the driving current i having the same polarity flows, and a predetermined potential is applied to each.
  • each of FIGS. 14 and 15 the waveforms of the scanning signals supplied through the scanning lines gate A and gate B to the pixels 7A and 7B, and the data lines si
  • the waveform of the image signal supplied via gA and sig B, the potential of the counter electrode op, and the potentials of the potential holding electrodes stA and stB are shown with reference to the potential of the common feed line c0m.
  • each signal is set to have the opposite polarity in both the lighting period and the lighting period.
  • the light emitting element 40A formed in the pixel 7A includes, from the lower layer side to the upper layer side, a pixel electrode 41 made of an ITO film, a hole injection layer 42, an organic semiconductor film 43, and a counter electrode 0p. A is stacked in this order.
  • the light emitting element 40B formed in the pixel 7B has a pixel electrode 41 made of an ITO film from the lower side to the upper side, 5, an organic semiconductor layer 42, a hole injection layer 42, an IT film layer 46, and a counter electrode 0 pB are stacked in this order.
  • the hole injection layer 42 and the organic semiconductor layer 42 are in direct contact with the electrode layer. Since the configuration is the same, the light emitting element 40 A, The emission characteristics of 40 B are equivalent.
  • both the organic semiconductor film 43 and the hole injection layer 42 are formed inside the bank layer bank by an inkjet method. Since it is formed, the manufacturing process does not become complicated even if the vertical position is reversed. Further, in the light emitting element 40B, compared to the light emitting element 40A, a lithium-containing aluminum electrode 45 and an IT film layer 46 that are thinner so as to have a light-transmitting property are added. Even if the lithium-containing aluminum electrode 45 is laminated in the same region as the pixel electrode 41, there is no problem in display, and the I ⁇ 0 film layer 46 is also laminated in the same region as the counter electrode 0 ⁇ . There is no problem with the display even if it has the same structure.
  • the lithium-containing aluminum electrode 45 and the pixel electrode 41 may be separately patterned, but may be collectively patterned with the same resist mask.
  • the I ⁇ 0 film layer 46 and the counter electrode 0 ⁇ may be separately patterned, but may be collectively patterned using the same resist mask. It goes without saying that the lithium-containing aluminum electrode 45 and the I ⁇ O film layer 46 may be formed only in the region inside the bank layer bank.
  • the light emitting elements 40A and 40B can be driven by the driving currents having the inverted polarities in the respective pixels 7A and 7B, and then the two types of pixels 7A and 7B are driven. They are arranged as shown in FIG. In this figure, the pixels with the sign (1) correspond to the pixels 7A described in FIGS. 13, 14, and 16, and the pixels with the sign (+) Corresponds to the pixel 7B described in FIG. 13, FIG. 15 and FIG. FIG. 17 does not show the scanning lines gateA and gate, and the data lines sigA and sigB.
  • the polarity of the driving current in each pixel is the same in the extending direction of the data lines sig A and sigB, and in the extending direction of the scanning lines gate A and gate B, The polarity of the drive current in each pixel is inverted for each pixel.
  • Each of the opposing electrodes op A and op B is configured to connect the pixels 7 A and 7 B through which a drive current having the same polarity flows, as indicated by alternate long and short dash lines.
  • the opposing electrodes opA and opB are separately formed in a stripe shape along the extending direction of the data lines si gA and si gB, and the opposing electrodes 0 pA and op B A negative potential and a positive potential are applied with reference to the potential of the feed line c 0 m.
  • a drive current i flows in the direction shown by arrows E and F in FIG. 13 between each pixel 7A and 7B and the common power supply line com.
  • the common power supply line com can be made thinner by that amount, the ratio of the light emitting area of the pixel area in the pixels 7A and 7B can be increased, and the display performance such as brightness and contrast ratio can be improved. Can be improved.
  • each pixel may be arranged as shown in FIG. .
  • the configuration of each of the pixels 7A and 7B is the same as that in Embodiment 2, the description thereof is omitted, and FIG. 18 and each of the embodiments described below are described.
  • FIGS. 19 to 21 the pixel corresponding to the pixel 7 A described in FIGS. 13, 14, and 16 is represented by a symbol (1), and FIGS. A pixel corresponding to the pixel 7B described in FIGS. 15 and 16 is represented by a sign (+).
  • the polarity of the driving current in each of the pixels 7A and 7B is the same, and the extension of the scanning lines gateA and gateB is performed.
  • the polarity of the driving current in each of the pixels 7A and 7B is configured to be inverted every two pixels.
  • the driving current i flows in the direction shown by arrows E and F in FIG. 13 between each pixel 7A and 7B and the common power supply line com. Will be.
  • the current flowing through the common power supply line c 0 in is canceled by the drive currents i having different polarities, so that the drive current flowing through the common power supply line c 0 m can be small. Therefore, since the common power supply line com can be made thinner by that amount, the ratio of the light emitting area of the pixel area in the pixels 7A and 7B of the pixel area can be increased, and the display of luminance, contrast ratio, and the like can be performed. Performance can be improved.
  • the common opposing electrodes opA and opB may be formed in stripes for two adjacent columns of pixels. Therefore, the number of stripes of the opposing electrodes opA and opB can be reduced to 1/2. Further, since the resistance of the opposing electrodes opA and 0pB can be reduced as compared with the stripe for each pixel, the influence of the voltage drop of the opposing electrodes opA and opB can be reduced.
  • the respective pixels may be arranged as shown in FIG.
  • the polarities of the driving currents in the respective pixels 7A and 7B are the same, and the data lines “sigA” and “sigB” In the extension direction, the polarity of the drive current in each of the pixels 7A and 7B is configured to be inverted for each pixel.
  • the current flowing through the common power supply line c om is offset by the drive currents having different polarities, so that the drive current flowing through the common power supply line c 0 m The current is small. Accordingly, the common power supply line com can be made thinner by that much, so that the ratio of the light emitting area of the pixel area in the pixels 7A and 7B can be increased, and the display performance such as luminance and contrast ratio can be improved. Can be improved.
  • each pixel may be arranged as shown in FIG. .
  • the polarity of the drive current in each of the pixels 7 ⁇ and 7 ⁇ is the same, and the extension of the data lines si gA and si gB is performed.
  • the polarity of the driving current in each of the pixels 7A and 7B is configured to be inverted every two pixels.
  • the current flowing through the common power supply line com is offset by the drive currents having different polarities, so that the drive current flowing through the common power supply line c 0 m is small. I can do it. Accordingly, the common power supply line com can be made thinner by that amount, so that the ratio of the light emitting area of the pixel area in the pixels 7A and 7B can be increased, and the display performance such as luminance and contrast ratio can be improved. Can be improved.
  • the polarity of the drive current is inverted every two pixels in the extension direction of the data lines sigA and sigB.
  • the common opposing electrodes opA and opB may be formed in a stripe shape for two adjacent columns of pixels. Therefore, the number of stripes of the opposing electrodes opA and opB can be reduced to half. In addition, since the resistance of the opposing electrodes opA and opB can be reduced as compared with the stripe for each pixel, the influence of the voltage drop of the opposing electrodes 0pA and 0pB can be reduced.
  • each pixel may be arranged as shown in FIG. .
  • the pixels 7A and 7B In each of the extending direction of the scanning lines gate A and gate B and the extending direction of the data lines sigA and sigB, the pixels 7A and 7B
  • the configuration is such that the polarity of the drive current at is inverted for each pixel.
  • the current flowing through the common power supply line c 0 m is offset between the drive currents having different polarities, and thus flows through the common power supply line c 0 m.
  • the driving current can be small. Accordingly, the common power supply line com can be made thinner by that amount, so that the ratio of the light emitting area in the pixels 7A and 7B can be increased, and the display performance such as luminance and contrast ratio can be improved. it can.
  • the striped counter electrodes 0pA and 0pB cannot be used, but the counter electrodes opA and 0p are still provided for each pixel 7A and 7B.
  • B may be formed, and the opposing electrodes 0 pA and opB may be connected to each other by a wiring layer.
  • pixels on which drive current is supplied between the common power supply line and the common power supply line are arranged on both sides of the common power supply line.
  • only one common feeder line is required. Therefore, compared with the case where a common power supply line is formed for each pixel group in one column, the area where the common power supply line is formed can be narrowed, and the proportion of the light emitting area in the pixel can be increased accordingly. Display performance such as brightness and contrast ratio can be improved.
  • the plurality of pixels in which the drive current is supplied to the same common power supply line include two types of pixels in which the light-emitting elements are driven by drive currents having inverted polarities.
  • the driving current flowing from the common power supply line to the light emitting element and the driving current flowing from the light emitting element to the common power supply line in the opposite direction are offset in one common power supply line.
  • the driving current flowing through the power supply line can be reduced. Accordingly, the common power supply line can be made thinner by that amount, so that the ratio of the light emitting area in the pixel can be increased, and the display performance such as luminance and contrast ratio can be improved.

Description

明 細 表示装置
技術分野
本発明は、 有機半導体膜を駆動電流が流れることによって発光する E L (エレク ト口ルミネッセンス） 素子または L E D (発光ダイオード） 素子 などの発光素子と、 この発光素子の発光動作を制御する薄膜トランジスタ (以下、 T F Tという。 ） とを用いたアクティ ブマト リクス型の表示装置 に関するものである。 さらに詳しくは、 その表示特性を向上するためのレ ィァゥ 卜の最適化技術に関するものである。 背景技術
E L素子または L E D素子などの電流制御型発光素子を用いたァクティ ブマ 卜 リクス型の表示装置が提案されている。 このタイプの表示装置に用 いられる発光素子はいずれも自己発光するため、 液晶表示装置と違ってバ ックライ トを必要とせず、 また、 視野角依存性が少ないなどの利点もある。 第 2 2図は、 このような表示装置の一例として、 電荷注入型の有機薄膜 E L素子を用いたァクティブマ ト リクス型表示装置のプロック図を示して ある。 この図に示す表示装置 1 Aでは、 透明基板上に、 複数の走査線 g a t eと、 これらの走査線 g a t eの延設方向に対して交差する方向に延設 された複数のデータ線 s i gと、 これらのデータ線 s i gに並列する複数 の共通給電線 c o mと、 データ線 s i gと走査線 g a t e との交差点に対 応する画素 7 とが構成されている。 データ線 s i gに対しては、 シフ トレ ジス夕、 レベルシフ夕、 ビデオライン、 アナログスィ ッチを備えるデ一夕 側駆動回路 3が構成されている。 走査線に対しては、 シフ 卜レジス夕およ びレベルシフタを備える走査側駆動回路 4が構成されている。 また、 画素 7の各々には、 走査線を介して走査信号がゲート電極に供給される第 1の T F T 2 0と、 この第 1の T F T 2 0を介してデ一夕線 s i gから供給さ れる画像信号を保持する保持容量 c a pと、 この保持容量 c a pによって 保持された画像信号がゲ一ト電極に供給される第 2の T F T 3 0と、 第 2 の T F Τ 3 0を介して共通給電線 c 0 mに電気的に接続したときに共通給 電線 c 0 mから駆動電流が流れ込む発光素子 4 0とが構成されている。 すなわち、 第 2 3図 （A) 、 (B) に示すように、 いずれの画素 7にお いても、 島状の 2つの半導体膜を利用して第 1の T F T 2 0および第 2の T F T 3 0が形成され、 第 2の T F T 3 0のソース · ドレイン領域には、 第 1の層間絶縁膜 5 1のコンタク トホールを介して中継電極 3 5が電気的 に接続し、 該中継電極 3 5には第 2の層間絶縁膜 5 2のコンタク トホール を介して画素電極 4 1が電気的に接続している。 この画素電極 4 1の上層 側には、 正孔注入層 4 2、 有機半導体膜 4 3、 対向電極 o pが積層されて いる。 ここで、 対向電極 o pは、 データ線 s i gなどを跨いで複数の画素 7にわたつて形成されている。 なお、 第 2の T F T 3 0のソース ' ドレイ ン領域には、 コンタク トホールを介して共通給電線 c o mが電気的に接続 している。
これに対して、 第 1の T F T 2 0では、 そのソース · ドレイン領域に電 気的に接続する電位保持電極 s tは、 ゲ一ト電極 3 1の延設部分 3 1 0に 電気的に接続している。 この延設部分 3 1 0に対しては、 その下層側にお いてゲ一ト絶縁膜 5 0を介して半導体膜 4 0 0が対向し、 この半導体膜 4 00は、 それに導入された不純物によって導電化されているので、 延設部 分 3 1 0およびゲ一ト絶縁膜 5 0とともに保持容量 c a pを構成している c ここで、 半導体膜 4 0 0に対しては第 1の層間絶縁膜 5 1のコンタク トホ ールを介して共通給電線 c 0 mが電気的に接続している。 従って、 保持容 量 c a pは、 第 1の T F T 2 0を介してデ一夕線 s i gから供給される画 像信号を保持するので、 第 1の T F T 2 0がオフになっても、 第 2の T F T 3 0のゲート電極 3 1は画像信号に相当する電位に保持される。それ故、 発光素子 4 0には共通給電線 c 0 mから駆動電流が流れ続けるので、 発光 素子 4 0は発光し続けることになる。
しかしながら、 前記の表示装置 1 Aでは、 液晶表示装置と比較して、 第 2の T F T 3 0および共通給電線 c 0 mが必要な分、 画素 7が狭いため、 表示の品位を高めることができないという問題点がある。
そこで、 本発明の課題は、 基板上に構成される画素および共通給電線の レイァゥ を改良して画素の発光領域を拡張し、 表示の品位を高めること のできる表示装置を提供することにある。 発明の開示
上記課題を解決するため、 本発明では、 基板上に、 複数の走査線と、 該 走査線の延設方向に対して交差する方向に延設された複数のデ一夕線と、 該デ一夕線に並列する複数の共通給電線と、 前記データ線と前記走査線と によりマ ト リクス状に形成された画素とを有し、 該画素の各々には、 前記 走査線を介して走査信号が第 1のゲート電極に供給される第 1の薄膜トラ ンジス夕と、 該第 1の薄膜トランジス夕を介して前記データ線から供給さ れる画像信号を保持する保持容量と、 該保持容量によって保持された前記 画像信号が第 2のゲ一卜電極に供給される第 2の薄膜トランジスタと、 前 記画素毎に形成された画素電極と該画素電極に対応する対向電極との層間 において前記画素電極が前記第 2の薄膜トラジス夕を介して前記共通給電 線に電気的に接続したときに前記画素電極と前記対向電極との間に流れる 駆動電流によって発光する有機半導体膜を具備する発光素子とを有する表 示装置において、 前記共通給電線の両側には、 該共通給電線との間で前記 駆動電流の通電が行われる画素が配置され、 該画素に対して前記共通給電 線とは反対側を前記データ線が通っていることを特徴とする。
すなわち、 本発明では、 データ線、 それに接続する画素群、 1本の共通 給電線、 それに接続する画素群、 および該画素群に画素信号を供給するデ 一夕線を 1つの単位としてそれを走査線の延設方向に繰り返すので、 2列 分の画素を 1本の共通給電線で駆動する。 従って、 1列の画素群ごとに共 通給電線を形成する場合と比較して共通給電線の形成領域を狭めることが できるため、 その分、 画素の発光領域を拡張できる。 よって、 輝度、 コン トラス ト比などの表示性能を向上させることができる。
このように構成するにあたっては、 たとえば、 前記共通給電線を挟むよ うに配置された 2つの画素の間では、 前記第 1の薄膜トランジスタ、 前記 第 2の薄膜トランジスタ、 および前記発光素子を、 当該共通給電線を中心 に線対称に配置することが好ましい。
本発明において、 前記走査線の延設方向に沿って隣接するいずれの画素 の間でも前記有機半導体膜の形成領域の中心のピツチが等しいことが好ま しい。 このように構成すると、 インクジェッ トヘッ ドから有機半導体膜の 材料を吐出して有機半導体膜を形成するのに都合がよい。 すなわち、 有機 半導体膜の形成領域の中心のピッチが等しいので、 インクジエツ トへッ ド から有機半導体膜の材料を等間隔で吐出していけばよい。 これにより、 ィ ンクジェッ トヘッ ドの移動制御機構が簡易になるとともに、 位置精度も向 上する。
また、 前記有機半導体膜の形成領域は、 前記有機半導体膜よりも厚い絶 縁膜からなるバンク層で囲まれているとともに、 該バンク層は、 同じ幅寸 法で前記データ線および前記共通給電線を覆うように構成されていること が好ましい。 このように構成すると、 有機半導体膜をィンクジエツ ト法に より形成する際に、 バンク層が有機半導体膜が周囲にはみ出すのを防止す るので、 有機半導体膜を所定領域内に形成できる。 また、 該バンク層は、 同じ幅寸法で前記データ線および前記共通給電線を覆うため、 走査線の延 設方向に沿って隣接するいずれの画素の間でも有機半導体膜の形成領域の 中心のピッチが等しくするのに適している。 ここで、 対向電極は少なく と も画素領域上のほぼ全面、 あるいはス トライプ状に広い領域にわたって形 成され、 デ一夕線と対向する状態にある。 従って、 このままでは、 デ一夕 線に対して大きな容量が寄生することになる。 しかるに本発明では、 デ一 δ 夕線と対向電極との間にバンク層が介在しているので、 対向電極との間に 形成される容量がデータ線に寄生することを防止できる。 その結果、 デ一 夕側駆動回路の負荷を低減できるので、 低消費電力化あるいは表示動作の 高速化を図ることができる。
本発明において、 前記画素に対して前記共通給電線とは反対側を通る 2 本のデータ線の間に相当する位置には、 配線層が形成されていることが好 ましい。 2本のデ一夕線が並列していると、 これらのデータ線の間でクロ ス トークが発生するおそれがある。 しかるに本発明では、 2本のデータ線 の間にはそれらとは別の配線層が通っているので、 このような配線層を画 像の少なく とも 1水平走査期間内で固定電位としておくだけで、 上記のク ロス トークを防止できる。
この場合に、 前記複数のデ一夕線のうち、 隣接する 2本のデ一夕線の間 では、画像信号のサンプリングを同一のタイ ミングで行うことが好ましい。 このように構成すると、 2本のデータ線の間でサンプリング時の電位変化 が同時に起こるので、 これらのデータ線の間でクロス トークが発生するの をより確実に防止できる。
本発明では、 同一の前記共通給電線との間で前記駆動電流の通電が行わ れる複数の画素には、 極性が反転した駆動電流により前記発光素子の駆動 が行われる 2種類の画素がほぼ同数含まれていることが好ましい。
このように構成すると、 共通給電線から画素に流れる駆動電流と、 画素 から共通給電線に流れる駆動電流とが相殺され、 共通給電線に流れる駆動 電流が小さくて済む。 従って、 共通給電線をその分細くすることができる ので、 パネル外形に対する表示面積を拡張できる。 また、 駆動電流の差に より生じる輝度むらをなくすことができる。
たとえば、 前記データ線の延設方向では各画素における駆動電流の極性 が同一で、 前記走査線の延設方向では各画素における駆動電流の極性が 1 画素毎に、 あるいは 2画素毎に反転するように構成する。 あるいは、 前記 走査線の延設方向では各画素における駆動電流の極性が同一で、 前記デー 夕線の延設方向では各画素における駆動電流の極性が 1画素毎、 あるいは 2画素毎に反転するように構成してもよい。 これらの形態のうち、 2画素 毎に駆動電流の極性が反転するように構成した場合には、 同じ極性の駆動 電流が流れる画素については、 隣接する画素の間で対向電極を共通にする ことができるので、 対向電極のスリ ッ ト数を減ら.すことができる。 すなわ ち、 大電流が流れる対向電極の抵抗値を高くすることなく、 極性反転を実 現できる。
また、 前記走査線の延設方向および前記データ線の延設方向のいずれの 方向でも、 各画素における駆動電流の極性が 1画素毎に反転するように構 成してもよい。 図面の簡単な説明
第 1図は、 本発明を適用した表示装置、 およびそれに形成したバンク層 の形成領域を模式的に示す説明図である。
第 2図は、 本発明を適用した表示装置の基本的な構成を示すブロック図 である。
第 3図は、 本発明の実施の形態 1に係る表示装置の画素を拡大して示す 平面図である。
第 4図は、 第 3図の A— A ' 線における断面図である。
第 5図は、 第 3図の B— B ' 線における断面図である。
第 6図 （A ) は第 3図の C— C ' 線における断面図、 第 6図 （B ) はバ ンク層の形成領域を中継電極を覆うまで拡張しない構造の断面図である。 第 7図は、 第 1図に示す表示装置に用いた発光素子の I—V特性を示す グラフである。
第 8図は、 本発明を適用した表示装置の製造方法を示す工程断面図であ る。
第 9図は、 第 1図に示す表示装置の改良例を示すプロック図である。 第 1 0図 （A ) は、 第 9図に示す表示装置に形成したダミーの配線層を 示す断面図、 第 1 0図 （B ) はその平面図である。
第 1 1図は、 第 3図に示す表示装置の変形例を示すブロック図である。 第 1 2図 （ A ) は、 第 1 1図に示す表示装置に形成した画素を拡大して 示す平面図、 第 1 2図 （B ) はその断面図である。
第 1 3図は、 本発明の実施の形態 2に係る表示装置に構成した駆動電流 が反転した 2つの画素の構成を示す等価回路図である。
第 1 4図は、 第 1 3図に示す 2つの画素のうちの一方の画素を駆動する ための各信号の波形図である。
第 1 5図は、 第 1 3図に示す 2つの画素のうちの他方の画素を駆動する ための各信号の波形図である。
第 1 6図は、 第 1 3図に示す 2つの画素に構成される発光素子の構成を 示す断面図である。
第 1 7図は、 第 1 3図に示す表示装置における画素の配置を示す説明図 である。
第 1 8図は、 本発明の実施の形態 3に係る表示装置における画素の配置 を示説明図である。
第 1 9図は、 本発明の実施の形態 4に係る表示装置における画素の配置 を示す説明図である。
第 2 0図は、 本発明の実施の形態 5に係る表示装置における画素の配置 を示す説明図である。
第 2 1図は、 本発明の実施の形態 6に係る表示装置における画素の配置 を示す説明図である。 '
第 2 2図は、 従来の表示装置のブロック図である。
第 2 3図 （A ) は、 第 2 2図に示す表示装置に形成した画素を拡大して 示す平面図、 第 2 3図 （B ) はその断面図である。
[符号の説明]
1 表示装置
2 表示部 3 データ側駆動回路
4 走査側駆動回路
5 検査回路
6 実装用パッ ド
7、 7 A、 7 B 画素
1 0 透明基板
2 0 第 1の T F T
2 1 第 1の T F Tのゲート電極
3 0 第 2の T F T
3 1 第 2の T F Tのゲート電極
40 4 0 A、 4 0 B 発光素子
4 1
42 正孔注入層
43 有機半導体膜
4 5 薄いリチウム含有アルミニゥム電極
46 I T 0膜層
5 0 ゲート絶縁膜
δ 1 第 1の層間絶縁膜
5 2 第 2の層間絶縁膜
D A ダミ一の配線層
b ank バンク層
c ap 保持容量
c 1 i n e
c om 共通給電線
g a t e g a t e A, g a t e B 走査線 o p、 o p A、 o p B 対向電極 s i g、 s i g A、 s i g B データ線 s t、 s t A s t B 電位保持電極 発明を実施するための最良の形態
図面を参照して、 本発明の実施の形態を説明する。
[実施の形態 1 ]
(アクティブマト リクス基板の全体構成）
第 1図は、 表示装置の全体のレイアウ トを模式的に示すブロック図、 第 2図は、 それに構成されたァクティ ブマ ト リクスの等価回路図である。 この図に示すように、 本形態の表示装置 1ではその基体たる透明基板 1 0の中央部分が表示部 2とされている。 透明基板 1 0の外周部分のうち、 データ線 s i gの両端側には画像信号を出力するデータ側駆動回路 3、 お よび検査回路 5が構成され、 走査線 g a t eの両端側には走査信号を出力 する走査側駆動回路 4が構成されている。 これらの駆動回路 3、 4では、 N型の T F Tと P型の T F Tとによって相補型 T F Tが構成され、 この相 補型 T F Tは、 シフ トレジス夕、 レベルシフ夕、 アナログスィ ッチなどを 構成している。 なお、 透明基板 1 0上において、 データ側駆動回路 3より も外周領域には、 画像信号や各種の電位、 パルス信号を入力するための端 子群とされる実装用パッ ド 6が形成されている。
(共通給電線と画素の配置）
表示装置 1では、 液晶表示装置のアクティ ブマト リクス基板と同様、 透 明基板 1 0上に、 複数の走査線 g a t eと、 該走査線 g a t eの延設方向 に対して交差する方向に延設された複数のデータ線 s i gとが構成され、 第 2図に示すように、 これらのデータ線 s i gと走査線 g a t eとにより マト リクス状に形成された画素 7が構成されている。
これらの画素 7のいずれにも、 走査線 g a t eを介して走査信号がゲー ト電極 2 1 (第 1のゲート電極） に供給される第 1の T F T 2 0が構成さ れている。 この T F T 2 0のソース ' ドレイ ン領域の一方は、 データ線 s i gに電気的に接続し、他方は電位保持電極 s tに電気的に接続している。 走査線 g a t eに対しては容量線 c l i n eが並列配置され、 この容量線 c 1 i n eと電位保持電極 s t との間には保持容量 c a pが形成されてい る。 従って、 走査信号によって選択されて第 1の T F T 2 0がオン状態に なると、 データ線 s i gから画像信号が第 1の T F T 2 0を介して保持容 量 c a pに書き込まれる。
電位保持電極 s tには第 2の T F T 3 0のゲート電極 3 1 (第 2のゲー 卜電極） が電気的に接続している。 この T F T 3 0のソース . ドレイン領 域の一方は、 共通給電線 C Ο Π1に電気的に接続する一方、 他方は発光素子 40の一方の電極 （後述する画素電極） に電気的に接続している。 共通給 電線 c 0 mは定電位に保持されている。 従って、 第 2の T F T 3 0がオン 状態になったときに、 この T F Tを介して共通給電線 c o mの電流が発光 素子 4 0に流れ、 発光素子 40を発光させる。
本形態では、 共通給電線 c o mの両側に、 該共通給電線 c 0 mとの間で 駆動電流の供給が行われる複数の画素 7が配置され、 これらの画素 7に対 して共通給電線 c 0 mとは反対側を 2本のデータ線 s i gが通っている。 すなわち、 データ線 s i g、 それに接続する画素群、 1本の共通給電線 c om、 それに接続する画素群、 および該画素群に画素信号を供給するデ一 夕線 s i gを 1つの単位としてそれを走査線 g a t eの延設方向に繰り返 してあり、 共通給電線 c o mは、 1本で 2列分の画素 7に対して駆動電流 を供給する。 そこで、 本形態では、 共通給電線 C Ο Π1を挟むように配置さ れた 2つの画素 Ίの間では、 第 1の T F T 2 0、 第 2の T F T 3 0、 およ び発光素子 40が当該共通給電線 c omを中心に線対称に配置され、 これ らの素子と各配線層との電気的な接続を容易なものにしてある。
このように、 本形態では、 1本の共通給電線 c 0 mで 2列分の画素を駆 動するので、 1列の画素群ごとに共通給電線 c 0 mを形成する場合と比較 して、 共通給電線 c omの数が 1 /2で済むとともに、 同一の層間に形成 される共通給電線 c omとデ一夕線 s i との間に確保していた隙間が不 要である。 それ故、 透明基板 1 0上において配線のための領域を狭くする ことができるので、 その分、 各画素領域における発光面積の割合を高める ことができ、 輝度、 コン トラス ト比などの表示性能を向上させることがで きる。
なお、 このように 1本の共通給電線 c O II1に 2列分の画素が接続する構 成としたため、 データ線 s i gは 2本ずつ並列する状態にあって、 それそ れの列の画素群に対して画像信号を供給することになる。
(画素の構成）
このように構成した表示装置 1の各画素 7の構造を第 3図ないし第 6図 ( A) を参照して詳述する。
第 3図は、 本形態の表示装置 1に形成されている複数の画素 7のうちの 3つの画素 7を拡大して示す平面図、 第 4図、 第 5図、 および第 6図 （A) はそれそれは、 その A— A' 線における断面図、 B— B ' 線における断面 図、 および C一 C' 線における断面図である。
まず、 第 3図における A— A' 線に相当する位置では、 第 4図に示すよ うに、 透明基板 1 0上には各画素 7の各々に、 第 1の T F T 2 0を形成す るための島状のシリコン膜 2 0 0が形成され、 その表面にはゲート絶縁膜 5 0が形成されている。 また、 ゲート絶縁膜 5 0の表面にはゲート電極 2 1 (走査線 g a t eの一部） が形成され、 該ゲート電極 2 1に対して自己 整合的にソース ' ドレイン領域 2 2、 2 3が形成されている。 ゲート絶縁 膜 5 0の表面側には第 1の層間絶縁膜 5 1が形成され、 この層間絶縁膜に 形成されたコンタク トホール 6 1、 6 2を介して、 ソース ' ドレイン領域 2 2、 2 3にはデータ線 s i g、 および電位保持電極 s tがそれそれ電気 的に接続している。
各画素 7には走査線 g a t eと並列するように、 走査線 g a t eゃゲー ト電極 2 1 と同一の層間 （ゲ一 ト絶縁膜 5 0と第 1の層間絶縁膜 5 1との 間） には容量線 c 1 i n eが形成されており、 この容量線 c l i n eに対 しては、 第 1の層間絶縁膜 5 1を介して電位保持電極 s tの延設部分 s t 1が重なっている。 このため、 容量線 c l i n eと電位保持電極 s tの延 設部分 s t 1 とは、 第 1の層間絶縁膜 5 1を誘電体膜とする保持容量 c a Pを構成している。 なお、 電位保持電極 s tおよびデ一夕線 s i gの表面 側には第 2の層間絶縁膜 5 2が形成されている。
第 3図における B— B ' 線に相当する位置では、 第 5図に示すように、 透明基板 1 0上に形成された第 1の層間絶縁膜 5 1および第 2の層間絶縁 膜 5 2の表面に各画素 7に対応するデータ線 s i gが 2本、 並列している 状態にある。
第 3図における C— C ' 線に相当する位置では、 第 6図 （ A ) に示すよ うに、 透明基板 1 0上には共通給電線 c o mを挟む 2つの画素 7に跨がる ように、 第 2の T F T 3 0を形成するための島状のシリコン膜 3 0 0が形 成され、 その表面にはゲート絶縁膜 5 0が形成されている。 ゲート絶縁膜
5 0の表面には、 共通給電線 c 0 mを挟むように、 各画素 7の各々にゲー ト電極 3 1がそれそれ形成され、 このゲ一ト電極 3 1に自己整合的にソー ス - ドレイ ン領域 3 2、 3 3が形成されている。 ゲート絶縁膜 5 0の表面 側には第 1の層間絶縁膜 5 1が形成され、 この層間絶縁膜に形成されたコ ンタク トホール 6 3を介して、 ソース . ドレイン領域 6 2に中継電極 3 5 が電気的に接続している。 一方、 シリコン膜 3 0 0の中央部分で 2つの画 素 7において共通のソース ' ドレイン領域 3 3 となる部分に対しては、 第 1の層間絶縁膜 5 1のコンタク トホール 6 4を介して、 共通給電線 c o m が電気的に接続している。 これらの共通給電線 c o m、 および中継電極 3 5の表面側には第 2の層間絶縁膜 5 2が形成されている。 第 2の層間絶縁 膜 5 2の表面側には I T〇膜からなる画素電極 4 1が形成されている。 こ の画素電極 4 1は、 第 2の層間絶縁膜 5 2に形成されたコンタク トホール
6 5を介して中継電極 3 5に電気的に接続し、 この中継電極 3 5を介して 第 2の T F T 3 0のソース ' ドレイン領域 3 2に電気的に接続している。 ここで、 画素電極 4 1は発光素子 4 0の一方の電極を構成している。 す なわち、 画素電極 4 1の表面には正孔注入層 4 2および有機半導体膜 4 3 が積層され、 さらに有機半導体膜 4 3の表面には、 リチウム含有アルミ二 ゥム、 カルシウムなどの金属膜からなる対向電極 o pが形成されている。 この対向電極 o pは、 少なく とも画素領域上に、 あるいはス トライプ状に 形成された共通の電極であり、 一定の電位に保持されている。
このように構成された発光素子 4 0では、 対向電極 0 pおよび画素電極 4 1をそれそれ正極および負極として電圧が印加され、 第 7図に示すよう に、 印加電圧がしきい値電圧を越えた領域で有機半導体膜 4 3に流れる電 流 （駆動電流） が急激に増大する。 その結果、 発光素子 4 0は、 エレク ト 口ルミネッセンス素子あるいは L E D素子として発光し、 発光素子 40の 光は、 対向電極 o pに反射され、 透明な画素電極 4 1および透明基板 1 0 を透過して出射される。
このような発光を行うための駆動電流は、 対向電極 o p、 有機半導体膜 4 3、 正孔注入層 42、 画素電極 4 1、 第 2の T F T 3 0、 および共通給 電線 c 0 mから構成される電流経路を流れるため、 第 2の T F T 3 0がォ フ状態になると、 流れなくなる。 本形態の表示装置 1では、 走査信号によ つて選択されて第 1の T F T 2 0がオン状態になると、 データ線 s i gか ら画像信号が第 1の T F T 2 0を介して保持容量 c a pに書き込まれる。 従って、 第 2の T F T 3 0のゲート電極は、 第 1の T F T 2 0がオフ状態 になっても、 保持容量 c a pによって画像信号に相当する電位に保持され るので、 第 2の T F T 3 0はオン状態のままである。 それ故、 発光素子 4 0には駆動電流が流れ続け、 この画素は点灯状態のままである。 この状態 は、 新たな画像データが保持容量 c a pに書き込まれて、 第 2の T F T 3 0はオフ状態になるまで維持される。
(表示装置の製造方法）
このように構成した表示装置 1の製造方法において、 透明基板 1 0上に 第 1の T F T 2 0および第 2の T F T 3 0を製造するまでの工程は、 液晶 表示装置 1のアクティブマ ト リ クス基板を製造する工程と略同様であるた め、 第 8図を参照してその概要を説明する。
第 8図は、 表示装置 1の各構成部分を形成していく過程を模式的に示す 工程断面図である。 すなわち、 第 8図 （A) に示すように、 透明基板 1 ◦に対して、 必要に 応じて、 T E O S (テ トラエ トキシシラン） や酸素ガスなどを原料ガスと してプラズマ CVD法により厚さが約 2 0 0 0〜 5 0 0 0オングス ト ロー ムのシリコン酸化膜からなる下地保護膜 （図示せず。 ） を形成する。 次に 基板の温度を約 3 5 0 °Cに設定して、 下地保護膜の表面にプラズマ CVD 法により厚さが約 3 0 0〜 7 0 0オングス トロームのアモルファスのシリ コン膜からなる半導体膜 1 0 0を形成する。 次にァモルファスのシリコン 膜からなる半導体膜 1 00に対して、 レーザァニールまたは固相成長法な どの結晶化工程を行い、 半導体膜 1 0 0をポリシリコン膜に結晶化する。 レーザァニ一ル法では、 たとえば、 エキシマレ一ザでビーム形状の長寸が 4 0 0 mmのラインビームを用い、 その出力強度はたとえば 2 0 0 m J / c m 2 である。 ラインビームについてはその短寸方向におけるレーザ強 度のピーク値の 9 0 %に相当する部分が各領域毎に重なるようにラインビ —ムを走査していく。
次に、 第 8図 （B ) に示すように、 半導体膜 1 0 0をパ夕一ニングして 島状の半導体膜 2 0 0、 3 0 0とし、 その表面に対して、 T E O S (テ ト ラエトキシシラン） や酸素ガスなどを原料ガスとしてプラズマ CVD法に より厚さが約 6 0 0〜 1 5 0 0オングス トロームのシリコン酸化膜または 窒化膜からなるゲ一ト絶縁膜 5 0を形成する。
次に、 第 8図 （ C) に示すように、 アルミニウム、 タンタル、 モリブデ ン、 チタン、 タングステンなどの金属膜からなる導電膜をスパッ夕法によ り形成した後、 パターニングし、 走査線 g a t eの一部としてのゲート電 極 2 1、 3 1を形成する。 この工程では容量線 c 1 i n eも形成する。 な お、 図中、 3 1 0はゲート電極 3 1の延設部分である。
この状態で高濃度のリンイオンまたはボロンイオンを打ち込んで、 シリ コン薄膜 2 00、 3 0 0にはゲート電極 2 1、 3 1に対して自己整合的に ソース · ドレイ ン領域 2 2、 2 3、 3 2、 3 3を形成する。 なお、 不純物 が導入されなかった部分がチャネル領域 2 7、 3 7となる。 次に、 第 8図 （D ) に示すように、 第 1の層間絶縁膜 5 1を形成した後、 コンタク トホール 6 1、 6 2、 6 3、 64、 6 9を形成し、 データ線 s i g、 容量線 c 1 i n eおよびゲ一ト電極 3 1の延設部分 3 1 0に重なる延 設部分 s t 1を備える電位保持電極 s t、 共通給電線 c o m、 および中継 電極 3 5を形成する。 その結果、 電位保持電極 s tはコンタク トホール 6 9および延設部分 3 1 0を介してゲート電極 3 1に電気的に接続する。 こ のようにして第 1の T F T 2 0および第 2の T F T 3 0を形成する。また、 容量線 c 1 i n eと電位保持電極 s tの延設部分 s t 1 とによって保持容 量 c a pが形成される。
次に、 第 8図 （ E ) に示すように、 第 2の層間絶縁膜 5 2を形成し、 こ の層間絶縁膜には、 中継電極 3 5に相当する部分にコンタク トホール 6 5 を形成する。 次に、 第 2の層間絶縁膜 5 2の表面全体に I T 0膜を形成し た後、 パ夕一ニングし、 コンタク トホール 6 5を介して第 2の丁？丁 3 0 のソース · ドレイン領域 3 2に電気的に接続する画素電極 4 1を形成する。 次に、 第 8図 （ F) に示すように、 第 2の層間絶縁膜 5 2の表面側に黒 色のレジス ト層を形成した後、 このレジス トを発光素子 4 0の正孔注入層 42および有機半導体膜 4 3を形成すべき領域を囲むように残し、 バンク 層 b a nkを形成する。 ここで、 有機半導体膜 4 3は、 各画素毎に独立し て形成される場合、 デ一夕線 s i gに沿ってス トライプ状に形成される場 合などのいずれの形状であっても、 それに対応する形状にバンク層 b a n kを形成するだけで、 本形態に係る製造方法を適用できる。
次に、 バンク層 b a nkの内側領域に対してィンクジェッ トヘッ ド I J から、 正孔注入層 42を構成するための液状の材料 （前駆体） を吐出し、 バンク層 b a n kの内側領域に正孔注入層 4 2を形成する。 同様に、 バン ク層 b a nkの内側領域に対してインクジェッ トヘッ ド I Jから、 有機半 導体膜 4 3を構成するための液状の材料 （前駆体） を吐出し、 バンク層 b a nkの内側領域に有機半導体膜 4 3を形成する。 ここで、 バンク層 b a nkはレジス トから構成されているため、 撥水性である。 これに対して、 有機半導体膜 4 3の前駆体は主に親水性の溶媒を用いているため、 有機半 導体膜 4 3の塗布領域はバンク層 b a n kによって確実に規定され、 隣接 する画素にはみ出ることがない。
このようにして有機半導体膜 4 3ゃ正孔注入層 4 2をイ ンクジェッ ト法 により形成する場合には、 その作業効率や射出位置精度を高めるために、 本形態では、 第 3図に示すように、 走査線 g a t eの延設方向に沿って隣 接するいずれの画素 7間でも、 前記有機半導体膜 4 3の形成領域の中心の ピッチ Pを等しく してある。 従って、 矢印 Qで示すように、 走査線 g a t eの延設方向に沿って等間隔の位置にィンクジエツ トへッ ド I Jから有機 半導体膜 4 3の材料などを吐出すればよいので、 作業効率がよいという利 点がある。 また、 インクジェッ トヘッ ド I Jの移動制御機構が簡易になる とともに、 打ち込み位置精度も向上する。
しかる後には、 第 8図 （G ) に示すように、 透明基板 1 0の表面側に対 向電極 o pを形成する。 ここで、 対向電極 o pは少なく とも画素領域の全 面、 またはス トライプ状に形成されるが、 対向電極 0 pをス トライプ状に 形成する場合には、 透明基板 1 0の表面全体に金属膜を形成した後、 それ をス トライプ状にパターニングする。
なお、 バンク層 b a n kについては、 それが黒色のレジス トから構成さ れているので、 そのまま残し、 以下に説明するように、 ブラックマト リク ス B M、 および寄生容量を低減するための絶縁層として利用する。
第 1図に示すデータ側駆動回路 3や走査側駆動回路 4にも T F Tが形成 されるが、 これらの T F Tは前記の画素 7に T F Tを形成していく工程の 全部あるいは一部を援用して行われる。 それ故、 駆動回路を構成する T F Tも、 画素 7の T F Tと同一の層間に形成されることになる。
また、 前記第 1の T F T 2 0、 および第 2の T F T 3 0については、 双 方が N型、 双方が P型、 一方が N型で他方が P型のいずれでもよいが、 こ のようないずれの組合せであっても、 周知の方法で T F Tを形成していけ るので、 その説明を省略する。 (バンク層の形成領域）
本形態では、 第 1図に示す透明基板 1 0の周辺領域の総てに対して、 前 記のバンク層 b a nk (形成領域に斜線を付してある。 ) を形成する。 従 つて、 デ一夕側駆動回路 3および走査側駆動回路 4はいずれも、 バンク層 b a nkによって覆われている。 このため、 これらの駆動回路の形成領域 に対して対向電極 0 pが重なる状態にあっても、 駆動回路の配線層と対向 電極 0 pとの間にバンク層 b a nkが介在することになる。 それ故、 駆動 回路 2、 3に容量が寄生することを防止できるので、 駆動回路 2、 3の負 荷を低減でき、 低消費電力化あるいは表示動作の高速化を図ることができ る。
また、 本形態では、 第 3図ないし第 5図に示すように、 デ一夕線 s i g に重なるようにバンク層 b a nkを形成してある。 従って、 デ一夕線 s i gと対向電極 0 pとの間にバンク層 b a n kが介在することになるので、 データ線 s i gに容量が寄生することを防止できる。 その結果、 デ一夕側 駆動回路 3の負荷を低減できるので、 低消費電力化あるいは表示動作の高 速化を図ることができる。
ここで、 共通給電線 c o mには、 データ線 s i gと違って、 発光素子 4 0を駆動するための大きな電流が流れ、 しかも、 2列分の画素に対して駆 動電流を供給する。 このため、 共通給電線 c 0 mについては、 その線幅を データ線 s i gの線幅よりも広く設定し、 共通給電線 c 0 mの単位長さ当 たりの抵抗値を、 データ線 s i gの単位長さ当たりの抵抗値よりも小さく してある。 そのような設計条件下でも、 本形態では、 共通給電線 c omに も重なるようにバンク層 b a nkを形成して有機半導体膜 43の形成領域 を規定する際にここに形成するバンク層 b a nkの幅を、 2本のデータ線 s i gに重なるバンク層 b a n kと同一の幅寸法とすることにより、 前記 のように、 走査線 g a t eの延設方向に沿って隣接するいずれの画素 7の 間でも有機半導体膜 4 3の形成領域の中心のピッチ Pを等しくするのに適 した構造になる。 さらに、 本形態では、 第 3図、 第 4図、 および第 6図 （A ) に示すよう に、 画素電極 4 1の形成領域のうち、 第 1の T F T 2 0の形成領域および 第 2の T F T 3 0の形成領域と重なる領域にもバンク層 b a n kを形成す る。 すなわち、 第 6図 （B ) に示すように、 中継電極 3 5 と重なる領域に バンク層 b a n kを形成しないと、 たとえ対向電極 o pとの間に駆動電流 が流れて有機半導体膜 4 3が発光しても、 この光は中継電極 3 5 と対向電 極 0 pとに挟まれて出射されず、 表示に寄与しない。 かかる表示に寄与し ない部分で流れる駆動電流は、 表示という面からみて無効電流といえる。 しかるに本形態では、 このような無効電流が流れるはずの部分にバンク層 b a n kを形成し、 そこに駆動電流が流れることを防止するので、 共通給 電線 c o mに無駄な電流が流れることが防止できる。 それ故、 共通給電線 c 0 mの幅はその分狭くてよい。
また、 前記のように黒色のレジス 卜で構成したバンク層 b a n kを残し ておく と、 バンク層 b a n kはブラックマト リクスとして機能し、 輝度、 コントラス ト比などの表示の品位が向上する。 すなわち、 本形態に係る表 示装置 1では、 対向電極 0 pが透明基板 1 0の表面側の全面、 あるいは広 い領域にわたってス トライプ状に形成されるため、 対向電極 0 pでの反射 光がコン トラス ト比を低下させる。 しかるに本形態では、 有機半導体膜 4 3の形成領域を規定しながら寄生容量を抑える機能を有するバンク層 b a n kを黒色のレジス トで構成したため、 バンク層 b a n kはブラックマ ト リクスとしても機能し、 対向電極 0 pからの反射光を遮るので、 コン トラ ス ト比が高いという利点がある。 また、 バンク層 b a n kを利用して自己 整合的に発光領域を規定することができるので、 バンク層 b a n kをブラ ックマ ト リクスとして用いずに別の金属層などをブラックマ ト リクスとし て用いたときに問題となる発光領域とのァライメン ト余裕が不要である。
[上記形態の改良例]
上記形態では、 共通給電線 c 0 mの両側のそれそれに、 該共通給電線 c 0 mとの間で駆動電流が流れる画素 Ίが配置され、 該画素 Ίに対して前記 共通給電線 c o mとは反対側を 2本のデータ線 s i gが並列して通ってい る。 従って、 2本のデータ線 s i gの間でクロス トークが発生するおそれ がある。 そこで、 本形態では、 第 9図、 第 1 0図 （A ) 、 ( B ) に示すよ うに、 2本のデータ線 s i gの間に相当する位置にダミーの配線層 D Aを 形成してある。 このダミーの配線層 D Aとしては、 たとえば、 画素電極 4 1 と同時形成された I T 0膜 D A 1を利用することができる。 また、 ダミ 一の配線層 D Aとしては、 2本のデータ線 s i gの間に容量線 c 1 i n e からの延設部分 D A 2を構成してもよい。 これらの双方をダミーの配線層 D Aとして用いてもよい。
このように構成すると、 並列する 2本のデータ線 s i gの間にはそれら とは別の配線層 D Aが通っているので、 このような配線層 D A ( D A 1、 D A 2 ) を画像の少なく とも 1水平走査期間内で固定電位としておくだけ で、 上記のクロス トークを防止できる。 すなわち、 第 1の層間絶縁膜 5 1 および第 2の層間絶縁膜 5 2は、 膜厚が凡そ 1〃mであるのに対して、 2 本のデータ線 s i g 2本の間隔は約 2 Ai m以上であるため、 各デ一夕線 s i gとダミーの配線層 D A ( D A I , D A 2 ) との間に構成される容量に 比較して、 2本のデ一夕線 s i gに間に構成される容量は十分に無視でき るほど小さい。 それ故、 データ線 s i gから漏れた高周波数の信号はダミ 一の配線層 D A及び D A 2で吸収されるので、 2本のデータ線 s i gの間 でのクロス トークを防止できる。
また、 複数のデータ線 s i gのうち、 隣接する 2本のデ一夕線 s i gの 間では、 画像信号のサンプリングを同一のタイ ミングで行うことが好まし い。 このように構成すると、 2本のデ一夕線 s i gの間でサンプリング時 の電位変化が同時に起きるので、 これら 2本のデータ線 s i gの間におけ るクロス トークをより確実に防止できる。
[保持容量の別の構成例]
なお、 上記形態では、 保持容量 c a pを構成するのに容量線 c 1 i n e を形成したが、 従来技術で説明したように、 T F Tを構成するためのポリ シリコン膜を利用して保持容量 c a pを構成してもよい。
また、 第 1 1図に示すように、 共通給電線 c 0 mと電位保持電極 s t と の間に保持容量 c a pを構成してもよい。 この場合には、 第 1 2図 （A) 、 ( B ) に示すように、 電位保持電極 s t とゲート電極 3 1 とを電気的に接 続させるためのゲート電極 3 1の延設部分 3 1 0を共通給電線 c o mの下 層側にまで拡張し、 この延設部分 3 1 0 と共通給電線 c 0 mとの間に位置 する第 1の層間絶縁膜 5 1を誘電体膜として保持容量 c a pを構成すれば よい。
[実施の形態 2 ]
上記の実施の形態 1では、 いずれの画素 7においても同一の極性の駆動 電流で発光素子 4 0を駆動する構成であつたが、 以下に説明するように、 同一の共通給電線 c 0 mとの間で駆動電流の通電が行われる複数の画素 7 には、 極性が反転した駆動電流により発光素子 4 0の駆動が行われる 2種 類の画素 7が同数、 含まれているように構成してもよい。
このような構成例を、 第 1 3図ないし第 1 7図を参照して説明する。 第 1 3図は、 極性の反転した駆動電流で発光素子 4 0が駆動される 2種類の 画素を構成した形態のプロック図である。 第 1 4図および第 1 5図はそれ それ、 極性の反転した駆動電流で発光素子 4 0を駆動する際の走査信号、 画像信号、 共通給電線の電位、 および電位保持電極の電位の説明図である。 本形態および後述する形態のいずれにおいても、第 1 3図に示すように、 極性の反転した駆動電流 iで発光素子 4 0を駆動するにあたって、 矢印 E で示すように共通給電線 c 0 mから駆動電流が流れる画素 7 Aでは、 第 1 の T F T 2 0を nチャネル型で構成し、 矢印 Fで示すように共通給電線 c 0 mに向けて駆動電流が流れる画素 7 Bでは、 第 1の T F T 2 0を pチヤ ネル型で構成してある。 このため、 これらの 2種類の画素 7 A、 7 Bのそ れそれに走査線 g a t e A、 g a t e Bを構成する。 また、 本形態では、 画素 7 Aの第 2の T F T 3 0を pチャネル型で構成する一方、 画素 7 Bの 第 2の T F T 3 0を nチャネル型で構成し、 いずれの画素 7 A、 7 Bにお いても、 第 1の T F T 2 0と第 2の T F T 3 0とを逆導電型にしてある。 従って、 画素 7 Aに対応するデ一夕線 s i gAと、 画素 7 Bに対応するデ 一夕線 s i gBとを介してそれそれ供給される画像信号についても、 後述 するように、 その極性を反転させてある。
さらに、 各画素 7 A、 7 Bでは、 極性の反転した駆動電流 iで発光素子 40をそれそれ駆動することから、 後述するように、 対向電極 o pの電位 についても、 共通給電線 c o mの電位を基準としたときに逆極性となるよ うに構成する必要がある。 従って、 対向電極 o pについては、 極性が同一 の駆動電流 iが流れる画素 7 A、 7 B同士を接続するように構成し、 それ それに所定の電位を印加することになる。
それ故、 第 14図および第 1 5図のそれぞれには、 画素 7 A、 7 Bに対 して、走査線 g a t e A、 g a t e Bを介して供給される走査信号の波形、 デ一夕線 s i gA、 s i g Bを介して供給される画像信号の波形、 対向電 極 o pの電位、 および電位保持電極 s t A、 s t Bの電位を、 共通給電線 c 0 mの電位を基準に表してあるように、 画素 7 A、 7 Bの間において、 各信号は、 点灯期間および消灯期間のいずれにおいても逆極性となるよう に設定されている。
また、 第 1 6図 （A) 、 (B ) に示すように、 各画素 7 A、 7 Bには、 異なる構造の発光素子 4 0 A、 40 Bが構成される。 すなわち、 画素 7 A に形成される発光素子 40 Aは、 下層側から上層側に向かって、 I T O膜 からなる画素電極 4 1、 正孔注入層 4 2、 有機半導体膜 4 3、 対向電極 0 p Aがこの順に積層されている。 これに対して、 画素 7 Bに形成される発 光素子 40 Bは、 下層側から上層側に向かって、 I T O膜からなる画素電 極 4 1、 透光性をもつほど薄いリチウム含有アルミニウム電極 4 5、 有機 半導体層 4 2、 正孔注入層 4 2、 I T〇膜層 4 6、 対向電極 0 pBがこの 順に積層されている。 従って、 発光素子 4 0 A、 4 0 Bの間では、 それそ れ逆極性の駆動電流が流れるといっても、 正孔注入層 4 2および有機半導 体層 42が直接、接する電極層の構成が同一であるため、 発光素子 40 A、 4 0 Bの発光特性は同等である。
このような 2種類の発光素子 4 0 A、 4 0 Bを形成するにあたって、 双 方の有機半導体膜 4 3および正孔注入層 4 2はいずれも、 インクジェッ ト 法によりバンク層 b a nkの内側に形成するので、 上下位置が反対でも製 造工程が複雑になることはない。 また、 発光素子 4 0 Bでは、 発光素子 4 0 Aに比較して、 透光性をもつほど薄いリチウム含有アルミニウム電極 4 5、 および I T〇膜層 4 6を追加することになるが、 それでも、 リチウム 含有アルミニウム電極 4 5は画素電極 4 1 と同じ領域で積層している構造 になっていても表示に支障がなく、 I Τ 0膜層 4 6も対向電極 0 ρ Βと同 じ領域で積層している構造になっていても表示に支障がない。 それ故、 リ チウム含有アルミニゥム電極 4 5と画素電極 4 1とはそれそれ別々にパ夕 一二ングしてもよいが、 同じレジス トマスクで一括してパ夕一ニングして もよい。 同様に、 I Τ 0膜層 4 6と対向電極 0 ρ Βとはそれそれ別々にパ ターニングしてもよいが、 同じレジス トマスクで一括してパ夕一ニングし てもよい。 リチウム含有アルミニウム電極 4 5および I Τ 0膜層 4 6はバ ンク層 b a n kの内側領域のみに形成してもよいことは勿論である。
このようにして各画素 7 A、 7 Bにおいて極性の反転した駆動電流で発 光素子 4 0 A、 4 0 Bを駆動できるようにした上で、 前記の 2種類の画素 7 A、 7 Bを第 1 7図に示すように配置してある。 この図において、 符合 (一） が付されている画素は、 第 1 3図、 第 1 4図、 第 1 6図で説明した 画素 7 Aに相当し、 符合 （+ ) が付されている画素は、 第 1 3図、 第 1 5 図、 第 1 6図で説明した画素 7 Bに相当する。 なお、 第 1 7図には、 走査 線 g a t e A、 g a t e、 およびデ一夕線 s i gA、 s i gBの図示を省 略してある。
第 1 7図に示すように、 本形態では、 デ一夕線 s i g A、 s i gBの延 設方向では各画素における駆動電流の極性が同一で、 走査線 g a t e A、 g a t e Bの延設方向では各画素における駆動電流の極性が 1画素毎に反 転している。 なお、 各画素に対応する対向電極 0 p A、 o pBの形成領域 をそれそれ一点鎖線で示すように、 いずれの対向電極 o p A、 o p Bも、 極性が同一の駆動電流が流れる画素 7 A、 7 B同士を接続するように構成 してある。 すなわち、 対向電極 o pA、 o p Bは、 デ一夕線 s i gA、 s i gBの延設方向に沿ってス トライプ状に別々に形成され、 対向電極 0 p A、 o p Bのそれそれには、 共通給電線 c 0 mの電位を基準としたときに 負の電位、 および正の電位が印加される。
従って、 各画素 7 A、 7 Bと共通給電線 c omとの間には、 それそれ第 1 3図に矢印 E、 Fに示す向きの駆動電流 iが流れることになる。 このた め、 共通給電線 c o mを実質的に流れる電流は、 極性の異なる駆動電流 i の間で相殺されるので、 共通給電線 c 0 mに流れる駆動電流が小さくて済 む。 従って、 共通給電線 c o mをその分、 細くすることができるので、 画 素 7 A、 7 Bにおいて画素領域の発光領域の割合を高めることができ、 輝 度、 コン トラス ト比などの表示性能を向上させることができる。
[実施の形態 3]
なお、 同一の共通給電線 c 0 mとの間で駆動電流が逆の極性で流れるよ うに画素を配置するという観点からすれば、 各画素を第 1 8図に示すよう に配置してもよい。 なお、 本形態では、 各画素 7 A、 7 Bの構成などが実 施の形態 2と同様であるため、 その説明を省略し、 第 1 8図、 および以下 に説明する各形態を説明するための第 1 9図ないし第 2 1図には、 第 1 3 図、 第 1 4図、 第 1 6図で説明した画素 7 Aに相当する画素を符合 （一） で表し、 第 1 3図、 第 1 5図、 第 1 6図で説明した画素 7 Bに相当する画 素を符合 （+ ) で表してある。
第 1 8図に示すように、 本形態では、 データ線 s i gA、 s i gBの延 設方向では各画素 7 A、 7 Bにおける駆動電流の極性が同一で、 走査線 g a t e A、 g a t e Bの延設方向では各画素 7 A、 7 Bにおける駆動電流 の極性が 2画素毎に反転するように構成されている。
このように構成した場合にも、 各画素 7 A、 7 Bと共通給電線 c omと の間には、 それそれ第 1 3図に矢印 E、 Fに示す向きの駆動電流 iが流れ ることになる。 このため、 共通給電線 c 0 inを流れる電流は、 極性の異な る駆動電流 iの間で相殺されるので、 共通給電線 c 0 mに流れる駆動電流 が小さくて済む。 従って、 共通給電線 c o mをその分、 細くすることがで きるので、 画素領域の画素 7 A、 7 Bにおいて画素領域の発光領域の割合 を高めることができ、 輝度、 コン トラス ト比などの表示性能を向上させる ことができる。 それに加えて、 本形態では、 走査線 g a t e A、 g a t e Bの延設方向において駆動電流の極性が 2画素毎に反転しているため、 同 じ極性の駆動電流で駆動される画素同士であれば、 隣接し合う 2列の画素 に対して共通の対向電極 o pA、 o p Bをス トライプ状に形成すればよい。 それ故、 対向電極 o pA、 o p Bのス トライプ数を 1 /2に減らすことが できる。 また、 1画素毎のス トライ プに比して、 対向電極 o pA、 0 p B の抵抗を小さくできることから、 対向電極 o pA、 o p Bの電圧降下の影 響を軽減することができる。
[実施の形態 4]
また、 同一の共通給電線 c o mとの間で駆動電流が逆の極性で流れるよ うに画素を配置するという観点からすれば、 各画素を第 1 9図に示すよう に配置してもよい。
第 1 9図に示すように、 本形態では、 走査線 g a t eA、 g a t e Bの 延設方向では各画素 7 A、 7 Bにおける駆動電流の極性が同一で、 デ一夕 線 s i gA、 s i g Bの延設方向では各画素 7 A、 7 Bにおける駆動電流 の極性が 1画素毎に反転するように構成されている。
このように構成した場合にも、 実施の形態 2または 3と同様、 共通給電 線 c omを流れる電流は、 極性の異なる駆動電流の間で相殺されるので、 共通給電線 c 0 mに流れる駆動電流が小さ くて済む。 従って、 共通給電線 c omをその分、 細くすることができるので、 画素 7 A、 7 Bにおいて画 素領域の発光領域の割合を高めることができ、 輝度、 コン トラス ト比など の表示性能を向上させることができる。
[実施の形態 5 ] また、 同一の共通給電線 c 0 mとの間で駆動電流が逆の極性で流れるよ うに画素を配置するという観点からすれば、 各画素を第 2 0図に示すよう に配置してもよい。
第 2 0図に示すように、 本形態では、 走査線 g a t e A、 g a t e Bの 延設方向では各画素 7 Α、 7 Βにおける駆動電流の極性が同一で、 データ 線 s i gA、 s i gBの延設方向では各画素 7 A、 7 Bにおける駆動電流 の極性が 2画素毎に反転するように構成されている。
このよう に構成した場合には、 実施の形態 3と同様、 共通給電線 c o m を流れる電流は、 極性の異なる駆動電流の間で相殺されるので、 共通給電 線 c 0 mに流れる駆動電流が小さくて済む。 従って、 共通給電線 c omを その分、 細くすることができるので、 画素 7 A、 7 Bにおいて画素領域の 発光領域の割合を高めることができ、 輝度、 コン トラス ト比などの表示性 能を向上させることができる。 それに加えて、 本形態では、 デ一夕線 s i gA、 s i gBの延設方向において駆動電流の極性が 2画素毎に反転して いるため、 同じ極性の駆動電流で駆動される画素同士であれば、 隣接し合 う 2列の画素に対して共通の対向電極 o pA、 o p Bをス トライプ状に形 成すればよい。 それ故、 対向電極 o pA、 o p Bのス トライプ数を 1/2 に減らすことができる。 また、 1画素毎のス トライプに比して、 対向電極 o pA、 o p Bの抵抗を小さくできることから、 対向電極 0 p A、 0 p B の電圧降下の影響を軽減することができる。
[実施の形態 6 ]
また、 同一の共通給電線 c 0 mとの間で駆動電流が逆の極性で流れるよ うに画素を配置するという観点からすれば、 各画素を第 2 1図に示すよう に配置してもよい。
第 2 1図に示すように、 本形態では、 走査線 g a t e A、 g a t e Bの 延設方向およびデータ線 s i gA、 s i g Bの延設方向のいずれの方向で も、 各画素 7 A、 7 Bにおける駆動電流の極性が 1画素毎に反転するよう に構成されている。 このように構成した場合にも、 実施の形態 2ないし 4 と同様、 共通給電 線 c 0 mを流れる電流は、 極性の異なる駆動電流の間で相殺されるので、 共通給電線 c 0 mに流れる駆動電流が小さくて済む。 従って、 共通給電線 c o mをその分、 細くすることができるので、 画素 7 A、 7 Bにおいて発 光領域の割合を高めることができ、 輝度、 コン トラス ト比などの表示性能 を向上させることができる。
このように画素 7 A、 7 Bを配置すると、 ス トライプ状の対向電極 0 p A、 0 p Bでは対応できないが、 それでも、 各画素 7 A、 7 B毎に対向電 極 o p A、 0 p Bを形成するとともに、 各対向電極 0 p A、 o p B同士を 配線層で配線接続する構成とすればよい。 発明の利用可能性
以上説明したように、 本発明に係る表示装置では、 共通給電線の両側に 該共通給電線との間で駆動電流の通電が行われる画素が配置されているた め、 2列分の画素に対して 1本の共通給電線で済む。 それ故、 1列の画素 群ごとに共通給電線を形成する場合と比較して共通給電線の形成領域を狭 めることができるため、 その分、 画素において発光領域の割合を高めるこ とができ、 輝度、 コン トラス比などの表示性能を向上させることができる。 また、 同一の前記共通給電線との間で前記駆動電流の通電が行われる複 数の画素に、 極性が反転した駆動電流により前記発光素子の駆動が行われ る 2種類の画素が含まれている場合には、 1本の共通給電線において、 共 通給電線から発光素子に流れる駆動電流と、 それとは逆向きに発光素子か ら共通給電線に流れる駆動電流とが相殺されるので、 共通給電線に流れる 駆動電流が小さく済む。 従って、 共通給電線をその分、 細くすることがで きるので、 画素において発光領域の割合を高めることができ、 輝度、 コン トラス比などの表示性能を向上させることができる。

Claims

請 求 の 範 囲
1 . 基板上に、 複数の走査線と、 該走査線の延設方向に対して交差す る方向に延設された複数のデータ線と、 該データ線に並列する複数の共通 給電線と、 前記データ線と前記走査線によりマ ト リクス状に形成された画 素とを有し、 該画素の各々には、 前記走査線を介して走査信号が第 1のゲ —ト電極に供給される第 1の薄膜トランジスタと、 該第 1の薄膜トランジ ス夕を介して前記データ線から供給される画像信号を保持する保持容量と、 該保持容量によって保持された前記画像信号が第 2のゲート電極に供給さ れる第 2の薄膜トランジスタと、 前記画素毎に形成された画素電極と該画 素電極に対向する対向電極との層間において前記画素電極が前記第 2の薄 膜トラジス夕を介して前記共通給電線に電気的に接続したときに前記画素 電極と前記対向電極との間に流れる駆動電流によって発光する有機半導体 膜を具備する発光素子とを備える表示装置において、
前記共通給電線の両側には、 該共通給電線との間で前記駆動電流の通電 が行われる画素が配置され、 該画素に対して前記共通給電線とは反対側を 前記データ線が通っていることを特徴とする表示装置。
2 . 請求の範囲第 1項において、 前記共通給電線を挟むように配置さ れた 2つの画素の間で、 前記第 1の薄膜トランジスタ、 前記第 2の薄膜ト ランジス夕'、 および前記発光素子は、 当該共通給電線を中心に線対称に配 置されていることを特徴とする表示装置。
3 . 請求の範囲第 1項または第 2項において、 前記走査線の延設方向 に沿って隣接するいずれの画素の間でも前記有機半導体膜の形成領域の中 心のピッチが等しいことを特徴とする表示装置。
4 . 請求の範囲第 2項において、 前記有機半導体膜の形成領域は、 前 記有機半導体膜よ りも厚い絶縁膜からなるバンク層で囲まれているととも に、 該バンク層は、 同じ幅寸法で前記デ一夕線および前記共通給電線を覆 うように構成されていることを特徴とする表示装置。
5 . 請求の範囲第 4項において、 前記有機半導体膜は、 インクジエツ ト法により前記バンク層で囲まれた領域内に形成された膜であり、 前記バ ンク層は、 前記有機半導体膜をィンクジエツ ト法により形成する際に前記 有機半導体膜のはみ出しを防止するための膜であることを特徴とする表示 装置。
6 . 請求の範囲第 1項ないし第 5項のいずれかにおいて、 前記画素に 対して前記共通給電線とは反対側を通る 2本のデ一夕線の間に相当する位 置には、 配線層が形成されていることを特徴とする表示装置。
7 . 請求の範囲第 6項において、 前記複数のデ一夕線のうち、 隣接す る 2本のデータ線の間では、 画像信号のサンプリングが同一のタイ ミング で行われるように構成されていることを特徴とする表示装置。
8 . 請求の範囲第 1項において、 同一の前記共通給電線との間で前記 駆動電流の通電が行われる複数の画素には、 極性が反転した駆動電流によ り前記発光素子の駆動が行われる 2種類の画素が含まれていることを特徴 とする表示装置。
9 . 請求の範囲第 8項において、 前記データ線の延設方向では各画素 における駆動電流の極性が同一で、 前記走査線の延設方向では各画素にお ける駆動電流の極性が 1画素毎に反転していることを特徴とする表示装置,
1 0 . 請求の範囲第 8項において、 前記データ線の延設方向では各画 素における駆動電流の極性が同一で、 前記走査線の延設方向では各画素に おける駆動電流の極性が 2画素毎に反転していることを特徴とする表示装
1 1 . 請求の範囲第 8項において、 前記走査線の延設方向では各画素 における駆動電流の極性が同一で、 前記デ一夕線の延設方向では各画素に おける駆動電流の極性が 1画素毎に反転していることを特徴とする表示装 置。
1 2 . 請求の範囲第 8項において、 前記走査線の延設方向では各画素 における駆動電流の極性が同一で、 前記データ線の延設方向では各画素に おける駆動電流の極性が 2画素毎に反転していることを特徴とする表示装
1 3 . 請求の範囲第 8項において、 前記走査線の延設方向および前記 データ線の延設方向のいずれの方向でも、 各画素における駆動電流の極性 が 1画素毎に反転していることを特徴とする表示装置。
PCT/JP1998/002982 1997-07-02 1998-07-01 Display WO1999001856A1 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
EP98929802A EP0935229B1 (en) 1997-07-02 1998-07-01 Display
US09/242,904 US6618029B1 (en) 1997-07-02 1998-07-01 Display apparatus
DE69829356T DE69829356T2 (de) 1997-07-02 1998-07-01 Anzeige
US10/367,849 US8803773B2 (en) 1997-07-02 2003-02-19 Display apparatus
US10/457,446 US7460094B2 (en) 1997-07-02 2003-06-10 Display apparatus
US10/968,984 US7397451B2 (en) 1997-07-02 2004-10-21 Display apparatus
US12/073,258 US8310476B2 (en) 1997-07-02 2008-03-03 Display apparatus
US12/073,341 US8334858B2 (en) 1997-07-02 2008-03-04 Display apparatus
US12/073,440 US8310475B2 (en) 1997-07-02 2008-03-05 Display apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9/177455 1997-07-02
JP17745597A JP3520396B2 (ja) 1997-07-02 1997-07-02 アクティブマトリクス基板と表示装置

Related Child Applications (4)

Application Number Title Priority Date Filing Date
US09242904 A-371-Of-International 1998-07-01
US09/242,904 A-371-Of-International US6618029B1 (en) 1997-07-02 1998-07-01 Display apparatus
US10/367,849 Continuation US8803773B2 (en) 1997-07-02 2003-02-19 Display apparatus
US10/457,446 Continuation US7460094B2 (en) 1997-07-02 2003-06-10 Display apparatus

Publications (1)

Publication Number Publication Date
WO1999001856A1 true WO1999001856A1 (en) 1999-01-14

Family

ID=16031251

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/002982 WO1999001856A1 (en) 1997-07-02 1998-07-01 Display

Country Status (8)

Country Link
US (7) US6618029B1 (ja)
EP (5) EP0935229B1 (ja)
JP (1) JP3520396B2 (ja)
KR (3) KR100572239B1 (ja)
CN (3) CN1279508C (ja)
DE (1) DE69829356T2 (ja)
TW (1) TW388854B (ja)
WO (1) WO1999001856A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1024473A2 (en) * 1999-01-29 2000-08-02 Seiko Epson Corporation Active matrix electroluminescent display with grey scale control
CN100415063C (zh) * 1999-06-21 2008-08-27 株式会社半导体能源研究所 电致发光显示器件、驱动方法和带有该显示器件的电子设备
CN101872587A (zh) * 2009-04-22 2010-10-27 佳能株式会社 半导体装置
US7897979B2 (en) * 2002-06-07 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US7973471B2 (en) * 2001-01-29 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising transparent protrusion, first and second electrodes and organic layer
JP2014056251A (ja) * 1999-01-28 2014-03-27 Semiconductor Energy Lab Co Ltd 表示装置
US8803870B2 (en) * 2001-03-28 2014-08-12 Japan Display Inc. Display module
CN104078003A (zh) * 2014-06-18 2014-10-01 京东方科技集团股份有限公司 像素电路和显示装置
CN108986747A (zh) * 2018-07-25 2018-12-11 京东方科技集团股份有限公司 一种阵列基板、有机电致发光显示面板及显示装置

Families Citing this family (199)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998036407A1 (en) * 1997-02-17 1998-08-20 Seiko Epson Corporation Display device
US6462722B1 (en) * 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
US6380672B1 (en) * 1997-08-21 2002-04-30 Seiko Epson Corporation Active matrix display device
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
JP3692844B2 (ja) * 1998-07-24 2005-09-07 セイコーエプソン株式会社 電界発光素子、及び電子機器
US6489952B1 (en) * 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
JP2000231346A (ja) 1999-02-09 2000-08-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP4334045B2 (ja) * 1999-02-09 2009-09-16 三洋電機株式会社 エレクトロルミネッセンス表示装置
EP2284605A3 (en) * 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
EP1041641B1 (en) * 1999-03-26 2015-11-04 Semiconductor Energy Laboratory Co., Ltd. A method for manufacturing an electrooptical device
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US7288420B1 (en) * 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
US6504592B1 (en) * 1999-06-16 2003-01-07 Nec Corporation Liquid crystal display and method of manufacturing the same and method of driving the same
JP2001035662A (ja) * 1999-07-27 2001-02-09 Pioneer Electronic Corp 有機エレクトロルミネッセンス素子表示装置及びその製造方法
JP2001035663A (ja) * 1999-07-27 2001-02-09 Pioneer Electronic Corp 有機エレクトロルミネッセンス素子表示装置及びその製造方法
JP4472073B2 (ja) 1999-09-03 2010-06-02 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP2001100696A (ja) 1999-09-29 2001-04-13 Sanyo Electric Co Ltd アクティブマトリックス型ｅｌ表示装置
JP4530450B2 (ja) * 1999-09-29 2010-08-25 三洋電機株式会社 Ｅｌ表示装置
TW535454B (en) 1999-10-21 2003-06-01 Semiconductor Energy Lab Electro-optical device
US6587086B1 (en) 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US6580094B1 (en) * 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP4596582B2 (ja) * 1999-11-05 2010-12-08 三洋電機株式会社 表示装置
JP2001148291A (ja) * 1999-11-19 2001-05-29 Sony Corp 表示装置及びその製造方法
US6750835B2 (en) * 1999-12-27 2004-06-15 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
JP4759719B2 (ja) * 2000-02-01 2011-08-31 モトローラ ソリューションズ インコーポレイテッド 光放出装置および製造方法
US6559594B2 (en) * 2000-02-03 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP4758163B2 (ja) * 2000-02-03 2011-08-24 株式会社半導体エネルギー研究所 発光装置
TW525305B (en) 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
TW495854B (en) 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW484238B (en) * 2000-03-27 2002-04-21 Semiconductor Energy Lab Light emitting device and a method of manufacturing the same
US6847341B2 (en) 2000-04-19 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
JP2002033185A (ja) * 2000-05-06 2002-01-31 Semiconductor Energy Lab Co Ltd 発光装置および電気器具
JP4637873B2 (ja) * 2000-05-12 2011-02-23 株式会社半導体エネルギー研究所 表示装置
TW554637B (en) * 2000-05-12 2003-09-21 Semiconductor Energy Lab Display device and light emitting device
US8610645B2 (en) 2000-05-12 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Display device
TW521256B (en) 2000-05-18 2003-02-21 Semiconductor Energy Lab Electronic device and method of driving the same
JP4963145B2 (ja) * 2000-05-18 2012-06-27 株式会社半導体エネルギー研究所 電子装置及び電子機器
JP4593740B2 (ja) * 2000-07-28 2010-12-08 ルネサスエレクトロニクス株式会社 表示装置
US6825820B2 (en) * 2000-08-10 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US7430025B2 (en) * 2000-08-23 2008-09-30 Semiconductor Energy Laboratory Co., Ltd. Portable electronic device
US6739931B2 (en) 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
CN100481159C (zh) * 2000-09-29 2009-04-22 三洋电机株式会社 半导体器件以及显示装置
JP3594126B2 (ja) 2000-10-13 2004-11-24 日本電気株式会社 電流駆動回路
SG111923A1 (en) * 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP2002215063A (ja) * 2001-01-19 2002-07-31 Sony Corp アクティブマトリクス型表示装置
JP2002244617A (ja) * 2001-02-15 2002-08-30 Sanyo Electric Co Ltd 有機ｅｌ画素回路
JP3612494B2 (ja) 2001-03-28 2005-01-19 株式会社日立製作所 表示装置
JP3788916B2 (ja) * 2001-03-30 2006-06-21 株式会社日立製作所 発光型表示装置
JP2002366057A (ja) * 2001-06-11 2002-12-20 Toshiba Corp 表示装置
JP3810725B2 (ja) 2001-09-21 2006-08-16 株式会社半導体エネルギー研究所 発光装置及び電子機器
CN101009322B (zh) * 2001-11-09 2012-06-27 株式会社半导体能源研究所 发光器件
JP4031291B2 (ja) * 2001-11-14 2008-01-09 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP3983037B2 (ja) * 2001-11-22 2007-09-26 株式会社半導体エネルギー研究所 発光装置およびその作製方法
JP4050503B2 (ja) * 2001-11-29 2008-02-20 株式会社日立製作所 表示装置
JP3698208B2 (ja) * 2001-12-06 2005-09-21 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3733947B2 (ja) * 2001-12-11 2006-01-11 セイコーエプソン株式会社 表示装置及び電子機器
JP3627739B2 (ja) * 2001-12-11 2005-03-09 セイコーエプソン株式会社 表示装置及び電子機器
CN1245703C (zh) 2001-12-11 2006-03-15 精工爱普生株式会社 显示装置及其电子机器
KR100426031B1 (ko) * 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
TWI280532B (en) * 2002-01-18 2007-05-01 Semiconductor Energy Lab Light-emitting device
CN100543180C (zh) * 2002-03-08 2009-09-23 佳能株式会社 有机半导体膜的图案形成方法
US7579771B2 (en) 2002-04-23 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US7786496B2 (en) 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
JP2003317971A (ja) 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
KR100465883B1 (ko) * 2002-05-03 2005-01-13 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR20030086166A (ko) 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
JP3977299B2 (ja) 2002-09-18 2007-09-19 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
CN101355098A (zh) * 2002-09-25 2009-01-28 精工爱普生株式会社 电光装置、矩阵基板以及电子设备
JP2006113597A (ja) * 2002-09-25 2006-04-27 Seiko Epson Corp 発光装置
JP3922374B2 (ja) 2002-09-25 2007-05-30 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
JP2004145011A (ja) * 2002-10-24 2004-05-20 Seiko Epson Corp 配線基板、回路基板、電気光学装置及びその製造方法、電子機器
JP2004165067A (ja) * 2002-11-14 2004-06-10 Sanyo Electric Co Ltd 有機電界発光パネル
JP2004165068A (ja) * 2002-11-14 2004-06-10 Sanyo Electric Co Ltd 有機電界発光パネルの製造方法
JP4042548B2 (ja) 2002-11-29 2008-02-06 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101245125B1 (ko) * 2002-12-27 2013-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN100341154C (zh) * 2003-01-17 2007-10-03 友达光电股份有限公司 有机发光二极管显示器及其制造方法
JP2004260133A (ja) 2003-02-04 2004-09-16 Seiko Epson Corp 配線基板及び電気光学装置並びにこれらの製造方法並びに電子機器
JP3791616B2 (ja) 2003-02-06 2006-06-28 セイコーエプソン株式会社 配線基板、電気光学装置及びその製造方法並びに電子機器
JP3791618B2 (ja) 2003-02-20 2006-06-28 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP4134755B2 (ja) 2003-02-28 2008-08-20 ヤマハ株式会社 スピーカーアレイ駆動装置
WO2004086343A1 (ja) * 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co., Ltd. 素子基板及び発光装置
US7250720B2 (en) * 2003-04-25 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device
US7557779B2 (en) 2003-06-13 2009-07-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3755521B2 (ja) * 2003-06-13 2006-03-15 セイコーエプソン株式会社 有機ｅｌ装置とその駆動方法、照明装置、及び電子機器
JP4590839B2 (ja) * 2003-08-01 2010-12-01 ソニー株式会社 半導体基板、液晶表示装置及びプロジェクタ
WO2005027223A1 (ja) 2003-09-09 2005-03-24 Sanyo Electric Co., Ltd 回路素子と絶縁膜を含む半導体モジュールとその製造方法およびその応用
KR100560787B1 (ko) 2003-11-05 2006-03-13 삼성에스디아이 주식회사 유기전계발광표시장치
US20060139342A1 (en) * 2004-12-29 2006-06-29 Gang Yu Electronic devices and processes for forming electronic devices
KR100686343B1 (ko) * 2003-11-29 2007-02-22 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR100963403B1 (ko) * 2003-12-08 2010-06-14 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
JP2005338592A (ja) * 2004-05-28 2005-12-08 Sony Corp 表示装置
US8378930B2 (en) 2004-05-28 2013-02-19 Sony Corporation Pixel circuit and display device having symmetric pixel circuits and shared voltage lines
KR100583126B1 (ko) * 2004-06-25 2006-05-23 삼성에스디아이 주식회사 발광 표시 장치
KR100637164B1 (ko) * 2004-06-26 2006-10-20 삼성에스디아이 주식회사 능동 구동형 전계발광 디스플레이 장치
TWI648719B (zh) 2004-09-16 2019-01-21 日商半導體能源研究所股份有限公司 具有圖素的顯示裝置和電子裝置
US20080185667A1 (en) * 2004-09-17 2008-08-07 Kenichi Yoshino Thin Film Semiconductor Device and Method for Manufacturing the Same
US7105855B2 (en) * 2004-09-20 2006-09-12 Eastman Kodak Company Providing driving current arrangement for OLED device
JP4379278B2 (ja) * 2004-09-21 2009-12-09 カシオ計算機株式会社 トランジスタアレイ基板及びディスプレイパネル
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
JP2006098641A (ja) * 2004-09-29 2006-04-13 Seiko Epson Corp 薄膜半導体装置、電気光学装置、および電子機器
JP4063266B2 (ja) * 2004-09-30 2008-03-19 セイコーエプソン株式会社 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
KR101333509B1 (ko) 2004-12-06 2013-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 모듈, 및 휴대 전화
KR20060065333A (ko) * 2004-12-10 2006-06-14 삼성전자주식회사 감지 소자를 내장한 표시판 및 표시 장치
US7612368B2 (en) * 2004-12-29 2009-11-03 E.I. Du Pont De Nemours And Company Organic bottom emission electronic device
US20060138403A1 (en) * 2004-12-29 2006-06-29 Gang Yu Organic electronic devices including pixels
KR20060077870A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자
KR101100885B1 (ko) * 2005-01-31 2012-01-02 삼성전자주식회사 유기 발광 표시 장치용 박막 트랜지스터 표시판
US7462897B2 (en) 2005-01-31 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
JP2006251453A (ja) * 2005-03-11 2006-09-21 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその駆動方法
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7208388B2 (en) * 2005-04-08 2007-04-24 Texas Instruments Incorporated Thin film resistor head structure and method for reducing head resistivity variance
US8253179B2 (en) 2005-05-13 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101169053B1 (ko) * 2005-06-30 2012-07-26 엘지디스플레이 주식회사 유기발광다이오드 표시장치
JP2007103584A (ja) * 2005-10-03 2007-04-19 Ricoh Co Ltd トランジスタ素子、表示装置およびこれらの製造方法
TWI460851B (zh) 2005-10-17 2014-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US20070090385A1 (en) * 2005-10-21 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101256665B1 (ko) * 2005-12-30 2013-04-19 엘지디스플레이 주식회사 액정패널
KR101240654B1 (ko) * 2006-05-09 2013-03-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2007317384A (ja) * 2006-05-23 2007-12-06 Canon Inc 有機ｅｌ表示装置、その製造方法、リペア方法及びリペア装置
JP4957090B2 (ja) * 2006-06-22 2012-06-20 ソニー株式会社 表示装置及び映像表示装置
KR101244898B1 (ko) * 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
US7467431B2 (en) * 2006-11-01 2008-12-23 Weedling Robert E Patient incline device having centerline spinal support
CN1963906B (zh) * 2006-11-10 2010-05-12 北京巨数数字技术开发有限公司 逐列翻转驱动控制系统及其方法和led显示屏
US8184797B1 (en) * 2007-05-18 2012-05-22 Richard Rosen System and method for improved directory assistance searches
WO2009017122A1 (ja) * 2007-07-30 2009-02-05 Kyocera Corporation 画像表示装置
JP5251034B2 (ja) * 2007-08-15 2013-07-31 ソニー株式会社 表示装置および電子機器
KR20090035228A (ko) * 2007-10-05 2009-04-09 주식회사 동진쎄미켐 전계 구동 표시 장치
JP2009122652A (ja) * 2007-10-23 2009-06-04 Sony Corp 表示装置及び電子機器
CN101796619B (zh) * 2007-11-02 2013-03-06 夏普株式会社 电路基板和显示装置
JP4606450B2 (ja) * 2007-11-05 2011-01-05 株式会社日立製作所 表示装置
KR100870653B1 (ko) * 2007-11-27 2008-11-26 엘지전자 주식회사 유기전계발광소자
JP4737221B2 (ja) * 2008-04-16 2011-07-27 ソニー株式会社 表示装置
JP2009288773A (ja) * 2008-04-30 2009-12-10 Sony Corp 表示装置
JP4582195B2 (ja) * 2008-05-29 2010-11-17 ソニー株式会社 表示装置
JP2010008654A (ja) * 2008-06-26 2010-01-14 Kyocera Corp 有機ｅｌ画像表示装置
US8021935B2 (en) * 2008-10-01 2011-09-20 Hewlett-Packard Development Company, L.P. Thin film device fabrication process using 3D template
JP2010062003A (ja) * 2008-09-04 2010-03-18 Hitachi Displays Ltd 表示装置
KR101540341B1 (ko) * 2008-10-17 2015-07-30 삼성전자주식회사 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
JP5309879B2 (ja) * 2008-10-17 2013-10-09 ソニー株式会社 パネル
KR101268963B1 (ko) * 2008-10-30 2013-05-30 엘지디스플레이 주식회사 액정표시장치
JP2010122355A (ja) * 2008-11-18 2010-06-03 Canon Inc 表示装置及びカメラ
KR101073174B1 (ko) * 2009-07-31 2011-10-12 삼성모바일디스플레이주식회사 화소 및 이를 구비한 유기전계발광 표시장치
KR101835748B1 (ko) * 2009-10-09 2018-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
JP5312294B2 (ja) * 2009-10-30 2013-10-09 キヤノン株式会社 発光装置および露光装置
KR101754799B1 (ko) * 2010-03-26 2017-07-07 삼성전자주식회사 화소 회로, 이를 포함하는 디스플레이 장치 및 디스플레이 장치의 구동방법
KR101223722B1 (ko) * 2010-04-02 2013-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5482393B2 (ja) * 2010-04-08 2014-05-07 ソニー株式会社 表示装置、表示装置のレイアウト方法、及び、電子機器
JP5455126B2 (ja) 2010-04-28 2014-03-26 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置、駆動方法、および電子機器
KR101749265B1 (ko) * 2010-04-30 2017-06-21 삼성디스플레이 주식회사 어레이 기판 및 그 제조 방법
JP2012047807A (ja) * 2010-08-24 2012-03-08 Sony Corp 表示装置および電子機器
KR101768848B1 (ko) * 2010-10-28 2017-08-18 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
TWI445170B (zh) * 2010-12-03 2014-07-11 Au Optronics Corp 有機發光二極體畫素陣列
JP5682385B2 (ja) 2011-03-10 2015-03-11 セイコーエプソン株式会社 電気光学装置および電子機器
TWI463583B (zh) * 2011-08-10 2014-12-01 Chunghwa Picture Tubes Ltd 顯示裝置
JP5793058B2 (ja) * 2011-10-28 2015-10-14 株式会社Ｊｏｌｅｄ 表示パネル、表示装置および電子機器
JP5939076B2 (ja) * 2012-07-31 2016-06-22 ソニー株式会社 表示装置、駆動回路、駆動方法、および電子機器
JP6302186B2 (ja) 2012-08-01 2018-03-28 株式会社半導体エネルギー研究所 表示装置
KR101434366B1 (ko) 2012-08-24 2014-08-26 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
JP6076683B2 (ja) 2012-10-17 2017-02-08 株式会社半導体エネルギー研究所 発光装置
JP6204012B2 (ja) 2012-10-17 2017-09-27 株式会社半導体エネルギー研究所 発光装置
JP6155020B2 (ja) 2012-12-21 2017-06-28 株式会社半導体エネルギー研究所 発光装置及びその製造方法
JP6216125B2 (ja) 2013-02-12 2017-10-18 株式会社半導体エネルギー研究所 発光装置
JP6104649B2 (ja) 2013-03-08 2017-03-29 株式会社半導体エネルギー研究所 発光装置
JP6182985B2 (ja) * 2013-06-05 2017-08-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
JP6225511B2 (ja) * 2013-07-02 2017-11-08 セイコーエプソン株式会社 表示装置及び電子機器
CN103413519B (zh) * 2013-07-18 2016-05-11 京东方科技集团股份有限公司 一种像素电路及其驱动方法、阵列基板和显示装置
JP6164059B2 (ja) 2013-11-15 2017-07-19 ソニー株式会社 表示装置、電子機器、及び表示装置の駆動方法
KR102066139B1 (ko) 2013-11-21 2020-01-14 엘지디스플레이 주식회사 유기 발광 표시 패널 및 이를 포함하는 유기 발광 표시 장치
JP5651763B2 (ja) * 2013-11-28 2015-01-14 株式会社半導体エネルギー研究所 表示装置
KR20150105523A (ko) * 2014-03-06 2015-09-17 삼성디스플레이 주식회사 액정 표시 장치
CN103972243B (zh) * 2014-04-24 2017-03-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102471668B1 (ko) 2014-11-10 2022-11-29 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조방법
KR102490881B1 (ko) * 2014-12-26 2023-01-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5947963B2 (ja) * 2015-07-24 2016-07-06 株式会社半導体エネルギー研究所 表示装置及び表示装置の作製方法
KR102555404B1 (ko) * 2015-08-06 2023-07-13 엘지디스플레이 주식회사 플렉서블 디스플레이 및 이의 제조 방법
TWI624094B (zh) * 2015-11-30 2018-05-11 Ｌｇ顯示器股份有限公司 有機發光二極體及包含該有機發光二極體的有機發光二極體顯示裝置
CN107204352B (zh) 2016-03-16 2020-06-16 昆山工研院新型平板显示技术中心有限公司 Oled显示面板以及oled显示面板的制造方法
TWI576799B (zh) 2016-03-22 2017-04-01 友達光電股份有限公司 顯示面板
DE112017004534T5 (de) * 2016-09-09 2019-05-23 Sony Semiconductor Solutions Corporation Anzeigevorrichtung und elektronische Vorrichtung
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR20180061568A (ko) * 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR20180077439A (ko) 2016-12-29 2018-07-09 엘지디스플레이 주식회사 전계 발광 표시 장치 및 그 제조 방법
CN108333843B (zh) * 2017-01-20 2020-11-13 京东方科技集团股份有限公司 双栅线阵列基板以及显示装置
KR20180093188A (ko) * 2017-02-10 2018-08-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
CN107342037B (zh) * 2017-09-01 2020-12-08 京东方科技集团股份有限公司 数据转化方法、装置和计算机可读存储介质
JP6436209B2 (ja) * 2017-10-05 2018-12-12 セイコーエプソン株式会社 表示装置及び電子機器
CN107731163B (zh) * 2017-10-30 2019-10-18 合肥鑫晟光电科技有限公司 像素驱动电路及其驱动方法、显示装置
KR102612371B1 (ko) * 2017-12-05 2023-12-08 엘지디스플레이 주식회사 표시장치
KR102566157B1 (ko) * 2018-06-28 2023-08-11 삼성디스플레이 주식회사 표시장치
CN110265408B (zh) * 2019-06-19 2021-10-29 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
KR20210021769A (ko) 2019-08-19 2021-03-02 삼성전자주식회사 디스플레이 장치
WO2021230883A1 (en) * 2020-05-15 2021-11-18 Hewlett-Packard Development Company, L.P. Controllers to drive display lines
WO2023136300A1 (ja) * 2022-01-17 2023-07-20 京セラ株式会社 発光装置および表示装置
CN115331619B (zh) 2022-10-12 2023-01-31 惠科股份有限公司 像素驱动电路、显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0470820A (ja) * 1990-07-12 1992-03-05 Matsushita Electric Ind Co Ltd アクティブ・マトリックス型平板表示装置
JPH10222097A (ja) * 1996-10-21 1998-08-21 Xerox Corp ２次元アレイ

Family Cites Families (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4042854A (en) 1975-11-21 1977-08-16 Westinghouse Electric Corporation Flat panel display device with integral thin film transistor control system
US4006383A (en) 1975-11-28 1977-02-01 Westinghouse Electric Corporation Electroluminescent display panel with enlarged active display areas
US4087792A (en) * 1977-03-03 1978-05-02 Westinghouse Electric Corp. Electro-optic display system
JPS617479A (ja) 1978-01-30 1986-01-14 テキサス　インスツルメンツ　インコ−ポレイテツド 集積回路の検査方法
JPS5958468A (ja) 1982-09-29 1984-04-04 富士通株式会社 表示装置
JPH0762743B2 (ja) 1983-07-09 1995-07-05 キヤノン株式会社 液晶装置
US4636038A (en) 1983-07-09 1987-01-13 Canon Kabushiki Kaisha Electric circuit member and liquid crystal display device using said member
FR2629634B1 (fr) 1984-12-18 1990-10-12 Thomson Csf Tube a onde progressive comportant une ligne a retard du type en helice fixee a un fourreau par l'intermediaire de support dielectriques en nitrure de bore
US4738514A (en) 1986-01-16 1988-04-19 Rca Corporation Crystal variation compensation circuit for liquid crystal displays
US4820222A (en) * 1986-12-31 1989-04-11 Alphasil, Inc. Method of manufacturing flat panel backplanes including improved testing and yields thereof and displays made thereby
JPH01186655A (ja) 1988-01-14 1989-07-26 Fujitsu Ltd 半導体集積回路
JPH088146B2 (ja) 1988-08-31 1996-01-29 松下電器産業株式会社 カラーｅｌディスプレイ装置とその製造方法
US5892244A (en) 1989-01-10 1999-04-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor including πconjugate polymer and liquid crystal display including the field effect transistor
WO1991006115A1 (fr) 1989-10-18 1991-05-02 Noritake Co., Limited Panneau d'affichage au plasma et procede de production
JP3112021B2 (ja) 1990-07-09 2000-11-27 株式会社日立製作所 半導体メモリ
DE9012949U1 (ja) * 1990-09-11 1991-01-03 Siemens Ag, 8000 Muenchen, De
US5123876A (en) * 1990-10-30 1992-06-23 Mccullough Fredrick L Attic fan cover
US5256562A (en) 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5177406A (en) 1991-04-29 1993-01-05 General Motors Corporation Active matrix vacuum fluorescent display with compensation for variable phosphor efficiency
US5631753A (en) 1991-06-28 1997-05-20 Dai Nippon Printing Co., Ltd. Black matrix base board and manufacturing method therefor, and liquid crystal display panel and manufacturing method therefor
US5317432A (en) 1991-09-04 1994-05-31 Sony Corporation Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel
JP2784615B2 (ja) * 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
EP0569601B1 (en) 1991-11-29 1999-10-13 Seiko Epson Corporation Liquid crystal display and method of manufacturing same
US5302966A (en) 1992-06-02 1994-04-12 David Sarnoff Research Center, Inc. Active matrix electroluminescent display and method of operation
US5627557A (en) 1992-08-20 1997-05-06 Sharp Kabushiki Kaisha Display apparatus
DE4240427C1 (de) * 1992-12-02 1994-01-20 Novopress Gmbh Preßwerkzeug
US5592199A (en) * 1993-01-27 1997-01-07 Sharp Kabushiki Kaisha Assembly structure of a flat type device including a panel having electrode terminals disposed on a peripheral portion thereof and method for assembling the same
US5506375A (en) 1993-02-22 1996-04-09 Wacom Co., Ltd. Circuit board for coordinate detecting apparatus with noise suppression
JP3244843B2 (ja) 1993-03-08 2002-01-07 株式会社日立製作所 カラー陰極線管
JP2812851B2 (ja) 1993-03-24 1998-10-22 シャープ株式会社 反射型液晶表示装置
JPH06325869A (ja) * 1993-05-18 1994-11-25 Mitsubishi Kasei Corp 有機電界発光パネル
US5416034A (en) * 1993-06-30 1995-05-16 Sgs-Thomson Microelectronics, Inc. Method of making resistor with silicon-rich silicide contacts for an integrated circuit
JPH0757871A (ja) 1993-08-19 1995-03-03 Hitachi Ltd 電場発光表示装置
EP0644523B1 (en) 1993-08-30 1999-01-13 Sharp Kabushiki Kaisha Data signal line structure in an active matrix liquid crystal display
US5485293A (en) * 1993-09-29 1996-01-16 Honeywell Inc. Liquid crystal display including color triads with split pixels
JP2821347B2 (ja) * 1993-10-12 1998-11-05 日本電気株式会社 電流制御型発光素子アレイ
JPH07153576A (ja) 1993-11-30 1995-06-16 Mitsubishi Chem Corp 有機電界発光パネル
TW277129B (ja) * 1993-12-24 1996-06-01 Sharp Kk
JPH07181927A (ja) 1993-12-24 1995-07-21 Sharp Corp 画像表示装置
JP3463362B2 (ja) 1993-12-28 2003-11-05 カシオ計算機株式会社 電界発光素子の製造方法および電界発光素子
US5701055A (en) 1994-03-13 1997-12-23 Pioneer Electronic Corporation Organic electoluminescent display panel and method for manufacturing the same
US5432358A (en) * 1994-03-24 1995-07-11 Motorola, Inc. Integrated electro-optical package
JPH07283378A (ja) 1994-04-08 1995-10-27 Sony Corp ゲートアレイの配線構造
EP0686958B1 (en) * 1994-06-06 2003-10-29 Canon Kabushiki Kaisha DC compensation for interlaced display
EP1054381A3 (en) * 1994-06-24 2001-08-22 Hitachi, Ltd. Active matrix liquid crystal display system of the horizontal field type with voltage for minimum brightness greater than zero, and driving method therefor
JPH0855910A (ja) 1994-07-29 1996-02-27 Texas Instr Inc <Ti> 半導体装置の製造方法
US5525867A (en) 1994-08-05 1996-06-11 Hughes Aircraft Company Electroluminescent display with integrated drive circuitry
US5587329A (en) * 1994-08-24 1996-12-24 David Sarnoff Research Center, Inc. Method for fabricating a switching transistor having a capacitive network proximate a drift region
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
EP0717445B1 (en) 1994-12-14 2009-06-24 Eastman Kodak Company An electroluminescent device having an organic electroluminescent layer
US5550066A (en) 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
US6115014A (en) 1994-12-26 2000-09-05 Casio Computer Co., Ltd. Liquid crystal display by means of time-division color mixing and voltage driving methods using birefringence
KR0145902B1 (ko) 1995-01-27 1998-09-15 김광호 박막트랜지스터 액정디스플레이 소자의 저항부 및 그 제조방법
JP3208638B2 (ja) 1995-01-31 2001-09-17 双葉電子工業株式会社 有機エレクトロルミネセント表示装置およびその製造方法
US5804917A (en) 1995-01-31 1998-09-08 Futaba Denshi Kogyo K.K. Organic electroluminescent display device and method for manufacturing same
DE69623443T2 (de) * 1995-02-06 2003-01-23 Idemitsu Kosan Co Vielfarbige lichtemissionsvorrichtung und verfahren zur herstellung derselben
JP3401356B2 (ja) * 1995-02-21 2003-04-28 パイオニア株式会社 有機エレクトロルミネッセンスディスプレイパネルとその製造方法
US5726678A (en) 1995-03-06 1998-03-10 Thomson Consumer Electronics, S.A. Signal disturbance reduction arrangement for a liquid crystal display
US5640067A (en) 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
CN1110833C (zh) * 1995-04-04 2003-06-04 佳能株式会社 形成发射电子器件的含金属组合物及应用
US5641974A (en) 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
JP3286152B2 (ja) 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
JP3107743B2 (ja) 1995-07-31 2000-11-13 カシオ計算機株式会社 電子放出性電極およびその製造方法、並びにそれを用いた冷陰極蛍光管およびプラズマディスプレイ
JPH0981053A (ja) 1995-09-07 1997-03-28 Casio Comput Co Ltd 電界発光素子及びその駆動方法
JPH0980416A (ja) 1995-09-13 1997-03-28 Sharp Corp 液晶表示装置
JPH0982476A (ja) 1995-09-14 1997-03-28 Casio Comput Co Ltd 有機電界発光素子
US5675185A (en) 1995-09-29 1997-10-07 International Business Machines Corporation Semiconductor structure incorporating thin film transistors with undoped cap oxide layers
JPH09105953A (ja) 1995-10-12 1997-04-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP3526992B2 (ja) 1995-11-06 2004-05-17 株式会社半導体エネルギー研究所 マトリクス型表示装置
TW329500B (en) * 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
JPH09230311A (ja) * 1995-11-14 1997-09-05 Semiconductor Energy Lab Co Ltd 表示装置
US6002463A (en) 1996-01-30 1999-12-14 Seiko Epson Corporation Liquid crystal device having a light blocking layer provided over an alignment layer, method for making the same
US6175186B1 (en) 1996-02-26 2001-01-16 Idemitsu Kosan Co., Ltd. Organic electroluminescent element and method for manufacturing the same
TW374860B (en) 1996-04-30 1999-11-21 Matsushita Electric Ind Co Ltd Active matrix liquid crystal display for projection
US5989945A (en) 1996-05-15 1999-11-23 Seiko Epson Corporation Thin film device provided with coating film, liquid crystal panel and electronic device, and method for making the thin film device
JP2853656B2 (ja) 1996-05-22 1999-02-03 日本電気株式会社 液晶パネル
JP3640224B2 (ja) 1996-06-25 2005-04-20 株式会社半導体エネルギー研究所 液晶表示パネル
WO1998003699A2 (en) 1996-07-09 1998-01-29 Patterson James A Electrolytic nuclear transmuted elements having unnatural isotopic distributions
US5812188A (en) 1996-07-12 1998-09-22 Adair; Edwin L. Sterile encapsulated endoscopic video monitor
DE69735022T2 (de) 1996-09-19 2006-08-10 Seiko Epson Corp. Verfahren zur Herstellung einer Matrixanzeigevorrichtung
JP3992797B2 (ja) 1996-09-25 2007-10-17 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
KR100476125B1 (ko) 1996-09-26 2005-08-12 세이코 엡슨 가부시키가이샤 표시장치
GB9623185D0 (en) 1996-11-09 1997-01-08 Epigem Limited Improved micro relief element and preparation thereof
JP3899566B2 (ja) 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機ｅｌ表示装置の製造方法
EP0845812B1 (en) 1996-11-28 2009-10-28 Casio Computer Co., Ltd. Display apparatus
JP3392672B2 (ja) 1996-11-29 2003-03-31 三洋電機株式会社 表示装置
US6462722B1 (en) 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
WO1998036407A1 (en) * 1997-02-17 1998-08-20 Seiko Epson Corporation Display device
JP3641342B2 (ja) * 1997-03-07 2005-04-20 Ｔｄｋ株式会社 半導体装置及び有機ｅｌディスプレイ装置
US5903246A (en) * 1997-04-04 1999-05-11 Sarnoff Corporation Circuit and method for driving an organic light emitting diode (O-LED) display
JPH113048A (ja) 1997-06-10 1999-01-06 Canon Inc エレクトロ・ルミネセンス素子及び装置、並びにその製造法
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP3541625B2 (ja) 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
JPH1154268A (ja) 1997-08-08 1999-02-26 Sanyo Electric Co Ltd 有機エレクトロルミネッセンスディスプレイ装置
JP3580092B2 (ja) 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
JP3804646B2 (ja) 1997-08-21 2006-08-02 セイコーエプソン株式会社 表示装置
US6380672B1 (en) * 1997-08-21 2002-04-30 Seiko Epson Corporation Active matrix display device
JP3830238B2 (ja) 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
US6229508B1 (en) * 1997-09-29 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP3543170B2 (ja) 1998-02-24 2004-07-14 カシオ計算機株式会社 電界発光素子及びその製造方法
JP3203227B2 (ja) 1998-02-27 2001-08-27 三洋電機株式会社 表示装置の製造方法
TW410478B (en) 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
US6561023B2 (en) * 2001-04-23 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Cellulose-based water sensing actuator
KR100423395B1 (ko) 2001-07-02 2004-03-18 삼성전기주식회사 칩 안테나
JP3705264B2 (ja) 2001-12-18 2005-10-12 セイコーエプソン株式会社 表示装置及び電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0470820A (ja) * 1990-07-12 1992-03-05 Matsushita Electric Ind Co Ltd アクティブ・マトリックス型平板表示装置
JPH10222097A (ja) * 1996-10-21 1998-08-21 Xerox Corp ２次元アレイ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0935229A4 *

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056251A (ja) * 1999-01-28 2014-03-27 Semiconductor Energy Lab Co Ltd 表示装置
EP1024473A3 (en) * 1999-01-29 2000-11-08 Seiko Epson Corporation Active matrix electroluminescent display with grey scale control
US6529213B1 (en) 1999-01-29 2003-03-04 Seiko Epson Corporation Display device
KR100545894B1 (ko) * 1999-01-29 2006-01-26 세이코 엡슨 가부시키가이샤 표시 장치
EP1024473A2 (en) * 1999-01-29 2000-08-02 Seiko Epson Corporation Active matrix electroluminescent display with grey scale control
CN100415063C (zh) * 1999-06-21 2008-08-27 株式会社半导体能源研究所 电致发光显示器件、驱动方法和带有该显示器件的电子设备
US8614547B2 (en) 2001-01-29 2013-12-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US7973471B2 (en) * 2001-01-29 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising transparent protrusion, first and second electrodes and organic layer
US9875689B2 (en) 2001-03-28 2018-01-23 Japan Display Inc. Display device
US9934724B2 (en) 2001-03-28 2018-04-03 Japan Display Inc. Display device
US10242621B2 (en) 2001-03-28 2019-03-26 Samsung Display Co., Ltd. Display device
US10984715B2 (en) 2001-03-28 2021-04-20 Samsung Display Co., Ltd. Display device
US8803870B2 (en) * 2001-03-28 2014-08-12 Japan Display Inc. Display module
US10074311B2 (en) 2001-03-28 2018-09-11 Samsung Display Co., Ltd. Display device
US9076379B2 (en) 2001-03-28 2015-07-07 Japan Display Inc. Display module
US10621915B2 (en) 2001-03-28 2020-04-14 Samsung Display Co., Ltd. Display device
US9472136B2 (en) 2001-03-28 2016-10-18 Japan Display Inc. Display module
US9685115B2 (en) 2001-03-28 2017-06-20 Japan Display Inc. Display module
US9166202B2 (en) 2002-06-07 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US8309976B2 (en) 2002-06-07 2012-11-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US8704243B2 (en) 2002-06-07 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US7897979B2 (en) * 2002-06-07 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
CN101872587A (zh) * 2009-04-22 2010-10-27 佳能株式会社 半导体装置
CN104078003A (zh) * 2014-06-18 2014-10-01 京东方科技集团股份有限公司 像素电路和显示装置
CN108986747A (zh) * 2018-07-25 2018-12-11 京东方科技集团股份有限公司 一种阵列基板、有机电致发光显示面板及显示装置

Also Published As

Publication number Publication date
US20050052371A1 (en) 2005-03-10
US8310476B2 (en) 2012-11-13
KR100525259B1 (ko) 2005-11-02
CN1231046A (zh) 1999-10-06
US20030151568A1 (en) 2003-08-14
EP1505651A2 (en) 2005-02-09
CN1279508C (zh) 2006-10-11
US7460094B2 (en) 2008-12-02
DE69829356D1 (de) 2005-04-21
CN1485808A (zh) 2004-03-31
US8310475B2 (en) 2012-11-13
JP3520396B2 (ja) 2004-04-19
JPH1124606A (ja) 1999-01-29
TW388854B (en) 2000-05-01
KR100572239B1 (ko) 2006-04-24
KR100534218B1 (ko) 2005-12-08
EP0935229A4 (en) 2002-08-21
US8803773B2 (en) 2014-08-12
DE69829356T2 (de) 2005-07-28
US20080198152A1 (en) 2008-08-21
KR20050084306A (ko) 2005-08-26
EP1505651A3 (en) 2005-08-10
EP1505652A2 (en) 2005-02-09
KR20050085670A (ko) 2005-08-29
EP0935229A1 (en) 1999-08-11
CN1279509C (zh) 2006-10-11
US20030193493A1 (en) 2003-10-16
EP2112693A2 (en) 2009-10-28
CN1129103C (zh) 2003-11-26
US8334858B2 (en) 2012-12-18
CN1485807A (zh) 2004-03-31
US20080158209A1 (en) 2008-07-03
US6618029B1 (en) 2003-09-09
EP1505650A3 (en) 2005-08-17
US20080165174A1 (en) 2008-07-10
EP1505652A3 (en) 2005-08-10
EP1505650A2 (en) 2005-02-09
EP0935229B1 (en) 2005-03-16
EP2112693A3 (en) 2011-02-02
KR20000068316A (ko) 2000-11-25
US7397451B2 (en) 2008-07-08

Similar Documents

Publication Publication Date Title
WO1999001856A1 (en) Display
JP3541625B2 (ja) 表示装置及びアクティブマトリクス基板
JP3873965B2 (ja) 表示装置及びアクテブマトリクス基板
JP4329789B2 (ja) 表示装置
JP4428458B2 (ja) 表示装置
JP3922227B2 (ja) 表示装置
JP3922228B2 (ja) 発光装置
JP4656204B2 (ja) 表示装置
JP4036235B2 (ja) 表示装置
JP2004004910A (ja) 表示装置
JP2004139091A (ja) 表示装置
JP2004062183A (ja) 表示装置
JP2004031356A (ja) 表示装置
JP2004004911A (ja) 表示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 98800923.4

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1019997001473

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09242904

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1998929802

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1998929802

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019997001473

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1998929802

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1019997001473

Country of ref document: KR