WO1998001907A1 - Resin-encapsulated semiconductor device and method of manufacturing the same - Google Patents

Resin-encapsulated semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
WO1998001907A1
WO1998001907A1 PCT/JP1997/002234 JP9702234W WO9801907A1 WO 1998001907 A1 WO1998001907 A1 WO 1998001907A1 JP 9702234 W JP9702234 W JP 9702234W WO 9801907 A1 WO9801907 A1 WO 9801907A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead
resin
semiconductor device
frame
wire
Prior art date
Application number
PCT/JP1997/002234
Other languages
English (en)
French (fr)
Inventor
Tetsuya Otsuki
Kenzo Yoshimori
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Priority to EP97928497A priority Critical patent/EP0848423B1/en
Priority to US09/011,738 priority patent/US6133623A/en
Priority to DE69735361T priority patent/DE69735361T2/de
Priority to JP50503498A priority patent/JP3944913B2/ja
Publication of WO1998001907A1 publication Critical patent/WO1998001907A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Definitions

  • the present invention relates to a resin-sealed semiconductor device characterized by a lead structure and a method for manufacturing the same.
  • a common inner lead is formed on the circuit forming surface of the body chip via an insulative adhesive, and electrically connected to the conductive chip outside the semiconductor chip.
  • a plurality of inner leads for S are provided, and the semiconductor chip is sealed with mold resin while being held by the common inner lead.
  • the t-inner lead can be used as a power supply lead if the t-inner lead is clean. It has the following advantages:
  • the provision of shared inner leads reduces the number of leads, By reducing the length of the capacitor, the voltage drop 1, 'will be reduced.
  • Japanese Patent Publication No. 6-66351 discloses a semiconductor device having a shared inner lead around a semiconductor chip. According to this configuration, since the common inner lead is not provided on the surface of the conductive chip, the restriction on the layout design of the electrode pads can be eliminated, and the bonding quality can be avoided.
  • the tab on which the semiconductor chip is mounted is integrally provided on one of the leads, and the common lead is provided on the outer periphery of the tab. I-It's hard to get to the minute.
  • the common inner lead is provided, the shape must be partially cut away to avoid the lead in which the tab is integrally provided, and there are restrictions on the shape. If there is a restriction on the shape of the ring, there is a problem that the position of the bonding is also restricted. In recent years, with the increase in power consumption of VLSI and the like, there has been a growing demand for plastic packages with low cost and good heat dissipation.
  • the inventor of the present invention has already created the invention according to Japanese Patent Laid-Open No. 6-530390.
  • a structure was used in which a heat radiator with high thermal conductivity was used, and the heat radiator was provided with a function of mounting an element in place of a die pad.
  • an insulating member was placed on the heat radiator I: from the parent point of supporting the inner lead, and the lead was supported by the insulating member. Therefore, if such a configuration is adopted, a semiconductor device having excellent heat dissipation can be obtained.
  • the purpose of the present invention is to reduce the number of leads by shortening the length of leads by reducing the number of leads by reducing the number of leads by using a common lead, and to achieve resin wiring with a high degree of freedom in wiring design. ⁇ ⁇ To provide a semiconductor device and a manufacturing method thereof.
  • Another object of the present invention is to provide a resin-encapsulated semiconductor device having a heat dissipation characteristic and a method of manufacturing the same.
  • the resin-encapsulated semiconductor device of the present study has an element f-mounting portion for providing a device mounting surface for concealing a semiconductor device,
  • a frame lead continuously surrounding the periphery of the semiconductor in a non-contact state and spaced apart from the front end of the device
  • a wire for electrically connecting the front lead to the electrode portion of the conductor element f and a wire including a wire for electrically connecting the frame lead to the electrode portion of the conductor element ⁇
  • the plurality of leads are the plurality of leads.
  • a frame lead is provided between the semiconductor element and the lead, and the frame lead and the second lead continuous with the frame lead are used, for example, as power supply leads, thereby reducing the number of leads.
  • a predetermined number of '!' Can supply pressure stably and reduce power noise However, the operation speed can be increased.
  • the number of leads corresponding to the leads shared by the frame leads can be used as signal leads, for example, the degree of freedom of wiring is improved.
  • the second lead formed integrally and continuously with the front frame lead is provided. Including the lead. Since the frame lead is supported by the second lead at a plurality of locations, the frame lead is held at a predetermined position it with sufficient mechanical strength. Therefore, even if the frame lead bends slightly downward due to its own weight, a sufficient distance from the front lead 1 can be secured. Further, since the second lead is formed integrally with the frame lead, the number of wire bonding steps can be reduced by that amount, which is advantageous in a manufacturing process. Further, since the lead has a significantly larger cross section than the wire and a lower resistance, the voltage drop can be reduced accordingly.
  • the tenth conductor; 3 ⁇ 4 in the first part, the ⁇ ⁇ Sffii in the ⁇ part is: ⁇
  • the position of the tip of the inner lead constituting the first lead is- It is preferable that the extension is provided. According to such a configuration, when wire bonding the inner lead, ⁇ K can also be used as a platform to support the tip of the female reel ⁇ .
  • the inner lead constituting the first lead has a free end capable of making contact with the surface on which the child is mounted within a range of elastic deformation I. It is preferable that the lead and the lead are joined via a lead support portion of a bracket. According to this configuration, at the time of wire bonding, the free end of the front inner lead is deformed into a shape with the lead holding portion as a fulcrum and the free end of the inner lead is brought into contact with the front mounting surface, so that the wire is The connection can be made reliably and stably, and the inner lead is securely fixed by the lead support.
  • the front element mounting part is made of heat conduction 'I' raw! Use a high quality material to improve heat dissipation Is preferred.
  • the element mounting member is made of a material having not only excellent thermal conductivity but also conductivity, for example, a metal such as copper, aluminum, gold or silver, or gold containing these metals as main components. By being formed, this element mounting portion can be used as a ground region.
  • the frame lead is placed in a state of being floated from the silicon portion of the chip.
  • the state becomes the same as the state where the capacitor is connected, and noise can be reduced.
  • the first half device at least one of a first conductive member capable of grounding the electrode portion of the first conductive element and a second conductive layer capable of grounding the first lead is provided. It is more preferable that the element is formed on the element mounting surface. According to this configuration, the ground of the electrode portion of the semiconductor element and the grounding of the first lead can be carried out in an arbitrary region. As a result, the number of leads for grounding can be reduced, and from this point also the lead can be grounded.
  • the wiring design's own tii degree is [N] higher.
  • Such conductive debris having the grounding property of nj is formed by, for example, plating gold, such as silver, gold, palladium, or aluminum.
  • the first conductive particles and the second conductive particles may be formed apart from each other, or may be formed continuously.
  • Such an insulating layer is preferably made of, for example, a metal oxide film obtained by oxidizing a metal constituting the element mounting portion. By forming this insulating layer, it is possible to prevent a short circuit between the lead and the frame lead and the element mounting portion having frost conductivity. Further, when the insulating layer is formed of a metal oxide film, the oxide usually has a dark color such as black, so that the lead can be easily recognized by image recognition in wire bonding. Not only that, this metal oxide film has better adhesion to the resin that constitutes the resin seal than metal, and the mechanical strength of the package There is an advantage of improving.
  • the element mounting portion may be either a type embedded in a resin sealing portion or a type in which a negative portion is exposed.
  • the type in which the element mounting portion is exposed is preferable. preferable.
  • the element mounting portion has a large S portion including the element installation surface and a small portion protruding from the large portion, and has a substantially convex ffl shape. Further, it is preferable that an end face of the small portion is exposed from the resin sealing portion. According to this configuration, since the surface area of the element mounting portion can be increased, the heat generated by the semiconductor element is efficiently dispersed through the element mounting portion E, and furthermore, the resin sealing portion is formed. The heat is released to the outside through the surface exposed from the part, so that efficient heat radiation is performed.
  • the distance between the device IE surface on which the conductive element is mounted and the portion exposed from the resin sealing portion can be increased, which adversely affects the semiconductor element and the wiring. Intrusion of gas or moisture can be suppressed.
  • portion for example, a small iron part is formed on the small diameter portion of the child mounting portion, or the small portion is formed. It is preferable to form a resin communication hole that communicates in the negative direction in most of the region except the region.
  • the frame lead has a projection or notch that functions as a marking in recognition of both images of wire bonding.
  • a projection or notch for recognition By forming such a projection or notch for recognition, there is an advantage that the recognition of the bonding position by the image recognition at the time of wire bonding becomes accurate and easy.
  • the frame lead is formed of a ring having a substantially rectangular flat tfll shape, and is supported by a servo bar at four corners of the ring. With this support bar, the frame lead is more securely supported.
  • the outer diameter of the frame lead as viewed from the front side is preferably 15 to 80%, more preferably 20 to 70% with respect to the outer diameter as viewed in plan of the resin sealing portion. It is desirable to be within the range of%.
  • the lower limit of the numerical range W mainly depends on the size of the semiconductor element concealed in the element mounting portion. That is, ⁇ in the frame lead At least, it is set so that a sufficient space not to contact the semiconductor element can be secured.
  • the upper limit of the numerical value range is set mainly so as to secure an arrangement area of the first lead, which is discontinuous with the frame lead. When the frame lead is larger than the upper limit, the frame lead itself is easily deformed by its own weight, and there is a disadvantage that the frame lead and the element installation surface are easily short-circuited.
  • the frame lead is set on the actual river, preferably at a width of 0.1 to 2 mm, more preferably 0.2 to 1: 1111.
  • the width of the frame lead is determined by factors such as the setting of the semiconductor element, mechanical strength, wire bonding, and etching.
  • the resin sealing method of the present invention preferably includes the following steps (a) to (d).
  • a green lead branch is installed on the cable laying surface of the front S mounting part, and at least the frame lead and the ⁇ 3 ⁇ 4 frame lead are discontinuous on this lead support.
  • the wire connecting the lead and the electrode portion of the semiconductor layer is pressed down by the lead presser and the leading end is mounted on the wire. It is preferable that it is formed in a state of being in contact with the device of the mounting portion.
  • the semiconductor device of the present invention can be manufactured efficiently. Wear.
  • FIG. 1 is a plan view schematically showing a main part of a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view schematically showing a state cut along the line II-II in FIG.
  • FIG. 3 is a cross-sectional view showing an enlarged part of
  • FIG. 4 is an explanatory diagram showing a wire bonding process of the inner lead.
  • FIG. 4 is a plan view schematically showing a lead frame used in the manufacture of the present invention.
  • FIG. 7 is a diagram for explaining molding in the manufacturing process of the conductor according to the first embodiment.
  • FIG. 8 is a plan view schematically showing a main part of a semiconductor device according to the second embodiment of the present invention.
  • FIG. 9 is a cross-sectional view in which the state cut along the IX-IX line at 18 is projected and reduced.
  • FIG. 1OA is a longitudinal sectional view showing a modified example of the ground plane
  • FIG. 10B is a plan view thereof.
  • FIG. 11A is a partial view of a semiconductor device according to the third embodiment of the present invention. It is a top view which shows typically.
  • FIG. 12 is a plan view schematically showing a part of the conductor device according to the fourth embodiment of the present invention.
  • 1-11 is a cross-sectional view schematically showing a main part of a semiconductor device according to a fifth embodiment of the present invention.
  • FIG. 14A is a longitudinal sectional view schematically illustrating a semiconductor device according to the 3 ⁇ 46-M example of the present invention
  • FIG. 14B is an enlarged view of a semiconductor device according to FIG. 14A.
  • Fig. 15 A ⁇ ! 15D is an explanatory view illustrating a manufacturing process of the f-mounting portion which is reduced to 14A and 14B.
  • Figure 16 is a book! ⁇ A vertical cross-sectional view schematically showing the conductor device for the 7th hour of W. is there.
  • FIG. 17 is a longitudinal sectional view schematically showing a semiconductor device according to an eighth embodiment of the present invention.
  • m18 is a view for explaining the order in which wire bonding is performed on the electrode pads of the semiconductor element.
  • FIGS. m 19 A to 19 D are diagrams showing a preferred embodiment with respect to resin sealing.
  • FIG. 1 is a plan view schematically showing a semiconductor device according to a first embodiment of the present invention without a resin sealing portion.
  • FIG. 2 is a cross-sectional view schematically showing a state cut along the line II-II in FIG.
  • the semiconductor device E 100 of the present embodiment includes an element mounting portion 10, a semiconductor device 20 in contact with the element mounting surface 12 of the element mounting portion 10, and the element mounting portion 1.
  • a plurality of leads (lead groups) 30 which are formed with respect to 0 through a lead support portion 50, and a frame lead 36 disposed outside the conductor element 20. I have.
  • the element-mounting portion 10 is composed of a large portion 10a and a small portion 10b projecting from the large diameter portion 10a, and has a substantially convex cross-sectional shape. It has a shape.
  • the surface of the major portion 10a constitutes the element installation surface 12, and the upper surface of the minor portion 10b constitutes the exposed surface 14.
  • the element mounting surface 12 has a first conductive dust 18 a having a larger area than the area where the semiconductor element 20 is to be installed, A plurality of spot-shaped second conductive layers 18b are formed at positions separated from the conductive layer 18a. Except for these conductive layers 18a and 18b, an insulating layer 16 is formed on the surface of the element P mounting portion 10.
  • the rope carrier 10 may be made of epoxy resin or ceramics, but may be made of a material having high thermal conductivity and high conductivity, such as a metal such as copper, aluminum, silver or gold, or a metal such as these. Desirably, it is composed of the sum of the components ( Particularly, copper is preferable in consideration of the dragon.
  • the material of the conductive layers 18a and 18b is not particularly limited, and examples thereof include silver, gold, palladium, and aluminum. Considering the conductivity and the adhesiveness to the semiconductor element 20. Then, silver is particularly preferred. These conductive layers 18a and 18b can be formed by, for example, a method of contacting and contacting. These conductive layers 18a and 18b are used as grounding layers, as will be described later.
  • the material of the above-mentioned debris 16 is not particularly limited as long as it has a 'great green', but for example, a metal oxide film obtained by oxidizing the metal constituting the ⁇ part 10 It is preferred that For example, when the termination-stimulation unit 10 is made of copper, it is possible to obtain an excellence by oxidizing the ifii using a treatment solution having a strong resistance.
  • the child mounting part 10 is made of aluminum, it may be an insulating debris made by oxidizing and deoxidizing (alumite (trade name)) which is obtained by oxidizing the aluminum. By providing the insulation 16, it is possible to prevent the lead 30 and the frame lead 36 from being entangled with the ⁇ f ' ⁇ : part 10.
  • the insulation 16 made of copper oxide may be used.
  • the insulation 16 made of copper oxide usually shows a blue color such as ⁇ & or brown, so that not only the recognition of the lead 30 in the image recognition in wire bonding is easy, but also the resin sealing II: the resin forming the part 60
  • j increases due to the good adhesion of the package.
  • the semiconductor layer 2 20 is connected to the first conductive layer 18 a formed on the element mounting surface 12 of the ki ⁇ element liES ⁇ 10 by, for example, silver paste. ing.
  • a plurality of electrode pads 22 are formed in a predetermined arrangement on the surface of the semiconductor wire 20.
  • a lead support portion 50 is continuously formed along the circumference of the front mounting surface 12 by bonding.
  • the lead support portion 50 is formed of a tape-shaped member such as a resin having an insulating property, for example, a thermosetting resin such as polyimide resin or epoxy resin.
  • the inner leads 32 constituting the leads 30 are arranged in a discontinuous manner with the frame leads 36.3 ⁇ 43 ⁇ 41 inner leads 32a and front and kl frame leads 36 and a second inner lead 32b arranged integrally and continuously.
  • the inner lead 32 (32a, 32b) is at a predetermined distance L from the tip of the first inner lead 32a, as shown in an enlarged view in FIG.
  • the inner lead 32 is fixed to the support portion 50 by bonding, and thus the inner lead 32 is fixed to the element f-mounting portion 0 via the lead support portion 50.
  • the lead support portion 50 is provided with a relatively small width W on the outer peripheral portion of the outer portion 10 so as to support only a part of the inner lead 32.
  • the lead support portion 50 is made of resin and absorbs moisture due to its properties.However, the width of the lead support portion 50 is made as small as possible to reduce the absorbed moisture as much as possible. Can be. Further, the lead support portion 50 is provided so as to avoid a region where one inner lead 32a is wire-bonded.
  • the inner lead 32a of the semiconductor element 20 and the electrode pad 22 of the semiconductor element 20 are electrically connected by a wire 40 of gold, silver or the like (for example, ⁇ ⁇ ⁇ , Nogawa wire 42). ing.
  • the state of wire bonding between the first inner lead 32a and the electrode pad 22 is reduced to 1 ⁇ 14 and FIG.
  • the wire bonding is performed in order from the shortest wire, it is possible to prevent the wire W which clamps the wire from pulling the bonded wire and cutting it.
  • each inner lead 32a is free from the tip.
  • the free end is deformed downward with the lead holding portion 50 as a fulcrum, and the end abuts on the element K 12.
  • the lead supporting portion 50 is made of resin, it is likely to be softened by heat during wire bonding.
  • the lead holding portion 50 has an area for wire bonding of two. It is hard to be affected by heat. Then, the lead support portion 50 becomes a piece and becomes a wire bonder. This eliminates the inconvenience that it is difficult to perform tuning.
  • the lead holders 1A and IB are released, and as shown in Fig. 5, the inner lead 1 2a is supported in its original horizontal state by its elasticity as shown in Fig. 5. Is done.
  • Each of the inner leads 32 and the element mounting portion 10 are electrically insulated from each other by an insulated lead supporting portion 50.
  • the first inner lead 32 a has an end corresponding to the element mounting surface 12 within a range of elastic deformation. It is required to have sufficient fear to make contact, and to have mechanical strength capable of fully returning to the original horizontal state after / after bonding. In order to satisfy these conditions, the length of the first inner lead 32a may be set as long as its length and mechanical strength are set. Depending on the design and the strength of the lead, it is possible to take the form of a sheave.
  • the lead support portion 50 has a sufficient thickness to be able to stably support the inner lead 32 and to insulate the inner lead 32 and the ⁇ f mounting portion 10 from heat.
  • the width of the lead support 50 is W
  • the J9 of the lead support ⁇ 50 is T
  • the length of the end of the first inner lead 32a so as to reduce it to 3.
  • L is the length of the inner lead 32 and t is the length of the inner lead 32, the following numbers can be given as examples of setting and trule.
  • the conductors i 18 a and 18 b of the element mounting part 10 function as a ground plane. That is, the exposed surface of the first conductive layer 18a is connected by connecting the exposed surface of the conductive layer 18a of section 1 and the plurality of power supply pads 22 for grounding with the grounding wire 44a. Can be shared for ground use. Also, the second conductive layer 18 b and the first inner leads 3 By connecting 2a to ground wire 44b, second conductive layer 18b can be used as a ground plane for the lead. As described above, the conductive layers 18a and 18b function as individual or shared ground planes of the ground electrode pad 22 and the first inner lead 32a. As a result, as many leads as the leads shared for grounding can be used, for example, as signal leads, and the degree of tfl in wiring design increases.
  • the ground potential of the semiconductor element 20 may be set to ground potential. it can.
  • connection of the grounding river wire is performed in the order of the shortest wire, similarly to the wire bonding.
  • the frame lead 36 is disposed between the semiconductor element 20 and the first inner lead 32 a in a non-contact state, and is preferably electrically conductive to prevent short circuit. It is provided at a position offset from the 8b in a flat iffi manner.
  • the frame lead 36 has a substantially rectangular ring shape in plan view, and is stably supported at each of its four corners by a support bar 38. A part of the support bar 38 is fixed by a lead support portion 50 in front of the support bar 38. In this embodiment, the support bar 38 does not have a function as a lead, and the frame lead 36 has a plurality of recognition positions at predetermined positions as shown in FIG. A projection 36a is formed.
  • the recognition protrusion 36a facilitates recognition of the bonding position in wire bonding.
  • the reference coordinates of the electrode pad 22 on the semiconductor element 20 and the reference coordinates of the bonding position of the lead frame are stored in advance, and the actual coordinates are obtained by image recognition. After detecting the difference between the electrode pad to be bonded and each position target of the lead frame and calculating the correction coordinates based on the difference, the correction is automatically and continuously performed.
  • a functions as a marking when detecting the bonding position by image recognition.
  • a similar recognition unit may be formed by a notch formed in the frame lead 36 instead of the recognition protrusion 36a.
  • the frame lead 36 and the second inner lead 32 b continuous with the frame lead 36 are, for example, a power supply / “.
  • V cc V cc lead or a quasi-power / O (V ss) lead.
  • V sc quasi-power / O
  • the power supply electrode pad 22 and the frame lead 36 must be connected to each other by a power supply wire 46.
  • the number of leads used for the power supply can be greatly reduced, so that the number of leads that can be used as the lead for the semiconductor device can be relatively increased, and the electrode of the semiconductor element can be reduced.
  • the degree of freedom in wire wiring between the pad and the lead can be increased, which is advantageous for installation.
  • the frame lead 36 it is possible to supply a predetermined power supply or a reference at any position on the surface of the semiconductor element 20, and to reduce the operating speed while keeping the power supply noise low. Speeding up can be achieved.
  • the frame lead 36 is located outside the semiconductor element 20 and has little spatial restriction, the size of the frame lead 36 can be made sufficiently large. Therefore, when the frame lead 36 is used as a power source lead, its electrical resistance can be reduced, and stable power can be supplied at any position. Furthermore, when the frame lead 36 is used as a power supply lead, the conductive dust 18 a and the conductive layer 18 b face each other with the frame lead 36, so that the state is the same as that of a capacitor. High-speed response becomes possible with a decrease.
  • a further characteristic feature is that the frame lead 36 is secured by a plurality of second inner leads 32b in addition to the support bar 38, so that sufficient support strength can be secured. .
  • the frame lead 36 bends downward due to its own weight, it is possible to maintain the gap with the one element mounting portion 10 at a predetermined value, for example, 3.0 p.m or more.
  • the second inner lead 32b has a larger break E than the bonding wire, its electrical resistance can be reduced, and a stable voltage can be applied to the frame lead 36 with a small voltage drop. Can be supplied.
  • the second inner lead 32b is formed integrally with the frame lead 36, a wire bonding step for connecting the two is not required, which is advantageous in the manufacturing process. .
  • the number and arrangement of the second inner leads 32 b are set mainly in consideration of the design items of the semiconductor chip and the support strength of the frame lead 36. From the viewpoint of supporting the frame lead 36, it is desirable that the second inner lead 32b is symmetrically arranged with respect to each side of the frame lead 36, but is not limited thereto. As long as a gap with the device installation lili 12 is ensured, extreme aspects can be taken depending on the size and shape of the device. In other words, the number and arrangement of the second inner leads 32b may be different on the & side of the frame lead 36, and the side of the frame lead 36 not having the second inner lead 32b may be different. There may be.
  • the lead frame 100 0 0 is composed of, for example, an inner lead 3 2 composed of a first inner lead 32 a and an inner lead 32 b of ⁇ 2 and an outer lead 34 on a substrate frame ⁇ 0.
  • the lead 30, the frame lead 36 and the support bar 38 are integrally supported in a predetermined pattern.
  • the outer leads 34 are connected to each other by a tomba part 72 to reinforce the lead frame.
  • the inner lead 32 extends from the outer lead 34 so as to leave a predetermined area (device hole) at the center. And, within this area,
  • the frame lead 36 is supported at four corners by support bars 38, and further at a plurality of locations on each side by a second inner lead 32b. Supported.
  • Each sabot bar 38 is connected to a damba part 72.
  • the element mounting part 10 is! As shown in FIG. 1 and FIG. 2, conductive layers 18a and 18b are formed in a predetermined region of the element mounting portion water body composed of the fired portion 10a and the small portion 12b by, for example, silver plating. Is done. Then, with the conductive layers 18a and 18b masked, the element mounting portion body is immersed in, for example, “Ebonol (product)” manufactured by Meltex Co. for several seconds to oxidize the surface. Thus, the insulating layer 16 is formed.
  • the insulating layer formed in this manner has a thickness of, for example, 2 to 3 / m, and its airtight pile rate is 10 ′ : i ⁇ cm, which indicates that it has good insulation.
  • the conductive dusts 18a and 18b may be formed after the insulating layer 16 is formed.
  • the semiconductor layer 20 is bonded to a predetermined position of the layer arrangement SS ifijl 2 of the chip mounting section 10 obtained in this way by using a silver paste electrode. Thereafter, the element mounting portion 100, the lead support portion 50, and the lead frame 100 are aligned and overlapped, and 3 is thermocompression-bonded using a bonding agent such as an epoxy resin, thereby fixing each other. . Next, the signal wire 42, the ground wires 44a and 44b, and the power supply wire 46 are bonded in a predetermined pattern using a wire bonding apparatus by an ordinary method.
  • bonding from a short bonding distance is performed, for example, bonding of a ground wire, bonding of a power supply wire, and then bonding of a signal wire, so that, for example, bonding with an adjacent wire is performed.
  • Contact can be prevented in the bonding process, and as a result, reliable wire bonding can be performed.
  • a resin sealing portion 60 is formed using an epoxy resin or the like by a commonly used molding process. At this time, molding is performed in a state where the exposed surface 14 of the element mounting portion 10 is exposed from the resin sealing portion 60.
  • FIG. 5 is a schematic diagram showing an example of a relationship with a card support portion 50.
  • the sum hl + h2 of the height h1 of the element mounting portion 10 and the height (thickness) h2 of the lead support portion 50 is given by the lower mold 8 2 cavity 8
  • the depth H is substantially equal to 4.
  • the thickness h2 of the lead supporting portion 50 is 0.05 to 0.5 mm
  • the difference H—hi from hi is preferably 0 to 0.5 mm.
  • the semiconductor device 20 and the lead frame 100 0 By setting the height h 1 of the device mounting portion 10, the thickness h 2 of the lead support portion 50 and the depth H of the cavity 84 in this manner, the semiconductor device 20 and the lead frame 100 0
  • the resin can be molded in a state in which the resin is accurately positioned, and the exposed surface 14 of the element mounting portion 10 is formed in a state where it is more reliably exposed than the resin sealing portion 60.
  • the main functions or actions of the conductor device 100 of the present embodiment are summarized as follows.
  • heat generated in the semiconductor element 20 is efficiently dispersed through the element mounting portion 10 having high thermal conductivity, and is exposed from the resin sealing portion 60. Is released to the outside through the exposed surface 14.
  • the shape of the element mounting portion 10 into a substantially convex cross section, the surface area of the element mounting portion 10 can be increased, and the heat radiation effect can be enhanced.
  • the distance from the exposed surface 14 to the device mounting surface 12 can be increased, and from the outside. It is possible to suppress the deterioration of the device characteristics due to the invasion of the gas or moisture.
  • the presence of the insulating layer 16 on the surface of the element mounting portion 10 can prevent a short circuit between the lead 30 and the frame lead 36 and the element mounting portion 10. Further, since the insulating layer 16 has a dark color, not only is it easy to recognize and recognize leads in wire bonding, but also the insulating layer 16 has the effect of increasing the adhesion to the resin sealing portion 60.
  • the frame lead 36 between the semiconductor element 20 and the lead 30 and using the frame lead 36 as, for example, a source lead (Vcc or Vss lead), the number of leads can be reduced. 30 allows a predetermined power to be stably supplied to the power supply electrode pad 22 formed at an arbitrary position of the semiconductor element 20, thereby reducing the power supply noise and increasing the operation speed. be able to.
  • the power supply lead can be shared by the frame lead 36, and the shared lead can be used as, for example, a signal lead, thereby improving the degree of freedom in wiring design.
  • the frame lead 36 is held by a plurality of second inner leads 32b in addition to the support bar 38, sufficient support strength can be ensured. Therefore, even if the frame lead 36 is depressed downward by ffi, the gap between the frame lead 36 and the element mounting portion 10 can be maintained at a predetermined value. Further, the second inner lead 32 b can supply a stable voltage to the front frame lead 36 in a state where the electric resistance is smaller and the voltage drop is smaller than that of the bonding wire. Further, since the second inner lead 32b is formed integrally with the frame lead 36, the second inner lead 32b does not require a wire bonding step, which is advantageous in a manufacturing process.
  • the element mounting 12 of the element mounting part 10 is provided with:
  • the grounding electrode pad 22 or lead 30 of the semiconductor device 20 and the conductive layer 18a or 18b are connected to each other via grounding wires 44a and 44b, respectively.
  • grounding can be performed in any area.
  • the number of leads for grounding can be reduced, and the corresponding lead can be used as, for example, a lead for a positive electrode. Is improved.
  • the semiconductor device 200 of the present embodiment will be described with reference to FIGS.
  • members having the same functions as those of the semiconductor device 100 of the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the first difference between the semiconductor device 200 of the present embodiment and the semiconductor device 100 of the first embodiment is that the planar shape of the element mounting portion 10 is a rectangular shape having long sides and short sides.
  • the point is that the lead support portion is composed of a pair of lead support portions 52 and 54 facing the short side, that is, the long side.
  • the reason why the support leads 52 and 54 are partially provided is that, in order to secure an area for providing the semiconductor element 20 and the frame lead 36, the inner lead 32 in the short side direction is required. This is because the length must be shorter than the inner lead 32 in the long side direction. In other words, when the lead support is provided for the inner lead 32 in the short side direction, the length of the end of the first inner lead 32a required for wire bonding (see FIG. 3) Therefore, there is a possibility that reliable bonding cannot be performed. However, as clearly shown in FIG. 9, the length of the inner lead 32 in the short side direction is shorter than the length of the inner lead 32 in the ⁇ side direction, so that the mechanical strength of the lead frame and the lead itself is provided. Depending on the degree, even when there is no configuration corresponding to the lead support portion, sufficient stability during wire bonding can be ensured.
  • the second point in which the semiconductor device 200 of the present embodiment differs from the first embodiment is that the second conductive layer 18 b constituting the ground plane of the first inner lead 32 a is different from that of the first embodiment. It has a belt shape that extends continuously along the sides of the frame lead 36 instead of the spot shape. According to the second conductor 18b having such a thin shape, there is an advantage that the formation area of the grounding wire 44b is enlarged, and the wiring design becomes easier.
  • the third point of the t-conductor device 200 of the present embodiment different from that of the first embodiment is that the resin communicating with the thickness direction in the large portion 10a excluding the small portion 1Ob region. This means that the communication holes 62 were formed. By forming the resin communication hole 62, the resin forming the resin sealing portion 60 flows into the resin communication hole 62, so that the element mounting portion 10 and the resin sealing portion 60 The bonding strength becomes stronger, and the mechanical strength of the package becomes larger.
  • the pattern of the ⁇ of the cutout portion 10 forming the ground plane is not limited to the above-described embodiment, and can take various forms.
  • a conductor formed by continuously forming a ground region of the semiconductor element 20 and a ground region of the inner lead 32 is formed.
  • a ground plane may be constituted by the above.
  • the frame lead 36 is formed at about 18 c, the support of the frame 36 is strengthened, for example, so as to prevent a short circuit between them. It is desirable that such considerations be taken.
  • FIG. 11 is a plane 1: schematically showing a main part of a semiconductor device 300 according to a third embodiment of the present invention.
  • This semiconductor device iS 300 becomes the semiconductor device 100 of the first embodiment shown in FIG. 1 in terms of the shape of the frame lead.
  • the configuration other than the frame lead is the same as that of the semiconductor device 100 shown in FIG. 1, and therefore, the description will be given with the same reference numerals.
  • the frame lead 336 does not cover the recognition protrusion 36a of the frame lead 36 in FIG.
  • the recognition projections 36a are for facilitating the recognition of the bonding position, but omitting them does not impair the function of the frame lead itself.
  • it is difficult to recognize the bonding position and it is preferable to compensate for this by other means.
  • the electrode pad 22 of the semiconductor element 10 and the first inner lead 32 a are connected first, and this wire is used as a reference.
  • FIG. 12 is a plan view schematically showing a main part of a semiconductor device 400 according to the fourth embodiment of the present invention.
  • This semiconductor device 400 differs from the semiconductor device 300 of the third embodiment shown in FIG. 11 in the shape of the second conductive layer.
  • the configuration other than the second conductive layer is the same as that of the semiconductor device 300 shown in FIG. 11, and thus the description will be given with the same reference numerals.
  • a plurality of second conductive layers 18 b are formed in spots, whereas in 112, the second conductive layers 418 b are formed of first inner leads 3.
  • An area between 2a and the frame lead 336 is formed in a rectangular ring shape.
  • FIG. 13 is a cross-sectional view schematically showing a main part of a semiconductor device 500 according to a fifth embodiment of the present invention.
  • the semiconductor device 500 has a shape of a first conductive layer. 2 is different from the semiconductor device 100 shown in FIG. Since the configuration other than the first conductive layer is the same as that of the semiconductor device 100 shown in FIG. 2, the same reference numerals are used for the description.
  • the first conductive layer 18a has a larger surface ffi than the region where the semiconductor element 20 is provided, whereas in FIG. 13, the first conductive layer 5 18a Has a smaller surface area than the region where the conductive element 20 is installed.
  • the first conductive layer 18a is formed of silver plating or the like, but this silver plating or the like has poor adhesion to the resin constituting the resin sealing portion 60. .
  • the insulating layer 16 is formed by an oxidizing process and has good adhesiveness to a resin. Therefore, As shown in FIG. 2, when the first conductive layer 18a is formed so as to protrude outside the semiconductor element 20, the adhesiveness to the resin sealing portion 60 at this portion is slightly inferior. Therefore, as shown in FIG. 13, the first conductive layer 5 18 a is set to have a smaller surface area than the region where the semiconductor element 20 is provided, and the first conductive dust 5 18 a It did not protrude. By doing so, the resin sealing portion 60 does not contact the first conductive layer 518a, so that the resin sealing can be performed more completely.
  • the conductive layer 5 18 b is formed in a region separated from the back surface of the semiconductor element 20 so as to prevent the semiconductor element 20 from being affected by poor adhesion to the resin sealing part 60. It is.
  • FIGS. 14A and 14B are cross-sectional views schematically showing a semiconductor device 600 according to the sixth embodiment of the present invention.
  • members having substantially the same functions as those of the semiconductor device 100 of the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • a characteristic portion different from the semiconductor device 100 is that the shape of the element mounting portion 100 is different. More specifically, the small part 1 Ob is formed so that the width X of the exposed surface 14 is larger than the width X of the exposed surface 14; In that it is shaped like With such an undercut shape, the small diameter portion 10b functions as a stopper for the resin sealing portion 60, and the mechanical strength of the package is further improved.
  • the undercut shape is used, the distance from the exposed surface 14 to the large g portion 10a is long, so that the penetration of moisture can be prevented at all.
  • neither the conductive layer nor the insulating layer is formed on the surface of the element mounting portion 10.
  • FIGS. 15A to 15D First, as shown in FIG. 15A, on one surface of a metal plate 80 of copper or the like having the same thickness as the device mounting portion 10 to be formed, and on the exposed surface 14 of the device mounting portion 10. A first resist film 82 is provided at a predetermined interval at a corresponding portion, and a second resist film 84 is formed on the lower surface of the metal plate 80.
  • the metal plate 80 was exposed by wet etching using the resist films 82 and 84 as a mask, for example, using an etching solution containing ferric chloride as a main component. Etching is performed to a depth corresponding to the thickness of the small diameter portion 10 b of the mounting portion 10.
  • a predetermined portion corresponding to the human diameter portion 10a of the element mounting portion 10 is formed.
  • the metal plate 8 ⁇ is divided by press working or mechanical working such as cutting at an interval of to form the element mounting portion 10.
  • the etching side [fii has an undercut shape that is hollowed out in one plane.
  • an oxide film is formed on the etched surface, which serves as an insulating film and has low adhesion to the resin constituting the resin sealing portion 60. It becomes a film.
  • a semiconductor device 700 according to the seventh embodiment of the present invention will be described with reference to FIG.
  • step # 116 substantially the same parts as in the previous sixth embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • a conductive layer 64 made of, for example, a hang is formed on the surface of the element mounting portion 10.
  • the conductive dust 64 is formed in the same step when the solder plating layer 34 a formed on the surface of the anode lead 34 is formed.
  • the corrosion prevention of the exposed surface 14 of the element mounting portion 10 can be increased.
  • wiring connection when applying a predetermined potential including the ground potential to the element mounting portion 10 There is an advantage that attachment of a radiation fin not shown becomes easy.
  • the radiation fins are easily peeled off by heat.
  • Forming the conductive layer 64 made of solder and attaching the heat radiating fin is an effective attaching means.
  • solder is also attached to the radiation fins in advance, the conductive layer 64 side is heated to about 180 ° C, the radiation fin side is heated to about 300 ° C, and both are contacted. If this is done, the hang melts at about 180 ° C. and the mounting of the “mountain” is completed, and only the heat radiation fin side has a high temperature and the semiconductor device 700 side has a relatively low temperature, so that the semiconductor The element 20 can be protected from heat.
  • the conductor device 800 according to the eighth embodiment of the present invention will be described with reference to FIG.
  • FIG. 17 portions that are qualitatively the same as those in the first embodiment are denoted by the symbol ⁇ 1, and a detailed description thereof is omitted.
  • the illustration of the grounding wire is omitted.
  • the characteristic feature of this embodiment is that the element mounting portion 10 is not exposed from the resin sealing portion 60 and is provided in a sealed state inside the resin sealing portion 60. It is. As described above, the heat dissipation efficiency of the conductor device having the built-in chip mounting portion 1 is inferior to that of the exposed type, but the resin sealing portion 60 allows the conductor element and its surrounding wiring to be formed. The part is almost completely enclosed, and it has the advantage that ⁇ -li: can be more effectively inserted into substances that adversely affect these semiconductor elements and wiring.
  • the lead 30 since the lead 30 has the support arm 30a which is formed physically, the lead 30 is supported on the lead 30 and its deformation is prevented. Since the support arm 30a has conductivity, it is necessary that at least the insulating layer 16 be formed in a region of the element mounting portion 10 with which the tip contacts.
  • FIG. 18 is a diagram illustrating the order in which wire bonding is performed on the electrode pads of the semiconductor element.
  • a plurality of electrode pads 22 are provided at the peripheral end of the surface of the conductive element 20, and a wire 40 connected to the ⁇ electrode pad 22 is provided. Are arranged radially from the center of the semiconductor element 20.
  • the wire 40 connected to the electrode pad 22 near the center is arranged almost perpendicularly to the side, whereas the corner 40
  • the wire 40 connected to the nearby electric pad 22 is arranged obliquely with respect to the side.
  • the closer to the corner from the center of the side the more oblique the slope becomes.
  • the wire 40 is disposed with a large inclination near the corner, and the inclination becomes smaller toward the center along the rows of the electrode pads, and is substantially smaller than the vicinity near the center. Wires are placed at right angles.
  • the order of the wire bonding to be proposed is that the order is from the one near the corner to the central force ⁇ .
  • a wire (close to the corner) that is arranged at a large inclination with respect to the fti row of the electrode pad is replaced by a wire (close to the center) that is arranged at a right angle to the array.
  • the wire bonding is performed in the direction in which the rising from the inclination is performed at right angles.
  • the wires 40a40b, 40c, ... are connected in the order of the electrode pads 22a22b.22c, ....
  • the reason for this is that if wire bonding is performed in the opposite direction, the jig holding the wire 40 may hit the already connected wire 40 and be cut off.
  • FIGS. 19A to 19D show an example 1 suitable for resin sealing.
  • the semiconductor element 20, the lead 30, and the wire 40 are resin-encapsulated by porting the molten or solution-state resin to only the area.
  • the part 90 is formed. According to such potting, the wire 40 is not cut by the force when the resin is poured.

Description

明 細 書 樹脂封止型 ^導体装置およびその製造方法
[技術分野]
本発明は、 リ一ド構造に特徴を有する樹脂封止型半導体装置およびその製造方 法に関する。
[背景技術]
論理 V L S I等の集積度の ¾い半導体装置においては、 半導体チップにおける 入出力用の電極 （パッ ド） および電源用電極の数が多くなる。 したがって、 それ それの電極に接^するため、 この電極と同じ数のたくさんのリ一ドが必要となる また、 一つの半導体チップの複数筒所に電源をとろうとするときに、 それそれ の接続用のワイヤの長さが異なると、 その抵抗値が異なることとなる。 そうする と、 それぞれの電圧降下が異なることから各電極に --の電圧を印加することが 難しくなる。 なお、 各電極と ¾源とを接続するワイヤの長さを、 全て等しくする ためには、 最も畏くなるものに他のものを合わせる必要があり、 ワイヤが長くな つてその ¾圧降下が大きくなつてしまう。
そこで、 この問题を解決するものとして、 特閲 ¥ 4 - 1 7 4 5 5 1 ¾·公報に開 示された、 ^体装歡がある。 こ 半導体装置は、 .^体チ ノプの回路形成面の上 に共用インナーリードが絶緣性接着材を介して精層され、 かつ、 半導体チップの 外側に該卡.導体チップと電気的に接続された複数の信 S用インナーリードが設け られ、 半導体チップが共用インナ一リードで保持された形でモールド樹脂で封止 されていることに特徴を する。
この半導体装置によれば、 半導体チップが搭載されるタブを設けていないので、 ボンディングワイヤとタブとの短絡を防 jl:できること、 t-用インナーリードを冽 えば電源用リードとして用いることにより、 リードピンの共用化を容易に実現す ることができる二と、 等の利点を有する。
特に、 共用インナーリードを設けたことは、 リードの数を減らすとともに、 ヮ ィャの長さを短く して電圧降 1、'を低減させることになる。
しかしながら、 この半導体装置においては、 半導体チップ表面に共用インナ一 リードが積層されるため、 半導体チップ表面の電極パッ ドの配列設計に制約があ ること、 共用インナーリードと ^導体チップとを接^する絶縁性接着材によるチ ッブの汚染や接着材の軟化によるボンディング不良等が ¾生する可能性があるこ と、 等の問題があった。
また、 特公平 6— 6 6 3 5 1 公報には、 半導体チップの周 [州に共用ィンナ一 リードを設けた半導体装置が^示されている。 この構成によれば、 ^導体チップ 表面に共用インナーリードを設けるのではないため、 電極パッ ドの配列設計の制 約をなく して、 ボンディング个良も避けることができる。
しかし、 この構成は、 半導体チップを搭載するタブがリードの一つに一体的に 設けられており、 このタブの外周に共用リードが設けられるので、 タブと共用ィ ンナーリードとの問の絶綠を I -分に^ることが難しい。 また、 共用インナーリ一 ドを設けるとはいうものの、 その形状は、 タブが一体的に設けられるリ一ドを避 けて一部が切断された形状としなければならず、 形状に制約がある。 そして、 幵； 状に制約があると、 ボンディングを行う位 も制約を けるという問題があった。 なお、 近年.、 V L S I等の消費 ' Ϊ力の増大に伴い、 低コス トで放熱性の良好な プラスチックパッケージの要求が ^まっている。 これに対処するために、 材料の 面からは、 リードフレームや封 J I：川樹脂の熱伝導性を高めることが検討され、 構 造の面からは、 リ一ドフレーム ·デザィンの変更ゃヒ一トシンクすなわち放熱体 の付加による放熱忤の向ヒが検討されている。 特に、 放熱体の付加によるパッケ —ジの放熱性の改善は、 消費 ¾力が 1チップあたり 2 W程度までの L S Iにおい ては、 もっともオーツ ドヅクスな対策と考えられている。
そこで、 上述の放熱といった観点から、 本願発明の発明者は、 既に特開平 6— 5 3 3 9 0号に係る発明を創作した。 この 明では、 熱伝導性の高い放熱体を用 いて、 その放熱体にダイパッ ドの代わりとなる素子載置の機能をもたせた構造を 採っていた。 その際、 インナリードの支持といった親点から放熱体 I：に絶緣部材 を配置しその絶緣部材により リードを支持させる構造を つていた。 したがって、 かかる構成も j ¾すれば、 放熱性においても優れた半導体装置を 得ることができる。
[発明の開示]
本発明の 的は、 リードの共用化を図ることにより、 リードの数を減らし、 ヮ ィャの長さを短く して^ 降卜を低減して、 配線設計の ¾由度が高い樹脂封止 ¾ 半導体装置およびその製造方法を提供することにある。
本発明の他の 1的は、 卨 I、放熱特忤を有する樹脂封止型半導体装置およびその 製造方法を提供することにある。
本究明の樹脂封止型半導体装 ΨΙは、 半導体素子を設匿するための素子設置面を 冇する素 f-載置部と、
この素子敝^部の前^^子 , ^面に接 された半^体素子と、
前 ¾半導体 の周囲を非接触状態で連続的に囲み、 かつ前 d素子設置 ιΐ と離 間した状態で Κ設されるフレームリードと、
前記半導体索子から離問した位 で前記 救^部に対して絶縁されて配設さ れる複数のリ一ドと、
少なくとも、 前 ^リ一ドと 導体素 fの電極部とを 気的に接続するワイ ャおよび前記フレームリードと ½記^導体尜子の電極部とを 的に接続するヮ ィャを含むワイヤ^と、
前^ 載置部、 前記半導体桌 T、 t¾ リードの一部および前^フレームリー ドを封止する樹脂封止部と、 を aみ、
前記複数のリードは、
前記フレームリードと不連^の状態で配 ¾される第 1のリードと、
前記フレームリ—一ドと- 体的に連！ ¾した状態で配設される第 2のリードと、 を 含む。
この半導体装置においては、 半導体素子とリードとの問にフレームリ一ドを設 け、 このフレームリードおよび該フレームリ一ドと連続する第 2のリードを例え ば電源用リードとして用いることにより、 少ない本数のリ一ドによって半導体素 子の電極部に所定の'！:圧を安定して供給することができ、 電源ノィズを低下させ ながら動作速度の高速化を達成することができる。
そして、 フレームリードによって共用化されたリードに相 ¾する本数のリ一ド は例えば信号用リードとして川いることができるため、 配線;! 十の自由度が向上 する。
前記半導体装^においては、 前記リードは、 前記フレームリードと不連続の状 態で配設される第 1のリードの他に、 前^フレームリードと一体的に連続して形 成される第 2のリードを含む。 そして、 前記フレームリードは複数の箇所におい て第 2のリードによって支持されるため、 所定位 itにおいて充分な機械的強度で 保持される。 従って、 フレームリードは自重よつて多少下方に撓んだとしても、 前 ^子設 1¾邰との距離を充分に確保することができる。 また、 前記第 2のリー ドは前記フレームリードと一体的に形成されるため、 その分のワイヤボンディン グ工程数を減らすことができ、 ； 造プロセス上有利である。 さらに、 前記リード はワイヤに比べて断面 ¾がかなり大きく ΐϋ¾抵抗が小さいため、 その分の電圧降 下を低減することができる。
前, 十-導体装; ¾においては、 1¾記紊广战 ^部の^子 ^iS ffiiは、 ;ϊ 第 1のリー ドを構成するインナ一リードの先端が -面的にみて なる位證まで延設されてい ることが好ましい。 このような祸成によれば、 インナーリードのワイヤボンディ ングに際して
Figure imgf000006_0001
¾K而をィンナ一リー卜の先端邰を支持する台として兼用 することができる。
前記^導体装置においては、 I¾ SL!第 1のリードを構成するィンナーリードは、 前記^子載蹬郃の^子設置面に対して弾性変形の範 I で接触可能な ϋ由端を確保 した状態で絶緑性のリ一ド友持邰によって支持され、 かっこのリード支持部を介 して前記尜子載 Ιϋ郃と前記リードとが接合されていることが好ましい。 この構成 によれば、 ワイヤボンディングの」::程において、 前 インナーリードがリード ¾ 持部を支点としてその自由端がド に変形して前^^子設置面に当接することに より、 ワイヤの接続を確 'かつ安定に行うことができるとともに、 インナーリー ドはリード支持部によって確 に固定される。
また、 前 素子載置部は、 熱伝導 'I'生の！ ¾い材質で構成して放熱性を ¾めること が好ましい。
さらに、 前記素子載置郃は、 熱伝導性に優れるだけでなく、 導電性を有する材 料、 例えば銅， アルミニウム， 金または銀等の金厲、 あるいはこれらの各金属を 主成分とする 金によって形成されることにより、 この素子載置部を接地領域と して用いることができる。
例えば、 素子載置部をマイナスの電位とし、 フレームリードをプラスの電位と する場合に、 フレームリードが尜子鉞 Si部から浮いた状態で配置されるので、 樹 脂封止されると両者の問にコンデンサが接続されたのと同様の状態となってノィ ズの低減を図ることができる。
また、 前^半^体装 においては、 前 ^導体素子の電極部の接地が可能な第 1の導亀 およひ'前記第 1のリードの接地が可能な第 2の導電層の少なくとも一 方が、 前記素子設置 Πに形成されていることが望ましい。 この構成によれば、 半 導体素子の電極部の ½地ならびに第 1のリードの接地を任意の領域において行う ことができ、 その結果接地用のリードを減らすことができ、 この点からもリード の配線設計の自 tii度が [N]上.する。
このような接地を nj能とする導電屑は、 例えば銀， 金， パラジウム， アルミ二 ゥム等の金屈を例えばメツキすることによって形成される。
前記第 1の導電 および第 2の導 ¾屑は、 :いに離問して形成されていてもよ く、 あるいは迚続的に形成されていてもよい。
さらに、 前記^導体装置においては、 前記第 1の導電層および第 2の導電層が 形成された領域以外の素子載^部の表 iii こ、 絶玆^が形成されていることが望ま しい。 このような絶緣層は、 例えば素子載置部を構成する金属を酸化処理して得 られた金属酸化膜から構成されることが好ましい。 この絶縁層を形成することに より、 リードおよびフレームリ一ドと導霜性を有する素子載置部との短絡を防止 することができる。 さらに、 前記絶綠層が金属酸化膜から形成されている場合に は、 通常この酸化胶は黒色等の暗色を呈しているため、 ワイヤボンディングにお ける画像認識でのリードの認識が容易となるだけでなく、 この金属酸化膜は金属 に比べて樹脂封 部を構成する樹脂との密着性がよく、 パッケージの機械的強度 が向上する利点がある。
前記半導体装置においては、 前記素子載置部は、 樹脂封止部内に埋設されたタ イブ、 あるいは -部が露出するタイプのいずれでもよいが、 放熱効率の点からす れば、 露出するタイプが好ましい。
例えば、 前記素子載置部は、 前記素子設置面を含む大 S部とこの大侄部より突 出する小 ¾部とからなる、 断 ffl形状がほぼ凸状をなすことが好ましい。 さらに、 前記小½部の端面は樹脂封止部から露出していることが好ましい。 この構成によ れば、 素子載置部の表面積を人きくすることができるため、 半導体素子で究生し た熱は、 素子載 E部を介して効率よく分散され、 さらに、 樹脂封 1ヒ部より露出し た面を介して外部に放出されることにより、 効率のよい放熱が行われる。 さらに、 この素子載置部によれば、 導休尜子が搭載される尜 設 IE面と樹脂封止部から 露出する而との距離を大きくすることができるため、 半導体素子や配線に悪影響 を えるガスあるいは水分等の侵入を抑制することができる。 また、 素了-載置部 と樹脂封 it:部との接合力を高めるために、 例えば、 前記尜子載置部の小径部にァ ンダ一力 ' トを形 fjkしたり、 小 部の領域を除く大 ¾部において -さ方 に連通 する樹脂連通孔を形成することが好ましい。
前,; d半導体装 においては、 前記フレームリードは、 ワイヤボンディ ングの両 像認識においてマーキングとして機能する, 識 の突起あるいは切欠きを有する ことが好ましい。 このような 、識用の突起ある は切欠きを形成することにより、 ワイヤボンディング時の画像認識によるボンディング位^の認識が正確かつ容易 となる利点がある。
前記フレームリードは、 平 tfll形状がほぼ矩形状のリングからなり、 このリング の 4隅においてサボ一トバ一によって支持されることが好ましい。 このサポート バーにより、 フレームリードはより確¾に支持される。
前記フレームリ一ドは、 その甲面的にみた外径が、 前記樹脂封止部の平面的に みた外径に対して、 好ましくは 1 5〜 8 0 %、 より好ましくは 2 0〜 7 0 %の範 囲内にあることが望ましい。 前 ¾数値範 Wの下限は、 主として、 素子載置部に設 匿-される半導体素子のサイズに依存する。 すなわち、 フレームリードの内^は、 少なくとも、 半導体素子と接触しないための十分な空間が確保できるように設定 される。 また、 前記数値範囲の上限は、 主として、 フレームリードと不連続の前 記第 1のリードの配置領域を確保できるように設定される。 また、 フレームリー ドが前記上限値より大きいと、 フレームリード自体が自重によって変形しやすく、 フレームリードと素子設置面とが短絡しやすくなる不都合がある。
フレームリードは、 実川上、 その幅が、 好ましくは 0 . l〜2 m m、 より好ま しくは 0 . 2〜1：!1111に設¾される。 フレームリードの幅は、 半導体素子の設針 事項や、 機械的強度、 ワイヤボンディング、 エッチング加工などの要因によって 決定される。
本発明の樹脂封止. ¾半導体装 の製造方法は、 以下の工程 ( a ) ないし （d ) を含むことが好ましい。
( a ) 桌 f載^部の尜 T設^ Ιίίΐの所定位 ii1に接着剂、 好ましくは導電性の接 若剤によって半導体素子を接合する工稃、
( b ) 前 尜子載 S部の索 設 面ヒに絶緑性のリード支 部を配設し、 こ のリ一ド支持部の に、 少なくとも、 フレームリード、 Γί¾フレームリードと不 連続の状態にある第 1のリード、 および前 フレームリ―ドと連続した状態にあ る第 2のリードが一体的に形成されたリードフレームを配置し、 前記リ一ド支持 部を介して前記素子載置部と リードフレームとを接着固定する工程、
( c ) 少なくとも、 前,; ΰί¾ 1のリードと前 tki半 ¾休¾ ^の電極部とを^気的 に接続するワイヤ、 および前記フレームリ一ドと前記 導体素子の電極部とを電 気的に接統するワイヤを含むワイヤ群を、 ワイヤボンディング手段によって形成 する工程、 および、
( d ) 前 ェ¾ ( a ) 〜 （ c ) で形成された部材を金 にセッ トし、 モール ディングによって樹脂封止部を形成する丁-程。
また、 前^に程 ( C ) において、 前記リードと前記半導体尜 の電極部とを接 続するワイヤは、 リ一ド押えにより前記リ一ドを押下してその先端部を前 素ィ- 載置部の素 置而に当接させた状態で形成されることが好ましい。
これらの製 方法によれば、 本発明の半導体装置を効率よく製造することがで きる。
[図面の簡単な説明]
図 1は、 本発明の第 1突施例の要部を模式的に示す平面図である。
図 2は、 図 1における I I— I I線に沿って切断した状態を模式的に示す断面図で ある。
図 3は、 |¾] 1に示す要部を拡大して/ す断面図である。
図 4は、 ィンナーリードのワイヤボンディングェ程を示す説明図である。
m 5は、 |¾1 4におけるヮィャボンディ ングが終 Γした状態を示す説明である。 図 6は、 第 1実施例の 導体装!！の製造において用いられたリードフレームを 模式的に示す平面図である。
図 7は、 ¾ 1実施例の 導体 の製造プロセスにおけるモ一ルディングを説 明するための図である。
図 8は、 本 ¾ mの第 2 ¾施例にかかる半導体装 の要部を模式的に示す平面図 である。
9は、 1 8における I X— I X線に沿つてヒ刀断した状態を投式的に小す断面図で ある。
図 1 O Aは、 接地面の変形例を示す縦断面図、 図 1 0 Bはその ' 面図である (、 図 1 1は、 本 明の ¾ 3 ¾施例にかかる半導体装^の ¾部を模式的に示す平面 図である。
Μ 1 2は、 本 明の第 4 ¾施例にかかる ψ.導体装 の¾部を校式的に示す平面 図である。
1¾1 1 3は、 本発明の第 5実施例にかかる半導体装置の要部を模式的に示す断面 図である。
図 1 4 Aは、 ¾叨の ¾ 6 -M施例にかかる半導体装； を模式的に す縦断面図、 図 1 4 Bは図 1 4 Aに^す素了-載 部を拡大して示す図である。
図 1 5 A〜！ 1 5 Dは、 1 4 A , 1 4 Bに小す尜 f-載置部の製造プロセスを す説明図である。
図 1 6は、 本！^ Wの第 7 施hにかかる 導体装 を模式的に す縦断面図で ある。
図 1 7は、 本発明の第 8実施例にかかる半導体装置を模式的に示す縦断面図で ある。
m 1 8は、 半導体素子の電極パッ ドにワイヤボンディングを行う順序を説明す る図である。
m 1 9 A〜図 1 9 Dは、 樹脂封止に関して好適な実施例を示す図である。
[発明を実施するための ¾良の形態]
(第 1実施例)
図 1は、 本発明の第 1実施例にかかる半導体装置を、 樹脂封止部を除いた状態 で桉式的に示す平而図であり、 ！¾ 2は、 図 1の I I— Π線に沿って ¾]断した状態を 模式的に示す断面図である。
本実施例の半導体装 E 1 0 0は、 素子載置部 1 0と、 この素子載置部 1 0の素 子設置面 1 2に接 された半導体素子 2 0と、 前記素子載置部 1 0に対してリ一 ド支持部 5 0を介して岡 された複数のリード （リード群） 3 0と、 前記 導体 素子 2 0の外側に配設されたフレームリード 3 6と、 を有している。
前記素了-載置部 1 0は、 図 2に明らかに示すように、 大 部 1 0 aと、 この大 径部 1 0 aより突出する小 1 0 bとからなり、 断面形状がほぼ凸状を成して いる。 そして、 大 ¾部 1 0 aのド面が素子設置面 1 2を構成し、 小 部 1 0 bの 上面が露出面 1 4を構成している。
前記素子設置面 1 2には、 図 1に示すように、 半導体^子 2 0が設置される領 域を みこの領域より大きい ¾面積を有する第 1の導電屑 1 8 aと、 この第 1の 導電層 1 8 aと離間した位; :に複数のスポ'ソ ト状の第 2の導電層 1 8 bとが形成 されている。 そして、 これらの導電^ 1 8 a , 1 8 bを除く素 P載置部 1 0の表 面には絶綠層 1 6が形成されている。
前記索子戦置邰 1 0は、 エポキシ樹脂やセラミックスからなるものでもよいが、 熱伝導率が ¾く導電性を冇する材料、 例えば銅， アルミニウム， 銀または金等の 金属あるいはこれらの 金属を 成分とする合余から構成されることが望ましい ( 特に、 龍を考慮すれば銅が好ましい。
前記導電層 1 8 a , 1 8 bの材質としては特に制限されないが、 例えば、 銀， 金， パラジウム， アルミニウム^を例示することができ、 導電性および半導体素 子 2 0との接着性を考慮すると、 特に銀が好ましい。 これらの導電層 1 8 a , 1 8 bは、 例えばメ 'ソキ， 接^^の方法によって形成することができる。 これらの 導電層 1 8 a , 1 8 bは、 後に ,洋述するが、 接地而として用いられる。
また、 前 d絶緣屑 1 6は、 ^ な絶緑' を有する限りにおいてその材質は特に 制限されないが、 例えば ¾子載 ^部 1 0を構成する金属を酸化処理して得られた 金属酸化膜であることが好ましい。 例えば、 尜了-戟置部 1 0が銅で構成されてい る場 、 強アル力リ性の処埤液を用いて ϋ ifiiを酸化処理することによって絶緣^ を得ることができる。 また、 ^子載 部 1 0がアルミニウムで構成されている場 合には、 これを (¾ 酸化して Wられる酸化脱 （アルマイ ト （商品名） ) からなる 絶縁屑であってもよい。 この絶 ϋ 1 6を設けることにより、 リード 3 0および フレームリ一ド 3 6と尜 f '战 :部 1 0との 絡を防止することができる。 さらに、 例えば酸化銅によって構成された絶 1 6は、 通常,' β&ないし茶色などの喑色 を呈し、 そのためワイヤボンディングにおける刚像認識においてリード 3 0の認 識が容 ¾となるだけでなく、 樹脂封 II：部 6 0を構成する樹脂との密着性がよいた め、 パッケージの機械的強度が | j上する。
前記半導体尜丫 - 2 0は、 前, ki^子 liES邰 1 0の^子設置面 1 2に形成された第 1の導電層 1 8 a ヒに、 例えば銀ペース 卜によって接 fli I定されている。 そして、 半導体索子 2 0の ^面には、 所定の配列で複数の電極パッ ド 2 2が形成されてい る。
また、 前 ^ 子設置面 1 2には、 その周鉍に沿って連^的にリード支持部 5 0 が接着によって ίί'Ι定されている。 このリード支持部 5 0は、 絶縁性を有する樹脂、 例えばポリイ ミ ド樹脂， エポキシ樹脂^の熱硬化性樹脂等のテ一プ状部材から構 成されている。
前記リード 3 0を構成するインナーリード 3 2は、 前記フレームリード 3 6と 不連続の状態で配^される ¾¾ 1のイ ンナーリード 3 2 aと、 前, klフレームリード 3 6と一体的に連続した状態で配設される第 2のィンナー リ 一ド 3 2 bとから構 成されている。
前記ィンナー リ 一ド 3 2 ( 3 2 a , 3 2 b ) は、 図 3に拡大して示すように、 第 1のィンナ一リード 3 2 aの先端から所定距離 L離れた位置においてリ ード支 持部 5 0に接着によって固定され、 したがって、 インナーリード 3 2はリード支 持部 5 0を介して素 f-載匿部】 0に固定されていることになる。
—い換えると、 リード支持部 5 0は、 インナ一リード 3 2の一部だけを支持す るように、 子敝 ϊϊί部 1 0の外周部に比較的小さな幅 Wで設けられている。 リー ド支持部 5 0は、 樹脂にて構成されており、 その性^上水分を吸収するものであ るが、 のように幅を小さく^成することで、 吸収する水分をできるだけ減少 させることができる。 さらに、 リード支持部 5 0は、 1のインナ一リード 3 2 aにおけるワイヤボンディングされる颌域を避けて設けられている。
そして、 ¾ 1のインナ一リード 3 2 aと半導体素子 2 0の電極パッ ド 2 2とは、 金， 銀等のワイヤ 4 0 (例えば ί, 号川ワイヤ 4 2 ) によって電気的に接^されて いる。
第 1のインナ一リード 3 2 aと電極パッ ド 2 2とのワイヤボンディングの様了- を、 1义 1 4および図 5に小す。 なお、 ワイヤボンディングは、 ワイヤの短いものか ら順に行うこととすれば、 ヮィャを挾持する治 Wがボンディング済みのワイヤを 引つかけて切断してしまうことを けられる，
まず、 [¾1 4に示すように、 リード押さえ 1 A， 1 Bにより各第 1のインナ一リ ード 3 2 aの 端を上方から押下すると、 各ィンナーリード 3 2 aは先端がフ リーの状態にあるためリ一ド^持部 5 0を支点として 由端が下方に変形し、 端 部が素子設 K而 1 2に当接する。 この状態で、 ワイヤボンディングを行うことに より、 ワイヤ 4 0 ( 4 2 ) の接続を確実かつ安定に行うことができる。
つまり、 リ一ド支持部 5 0は、 樹脂にて構成されていることからワイヤボンデ ィングの際の熱で柔らかくなりやすいが、 上述したようにリード ^持部 5 0が、 ワイヤボンディングする領域を 2けて設けられているので、 熱の影響を受けにく くなつている。 そして、 リード支持部 5 0がクヅシヨンになってワイヤボンディ ングを行いにくいという不都 rを解消できる。
ワイヤボンディングが終了した後は、 リード押さえ 1 A， I Bを離すことによ り、 図 5に示すように、 1のインナ一リード 3 2 aはその弾性により元の水 平な状態に Rつて支持される。 そして、 各インナーリード 3 2と素子載^部 1 0 とは絶緣性のリ一ド支持部 5 0によって ¾ί 的に絶縁されている。
このようなボンディングプロセスおよびィンナ一リードの機械的安定性を考慮 すると、 第 1のインナーリード 3 2 aは、 その 由端が、 弹性変形の範囲でその 端部が素子 ¾置面 1 2に当接するのに充分の畏さを有すること、 ならびにボンデ ィング終 /後に元の水平状態に ^全に ¾ ^できる機械的強度を有すること、 等が 要求される。 これらの条件を満足させるように、 第 1のインナ一リード 3 2 aの 自 ώ端はその長さや機械的強^が設定されればよく、 これらの条件はデバイスの サィズ、 、 導体素了 ·の設計事 およびリ一ドの強度などによって 稗の態様を取 り得る。 また、 リード支持部 5 0は、 イ ンナ一リード 3 2を安定に支持できるこ と、 ィンナーリード 3 2と^ f載^部 1 0とを 的に絶鉍できる十分な厚みを 有すること、 ならびに熱加 に変形， 変^が少ないこと、 等が要求される。 以 の点を ifiすると、 3に小すように、 リード支持部 5 0の幅を W、 リー ド支持邰 5 0の J9さを T、 第 1のィンナーリ一ド 3 2 aの 由端の長さを L、 ィ ンナーリード 3 2の^さを tとすると、 設,トルールの -例として以下の数 を挙 げることができる。
W ： 0 . 5 - 2 mm
T ： 0 . 0 2 5〜 0 . 1 2 5 mm
t ： 0 . 1 0〜 0 . 3 0 mm
L ： 2 . 0 mm以ヒ
次に、 接地用ワイヤの接続について、 図 1および [¾Ί 3を参照しながら述べる。 前記素子載置部 1 0の導 ' i 1 8 aおよび 1 8 bは、 接地面として機能する。 すなわち、 節 1の導電 1 8 aの露出面と複数の接地用電源パッ ド 2 2とを接地 用ワイヤ 4 4 aによつて接^することにより、 第 1の導電層 1 8 aの露出面を接 地用として共用化できる。 また、 第 2の導電層 1 8 bと第 1のインナーリード 3 2 aとを接地用ワイヤ 4 4 bによつて接続することにより、 第 2の導電層 1 8 b をリ一ドの接地面として用いることができる。 このように導電層 1 8 aおよび 1 8 bは、 接地用電極パッ ド 2 2および第 1のインナ一リード 3 2 aの個別または 共用化された接地面としてそれぞれ機能する。 その結果、 接地用として共用化さ れたリードに相当する本数のリ一ドを例えば信号用リードとして使用することが でき、 配線設計の向 tfl度が増す。
導電層 1 8 aおよび 1 8 bによる接地の態様としては稀々ある力;、 例えば以下 の場合を例示することができる。
a . 半導体素子 2 0サイ ドの接地がなく、 1あるいは複数の第 1のインナー リード 3 2 aが接地された場 には、 半導体素子 2 0の ¾面電位を接地 ¾位とす ることができる。
b . 半^体素子 2 0の複数の 極パッ ド 2 2が接地され、 1ないし少数の第 1のインナ一リード 3 2 aが接地された場合には、 1ないし少数のリードで多く の半導体素子の接地点が ί られ、 かつ安定した ¾地電位が得られる。
c . Ψ 休尜子 2 0の 1つの ¾極パッ ドと 1 つの ¾ 1のイ ンナーリード 3 2 aとが接地された場合には、 導体尜子の ¾面、 半導体素子の接地用電極パッ ド およびリードの接地が共通となってこれらを同 ¾位に設定できるため、 半導体素 子の電位が安定して動作が安 化する。
なお、 接地川ワイヤの接続も、 ワイヤボンディ ングと同様に、 ワイヤの短いも のから順に行う二とが好ましい。
前記フレームリード 3 6は、 半導体素子 2 0と第 1のィンナ一リード 3 2 aと の間に両者と非接触の状態で設置され、 好ましくは短絡を防止するために導電^ 1 8 a , 1 8 bに対して平 iffi的に見てずれた位置に設けられている。 このフレー ムリード 3 6は、 平面形状がほぼ矩形状リングをなし、 その 4隅においてそれそ れサポートバー 3 8によって安定的に支持されている。 そして、 サポートバー 3 8はそれそれ前^リード支持部 5 0によってその一部が固定されている。 この実 施例においては、 前記サポ一トバー 3 8はリードとしての機能を有していない， また、 フレームリード 3 6には、 闵 1に示すように、 所定の位置に複数の認識 用突起 3 6 aが形成されている。 この認識用突起 3 6 aは、 ワイヤボンディング の際におけるボンディング位置の認識を容 ¾とする。 すなわち、 ワイヤボンディ ングは、 半導体素子 2 0上の電極パッ ド 2 2の基準座標と、 リードフレームのボ ンデイ ング位置の基準座標とをあらかじめ記憶しておき、 さらに、 画像認識によ つて実際にボンディングする電極パッ ドおよびリードフレームの各位置痤標との 差を検出して、 これをもとに補正座標を計算した後、 自動的かつ連続的に行われ るが、 前記認識用突起 3 6 aは画像認識によるボンディング位置の検出時のマ一 キングとして機能する。 また、 図示はしないが、 認識用突起 3 6 aのかわりにフ レームリード 3 6に形成した切欠き部によって同様の認識部を構成してもよい。 前記フレームリード 3 6およびこのフレームリード 3 6と連続する第 2のイン ナ一リード 3 2 bは、 例えば' '源電 /「. （ V c c ) リードまたは «準電 /王 （ V s s ) リードとして使用される。 このフレームリード 3 6を例えば V c cリードとして 用いる場合には、 祓数の ¾源用電極パッ ド 2 2とフレームリード 3 6とを電源用 ワイヤ 4 6によってそれそれ接続することにより、 電源用に使用されるリ一ドの 数を大幅に減少させることができる。 したがって、 ίή 用リードとして使用でき るリ一ドを相対的に増加させることができ、 半導体素- /の電極パッ ドとリードと のワイヤ配線の自由度を高めることができ、 設 上^利となる。
また、 フレームリード 3 6をおすることにより、 半導体素子 2 0表面のどの位 置においても所定の 源電 または基準^^を供給することができ、 電源ノィズ を低减した状態で動作速度の^速化を図ることができる。
さらに、 フレームリード 3 6は半導体素子 2 0の外側に位置し、 空間的な制約 が少ないため、 フレームリード 3 6の を充分大きくすることができる。 したが つて、 フレームリード 3 6を' 源用リードとして用いたときにはその電気的抵抗 を小さくすることができ、 どの位置でも安定した電)十:を供給することができる。 さらに、 フレームリード 3 6を電源用リードとして用いたときには、 フレーム リード 3 6に対して導電屑 1 8 aおよび導電層 1 8 bが向かい合つているため、 コンデンサと同様の状態となり、 電源ノィズの減少とともに高速対応が可能とな る。 さらに特徴的なことは、 フレームリード 3 6は、 サポートバー 3 8以外に、 複 数の第 2のィンナ一リード 3 2 bによってつられた状態であるため、 充分な支持 強度を確保することができる。 従って、 フレームリード 3 6が自重によって下 - に撓んだとしても、 前 ¾1素子載置部 1 0とのギヤップを所定値、 例えば 3 . 0 p. m以上に保持することが可能となる。 また、 第 2のインナーリード 3 2 bは、 ボ ンディングワイヤより大きな断 E穑を有するため、 その電気的抵抗を小さくする ことができ、 電圧降下が小さい状態で前記フレームリード 3 6に安定した電圧を 供給することができる。 さらに、 第 2のインナ一リード 3 2 bは前記フレームリ —ド 3 6と一体的に形成されているため、 両者を接続するためのワイヤボンディ ング工程を必要とせず、 製造プロセス上有利である。
以上述べたように、 第 2のインナ一リード 3 2 bは、 主として、 半導体尜子の 設計事項およびフレームリ一ド 3 6の支持強度を考慮して、 その本数や配置が設 定される。 フレームリード 3 6を支持する点からすれば、 第 2のインナーリード 3 2 bはフレームリ一ド 3 6の各辺に対して対称的に配置されるのが望ましいが、 これに限定されず、 素子設置 lili 1 2とのギャップが確保される限りにおいて、 デ バイスのサイズ、 形状などによって極々の態様を取り得る。 つまり、 第 2のイン ナーリード 3 2 bは、 フレームリード 3 6の&辺でその本数や配置が異なってい てもよく、 また、 第 2のインナーリード 3 2 bを しないフレームリード 3 6の 辺があってもよい。
次に、 本実施例の半導体装^ 1 0 0の製造方法について説明する。
まず、 図 6'を参照しながら、 リードフレーム 1 0 0 0について説明する。 リー ドフレーム 1 0 0 0は、 例えば、 基板フレーム Ί 0に、 第 1のィンナーリード 3 2 aおよび^ 2のインナ一リー ト 3 2 bからなるインナ一リード 3 2とアウター リード 3 4とからなるリード 3 0、 フレームリード 3 6およびサポートバー 3 8 が所定のパターンで一体的に支持されて形成されている。 そして、 アウターリー ド 3 4は相互にタムバ一部 7 2によって連結され、 リ一ドフレームの補強がなさ れている。 インナーリード 3 2は中央の所定領域 （デバイスホール） を残すよう にアウターリード 3 4から延設されている。 そして、 この領域内にフレームリー ド 3 6が配置され、 このフレームリード 3 6は、 4隅がサポートバ一 3 8によつ て支持され、 さらに、 各辺の複数か所において第 2のインナ一リード 3 2 bによ つて支持されている。 各サボ一トバー 3 8はダムバ一部 7 2に接続されている。 一方、 素子載置部 1 0は、 ！¾ 1および図 2に示すように、 火径部 1 0 aと小 部 1 2 bとからなる素子載置部水体の所定領域に、 例えば銀メツキによって導電 層 1 8 a , 1 8 bが形成される。 そして、 これらの導電層 1 8 a， 1 8 bをマス キングした状態で素子載^部本体を例えばメルテックス株式会社製の 「ェボノー ル （商品 ） 」 に数秒問浸漬して表面を酸化処理することにより絶縁層 1 6を形 成する。 このようにして形成された絶縁層は、 例えば 2〜3 / mの膜厚を有し、 その 気抵杭率が 1 0 ' :i Ω c m 上と、 良好な絶緣性を有することが確認された。 また、 上述の方法とは逆に、 絶縁層 1 6を形成した後に導電屑 1 8 a , 1 8 b を形成してもよいことはもちろんである。
このようにして得られた尜子載 ¾部 1 0の尜^設 SS ifij l 2の所定位置に銀ぺー スト^の ^電忤接^剤を用いて半導体尜 2 0を接合する。 その後、 素子載置部 1 0、 リード支持部 5 0およびリードフレーム 1 0 0 0を位置合わせして重ね わせ、 3 を例えばエポキシ樹脂等の接^剤を用いて熱圧着し、 相互を固定する。 次いで、 通常の手法により、 ワイヤボンディング装置を用いて信号用ワイヤ 4 2、 接地用ワイヤ 4 4 a , 4 4 bおよび電源用ワイヤ 4 6を所定のパターンでボンデ ィングする。
このワイヤボンディングにおいては、 例えば、 接地用ワイヤのボンディング、 電源用ワイヤのボンディング、 続いて信号用ワイヤのボンディングというように、 ボンディング距離の短い箇所からボンディングを行うことにより、 例えば隣接す るワイヤとの接触をボンディングプロセスにおいて防ぐことができ、 その結果確 実なワイヤボンディングを行うことができる。
さらに、 通常用いられているモ一ルディングプロセスによってエポキシ系樹脂 等を用いて樹脂封止部 6 0を形成する。 このとき、 素子載置部 1 0の露出面 1 4 が樹脂封止部 6 0より露出する状態でモールドが行われる。
図 7は、 モールディングプロセスにおける金 8 0と素子載 g部 1 0およびリ ード支持部 5 0との関係の一例を示す模式図である。 同図に示すように、 素子載 置部 1 0の高さ h 1とリード支持部 5 0の高さ （厚さ） h 2との和 h l + h 2は、 下金型 8 2のキヤビティ 8 4の深さ Hとほぼ等しいことが好ましい。 具体的には、 例えばリード支持部 5 0の厚さ h 2が 0 . 0 5〜 0 . 5 m mである場合には、 キ ャビティ 8 4の深さ Hと素子鉞置部 1 0の^さ h iとの差 H— h iは 0〜 0 . 5 mmであることが好ましい。 このように素子載置部 1 0の高さ h 1、 リード支持 部 5 0の厚さ h 2およびキヤビティ 8 4の深さ Hを設定することにより、 半導体 素子 2 0およびリードフレーム 1 0 0 0を正確に位置決めした状態で樹脂のモ一 ルディングが可能となり、 かつ素子載置部 1 0の露出面 1 4が樹脂封止部 6 0よ り確実に露出した状態で形成されることになる。
ついで、 図 6に示す S板フレーム 7 0およびタムバー部 7 2が切断され、 さら に必要に応じてアウターリード 3 4の成形が行われる。
本実施例の ' '·.導体装置 1 0 0の主要な機能あるいは作用をまとめると、 以下の ようになる。
( 1 ) この^導体装置 1 0 0においては、 半導体素子 2 0で発生した熱は熱 伝導性の高い素子載^部 1 0を介して効率よく分散され、 しかも樹脂封止部 6 0 より露出する露出面 1 4を介して外部に放出される。 そして、 素子載置部 1 0の 形状を断面ほぼ凸状の形状とすることにより、 素子載置部 1 0の表面積を増大さ せることができ、 放熱効果を高めることができる。
また、 半導体素 2 0が搭載された素子設置面 1 2と反対側の面を段差構造と することにより、 露出面 1 4から素子設置面 1 2に至る距離を大きくすることが でき、 外部からのガスあるいは水分等の侵入による素子特性の劣化を抑制するこ とができる。
さらに、 素子載置部 1 0の表面に絶縁層 1 6を有することにより、 リード 3 0 およびフレー厶リード 3 6と素子載置部 1 0との短絡を防止することができる。 また、 絶縁層 1 6は暗色を呈することからワイヤボンディングにおけるリード認， 識が容易になるばかりでなく、 絶縁層 1 6は樹脂封止部 6 0との密着を高める効 果も有している ( 2 ) 半導体素子 2 0とリード 3 0との間にフレームリード 3 6を設け、 こ のフレームリード 3 6を例えば 源用リード （V c cあるいは V s sリード） と して用いることにより、 少ないリード 3 0によって半導体素子 2 0の任意の位置 に形成された電源用電極パッ ド 2 2に所定の電 Ι を安定に供給することができ、 電源ノィズを低下させ、 動作速度の高速化を達成することができる。
また、 フレームリード 3 6によって電源用リードを共有化することができ、 そ の共有化された分のリ一ドを例えば信号用リードとして用いることができるため、 配線設計の自由度が向上する。
( 3 ) フレームリード 3 6は、 サポートバ一 3 8以外に、 複数の第 2のイン ナ一リード 3 2 bによってつられた状態であるため、 充分な支持強度を確保する ことができる。 従って、 フレームリード 3 6は ffiによって下方に橈んだとして も、 前記素子載置部 1 0とのギャップを所定値に保持することが可能となる。 ま た、 第 2のインナーリード 3 2 bは、 ボンディングワイヤに比べて、 その電気的 抵抗が小さく、 電圧降下が小さい状態で前 フレームリード 3 6に安定した電圧 を供給することができる。 さらに、 第 2のインナ一リード 3 2 bは前記フレーム リード 3 6と -体的に形成されているため、 ワイヤボンディングの工程を必要と せず、 製造プロセス上有利である。
( 4 ) 尜子載置部 1 0の素子設^而 1 2に、 導電性を冇する素子載置部本体 と電気的に接続された導電層 1 8 aまたは 1 8 bを設けることにより、 接地用ヮ ィャ 4 4 a， 4 4 bを介して半 体素子 2 0の接地用電極パッ ド 2 2あるいはリ —ド 3 0と前記導電層 1 8 aあるいは 1 8 bとをそれそれ接続することにより、 接地を任意の領域において行うことができる。 その結果、 接地用のリードを減ら すことができるため、 その分のリ一ドを例えば^兮用リードとして利用すること ができ、 この点からもリ一ドの (¾線設計の向由度が向上する。
(第 2実施例)
本実施例の半導体装置 2 0 0について、 図 8および図 9を参照しながら説明す る。 なお、 これらの図において、 前 d第 1実施例の半導体装置 1 0 0と¾質的に 同一の機能をおする部材には同一の符号を付し、 その詳細な説明を省略する。 本実施例の半導体装置 2 0 0が、 前記第 1実施例の半導体装置 1 0 0と異なる 第 1の点は、 素子載置部 1 0の平面形状が長辺と短辺とからなる長方形状であつ て、 リード支持部が短辺側、 つまり長辺に対して対向する一対のリード支持部 5 2 , 5 4から構成されている点である。
このように、 部分的に支持リード部 5 2 , 5 4を設けた理由は、 半導体素子 2 0およびフレームリード 3 6を設けるための領域を確保するためには、 短辺方向 のィンナーリード 3 2の長さを長辺方向のィンナーリード 3 2より短く形成せざ るをえないからである。 すなわち、 短辺方向のインナ一リード 3 2に対してリ一 ド支持部を設けると、 ワイヤボンディングにおいて必要とされる第 1のィンナ一 リード 3 2 aの 由端の ½さ （図 3参照） を確保できず、 したがって確実なヮ ィャボンディ ングを行うことができないおそれがある。 ただし、 図 9に明らかに 示すように、 短辺方向のィンナーリード 3 2は β辺方向のィンナ一リード 3 2に 比べてその長さが短いため、 リードフレームおよびリ一ド自身の有する機械的強 度によってリード支持部に相当する構成がなくとも、 ワイヤボンディング時の安 定性を充分確保することができる。
本実施例の半導体装置 2 0 0が前記第 1 ¾施例と ¾なる第 2の点は、 第 1のィ ンナーリ一ド 3 2 aの接地面を構成する第 2の導電層 1 8 bがスポッ ト状ではな く、 フレームリード 3 6の辺に沿って連続的にのびるベルト形状を有している二 とである。 このような細 い形状を有する第 2の導 ¾) 1 8 bによれば、 接地用 ワイヤ 4 4 bの形成領域が拡大し、 配線設計がより容易となる利点がある。 本実施例の t導体装置 2 0 0が前記第 1実施例と異なる第 3の点は、 小 ί圣部 1 O bの領域を除く大¾部 1 0 aにおいて、 厚さ方向に連通する樹脂連通孔 6 2を 形成したことである。 この樹脂連通孔 6 2を形成することにより、 樹脂封止部 6 0を構成する樹脂がこの樹脂連通孔 6 2に流入することにより、 素子載置部 1 0 と樹脂封止部 6 0との接合強度が強固となり、 パッケージの機械的強度がより大 きくなる。
本実施例によっても、 前記第 1実施例と基本的に同様の機能を達成できる。 す なわち、 第 1に、 素子載置部 1 0を設けることにより、 良好な放熱効果を有する こと、 素子載置部 1 0の表 [fiiに絶縁層 1 6を設けることにより、 リード 3 0およ びり一ドフレーム 3 6と素子載置部 1 0との短絡を防止することができること、 第 2に、 フレームリード 3 6を設けることにより、 例えば電源リードを共有化で きること、 ^導体素子 2 0の電源用電極パッ ド 2 2に所定の電圧を安定的に供給 することができること、 第 3に、 フレームリード 3 6と第 2のインナ一リード 3 2 bとを一体的に連統させることにより、 フレームリード 3 6を安定に保持し、 かつフレームリード 3 6に効率よく所定の ¾圧を供給することができること、 第 4に、 素了-載置部 1 0に導電^ 1 8 a、 1 8 bを設けることにより、 共冇化され た接地面を形成することができ、 少数のリードで多くの接地点を確保することが できること、 等の作用効果を する。
(接地 Ιίίίの変形例）
接地面を 成する ¾子截置部 1 0の ^のパターンは前記実施例に限定され ず、 極々の態様を取り得る。 例えば、 1 1 O Aおよび 1 0 Bに示すように、 半導 体素子 2 0の接地領域とィンナ一リ一ド 3 2の接地領域とを連続的に形成してな る導 ^ΙίΤί 1 8 cによって接地面を構成してもよい。 この実施例の場合には、 フレ —ムリード 3 6が ¾ 1 8 c ヒに形成されることになるので、 両者の短絡が防 1ヒされるように、 例えばフレーム 3 6の支持を強固とする等の配慮が行われるこ とが望ましい。
( ; 3 ¾施例）
図 1 1は、 本発明の第 3実施例にかかる半導体装置 3 0 0の要部を模式的に示 す平面1： である。 この半導体装 iS 3 0 0は、 フレームリードの形状において、 図 1に示す第 1実施例の半導体装^ 1 0 0と^なる。 そして、 フレームリ一ド以外 の構成は、 図 1に示す半導体装^ 1 0 0と同様であるので、 同一の符号を付して 説明する。
図 1 1において、 フレームリード 3 3 6は、 図 1におけるフレームリード 3 6 の認識用突起 3 6 aをおさないものである。 上述したように、 この認識用突起 3 6 aは、 ボンディング位置の認識を容 にするためのものであるが、 これを省略 してもフレームリ一ド自体の機能としては何ら劣るものではない。 ただし、 ボンディング位置の認識はしにく くなるので、 他の手段でこれを補う ことが好ましい。 例えば、 まず、 ボンディング位置を認識しやすい箇所として、 半導体素子 1 0の電極パッ ド 2 2と第 1のィンナ一リ一ド 3 2 aとを先に接続し ておいて、 このワイヤを基準にしてフレームリード 3 3 6におけるボンディング 位置を認識するなどの手段がある。
(第 4実施例）
図 1 2は、 本 ¾明の第 4実施例にかかる半導体装置 4 0 0の要部を模式的に す平面図である。 この半導体装^ 4 0 0は、 第 2の導電層の形状において、 図 1 1に示す第 3実施例の半導体装 3 0 0と異なる。 そして、 第 2の導電層以外の 構成は、 図 1 1に小す半導体装置 3 0 0と同様であるので、 同一の符号を付して 説明する。
図 1 1において、 複数の第 2の導電層 1 8 bがスポッ 卜状に形成されていたの に対して、 1 1 2において、 第 2の導電層 4 1 8 bは、 第 1のィンナーリード 3 2 aとフレームリード 3 3 6との間の領域で、 矩形リング状に形成されている。 こうすることで、 複数筒所で第 2の導電層を形成するよりも簡単に、 フレーム リード 3 3 6の周囲を囲む形状の導 ¾層を形成することができる。
(第 5実施例）
図 1 3は、 本 ¾明の第 5実施例にかかる^導体装置 5 0 0の要部を模式的に示 す断面図である- この半導体装置 5 0 0は、 第 1の導電層の形状において、 図 2 に示す半導体装置 1 0 0と異なる。 そして、 第 1の導電層以外の構成は、 図 2に 示す半導体装-匿 1 0 0と同様であるので、 同一の符号を付して説明する。
図 2において、 第 1の導電層 1 8 aが、 半導体素子 2 0が設置される領域より 大きい表面 ffiとなっているのに対して、 図 1 3において、 第 1の導電層 5 1 8 a は、 ^導体素子 2 0が設置される領域より小さい表面積となっている。
このようにしたのは次の理由からである。 つまり、 上述したように第 1の導電 層 1 8 aは銀メツキ等により形成されるが、 この銀メッキ等は、 樹脂封 1ヒ部 6 0 を構成する樹脂との接着性が悪いものである。 なお、 逆に、 絶縁層 1 6は、 酸化 処理によって形成されたもので、 樹脂との接着性が良いものである。 したがって、 図 2に示すように、 第 1の導電層 1 8 aが半導体素子 2 0の外側にはみだすよう に形成されると、 この部分において樹脂封止部 6 0との接着性がやや劣る。 そこで、 図 1 3に示すように、 第 1の導電層 5 1 8 aを、 半導体素子 2 0が設 置される領域より小さい表面積として、 第 1の導電屑 5 1 8 aが半導体素子 2 0 からはみ出さないようにした。 こうすることで、 樹脂封止部 6 0が第 1の導電層 5 1 8 aに接触しないため、 樹脂封止をより完全に行うことができる。
なお、 第 1の導電層 5 1 8 aをこのように構成すると、 接地用ワイヤ 4 4 aを 接続できないので、 この第 1の ¾電層 5 1 8 aとは別の導電層 5 1 8 b (図 1 3 参照） を形成することが好ましい。 この導電層 5 1 8 bは、 半導体素子 2 0の裏 面から隔たつた領域にして、 樹脂封 1 部 6 0との接着不良の影響を半導体素子 2 0に与えないように形成されるものである。
(第 6実施例）
図 1 4 Aおよび 1 4 Bは、 本 ¾明の第 6実施例にかかる半導体装置 6 0 0を模 式的に示す断面図である。 この .導体装 g¾ 6 0 0において、 前記第 1実施例の半 導体装置 1 0 0と実質的に同一の機能を する部材には同一の符号を付してその 詳細な説明を^略する。
本実施例において、 半導体装置 1 0 0と異なる特徴的な部分は、 素子載置部 1 0の形状が異なっている点である。 具体的には、 小 部 1 O bは、 露出面 1 4の 幅 Xがそれより 方に位置する ½記露 H;而 1 4と平行な面の幅 Yより大きく形成 され、 いわゆるアンタ一カッ ト状に構成されている点にある。 このようなアンダ —力ッ ト形状に構成することにより、 この小径部 1 0 bが樹脂封止部 6 0の抜け 止めとして機能し、 パッケージの機械的強度がさらに向上する。
また、 アンダーカッ ト形状となっていることから、 露出面 1 4から大 g部 1 0 aに至る距離が長くなつて、 水分の侵入を多少なりとも防止できる。
なお、 本実施例においては、 素子載置部 1 0の表面に導電層ならびに絶鉍層は 形成されていない。
次に、 本実施例の素子載置部 1 0の製造方法の一例を図 1 5 A〜 1 5 Dを参照 しながら説明する。 まず図 1 5 Aに示すように、 形成しょうとする素子載置部 1 0と同じ厚さを有 する銅等の金属板 8 0の一面に、 素子載置部 1 0の露出面 1 4に相当する部分に 第 1 レジスト膜 8 2を所定の問隔で配設し、 さらに金属板 8 0の下面に第 2レジ ス ト膜 8 4を形成する。
ついで、 図 1 5 Bに示すように、 前記レジス ト膜 8 2 , 8 4をマスクとして、 例えば塩化第二鉄を主成分とするエッチング液を用いた湿式エッチングにより、 金属板 8 0を尜子載置部 1 0の小径部 1 0 bの厚さに相 する深さまでエツチン グを行-う。
さらに、 図 1 5 Cに示すように、 前記レジスト膜 8 2および 8 4を除去した後、 図 1 5 Dに すように、 素子載置部 1 0の人径部 1 0 aに相当する所定の間隔で 金属板 8 ϋをプレス加. Τ.あるいは切削加工等の機械加上により分割して、 素子載 置部 1 0を形成する。
以上に述べた丁.程においては、 湿式エッチングにおいて等方的なエッチングが 行われるので、 エッチング側 [fiiは 1面状に抉られたアンダー力ッ 卜形状を構成す る。
また、 上.記のような湿式エッチングを行うことで、 エッチングされた表而には 酸化膜が形成されて、 絶縁膜となるとともに樹脂封 部 6 0を構成する樹脂との 密着性の^い膜となる。
( ¾ 7 ¾施例)
本究明の第 7 ' 施例にかか 半導体装置 7 0 0を、 図 1 6を参照しながら説明 する。 ¾1 1 6において、 前 第 6実施例と実質的に同一な部分には同一の符号を 付し、 その詳細な説明を省略する。
本実施例において特徴的なことは、 素子載置部 1 0の表面に例えばハングから なる導電層 6 4が形成されていることである。 この導電屑 6 4は、 例えばァウタ —リード 3 4の表面に形成されるハンダメツキ層 3 4 aの形成時に同一の工程で 形成される。 このような導 ί'β層 6 4を形成することにより、 素子載置部 1 0の露 出面 1 4の防蝕作川を高めることができる。 また、 導電層 6 4を有することによ り素子載置部 1 0に接地電位を含む所定の電位を付 する場合の配線接続や、 図 示しない放熱フィンの取り付けが容易となる利点がある。
放熱フィンの取り付けに関して詳しくいうと、 接着剤にて放熱フィンを取り付 けると熱で剥がれやすく、 クリツプで放熱フィンを取り付けると素子載置部 1 0 と放熱フィンとの接触面稍が小さくなるので、 ハンダからなる導電層 6 4を形成 して放熱フィ ンを取り付けることは有効な取付手段となる。
具体的には、 予め放熱フィンにもハンダを付けておき、 導電層 6 4側を 1 8 0 °C程度に加熱し、 放熱フィン側を 3 0 0 °C程度に加熱して、 両者を接触させれば 1 8 0 °C程度でハングが溶けて「山]者の取り付けが完 ,する。 そして、 放熱フィ ン 側のみを高温とし半導体装置 7 0 0側を比較的低温とするので、 半導体素子 2 0 を熱から守ることができる。
(第 8実施例)
本 ¾明の第 8実施例にかかる ' Γ.導体装置 8 0 0を冈 1 7を参照しながら説明す る。
図 1 7において、 前記第 1 施例と 質的に同 -な部分には ^一の符号を付し、 その詳細な説明を省略する。 なお、 図 1 7においては、 接地用ワイヤの記載を 、 略してある。
本実施例において特徴的なことは、 素子載置部 1 0が樹脂封止部 6 0より露出 しておらず、 樹脂封止部 6 0内に封人された状態で設^されていることである。 このように^子載 部 1 ϋを内蔵しているタイプの 導体装^においては、 放熱 効率は露出タイプのものよりも劣るが、 樹脂封止部 6 0によって、 導体素子およ びその周辺の配線部分がほぼ完全に封入され、 これら半導体素子や配線等に悪影 響を与える物質の β入をより効果的に Ρ ' li：できる利点を有する。
さらに、 本実施例においては、 リード 3 0に -体的に形成された支持アーム 3 0 aを有するため、 リード 3 0が砘¾に支持がされ、 その変形が防止される。 な お、 前記支持アーム 3 0 aは、 導電性を有するため、 その先端が接触する素子載 置部 1 0の領域には少なく とも絶緣層 1 6が形成されている必要がある。
この素子載置部 1 0を内蔵するタイプの半導体装置においては、 前記^持ァー ム 3 0 aを有することが望ましいが、 リードフレームの強度を高めることなどに よって支持アームを必ずしも必要としない。
(ワイヤボンディング）
次に、 図 1 8は、 半導体素子の電極パッ ドにワイヤボンディングを行う順序を 説明する図である。
図 1等に示されるように、 ^導体素子 2 0の表面の周端部には複数の電極パ' ド 2 2が設けられており、 この ^極パッ ド 2 2に接続されるワイヤ 4 0は、 半導 体素子 2 0の中心から放射状に配設される。
つまり、 平面が 方形をなす半導体素子 2 0の一辺において、 中央付近の電極 パッ ド 2 2に接続されるワイヤ 4 0は、 辺に対してほぼ直角方向に配設されるの に対して、 コーナ一付近の電 パ ド 2 2に接続されるワイヤ 4 0は、 辺に対し て斜めに配設される。 しかも、 辺の中央からコーナ一に近づくほど、 その斜め の傾斜が人きくなる。
逆に言うと、 ワイヤ 4 0は、 コーナ一付近において大きく傾斜して配設され、 電極パッ ドの «列に沿って中央方向に向かうに従って傾斜が小さくなってきて、 中央付近では に対してほぼ直角にワイヤが配設される。
そこで、 これを多少誇張して示すのが図 1 8である。
ここで、 提案しょうとするワイヤボンディングの順序は、 コーナーに近いもの から中央力 Ίήΐへ願に行うというものである。 言い換えると、 電極パッ ドの fti列に 対して大きく傾斜して配設されるワイヤ （コーナーに近いもの） から、 前記配列 に対して直^に近い角度で配設されるワイヤ （中央に近いもの） へ、 という顺で、 かつ、 傾斜から直角方向に起き上がつていく方向に、 ワイヤボンディングを行う というものである。 具体的には、 図 1 8において、 電極パッ ド 2 2 a 2 2 b . 2 2 c , …の順で、 ワイヤ 4 0 a 4 0 b , 4 0 c、 …を接続していくのである。 このようにする理由は、 逆の方向にワイヤボンディングを行うと、 ワイヤ 4 0 を挟持する治具が、 既に接続されたワイヤ 4 0に当たってしまい切断してしまう ことがあり得るからである。
例えば、 ¾極パッ ド 2 2を、 中央からコーナ一方向に 2 2 c 2 2 b , 2 2 a の順でワイヤ 4 0 c 4 0 b 4 0 aを接続する場合を考える。 そうすると、 ま ず、 ワイヤ 4 0 cを接続した後にワイヤ 4 0 bを接続するときに、 ワイヤを挾持 する治具 （同図において破線の で示す） せ、 ワイヤ 4 0 cに接触してしまう。 同様に、 ワイヤ 4 0 bを接続した後にワイヤ 4 0 aを接続するときに、 ワイヤを 挟持する治具が、 ワイヤ 4 0 bに接触することとなる。
このように、 半導体素子 2 0の一辺において、 中央からコーナ一方向にワイヤ ボンディングを行うと、 既設のワイヤに治 が当たってしまうようになる。 これに対して、 、 導体素子 2 0の一辺において、 コーナ一から中央方向にワイ ャボンディングを行う場合には、 かかる問題は牛じない。 つまり、 まず、 ワイヤ 4 0 aを接続した後にワイヤ 4 0 bを接続するときに、 このワイヤ 4 0 bを挟持 する治具 （同図において破線の円で示す） は既設のワイヤ 4 0 aに接触すること はない。 同様に、 ワイヤ 4 O bを接続した後にワイヤ 4 0 cするときに、 このヮ ィャ 4 0 cを挾持する治 は既設のヮィャ 4 0 bに接触することはない。 こうし て、 j¾好なワイヤボンディングを行うことができる。
(樹脂封止プロセス)
次に、 図 1 9 A〜 1 9 Dは、 樹脂封止に関して 適な実施例を示す 1である。 ( a ) まず、 [XI 1 9 Aに小すように、 素子載置部 1 0、 ψ·導体素子 2 0、 リー ド支持部 5 0およびリード 3 0を所定の配 ISで接 rし、 さらに ^導体素 f 2 0と リード 3 0とをワイヤ 4 0によつて接続しておく。
( b ) 次に、 図 1 9 Bに すように、 半導体素子 2 0、 リード 3 0、 およびヮ ィャ 4 0を ぅ領域のみに、 溶融あるいは溶液状態の樹脂をポヅティングして樹 脂封止部 9 0を形成する。 このようなポッティングによれば、 樹脂を 入すると きの 力でワイヤ 4 0を切断してしまうことがない。
( c ) 次に、 1 1 9 Cに示すように、 リード 3 0を挾んだ状態で金型 9 2 , 9 4内に、 t記部材を備えた素子載置部 1 0を配置し、 樹脂を注入する。 ここで、 ワイヤ 4 0は既にポッティングによる樹脂封止部 9 0内に封止されているので、 通常の樹胎注人を行っても注入時の D:-力からワイヤ 4 0が守られ、 切断を防止で きるようこととなる。
こうして、 図 1 9 Dに示すように、 樹脂封 1ヒ部 9 6を形成して、 半導体装置 1 が製造される。

Claims

til 求 の 範 囲
( 1 ) 半導体素子を設置するための素子設置面を有する素子載置部と、 この素子載置部の前記素子設置面に接合された半導体素子と、
前記半導体素子の周ほ Iを非接触状態で連続的に囲み、 かつ前¾素了-設置面と離 間した状態で配設されるフレームリ一ドと、
前記半導体素子から離問した位置で前記素子載 部に対して絶緣されて配設さ れる複数のリードと、
少なく とも、 前記リ一ドと前記半導体素子の電極部とを '気的に接続するヮィ ャおよび前【记フレームリ一ドと前記半導体素丫-の電倾部とを¾¾的に接続するヮ ィャを含むワイヤ群と、
記紊子載置部、 前^半導体素子、 前 ¾リードの -部および前記フレームリー 卜'を封 jヒする樹脂封【ヒ部と、 を含み、
前記複数のリ一ドは、
前記フレー厶リードと个連続の状態で配設される第 1のリードと、
前記フレームリードと一体的に連続した状態で ¾設される第 2のリードと、 を^む樹脂封止 半導体装^。
( 2 ) 求 1において、
前記フレームリ―ドおよび前 第 2のリードは ¾源川のリードとして川いられ る樹脂封止型半導体装^。
( 3 ) 請求項 1または 求项 2において、
前記 *子救置部の素子設^而には、 前記第 1のリードを構成するインナーリー ドの先端が平面的にみて ffiなる位置まで延設されている樹脂封止 ¾半導体装置。
( 4 ) 請求項 3において、
前記第 1のリードを構成するィンナ一リードは、 前記尜子載置部の素子設置面 に対して弾性変形の範 で接触可能な自由端を確保した状態で絶縁性のリード支 持部によって支持され、 かっこのリード^持部を介して前記^子載置部と前記リ ―ドとが接 されている樹脂 - ih型半導体装置。
(5) 請求項 4において、
前記リード支持部は、 前記素子設置面の縁周全体に沿って連続的に形成されて いる樹脂封止型半導体装置。
(6) 請求項 4において、
前記リード支持部は、 前記素子設置面の緣周に部分的に形成されている樹脂封 止型半導体装置。
( 7 ) 請求項 1において、
前記素子載置部は、 熱伝導性の高い材質からなる樹脂封止型半導体装置。
(8) 請求項 1において、
前 ^素子載置部は、 d性の材質からなる樹脂封止 m半導体装置。
(9) ^求項 8において、
前記素子載置部は、 銅， アルミニウム， 銀または金の単体、 あるいはこれらの 各金属を主成分とする合金からなる樹脂封止型半導体装置。
( 10) 請求 ifilにおいて、
前記半導体素子の電極部の接地が" J能な第 1の導電屑、 および前記第 2のリー ドの接地が可能な第 2の導電層の少なくとも一方が、 前記素子設置面に形成され ている樹脂封止型半導体装置。
(11) 諳求項 10において、
前^第 1の導電層および第 2の導電層は、 銀， 金， パラジウムおよびアルミ二 ゥムから選択される少なくとも 1種の金属から構成された樹脂封！ t¾半導体装^。
(12) ^求項 10または請求項 11において、
前記第 1の導電層と前記第 2の導電層とは離問して形成されている樹脂封止 _ 半導体装置。
(13) 請求項 10または^求项 11において、
前記第 1の導電層と前 gd第 2の導電層とは連続的に形成されている樹脂封止型 半導体装置。
(14) 詰求 ¾ 10または 求項 11において、
前記第 1の導電層および前記 ¾ 2の導電層が形成された領域以外の素子載 II部 の表而には絶縁層が形成されている樹脂封止型半導体装置。
( 1 5) 請求項 14において、
前記絶綠層は前記素子載置部を構成する金 を酸化処理して得られた金属酸化 膜からなる樹脂封止型丰-導体装置。
( 1 6) 求 ¾ 1において、
前 §ΰ素子載置部は、 前記素子設置面を含む大 部とこの大侄部より突出する小 径部とからなる、 断而形状がほぼ凸状をなす樹脂封 型半導体装置。
( 1 7) 詰求 ¾ 1 6において、
前記素子載置部は、 その小 ¾部が樹脂封 11:部より露出する状態で設置される樹 脂封 半導体装; ¾。
( 1 8) ,清求 ¾ 1 6または^求項 1 7において、
前 i¾素了-載置部の小径部は、 その厚さ方向にアングー力ッ ト形状を有する樹脂 封止 導体装置。
( 1 9) 求 W 1 6または 求項 1 7において、
前記素子載^部は、 前記小^部の領域を除く大径部において、 厚さ方向に連通 する樹脂速通孔を する樹脂封 ¾ 導体装置。
(2 0) 求项 1 7において、
前 dd¾了- ΨΙ部は、 その露出する而上にハンダ屑を有する樹脂封止型半導体装 置。
( 2 1 ) 請求 ill 1において、
前記素ィ-載匿部は樹脂封止部内に埋設されている樹脂封止型半導体装置。
( 2 2) ^求埙 1において、
前記フレームリードは、 ワイヤボンディングの画像認識においてマーキングと して機能する認識用の突起または切欠きを有する樹脂封 1ヒ型半導体装置。
( 2 3) 請求項 1において、
前記フレームリードは、 平面形状がほぼ短形状のリングからなり、 該リングの 4隅においてサポートバーによって支持される樹脂封止 半導体装置。
( 24) 請求項 1において、 前記フレームリードは、 その平面的にみた外径が、 前記樹脂封止部の平面的に みた外径に対して、 1 5〜80 %の範囲内にある樹脂封止型半導体装置。
( 2 5) 以下の工程 （a) ないし （d) をさむ樹脂封止型半導体装置の製造方 法。
(a) 素子載置部の素子設置而の所定位置に接着剤によって半導体素子を接 合する工程、
(b) 前記素子載 ^邰の^子設置面上に絶縁性のリード支持部を配設し、 こ のリード支持部の上に、 少なくとも、 フレームリード、 前記フレームリードと不 連続の状態にある第 1のリード、 および前記フレームリードと連続した状態にあ る第 2のリードが ·体的に形成されたリードフレームを配置し、 前記リ一ド支持 部を介して
Figure imgf000033_0001
リードフレームとを接着固定する工程、
( c ) 少なくとも、 前 第 1のリードと前記半導体素子の電極部とを ¾気的 に接続するワイヤ、 および前記フレームリードと前記半導体素了-の ¾極部とを電 気的に接続するワイヤを^むワイヤ群を、 ワイヤボンディング手段によって形成 する工程、 および、
(d) 1記上程 （a) ~ ( c ) で形成された部材を余型にセッ 卜し、 モール ディングによって樹脂封止部を形成するェ程。
(2 6 ) ^求 ¾ 2 5において、
前^工程 （a) で川いられる接若剤は、 導^性を有する樹脂封止型^導体装置 の製造方法。
(2 7 ) ^求項 2 5または^求 ¾ 2 6において、
前記 T-程 （ c ) において、 前記第 1のリードと前記半導体素子の電極部とを接 続するワイヤは、 リ一ド押えにより前記第 1のリードを押 1、'してその先端部を前 記素子載置部の素子設置面に 接させた状態で形成される樹脂封止型 ^導体装 の製造方法。
PCT/JP1997/002234 1996-07-03 1997-06-27 Resin-encapsulated semiconductor device and method of manufacturing the same WO1998001907A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP97928497A EP0848423B1 (en) 1996-07-03 1997-06-27 Resin-encapsulated semiconductor device and method of manufacturing the same
US09/011,738 US6133623A (en) 1996-07-03 1997-06-27 Resin sealing type semiconductor device that includes a plurality of leads and method of making the same
DE69735361T DE69735361T2 (de) 1996-07-03 1997-06-27 Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
JP50503498A JP3944913B2 (ja) 1996-07-03 1997-06-27 樹脂封止型半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19278096 1996-07-03
JP8/192780 1996-07-03

Publications (1)

Publication Number Publication Date
WO1998001907A1 true WO1998001907A1 (en) 1998-01-15

Family

ID=16296891

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/002234 WO1998001907A1 (en) 1996-07-03 1997-06-27 Resin-encapsulated semiconductor device and method of manufacturing the same

Country Status (8)

Country Link
US (1) US6133623A (ja)
EP (1) EP0848423B1 (ja)
JP (1) JP3944913B2 (ja)
KR (1) KR19990044365A (ja)
CN (1) CN1132244C (ja)
DE (1) DE69735361T2 (ja)
TW (1) TW379850U (ja)
WO (1) WO1998001907A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014013931A (ja) * 2013-09-12 2014-01-23 Denso Corp 半導体パッケージ

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3051376B2 (ja) * 1998-08-24 2000-06-12 松下電子工業株式会社 リードフレーム及びその製造方法並びにリードフレームを用いた半導体装置
KR100705521B1 (ko) * 1998-12-02 2007-04-10 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
US6977214B2 (en) * 1998-12-11 2005-12-20 Micron Technology, Inc. Die paddle clamping method for wire bond enhancement
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP2001358276A (ja) * 2000-06-12 2001-12-26 Mitsui High Tec Inc 半導体装置およびリードフレーム
US6509642B1 (en) * 2000-07-28 2003-01-21 Agere Systems Inc. Integrated circuit package
US6818968B1 (en) * 2000-10-12 2004-11-16 Altera Corporation Integrated circuit package and process for forming the same
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US6838751B2 (en) * 2002-03-06 2005-01-04 Freescale Semiconductor Inc. Multi-row leadframe
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6627977B1 (en) * 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
US6835592B2 (en) * 2002-05-24 2004-12-28 Micron Technology, Inc. Methods for molding a semiconductor die package with enhanced thermal conductivity
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
DE10245452A1 (de) * 2002-09-27 2004-04-08 Infineon Technologies Ag Verfahren zum Bestimmen der Anordnung von Kontaktflächen auf der aktiven Oberseite eines Halbleiterchips
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7511364B2 (en) * 2004-08-31 2009-03-31 Micron Technology, Inc. Floating lead finger on a lead frame, lead frame strip, and lead frame assembly including same
KR100639948B1 (ko) * 2005-08-22 2006-11-01 삼성전자주식회사 이원 리드 배치 형태를 가지는 리드프레임 패키지
KR100635386B1 (ko) * 2004-11-12 2006-10-18 삼성전자주식회사 고속 신호 처리가 가능한 반도체 칩 패키지
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7863761B2 (en) * 2006-08-03 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with molding vents
JP2008218776A (ja) * 2007-03-06 2008-09-18 Renesas Technology Corp 半導体装置
JP5130566B2 (ja) * 2008-07-01 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
US8754513B1 (en) * 2008-07-10 2014-06-17 Marvell International Ltd. Lead frame apparatus and method for improved wire bonding
JP5018909B2 (ja) * 2009-06-30 2012-09-05 株式会社デンソー 半導体装置
TWI405316B (zh) * 2009-09-16 2013-08-11 Advanced Semiconductor Eng 導線架及晶片封裝體
US8304865B2 (en) 2009-09-16 2012-11-06 Advanced Semiconductor Engineering, Inc. Leadframe and chip package
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
KR101222809B1 (ko) * 2011-06-16 2013-01-15 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
CN112151510B (zh) * 2020-09-11 2022-08-02 安徽龙芯微科技有限公司 一种具有接地环的堆叠封装件及其加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193156A (ja) * 1987-10-05 1989-04-12 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
JPH04174551A (ja) * 1990-07-20 1992-06-22 Hitachi Ltd 半導体装置及びその製造方法
JPH0521694A (ja) * 1991-07-11 1993-01-29 Mitsubishi Electric Corp 半導体装置
JPH0883876A (ja) * 1994-07-13 1996-03-26 Seiko Epson Corp 樹脂封止型半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235207A (en) * 1990-07-20 1993-08-10 Hitachi, Ltd. Semiconductor device
JPH05221694A (ja) * 1992-02-12 1993-08-31 Fujikura Ltd 光ファイバテープ心線の製造方法
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2848151B2 (ja) * 1992-08-20 1999-01-20 トヨタ自動車株式会社 ディファレンシャル装置のバックラッシシム選択方法
US5517056A (en) * 1993-09-30 1996-05-14 Motorola, Inc. Molded carrier ring leadframe having a particular resin injecting area design for gate removal and semiconductor device employing the same
US5723899A (en) * 1994-08-30 1998-03-03 Amkor Electronics, Inc. Semiconductor lead frame having connection bar and guide rings

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193156A (ja) * 1987-10-05 1989-04-12 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
JPH04174551A (ja) * 1990-07-20 1992-06-22 Hitachi Ltd 半導体装置及びその製造方法
JPH0521694A (ja) * 1991-07-11 1993-01-29 Mitsubishi Electric Corp 半導体装置
JPH0883876A (ja) * 1994-07-13 1996-03-26 Seiko Epson Corp 樹脂封止型半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014013931A (ja) * 2013-09-12 2014-01-23 Denso Corp 半導体パッケージ

Also Published As

Publication number Publication date
TW379850U (en) 2000-01-11
CN1132244C (zh) 2003-12-24
DE69735361T2 (de) 2006-10-19
EP0848423A1 (en) 1998-06-17
KR19990044365A (ko) 1999-06-25
CN1197546A (zh) 1998-10-28
JP3944913B2 (ja) 2007-07-18
EP0848423A4 (en) 1999-08-25
DE69735361D1 (de) 2006-04-27
US6133623A (en) 2000-10-17
EP0848423B1 (en) 2006-03-01

Similar Documents

Publication Publication Date Title
WO1998001907A1 (en) Resin-encapsulated semiconductor device and method of manufacturing the same
JP3509274B2 (ja) 樹脂封止型半導体装置およびその製造方法
EP2605276B1 (en) Packaged leadless semiconductor device
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JPH06105721B2 (ja) 半導体装置
JPS61241959A (ja) 半導体モジユ−ル
JP3309686B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH09260550A (ja) 半導体装置
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH1012773A (ja) 樹脂封止型半導体装置およびその製造方法
JPH08298302A (ja) 樹脂封止型半導体装置およびその製造方法
JP2001345414A (ja) リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
JP2003297994A (ja) 半導体装置およびその製造方法
JPH08236665A (ja) 樹脂封止型半導体装置及びその製造方法
JPH1187573A (ja) ヒートシンクを備えた樹脂封止型半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2007027654A (ja) 半導体装置
JPH11260989A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0574831A (ja) 半導体装置
JPH11354673A (ja) 半導体装置
JP2002076161A (ja) 表面実装型の半導体装置
JP2001015667A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3541751B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
US6307270B1 (en) Electro-optic device and method for manufacturing the same
JPH10189834A (ja) 半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 97190838.9

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 09011738

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1019980701609

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1997928497

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 1998 11738

Country of ref document: US

Date of ref document: 19980322

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1997928497

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019980701609

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1019980701609

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1997928497

Country of ref document: EP