明細書
薄膜トランジスタ及びその製造方法並びにこれを用いた回路及び液晶表示装置 技術分野
本発明は、 膜トランジス夕及びその製造方法並びにこれを用いた回路及び液 晶表示装置に関する。 背景技術
低いプロセス温度で形成可能な多結晶シリコン薄膜トランジスタ
(polycrystal l ine Si l icon Thin Film Transistor) 、 いわゆる 「低温プロセス ポリシリコン T F T」 は、 大型ガラス基板上にドライバーを内蔵した高精細液晶 ディスプレイを形成することのできる素子として注目されている。
図 3 8 A及び同図の B— B線断面図である図 3 8 Bは、 従来のポリシリコン T F Tの一例を示すものであり、 ソース、 ドレイン領域を形成するポリシリコン簿 膜が下側、 ゲート電極が上側に位置するトップゲート型 T F Tを示している。 ま た、 このポリシリコン T F Tは Nチャネル T F Tの例である。
図 3 8 A、 図 3 8 Bに示すように、 ガラス基板 1上にシリコン酸化膜からなる バッファ層 2が形成され、 その上にポリシリコン薄膜 3が形成されている。 さら に、 ポリシリコン薄膜 3を覆うシリコン酸化膜からなるゲート絶縁膜 4が形成さ れ、 タンタル窒化膜、 アルミニウム (A 1 ) 膜等からなるゲート電極 5が形成さ れている。 そして、 ポリシリコン薄膜 3のうちゲート電極直下を除く部分に N型 不純物導入領域であるソース領域 6、 ドレイン領域 7が形成されている。 また、 シリコン酸化膜からなる層間絶縁膜 8が形成されるとともに、 コンタク トホール 9、 9が開口され、 ソース電極 1 0、 ドレイン電極 1 1が形成されている。
ところで、 一般の半導体デバイスの分野において、 デバイスのさらなる高速化、 低消費電力化、 高機能化を図る目的で、 近年、 デバイスの微細化とともに S 0 I
(Si licon On Insulator) 構造の採用が注目を集めている。 S 0 I構造とは、 例 えばシリコン基板の表面にシリコン酸化膜を挟んで単結晶シリコン層を形成した
ものである。 ところが、 S 0 I構造は上記の利点を有する反面、 トランジスタ形 成領域と支持基板との間が電気的に絶縁されているために基板浮遊効果の影響が 顕著になる。 この場合、 基板浮遊効果によって生じる問題点は、 例えばソース . ドレイン間の耐圧低下である。 このメカニズムは、 ドレイン領域近傍の髙電界領 域で ¾生した正孔がチャネル下部に蓄積され、 チャネル部の電位を上昇させるた め、 ソース、 チャネル、 ドレイ ン領域をそれそれエミ ッ夕、 ベース、 コレクタと する寄生バイポーラ トランジスタがオンするためである。
一方、 図 3 8 A及び図 3 8 Bに示したような構成のポリシリコン T F Tを液晶 駆動素子として使用する¾ 、 ツース電極 1 0— ドレイン電極 1 1間に信 電圧 を、 ゲート ¾極 5に走査^:^を印加するが、 この際にも ヒ記 S 0 I構造で問題と なつた基板浮遊効 ¾と ^様の特性劣化が生じることが明らかになつてきた。 また、 T F Tに顕著な劣化も明らかになつている。 T F Tのチャネル部は、 絶 縁膜に囲まれているため、 熱が逃げにくい構造となっている。 従って、 動作時に ¾生する T F T (¾体の熱により劣化が生じる。 この様な劣化は、 チャネル幅の大 きい T F Tで特に ¾著である。
また、 多結晶シリコンの T F Tは、 シリコン単結晶のトランジスタに比べ、 才 フ時のリーク電流 (オフ 流) が大きく、 かつ、 ¾流造のばらつきが大きい。 こ の傾向は、 ίδ温プロセスにより形成した T F丁よりも、 低温プロセスによる T F Τにおいてより顕著になる。
例えば、 画素部の T F Tのリーク電流 (オフ電流) が大きいと表示画面の輝度 変動が大きくなり、 リーク電流 (オフ電流) がばらつけば、 T F Tの設計が困難 になる。
本発明は、 上記の課題を解決するためになされたものであって、 特性の劣化を 低減し、 かつ、 T F Tのリーク電流 (オフ ¾流) を低減し、 かつリーク電流 (ォ フ電流) のばらつきを抑制する構造を有する簿膜トランジスタ及びその製造方法 並びにこれを用いた回路及び液晶表示装置を提供することを目的とする。 発明の開示
上記の目的を達成するために、 本発明に係る薄膜トランジスタは、 基板上の非 単結晶シリコン薄膜に形成されたチャネル領域と、 該非単結晶シリコン薄膜に該 チヤネル領域を挟むように離間して形成された第 1導電型からなる第 1領域およ び第 2領域を有し、 前記第 1領域または第 2領域の近傍の高電界領域で発生した 前記第 1導電型と反対の導電型のキヤリァが流れ込むキヤリア注入領域が設けら れている。
本発明によれば、 電界領域で ½生したホッ トキャリアを流れ込ませるキャリア 注入領域が, けられるので、 従来の 膜トランジスタに比べて、 第 1領域または 第 2領域へのホッ トキャリァの 入 ¾が少なくなり、 特性劣化を大きく低減する ことができる。
本発明に係る^股トランジスタは、 ^板上の非 結品シリコン ^膜に形成され たチヤネル領域と、 該非単結品シリコン薄膜に該チヤネル領域を挾むように離間 して形成された第 1導電型からなる第 1領域および第 2領域と、 これら第 1領域 および第 2領域の^の前記非牮結品シリコン薄膜に形成された前記第 1導電型と 反対の導 ¾型からなる少なくとも一つの第 3領域とを有する。
本発明において、 複数の ι ¾¾ 3領域が、 前記非単結晶シリコン薄膜上に形成 されてもよい。
前記第 3 ¾5域は、 i¾記笫 1 ίί域および第 2領域の少なくとも一方と前記チャネ ル領域との間の前記非単結晶シリコン簿膜に形成されてもよい。
前記第 3領域は、 前記チャネル領域内の少なくとも一部に形成されてもよい。 前記第 1導電型は Ν型であってもよい。
前記非単結晶シリコン薄膜は、 多結晶シリコン薄膜であってもよい。
前記チャネル領域、 第 1領域および第 2領域を有する多結晶シリコン薄膜は、 低温プロセスで形成されてもよい。
本発明に係る薄膜トランジスタは、 基板上の非単結晶シリコン薄膜に形成され たチャネル領域と、 該非単結晶シリコン薄膜に該チャネル領域を挾むように離間 して形成された第 1導電型からなる第 1領域および第 2領域を有し、 前記非単結 晶シリコン薄膜の少なくとも前記チャネル領域の幅が、 前記第 1領域および第 2
領域の最小の幅よりも大きい。
前記チャネル領域の幅は、 5 0 m以上であること好ましい。
前記チャネル領域の幅は、 1 0 0 m以上であることが好ましい。
本発明に係る薄膜トランジスタは、 ゲート電極に交差するように基板上に形成 される複数の非単結晶シリコン簿膜と、 前記各非単結晶シリコン薄膜に形成され たチャネル領域と、 該非単結晶シリコン薄膜に該チャネル領域を挾むように離間 して形成された第 1導電型からなる第 1領域および第 2領域を有し、 前記複数の 非単結晶シリコン溥膜の第 1領域同士および第 2領域同士がそれそれ共通の電極 に接続されている。
前記各非中.結晶シリコン溥膜のチャネル幅は、 1 0 m以下であることが好ま しい。
前記複数の非単結晶シリコン ¾膜の最外の辺間の寸法は、 5 0 m以上である ことが好ましい。
前記チャネル領域の畏さは、 4 χ m以下であることが好ましい。
本発明に係る^膜トランジスタは、 基板上に設けられた半導体薄膜ァィランド と、 その半 ¾体薄膜アイランドに選択的に不純物を導人して形成されたソース層 およびドレイ ン層と、 絶縁膜を介して前記半導体 ¾膜アイラン ドに対向して設け られたゲ一ト 'it極暦と、 を有する薄膜トランジスタであって、
前記ソース層またはドレイン層の少なくとも一つが、 前記半導体簿膜アイラン ドの外縁から所与の距離だけ内側に形成されている。
T F Tのリーク鼋流 (オフ電流) が大きいのは、 一般的にいえば 「結晶の質」 に起因するものである。 しかし、 本願の発明者がさらに種々検討したところ、 「薄膜アイランドの外縁 (外周) の一部を構成する高濃度のソース層やドレイン 層のエッジと、 ゲート電極との間の鼋界」 が、 T F Tのリーク電流 (オフ電流) に重要な影響を与えていることがわかった。
つまり、 ソース層やドレイン層に加わる電界が大きくなると、 T F Tのリーク 電流 (オフ電流) も大きいことがわかった。
そこで、 髙濃度のソース層やドレイン層を薄膜アイランドの内側に設け、 外縁
部に 「スペース」 を設けることにより、 そのスペースが、 ソース, ドレイン層に 加わる前述の電界を緩和する。 よって、 リーク電流 (オフ電流) の低減ならびに そのばらつきの抑制が達成される。
前記ソース層及びドレイン層を避ける領域であつて、 前記半導体薄膜ァイラン ドの外緣部の、 少なくとも前記ゲート電極と重なりを有する部分は、 不純物が導 人されていないイン 卜 リンシック層となっていてもよい。
「スペース」 部分がィン ト リンシック層 (真性層) であることを明確化したも のである。 イン ト リ ンシック^では空乏層がのびやすく、 この空乏層が電界を吸 収する。 よって、 ,:'5濃度の、ノース · ドレイン屑に加わる 界が減少し、 T F T のリーク電流 (オフ 流) が減少し、 ばらつきも抑制される。
前記ソース^及びドレィン を避ける領域であって、 ι¾·記半導体 股アイラン ドの外緣部の、 少なくとも^ £ゲート電極と道なりを有する部分は、 前記ソース 層およびドレイン/ とは反対^ ¾型の不純物が導入されている不純物層と、 その 不純物層に連なるィン ト リ ンシック層とからなつていてもよい。
例えば、 N M O S トランジスタの場合には、 薄膜アイラン ドの外緣部のうち、 少なくともゲート電極と ¾なりを有する部分が p i^と i屑 (イントリンシック層) とを苻する。 この ¾合も、 ^求 ! 2の J¾ rと同様に、 ¾界緩和の効梁が得られ、 リーク電流 (オフ ¾流) の低減やばらつきの抑制を図れる。
前記半導体溥脱アイランドの外緣から前記ソースまたはドレインまでの前記所 与の距離は、 1 / m以上 5〃m以下であることが好ましい。
半導体薄膜アイラン ドの外縁からソース ( ドレイン) までの距離が 1 /z m未満 では現実の加工が難しく、 また、 5 より大きいと、 結果的に半導体簿膜アイ ラン ドのサイズが大きくなり、 設計仕様を満たさなくなる。 よって、 l m以上 5 m以下が望ましい。
前記半導体薄膜アイランドは、 アモルファスシリコンをァニールして作成され たポリシリコンから構成されてもよい。
低温プロセスによるポリシリコン T F Tは、 高温処理をしないために結晶ダメ ージの回復力が弱く、 T F Tのリーク電流 (オフ電流) も大きくなりがちである。
よって、 本発明の適用が効果的である。
薄膜トランジスタは、 前記ゲート電極と前記ドレイン層との相対的位置関係に おいて、 オフセッ トを有していてもよい。
いわゆる 「オフセッ ト構造」 は、 ゲートとドレインが重なりを有さないことか らリーク電流 (オフ電流) の低減には有効であるが、 その一方、 オフセッ ト量が 大きいとオン ¾流の減少, しきい値電圧の増大を招く。 したがって、 オフセッ ト 量の調整は難しい。
本発明をオフセッ ト構造の M O S トランジス夕に適用すれば、 オフセッ ト量を それほど大きく しなくても、 リーク^流 (オフ ¾流) を効果的に低減でき、 また、 ばらつきが抑制され、 よって、 オン β流の確保や ¾計が容易となる。
薄膜トランジスタは、 2本のゲート 極を互いに、f行に配置したデュアルゲ一 ト構造を していてもよい。
デュアルゲ一ト構造の M O S F Ε Τは、 2個の M O S トランジスタを直列接続 した構成をしている。 そして、 明の電界緩和構造の採用によって各 M O S F Ε Τのリーク 流が低減し、 つの M O S F E Tについての低減率 (本発明の適 用後のリーク ¾流¾ /適用 ι のリーク電流!:) を 「F ( < 1 ) 」 とした場合、 2 つの M〇 S F E T全休でのリーク', ϋ流の低減率は、 「F x F」 となり、 1つの M 0 S F E Tの場合よりも、 さらにリーク ¾流¾が低減される。
本発明に係る薄 β トランジスタは、 ¾板上に設けられた Ψ.導体- Γ4膜ァィラン ド と、
前記半導体簿膜ァィランドに選択的に不純物を導入して形成されたソース層お よびドレイン層と、
前記半導体薄膜アイランドの外縁部とのみ重なりを有して設けられた第 1の絶 縁膜と、
前記半導体簿膜アイラン ドの表面および前記第 1の絶縁膜を覆って形成された 第 2の絶縁膜と、
前記第 2の絶縁膜上に設けられたゲ一卜電極層と、 を有する。
本発明では、 ゲート電極とソース · ドレインとの間の電界緩和のために、 第 1
の絶縁膜を簿膜アイランドの外縁部にォ一バーラップさせて設け、 その第 1の絶 縁膜の厚み分だけゲートのエッジまでの距離を増大させる。 これにより、 ソース • ドレインに加わる電界が緩和され、 T F Tのリーク電流 (オフ電流) が減少し、 ばらつきも抑制される。
本発明に係る回路は、 上記薄膜トランジス夕を有する。
本発明に係る液晶 示装置は、 ドライバ一回路内蔵型のものであって、 上記薄 膜トランジスタを有する。
本発明の薄膜トランジスタを用いることによって、 回路の誤動作等の発生が少 なく、 ^好な ii iを 了する液品 ¾示¾匿を実現することができる。
ヒ¾液品 ¾ ; Γίでは、 i);j,】d¾股トランジスタは、 问路部で用いられることが 好ましい。
上記液品 装^では、 ίί ^膜トランジスタは、 ιϊίΐ記回路部のアナログスィ ツチ手段として川いられることか好ましい。
本発明に係る液品^ 示装置は、 ヒ^薄膜トランジスタを、 画素部に有する。 画素部の T F Τのリーク電流 (オフ it流) が低減され、 ¾示画面の輝度変勅が 少なくなる。 また、 T F Tのリーク電流 (オフ ¾流) のばらつきが抑制されてァ クティ ブマトリクス: ¾板の,没^も ¾である。 したがって、 , 性能な液晶衷示装 置が実現される。
本発明に ί系る液品 は、 上記薄 fl トランジスタを用いて構成される。 本発明の T F Tで液晶ドライバ 3路等の周辺回路を構成した場合、 高性能の回 路を形成できる。 その回路をァクティブマトリクス基板上に形成することも容易 である。 したがって、 高性能な液晶表示装置が実现される。
本発明に係る薄膜トランジスタの製造方法は、 基板上の非単結晶シリコン薄膜 に形成されたチャネル領域と、 該非単結晶シリコン簿膜に該チャネル領域を挾む ように離間して形成された第 1導電型からなる第 1領域および第 2領域と、 前記 第 1領域と前記チャネル領域との問および前記第 2領域と前記チャネル領域との 間の双方に形成された前記第 1導電型と反対の導電型からなる第 3領域とを有し、 前記チャネル領域が前記第 1導電型と反対の導電型からなる簿膜トランジスタの
製造方法であって、 基板上に非単結晶シリコン薄膜を形成するシリコン簿膜形成 工程と、 該非単結晶シリコン薄膜の一部に第 1導電型と反対の導電型の不純物を イオン注入することにより前記第 3領域を形成する第 3領域形成工程と、 前記非 単結晶シリコン簿膜の第 3領域上にゲート絶縁膜を介してゲ一卜電極を形成する ゲート電極形成工程と、 前記第 3領域形成工程のイオン注入時のドーズ量よりも 少ないドーズ ¾で第 1導電型の不純物をイオン注入することにより前記第 1領域 および第 2領域を形成する第 1 ·第 2領域形成工程、 とを有する。
本発明に係る薄膜トランジスタの製造方法は、 基板上の非単結晶シリコン薄膜 に形成されたチャネル領域と、 , 非単結 シリコン^膜に該チャネル領域を挾む ように離問して形成された ¾ 1 ' ¾からなる ¾ 1領域および第 2領域と、 前記 第 1領域と ι5ίί記チャネル領域との問および前記第 2領域と前記チャネル領域との 間の双方に形成された前記^ 1 ¾¾¾と反対の 型からなる第 3領域とを有す る簿膜トランジスタの製造方法であって、 基板上に非準結晶シリコン薄膜を形成 するシリコン ^膜形成工程と、 J《非単結品シリコン簿膜上にゲート絶縁膜を介し てゲート電極を形成するゲート電極形成エ^と、 ゲート電極をマスクとして用 いるとともに前記第 1領域および第 2領域を覆うマスク材を用いて第 1導電型と 反対の導電型の不純物をイオン注入することにより、 前記チャネル領域に隣接し た領域に ¾ 3領域を形成する第 3 ^域形成工程と、 該第 3領域形成工程のィォン 注入時のドーズ Siよりも少ないドーズ量で第 1 ^電型の个純物をイオン注入する ことにより前記非単結晶シリコン簿膜の第 3領域に隣接した領域に前記第 1領域 および第 2領域を形成する第 1 ·第 2領域形成工程、 とを有する。
本発明に係る薄膜トランジスタの製造方法は、 P型、 N型を合わせ持つ相補型 薄膜トランジスタを有する液晶表示装置に用いられ、 基板上の非単結晶シリコン 薄膜に形成されたチャネル領域と、 該非単結晶シリコン薄膜に該チャネル領域を 挾むように離間して形成された第 1導電型からなる第 1領域および第 2領域と、 これら第 1領域と第 2領域の間の前記非単結晶シリコン薄膜に形成された前記第 1導電型と反対の導電型からなる第 3領域とを有する薄膜トランジス夕の製造方 法であって、 前記第 3領域の形成を、 前記第 1導電型と反対の導電型からなるト
ランジスタの第 1領域および第 2領域の形成と同時に行う。
本発明に係る薄膜トランジスタの製造方法は、
基板上に、 アモルファスシリコンの薄膜を堆積する工程と、
そのアモルファスシリコンの簿膜にレーザ一光を照射し、 結晶化されたポリシ リコンの簿膜を得る工程と、
レ一ザ照射により られた ί ポリシリコンの薄膜をパターニングしてポリシ リコンアイランドを形成し、 そのポリシリコンアイラン ド上にゲート絶縁膜を形 成し、 そのゲート絶縁股上にゲー卜電極を形成する工程と、
前記ポリシリコンアイラン ドの外縁部の少なくとも一部を ぅ絶縁層を形成す るェ Rと、
前記ゲー卜 極と ι½ 絶 とをマスクとして用いて前記ポリシリコンアイラ ンドに不純物を^入し、 ソース^およびドレイン屑を形成する工程と、
ソース電極およびドレイン¾極を形成する工程と、 を有する。
ゲート電極と絶縁層とをマスクとして用いてセルファラインで、 薄膜アイラン ドの外縁より内側にソース層やドレイン層を形成することができる。 図面の簡'' な説明
図 1 Α及び図 1 Bは、 木 ¾明の ¾ 1の実施の形態である薄膜トランジスタを示 す図であり、 図 2 A〜図 2 Cは、 ^膜トランジスタの製造工程を順を追って示す プロセスフロー図であり、 図 3 A〜図 3 Dは、 '簿膜トランジスタの製造工程を順 を追って示すプロセスフロー図であり、 図 4 A及び図 4 Bは、 本発明の第 2の実 施の形態である薄膜トランジスタを示す図であり、 図 5 A〜図 5 Cは、 簿膜トラ ンジスタの製造方法を順を追って示すプロセスフロー図であり、 図 6 A〜図 6 C は、 薄膜トランジスタの製造方法を順を追って示すプロセスフロー図であり、 図 7 A〜図 7 Dは、 簿膜トランジスタの他の製造方法を順を追って示すプロセスフ ロー図であり、 図 8 A及び図 8 Bは、 P型不純物拡散領域の形状が異なる他の実 施の形態の薄膜トランジスタを示す図であり、 図 9 A及び図 9 Bは、 P型不純物 拡散領域の形状が異なるさらに他の実施の形態の薄膜トランジスタを示す図であ
り、 図 1 0 A及び図 1 0 Bは、 本発明の第 3の実施の形態である薄膜トランジス タを示す図であり、 図 1 1 A及び図 1 I Bは、 本発明の第 4の実施の形態である 薄膜トランジスタを示す図であり、 図 1 2は、 本発明の第 5の実施の形態として の液晶衷示装置の構成を示すブロック図であり、 図 1 3Aは T FT (n型 MO S FET) のリーク電流 (オフ ΐίί流) を説明するための図であり、 図 1 3 Bは、 Τ FT (n¾MO S F E T) の平面構造を示す図であり、 図 1 4は、 ポリシリコン T F Τの電圧—', 流特性を示す図であり、 図 1 5は、 ポリシリコン T F Tにおい て、 リーク 流 (オフ ¾流) が生じる一 ¾1を説明するための図であり、 図 1 6は、 本発明の^ 6の' '施の形態にかかる MO S FETの ^而図であり、 図 1 7は、 図 1 6のデバイスの XVII— XVII¾に う MO S F E Tの断而図であり、 図 1 8 Aは 図 1 6のデバイスの XVIII— XVIII¾Ui¾う M〇 S F E Tの断面図であり、 図 1 8 Bは ¾界緩和の効 を説叫するための闵であり、 図 1 9は、 比較例の、 ゲート · ソース問 ¾1上 ( VGS) とドレイン ' ソース間' 流 ( IDS) との関係を示す図であ り、 図 2 0は、 I 1 6に す本発明の MO S F E Tの、 ゲート ' ソース間電圧 (VGS) と ドレイ ン . ゾース 電流 ( IDS) との関係を示す図であり、 図 2 1は、 本¾明の:: Π7の ¾施の形態にかかるデバィスの断而図 (図 1 6の XVIII— XVII】線 に沿う断而 ) であり、 I 2 2は、 HJJの第 8の ' 施の形態にかかるデバイス の断面 MH ( ヒ側) および、ί;·而 m造 (下側 ) を示す図であり、 図 2 3 Aは、 本 ¾ mの 9の ¾施の形態にかかるデバイスの 而構造を示す図であり、 図 23 Bは その等価回路を示す図であり、 124は、 本発明の第 1 0の実施の形態にかかる デバイスの平面構造 ( ヒ側) および断面構造 (下側) を示す図であり、 図 2 5は、 本発明の CMOS (T FT) を製造するための第 1の工程を示す図であり、 図 2 6は、 本発明の CMO S (T FT) を製造するための第 2の工程を示す図であり、 図 27は、 本発明の CMO S (TFT) を製造するための第 3の工程を示す図で あり、 図 28は、 本発明の CM O S (T FT) を製造するための第 4の工程を示 す図であり、 図 29は、 本発明の CMO S (TF T) を製造するための第 5のェ 程を示す図であり、 図 30は、 本発明の CMO S (TFT) を製造するための第 6の工程を示す図であり、 図 3 1は、 本発明の CMO S (TFT) を製造するた
めの第 7の工程を示す図であり、 図 3 2は、 液晶表示装置の構成を示すブロック 図であり、 図 3 3は、 液晶表示装置の構成を示す図であり、 図 3 4は、 実施の形 態の液晶表示装置を用いて構成される電子機器を示す図であり、 図 3 5は、 実施 の形態の液晶表示装置を用いて構成される液晶プロジェクタを示す図であり、 図 3 6は、 実施の形態の液晶: ¾示装置を用いて構成されるパーソナルコンピュータ を示す図であり、 1 3 7は、 ¾ '施の形態の液晶表示装置を用いて構成されるべ一 ジャを示す図であり、 図 3 8 A及び図 3 8 Bは、 従来の薄膜トランジスタの一例 を示す図である。
¾ RJJを' '施するための Λの形
(第 1の '施の形態)
以下、 本 >¾ の 1の突施の形態を図 1 A〜図 3 Dを参照して説明する。
図 1 A及び図 1 Bは本 ¾施の形態の ¾膜トランジスタ 1 6を示す図であつて、 この溥膜トランジスタ 1 6は、 例えば液品デイスプレイのアナログスィッチとし て用いられるポリシリコン T F Tである。
図 1 Aは雜股トランジスタ 1 6の平而図である。 この図に示すように、 薄膜ト ランジスタ 1 6は、 ともに N ( ¾ 1 ^m ) 个純物拡 ίκ (領域であるゾース領域
1 7 ( fi 1 ΐίί域) およびドレイン領域 1 8 (第 2領域) と、 ゲート ¾極 1 9を有 しており、 ゲ一卜 ¾極 1 9 ifti:下がチャネル領域 3 0となっている。
なお、 簿膜トランジスタ 1 6のチャネル長 Lとチャネル幅 Wの比は、 例えば 5 m/ 1 0 0 / m程度である。 また、 ソース領域 1 7、 ドレイン領域 1 8には、 複数のコンタクトホール 2 0、 2 0、 …を通じてソース電極 2 1、 ドレイン電極 2 2がそれそれ接続されている。 そして、 ドレイン領域 1 8、 チャネル領域 3 0、 およびソース領域 1 7にわたつて連続的に形成された P型不純物拡散領域 2 3
(キャリア注入領域、 第 1導電型と反対の導電型からなる第 3領域) が、 複数個 所、 一定間隔おきに形成されている。 例えば、 P型不純物拡散領域 2 3の幅は 5 m程度、 P型不純物拡散領域 2 3同土の間隔は 5 m程度である。
図 1 Bは図 1 Aの I— I線に沿う断面図である。 この図に示すように、 ガラス
基板 24上に、 シリコン酸化膜からなる下地絶縁膜 25、 ソース、 ドレイン領域 1 7、 1 8および P型不純物拡散領域 23が形成される多結晶シリコン薄膜 26 が順次形成されている。 そして、 その上にゲート絶縁膜 27を介してゲート電極 19が形成されている。 また、 その上にシリコン酸化膜からなる層間絶縁膜 28 が形成されるとともに、 層間絶縁膜 28を貫通してソース領域 17、 ドレイン領 域 1 8に通じるコンタク トホール 20、 20が開口され、 ソース電極 2 1、 ドレ ィン電極 22が形成されている。
次に、 上記構成の薄膜トランジスタの製造方法を図 2 A〜図 3 Dを用いて説明 する。 以下に述べる製造方法は、 ί列えばゲート絶緣膜の形成に熱酸化法ではなく CVD法を) jjいるものであって、 プロセス全体を通して 450°C以下の低いプロ セス温度で ¾造するものである。 これにより、 基板の材料としてガラスを用いる ことができる。
まず、 図 2 Aに すように、 ガラス基板 24上の全面に、 CVD法を用いて膜 厚 100〜 500 nm程度のシリコン酸化膜を形成して下地絶緣膜 25とする。 次に、 f地絶綠胶 25上の全面に、 ジシラン (S izH あるいはモノシラン (S i ) を原料とした CVD法を用いて膜厚 50 nm程度のアモルファスシ リコン¾膜を形成した後、 X e C 1 のエキシマレーザ一ァニ一ルを行なうこと によって多結晶化する。 そして、 j知のフォ トリツグラフィ一 'エッチング技術 を用いて多結晶シリコン I膜 26のバタ一ニングを行なう (シリコン簿膜形成ェ 程) 。
次に、 図 2 Bに示すように、 P型不純物拡散領域を形成しょうとする領域のみ が開口するフォ トレジス トパターン 29を形成した後、 B2Hfi/H2 を用いたィ オンドービングを行なうことによって P型不純物拡散颌域 23を形成する (第 3 領域形成工程) 。 なお、 イオンドービング時のドーズ量は例えば 1〜 10 X 10 15 atoms/cm 程度とする。 その後、 フォ トレジス トパターン 29を除去した後、 図 2 Cに示すように、 ECR—CVD (Electron Cyclotron Resonance
Chemical Vapor Deposition) 法等を用いて膜厚 120 nm程度のシリコン酸化 膜からなるゲート絶縁膜 27を形成する。
次に、 スパッ夕法により膜厚 6 0 0〜 8 0 0 n m程度のタンタル膜を全面に堆 積させ、 図 3 Aに示すように、 これをパ夕一ニングすることによりゲート電極 1 9を形成する (ゲート電極形成工程) 。 ついで、 図 3 Bに示すように、 このゲー 卜電極 1 9をマスクとして P H :i/ H 2を用いたイオンドーピングを行なうことに より、 N型不純物拡散領域であるソース領域 1 7、 ドレイ ン領域 1 8を形成する (第 1 · ¾ 2領域形成工程) 。 また、 イオンドーピング時のドーズ量は 1〜 1 0 X 1 0 1 5 atoms/cm- 程度でよいが、 図 2 Bのイオンドーピング工程における B 2 Η π / Η のドーズ Sよりも少なく ¾定する。 この際、 チャネル領域 3 0とソース、 ドレイン領域 1 7、 1 8問の 域 2 3 aには Ρ型不純物、 N型不純物の双方が導 入されることになるが、 ドーズ: ,ίを ^のように ¾定することで領域 2 3 aは Ρ 型のままとなる。 ついで、 3 0 0 °C、 2時問の N ァニールを行なう。
そして、 図 3 Cに示すように、 C V D法により膜厚 5 0 0〜 1 0 0 0 n m程度 のシリコン酸化膜からなる ¾問絶緣膜 2 8を形成する。 最後に、 図 3 Dに示すよ うに、 層問絶緣 fl 2 8を^通して多結晶シリコン薄膜 2 6上のソース領域 1 7、 ドレイン領域 1 8に通じるコンタク トホール 2 0、 2 0を開口した後、 全面に A 1— S i — C u膜を堆祯させ、 これをパターニングすることにより、 リース電極 2 1、 ドレイン ' 極 2 2を形成する。
本実施の形態の ¾膜トランジスタ 1 6において、 アナログスィッチをオンさせ る場合にソース i 極 2 1—ドレイン', 極 2 2間に ίίϊ圧を印加するとソース領域 1 7からドレイン領域 1 8に向けて' 子が注入されるが、 その電子がドレイン領域 1 8近傍の 電界領域で加速され、 ィンパク トイオン化によってホヅ トキャリア (電子 ·正孔対) が発生する。 この際、 本実施の形態の薄膜トランジスタ 1 6で は、 従来の薄膜トランジスタと異なり、 ドレイン領域 1 8内に Ρ型不純物拡散領 域 2 3が設けられているので、 発生した正孔の一部がポテンシャルの低い Ρ型不 純物拡散領域 2 3内に流れ込む。 その結果、 従来の薄膜トランジスタに比べて、 正孔がソース領域 1 7に注入される量が格段に少なくなるため、 Vgs— I ds特性 曲線が depletion 側に移動するという特性劣化を大きく低減することができる。 また、 本実施の形態の構造によれば、 P型不純物拡散領域 2 3を 1個所だけで
なく、 複数個所に均等に設けているので、 ドレイン領域 1 8内のどの個所で発生 した正孔も P型不純物拡散領域 2 3に流れ込みやすく、 特性劣化を低減する効果 を高めることができる。
なお、 本実施の形態では、 P ¾不純物拡散領域 2 3がソース領域 1 7、 ドレイ ン領域 1 8とつながった構造となっているが、 P型不純物拡散領域をチャネル領 域の内部に独立して形成した構造としてもよい。
(第 2の実施の形態)
以下、 本½明の^ 2の実施の形態を図 4 A〜図 7 Dを参照して説明する。
4 A及び ίッ] 4 Βは本^施の ) の ¾股トランジスタ 3 1を示す図であり、 図 4 Βは、 図 4 Αの IV— IV線断 iW Mである。 なお、 本実施の形態の簿膜トランジス ク 3 1が^ 1の^施の形態の^脱トランジスタと なる),1, iは、 P型不純物拡散領 域の構造のみであるため、 図 4 A及び 111 4 Bにおいて図 1 A及び図 1 Bと共通の 構成要素については同一の符^を付し、 細な説明を省略する。
図 4 A、 Ι 4 Βに示すように、 この薄膜トランジスタ 3 1は、 ともに N型 (第 1導電型) 不純物拡散領域であるソース 域 1 7 (第 1領域) およびドレイン領 域 1 8 (第 2領域) と、 ゲート; δ極 1 9を有しており、 ゲート電極 1 9直下がチ ャネル fi域 3 0となっている。 また、 ソース領域 1 7、 ドレイ ン領域 1 8には、 複数のコンタク ト孔 2 0、 2 0、 …を通じてソース電極 2 1、 ドレイン電極 2 2 がそれそれ されている。 そして、 第 1の実施の形態と 5¾なり、 複数の P型不 純物拡散領域 3 2、 3 2、 … (キャリア注入領域、 第 3領域) の各々が、 チヤネ ル領域 3 0を除いてドレイン領域 1 8内およびソース領域 1 7内に形成され、 こ れら 2つの領域に分割された構成となっている。
次に、 本実施の形態の薄膜トランジスタの製造方法を図 5 A〜図 6 Cを用いて 説明する。
まず、 図 5 Aに示すように、 ガラス基板 2 4上の全面に、 C V D法を用いて膜 厚 1 0 0〜 5 0 0 n m程度のシリコン酸化膜を形成して下地絶縁膜 2 5とする。 次に、 下地絶縁膜 2 5上の全面に、 ジシランあるいはモノシランを原料とした C V D法を用いて膜厚 5 0 n m程度のアモルファスシリコン薄膜を形成した後、 X
e C 1等のエキシマレ一ザーァニールを行なって多結晶化する。 そして、 周知の フォ ト リソグラフィー 'ェツチング技術を用いて多結晶シリコン薄膜 26のバタ 一二ングを行なう (シリコン薄膜形成工程) 。
次に、 図 5 Bに示すように、 E CR— CVD法を用いて膜厚 1 20 nm程度の シリコン酸化膜からなるゲート絶縁膜 27を形成する。 そして、 スパッタ法によ り膜厚 600〜800 nm程度のタンタル膜を全面に堆積させ、 これをパター二 ングすることによりゲート電極 1 9を形成する (ゲ一卜電極形成工程) 。
次に、 図 5 Cに すように、 P' 不純物拡散領域 32を形成しょうとする領域 とゲート; 極 1 9を形成した領域が 门するフォ トレジストパターン 29を形成 した後、 Β Η,,/Η^ を用いたイオン ドーピングを行なうと、 ゲート ¾極 1 9と フォ トレジス トパターン 29がマスク材となってィオンが注入されるため、 チヤ ネル領域 30に隣接する部分のみに Ρ型不純物拡散領域 32が形成される (第 3 領域形成エ^) 。 なお、 イオン ドーピング時のドーズ量は、 例えば 1〜 10 X 1 0 ' r' atoms/cm 度とする。
そして、 フォ トレジス トパターン 29を除去した後、 同 6 Aに示すように、 ゲ ート電極 1 9をマスクとして P H:,/H2を用いたイオンドーピングを行なうこと により、 N f純物拡敗領域であるソース領域 1 7、 ドレイン領域 18を形成す る (第 1 · 2領域形成ェ ) 。 また、 イオンドーピング時のドーズ Sは 1〜 1 O x l O ' :> atoms / cm J 程度でよいが、 図 5 Cのイオンドーピング工程における B ,H(; H, のドーズ ¾よりも少なく ,设定する。 この際、 チャネル領域 30とソー ス、 ドレイン領域 1 7、 18間の領域 32には P型不純物、 N型不純物の双方が 導入されることになるが、 ドーズ量を上記のように設定することで領域 32は P 型のままとなる。 ついで、 300°C、 2時間の N2 ァニールを行なう。
そして、 図 6 Bに示すように、 CVD法により膜厚 500〜 1 000 nm程度 のシリコン酸化膜からなる層間絶縁膜 28を形成する。 最後に、 図 6 Cに示すよ うに、 層間絶緣膜 28を貫通して多結晶シリコン簿膜 26上のソース領域 1 7、 ドレイン領域 1 8に通じるコンタク トホール 20、 20を開口した後、 全面に A 1— S i— Cu膜を堆積させ、 これをパターニングすることにより、 ソース電極
21、 ドレイン電極 22を形成する。
以上、 Nチャネル TFT単独の場合の製造方法について説明したが、 Pチヤネ ル TFT、 Nチャネル T F Tを合わせ持つ相補型 (CMO S型) TFTを有する 液晶表示装置の場合、 Nチャネル T F Tである薄膜トランジスタ 3 1の P型不純 物拡散領域 32の形成を Pチャネル TFTのソース、 ドレイン領域の形成と同時 に行うこともできる。 以下、 その例について図 7 A〜図 7 Dを用いて説明する。 まず、 図 7 Aに示すように、 ガラス基板 24上の全面に、 CVD法を用いて膜 厚 100〜 500 nm程度のシリコン酸化膜を形成し、 下地絶縁膜 25とする。 次に、 ド地絶 脱 25上の 面に、 ジシランあるいはモノシランを原料とした C VD法を川いて膜) ^50 nm ^のアモルファスシリコン ¥膜を形成した後、 X e C 1等のエキシマレーザ一ァニールを行なうことによって多結晶化する。 そし て、 周知のフォ ト リソグラフィ一 ' エッチング技術を用いて多結晶シリコン薄膜 のパターニングを行なって多結品シリコン薄膜 26を形成する (シリコン簿膜形 成工程) 。
次に、 図 7 Bに すように、 多結晶シリコン簿膜 26および下地絶 膜 25の 表面に、 £ ー( ¥0法を用ぃて膜厚 1 20 nm程度のシリコン酸化膜からな るゲート絶縁脱 27を形成する。 そして、 スパッ夕法により膜厚 600〜800 nm程度のタンタル膜を全面に 嵇させ、 これをパ夕一ニングすることによりゲ ート電極 19を形成する (ゲ一卜', 極形成上程) 。 以上までの工程では、 Nチヤ ネル T F T側、 Pチャネル T F Τ ί3¾ともに同様の処理が行われる。
次に、 図 7 Cに示すように、 Nチャネル T FT側の P型不純物拡散領域を形成 しょうとする領域と Pチャネル T F T側の全ての領域が開口するフォトレジスト パターン 29 aを形成した後、 B2Hn/H2 を用いたイオンドーピングを行なう。 すると、 Νチャネル T F Τ側ではフォトレジス卜パターン 29 aとゲート電極 1 9がマスクとなってイオンが注入されるため、 ゲ一ト鼋極 19直下のチャネル領 域 30の側方に P型不純物拡散領域 32が形成される (第 3領域形成工程) 。 一 方、 Pチャネル T F T側ではゲ一卜電極 1 9がマスクとなってイオンが注入され るため、 ゲート電極 19直下のチャネル領域 48を挟んでソース領域 49 (第 1
領域) 、 ドレイン領域 50 (第 2領域) が形成される。 このようにして、 Nチヤ ネル T F Tの P型不純物拡散領域 32と Pチャネル T F Tのソース、 ドレイン領 域 49、 50を同時に形成することができる。 なお、 イオンドーピング時のドー ズ量は、 例えば 1〜 1 0 X 1 015 atoms/cm" 程度とする。
その後、 フォ ト レジス トパターン 29 aを除去した後、 図 7Dに示すように、 Pチャネル T F T側の全ての領域を ぅフォ トレジス 卜パターン 29 bを形成し、 これをマスクとして PH:,/ H 2を用いたイオンドーピングを行なう。 すると、 P チャネル T F T側にはイオンが注入されず、 Nチャネル T F T側に N¾不純物拡 散領域であるソース ^域 1 7、 ドレイン領域 1 8が形成される (第 1 ·第 2領域 形成ェ 。 また、 イオン ド一ビング時のドーズ は 1〜 10 X 1 01 'atoms/cm 程度でよいが、 !7 Cのイオ ドーピング工程における B Hc/H:; のドーズ 量よりも少なく ύ する。 この際、 Νチャネル T FT側のチャネル領域 30とソ ース、 ドレイン^域 17、 18 の領域 32には P 不純物、 N型不純物の双方 が導入されることになるが、 ドーズ Sを上記のように設定することで領域 32は P型のままとなる。
以降は、 fi 1の突施の j 態の : 造方法と同様、 履問絶綠膜の形成、 コンタク ト ホールの開口、 ソース、 ドレイ ン ¾極の形成を顺次行えばよい。 なお、 本方法で は、 Nチャネル T F Tの P 不純物拡散領域 32と Pチャネル T F Tのソース、 ドレイン領域 49、 50を先に、 Nチャネル T F Tのソース、 ドレイン領域 17、 18を後に形成したが、 これとは逆に、 Nチャネル T F Tのソース、 ドレイン領 域 17、 18を先に、 Nチャネル TFTの P型不純物拡散領域 32と Pチャネル TFTのソース、 ドレイン領域 49、 50を後に形成するようにしてもよい (図 7 Cと図 7 Dの順番を逆にしてもよい) 。
CMOS— TFTを有する場合、 この方法を用いると、 1度のフォ トリソグラ フィ一工程と P型イオン注入工程で Nチャネル T F Tの P型不純物拡散領域 32 と Pチャネル TF Tのソース、 ドレイン領域 49、 50を同時に形成することが できるため、 工程数を増やすことなく、 特性劣化防止のための不純物拡散領域を 有する簿膜トランジスタを作製することができる。
本実施の形態の薄膜トランジスタ 3 1においても、 発生した正孔が P型不純物 拡散領域 3 2内に流れ込む結果、 正孔がソース領域 2 1に注入される量が減るた め、 Vgs— I ds特性曲線の depletion側への移動という特性劣化を低減すること ができる、 という第 1の実施の形態と同様の効果を奏することができる。
なお、 上記第 1、 第 2の実施の形態では、 P型不純物拡散領域がゲート電極下 のチャネル領域から外側にはみ出すように形成された例を示したが、 例えば、 図 8 A及び同図の V 111— V I I I線断面図である図 8 Bに示すように、 チャネル領域 3 0からソース、 ドレイ ン領域 1 7、 1 8側にはみ出さない形状の Ρ型不純物拡散 領域 7 1としたり、 図 9 Α及び M l の IX— IX線断而[¾である図 9 Βに^すように、 チャネル領域 3 0のうちのチヤネル 方向の -郃を Ρ !不純物拡敗颍域 7 2とす る構^を採用してもよい。 なお、 ズ」 8 Α〜 1 9 Βにおいて、 図 1 A及び図 1 B並 びに図 4 A及び図 4 Bと 通の構成 ¾尜については、 一の符号を付す。
また、 上 ^第 1、 第 2の実施の形態の^膜トランジスタにおいては、 ソース領 域側にも P型不純物拡¾領域を, けたが、 i 孔が発生するのはあくまでも ドレイ ン領域近傍であるため、 必ずしも P 不純物拡故 域をソース領域側に ^ける必 要はなく、 Φなくとも ドレイン ^域側に設けておけばよい。
(第 3の 施の j 態)
以下、 ^発明の第 3の実施の形態を図 1 0 A及び ] 1 0 Bを参照して説明する。
1 0 A及び図 1 0 Bは本¾施の形態の 脱トランジスタ 3 4を示す図であつ て、 第 1、 第 2の実施の形態の薄膜トランジスタには P型不純物拡散領域が設け られていたが、 本実施の形態の 膜トランジスタ 3 4は P型不純物拡散領域を持 たず、 ソース、 ドレイン領域およびチャネル領域の平面形状を工夫したものであ る。
図 1 0 Aは本実施の形態の薄膜トランジスタ 3 4の平面図である。 この図に示 すように、 薄膜トランジスタ 3 4は、 ともに N型不純物拡散領域であるソース領 域 3 5およびドレイン領域 3 6と、 ゲート電極 3 7を有しており、 ゲート電極 3 7直下がチャネル領域 3 8となっている。 また、 ソース、 ドレイン領域 3 5、 3 6のゲート電極 3 7と反対側、 すなわちソース電極 3 9、 ドレイン電極 4 0と接
続される側の端部は幅が狭く、 ゲート電極 3 7側はその幅が片側で 1 0 pi m程度 広くなつて外側 (図中の上下方向) に張り出した張出部 3 5 a、 3 6 a (キヤリ ァ注入領域) となっている。 本実施の形態では、 例えばチャネル長 Lが 5〃m、 ソース、 ドレイン領域の狭い側の幅 W 1 (最小の幅) が 1 0 0〃m程度であり、 チャネル領域の幅 W 2は狭い部分の幅 W 1よりも 2 0 // m程度大きくなつている。 そして、 ソース領、域 3 5、 ドレイン領域 3 6には、 複数のコンタク トホール 4 1、 4 1、 …を通じてソース電極 3 9、 ドレイン電極 4 0がそれそれ接続されている。 図 1 0 Bは図 1 0 Aの X— X線に沿う断面図である。 この図に示すように、 ガ ラス基板 4 2上に、 シリコン酸化股からなる下地絶縁膜 4 3、 ソース、 ドレイン 領域 3 5、 3 6およびチャネル i域 3 8となる多結品シリコン薄膜 4 4が順次形 成されている。 そして、 その Lにゲ一ト絶縁膜 4 5を介してタンタル膜からなる ゲート' 極 3 7が形成されている。 また、 その上にシリコン酸化膜からなる層間 絶緣膜 4 6が形成されるとともに、 層間絶縁膜 4 6を貫通してソース領域 3 5、 ドレイン領域 3 6に通じるコンタク トホール 4 1、 4 1が開口され、 ソース電極 3 9、 ドレイ ン ¾極 4 0が形成されている。
ところで、 一般にキャリア (', 子や正孔) の移動機構にはドリフ 卜と拡散があ る。 ドリフ 卜は^ によって移¾するキャリアの流れ、 拡散は ffi度勾配によって 移動するキャリアの流れ、 である。 そこで、 本実施の形態の簿膜トランジスタ 3 4において、 ドレイン領域 3 6近 ί旁で g生した正孔の流れにも、 ドリフ トによつ てソース領域 3 5に向けて流れる成分と拡散によって任意の方向に流れる成分が あり、 したがって、 拡散成分の一部は張出部 3 5 a、 3 6 aの方に流れていく。 その一方、 ソース、 ドレイン ¾極 3 9、 4 0から 圧が印加されて電界が発生し、 トランジスタとして実際に機能する領域は、 ソース、 ドレイン領域 3 5、 3 6お よびチャネル領域 3 8のうちの幅が狭い部分の領域である。 したがって、 張出部 3 5 a、 3 6 aに流れ込んだ正孔はトランジスタ特性には影響しないことになり、 その結果、 従来の溥膜トランジスタに比べて、 ソース領域 3 5に実効的に注入さ れる正孔の比率が低くなるため、 特性劣化を低減することができる。
(第 4の実施の形態)
以下、 本発明の第 4の実施の形態を図 1 1 A及び図 1 1 Bを参照して説明する。 図 1 1 A及び図 1 1 Bは本実施の形態の薄膜トランジスタ 5 1を示す図であつ て、 本実施の形態の薄膜トランジスタ 5 1も、 第 3の実施の形態と同じく P型不 純物拡散領域を持たず、 チャネル幅の小さいトランジスタを複数個、 並列に接続 したような形態のものである。 なお、 図 1 1 A及び図 1 1 Bにおいて図 1 0 A及 び図 1 0 Bと^一の構成要素については同一の符号を付す。
図 1 1 Aは本実施の形態の簿膜トランジスタ 5 1の平面図である。 この図に示 すように、 ^膜トランジスタ 5 1は、 複数 (本実施の形態の場合、 4つ) の多結 晶シリコン麵 5 2が --つのゲート ¾極 3 7にそれそれ交^するように形成され ている。 また、 ^多 ¾'; ι',,',シリコン 5 2には、 ゲート ',ΐί極 3 7下のチャネル領 域 3 8を挾む Ν ¾不純物拡 ί 域であるソース颃域 5 3 (第 1領域) およびドレ イン領域 5 4 (¾ 2領域) が形成されている。 そして、 各多結品シリコン簿膜 5 2のソース領域 5 3およびドレイン颌域 5 4にコンタク トホール 4 1が形成され、 ソース領域 5 3同士、 ドレイン領域 5 4同士が共通のソース電極 3 9、 ドレイン 電極 4 0にそれそれ接続されている。 また、 本実施の形 Γί では、 寸法の一例とし てチャネル i¾ Lが 5〃m、 各チャネル領域 3 8の幅 W 1が 1 0〃mであり、 複数 の多結品シリコン 膜 5 2の 外の辺 の 法 W 2が 7 0〃mとなっている。 な お、 W 1は l O m以下、 W 2は 5 0〃. m以上であることが望ましい。
図 1 1 8は図 1 1 Aの XI— XI線に^う断面図である。 この図に示すように、 ガ ラス基板 4 2上に、 シリコン酸化膜からなる下地絶緣膜 4 3、 ソース、 ドレイン 領域 5 3、 5 4およびチャネル領域 3 8となる多結品シリコン' 膜 5 2が順次形 成されている。 そして、 その上にゲート絶縁膜 4 5を介してタンタル膜からなる ゲート電極 3 7が形成されている。 また、 その上にシリコン酸化膜からなる層間 絶縁膜 4 6が形成されるとともに、 層間絶縁膜 4 6を貫通してソース領域 5 3、 ドレイン領域 5 4に通じるコンタク トホール 4 1、 4 1が開口され、 ソース電極
3 9、 ドレイン電極 4 0が形成されている。
チャネル幅の大きい T F T程、 励作時の温度が高い。 これは、 チャネル幅が大 きいと、 チャネルの中央部付近で ¾生した熱が放散する方向が上下方向しかなく、
橫方向には放散しにくいからである。 したがって、 チャネル幅が大きい T F T程、 信頼性が低下してしまう。 この観点から、 本実施の形態では幅の小さい複数個の トランジスタを並列に接続することで動作時の熱が効率良く放散し、 充分な信頼 性を確保することができる。
(第 5の突施の形態)
以下、 本¾明の 5の 施の形態を図 1 2を参照して説明する。
本実施の形態は、 本 ¾明の ¾股トランジスタを用いた液晶表示装置であって、 図 1 2はその液晶^示 ¾ ^の構成を すプロック図である。
図 1 2に すように、 この液 示装 E 5 5はドライバー回路を内蔵したもの であり、 ゾ一ス線ドライバー I"!路 5 6、 ゲート線ドライバー回路 5 7、 幽素マ卜 リクス 5 8の 部分から祸成されている。 ソース線ドライバ一回路 5 6は、 シフ 卜レジスタ 5 9、 ビデオ信- -バス 6 0 a、 6 0 b、 6 0 c、 アナログスィッチ 6 1 a、 6 1 b、 6 1 c等を 'し、 また、 ゲー卜線ドライバー回路 5 7は、 シフ 卜 レジスタ 6 2、 ノ ソファ一 6 3等を有しており、 これらドライバ一回路 5 6、 5 7を構成する 卜ランジス夕 (図示略) の構成はともに C M〇 S型である。 一方、 画素マト リクス 5 8は^画^ 6 4がマトリクス状に配列されたものであり、 各画 素は画素トランジスタ 6 5、 液品セル 6 6、 対 極 6 7で構成されている。 そ して、 ソース線ドライバー问路 5 6から 1面素マト リクス 5 8の各画素トランジス タ 6 5に対してソース線 6 8 a、 6 8 b、 6 8 cが延在し、 ゲート線ドライバ一 回路 5 7から画素マトリクス 5 8の各画素トランジスタ 6 5に対してゲート線 6 9 a、 6 9 bが延在している。
この液晶 ¾示装置においては、 ソース線ドライバー回路、 ゲート線ドライバ一 回路等の回路部、 アナログスィッチ、 画素トランジスタの各部分あるいは一部分 に本発明の簿膜トランジスタが適用されている。 この構成により、 回路の誤動作 等の発生が少なく、 良好な画質を有する液晶表示装置を実現することができる。 次に、 ポリシリコン T F Tにおいてリーク電流 (オフ電流) が生じる機構に関 する考察について説明する。
図 1 3 Aに示すように、 ポリシリコン T F T ( nチャネルのエンハンスメン ト
型 MOS FE T) M lのリーク ¾流 (オフ電流) 「ID 」 は、 ゲート (G) 電位 を 0 V以下とし、 ソース (S) と ドレイン (D) との間に所定の電圧を与えた場 合 ( ドレイ ン電位 >ソース電位, ドレイ ン電位〉 0) に流れる電流と定義される。 図 14に、 低温プロセスにより作成したポリシリコン T F丁の、 ゲート . ソー ス間電圧 (VGS) と ドレイン · ソース間電流 ( IDS) との関係の一例を示す。 リ —ク電流 (オフ^流) はかなり大きく、 かつ、 ばらつきの幅 (Q) も広いこと力; わかる。
単結晶の MO S F E Tに比べて、 ポリシリコン 股の MO S F E Tのリーク電 流 (ォフ '^流) が人きいのは、 ポリシリコンの F E T独 ϋのリーク電流の機構が 存在するからである。 」 1 5を川いて、 本願の HJj iによってなされた ^察につ いて説明する。
図 15は、 N¾の MO S F E Tの^祯状態 (ゲー卜を逆バイアスした状態) に おけるエネルギーバン ド図を す。 のゲート電圧の影 f を受けて、 エネルギー バンドは傾斜している。 なお、 E iは真性レベルを示し、 E Vは iiffi'vt'子帯の上限 レベルを示し、 E cは伝 带のド限レベルを示す。
例えば、 ポリシリコン M 0 S F E Tへの光の照射や雑音による励起によって、 価電 带に; Ϊ- · Π.:.孔対が じたとする。
ポリシリコンには、 砘々の 卜: 位 J 1 , J 2 , J 3〜 J ηが存在しており、 したがって、 ', 界の助けがあれば、 新たに ^じた' 子は、 局在準位 J 1 , J 2, J 3等を介して高いレベルの周在準位 J nにまで達することができる。 そして、 その準位における、 ¾制帯と伝 ¾帯との幅 「d」 が、 バンドの曲がりによって ド ブロイ波長程度と短いと、 トンネル効果によって電子は禁制帯を通り抜けて伝導 体に移ることができる。 これにより、 リーク電流 (オフ電流) が生じる。
このように、 ポリシリコンの MO S F E Tにおける 「電界」 は、 電子の局在準 位を介した励起や、 あるいはバン ドの急峻な曲がりを生じさせる。 つまり、 「電 界」 は T FTのリーク電流特性に重要な影響を与える。
そして、 本発明者の検討によれば、 図 1 3 Bに示すように、 基板 930上にポ リシリコンアイランドを用いて構成された MO S F E Tでは、 アイラン ドの外縁
部 (外周部) とゲート電極 22とが重なる部分の、 ソース 1 32およびドレイン 142と接する 4つのエッジ部 (a) 〜 (d) において、 強い電界がソース, ド レインに加わり、 これが、 リーク電流の増大の要因となっていることがわかった。
4つのエッジ部 (a) 〜 (d) において電界が強いのは、 アイランドの厚みに 起因して、 基板 930とアイラン ドとの問に段差が生じ、 この部分でゲート絶縁 膜の膜厚が'?: Ϊくなるため、 および、 アイランドのェッジが鋭角であるため電界集 中が生じやすいためである。
(第 6の' 施の形態)
m 1 6は ^ II の iff 6の 施の形態にかかる MO S F E Tの ^面図である。 この M〇 S F E Tの特徴は、 ボリシリコンアイラン ドの外緣部にイントリンシ 、ソ ク ( i l ) 1 1 0が^けられていることである。 つまり、 図 13 Bとは異な り、 ポリシリコンアイランドの外絲 (外周) とリース層 130およびドレイン層 140の外 とがー致せず、 ソース) f 1 30およびドレイン層 140はアイラン ドの内側に ¾けられている。 なお、 ¾ 1 6中、 参照番号 1 20はゲート鼋極層で あり、 参照桥 'J 930は絶綠性 ½板である。
図 17は、 1 1 6の XVII— XVII線に沿うデバイスの断面図であり、 図 1 8 Aは m 1 6の XVIII— XVIII線に うデバイスの断面図である。 図 1 7 , 図 18 Aにお いて、 参照 1 50はゲ一卜絶綠股 ( S i 02膜) である。
図 18 Aに小すように、 ポリシリコンアイランドのエツジ部 (a) , ( b ) で は、 アイランドの厚みに起因して生じた段差によってゲ一卜絶縁膜の厚み L 1, L 2が他の平坦部分の厚みに比べて簿くなり、 かつ、 アイランドのエッジが鋭角 で電界集中が生じやすく、 よって電界が強い。
しかし、 図 18 Aの構造では、 イントリンシック層 ( i層) 1 10がソース層 130に加わる電界を緩和する。 つまり、 図 18 Bに示すように、 電界 Eが加わ ると、 イントリンシック層 ( i ) 層 1 10内で空乏層が伸び、 その電界を吸収す る。 よって、 ソース層 130に加わる電界が小さくなる。 上述の説明のとおり、 電界はリーク電流 (オフ電流) の発生に影響するため、 電界が小さくなれば、 そ れだけリーク電流 (オフ電流) が減少し、 また、 ばらつきも抑制される。
図 19および図 20に、 本発明者によって測定された、 低温プロセスにより作 成したポリシリコン TFT (n型 MOSFET) のゲ一卜 . ソース間電圧 (VGS) に対する ドレイン ' ソース間電流 ( IDS) の値を示す。 図 19は本発明を適用し ない場合であり、 図 20は本発明を適用した場合 (図 1 6の構造の場合) であり、 共に、 12個のサンプルについてリーク電流量を実測した。
図 19では、 VGS= 1 0 Vのとき、 ϋ大で I DS= 1 0 '"Aである力;、 図 20 の場合、 同じ条件で、 最大で IDS= 10 Aであり、 リーク電流量が一桁、 低減 されている。
また、 図 19の場合、 VGS=— 1 0 Vのとき、 IDSのばらつき範囲は 「 10—1 1〜〜 : 1 0 ' ' ( A) 」 のオーダーであるが、 |、 20の場合、 同じ条件で、 IDSの ばらつき範囲は 「 1 0 1 I〜 10 ' (A) 」 のオーダ一となっており、 ばらつき も一桁、 低減されている。
このように、 図 1 6の構成によれば、 リーク電流 (オフ電流) 量を低減し、 そ のばらつきを抑制できる。
図 16では、 、ノース層, ドレイン層を形成するためのマスクパターンの便宜を 考慮して、 ポリシリコンアイラン ドを取り囲むようにイントリンシック層 ( i層) 1 10を設けている力;、 ½本的には、 ゲート; 極 1 20と才一バーラップする 部分、 特に、 図 1 6の ( a ) , (b) , ( c ) , (d) 邰分において、 イ ントリ ンシック層 ( i) 層が設けられていればよい。
また、 図 1 6では、 説明の便宜上、 ソース (S) と ドレイン (D) の双方に対 してイントリンシック層 ( i層) を介在させているが、 基本的には、 ドレイン
(D) に対してイントリンシック層 ( i層) が介在されていればよい。
但し、 例えば、 液晶表示装置の画素部の T FTの場合、 電位が種々変動し、 ソ —スと ドレインを特定できない。 このような場合は、 ソース (またはドレイン) となる 2つの不純物層の双方に、 イントリンシック層 ( i層) を介在させる構造 とする必要がある。
(第 7の実施の形態)
図 2 1は、 本発明の第 7の実施の形態にかかるデバイスの断面図 (図 16の XV
III— XVIII線に沿う断面図) である。
本実施の形態では、 電界が強い (a) 部および (b) 部において、 ポリシリコ ンァイランドの外緣部に p層 1 60と、 この p層に連なるイントリンシック層 ( i層) 1 62とを設けたものである。
本発明者の実験によれば、 この場合も、 前掲の実施の形態と同様の効果が得ら れた。
(第 8の突施の形態)
図 22は、 本発明の第 8の':^施の形態にかかるデバイスの断面構造 (上側) お よび平面構 ( Ff!!'J) を示す^である。
本¾施の形態の特徴は、 ポリシ リコンアイラン ドの外緣郃に Φなるように絶縁 膜 (S i 02fl½) 1 70を設け、 ェ 'ソジ部における絶絲膜の :みを ¾大させ、 これ によつて ¾ ^を緩和したことである。
図 22の.ヒ侧の^に示すように、 ポリシリコンアイランドのエツジ部において、 そのェッジとゲ一ト ' 極^ 120との問には、 絶縁膜 ( S i 02 膜) 170 (厚 み L 3 a, L 3 b) とゲート絶 ¾膜 150 ()?み L4 a, L 4 b ) とが ¾なりあ つて存在している。 これにより、 η—ϋ (ソースまたはドレイン) 1 30に加わる 電界が緩和される。
(第 9の実施の形態)
【' 23 Αは、 木¾明の 9の ' 施の形態にかかるデバイスの 而構造を示し、 図 23 Bはその等価回路を示す。
本発明の特徴は、 ¾ 16の構造をデュアルゲート型の MO S F E Tに適用した ことである。
デュアルゲート型の MO SFETは、 図 23 Bに示すように、 2個の MO Sト ランジス夕 M l , M 2を直列に接統した構成をしている。 なお、 図 23 Aにおい て、 参照番号 120は第 1ゲートであり、 参照番号 22は第 2ゲートであり、 参 照番号 1 80はソース層である。
そして、 図 16に示すィン卜 リンシック層による電界緩和構造を、 少なくとも 図 23 Aに示される (a) 〜 (h) の各部に採用することによって、 各 MOS F
ETのリーク電流が低減する。
一つの MO S F E Tについてのリーク電流の低減率 (本発明の適用後のリーク 電流量/適用前のリーク電流量) を 「F (く 1 ) 」 とした場合、 2つの MO SF E T全体でのリーク ' 流の低減率は、 「F x F」 となり、 1つの MOS FETの 場合よりも、 さらにリーク電流 が低減される。 また、 リーク電流のばらつきも 低減される。
(第 1 0の ¾施の形態)
図 24は、 ¾明の第 1 0の突施の形態にかかるデバイスの平面構造 (上側) および断 ΐίΊί構 ( ド惻) を示す^である。
^' 施の形態の†.徴は、 I 1 6の祸 を、 いわゆる 「オフセッ ト MO S F E T」 に適 したものである。
オフセッ ト Μ〇 S F Ε Τは、 ゲート電極に対し、 少なくとも ドレイン]!をオフ セッ トをもたせて した構造をィ /する (つまり、 ffl対的位置関係においてオフ セッ トを^する) トランジスタである。 なお、 図 24では、 ドレイン 142の 他、 ソース^ 1 32にもオフセッ トを設けている。
オフセッ ト構造は、 ゲートと ドレインが ¾なりを冇さないことからリーク電流 (オフ ¾流) の低減には^効であるが、 その一 、 オフセッ ト Sが大きいとオン ^流の減少, しきい ίι ¾ ^の ¾λを招く。 したがって、 オフセッ ト星の調整は難 しい。
図 1 6の構成をオフセッ 卜構造の MOSトランジスタに適用すれば、 オフセッ ト量をそれほど大きく しなくても、 リーク電流 (オフ ί!流) を効果的に低減でき、 また、 ばらつきも抑制できる。 よって、 オン電流の確保や設計が容易となる。 例えば、 本 明を適用しない場合、 リーク電流 (オフ電流) を所望のレベルに 低減するために 2 mのオフセッ ト量を必要としたとすると、 本実施の形態の構 造の採用によって、 例えば、 オフセッ ト Sが 1 /mでよくなり、 設計がより容易 となる。
(第 1 1の実施の形態)
図 16の構造を採用した、 CMO S構造の T F Tの製造方法の一例を図 25〜
図 3 1に示す。
(工程 1 ) 図 25に示すように、 ガラス基板 930上の、 LP CVD法によ つて堆積されたアモルファスシリコン薄膜 (もしくはポリシリコン薄膜) 200 に対してエキシマレ一ザ一によるレーザ一照射を行い、 ァニールすることによつ てポリシリコン薄膜を再結晶化する。
(工程 2) いて、 図 26に示すように、 パターニングして、 アイランド 2 10 a, 2 10 bを形成する。
(工程 3) 図 27に示されるように、 アイラン ド 2 1 0 a, 2 10 bを覆う ゲ一ト絶緣 300 a, 300 bを形成する。
( I.ir.4 ) 128に小されるように、 A l , C r , T a等からなるゲ一卜電 極 400 a, 400 bを形成する。
(工程 5) 図 29に示すように、 ポリイ ミ ド等からなるマスク層 450 a, 450 bを形成し、 ゲート ί 極 400 aおよびマスク層 450 a , 450 bをマ スクとして用い、 セルファラインで、 例えばボロン (B) のイオン 人を行う。 これによつて、 p i^ 500 a, 500 bが形成される。 また、 これに伴い、 自動 的に、 イントリンシック^ 5 1 0 a , 5 10 bが形成される。
( J-ffi 6 ) m 30に小すように、 ポリイ ミ ド等からなるマスク屑 460 a, 46 O bを形成し、 ゲート ¾ 400 bおよびマスク) ¾460 a, 46 O bをマ スクとして川い、 セルファラインで、 例えばリン (P) のイオン注入を行う。 こ れによって、 n'lf 600 a, 600 bが形成される。 また、 これに伴い、 自動的 に、 イントリンシック] ¾ 6 1 0 a, 6 1 0 bが形成される。
(工程 7) 図 31に示すように、 層間絶縁膜 700を形成し、 選択的にコン 夕ク トホール形成後、 電極 8 1 0, 820, 830を形成する。
このように、 本実施の形態によれば、 ゲート電極と絶縁層とをマスクとして用 いてセルファラインで、 ポリシリコンアイランドの外縁より内側にソース層やド レイン層を形成することができる。 つまり、 セルファラインで、 ポリシリコンァ イランドの外縁部にィント リンシック層 ( i ) 層を自動的に形成することができ る。
(第 1 2の実施の形態)
図 3 2および図 3 3に、 本発明に係る第 1〜 1 1の実施の形態を適用した液晶 表示装置の概要を示す。
液晶衷示装置は、 例えば、 図 3 2に示すように、 アクティブマト リクス部 (画 素部) 1 0 1と、 データ線ドライバ 1 1 0と、 走査線ドライバ 1 0 2とを具備す る。 なお、 3 2中、 参照番 1 0 3はタイ ミングコントローラであり、 参照番 号 1 0 4は映像信号増幅回路であり、 参照番号 1 0 5は、 映像信号発生装置であ る。
本実施の ) 態では、 アクティブマトリクス部 (画素部) 1 0 1における T F Τ と、 データ線ドライバ 1 1 0および 2杏線ドラ · 1 0 2を構成する T F Τとを 共に、 図 1 6あるいは図 2 2〜図 2 4に示されるいずれかの構造とする。
また、 図 3 3に示すように、 アクティブマトリクス ¾板 9 4 0上に、 画素部 1 0 0の T F Τのみならず、 データ線ドラ 1 1 0および走査線ドライバ 1 0 2 を構成する T F Tを同一の製造プロセスで形成する。 つまり、 ドライバ搭載型の ァクティブマ卜リクス ½板 9 4 0を^いて液晶 ¾示装蹬を構成する。
液晶^示¾ -55は、 例えば図 3 3に示されるように、 ハックライ 卜 9 0 0 , 偏光 板 9 2 0, アクティ ブマ ト リ クス%板 9 4 0 , 液晶 9 5 0 , カラーフィルタ基板 (対向基板) 9 6 0 , 偏光板 9 7 0からなる。
本実施の形態の液品^ 装 では、 III素部の T F Tのリーク電流 (オフ it流) が低減され、 ^示画面の輝度変動が少なくなる。 また、 T F Tのリーク電流 (ォ フ電流) のばらつきが抑制され、 よって、 アクティブマトリクス基板の設計も容 易である。 また、 本発明の T F Tを用いて構成された高性能な液晶ドライバ回路 を搭載するため、 高性能である。
上述の実施の形態の液晶表示装置を用いて構成される電子機器は、 図 3 4に示 す表示情報出力源 1 0 0 0、 表示情報処理回路 1 0 0 2、 表示駆動回路 1 0 0 4、 液晶パネルなどの表示パネル 1 0 0 6、 クロック発生回路 1 0 0 8及び電源回路 1 0 1 0を含んで構成される。 衷示情報出力源 1 ◦ 0 0は、 R O M、 R A Mなど のメモリ、 テレビ信号を同調して出力する同調回路などを含んで構成され、 クロ
ック発生回路 1008からのクロックに基づいて、 ビデオ信号などの表示情報を 出力する。 表示情報処理回路 1 002は、 クロック発生回路 1008からのクロ 'ソクに基づいて衷示情報を処理して出力する。 この表示情報処理回路 1002は、 例えば増幅 ·極性反転冋路、 #:!展閗回路、 ローテーション回路、 ガンマ補正回路 あるいはクランプ回路等を含むことができる。 表示駆動回路 1004は、 走査側 駆動回路及びデータ側駆動回路を含んで構成され、 液晶パネル 1 006を衷示駆 動する。 電源回路 1 0 10は、 I:述の各回路に電力を供給する。
このような構成の ¾ -機器として、 図 35に示す液晶プロジェクタ、 図 36に 示すマルチメディア対応のパーソナルコンピュータ (PC) 及びエンジニアリン グ ' ワークステーション (EWS) 、 図 37に示すページャ、 あるいは携帯 i 話、 ワードプロセッサ、 テレビ、 ビューファインダ型乂はモニタ直視型のビデオテ一 プレコーダ、 iif^帳、 UTf': ^算機、 力一ナビゲ一シヨン装置、 POS端末、 夕ツチパネルを (1えた ¾ などを举げることができる。
図 35に す液晶プロジェクタは、 透過型液晶パネルをライ トバルブとして用 いた投写 §'-!プロジェクタであり、 例えば 3板プリズム^式の光学系を fflいている。 図 35において、 プロジェクタ 1 100では、 白色) "6源のランプュニヅ ト 1 1 02から射出された投'' 光がラ ィ 卜ガイ ド 1 104の内部で、 複数のミラ一 1 1 06および 2枚のダイ クロイ 'ソ ク ミラ一 1 1 08によって R、 G、 Bの 3原色に 分けられ、 それそれの色の iiiij像を^示する 3枚の液品パネル 1 1 1 0R、 1 1 1 0 Gおよび 1 1 1 0 Bに かれる。 そして、 それそれの液晶パネル 1 1 1 0 R、 1 1 10 Gおよび 1 1 10 Bによって変調された光は、 ダイクロイックプリズム 1 1 12に 3方向から入射される。 ダイクロイックプリズム 1 1 1 2では、 レツ ド Rおよびブルー Bの光が 90 ° 曲げられ、 グリーン Gの光が直進するので各色 の画像が合成され、 投写レンズ 1 1 14を通してスクリーンなどにカラ一画像が 投写される。
図 36に示すパーソナルコンピュー夕 1200は、 キーボ一ド 1 202を備え た本体部 1204と、 液晶衷示画面 1206とを有する。
図 37に示すページャ 1300は、 金属製フレーム 1302内に、 液晶表示基
板 1304、 バックライ ト 1306 aを備えたライ トガイ ド 1 306、 回路基板 1308、 第 1, 第 2のシールド板 13 10 1 3 1 2 2つの弾性導電体 13 14 1 316、 及びフィルムキャリアテープ 1 3 1 8を有する。 2つの弾性導 電体 13 14 13 1 6及びフィルムキヤリァテープ 1 3 1 8は、 液晶表示基板 1304と回路基板 1 308とを接続するものである。
ここで、 液晶^示- 板 1304は、 2枚の透明基板 1 304 a, 1304 bの ^3に液晶を封入したもので、 これにより少なくとも ドッ トマト リクス型の液晶表 示パネルが構成される。 方の透明 ffi板に、 図 34に示す駆動回路 1004、 あ るいはこれに加えて?!示 :報処 ! [」'j路 1 002を形成することができる。 液晶衷 板 1 304に^,践されない lul路は、 液品 ½板の外付け问路とされ、 図 3 7の J¾ ^には问路 ¾板 1 308に搭狨できる。
図 37はページャの構成を小すものであるから、 液品¾示基板 1304以外に 回路基板 1 308が必要となるが、 S子機器用の -部品として液品¾示装置が使 用される場 であって、 透 m ¾kに 示駆動回路などが搭 される場 には、 そ の液 F;¾i の 1β小単位は液品 ¾ ½板 1 304である。 あるいは、 液晶表示 基板 1304を ft休としての金 ffiフレーム 1 302に ^定したものを、 ^子機器 川の -部品である液品 ^ として使川することもできる。 さらに、 クラ ィ ト式の¾ には、 金厲 ¾フレーム 1 302内に、 液晶^示^板 1 304と、 パ ックライ 卜 1306 aを ϋえたライ 卜ガイ ド 1 306とを組み込んで、 液品 ¾示 装置を構成することができる。 これらに代えて、 図 24に示すように、 液晶表示 基板 1304を構成する 2枚の透明基板 1 304 a, 1 304 bの一方に、 金属 の導電膜が形成されたポリィミ ドテープ 1 322に I Cチップ 1324を実装し た TCP (Tape Carrier Package) 1320を接続して、 電子機器用の- 部品で ある液晶表示装置として使用することもできる。
なお、 本発明は上記実施の形態に限定されるものではない。 例えば、 本発明は 上述の各種の液晶パネルの駆動に適用されるものに限らず、 エレク トロルミネヅ センス、 プラズマディスプレー装置にも適用可能である。
また、 本発明は、 LDD構造の MOS FETにも適用することができる。
さらに、 上記第 1〜第 4の実施の形態では、 Nチャネル T F Tの例について説 明したが、 ホッ トキャリアによる特性劣化の問題は、 Nチャネル T F Tほど顕著 ではないにしろ、 Pチャネル T F Tにも起こり得る問題である。 したがって、 本 発明を Pチャネル T F Tに適用することもでき、 その場合、 第 1、 第 2の実施の 形態における P 不純物拡散領域に代えて、 N型不純物拡散領域を形成すればよ い。 また、 チャネル ¾1域や、ノース、 ドレイ ン領域を形成するシリコン簿膜として は、 多結品シ リコン菏膜に限らず、 非晶質シリコン簿膜を用いてもよい。
そして、 Ί 1、 fi 2の 施の形態における Ρ型不純物拡散領域の寸法や Ρ型不 純物拡散 域を ) 成する数、 あるいは 3の突施の形態における ¾出邰の寸 、 ■ 4の' 施の ) 態における ^チヤネル^域の幅や t体の幅等の異体的な数値に閲 しては、 適 することが 能である。 また、 液品^ ¾ϋにおいて、 本 ¾明 の薄膜トランジスタを厠^トランジスタやアナログスィッチに限らず、 稀々の回 路構成要素に適用することができる。 さらに、 上記突施の形態ではトツブゲ一卜 型薄膜トランジスタの例を挙げた力5、 本究明をボ卜ムゲ一ト型簿膜トランジスタ に適用することも " J能である。