WO1997033313A1 - Dispositif a semi-conducteur et son procede de production - Google Patents

Dispositif a semi-conducteur et son procede de production Download PDF

Info

Publication number
WO1997033313A1
WO1997033313A1 PCT/JP1997/000672 JP9700672W WO9733313A1 WO 1997033313 A1 WO1997033313 A1 WO 1997033313A1 JP 9700672 W JP9700672 W JP 9700672W WO 9733313 A1 WO9733313 A1 WO 9733313A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
electrode
circuit board
semiconductor element
protruding
Prior art date
Application number
PCT/JP1997/000672
Other languages
English (en)
French (fr)
Inventor
Tsukasa Shiraishi
Yoshihiro Bessho
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to DE69722661T priority Critical patent/DE69722661T2/de
Priority to EP97905446A priority patent/EP0951063B1/en
Priority to KR1019980707001A priority patent/KR100300758B1/ko
Priority to US09/117,695 priority patent/US6452280B1/en
Publication of WO1997033313A1 publication Critical patent/WO1997033313A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Definitions

  • the present invention relates to a semiconductor device, and more particularly to a semiconductor device using a flip-chip mounting technique and a method of manufacturing the same.
  • FIG. 9 shows a cross-sectional view of a semiconductor device using the conventional flip chip mounting technology.
  • Aluminum electrode terminals 102 are formed on the element forming surface of the semiconductor element 101, and portions other than the aluminum electrode terminals 102 are covered with an insulating film 103 made of a silicon oxide film, a nitride film, or the like. ing.
  • a protruding electrode 104 made of a conductive metal material such as Au or Cu is formed.
  • a desired circuit pattern 106 and electrode terminals 107 are formed on the main surface of the circuit board 105 made of an insulating material such as resin, ceramics, and glass.
  • the electrode terminal 100 is connected to the circuit pattern 106, and is electrically connected to the semiconductor element 101 in flip-chip mounting.
  • the protruding electrode 104 and the electrode terminal 107 are electrically connected by a conductive adhesive 108.
  • the conductive adhesive 108 is made of powder of conductive metal material such as Ag, Cu, Ni, etc. Adhesive contained in it.
  • the gap between the semiconductor element 101 and the circuit board 105 is filled with an insulating resin 109. When the insulating resin 109 is cured, the semiconductor element 101 and the circuit board 105 are adhered by the curing shrinkage stress, and then they are strongly attracted and fixed. Therefore, the mechanical strength of the connection between the semiconductor element 101 and the circuit board 105 in the semiconductor device is increased, and stable fixing is maintained.
  • a conventional method for manufacturing a semiconductor device having the above-described configuration will be described with reference to the process chart of FIG. 10 showing the manufacturing process.
  • a semiconductor wafer on which a large number of semiconductor elements 101 on which desired elements, wiring, and an insulating film 103 are formed is formed by a normal semiconductor process.
  • a probe is brought into contact with the aluminum electrode terminal 102 to perform an electrical inspection to determine the quality of the semiconductor element 101, and then the protruding electrode 104 is formed. Further, the semiconductor wafer is cut into individual semiconductor elements 101.
  • a desired circuit pattern 106 and electrode terminals 107 are formed in advance on a circuit board 105 made of an insulating material using a conductive metal material such as Au or Cu.
  • the semiconductor element 101 is arranged face-down on the substrate 105 so that the predetermined electrode terminal 107 and the protruding electrode 104 can be electrically connected via the conductive adhesive 108. .
  • a heat treatment is performed to cure the conductive adhesive 108, and an electrical inspection is performed to confirm an operation state.
  • a liquid epoxy resin 109 having insulating properties such as a liquid epoxy is filled between the semiconductor element 101 and the circuit board 106 by using a capillary phenomenon.
  • heat treatment or the like is performed to cure the insulating resin 109, and flip chip mounting is performed.
  • FIG. As shown in the figure, the flatness of the circuit board 105 varies mainly due to local warpage and undulation of the circuit board 105, and the film thickness precision of the electrode terminals 107 also varies. For this reason, the tip surface of the electrode terminal 107 on the circuit board side located in one semiconductor element region was not on a constant horizontal plane, and there was variation in the height direction.
  • the present invention provides a semiconductor device having extremely stable quality and high productivity by more reliably and stably electrically connecting a semiconductor element and a circuit board.
  • the purpose is to provide.
  • a semiconductor device of the present invention includes a conductive electrode formed on an electrode terminal portion on an element forming surface of a semiconductor element, a conductive adhesive, and an electrode terminal on a circuit board.
  • Each of the protruding electrodes is plastically deformed in the height direction such that the distance between each of the opposing electrode terminal surfaces becomes uniform.
  • the height of the protruding electrodes is set so that the distance between the tip end surface of each protruding electrode and each of the electrode terminal surfaces facing each other via the conductive adhesive is uniform. Because it is processed properly, Electrical connection with the circuit board can be ensured.
  • the material of the bump electrode is at least one metal material selected from 11 and 01.
  • the distance between the tip surface of each of the protruding electrodes and each of the electrode terminal surfaces facing each other via the conductive adhesive is 1! ]! ⁇ 10 m is preferable.
  • the semiconductor element and the circuit board are connected via an electrode terminal on an element forming surface of the semiconductor element, a conductive adhesive, and a protruding electrode made of a conductive metal material formed on an electrode terminal portion on the circuit board. It is preferable to use a flip-chip mounting technology for making an electrical connection with the chip.
  • a barrier layer made of a laminated film of a conductive metal material is formed on the electrode terminal on the element forming surface of the semiconductor element. Is preferred.
  • the electrode terminals on the element forming surface of the semiconductor element can be prevented from being corroded.
  • the protruding heights of the protruding electrodes are substantially the same.
  • the protruding electrode is pressed against a plane portion of a hard material in advance before bonding with a conductive adhesive. It is preferable that the height of the tip end surface of the protruding electrode be uniform.
  • the protruding electrodes are pressed against a flat portion of a hard material to make the height of the end face of each protruding electrode uniform
  • the protruding electrodes are pressed against a flat portion of a hard material. Accordingly, the pressure in the preceding end surface of the protruding electrode 1. 5 xl 0 8 ⁇ 5 . 0 X 1 0 8 N / m 2 range and to Rukoto are preferred. Further, it is preferable that the flatness of the hard material is within 4 // m within a distance of 2 O mm.
  • a conductive adhesive is transferred to the top of the projecting electrode, and the semiconductor element is connected to a circuit.
  • the semiconductor device is mounted face-down on the substrate, pressure is applied from the back surface of the semiconductor device to reduce the distance between the tip surface of each protruding electrode of the semiconductor device and the electrode terminal surface of the circuit board facing the semiconductor device.
  • the semiconductor device is characterized in that the protruding electrodes of the semiconductor element are plastically deformed so as to be uniform.
  • the tip surface of each protruding electrode and each electrode terminal surface opposed to each other via the conductive adhesive are interposed. Since the height of the protruding electrodes can be appropriately processed so that the distance between them becomes uniform, extremely reliable semiconductor devices can be manufactured easily and at low cost.
  • a conductive adhesive is transferred to the tops of the protruding electrodes of the semiconductor element, and the semiconductor element is mounted on the circuit board again in a face-down manner.
  • a second method for manufacturing a semiconductor device includes the steps of: After the protruding electrodes are formed on the terminal portions, the protruding electrodes are pressed against the flat surface of the hard material to make the height of the tip surface of each protruding electrode uniform, and then the top of each protruding electrode is electrically conductive.
  • the semiconductor element is mounted on a circuit board by using down after transferring the conductive adhesive.
  • the pressure on the tip end surface of the bump electrode is set to 1.5 ⁇ 10 8 to 5 ⁇ 5 by pressing the bump electrode against a plane portion of a hard material.
  • 0 X 1 it is good preferable in the range of TN Zm 2.
  • the flatness of the hard material is within 4 within a distance of 2 Omm.
  • FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention.
  • FIG. 2 is a process diagram illustrating a manufacturing process of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 3A is a cross-sectional view of a semiconductor device in a conductive adhesive transfer step in the manufacturing process of FIG. 2, and FIG. 3B is a cross-sectional view of the semiconductor device in a mounting step to a semiconductor element pressing step.
  • FIG. 4 is a process diagram illustrating a manufacturing process of a semiconductor device according to a second embodiment of the present invention.
  • FIG. 5A is a cross-sectional view of the semiconductor device from the mounting step to the semiconductor element pressing step in the manufacturing process of FIG. 4, and FIG. 5B is a cross-sectional view of the semiconductor device in the conductive adhesive transfer step.
  • FIG. 6 is a sectional view of a semiconductor device according to Embodiment 3 of the present invention.
  • FIG. 7 is a process diagram illustrating a manufacturing process of a semiconductor device according to a third embodiment of the present invention.
  • FIG. 8A is a cross-sectional view of the semiconductor device showing a state before pressurizing the circuit board in the circuit board pressurizing step of FIG. 7, and FIG. 8B is a cross-sectional view of the semiconductor device showing a state after pressurizing the circuit board.
  • FIG. 8B is a cross-sectional view of the semiconductor device showing a state after pressurizing the circuit board.
  • FIG. 9 is a cross-sectional view of an example of a semiconductor device using a conventional flip chip mounting technology.
  • FIG. 10 is a process diagram showing an example of a manufacturing process of a semiconductor device using a conventional flip-chip mounting technique.
  • FIG. 11 is a cross-sectional view of an example of a conventional semiconductor device. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a cross-sectional view of the semiconductor device according to the first embodiment. As shown in FIG. 1, an aluminum electrode terminal 2 is formed on the element formation surface of the semiconductor element 1, and a portion other than the aluminum electrode terminal 2 is covered with an insulating film 3 made of an Si oxide film, a nitride film, or the like. ing.
  • a projecting electrode 4 made of a conductive metal material such as Au or Cu is formed on the aluminum electrode terminal 2.
  • a desired circuit pattern 6 and electrode terminals ⁇ are formed on a circuit board 5 made of an insulating material such as resin, ceramics, and glass.
  • the electrode terminal 7 is connected to the circuit pattern 6 and makes an electrical connection with the semiconductor element 1 during flip-chip mounting.
  • the conductive adhesive 8 is an adhesive containing a powder of a conductive metal material such as Ag, Cu, and Ni in a resin. You. A gap between the semiconductor element l and the circuit board 5 is filled with an insulating resin 9.
  • the semiconductor element 1 and the circuit board 5 are adhered by the curing shrinkage force, and then the semiconductor element 1 and the circuit board 5 are strongly attracted and fixed. Therefore, the mechanical strength of the connection between the semiconductor element 1 and the circuit board 5 in the semiconductor device is increased, and stable fixing is maintained.
  • the height of the protruding electrode 4 is processed according to the height of the electrode terminal 7 on the circuit board 5. That is, there are variations in the height position of the tip surface of the electrode terminal 7 mainly due to the variation in flatness accuracy on the main surface of the circuit board 5 and the variation in film thickness accuracy of the electrode terminal 7.
  • the height of the protruding electrode 4 is reduced by plastic deformation.
  • the variation in the height of the protruding electrode 4 before the plastic deformation is smaller than the variation in the position in the height direction of the tip end surface of the electrode terminal 7, and the height is almost constant.
  • the amount of change in the height of the protruding electrode 4 due to plastic deformation varies depending on the position of the tip surface in the height direction. Specifically, the shorter the distance between the tip surface of the electrode terminal 7 and the semiconductor element 1 is, the larger the amount of change in the height of the protruding electrode 4 is.
  • the distance between the tip surface of the protruding electrode 4 on the semiconductor element 1 side and the electrode terminal 7 surface on the circuit board 5 side becomes uniform.
  • This distance is preferably in the range of l / zm to 10 / zm. More preferably, it is about 5 / m.
  • the bonding layer made of the conductive adhesive 8 transferred to the tops of the protruding electrodes 4 can reliably reach and adhere to the electrode terminals 7 on the circuit board 5 side, resulting in poor electrical connection. Can be prevented.
  • FIG. 2 is a process chart illustrating a manufacturing process of the semiconductor device according to the first embodiment. As shown in Fig. 2, first, as in the conventional process, An element is formed on the element formation surface of the semiconductor element 1.
  • the semiconductor wafer is cut into individual semiconductor elements 1. Then, after transferring a necessary amount of the conductive adhesive 8 only to the top of the protruding electrode 4, the conductive adhesive 8 is placed in a predetermined position on the circuit board 5 on which the desired circuit pattern 6 and the electrode terminal 7 are formed in advance, and then Pressure is applied from the back surface of the semiconductor element 1 to promote plastic deformation of the protruding electrode 4, and a process is performed to make the height of the protruding electrode 4 appropriate. Finally, a heat treatment is performed to cure the conductive adhesive 8 and normal operation is confirmed by electrical inspection. Then, a liquid epoxy resin or the like insulating resin 9 is applied between the semiconductor element 1 and the circuit board 6. The semiconductor device is filled and cured to obtain a semiconductor device.
  • FIG. 3 is a diagram illustrating a process from transfer of a conductive adhesive to a semiconductor element pressing step in the manufacturing process shown in FIG.
  • the numbers shown in the figure are the same as those in FIG.
  • FIG. 3A is a cross-sectional view of a semiconductor device in a conductive adhesive transfer step in the manufacturing process of FIG. 2
  • FIG. 3B is a cross-sectional view of the semiconductor device in a mounting step to a semiconductor element pressing step.
  • a necessary amount of the conductive adhesive 8 is transferred only near the top of the protruding electrode 4.
  • a pressure P is applied from the back surface of the semiconductor element 1 and the protruding electrode is formed. Processing is performed until the height of the protruding electrode 4 becomes appropriate by promoting plastic deformation of 4, and the mounting by the face-down method is completed.
  • 5 xl 0 o ⁇ 5 . 0 X 1 0 8 ⁇ / ⁇ is preferred arbitrariness in the range of delta.
  • the distance between the tip surface of the protruding electrode 4 and the electrode terminal 7 surface is 1 ⁇ ! It can be uniform in the range of ⁇ 10 / m.
  • a conductive metal material such as Au or Cu prepared in another place in advance is pressed against the two aluminum electrode terminals using a transfer bump method, and the pressure and The conductive metal material may be attached to the surface of the aluminum electrode terminal 2 by applying heat, ultrasonic vibration or the like to form the protruding electrode 4.
  • a protruding electrode 4 may be formed by depositing a conductive metal material on the surface of the aluminum electrode terminal 2 using an electroless or electrolytic plating method.
  • the step of pressing the protruding electrode and the step of mounting the semiconductor element can be performed simultaneously, as compared with the conventional process, thus simplifying the steps. It also has the effect of achieving
  • FIG. 4 is a process chart showing a manufacturing process of the semiconductor device according to the second embodiment.
  • the semiconductor element to which the conductive adhesive has been previously transferred is placed on the circuit board by face down, and then the plastic element of the protruding electrode and the mounting are pressed to apply pressure. I was going at the same time.
  • the semiconductor elements arranged in advance in the form of a flat surface on the circuit board are pressed to plastically deform the protruding electrodes, the semiconductor elements are once removed from the circuit board. After transfer of the conductive adhesive, mount again by the feed-down method.
  • FIG. 5 is a view for explaining from the mount (1) by the feed-down method to the transfer of the conductive adhesive in the manufacturing process shown in FIG.
  • the numbers shown in the figure are the same as those in FIG. Fig. 5A shows the steps from the mounting step to the semiconductor element pressing step in the manufacturing process of Fig. 4.
  • FIG. 5B is a cross-sectional view of the semiconductor device in a conductive adhesive transfer step.
  • the semiconductor element 1 arranged in a predetermined position on the circuit board 5 in a use-down manner is applied with a pressure P from the rear surface, and an appropriate plastic deformation of the protruding electrode 4 is performed.
  • the positional relationship between the semiconductor element and the circuit board may be shifted from a predetermined position. According to such a method of manufacturing a semiconductor device, since almost no pressure is applied when mounting, there is little possibility that the positional relationship between the semiconductor element and the circuit board deviates from a predetermined position. Therefore, it is suitable for manufacturing a semiconductor device having a mounting accuracy such as a fine pitch connection structure.
  • FIG. 6 is a cross-sectional view illustrating a semiconductor device according to the third embodiment.
  • 12 was formed on the aluminum electrode terminal surface.
  • a barrier layer composed of a laminated film of r and Au is provided, and 14 is a protruding electrode formed on the electrode terminal surface on the circuit board side. Others are the same as FIG.
  • the difference from the configuration of the semiconductor device according to the first embodiment shown in FIG. 1 is that if a conductive adhesive is directly contacted with the aluminum electrode terminal 2, the aluminum layer may be corroded, so that the barrier layer 12 is formed. And conductive gold such as Au, Cu, etc. The point is that the protruding electrode 14 made of a metal material is formed on the surface of the electrode terminal 7 on the circuit board 5 side.
  • the height of the protruding electrode 14 is equal to the height of the electrode terminal 7 on the circuit board 5. It is processed according to the position in the vertical direction. That is, mainly due to variations in flatness accuracy on the main surface of the circuit board 5 and variations in film thickness accuracy of the electrode terminals 7, there is a variation in the height of the electrode terminals 7 in the height direction. However, in accordance with this variation, the height of the projecting electrode 14 is reduced by plastic deformation. In this case, the variation in the height of the protruding electrode 14 before plastic deformation is smaller than the variation in the position of the electrode terminal 7 in the height direction, and the height is almost constant.
  • the amount of change in the height of the protruding electrode 14 due to plastic deformation varies depending on the position in the height direction. Specifically, the shorter the distance between the tip surface of the electrode terminal 7 and the semiconductor element 1, the greater the change in the height of the protruding electrode 14.
  • the distance between the surface of the barrier layer 12 on the semiconductor element 1 side and the tip surface of the bump electrode 14 becomes uniform.
  • This distance is preferably in the range of 1 m to 10 m as in the first embodiment. More preferably, it is about 5 m.
  • the bonding layer made of the conductive adhesive 8 transferred to the top of the protruding electrode 14 can surely reach and adhere to the barrier layer 12 on the semiconductor element 1 side, and the electrical connection failure Does not occur.
  • FIG. 7 is a process chart illustrating a manufacturing process of the semiconductor device according to the third embodiment. As shown in FIG. 7, after an element is formed on the element formation surface of the semiconductor element 1, a barrier layer 12 in which Cr and Au are laminated on the aluminum electrode terminal 2 by a plating method is formed. Thereafter, the semiconductor wafer is cut into individual semiconductor elements 1 after inspection.
  • the projecting electrodes 14 of Au are formed on the electrode terminal surface 7 by using a ball bonding method.
  • the protruding electrode 14 is pressed against a flat plate made of a hard material having a desired flatness accuracy to promote proper plastic deformation of the protruding electrode 14, and to form Make the height almost uniform.
  • a necessary amount of the conductive adhesive 8 paste is transferred only to the top of the protruding electrode 14, and then the semiconductor element 1 is mounted at a predetermined position on the circuit board 5 by fussing down, followed by heat treatment.
  • FIG. 8 is a view for explaining steps from pressurization of a circuit board to a step of transferring a conductive adhesive in the manufacturing process shown in FIG.
  • the numbers shown in the figure are the same as those in FIG.
  • FIG. 8A is a cross-sectional view of the semiconductor device showing a state before the circuit board is pressed in the circuit board pressing step of FIG. 7, and
  • FIG. 8B is a semiconductor device showing a state after the circuit board is pressed.
  • the protruding electrode 14 formed on the main surface of the circuit board 5 is pressed against a flat plate made of a hard material having a desired flatness accuracy and having a desired flatness. Promotes proper plastic deformation, and makes the height of the tip of the protruding electrode 14 uniform.
  • the flatness of the hard material is 4 at a distance of 2 mm
  • the pressure applied to the flat plate made of a hard material is preferably in the range of 1.5 ⁇ 10 8 to 5.0 ⁇ 10 8 NZm at the tip end surface of the bump electrode 4.
  • the conductive adhesive 8 paste is transferred only to the top of the protruding electrode 14, and then the semiconductor element 1 is mounted.
  • a conductive metal material such as Au or Cu prepared in another place in advance is pressed against the surface of the electrode terminal 7 by using a transfer bump method, and pressure, By applying heat, ultrasonic vibration, or the like, the conductive metal material may be adhered to the electrode terminals 7 to form the protruding electrodes 14.
  • a protruding electrode 14 may be formed by depositing a conductive metal material on the surface of the electrode terminal 7 using an electroless or electrolytic plating method.
  • the barrier layer 12 may be made of a material other than a Cr-Au film.
  • the aluminum electrode terminal 2 is formed of a material other than aluminum, such as Au or Pt, which is hardly corroded, a barrier layer is not particularly required.
  • the semiconductor element is made of a brittle material such as a compound semiconductor such as Ga-As.
  • the distance between the tip surface of each protruding electrode and each electrode terminal surface facing each other via the conductive adhesive becomes uniform. Since the height of the protruding electrodes is appropriately processed, electrical connection between the semiconductor element and the circuit board can be ensured.
  • the method of manufacturing a semiconductor device of the present invention by applying pressure from the back surface of the semiconductor element, the tip surface of each protruding electrode and each electrode terminal surface facing each other via the conductive adhesive are interposed.
  • the height of the protruding electrodes can be appropriately processed so that the distance between them is uniform, so that an extremely reliable semiconductor device that ensures the electrical connection between the semiconductor element and the circuit board can be manufactured easily and inexpensively.
  • the semiconductor device of the present invention is used as a semiconductor device in which the semiconductor element and the circuit board are electrically connected because the electrical connection between the semiconductor element and the circuit board is reliable and extremely high. it can.
  • each protruding electrode is plastically deformed, electrical connection between the semiconductor element and the circuit board can be ensured. It can be used as a method for manufacturing the used semiconductor device.

Description

明 細 書 半導体装置とその製造方法 技術分野
本発明は半導体装置に関し、 特にフリ ップチップ実装技術を用いた半 導体装置及びその製造方法に関するものである。 背景技術
近年、 半導体素子の集積度が高くなり、 半導体装置の小型化及び接続 端子の狭ピッチ化が進んでいる。 このためフリップチップ実装技術を用 いた半導体装置の開発が盛んに行われている。 以下図面を参照しながら 、 従来のフリップチップ実装技術を用いた半導体装置の一例について説 明する。
図 9に、 従来のフリ ップチップ実装技術を用いた半導体装置の断面図 を示す。 半導体素子 1 0 1の素子形成面上にはアルミ電極端子 1 0 2が 形成され、 アルミ電極端子 1 0 2以外の部分は S i酸化膜あるいは窒化 膜等からなる絶縁膜 1 0 3で覆われている。 アルミ電極端子 1 0 2面上 には、 A u、 C u等の導電性金属材料からなる突起電極 1 0 4が形成さ れている。 一方、 樹脂、 セラミクス、 ガラス等の絶縁物からなる回路基 板 1 0 5の主面上には、 所望の回路パターン 1 0 6及び電極端子 1 0 7 が形成されている。
電極端子 1 0 Ίは回路パターン 1 0 6に接続され、 フリップチップ実 装の際半導体素子 1 0 1と電気的接続を行う。 突起電極 1 0 4と電極端 子 1 0 7とは、 導電性接着剤 1 0 8により電気的に接続されている。 導 電性接着剤 1 0 8は A g、 C u、 N i等の導電性金属材料の粉体を樹脂 中に含んだ接着剤である。 半導体素子 1 0 1と回路基板 1 0 5の間の隙 間部は絶縁樹脂 1 0 9が充填されている。 絶縁樹脂 1 0 9が硬化される と、 その硬化収縮応力により半導体素子 1 0 1と回路基板 1 0 5を接着 した後、 これらを強力に引きつけて固定する。 そのため、 半導体装置に おける半導体素子 1 0 1と回路基板 1 0 5の接続の機械的強度を高めら れ、 安定した固定が保たれることになる。
以上のように構成された従来の半導体装置の製造方法を、 図 1 0の製 造プロセスを示す工程図を用いて説明する。 まず、 通常の半導体プロセ スによって所望の素子や配線及び絶縁膜 1 0 3を形成した半導体素子 1 0 1を多数個形成した半導体ウェハを作製する。
次に、 アルミ電極端子 1 0 2にプローブを接触させ電気的検査を行い 半導体素子 1 0 1の良否を判定したうえで、 突起電極 1 0 4を形成する 。 さらに、 半導体ウェハを個々の半導体素子 1 0 1に切断する。
一方、 予め A uや C u等の導電性金属材料を用いて、 絶縁物からなる 回路基板 1 0 5上に所望の回路パターン 1 0 6や電極端子 1 0 7を形成 しておき、 この回路基板 1 0 5上に導電性接着剤 1 0 8を介して所定の 電極端子 1 0 7と突起電極 1 0 4の電気的接続が行えるように半導体素 子 1 0 1をフェースダウンにて配置する。
その後、 加熱処理を行い導電性接着剤 1 0 8を硬化させ、 電気検査を 行い動作状態を確認する。 そして正常な動作を確認した後、 半導体素子 1 0 1 と回路基板 1 0 6の間に液状のエポキシ系等の絶縁性を有する樹 脂 1 0 9を毛細管現象を利用して充填する。 充填完了後、 加熱処理等を 行い絶縁樹脂 1 0 9を硬化させてフリ ップチップ実装を行う。
以上のような製造プロセスを経て、 フリ ップチップ実装技術を用いた 半導体装置を製造していた。
しかしながら、 前記従来の半導体装置及びその製造方法では、 図 1 1 に示すように、 主に、 回路基板 1 0 5の局所的な反りやうねり等により 回路基板 1 0 5の平坦精度にばらつきがあり、 また電極端子 1 0 7部の 膜厚精度にもばらつきがあるため、 一つの半導体素子領域内に位置する 回路基板側の電極端子 1 0 7の先端面が、 一定水平面上になく、 高さ方 向においてばらつきがあった。
このため、 半導体素子 1 0 1をフェースダウンにて搭載する際には、 回路基板 1 0 7の凹部においては半導体素子 1 0 1と回路基板 1 0 5の 間の隙間部の寸法が他の部分と比較して大きいため、 この凹部に位置す る電極端子 1 0 7の先端面に導電性接着剤 1 0 8が到達することができ ず、 電気的接続の不良が発生する場合があるという問題点があつた。 発明の開示
本発明は前記従来の問題点を解決するため、 半導体素子と回路基板と をより確実に安定して電気的に接続することにより、 極めて品質の安定 した、 生産性の良い半導体装置及びその製造方法を提供することを目的 とする。
前記目的を達成するため、 本発明の半導体装置は、 半導体素子の素子 形成面上の電極端子部に形成した導電性金属材料の突起電極と、 導電性 接着剤と、 回路基板上の電極端子とを介して、 前記半導体素子と前記回 路基板との電気的接続を行なうフリ ップチップ実装技術が用いられてい る半導体装置であって、 前記各突起電極の先端面と前記導電性接着剤を 介して相対向する各電極端子面との間の距離が、 それぞれ均一となるよ う前記各突起電極が高さ方向に塑性変形していることを特徴とする。 前記のような半導体装置によれば、 各突起電極の先端面と前記導電性 接着剤を介して相対向する各電極端子面との間の距離が、 それぞれ均一 となるよう突起電極の高さが適正に加工されているため、 半導体素子と 回路基板との電気的接続を確実なものとすることができる。
前記半導体装置においては、 前記突起電極の材料が、 11及び0 1か ら選ばれる少なく とも一つの金属材料であることが好ましい。
また、 前記各突起電極の先端面と前記導電性接着剤を介して相対向す る各電極端子面との間の距離が、 1 ！]!〜 1 0 mの範囲であることが 好ましい。
また、 半導体素子の素子形成面上の電極端子と、 導電性接着剤と、 回 路基板上の電極端子部に形成した導電性金属材料の突起電極とを介して 、 前記半導体素子と前記回路基板との電気的接続を行なうフリ ップチッ プ実装技術が用いられていることが好ましい。
前記の回路基板側に突起電極が形成された好ましい半導体装置におい ては、 半導体素子の素子形成面上の電極端子上に、 導電性金属材料の積 層膜からなるバリャ層が形成されていることが好ましい。
前記バリャ層が形成された好ましい半導体装置によれば、 半導体素子 の素子形成面上の電極端子の腐食を防止することができる。
また、 前記半導体装置においては、 突起電極の突出高さが、 実質的に 同じであることが好ましい。
前記突起電極の突出高さが、 実質的に同じであることが好ましい半導 体装置においては、 突起電極を導電性接着剤による接着の前に、 予め硬 質材料の平面部に押し当てて各突起電極の先端面の高さを均一なものと しておく ことが好ましい。
また、 前記突起電極を硬質材料の平面部に押し当てて各突起電極の先 端面の高さを均一なものとした好ましい半導体装置においては、 前記突 起電極を硬質材料の平面部に押し当てることにより、 前記突起電極の先 端面における圧力を 1 . 5 x l 0 8〜 5 . 0 X 1 0 8 N / m 2の範囲とす ることが好ましい。 また、 前記硬質材料の平面性が距離 2 O m m間において 4 // m以内で あることが好ましい。
次に、 本発明の第 1番目の半導体装置の製造方法は、 半導体素子の素 子形成面に突起電極を形成した後、 突起電極の頂頭部に導電性接着剤を 転写させ、 半導体素子を回路基板上にフェースダウンにて搭載する際に 、 半導体素子の背面より加圧することにより、 半導体素子の各突起電極 の先端面とこれと相対向する回路基板側の電極端子面との間の距離が、 それぞれ均一となるように半導体素子の突起電極を塑性変形させること を特徴とする。
前記第 1番目の半導体装置の製造方法によれば、 半導体素子の背面よ より加圧することにより、 各突起電極の先端面と前記導電性接着剤を介 して相対向する各電極端子面との間の距離が、 それぞれ均一となるよう 突起電極の高さを適正に加工できるため、 極めて信頼性の高い半導体装 置を容易かつ安価に製造できる。
前記第 1番目の半導体装置の製造方法においては、 前記半導体素子の 背面より加圧することにより、 突起電極の先端面における圧力を 1 . 5 X 1 0 8〜 5 . 0 X 1 0 8N /m2の範囲とすることが好ましい。
また、 半導体素子の突起電極を塑性変形させた後に、 半導体素子の各 突起電極の頂頭部に導電性接着剤を転写させて、 再度半導体素子を回路 基板上にフヱースダウンにて搭載することが好ましい。
前記の突起電極を塑性変形させた後に、 再度半導体素子を回路基板に にフェースダウンにて搭載する好ましい半導体装置の製造方法において は、 フ 一スダウンにて半導体素子を回路基板の搭載する際には、 半導 体素子はほとんど加圧されないので、 半導体素子と回路基板との位置ず れを防止することができる。
次に、 本発明の第 2番目の半導体装置の製造方法は、 回路基板の電極 端子部に突起電極を形成した後、 この突起電極を硬質材料の平面部に押 し当てて各突起電極の先端面の高さを均一なものとし、 その後前記各突 起電極の頂頭部に導電性接着剤を転写させてから、 回路基板上に前記半 導体素子をフユースダウンにて搭載することを特徴とする。
前記第 2番目の半導体装置の製造方法によれば、 半導体素子を加圧す る工程が無いので、 半導体素子に与えるダメージを小さくすることがで さ 。
前記第 2番目の半導体装置の製造方法においては、 前記突起電極を硬 質材料の平面部に押し当てることにより、 前記突起電極の先端面におけ る圧力を 1 . 5 X 1 0 8〜5 . 0 X 1 (TN Zm2の範囲とすることが好 ましい。
また、 前記硬質材料の平面性が距離 2 O m m間において 4 以内で あることが好ましい。 図面の簡単な説明
図 1は、 本発明の実施例 1に係る半導体装置の断面図。
図 2は、 本発明の実施例 1に係る半導体装置の製造プロセスを示すェ 程図。
図 3 Aは、 図 2の製造プロセスにおいて、 導電性接着剤転写工程にお ける半導体装置の断面図、 図 3 Bは、 マウン ト工程から半導体素子加圧 工程における半導体装置の断面図。
図 4は、 本発明の実施例 2に係る半導体装置の製造プロセスを示すェ 程図。
図 5 Aは、 図 4の製造プロセスにおいて、 マウント工程から半導体素 子加圧工程における半導体装置の断面図、 図 5 Bは、 導電性接着剤転写 工程における半導体装置の断面図。 図 6は、 本発明の実施例 3に係る半導体装置の断面図
図 7は、 本発明の実施例 3に係る半導体装置の製造プロセスを示すェ 程図。
図 8 Aは、 図 7の回路基板加圧工程において、 回路基板加圧前の状態 を示した半導体装置の断面図、 図 8 Bは、 回路基板加圧後の状態を示し た半導体装置の断面図。
図 9は、 従来のフリ ップチップ実装技術を用いた半導体装置の一例の 断面図。
図 1 0は、 従来のフリップチップ実装技術を用いた半導体装置の製造 プロセスの一例を示す工程図。
図 1 1は、 従来の半導体装置の一例の断面図。 発明を実施するための最良の形態
以下、 本発明の半導体装置及びその半導体の製造方法の実施例につい て、 図面を用いて説明する。
(実施例 1 )
図 1は実施例 1に係る半導体装置の断面図である。 図 1に示すように 、 半導体素子 1の素子形成面上にはアルミ電極端子 2が形成され、 アル ミ電極端子 2以外の部分は S i酸化膜や窒化膜等からなる絶縁膜 3で覆 われている。
アルミ電極端子 2上には、 A u、 C u等の導電性金属材料からなる突 起電極 4が形成されている。 一方、 樹脂、 セラミクス、 ガラス等の絶縁 物からなる回路基板 5上には所望の回路パターン 6及び電極端子 Ίが形 成されている。 電極端子 7は回路パターン 6に接続され、 フリ ップチッ プ実装の際、 半導体素子 1との電気的接続を行う。 導電性接着剤 8は A g、 C u、 N i等の導電性金属材料の粉体を樹脂中に含んだ接着剤であ る。 半導体素子 l と回路基板 5の間の隙間部には絶縁樹脂 9が充填され ている。
絶縁樹脂 9が硬化されると、 その硬化収縮力により半導体素子 1 と回 路基板 5を接着した後、 半導体素子 1と回路基板 5を強力に引きつけて 固定する。 そのため、 半導体装匱における半導体素子 1 と回路基板 5の 接続の機械的強度が高められ、 安定した固定が保たれる。
図 1に示したように、 突起電極 4の高さは、 回路基板 5上の電極端子 7の高さに応じて加工されている。 すなわち、 主に回路基板 5の主面上 の平坦精度のばらつき及び電極端子 7の膜厚精度のばらつきに起因して 電極端子 7の先端面の高さ方向の位置にはばらつきがあるが、 このばら つきに応じて突起電極 4の高さは、 塑性変形により高さを低く している 。 この場合、 塑性変形前の突起電極 4の高さのばらつきは電極端子 7の 先端面の高さ方向の位置のばらつきと比べると小さく、 その高さはほぼ —定であるため、 電極端子 7の先端面の高さ方向の位置に応じて、 塑性 変形による突起電極 4の高さの変化量は異なることなる。 具体的には、 電極端子 7の先端面と半導体素子 1 との距離が短い程、 突起電極 4の高 さの変化量は大きくなつている。
このため、 半導体素子 1側の突起電極 4先端面と回路基板 5側の電極 端子 7面との間の距離が均一となる。 この距離は l /z m〜1 0 /z mの範 囲であることが好ましい。 より好ましくは、 5 / m程度である。 この結 果、 突起電極 4頂頭部に転写された導電性接着剤 8からなる接合層は、 確実に回路基板 5側の電極端子 7面に到達して付着することができ、 電 気的接続不良の発生を防ぐことができる。
次に、 実施例 1に係る半導体装置の製造方法を、 図 2、 3を参照しな がら説明する。 図 2は、 実施例 1に係る半導体装置の製造プロセスを示 す工程図である。 図 2に示したように、 まず、 従来プロセスと同様に、 半導体素子 1の素子形成面に素子を形成する。
次に、 ボールボンディ ング法を用いてアルミ電極端子 2面上に A uの 突起電極 4を形成した後、 半導体ウェハを個々の半導体素子 1に切断す る。 その後、 突起電極 4の頂頭部のみに必要量の導電性接着剤 8を転写 した後、 予め所望の回路パターン 6や電極端子 7を形成した回路基板 5 上の所定の位置に配置した上で、 半導体素子 1の背面より加圧して突起 電極 4の塑性変形を促し、 突起電極 4の高さを適正にする加工を施す。 最後に、 加熱処理を行い導電性接着剤 8を硬化させ、 電気検査により 正常な動作を確認した後、 半導体素子 1と回路基板 6の間に液状のェポ キシ系等の絶縁性樹脂 9を充填し硬化させて半導体装置とする。
図 3は、 図 2に示した製造プロセスにおいて、 導電性接着剤転写から 半導体素子加圧工程までを説明した図である。 図 3において、 図中に示 した番号は図 1と同じである。 図 3 Aは、 図 2の製造プロセスにおいて 、 導電性接着剤転写工程における半導体装置の断面図、 図 3 Bは、 マウ ント工程から半導体素子加圧工程における半導体装置の断面図を示して いる。
図 3 Aに示したように、 突起電極 4の頂頭部付近にのみ必要量の導電 性接着剤 8が転写される。 次に図 3 Bに示したように、 半導体素子 1は 回路基板 5上の所定の位置にフ 一スダウンにて配置された後、 半導体 素子 1の背面より圧力 Pが加圧されて、 突起電極 4の塑性変形を促し突 起電極 4の高さが適正となるまで加工が行われる共に、 フェースダウン 方式によるマウントを完了する。
半導体素子 1の背面より加圧する圧力は、 前記突起電極 4の先端面に おいて 1 . 5 x l 0 o~ 5 . 0 X 1 0 8 Ν /πι Δの範囲であることが好ま しい。 このような圧力の範囲であれば、 突起電極 4の先端面と電極端子 7面との間の距離を 1 π！〜 1 0 / mの範囲で均一にできる。 なお、 突起電極 4を形成する際、 転写バンプ法を用いて、 予め別の場 所で作製した A uや C u等の導電性金属材料魂を、 アルミ電極端子 2面 に押し当て、 圧力、 熱、 及び超音波振動等を加えて導電性金属材料魂を アルミ電極端子 2面に付着させ、 突起電極 4としても良い。
また、 無電解あるいは電解によるメツキ法を用いて、 アルミ電極端子 2面上に導電性金属材料を析出して突起電極 4としても良い。
以上のように、 実施例 1に係る半導体装置の製造方法によれば、 従来 のプロセスと比較して、 突起電極を加圧する工程と半導体素子をマウン 卜する工程を同時に行えるため、 工程の簡略化が図られるという効果も 併せ持つ。
(実施例 2 )
次に、 本発明の製造方法の半導体装置の実施例 2について図 4、 5を 参照しながら説明する。 図 4は実施例 2に係る半導体装置の製造プロセ スを示す工程図である。 前記実施例 1に係る半導体装置の製造方法では 、 先に導電性接着剤を転写した半導体素子を、 回路基板上にフェースダ ゥンにて配置した後、 加圧して突起電極の塑性変形とマウントを同時に 行っていた。
実施例 2に係る半導体装置の製造方法では、 予め回路基板上でフ ー スダウンにて配置した半導体素子を加圧して突起電極の塑性変形を行つ た後、 いったん、 半導体素子を回路基板から取り外し、 導電性接着剤の 転写を行った上で、 再度、 フヱースダウン方式によるマウントを実施す る。
図 5は、 図 4に示した製造プロセスにおいて、 フヱースダウン方式に よるマウント （1 ) から導電性接着剤転写までを説明した図である。 図 5において、 図中に示した番号は図 1と同じである。 図 5 Aは、 図 4の 製造プロセスにおいて、 マウント工程から半導体素子加圧工程における
0 半導体装置の断面図、 図 5 Bは、 導電性接着剤転写工程における半導体 装置の断面図を示している。
図 5 Aに示したように、 回路基板 5上の所定の位置にフユースダウン にて配置された半導体素子 1は背面より圧力 Pが加圧され、 適正な突起 電極 4の塑性変形が施される。
次に、 半導体素子 1は、 いったん回路基板 5より取り外された後、 図 5 Bに示したように、 突起電極 4の頂頭部のみに必要量の導電性接着剤 8が転写される。 その後、 再度、 回路基板 5上の所定位置にフュースダ ゥン方式にてマウントされる。 このようにして、 図 1に示す構成と実質 的に同一の構成を有する半導体装置を製造することができる。
前記実施例 1に係る半導体装置の製造方法においては半導体素子のマ ゥント時に加圧されるため、 半導体素子と回路基板との位置関係が所定 の位置よりずれる可能性があるが、 実施例 2に係る半導体装置の製造方 法によれば、 マウントする際には加圧がほとんど加えられないので、 半 導体素子と回路基板との位置関係が所定の位置よりずれる可能性は少な い。 このため、 微細ピッチ接続構造のようなマウン ト精度を有する半導 体装置の製造に適している。
(実施例 3 )
次に、 実施例 3に係る半導体装置及びその製造方法について、 図 6か ら図 8を参照しながら説明する。 図 6は実施例 3に係る半導体装置を示 す断面図である。 図 6において、 1 2はアルミ電極端子面上に形成され た。 r及び A uの積層膜からなるバリア層で、 1 4は回路基板側の電極 端子面上に形成した突起電極である。 その他は図 1と同じである。
図 1に示した実施例 1に係る半導体装置の構成と異なるのは、 アルミ 電極端子 2面に直接導電性接着剤が接触すると、 アルミが腐食する可能 性があるため、 バリヤ層 1 2を形成した点と、 A u、 C u等の導電性金 属材料からなる突起電極 1 4が回路基板 5側の電極端子 7面上に形成さ れている点である。
本実施例に係る半導体装匱においても実施例 1に係る半導体装置と同 じく、 図 6に示したように、 突起電極 1 4の高さは、 回路基板 5上の電 極端子 7の高さ方向の位置に応じて加工されている。 すなわち、 主に回 路基板 5の主面上の平坦精度のばらつき及び電極端子 7の膜厚精度のば らつきに起因して電極端子 7の高さ方向の位匱にはばらつきがある力《、 このばらつきに応じて突起電極 1 4は塑性変形により高さを低く してい る。 この場合、 塑性変形前の突起電極 1 4の高さのばらつきは電極端子 7の高さ方向の位置のばらつきと比べると小さく、 その高さはほぼ一定 であるため、 電極端子 7の先端面の高さ方向の位置に応じて、 塑性変形 による突起電極 1 4の高さの変化量は異なることなる。 具体的には、 電 極端子 7の先端面と半導体素子 1 との距離が短い程、 突起電極 1 4の高 さの変化量は大きくなつている。
このため、 半導体素子 1側のバリア層 1 2の表面と突起電極 1 4先端 面との間の距離は均一となる。 この距離は、 実施例 1と同様に l m〜 1 0 mの範囲であることが好ましい。 より好ましくは、 5 ; m程度で ある。 この結果、 突起電極 1 4頂頭部に転写された導電性接着剤 8から なる接合層は、 確実に半導体素子 1側のバリァ層 1 2面に到達して付着 することができ、 電気的接続不良が発生しない。
次に、 実施例 3に係る半導体装置の製造方法について、 図 7、 8を参 照しながら説明する。 図 7は、 実施例 3に係る半導体装置の製造プロセ スを示す工程図である。 図 7に示したように、 半導体素子 1の素子形成 面に素子を形成した後、 アルミ電極端子 2面上にメ ツキ法により C r及 び A uを積層したバリヤ層 1 2形成する。 その後、 検査を行った上で半 導体ウェハを個々の半導体素子 1に切断する。
2 —方、 回路基板 5は、 主面上に所望の回路パターン 6や電極端子 7を 形成した後、 電極端子面 7上にボールボンディ ング法を用いて A uの突 起電極 1 4を形成する。
次に、 この突起電極 1 4を所望の平坦精度を有し、 かつ硬質な材料か ら成る平面板に押し当てることで突起電極 1 4の適正な塑性変形を促し 、 突起電極 1 4先端面の高さをほぼ均一化する。
その後、 突起電極 1 4の頂頭部のみに必要量の導電性接着剤 8ペース トを転写させてから、 回路基板 5上の所定の位置に半導体素子 1をフ ースダウンにてマウントした後、 加熱処理を行い導電性接着剤 8を硬化 させ、 電気検査により正常な動作を確認して、 最後に半導体素子 1と回 路基板 6の間に液状のェボキシ系等の絶縁性を有する樹脂 9を充填し硬 化させて半導体装置とする。
図 8は、 図 7に示した製造プロセスにおいて、 回路基板加圧から導電 性接着剤転写工程までを説明した図である。 図 7において、 図中に示し た番号は図 6と同じである。 図 8 Aは、 図 7の回路基板加圧工程におい て、 回路基板加圧前の状態を示した半導体装置の断面図、 図 8 Bは、 回 路基板加圧後の状態を示した半導体装置の断面図を示している。
図 8 Aに示したように、 回路基板 5の主面上に形成した突起電極 1 4 を所望の平坦精度を有し、 かつ硬質な材料からなる平面板に押し当てる ことで突起電極 1 4の適正な塑性変形を促し、 突起電極 1 4先端面の高 さを均一化する。 前記硬質材料の平面性は、 距離 2 O m m間において 4
； m以内であることが好ましい。 硬質な材料からなる平面板に押し当て る圧力は、 前記突起電極 4の先端面において 1 . 5 X 1 0 8〜 5 . O x 1 0 8 N Zm の範囲であることが好ましい。 その後、 図 8 Bに示すよう に突起電極 1 4の頂頭部のみに導電性接着剤 8ペーストを転写させてか ら、 半導体素子 1のマウン トを行う。 なお、 突起電極 1 4を形成する際、 転写バンプ法を用いて、 予め別の 場所で作製した A uや C u等の導電性金属材料魂を、 電極端子 7面に押 し当て、 圧力、 熱、 及び超音波振動等を加えて導電性金属材料魂を電極 端子 7面に付着させ、 突起電極 1 4としても良い。
また、 無電解あるいは電解によるメ ツキ法を用いて、 電極端子 7面上 に導電性金属材料を析出して突起電極 1 4としても良い。
また、 ペース トを用いた厚膜製膜技術を用いても良い。 バリヤ層 1 2 については、 材料は C r一 A u膜以外でもかまわない。
また、 アルミ電極端子 2がアルミ以外の A uや P t等の侵されにくい 材料で形成されている場合は、 特にバリァ層を必要としない。
以上のように、 実施例 3に係る半導体装置の製造方法よれば、 半導体 素子を加圧する工程がなくなるので、 半導体素子に与えるダメージが少 なくてすむ利点がある。 特に半導体素子が G a - A s等の化合物半導体 などのもろい材料で作製されている場合には、 効果的である。
以上のように、 本発明の半導体装置によれば、 各突起電極の先端面と 前記導電性接着剤を介して相対向する各電極端子面との間の距離が、 そ れぞれ均一となるよう突起電極の高さが適正に加工されているため、 半 導体素子と回路基板との電気的接続を確実なものとすることができる。
また、 本発明の半導体装置の製造方法によれば、 半導体素子の背面よ り加圧することにより、 各突起電極の先端面と前記導電性接着剤を介し て相対向する各電極端子面との間の距離が、 それぞれ均一となるよう突 起電極の高さが適正に加工できるため、 半導体素子と回路基板との電気 的接続の確実な極めて信頼性の高い半導体装置を容易かつ安価に製造で きる。 産業上の利用可能性
4 以上のように、 本発明の半導体装置は、 半導体素子と回路基板との電 気的接続が確実で極めて信頼性が高いので、 半導体素子と回路基板とが 電気的に接続される半導体装置として利用できる。
また、 本発明の半導体装置の製造方法によれば、 各突起電極が塑性変 形させることにより、 半導体素子と回路基板との電気的接続を確実にす ることができるので、 フリップチップ実装技術を用いた半導体装置の製 造方法として利用できる。
5

Claims

請 求 の 範 囲
1 . 半導体素子の素子形成面上の電極端子部に形成した導電性金属材料 の突起電極と、 導電性接着剤と、 回路基板上の電極端子とを介して、 前 記半導体素子と前記回路基板との電気的接続を行なうフリップチップ実 装技術が用いられている半導体装置であって、 前記各突起電極の先端面 と前記導電性接着剤を介して相対向する各電極端子面との間の距離が、 それぞれ均一となるよう前記各突起電極が高さ方向に塑性変形している ことを特徴とする半導体装置。
2 . 前記突起電極の材料が、 A u及び C uから選ばれる少なく とも一つ の金属材料である請求項 1に記載の半導体装置。
3 . 前記各突起電極の先端面と前記導電性接着剤を介して相対向する各 電極端子面との間の距離が、 1 ^ m〜 l 0 // mの範囲である請求項 1に 記載の半導体装置。
4 . 半導体素子の素子形成面上の電極端子と、 導電性接着剤と、 回路基 板上の電極端子部に形成した導電性金属材料の突起電極とを介して、 前 記半導体素子と前記回路基板との電気的接続を行なうフリップチップ実 装技術が用いられている請求項 1に記載の半導体装置。
5 . 前記半導体素子の素子形成面上の電極端子上に、 導電性金属材料の 積層膜からなるバリャ層が形成されている請求項 4に記載の半導体装置
0
6 . 前記突起電極の突出高さが、 実質的に同じである請求項 1に記載の 半導体装置。
7 . 前記突起電極を導電性接着剤による接着の前に、 予め硬質材料の平 面部に押し当てて各突起電極の先端面の高さを均一なものとしておく請 求項 6に記載の半導体装匱。
6
8. 前記突起電極を硬質材料の平面部に押し当てることにより、 前記突 起電極の先端面における圧力を 1. 5 X 1 08〜5. 0 X 1 08N/m2 の範囲とする請求項 7に記載の半導装置。
9. 前記硬質材料の平面性が距離 2 Omm間において 4 m以内である 請求項 7に記載の半導装置。
10. 半導体素子の素子形成面に突起電極を形成した後、 突起電極の頂 頭部に導電性接着剤を転写させ、 半導体素子を回路基板上にフェースダ ゥンにて搭載する際に、 半導体素子の背面より加圧することにより、 半 導体素子の各突起電極の先端面とこれと相対向する回路基板側の電極端 子面との間の距離が、 それぞれ均一となるように半導体素子の突起電極 を塑性変形させることを特徴とした半導体装置の製造方法。
11. 前記半導体素子の背面より加圧することにより、 前記突起電極の 先端面における圧力を 1. 5 X 10"〜5. 0 X 1 0°NZm2の範囲と する請求項 10に記載の半導装置の製造方法。
12. 半導体素子の突起電極を塑性変形させた後に、 半導体素子の各突 起電極の頂頭部に導電性接着剤を転写させて、 再度半導体素子を回路基 板上にフェースダウンにて搭載する請求項 1 0に記載の半導体装置の製 造方法。
7
PCT/JP1997/000672 1996-03-06 1997-03-05 Dispositif a semi-conducteur et son procede de production WO1997033313A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE69722661T DE69722661T2 (de) 1996-03-06 1997-03-05 Verfahren zur herstellung einer halbleitervorrichtung
EP97905446A EP0951063B1 (en) 1996-03-06 1997-03-05 Process for producing a semiconductor device
KR1019980707001A KR100300758B1 (ko) 1996-03-06 1997-03-05 반도체장치와 그 제조방법
US09/117,695 US6452280B1 (en) 1996-03-06 1997-03-05 Flip chip semiconductor apparatus with projecting electrodes and method for producing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8049065A JP2951882B2 (ja) 1996-03-06 1996-03-06 半導体装置の製造方法及びこれを用いて製造した半導体装置
JP8/49065 1996-03-06

Publications (1)

Publication Number Publication Date
WO1997033313A1 true WO1997033313A1 (fr) 1997-09-12

Family

ID=12820690

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/000672 WO1997033313A1 (fr) 1996-03-06 1997-03-05 Dispositif a semi-conducteur et son procede de production

Country Status (7)

Country Link
US (1) US6452280B1 (ja)
EP (2) EP0951063B1 (ja)
JP (1) JP2951882B2 (ja)
KR (1) KR100300758B1 (ja)
CN (1) CN1175480C (ja)
DE (1) DE69722661T2 (ja)
WO (1) WO1997033313A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909180B2 (en) * 2000-05-12 2005-06-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device, mounting circuit board, method of producing the same, and method of producing mounting structure using the same
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
TWI245395B (en) * 2001-11-20 2005-12-11 Advanced Semiconductor Eng Multi-chip module package device
CN100356559C (zh) * 2003-09-24 2007-12-19 财团法人工业技术研究院 倒装芯片封装结构及其制造方法
TWI273664B (en) * 2004-03-26 2007-02-11 Advanced Semiconductor Eng Bumping process, bump structure, packaging process and package structure
KR100696190B1 (ko) * 2004-12-14 2007-03-20 한국전자통신연구원 플립 칩 본딩방법
JP4325571B2 (ja) * 2005-02-28 2009-09-02 株式会社日立製作所 電子装置の製造方法
TWI253697B (en) * 2005-04-08 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a flip chip package
JP4765804B2 (ja) * 2006-07-14 2011-09-07 株式会社デンソー 半導体装置の製造方法
JP2008135719A (ja) * 2006-10-31 2008-06-12 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2008218643A (ja) * 2007-03-02 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
JP5028291B2 (ja) * 2008-01-31 2012-09-19 三洋電機株式会社 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法
US8309864B2 (en) * 2008-01-31 2012-11-13 Sanyo Electric Co., Ltd. Device mounting board and manufacturing method therefor, and semiconductor module
JP5385004B2 (ja) * 2009-05-22 2014-01-08 富士通テン株式会社 回路部品
JP6143104B2 (ja) * 2012-12-05 2017-06-07 株式会社村田製作所 バンプ付き電子部品及びバンプ付き電子部品の製造方法
KR102248876B1 (ko) * 2014-12-24 2021-05-07 엘지디스플레이 주식회사 표시장치 어레이 기판 및 표시장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228340A (ja) * 1988-06-09 1990-01-30 Fujitsu Ltd 半導体チップの実装方法
JPH02177546A (ja) * 1988-12-28 1990-07-10 Fujitsu Ltd 半導体集積回路の製造方法
JPH0433348A (ja) * 1990-05-29 1992-02-04 Sharp Corp 半導体装置
JPH04137630A (ja) * 1990-09-28 1992-05-12 Seiko Epson Corp 半導体装置
JPH05144888A (ja) * 1991-11-19 1993-06-11 Fujitsu Ltd 半導体チツプの実装方法
JPH05283414A (ja) * 1991-04-16 1993-10-29 Nippon Steel Corp 半導体装置用金属配線のバンプ高さ制御装置
JPH06209028A (ja) * 1993-01-08 1994-07-26 Sony Corp 半導体チップの実装方法
JPH0855874A (ja) * 1994-08-11 1996-02-27 Matsushita Electric Ind Co Ltd 半導体チップの接着方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE296385C (ja)
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
US4740657A (en) 1986-02-14 1988-04-26 Hitachi, Chemical Company, Ltd Anisotropic-electroconductive adhesive composition, method for connecting circuits using the same, and connected circuit structure thus obtained
JPS6360540A (ja) 1986-09-01 1988-03-16 Seiko Epson Corp 接続端子の製造方法
JPS63152135A (ja) 1986-12-17 1988-06-24 Hitachi Ltd 半導体装置の製造方法
JPS63289824A (ja) 1987-05-21 1988-11-28 Fuji Electric Co Ltd 集積回路装置の実装方法
JPS647542A (en) 1987-06-30 1989-01-11 Toshiba Corp Formation of bump
JPH0793306B2 (ja) 1987-08-05 1995-10-09 日本電装株式会社 半導体集積回路装置
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
US5001542A (en) 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH03209831A (ja) 1990-01-12 1991-09-12 Matsushita Electric Ind Co Ltd 半導体装置
JP2764632B2 (ja) 1990-04-09 1998-06-11 イビデン株式会社 電子回路基板とその製造方法
JPH046841A (ja) 1990-04-24 1992-01-10 Matsushita Electric Works Ltd 半導体装置の実装構造
JP2881999B2 (ja) 1990-08-06 1999-04-12 松下電器産業株式会社 半導体素子の実装方法および実装基板
JPH04137541A (ja) 1990-09-27 1992-05-12 Sharp Corp 突起電極の形成方法
JPH04144145A (ja) 1990-10-04 1992-05-18 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
JPH05144821A (ja) 1991-04-30 1993-06-11 Toshiba Corp 半導体装置
JPH0562977A (ja) 1991-09-02 1993-03-12 Fuji Electric Co Ltd 集積回路装置用バンプ電極
JP2730357B2 (ja) * 1991-11-18 1998-03-25 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JPH05166879A (ja) 1991-12-12 1993-07-02 Matsushita Electric Ind Co Ltd Ｉｃ実装方法
US5436503A (en) 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
JPH06302649A (ja) 1993-04-13 1994-10-28 Citizen Watch Co Ltd 半導体装置の接続方法
EP0645805B1 (en) 1993-09-29 2000-11-29 Matsushita Electric Industrial Co., Ltd. Method for mounting a semiconductor device on a circuit board, and a circuit board with a semiconductor device mounted thereon
DE69428181T2 (de) * 1993-12-13 2002-06-13 Matsushita Electric Ind Co Ltd Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung
JP2793766B2 (ja) * 1993-12-27 1998-09-03 株式会社ピーエフユー 導電ペースト転写方法
JP3255796B2 (ja) 1994-05-26 2002-02-12 松下電器産業株式会社 半導体装置の実装方法
US5907187A (en) * 1994-07-18 1999-05-25 Kabushiki Kaisha Toshiba Electronic component and electronic component connecting structure
JP3400125B2 (ja) 1994-07-18 2003-04-28 ソニー株式会社 部品実装方法
US5686353A (en) 1994-12-26 1997-11-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
EP0732107A3 (en) * 1995-03-16 1997-05-07 Toshiba Kk Screen device for circuit substrate
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US5796591A (en) 1995-06-07 1998-08-18 International Business Machines Corporation Direct chip attach circuit card
US5578527A (en) 1995-06-23 1996-11-26 Industrial Technology Research Institute Connection construction and method of manufacturing the same
JPH0982760A (ja) * 1995-07-07 1997-03-28 Toshiba Corp 半導体装置、半導体素子およびその半田接続部検査方法
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
JPH09134934A (ja) * 1995-11-07 1997-05-20 Sumitomo Metal Ind Ltd 半導体パッケージ及び半導体装置
DE69634597T2 (de) * 1995-11-17 2006-02-09 Kabushiki Kaisha Toshiba, Kawasaki Mehrschichtige leiterplatte, vorgefertigtes material für diese leiterplatte, verfahren zur herstellung einer mehrschichtigen leiterplatte, packung elektronischer bauelemente und verfahren zur herstellung vertikaler, elektrisch leitender verbindungen
US5611884A (en) 1995-12-11 1997-03-18 Dow Corning Corporation Flip chip silicone pressure sensitive conductive adhesive
KR100438256B1 (ko) * 1995-12-18 2004-08-25 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
JP3409957B2 (ja) 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
US5808319A (en) * 1996-10-10 1998-09-15 Advanced Micro Devices, Inc. Localized semiconductor substrate for multilevel transistors

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228340A (ja) * 1988-06-09 1990-01-30 Fujitsu Ltd 半導体チップの実装方法
JPH02177546A (ja) * 1988-12-28 1990-07-10 Fujitsu Ltd 半導体集積回路の製造方法
JPH0433348A (ja) * 1990-05-29 1992-02-04 Sharp Corp 半導体装置
JPH04137630A (ja) * 1990-09-28 1992-05-12 Seiko Epson Corp 半導体装置
JPH05283414A (ja) * 1991-04-16 1993-10-29 Nippon Steel Corp 半導体装置用金属配線のバンプ高さ制御装置
JPH05144888A (ja) * 1991-11-19 1993-06-11 Fujitsu Ltd 半導体チツプの実装方法
JPH06209028A (ja) * 1993-01-08 1994-07-26 Sony Corp 半導体チップの実装方法
JPH0855874A (ja) * 1994-08-11 1996-02-27 Matsushita Electric Ind Co Ltd 半導体チップの接着方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0951063A4 *

Also Published As

Publication number Publication date
DE69722661T2 (de) 2004-05-13
KR19990087563A (ko) 1999-12-27
KR100300758B1 (ko) 2001-11-02
CN1175480C (zh) 2004-11-10
EP1191578A2 (en) 2002-03-27
EP1191578A3 (en) 2002-05-08
US6452280B1 (en) 2002-09-17
JP2951882B2 (ja) 1999-09-20
EP0951063A4 (ja) 1999-10-20
EP0951063B1 (en) 2003-06-04
CN1212786A (zh) 1999-03-31
JPH09246320A (ja) 1997-09-19
DE69722661D1 (de) 2003-07-10
EP0951063A1 (en) 1999-10-20

Similar Documents

Publication Publication Date Title
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US6825552B2 (en) Connection components with anisotropic conductive material interconnection
WO1997033313A1 (fr) Dispositif a semi-conducteur et son procede de production
KR100563890B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
US6207550B1 (en) Method for fabricating bump electrodes with a leveling step for uniform heights
JP2001189337A (ja) 電極バンプおよびそれを用いた半導体素子並びに半導体装置
CN101295692A (zh) 半导体装置
KR20020096968A (ko) 회로 장치의 제조 방법
US7994638B2 (en) Semiconductor chip and semiconductor device
JP4151136B2 (ja) 基板および半導体装置とその製造方法
JP2681327B2 (ja) バンプ付き回路基板の製造方法
JP4480417B2 (ja) 電極バンプ及びその製造並びにその接続方法
KR100379823B1 (ko) 반도체집적회로장치의제조방법
JP2002151801A (ja) 回路基板構造およびその製造方法
JPH1117050A (ja) 回路基板及び回路基板の製造方法
JP2002231765A (ja) 半導体装置
JPH07282878A (ja) 異方導電性接続部材及びその製造方法
JPH03129745A (ja) 半導体装置の実装方法
JP3952375B2 (ja) チップ実装体、チップ実装体の製造方法、及び、電子機器
JPH02155257A (ja) 半導体実装装置
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
US20220301996A1 (en) Spacers formed on a substrate with etched micro-springs
JP4520052B2 (ja) 半導体装置およびその製造方法
JPH06151507A (ja) 回路基板上の端子電極とその形成方法及び実装体
JPH06224258A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 97192798.7

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09117695

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1019980707001

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1997905446

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1997905446

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019980707001

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019980707001

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1997905446

Country of ref document: EP