WO1994022173A1 - Solid state imaging device and process for production thereof - Google Patents

Solid state imaging device and process for production thereof Download PDF

Info

Publication number
WO1994022173A1
WO1994022173A1 PCT/JP1994/000452 JP9400452W WO9422173A1 WO 1994022173 A1 WO1994022173 A1 WO 1994022173A1 JP 9400452 W JP9400452 W JP 9400452W WO 9422173 A1 WO9422173 A1 WO 9422173A1
Authority
WO
WIPO (PCT)
Prior art keywords
imaging device
layer
film
solid
state imaging
Prior art date
Application number
PCT/JP1994/000452
Other languages
English (en)
French (fr)
Inventor
Michio Arai
Takashi Inushima
Mitsufumi Codama
Kazushi Sugiura
Ichiro Takayama
Isamu Kobori
Yukio Yamauchi
Naoya Sakamoto
Original Assignee
Tdk Corporation
Semiconductor Energy Laboratory, Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP06378993A external-priority patent/JP3267375B2/ja
Priority claimed from JP5314135A external-priority patent/JPH07142694A/ja
Application filed by Tdk Corporation, Semiconductor Energy Laboratory, Co., Ltd. filed Critical Tdk Corporation
Priority to US08/343,492 priority Critical patent/US5574293A/en
Priority to EP94910053A priority patent/EP0642179B1/en
Priority to DE69416363T priority patent/DE69416363T2/de
Publication of WO1994022173A1 publication Critical patent/WO1994022173A1/ja
Priority to US08/477,104 priority patent/US5591988A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
    • H01L31/1133Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a conductor-insulator-semiconductor diode or a CCD device

Definitions

  • the present invention relates to a solid-state imaging device and a method of manufacturing the solid-state imaging device.
  • the present invention relates to a solid-state imaging device on a common substrate having a high light response speed and in the same process.
  • Switching element for operation ⁇ A transistor that constitutes a shift register can be configured and a solid that can perform surface operation
  • the present invention relates to an imaging device and a manufacturing method thereof.
  • the non-contact type projects a manuscript through a reduced-lens system and projects it on a CCD using a single-crystal PN junction. It uses a silicon nozzle that is currently established.
  • the LSI process can be used for IJ IJ, so it is characterized by high productivity and low cost.
  • the close contact type and the complete contact type are more advantageous than the non-contact type in reducing the size and weight.
  • the close-contact type is an expensive part such as a self-cleaning lens.
  • is used.
  • a fully adherent type that does not require a cell lens has also been commercialized.
  • the complete contact type uses thin glass, etc., but is costly IJI.
  • the thin film type can be manufactured by a thin film process on an insulating substrate such as glass or ceramic, it is possible to increase the area and read a manuscript of the same length as the original width. This has the advantage that the chip can be easily obtained.
  • a type of photoconductor type and a photodiode type are known.
  • a type of photoconductor is made of a material whose resistance decreases when exposed to light, for example, a material such as amorphous silicon. In this method, a change in resistance according to light irradiation is read as a change in current value.
  • the photoconductor type has a high noise-reducing characteristic because it can carry a large current.However, it has poor optical response. This is disadvantageous for demands for faster facsimile.
  • the photo diode type reverses the carrier generated in the depletion layer of the PIN junction diode when light is applied to the diode. By sweeping the voltage imprinted in the noise direction, a current proportional to the light intensity is obtained as a signal.
  • This photo diode type has the characteristic that the response to light is very fast. However, since the current flowing through the photodiode is small, there is a problem in that it is susceptible to noise.
  • the photo diode type has a different manufacturing process for manufacturing the read drive circuit from the process for manufacturing the photo diode. A very large number of complex manufacturing processes are required, and the yield generally tends to be low. In addition, if the read drive circuit is externally provided as an IC, it is very difficult to reduce the cost because a large number of read chips are required.
  • Japanese Patent Application Laid-Open No. 2-210877 discloses a solid-state imaging device using a baud rate transistor technique. Is difficult to make a PN junction Therefore, practical application is difficult.
  • the conventional M0S structure which uses an amorphous silicon, has a low optical response speed on the order of several hundred thousand microseconds. It is unsuitable as an image sensor for a simiri and a switching element for operating the image sensor.
  • the manufacturing process is complicated because the MOS transistor for the photoresist must be created in a separate process from the image sensor. However, the manufacturing cost is high and there are drawbacks.
  • An object of the present invention is to provide a solid-state imaging device having a thin film MOS structure capable of performing a planar operation and a method of manufacturing the same.
  • a feature of the present invention for achieving the above-mentioned object is that a substrate having an insulating surface and a non-single-crystal silicon layer to be placed thereon have a small number of features.
  • An active layer having a common source region and a drain region, and an insulating layer may be interposed on a light receiving region between the source region and the drain region of the active layer.
  • a gate electrode layer, and a source electrode layer and a drain electrode layer respectively provided above the source region and the drain region.
  • the active layer is formed of a non-single-crystal silicon layer or a polycrystalline silicon layer.
  • the non-single-crystal silicon layer is obtained by annealing the amorphous (amorphous) silicon layer, and the annealing method is laser. ⁇ two Lumpur or Ru Oh at 6 0 0 e C or more ⁇ knee Rugaka ability '.
  • the imaging element and the MOS transistor are formed by a common non-single-crystal silicon film. You can configure both of the registers.
  • One of the features of the present invention is that the imaging device is biased in a state where the source and the drain are electrically connected.
  • Conventional photosensors have been used in a non-conductive state.
  • FIG. 1 is a cross-sectional configuration diagram of a non-single-crystal TFT according to an embodiment of the present invention.
  • FIG. 2 is a part of a diagram illustrating a manufacturing process of a non-single-crystal TFT according to one embodiment of the present invention.
  • FIG. 3 is an explanatory view of a manufacturing process of the non-single-crystal TFT according to one embodiment of the present invention, which is an explanatory view of the next step of FIG.
  • FIG. 4 is a characteristic diagram of the non-single-crystal TFT according to one embodiment of the present invention.
  • FIG. 5 is a characteristic comparison diagram between the non-single-crystal TFT and the other TFT according to one embodiment of the present invention.
  • FIG. 6 is a characteristic diagram of the non-single-crystal TFT according to one embodiment of the present invention.
  • FIG. 7 is a diagram illustrating the principle of operation of the non-single-crystal TFT according to the present invention.
  • FIG. 8 is a circuit diagram using a non-single-crystal TFT according to one embodiment of the present invention.
  • FIG. 9 shows a manufacturing process of the example.
  • FIG. 10 shows the manufacturing process of the example.
  • FIG. 11 shows a manufacturing process of the example.
  • FIG. 12 shows the fabrication process of the example.
  • FIG. 1 One embodiment of the present invention will be described with reference to FIGS. 1 to 7.
  • FIG. 1 One embodiment of the present invention will be described with reference to FIGS. 1 to 7.
  • FIG. 1 is a sectional view showing the structure of a TFT according to an embodiment of the present invention.
  • FIGS. 2 and 3 are views showing the fabrication of the TFT shown in FIG. Process description diagrams and Figs. 4 to 6 show the TF of one embodiment of the present invention.
  • FIG. 7 is an explanatory view of the principle of operation of a non-single-crystal TFT which constitutes the solid-state imaging device of the present invention.
  • 1 is glass la scan the substrate
  • 3 is the active layer
  • 4 'Gate insulating film 5' is gate electrode
  • Reference numeral 6 'de notes a drain region
  • 7 denotes an insulating film
  • 8 denotes an electrode
  • 10 denotes a TFT.
  • the film forming conditions at this time are as follows.
  • the amorphous silicon film 3 formed according to the above (2) is subjected to an annealing step.
  • This annealing step is performed to crystallize the a-Si film 3 formed by the LPCVD method described above.
  • the excimer laser is used.
  • An anneal eg, KrF
  • KrF is applied to obtain a crystallized non-single-crystal silicon film.
  • Laser annealing melts the film at high temperature, so the interface of the crystal grains is bonded, and the level of the grain boundary is small.
  • the conditions of the annealing process are as follows.
  • a non-single-crystal Si film that has been subjected to the above annealing step is subjected to a notching process to form an iron 3 ( (See Fig. 2 (C)).
  • TEOS is placed on the substrate 1 containing this land 3 '.
  • a Si0 2 film 4 to be a gate insulating film is formed to a thickness of 150 A (see FIG. 2 (D)). ) ,.
  • the conditions for forming the gate insulating film 4 are as follows.
  • a gate-doped, gate-doped a-Si (amorphous silicon) layer 5 is formed by plasma CV.
  • a film is formed to a thickness of 100 OA by the D method (see Fig. 2 (E)).
  • the conditions for forming the a-Si layer 5 are as follows.
  • the gate electrode layer and the gate insulating film are patterned by the etching, and the gate insulating film 4 'and the gate electrode are formed.
  • a crystallized non-single-crystal Si layer; a source is formed by masking a gate insulating film 4 ′ and a gate electrode 5 ′ on an island 3 ′ made of ⁇ .
  • the ring (P) is doped by the ion-doving method in the region 6 and the drain region 6 '(see Fig. 3 (A)).
  • hydrogenation is performed by heating in a hydrogen atmosphere to reduce defect levels in the semiconductor layer.
  • the conditions for hydrogenation are as follows.
  • Hydrogenation is effective in lowering the trap density at the interface between the active layer 3 ′ and the gate insulating layer 4 and improving the film quality.
  • Ri we realize Ri by the unique method ⁇ beauty hydrotreating SX lO / cm 2 or less DOO wrapping density in the active layer ⁇ beauty gate insulation ⁇ in the present invention.
  • An SiO 2 film 7 serving as an interlayer insulating film is formed with a thickness of 400 A on the entire substrate by the TE OS method.
  • Si0 deposition conditions of 2 film 7 is Ru Oh the Ri following through.
  • an aluminum film for an electrode is formed and patterned, and as shown in FIG. 1, an aluminum electrode 8 is formed to form a TFT. Complete .
  • boron (B) may be used instead of phosphorus (P).
  • the input light irradiates the light-receiving region between the drain of the active layer 3 'and the source through the transparent substrate as shown in A of FIG. .
  • a transparent IT0 indium tin oxide
  • aluminum instead of aluminum to make the input. It is also possible to introduce the light into the active layer via the electrode 8 as shown in FIG. 1B.
  • FIG. 4 shows the drain current ( ID ) -gate voltage (VG) characteristics of the TFT formed and manufactured in this manner.
  • the solid line graph A shows the ID-Ve characteristic without light irradiation
  • the dotted line graph B shows the ID-V ⁇ characteristic without light irradiation
  • Graph C in the figure indicates the photocurrent (difference between ⁇ and ⁇ ).
  • the TF ⁇ shows sensitivity to external light, as is clearer than ⁇ .
  • the graph shows the value when there is no light irradiation
  • the graph B shows the value without light irradiation. Therefore, the difference C is the light of the TFT.
  • the gate Bok voltage V G is about 7.5 V or more, de Tray down current ID differences rather name on characteristics of grayed La full a and grayed La full B is ing constant.
  • Fig. 7 shows an energy level diagram near the surface of an n-type non-single-crystal silicon having a MOS structure.
  • Fig. 7 (A) shows the case where no light is irradiated from the outside.
  • FIG. 7 (B) shows each energy level when light is irradiated from the outside.
  • reference numeral 71 denotes a gate oxide film
  • 72 denotes an n-type non-single-crystal silicon.
  • FIG. 7 (A) when the light is not irradiated, there is a film level E f force s near the conduction band.
  • FIG. 7 (B) the electrons move from the valence band to the conduction band when irradiated with external force, and as a result, the The mi level E f shifts toward the center, the trap density existing at the interface with the gate oxide film 71 increases, and strongly indicates the function of the receptor. Swell.
  • the shift of the Fermi level E f causes the flat potential and the * nd potential of the MOS structure to be shifted in the negative direction.
  • the threshold voltage (V tn ) of the drain current (ID) vs. gate voltage (VG) characteristic should be shifted to the negative side. become .
  • the TFT Thin Film Transistor
  • V th the shift of V th is expressed by the following equation.
  • N t denotes Bok wrapping density of MOS structure
  • capacitance of C ox is gate oxide film
  • K is the coefficient .
  • Nt is required to be sufficiently small
  • a short pulse width laser such as an excimer laser / anneal is used.
  • anneal a non-single-crystal silicon with a sufficiently small Nt has been realized.
  • Nt is required to be at a level of 5 ⁇ 10 11 / cm 2 or less.
  • the photosensitivity characteristics of the TFT having the M0S structure as in the present invention can be explained as follows.
  • the light sensitivity of the TFT of the present invention is considered to be due to the photo-excited carrier generated by the light absorption in the active layer 3 of the TFT 10 shown in FIG.
  • the photoexcited carrier generated by the light absorption is collected at the interface between the film 4 ′ and the active layer 3 ′, resulting in the displacement of the threshold voltage V th .
  • ⁇ V th is generated.
  • ⁇ V th can be expressed by the following equation.
  • Nt 8 X 10 1 ′ cm 2 which means that if amorphous silicon is crystallized by an excimer laser anneal as in this example, if N t is that Ki 3.9 X 10 '' / cm 2 and a small value out and give Ru this.
  • the value of Nt is further improved by hydrogenation.
  • Nt depends on the grain boundary of the polycrystalline silicon.
  • BS Levinson eta 1 J. Appl. Phys. Vol 52, pp. 1193-1202 (1982) BS
  • Fig. 5 shows the solid phase growth.
  • Non-simple after thermal crystallization Phase of activation energy with respect to gate voltage of crystalline Si TFT and non-single-crystal TFT crystallized by excimer laser annealing of this embodiment Indicates a function.
  • graph A shows the change in the former activation energy
  • graph B shows the change in the latter activation energy according to the present invention.
  • the non-single-crystal Si TFT crystallized by the excimer laser annealing of this embodiment is a gate.
  • the voltage (VG) is positive, there is a negative activation energy, which indicates that the effect of the grain boundary does not appear in almost this region.
  • the TFT manufactured in this embodiment changes the total amount Q 0 of the photo-excited carrier of the equation (2) according to the intensity of the incident light, and as a result, ⁇ V th For example, moving to the negative side.
  • this is an amplification effect by light, and has the function of a phototransistor.
  • the horizontal axis shows trap density, and the vertical axis shows light sensitivity.
  • FIG. 6 by Ri door wrapping density S x ltT '/ cm 2 or less of the value and of the Son and of the ing Shi Nozomi or les This is clearly the power.
  • the present invention is not limited to this, and the trap density after annealing may be 5 ⁇ 10 1 ′ cm 2 or less. You should.
  • a crystallized non-single-crystal silicon TFT having a trap density of 5 ⁇ 10 11 / cm 2 or less has a photoelectric conversion function. Therefore, as shown in Fig. 8, for example, as shown in Fig. 8, a sensor part for sensing light and a switch part have one circuit element, that is, light sensitivity. The use of a switch device has made it possible to simplify the imaging device.
  • reference numeral 10 denotes a non-single-crystal silicon TFT having a photoelectric conversion function
  • 11 denotes a power supply
  • a power supply denotes an electric output
  • a video line 13 indicates a gate line for applying a bias potential.
  • FIG. 9 and 10 show a drive circuit portion shown two on the right side and a solid-state image pickup device portion shown one on the left side.
  • the solid-state imaging device has a function of outputting incident light as an electric signal and outputs the same, and the driving circuit has a function of driving the solid-state imaging device.
  • a silicon oxide is formed as an underlying insulating layer.
  • a film 42 of a thickness of 300 nm is formed.
  • a thermal oxidation method is used.
  • the substrate may contain impurities, but in such a case, the silicon oxide film can be formed by LPCVD. Okay.
  • This silicon oxide film 42 corresponds to the insulating layer 2 shown in FIG. 1, and is formed from the active silicon layer formed thereon. It functions to prevent the litter from flowing to the board side.
  • an amorphous silicon film 43 is formed thereon to a thickness of 200 nm.
  • the film is formed by a plasma CVD method, and the silicon film 43 is formed as an amorphous silicon film, and the film forming conditions at this time are shown below.
  • a heat treatment is performed at a high temperature of 600 ° C. for 24 hours, whereby a silicon film 4 is formed. 3 is crystallized.
  • This silicon film 43 constitutes a source / drain region and a silicon active layer. If the thickness of the silicon film 43 is too small, silicon diffuses into the aluminum at a contact portion with the aluminum wiring described later. And poor contact and disconnection are likely to occur. In particular, when the film thickness is set to less than 30 nm, the production yield and reliability are greatly reduced.
  • the thickness of the silicon film 43 is more than 1 ⁇ m, it is difficult to control the stress in the film. This causes problems such as variations in the electrical characteristics of the device and a reduction in reliability. Furthermore, a thick film increases the film forming time, which leads to a decrease in productivity.
  • the thickness of the silicon film 43 is appropriate to set the thickness of the silicon film 43 to 30 nm or more and 1 m or less.
  • the crystalline silicon film 43 obtained in this manner is turned into an island shape, and the silicon film is turned into an island shape. Further, the silicon film is formed by LPCVD. The film 44 is formed to a thickness of 100 nra. This silicon oxide film 44 is removed except for the solid-state imaging device portion on the left side of the drawing. As shown in FIG. 9 (B), the remaining silicon oxide film 44 functions as a gate insulating film of the solid-state imaging device. Then, a silicon oxide film 45 constituting a gate insulating film of the read drive circuit is formed by a thermal oxidation method. At this time, the thickness of the silicon dioxide film is 100 nm. As a result of this step, the gate insulating film 44 ′ of the solid-state imaging element portion on the left side of the drawing is formed by the previously formed silicon oxide film 44 and the film formed in this step. And a thermally oxidized silicon film.
  • the gate insulating film is formed as described above so that the solid-state imaging device portion and the reading drive circuit portion can obtain optimal electric characteristics respectively. It is.
  • the upper limit of the thickness is about 300 nm. This is because a sufficient amplification effect cannot be obtained when the thickness of the gate insulating film is 300 nm or more.
  • the lower limit of the thickness is 20 nm. This is because the driving voltage of the solid-state imaging device (in this case, the photoelectric conversion device on the left side of the drawing) is 5 to 20 V, and there are variations in film quality and long-term reliability. Considering that, when a silicon oxide film is used as a gate insulating film, its thickness force must be s 20 nm or more. .
  • the gate insulating films in the solid-state image element portion and the reading drive circuit portion were made different according to their characteristics.
  • the gate insulating film of the drive circuit portion is entirely provided, the gate insulating film of the solid-state imaging device portion is partially provided, and the thermally oxidized silicon is used. It is composed of a membrane. The use of the thermally oxidized silicon film is to obtain electrical characteristics and long-term reliability.
  • the electrical characteristics of the MIS transistor differ greatly between when the thermal oxidation method is used and when it is not. And have been found. In other words, it was found that the threshold voltage was lower and the 0N ⁇ 0FF ratio was higher when the thermally oxidized silicon film was used. It has also been found that when a thermally oxidized silicon film is used as a gate insulating film, its electrical characteristics can be maintained for a long period of time.
  • the N + polycrystalline silicon 46 serving as the gate electrode is formed to a thickness of 300 nm by LPCVD.
  • a film is formed on the substrate.
  • the rinsing is 1 ⁇ 10 2 . Doves about 2 atoms / era or more. (Fig. 9 (D))
  • the polycrystalline silicon film 46 is patterned by the draining method, and the silicon oxide that forms the gate insulating film is continuously formed.
  • the upper part of the membranes 44 'and 45 is also removed by etching.
  • the remaining polycrystalline silicon films 47 to 49 which are the polycrystalline silicon films, have been formed as gate electrodes.
  • ion injection is performed according to the ion doping method.
  • phosphorus which is an impurity imparting N-type conductivity, is implanted at an acceleration voltage of 70 kV and at a dose of 1 ⁇ 10 15 atoms / cra 2 . (Fig. 9 (E))
  • the portion that does not need to be doped with an impurity for imparting a P-type is covered with a register 50, and boron is accelerated at a speed of 40 kV by 5 ⁇ 10 Inject at a dose of 15 atoras / cm 2 .
  • FIG. 9 (F) shows an example in which only two elements on the right are implanted with polon.
  • a silicon oxide film to be an interlayer insulating film 51 is formed to a thickness of 800 nm by a normal pressure CVD method. (Fig. 10 (A))
  • a PSG film may be used as the inter-layer insulating film. Drill a contact hole. (Fig. 10 (B))
  • an aluminum film 52 is formed by a sputtering method, and the aluminum wiring is formed by performing patterning. (Fig. 10 (C), (D))
  • the element part and the read drive circuit part are completed at the same time.
  • the solid-state imaging device thus obtained has a gate electrode 47, source drain electrodes 53 and 55, and an active layer region (channel forming region) 54. Yes.
  • the two elements in the read drive circuit have the same configuration. That is, one element has a gate electrode 48, a source / drain area 56/58, and an active layer area 57, and the other element has a gate electrode.
  • a contact electrode 49, a source / drain region 59-61, and an active layer region 60 are provided.
  • a solid-state imaging device is formed on a single-crystal silicon substrate, and the single-crystal silicon of the substrate is used as it is to read and drive on the same substrate.
  • This section shows how to construct a circuit.
  • Fig. 11 and Fig. 12 show the fabrication process of this example.
  • two MOS type transistors are formed by the LSI process conventionally used.
  • One of the two MOS type transistors is of the N-channel type and the other is of the P-channel type.
  • These MOS transistors are for driving a solid-state imaging device, and may have a CMOS structure if necessary.
  • a solid-state imaging device using a thin-film semiconductor is formed on the left side of the figure.
  • an N-type single crystal silicon substrate is used as the substrate 501.
  • a silicon oxide film 502 is formed on an N-type single-crystal silicon substrate 501 by a thermal oxidation method or the like for the purpose of buffering stress.
  • the channel stopper 50 Doping for 3 is performed, and a silicon nitride film 504 for selective oxidation is selectively provided.
  • the register covers the area where the N-channel M0S transistor is to be formed, and is indicated by reference numeral 506 according to the ion implantation method.
  • an amorphous silicon is formed by a plasma CVD method, and a heat treatment is performed in the same manner as in the above-described embodiment.
  • a crystalline silicon film having a crystalline property is formed by a turning process.
  • an island-like crystalline silicon layer 507 is formed. You The crystalline silicon layer formed in an island shape is used as an active layer of a solid-state imaging device. (Fig. 11 (C)).
  • the heat treatment for forming the crystalline silicon layer 507 can be performed at a high temperature of 800 or more, and extremely high Good properties can be obtained. This is because, since the substrate is made of single-crystal silicon, shrinkage or deformation of the substrate during heat treatment does not pose a problem.
  • a thermally oxidized silicon film is formed as a new gate insulating film 500, and ⁇ + poly-si is further formed as a gate electrode.
  • ⁇ + poly-si is further formed as a gate electrode.
  • reference numeral 508 denotes a gate electrode of a photoelectric conversion element constituting the solid-state imaging device
  • 509 and 51 0 is the gate electrode of the M0S type transistor in the drive circuit.
  • a thickness of 800 nm is formed as an inter-layer insulating film 512 by an atmospheric pressure method using a pressure of 0 nm, and a contact hole for wiring is opened. (Fig. 12 (C))
  • the solid-state imaging device 513 is formed on an insulating film 505, and has a N-type source node. It has a drain area 515/517 and a channel forming area (active layer) 516.
  • the drive circuit for driving the solid-state imaging device is an N-channel having an N-type source / drain region 518Z5200 and a channel formation region 519.
  • one solid-state imaging device and two MOS transistors for driving the solid-state imaging device are formed on the same silicon substrate.
  • the number of solid-state imaging devices and M0S-type transistors may be selected as needed.
  • the active layer can be obtained by laser annealing or high-temperature annealing of the amorphous silicon layer.
  • the thickness of the active layer is 30 nm to 100 nm, and the thickness of the gate insulating film of the photosensor is 20 ⁇ ! 3300 nm. Since the manufacturing process of the photosensor according to the present invention is the same as the manufacturing process of the MOS transistor, the process required for the operation of the photosensor is performed. It is possible to manufacture a transistor for the evening by using a thin film technology at the same time as the photo sensor. it can .
  • the photosensor according to the present invention has an optical response time of the order of several hundred microseconds, is fast, and has a planar motion by arranging the elements in a plane. It can be used for facsimile image readers as well as various image readers that require high-speed reading. .

Description

明 細 書
固 体撮像装置及 びそ の製造方法
¾ % 分里予
本 発 明 は 固 体 撮 像 装 置 及 び そ の 製 造方 法 に 関 し 、 特 に 、 光応答速度 が速 く 、 かつ 、 同一工程で 、 共通基板上 に 固体撮像素子 と 、 該素子 を 動作 さ せ る た め の ス ィ ッ チ ン グ素子ゃ シ フ ト レ ジ ス タ を構成 す る ト ラ ン ジ ス タ を 構 成 す る こ と が で き 、 かつ面動作の可能 な 固体撮像装置及 び そ の 製造方法 に 関 す る 。
背景技術
近年、 フ ァ ク シ ミ リ の普及 に 合わせ て 、 イ メ ー ジ セ ン サ 一 の よ り 小型 化 、 軽量 化 、 低価格 化 が求 め ら れ て い る 。 フ ァ ク シ ミ リ 等 に 用 レヽ ら れ る イ メ ー ジセ ン サー は 、 大別 し て 、 非密着型、 密着型、 完全密着型の 3 種類が あ る 。
非密着型 は 、 原稿 を縮小 レ ン ズ系 を通 し て単結晶 P N 接合 を 用 い た C C D に 投影す る も の で 、 現在確立 さ れ て レヽ る シ リ コ ン ウ エ ノヽー を 用 い た L S I プ ロ セ ス を 禾 IJ用 で き る の で生産性が高 く 、 低価格化で き る と い う 特徴が あ る 。
—方 、 縮小 レ ン ズ等の光学系が必要 と さ れ る の で 、 小 型化 、 軽量化の 点 で問題が あ る 。
—方'密着型、 完全密着型 は 、 小型化、 軽量化 に お い て 非密着型 に 比べ有利 で あ る 。 し か し 、 そ の作製プ ロ セ ス や 実装 、 組立 に お け る 生産 コ ス ト が高 レ、 と い う 問題 が あ る 。 さ ら に 、 密着型 は セ ル フ オ ッ ク レ ン ズ等の 高価 な 部
□ を 用 い て い る 。 セ ル フ ォ ッ ク レ ン ズ を 必要 と し な い完 全密着型 も 商品化 さ れて い る 。 完全密着型 は 薄板 ガ ラ ス 等 を 用 い て レヽ る が 、 コ ス ト 的 に は 有禾 IJ で あ る 。
フ ァ ク シ ミ リ 用 の 密 着 型 の イ メ ー ジ セ ン サ ー と し て は 、 M O S L S I チ ッ プを 多数実装す る マ ル チ チ ッ プ型 と 、 ア モ ル フ ァ ス シ リ コ ン 薄膜 に よ る フ ォ 卜 ダ イ オ ー ド を 光 セ ン サ ー部 に 用 い た 薄膜型 と が主 に 知 ら れ て い る 。 こ れ ら は 、 い ずれ も セ ル フ ォ ッ ク レ ン ズ ア レ イ を 用 レ、 て レ、 る
ル チ チ ッ プ型 は す で に高 い技術が確立 さ れて い る Μ 0 S L S I の作製工程 に よ り 製造 さ れ る た め 、 製造歩留 り 高 く 、 安定供給が可能で あ る と さ れて い る 。 し か し 一方で 、 組立精度 な どが原因 で実装 さ れ た M 0 S L S I チ ッ プ間 で特性の バ ラ ツ キ が発生 し や す い と い う 欠点 を も つ
方薄膜型 は 、 ガ ラ ス や セ ラ ミ ッ ク 等の絶縁基板上 に 薄膜工程 で作製 で き る の で 、 大面積化が可能で あ り 、 原 稿幅 と 同 じ 長 さ の原稿読み取 り チ ッ プ を容易 に 得 る こ と が で き る と い う 利点が あ る 。 し か し な が ら 、 製造工程数 が多 く 、 歩留 り が悪い為、 生産 コ ス ト が高 く な る と い う 欠点が あ る 。
ィ メ ー ジ セ ン サー に 用 い ら れ る 光電変換素子の形式 と し て は 、 フ ォ ト コ ン ダ ク タ ー型 と フ ォ ト ダ イ オ ー ド 型が 知 ら れ て い る 。 フ ォ ト コ ン ダ ク タ 一型 は 、 光が照射 さ れ る こ と に よ り 抵抗 が下が る よ う な 材料 、 例 え ば非晶質 シ リ コ ン 等の材 料 を 用 い 、 光照射 に 従 う そ の 抵抗の変化 を電流値の 変化 と し て 読み取 る 方法で あ る 。 一般 に フ ォ ト コ ン ダ ク タ ー 型 は 、 大電流 を 流 す こ と が 出来 る た め 、 ノ イ ズ に 強 い と レヽ ぅ 特徴 を有 す る が、 光応答性が悪 い の で 、 フ ァ ク シ ミ リ の 高速化の要求 に 対 し て は 不利 で あ る 。
—方 フ ォ ト ダ イ オ ー ド 型 は 、 光が ダ イ オ ー ド に 照射 さ れ た と き に P I N 接合の ダ イ オ ー ド の空乏層内 に 発生 し た キ ャ リ ア を 逆 ノ ィ ァ ス方 向 に 印カ卩 さ れて い る 電圧が掃 引 す る こ と で 、 光 の 強 さ に 比例 し た電流 を信号 と し て 得 る 形式 で あ る 。 こ の フ ォ ト ダ イ オ ー ド 型 は 、 光 に 対 す る 応答 が非常 に 高速 で あ る と い う 特徴 を有す る 。 し か し 、 フ ォ ト ダ イ オ ー ド に 流れ る 電流が小 さ い た め 、 ノ イ ズの 影響 を 受 け や す レヽ と い う 問題が あ る 。
さ ら に 、 フ ォ ト ダイ オ ー ド 型は 、 読み取 り 駆動回路 を 作製 す る た め の製造工程が フ ォ ト ダイ オ ー ド を作製 す る た め の工程 と 異 な る た め 、 非常 に 多数の複雑 な 製造工程 が必要 で あ り 、 一般 に歩留 り が低 く な る 傾向 に な る 。 ま た 、 読 み取 り 駆動 回路 を外付 け I C に し た場合 に は 、 多 数の 読み取 り チ ッ プが必要 と な る た め に 低価格化が非常 に 困難 で ある 。
従来の 別 の 技術 と し て 、 特開平 2 - 2 1 0 8 7 7 は バ ィ ボー ラ ト ラ ン ジ ス タ 技術 を 用 い た 固体撮像装置 を 開示 して い る が 、 こ の技術で は P N 接合のつ く り 方 が む ず か し く 、 実 用 化 は 困 難 で あ る 。
以上 の 考察 か ら 、 将来の 固体撮像素子 と し て は L S I 技術 に よ り 作成 さ れ る 薄膜 M 0 S 構造が有望 で あ る と 考 え ら れ る 。
し 力 し 、 ア モ ル フ ァ ス シ リ コ ン を 用 レヽ た 従来 の M 0 S 構造 は 、 光応答速度が数 1 0 0 0 μ s e c の オ ー ダ で遅 い た め 、 フ ァ ク シ ミ リ 用 の イ メ ー ジ セ ン サー と し て は 不適 当 で あ る こ と 、 及 び イ メ ー ジ セ ン サー を 動作 さ せ る た め の ス ィ ツ チ ン グ素子ゃ シ フ ト レ ジ ス 卜 の た め の M O S 卜 ラ ン ジ ス タ を イ メ ー ジ セ ン サー と は別の工程 に よ り 作成 し な け れ ば な ら な いの で 、 製造工程が複雑 で製造 コ ス ト が高 レヽ と レヽ ぅ 欠点が あ る 。
本発明 は従来の技術の上記欠点 を改善す る も の で 、 そ の 目 的 は 、 光応答速度が早 く 、 関連す る ト ラ ン ジ ス タ を 同 時 に 共通基板上 に 作成す る こ と がで き 、 かつ面動作の 可能 な 薄膜 M O S 構造の 固体撮像装置及 びそ の 製造方法 を 提供す る こ と に あ る 。
発 明 の概要
前記 目 的 を 達成す る た め の本発明 の特徴 は 、 絶縁表面 を 有す る 基板 と 、 そ の上 に も う け ら れ る 非単結晶 シ リ コ ン 層 に よ る 、 少 な く 共 ソ ー ス 領域 と ド レ イ ン 領域 を 有 す る 活性層 と 、 該活性層 の ソ ー ス 領域 と ド レ イ ン 領域の 間 の 受光領域の上 に 絶縁層 を 介 し て も う け ら れ る ゲー ト 電 極層 と 、 前記 ソ ー ス領域及 び ド レ イ ン 領域の上 に 各 々 も う け ら れ る ソ ー ス 電極層及 び ド レ イ ン電極層 と を 有 し 、 前 記 活 性 層 の ト ラ ッ プ 密 度 が 5 x 1 0 1 ' Z c m 2 以 下 で あ り 、 前 記 ゲ ー ト 電 極 に は 所 定 の ノ ' ィ ァ ス 電 位 が 印 カロ さ れ 、 活性層 の 前記受光領域 に 照射 さ れ る 光 を 入力 と し 、 ソ ー ス 電極 と ド レ イ ン電極の 間 の電流 を 出 力 と し て 光電 変換 を 行 な う 固 体撮像装置 に あ る 。
上記構成 に お い て 、 活性層が非単結晶 シ リ コ ン層 、 又 は 多結晶 シ リ コ ン 層 で構成 さ れ る こ と は 本発明 の特徴 の ひ と つ で あ る 。
非単結晶 シ リ コ ン層 は非晶質 ( ア モ ル フ ァ ス ) シ リ コ ン 層 を ァ ニ ー ル す る こ と に よ り 得 ら れ 、 ァ ニー ル の方法 は レ ーザ ァ ニ ー ル又 は 6 0 0 eC以上の髙温 ァ ニー ルが可 能で あ る'。
非単結晶 シ リ コ ン膜は そ の ま ま M 0 S ト ラ ン ジ ス タ を 構成す る の で 、 共通の非単結晶 シ リ コ ン膜 に よ り 撮像素 子 と M O S ト ラ ン ジ ス タ の 両方 を 構成 す る こ と が で き る 。
高速 の光応答 を 実現す る た め に 、 活性層 の ト ラ ッ プ密 度 は S X l O Z c m 2 以下で あ る こ と が好 ま し く 、 又 、 製 造工程 に お い て 活性層 に対 し 水素化 を施す こ と が好 ま し い 。
撮像素子が ソ ー ス · ド レ イ ン 間が導通状態に バ イ ア ス さ れ る こ と も 本発明 の特徴の ひ と つ で あ る 。 従来の フ ォ ト セ ンサ は 非導 通 状態 に ノ、' ィ ァ ス さ れ て 用 い ら れ て い た 。
図面の簡単 な説明 第 1 図 は 本発 明 の一実施例 の 非単結晶 T F T の 断面構 成図 で あ る 。
第 2 図 は 本発 明 の一実施例の非単結晶 T F T の 製造ェ 程説明 図 の 一部で あ る 。
第 3 図 は 本発明 の一実施例の非単結晶 T F T の 製造ェ 程説明 図 の う ち 第 2 図 の 次工程説明 図 で あ る 。
第 4 図 は 本発明 の一実施例の非単結晶 T F T の特性図 で あ る 。
第 5 図 は 本発明 の一実施例 の非単結晶 T F T と 他の T F T の特性比較図 で あ る 。
第 6 図 は 本発 明 の一実施例 の非単結晶 T F T の特性図 で あ る 。
第 7 図 は 本発明 の非単結晶 T F T の動作原理説明 図 で あ る 。
第 8 図 は本発明 の一実施例の非単結晶 T F T を 用 い た 回路図 で あ る 。
第 9 図 は実施例 の作製工程 を示す 。
第 1 0 図 は 実施例の作製工程を示す 。
第 1 1 図 は 実施例 の作製工程 を示す 。
第 1 2 図 は 実施例の作製工程 を 示す 。
実施例
本 発 明 の 一 実 施 例 を 第 1 図 〜 第 7 図 を 用 い て 説 明 す る 。
第 1 図 は 本発明 の一実施例 で あ る T F T の断面構成図 を し 、 第 2 図 , 第 3 図 は 、 第 1 図 に 示 す T F T の 製造 工程説 明 図 、 第 4 図〜第 6 図 は 本発 明 の一実施例 の T F
T の 特性図 で あ る 。 ま た 第 7 図 は 本発明 の 固 体撮像装置 を 構成 す る 非単結晶 T F T の動作原理説明 図 で あ る 。
第 1 図 に お い て 、 1 は ガ ラ ス基板 、 2 は S i 02膜 、 3 は 活性層 、 4 ' は ゲ ー ト 絶縁膜 、 5 ' は ゲー ト 電極 、 6 は ソ ー ス 領域 、 6 ' は ド レ イ ン 領域 、 7 は絶縁膜 、 8 は 電 極 、 1 0 は T F T を 各 々 示 す 。
第 2 図及 び第 3 図 に よ り 本発明 の 固体撮像装置 を 構成 す る T F T の 製造工程 を説明 す る 。
( 1 ) 基 板 1 と し て 、 例 え ば コ ー ユ ン グ 社製 7 0 5 9
( 商品名 ) ガ ラ ス を 用 い 、 こ の基板 1 上 に ス パ ッ タ 法 に よ り Si02膜 2 を 3 0 0 0 A の 厚 さ に 成膜 す る ( 第 2 図 ( A ) 参照 ) 。 な お基板 1 に は単結晶 シ リ コ ン 基板 を 用 レヽ る こ と も 可能で 、 そ の場合 に は 、 リ フ ロ ー工程 に よ り 表面 を 滑 ら か に し て か ら 、 Si02膜 2 を成膜す る 。
(2) 次 に こ の Si02膜上 に 非晶質 シ リ コ ン ( a — Si) 膜 3 を L P C V D 法 に よ り 8 0 0 人 の膜厚で成膜す る ( 第 2 図 ( B ) 参照) 。
こ の 時の 成膜条件 は以下の通 り で あ る 。
Si2H6 ガ ス 1 0 0 〜 5 0 0 S C C M
H e ガ ス 5 0 0 S C C M
圧力 0.1 ~ 1 Torr
加熱温度 4 3 0 〜 5 0 0 eC
(3) 次 に 前記 ( 2 ) に よ り 成膜 し た非晶質 シ リ コ ン膜 3 に ^ し 、 ァ ニー ル工程 を施す 。 こ の ァ ニ ー ル工程 は 前記の L P C V D 法 に よ り 形成 し た a — S i膜 3 を 結晶化 す る た め に 行 う も の で 、 本実施例 で は エ キ シ マ レ 一 ザ ァ ニ ー ル ( 例 え ば K r F )を 施 し 結晶化 さ せ た 非単結晶 シ リ コ ン膜 を 得 る 。
レ ーザ ァ ニ ー ル は高温 で膜 を 溶か すの で結晶粒の 界面 が結合 し 、 粒界の準位が小 さ レヽ と い う 特徴 を有 す る 。
ァ ニ ー ル工程の 条件 は 以下の通 り で あ る 。
基板温度 3 0 0 〜 4 5 0 eC
ノ ヮ一 2 5 0 〜 4 5 0 mJZ cm2
波長 2 4 8 nm
パ ル ス 幅 3 0 nsec
(4) 前記の ァ ニ ー ル工程 を施 し た結晶化 さ せ た 非単結 晶 S i膜 を ノ\' タ ー ユ ン グ し て ア イ ラ ン ド 3 ' を 形 成 す る ( 第 2 図 (C) 参照 ) 。
(5) こ の ア イ ラ ン ド 3 ' を 含 む 基板 1 上 に T E O S
( テ ト ラ エ ト キ シ シ ラ ン ) 法 に よ り ゲー ト 絶縁膜 と な る Si02膜 4 を 1 5 0 0 A の厚 さ に成膜す る ( 第 2 図 (D) 参 照 ) ,。
ゲー ト 絶緣膜 4 の成膜条件 は以下の通 り で あ る 。
T E O S ガ ス 1 0 〜 5 0 S C C M
0 2 ガ ス 5 0 0 S C C M
ノ ヮ一 5 0 〜 3 0 0 ( W )
加熱温度 4 0 0 eC
(6) 次 に こ の上 に ゲー ト 電極 と な る 、 リ ン を ド ー プ し た a — Si ( ア モ ル フ ァ ス シ リ コ ン ) 層 5 を プ ラ ズ マ C V D 法 に よ り 1 0 0 O A の厚 さ に 成膜 す る ( 第 2 図 (E) 参 照 ) 。
a - Si層 5 の 成膜条件 は以下の通 り で あ る 。
S i H 4ガ ス 1 0 〜 5 0 S C C M
5 % P H 3 Z H 3 ガ ス 5 〜 2 0 S C C M 圧力 0.1 ~ 0.5 Torr
パ ワ ー 5 0 〜 5 0 0 ( W ) 加熱温度 2 0 0 〜 4 0 0 。C
(7) エ ッ チ ン グ に よ り 、 ゲー ト 電極層 と ゲー ト 絶縁膜 の パ タ ー ニ ン グ を 行 い 、 ゲー ト 絶緣膜 4 ' 、 ゲー ト 電極
5 ' を形成す る ( 第 2 図 (F) 参照) 。
(8) 結晶化 し た 非単結晶 S i層 ;^ ら 成 る ア イ ラ ン ド 3 ' 上 に 、 ゲー ト 絶縁膜 4 ' と ゲー ト 電極 5 ' を マ ス ク と し て ソ ー ス 領域 6 、 ド レ イ ン 領域 6 ' と な る 領域に 例 え ば リ ン ( P ) を イ オ ン ド ー ビ ン グ法 に よ り ド ーブす る ( 第 3 図 (A) 参照 ) o
(9) 窒素雰囲気中 で 5 5 0 eCで 5 時間加熱 し 、 ド ー パ ン 卜 の 活性化 と ゲー ト 電極用 a — S i.層 5 ' の結晶化 を 行 な い ゲー ト 電極の抵抗値を低下 さ せ る 。
( 10 )更 に 例 え ば水素雰囲気中 で加熱 し て 水素化 を行 い 半導体層 の 欠陥準位を 減少 さ せ る 。
水素化の 条件 は 次の と お り で あ る 。
H 2 ガ ス 1 0 0 〜 : L 0 0 0 S C C M 温度 3 0 0 〜 4 5 0 。C
圧力 常圧 処理時間 3 0 〜 ; I 2 0 m i n
水素化 は 活性層 3 ' と ゲー ト 絶縁層 4 の 界面の 卜 ラ ッ ブ密度 を 低下 さ せ膜質 を 向上 さ せ る の に 有効 で あ る 。 本 発明 で は 活性層及 びゲー ト 絶緣層 の 独特の 製法及 び水素 化処理 に よ り S X lO /cm2 以下の ト ラ ッ プ密度 を 実現 す る 。
(11)基板全体 に T E 0 S 法で層間絶縁膜 と な る S i 02膜 7 を 4 0 0 0 A の 膜厚で形成す る 。
Si02膜 7 の 成膜条件は以下の通 り で あ る 。
T E 0 S ガ ス 1 0 〜 5 0 S C C M
0 2 ガ ス 5 0 0 S C C M
パ ヮ一 5 0 〜 3 0 0 ( W )
加熱温度 4 0 0 。C
S i 02膜 7 を形成後 、 コ ン タ ク ト ホ ー ル を形成す る た め パ タ ー 二 ン グ す る ( 第 3 図 (B) 参照) 。
( 12 )次 に 電極用 の ア ル ミ ニ ゥ ム 膜 を成膜後パ タ ー二 ン グ し て 、 第 1 図 に 示す如 く 、 ア ル ミ ニ ウ ム 電極 8 を 形成 し て T F T を 完成 す る 。
な お 、 前記 ( 8 ) に お い て 、 リ ン ( P ) の代わ り に ホ ゥ 素 ( B ) を 使用 し て も よ い 。
上記構成 に お い て 、 入力光 は透明 な基板 を介 し て 第 1 図 の A に 示 す如 く 、 活性層 3 ' の ド レ イ ン と ソ ー ス の 間 の受光領域 を 照射 す る 。
な お 、 電 極 8 と し て 、 ア ル ミ ニ ウ ム の 代 り に 透 明 な I T 0 ( イ ン ジ ウ ム テ イ ン オ キ サ イ ド ) を 用 い 、 入 力 光 を 第 1 図 の B に 示 す ご と く 電極 8 を 介 し て 活性層 に 導入 す る こ と も 可能で あ る 。
こ の よ う に し て 形成 さ れ製造 さ れ た T F T の ド レ イ ン 電流 ( I D ) — ゲー ト 電圧 ( V G )特性 を第 4 図 に 示 す 。
第 4 図 に お い て 実 線 の グ ラ フ A は 光 照射 の な い 時 の I D 一 V e 特性 、 点線 の グ ラ フ B は 光照射 時 の I D — V α 特性 を 示 し 、 一点鎖線の グ ラ フ C は 光電流 ( Α と Β の差 ) を 示 す 。
な お こ の T F T の 電 界 効 果 移 動 度 は 7 0 cm2 / V · sec 、 V t η = 2.3 V 、 ト ラ ッ プ密 度 Nt= 3.9 101 1 / cm 2 で あ る 。
第 4 図 の A , Β よ り 明 ら 力 > な如 く 、 こ の T F Τ は 外 か ら の光 に 対 し 感度 を示す 。 即 ち 、 グ ラ フ Α は光照射の な い時の 値 、 グ ラ フ B は光照射時の値を示 す の で 、 こ の差 で あ る グ ラ フ C が 、 こ の T F T の光感度 を示す が、 ゲー 卜 電圧 V G が約 7.5 V以上 で は 、 グ ラ フ A と グ ラ フ B の 特性上の差が な く ド レ イ ン電流 I D は一定 に な る 。
. 従 っ て 、 第 4 図 力 ら 明 ら か な よ う に 、 特 に V 。 < 7.5 V の 領域で は 光照射時の I D 値 と 光照射の な い時の I D 値 に は 明 ら か な差力 あ り 、 こ の I D 値の差を読み取 り の 出 力 と し て 、 つ ま り 光感度甩の も の と し て 用 い る こ と が で き る 。
な お 、. M 0 S ト ラ ン ジ ス タ 力 sオ フ (実施例 で は V 0 ≤ 0 ) の 領域 で は ド レ イ ン電流 は 10— 9 A程度 と 小 さ く 、 卜 ラ ン ジ ス タ が オ ン の領域 ( 実施例 で は V G > 0 ) で は ド レ イ ン 電流が大 き く 光感度 が大 き い 。 従 っ て 、 好 ま し く は オ ン の 領域 で動作 す る よ う に ゲ ー ト ノ ィ ァ ス 電圧 を 決 定 す る 。
シ リ コ ン 半導体結晶 を 用 い た M 0 S 構造の T F T の 動 作原理 に お い て 、 例 え ば n 型 S iに M 0 S 構造の T F T を 形成 し た 場合 を 例 に と っ て 、 本発明 の 動作 を 説明 す る 。
第 7 図 は M O S 構造の n 型非単結晶 シ リ コ ン の 表面近 傍の エ ネ ル ギー準位図 を 示 し 、 第 7 図 ( A ) は外部か ら 光 が照射 さ れ な い場合 、 第 7 図 ( B ) は外部か ら 光が照射 さ れ た 場合 の 各エ ネ ルギー準位 を示 す 。
第 7 図 に お い て 7 1 は ゲー ト 酸化膜、 7 2 は n 型非単 結晶 シ リ コ ン を示 す 。
第 7 図 ( A ) に お い て 、 光が照射 さ れ な い時 に導伝帯寄 り に フ ヱ ル ミ 準位 E f 力 s あ る 。 し 力 > し 外部カゝ ら 照射 さ れ る と 、 第 7 図 (B ) に 示す如 く 、 価電子帯 よ り 導伝帯へ電 子が移動 す る た め に 、 結果的 に フ ユ ル ミ 準位 E f は 中央 寄 り に シ フ ト し 、 ゲー ト 酸化膜 7 1 と の 界面 に 存在す る ト ラ ッ プ密度 は増加 し 、 ァ ク セ プ タ の機能 を 強 く 示 す よ う に な る 。
こ の フ ェ ル ミ 準位 E f の シ フ ト に よ り こ の M O S 構造 の フ ラ ッ ト ノ、 * ン ド 電位 を 負 の 方へ シ フ 卜 さ せ る こ と に な り 、 こ の 構造の薄膜 ト ラ ン ジ ス タ に お い て は ド レ イ ン 電 流 ( I D )対 ゲー ト 電圧 ( V G )特性の 閾値電圧 ( V t n ) を 負 の方へ移動 さ せ る こ と に な る 。
T F T ( 薄膜 ト ラ ン ジ ス タ ) の ( 1 。 一 V G )特性 に お い て V t hの シ フ ト は 次式 に よ り 表現 さ れ る 。
Δ I D 一 一 I Nt
( 1 -) (1
Δ V t h (VG-V t h) ' KCox (Vc-V t h) こ こ で 、 N t は M O S 構造 の 卜 ラ ッ プ 密度 、 C oxは ゲー ト 酸化膜の容量、 K は係数 を示す 。 上記数式 ( 1 )よ り 明 ら か な如 く 、 M 0 S 構造の T F T の 光感度 を 増加 さ せ る に は数式 ( 1 )の値 を 増大 さ せれ ば よ く 、 そ の た め に は数式 ( 1 )の右辺の カ ツ コ 内 の値が限 り な く 1 に 近 い必要が あ る 。
即 ち 、 Ntが十分 に 小 さ い必要力 あ り 、 本発明 で は a — S iを結晶化す る 際 、 エ キ シマ レ ーザ · ァ ニールの如 き 短 ノヽ' ル ス 幅 レ ーザ · ァ ニー ル を 用 い る こ と に よ り 、 Ntが十 分 に 小 さ い非単結晶 シ リ コ ン を実現 し た も の で あ る 。
な お 、 本発明 の 固体撮像装置 に適用 す る に は N tは 5 X 101 1 / cm2 以下の レ ベルで あ る こ と が要求 さ れ る 。 ま た 、 本発明 の如 き M 0 S 構造の T F T の光感度特性 は 次の よ う に 説明 す る こ と も で き る 。 本発明 の T F T の光感度 は第 1 図 に 示す T F T 1 0 の 活性層 3 に お け る 光吸収 に よ っ て 発生す る 光励起 キ ヤ リ ァ に よ る も の と 考察 さ れ る 。 即 ち 、 光吸収 に よ っ て発生 し た光励起 キ ャ リ ア が ゲー ト 絶縁.膜 4 ' と 活性層 3 ' と の界面 に 集 め ら れ 、 そ の結 果 閾 値電圧 V t hの 変位 Δ V t hを生ず る 。 Δ V t hは 次式 で表す こ と がで き る 。 Q o , 、
Δ V t n = ··· (2)
C ox
こ の 数式 ( 2 )に お レ、 て 、 d o は 光 に よ っ て励起 さ れ る 電 荷 ( 光 励 起 キ ャ リ ア ) の 総量 、 C 0 Xは ゲ ー ト 絶 縁 膜 4 ' の 容量 を 示 す 。 従 っ て 数式 ( 2)か ら こ の T F T が十分 な 閾値電圧 V t h の 変化 、 即 ち △ V t hを示 す た め に は 光励起 キ ャ リ ア が途 中 で消費 さ れ な レヽ こ と 、 即 ち 、 ゲー ト 絶縁膜 4 ' と 活性 層 3 の 界面 に 存在 す る 卜 ラ ッ ブ密度 Ntが少な い と い う 条 件が必要 と な る 。 一般 に 結晶化 し た非単結晶 シ リ コ ン T F T の 卜 ラ ッ プ 密度 N tは そ の製造方法に よ り 大 き く 変わ る 。 例 え ば L P C V D 法 に よ っ て 製造 さ れ た非晶質 シ リ コ ン を熱結晶化 ( 6 0 0 eC 以下 ) で活性層 を形成 し た場合の ト ラ ッ プ密 度 Ntは 8 X 101 'ノ cm2 程度で あ り 、 本実施例の如 く 非晶 質 シ リ コ ン の結晶化 を エ キ シ マ レ ーザ · ァ ニー ル に よ つ て 行 う と 、 例 え ば N tは 3.9 X 10 ' '/ cm2 と 小 さ な 値 を 得 る こ と が で き る 。 N tの 値 は 水素 化 に よ り 更 に 改善 さ れ る 。
ま た 、 一般 に ガ ラ ス基板上 に 6 0 0 で以下の 低温プ ロ セ ス で 多結晶 シ リ コ ン T F T を作製 し た場合、 Ntは 多結 晶 シ リ コ ン の 粒界 に よ り 決定 さ れ る と い わ れて い る ( 例 え ば 、 Levinson e t a 1 J. Appl. Phys. Vol 52 , p p 1193〜 1202 ( 1982 ) BS ) c 更 に 、 第 5 図 に 固相成長 さ せ た 後熱結晶化 さ せ た 非単 結晶 S i T F T と 、 本実施例 の エ キ シ マ レ ーザ · ァ ニ ー ル に よ り 結晶化 さ せ た 非単結晶 T F T の ゲー ト 電圧 に 対 す る 活性化エ ネ ル ギーの相 関 を 示 す 。
第 5 図 に お い て 、 グ ラ フ A は前者の 活性化エ ネ ル ギー の 変化 、 グ ラ フ B は 本発明 に 係わ る 後者 の活性化工 ネ ル ギ一 の 変化 を 示 す 。
第 5 図 の グ ラ フ B か ら 明 ら か な 如 く 、 本実施例 の ェ キ シ マ レ ーザ · ァ ニール に よ る 結晶化 を施 し た非単結晶 S i T F T は ゲ ー ト 電圧 ( V G )が正の 領域で負 の活性化エ ネ ル ギ ー を 有 し て お り 、 ほ と ん ど こ の領域で粒界の 影響が 表れ な い こ と を 示 し て い る 。
こ れ ら の こ と か ら 本実施例の エ キ シマ レーザ ' ァ ニ ー ル に お い て は短時間の ァ ニー ルの た め 、 非晶質の結晶化 の 際 、 結晶粒界 ぎ り ぎ り ま で結晶化がす すみかつ単結晶 に 近 い構造 に 成長 し 、 結果的 に ト ラ ッ プ密度 ( Nt ) が小 さ レヽ も の と 考察 さ れ る 。
従 っ て 、 本実施例 で製造 さ れ た T F T は 入射す る 光の 強度 に 応 じ て 式 ( 2 ) の光励起 キ ャ リ ア の総量 Q 0 を 変化 さ せ 、 そ の結果 、 Δ V t hを例 え ば負 の側 に 動かす こ と と な る 。 こ の こ と は T F T の動作原理力 ら 考 え る と 光 に よ る 増幅作用 で あ り 、 フ ォ 卜 ト ラ ン ジ ス タ の機能 を有す る こ と と な る 。
第 6 図 は 、 波長 5 6 5 nmで照度 Ι Ο Ο Ο Ι χ の黄色 の L E D か ら の光が入射 し た時の T F T の光感度特性 を 示 す 図 で あ り 、 ゲー ト 電圧 V c = — 1 0 V の場合 で あ る 。 横 軸 は 卜 ラ ッ プ 密 度 を 示 し 、 縦 軸 は 光 感 度 を 示 し て い る 。
実 用 的 に は 2 桁以上の 光感度が有用 で あ る た め 、 第 6 図 よ り ト ラ ッ プ密度 は S x ltT '/ cm2 以下の値 と な る こ と が望 ま し レ、 こ と が明 ら 力、 で あ る 。
な お 、 光 出 力 の 増幅分の読み取 り は 光照射時の I D 電 流 と 光照射 の な い時の I D 電流の差で測定 す る 必要が あ る 。
と こ ろ で本実施例 に お い て 、 非晶質 S iの 結晶化の た め の ァ ニ ー ル と し て エ キ シ マ レ ーザ ' ァ ニー ル を 用 い た 例 に つ い て 説明 し た が 、 本発明 は こ れ に 限 ら れ る も の で は な く 、 ァ ニー ル後 の ト ラ ッ プ密度が 5 X 101 ' cm 2 以下 にな る も の で あ れ ば よ い 。
本 発 明 の 一実 施例 で は 、 ト ラ ッ プ密度 が 5 X 101 1 / cm2 以下の値 を有 す る 結晶化 し た非単結晶 シ リ コ ン T F T は 、 光電変換機能 を有す る た め 、 例 え ば第 8 図 に 示 す 如 く 、 光 を 感知 す る セ ン サ ー部分 と ス ィ ッ チ の部分 と を 1 つ の 回路素子 、 即 ち 光感度 を も っ た ス ィ ッ チ素子 と す る こ と で撮像素子 を 簡素化す る こ と が可能 と な っ た 。
第 8 図 に お い て 、 1 0 は 光電変換機能 を 有す る 非単結 晶 シ リ コ ン T F T 、 1 1 は ノ、' ィ ァ ス電源、 1 2 は電気出 力 を と り 出 す ビ デ オ ラ イ ン 、 1 3 は バ イ ア ス電位 を 印加 す る ゲ ^" ト ラ イ ン を 示す 。 第 8 図 に お い て 、 ソ ー ス ド レ ィ ン 間 に 照射 し た 光 に 応 じ 、 感度 よ く こ の非単結晶 シ リ コ ン T F T の 出 力 を 変ィヒ す る こ と が で き る 。 次 に 、 第 9 図 , 第 1 0 図 に よ り 本発明 の 別 の 製造工程 に つ い て 説明 す る 。 第 9 図 , 第 1 0 図 に 示 さ れ る の は 、 右側 に 2 つ示 さ れ る 駆動回路部分 と 、 左側 に 1 つ示 さ れ る 固 体撮像素子部分 で あ る 。 固体撮像素子部分 は 、 光の 入射 を 電気信号 と し て 出 力 す る 機能 を 有 し 、 駆動 回路部 分 は 、 固体撮像素子部分 を駆動す る 機能 を 有 す る 。
ま ず、 第 9 図 ( A ) に 示 さ れ る よ う に 多結晶 シ リ コ ン 基 板 4 1 上 に リ フ ロ ー膜 を施 し た 後下地の絶縁層 と し て 、 酸化 シ リ コ ン 膜 4 2 を 3 0 0 n mの厚 さ に 成膜す る 。 成膜 方法 と し て は 、 熱酸化法 を 用 い る 。 ま た シ リ コ ン基板 4 1 の 質 に よ っ て は 、 基板中 に 不純物が含 ま れ る 場合が あ る が 、 そ の場合 は さ ら に 酸化珪素膜 を L P C V D 法で形 成すれば よ い 。
こ の酸化 シ リ コ ン膜 4 2 は 、 第 1 図 に お け る 絶縁層 2 に 対応す る も の で あ り 、 こ の上 に 形成 さ れ る 活性 シ リ コ ン 層 か ら キ ヤ リ ァ が基板 側 に 流失 し な い よ う に 機能 す る 。
多 「'口晶 シ リ コ ン 基板 4 1 上 に下地の絶縁層 4 2 を形成 し た ら 、 そ の上 に 非晶質 シ リ コ ン膜 4 3 を 2 0 0 n mの厚 さ に プ ラ ズマ C V D 法で成膜す る 。 こ の シ リ コ ン膜 4 3 は非晶質 シ リ コ ン 膜 と し て成膜す る 。 こ の 時の成膜条件 を 以下 に 示 す 。
反応温度 2 0 0 度
反応圧力 5 . 3 P a
R F 電力 3 5 W 成膜速度 6 nmZ min
さ ら に 、 窒 素 雰 囲 気 ( 大 気 圧 ) 中 に お い て 、 6 0 0 °C 、 2 4 時間 の 高温 で加熱処理 を 行 う こ と に よ っ て 、 シ リ コ ン 膜 4 3 を 結晶化 さ せ る 。 こ の シ リ コ ン膜 4 3 は 、 ソ ー ス / ド レ イ ン 領域 、 及 び シ リ コ ン 活 性層 を 構 成 す る 。 こ の シ リ コ ン 膜 4 3 の膜厚は 、 薄 す ぎ る と 、 後述 の ア ル ミ 配線 と の コ ン タ ク ト 部分 で シ リ コ ン が ア ル ミ 中 に 拡散 し て し ま い 、 接触不良や 断線が起 こ り や す い 。 特 に こ の 膜厚 を 3 0 nm未満 と し た場合 に は 、 製造歩留 り や 信 頼性が大 き く 低下 す る 。
ま た 、 こ の シ リ コ ン 膜 4 3 の 膜 厚 力 i 1 μ m よ り 厚 い と 、 膜中 の応力 を制御 す る こ と が困難で あ り 、 マ イ ク ロ ク ラ ッ ク や 欠陥 が発生 し 、 素子の電気特性の バ ラ ツ キ や 信頼性の 低下が問題 と な る 。 さ ら に は 、 膜厚が厚 い こ と は 、 成膜時間 が長 く な り 、 生産性の低下 を招 く こ と と な る 。
従 っ て 、 シ リ コ ン膜 4 3 の膜厚 と し て は 、 3 0 nm以上 1 m 以下 と す る こ と が適当 で あ る と 結論 さ れ る 。
こ う し て 得 ら れ た結晶性 を有す る シ リ コ ン膜 4 3 を 島 状 に ノ、' タ ー ニ ン グ し 、 さ ら に L P C V D 法 に よ り 酸ィ匕 シ リ コ ン膜 4 4 を 1 0 0 nraの厚 さ に 成膜す る 。 こ の酸化 シ リ コ ン 膜 4 4 は 、 図面左側の 固体撮像素子部分の み を 残 し て 除去 す る 。 第 9 図 (B) に 示 す よ う に 残存 し た 酸化珪 素膜 4 4 は 固体撮像素子部分の ゲー 卜 絶縁膜 と し て 機能 す る 。 そ し て 、 読み取 り 駆動 回路部分の ゲー ト 絶縁膜 を 構成 す る 酸化 シ リ コ ン 膜 4 5 を 熱酸化法 に よ っ て 形成 す る 。 こ の 際 、 酸ィ匕 シ リ コ ン膜 の膜厚 は 1 0 0 n mと す る 。 こ の 工程 に よ っ て 、 図面左側 の 固体撮像素子部分の ゲー ト 絶 縁膜 4 4 ' は 、 先 に 成膜 さ れ た 酸化 シ リ コ ン膜 4 4 と 、 こ の 工程で成膜 さ れ る 熱酸化 シ リ コ ン膜 と で構成 さ れ る こ と に な る 。
上記の よ う に ゲー ト 絶縁膜 を形成す る の は 、 固 体撮像 素子部分 と 読み取 り 駆動回路部分 と で 、 そ れぞれ最適 な 電気特性が得 ら れ る よ う に す る た め で あ る 。
ゲー ト 絶緣膜 と し て酸化 シ リ コ ン膜 を 用 い た場合 、 そ の厚 さ の上限 は 3 0 0 n m程度で あ る 。 こ れ は 、 ゲー ト 絶 縁膜の厚 さ が 3 0 0 n m以上に な る と 、 十分 な増幅作用 が 得 ら れ な く な る こ と に よ る 。 ま た 、 そ の厚 さ の下限 は 、 2 0 n mで あ る 。 こ れ は 、 固体撮像素子 ( こ の場合 は 図面 左 側 の 光電 変換素子 ) の 駆動電圧 が 5 〜 2 0 V で あ る 点 、 及 び膜 質 の バ ラ ツ キ や 長期 信頼性 の 点 を 考 慮 す る と 、 ゲー ト 絶縁膜 と し て酸化 シ リ コ ン膜 を 用 い た 場合 、 そ の 厚 さ 力 s 2 0 n m以上で あ る こ と が必要 と さ れ る か ら で あ る 。
本実施例 に お い て は 、 固体搨像素子部分 と 読み取 り 駆 動 回路部分 と に お け る ゲー ト 絶縁膜 を そ の特性 に 合 わ せ て 異 な ら せ た構成 を採用 し た が、 必要 な特性が得 ら れ る の で あ れ ば 、 同一の膜厚の ゲ一 ト 絶縁膜 を 用 い る の が作 製工程上 は有用 で あ る 。 本実施例 に お い て は 、 駆動 回路部分の ゲ 一 卜 絶縁膜 は そ の 全 て を 、 ま た 固 体撮像素子部分 の ゲー ト 絶縁膜 は そ の一部 を 、 熱酸化 シ リ コ ン膜で構成 し て い る 。 熱酸化 シ リ コ ン膜 を 利 用 す る の は 、 電気特性 と 長期信頼性 を 得 る た め で あ る 。
本発明者 ら の実験 に よ れ ば、 熱酸化法 を 用 い た 場合 と そ う で な い場合 と に お け る M I S 型 ト ラ ン ジ ス タ の 電気 特性が大 き く 異 な る こ と が見 い だ さ れて い る 。 即 ち 、 熱 酸 化 シ リ コ ン 膜 を 用 い た 方 が 閾 値 電圧 が 低 く 、 0 N · 0 F F 比が大 き レヽ こ と が判明 し て レヽ る 。 ま た 、 熱酸化 シ リ コ ン 膜 を ゲー ト 絶緣膜 と し て 用 い た場合 に は 、 長期 に 渡 っ て 、 そ の 電気特性 を 維持 で き る こ と が判 明 し て い る 。
ゲー ト 絶縁膜 4 4 ' , 4 5 を形成 し た後 、 L P C V D 法 に よ り 、 ゲ ー ト 電極 と な る N + 型 の 多 結 晶 シ リ コ ン 4 6 を 3 0 0 nmの 厚 さ に成膜す る 。 成膜 に 際 し て は 、 リ ン を 1 X 102。 atoms/era2 程度以上 ド ー ビ ン グす る 。 ( 第 9 図 (D) )
次 に ド ラ イ エ ッ チ ン グ法に よ り 多結晶 シ リ コ ン 膜 4 6 を パ タ ー ユ ン グ し 、 引 き 続 い て ゲー ト 絶縁膜 を 構成 す る 酸化 シ リ コ ン 膜 4 4 ' , 4 5 の上側の一部 を も エ ツ チ ン グ に よ り 取 り 除 く 。
こ の状態 に お い て 、 残存 し た 多結晶 シ リ コ ン 膜 で あ る 4 7 〜 4 9 は 、 ゲ ー ト 電極 と し て 形成 さ れ た こ と と な る 。 次 に イ オ ン 注入 あ る レヽ は イ オ ン ド ー ピ ン グ 法 に よ り 、 N 型 を 付与 す る 不純物で あ る リ ン を 7 0 k V の加速 電圧で 1 X 101 5 atoms/cra2 の ド ー ズ量 で注入 す る 。 ( 第 9 図 (E) )
さ ら に 、 P 型 を 付与す る 不純物の 注入 を 行 な い た く な レ、部分 を レ ジ ス ト 5 0 で被覆 し て 、 ボ ロ ン を 4 0 kVの加 速 電圧 で 5 X 101 5atoras/cm 2 の ド ー ズ量 で 注 入 す る 。
( 第 9 図 (F) )
第 9 図 ( F ) に 示 さ れて い る の は 、 右側の 2 つ の素子 に だ け ポ ロ ン を 注入 す る 場合の例で あ る 。
そ し て 注入 し た 不純物の活性化 を 行 な う た め に 、 窒素 雰囲気中 に ぉ レヽ て 、 6 0 0 eC 、 1 2 時間 の熱 ァ ニー ル を 行 な う 。
次 に 、 常圧 C V D 法に よ り 、 層間絶縁膜 5 1 と な る 酸 化 シ リ コ ン 膜 を 8 0 0 nmの厚 さ に 成膜す る 。 ( 第 1 0 図 (A) )
こ の 層 間 絶縁膜 と し て は 、 P S G 膜 を 利 用 し て も よ レヽ 。 さ ら に コ ン タ ク ト ホ ー ル を 開 孔 す る 。 ( 第 1 0 図 (B) )
さ ら に 、 ア ル ミ 膜 5 2 を ス パ ッ タ 法で成膜 し 、 さ ら に パ タ ー ニ ン グ を 行 な う こ と に よ り 、 ア ル ミ 配線 を形成す る 。 ( 第 1 0 図 (C) , (D) )
最 後 に 電 気 特 性 を 改善 す る た め に 、 水素 化処理 と し て 、 3 5 0 eC の 水素雰囲気中 に お い て 1 時間 の ァ ニー ル 処理 を 行 な い 、 固 体撮像素子部分 と 読み取 り 駆動回路部 分 と を 同 時 に 完成 す る 。 こ う し て 得 ら れ た 固 体撮像素子 は 、 ゲ ー ト 電極 4 7 、 ソ ー ス ド レ イ ン 電極 5 3 と 5 5 、 活性層領域 ( チ ヤ ネ ル形成領域 ) 5 4 を 備 え て い る 。 ま た 、 読み取 り 駆動 回 路部分 の 2 つ の 素子 も 同様 な 構成 を 有 し て い る 。 即 ち 、 一 方 の 素 子 は ゲ ー ト 電 極 4 8 、 ソ ー ス / ド レ イ ン 領 域 5 6 / 5 8 , 活性 層 領域 5 7 を 有 し 、 他 方 の 素 子 は 、 ゲー ト 電極 4 9 、 ソ ー ス / ド レ イ ン 領域 5 9 ノ 6 1 、 活 性層領域 6 0 を有 し て い る 。
次の 実施例 は 単結晶 シ リ コ ン 基板上 に 固体撮像素子 を 形成 す る と と も に 、 基板の単結晶 シ リ コ ン を そ の ま ま 利 用 し て 同一基板上 に読み取 り 駆動回路 を構築す る 場合 に つ い て 示す 。
第 1 1 図 , 第 1 2 図 に本実施例 の作製工程に つ い て 示 す 。 図 に お い て右側 に は従来 よ り 用 い ら れて い る L S I プ ロ セ ス に よ っ て 2 つの M O S 型 ト ラ ン ジ ス タ が形成 さ れ る 。 こ の 2 つ の M O S 型 ト ラ ン ジ ス タ は 、 一方が N チ ャ ネ リレ 型 で あ り 他方 力 P チ ャ ネ ル型 で あ る 。 こ れ ら の M O S 型 ト ラ ン ジ ス タ は 、 固体撮像素子 を駆動 す る た め の も の で あ り 、 必要 に 応 じ て C M O S 構造 を採 る こ と が で き る。 一方図 の 左側 に は 、 薄膜半導体 を 用 い た 固体撮 像素子が形成 さ れ る 。
本実施例 に お い て は 、 基板 5 0 1 と し て N型の単結晶 シ リ コ ン 基板 を 用 い る 。 ま ず N 型の単結晶 シ リ コ ン 基板 5 0 1 に 応力緩衝 の 目 的 で酸化 シ リ コ ン膜 5 0 2 を 熱酸 ィ匕法 な ど に よ り 形成す る 。 次 に チ ャ ネ ル ス ト ッ パー 5 0 3 用 の ド ー ピ ン グ を 行 い 、 さ ら に 選択酸化 を 行 う た め の 窒 化 シ リ コ ン 膜 5 0 4 を 選 択 的 に 設 け る 。 ( 第 1 1 図
(A) )
そ し て 水蒸気酸化 を 行 い 、 酸化膜 5 0 5 を形成 す る 。 さ ら に 窒 ィ匕 シ リ コ ン 膜 5 0 4 を 除 去 す る 。 ( 第 1 1 図
(B) )
次 に レ ジ ス ト で N チ ャ ネ ル型 M 0 S ト ラ ン ジ ス タ を 形 成 し た い部分 を 覆 い 、 イ オ ン 注入法 に よ り 、 5 0 6 で示 さ れ る 領 域 に P — チ ャ ネ ル 用 M 0 S の た め に ボ ロ ン を ド ー ピ ン グ す る 。 レ ジ ス ト を 除去 し た 後 に ア モ ル フ ァ ス シ リ コ ン を プ ラ ズマ C V D 法で形成 し 、 さ ら に 前述の実 施例 と 同 様 に 加熱処理を施す こ と に よ り 、 結晶性 を有 し た シ リ コ ン 膜 を 形 成 し 、 ノ、 ' タ ー ニ ン グ を 施 す こ と に よ り 、 島状の結晶性 シ リ コ ン層 5 0 7 を形成す る 。 島状 に 形成 さ れ た 結晶性 シ リ コ ン層 は 、 固体撮像素子の活性層 と し て 利用 さ れ る 。 (第 1 1 図 (C) )。
結晶性 シ リ コ ン 層 5 0 7 を形成す る 際 に お け る 加熱処 理 は 、 8 0 0 で あ る い は そ れ以上の高温で行な う こ と が で き 極 め て 結晶性の良好 な も の を得 る こ と がで き る 。 こ れ は 、 基板が単結晶珪素で あ る の で 、 熱処理 に 際 す る 基 板 の 収縮や 変形 が問題 に な ら な い か ら で あ る 。
次 に 先 に 成膜 し た応力緩衝用 の酸化 シ リ コ ン膜 5 0 2 を 除去 す る 。 ( 第 1 1 図 (D) )
そ し て 、 新 た に ゲー ト 絶縁膜 5 0 0 と し て熱酸化 シ リ コ ン 膜 を 形成 し 、 さ ら に ゲー ト 電極 と し て η +poly-siを 約 3 0 0 nm成膜 し た 後 、 パ タ 一 ユ ン グ を 行 い ゲ 一 ト 電極
5 0 8 , 5 0 9 , 5 1 0 を 形成 す る 。 ( 第 1 1 図 (E) ) 第 1 1 図 ( E ) に お い て 、 5 0 8 は 固 体撮像素子 を 構成 す る 光電変換素子 の ゲー ト 電極で あ り 、 5 0 9 と 5 1 0 は 駆 動 回 路 の M 0 S 型 ト ラ ン ジ ス タ の ゲ ー ト 電 極 で あ る 。
次 に 全 面 に リ ン を イ オ ン 注 入 法 で 1 X 1 0 1 5atoms/ cm2 の ド ー ズ量 ド ー ピ ン グす る 。 ( 第 1 2 図 (A) )
さ ら に N 型 ト ラ ン ジ ス タ と な る 部分 を レ ジ ス ト 5 1 1 で覆 い 、 同 様 に ボ ロ ン を イ オ ン 注入法で 5 x l0 ' 5atoras/ cm2 の ド ー ズ量 ド ー ピ ン グす る 。 (第 1 2 図 (B) )
そ し て 、 レ ジ ス ト 5 1 1 を 除去 し 、 導入 し た 不純物 を 活 性 ィ匕 す る た め に 窒素雰 囲 気 中 に お い て 6 0 0 °C の ァ ニー ル温度 で 1 2 時間 の処理 を行 う 。 さ ら に 、 層 間絶縁 膜 5 1 2 と し て 卩 5 6 を常圧 じ 0 法で 8 0 0 nm成膜 し 配線の た め の コ ン タ ク ト ホ ー ル を 開孔す る 。 (第 1 2 図 (C) )
次 に 金属配線材 と し て A 1 を ス パ ッ タ 法で成膜 し た 後 に ノ、 ' タ ー ニ ン グ を 行 い 配線 を 形 成 さ せ る 。 ( 第 1 2 図 (D) )
最 後 に 電 気 特 性 を 改善 す る た め に 水素 化 処理 と し て 3 5 0 eC の 水素雰囲気中 で 1 時間 の ァ ニ ー ル を 行 い 、 絶 縁膜 5 0 5 上 に 形成 さ れ た 固体撮像素子 5 1 3 と 単結晶 シ リ コ ン 上 に 形成 さ れ た読み取 り 駆動回路 5 1 4 が 同 時 に ¾成 す る 。 第 1 2 図 (D) に 示 さ れ る よ う に 、 固体撮像素子 5 1 3 は 、 絶 縁 膜 5 0 5 上 に 形 成 さ れ て お り 、 N 型 を 有 す る ソ ー ス ノ ド レ イ ン 領域 5 1 5 / 5 1 7 と チ ャ ネ ル形成領 域 ( 活性層 ) 5 1 6 を有 し て い る 。
ま た 固 体撮像素子 を駆動 す る 駆動 回路 は 、 N 型の ソ ー ス ノ ド レ イ ン 領域 5 1 8 Z 5 2 0 と チ ャ ネ ル形成領域 5 1 9 を 有 す る N チ ャ ネ ル型の M O S 型 ト ラ ン ジ ス タ と 、 P 型の ソ ー ス Z ド レ イ ン 領域 5 2 1 Z 5 2 3 と チ ャ ネ ル 形成領域 5 2 2 を有す る P チ ャ ネ ル型の M O S 型 ト ラ ン ジ ス タ に よ り 構成 さ れて レヽ る 。
本実施例 に お い て は 、 1 つ の 固体撮像素子 と 該固体撮 像素子 を 駆動す る 2 つ の M O S 型 ト ラ ン ジ ス タ を 同一 シ リ コ ン基板上 に 形成す る 例 を示 し た が、 固体撮像素子や M 0 S 型 ト ラ ン ジ ス タ の数 は必要 に 応 じ て選択す れば よ い 。 ま た P チ ャ ネ ル型で あ る か N チ ャ ネ ル型で あ る か も 適時選択 す れば よ い 。
± の 禾 lj ffl
以上の ご と く 、 M 0 S 構造で活性層 に 薄膜非単結晶 シ リ コ ン を 用 い た ラ オ ト セ ン サーが開発 さ れ た 。 活性層 は ア モ ル フ ァ ス シ リ コ ン層 を 、 レ ー ザ ァ ニ ー ル又 は高温 ァ ニー ルす る こ と に よ り 得 ら れ る 。 好 ま し く は活性層 の厚 さ は 3 0 nm〜 1 0 0 0 nmで あ り 、 フ ォ ト セ ン サーの ゲー ト 絶縁膜の 厚 さ は 2 0 ηπ!〜 3 0 0 nmで あ る 。 本発明 に よ る フ ォ ト セ ン サ ー の製造工程 は M O S ト ラ ン ジ ス タ の製 造工程 と 同 じ な の で 、 フ ォ ト セ ン サーの動作に必要 な ス ィ ツ チ ン グ 素 子 ゃ シ フ ト レ ジ ス 夕 の た め の ト ラ ン ジ ス タ を 薄 膜 技 術 に よ り フ ォ 卜 セ ン サ 一 と 同 時 に 製造 す る こ と が で き る 。
本 発 明 に よ る フ ォ ト セ ン サ ー は 光応答時 間 が数 1 0 0 μ s e c の オ ー ダ で 早 く 、 か つ 素子 を 面状 に 配置 す る こ と に よ り 面動 作 が可能 で 、 フ ァ ク シ ミ リ に お け る イ メ ー ジ リ ー ダ の 他 、 高速読取 り の 必要 な 各種 イ メ ー ジ リ ー ダ に 禾リ 用 す る こ と が で き る 。

Claims

請 求 の 範 囲
( 1 ) 絶縁表面 を 有 す る 基板 と 、
そ の 上 に も う け ら れ る 非単結晶 シ リ コ ン 層 に よ る 、 少 な く 共 ソ ー ス 領域 と ド レ イ ン 領域 を 有 す る 活性層 と 、 該活性層 の ソ ー ス 領域 と ド レ イ ン 領域の 間 の 受光領域 の 上 に 絶縁層 を 介 し て も う け ら れ る ゲー ト 電極層 と 、 前言己 ソ ー ス 領域及 び ド レ イ ン 領域の上 に 各 々 も う け ら れ る ソ ー ス 電極層及 び ド レ イ ン 電極層 と を 有 し 、
前記活性層 の ト ラ ッ ブ密度が 5 10 ' ' / cm 2 以下 で あ り 、
前記 ゲー ト 電極 に は所定の バ イ ァ ス電位が印加 さ れ 、 活 性層 の 前記 受 光 領域 に 照射 さ れ る 光 を 入 力 と し 、 ソ ー ス電極 と ド レ イ ン電極の 間 の電流 を 出力 と し て 光電 変換 を 行 な う こ と を特徴 と す る 固体撮像装置。
( 2 ) 前 記 ゲ ー ト 電極層 が I T 0 で 構成 さ れ 、 照 射 光 は ゲー ト 電極層 を 介 し て前記受光領域 に 導入 さ れ る 請求項
1 記載の 固体撮像装置。
(3) 前記基板が光 に 対 し 透明 で 、 照射光 は基板 を 介 し て 前 記 受 光 領域 に 導 入 さ れ る 請求 項 1 記載 の 固 体 撮 像 装
(4) 前記 バ イ ア ス電位が ソ ー ス と ド レ イ ン の 間 を オ ン 状 態 と す る 電位で あ る 請求項 1 記載の 固体撮像装置。
(5) 前記 バ イ ア ス 電位の絶対値が 7.5 V 以下で あ る 請求 項 4 記載の 固体撮像装置。
(6) " 前記 バ イ ア ス 電位が ソ ー ス と ド レ イ ン の 間 を オ フ 状 態 と す る 電位 で あ る 請求項 1 記載の 固 体撮像装置 。
( 7 ) 前記基板 が非単結晶 シ リ コ ン で あ る 請求項 1 記載の 固 体撮像装置 。
( 8 ) 前記基板が ガ ラ ス で あ る 請求項 1 記載の 固 体撮像装 置 。
( 9 ) 前記活性層 は 、 非晶質 シ リ コ ン 層 に レ ーザ パ ル ス を 照射 し て ァ ニ ー ル し 、 更 に 水素化 す る こ と に よ り 結晶化 し た 非単結晶 シ リ コ ン 層 で あ る 請求項 1 記載の 固 体撮像
( 1 0 )基板上 に シ リ コ ン酸化膜 を 形成 し 、 そ の上 に 非晶質 シ リ コ ン 層 を 形成 し 、 こ れ を短 パ ル ス 幅 レ ーザ を照射 し て ァ ニー ル し 、 結晶化 し た非単結晶 シ リ コ ン層 と し 、 こ の 結 晶 化 し た 非単結 晶 シ リ コ ン 層 の ア イ ラ ン ド を 形 成 し 、 そ の 上 に ゲ ー ト 絶縁膜及 びゲー ト 電極 を形成後 、 不 純物 を ド ー プ し て ソ ー ス領域及び ド レ イ ン 領域 を 形成 し た こ と を 特徴 と す る 薄膜 ト ラ ン ジ ス タ を有す る 固体撮像 装置 の 製造方法。
( 1 1 )前記短 パ ル ス 幅 レ ーザ と し て エ キ シ マ レ ーザ を 用 い る こ と を 特徴 と す る 請求項 1 0 記載の 固体撮像装置の製 造方法。
( 1 2 )前記活性層 の 膜厚が 3 0 η π!〜 1 0 0 0 n mで あ り 、 前 記 ゲー ト 絶縁膜 の膜厚が 2 0 n m〜 3 0 0 n mで あ り 、 前記 活性層 は非晶質 シ リ コ ン層 を 6 0 0 °C以上で ァ ニ ー ル す る こ と に よ り 結晶 を 固相成長 さ せ 、 更 に 水素化す る こ と に よ り 結晶化 し た 非単結晶 シ リ コ ン層 で あ る 請求項 1 記 載 の 固 体撮像装置 。
( 1 3 )前記基板 に 、 前記固 体撮像装置 を 動作 さ せ る た め の ス ィ ツ チ ン グ素子及 び シ フ ト レ ジ ス タ の た め の 薄膜 M O S ト ラ ン ジ ス タ が搭載 さ れ る 請求項 1 記載の 固 体撮像装 置 。
( 1 4 )多結晶 シ リ コ ン 基板の表面 に 絶縁層 と し て 酸化 シ リ コ ン 膜 を も う け る 工程 と 、
そ の上 に 非晶質 シ リ コ ン膜 を 3 0 n n!〜 1 0 0 0 n mの 厚 さ に 成膜 す る 工程 と 、
該非晶質 シ リ コ ン膜 を 6 0 0 °C以上 で ァ ニ ー ル し 結晶 ィ匕 し た 非単結晶 シ リ コ ン層 と す る 工程 と 、
該非単結晶 シ リ コ ン層 を 、 撮像素子部分 と 少 な く 共 ひ と つ の ト ラ ン ジ ス タ 部分に ノく タ ー ニ ン グす る 工程 と 、 撮像素子部分 を C V D 法 に よ り 酸化 シ リ コ ン 膜 で お お う 工程 と 、
撮像素子部分 と ト ラ ン ジ ス タ 部分 を熱酸化法 に よ り 酸 化 シ リ コ ン 膜で お お い 2 0 η π!〜 3 0 0 n mの厚 さ の ゲー ト .絶縁膜 を 構成 す る 工程 と 、
全面 を 電極導体 と し て動作す る 多結晶 シ リ コ ン層 で お お う 工程 と 、
該多結晶 シ リ コ ン層 と 前記酸化 シ リ コ ン 膜 を 、 撮像素 子 と ト ラ ン ジ ス タ の形状 に 従 っ て パ タ ーニ ン グす る 工程 と 、 .
パ タ ー ユ ン グ さ れ た各素子 に P 型不純物及び N 型不純 物 選択的 に 注入 す る 工程 と 、 全 面 に C V D 法 に よ り 酸 化 シ リ コ ン 膜 を も う け る 工 程 と 、
該酸化 シ リ コ ン 膜 に コ ン タ ク ト ホ ー ル を 開孔 、 該 ホ 一 ル を 介 し て 、 撮像素子及 び ト ラ ン ジ ス タ の 各電極 に 接続 す る ア ル ミ ニ ウ ム 膜 を も う け る 工程 と 、
水素雰囲気中 で ァ ニー ル処理 を 行 な う 工程 と を 有 す る こ と を 特徴 と す る 固体撮像素子の 製造方法。
( 1 5 )単結晶 シ リ コ ン 基板 に チ ャ ネ ル ス ト ツ バ に よ り 区切 ら れ た 撮像素子エ リ ア 及 び少 な く と も ひ と つ の 卜 ラ ン ジ ス タ エ リ ア を も う け る 工程 と 、
撮像素子ェ リ ァ を絶縁膜で お お い 、 そ の上 に 非晶質 シ リ コ ン 層 を も う け 、 該非晶質 シ リ コ ン 層 を ァ ニ ー ル し て 結晶化 し た 単結晶 シ リ コ ン 層 と す る 工程 と 、
全 面 に 熱酸 化 シ リ コ ン 膜 に よ る ゲ ー ト 絶縁 膜 を も う け 、 そ の 上 に 導電性の ゲー ト 電極層 を も う け た 後該 ゲー 卜 電極層 を パ タ ー ニ ン グす る 工程 と 、
P 型 不 純 物 及 び N 型不純 物 を 選 択 的 に 注 入 す る 工 程 と 、
全面 に C V D 法 に よ り 酸化 シ リ コ ン膜 を も う け る 工程 と 、
該酸化 シ リ コ ン膜 に コ ン タ ク ト ホ ー ル を 開孔 、 該 ホ 一 ル を 介 し て 、 撮像素子及 び ト ラ ン ジ ス タ の 各電極 に 接続 す る ア ル ミ ニ ウ ム 膜 を も う け る工程 と 、
水素雰囲気中 で ァ ニー ル処理 を 行 な う 工程 と を 有 す る こ と を 特徴 と す る 固体撮像素子の製造方法。
PCT/JP1994/000452 1993-03-23 1994-03-22 Solid state imaging device and process for production thereof WO1994022173A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US08/343,492 US5574293A (en) 1993-03-23 1994-03-22 Solid state imaging device using disilane
EP94910053A EP0642179B1 (en) 1993-03-23 1994-03-22 Solid state imaging device and process for production thereof
DE69416363T DE69416363T2 (de) 1993-03-23 1994-03-22 Abbildendes festkörperbauteil und herstellungsverfahren dafür
US08/477,104 US5591988A (en) 1993-03-23 1995-06-07 Solid state imaging device with low trap density

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP06378993A JP3267375B2 (ja) 1993-03-23 1993-03-23 固体撮像装置
JP5/63789 1993-03-23
JP5314135A JPH07142694A (ja) 1993-11-19 1993-11-19 半導体装置およびその動作方法
JP5/314135 1993-11-19

Publications (1)

Publication Number Publication Date
WO1994022173A1 true WO1994022173A1 (en) 1994-09-29

Family

ID=26404914

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1994/000452 WO1994022173A1 (en) 1993-03-23 1994-03-22 Solid state imaging device and process for production thereof

Country Status (4)

Country Link
US (2) US5574293A (ja)
EP (1) EP0642179B1 (ja)
DE (1) DE69416363T2 (ja)
WO (1) WO1994022173A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19929733B4 (de) * 1998-06-29 2013-07-25 Intellectual Ventures Ll Llc, ( N. D. Ges. D. Staates Delaware) Bildsensor und Einheitspixel eines CMOS-Bildsensors mit selbstjustierender Silizidschicht

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3497627B2 (ja) * 1994-12-08 2004-02-16 株式会社東芝 半導体装置およびその製造方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
JP3865145B2 (ja) * 1996-01-26 2007-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
GB9603052D0 (en) * 1996-02-14 1996-04-10 Philips Electronics Nv Image sensor
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6746905B1 (en) 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
JP3126661B2 (ja) 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
JP3634089B2 (ja) * 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
US5994164A (en) * 1997-03-18 1999-11-30 The Penn State Research Foundation Nanostructure tailoring of material properties using controlled crystallization
US5847422A (en) * 1997-05-19 1998-12-08 Foveonics, Inc. MOS-based active pixel sensor cell that utilizes the parasitic bipolar action of the cell to output image data
US6001540A (en) * 1998-06-03 1999-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Microlens process
JP4174862B2 (ja) * 1998-08-04 2008-11-05 ソニー株式会社 薄膜トランジスタの製造方法および半導体装置の製造方法
KR100631011B1 (ko) * 1999-08-12 2006-10-04 엘지.필립스 엘시디 주식회사 박막트랜지스터 제조방법
US7751600B2 (en) 2000-04-18 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. System and method for identifying an individual
US6952025B2 (en) * 2000-06-08 2005-10-04 Showa Denko K.K. Semiconductor light-emitting device
TWI256976B (en) * 2000-08-04 2006-06-21 Hannstar Display Corp Method of patterning an ITO layer
US6580053B1 (en) * 2000-08-31 2003-06-17 Sharp Laboratories Of America, Inc. Apparatus to control the amount of oxygen incorporated into polycrystalline silicon film during excimer laser processing of silicon films
KR100643038B1 (ko) * 2000-08-31 2006-11-10 엘지.필립스 엘시디 주식회사 박막트랜지스터형 광센서 어레이 기판
JP2005005509A (ja) * 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
TWI260093B (en) * 2005-01-25 2006-08-11 Au Optronics Corp Thin film transistor with microlens structure, forming method thereof and TFT display panel comprising thereof
EP1727120B1 (en) 2005-05-23 2008-07-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8514165B2 (en) * 2006-12-28 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20080099594A (ko) * 2007-05-10 2008-11-13 삼성전자주식회사 광센서와, 이를 구비한 표시 패널 및 표시 장치
JP2012019146A (ja) * 2010-07-09 2012-01-26 Sony Corp 撮像装置、表示撮像装置および電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5154790A (ja) * 1974-09-13 1976-05-14 Commissariat Energie Atomique
JPS617663A (ja) * 1984-06-18 1986-01-14 ゼロツクス コーポレーシヨン デイプレツシヨン型薄膜半導体光検知器
JPS6329924A (ja) * 1986-07-23 1988-02-08 Komatsu Ltd 半導体装置の製造方法
JPH02181419A (ja) * 1989-01-06 1990-07-16 Hitachi Ltd レーザアニール方法
JPH039562A (ja) * 1989-06-07 1991-01-17 Sharp Corp 半導体装置
JPH0323671A (ja) * 1989-06-21 1991-01-31 Nippon Sheet Glass Co Ltd 集積化機能デバイス及びその製造方法並びにこのデバイスを用いた機能モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210877A (ja) * 1988-06-29 1990-01-16 Matsushita Electric Ind Co Ltd 光学的パターン検出装置の製造方法
JPH02210877A (ja) * 1989-02-10 1990-08-22 Seiko Epson Corp 固体撮像装置
DE69125886T2 (de) * 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
US5273910A (en) * 1990-08-08 1993-12-28 Minnesota Mining And Manufacturing Company Method of making a solid state electromagnetic radiation detector
US5221365A (en) * 1990-10-22 1993-06-22 Sanyo Electric Co., Ltd. Photovoltaic cell and method of manufacturing polycrystalline semiconductive film
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US5254480A (en) * 1992-02-20 1993-10-19 Minnesota Mining And Manufacturing Company Process for producing a large area solid state radiation detector
SG46344A1 (en) * 1992-11-16 1998-02-20 Tokyo Electron Ltd Method and apparatus for manufacturing a liquid crystal display substrate and apparatus and method for evaluating semiconductor crystals

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5154790A (ja) * 1974-09-13 1976-05-14 Commissariat Energie Atomique
JPS617663A (ja) * 1984-06-18 1986-01-14 ゼロツクス コーポレーシヨン デイプレツシヨン型薄膜半導体光検知器
JPS6329924A (ja) * 1986-07-23 1988-02-08 Komatsu Ltd 半導体装置の製造方法
JPH02181419A (ja) * 1989-01-06 1990-07-16 Hitachi Ltd レーザアニール方法
JPH039562A (ja) * 1989-06-07 1991-01-17 Sharp Corp 半導体装置
JPH0323671A (ja) * 1989-06-21 1991-01-31 Nippon Sheet Glass Co Ltd 集積化機能デバイス及びその製造方法並びにこのデバイスを用いた機能モジュール

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0642179A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19929733B4 (de) * 1998-06-29 2013-07-25 Intellectual Ventures Ll Llc, ( N. D. Ges. D. Staates Delaware) Bildsensor und Einheitspixel eines CMOS-Bildsensors mit selbstjustierender Silizidschicht

Also Published As

Publication number Publication date
EP0642179A4 (en) 1995-08-30
EP0642179B1 (en) 1999-02-03
US5574293A (en) 1996-11-12
DE69416363D1 (de) 1999-03-18
US5591988A (en) 1997-01-07
DE69416363T2 (de) 1999-09-23
EP0642179A1 (en) 1995-03-08

Similar Documents

Publication Publication Date Title
WO1994022173A1 (en) Solid state imaging device and process for production thereof
EP0165764B1 (en) Depletion mode thin film semiconductor photodetectors
US8097927B2 (en) Highly sensitive photo-sensing element and photo-sensing device using the same
CN102800735B (zh) 光电转换元件和光电转换装置
US7276392B2 (en) Floating body germanium phototransistor with photo absorption threshold bias region
EP0023021B1 (en) Semiconductor device and method of manufacturing the same
US20080070340A1 (en) Image sensor using thin-film SOI
EP1642340B1 (en) Tailoring gate work-function in image sensors
US7675056B2 (en) Germanium phototransistor with floating body
US20050029524A1 (en) Optical sensor
US20120007988A1 (en) Imaging device, display-imaging device, and electronic equipment
US6452212B1 (en) Semiconductor device and method for operating the same
JPH0563172A (ja) 半導体装置とその製造方法
JP3267375B2 (ja) 固体撮像装置
JPH07254693A (ja) 固体撮像装置及びその製造方法
EP0851502B1 (en) Thin film semiconductor apparatus and production method thereof
JPH05136386A (ja) イメージセンサ
JPH07142694A (ja) 半導体装置およびその動作方法
JPH07335936A (ja) 光電変換装置
JPH0897393A (ja) 光電変換装置とラインセンサアレイ及び半導体装置
JPH0612811B2 (ja) 光電変換装置の製造方法
JP2001189286A (ja) 固体撮像素子及びその製造方法
JPH0426789B2 (ja)
JPH0340573A (ja) 光電変換装置
JPH05343673A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1994910053

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 08343492

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1994910053

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1994910053

Country of ref document: EP