WO1991010262A1

WO1991010262A1 - Method of manufacturing semiconductor device

Info

Publication number: WO1991010262A1
Application number: PCT/JP1990/001698
Authority: WO
Inventors: Hiroki Hozumi; Shinichi Araki
Original assignee: Sony Corporation
Priority date: 1989-12-26
Filing date: 1990-12-26
Publication date: 1991-07-11
Also published as: EP0463174A1; DE69028397D1; JPH1197451A; JP3082923B2; DE69028397T2; EP0463174A4; EP0463174B1; JPH03196668A; US5356825A

Description

明細

究明の名称半導体装置の製法技術分野

本発明は、半導体装置の製法、特に多結晶半導体膜による抵抗体の製法に関する。背景技術

従来、半導体装置の抵抗体としては、半導体基体中に形成した拡散層を抵抗体として用いる拡散抵抗体が主に使用されていた。この拡散抵抗体は、例えば n形ェピタキシャル層の表面部にボ口ンを導入し、 P + 拡散領域としてその両端に電極（例えば W電極等）を形成して構成されるものである。

近年、多結晶シリコン膜を抵抗体として用いる多結晶シリコン抵抗体が導入されつつある。この多結晶シリコン抵抗体は、第 6 図に示すようにシリコン基板（1)の主面に形成したフィールド絶緣層（S i O _z層）（2)上に抵抗体となる不純物含有の多結晶シリコン膜 (3)を形成し、この多結晶シリコン膜 (3)を舍む全面に C V D (化学気相成長）法による S i 0 ₂膜 (4)を被着形成して後、コンタクトホールを通じて多結晶シリコン膜 (3)の両端に対の M電極（配線）（6)を形成して構成される。この多結晶シリコン抵抗体 (7)は、上記の拡散抵抗体に比べて次のような特徴を有している。

( i ) 拡散抵抗体では周囲半導体領域との間に逆バイァス電圧を印加して接合分離しているので空乏層によつて抵抗値が変わる所謂バックバイァス依存性があるが、多結晶リコン抵抗体 (7)ではこのようなバックバイアス依存性がない。 ( ϋ ) 拡散抵抗体では之に与える電位で空乏層の広がりが変わることによつて抵抗値が変わる所謂セルフバイァス依存性があるが、多結晶シリコン抵抗体 (7)ではこのようなセルフバイアス依存性がない。

( iii ) 拡散抵抗体では面方位により抵抗値が変わり、また組立時（例えばモールド時）の応力の影響で抵抗値が変わる力；、多結晶シリコン抵抗体 (7)ではこのような面方位の影響がなく、組立時応力の影響も少ない。

( iv ) 多結晶シリコン抵抗体の方が温度特性に関して有利である。

一方、従来バイポーラトランジスタにおいて、ベース取出し電極及びェミッタ取出し電極を多結晶シリコン膜で形成し、ェミ 'ン' タ取出し用の多結晶シリコン膜からの不純物拡散でセルファラィン的にベース領域及びェミッタ領域を形成して成る超高速バイポーラトランジスタが提案されている。第 8図は、この超高速バイポーラトランジスタの製法例を示す。第 8図 Aに示すように第 1 導電形例えば P形のシリコン基板（11)の一主面に第 2導電形即ち n形のコレクタ埋込み領域（12)及び P形のチャンネルストップ領域（13)を形成した後、 n形のェピタキシャル層（14)を成長する。コレクタ埋込み領域（12)に達する高濃度の n形コレクタ取出し領域（15)を形成し、このコレクタ取出し領域（15)及び爾後ベース領域、ェミッタ領域を形成するべき領域（14A) を除いて選択酸化によるフィ一ルド絶緣膜（16)を形成する。次いで全面に薄い絶緣膜例えば S i 0₂膜（17)を形成し、領域（14A) に対応する部分を開口した後、 C V D法によりベース取出し電極となる第 1 の多結晶シリコン膜（18)を形成し、この多結晶シリコン膜（18)に P形不純物のボロンをドープする。しかる後ベース取出し電極の外形形に対応するパターンの第 1 のレジストマスク（19)を介して P ⁺ 多結晶シリコン膜（18)をパターニングする。

次に、第 8図 Bに示すようにパターニングした p 多結晶シリコン膜（18)を舍む全面に C V D法により Si0₂膜（20)を被着形成した後、第 2 のレジストマスク（21 )を形成する _c そして、このレジストマスク（21)を介して真性ベース領域及びエミッタ領域を形成すべき活性部に対応する部分の Si0₂膜（20)及び P - 多結晶シリコン膜（18)を選択的にェッチング除去し、開口（23)を形成すると共に、 P + 多結晶シリコン膜（18)からなるベース取出し電極（22)を形成する。

次に、第 8図 Cに示すように、この開口（23)を通じて p形不純物のボロンをイオン注入し、領域（14A) の面に爾後形成する外部ベース領域と真性ベース領域とを接続するためのリンクベース領域（24)を形成する。次いで Si0₂膜を C V D法により被着形成した後、 900 て程度の熱処理で C V DSi0₂膜をデンシフアイ（緻密化）する。このときの熱処理で P ⁺ 多結晶シリコン膜のベース取出し電極（ 22 )からのボロン拡散で一部外部ベース領域（ 26 )が形成される。その後、エッチバックして開口（23)に臨むベース取出し電極 (22)の内壁に Si0₂によるサイドウォール（25)を形成する。

次に、第 8図 Dに示すようにサイドウオール（25)で規制された開口（27)に最終的にエミッタ取出し電極となる第 2 の多結晶シリコン膜（28)を C V D法により形成し、多結晶シリコン膜（28)に P 形不純物（例えば B又は BF₂ ) をイオン注入しァニールして活性部に P形真性ベース領域（29)を形成し、続いて n形不純物（例えばヒ素）をィォン注入しァニールして n形エミッタ領域（30)を形成する。或は多結晶シリコン膜（28)に P形不純物及び n形不純物をイオン注入した後、同時にァニールして P形真性ベース領域

(29)及び n形ェミッタ領域（30)を形成する。このベース及びェミッタ形成時のァニール処理で同時に P ⁺ 多結晶シリコンのベース取出し電極（22)からのボ π ン拡散で最終的に外部ベース領域（26) が形成される。なお、真性ベース領域（29)はリンクベース領域 (24)より不純物濃度は大きい。しかる後、コンタクトホールを形成し、メタル（例えば M ) よるベース電極（31 )、コレクタ電極 (32)及びェミッタ電極（33)を形成する。この様にして超高速バイポーラトランジスタ（34)が構成される。

このような超高速バィポーラトランジスタを舍む高速バイポーラ L S I 、 B i - CMO S LS I等に上述の多結晶シリコン抵抗体が用いられる。

しかし乍ら、上述の多結晶シリコン抵抗体はフィールド絶緣層 (2)上に形成されるので段差が増大する。これが為に、第 6図の段差部 Aにおける C V D S i 0 ₂膜 (4)の力バレ一ジに基因して上層 M電極（配線）（6)に段切れが生じたり、エレクトロマイグレーションが発生する。また、同じく段差部 Aでの C V D S i O _z膜 (4)が膜質的に脆弱なことにより第 7図で示すように抵抗体 (7)上を A£配線 (8)がクロスオーバした場合、段差の部分 B において多結晶シリコン抵抗体 (7)— A£配線 (8)間でのリーク電流の発生が考えられる。

なお、 CVD S i 0₂膜 (4)の膜質が悪くなる理由は次のように考えられる。抵抗体とすべく多結晶シリコン膜 (3)をレジストマスクを介して例えば R I E (反応性ィオンエッチング）でパターユングしたときにフィールド絶緣層 (2)表面がダメージを受け、また、レジストマスク剝離（ァッシング）時に多結晶シリコン膜 (3)表面が汚染され且つダメージを受けるため、この上に堆積する CV D S i O _z膜 )は薄く且つより脆弱となる。

一方、多結晶シリコン抵抗体の場合、薄膜厚を固定すれば、不純物の種類、ドーズ量等によりシート抵抗をコントロールすることができる。しかしながら、ボロン（ B ) 、ヒ素（As：)、リン（ P ) 等、それぞれに特徴はあるも、ある一定量以上ドーズ量を増すと、その不純物の偏析などの影響によりシート抵抗が下がらず逆に増大する傾向を持つ様になる。第 4図はボロンドーズ量依存性の模式図であり、曲線 a ₂ が従来の場合を示す。第 5図はリン又はヒ素ドーズ量依存性の模式図であり、曲線 b 2 が従来の場合を示すこの様に薄膜の多結晶シリコン抵抗体（通常は高抵抗を得るために用いられる）で低抵抗を得ることは困難であった。

本発明は、上述の点に鑑み、安定した良質の絶緣膜の形成を可能にし、電極、配線の段切れ、又は抵抗体 -配線間にリーク電流の生じない信頼性の高い抵抗体を形成できるようにした半導体装置の製法を提供するものである。

また、本発明は、高ドーズ量領域で更に低抵抗の抵抗体が得られるようにした半導体装置の製法を提供するものである。発明の開示

即ち、本発明は、抵抗体の製法において、絶縁層（42)上に半導体膜による抵抗体（45)を形成し、この抵抗体（45)を舍む全面に窒化シリコン膜（46)及びその上に酸化シリコン膜（47)を連続的に被着形成し、しかる後、抵抗体（45)の電極（49A) (49B)を形成する。このことによって、抵抗体（45)のバタ一ニング時に絶緣層（42)表面がダメージを受け、またレジストマスクのアツシング除去時に抵抗体（45)表面がダメージ、汚染を受けても、この上の窒化シリコン膜（46)は、力バレ一ジ良く且つ緻密な膜質で形成されるため、この窒化シリコン膜（46)を介して酸化シリコン膜（47 )を形成することにより、膜質のよい酸化シリコン膜（47)が形成され、全体としてカバレージの良い、安定した絶縁膜（51 )が形成される。従つて、絶緣膜（51 )のカバレージに基因する電極、配線の段切れ、ェレクトロマイグレーションの発生はない。また抵抗体（45)上を跨ぐ配線 (8)と該抵抗体（45)との間の耐圧が向上し、両者間でのリーク電流の発生もない。このことから、信頼性の高い抵抗体を作製することができ、半導体装置の歩留りを改善することができる。また、本発明は、抵抗体の製法において、抵抗体となるべき半導体膜（63)に不純物（64 )をィォン注入して非晶質化し、半導体膜 (63a) を水素化合物ガス及び/又は水素ガスの雰囲気中で熱処理し、その後、活性化のための熱処理を行って抵抗体（67)を形成する。水素化合物ガス及び/又は水素ガスの雰囲気中での熱処理は 500 〜800 ΐ程度の中温度領域で行う。水素化合物ガスとしては ΝΗ ₃ , Η ， S i H ₄ , S i H ₂a z 等を用いることができる。活性化のための熱処理は、 900 ΐ以上の高温度領域で例えば N ₂ 雰囲気中で行う。

このように、抵抗体となるべき半導体膜（63)に不純物（64 )をィオン注入して非晶質化し、活性化のための高温熱処理の前に、半導体膜（63 a) を水素化合物ガス及びノ又は水素ガスの雰囲気中で熱処理することにより、不純物ィォン注入の高ドーズ量領域において、抵抗体（67 )の抵抗値がより低抵抗化する。その結果、半導体装置における半導体膜による抵抗体の抵抗値設計の自由度を広げることができる。図面の簡単な説明

第 1図 A〜 Dは本発明に係る抵抗体の製法の一例を示す工程図、第 2図 A〜 Eは本発明に係る抵抗体の製法の他の例を示す工程図、第 3図 A〜 Eは本発明に係る抵抗体の製法のさらに他の例を示す工程図、第 4図は本発明と従来の多結晶シリコン抵抗体におけるシート抵抗のポロンドーズ量依存性を示す模式図、第 5図は本発明と従来の多結晶シリコン抵抗体におけるシート抵抗のリン又はヒ素ドーズ量依存性を示す模式図、第 6図は従来の多結晶： >リコン抵抗体の例を示す断面図、第 7図は多結晶シリコン抵抗体と之の上に配線がクロスォ一バした状態の平面図、第 8図 A〜 Dは超高速バイポーラトランジスタの製法例を示す工程図である。発明を実施するための最良の形態

以下、図面を参照して本発明の実施例を説明する。

第 1 図は本発明に係る半導体装置、特にその抵抗体 ο製法の一例である。

本例においては、第 1 図 Aに示すように半導体基体例えばシリコン基体（41 )の主面上にフィ一ルド絶緣層（42)を形成し、このフィールド絶縁層（42)上に膜厚 1000〜4000 A程度の多結晶シリコン膜（43)を C V D法により被着形成する。フィ一ルド絶緣層（42)としては、例えば選択酸化（L0C0S) による S i 0₂層、或は C V D法による S i O _z層等で形成することができる。

次に、第 1 図 Bに示すように、多結晶シリコン膜（43)中に不純物例えばボロンをイオン注入した後、フォトリソグラフィー技術を用いて多結晶シリコン膜（43)の抵抗体となるべき領域上に選択的にレジストマスク（44)を形成する。そして、レジストマスク

(44 )を介して例えば R I Eによりパターニングして抵抗体本体

(45)を形成する。

次に、第 1 図 Cに示すように、レジストマスク（44)をァッシング処理して剝離した後、抵抗体本体（ 45 )を含む全面に例えば 70 (TC の減圧 C V Dによる窒化シリコン（S i ₃ N ₄ ) 膜（46)を被着形成し、その上に例えば 350 ての常圧 C V Dによる酸化シリコン（ S i 0₂ ) 膜（47)を被着形成する。ここで、窒化シリコン膜（46)は、多結晶シリコン膜のパターニング時でダメージを受けたフィ一ルド絶緣層（42)上及びレジストァッシング時で汚染、ダメ一ジを受けた抵抗体本体（45)表面上においても、緻密な膜として形成され、カバレージが極めて良く、ピンホールが少ない。したがってこの.膜質良好な窒化シリコン膜（46 )上に形成される酸化シリコン膜（47 )もまた膜質よく安定に形成される。

然る後、酸化シリコン膜（47)及び窒化シリコン膜（46)を選択的に除去して抵抗体本体（45)の両端に対応する部分に対のコンタクトホール（48)を形成し、例えば A£をスパッタリング形成した後、之をパターニングして抵抗体本体（45)の両端に対の電極（49A) 及び（49B) を形成し、シンター処理して第 1 図 D に示す目的の多結晶シリコン抵抗体（50)を得る。

上述の製法によれば、多結晶シリコン膜（43 )を R I Eによりパタ一ユングしたときはフィールド絶緣層（42)の表面がダメ一ジを受け、また抵抗体本体（45)上のレジストマスク（44)をアツシング処理する際に抵抗体本体（45)の表面が汚染、ダメージを受ける力、この上に窒化シリコン膜（46)及び酸化シリコン膜（47 )を連続して被着形成することにより、カバレージが良く、且つ膜)! も十分な安定した絶緣膜即ち C V D膜（51 )が形成される。即ち、窒化シリコン膜（46)はダメージ等を受けた面上においても力バレ一ジ良く、緻密な膜として形成されるので、この上に形成される酸化シリコン膜（47 )はダメ一ジ等の影響を受けずに、膜質の良い安定な膜となる。従って、カバレージに基因する ^電極（49 A ) (49B)の段切れはなく、エレクト口マイグレーションの発生もない。そして、この C V D膜（51 )を介して抵抗体（50 )上を跨ぐ M配線 (8) (第 7図参照）と抵抗体（50)間の耐圧は十分に得られ、両者間でリーク電流が生じることのない安定した抵抗体（50)を作製することができる < また安定した C V D膜（51 )が得られることから、フィールド絶緣層による寄生 V thが安定に得られる。さらに窒化シリコン膜（46) により製造ラインでの汚染の影響も低減される。

第 2図は、本発明に係る半導体装置、特に、より低抵抗化を可能にした抵抗体の製法例である。 .

本例においては、第 2図 Aに示すように半導体基体例えばシリコン基体（41 )の主面上にフィールド絶緣層（42)を形成し、この上に多結晶シリコン膜（63)を C V D法により形成する。低抵抗体となるべき部分に選択的に開口を有するレジストマスク（図示せず）を多結晶シリコン膜（63)上に形成し、このレジストマスクを介して多結晶シリコン膜（63)に不純物（64)例えばボロン（ B ) (又はリン（ P ) 、ヒ素（As )等）をイオン注入により導入する。このとき、イオン注入するボロン（又はリン、ヒ素等）のドーズ量が多いために多結晶シリコン膜（63)は非晶質化されるが、さらにシリ； ά ンのイオン注入等により更に非晶質化されるようにしてもよい。次に、第 2図 Βに示すように、レジストマスク（65)を介して抵抗体本体となるべき部分に非晶質化されたシリコン膜（63a ) が残るように R I E等によりパターニングする。

次に、第 2図 Cに示すように、この非晶質化されたシリコン膜 (63a) に対して 500 て〜 800 て程度の中温度領域にて例えば N' H ₃ を舍む Hガス雰囲気中で 10〜60分の熱処理を行う。この中温度領域の熱処理では NH ₃ ガスは分解し、多結晶シリコン膜中でのダングリングボンドの水素化（即ちダングリングボンドに水素が結合すること）が進むと共に、わずかにグレイン成長が進むと考えられる。

次に、第 2図 Dに示すように、 C V D法により S i 0₂膜（66)を被着形成した後、 N ₂ ガス雰囲気中で 900 て以上例えば 1000 'C程度の高温熱処理を行い、活性化と共にグレイン成長を行い、多結晶シリコン膜による抵抗体本体（67 )を形成する。

次に、 S i 0₂膜（66)に対して対のコンタクトホール（68)を形成した後、 N ₂ ガス雰囲気中で 750 °Cのァニール処理を行い、さらに 335 てで水素ァニール処理を行う。次いで Mをスパッタリングし、バタ一ユングして抵抗体本体（67)の両端に対の M電極（69 A) 及び (69B) を形成し、 N _z ガス及び H ₂ ガスを舍む雰囲気中で 400 ΐ のシンター処理を行って目的の低抵抗の抵抗体（70)を得る。

尚、この抵抗体（70)は前述の高速バイポーラトランジスタと同時に製造することができ、その場合多結晶シリコン膜（63)はバイポーラトランジスタ（34)の多結晶シリコン膜（18)と同時に形成するを可とし、また、 900 て以上の高温ァニールはバイボーラトランジスタ（34)のェミッタ拡散と同じ工程で行うを可とする。

上述の製法によれば、多結晶シリコン膜（63)を不純物（64)のィオン注入により非晶質化し、パターユングした後、 500て〜 800' (：、 NH₃ を舍む H ₂ ガス雰囲気中で熱処理し、その後、 900 て以上の高温ァニールを行うことにより、不純物（64)を多く注入した所請高ドーズ量領域において第 4図（ボロン導入の場合）の曲線 _{3 l} 、又は第 5図（リン、ヒ素導入の場合）の曲線 b , で示すようにさらに抵抗値を下げることができる。例えば抵抗値の最低値のところを 40%程度下げることが可能である。この理由は、まだ明らかではないが、 NH₃ を舍む雰囲気で 500 て〜 800 て程度の熱処理を行うことにより、不純物の偏折が抑制され、さらに後の活性化のための高温度処理での再結晶化即ちグレイン成長を促進させるものと考えられる。また、この熱処理で NH₃ を用いるときは中温度領域でも安全である利点がある。

第 3図は、第 2図の他の例を示すもので第 2図と対応する部分には同一符号を附して重複説明を省略する。本例においては、第 1図の窒化シリコン膜と酸化シリコン膜の 2層構造に応用した場合であり、第 3図 A〜 Cの工程（第 2図 A〜 Cと同じ工程）を経て後、即ち NH₃ を含む H _z ガス雰囲気中で 500 て〜 800 て程度の熱処理を行った後、第 3図 Dに示すように減圧 C V Dによる Si₃N₄ 膜（71)と C V Dによる Si0₂膜（66)を順次被着形成する。この Si₃N₄ 膜（Π)は第 3図 C工程の後、ここに SiH₄ガスを導入することにより連続して形成することが可能となる。以後は第 2図と同様であり、コンタクトホールを形成し、 A£電極（69/0 及び（69B) を形成して第 3図 Dに示す目的の抵抗体（72)を得る。この第 3図の実施例では、第 2 図と同様に高ドーズ量領域での低抵抗化がより促進されると同時に、絶緣膜の力バレ一ジが良好な抵抗体（72)が得られるものである。

上例では、第 2図 Cの工程で NH₃ を含む H ₂ ガス雰囲気中で中温度による熱処理を行ったが、 NH₃ ガス単独の雰囲気中で同処理を行うことも可能である。また、上例の NH₃ ガスに代えて、 SiH_{4 :}

, SiHzC^ ₂ 等のガスを用いることができ、 SiH₄, S i H 2 ；夫々の単独のガス雰囲気中、或は之等ガスを舍む Η ₂ ガス雰囲気中で同処理を行うことも可能である。さらに Η ₂ ガス単独の雰囲気中で同処理を行うことも可能である。

Claims

請求の範囲

1. 絶緣層上に半導体膜による抵抗体を形成し、

該抵抗体を舍む全面に窒化シリコン膜及びその上に酸化シリコン膜を連続的に被着形成し、

しかる後、上記抵抗体の電極を形成することを特徴とする半導体装置の製法。

2. 抵抗体となるべき半導体膜に不純物をィォン注入して非晶質化し、

上記半導体膜を水素化合物ガス及び/又は水素ガスの雰囲気中で熱処理し、

その後、活性化のための熱処理を行って抵抗体を形成することを特徴とする半導体装置の製法。