Search Images Maps Play YouTube News Gmail Drive More »
Sign in
Screen reader users: click this link for accessible mode. Accessible mode has the same essential features but works better with your reader.

Patents

  1. Advanced Patent Search
Publication numberWO1991009395 A1
Publication typeApplication
Application numberPCT/DE1990/000855
Publication date27 Jun 1991
Filing date10 Nov 1990
Priority date9 Dec 1989
Also published asDE3940750A1
Publication numberPCT/1990/855, PCT/DE/1990/000855, PCT/DE/1990/00855, PCT/DE/90/000855, PCT/DE/90/00855, PCT/DE1990/000855, PCT/DE1990/00855, PCT/DE1990000855, PCT/DE199000855, PCT/DE90/000855, PCT/DE90/00855, PCT/DE90000855, PCT/DE9000855, WO 1991/009395 A1, WO 1991009395 A1, WO 1991009395A1, WO 9109395 A1, WO 9109395A1, WO-A1-1991009395, WO-A1-9109395, WO1991/009395A1, WO1991009395 A1, WO1991009395A1, WO9109395 A1, WO9109395A1
InventorsWerner Wiedemann, Dieter Faber, Uwe Hovestadt
ApplicantRobert Bosch Gmbh
Export CitationBiBTeX, EndNote, RefMan
External Links: Patentscope, Espacenet
Circuit arrangement for controlling a liquid crystal display device with pixels in a grid array
WO 1991009395 A1
Abstract
In a circuit arrangement for controlling a liquid crystal display device with pixels in a grid array, in which video signals (R, G, B) and horizontal and vertical frequency synchronous pulses (H, V) can be supplied to an integrated control circuit, there is a controllable oscillator with a phase comparator circuit and a frequency divider to derive a beat signal. In addition, to the control circuit may be supplied a time control signal (DTMG) which essentially assumes a first logic level during the active lines of the video signal and a second logic level during the horizontal and line frequency synchronous pulses and subsequent predetermined times.
Claims  translated from German  (OCR text may contain errors)
Ansprüche claims
1. Schaltungsanordnung zur Ansteuerung einer Flüssigkristall-Anzeigevorrichtung mit rasterförmig angeordneten Bildelementen, wobei einer integrierten Steuerschaltung Videosignale (R, G, B) und horizontalfrequente und vertikalfrequente Synchronimpulse (H, V) zuführbar sind, dadurch gekennzeichnet, daß zur Ableitung eines Taktsignals ein steuerbarer Oszillator mit einer Phasenvergleichsschaltung und einem Frequenzteiler vorgesehen ist und daß der Steuerschaltung ferner ein Zeitsteuersignal (DTMG) zuführbar ist, welches im wesentlichen während der aktiven Zeilen der Videosignale einen ersten logischen Pegel und während der horizontalfrequenten und zeilenfrequenten Synchronimpulse und daran anschließenden vorgegebenen Zeitabschnitten einen zweiten logischen Pegel annimmt. 1. A circuit arrangement for driving a liquid crystal display device with a grid-like arranged picture elements, an integrated control circuit video signals (R, G, B) and horizontal rate and vertical rate sync pulses (H, V) can be fed, characterized in that for deriving a clock signal, a controllable oscillator is provided with a phase comparison circuit and a frequency divider and in that the control circuit further comprises a timing signal (DTMG) can be fed, which is essentially during the active lines of the video signals a first logic level, and during the horizontal rate and line rate synchronizing pulses and subsequent predetermined time intervals a second logic level accepts.
2. Schaltungsanordnung nach Anspruch 1 , dadurch gekennzeichnet, daß die vorgegebenen Zeitabschnitte einstellbar sind. 2. Circuit arrangement according to claim 1, characterized in that the predetermined time periods are adjustable.
3. Schaltungsanordnung nach Anspruch 1 , dadurch gekennzeichnet, daß zur Ableitung des Zeitsteuersignals ein erster Zähler mit dem Taktsignal und mit dem horizontalfrequenten Synchronimpuls beaufschlagbar ist und ausgangsseitig mit einem ersten Flip-Flop verbunden ist, daß ein zweiter Zähler mit dem horizontalfrequenten Synchronimpuls und dem vertikalfrequenten Synchronimpuls beaufschlagbar ist und ausgangsseitig mit einem zweiten Flip-Flop verbunden ist und daß Ausgangssignale beider Flip-Flops zum Zeitsteuersignal verknüpft werden. 3. A circuit arrangement according to claim 1, characterized in that for the derivation of the timing signal, a first counter with said clock signal and to the horizontal rate sync pulse can be acted upon and the output side is connected to a first flip-flop, that a second counter with the horizontal rate sync pulse and the vertical rate is acted upon sync pulse and the output side is connected to a second flip-flop and that outputs of both flip-flops are linked to the timing signal.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß das Taktsignal dem Takteingang des ersten Zählers (14) und der horizontalfrequente Synchronimpuls einem Steuereingang (PE) des ersten Zählers (14) zuführbar ist, daß ein Ausgang (TC) des ersten Zählers (14) an den Takteingang (CP) des ersten D-Flip-Flops (16) angeschlossen ist, das vom horizontalfrequenten Synchronimpuls rücksetzbar ist, und daß der Ausgang des ersten D-Flip-Flops (16) mit einem weiteren Steuereingang (TE) des ersten Zählers (14) verbunden ist. 4. A circuit arrangement according to claim 3, characterized in that the clock signal to the clock input of the first counter (14) and the horizontal rate sync pulse to a control input (PE) of the first counter (14) can be fed, that an output (TC) of the first counter (14 ) to the clock input (CP) of the first D-flip-flop (16) is connected, which is of the horizontal rate sync pulse reset, and that the output of the first D-flip-flop (16) having a further control input (TE) of the first counter (14) is connected.
5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der horizontalfrequente Synchronimpuls dem Takteingang des zweiten Zählers (15) und der vertikalfrequente Synchronimpuls einem Steuereingang (PE) des zweiten Zählers (15) zuführbar ist, daß ein Ausgang (TC) des zweiten Zählers (15) an den Takteingang (CP) des zweiten D-Flip-Flops (17) angeschlossen ist, das vom vertikalfrequenten Synchronimpuls rücksetzbar ist, und daß der Ausgang des zweiten D-Flip-Flops (17) mit einem weiteren Steuereingang (TE) des zweiten Zählers (15) verbunden ist. 5. Circuit arrangement according to claim 3, characterized in that the horizontal rate sync pulse to the clock input of the second counter (15) and the vertical rate sync pulse to a control input (PE) of the second counter (15) can be fed, that an output (TC) of the second counter ( 15) to the clock input (CP) of the second D-flip-flop (17) is connected, which is by the vertical rate sync pulse reset, and that the output of the second D-flip-flop (17) having a further control input (TE) of the second counter (15) is connected.
6. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Anzahl der Impulse am Takteingang des jeweiligen Zählers von einem Beginn des Zählvorgangs bis zur Abgabe eines Ausgangssignals einstellbar ist. 6. The circuit arrangement according to claim 3, characterized in that the number of pulses at the clock input of each counter from a start of the counting is set to the delivery of an output signal.
7. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Zähler (14, 16) voreinstellbare Abwärtszähler sind. 7. The circuit arrangement according to claim 3, characterized in that the counters (14, 16) are presettable down counter.
Description  translated from German  (OCR text may contain errors)

Schaltungsanordnung zur Ansteuerung einer Flüssigkristall-Anzeigevorrichtung mit rasterförmig angeordneten Bildelementen Circuit arrangement for driving a liquid crystal display device having a grid-like arranged picture elements

Die Erfindung geht aus von einer Schaltungsanordnung nach der Gattung des Hauptanspruchs. The invention relates to a circuit arrangement according to the preamble of the main claim.

Zur Wiedergabe von Videosignalen werden in zunehmenden Maße Flüssigkristall-Anzeigevorrichtungen verwendet, bei denen die Bildelemente rasterförmig angeordnet sind. For reproducing video signals in increasingly liquid crystal display devices are used, in which the picture elements are arranged in grid form. Gegenüber herkömmlichen Bildwiedergaberöhren ist neben anderen an sich bekannten Unterschieden eine erheblich kompliziertere Ansteuerung erforderlich, um jedem Bildelement den entsprechenden Momomentanwert des Videosignals zuzuführen. Compared to conventional kinescopes among other known differences considerably more complex control is required to supply each pixel the corresponding Momomentanwert of the video signal. Es sind daher für verschiedene There are therefore different

Flüssigkristall-Anzeigevorrichtungen, im folgenden LCD-Displays genannt, integrierte Steuerschaltungen (Controller) bekanntgeworden. Liquid crystal display devices, hereinafter referred to as LCD displays, integrated control circuits (controller) has become known. Eine Steuerschaltung dieser Art wird unter der Typenbezeichnung HD 66840 von der Firma Hitachi angeboten und ist zur Ansteuerung von TFT-Displays (Thin film transistor displays) ausgelegt. A control circuit of this type is available under the designation HD 66840 by Hitachi and is for the control of TFT displays (thin film transistor displays) designed.

Integrierten Steuerschaltungen für LCD-Displays sind Videosignale zuzuführen - im Falle einer Farbwiedergabe die Farbwertsignale R, G, B. Außerdem benötigt die SteuerSchaltung horizontalfrequente und vertikalfreguente Synchronimpulse. Integrated control circuits for LCD displays are video signals supplied - in the case of a color rendering the color value signals R, G, B, the control circuit and horizontal rate sync pulses vertikalfreguente Also required. Beides kann beispielsweise von einer Graphikkarte (beispielsweise EGA) eines Personalcomputers zugeführt werden. Both, for example, be supplied from a graphics card (for example, EGA) of a personal computer.

Die Steuerschaltung benötigt ferner ein Taktsignal (im folgenden Systemtakt genannt) und ein Zeitsteuersignal, das im wesentlichen den Beginn einer jeden Zeile sowie des Bildes festlegt. The control circuit also requires a clock signal (hereinafter called the system clock) and a timing signal that defines the start of each line and the image substantially. Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung zur Ansteuerung einer Flüssigkristall-Anzeigevorrichtung anzugeben, bei welcher der Systemtakt und das Zeitsteuersignal derart erzeugt werden, daß eine konstante bildgenaue Lage des Bildes auf dem LCD-Display sichergestellt ist. Object of the present invention is to provide a circuit arrangement for driving a liquid crystal display device in which the system clock and the timing signal are generated in such a way that a constant frame-accurate position of the image is ensured on the LCD display.

Die erfindungsgemäße Schaltungsanordnung mit den kennzeichnenden Merkmalen des Hauptanspruchs hat den Vorteil, daß mit geringem Aufwand ein Systemtakt und ein Zeitsteuersignal abgeleitet werden. The inventive circuit arrangement having the characterizing features of the main claim has the advantage that with little effort a system clock and a timing signal are derived.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen Erfindung möglich. The measures specified in the dependent claims, advantageous refinements and improvements of the main claim invention are possible.

Einige Weiterbildungen ermöglichen in vorteilhafter Weise, daß eine Verschiebung des Bildes sowohl in horizontaler als auch in vertikaler Richtung ebenfalls bildelementgenau möglich ist. Some developments make it possible in an advantageous manner that a displacement of the image in both the horizontal and vertical directions is also pixel-precise manner. Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung anhand mehrerer Figuren dargestellt und in der nachfolgenden Beschreibung näher erläutert. An embodiment of the invention is shown in the drawing using several figures and explained in more detail in the following description. Es zeigt: It shows:

Fig. 1 ein Blockschaltbild des Ausführungsbeispiels und Fig. 1 is a block diagram of the embodiment, and

Fig. 2 Spannungs-Zeit-Diagramme einiger bei dem Fig. 2 voltage-time diagrams of some in which

Ausführungsbeispiel gemäß Fig. 1 auftretender Signale. Embodiment of FIG. 1 signals occurring.

In an sich bekannter Weise ist ein LCD-Display 1 über eine Vielzahl von parallelen Leitungen 2 mit einer integrierten Steuerschaltung 3 verbunden, welcher zur Zwischenspeicherung ein statischer Schreib-Lese-Speicher 3' zugeordnet ist. In known manner an LCD display 1 is connected via a plurality of parallel lines 2 with an integrated control circuit 3, which is assigned to the intermediate storage, a static random access memory 3 '. Dieser werden über Eingänge 4, 5, 6 die Farbwertsignale R, G und B zugeführt. This is fed via inputs 4, 5, 6, the color value signals R, G and B. Außerdem erhält die Steuerschaltung 3 über Eingänge 7, 8 horizontalfrequente und vertikalfreguente Synchronimpulse H, V. In addition, the control circuit 3 receives via inputs 7, 8 and horizontal rate sync pulses H vertikalfreguente, V.

Zusätzlich werden zum Betrieb der Steuerschaltung 3 noch ein Taktsignal CLK und ein Zeitsteuersignal DTMG benötigt. In addition, a clock signal CLK and a timing signal DTMG are required to operate the control circuit 3 still. Beide Signale werden mit den im folgenden beschriebenen Schaltungen abgeleitet. Both signals are derived with the circuits described below. Für das Taktsignal CLK ist ein steuerbarer Oszillator 11 vorgesehen, der mit einer Frequenz von 14,3 MHz schwingt. For the clock signal CLK, a controllable oscillator 11 is provided, which oscillates at a frequency of 14.3 MHz. Die Frequenz des Taktsignals wird mit Hilfe einer Steuerspannung gesteuert, die von einer Phasenvergleichsschaltung 12 erzeugt wird, welcher der horizontalfrequente Synchronimpuls H und das Ausgangssignal eines Frequenzteilers 13 zugeführt werden. The frequency of the clock signal is controlled with the aid of a control voltage which is generated by a phase comparison circuit 12, where the horizontal rate sync pulse H and the output of a frequency divider 13 are supplied. Die Schaltungen 11, 12 und 13 stellen eine Phasen- und Frequenzregelschleife (PLL) dar, die ein ganzzahliges Verhältnis n zwischen der Frequenz des Taktsignals CLK und der Horizontalfrequenz bewirkt. The circuits 11, 12 and 13 constitute a phase and frequency locked loop (PLL), which causes n an integer relationship between the frequency of the clock signal CLK and the horizontal frequency. Das Zeitsteuersignal DTMG umfaßt eine horizontalfrequente und eine vertikalfrequente Komponente, die jeweils mit Hilfe eines 8-bit-Abwärtszählers 14, 15 und eines D-Flip-Flops 16, 17 erzeugt werden. The timing signal DTMG comprises a horizontal rate and a vertical rate component which are respectively generated by means of an 8-bit down counter 14, 15 and a D flip-flop 16, 17th

Für die horizontalfrequente Komponente wird der Zähler 14 mit dem Taktsignal CLK getaktet, während H-Impulse mit Hilfe eines Inverters 9 invertiert und einem Eingang PE zugeführt werden. For the horizontal rate component of the counter 14 is clocked with the clock signal CLK, while H-impulses with the aid of an inverter 9 inverts and an input PE are fed. Ein Ausgang TC des Abwärtszählers 14 ist mit dem Takteingang CP des D-Flip-Flops 16 verbunden, dessen Rücksetzeingang RD H-Impulse erhält. An output TC of the down counter 14 is connected to the clock input CP of the D flip-flop 16 whose reset input receives RD H pulses. Der D-Eingang erhält Betriebsspannung (logisch 1 ) . The D-input receives operating voltage (logic 1). Der Ausgang Q des D-Flip-Flops 16 ist mit einem weiteren Eingang TE des Zählers 14 und mit einem Eingang einer Nicht-Undschaltung 18 verbunden, welche zusammen mit einem weiteren Inverter 19 eine Undschaltung bildet. The output Q of the D flip-flop 16 is connected to a further input of the TE counter 14 and to an input of a non-Undschaltung 18, which forms a Undschaltung together with another inverter 19th

Der Zähler 15 und das D-Flip-Flop 17 wirken in gleicher Weise zusammen, wobei der Zähler 15 mit invertierten horizontalfrequenten Synchronimpulsen H getaktet wird. The counter 15 and the D flip-flop 17 cooperate in the same way, the counter 15 is clocked by inverted horizontal rate sync pulses H. Dem PE-Eingang des Zählers 15 werden mit dem Inverter 10 invertierte vertikalfrequente Synchronimpulse V zugeführt. The PE-input of the counter 15 are supplied to the inverter 10 inverted vertical rate sync pulses V.

Über Eingänge PO bis P7 kann der Zähler 14 auf einen Wert Z voreingestellt werden, wozu jeder der Eingänge einerseits über je einen Widerstand 20 mit Betriebsspannung (logisch 1 ) verbunden ist und über einen Schalter 21 mit Massepotential beaufschlagbar ist. About inputs PO to P7, the counter 14 may be preset to a value Z, to which each of the inputs is connected on the one hand via a resistor 20 with operating voltage (logic 1) and can be acted on via a switch 21 to ground potential. Der Übersichtlichkeit halber sind in der Zeichnung nur zwei Widerstände 20 und zwei Schalter 21 dargestellt. For clarity, only two resistors 20 and two switches 21 are shown in the drawing. Vorzugsweise eignen sich sogenannte DIP-Schalter, von denen acht Stück in einem Gehäuse erhältlich sind. Preferably, so-called DIP switches, eight of which pieces are available in a housing suitable. In gleicher Weise kann der Zähler 15 mit Hilfe der Widerstände 22 und der Schalter 23 voreingestellt werden. In the same way, the counter 15 be 23 preset with the aid of the resistors 22 and the switch. Als Zähler 14, 15 eignen sich vorzugsweise integrierte Bausteine vom Typ 74 HC 103. Die Erzeugung des Zeitsteuersignals DTMG wird im folgenden anhand des Schaltbildes und der in Fig. 2 dargestellten Zeitdiagramme erläutert. As counters 14, 15 are preferably integrated blocks of the type 74 HC 103. The generation of the timing signal DTMG is explained below with reference to the circuit diagram and time charts shown in Fig. 2. Dabei sind lediglich die Signale zur Ableitung der horizontalfrequenten Komponente des Zeitsteuersignals DTMG dargestellt. In this case, only the signals used to derive the horizontal rate component of the timing signal DTMG are shown. Die vertikalfrequente Komponente wird in entsprechender Weise erzeugt. The vertical rate component is generated in a corresponding manner. Zeile a) zeigt invertierte horizontalfrequente Synchronimpulse H, Zeile b) das Ausgangssignal TC des Zählers, das bei dem Zählerstand 0 den Wert 0 und während aller anderen Zählerstände den Wert 1 annimmt. Line a) shows inverted horizontal rate sync pulses H, line b), the output TC of the counter, the value of 0 and during all other counts equals 1 when the count 0th Zeile c) stellt das Ausgangssignal des D-Flip-Flops 16 dar. Line c) illustrates the output of the D flip-flops 16th

Durch die Vorderflanke eines Impulses H wird das D-Flip-Flop 16 zurückgesetzt (Q = 0). By the leading edge of a pulse H, the D flip-flop 16 is reset (Q = 0). Die Zuführung des Ausgangssignals des D-Flip-Flops im Eingang TE des Zählers 14 bewirkt, daß dieser freigegeben wird, wenn außerdem dem Eingang PE der Wert 1 zugeführt wird. The supply of the output signal of the D flip-flops in the input TE of the counter 14 causes it to be released when also the input PE of the value 1 is supplied. Dieses ist mit der Rückflanke des Impulses H (in Fig. 2 durch einen Pfeil hervorgehoben) der Fall. This is with the trailing edge of pulse H (in FIG. 2 by an arrow pointed) of the case. Von da ab zählt der Zähler 14 im Takt des Taktsignals CLK vom Zählerstand Z abwärts. From then on, the counter counts 14 in time with the clock signal CLK down on the counter reading Z. Ist der Zählerstand 0 erreicht, springt das Signal am Ausgang TC für eine Periodendauer des Taktsignals CLK auf 0 und taktet mit der anschließenden positiven Flanke (durch Pfeil gekennzeichnet) das D-Flip-Flop 16, das dadurch den Wert am D-Eingang, nämlich 1 übernimmt. If the counter reaches 0, the signal jumps at the output TC for a period of the clock signal CLK to 0 and clocked with the subsequent positive edge (marked by an arrow), the D flip-flop 16, thereby the value at the D input, namely 1 accepts. Dadurch erhält auch der Eingang TE den Wert 1 und sperrt den Zähler, bis durch den nächsten Impuls H das D-Flip-Flop 16 wieder rückgesetzt wird. Thereby also the input TE is given the value 1 and disables the counter until the next pulse by H, the D flip-flop 16 is reset.

Wie bereits erwähnt, wird mit Hilfe des Zählers 15 und des D-Flip-Flops 17 die vertikalfrequente Komponente des Zeitsteuersignals DTMG erzeugt. As already mentioned, the vertical rate component of the timing signal DTMG is generated with the aid of the counter 15 and the D flip-flops 17th Durch die Und-Verknüpfung beider Komponenten entsteht ein Signal, das während der sogenannten aktiven Zeilen den Wert 1 annimmt, wenn also die Videosignale gültige Informationen enthalten. By AND operation of both components creates a signal which assumes during the so-called active lines is 1, so if the video signals contain valid information.

Patent Citations
Cited PatentFiling datePublication dateApplicantTitle
JPS60158780A * Title not available
US4275421 *26 Feb 197923 Jun 1981The United States Of America As Represented By The Secretary Of The NavyLCD controller
Non-Patent Citations
Reference
1 *Patent Abstracts of Japan, Band 9, Nr., 328 (E-369), 24. Dezember 1985; & JP-A-60158780 (SONY KK) 20. August 1985
2 *Society for Information Display - International Symposium, Digest of Technical Papers, Band XVIII, Mai 1987, New Orleans, Louisiana, US, Palisades Institute for Research Services, Inc., (New York, US), A. Kompolt: "Video to LCD interface (VLI) IC converts video signals into signals suitable for LCDs", Seiten 416-418
Classifications
International ClassificationH04N5/335, H04N3/12, G09G3/36
Cooperative ClassificationH04N5/335, H04N3/127, G09G3/3611
European ClassificationH04N5/335, H04N3/12L, G09G3/36C
Legal Events
DateCodeEventDescription
27 Jun 1991AKDesignated states
Kind code of ref document: A1
Designated state(s): JP US
27 Jun 1991ALDesignated countries for regional patents
Kind code of ref document: A1
Designated state(s): AT BE CH DE DK ES FR GB GR IT LU NL SE