WO1990000813A1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
WO1990000813A1
WO1990000813A1 PCT/JP1989/000682 JP8900682W WO9000813A1 WO 1990000813 A1 WO1990000813 A1 WO 1990000813A1 JP 8900682 W JP8900682 W JP 8900682W WO 9000813 A1 WO9000813 A1 WO 9000813A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead
semiconductor
element mounting
leads
thickness
Prior art date
Application number
PCT/JP1989/000682
Other languages
English (en)
French (fr)
Inventor
Tadashi Yamaguchi
Original Assignee
Oki Electric Industry Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co., Ltd. filed Critical Oki Electric Industry Co., Ltd.
Priority to EP89908272A priority Critical patent/EP0424530B1/en
Priority to DE68927295T priority patent/DE68927295T2/de
Publication of WO1990000813A1 publication Critical patent/WO1990000813A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a thin resin-sealed semiconductor device used for IC cards, etc. Back view technique
  • semiconductor devices used for wristwatches, cameras, IC cards, etc. are required to have an extremely thin package structure with a thickness of, for example, 0.5 dragon to 2 dragons.
  • Fig. 1 (a), Fig. 1 (b), Fig. 2 (a), and Fig. 2 (b) are structural explanatory views of the conventional semiconductor device described in Reference 1 above.
  • Fig. 2 (a) is a plan view
  • Fig. 1 (b) and Fig. 2 (b) are cross-sectional views.
  • Common elements in both drawings are marked with a common code.
  • the semiconductor devices shown in Fig. 1 (a) and Fig. 1 (b) have a printed circuit board (P.C.B) consisting of a glass-evox board, etc. its Prin DOO on both surfaces of the substrate metal Ha 0 Turn-down or al Ru rie de, J, 1 b is formed Has been done.
  • the semiconductor element 2 is mounted on the print substrate Jf, and the semiconductor element 2 is on the wire 3! ) Connected to the lead.
  • the semiconductor element 2 and the wire 3 are sealed with a molding material 4 such as epoxy resin, so to speak, a chip 7 °, on-po, and one (Chip On Board; It constitutes C. 0. B).
  • Print board J ⁇ Lead 2b on the back side serves as an electrical connection terminal for external devices in IC cards, etc.
  • the semiconductor devices shown in Fig. 2 (a) and Fig. 2 (b) have two-layer structure print substrates i-1 and 1-2, and the lower print substrate.
  • a semiconductor element 2 is fixed to the concave seat ⁇ c formed on J --J, and it is sealed with a molding material 4.
  • the surface of the upper print substrate J-2 and the surface of the molding material 4 i can be flattened, and on top of that, the seating part _? C Therefore, it is possible to lower the position of the semiconductor element 2 to reduce the thickness of the entire huckage. Therefore, it is suitable for incorporation into thin and flat-surfaced equipment such as IC cards.
  • the main components are printed circuit boards 2, 1 --I, and 1-2, which have high manufacturing costs] 9, especially.
  • the two-layer structure printed circuit boards J-1 and 1-2 were used as shown in Fig. 2, there was a problem that the manufacturing cost was high. Therefore, as shown in Fig. 3 (a), Fig. 3 (b), Fig. 4 (a), and Fig. 4 (b) in the above-mentioned reference 2 etc.
  • Semi-leading with frame Body devices have been proposed.
  • FIGS. 3 (a) and 3 (b) are structural explanatory views of a conventional semiconductor device, FIG. 3 (a) is a plan view, and FIG. 3 (b) is a cross-sectional view thereof.
  • This semiconductor device is equipped with an element mounting part 20 a and a lead frame _Z 0 having multiple lead JO bs, and a semiconductor element ⁇ ? Is fixed on the element mounting part a.
  • the semiconductor device J 1 is connected to the wire 1 2]) lead _Z Ob.
  • the lead frame ⁇ ⁇ 0 is sandwiched between the upper and lower molds (not shown), and the mold is formed and sealed with a monored material.?.
  • Fig. 4 (a) and Fig. 4 (b) are structural explanatory diagrams of the lead frame used for conventional semiconductor mounting for IC cards, and Fig. 4 (a) is the structural explanatory diagram of the lead frame.
  • a perspective view of the frame, and figure (b) is a slope view of the IC force using the lead frame.
  • the external connection terminal 2 0 a of the lead frame 2 ⁇ ? Is the lead 2 0 b of other wiring parts 20 to 3 0 0 by means such as pressing or caulking. It is formed so as to protrude by about Am. Then, at the time of card conversion, the lead frame 20 is inserted into the through hole made in the laminate film 2 2 attached to the card body 2 2. By fitting the external connection terminal 20 a, the surface of the IC card can be formed extremely flat.
  • the problems that the prior art has are that the lead and the surface mold material are thin]?, And the adhesive strength between the lead and the mold material is It also provides an inexpensive semiconductor device that solves the small points and the small mechanical strength of the molding material only part between each lead.
  • the element mounting portion having the first thickness, the semiconductor element mounted on the element mounting portion, and at least a part formed so as to be separated from the periphery of the semiconductor element are provided.
  • First thickness] 9 Thick second thickness, multiple conductive leads, and multiple conductive elements that connect this semiconductor device to these leads, and the above-mentioned lead.
  • the element mounting part and the semiconductor element with a part of the front and back surfaces exposed. It is a semi-conductor device that features a second-thickness molding material that seals the child, the lead, and the conductor. With this semiconductor device, the upper and lower dies can be pressed to the thickness determined by the second thickness of the lead and sealed with a molding material. , It is possible to prevent the occurrence of thin parts due to the rotation of the mold material in the 2nd thickness part of the lead.
  • the second thick portion of the lead is formed by bending the lead extension portion], so that an inexpensive semiconductor device can be easily manufactured.
  • NS the lead extension part
  • the lead was peeled off. In addition to being able to prevent cracks in the mold and material parts, the mechanical strength of semiconductor devices is improved.
  • the present invention includes a device mounting portion, and a plurality of rie de having a periphery away during and conductivity formed in the semiconductor device of 3 ⁇ 4 this semiconductor element mounted on the element mounting portion of this ,
  • the conductor that connects the lead and the semiconductor element described above, one or two or more insulating reinforcing bodies that are commonly held by the multiple lead terminals, and the insulating reinforcing body are narrowed.
  • a conductive lead extension that extends from the bent lead, a part of the lead, and one of the lead extension.
  • a half provided with a molding material that seals the element mounting part, the semiconductor element, the lead, the lead extending part, and the insulating reinforcing body described above with the part exposed. It is a guiding device.
  • the lead extending portion is folded upward]), and the insulating reinforcing body is mechanically fixed in such a way that the lead extending portion is held by the upper and lower molds. After sandwiching it with a force of £ so that it adheres to the surface, it was sealed and molded with a mold material, so the mold material was thin on the exposed surface of the lead or lead extension. ]) Can be prevented from occurring.
  • the insulating reinforcement improves the mechanical strength of the semiconductor device, and the lead is fixed to this reinforcement to prevent peeling.
  • Fig. 1 (a) to Fig. 4 (a) and Fig. 1 (b) to Fig. 4 (), respectively, are a plan view and a cut-out view showing a conventional semiconductor device .
  • Fig. 5 (a) ) Is a plan view of a resin-sealed semiconductor device showing an embodiment of the present invention
  • Fig. 5 (b) is a cross-sectional view taken along the line A-A shown in Fig. 5 (a).
  • 6 Figures (a) to 6 (d) are for explaining the manufacturing method
  • Figures 7 (a) and 7 (b) are for use in other examples of this invention.
  • 8 (a) and 8 (b) are the plan views and cross-sectional views of the semiconductor device showing other examples, respectively, and 9 ( a) to 9 (a) to the plan view showing the lead frame of the above.
  • FIGS. 13 (a) and 13 (b) are plan views of the insulating reinforcing body used in the semiconductor device of another embodiment.
  • the semiconductor device 5 J uses an adhesive such as Ag pace (not shown) or a means such as Au --S i eutectic to mount the device 5 2 ⁇ . It is fixed to the upper surface.
  • an adhesive such as Ag pace (not shown) or a means such as Au --S i eutectic to mount the device 5 2 ⁇ . It is fixed to the upper surface.
  • This element mount 5 2 has conductivity, for example, Cu alloy (Cu; 97.8%, Sn; 2%, Ni; 0.2.) Or Fe alloy (Fe; 5 8). %, Ni; 42%: Commonly known as 42 alloy), which has a thickness of 0.1 leakage to 0.2 copper.
  • This lead 5 4 is made of the same material as the element mounting part 5 2, and is composed of a connecting surface 5 4 a to which the wire 5 3 is connected and a protruding part 5 b adjacent to it.
  • connection surface 5 4 a is as thick as the element mounting part 5 2. And, it is located on the element mounting part 5 side, and the wire 5 3 is connected. In addition to the semiconductor element 5 1, the element mounting part 5 2 and the wire 5 3, it is sealed with an epoxy tree month (hereinafter simply referred to as resin) 5 5 as a mold and material. NS.
  • resin epoxy tree month
  • the protruding part 5 4 b protrudes up to the extension of the upper surface of the resin 5 5, and is in close contact with the resin 5 5 on the element mounting part 5 2 side and all sides opposite to it, and the resin 5 5 on the upper surface. It is exposed without being covered with resin and is flattened with resin 55. This is, for example, 0.6 tm! ⁇ 0.7 It has the thickness of a dragon.
  • the extremely small protrusions on the lower side of the side surface of the protrusion 5 4 b opposite to the element mounting part 5 2 side are the supporters cut when the semiconductor device is divided into individual pieces. It is 6.
  • the resin 5 5 seals the semiconductor element 51, the element mounting part 5 2 .. ⁇ YA 5 and the lead 5 4, and the upper surface thereof is flush with the upper surface of the protrusion 5 4 b. Its lower surface is configured to be flush with the lower surface of the element mounting part 5 2 or lead 5 4. That is, the lower surfaces of the element mounting part 5 2 and the lead 54 4 are exposed without being covered with the resin 5 5 and form a connection part with other devices.
  • the upper surface of the protruding part 54 b can also be used as a connection part with other devices.
  • the sixth 11 (a) is a lead frame used in the manufacture of semiconductor devices.
  • This lead frame is, for example, C u alloy (C u; 9 7.8% S n; 2%, N i; 0.2%) or F e alloy (F e; 58%).
  • first outer frames 5 7' arranged almost parallel to each other and a plurality of second outer frames 5 8 supporting them. It is located between its second outer frame 5 S and is connected by a support parallel 5 6 to have a supported lead 54.
  • the injection gate 5 9 in which the resin 5 5 is injected into the outer sill 5 7 and the air vent 6 in which the air in the resin sealing part is discharged by the injection of the resin 5 5 are discharged. It is formed.
  • one of the multiple leads 5 4 has an element mounting part 5 2, a connecting surface 5 4 a, and a protruding surface 5 4 b.
  • the thin plate part the part corresponding to the element mounting part 5 2, the connection surface 5 4 a, the support part 5 6 and the injection gate 5 9 and the air vent 60 K (hereinafter simply referred to as the thin plate part).
  • the thickness of the outer frame 5 7, 5 S of the first and second outer frames Let's form it in a thin state.
  • the thickness of the first and second outer frames 57 and 5 S is 0.7
  • the thickness of the thin plate is 0.2 haze.
  • Fig. 6 (b) use an adhesive such as Ag pace or Au-S i eutectic, etc., which does not show the semi-conductor element 5 J on the element mounting part 52. Then, by the conventional eutectic bonding method between the semiconductor element 5 1 and the connecting surface 5 4 a, a device such as ⁇ or the like was used. I don't like it 5 Connect with 3.
  • an adhesive such as Ag pace or Au-S i eutectic, etc.
  • resin 55 for example, epoxy resin
  • Fig. 6 (c) resin 55, for example, epoxy resin
  • the injection gate 5 9 resin 55
  • the air in the resin sealing part is smoothly discharged from the air vent 60, so that the moldability of the resin 5 5 is good.
  • the protrusion 5 4 b is above. Since it is in close contact with the lower mold, there are inconveniences due to the protrusion of the resin 5 5 to the upper surface of the protrusion 5 4 b], and the injection time and pressure of the resin 5 5 are also affected. As a result, the flapping of the lead 54 is suppressed, and the intrusion of the resin 5 5 into the gap with the lower mold can be prevented.
  • Fig. 5 (a) and A semiconductor device as shown in (b) can be obtained.
  • the first and second outer frames 5 7 of the lead frame and the cured resin 5 5 are supported only by the support support 5 6.
  • the load on the blade is reduced by reducing the cut portion. Also, support pa
  • a predetermined part of the lead frame which is a thin plate part such as the element mounting part 52 shown in Fig. 6 (a), in a thin state, Fig. 7 ( This will be explained using a) and Fig. 7 (b).
  • a and B are lead frames respectively] ?, their respective thicknesses, lead frame A is 0.2 ⁇ , lead frame B is 0.5 basket And.
  • This lead frame A has an outer frame 57, 58, an injection gauge, a port 59, an air vent 60, an element mounting part 52, a lead F 54 and a support. C equivalent to Port Pa 1 5 6. The part other than the turn is punched out.
  • the lead frame A is the lower part, and the lead frame B is placed on the upper part, for example, by welding (spot welding) using a conductive adhesive. ]? Welding Therefore, it is possible to form a predetermined part of the lead frame in a thin state.
  • This method uses a combination of multiple lead frames that have already been flattened on a flat surface, as opposed to the method using the half-fing described above.
  • the upper surface of the part 5 2 and the connecting surface 5 4 a have a high flatness, and the semiconductor element 5 2 and the wire 5 3 are firmly fixed and connected well. Furthermore, there is no curved surface at the corners, and the upper surface of the connecting surface 54 a can be narrowed, so that the reduction of semiconductor devices can be expected.
  • Fig. 8 (a) and Fig. 8 (b) are semiconductor devices showing other examples] ?, which are a plan view and a cross-sectional view taken along the line C-C, respectively.
  • the height of the connection surface 5 4 a and the height of the semiconductor element 5 1 fixed to the element mounting portion 5 2 are lower in the former case.
  • the heights of both may be formed to be the same. In this case, it is possible to eliminate inconveniences such as slack in the wire 5 3 and contact with the element mounting part 5 2.
  • the above-mentioned error pitch emissions be used grayed, or different c 0 to have the Tar emissions Li one de off-les-over A method of stacking three sheets is conceivable.
  • FIGS 9 (a) to 9 (c) are semiconductor devices showing other examples] 3, top view, bottom view, and 9th, respectively. It is a new view along the A-A line in Fig. (A).
  • the 3 ⁇ 4 semiconductor element 5 J is fixed to the upper surface of the element mounting part 5 2 O, and is connected to a plurality of leads 5 4 by a wire 5 3. ing . These are molded from resin 5 5 with the bottom surface of the lead 54 and the surface of the lead extension 61 exposed.
  • Fig. I 0 (a) is a plan view of the lead and frame used in the semiconductor device shown in Fig. 9] ?, and Fig. 10 (a) shows the lead and frame.
  • Rem 6 2 is made by pressing or etching using a metal plate such as Cu alloy or Fe alloy with a thickness of 0.1 to 0.2 ⁇ , for example. Therefore, it has two frame frames 57 and 5 7 arranged almost in a row. Between the frame frames 5 7 and 57, there is an element mounting part 5 2 supported by the support part 5 6, and around the element mounting part 5 2, there is a support. According to section 5 6] Multiple rectangular external terminal leads 5 4 are installed, each of which is supported.
  • each lead 5 4 is displayed for the adjacent read P 54] 9, and the read is bent 90 ° upward at the position indicated by the broken line.
  • the extension part 6 2 is extended.
  • concave notches are provided on both sides of each lead extension 6 J so that it can be easily bent.
  • a lead and extension 6 J are formed on a part of the element mounting part 5 2 in the same way as the lead 5 4. It has been.
  • Fig. 10 (b) is a plan view showing a lead frame on which semiconductor elements are mounted.
  • the Ag page is placed on the element mount 5 2 of the lead frame 62.
  • the semiconductor element 5 2 is fixed by using an adhesive such as a stove or a fixing means such as Au --S i eutectic, and the end of the semi-conducting element 5 2 is changed from the wire 5 3 to the j9 lead 5 Connected to the surface of 4.
  • the lead and frame 6 2 on which the semiconductor element 5 J is mounted are the upper mold 6 3 and the lower mold for molding. Set between 6 and 4.
  • the frame frames 5 7 and 5 7 are on the upper and lower molds.
  • each lead 5 4 and the element mounting part 5 2 It is fixed between 6 3 and 6 4, and the lead extending part 6 2 of each lead 5 4 and the element mounting part 5 2 is pressed downward by the upper mold 6 3, so that The back surfaces of each lead 5 4 and the element mounting part 5 2 are closely fixed to the lower mold 6 4. Then, for example, if the molding material 5 5 such as molten resin is injected, it is shown in Fig. 10 (d). Thus, the element mounting part 5 2 and each lead 54, between each lead 54, the semiconductor element 5 I, and the wire 5 3 are sealed with the mode material 55.
  • the molding material 5 5 5 such as molten resin
  • the support part 5 6 is cut by means such as press and divided into individual pieces, it will be molded and molded as shown in Fig. 9 (a) to (c).
  • the semiconductor device is obtained.
  • the upper surface of the lead extension portion 6 _Z is exposed on the front surface of this semiconductor device, and the back surface of the element mounting portion 52 and the back surface of the lead 54 are exposed on the bottom surface, respectively.
  • the back surface of the exposed lead 54 is used as a terminal for connecting to an external device, etc.
  • the lead frame 62 of the above embodiment and the semiconductor device using the lead frame 62 have the following advantages.
  • the semiconductor device was formed by bending the lead extension part 61, which is a part of the element mounting part 5 2 and the lead 54, upward, during molding. if pressing the rie de extending portion 61 downward with the upper die 6 3, the rear surface of the element mounting portion 5 2 and rie de 5 4 it is tightly fixed to the lower mold 6 4. Therefore, in particular, it is possible to prevent the occurrence of thinning due to the wraparound of the monored material 5 5 to the back surface.
  • the lead frame 6 2 can be easily manufactured without increasing the number of processes and has excellent productivity compared to the conventional thicker wall thickness. ..
  • FIGS. 11 (a) to 11 (c) are a top view, a top view, and a bottom view showing the semi-conductor devices of other embodiments, respectively.
  • the semiconductor element 5 1 is fixed to the upper surface of the element mounting portion 5 2 and is connected to a plurality of leads 5 4 by a wire 5.
  • Insulating reinforcement 65 is provided by bending the lead extension 6 J extending from the lead 5 4]), multiple leads 5 4 and the lead extension 6 J. It is narrowed down at. These are molded with resin 5 5 with the bottom surface of the lead 54 and the surface of the lead extension 6 1 exposed.
  • FIGS. 12 (a) to 12 (e) the manufacturing method of this semiconductor device will be described with reference to FIGS. 12 (a) to 12 (e).
  • the lead frame 6 2 is the element mounting part 5 2, the lead 5 4, the support part 5 6, the outer frame 5 7, and the lead extension part 6 C equivalent to 1. Selectively Etting or Standing, leaving the part of the turn. It was obtained by molding using a means such as single-press processing.
  • the lead extension 6 2 is bent at the position indicated by the broken line to fix the insulating reinforcement 6 5.
  • the insulating frame 6 6 is made by molding the sex reinforcing body 6 5 into a frame shape. Is made of a material such as resin, and has a metal injection gate for resin 55 during molding.
  • Fig. 12 (in Fig. 12), the insulating frame 6 6 is superposed on the lead frame 6 2, and the insulating reinforcing body 6 5 is held by a plurality of lead extension portions 6 1. Fix it by bending it in this way. After that, fix the semiconductor element 5 1 to the upper surface of the element mounting part 5 2 and connect it to the wire 5 3!
  • Fig. 12 (d) the upper and lower molds 6 3 and 6 4 are inserted in the vertical direction, and the epoxy resin is used for sealing molding. Since the lead extending part 6 J and the insulating reinforcing body 6 5 are pressed by the upper mold 6 3, the lead 5 4 is completely adhered to the lower mold 6 4 and the resin lead is made. Do 5 4 It is possible to prevent the occurrence of thinning without wrapping around to the bottom surface.
  • Fig. 12 (e) is a plan view showing the state after encapsulation molding], and the bottom surface of the element mounting part 5 2 and the lead 54 and the surface of the lead extension part 6 i are exposed. In the state, it is sealed and molded by resin 5 5.
  • this semiconductor device according to the insulating reinforcing body 65]? Since multiple leads 5 4 are fixed in common .-- Click in the resin 5 5 parts between each lead 5 4 If it can be prevented In both cases, it is possible to prevent the lead 54 from peeling off. In addition, this semiconductor device can be sorted by directly contacting the surface of the exposed lead extension part 6 2 ⁇ with a probe needle, etc. Therefore, the bottom surface of the lead 54 can be selected. By using it as a connection terminal with an external device]), it is possible to prevent appearance problems such as needle scratches.
  • the element mounting part 5 2 in Fig. 5 may be made thinner or omitted, and the left and right reels P 5 4 shown in Fig. 5 may be brought closer to each other and equipped with a bump electrode.
  • the semiconductor element By connecting the semiconductor element directly to the lead 54 via its pump electrode, it is possible to obtain a wiring type semiconductor device. j?
  • the structure can be simplified and the structure can be made thin.
  • the resin-sealed semiconductor device according to the present invention has a strong adhesive force between the lead and the resin, does not peel off, and depends on the resin on the surface of the lead. It has the advantage of being thin and having a strong mechanical strength of the resin part between each lead. For example, it can be used with thin and small semiconductor devices such as watches, cameras, and IC cards. It can be used extremely effectively.

Description

明 細 書 半導体装置 技 術 分 野
本発明は、 I c カ ー ド、等に使用 される薄型の樹脂封 止さ れた半導体装置に関する も の であ る 。 背 景 技 術
従来、 腕時計、 カ メ ラ 、 I C カ ー ド等に使用される 半導体装置は， 例えば厚さ 0. 5 龍 〜 2 丽程度の極めて 薄型パ ッ ケー ジ構造の も のが要求さ れる。
従来の £ の種の半導体装置 と しては、 特開昭 5 5 - 5 6 6 4 7 号公報 （ 文献 1 ) 、 及び特開昭 6 2 - 2 6 1 4 9 8 号公報 （ 文献 2 ) 等に記載される も のが あ っ た。 以下 .. その構成を図 を用いて説明する 。
第 1 図（a) ， 第 1 図（b)及び第 2 図（a) , 第 2 図（b)は、 前 記文献 1 に記載された従来の半導体装置の構造説明図 で、 第 1 図（a) ， 第 2 図（a)は平面図、 及び第 1 図（b) , 第 2 図（b)はその断面図であ j？ 、 両図面中の共通の要素に は共通の符号が付されてそる 。
第 1 図（a) , 第 1 図（b)に示す半導体装置は ガ ラ ス ェ ボ キ シ基板等か ら な る プ リ ン ト 基板 （ Printed Circuit Board ； P. C。 B ) を有 し、 そのプ リ ン ト 基板 の両 面には金属ハ0 タ ー ンか ら る リ ー ド、 J ， 1 b が形成 されている 。 プ リ ン ト 基板 Jf 上には半導体素子 2 が搭 載され、 その半導体素子 2 が ワ イ ヤ 3 に よ ！） リ ード に接続されてい る 。 半導体素子 2 及び ワ イ ヤ 3 は、 ェ ポ キ シ樹脂等のモ ー ル ド材 4 で封止さ れ、 いわゆ るチ ッ 7° · オ ン · ポ、 一 ド （ Chip On B oard ； C . 0 . B ) を構成 してい る。 プ リ ン ト 基板 J 〇裏面の リ ー ド 2 b は、 I C カ ー ド等において外部機器と の電気的 接続端子の役 割を果す。
一方、 第 2 図（a) ， 第 2 図（b)に示す半導体装置は、 2 層構造のプ リ ン ト 基板 i - 1 ， 1 - 2 を有 し、 その下 側のプ リ ン ト 基板 J - J 上に形成された凹状の座 ぐ 部 ί c には、 半導体素子 2 が固定され、 それがモ ー ル ド材 4 で封止されている。 こ の半導体装置では、 上側 の プ リ ン ト 基板 J - 2 の表面 と モ ー ル ド材 4 i 表面 と を平坦にする こ と がで き 、 その上、 座 ぐ ]? 部 _? c に よ 、 半導体素子 2 の位置を下げてハ° ッ ケー ジ全体の厚 さ を減少させる こ と がで き る 。 従っ て、 I C カ ー ド等 の薄型で表面が平坦な機器に組込むのに好適であ る。
と こ ろが、 第 1 図及び第 2 図の半導体装置では、 主 構成部品に、 製造 コ ス ト の高いプ リ ン ト 基板 2 ， 1 - I ， 1 - 2 を用いてお ] 9 、 特に第 2 図の よ う 2 層構 造のプ リ ン ト 基板 J - 1 ， 1 - 2 を用いる と 、 よ 製 造コ ス ト が高 く な る と い う 問題があ った。 そ こ で、 前 記文献 2 等にお い て 、 第 3 図（a) ， 第 3 図（b)や第 4 図（a) , 第 4 図（b)に示す よ う ¾ 、 リ ー ドフ レ ー ム を用いた半導 体装置が提案さ れてい る 。
第 3 図（a) , 第 3 図（b)は従来の半導体装置の構造説明 図で、 同図（a)は平面図、 同図（b)はその断面図であ る。
この半導体装置は 素子搭載部 2 0 a 及び複数の リ — ド J O b を有する リ ー ド フ レ ー ム _Z 0 を備え 、 その 素子搭載部 a 上に半導体素子 ■? が固定さ れ、 そ の半導体素子 J 1 が ワ イ ヤ 1 2 に よ ]) リ ー ド _Z O b に 接続さ れてい る 。 リ ー ド フ レ ー ム ·Ζ 0 は その上下よ 図示 しな い金型で挟み込ま れ、 モ ー ノレ ド材 .? で モ 一ル ド形成さ れて封止される 。
第 4 図（a) , 第 4 図（b)は従来の I C カ ー ド用半導体装 置に使用される リ ー ド フ レ ー ム の構造説明図で、 同図 (a)は リ ー ドフ レ ー ム の斜視図、 同図（b)はその リ 一 ド フ レ ー ム を用いた I C 力 一 ド、の斜面図であ る 。
リ ー ドフ レ ー ム 2 <? の外部接続端子 2 0 a は 、 プ レ ス加工や、 か しめ等の手段に よ 、 他の配線部分の リ ― ド 2 0 b よ 2 0〜 3 0 0 Am 程度突出 して形成され ている 。 そ して、 カ ー ド化の際、 カ ー ド本体 2 2 に貼 着される ラ ミ ネ ー ト フ ィ ル ム 2 2 に開け られた貫通孔 に、 リ ー ドフ レ ー ム 2 0 の外部接続端子 2 0 a を嵌め 込む こ と に よ j? 、 I C カ ー ドの表面を極めて フ ラ ッ ト に形成する こ と がで き る 。
しか したが ら 、 上記第 3 図及び第 4 図 に示された リ — ド フ レ ー ム を用いた半導体装置で も 、 次の よ う な 問 題点力 あ っ た。 (a) モ ー ル ド成形時、 上下の金型に よ ]? 、 リ ー ドフ レ ー ム の リ 一 ド部分を完全に押える こ と ができ な いた め、 モ ー ル ド、材を注入の際、 その注入圧に よ っ て リ ー ド表面にま でモ ー ル ド材が廻 込み、 薄ば ]? と ¾ つて 実用上支障を き たす。
(b) リ ー ド と モ ー ル ド材 と の接着は、 その リ ー ドの 表面 と モ ー ル ド材 と の接着力に依存する と こ ろが大き いため、 使用環境に よ っ ては リ ー ドの剥離が生 じる。
(c) 各 リ ー ド間におけるモ ー ル ド材のみの部分は、 機械的強度が弱 く 、 ク ラ ッ ク等が発生するおそれがあ つた o
本発明は、 前記従来技術が持っ ていた問題点 と して、 リ 一 ド、表面のモー ル ド材の薄ば ]? の点、 リ "^ ド と モ一 ル ド材間の接着力が小さい点、 各 リ 一 ド間におけるモ ー ル ド材のみの部分の機械的強度が小さ い点について 解決 した安価 半導体装置を提供する も のである 。 発 明 の 開 示
即ち、 本発明は、 第 1 の厚さであ る素子搭載部 と 、 この素子搭載部上に搭載された半導体素子と この半 導体素子の周辺に離間 して形成された少な く と も 部 が第 1 の厚さ よ ]9 厚い第 2 の厚さ である導電性を有す る複数の リ ー ド と 、 この半導体素子 と これ ら リ ー ド と を接続する複数の導電侔と 、 前記 リ 一 ドの一部の表裏 面を露 出させた状態で前記素子搭載部 と前記半導体素 子と 前記 リ ー ド と 前記導電体 と を封止する第 2 の厚さ のモ ー ル ド材 と を、 備え て る る こ と を特徵 と する半導 体装置であ る 。 こ の半導体装置に よ れば、 上下金型を リ ー ド、の第 2 の厚さ で決め られる厚さ ま で押圧 し、 モ — ル ド材にて封止する こ と がで き るので、 リ ー ドの第 2 厚さ 部分におけ る モ ー ル ド材の廻 ]3 込みに よ る薄ぱ ]? の発生を防止で き る 。
又は、 本発明は、 前記 リ ー ドの第 2 の厚さ部分 を リ ー ド延在部を折 ]? 曲げる こ と に よ っ て形成 してい る ので、 安価 半導体装置を容易に製造で き る 。 さ らに、 こ の リ ー ド延在部を、 他の リ ー ドに接する こ と く 他 の リ ー ドに対 しては ]? 出 して延在させたので、 リ ー ド の剥離を防止で き る と 共に 、 モ ー ル ド、材部分の ク ラ ッ ク を防止で き 、 半導体装置の機械的強度が向上する。
又、 本発明は、 素子搭載部 と 、 こ の素子搭載部上に 搭載された半導体素子 と ¾ こ の半導体素子の周辺に離 間 して形成さ れた導電性を有する複数の リ ー ド と 、 前 記 リ ー ド と 前記半導体素子 と を接続する導電体 と 、 複 数の前記 リ ー ド端子で共通に保持さ れる 1 又は 2 以上 の絶縁性補強体 と 、 前記絶縁性補強体を狭持する よ う に折 j? 曲 げ られた前記 リ ー か ら延在する 導電性を有 する リ ー ド延在部 と 、 前記 リ ー ドの一部 と 前記 リ ー ド 延在部の一部 と を露出させた状態で前記素子搭載部 と 前記半導体素子 と 前記 リ 一 と 前記 リ 一 ド延在部 と 前 記絶縁性補強体 と を封止するモ ー ル ド材 と を設けた半 導侔装置である。 この発明に よれば、 リ ー ド延在部を 上方に折 ]) 曲げ、 これでかかえる よ う 形で、 絶縁性 補強体を機械的に固定し、 この リ ー ド延在部を上下金 型に密着する様に £力をかけて挟み込んだ上で、 モ ー ル ド材で封止成形を行ったので、 リ ー ド又は リ ー ド延 在部の露出面におけるモ ー ル ド材の薄ば ]) の発生を防 止でき る。 さ らに、 絶縁性補強体によ 半導体装置の 機械的強度が向上する と共に、 リ ー ドがこの補強体に 固定されているために剥離が防止でき る。 図面の簡単る説明
第 1 図（a)〜第 4 図（a)及び第 1 図（b)〜篛 4 図（ )はそれ ぞれ、 従来の半導体装置を示す平面図及び斬面図 .. 第 5 図（a)は本発明の 1 実施例を示す樹脂封止型の半導体 装置の平面図、 第 5 図（b)は第 5 図（a)に示される A - A 線での断面図であ j?第 6 図（a)〜第 6 図（d)はその製造方 法を説明するための図、 第 7 図（a)及び第 7 図 (b)は本発 明の他の実施例に用 るための リ 一 ド フ レ ー ム を示す 平面図、 第 8 図（a)及び第 8 図（b)はそれぞれ他の実施例 を示す半導体装置の平面図及び断面図、 第 9 図（a)〜第
9 図（ はそれぞれ他の実施例を示す半導体装置の上面 図、 底面図及び靳面図であ 第 1 0 図（a)〜第 1 0 図（d) はその製造方法を説明するための図、 第 1 1 図（a)〜第 1 1 図（c)はそれぞれ他の実施例を示す半導体装置の上 面図、 底面図及び新面図であ ！）第 1 2 図（a)〜第 1 2 図 (e)はその製造方法を説明するための図、 第 1 3 図（a)及 び第 1 3 図（b)は他の実施例の半導体装置に用いる絶縁 性補強体の平面図である。
尚、 各図において 同一部分には同一符号を付 して いる。 発明を実施するための最良の形態 以下添付図面を用いて、 本発明の実施例を詳細に説 明する。
第 5 図（a)及び第 5 図（b)において、 半導体素子 5 J は、 図示 し い Ag ペース ト 等の接着剤あるいは Au - S i共晶 等の手段を用いて素子搭載部 5 2 〇上面に固着されて いる。
この素子搭載部 5 2 は、 導電性を有 した、 例えば C u 合金 （ Cu ； 9 7· 8 % ， S n ； 2 % ， Ni ； 0. 2 。） ま たは Fe 合金 （ Fe ； 5 8 % ， N i ； 4 2 % ： 通称 4 2 合金 ） か ら る金属板で、 0. 1 漏 〜 0. 2 丽 の厚さ を有 している。
素子搭載部 5 2 の周囲には半導体素子 5 J と Au等の ワ イ ヤ 5 3 を介 し接続される複数の リ ー ド 5 4 が、 素 子搭載部 5 2 の下面延長上に下面を有 し配設されてい る o
この リ ー ド 5 4 は、 素子搭載部 5 2 と 同 じ材質から 、 ワ イ ヤ 5 3 が接続される接続面 5 4 a とそれと 隣接する突出部 5 b と で構成されている。
その接続面 5 4 a は、 素子搭載部 5 2 と等 しい厚さ で、 且つ素子搭載部 5ノ 側に位置し、 ワ イ ヤ 5 3 が接 続されている。 ま た半導体素子 5 1 、 素子搭載部 5 2 及びワ イ ヤ 5 3 と共に、 モ ール ド、材と してエ ポキ シ樹 月旨 （ 以下単に樹脂と称し用いる ） 5 5 で封止されてい る。
ま た突出部 5 4 b は、 樹脂 5 5 の上面延長上ま で突 出 してお 、 素子搭載部 5 2 側とその反対側の全側面 では樹脂 5 5 と密着され、 上面では樹脂 5 5 に覆われ ずに露出され、 且つ樹脂 5 5 と共に平坦化されている。 こ こは例えば 0. 6 tm！ 〜 0. 7 龍 の厚さ を有 している。
尚、 突出部 5 4 b の素子搭載部 5 2 側とは反対側の 側面の下方に有する極小な突起部は、 半導体装置を個 片分割する際にカ ツ ト されたサポー ト パ、一 5 6 である。
樹脂 5 5 は、 半導体素子 5 1 ， 素子搭載部 5 2 .. ヮ ィ ャ 5 と リ ー ド 5 4 を封止 し、 その上面は突出部 5 4 b の上面と同一平面上に、 ま たその下面は素子搭 载部 5 2 ま たは リ ー ド 5 4 の下面と 同一平面上に構成 されている。 すなわち素子搭載部 5 2 及び リ ー ド 5 4 の下面は樹脂 5 5 で覆われずに露出され 他装置との 接続部を成している。 ま た、 突出部 5 4 b の上面でも 他装置と の接続部とする こ とができ る。
次に、 以上の よ う に構成される半導体装置の製造方 法について、 第 6 図（a)〜第 6 図（d)を用いて説明する。
第 6 11 (a)は、 半導体装置の製造に用い られる リ ー ド フ レ ー ム である。 こ の リ ー ドフ レ ー ム は、 例えば C u 合金 （ C u ； 9 7. 8 % S n ； 2 % , N i ； 0. 2 % ) ま たは F e 合金 （ F e ； 5 8 % , N i ； 4 2 % ： 通称 4 2 合金 ） 力ゝ ら ほぼ平行 に配列さ れた 2 本の第 1 の外枠 5 7 'と それを支持す る複数の第 2 の外梓 5 8 と 、 その第 2 の外枠 5 S 間に 位置 し、 サ ボ一 ト パ一 5 6 で連結 して、 支持される リ — ド 5 4 を有 している 。 更に 、 その外梓 5 7 には樹脂 5 5 が注入される注入ゲー ト 5 9 及び樹脂封止部の空 気が樹脂 5 5 の注入に よ っ て排出 される エ ア一 ベン ト 6 ひ が形成さ れている。 ま た 複数本の リ ー ド 5 4 の 中の 1 本は、 素子搭载部 5 2 、 接続面 5 4 a と 突出面 5 4 b を有 している 。
そ して、 素子搭載部 5 2 、 接続面 5 4 a 、 サ ポー ト パ一 5 6 並びに注入ゲ、 ー ト 5 9 、 エ ア 一 ベ ン ト 6 0 K 相当する部分 （ 以下単に薄板部 と 称 し用い る ） を 、 従 来カゝ ら用い られている ハ 一 フ エ ッ チ ン グ に よ っ て、 あ ら：^ じめ第 1 ， 第 2 の外枠 5 7 ， 5 S の厚さ よ 力 薄い状態に形成 してお く 。 例えば、第 1 ， 第 2 の外 枠 5 7 ， 5 S の厚さが 0. 7 籠 ら薄板部の厚さ を 0. 2 霞に形成する。
次に、 第 6 図（b)の よ う に、 素子搭載部 5 2 上に、 半 導体素子 5 J を図示 し い Ag ペース ト 等の接着剤 ある いは Au - S i 共晶等を用いて固着 し、 次に、 その半導 体素子 5 1 と 接続面 5 4 a と の間を 、 従来か ら用いて いた ヮ ィ ャ ボ ン デ ィ ン グ方法に よ つ て 、 Αυ等のワ イ ヤ 5 3 で接続する 。
その後、 こ の リ ー ドフ レ ー ムを 図示 し い狭持面 が平 ら な上部金型 と 下部金型 と で上下方向か ら狭持す Ό o
次に、 第 6 図（c)の よ う に、 樹脂 5 5 、 例えばェ ポキ シ樹脂を注入ゲ ー ト 5 9 よ 注入 し、 その後硬化する。 その際、 エアー ベ ン ト 6 0 か ら樹脂封止部の空気はス ム ーズに排出される ため、 樹脂 5 5 の成型性は良好 と な る 。 ま た、 突出部 5 4 b は上 。 下部金型に密着 した 状態に ある ので、. 樹脂 5 5 の突出部 5 4 b の上面への ま わ ]? 込みに よ る不都合は生 じる い と共に、 樹脂 5 5 の注入時間及び圧力に よ る リ ー ド 5 4 のばたつ き が抑 制され、 も って下部金型 と の間隙への樹脂 5 5 の侵入 が防止で き てい る。
その後 . 図中の一点幾線に示さ れている半導体装置 の外形に沿 ってプ レ ス打抜き 等の手段を用 て個片分 割する こ と に よ ]? 、 第 5 図（a)及び（b)に示さ れる よ う な 半導体装置が得 られる 。
ま た、 2 の実施例においては、 リ ー ドフ レ ー ム の第 1 ， 第 2 の外枠 5 7 , と硬化 した樹脂 5 5 と はサ ポー ト パ — 5 6 のみを カ ツ 卜 する こ と で容易に 1¾ 々 の 半導体装置を外す こ と ができ る 。 よ っ て、 第 6 図（d)に 示す よ う に リ ー ド フ レ ー ム に於て、 第 6 （c)に示され る プ レ ス打抜き 部分 （ 図中一点鎖線 ） に沿 って第 ェ ， 第 2 の外枠 5 7 ， 5 S を設ける と 良い。 これに よ 、 半導体装置の個片分割工程において、 例えばそれをプ レ ス打抜き する場合では、 カ ッ ト 部分の減少に よ 、 も っ て刃部への負担が輊減される 。 ま た、 サ ポー ト パ
— 5 6 を短縮で き 、 も っ て リ ー ド フ レ ー ム の ハ0 タ ー ン 密度 も 向上で き る 。
ま た、 第 6 図（a)に示す素子搭載部 5 2 等の薄板部で あ る リ ― ド フ レ ー ム の所定部分を薄い状態に形成する 他の方法 と して 、 第 7 図（a)及び第 7 図（b)を用いて説明 する 。
A , B はそれぞれ リ ー ド フ レ ー ム であ ]? 、 各々 の厚 さ を 、 リ ー ド フ レ ー ム A は 0. 2 丽 、 リ ー ド フ レ ー ム B は 0. 5 籠 と する 。
こ の リ ー ドフ レ ー ム A は、 外枠 5 7 ， 5 8 、 注入ヶ、、 — ト 5 9 、 エ ア 一 ベ ン ト 6 0 、 素子搭載部 5 2 、 リ ー F 5 4 と サ ポー ト パ 一 5 6 に相当する ハ。 タ ー ン以外の 部分がプ レ ス打抜 き さ れてい る 。
ま た リ ー ド フ レ ー ム B は、 突 出部 5 4 b サ ポー ト パ ー 5 6 、 外枠 5 7 , 5 S に相当する ハ0 タ ー ン以外の 部分がプ レ ス打抜 き され、 素子搭載部 5 2 、 接合面 5 4 a 、 注入ゲ ー ト 5 9 及びエ ア 一 ベ ン ト 6 0 に相当 する ハ。 タ ー ン の部分はプ レ ス打抜 き に よ つ て除去され ている も のであ る 。
そ して、 リ ー ドフ レ ー ム A を下部 と し、 その上部に リ ー ド フ レ ー ム B を、 例えば導電性の接着剤 を用いた 、 溶接 （ ス ポ ッ ト 溶接 ） 等に よ ]? 重ね る こ と に よ つ て 、 リ ー ド フ レー ム の所定部分を薄い状態に形成する こ とが'でき る。
こ の方法は、 前述したハ ー フ エ ッ チ ン グを用いる方 法に対 し すでに平面に於て平坦化された複数の リ ー ドフ レー ム の貼 ]3 合せによ るため、 素子搭載部 5 2 の 上面及び接続面 5 4 a 上面は平坦率が高 ぐ 、 半導体素 子 5 2 及び ワ イ ヤ 5 3 の固着 ， 接続具合も 良い。 更に、 角部には曲面状態はな く 、 接続面 5 4 a 上面を狭 く す る こ と も 可能であ 、 も って半導体装置の縮小化が期 待でき る も のである。
第 8 図（a)及び第 8 図（b)は他の実施例を示す半導体装 置であ ]? 、 それぞれ、 その平面図、 C - C 線での断面 図である。
第 5 図を用いて説明 した実施例では接続面 5 4 a の 高さ と 、 素子搭載部 5 2 に固着された半導体素子 5 1 の高さが、 前者の方が低い場合を示しているが、 これ に限らず双方の高さ を同 じに形成 して も よい。 こ の場 合は ワ イ ヤ 5 3 がたるみ、 素子搭載部 5 2 への接触等 の不都合を解消する こ とができ る。 そ して、 その よ う 構造を有する リ ー ドフ レ ー ムを形成する には、 上記 したエ ッ チ ン グを用いて も 、 ま た異なるハ0ター ンを有 する リ 一 ド フ レ ー ムを 3枚重ねる方法等が考え られる c 第 9 図（a)〜第 9 図（c)は、 他の実施例を示す半導体装 置であ ]3 、 それぞれ、 上面図、 底面図及び第 9 図（a)の A - A線での新面図である。 第 9 図（a)〜第 9 図（c)において ¾ 半導体素子 5 J は、 素子搭載部 5 2 O上面に固着さ れ、 複数の リ ー ド 5 4 に ワ イ ヤ 5 3 で接続さ れてい る 。 これ らは、 リー ド 5 4 の底面及び リ 一 ド延在部 6 1 の表面を露出 した状態で 樹脂 5 5 に よ ]9 モ ー ル ド、成形さ れてい る 。
次に 第 9 図（a)〜第 9 図（c)に示 した半導体装置の製 造方法について 0 図（a)〜第 1 0 ：¾ (d)を用い て説 明する 。
第 I 0 図（a)は 第 9 図に示 した半導体装置に用い ら れる リ ー ド、 フ レ ム の平面図 であ ]? 、 第 1 0 図（a)にお いて リ ー ド、 フ レ ム 6 2 は、 例えば厚さ 0. 1 丽 〜 0. 2 丽程度の C u 合金や F e 合金等の金属板を用いて プ レ ス 加工や エ ッ チ ン グ加工等に よ 作 られる も ので、 ほぼ 行に配列さ れた 2 本の フ レ ー ム枠 5 7 ， 5 7 を有 し てい る 。 フ レ ー ム枠 5 7 ， 5 7 間には、 サ ポー ト 部 5 6 に よ 支持された素子搭威部 5 2 を有 し、 その素子搭 载部 5 2 の周囲には、 サ ポー ト 部 5 6 に よ ] それぞれ 支持さ れた複数の矩形状の外部端子用 リ 一 ド 5 4 が設 け られている 。 各 リ ー ド 5 4 の 一部は、 近接する リ 一 P 5 4 に対 しては j 出 してお ] 9 、 破線にて示さ れる位 置で 9 0° 上方に折曲 げ られる リ 一 ド延在部 6 2 が延設 さ れてい る。 さ ら に各 リ ー ド延在部 6 J の両側には、 折 ]? 曲げが容易 と ¾ る よ う に凹状の切 欠 き 部がそれ ぞれ設け られ て いる 。 ま た、 素子搭載部 5 2 の一部に は、 リ ー ド 5 4 と 同様に 、 リ ー ド、延在部 6 J が形成さ れている。
次に第 1 0 図（b)は半導体素子が搭載された リ ー ド フ . レ ー ム を示す平面図である。 第 1 0 図（b)において、 リ 一 ド延在部 6 1 が 9 0°上方に折 曲げられた後、 リ 一 ド フ レ ー ム 6 2 の素子搭載部 5 2 上に、 Ag ぺ一ス ト等 の接着剤あるいは Au - S i 共晶等の固着手段を用いて 半導体素子 5 2 が固定され その半導侓素子 5 2 の端 子がワ イ ヤ 5 3 に よ j9 リ ー ド 5 4 の表面に接続される。
半導体素子 5 J が搭載された リ ー ド、 フ レ ー ム 6 2 は、 第 1 0 図（c)に示すよ う に、 モ ー ル ド成形のために上金 型 6 3 と下金型 6 4 の間にセ ッ ト される。 上金型 6 3 と下金型 6 4 と で、 リ ー ドフ レ ー ム 6 2 を上下方向か ら挟み込むと 、 フ レ ー ム枠 5 7 , 5 7 が上 ， 下金型
6 3 , 6 4 間に固定される と共に、 各 リ ー ド 5 4 及び 素子搭載部 5 2 の リ 一 ド延在部 6 2 が上金型 6 3 によ 下方向に押圧されるため、 その各 リ ー ド 5 4 及び素 子搭載部 5 2 の裏面が下金型 6 4 に密着固定される。 そ して、 例えば、 上金型 6 3 に設け られた図示 し ¾い 注入ゲー ト よ ]3溶融樹脂等のモ ー ル ド材 5 5 を注入す れば 第 1 0 図（d)に示すよ う に、 素子搭載部 5 2 と各 リ ー ド 5 4 、 各 リ ー ド 5 4 間、 半導体素子 5 I 、 及び ワ イ ヤ 5 3 がモ一ノレ ド材 5 5 で封止される。
その後、 上 ， 下金型 6 3 ， 6 4 を取！） 除き 、 プ レ ス 等の手段を用いてサポー ト 部 5 6 を切断し、 個片分割 すれば、 第 9 図（a)〜（c)に示すよ う な、 モ ー ル ド、成形さ れた半導体装置が得 られる。 こ の半導体装置の表面に は リ ー ド延在部 6 _Z の上面が露出 し、 底面には素子搭 載部 5 2 の裏面及び リ 一 ド 5 4 の裏面がそれぞれ露出 してい る 。 こ の半導体装置を I C カ ー ド、等に組込んだ 場合、 露出 した リ ー ド 5 4 の裏面は、 外部機器等 と の 接続用の端子と して使用される 。
上記実施例の リ ー ド フ レ ー ム 6 2 及びそれを用 いた 半導体装置では 次の よ う 利点を有 してい る。
① 素子搭載部 5 2 及び リ ー ド 5 4 の一部であ る リ 一 ド延在部 6 1 を上方に折曲 げて半導体装置を形成 し たので、 モ ー ル ド成形の際に、 上金型 6 3 でその リ ー ド延在部 6 1 を下方向 に押圧すれば、 素子搭載部 5 2 及び リ ー ド 5 4 の裏面が下金型 6 4 に密着固定される。 そのため、 特に リ 一 ド 5 4 〇裏面へのモ ー ノレ ド材 5 5 の廻 込みに よ る薄ば ]? の発生を防止で き る 。
(ϋ) 素子搭載部 5 及び リ ー ド 5 4 の一部であ る リ - ド延在部 6 1 に切 ] 欠 き 部を設けたので、 こ の切 欠 き 部内にモ ー ル ド、材 5 5 が充塡される 。 そのえめ、 ア ン カ 一効果に よ 、 特にモ ー ル ド材底面か ら の リ ー ド 5 4 の剥離を防止で き 、 半導体装置の信頼性が向上 する 。
(jil) リ ー ド延在部 6 J を 、 近接する リ ー ド、 5 4 方向 へは 出す よ う に したので、 リ ー ド 5 4 間等のモ ー ル ド材部分の ク ラ ッ ク を防止で き る 。 その上、 リ ー ド、延 在部 6 2 が骨格の よ う 働き をする ため、 半導体装置 の機械的強度が著 し く 向上する 。 従っ て、 半導体装置 の信頼性を低下させる こ と な く 、 薄型化を よ ]? 向上さ せる こ とがで き る 。
リ ー ド フ レ ー ム 6 2 は、 従来の よ う な 肉厚を厚 く した も の等に比べて、工程数を増やすこ と な く 簡単 に製造で き 、 生産性に も優れている。
第 1 1 図（a)〜第 1 1 図（c)はそれぞれ他の実施例の半 導体装置を示す 面図、 上面図及び底面図であ る。
第 1 1 図（a)〜第 1 1 図（c)に いて、 半導体素子 5 1 は、 素子搭載部 5 2 の上面に固着され 複数の リ ー ド 5 4 に ワ イ ヤ 5 で接続されてい る 。 絶縁性補強体 65 は リ ー ド 5 4 か ら延在する リ ー ド延在部 6 J を折 曲げる こ と に よ ]) 、 複数の リ ー ド 5 4 及び リ ー ド延在 部 6 J にて狭持されて る 。 これ らは、 リ ー ド 5 4 の 底面及び リ ー ド延在部 6 1 表面を露出 した状態で、 樹脂 5 5 に よ モ ー ル ド成形されてい る 。 以下、 第 1 2 図（a)〜第 1 2 図（e)を用 て、 こ の半導体装置の製造方 法を説明する。
第 1 2 図（a)において、 リ ー ドフ レ ー ム 6 2 は、 素子 搭載部 5 2 、 リ ー ド 5 4 、 サ ポー ト 部 5 6 、 外枠 5 7 、 リ 一 ド延在部 6 1 に相当する ハ。 タ ー ン の部分を残 して、 選択的にエ ッ チ ン グあるいはス タ ン ヒ。 ン グ プ レ ス加工 等の手段を用いて成形加工する こ と に よ j? 得 られたも の であ る 。 リ ー ド延在部 6 2 は破線にて示される位置 で約 9 (お 折曲 げ られ、 絶縁性補強体 6 5 を固定する。 第 1 2 図（b)において、 絶縁性フ レ ー ム 6 6 は 性補強体 6 5 を フ レ ー ム状に成形 した も ので あ ]? 、 ァ ル マ イ ト 等の金属酸化物ある いは樹脂等の素材で形成 され、 モ ー ル ド、成形時における樹脂 5 5 の注入ゲ一 ト を備えている 。
次に第 1 2 図（ において、 絶縁性 フ レ ー ム 6 6 を リ ― ドフ レ ー ム 6 2 に重ね合わせ、 絶縁性補強体 6 5 を 複数の リ 一 ド延在部 6 1 でかかえ込む よ う る形で折 曲げる こ と に よ 固定する 。 その後、 半導体素子 5 1 を素子搭載部 5 2 の上面に固定 し ワ イ ヤ 5 3 に よ ！） 接
1%す 。
次に、 第 1 2 図（d)において、 上 ' 下金型 6 3 ， 6 4 に よ 上下方向 よ はさ み込ま れ、 エ ポ キ シ樹脂等に よ ] 封止成形さ れる が、 その際 リ ー ド延在部 6 J 及び 絶縁性補強体 6 5 が上金型 6 3 に よ 押えつけ られる ため、 リ ー ド 5 4 は下金型 6 4 に完全に密着 し、 樹脂 の リ ー ド 5 4 下面への廻 込みは な く 、 薄ば の発生 を防止する こ と がで き る 。
第 1 2 図（e)は、 封止成形後の状態を示す平面図 であ ] 、 素子搭載部 5 2 及び リ ー ド 5 4 の底面、 リ ー ド延 在部 6 i の表面を露出 した状態で樹脂 5 5 に よ 1? 封止 成形さ れてい る 。
こ の半導体装置では 、 絶縁性補強体 6 5 に よ ]? 複数 の リ ー ド 5 4 を共通に固定 してい るので . - 各 リ ー ド 5 4 間の樹脂 5 5 部における ク ラ ッ ク 発生を防止で き る と 共に、 リ ー ド 5 4 の剥離を防止する こ とができ る。 さ らに、 この半導体装置の選別を、 露出 した リ ー ド延在 部 6 2 〇表面に直接プロ ーブ針等を接触させて行 う こ とができ 、 従って リ ー ド 5 4 の底面を外部機器 との接 続端子と して用いる こ と によ ]) 、 針キズ等の外観上の 問題点を防止する こ とができ る。
尚、 この実施例において も最終的にはプ レ ス等の手 段を用いて、 外枠 5 7 及び絶縁性フ レ ー ム 6 6 よ ])切 1)離 し、 個片分割する こ と に よ ]3 第 1 1 図（a)〜（c)に示 される よ う ¾ モ ー ル ド成形された半導体装置が得 られ る
お、 本発明は図示の実施例に限定されず、 種 々の 変形が可能である。 その変形例と しては、 例えば次の よ う な も のがある。
① 上記実施例では、 ワ イ ヤ ボ ン デ ィ ン グ型の もの について説明 したが、 ワ イ ヤ レ ス ボ ン デ ィ ン グ型の も のに変形する こ と も 可能である。
例えば、 第 5 図の素子搭載部 5 2 を細 く するか、 あ るいは省略 し、 それに応じて第 5 図に示す左右の リ ー P 5 4 を相互に接近させ、 バ ン プ電極付き の半導体素 子を、 そのパ ンプ電極を介 して直接 リ ー ド 5 4 に接続 すれば、 ワ イ ヤ レ ス ン デ ィ ン グ型の半導体装置を得 る こ とができ 、 それによ つて よ j?構造の簡単化と薄型 ィ匕が可能となる。
② 第 1 1 図における 、 絶縁性補強体 6 5 は 2 本の 棒状の も のについて説明 したが、 第 1 3 図（a)及び第 1 3 図（b)に示す よ う に U 状あるいは枠状の も のを用いる こ と も でき る。 産業上の利用可能性
以上詳細に説明 したよ う に 本発明に係る樹脂封止 型の半導体装置は リ ー ドと樹脂と の接着力が強 く リ ー ドの剥離がな く 、 リ ー ド表面の樹脂に よ る薄ば ]?が ¾ く 、 各 リ ー ド間における樹脂部の機械的強度が強い と い う利点を有 し、 例えば腕時計、 カ メ ラ 、 I C カ ー ド等の薄型で小型の半導体装置と して極めて有効に利 用する こ と ができ る。

Claims

請 求 の 範 囲
1. 第 1 の厚さである素子搭載部と、
該素子搭載部上に搭載された半導体素子と、
該半導体素子の周辺に離間 して形成された少な く と
5 も一部が第 1 の厚さ よ 厚い第 2 の厚さである導電性 を有する複数の リ 一 ド と、
該半導体素子と該 リ 一 ドと を接続する導電体と 、 前記 リ 一 ドの一部の表裏面を露出させた状態で前記 素子搭載部と前記半導体素子と前記 リ 一 ド と前記導電0 体と を封止するモ ー ル ド材と を、
' 備えてな る こ と を特徵とする半導体装置。
2. 前記素子搭载部が前記 リ ー ドの 1 つから延在 して なる導電性を有する部材である こ と を特徴とする請求 の範囲第 1 項記載の半導体装置。
5 3. 第 1 の厚さである素子搭載部と 、
該素子搭載部上に搭載された半導体素子と、 該半導体素子の周辺に離間 して形成された導電性を 有する複数の リ ー ドと、
該 リ ー ドか ら第 1 の厚さ よ ]?厚い第 2 の厚さを も つ 0 て上方向に延在する導電性を有する リ 一 ド延在部と、 前記 リ 一 ドと前記半導体素子と を接続する導電体と、 前記 リ ー ドの一部と前記 リ ー ド延在部の一部と を露 出させた状態で前記素子搭載部と前記半導体素子と前 記 リ ー ドと前記 リ ー ド延在部と前記導電体とを封止す 25 るモ ー ル ド材と を、 備えて る こ と を特徴とする半導体装置。
4. 前記素子搭載部が前記 リ ー ドの 1 つか ら延在 して る る導電性を有する部材である こ と を特徵とする請求 の範囲第 3 項記載の半導体装置。
5. 前記 リ ー ド延在部が他の リ ー ドに接する こ と ¾ く 他の リ ー ドに対 しては ]? 出 して延在 している こ と を特 徵とする請求の範囲第 3項記載の半導体装置。
6. 素子搭載部と 、
該素子搭載部上に搭載された半導体素子と 、
該半導体素子の周辺に離間 して形成された導電性を 有する複数の リ ー ドと 、
前記 リ 一 ド、 と前記半導体素子と を接続する導電体と、 複数の前記 リ 一 ド端子で共通に保持される 1 又は 2 以上の絶縁性補強体と 、
前記絶縁性補強体を狭持する よ う に折 曲げられた 前記 リ 一 ド、か ら延在する導電性を有する リ 一 ド延在部 と 、
前記 リ ー ドの一部と前記 リ ー ド延在部の一部と を露 出させた状態で前記素子搭載部と前記半導体素子と前 記 リ ー ド と前記 リ ー ド延在部と前記絶縁性補強体と を 封止するモ ー ル ド材と を、
備えてる る こ と を特徵とする半導体装置。
7. 前記素子搭載部が前記 リ ー ドの 1 つか ら延在 して な る導電性を有する部材である こ と を特徴とする請求 の範囲第 6 項記載の半導体装置。
PCT/JP1989/000682 1988-07-08 1989-07-06 Semiconductor device WO1990000813A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP89908272A EP0424530B1 (en) 1988-07-08 1989-07-06 Resin-sealed semiconductor device
DE68927295T DE68927295T2 (de) 1988-07-08 1989-07-06 Kunstharzversiegeltes halbleiterbauelement

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP63/168834 1988-07-08
JP16883488 1988-07-08
JP1/68894 1989-03-20
JP6889489 1989-03-20

Publications (1)

Publication Number Publication Date
WO1990000813A1 true WO1990000813A1 (en) 1990-01-25

Family

ID=26410084

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1989/000682 WO1990000813A1 (en) 1988-07-08 1989-07-06 Semiconductor device

Country Status (4)

Country Link
US (1) US5157475A (ja)
EP (1) EP0424530B1 (ja)
DE (1) DE68927295T2 (ja)
WO (1) WO1990000813A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023133A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Ind Co Ltd リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法
JP2007116071A (ja) * 2005-10-20 2007-05-10 Nippon Micron Kk 電子部品用パッケージ
JPWO2007148782A1 (ja) * 2006-06-22 2009-11-19 大日本印刷株式会社 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置
JP2017510079A (ja) * 2014-04-30 2017-04-06 インテル コーポレイション 成形コンパウンドを有する集積回路アセンブリ

Families Citing this family (162)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230348B2 (ja) * 1993-09-06 2001-11-19 ソニー株式会社 樹脂封止型半導体装置及びその製造方法
JPH07202110A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体装置
US6686226B1 (en) * 1994-02-10 2004-02-03 Hitachi, Ltd. Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
JPH0883866A (ja) * 1994-07-15 1996-03-26 Shinko Electric Ind Co Ltd 片面樹脂封止型半導体装置の製造方法及びこれに用いるキャリアフレーム
DE4427309C2 (de) * 1994-08-02 1999-12-02 Ibm Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten
FR2736740A1 (fr) * 1995-07-11 1997-01-17 Trt Telecom Radio Electr Procede de production et d'assemblage de carte a circuit integre et carte ainsi obtenue
US5963796A (en) * 1996-07-29 1999-10-05 Lg Semicon Co., Ltd. Fabrication method for semiconductor package substrate and semiconductor package
FR2741191B1 (fr) * 1995-11-14 1998-01-09 Sgs Thomson Microelectronics Procede de fabrication d'un micromodule, notamment pour cartes a puces
KR100206894B1 (ko) * 1996-03-11 1999-07-01 구본준 바지에이 패키지
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
KR0185512B1 (ko) * 1996-08-19 1999-03-20 김광호 칼럼리드구조를갖는패키지및그의제조방법
DE19640304C2 (de) * 1996-09-30 2000-10-12 Siemens Ag Chipmodul insbesondere zur Implantation in einen Chipkartenkörper
JP3499392B2 (ja) * 1997-02-12 2004-02-23 沖電気工業株式会社 半導体装置
US6861735B2 (en) * 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
DE19800646C2 (de) * 1998-01-09 2000-05-04 Siemens Ag Trägerelement für einen Halbleiterchip
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
US6130473A (en) 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
JP3862411B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
JP3862410B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
DE19844966A1 (de) * 1998-09-30 2000-01-13 Siemens Ag Halbleiterbauteil sowie dieses umfassender Chipkartenmodul
SG80077A1 (en) * 1998-10-19 2001-04-17 Sony Corp Semiconductor integrated circuit card manufacturing method, and semiconductor integrated circuit card
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
JP4362163B2 (ja) * 1999-04-06 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
US20070176287A1 (en) * 1999-11-05 2007-08-02 Crowley Sean T Thin integrated circuit device packages for improved radio frequency performance
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
US6483180B1 (en) * 1999-12-23 2002-11-19 National Semiconductor Corporation Lead frame design for burr-free singulation of molded array packages
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US7091606B2 (en) * 2000-01-31 2006-08-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device and semiconductor module
DE10008203B4 (de) * 2000-02-23 2008-02-07 Vishay Semiconductor Gmbh Verfahren zum Herstellen elektronischer Halbleiterbauelemente
US6452255B1 (en) 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6677667B1 (en) 2000-11-28 2004-01-13 National Semiconductor Corporation Leadless leadframe package design that provides a greater structural integrity
US6933174B1 (en) 2000-11-28 2005-08-23 National Semiconductor Corporation Leadless leadframe package design that provides a greater structural integrity
KR20020058209A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6469398B1 (en) * 2001-03-29 2002-10-22 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
JP2003023134A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
US6734552B2 (en) 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US7015072B2 (en) 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6790710B2 (en) * 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US6818973B1 (en) * 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
JP2004207277A (ja) * 2002-12-20 2004-07-22 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
US6803648B1 (en) 2003-01-10 2004-10-12 National Semiconductor Corporation Integrated circuit packages with interconnects on top and bottom surfaces
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
US7411289B1 (en) * 2004-06-14 2008-08-12 Asat Ltd. Integrated circuit package with partially exposed contact pads and process for fabricating the same
US7091581B1 (en) * 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US7202112B2 (en) * 2004-10-22 2007-04-10 Tessera, Inc. Micro lead frame packages and methods of manufacturing the same
US20060181861A1 (en) * 2005-02-17 2006-08-17 Walker Harold Y Jr Etched leadframe for reducing metal gaps
US7968377B2 (en) * 2005-09-22 2011-06-28 Stats Chippac Ltd. Integrated circuit protruding pad package system
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7816769B2 (en) * 2006-08-28 2010-10-19 Atmel Corporation Stackable packages for three-dimensional packaging of semiconductor dice
US7501693B2 (en) * 2006-11-17 2009-03-10 Micrel, Inc. LDO regulator with ground connection through package bottom
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
WO2008114657A1 (ja) 2007-03-16 2008-09-25 Omron Corporation 光伝送路パッケージ、光伝送モジュール、電子機器、および、光伝送モジュールの製造方法
US7977774B2 (en) * 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8766428B2 (en) * 2009-12-02 2014-07-01 Stats Chippac Ltd. Integrated circuit packaging system with flip chip and method of manufacture thereof
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
CN102214631A (zh) 2010-04-09 2011-10-12 飞思卡尔半导体公司 用于半导体装置的引线框
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9768037B2 (en) * 2014-05-16 2017-09-19 Infineon Technologies Ag Electronic device package including metal blocks
CN105405771B (zh) * 2014-09-11 2018-11-27 旭景科技股份有限公司 安装芯片于印刷电路板上的方法
US9281339B1 (en) * 2014-09-17 2016-03-08 Sunasic Technologies, Inc. Method for mounting chip on printed circuit board
CN205428897U (zh) * 2014-10-24 2016-08-03 意法半导体股份有限公司 电子装置
US9760754B2 (en) * 2015-07-06 2017-09-12 Sunasic Technologies Inc. Printed circuit board assembly forming enhanced fingerprint module
KR101747226B1 (ko) * 2016-03-16 2017-06-27 해성디에스 주식회사 반도체 패키지 기판 및 그 제조 방법
US10153424B2 (en) 2016-08-22 2018-12-11 Rohm Co., Ltd. Semiconductor device and mounting structure of semiconductor device
JP6610497B2 (ja) * 2016-10-14 2019-11-27 オムロン株式会社 電子装置およびその製造方法
US10199312B1 (en) * 2017-09-09 2019-02-05 Amkor Technology, Inc. Method of forming a packaged semiconductor device having enhanced wettable flank and structure
US11069601B2 (en) * 2018-02-27 2021-07-20 Stmicroelectronics, Inc. Leadless semiconductor package with wettable flanks
FR3081583B1 (fr) 2018-05-25 2021-10-01 Linxens Holding Procede de fabrication de cartes a puce electronique et cartes a puce electronique fabriquees par ce procede
IT202000008269A1 (it) 2020-04-17 2021-10-17 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato impilabile per montaggio superficiale e disposizione circuitale

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54149468A (en) * 1978-05-16 1979-11-22 Omron Tateisi Electronics Co Production of resin seal-type semiconductor device
JPS5556647A (en) * 1978-10-19 1980-04-25 Cii Honeywell Bull Flat package for at least one integrated circuit device
JPS62261498A (ja) * 1986-05-08 1987-11-13 イビデン株式会社 Ｉｃカ−ド用リ−ドフレ−ム
JPS639140A (ja) * 1986-06-30 1988-01-14 Mitsubishi Electric Corp 樹脂封止型半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3964093A (en) * 1973-11-05 1976-06-15 Western Electric Company, Inc. Bonding of dissimilar workpieces to a substrate
US4099200A (en) * 1976-03-26 1978-07-04 Raytheon Company Package for semiconductor beam lead devices
DE3123198C2 (de) * 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
FR2579798B1 (fr) * 1985-04-02 1990-09-28 Ebauchesfabrik Eta Ag Procede de fabrication de modules electroniques pour cartes a microcircuits et modules obtenus selon ce procede
FR2588695B1 (fr) * 1985-10-11 1988-07-29 Eurotechnique Sa Procede de fabrication d'un microboitier, microboitier a contacts effleurants et application aux cartes contenant des composants

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54149468A (en) * 1978-05-16 1979-11-22 Omron Tateisi Electronics Co Production of resin seal-type semiconductor device
JPS5556647A (en) * 1978-10-19 1980-04-25 Cii Honeywell Bull Flat package for at least one integrated circuit device
JPS62261498A (ja) * 1986-05-08 1987-11-13 イビデン株式会社 Ｉｃカ−ド用リ−ドフレ−ム
JPS639140A (ja) * 1986-06-30 1988-01-14 Mitsubishi Electric Corp 樹脂封止型半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0424530A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023133A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Ind Co Ltd リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法
JP4598316B2 (ja) * 2001-07-06 2010-12-15 パナソニック株式会社 樹脂封止型半導体装置およびその製造方法
JP2007116071A (ja) * 2005-10-20 2007-05-10 Nippon Micron Kk 電子部品用パッケージ
JPWO2007148782A1 (ja) * 2006-06-22 2009-11-19 大日本印刷株式会社 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置
JP5544714B2 (ja) * 2006-06-22 2014-07-09 大日本印刷株式会社 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置
JP2017510079A (ja) * 2014-04-30 2017-04-06 インテル コーポレイション 成形コンパウンドを有する集積回路アセンブリ

Also Published As

Publication number Publication date
US5157475A (en) 1992-10-20
DE68927295D1 (de) 1996-11-07
EP0424530B1 (en) 1996-10-02
EP0424530A1 (en) 1991-05-02
DE68927295T2 (de) 1997-05-07
EP0424530A4 (en) 1991-10-02

Similar Documents

Publication Publication Date Title
WO1990000813A1 (en) Semiconductor device
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US6642609B1 (en) Leadframe for a semiconductor device having leads with land electrodes
KR101378792B1 (ko) 클립리스 및 와이어리스 반도체 다이 패키지 및 그제조방법
US5357139A (en) Plastic encapsulated semiconductor device and lead frame
US7489021B2 (en) Lead frame with included passive devices
US7788800B2 (en) Method for fabricating a leadframe
JP2005057067A (ja) 半導体装置およびその製造方法
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP5103731B2 (ja) モールドパッケージ
TW569406B (en) Semiconductor device and the manufacturing method thereof
JP2022103594A (ja) リードフレーム、リードフレームの製造方法及び半導体装置
JP5217291B2 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置
JP2519332B2 (ja) 半導体装置
JP3691790B2 (ja) 半導体装置の製造方法及び該方法によって製造された半導体装置
JP3424184B2 (ja) 樹脂封止型半導体装置
JPH1126648A (ja) 半導体装置およびそのリードフレーム
JP2003197828A (ja) 樹脂封止型半導体装置
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JPH0793402B2 (ja) 半導体装置
JP4021115B2 (ja) 樹脂封止型半導体装置とその製造方法
JP2003188332A (ja) 半導体装置およびその製造方法
JP6923299B2 (ja) 半導体装置及び半導体装置の製造方法
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
JPH09275177A (ja) 半導体装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE FR GB IT LU NL SE

WWE Wipo information: entry into national phase

Ref document number: 1989908272

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1989908272

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1989908272

Country of ref document: EP