WO1987007413A1 - Image processor - Google Patents

Image processor Download PDF

Info

Publication number
WO1987007413A1
WO1987007413A1 PCT/JP1987/000336 JP8700336W WO8707413A1 WO 1987007413 A1 WO1987007413 A1 WO 1987007413A1 JP 8700336 W JP8700336 W JP 8700336W WO 8707413 A1 WO8707413 A1 WO 8707413A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
pixel data
reference table
window
ram
Prior art date
Application number
PCT/JP1987/000336
Other languages
English (en)
French (fr)
Inventor
Mitsuo Kurakake
Shoichi Otsuka
Yutaka Muraoka
Original Assignee
Fanuc Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Ltd filed Critical Fanuc Ltd
Priority to DE87903427T priority Critical patent/DE3788561T2/de
Publication of WO1987007413A1 publication Critical patent/WO1987007413A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/20—Image enhancement or restoration by the use of local operators

Definitions

  • the present invention relates to a raster image processing apparatus that performs a predetermined function on each pixel data and extracts features of the image.
  • FIG. 6 (a) shows the configuration of a reference table for processing 5 ⁇ 5 pixel data.
  • the reference table LUT is composed of a table TBL0 storing the data to be applied to each pixel data xij, which is to be applied to the pixel data, and a table TBL0.
  • Table TBL. It consists of a function part 20 that applies the operator fij output from it to the corresponding pixel data xU.
  • base Ki operator f 4 4 are facilities in pairs on the pixel data X 4 4 is stored.
  • Ji-up of the table TBL 0 or RAM Selector Selector DOO terminal cs is maintained at zero potential, the table TBL 0 is that is selected at all times.
  • Data lines D 0 ⁇ D 7 is Ri 8-bit der, that Ki out and the child to represent the data of 2 5 6 levels of gray scale.
  • the operation unit 20 applies the operator f ij from the table TBL 0 to the pixel data X ij to obtain the operation result fij (x ij). For example, pixel data X For 0 1, the address ADDR 0 1 is accessed and the operator f from table TBL 0. 1 is output, and this demon f f. i is assigned to pixel data x 0 1 in the operation unit 20.
  • FIG. 7 shows a conventional image processing apparatus that performs window processing simultaneously with pixel data processing.
  • This window processing is to set a window and a data W ij corresponding to the number of the data X ij, and to set the window and the data W ij
  • the value is "0”
  • a certain process is performed on the pixel data Xij corresponding to this (for example, no process is performed).
  • the data W ij is “1”
  • the corresponding pixel data X ij is subjected to processing different from the above processing, so that the pixel data XU is processed.
  • the image processing apparatus prepares different reference samples LUT 1 and LUT 2, performs individual processing on all of the pixel data xij, respectively, and performs each calculation processing.
  • M G ij CX ij) and F ij C xij) are input to the window and the ⁇ processing circuit 21, and the window data W ij corresponding to 2 is “0”.
  • G ij (xij) is output as PU (xij), and when W ij is "1", F ij (xij) is output as P i J (xij). ing .
  • LUT 1 The untransformed operator G ii is stored, and the output GUC ij) of LUT 1 is x ⁇ .
  • the output P ij (X ij) of the window processing circuit 21 outputs the pixel data of the processed pixel as it is at the address of the window data “0,”, and
  • the int data is output as pixel data that has been binarized by LUT 2 at address 1
  • a hardwire and a mouthpiece shown in FIG. 8 were used as the window and the window processing circuit 21.
  • the outputs G ij (X ij) and F ij (x ij) of the reference tables LUT 1 and LUT 2 are connected to AND circuits 30 and 3, respectively.
  • the inversion signal by the inverter 32 of the window data W ij is applied to the other input terminal of the AND circuit 30, and the window data is output.
  • WiJ ' is itself added to the other input terminal of the AND circuit 31.
  • the hardware of the hardware input port must be provided with the number of pixels to be processed: 25 pixels in the example shown in FIG.
  • the hardware of the hardware input port must be provided with the number of pixels to be processed: 25 pixels in the example shown in FIG.
  • a plurality of reference tables in which operators are arranged, and an address of each pixel data and an address data corresponding to each of the reference tables.
  • a window data line for selecting the reference tape according to the window data for the pixel data, and a selected reference table.
  • An arithmetic means for performing predetermined processing on pixel data by means of a function from a designated address, and performing predetermined processing on pixel data constituting an image.
  • FIG. 5 is a system configuration diagram showing an embodiment of the image processing apparatus of the invention.
  • FIGS. 2 and 3 are configuration diagrams showing an example of a reference template of the embodiment.
  • Fig. 5 is an explanatory diagram showing the processing of the reference table of the present invention.
  • Fig. 5 is an explanatory diagram of the processing of the reference table.
  • Figs. 6 (a) and (b) show the conventional reference table.
  • FIG. 7 is an explanatory diagram showing processing of a conventional reference table
  • FIG. 8 is a structural diagram showing a conventional window processing circuit.
  • FIG. 1 is a system configuration diagram of an image processing apparatus.
  • a processor 1 includes a ROM 2 storing a program for controlling the same, and a processor 1.
  • RAM 3 that stores the results of the arithmetic processing of window data or stores window data, and digital image data that contains analog image data captured from camera 4.
  • An AZD converter 5 that converts the data into an output and a frame memory 7 that stores the image data to be displayed on the CRT display 6 via a pass line, respectively. Kneaded.
  • pro-cell Tsu Sa 1 and connected to the reference table LUTW was the co Nborushi 3 down ⁇ than be used to pre-process of the previous image to ⁇ for cormorants row, for example binarization It consists of operators for operations, noise elimination, and degree conversion.
  • the operation result of the reference table LUTW is applied to the combo-synthesizer 8 and the result of the operation is temporarily stored in the buffer RAM 9. Is done.
  • the result of the convolution from the buffer RAM 9 is stored in the frame memory 7 via the bus of the processor 1 and is stored in the CRT disk. Displayed in Bray 6.
  • FIG. 2 is a block diagram illustrating an example of the configuration of the above-mentioned reference table LUTW.
  • This reference table LU TW contains two operators that store different operations on one pixel data. Tables TBL 0 and TBL 1 and these table TBLs
  • the data line D is provided with a function part 10 for performing an operation for each 1 j. ⁇ D7 ; J elementary data XW is input.
  • Tape b le TBL o each A de Re vinegar TBL 1 is, Ri you correspond with ⁇ de Re scan the position of the pixel data xij of 5 X 5, A de Re source line A 0 ⁇ A 4 Power et al. ⁇
  • the address is specified, that is, pixel X. 0 in ⁇ de Re scan ADDR o 0, is ⁇ ⁇ ⁇ A de, in Les scan ADDR 0 1, X 4 4 with the Soviet Union that correspond to the A de Re scan ADDR 2 4. Note that with such a 5 ⁇ 5 pixel count, the address line would have to be 5 from A0 to A4, but for example, with a prime number of 25.6 ⁇ 25.4, the address line would be There will be 16 less wires required.
  • FIG. 3 is, hands and try this over Bull TBL 0, shows an example of an arrangement of ⁇ Ko to TBL i and you is, in the position of A de Re scan ADDR o 0, the pixel data X. . G 0 0 »t 0 0, pixel data X at the address ADDR 0 1 of tables TBL 0 , TBL i.
  • the operator G to be performed on 1. ⁇ , F. i is Te over table TBL 0, T J3 to A de Re scan ADDR ss position of L 1 is the operator G 4 4 to be subjected to pair with the image element data X 4 4, F
  • BL 1 is a relay consisting of two separate RAs.
  • the chip select terminal cs of these RAs is connected to a 1-bit window and window.
  • the data W ij is inverted by the inverter 11 to be added directly or directly. this Therefore, when the window data wu is "0", the table TBL is set. Only data D is selected. ⁇ D 7 or al pixel data x ii Te over table TBL.
  • the arithmetic unit 10 performs the arithmetic processing by the arithmetic unit Gij. Also, when the window data W ij is “1”, only the table TBL 1 is selected, and the data x ij from the data lines D 0 to D 7 is from the table 1.
  • the arithmetic processing is performed by the operation unit 10 by the operator FU of the above.
  • the hand over table TBL 0, TBL 1 is formed in a different RAM, respectively Re its Sareu fin-de-Ude over data W ij Su Re
  • Each of the RAM Ji-up Selector Selector door terminal cs can be formed by one RAM.
  • window fin de ⁇ data to the WU has come as "0" of one of the RAM ⁇ de Re scan ADDR 0 0 ⁇ ADDR 5 ⁇ or in cce scan possible Oh Li, c fin-de-window data WU is "1" to a tree until the a de Re scan ADDR S 2 ⁇ ADDR ss of one of the RAM is Ru ⁇ click cell scan possible der. ⁇ Ko G 0 and follow. , G 0 1,.
  • pixel data x ij to be processed is stored in the frame memory 7.
  • Processor 1 reads out pixel data x ij sequentially from 7-frame memory 7 in accordance with a control program stored in ROM 2 and refers to a reference table. Input to LUTW.
  • the window data W ii for window processing is stored in the RAM 3, and the processor ⁇ receives the window data WU from the RAM 3. Is sent to the reference table LUTW in association with the pixel data of frame memory 7: XU.
  • FIG. 4 shows an example of an actual processing mode in the reference table LUTW.
  • the pixel data XU has no value.
  • the conversion is output without any processing, and when the window data W ij is "1", it is binarized by the binary value "2".
  • window data W ij is supplied from the 'input side' of the reference table LUTW, it is used for window processing as in the conventional device. This eliminates the need for hardware and logic.
  • the output of the reference table is reduced in order to perform the window processing. Is there no need to provide a hard drive logic in the equipment or equipment? Can be lowered.
  • the contents of RAM can be created in advance and the contents can be changed, which reduces the time required for device design. And the design change becomes extremely easy.

Description

明 細 書 '
画像処理装置
技 術 分 野
*発明 は、 各画素デー タ に対 して所定の演箕 を旌 し 画 像の特徴抽出等を行 な ラ画像処理装置に関する 。
背 景 技 術
カ メ ラ 等で撮像 された画像をデジ タ ル化 した後、 こ の デ ジ タ ル化 さ れ た画素 デ ー タ に 対 し て二値化、 濃度変 換、 あ る いは画像反転等の演箕を旌こ すため に参照テ 一 ブル （ Look Up Tabl e； L U T ) を利用す る こ と が知 ら れ てい る 。 参照テー ブル L U Tを例えば二値化演箕処理 に 用い る 場合に は、 第 5 図に示すよ う に、 処理前の 5 X 5 の画素デー タ X Πは、 参照テー ブル L U Τ に よ リ ニ値化 演箕され、 5 X 5 の二値化画素デー タ ί ( X i j ) に変換 される 。 第 5 図 に示す例では、 閎値を " 2 " に設定 し 、 " 2 " 以下のデー タ は " 0 " に、 " 2 " 以上のデー タ は
" 1 " に変換す る よ う に してい'る。
第 6 図 （ a ) は 5 X 5 の画素デー タ 処理用の参照テ 一 ブルの構成 を示 し て い る。 同図において参照テ ー ブル L U T は 、 個 々 の 画素 デ ー タ x i jに 対 さ せて こ の画素 デー タ に施 さ れる べ き演箕子を格納 し てい る テ ー ブル T B L 0 と 、 テ ー ブル T B L。 か ら出力さ れ る演算子 f i j を対応 した画素デー タ x Uに施す演箕部 2 0 と か ら構成 されてレ、 る 。 テー ブル T B L 0 には、 ^ えば 5 本の ア ド、 レ ス線 A 0 0 〜 A 。 4 が入力 し てお り 、 これ に よ つ て最 大 3 2 の テ ー ブルァ ド レ ス空間がア ク セ ス で き る 。
第 6 図 （ b ) は、 上記参照テ ー ブル L U T内の メ モ リ 構成の一例 を示 し てぉ リ 、 こ の メ モ リ 構成か ら わかる よ う に テ ー ブ ル T B L 0 の 各 ア ド レ ス が 、 5 X 5 の画素 デー タ x i iの位置に対応 している。 即ち 、 第 5 図に示 し た画素デー タ X 。 0 はア ド レ ス A D D R 0 0 に 、 X o 1 はア ド レ ス A D D R 0 i に 、 x 4 4 ほア ド レ ス A D D 2 4 に対応 し て い る 。 テ一 ブル T B L 0 の ア ド レ ス A D D R 0 0 位置に は、 画素データ X 。 0 に対 し て施 される ベ き演箕子 f 。 0 が、 テ ー ブル T B L 。 の ア ド レ ス A D D R 0 1 位置に は、 画素データ x 。 1 に対 し て施 される ベ き演算子 f 。 1 が、 テ一 プル T B L のア ド レ ス A D D R
Z 4 位置には、 画素デー タ X 4 4 に対 し て施 される べ き 演算子 f 4 4 が格納 されている。 テー ブル T B L 。 は R A Mか ら な り 、 従っ て個 々の画素デー タ x i iに対する 演 箕子 f i jが変更可能 に記憶 さ れて い る 。 なお、 第 6 図 ( a ) では、 テー ブル T B L 0 すなわち R A Mのチ ッ プ セ レ ク ト 端子 c s はゼ ロ電位に保たれ、 テー ブル T B L 0 は常時選択 されてい る。
演箕部 2 0 に は、 画素データ x Uのデー タ線 D o 〜 D
7 と テ ー ブル T B L 0 か らの出力とが加 わ る 。 デー タ 線 D 0 〜 D 7 は 8 ビ ッ ト であ り 、 2 5 6 段階の階調のデー タ を表現する こ と がで き る。 演算部 2 0 は画素デー タ X i jに対 し て テ ー ブル T B L 0 か ら の演算子 f ijを施 し て、 演算結果 f i j ( x ij) を得る。 例え ば画素デー タ X 0 1 に 対 し て 、 ァ ド レ ス A D D R 0 1 が ァ ク セ ス され 、 テ ー ブル T B L 0 か ら演算子 f 。 1 を 出 力 し 、 こ の演箕 子 f 。 i が演算部 2 0 に おいて画素デー タ x 0 1 に 旌 さ れ る 。
と こ ろ で、 こ の よ う な画素デ — タ の演算処理 の際、 特 疋の画 茶デー タ に対 し て ウ ィ ン ド ウ処理 、 す な わ ち マ ス ク 処理 を施 し た い場合 27、あ る , 第 7 図に は 、 画素デー タ の演箕処理 と 同時 に ゥ イ ン ド ウ処理を行 な わせ る 従来 の 画像処理装置 を示 し て い る。 こ の ウ ィ ン ド ウ ¾理 と は、 画 ァ ー タ X i jの個数 に対応 させて ウ イ ン ド、 ゥ デ ー タ W i jを設 け 、 ウ イ ン ド、 ゥ デ ー タ W i jが " 0 " の と き に は こ れ に対応す る 画素ァ一タ X i jに はあ る 処理 を 施 し （例 え ば何 ら の処理 を も 旄 さ ない。 ） ウ ィ ン ド' ゥ デ一 タ W i jが " 1 " の と き に は こ れ に対応する画素デ一タ X i jに は上 記処理 と は異 な る 処理 を施す と い う具合 に、 画 素デー タ X Uの； ¾理 を ゥ イ ン ド ゥ デー タ 値に よ つ てマ ス ク し て 切 換え る 処理 を い
上記画像処理装置 は 、 夫 々異なる 参照テ ー プル L U T 1 お よ び L U T 2 を 用意 し、 画素デー タ x i jの すべて に つい て 、 夫 々 別 々 の演箕処理を行ない、 各 々 の ¾算； m G i j C X i j ) 、 F i j C x i j ) を ウ ィ ン ド、 ゥ 処理 回路 2 1 に 入 力 し 、 二 で 対 応 す る ウ イ ン ド ウ デ 一 タ W i jが " 0 " の と き に は G i j ( x i j ) を P U ( x i j ) と し て 出 力 し 、 W i jが " 1 " の と き に は F i j ( x i j ) を P i J ( x i j ) と し て 出 力 し て い る 。 第 7 図の ^で は 、 L U T 1 に 無変換の演算子 G i iを格納 し、 L U T 1 の出力 G U C i j ) は x Πと し てい る 。 つま リ ウ ィ ン ド ウ 処理回路 2 1 の出力 P i j ( X i j ) は、 ク イ ン ドウデー タ が " 0 ，， の ァ ド レ ス で処理刖 の画素デー タ を その まま 出力 し 、 ウ ィ ン ト ウ ァ ー タ が 1 の ア ド レ スで L U T 2 に よ る二値化 処理が施 された画素デ— タ と して出力される
こ う し た 従来の装置では、 ゥ イ ン ド、 ゥ 処理回路 2 1 と し て第 8 図に示すハ一 ド ワ イ ア — ド、 口 ジ ッ ク が用い られ ていた。 こ のハー ド、 ヮ ィ ァー ド αジ ッ ク では、 参照テ 一 ブ ル L U T 1 , L U T 2 の出力 G i j ( X i j ) , F i j ( x i j ) を それぞれア ン ド回路 3 0 ， 3 1 の一方入力端子に 加え、 ウ ィ ン ド ウデー タ W i jの イ ン バ— タ 3 2 に よ る 反 転信号を ア ン ド回路 3 0 の他方入力端子 に加え 、 ウ ィ ン ド ウデー タ W i J'その も のをア ン ド回路 3 1 の他方入力端 子に加えてい る 。 し たがっ て、 出力 G i j ( X i J ) , F i j ( X U ) が ゥ イ ン ド、 ゥデータ W Uでゲ― ト され、 これ ら ア ン ド 回路 3 0 , 3 1 の出力を オア回路 3 3 に加えて ゥ ィ ン ド ウ処理 された出力 P i j C X U ) が得 られ る 。
と こ ろが こ の よ ラ なハ一 ド ヮ ィ ァ ー ド 口 ジ ッ ク は演算 処理すべき画素： タ の画素分、 第 7 図 に示す例では 2 5 画素分設け る必要があ り 、 プ リ ン ト 板上で相当の面 積を 占有 し 、 高コ ス ト と なる。 さ ら には 、 設計 に相当の 時間を要 し 、 また設計変更が容易ではな い と い う 問題が あ る 。
*癸明は、 ラ した問題点を解決すベ く な された も の で、 ハ 一 ド ウ ヱア コ ス ト を軽減 し、 デー タ に対する 処理 の設定 を Sめ て容易に行な う こ と がで き 、 また設計変更 の容易 な参照テ ー ブルを備えた画像処理装置を '提供す る'— - こ と を 目 的 と し てい る ，
発 明 の 開 示
*発钥 に よ れば、 演算子を ·£列 した複数の参照テー プ ル と 、 前記各参照テ ー ブルに各画素デー タ の ア ド レ ス と 対応す る ァ ド レ スデ ー タ を入力する ァ ド レ ス入力線 と 、 前記画素デー タ に対する ウ イ ン ドウデー タ に よ リ 前記参 照テ一 プルを選択す る ウ ィ ン ド ウデー タ 線 と 、 選択 され た参照テー ブルの指定 されたァ ド レ スか ら の演箕子に よ り 画素デー タ に所定の演箕処理を施す演算手段 と を具備 し 、 画像を構成する画素デー タ に所定の演箕処理を施す よ う に し た こ と を 特徴 と す る 画像処理装置が提供で き る 。
図面の簡単な説明
第 Ϊ 図は、 *発明 の画像処理装置の一実施例 を示す シ ス テ ム構成図、 第 2 図および第 3 図は、 同実施例の参照 テ 一 プルの一例を示す構成図、 第 4 図は 、 本発明の参照 テ ー ブルの処理を示す説明図、 第 5 図は、 参照テー ブル の処理の説明 図、 第. 6 図 （ a ) ， ( b ) は、 従来の参照 テ ー ブルの構成図、 第 7 図は、 従来の参照テ ー ブルの処 理を示す説钥 図、 第 8 図は、 従来のウ ィ ン ド ウ 処理回路 を示す構成図 であ る 。
発明 を実旄す るための最良の形態 以下、 図面を用 い て *発明の一実施例 につい て詳細 に 説明す る 。
第 1 図は画像処理装置のシ ス テ ム構成図でぁ リ 、 プ ロ セ ッ サ 1 に は、 これ を制御する プロ グ ラ ム を格納 し て い る R O M 2 と 、 プ ロ セ ッ サの演算処理結果等を格納 し 、 あ る いはウ イ ン ド ウ デー タ を格納する R A M 3 と 、 カ メ ラ 4か ら搔像 されたア ナロ グ画像データ を デ ジ タ ル画像 デー タ に変換 し 出力する A Z D変換器 5 と 、 C R Tデ ィ ス プ レ イ 6 で表示す る画像デー タ を格納す る フ レ ー ム メ モ リ 7 と が それぞれパ ス ラ イ ン を 介 し て接練 されて い る 。
また、 同様に プロ セ ッ サ 1 と接続された参照テー ブル L U T Wは、 コ ンボルーシ 3 ン演箕を旌す前の画像の前 処理を行な う ため に用い られる も の で、 例えば二値化演 算、 ノ イ ズ除去、 瀵度変換等のた め の演算子か ら構成 さ れ る 。 参照テ ー ブル L U T W での演算結果は、 コ ン ボ ル 一 シ 3 ン演箕器 8 に加えられ、 さ ら に そ こ で の演箕結 果がバ ッ フ ァ R A M 9 に一時的に格納される 。 バ ッ フ ァ R A M 9 か ら の コ ン ボ ルー シ ヨ ン演箕結果は 、 プ ロ セ ッ サ 1 の バ ス を介 し て フ レ ー ム メ モ リ 7 に格納 され、 C R Tデ ィ ス ブ レ イ 6 で表示される。
第 2 図は、 上記参照テー ブル L U TWの一構成例を示 す ブ σ ッ ク 図 であ る 。
こ の参照テ ー ブル L U TWは、 1 つ の画素デー タ に対 し て 互 い に異 な る 演箕 を 旌す演算子 を格納す る 2 つ の テ ー ブ ル T B L 0 , T B L 1 と 、 これ ら テ ー ブル T B L
0 , T B L I の演箕子 G i j , F i jを用い て画素デー タ x
1 j毎に演算を施す演箕部 1 0 と を備え、 デー タ 線 D 。 〜 D 7 に よ ;J 素テ 一 タ X Wが入力されて い る 。 テー ブ ル T B L o , T B L 1 の各ア ド レ スは、 5 X 5 の画素デー タ x i jの ァ ド レ ス位置 と対応 してお り 、 ア ド レ ス線 A 0 〜 A 4 力 ら ァ ド レ ス指定される ， 即ち 、 画素 X 。 0 は ァ ド レ ス A D D R o 0 に 、 Χ ο ί はア ド、 レ ス A D D R 0 1 に 、 そ し て X 4 4 は ア ド レ ス A D D R 2 4 に対応 し て い る 。 な お、 こ の よ う な 5 X 5.の画素数では、 ア ド レ ス線 は A 0 〜 A 4 の 5 で足 り るが、 例えば 2 5 6 X 2 5 4 の酉素数では ァ ド レ ス線は 1 6 本必要 と な る 。
第 3 図は、 こ う し たテ ー ブル T B L 0 , T B L i へ の 演箕子の配列の一例 を示 してお り 、 ア ド レ ス A D D R o 0 の位置には、 画素デー タ X 。 。 に対 し て施 される べ き 演算子 G 0 0 » t 0 0 ， テー ブル T B L 0 ， T B L i の ア ド レ ス A D D R 0 1 位置には、 画素デー タ X 。 1 に対 し て施 される べき演算子 G。 丄 ， F 。 i が、 テ ー ブル T B L 0 , T J3 L 1 の ア ド レ ス A D D R s s 位置 に は、 画 素デー タ X 4 4 に対 し て施されるべき演算子 G 4 4 , F
4 4 力 ¾ セれぞれ格納 されている。 テー ブル T B L o , Τ
B L 1 は、 第 2 図に示す例 では 2 つの別個の R A Μか ら な リ 、 これ ら の R A Μのチ ッ プセ レ ク ト 端子 c s に は 1 ビ ッ ト の ウ ィ ン ド、 ヴ デー タ W ijが イ ンバ 一 タ 1 1 で反転 されて 、 あ る いは直接に加わる よ う にな っ てい る 。 こ れ に よ っ て ウ ィ ン ド ウ デ ー タ w uが " 0 " の と き に は 、 テ ー ブル T B L 。 だけが選択 されデー タ D 。 〜 D 7 か ら 画素デ ー タ x iiはテ ー ブル T B L。 か ら の演箕子 G i jに よ っ て演算部 1 0 で演箕処理 される こ と に な る 。 ま た ゥ イ ン ド ウ デー タ W ijが " 1 " の と き には テー ブル T B L 1 だけ が選択 されデー タ 線 D 0 〜 D 7 か ら のデー タ x ij はテ ー ブル 1 か ら の演算子 F Uに よ っ て演算部 1 0 で演 箕処理 される こ と に な る 。
上記実施例 では、 テ ー ブル T B L 0 ， T B L 1 は そ れ ぞれ別 の R A Mで形成 されウ ィ ン ド ウデ ー タ W ijを そ れ ぞれの R A Mのチ ッ プセ レ ク ト端子 c s に供給する よ う に し て い る が、 変形例 と して、 1 つの R A Mで テー ブル T B L 0 , T B L 1 を形成する こ と も可能であ る 。 そ の 場合に は、 R A Mへ の ア ド レ ス線を一末追加 し 6 太の ァ ド レ ス 線 A 0 〜 A 5 の内のア ド、 レ ス線 A 5 に よ リ ウ イ ン ド ウ デー タ を 入力すれば良い。 これに よ つ て 、 ウ ィ ン ド ゥ デー タ W Uが " 0 " の と き に は 1 つの R A Mの ァ ド レ ス A D D R 0 0 〜 A D D R 5 ι ま で ア ク セ ス 可能で あ リ 、 ウ ィ ン ド ウ デー タ W Uが " 1 " の と き に は 1 つの R A Mの ア ド レ ス A D D R S 2 〜 A D D R s s ま でが ァ ク セ ス 可能であ る 。 従 っ て演箕子 G 0 。 , G 0 1 , ." , G 4 4 を 、 こ の R A Mの ア ド レ ス A D D R 0 0 , A D D R o i , '" , A D D R 2 S 位置に格納 し、 演算子 F 0 0 , F 0 1 , '" , F 4 4 を 、 こ の R A Mの ア ド レ ス A D D R 3 2 , A D D R s δ , ··· , A D D R 5 ！ の位置 に格納す れ ば 、 第 2 図 に 示す実施例 と 同様 に 、 テー ブル T B L 0 ， T B L 1 を切換 えて演算子を選択で き る 。
第 1 図乃至第 3 図 に示 される構成を有する画像処理装 置の動作を 、 次に説 する。
い ま 、 処理 され る べ き画素デー タ x ijは フ レ ー ム メ モ リ 7 に格納 さ れてい る と する。 プロ セ ッ サ 1 は 、 R O M 2 に格納 され て い る 制御プロ プ ラ ム に従い、 ；7 レ ー ム メ モ リ 7 か ら画素デー タ x ijを順次と リ 出 し て、 参照テ ー ブル L U T Wに入力する 。 一方、 ウ ィ ン ド ウ ¾理用の ゥ イ ン ド ウ デー タ W iiは R A M 3内に格納 されて お り 、 プ π セ ッ サ 1 は 、 R A M 3 から ウ ィ ン ド ウ デー タ W Uを フ レ ー ム メ モ リ 7 の画素デー タ ： X Uと対応 させて参照テ ー ブル L U T Wに送る 。
第 4 図は、 参照テ ー ブル L U TWで の実際の処理形態 の一例 を示 し た も の であ る。 所定の演箕子が配列 された こ の参照テー ブル L U T Wか らは、 た と えば画素デー タ X Uに対 し て 、 ウ ィ ン ド ウデー タ W ijが " 0 ，， の と き に は無変換ですなわ ち 何 らの演箕処理を も 旌 さ ず に出力 さ れ 、 ウ ィ ン ド ウ デ ー タ W i jが " 1 " の と き に は 閎値 " 2 " で二値化処理 し て 出 力 さ れ る 。 *発明 では参照 テー ブル L U T Wの'入力側か ら ウ イ ン ド ウ デー タ W ijを 供給 し てい る の で 、 従来装置の よ う な ウ ィ ン ド ウ処理用 のハ一 ド ワ イ ア 一 ド ロ ジ ッ ク は不要 と な る 。
参照テー ブ ル L U T Wの出力結果は、 再び フ レ ー ム メ モ リ 7 に格納 される β 次いで、 プ crセ ッ サ 1 は、 制御 を 参照テ ー ブル L U T Wか らコ ンボル 一 シ ョ ン演箕器 β に 移す。 コ ン ボ ル ー シ ヨ ン演箕器 8 は、 参照テ ー ブ ル L ϋ T Wで前処理 され ゥ ィ ン ドウ処理された画素デー タ を フ レ ー ム メ モ リ 7 か ら 取 り 出 し 、 これ に コ ン ボ ル ー シ ヨ ン 演箕 を施す。 コ ン ボ ル ー シ ヨ ン演算 された結果はバ ッ フ ァ R A M 9 に蓄え られ、 全て の コ ン ボ ル 一 シ 3 ン が終 了 す る と 再び フ レ ー ム メ モ リ 7 に格納 され る 。 こ れ に よ っ て C R T デ ィ ス プ レ イ 6 には、 参照テー ブル L U T W で前処理 さ れ ゥ ィ ン ド ウ 処理 さ れ そ し て コ ンボルー シ ョ ン演箕器 8 でコ ン ボ ル ー シ ヨ ン演算 された画像が表 示 され る 。
以上、 ：*：発明の一実旌例を説明 したが、 *発明は こ れ に限定 される も ので な く 、 *発明の要旨 の範囲内で種 々 の変形が可能であ っ て、 これら を *発明 の範囲か ら捸除 す る も の では ない。
産業上の利用可能性
太発明の画像処理装置によれば、 参照テー ブ ル の入力 側に ウ イ ン ド ウ デー タ を入力させている ので、 ウ イ ン ド ゥ処理を行な う ため に参照テーブルの出 力倒にハ 一 ド ヮ ィ ァー ド ロ ジ ッ ク を設ける必要がな く な リ 、 装置コ ？ ト を下げ る こ と が可能 に なる。
た 、 処理回路の設計および変更に際 し ては 、 あ ら か じ め R A M の内容を 作成 し、 あ るいほ こ れを変更する こ と がで き る の で 、 装置設計に要する時間が短縮で き 、 か つ設計変更 も 極め て容易になる 。

Claims

請 求 の 範 囲
( 1 ) 画像 を構成する画素デー タ に所定の演箕を施す 画像 ¾理装置は次を含む ：
演箕子を配列 し た複数の参照テー ブル と ；
前記各参照テ ー ブ ル に各画素デー タ の ア ド レ ス と 対応 す る ァ ド レ ス デー タ を入力する ア ド レ ス 入力線 と ；
前記画素デー タ に対する ウ ィ ン ド ウデー タ に ょ リ 前記 参照テ ー ブルを選択する ウ イ ン ドウデー タ 線 と ；
選択 された参照テー ブルの指定された ァ ド レ ス か ら の 演算子 に よ y 画素デー タ に所定の演箕処理を旌す演算手
' 段。
( 2 ) 前記参照テ ー ブルは R A M ( ラ ン ダ ム ア ク セ ス メ モ リ ） に よ り 構成 されている こ と を特徵 と す る請求の 範囲第 （ 1 ) 項記載の画像処理装置，
C 3 ) 前記参照テ ー ブルを異なる R A Mチ ッ プ上に構 成 し 、 チ ッ プ セ レ ク ト 信号に よ り 参照テー ブル を選択す る こ と を特徴 と する 請求の範囲第 （ 2 ) 項記載の画像処 理装置。
( ) 前記参照テ ー ブルを同一の R A M上に構成 し 、 該 R A Mァ ド レ ス線に よ り 供給される ウ イ ン ド ウ デー タ に よ リ 参照テー ブル を選択する こ と を特徴 と す る 請求の 範囲第 （ 2 ) 項記載の画像 ½理装置，
( 5 ) 前記 ウ ィ ン ド ウデー タ は R A M に格納 されて い る こ と を特徴 と する 請求の範囲第 （ 1 ) 項記載の画像処 理装置。
( 6 ) 前記参照テー ブルに格納される演算子 に よ り 、 コ ンボルー シ 3 ン演算のための前処理を実行す る こ と を 特徴 と する請求の範囲第 （ 1 ) 項記載の画像処理装置。
PCT/JP1987/000336 1986-05-27 1987-05-27 Image processor WO1987007413A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE87903427T DE3788561T2 (de) 1986-05-27 1987-05-27 Bildbehandlungsvorrichtung.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61/121994 1986-05-27
JP61121994A JPS62278682A (ja) 1986-05-27 1986-05-27 画像処理装置

Publications (1)

Publication Number Publication Date
WO1987007413A1 true WO1987007413A1 (en) 1987-12-03

Family

ID=14824932

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1987/000336 WO1987007413A1 (en) 1986-05-27 1987-05-27 Image processor

Country Status (5)

Country Link
US (1) US5063525A (ja)
EP (1) EP0267968B1 (ja)
JP (1) JPS62278682A (ja)
DE (1) DE3788561T2 (ja)
WO (1) WO1987007413A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361802B1 (en) 1999-02-01 2019-07-23 Blanding Hovenweep, Llc Adaptive pattern recognition based control system and method
US8352400B2 (en) 1991-12-23 2013-01-08 Hoffberg Steven M Adaptive pattern recognition based controller apparatus and method and human-factored interface therefore
JPH07175458A (ja) * 1993-10-12 1995-07-14 Internatl Business Mach Corp <Ibm> 画面上データの傍観低減方法及びシステム
US7966078B2 (en) 1999-02-01 2011-06-21 Steven Hoffberg Network media appliance system and method
US7752266B2 (en) 2001-10-11 2010-07-06 Ebay Inc. System and method to facilitate translation of communications between entities over a network
US8068154B2 (en) * 2004-05-01 2011-11-29 Eliezer Jacob Digital camera with non-uniform image resolution
US8639782B2 (en) 2006-08-23 2014-01-28 Ebay, Inc. Method and system for sharing metadata between interfaces

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58153455A (ja) * 1982-03-06 1983-09-12 Nippon Telegr & Teleph Corp <Ntt> 中間調信号処理方式

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4162481A (en) * 1976-12-22 1979-07-24 Recognition Equipment Incorporated Adaptive correlator for video processing
US4156914A (en) * 1977-08-18 1979-05-29 Baird Corporation Computer image display system and processor therefor
US4225861A (en) * 1978-12-18 1980-09-30 International Business Machines Corporation Method and means for texture display in raster scanned color graphic
US4396938A (en) * 1981-07-23 1983-08-02 Rca Corporation Controlled ram signal processor
US4430748A (en) * 1981-09-21 1984-02-07 Xerox Corporation Image thresholding system
GB8322552D0 (en) * 1983-08-22 1983-09-21 Crosfield Electronics Ltd Image processing system
US4635292A (en) * 1983-12-19 1987-01-06 Matsushita Electric Industrial Co., Ltd. Image processor
IL71878A (en) * 1984-05-21 1987-11-30 Elscint Ltd Intensity level windowing system for image displays
JPS60256879A (ja) * 1984-06-01 1985-12-18 Matsushita Electric Works Ltd 画像処理装置
JPS6141274A (ja) * 1984-08-02 1986-02-27 Matsushita Electric Ind Co Ltd デイジタル階調変換装置
US4823281A (en) * 1985-04-30 1989-04-18 Ibm Corporation Color graphic processor for performing logical operations
JPS6234281A (ja) * 1985-08-08 1987-02-14 Fanuc Ltd 画像処理装置
JPS6242277A (ja) * 1985-08-19 1987-02-24 Fanuc Ltd 画像処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58153455A (ja) * 1982-03-06 1983-09-12 Nippon Telegr & Teleph Corp <Ntt> 中間調信号処理方式

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0267968A4 *

Also Published As

Publication number Publication date
JPS62278682A (ja) 1987-12-03
EP0267968A1 (en) 1988-05-25
DE3788561D1 (de) 1994-02-03
EP0267968B1 (en) 1993-12-22
EP0267968A4 (en) 1990-12-27
US5063525A (en) 1991-11-05
DE3788561T2 (de) 1994-04-14

Similar Documents

Publication Publication Date Title
EP0193185B1 (en) Interframe adaptive vector quantization encoding apparatus
US4144547A (en) Apparatus and method for encoding halftone and line copy data
EP0165045B1 (en) Document scanning system for enhancing information
US5119442A (en) Real time digital video animation using compressed pixel mappings
WO1987007413A1 (en) Image processor
US6151025A (en) Method and apparatus for complexity reduction on two-dimensional convolutions for image processing
JPH06333035A (ja) 画像処理装置
JP2670273B2 (ja) 画像処理装置
JPH0134496B2 (ja)
JPH0550783B2 (ja)
KR930005458A (ko) 화상처리장치의 화상데이타 경계성분 강조회로
JP2792137B2 (ja) データ処理装置
KR900008858B1 (ko) 라인 버퍼를 이용한 영상 부호화 장치
JPH0546744A (ja) 画像処理装置
SU1166133A1 (ru) Устройство дл сжати двоичных векторов
JPS56119571A (en) Memory addressing method
JP2681463B2 (ja) 画像処理装置
JP2513654B2 (ja) 画像符号化装置
JPS60102060A (ja) 画像二値化装置
KR100257324B1 (ko) 영상 프로젝션 장치
JP2914306B2 (ja) 目標検知装置
JPH05108774A (ja) 画像アクセス方式
KR930003484B1 (ko) 국부적인 평균을 이용한 이치화 방법
JPS6236584B2 (ja)
JPH01180672A (ja) 色混合処理方式

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 1987903427

Country of ref document: EP

AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB

WWP Wipo information: published in national office

Ref document number: 1987903427

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1987903427

Country of ref document: EP