EP2281313A2 - Procede de fabrication d'une cellule photovoltaïque a base de silicium en couches minces - Google Patents

Procede de fabrication d'une cellule photovoltaïque a base de silicium en couches minces

Info

Publication number
EP2281313A2
EP2281313A2 EP09738349A EP09738349A EP2281313A2 EP 2281313 A2 EP2281313 A2 EP 2281313A2 EP 09738349 A EP09738349 A EP 09738349A EP 09738349 A EP09738349 A EP 09738349A EP 2281313 A2 EP2281313 A2 EP 2281313A2
Authority
EP
European Patent Office
Prior art keywords
layer
amorphous silicon
depositing
substrate
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP09738349A
Other languages
German (de)
English (en)
Inventor
Cédric Ducros
Frédéric SANCHETTE
Christophe Secouard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP2281313A2 publication Critical patent/EP2281313A2/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the invention relates to a method for manufacturing a thin-film silicon-based photovoltaic cell. It also relates to a device for implementing this method.
  • Photovoltaic cells are at present mainly composed of solid mono- or polycrystalline silicon modules. Despite a high conversion efficiency of about 20%, the current cost of these mono- or poly-crystalline solid silicon modules remains too high to be competitive with the electricity supplied by the grid.
  • the thin film technology makes it possible to reduce the quantity of semiconductors used and makes, moreover, possible the use of substrates of low cost and large area.
  • the silicon may be amorphous silicon or crystalline silicon, generally polycrystalline.
  • photovoltaic cells based on amorphous silicon thin films are prone to stability problems when exposed to the sun.
  • the charge transport properties of amorphous silicon are poor, resulting in poor performance.
  • a 10-50% yield drop in these cells occurs during the first few hundred hours of light exposure to amorphous silicon cells.
  • the silicon deposits are made by plasma-activated chemical vapor deposition (PECVD) at speeds of 0.3 to 1 micrometer / h.
  • PECVD plasma-activated chemical vapor deposition
  • crystalline silicon-based photovoltaic cells in thin layers represent a compromise between the excellent electronic properties of solid monocrystalline silicon and the material economy of amorphous silicon.
  • obtaining a polycrystalline silicon layer directly can only be carried out at a temperature greater than 800 ° C., which requires the use of expensive substrates with a high thermal resistance, such as monocrystalline silicon or ceramics.
  • low cost substrates such as metals or glass
  • the use of low cost substrates, such as metals or glass involves not exceeding a temperature of at most 600 0 C during the various steps used for the development of such cells.
  • the silicon obtained is amorphous. It is therefore essential to use an additional step of crystallization of the deposited amorphous silicon, after the step of depositing this amorphous silicon.
  • a conversion efficiency of 10.4% is obtained with thin-film polycrystalline silicon photovoltaic cells manufactured by this method.
  • EBPVD Electron Beam Physical Vapor Deposition
  • This method makes it possible to produce various deposits and heat treatments in line and under vacuum in a single electron beam evaporation chamber.
  • WO 2004/033769 discloses a method of forming crystalline semiconductor films on foreign substrates, wherein the amorphous semiconductor film is formed using such a method.
  • the semiconductor material may be silicon, germanium or a mixture of silicon and germanium.
  • the amorphous semiconductor film is deposited at a temperature of the substrate in the range of 20 to 650 ° C., preferably at a temperature of 20 to 400 ° C and most preferably at a temperature of 150 ° C and a pressure in the range of 0.2 to 1 x 10 7 Torr.
  • this amorphous semiconductor film is crystallized by crystallization by solid phase epitaxy at a temperature in the range of 0 to 650 ° C. for a period of up to 7 days, preferably at a temperature of 540 ° C. ⁇ 5 ° C. ° C for a period of 17 ⁇ 0.1 hours.
  • the invention is based on the discovery that the crystallization time of an amorphous silicon layer deposited by EBPVD can be greatly reduced to a duration of about 400 minutes when the inverse of the medium-range order deposited amorphous silicon is between 4 °, 7 and 6 °, 0; 4 °, 7 being included and 6 °, 0 being excluded.
  • medium-range order is a term used to describe the structural organization of amorphous systems on a scale larger than the distance between first or second nearest neighbors (short-range order) up to an upper limit of some nanometers.
  • This medium range order is determined by X-ray diffraction by measuring the half-value width of the main peak of the diffraction X-ray spectrum of the silicon of the invention obtained in the following conditions: CuK 0 copper parameters Tube output: 40 kV, 30 mA, counting time: 15 sec / step, increment: 0.05 7 step, scan between 20 and 60 °.
  • FIG. 8 shows the X-ray diffraction spectrum obtained on the amorphous silicon used in the invention and indicates the half-height width, denoted a, of the main peak of this silicon.
  • the mid-range order is defined as the inverse of this half-height width, that is, 1 / a.
  • the invention relates to a method of manufacturing a photovoltaic cell, characterized in that it comprises a step a) of deposition of an amorphous silicon layer, p-doped or n-doped, whose ray diffraction spectrum X has a line centered at about 28 °, more precisely between 27 °, 9 ° and 28 °, 1) having a width at mid-height, denoted a, such that 4 °, 7 ⁇ a ⁇ 6 °, 0 on a substrate.
  • step a) is a step of depositing an amorphous silicon layer by electron beam evaporation (EBPVD) on the substrate (1) heated to a temperature T such that 405 ° C ⁇ 5 ° C ⁇ T ⁇ 475 ° C ⁇ 5 ° C at a pressure P between 1.10 7 mbar and 1.1 o ⁇ nbar.
  • EBPVD electron beam evaporation
  • step a) is a step of depositing an amorphous silicon layer by electron beam evaporation (EBPVD) on the substrate (1) heated to a temperature T such as 425 ° C ⁇ 5 ° C ⁇ T ⁇ 475 ° C ⁇ 5 ° C at a pressure P between 1.10 "7 mbar and I .IO ⁇ mbar.
  • EBPVD electron beam evaporation
  • EBPVD electron beam evaporation
  • step a) is a step of depositing an amorphous silicon layer by electron beam evaporation (EBPVD) on the substrate (1) at a deposition rate. v between 0.5 and 4 nm / s inclusive.
  • step a) is a step of depositing an amorphous silicon layer by electron beam evaporation (EBPVD) on the substrate (1) at a rate of deposit, noted v, between 0.5 and 2 nm / s inclusive.
  • the subject of the present invention is also a method for manufacturing a photovoltaic cell, characterized in that step a) is a step of deposition at a speed of 2 nm / s, denoted v, of an amorphous silicon layer by electron beam evaporation (EBPVD) on a substrate.
  • step a) is a step of deposition at a speed of 2 nm / s, denoted v, of an amorphous silicon layer by electron beam evaporation (EBPVD) on a substrate.
  • this further comprises a step b) of crystallization of the silicon constituting the thin layer obtained in step a) by annealing at a temperature of between 550 ° C. ⁇ 5 ° C. ° C and 650 ° C ⁇ 5 ° C inclusive.
  • this further comprises a step b) of crystallization of the silicon constituting the thin layer obtained in step a) by annealing at a temperature of 600 ° C. ⁇ 5 ° C. ° C for a period of 530 minutes ⁇ 10 minutes.
  • step c) depositing an amorphous silicon layer on the crystalline silicon layer obtained in step b).
  • it further comprises a step d) depositing a layer of a transparent conductive oxide on the amorphous silicon layer obtained in step c) .
  • it further comprises a step e) of depositing metal contacts on the transparent conductive oxide layer obtained in step d).
  • the substrate consists of a support, advantageously made of borosilicate or of metal, coated with a SiN or TiN layer, preferably SiN, obtained by depositing SiN or TiN, by EBPVD, on said support.
  • the object of the invention is to solve the problems of known methods for manufacturing photovoltaic cells based on thin layers of crystalline silicon.
  • FIG. 2 diagrammatically represents a device enabling the method of the invention to be implemented
  • FIG. 3 is a curve showing the crystallization time at a temperature of 600 ° C. ⁇ 5 ° C. of the amorphous silicon layer formed in the process of the invention, as a function of the medium-range order,
  • FIG. 4 represents the evolution of the medium-range order of the amorphous silicon as a function of the deposition rate of this amorphous silicon
  • FIG. 5 shows the Raman spectrum of the crystalline silicon layer obtained by the process of the invention.
  • FIG. 6 is a transmission electron microscope photograph of the crystalline silicon layer obtained by the process of the invention.
  • FIG. 7 represents the evolution of the average distance order of the amorphous silicon deposited as a function of the deposition temperature
  • FIG. 8 represents an example of an X-ray diffraction spectrum obtained with the amorphous silicon used in the invention and defining the width at half height, denoted a, that is to say the medium-range order of this silicon. amorphous, this order at medium distance being inversely proportional to this width at mid-height, denoted a in this figure.
  • FIG. 1 A photovoltaic cell based on thin layers of crystallized silicon is shown in FIG. 1. As seen in FIG. 1, such a photovoltaic cell is composed of a stack of layers deposited on a substrate, denoted 1 in FIG.
  • this substrate consists of the support itself, noted 2 in FIG. 1, generally covered with a layer, denoted 3 in FIG. 1, of silicon nitride, SiN.
  • the layer 3 of silicon nitride serves as a barrier layer for the diffusion of impurities from the support 2.
  • the layer 3 may also be of titanium nitride or any other material having the desired barrier properties. This layer 3 is optional.
  • substrate possibly followed by the number 1, denotes the support of a low-cost material, such as borosilicate or metal, coated with layer 3.
  • the thickness of the support 2 is 0.5 to 1 mm, and the thickness of the silicon nitride layer 3 is about 1 micrometer.
  • a layer, denoted 4 in FIG. 1 of p-doped or n-doped crystalline silicon having a thickness of between 2 and 10 micrometers inclusive.
  • This layer 4 is the absorber, that is to say the layer at in which the incident photons are absorbed and converted into electron-hole pairs.
  • a layer, denoted 5 in Figure 1 of hydrogenated amorphous silicon doped n or p, a thickness of about 10 nanometers.
  • This layer 5 serves to form the heterojunction with the p or n crystalline silicon layer 4. It allows to separate the electrons and holes.
  • the hydrogenated amorphous silicon layer 5 is made of p-doped silicon when the crystalline silicon layer 4 itself is of n-doped silicon. Conversely, the layer 5 is of n-doped hydrogenated amorphous silicon when the layer 4 is made of p-doped crystalline silicon.
  • a transparent conductive oxide TCO
  • This layer acts as a transparent electrode. It makes it possible to adapt the resistivity between the n or p-doped hydrogenated amorphous silicon and the metal contacts of the photovoltaic cell.
  • This transparent conductive oxide layer generally has a thickness of between 50 and 100 nanometers inclusive.
  • transparent conductive oxide used mention may be made of zinc oxide, indium oxide or tin oxide.
  • metal contacts are deposited on the layer 6 in transparent conductive oxide. These metal contacts, denoted 7 in FIG. 1, make it possible to collect the electrons on one side and the holes on the other, separated by the pn heterojunction.
  • the method of the invention which uses the EBPVD deposition technique, makes it possible to obtain, in line and under vacuum, the different layers required for the production of thin-film photovoltaic cells based on polycrystalline silicon, that is to say on the one hand, passive layers (nitride barrier, transparent conductive oxide and metal contacts) and, on the other hand, amorphous silicon layers whose properties are adjustable during growth, so as to optimize the step of subsequent crystallization for the formation of the polycrystalline absorber, either for the purpose of hydrogenating the amorphous emitter, and without changing apparatus, which avoids any pollution due to a change of heat treatment apparatus.
  • the p-doped or n-doped crystalline silicon layer is obtained by depositing a p-doped or n-doped amorphous silicon layer whose X-ray diffraction spectrum has a line centered at approximately 28 ° ( in practice between 27 °, 9 and 28 °, 1) having a width at half height, denoted a, and such as represented in FIG. 8, such that 4 °, 7 ⁇ a ⁇ 6 °, 0, then by crystallization of this silicon always in the same enclosure.
  • the speed achieved with the EBPVD process is at least 15 micrometers per hour.
  • the method of the invention is based on the discovery that there exists a medium-range order optimum for the p-doped or n-doped amorphous silicon layer which is then to be crystallized.
  • the amorphous silicon layer which will after crystallization form the layer noted in FIG. 1, has a medium-distance order such that 4 °, 7 ⁇ a ⁇ 6 e , 0, the duration of the crystallization process of the silicon forming this layer is between 400 minutes and
  • the upper limit of 48 hours is defined as the maximum that can be considered in an industrial process.
  • a p-doped or n-doped amorphous silicon layer will be deposited, whose medium-range order 1 / a is such that 4 °, 7 ⁇ a ⁇ 5 °, 7 in which case the crystallization time of this silicon layer is between 400 minutes and 1000 minutes.
  • a p-doped or n-doped amorphous silicon layer will be deposited, the average distance order of 1 / a being 1/5 °, 44.
  • the crystallization time of this layer at a temperature of 600 ° C. is less than 9 hours, more precisely 8.9 hours.
  • the crystallization time is reduced to 600 minutes.
  • the amorphous silicon layer is advantageously obtained by depositing silicon by electron beam evaporation (EBPVD) on the substrate denoted 1 in FIG. 1, heated to a temperature T such that 405 ° C. ⁇ 5 ° C. ⁇ T ⁇ 460 ° C. ⁇ 5 ° C. at a pressure of between 1.10 7 mbar and 10 mbar, as can be seen in FIG. 7 which represents the variation of the medium-distance order as a function of the temperature of the substrate during electron beam evaporation (EBPVD).
  • EBPVD electron beam evaporation
  • the deposition of the amorphous silicon layer will be at a substrate temperature of 425 ° C ⁇ 5 ° C and a pressure of 6 x 10 ⁇ 6 millibars.
  • the medium-range order 1 / a can still be modulated by varying the deposition rate of the amorphous silicon layer.
  • FIG. 4 which represents the evolution of the medium-distance order as a function of the deposition rate at a temperature of 425 ° C. and a pressure of 6 ⁇ 10 -6 millibars, the medium-range order of the deposited amorphous silicon layer evolves almost linearly with the deposition rate.
  • the deposition rate is between 0.5 nm / s and 4 nm / s inclusive.
  • a deposition rate of less than 0.5 nm / s would result in a degradation of the quality of the deposited amorphous silicon by promoting a possible contamination of the latter with carbon or oxygen.
  • the medium-range order 1 / a is less than 1/6 °, 0.
  • Deposition rates of 0.5 nm / s and 4 nm / s make it possible to develop a deposit of 2 ⁇ m in thickness at 66 min 30 sec, respectively. and 8 min 20 sec.
  • This decrease in the deposition rate is accompanied by an improvement in the medium-range order with which passes from 5 °, 99 to 5 °, 44, which corresponds to the crystallization times of this amorphous silicon layer. of respectively 1000 minutes and 534 minutes.
  • a decrease in the deposition rate is accompanied by an increase of about 58 minutes in the deposition time but reduces the annealing time by 650 minutes.
  • the duration of the crystallization step can be much greater, with an upper limit of 48 hours, but this is undesirable from the industrial point of view and above all is not necessary in the invention.
  • the deposition rate is between 0.5 and 2 nm / s inclusive, since as can be seen in FIG. 4, the medium-range order is then such that a is between 5 °, 44 ° and 5 °, 6, which as seen in Figure 3 leads to crystallization times less than 534 minutes.
  • the deposition rate will preferably be 2 nm / s.
  • the crystallization time required to crystallize the amorphous silicon layer at a temperature of 600 ° C. is between 400 minutes and 48 hours, preferably between
  • the method of the invention also comprises the conventional steps of any method of manufacturing a photovoltaic cell, that is to say the deposition, on the p or n-doped crystalline silicon layer, of a layer of hydrogenated amorphous silicon doped n or p.
  • the method of the invention also comprises the deposition of a conductive transparent oxide layer on the hydrogenated amorphous silicon layer and the deposition of electrical contacts on this transparent conductive oxide layer.
  • the substrate used may consist of any support of a low-cost material, optionally coated with a layer of silicon nitride or other material having the desired barrier properties.
  • FIG. 1 A device for implementing the method of the invention is shown in FIG. 1
  • This device consists of a conventional speaker used for EBPVD deposition but further comprising an ion gun and a substrate heating device.
  • the EBPVD enclosure denoted 9 in FIG. 2
  • the EBPVD enclosure comprises a high-speed electron beam evaporation module, noted in FIG. 2, and a sample holder, denoted 11 in FIG. Figure 2, which serves to position the substrate for the deposition of different desired layers.
  • this device furthermore comprises, for implementing the method of the invention a ion gun, denoted 12 in FIG. 2, and a heating device (not shown) of the substrate which will be positioned on the sample holder 11.
  • the presence of an ion gun allows the preparation of the surfaces before deposition (ionic etching), the assistance during the growth of the layers and the insertion of reactive gas such as a mixture of nitrogen and oxygen, for the deposit of layers of nitride and oxide.
  • reactive gas such as a mixture of nitrogen and oxygen
  • the order of medium distance in the amorphous silicon layers deposited by this technique corresponds to a locally well-ordered material, that is to say, favorable for crystallization.
  • the quality of the amorphous silicon layers thus deposited can be estimated by Raman spectrometry, by calculating the width at half-height of the band TO (at 480 cm -1 ).
  • FIG. 4 represents a spectrum obtained by Raman spectrometry on an amorphous silicon layer deposited with the process of the invention and then crystallized.
  • the support 2 is prepared.
  • the support 2 is made of borosilicate or metal. This is first cleaned chemically, using a mixture of acetone and alcohol and ultrasound. It is then deposited on the sample holder, denoted 11 in FIG.
  • the chamber 9 is then placed under a secondary vacuum of approximately 6 ⁇ 10 -6 mbar, followed by stripping using the ion gun 12 (argon) of the support 2.
  • the parameters of this etching are as follows:
  • silicon nitride SiN
  • the parameters used during the deposition of this silicon nitride layer are as follows:
  • the p or n-doped amorphous silicon layer is deposited.
  • This layer once the crystallized silicon, serve as absorber, that is to say layer in which the incident photons are absorbed and converted into electron-hole pairs.
  • the temperature of the substrate it was maintained at 350 ° C., 400 ° C., 425 ° C., 450 ° C., and 500 ° C. (five measurement points to construct the curve).
  • the p-doped or n-doped silicon of this layer was crystallized by heat treatment (solid phase crystallization) in situ, without re-airing, unlike traditional methods. This step is done under secondary vacuum, which avoids any contamination.
  • the crystallization temperature was chosen between 550 ° C. and 650 ° C. and the duration of this crystallization was varied between 400 minutes and 48 hours. Most favorably, when the substrate for depositing the amorphous silicon layer was maintained at 425 ° C., the crystallization temperature of the amorphous silicon layer was 600 ° C. for a period of 8.9 hours.
  • the crystalline silicon layer 4 thus formed was examined by transmission electron microscopy.
  • Figure 5 shows a photograph taken during this analysis.
  • the size of the silicon grains is about 2 microns.
  • the crystalline silicon layer thus obtained has durations of intermediate minority carriers between those of the amorphous silicon and monocrystalline silicon layers. This approach optimizes yields for silicon-based thin-film cells.
  • a layer 5 of n-doped hydrogenated amorphous silicon (or p) is deposited on the crystalline silicon layer 4 formed in the preceding step.
  • TCO transparent conductive oxide
  • ITO indium tin oxide
  • FIG. 4 represents the Raman spectrum obtained at this stage of the manufacturing procedure of the photovoltaic cell of the invention.
  • the silicon of layer 4 is well crystallized: the width at half height of the peak is of the order of 6 cm -1 , which corresponds to a well crystallized state.
  • Ag metal contacts 7 are deposited on the transparent conductive oxide layer.
  • the repository settings are as follows:
  • a photovoltaic cell based on polycrystalline silicon in thin layers has thus been obtained.
  • the yield of this photovoltaic cell was 11%, a value higher than that obtained by the amorphous silicon cells of the prior art.

Abstract

L'invention concerne un procédé de fabrication d'une cellule photovoltaïque à base de silicium en couches minces. Ce procédé de fabrication est caractérisé en ce qu'il comprend une étape a) de dépôt d'une couche de silicium amorphe, dopé p ou dopé n, dont le spectre de diffraction des rayons X présente une raie centrée à 28° ayant une largeur à mi-hauteur, notée a, telle que 4°, 7 = a < 6°,0 sur un substrat (1). L'invention trouve application dans le domaine de la production d'énergie, en particulier.

Description

PROCEDE DE FABRICATION D'UNE CELLULE PHOTOVOLTAÏQUE A BASE
DE SILICIUM EN COUCHES MINCES
L'invention concerne un procédé de fabrication d'une cellule photovoltaïque à base de silicium en couches minces. Elle concerne également un dispositif pour la mise en œuvre de ce procédé.
Les cellules photovoltaïques sont à l'heure actuelle majoritairement constituées de modules en silicium massif mono- ou poly- cristallin. Malgré un rendement de conversion élevé d'environ 20%, le coût actuel de ces modules en silicium massif mono- ou poly-cristallin reste trop élevé pour qu'ils soient concurrentiels avec l'électricité fournie par le réseau.
C'est pourquoi une partie de la recherche se tourne vers les cellules à base de semi-conducteurs en couches minces. En effet, la technologie couches minces permet de diminuer la quantité de semi-conducteurs utilisée et rend, de plus, possible l'utilisation de substrats de faible coût et de grande surface.
Dans les cellules photovoltaïques en couches minces, le silicium peut être du silicium amorphe ou du silicium cristallin, en général polycristallin. Cependant, les cellules photovoltaïques à base de couches minces en silicium amorphe sont sujettes à des problèmes de stabilité lorsqu'elles sont exposées au soleil. De plus, du fait de sa structure désordonnée, les propriétés de transport de charge du silicium amorphe sont médiocres, d'où un rendement médiocre. Ainsi, une chute de rendement de 10 à 50% de ces cellules se produit au cours des premières centaines d'heures d'exposition à la lumière des cellules à base de silicium amorphe.
De plus, les rendements des modules commerciaux à base de couches minces en silicium amorphe sont stationnaires, autour de 10%, malgré plusieurs décennies de recherches consacrées à l'amélioration de leur taux de conversion. Actuellement, le rendement maximum de conversion de telles cellules se situe dans la gamme de 9 à 10%, comme indiqué, par exemple, par K. MEIER et al Potential of amorphous and microcrystalline silicon solar cells, Thin SoNd
Films, 451-452 (2004), pp 518-524. Dans ce document, les dépôts de silicium sont réalisés par dépôt chimique en phase vapeur activé par plasma (PECVD) à des vitesses de 0,3 à 1 micromètre/h. Quant à elles, les cellules photovoltaïques à base de silicium cristallin en couches minces représentent un compromis entre les excellentes propriétés électroniques du silicium monocristallin massif et l'économie de matière du silicium amorphe. Cependant, l'obtention directe d'une couche de silicium polycristallin ne peut se faire qu'à une température supérieure à 8000C, ce qui impose l'utilisation de substrats onéreux à haute tenue thermique, comme le silicium monocristallin ou les céramiques.
En effet, l'emploi de substrats à faible coût, comme les métaux ou le verre, implique de ne pas dépasser une température d'au maximum 6000C pendant les différentes étapes mises en œuvre pour l'élaboration de telles cellules.
Or, à ces températures, le silicium obtenu est amorphe. Il est donc indispensable d'avoir recours à une étape supplémentaire de cristallisation du silicium amorphe déposé, après l'étape de dépôt de ce silicium amorphe.
Il existe des procédés industriels de fabrication de cellules photovoltaïques à base de silicium polycristallin en couches minces dans lesquels le silicium amorphe est cristallisé par recuit thermique (Solid Phase Crystalization), mais les dépôts de silicium sont réalisés dans une enceinte de PECVD et le recuit est réalisé dans un équipement différent.
Un tel procédé est décrit dans GREEN et al, Crystalline silicon on glass (CSG) thin-film solar cell modules, Solar Energy 77, (2004), pp 857-863.
Un rendement de conversion de 10,4% est obtenu avec les cellules photovoltaïques à base de silicium polycristallin en couches minces fabriquées par ce procédé.
On connaît par ailleurs le procédé d'évaporation par faisceau d'électrons (Electron Beam Physical Vapor Déposition (EBPVD)), utilisé dans l'industrie mécanique et aéronautique.
Ce procédé permet de réaliser différents dépôts et traitements thermiques en ligne et sous vide dans une seule enceinte d'évaporation par faisceau d'électrons.
Ainsi, le document WO 2004/033769 décrit un procédé de formation de films semi-conducteurs cristallins sur des substrats étrangers, dans lequel le film semi-conducteur amorphe est formé en utilisant un tel procédé. Le matériau semi-conducteur peut être du silicium, du germanium ou un mélange de silicium et de germanium.
Le film semi-conducteur amorphe est déposé à une température du substrat dans l'intervalle de 20 à 650 0C, de préférence à une température de 20 à 400°C et le plus préférablement à une température de 1500C et à une pression dans l'intervalle de 0,2 à 1 x 107 Torr.
Puis, ce film semi-conducteur amorphe est cristallisé par cristallisation par épitaxie en phase solide à une température dans l'intervalle de 0 à 6500C pendant une période jusqu'à 7 jours, de préférence à une température de 5400C ± 5°C pendant une période de 17 ± 0,1 heures.
Cependant, lorsque ce document décrit la formation d'une couche de silicium amorphe qui doit être ensuite cristallisée, il indique que la couche de silicium amorphe est formée à approximativement à 150°C en une seule fois et ce à une vitesse de dépôt d'environ 250 nm/minute et il enseigne également que l'étape suivante de cristallisation par épitaxie en phase solide est effectuée à une température de 5400C sous une pression de 5 à 1 x 10~6 Torr et que la cristallisation est obtenue en 17 heures, en partant de la couche sous-jacente d'ensemencement de silicium cristallisé par la méthode de cristallisation induite par l'aluminium.
En contraste, l'invention repose sur la découverte que la durée de cristallisation d'une couche de silicium amorphe déposée par EBPVD peut être fortement réduite jusqu'à une durée d'environ 400 minutes lorsque l'inverse de l'ordre à moyenne distance du silicium amorphe déposé est compris entre 4°,7 et 6°,0 ; 4°,7 étant inclus et 6°,0 étant exclu.
La notion d'ordre à moyenne distance est un terme utilisé pour décrire l'organisation structurale de systèmes amorphes à une échelle plus grande que la distance entre premiers ou seconds plus proches voisins (ordre à courte distance) jusqu'à une limite supérieure de quelques nanomètres. Cet ordre à moyenne distance est déterminé par diffraction des rayons X en mesurant la largeur à mi-hauteur du pic principal du spectre de diffraction des rayons X du silicium de l'invention obtenu dans les conditions suivantes : Raie K0 du cuivre, paramètres d'émission du tube : 40 kV, 30 mA, temps de comptage : 15 sec/pas, incrément : 0,05 7pas, balayage entre 20 et 60°. La figure 8 montre le spectre de diffraction des rayons X obtenu sur le silicium amorphe utilisé dans l'invention et indique la largeur à mi-hauteur, notée a, du pic principal de ce silicium.
L'ordre à moyenne distance est défini comme étant l'inverse de cette largeur à mi-hauteur, c'est-à-dire 1/a. Ainsi, l'invention concerne un procédé de fabrication d'une cellule photovoltaïque, caractérisé en ce qu'il comprend une étape a) de dépôt d'une couche de silicium amorphe, dopé p ou dopé n, dont le spectre de diffraction des rayons X présente une raie centrée à environ 28°, plus précisément entre 27°, 9 et 28°, 1) ayant une largeur à mi-hauteur, notée a, telle que 4°,7 < a < 6°,0 sur un substrat.
Selon un mode de mise en œuvre avantageux dudit procédé, la largeur à mi-hauteur a est telle que 4°, 7 < a ≤ 5°, 7. Selon un autre mode de mise en œuvre avantageux dudit procédé, la largeur à mi-hauteur a est telle que a = 5°,44.
Selon encore un autre mode de mise en œuvre avantageux dudit procédé, l'étape a) est une étape de dépôt d'une couche de silicium amorphe par évaporation par faisceau d'électrons (EBPVD) sur le substrat (1) chauffé à une température T telle que 4050C ± 5°C < T < 475°C ± 5°C à une pression P comprise entre 1.107 mbar et 1.1 oΛnbar .
Selon un autre mode de mise en œuvre avantageux dudit procédé, l'étape a) est une étape de dépôt d'une couche de silicium amorphe par évaporation par faisceau d'électrons (EBPVD) sur le substrat (1) chauffé à une température T telle que 425°C ± 5°C < T < 475°C ± 5°C à une pression P comprise entre 1.10"7 mbar et I .IO^mbar.
Selon une disposition avantageuse de ce dernier mode de mise en oeuvre, l'étape a) est une étape de dépôt d'une couche de silicium amorphe par évaporation par faisceau d'électrons (EBPVD) sur le substrat (1) chauffé à une température T = 425°C ± 5°C à une pression de 6 x 10"6 ± 5.10"7 millibars.
Selon un autre mode de mise en œuvre avantageux dudit procédé, l'étape a) est une étape de dépôt d'une couche de silicium amorphe par évaporation par faisceau d'électrons (EBPVD) sur le substrat (1) à une vitesse de dépôt v comprise entre 0,5 et 4 nm/s inclus. Selon encore un autre mode de mise en œuvre avantageux dudit procédé, l'étape a) est une étape de dépôt d'une couche de silicium amorphe par évaporation par faisceau d'électrons (EBPVD) sur le substrat (1) à une vitesse de dépôt, notée v, comprise entre 0,5 et 2 nm/s inclus.
La présente invention a également pour objet un procédé de fabrication d'une cellule photovoltaïque caractérisé en ce que l'étape a) est une étape de dépôt à une vitesse de 2 nm/s, notée v, d'une couche de silicium amorphe par évaporation par faisceau d'électrons (EBPVD) sur un substrat.
Selon un mode de mise en œuvre avantageux dudit procédé de fabrication, celui-ci comprend de plus une étape b) de cristallisation du silicium constituant la couche mince obtenue à l'étape a) par recuit à une température comprise entre 5500C ± 5°C et 6500C ± 5°C inclus.
Selon un autre mode de mise en œuvre avantageux dudit procédé de fabrication, il comprend de plus une étape b) de cristallisation du silicium constituant la couche mince obtenue à l'étape a) par recuit à une température comprise entre 550°C ± 50C et 6500C ± 50C inclus pendant une durée comprise entre 400 minutes et 48 heures inclus.
Selon encore un autre mode de mise en œuvre avantageux dudit procédé de fabrication, il comprend de plus une étape b) de cristallisation du silicium constituant la couche mince obtenue à l'étape a) par recuit à une température de 6000C ± 5°C pendant une durée comprise entre 400 minutes et
1000 minutes.
Selon un autre mode de mise en œuvre avantageux dudit procédé de fabrication, celui-ci comprend de plus une étape b) de cristallisation du silicium constituant la couche mince obtenue à l'étape a) par recuit à une température de 6000C ± 5°C pendant une période de 530 minutes ± 10 minutes.
Selon un autre mode de mise en œuvre avantageux dudit procédé de fabrication, celui-ci comprend de plus une étape c) de dépôt d'une couche de silicium amorphe sur la couche de silicium cristallin obtenue à l'étape b).
Selon encore un autre mode de mise en œuvre avantageux dudit procédé de fabrication, celui-ci comprend de plus une étape d) de dépôt d'une couche d'un oxyde transparent conducteur sur la couche de silicium amorphe obtenue à l'étape c). Selon encore un autre mode de mise en œus/re avantageux dudit procédé de fabrication, celui-ci comprend de plus une étape e) de dépôt de contacts métalliques sur la couche d'oxyde transparent conducteur obtenue à l'étape d).
Selon un autre mode de mise en œuvre avantageux dudit procédé de fabrication, le substrat est constitué d'un support, avantageusement en borosilicate ou en métal, revêtu d'une couche de SiN ou de TiN, de préférence de SiN, obtenue par dépôt de SiN ou de TiN, par EBPVD, sur ledit support.
L'invention vise à résoudre les problèmes des procédés connus de fabrication de cellules photovoltaïques à base de couches minces de silicium cristallin.
L'invention sera mieux comprise et d'autres avantages et caractéristiques de celle-ci apparaîtront plus clairement à la lecture de la description explicative qui suit et qui est faite en référence aux figures dans lesquelles : - la figure 1 représente un schéma en coupe d'une cellule photovoltaïque à base de silicium cristallin en couches minces,
- la figure 2 représente schématiquement un dispositif permettant la mise en œuvre du procédé de l'invention, - la figure 3 est une courbe montrant la durée de cristallisation à une température de 6000C ± 5°C de la couche de silicium amorphe formée dans le procédé de l'invention, en fonction de l'ordre à moyenne distance,
- la figure 4 représente l'évolution de l'ordre à moyenne distance du silicium amorphe en fonction de la vitesse de dépôt de ce silicium amorphe,
- la figure 5 montre le spectre Raman de la couche de silicium cristallin obtenue par le procédé de l'invention, et
- la figure 6 est une photographie prise au microscope électronique en transmission de la couche de silicium cristallin obtenue par le procédé de l'invention,
- la figure 7 représente l'évolution de l'ordre à moyenne distance du silicium amorphe déposé en fonction de la température de dépôt,
- la figure 8 représente un exemple de spectre de diffraction X obtenu avec le silicium amorphe utilisé dans l'invention et définissant la largeur à mi-hauteur, notée a, c'est-à-dire l'ordre à moyenne distance de ce silicium amorphe, cet ordre à moyenne distance étant inversement proportionnel à cette largeur à mi-hauteur, notée a sur cette figure.
Une cellule photovoltaïque à base de couches minces de silicium cristallisé est représentée en figure 1. Comme on le voit en figure 1 , une telle cellule photovoltaïque est composée d'un empilement de couches déposées sur un substrat, noté 1 en figure 1.
Comme on le voit en figure 1 , ce substrat est constitué du support lui-même, noté 2 en figure 1, généralement recouvert d'une couche, notée 3 en figure 1 , en nitrure de silicium, SiN.
La couche 3 de nitrure de silicium fait office de couche barrière à la diffusion des impuretés en provenance du support 2.
La couche 3 peut également être en nitrure de titane ou tout autre matériau ayant les propriétés de barrière voulues. Cette couche 3 est optionnelle. Ainsi, dans le texte qui précède et qui suit, le terme substrat, éventuellement suivi du chiffre 1 , désigne le support en un matériau à bas coût, tel qu'en borosilicate ou en métal, revêtu de la couche 3.
En général, l'épaisseur du support 2 est de 0,5 à 1 mm, et l'épaisseur de la couche 3 de nitrure de silicium est d'environ 1 micromètre. Sur ce substrat 1 est ensuite déposée une couche, notée 4 en figure 1 , de silicium cristallin dopé p ou dopé n, d'une épaisseur comprise entre 2 et 10 micromètres inclus. Cette couche 4 est l'absorbeur, c'est-à-dire la couche au sein de laquelle les photons incidents sont absorbés et convertis en paires électrons-trous.
Puis, sur la couche 4 de silicium cristallin, est déposée une couche, notée 5 en figure 1 , de silicium amorphe hydrogéné dopé n ou p, d'une épaisseur d'environ 10 nanomètres.
Cette couche 5 sert à former l'hétérojonction avec la couche p ou n de silicium cristallin 4. Elle permet de séparer les électrons et les trous.
La couche 5 de silicium amorphe hydrogéné est en silicium dopé p lorsque la couche 4 de silicium cristallin est elle-même en silicium dopé n. Réciproquement, la couche 5 est en silicium amorphe hydrogéné dopé n lorsque la couche 4 est en silicium cristallin dopé p.
Sur cette couche 5 est déposée une couche, notée 6 en figure 1 , en un oxyde transparent conducteur (TCO). Cette couche joue le rôle d'électrode transparente. Elle permet d'adapter la résistivité entre le silicium amorphe hydrogéné dopé n ou p, et les contacts métalliques de la cellule photovoltaïque. Cette couche d'oxyde transparent conducteur a généralement une épaisseur comprise entre 50 et 100 nanomètres inclus. A titre d'oxyde conducteur transparent utilisé, on peut citer l'oxyde de zinc, l'oxyde d'indium ou encore d'oxyde d'étain. Enfin, des contacts métalliques sont déposés sur la couche 6 en oxyde conducteur transparent. Ces contacts métalliques, notés 7 en figure 1, permettent de collecter les électrons d'un côté et les trous de l'autre, séparés par l'hétérojonction pn.
Le procédé de l'invention, qui utilise la technique du dépôt EBPVD permet l'obtention, en ligne et sous vide, des différentes couches nécessaires à la fabrication des cellules photovoltaïques en couches minces à base de silicium polycristallin, c'est-à-dire d'une part les couches passives (barrière nitrurée, oxyde transparent conducteur et contacts métalliques) et, d'autre part, les couches de silicium amorphe dont les propriétés sont ajustables en cours de croissance, soit de manière à optimiser l'étape de cristallisation ultérieure pour la formation de l'absorbeur polycristallin, soit dans le but d'hydrogéner l'émetteur amorphe, et ce sans changer d'appareil, ce qui permet d'éviter toute pollution due à un changement d'appareil de traitement thermique.
En effet, dans l'invention la couche de silicium cristallin dopé p ou dopé n est obtenue par dépôt d'une couche de silicium amorphe dopé p ou dopé n dont le spectre de diffraction des rayons X présente une raie centrée à environ 28° (en pratique entre 27°, 9 et 28°, 1) ayant une largeur à mi-hauteur, notée a, et telle que représentée en figure 8, telle que 4°, 7 ≤ a ≤ 6°,0, puis par cristallisation de ce silicium toujours dans la même enceinte.
Ceci permet de déposer à des vitesses au moins dix fois plus élevées que celles atteintes dans les procédés traditionnellement utilisés dans la microélectronique, et sans utilisation de gaz de nature toxique.
En effet, les cellules à base de couches minces de silicium polycristallin ayant des rendements de conversion élevés sont actuellement produites par dépôt de silicium par PECVD à des vitesses comprises entre 0,3 et
1 micromètre par heure. La vitesse atteinte avec le procédé EBPVD est d'au moins 15 micromètres par heure.
Ainsi, le procédé de l'invention repose sur la découverte qu'il existe un optimum d'ordre à moyenne distance pour la couche de silicium amorphe dopé p ou n formée qui est ensuite à cristalliser.
En effet, on a découvert que lorsque la couche de silicium amorphe, qui formera ensuite après cristallisation la couche notée 4 en figure 1 , a un ordre à moyenne distance telle que 4°, 7 ≤ a ≤ 6e, 0, la durée du processus de cristallisation du silicium formant cette couche est comprise entre 400 minutes et
48 heures.
La limite supérieure de 48 heures est définie comme le maximum que l'on puisse envisager dans un processus industriel.
La limite inférieure de 400 minutes est la limite obtenue avec un ordre à moyenne distance 1/a où a = 4°,7.
Ainsi, de préférence, dans le procédé de l'invention, on déposera une couche de silicium amorphe dopé p ou dopé n, dont l'ordre à moyenne distance 1/a est tel que 4°, 7 ≤ a < 5°, 7, auquel cas la durée de cristallisation de cette couche de silicium est comprise entre 400 minutes et 1000 minutes.
De préférence, on déposera une couche de silicium amorphe dopé p ou dopé n dont l'ordre à moyenne distance de 1/a est égal à 1/5°,44.
Avec une telle couche de silicium amorphe, la durée de cristallisation de cette couche a une température de 6000C est de moins de 9 heures, plus précisément de 8,9 heures.
Pour une couche de silicium amorphe ayant un ordre à moyenne distance 1/a avec a = 5°, 7, comme le montre la figure 3 qui montre l'évolution de la durée de cristallisation en fonction de l'ordre à moyenne distance, la durée de cristallisation est réduite à 600 minutes.
Une telle couche de silicium amorphe ayant un tel ordre à moyenne distance peut être obtenue par tous moyens. De préférence, dans l'invention, la couche de silicium amorphe est obtenue avantageusement, par dépôt de silicium par évaporation par faisceau d'électrons (EBPVD) sur le substrat noté 1 en figure 1 , chauffé à une température T telle que 4050C ± 5°C < T < 4600C ± 50C à une pression comprise entre 1.107 mbar et HO^mbar, comme on le voit en figure 7 qui représente la variation de l'ordre à moyenne distance en fonction de la température du substrat lors du dépôt par évaporation par faisceau d'électrons (EBPVD).
On voit également à partir de la figure 7 que lorsque le substrat est chauffé à une température comprise entre 425°C ± 5°C et 475°C ± 5°C inclus à une pression de 6 x 10"6 millibars, le silicium amorphe obtenu à un ordre à moyenne distance 1/a avec a compris entre 4°, 7 et 5°,7 inclus, ce qui permet de cristalliser le silicium amorphe en moins de 9 heures.
De façon toute préférée, afin de minimiser les coûts en énergie, le dépôt de la couche de silicium amorphe se fera à une température du substrat de 425°C ± 5°C et à une pression de 6 x 10~6 millibars.
Dans ces gammes de températures, l'ordre à moyenne distance 1/a peut encore être modulé en jouant sur la vitesse de dépôt de la couche de silicium amorphe.
Ainsi, comme on le voit à partir de la figure 4 qui représente l'évolution de l'ordre à moyenne distance en fonction de la vitesse de dépôt à une température de 425°C et sous une pression de 6 x 10"6 millibars, l'ordre à moyenne distance de la couche de silicium amorphe déposée évolue quasi linéairement avec la vitesse de dépôt.
Ainsi, dans l'invention, pour obtenir un ordre à moyenne distance, noté 1/a, avec a compris entre 4°,7 et 6°,0 tout en restant inférieur à 6°,0, la vitesse de dépôt est comprise entre 0,5 nm/s et 4 nm/s inclus.
Une vitesse de dépôt inférieure à 0,5 nm/s engendrerait une dégradation de la qualité du silicium amorphe déposé en favorisant une éventuelle contamination de ce dernier avec du carbone ou de l'oxygène. A des vitesses de dépôt supérieures à 4 nm/s, l'ordre à moyenne distance 1/a est inférieur à 1/6°,0.
Des vitesses de dépôt de 0,5 nm/s et de 4 nm/s permettent d'élaborer un dépôt de 2 μm d'épaisseur en respectivement 66 min 30 sec. et 8 min 20 sec. Cette diminution de la vitesse de dépôt s'accompagne d'une amélioration de l'ordre à moyenne distance avec a qui passe de 5°, 99 à 5°,44, ce qui correspond à des temps de cristallisation de cette couche de silicium amorphe de respectivement 1000 minutes et 534 minutes. Ainsi, une diminution de la vitesse de dépôt s'accompagne d'une augmentation d'environ 58 minutes du temps de dépôt mais permet de réduire de 650 min le temps de recuit.
La durée de l'étape de cristallisation peut être très supérieure, avec une limite supérieure de 48 heures mais cela n'est pas souhaitable du point de vue industriel et surtout n'est pas nécessaire dans l'invention.
Ainsi, de préférence la vitesse de dépôt est comprise entre 0,5 et 2 nm/s compris, car comme on le voit sur la figure 4, l'ordre à moyenne distance est alors tel que a est compris entre 5°,44 et 5°, 6, ce qui comme on le voit en figure 3 mène à des durées de cristallisation inférieures à 534 minutes.
Le plus préférablement, afin de ne pas augmenter la durée du dépôt, la vitesse de dépôt sera de préférence de 2 nm/s.
Ainsi, avec le procédé de l'invention, la durée de cristallisation nécessaire pour cristalliser la couche de silicium amorphe à une température de 6000C est compris entre 400 minutes et 48 heures, de préférence entre
400 minutes et 1000 minutes et le plus préférablement de 530 minutes ± 10 minutes.
Bien entendu, le procédé de l'invention comprend également les étapes classiques de tout procédé de fabrication d'une cellule photovoltaïque, c'est-à-dire le dépôt, sur la couche de silicium cristallin dopé p ou n, d'une couche de silicium amorphe hydrogéné dopé n ou p.
Le procédé de l'invention comprend également le dépôt d'une couche d'oxyde transparent conducteur sur la couche de silicium amorphe hydrogéné et le dépôt de contacts électriques sur cette couche d'oxyde conducteur transparent.
Quant au substrat utilisé, il peut être constitué de tout support en un matériau à bas coût, optionnellement revêtu d'une couche de nitrure de silicium ou d'un autre matériau ayant les propriétés de barrière voulues.
Un dispositif pour la mise en œuvre du procédé de l'invention est représenté en figure 2.
Ce dispositif est constitué d'une enceinte classique utilisée pour le dépôt par EBPVD mais comprenant de plus un canon à ions et un dispositif de chauffage du substrat.
Comme on le voit en figure 2, l'enceinte d'EBPVD, notée 9 en figure 2, comprend un module d'évaporation par faisceau d'électrons à grande vitesse, noté 10 en figure 2, et un porte échantillon, noté 11 en figure 2, qui sert à positionner le substrat pour le dépôt des différentes couches voulues. Mais ce dispositif comprend, de plus, pour mettre en œuvre le procédé de l'invention un canon à ions, noté 12 en figure 2, et un dispositif de chauffage (non représenté) du substrat qui sera positionné sur le porte échantillon 11.
La présence d'un canon à ions permet la préparation des surfaces avant dépôt (décapage ionique), l'assistance pendant la croissance des couches et l'insertion de gaz réactif tel qu'un mélange d'azote et d'oxygène, pour le dépôt de couches de nitrure et d'oxyde. Le dispositif de chauffage du substrat permet d'obtenir des couches, en particulier de silicium amorphe, à recristalliser, ayant les propriétés voulues.
Ces deux éléments rendent possible la modification des propriétés de la couche de silicium amorphe en cours de croissance :
- l'ordre à moyenne distance dans les couches de silicium amorphe déposées par cette technique correspond à un matériau bien ordonné localement, c'est-à-dire favorable pour la cristallisation.
La qualité des couches de silicium amorphe ainsi déposées peut être estimée par spectrométrie Raman, en calculant la largeur à mi-hauteur de la bande TO (à 480 cm"1).
Les résultats des mesures effectuées sur les couches de silicium amorphe obtenues par le procédé de l'invention ont révélé une largeur moyenne de 62 cm"1 qui correspond aux valeurs traditionnellement obtenues par PECVD1 c'est-à-dire d'une largeur inférieure à 80cm"1.
La figure 4 représente un spectre obtenu par spectrométrie Raman sur une couche de silicium amorphe déposé avec le procédé de l'invention puis cristallisé.
Afin de mieux faire comprendre l'invention, on va maintenant en décrire plusieurs modes de mise en oeuvre.
Exemple 1
Dans le procédé de l'invention, tous les dépôts sont effectués par évaporation par faisceau d'électrons des différents matériaux. Tout d'abord, on prépare le support 2. Le support 2 est constitué de borosilicate ou de métal. Celui-ci est d'abord nettoyé chimiquement, en utilisant un mélange d'acétone et d'alcool et des ultrasons. Il est ensuite déposé sur le porte échantillon, noté 11 en figure 2.
L'enceinte 9 est alors mise sous vide secondaire d'environ 6.10"6 mbar. Puis un décapage à l'aide du canon à ions 12 (argon) du support 2 est effectué. Les paramètres de ce décapage sont les suivants :
Puis, une couche 3 de nitrure de silicium, SiN, est déposée sur le support 2. Les paramètres utilisés lors du dépôt de cette couche de nitrure de silicium sont les suivants :
Puis, on procède au dépôt de la couche de silicium amorphe dopé p ou n. Cette couche, une fois le silicium cristallisé, servira d'absorbeur, c'est-à- dire de couche au sein de laquelle les photons incidents sont absorbés et convertis en paires électrons-trous.
Les paramètres utilisés sont les suivants :
Quant à la température du substrat, elle a été maintenue à 3500C, 4000C, 425°C, 4500C, et 500°C (cinq points de mesure pour construire la courbe).
Puis, le silicium dopé p ou n de cette couche a été cristallisé par traitement thermique (Solid Phase Cristallization) in situ, sans remise à l'air, contrairement aux procédés traditionnels. Cette étape se fait sous vide secondaire, ce qui permet d'éviter toute contamination.
La température de cristallisation a été choisie entre 5500C et 6500C et la durée de cette cristallisation a été variée entre 400 minutes et 48 heures. Le plus favorablement, lorsque le substrat pour le dépôt de la couche de silicium amorphe était maintenu à 425°C, la température de cristallisation de la couche de silicium amorphe était de 6000C pendant une durée de 8,9 heures.
La couche 4 de silicium cristallin ainsi formée a été examinée par microscopie électronique en transmission.
La figure 5 représente une photographie prise lors de cette analyse.
Comme on le voit en figure 5, la taille des grains de silicium est d'environ 2 μm.
La couche de silicium cristallin ainsi obtenue a des durées de vie des porteurs minoritaires intermédiaires entre celles des couches silicium amorphe et de silicium monocristallin. Cette approche permet d'optimiser les rendements pour des cellules à couches minces à base de silicium.
Puis, une couche 5 de silicium amorphe hydrogéné dopé n (ou p) est déposée sur la couche 4 de silicium cristallin formée à l'étape précédente.
Les paramètres utilisés étaient les suivants :
Puis, une couche 6 d'oxyde transparent conducteur (TCO), par exemple l'oxyde d'indium étain (ITO) est déposée sur la couche de silicium amorphe hydrogéné dopé n ou p obtenue précédemment.
Les paramètres utilisés sont les suivants :
La figure 4 représente le spectre Raman obtenu à cette étape de la procédure de fabrication de la cellule photovoltaïque de l'invention. Comme on le voit en figure 4, le silicium de la couche 4 est bien cristallisé : la largeur à mi-hauteur du pic est de l'ordre de 6cm"1, ce qui correspond à un état bien cristallisé.
Enfin, des contacts métalliques 7 en Ag sont déposés sur la couche d'oxyde conducteur transparent.
Les paramètres du dépôt sont les suivants :
Une cellule photovoltaïque à base de silicium polycristallin en couches minces a ainsi été obtenue.
Le rendement de cette cellule photovoltaïque était de 11%, valeur supérieure à celle obtenue par les cellules en silicium amorphe de l'art antérieur.

Claims

REVENDICATIONS
1. Procédé de fabrication d'une cellule photovoltaïque caractérisé en ce qu'il comprend une étape a) de dépôt d'une couche de silicium amorphe, dopé p ou dopé n, dont le spectre de diffraction des rayons X présente une raie centrée à 28° (±0,1) ayant une largeur à mi-hauteur, notée a, telle que 4°,7 < a < 6°,0 sur un substrat (1).
2. Procédé selon la revendication 1 caractérisé en ce que la largeur à mi-hauteur a est telle que 4°, 7 < a < 5°,7.
3. Procédé selon la revendication 1 ou 2 caractérisé en ce que la largeur à mi-hauteur a est telle que a = 5°,44.
4. Procédé selon l'une quelconque des revendications précédentes caractérisé en ce que l'étape a) est une étape de dépôt d'une couche de silicium amorphe par évaporation par faisceau d'électrons (EBPVD) sur le substrat (1) chauffé à une température T telle que 4050C ± 5°C < T < 475°C ± 5°C à une pression P comprise entre 1.107 mbar et 1.10^mbar inclus.
5. Procédé selon l'une quelconque des revendications précédentes caractérisé en ce que l'étape a) est une étape de dépôt d'une couche de silicium amorphe par évaporation par faisceau d'électrons (EBPVD) sur le substrat (1) chauffé à une température T telle que 425°C ± 5°C < T < 475°C ± 5°C à une pression P comprise entre 1.107 mbar et 1.10^mbar inclus.
6. Procédé selon l'une quelconque des revendications précédentes caractérisé en ce que l'étape a) est une étape de dépôt d'une couche de silicium amorphe par évaporation par faisceau d'électrons (EBPVD) sur le substrat (1) chauffé à une température T = 425°C ± 5°C à une pression de 6 x 10"6 ± 5. lO"7 millibars.
7. Procédé selon l'une quelconque des revendications précédentes caractérisé en ce que l'étape a) est une étape de dépôt d'une couche de silicium amorphe par évaporation par faisceau d'électrons (EBPVD) sur le substrat (1) à une vitesse de dépôt v comprise entre 0,5 et 4 nm/s inclus.
8. Procédé selon l'une quelconque des revendications précédentes caractérisé en ce que l'étape a) est une étape de dépôt d'une couche de silicium amorphe par évaporation par faisceau d'électrons (EBPVD) sur le substrat (1) à une vitesse de dépôt v comprise entre 0,5 et 2 nm/s inclus.
9. Procédé de fabrication d'une cellule photovoltaïque selon l'une quelconque des revendications précédentes, caractérisé en ce que l'étape a) est une étape de dépôt d'une couche de silicium amorphe par évaporation par faisceau d'électrons (EBPVD) sur le substrat (1) effectué à une vitesse de 2 nm/s.
10. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend de plus une étape b) de cristallisation du silicium constituant la couche mince obtenue à l'étape a) par recuit à une température comprise entre 5500C ± 5°C et 6500C ± 5°C inclus.
11. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend de plus une étape b) de cristallisation du silicium constituant la couche mince obtenue à l'étape a) par recuit à une température comprise entre 5500C ± 5°C et 650°C ± 5°C inclus pendant une durée comprise entre 400 minutes et 48 heures inclus.
12. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend de plus une étape b) de cristallisation du silicium constituant la couche mince obtenue à l'étape a) par recuit à une température de 600°C ± 5°C pendant une durée comprise entre 400 minutes et 1000 minutes.
13. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend de plus une étape b) de cristallisation du silicium constituant la couche mince obtenue à l'étape a) par recuit à une température de 6000C ± 5°C pendant une période de 530 minutes ± 10 minutes.
14. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend de plus une étape c) de dépôt d'une couche de silicium amorphe (5) sur la couche (4) de silicium cristallin obtenue à l'étape b).
15. Procédé selon la revendication 14, caractérisé en ce qu'il comprend de plus une étape d) de dépôt d'une couche (6) d'un oxyde transparent conducteur sur la couche (5) de silicium amorphe obtenue à l'étape c).
16. Procédé selon la revendication 15, caractérisé en ce qu'il comprend de plus une étape e) de dépôt de contacts métalliques (7) sur la couche (6) d'oxyde transparent conducteur obtenue à l'étape d).
17. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce le substrat (1) est constitué d'un support (2), avantageusement en borosilicate ou en métal, revêtu d'une couche (3) de SiN ou de TiN, de préférence de SiN, obtenue par dépôt de SiN ou de TiN, par EBPVD, sur le support (2).
EP09738349A 2008-04-23 2009-04-20 Procede de fabrication d'une cellule photovoltaïque a base de silicium en couches minces Withdrawn EP2281313A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0802270A FR2930680B1 (fr) 2008-04-23 2008-04-23 Procede de fabrication d'une cellule photovoltaique a base de silicium en couches minces.
PCT/FR2009/000461 WO2009133315A2 (fr) 2008-04-23 2009-04-20 Procede de fabrication d'une cellule photovoltaïque a base de silicium en couches minces

Publications (1)

Publication Number Publication Date
EP2281313A2 true EP2281313A2 (fr) 2011-02-09

Family

ID=40342466

Family Applications (1)

Application Number Title Priority Date Filing Date
EP09738349A Withdrawn EP2281313A2 (fr) 2008-04-23 2009-04-20 Procede de fabrication d'une cellule photovoltaïque a base de silicium en couches minces

Country Status (7)

Country Link
US (1) US8288196B2 (fr)
EP (1) EP2281313A2 (fr)
JP (1) JP2011519158A (fr)
KR (1) KR20100136554A (fr)
BR (1) BRPI0911637A2 (fr)
FR (1) FR2930680B1 (fr)
WO (1) WO2009133315A2 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8802485B2 (en) * 2009-09-07 2014-08-12 Tel Solar Ag Method for manufacturing a photovoltaic cell structure
US9018517B2 (en) 2011-11-07 2015-04-28 International Business Machines Corporation Silicon heterojunction photovoltaic device with wide band gap emitter
KR101879363B1 (ko) 2017-01-17 2018-08-16 엘지전자 주식회사 태양 전지 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0416190B1 (fr) * 1989-09-07 1994-06-01 International Business Machines Corporation Méthode de passivation des miroirs des diodes laser à semi-conducteur
WO1992013359A1 (fr) * 1991-01-17 1992-08-06 Crosspoint Solutions, Inc. Structure amelioree de circuit anti-fusion s'utilisant dans un circuit prediffuse programmable par l'utilisateur et procede de fabrication de ladite structure
JPH06204137A (ja) * 1992-10-19 1994-07-22 Samsung Electron Co Ltd 多結晶シリコン薄膜の製造方法
US5994164A (en) * 1997-03-18 1999-11-30 The Penn State Research Foundation Nanostructure tailoring of material properties using controlled crystallization
JP3814432B2 (ja) * 1998-12-04 2006-08-30 三菱化学株式会社 化合物半導体発光素子
AU2002951838A0 (en) * 2002-10-08 2002-10-24 Unisearch Limited Method of preparation for polycrystalline semiconductor films
WO2006025820A1 (fr) * 2004-08-26 2006-03-09 Midwest Research Institute Procede de passivation de surface de silicium cristallin
FR2883663B1 (fr) * 2005-03-22 2007-05-11 Commissariat Energie Atomique Procede de fabrication d'une cellule photovoltaique a base de silicium en couche mince.
US8795854B2 (en) * 2005-08-01 2014-08-05 Amit Goyal Semiconductor-based, large-area, flexible, electronic devices on {110}<100> oriented substrates

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2009133315A3 *

Also Published As

Publication number Publication date
WO2009133315A2 (fr) 2009-11-05
KR20100136554A (ko) 2010-12-28
BRPI0911637A2 (pt) 2018-03-27
WO2009133315A3 (fr) 2010-11-11
US20110223711A1 (en) 2011-09-15
US8288196B2 (en) 2012-10-16
FR2930680A1 (fr) 2009-10-30
FR2930680B1 (fr) 2010-08-27
JP2011519158A (ja) 2011-06-30

Similar Documents

Publication Publication Date Title
Gall et al. Polycrystalline silicon thin-film solar cells on glass
US6265288B1 (en) Method of manufacturing silicon-based thin-film photoelectric conversion device
EP1861882B1 (fr) Procede de fabrication d&#39;une cellule photovoltaique a base de silicium en couche mince
EP2005473A1 (fr) Couche conductrice transparente et texturee et son procede de realisation
FR2937055A1 (fr) Procede de fabrication a basse temperature de nanofils semiconducteurs a croissance laterale et transistors a base de nanofils, obtenus par ce procede
Aberle et al. Polycrystalline silicon thin‐film solar cells on glass by aluminium‐induced crystallisation and subsequent ion‐assisted deposition (ALICIA)
JPWO2010024211A1 (ja) 薄膜光電変換装置およびその製造方法
FR2490013A1 (fr) Dispositif amorphe photosensible a cellules multiples
EP2281313A2 (fr) Procede de fabrication d&#39;une cellule photovoltaïque a base de silicium en couches minces
JP3672754B2 (ja) シリコン系薄膜光電変換装置の製造方法
JP2013542317A (ja) 太陽電池を製造するための基板をコーティングする方法
JP2002329878A (ja) 薄膜太陽電池および薄膜太陽電池の作製方法
EP2801113B1 (fr) Procédé de production à basse température de nanostructures semi-conductrices à jonction radiale, dispositif a jonction radiale et cellule solaire comprenant des nanostructures à jonction radiale
Sontheimer et al. Challenges and opportunities of electron beam evaporation in the preparation of poly-Si thin film solar cells
EP0024378B1 (fr) Procédé de réalisation d&#39;une couche contenant du silicium à structure hybride entre les formes amorphe et polycristalline, et pile solaire comprenant une telle couche
JPH11186574A (ja) シリコン系薄膜光電変換装置
JPH11145498A (ja) シリコン系薄膜光電変換装置
JP4335351B2 (ja) シリコン系薄膜光電変換装置の製造方法
FR2465319A1 (fr) Cellule photovoltaique
FR3042645B1 (fr) Procede de fabrication d&#39;une cellule photovoltaique a heterojonction
FR2968316A1 (fr) Procede de preparation d&#39;une couche de silicium cristallise a gros grains
Dogan Low temperature epitaxy of silicon by electron-beam evaporation for polycrystalline silicon thin film solar cells
Sontheimer et al. 6.7% Efficient Poly-Si Thin Film Mini-Modules by High-Rate Electron-Beam Evaporation”
JP2000058889A (ja) シリコン系薄膜およびシリコン系薄膜光電変換装置
Calnan et al. Modification of light scattering properties of boron doped zinc oxide grown by Low Pressure Chemical Vapour Deposition using wet chemical etching

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20101123

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA RS

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20131104