EP0477100B1 - Circuit échantillonneur-bloqueur pour écran d'affichage à cristal liquide - Google Patents

Circuit échantillonneur-bloqueur pour écran d'affichage à cristal liquide Download PDF

Info

Publication number
EP0477100B1
EP0477100B1 EP91402495A EP91402495A EP0477100B1 EP 0477100 B1 EP0477100 B1 EP 0477100B1 EP 91402495 A EP91402495 A EP 91402495A EP 91402495 A EP91402495 A EP 91402495A EP 0477100 B1 EP0477100 B1 EP 0477100B1
Authority
EP
European Patent Office
Prior art keywords
capacitor
sampling
sample
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP91402495A
Other languages
German (de)
English (en)
Other versions
EP0477100A1 (fr
Inventor
Patrice Senn
Alan Lelah
Gilbert Martel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orange SA
Original Assignee
France Telecom SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by France Telecom SA filed Critical France Telecom SA
Publication of EP0477100A1 publication Critical patent/EP0477100A1/fr
Application granted granted Critical
Publication of EP0477100B1 publication Critical patent/EP0477100B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2011Display of intermediate tones by amplitude modulation

Definitions

  • the present invention relates to a sample-and-hold circuit for a liquid crystal display screen.
  • a liquid crystal display screen generally takes the form illustrated in FIG. 1.
  • the screen proper ECR consists of rows L and addressing columns C, of a matrix of pixels P, each connected to a TFT transistor whose state is controlled by the line L and the associated column C.
  • Such a screen is controlled by a line control circuit CCL, which sequentially applies an addressing voltage to the lines (for example a few volts) and by a column control circuit CCC, which applies voltages reflecting all the columns. the light intensity of the points to be displayed on the addressed line. The overall image is thus displayed line by line.
  • a line control circuit CCL which sequentially applies an addressing voltage to the lines (for example a few volts) and by a column control circuit CCC, which applies voltages reflecting all the columns. the light intensity of the points to be displayed on the addressed line.
  • CCC column control circuit
  • the column control circuit CCC receives a video signal SV delivered by a video circuit CV.
  • This signal generally consists of three components corresponding to the three primary components of a color image.
  • the circuit CCC includes 162 elementary column control circuits, arranged in parallel, and 162 outputs connected to the different columns.
  • Each elementary column control circuit (also called “column driver” in the technical literature) comprises a sample-and-hold circuit, the function of which is to sample the video signal at a determined time. corresponding to the column to be ordered and to maintain this sample on the column for the entire duration of addressing a row ("sample-and-hold" function in English terminology).
  • the present invention relates to such a sample-and-hold circuit.
  • sampler-blocker circuits of the prior art all have drawbacks.
  • the circuit marketed by the company HITACHI under the reference HD 66300T for example, use is made of four sampler-blockers per column, working alternately.
  • the circuit thus contains 480 sample-and-hold circuits for a screen of 120 columns.
  • the power consumption is therefore very large.
  • it is not possible to correct the offset voltage.
  • EP-A-0 381 429 and GB-2 146 479 disclose display screen control circuits comprising a first sampling stage consisting of a sampling capacitor and a second stage comprising a sampling capacitor maintenance.
  • a first capacitor (sampling) with a much larger capacity than that of the second (holding) is required. The charging time of the first capacitor is thereby increased.
  • the output voltage is linked to the input voltage by the ratio C1 / C1 + C2 (where C1 and C2 are the capacitances of the first and second capacitors), at best, is the output voltage equal at the input voltage. Furthermore, the large value of the first capacitor leads to excessive congestion and seriously limits the possibilities of integration of the circuit. Finally, the load impedance of the video amplifiers is considerably increased.
  • the object of the present invention is to remedy these drawbacks. To this end, it offers a low-consumption sample-and-hold circuit (less than 50 ⁇ A at rest), with a low charge time (the circuit is capable of charging an external capacity of 150pF per 6V in 2 ⁇ s) and its output dynamics is close to the difference in bias voltages (V DD -V SS ) (in reality slightly lower than this value, i.e. approximately V DD -V SS -0.3V). Finally, by adding a simple capacitor, it is possible to easily correct the offset voltage.
  • an offset correction capacitor is associated with the sampling capacitor to correct the offset produced by the amplifier located downstream. This capacitor is put into service during the time of transfer of the sample in the amplifier.
  • FIG 2 we see a sample-and-hold circuit CEB with a general input E and a general output S.
  • the input E is connected to a video bus BV connected to a video circuit CV.
  • Output S is connected to a column C.
  • CEB circuits There are as many CEB circuits as there are columns for a global control circuit.
  • the video circuit CV is not part of the invention. It suffices to indicate briefly that it comprises a video input 20, capacitors 22, 24, a switch 26 for "clamping” (leveling), controlled by a CCL signal, a transfer switch 28, controlled by a signal. transfer device TRD, an amplifier 30 for shaping and a framing circuit 32.
  • the circuit may also include, but not necessarily, a fourth electronic output switch T4 connected to the output s of the amplifier A and controlled by a TRS signal.
  • a general control circuit CC delivers control signals ECH, TRD, TRS, RESET for the various switches of the sample and hold units.
  • this circuit can be better understood in the light of the timing diagram of FIG. 3.
  • the video signal V two successive lines Ln-1 and Ln are illustrated, of rank n-1 and n
  • the second line shows the ECH sampling signal (one pulse corresponds to a sample-and-hold circuit, the others to the other circuits of the screen);
  • the third line shows the reset signal RESET;
  • the transfer signal TRD is shown on the fourth line and the transfer signal TRS on the last.
  • the sampling signal ECH acts first on the first switches T1, T′1 and causes the charging of the first sampling capacitor Ce.
  • the transfer signal TRS is at the high level and acts on the fourth output switch T4 and allows the voltage previously blocked in the storage capacitor Cs of the amplifier A to be transferred to the general output S.
  • the reset signal RESET acts on the second switch T2 to reset the voltage blocked in the storage capacitor Cs of amplifier A, while the signal TRS is set to zero to decouple the output of the amplifier A of the general output S.
  • the signal TRD acting on the third switches T3, T′3 causes the transfer of the sampled voltage in the first capacitor sampling point Ce to amplifier A and its storage capacitor Cs.
  • the circuit also comprises an additional capacitor Cc which allows an offset correction.
  • This capacitor has an armature connected to the input E through a fifth electronic switch T5 controlled by the transfer signal TRD and at a point brought to the average voltage of the bias voltages Vpm through a sixth electronic switch T6.
  • the voltage Vpm represents the average between the two extreme polarization voltages V SS and V DD .
  • the correction capacitor Cc has another armature connected to the sampling capacitor Ce.
  • Switch 28 and its transfer signal TRD are used for offset compensation (at least in the production of the video part with "clamping" system).
  • the offset compensation concerns the offset of the video channel. With the device of the switch 28, this offset is introduced into the video buses at the same time as the samples are transferred to the output of the control circuits (during TRD). The transfer is therefore done by two paths: by the capacitor C c , which transfers the inverse of the offset to C s , and also by C e which transfers the sample of the signal, uncompensated in offset, so -inverted towards C s .
  • the output result is the sampled value with offset compensation.
  • FIG. 4 illustrates the mounting of a plurality of sample-and-hold units conforming to that which has just been described, in a circuit for controlling the columns of a display screen with 162 columns.
  • the global circuit CCC includes 162 sample-and-hold circuits CEB1, CEB2, ..., CEB162 with 162 output pads S1, S2, ..., S162 connected to the 162 columns, C1, C2, ..., C162.
  • a video circuit CV supplies three video buses BV1, BV2, BV3 corresponding to the three primary red, green, blue.
  • a shift register R DEC with 162 cells delivers 162 sampling signals ECH for the 162 sample-and-hold circuits CEB1, ..., CEB162.
  • a polarization source POL supplies the video circuit CV and the amplifiers A of the sample and hold units.

Description

  • La présente invention a pour objet un circuit échantillonneur-bloqueur pour écran d'affichage à cristal liquide.
  • Un écran d'affichage à cristal liquide se présente généralement sous la forme illustrée sur la figure 1. L'écran proprement dit ECR est constitué de lignes L et de colonnes C d'adressage, d'une matrice de pixels P, chacun relié à un transistor TFT dont l'état est commandé par la ligne L et la colonne C associées.
  • Un tel écran est commandé par un circuit de commande de lignes CCL, qui applique séquentiellement aux lignes une tension d'adressage (par exemple quelques volts) et par un circuit de commande de colonnes CCC, qui applique à la totalité des colonnes des tensions reflétant l'intensité lumineuse des points à afficher sur la ligne adressée. L'image globale est ainsi affichée ligne par ligne.
  • Le circuit de commande de colonnes CCC reçoit un signal vidéo SV délivré par un circuit vidéo CV. Ce signal est en général constitué de trois composantes correspondant aux trois composantes primaires d'une image en couleur.
  • Si l'écran ECR possède 162 colonnes, le circuit CCC comprend 162 circuits élémentaires de commande de colonne, disposés en parallèle, et 162 sorties reliées aux différentes colonnes. Chaque circuit élémentaire de commande de colonne (appelé encore "driver colonne" dans la littérature technique) comprend un circuit échantillonneur-bloqueur dont la fonction est d'échantillonner le signal vidéo à un instant déterminé correspondant à la colonne à commander et de maintenir cet échantillon sur la colonne pendant toute la durée d'adressage d'une ligne (fonction "sample-and-hold" en terminologie anglosaxonne).
  • la présente invention porte sur un tel circuit échantillonneur-bloqueur.
  • La réalisation d'un circuit échantillonneur-bloqueur pour écran d'affichage à cristal liquide pose de nombreux problèmes.
  • Tout d'abord, il doit permettre l'échantillonnage du signal vidéo relatif à une ligne alors qu'on applique sur les colonnes les signaux relatifs à la ligne précédente.
  • Par ailleurs, si l'on veut pouvoir alimenter un écran d'affichage de grandes dimensions possédant un nombre élevé de colonnes (plus d'une centaine), il faut un circuit de très faible consommation électrique et présentant un temps de charge faible pour une charge capacitive élevée.
  • Enfin, il est souhaitable que la structure du circuit permette de compenser les tensions de décalage ("offset") provoquées par l'amplification et la mise en forme des signaux vidéo.
  • Les circuits échantillonneurs-bloqueurs de l'art antérieur présentent tous des inconvénients. Ainsi, dans le circuit commercialisé par la Société HITACHI sous la référence HD 66300T par exemple, il est fait usage de quatre échantillonneurs-bloqueurs par colonne, travaillant en alternance. Le circuit contient ainsi 480 circuits échantillonneurs-bloqueurs pour un écran de 120 colonnes. La consommation électrique est donc très grande. Par ailleurs, dans une telle architecture, il n'est pas possible de corriger la tension de décalage.
  • On connaît par les documents EP-A-0 381 429 et GB-2 146 479 des circuits de commande d'écran d'affichage comprenant un premier étage d'échantillonnage constitué par un condensateur d'échantillonnage et un second étage comprenant un condensateur de maintien. Dans ce type de circuits, il faut transférer la charge du premier condensateur dans le second et le signal de sortie est constitué par la tension présente aux bornes du second condensateur. Pour éviter de dégrader le signal, il faut un premier condensateur (d'échantillonnage) de capacité beaucoup plus grande que celle du second (de maintien). Le temps de charge du premier condensateur s'en trouve augmenté. Par ailleurs, comme la tension de sortie est liée à la tension d'entrée par le rapport C1/C1+C2 (où C1 et C2 sont les capacités des premier et second condensateurs), au mieux, la tension de sortie est-elle égale à la tension d'entrée. Par ailleurs, la grande valeur du premier condensateur conduit à un encombrement excessif et limite sérieusement les possibilités d'intégration du circuit. Enfin, l'impédance de charge des amplificateurs vidéo est considérablement augmentée.
  • Par ailleurs, on connaît, par le document FR-A-2 458 117, une autre solution qui évite l'emploi d'un condensateur de maintien (cf Fig. 11 de ce document). Cette solution consiste à utiliser deux voies identiques d'échantillonnage montées en parallèle et travaillant en alternance. Cependant, dans cette solution, le gain de l'ensemble est limité à 1 et le doublement du nombre de voies augmente naturellement l'encombrement du circuit.
  • La présente invention a pour but de remédier à ces inconvénients. A cette fin, elle propose un circuit échantillonneur-bloqueur de faible consommation (moins de 50 µA au repos), présentant un temps de charge faible (le circuit est capable de charger une capacité externe de 150pF par 6V en 2 µs) et sa dynamique de sortie est proche de la différence de tensions de polarisation (VDD-VSS) (en réalité légérement inférieure à cette valeur, soit environ VDD-VSS-0,3V). Enfin, par l'adjonction d'un simple condensateur, il est possible de corriger aisément la tension de décalage.
  • A cette fin, l'invention propose un circuit échantillonneur-bloqueur du genre de ceux qui comprennent :
    • un premier étage d'échantillonnage comprenant un premier condensateur d'échantillonnage relié à une entrée recevant un signal vidéo relatif à chaque ligne à commander,
    • un second étage de maintien comprenant un second condensateur de stockage avec une sortie apte à être reliée à une colonne de l'écran,
    • des moyens pour :
      • commander l'échantillonnage relatif à une ligne dans le premier étage,
      • commander dans le même temps le maintien dans le second étage de l'échantillon correspondant à la ligne précédente,
      • transférer ensuite l'échantillon du premier étage dans le second,

    ce circuit étant caractérisé par le fait que :
    • le premier étage comprend le premier condensateur d'échantillonnage relié à l'entrée vidéo à travers des premiers interrupteurs électroniques,
    • le second étage comprend un amplificateur à une entrée non inverseuse, une entrée inverseuse et une sortie, la sortie étant rebouclée sur l'entrée inverseuse par le second condensateur de stockage, un deuxième interrupteur électronique étant disposé en parallèle sur le second condensateur, les entrées de l'amplificateur étant reliées au premier condensateur d'échantillonnage par des troisièmes interrupteurs électroniques.
  • De préférence, un condensateur de correction de décalage est associé au condensateur d'échantillonnage pour corriger le décalage produit par l'amplificateur situé en aval. Ce condensateur est mis en service pendant le temps de transfert de l'échantillon dans l'amplificateur.
  • De toute façon, les caractéristiques et avantages de l'invention apparaîtront mieux à la lumière de la description qui suit. Cette description porte sur des exemples de réalisation donnés à titre explicatif et nullement limitatif. Elle se réfère à des dessins annexés, sur lesquels :
    • la figure 1, déjà décrite, illustre schématiquement la structure d'un écran d'affichage à cristal liquide ;
    • la figure 2 montre le schéma d'un échantillonneur-bloqueur conforme à l'invention ;
    • la figure 3 est un chronogramme montrant divers signaux de commande apparaissant dans le circuit ;
    • la figure 4 est un schéma simplifié global d'un circuit complet de commande de colonnes. Pour des raisons de clarté du dessin, la compensation d'offset n'y est pas représentée.
  • Sur la figure 2, on voit un circuit échantillonneur-bloqueur CEB à une entrée générale E et une sortie générale S. L'entrée E est reliée à un bus vidéo BV relié à un circuit vidéo CV. La sortie S est reliée à une colonne C. Il y a autant de circuit CEB qu'il y a de colonnes pour un circuit global de commande.
  • Le circuit vidéo CV ne fait pas partie de l'invention. Il suffit d'indiquer brièvement qu'il comprend une entrée vidéo 20, des condensateurs 22, 24, un interrupteur 26 de "clamping" (mise à niveau), commandé par un signal CCL, un interrupteur de transfert 28, commandé par un signal de transfert TRD, un amplificateur 30 de mise en forme et un circuit de cadrage 32.
  • Pour ce qui est du circuit échantillonneur-bloqueur CEB, qui se rapporte plus spécialement à l'invention, tel que représenté, il comprend :
    • un premier condensateur d'échantillonnage Ce relié à l'entrée E à travers deux premiers interrupteurs électroniques T1, T′1 commandé par un signal d'échantillonnage ECH,
    • un amplificateur A à une entrée non inverseuse e⁺, une entrée inverseuse e⁻ et une sortie s, la sortie s étant rebouclée sur l'entrée non-inverseuse e⁺ par un second condensateur de stockage Cs, avec un deuxième interrupteur électronique T2 en parallèle, ce deuxième interrupteur T2 étant commandé par un signal de remise à zéro RAZ ; les entrées de l'amplificateur A étant reliées par ailleurs au premier condensateur d'échantillonnage Ce par deux troisièmes interrupteurs électroniques T3, T′3, ces troisièmes interrupteurs étant commandés par un signal de transfert TRD.
  • Le circuit peut comprendre en outre, mais non obligatoirement un quatrième interrupteur électronique de sortie T4 relié à la sortie s de l'amplificateur A et commandé par un signal TRS.
  • Un circuit général de commande CC délivre des signaux de commande ECH, TRD, TRS, RAZ pour les divers interrupteurs des échantillonneurs-bloqueurs.
  • Le fonctionnement de ce circuit peut être mieux compris à la lumière du chronogramme de la figure 3. Sur la première ligne est représenté le signal vidéo V (deux lignes successives Ln-1 et Ln) sont illustrées, de rang n-1 et n). La deuxième ligne montre le signal d'échantillonnage ECH (une impulsion correspond à un circuit échantillonneur-bloqueur, les autres aux autres circuits de l'écran) ; la troisième ligne montre le signal de remise à zéro RAZ ; le signal de transfert TRD est représenté sur la quatrième ligne et le signal de transfert TRS sur la dernière.
  • Le fonctionnement du circuit dès lors est le suivant.
  • Le signal d'échantillonnage ECH agit d'abord sur les premiers interrupteurs T1, T′1 et provoque la charge du premier condensateur d'échantillonnage Ce. Pendant ce temps, le signal de transfert TRS est au niveau haut et agit sur le quatrième interrupteur de sortie T4 et permet à la tension précédemment bloquée dans le condensateur de stockage Cs de l'amplificateur A d'être transférée sur la sortie générale S. Puis le signal de remise à zéro RAZ agit sur le deuxième interrupteur T2 pour remettre à zéro la tension bloquée dans le condensateur de stockage Cs de l'amplificateur A, pendant que le signal TRS est mis au niveau zéro pour découpler la sortie de l'amplificateur A de la sortie générale S. Le signal TRD agissant sur les troisièmes interrupteurs T3, T′3 provoque le transfert de la tension échantillonnée dans le premier condensateur d'échantillonnage Ce vers l'amplificateur A et son condensateur de stockage Cs.
  • On voit donc que l'échantillonnage de la ligne n (ECHn) se produit pendant le maintien de l'échantillon relatif à la ligne n-1 (TRS(n-1)).
  • En revenant à la figure 2, on voit que le circuit comprend en outre un condensateur supplémentaire Cc qui permet une correction de décalage ("offset"). Ce condensateur possède une armature reliée à l'entrée E à travers un cinquième interrupteur électronique T5 commandé par le signal de transfert TRD et à un point porté à la tension moyenne des tensions de polarisation Vpm à travers un sixième interrupteur électronique T6. La tension Vpm représente la moyenne entre les deux tensions extrêmes de polarisation VSS et VDD . Le condensateur de correction Cc possède une autre armature reliée au condensateur d'échantillonnage Ce.
  • En liaison avec l'interrupteur 28 du circuit vidéo CV, le fonctionnement de ces moyens de correction est alors le suivant. L'interrupteur 28 et son signal de transfert TRD servent dans la compensation de l'offset (du moins dans la réalisation de la partie vidéo avec système de "clamping"). La compensation de l'offset concerne l'offset de la chaîne vidéo. Avec le dispositif de l'interrupteur 28 on introduit cet offset dans les bus vidéo au même instant que l'on fait le transfert des échantillons vers la sortie des circuits de commande (pendant TRD). Le transfert se fait donc par deux chemins : par le condensateur Cc , qui transfère l'inverse de l'offset vers Cs, et aussi par Ce qui transfère l'échantillon du signal, non-compensé en offset, de façon non-inversée vers Cs. Le résultat en sortie est la valeur échantillonnée avec une compensation de l'offset.
  • Cela est possible si, pendant TRD, on présente VPM à l'entrée des amplificateurs vidéo. Dans le cas du circuit réalisé on utilise un circuit de clamping pour ramener le signal vidéo à un niveau convenable et on le force à VPM pendant TRD avec l'interrupteur 28. D'autres façons d'obtenir ce résultat sont possibles.
  • La figure 4 illustre le montage d'une pluralité d'échantillonneurs-bloqueurs conformes à celui qui vient d'être décrit, dans un circuit de commande des colonnes d'un écran d'affichage à 162 colonnes. Le circuit global CCC comprend 162 échantillonneurs-bloqueurs CEB1, CEB2, ..., CEB162 à 162 plots de sortie S1, S2, ..., S162 reliés aux 162 colonnes, C1, C2, ..., C162. Un circuit vidéo CV alimente trois bus vidéo BV1, BV2, BV3 correspondant aux trois primaires rouge, vert, bleu. Un registre à décalage R DEC à 162 cellules délivre 162 signaux d'échantillonnage ECH pour les 162 circuits échantillonneurs-bloqueurs CEB1, ..., CEB162. Une source de polarisation POL alimente le circuit vidéo CV et les amplificateurs A des échantillonneurs-bloqueurs.
  • Divers plots TRD, TRS, RAZ (non tous représentés) correspondent aux entrées de signaux de commande.
  • Tous les circuits qui viennent d'être décrits peuvent être intégrés sous forme de "puce". La technologie CMOS convient parfaitement.

Claims (4)

  1. Circuit échantillonneur-bloqueur pour la commande d'un écran d'affichage à cristal liquide, cet écran comprenant des lignes (L) et des colonnes (C) d'adressage et étant commandé séquentiellement ligne par ligne, ce circuit comprenant :
    - un premier étage d'échantillonnage comprenant un premier condensateur (Ce) d'échantillonnage relié à une entrée (E) recevant un signal vidéo relatif à chaque ligne à commander,
    - un second étage de maintien comprenant un second condensateur (Cs) de stockage avec une sortie apte à être reliée à une colonne (C) de l'écran,
    - des moyens pour :
    - commander l'échantillonnage relatif à une ligne dans le premier étage,
    - commander dans le même temps le maintien dans le second étage de l'échantillon correspondant à la ligne précédente,
    - transférer ensuite l'échantillon du premier étage dans le second,
    ce circuit étant caractérisé par le fait que :
    - le premier étage comprend le premier condensateur (Ce) d'échantillonnage relié à l'entrée vidéo (E) à travers des premiers interrupteurs électroniques (T1 et T′1),
    - le second étage comprend un amplificateur (A) à une entrée non inverseuse (e⁺), une entrée inverseuse (e⁻ ) et une sortie (s), la sortie (s) étant rebouclée sur l'entrée inverseuse (e⁻ ) par le second condensateur (Cs) de stockage, un deuxième interrupteur électronique (T2) étant disposé en parallèle sur le second condensateur, les entrées de l'amplificateur étant reliées au premier condensateur d'échantillonnage (Ce) par des troisièmes interrupteurs électroniques (T3, T′3).
  2. Circuit échantillonneur-bloqueur selon la revendication 1, caractérisé par le fait que la sortie (s) de l'amplificateur est reliée à une sortie générale (S) à travers un quatrième interrupteur (T4), la sortie générale étant destinée à être reliée à l'une des colonnes (C) de l'écran d'affichage.
  3. Circuit échantillonneur-bloqueur selon la revendication 2, caractérisé par le fait qu'il comprend en outre des moyens (CC) pour fournir quatre signaux de commande respectivement d'échantillonnage (ECH), de remise à zéro (RAZ), de transfert du premier au second étage (TRD) et de transfert vers la sortie (TRS), ces quatre signaux étant appliqués aux premier, deuxième, troisième et quatrième interrupteurs, le signal (ECH) agissant d'abord sur les premiers interrupteurs (T1 et T′1) pour provoquer la charge du premier condensateur d'échantillonnage (Ce) ; le signal (RAZ) agissant sur le deuxième interrupteur (T2) pour remettre à zéro la tension bloquée dans le condensateur de stockage (Cs) de l'amplificateur (A) ; le signal (TRD) agissant sur les troisièmes interrupteurs (T3, T′3) pour provoquer le transfert de la tension échantillonnée dans le condensateur d'échantillonnage (Ce) vers l'amplificateur (A) et son condensateur de stockage (Cs) ; le signal (TRS) agissant sur le quatrième interrupteur (T4) pour permettre à la tension bloquée dans le condensateur de stockage (Cs) de l'amplificateur (A) d'être appliquée sur la sortie générale (S).
  4. Circuit échantillonneur-bloqueur selon l'une quelconque des revendications 1 à 3, caractérisé par le fait qu'il comprend en outre un condensateur de correction de décalage (Cc) ayant une armature reliée à l'entrée (E) par un cinquième interrupteur électronique (T5) commandé par le signal de transfert (TRD) et à un point porté à la tension moyenne des tensions de polarisation (Vpm) à travers un sixième interrupteur électronique (T6), ce condensateur de correction (Cc) ayant une autre armature reliée au condensateur d'échantillonnage (Ce), à un point porté à la tension moyenne de polarisation (Vpm) à travers un septième interrupteur électronique (T7, T′1) commandé par le signal d'échantillonnage (ECH) et porté à l'entrée e⁻ à travers T′3 avec dans la chaîne vidéo un dispositif qui impose Vpm à l'entrée des amplificateurs pendant TDR.
EP91402495A 1990-09-21 1991-09-19 Circuit échantillonneur-bloqueur pour écran d'affichage à cristal liquide Expired - Lifetime EP0477100B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9011682 1990-09-21
FR9011682A FR2667188A1 (fr) 1990-09-21 1990-09-21 Circuit echantillonneur-bloqueur pour ecran d'affichage a cristal liquide.

Publications (2)

Publication Number Publication Date
EP0477100A1 EP0477100A1 (fr) 1992-03-25
EP0477100B1 true EP0477100B1 (fr) 1994-11-30

Family

ID=9400531

Family Applications (1)

Application Number Title Priority Date Filing Date
EP91402495A Expired - Lifetime EP0477100B1 (fr) 1990-09-21 1991-09-19 Circuit échantillonneur-bloqueur pour écran d'affichage à cristal liquide

Country Status (5)

Country Link
US (1) US5252956A (fr)
EP (1) EP0477100B1 (fr)
JP (1) JPH05150217A (fr)
DE (1) DE69105432T2 (fr)
FR (1) FR2667188A1 (fr)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495192A (en) * 1992-02-10 1996-02-27 Yozan Inc. Sample hold circuit
JP3067059B2 (ja) * 1992-07-09 2000-07-17 シャープ株式会社 サンプルホールド回路
KR0161361B1 (ko) * 1993-04-28 1999-03-20 사또 후미오 구동 회로 장치
JP3102666B2 (ja) * 1993-06-28 2000-10-23 シャープ株式会社 画像表示装置
FR2734075B1 (fr) * 1995-05-11 1997-07-18 Matra Mhs Amelioration des performances d'un dispositif d'affichage a cristaux liquides par application d'un niveau de reference directement dans les circuits d'attaque
JPH11509937A (ja) * 1995-07-28 1999-08-31 リットン システムズ カナダ リミテッド アクティブマトリックス液晶ディスプレイ用集積化アナログソースドライバ
US5798747A (en) * 1995-11-17 1998-08-25 National Semiconductor Corporation Methods and apparatuses for high-speed video sample and hold amplification for analog flat panel display
JP3171091B2 (ja) * 1996-02-14 2001-05-28 日本電気株式会社 液晶画像信号制御方法及び制御回路
KR100192429B1 (ko) * 1996-10-24 1999-06-15 구본준 액정표시소자의 구동장치
FR2801750B1 (fr) * 1999-11-30 2001-12-28 Thomson Lcd Procede de compensation des perturbations dues au demultiplexage d'un signal analogique dans un afficheur matriciel
CN113314084B (zh) * 2021-05-31 2022-03-22 惠科股份有限公司 一种显示面板的驱动方法、驱动装置及显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2458117A1 (fr) * 1979-05-28 1980-12-26 Suwa Seikosha Kk Systeme d'affichage a cristaux liquides et circuit d'attaque en courant alternatif pour ce systeme
JPS6059389A (ja) * 1983-09-12 1985-04-05 シャープ株式会社 液晶表示装置の駆動回路
US4578646A (en) * 1984-02-08 1986-03-25 Hitachi, Ltd Integral-type small signal input circuit
JPS60257683A (ja) * 1984-06-01 1985-12-19 Sharp Corp 液晶表示装置の駆動回路
JPS6132093A (ja) * 1984-07-23 1986-02-14 シャープ株式会社 液晶表示装置の駆動回路
US4978872A (en) * 1984-12-17 1990-12-18 Hughes Aircraft Company Integrating capactively coupled transimpedance amplifier
JPH0654961B2 (ja) * 1985-04-10 1994-07-20 松下電器産業株式会社 サンプルホ−ルド回路
DE3645160C2 (fr) * 1985-12-09 1992-04-23 Sharp K.K., Osaka, Jp
US4763088A (en) * 1986-04-30 1988-08-09 Silicon Systems, Inc. Switching scheme for switched capacitor filters
JPH0750389B2 (ja) * 1987-06-04 1995-05-31 セイコーエプソン株式会社 液晶パネルの駆動回路
US4781437A (en) * 1987-12-21 1988-11-01 Hughes Aircraft Company Display line driver with automatic uniformity compensation
US5111195A (en) * 1989-01-31 1992-05-05 Sharp Kabushiki Kaisha Driving circuit for a matrix type display device

Also Published As

Publication number Publication date
JPH05150217A (ja) 1993-06-18
FR2667188B1 (fr) 1994-12-23
US5252956A (en) 1993-10-12
DE69105432D1 (de) 1995-01-12
FR2667188A1 (fr) 1992-03-27
EP0477100A1 (fr) 1992-03-25
DE69105432T2 (de) 1995-06-14

Similar Documents

Publication Publication Date Title
EP0815552B1 (fr) Procede d'adressage d'un ecran plat utilisant une precharge des pixels, circuit de commande permettant la mise en oeuvre du procede et son application aux ecrans de grandes dimensions
EP0586398B1 (fr) Registre a decalage utilise comme balayeur de lignes de selection pour un afficheur a cristaux liquides
US7825967B2 (en) Column-wise clamp voltage driver for suppression of noise in an imager
EP0477100B1 (fr) Circuit échantillonneur-bloqueur pour écran d'affichage à cristal liquide
EP0237365B1 (fr) Dispositif photosensible
EP0815562A1 (fr) Perfectionnement aux registres a decalage utilisant des transistors "mis" de meme polarite
EP1774505B1 (fr) Afficheur matriciel a cristaux liquides
FR2720185A1 (fr) Registre à décalage utilisant des transistors M.I.S. de même polarité.
EP0236198B1 (fr) Ecran d'affichage à matrice active permettant l'affichage de niveaux de gris
EP0965224B1 (fr) Procede de commande d'un dispositif photosensible a faible remanence, et dispositif photosensible mettant en oeuvre le procede
EP1354360A1 (fr) Element photoelectrique a tres grande dynamique de fonctionnement
US7719581B2 (en) Sample and hold circuit and active pixel sensor array sampling system utilizing same
EP0477099B1 (fr) Circuit de protection pour circuit de commande, notamment d'écran d'affichage à cristal liquide
EP1964094A1 (fr) Procede de pilotage d'un panneau d'affichage par couplage capacitif
CA2539506C (fr) Procede de commande d'un dispositif photosensible
EP0525168B1 (fr) Demultiplexeur comprenant une porte a trois etats
EP0606785A1 (fr) Circuit de commande des colonnes d'un écran d'affichage
WO1992009985A1 (fr) Generateur a largeur d'impulsion variable comprenant un vernier temporel
EP0568474B1 (fr) Circuit d'extraction de signal de synchronisation dans un signal vidéo composite, en technologie MOS
JP2000041188A (ja) イメージセンサ
WO1992007352A1 (fr) Circuit de commande pour afficheur de type matriciel et decodeur de signal pour un tel circuit
EP0217691A1 (fr) Dispositif échantillonneur-bloqueur à pont de diodes

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB

17P Request for examination filed

Effective date: 19920827

17Q First examination report despatched

Effective date: 19940307

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB

REF Corresponds to:

Ref document number: 69105432

Country of ref document: DE

Date of ref document: 19950112

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19950131

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20020829

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20020906

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20020924

Year of fee payment: 12

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20030919

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040401

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20030919

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040528

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST