EP0361264A1 - Digital input part for an ultrasonic apparatus - Google Patents

Digital input part for an ultrasonic apparatus Download PDF

Info

Publication number
EP0361264A1
EP0361264A1 EP89117241A EP89117241A EP0361264A1 EP 0361264 A1 EP0361264 A1 EP 0361264A1 EP 89117241 A EP89117241 A EP 89117241A EP 89117241 A EP89117241 A EP 89117241A EP 0361264 A1 EP0361264 A1 EP 0361264A1
Authority
EP
European Patent Office
Prior art keywords
analog
input
digital
converter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP89117241A
Other languages
German (de)
French (fr)
Other versions
EP0361264B1 (en
Inventor
Dietrich Dipl.-Ing. Hassler
Erhard Schmidt
Peter Wegener
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP0361264A1 publication Critical patent/EP0361264A1/en
Application granted granted Critical
Publication of EP0361264B1 publication Critical patent/EP0361264B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/52017—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00 particularly adapted to short-range imaging
    • G01S7/5205—Means for monitoring or calibrating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S15/00—Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems
    • G01S15/02—Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems using reflection of acoustic waves
    • G01S15/50—Systems of measurement, based on relative movement of the target
    • G01S15/52—Discriminating between fixed and moving objects or between objects moving at different speeds
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S15/00—Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems
    • G01S15/88—Sonar systems specially adapted for specific applications
    • G01S15/89—Sonar systems specially adapted for specific applications for mapping or imaging
    • G01S15/8906—Short-range imaging systems; Acoustic microscope systems using pulse-echo techniques
    • G01S15/8979—Combined Doppler and pulse-echo imaging systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/52017—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00 particularly adapted to short-range imaging
    • G01S7/52023—Details of receivers
    • G01S7/52025—Details of receivers for pulse systems
    • G01S7/52026—Extracting wanted echo signals
    • G01S7/52028—Extracting wanted echo signals using digital techniques
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/52017—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00 particularly adapted to short-range imaging
    • G01S7/52023—Details of receivers
    • G01S7/52033—Gain control of receivers

Definitions

  • the invention relates to a digital input part for an ultrasound device, which comprises a first, imaging signal processing circuit with a number of mutually identical channels, each of which is assigned to an elementary converter of a converter array, an analog-digital converter being arranged in each channel.
  • a / D converters 64 analog / digital converters
  • a bit width of at least 14 bits is necessary for Doppler applications, since 30 to 40 dB additional dynamics require an additional 6 bits.
  • the limit of what is technically feasible is currently 12 bits at a sampling rate of 20 MHz.
  • the invention is based on the object of specifying a circuit which, in the case of a combined ultrasound image and Doppler device, permits the acquisition of Doppler signals even with the digital input technology of the imaging signal processing circuit.
  • the object is achieved in that the output of the analog-digital converter is connected to a second signal processing circuit for obtaining Doppler signals from moving target echoes, the part of the Doppler signal processing circuit for fixed target suppression also being arranged in the individual channels.
  • a particularly advantageous embodiment is characterized in that the signal processing circuit, arranged in the individual channels and common for imaging and Doppler signals, upstream of the analog-digital converter has a subtractor which, in the case of several successive transmission pulses into the same target area, converts the echo signals of the previous ultrasound signals from the instantaneous echo signals. Pulse deduces in time, and includes a subsequent amplifier with a switchable gain factor, the Doppler signal processing circuit for fixed target suppression after the analog-to-digital converter has a switch which weights the individual bits of the analog-to-digital converter differently depending on the selected gain factor of the amplifier an adder for further signal processing.
  • the circuit needs analog-digital converters with a small bit width and components can be used which are so inexpensive that a multiple structure, e.g. for 64 channels, is cheaper than an additional analog part for Doppler.
  • a further advantageous embodiment of the invention is characterized in that a second memory is provided, in which correction values, which are intended to compensate for the amplitude errors of the analog components and the digital-analog converter in the feedback branch, are stored after a comparison phase comprising two adjustment steps, wherein in the adjustment phase, the difference between signals obtained from a test signal in a first adjustment step and the signals obtained from the same test signal in a second adjustment step are stored as correction values in the second memory.
  • Figure 1 shows this basic principle. This is a circuit for suppressing the fixed target echoes by means of a first order filter and for digitizing the moving target echoes.
  • the sum signal of a receive converter array is fed to the positive input 4 of an analog subtractor 2.
  • the output 6 is connected to the input 8 of an analog-digital converter or A / D converter 10.
  • the A / D converter 10 digitizes the analog signal with 8 bits.
  • the signal at the output 12 of the A / D converter 10 is fed both to a further signal processing circuit (not shown) and to an input 14 of a 16-bit digital adder 16. However, only the eight least significant or least significant bits (8 LSB ) occupied at input 14.
  • the output of the adder 16 is connected to the input 18 of a 16-bit memory 20.
  • the memory 20 is organized according to the "first in-first out (FIFO)" principle.
  • the output 22 of the memory 20 is connected on the one hand to the input 24 of a 16-bit digital-to-analog converter or D / A converter 26 and others on the other hand via a feedback 27 to the second input 28 of the adder 16.
  • the analog output 30 of the D / A converter 26 is connected to the inverting input 32 of the subtractor 2.
  • the principle works as follows: The echo signals from an ultrasound scanning beam are stored digitally. The echoes on a subsequent transmission shot are deducted from the stored ones of the previous shot in the correct time. If there was no movement in the object, identical echo signals result in response to the transmission shots and the difference between the two signals is zero. Moving interfaces in the object lead to differences, the greater the faster the movement. The difference signal thus represents the linear frequency-weighted (differentiated) Doppler signal.
  • the digitization is only carried out with the bit depth that the difference signal requires.
  • the fixed target echo which requires a much wider range of words, is slowly gained by multiple addition of initially overdriven differential signals. The conversion back to analogue is possible because D / A converters are easier to implement than A / D converters.
  • the process described is as follows:
  • the analog difference signal from the subtractor 2 is converted by the A / D converter 10 with 8 bits and written into the memory 20 via the 16 bit adder 16. If the memory 20 is initially empty, only the value zero is added to the adder 16 via the feedback 27, so that the output signal of the A / D converter 10 is originally written. Since the subtractor 2 likewise initially only subtracts the value zero, the A / D converter 10 receives the full fixed target echo in the first step. Since this is much stronger than the moving target echoes, the A / D converter 10 is overdriven. Therefore, the maximum value of the 8-bit word is very often used as the LSB value in the Memory 20 registered.
  • the output signal of this converter 10 represents the differentiated and pulsed Doppler signal in digital form.
  • the dashed line 34 indicates the boundary between the analog and digital parts.
  • each receive channel of an electronic array sector scanner i.e. such a system is associated with the undelayed signal of each elementary converter of the array.
  • the same function groups are identified by the same reference symbols in FIG. 1 and FIG. 2.
  • the output 6 of the subtractor 2 is connected on the one hand to the input 8 of the A / D converter 10 via a changeover switch 36.
  • the output 6 is connected to the input 38 of an amplifier 40 via the changeover switch 36 to the input 8.
  • the A / D converter converts the analog signal with a sampling rate of 30 MHz into a digital 8 bit signal.
  • the output 12 of the A / D converter is now connected to the adder 16 via a changeover switch 42.
  • the adder 16 here is a 14-bit adder.
  • the switch 42 allows the 8-bit word to be fed via the input 15 to the 8 "most significant bits (8 MSB)" and on the other hand via the input 14 to the 6 "least significant bits (6 LSB)" of the adder 16.
  • the memory 20 has a capacity of 4000 words with a length of 14 bits and is organized according to the "first in-first out (FIFO)" principle.
  • the output 22 is connected via the feedback 27 to the input 28 of the adder 16.
  • the output 30 of the D / A converter 26 is connected to the input 32 of the subtractor.
  • the output 12 of the A / D converter 10 is connected to the input 44 of a signal memory 46.
  • the digitized Doppler difference signal is stored in the memory 46 over a length of e.g. 1000 words with 8 bit length stored at 30 MHz sampling rate and delayed according to the requirements of pan and focus. At 30 MHz sampling rate, a maximum of 33 ⁇ s delay for the pan is achieved.
  • the signal is also read out at 30 MHz and fed to the input 50 of a linear interpolator 52 via the output 48. The linear interpolation apparently doubles the sampling rate, so that center frequencies of 7 MHz can also be mastered.
  • the digital signals of all channels delayed in accordance with the swivel angle and / or the focus position are added up and form the focused received high-frequency Doppler signal as a sum signal.
  • a further digital comb filter (not shown), with or without interposed quadrature demodulation, which compensates for the frequency dependence of the transmission factor of the circuit for fixed target suppression.
  • a frequency-independent, high-pass filtered Doppler signal is available for further processing.
  • This type of broadband separation of the moving target echoes from the fixed target echoes is typically followed by the formation of the deep areas by means of signal gating (range gates).
  • the amplifier 40 with the changeover switch 36 is now arranged between the subtractor 2 and the A / D converter 10.
  • the signal is digitized so that the A / D converter 10 is not overloaded.
  • the undistorted fixed target echoes are obtained in the signal memory 46 and, exactly as described above, one can electronically pan and focus by delay in order to build up a B-picture. Both the image signals (fixed target echoes) and the Doppler difference signals can therefore be stored in the signal memory 46.
  • the image signals are in the signal memory 46 after the first transmission pulse or shot, while the Doppler difference signals are in the signal memory 46 after further shots in the same target area.
  • this digital fixed target echo is now correctly applied to the 8 MSB inputs 15 of the adder 16 via the changeover switch 42.
  • an echo signal stored with an accuracy of 8 bits is available for the difference formation in the subtractor 2. It does not have to be gained by addition. This saves time, which is particularly scarce anyway if a Doppler image (flow imaging) is to be produced. For reasons of time, no more than 10 shots per scanning direction can be permitted, although a much higher number would be desirable.
  • the 8-bit A / D converter 10 compared to the ideal with a 14-bit A / D converter 10, only one shot per beam direction is lost compared to several in the operation of the circuit according to FIG. 1.
  • Figure 3 shows an embodiment which manages with two D / A converters of smaller bit width than the D / A converter 26 in Figure 2. This makes the expensive, fast D / A converter 26 of large bit width, e.g. 14 bit, at 30 MHz sampling rate replaced by two inexpensive D / A converters 56 and 58. In addition, an error correction circuit is provided.
  • the same functional units are given the same reference numerals as in FIGS. 1 and 2.
  • the D / A converter 26 from FIG. 2 is divided into a D / A converter 56 for the 6 LSB and an 8 bit D / A converter 58 for the 8 MSB.
  • the return 27 from FIG. 2 is divided into a 6-bit return 60 and an 8-bit return 62, which are connected to the adder 16 in the correct position.
  • the signal at the output of the D / A converter 56 is fed to the input 66 of an analog summer 68 via an attenuator circuit 64.
  • the attenuator circuit 64 reduces the amplitude of the signal by a factor of 1/64.
  • the output of the second D / A converter 58 is fed to the other input 70 of the summer 68.
  • the sum signal is fed to the inverting input 32 of the subtractor 2 via a low-pass filter 72.
  • a similar low-pass filter 74 is connected upstream of the non-inverting input 4. The function of the low-pass filter is explained below.
  • the error correction circuit described below is also intended to compensate for the non-linearities of the two D / A converters 58 and 59.
  • a read-write memory 76 is connected with its address input 78 to the 8 MSB output of the memory 20.
  • the write input 79 of the read-write memory 76 is connected to the output of the A / D converter 10 and the read output 80 to the inverting input 82 of a further subtractor 84.
  • the subtractor 84 is connected with its input 86 to the digital output of the A / D converter 10 and with its output 88 to the memory input 44.
  • the output 88 is also still connected to an overload indicator 90.
  • converter 58 has a linearity that is accurate enough for 14 bits, and if the analog addition in summer 68 is error-free, the division of the 14 bits between the two D / A converters 56 and 58 is problem-free. In fact, one must assume that these ideal conditions do not exist.
  • the read-write memory 76 and the subtractor 84 are provided. Correction values are stored in the read-write memory 76, which compensate for the errors of all components in the branch via which the previous signal is fed to the subtractor 2.
  • This branch consists here of the converters 56 and 58, the attenuator 64, the summer 68 and the low-pass filter 72 and the subtractor 2. This is done in the manner described below.
  • This voltage only rises so quickly that at the selected conversion rate of the A / D converter 10, all 256 binary values occur at least once.
  • the memory 20 is deleted at the beginning.
  • the 8 MSB are registered as explained in the description of FIG. 2 for the first shot.
  • the same test signal is applied a second time and now with gain 64 through the amplifier 40 and the changeover switch 36 are fed to the A / D converter 10.
  • the digital words thus obtained are added as LSB to the previously stored word series. Attention is paid to associated memory words for the same analog voltage.
  • the memory 20 now contains the test signal shown with 14 bits.
  • a new comparison with the test signal would give the deviation zero if no errors occurred.
  • the errors actually present in the feedback branch given above, e.g. the linearity errors of converter 58 will result in a non-zero output signal from A / D converter 10.
  • This deviation is now recorded in the memory 76.
  • the deviation value at the output of the A / D converter 10 is read in for each output value of the memory 20, which is interpreted as the address for the memory 76.
  • the deviation value stored in this way is subtracted from each converted word of the A / D converter 10 as a function of the 8 MSB of the memory 20 by the subtractor 84 before it is stored in the memory 46 as a Doppler signal. In this way, cheap D / A converters 56 and 58 can also be used.
  • the correction is only dependent on the amplitude.
  • the similar low-pass filters 72 and 74 are to be used before the A / D conversion or as an "anti-aliasing filter".
  • FIG. 4 A circuit variant of FIG. 3 is shown in FIG. 4.
  • the output 88 of the subtractor 84 is connected to the input of the changeover switch 42 via a first switch 92 with a make contact.
  • a second switch 94 with an NC contact is inserted between the output of the A / D converter 10 and the input of the changeover switch 42.
  • Switches 92 and 94 are switched simultaneously, which is shown by the dashed line 95, operated after the second shot. This means that the steady state memory 20 is written to the corrected value from the subtractor 84 instead of directly using the output signal of the A / D converter 10. It is thereby achieved that an exact 14 bit value lies in the memory 20.
  • the subtractor 84 is located in the connecting line between the memory 20 and the A / D converter 56.
  • the plus input 86 is with the 6 LSB output of the memory 20 and the output 88 is with the input of the D / A converter 56 connected. The same effect as when switching after the second shot in the circuit according to FIG. 4 is achieved without switching.
  • the overload indicator 90 signals the case that the signal changes e.g. are too large due to motion artifacts to be converted undistorted. This information can e.g. used to mark or hide the Doppler signals as invalid.
  • the entire control system for focusing and scanning the image system can be used unchanged for the Doppler signal processing circuit. This is not the case with an additional analog Doppler part.
  • the proposed combination requires only a few adjustment procedures in the test field, the effort of which is less than that for a completely analog combination. It is also suitable for the installation of a self-diagnosis for test field, service and users.

Abstract

An ultrasound apparatus has a transducer array which includes a number of individual transducer, each transducer having a channel exclusively associated therewith. In an input stage for the ultrasound apparatus, an analog stage is provided in each channel to which the echo signals for a transducer associated with that channel are supplied. This analog stage concludes with an analog-to-digital converter in each channel. The output of the analog-to-digital converter is connected to a further processing circuit in each channel for the acquisition of Doppler signals of moving target echoes. A combined ultrasound imaging device and Doppler device is thus achieved, which allows the acquisition of Doppler signals with the digital input technology of the ultrasound imaging processing circuit. This permits expansion of digital operating RF input components of imaging devices to include Doppler signal processing.

Description

Die Erfindung betrifft ein digitales Eingangsteil für ein Ultra­schallgerät, das eine erste, bildgebende Signalverarbeitungs­schaltung umfaßt mit einer Anzahl von untereinander gleichen Kanälen, die jeweils einem Elementarwandler eines Wandlerarrays zugeordnet sind, wobei in jedem Kanal ein Analog-Digital-Wandler angeordnet ist.The invention relates to a digital input part for an ultrasound device, which comprises a first, imaging signal processing circuit with a number of mutually identical channels, each of which is assigned to an elementary converter of a converter array, an analog-digital converter being arranged in each channel.

Arbeiten hochwertige B-Scanner mit Ultraschallfrequenzen bis 10 MHz und weisen sie eine Vielzahl komplizierter Scan-Formen auf, dann sind viele, feingestufte Umschaltvorgänge für die Strahlsteuerung und Fokussierung zu realisieren. Dafür bietet sich die digitale Verarbeitung der Hochfrequenzsignale an. Ein wesentlicher, heute noch gültiger Einwand gegen den Einsatz der Digitaltechnik zur Verarbeitung von Dopplersignalen besteht je­doch darin, daß die erforderliche Signaldynamik bei der Analog-­Digital-Wandlung (A/D-Wandlung) dann nicht erreicht wird, wenn mit dem Dopplersignal gleichzeitig Festzielechos, z.B. von den Aderwandbereichen, erfaßt werden. Bildsysteme müssen aber - zumindest als Option - auch Dopplersignale gewinnen können. Handelsübliche Hochleistungsgeräte mit entsprechend niedriger Ultraschallfrequenz von z.B. 5 MHz weisen analog arbeitende Eingangsteile für Dopplersignale auf. Die ausschließliche Verwendung der Analogtechnik für das Bild wird hier aber in Zukunft nicht bestehen bleiben, weil die Nennfrequenzen bis 10 MHz nur schwer in Analogtechnik erreicht werden.If high-quality B-scanners work with ultrasound frequencies up to 10 MHz and they have a large number of complicated scan forms, then many, finely graded switching processes for beam control and focusing can be implemented. The digital processing of high-frequency signals is ideal for this. An essential objection, still valid today, against the use of digital technology for processing Doppler signals, however, is that the required signal dynamics in the analog-digital conversion (A / D conversion) are not achieved if fixed target echoes are simultaneously obtained with the Doppler signal, e.g. from the vein wall areas. However, imaging systems - at least as an option - must also be able to acquire Doppler signals. Commercial high-performance devices with a correspondingly low ultrasonic frequency of e.g. 5 MHz have analog input parts for Doppler signals. However, the exclusive use of analog technology for the image will not remain here in the future, because the nominal frequencies up to 10 MHz are difficult to achieve in analog technology.

In dem Artikel von D. Hassler "Beitrag zur Systemtheorie der Ultraschall-Impuls-Doppler-Technik zur Blutströmungsmessung" in Ultraschall in der Medizin Nr. 8, 1987, Seiten 102-107, 152-154 und 192-196, sind die Eigenschaften der Dopplersignale von Blut­teilchen analysiert. Danach haben die Blutteilchen (Bewegziele) aus dem kleinen Signaleinzugsgebiet einer Ader maximal 30 bis 40 dB Dynamik und liegen typischerweise 30 bis 40 dB unterhalb der Amplitude von Festzielechos aus dem Gewebe. Wegen der be­grenzten Ortsauflösung ist es insbesondere bei aderwandnahen Signaleinzugsgebieten unvermeidlich, daß Fest- und Bewegtziel­echos gleichzeitig auftreten. Sie sind nur aufgrund der Fre­quenzverwerfung der Bewegtzielechos gegenüber den Festzielechos unterscheidbar. Man muß also Filterverfahren zur Trennung an­wenden. Dies setzt voraus, daß die lineare Superposition der beiden Anteile in der Signalflußkette bis zur Filterung er­halten bleibt. Mischungen an nichtlinearen Kennlinien sind zu vermeiden.In the article by D. Hassler "Contribution to the System Theory of Ultrasonic Pulse Doppler Technique for Blood Flow Measurement" in Ultrasound in Medicine No. 8, 1987, pages 102-107, 152-154 and 192-196, the properties of the Doppler signals from blood particles analyzed. After that, the blood particles (moving targets) from the small signal catchment area of a wire maximum 30 to 40 dB dynamic range and are typically 30 to 40 dB below the amplitude of fixed target echoes from the tissue. Because of the limited spatial resolution, it is inevitable that fixed and moving target echoes occur simultaneously, particularly in the case of signal catchment areas close to the vein wall. They can only be distinguished based on the frequency rejection of the moving target echoes compared to the fixed target echoes. So you have to use filtering methods for separation. This presupposes that the linear superposition of the two components in the signal flow chain is retained until filtering. Mixtures of non-linear characteristics should be avoided.

Werden bei Ultraschallgeräten, wie z.B. in der EP-PS 0 010 304 angegeben, neben den Bildsignalen auch Dopplersignale vom bild­gebenden Applikator gewonnen, ist dies, solange mechanische Scanner oder elektronische Scanner mit analoger Signalverarbei­tung für Schwenk- und/oder Fokussierung verwendet werden, bei Einhaltung des erforderlichen Störabstandes auch möglich.Are used in ultrasonic devices, e.g. specified in EP-PS 0 010 304, in addition to the image signals and Doppler signals obtained from the imaging applicator, this is also possible as long as mechanical scanners or electronic scanners with analog signal processing are used for panning and / or focusing, provided the required signal-to-noise ratio is maintained.

Bei digital arbeitenden HF-Eingangsteilen der eingangs genannten Art (Front-Ends) der B-Scanner, wie z.B. in der EP-A1-0 170 072 beschrieben, gibt es bislang bei der Erweiterung auf Doppler­signalverarbeitung ungelöste technische Probleme, wie z.B. die eingangs erläuterten Forderungen, daß bei hoher Abtastrate Signale mit hoher Dynamik verarbeitet werden können.In the case of digitally working HF input parts of the type mentioned at the beginning (front ends) of the B scanner, such as described in EP-A1-0 170 072, there have so far been unsolved technical problems when expanding to Doppler signal processing, e.g. the requirements explained at the outset that signals with high dynamics can be processed at a high sampling rate.

Andererseits stellen digital arbeitende Eingangsteile die tech­nisch optimale Lösung für hochwertige Scanner dar. Bei Hochlei­stungsgeräten erwartet man die Anwendbarkeit von Ultraschall-­Nennfrequenzen zwischen 2 und 10 MHz und mehrere Scan-Formen, wie z.B. elektronischer Sektor-Scan, Trapez-Scan und Parallel-­Scan ohne Randüberstand. Die genannten Anforderungen zwingen zu einem großen Bereich für die Signalverzögerung bei sehr feinge­stufter Veränderbarkeit. Die dafür am weitesten entwickelte Technik besteht in der digitalen Verzögerung der HF-Signale.On the other hand, digitally working input parts represent the technically optimal solution for high-quality scanners. With high-performance devices, the applicability of nominal ultrasound frequencies between 2 and 10 MHz and several scan forms, such as electronic sector scan, trapezoid scan and parallel scan without, are expected Overhang. The requirements mentioned force a large range for signal delay with very fine-tuned changeability. The most developed technology for this is the digital delay of the RF signals.

Die Digitaltechnik verwendet bei typischerweise 64 Eingangska­nälen 64 Analog/Digital-Wandler (A/D-Wandler) mit 8 Bit bei ei­ner Abtastrate von maximal 40 MHz. Dies ist ausreichend für die Bildgewinnung. Um die schon erwähnte, nichtlineare Kennlinie zu vermeiden, ist bei Doppleranwendung eine Bitbreite von minde­stens 14 Bit notwendig, da 30 bis 40 dB zusätzliche Dynamik 6 Bit zusätzlich erfordern. Die Grenze des technisch Machbaren liegt aber derzeit bei 12 Bit bei einer Abtastrate von 20 MHz.With typically 64 input channels, digital technology uses 64 analog / digital converters (A / D converters) with 8 bits at a maximum sampling rate of 40 MHz. This is sufficient for image acquisition. In order to avoid the non-linear characteristic already mentioned, a bit width of at least 14 bits is necessary for Doppler applications, since 30 to 40 dB additional dynamics require an additional 6 bits. The limit of what is technically feasible is currently 12 bits at a sampling rate of 20 MHz.

Der Erfindung liegt nun die Aufgabe zugrunde, eine Schaltung anzugeben, die bei einem kombinierten Ultraschall-Bild- und Dopplergerät die Gewinnung von Dopplersignalen auch mit der digitalen Eingangstechnik der bildgebenden Signalverarbeitungs­schaltung erlaubt.The invention is based on the object of specifying a circuit which, in the case of a combined ultrasound image and Doppler device, permits the acquisition of Doppler signals even with the digital input technology of the imaging signal processing circuit.

Die Aufgabe wird dadurch gelöst, daß der Ausgang des Analog-­Digital-Wandlers mit jeweils einer zweiten Signalverarbeitungs­schaltung zur Gewinnung von Dopplersignalen von Bewegzielechos verbunden ist, wobei der Teil der Doppler-Signalverarbeitungs­schaltung zur Festzielunterdrückung ebenfalls in den Einzel­kanälen angeordnet ist.The object is achieved in that the output of the analog-digital converter is connected to a second signal processing circuit for obtaining Doppler signals from moving target echoes, the part of the Doppler signal processing circuit for fixed target suppression also being arranged in the individual channels.

Eine besonders vorteilhafte Ausführungsform zeichnet sich da­durch aus, daß die in den Einzelkanälen angeordnete, für Bildgebung und Dopplersignale gemeinsame Signalverarbeitungs­schaltung vor dem Analog-Digital-Wandler einen Subtrahierer, der bei mehreren aufeinanderfolgenden Sendeimpulsen in dasselbe Zielgebiet von den augenblicklichen Echosignalen die Echosignale des vorangegangenen Ultraschall-Impulses zeitrichtig abzieht, und einen darauffolgenden Verstärker mit umschaltbarem Ver­stärkungsfaktor umfaßt, wobei die Doppler-Signalverarbeitungs­schaltung zur Festzielunterdrückung nach dem Analog-Digital-­Wandler einen Umschalter aufweist, der in Abhängigkeit des ge­wählten Verstärkungsfaktors des Verstärkers die einzelnen Bits des Analog-Digital-Wandlers unterschiedlich gewichtet einem Addierer zur weiteren Signalverarbeitung zuführt.A particularly advantageous embodiment is characterized in that the signal processing circuit, arranged in the individual channels and common for imaging and Doppler signals, upstream of the analog-digital converter has a subtractor which, in the case of several successive transmission pulses into the same target area, converts the echo signals of the previous ultrasound signals from the instantaneous echo signals. Pulse deduces in time, and includes a subsequent amplifier with a switchable gain factor, the Doppler signal processing circuit for fixed target suppression after the analog-to-digital converter has a switch which weights the individual bits of the analog-to-digital converter differently depending on the selected gain factor of the amplifier an adder for further signal processing.

Nun kommt die Schaltung mit Analog-Digital-Wandlern kleiner Bitbreite aus und es können Komponenten verwendet werden, die so preiswert sind, daß ein vielfacher Aufbau, z.B. für 64 Kanäle, preislich günstiger ist als ein zusätzliches Analogteil für Doppler.Now the circuit needs analog-digital converters with a small bit width and components can be used which are so inexpensive that a multiple structure, e.g. for 64 channels, is cheaper than an additional analog part for Doppler.

Weiterhin ist dadurch die Dynamik des zu digitalisierenden Signals gesenkt und das Problem der Verarbeitung von Signalen mit großem Dynamikumfang auf die leichter zu realisierende Digital-Analog-Wandlung verlagert.Furthermore, the dynamics of the signal to be digitized are thereby reduced and the problem of processing signals with a large dynamic range is shifted to the easier-to-implement digital-to-analog conversion.

Eine weitere vorteilhafte Ausgestaltung der Erfindung zeichnet sich dadurch aus, daß ein zweiter Speicher vorgesehen ist, in dem nach einer zwei Abgleichschritte umfassenden Abgleichphase Korrekturwerte, die die Amplitudenfehler der analogen Bauteile und der Digital-Analog-Wandler im Rückführungszweig kompen­sieren sollen, gespeichert sind, wobei in der Abgleichphase die Differenz von aus einem Testsignal in einem ersten Abgleich­schritt gewonnenen Signalen und den aus demselben Testsignal in einem zweiten Abgleichschritt gewonnenen Signale als Korrek­turwerte im zweiten Speicher abgelegt werden.A further advantageous embodiment of the invention is characterized in that a second memory is provided, in which correction values, which are intended to compensate for the amplitude errors of the analog components and the digital-analog converter in the feedback branch, are stored after a comparison phase comprising two adjustment steps, wherein in the adjustment phase, the difference between signals obtained from a test signal in a first adjustment step and the signals obtained from the same test signal in a second adjustment step are stored as correction values in the second memory.

Da nun die Amplitudenfehler der Bauteile kompensiert werden, kann bei der Realisierung der Schaltung auf hochgenaue und damit teure Bauteile verzichtet werden.Since the amplitude errors of the components are now compensated, high-precision and thus expensive components can be dispensed with when implementing the circuit.

Weitere Vorteile ergeben sich aus den Unteransprüchen und der Figurenbeschreibung. Es zeigen:

  • Fig. 1 das Grundprinzip zur Unterdrückung von Festzielechos nach dem Stand der Technik,
  • Fig. 2 das digitale Eingangsteil eines kombinierten Ultra­schall-Bild- und Dopplergerätes mit einem 14 Bit-­D/A-Wandler,
  • Fig. 3 das digitale Eingangsteil eines kombinierten Ultra­schall-Bild- und Dopplergerätes mit einem 8-Bit- und einem 6-Bit-D/A-Wandler und mit einer Fehler­korrekturschaltung,
  • Fig. 4 das digitale Eingangsteil nach Fig. 3 mit einer ersten Variante der Fehlerkorrekturschaltung,
  • Fig. 5 das digitale Eingangsteil nach Fig. 3 mit einer zweiten Variante der Fehlerkorrekturschaltung.
Further advantages result from the subclaims and the description of the figures. Show it:
  • 1 shows the basic principle for suppressing fixed target echoes according to the prior art,
  • 2 the digital input part of a combined ultrasound image and Doppler device with a 14 bit D / A converter,
  • 3 shows the digital input part of a combined ultrasound image and Doppler device with an 8-bit and a 6-bit D / A converter and with an error correction circuit,
  • 4 shows the digital input part according to FIG. 3 with a first variant of the error correction circuit,
  • 5 shows the digital input part according to FIG. 3 with a second variant of the error correction circuit.

Die Grundidee, wie dem digitalen Konzept bei B-Bildgeräten auch die Dopplertechnik erschlossen werden kann, ist aus dem Artikel von M. Brandestini: "Topoflow - A Digital Full Range Doppler Velocity Meter", IEEE Trans. Sonics Ultrasonics, Vol. 25, Nr. 5, September 1978, Seiten 287-293, dargestellt.The basic idea of how Doppler technology can also be exploited in the digital concept of B-type imaging devices is from M. Brandestini's article: "Topoflow - A Digital Full Range Doppler Velocity Meter", IEEE Trans. Sonics Ultrasonics, Vol. 25, no 5, September 1978, pages 287-293.

Figur 1 zeigt dieses Grundprinzip. Dabei handelt es sich um ei­ne Schaltung zur Unterdrückung der Festzielechos durch ein Fil­ter erster Ordnung und zur Digitalisierung der Bewegtzielechos. Das Summensignal eines Empfangs-Wandlerarrays ist dem Plusein­gang 4 eines analogen Subtrahierers 2 zugeführt. Der Ausgang 6 ist mit dem Eingang 8 eines Analog-Digital-Wandlers oder A/D-­Wandlers 10 verbunden. Der A/D-Wandler 10 digitalisiert das Analogsignal mit 8 Bit. Das Signal am Ausgang 12 des A/D-Wand­lers 10 ist sowohl einer weiteren Signalverarbeitungsschaltung zugeführt (nicht gezeigt) als auch einem Eingang 14 eines digitalen 16-Bit-Addierers 16. Dabei sind jedoch nur die acht niedrigstwertigen oder least significant Bits (8 LSB) am Ein­gang 14 belegt. Der Ausgang des Addierers 16 ist mit dem Ein­gang 18 eines 16 Bit-Speichers 20 verbunden. Seine Speicherka­pazität beträgt 128 Worte. Der Speicher 20 ist nach dem Prinzip "first in-first out (FIFO)" organisiert. Der Ausgang 22 des Speichers 20 ist einerseits mit dem Eingang 24 eines 16 Bit-Di­gital-Analog-Wandlers oder D/A-Wandlers 26 verbunden und ande­ rerseits über eine Rückführung 27 mit dem zweiten Eingang 28 des Addierers 16. Der Analog-Ausgang 30 des D/A-Wandlers 26 ist mit dem invertierenden Eingang 32 des Subtrahierers 2 verbunden.Figure 1 shows this basic principle. This is a circuit for suppressing the fixed target echoes by means of a first order filter and for digitizing the moving target echoes. The sum signal of a receive converter array is fed to the positive input 4 of an analog subtractor 2. The output 6 is connected to the input 8 of an analog-digital converter or A / D converter 10. The A / D converter 10 digitizes the analog signal with 8 bits. The signal at the output 12 of the A / D converter 10 is fed both to a further signal processing circuit (not shown) and to an input 14 of a 16-bit digital adder 16. However, only the eight least significant or least significant bits (8 LSB ) occupied at input 14. The output of the adder 16 is connected to the input 18 of a 16-bit memory 20. Its memory capacity is 128 words. The memory 20 is organized according to the "first in-first out (FIFO)" principle. The output 22 of the memory 20 is connected on the one hand to the input 24 of a 16-bit digital-to-analog converter or D / A converter 26 and others on the other hand via a feedback 27 to the second input 28 of the adder 16. The analog output 30 of the D / A converter 26 is connected to the inverting input 32 of the subtractor 2.

Das Prinzip arbeitet folgendermaßen: Die Echosignale von einem Ultraschall-Abtaststrahl werden digital gespeichert. Die Echos auf einen nachfolgenden Sendeschuß werden von den gespeicherten des vorausgegangenen Schusses zeitrichtig abgezogen. Wenn keine Bewegung im Objekt war, ergeben sich identische Echosignale als Antwort auf die Sendeschüsse und die Differenz beider Signale ist Null. Bewegte Grenzflächen im Objekt führen zu Unterschie­den, die umso größer sind, je schneller die Bewegung ist. Das Differenzsignal stellt also das linear frequenzbewichtete (differenzierte) Dopplersignal dar. Die Digitalisierung wird nur mit der Bit-Tiefe durchgeführt, die das Differenzsignal erfordert. Das viel größere Wortbreite erfordernde Festzielecho wird durch vielfache Aufaddition von anfangs übersteuerten Differenzsignalen langsam gewonnen. Die Rückwandlung ins Ana­loge ist möglich, weil D/A-Wandler leichter als A/D-Wandler zu realisieren sind.The principle works as follows: The echo signals from an ultrasound scanning beam are stored digitally. The echoes on a subsequent transmission shot are deducted from the stored ones of the previous shot in the correct time. If there was no movement in the object, identical echo signals result in response to the transmission shots and the difference between the two signals is zero. Moving interfaces in the object lead to differences, the greater the faster the movement. The difference signal thus represents the linear frequency-weighted (differentiated) Doppler signal. The digitization is only carried out with the bit depth that the difference signal requires. The fixed target echo, which requires a much wider range of words, is slowly gained by multiple addition of initially overdriven differential signals. The conversion back to analogue is possible because D / A converters are easier to implement than A / D converters.

Im Blockschaltbild nach Figur 1 stellt sich der geschilderte Vorgang wie folgt dar: Das analoge Differenzsignal vom Subtra­hierer 2 wird von dem A/D-Wandler 10 mit 8 Bit gewandelt und über den 16 Bit-Addierer 16 in den Speicher 20 eingeschrieben. Wenn der Speicher 20 anfangs leer ist, wird über die Rückfüh­rung 27 dem Addierer 16 nur der Wert Null zugefügt, so daß das Ausgangssignal des A/D-Wandlers 10 original eingeschrieben wird. Da der Subtrahierer 2 ebenfalls anfangs nur den Wert Null subtrahiert, erhält der A/D-Wandler 10 im ersten Schritt das volle Festzielecho. Da dieses viel stärker ist als die Bewegt­zielechos, wird der A/D-Wandler 10 übersteuert. Daher wird sehr häufig der Maximalwert des 8 Bit-Worts als LSB-Wert in den Speicher 20 eingeschrieben. Dieser Vorgang wiederholt sich so oft, bis die Differenz auch für große Signalamplituden so klein wird, daß der A/D-Wandler 10 nicht mehr übersteuert wird. Ab dann stellt das Ausgangssignal dieses Wandlers 10 das differen­zierte und gepulste Dopplersignal in digitaler Form dar. Die gestrichelte Linie 34 gibt die Grenze zwischen dem Analog- und Digitalteil an.In the block diagram according to FIG. 1, the process described is as follows: The analog difference signal from the subtractor 2 is converted by the A / D converter 10 with 8 bits and written into the memory 20 via the 16 bit adder 16. If the memory 20 is initially empty, only the value zero is added to the adder 16 via the feedback 27, so that the output signal of the A / D converter 10 is originally written. Since the subtractor 2 likewise initially only subtracts the value zero, the A / D converter 10 receives the full fixed target echo in the first step. Since this is much stronger than the moving target echoes, the A / D converter 10 is overdriven. Therefore, the maximum value of the 8-bit word is very often used as the LSB value in the Memory 20 registered. This process is repeated until the difference becomes so small, even for large signal amplitudes, that the A / D converter 10 is no longer overdriven. From then on, the output signal of this converter 10 represents the differentiated and pulsed Doppler signal in digital form. The dashed line 34 indicates the boundary between the analog and digital parts.

Während das Verfahren nach dem Stand der Technik in Figur 1 auf ein Summensignal des Wandler-Arrays angewendet wurde, wird hier gemäß der Erfindung jedem Empfangskanal eines elektronischen Array-Sektor-Scanners, d.h. dem unverzögerten Signal eines jeden Elementarwandlers des Arrays, ein solches System zugeordnet.While the prior art method in Figure 1 has been applied to a sum signal of the transducer array, here according to the invention each receive channel of an electronic array sector scanner, i.e. such a system is associated with the undelayed signal of each elementary converter of the array.

Gleiche Funktionsgruppen sind mit den gleichen Bezugszeichen in Figur 1 und Figur 2 gekennzeichnet. Am analogen Eingang 4 des Subtrahierers 2 ist nun nicht mehr das Summensignal, sondern das unverzögerte Signal eines Elementarwandlers des Arrays - eventuell über einen Tiefenausgleichsvestärker - zugeführt. Der Ausgang 6 des Subtrahierers 2 ist einerseits über einen Umschal­ter 36 mit dem Eingang 8 des A/D-Wandlers 10 verbunden. Anderer­seits ist der Ausgang 6 mit dem Eingang 38 eines Verstärkers 40 über den Umschalter 36 mit dem Eingang 8 verbunden. Der Ver­stärker 40 hat einen Verstärkungsfaktor von v = 64. Der Ver­stärker 40 in Verbindung mit dem Umschalter 36 bildet einen Verstärker mit umschaltbarem Verstärkungsfaktor, hier betragen die wählbaren Verstärkungsfaktoren v = 1 und v = 64. Der A/D-­Wandler wandelt das analoge Signal mit einer Abtastrate von 30 MHz in ein digitales 8 Bit-Signal um. Der Ausgang 12 des A/D-­Wandlers ist nun über einen Umschalter 42 mit dem Addierer 16 verbunden. Es handelt sich hier bei dem Addierer 16 um einen 14 Bit-Addierer. Der Umschalter 42 erlaubt zum einen die Zu­führung des 8 Bit-Worts über den Eingang 15 an die 8 "most significant bits (8 MSB)" und zum andern über den Eingang 14 an die 6 "least significant bits (6 LSB)" des Addierers 16.The same function groups are identified by the same reference symbols in FIG. 1 and FIG. 2. At the analog input 4 of the subtractor 2, it is no longer the sum signal, but the undelayed signal of an elementary converter of the array - possibly via a depth compensation amplifier. The output 6 of the subtractor 2 is connected on the one hand to the input 8 of the A / D converter 10 via a changeover switch 36. On the other hand, the output 6 is connected to the input 38 of an amplifier 40 via the changeover switch 36 to the input 8. The amplifier 40 has an amplification factor of v = 64. The amplifier 40 in conjunction with the changeover switch 36 forms an amplifier with a switchable amplification factor, here the selectable amplification factors are v = 1 and v = 64. The A / D converter converts the analog signal with a sampling rate of 30 MHz into a digital 8 bit signal. The output 12 of the A / D converter is now connected to the adder 16 via a changeover switch 42. The adder 16 here is a 14-bit adder. The switch 42 allows the 8-bit word to be fed via the input 15 to the 8 "most significant bits (8 MSB)" and on the other hand via the input 14 to the 6 "least significant bits (6 LSB)" of the adder 16.

Der Speicher 20 hat hier eine Kapazität von 4000 Worten mit 14 Bit Länge und ist nach dem Prinzip "first in-first out (FIFO)" organisiert. Der Ausgang 22 ist über die Rückführung 27 mit dem Eingang 28 des Addierers 16 verbunden. Der Ausgang 30 des D/A-Wandlers 26 ist mit dem Eingang 32 des Subtrahierers ver­bunden.The memory 20 has a capacity of 4000 words with a length of 14 bits and is organized according to the "first in-first out (FIFO)" principle. The output 22 is connected via the feedback 27 to the input 28 of the adder 16. The output 30 of the D / A converter 26 is connected to the input 32 of the subtractor.

Zur weiteren Signalverarbeitung ist der Ausgang 12 des A/D-­Wandlers 10 mit dem Eingang 44 eines Signalspeichers 46 ver­bunden. Das digitalisierte Doppler-Differenzsignal wird im Speicher 46 über eine Länge von z.B. 1000 Worten mit 8 Bit-­Länge bei 30 MHz Abtastrate gespeichert und entsprechend den Erfordernissen von Schwenk und Fokussierung verzögert. Bei 30 MHz Abtastrate werden entsprechend maximal 33 µs Verzögerung für den Schwenk erreicht. Das Signal wird ebenfalls mit 30 MHz ausgelesen und über den Ausgang 48 dem Eingang 50 eines line­aren Interpolators 52 zugeführt. Die lineare Interpolation verdoppelt scheinbar die Abtastrate, so daß sicher auch Mitten­frequenzen von 7 MHz beherrscht werden.For further signal processing, the output 12 of the A / D converter 10 is connected to the input 44 of a signal memory 46. The digitized Doppler difference signal is stored in the memory 46 over a length of e.g. 1000 words with 8 bit length stored at 30 MHz sampling rate and delayed according to the requirements of pan and focus. At 30 MHz sampling rate, a maximum of 33 µs delay for the pan is achieved. The signal is also read out at 30 MHz and fed to the input 50 of a linear interpolator 52 via the output 48. The linear interpolation apparently doubles the sampling rate, so that center frequencies of 7 MHz can also be mastered.

In einer nachfolgenden, nicht gezeigten Schaltung werden die entsprechend dem Schwenkwinkel und/oder der Fokuslage ver­zögerten Digitalsignale aller Kanäle aufaddiert und bilden als Summensignal das fokussiert empfangene hochfrequente Doppler­signal. Hieran kann sich mit oder ohne zwischengeschaltete Quadraturdemodulation ein weiteres digitales Kammfilter an­schließen (nicht gezeigt), welches die Frequenzabhängigkeit des Übertragungsfaktors der Schaltung zur Festzielunterdrückung kompensiert. Nun steht ein frequenzunabhängig hochpaßgefilter­tes Dopplersignal zur weiteren Verarbeitung zur Verfügung. Nach dieser Art der breitbandigen Trennung der Bewegtzielechos von den Festzielechos folgt typischerweise die Bildung der Tiefen­bereiche durch Signalausblendung (range gates).In a subsequent circuit, not shown, the digital signals of all channels delayed in accordance with the swivel angle and / or the focus position are added up and form the focused received high-frequency Doppler signal as a sum signal. This can be followed by a further digital comb filter (not shown), with or without interposed quadrature demodulation, which compensates for the frequency dependence of the transmission factor of the circuit for fixed target suppression. Now a frequency-independent, high-pass filtered Doppler signal is available for further processing. This type of broadband separation of the moving target echoes from the fixed target echoes is typically followed by the formation of the deep areas by means of signal gating (range gates).

Um die Festzielechos mit derselben Signalverarbeitung auch für ein B-Bild erfassen zu können, ist nun zwischen dem Subtrahie­rer 2 und dem A/D-Wandler 10 der Verstärker 40 mit dem Umschal­ter 36 angeordnet. Beim Empfang der Echosignale des ersten Schusses wird ohne Vorverstärkung, d.h. direkt, das Signal digitalisiert, so daß der A/D-Wandler 10 nicht übersteuert ist. So erhält man im Signalspeicher 46 die unverfälschten Festziel­echos und man kann, genau wie oben beschrieben, durch Verzöge­rung elektronisch schwenken und fokussieren, um ein B-Bild aufzubauen. In dem Signalspeicher 46 sind also sowohl die Bild­signale (Festzielechos) als auch die Doppler-Differenzsignale speicherbar. Die Bildsignale stehen nach dem ersten Sendeimpuls oder Schuß im Signalspeicher 46, während die Doppler-Differenz­signale nach weiteren Schüssen in dasselbe Zielgebiet im Signalspeicher 46 stehen. Die Weiterverarbeitung der Bildsignale erfolgt entsprechend, wie z.B. in der US-PS 4 373 395(= DE-OS 29 42 049) beschrieben ist.In order to be able to detect the fixed target echoes with the same signal processing also for a B-picture, the amplifier 40 with the changeover switch 36 is now arranged between the subtractor 2 and the A / D converter 10. When receiving the echo signals of the first shot, no preamplification, i.e. directly, the signal is digitized so that the A / D converter 10 is not overloaded. In this way, the undistorted fixed target echoes are obtained in the signal memory 46 and, exactly as described above, one can electronically pan and focus by delay in order to build up a B-picture. Both the image signals (fixed target echoes) and the Doppler difference signals can therefore be stored in the signal memory 46. The image signals are in the signal memory 46 after the first transmission pulse or shot, while the Doppler difference signals are in the signal memory 46 after further shots in the same target area. The image signals are processed accordingly, e.g. in US Pat. No. 4,373,395 (= DE-OS 29 42 049).

Im Unterschied zur Arbeitsweise der Schaltung nach Figur 1 wird dieses digitale Festzielecho nun stellenrichtig über den Umschalter 42 an die 8 MSB-Eingänge 15 des Addierers 16 gelegt. Somit steht bereits nach dem ersten Schuß ein mit 8 Bit Genauig­keit gespeichertes Echosignal für die Differenzbildung im Sub­trahierer 2 zur Verfügung. Es muß nicht erst durch Aufaddition gewonnen werden. Damit wird Zeit gespart, die insbesondere dann ohnehin knapp ist, wenn ein Dopplerbild (flow imaging) herge­stellt werden soll. Dabei können aus Zeitgründen nicht mehr als bis 10 Schüsse pro Abtastrichtung zugelassen werden, obwohl eine viel höhere Zahl wünschenswert wäre. Man verliert hier bei der Verwendung des 8 Bit A/D-Wandlers 10 im Vergleich zum Ideal mit einem 14 Bit-A/D-Wandler 10 nur einen Schuß pro Strahlrich­tung gegenüber mehreren bei der Arbeitsweise der Schaltung nach Figur 1. Ein erstes Dopplersignal steht bei der Verwendung des 8 Bit-A/D-Wandlers 10 nach dem dritten Schuß zur Verfügung. Ab dem zweiten Schuß wird der A/D-Wandler 10 über den Vorver­ stärker 40 in Verbindung mit dem Umschalter 36 angesteuert. Da der Speicher 20 eine Genauigkeit der Echodarstellung von 14 Bit erlaubt, sind zu den ersten 8 Bit noch weitere 6 Bit aufzu­addieren. Dementsprechend erhält der Verstärker 40 die Verstär­kung v = 2n = 2⁶ = 64 und das 8 Bit-Wort des A/D-Wandlers 10 wird durch den Umschalter 42 um n = 6 Binärstellen in Richtung auf die "least significant bits" verschoben und zum Inhalt des Speiches 20 addiert.In contrast to the mode of operation of the circuit according to FIG. 1, this digital fixed target echo is now correctly applied to the 8 MSB inputs 15 of the adder 16 via the changeover switch 42. Thus, after the first shot, an echo signal stored with an accuracy of 8 bits is available for the difference formation in the subtractor 2. It does not have to be gained by addition. This saves time, which is particularly scarce anyway if a Doppler image (flow imaging) is to be produced. For reasons of time, no more than 10 shots per scanning direction can be permitted, although a much higher number would be desirable. When using the 8-bit A / D converter 10, compared to the ideal with a 14-bit A / D converter 10, only one shot per beam direction is lost compared to several in the operation of the circuit according to FIG. 1. A first Doppler signal is present available when using the 8 bit A / D converter 10 after the third shot. From the second shot, the A / D converter 10 is on the Vorver driven more 40 in connection with the switch 36. Since the memory 20 permits an accuracy of the echo representation of 14 bits, a further 6 bits have to be added to the first 8 bits. Accordingly, the amplifier 40 receives the gain v = 2 n = 2⁶ = 64 and the 8 bit word of the A / D converter 10 is shifted by the switch 42 by n = 6 binary digits in the direction of the "least significant bits" and to Contents of the memory 20 added.

Figur 3 zeigt ein Ausführungsbeispiel, das mit zwei D/A-Wand­lern kleinerer Bit-Breite auskommt als der D/A-Wandler 26 in Figur 2. Dadurch wird der teure, schnelle D/A-Wandler 26 großer Bit-Breite, z.B. 14 Bit, bei 30 MHz Abtastrate durch zwei preiswerte D/A-Wandler 56 und 58 ersetzt. Zusätzlich ist eine Fehlerkorrekturschaltung vorgesehen. Gleiche Funktionseinheiten erhalten identische Bezugszeichen wie in Figur 1 und 2.Figure 3 shows an embodiment which manages with two D / A converters of smaller bit width than the D / A converter 26 in Figure 2. This makes the expensive, fast D / A converter 26 of large bit width, e.g. 14 bit, at 30 MHz sampling rate replaced by two inexpensive D / A converters 56 and 58. In addition, an error correction circuit is provided. The same functional units are given the same reference numerals as in FIGS. 1 and 2.

Hier ist der D/A-Wandler 26 aus Figur 2 aufgeteilt in einen D/A-Wandler 56 für die 6 LSB und einen 8 Bit-D/A-Wandler 58 für die 8 MSB. Ebenso ist die Rückführung 27 aus Figur 2 aufgeteilt in eine 6 Bit-Rückführung 60 und eine 8 Bit Rückführung 62, die stellenrichtig mit dem Addierer 16 verbunden sind. Das Signal am Ausgang des D/A-Wandlers 56 ist über eine Abschwächerschaltung 64 dem Eingang 66 eines analogen Summierers 68 zugeführt. Die Ab­schwächerschaltung 64 verringert die Amplitude des Signals um den Faktor 1/64. Der Ausgang des zweiten D/A-Wandlers 58 ist dem anderen Eingang 70 des Summierers 68 zugeführt. Über ein Tiefpaßfilter 72 wird das Summensignal dem invertierenden Ein­gang 32 des Subtrahierer 2 zugeführt. Dem nicht invertierenden Eingang 4 ist ein gleichartiges Tiefpaßfilter 74 vorgeschaltet. Die Funktion der Tiefpaßfilter wird weiter unten erläutert.Here, the D / A converter 26 from FIG. 2 is divided into a D / A converter 56 for the 6 LSB and an 8 bit D / A converter 58 for the 8 MSB. Likewise, the return 27 from FIG. 2 is divided into a 6-bit return 60 and an 8-bit return 62, which are connected to the adder 16 in the correct position. The signal at the output of the D / A converter 56 is fed to the input 66 of an analog summer 68 via an attenuator circuit 64. The attenuator circuit 64 reduces the amplitude of the signal by a factor of 1/64. The output of the second D / A converter 58 is fed to the other input 70 of the summer 68. The sum signal is fed to the inverting input 32 of the subtractor 2 via a low-pass filter 72. A similar low-pass filter 74 is connected upstream of the non-inverting input 4. The function of the low-pass filter is explained below.

Die nachfolgend beschriebene Fehlerkorrekturschaltung soll auch die Nichtlinearitäten der beiden D/A-Wandler 58 und 59 ausgleichen.The error correction circuit described below is also intended to compensate for the non-linearities of the two D / A converters 58 and 59.

Ein Schreib-Lese-Speicher 76 ist mit seinem Adreßeingang 78 mit dem 8 MSB-Ausgang des Speichers 20 verbunden. Der Schreibein­gang 79 des Schreib-Lese-Speichers 76 ist mit dem Ausgang des A/D-Wandlers 10 und der Leseausgang 80 mit dem invertierenden Eingang 82 eines weiteren Subtrahierers 84 verbunden. Der Subtrahierer 84 ist mit seinem Eingang 86 an den digitalen Ausgang des A/D-Wandlers 10 und mit seinem Ausgang 88 an den Speichereingang 44 angeschlossen. Der Ausgang 88 ist ebenfalls noch mit einer Übersteuerungsanzeige 90 verbunden.A read-write memory 76 is connected with its address input 78 to the 8 MSB output of the memory 20. The write input 79 of the read-write memory 76 is connected to the output of the A / D converter 10 and the read output 80 to the inverting input 82 of a further subtractor 84. The subtractor 84 is connected with its input 86 to the digital output of the A / D converter 10 and with its output 88 to the memory input 44. The output 88 is also still connected to an overload indicator 90.

Wenn der Wandler 58 eine Linearität aufweist, die für 14 Bit genau genug ist, und wenn die analoge Addition im Summierer 68 fehlerfrei geschieht, ist die Aufteilung der 14 Bit auf die zwei D/A-Wandler 56 und 58 problemlos. Tatsächlich muß man aber davon ausgehen, daß diese Idealbedingungen nicht gegeben sind. Für diesen Fall sind der Schreib-Lese-Speicher 76 und der Subtrahierer 84 vorgesehen. Im Schreib-Lese-Speicher 76 werden Korrekturwerte abgelegt, die die Fehler aller Bauteile in dem Zweig kompensieren, über den das vorangegangene Signal dem Sub­trahierer 2 zugführt wird. Dieser Zweig besteht hier aus den Wandlern 56 und 58, dem Abschwächer 64, dem Summierer 68 und dem Tiefpaßfilter 72 sowie dem Subtrahierer 2. Dies geschieht auf die im folgenden beschriebene Weise.If converter 58 has a linearity that is accurate enough for 14 bits, and if the analog addition in summer 68 is error-free, the division of the 14 bits between the two D / A converters 56 and 58 is problem-free. In fact, one must assume that these ideal conditions do not exist. In this case, the read-write memory 76 and the subtractor 84 are provided. Correction values are stored in the read-write memory 76, which compensate for the errors of all components in the branch via which the previous signal is fed to the subtractor 2. This branch consists here of the converters 56 and 58, the attenuator 64, the summer 68 and the low-pass filter 72 and the subtractor 2. This is done in the manner described below.

In einer Abgleichphase des Gerätes, z.B. nach jedem Einschal­ten des Netzschalters, wird ein Testsignal in Form einer line­aren Rampenfunktion als Analogspannung, die den maximal erfaß­baren Wert erreicht oder überschreitet, über das Tiefpaßfilter 74 an den Eingang 4 gelegt. Diese Spannung steigt nur so schnell an, daß bei der gewählten Wandlungsrate des A/D-Wand­lers 10 alle 256 Binärwerte mindestens einmal auftreten. Der Speicher 20 ist zu Beginn gelöscht. Die 8 MSB werden einge­schrieben, wie bei der Beschreibung zu Figur 2 für den ersten Schuß erklärt ist. Das gleiche Testsignal wird ein zweites Mal angelegt und jetzt mit der Verstärkung 64 über den Verstärker 40 und den Umschalter 36 dem A/D-Wandler 10 zugeführt. Die so erhaltenen Digitalworte werden als LSB zu der zuvor gespeicher­ten Wortreihe addiert. Dabei wird auf einander zugehörige Speicherworte für die gleiche Analogspannung geachtet. Jetzt enthält der Speicher 20 das mit 14 Bit dargestellte Testsignal.In a calibration phase of the device, for example after each switching on of the mains switch, a test signal in the form of a linear ramp function as an analog voltage, which reaches or exceeds the maximum detectable value, is applied to the input 4 via the low-pass filter 74. This voltage only rises so quickly that at the selected conversion rate of the A / D converter 10, all 256 binary values occur at least once. The memory 20 is deleted at the beginning. The 8 MSB are registered as explained in the description of FIG. 2 for the first shot. The same test signal is applied a second time and now with gain 64 through the amplifier 40 and the changeover switch 36 are fed to the A / D converter 10. The digital words thus obtained are added as LSB to the previously stored word series. Attention is paid to associated memory words for the same analog voltage. The memory 20 now contains the test signal shown with 14 bits.

Ein erneuter Vergleich mit dem Testsignal ergäbe die Ab­weichung Null, wenn keine Fehler aufträten. Die in der oben ge­gebenen Rückführzweig aber tatsächlich vorhandenen Fehler, also z.B. die Linearitätsfehler des Wandlers 58, werden zu ei­nem von Null verschiedenen Ausgangssignal des A/D-Wandlers 10 führen. Diese Abweichung wird nun im Speicher 76 festgehalten. Zu jedem Ausgangswert des Speichers 20, der als Adresse für den Speicher 76 aufgefaßt wird, wird der Abweichungswert am Ausgang des A/D-Wandlers 10 eingelesen. Im Normalbetrieb wird der so gespeicherte Abweichungswert von jedem gewandelten Wort des A/D-Wandlers 10 in Abhängigkeit von den 8 MSB des Speichers 20 durch den Subtrahierer 84 abgezogen, bevor die Abspeicherung im Speicher 46 als Dopplersignal erfolgt. Damit können auch bil­lige D/A-Wandler 56 und 58 eingesetzt werden. Die Korrektur erfolgt jedoch nur amplitudenabhängig. Um die Taktfrequenzen und Umschaltsignale der D/A-Wandler 56 und 58 nicht störend in Erscheinung treten zu lassen, sind die gleichartigen Tiefpaß­filter 72 und 74 vor der A/D-Wandlung bzw. als "Anti-Aliasing-­Filter" zu verwenden.A new comparison with the test signal would give the deviation zero if no errors occurred. The errors actually present in the feedback branch given above, e.g. the linearity errors of converter 58 will result in a non-zero output signal from A / D converter 10. This deviation is now recorded in the memory 76. The deviation value at the output of the A / D converter 10 is read in for each output value of the memory 20, which is interpreted as the address for the memory 76. In normal operation, the deviation value stored in this way is subtracted from each converted word of the A / D converter 10 as a function of the 8 MSB of the memory 20 by the subtractor 84 before it is stored in the memory 46 as a Doppler signal. In this way, cheap D / A converters 56 and 58 can also be used. However, the correction is only dependent on the amplitude. In order not to have the clock frequencies and switching signals of the D / A converters 56 and 58 disturbing, the similar low-pass filters 72 and 74 are to be used before the A / D conversion or as an "anti-aliasing filter".

Eine Schaltungsvariante von Fig. 3 ist in Figur 4 gezeigt. Im Unterschied zur Schaltung in Figur 3 ist der Ausgang 88 des Subtrahierers 84 über einen ersten Schalter 92 mit einem Schließer mit dem Eingang des Umschalters 42 verbunden. Zusätz­lich ist zwischen dem Ausgang des A/D-Wandlers 10 und dem Eingang des Umschalters 42 ein zweiter Schalter 94 mit einem Öffner eingefügt. Die Schalter 92 und 94 werden gleichzeitig, was durch die gestrichelte Linie 95 verdeutlich ist, nach dem zweiten Schuß betätigt. Das bedeutet, daß der Speicher 20 im eingeschwungenen Zustand vom korrigierten Wert aus dem Sub­trahierer 84 anstatt direkt mit dem Ausgangssignal des A/D-­Wandlers 10 beschrieben wird. Dadurch ist erreicht, daß ein exakter 14 Bit Wert im Speicher 20 liegt.A circuit variant of FIG. 3 is shown in FIG. 4. In contrast to the circuit in FIG. 3, the output 88 of the subtractor 84 is connected to the input of the changeover switch 42 via a first switch 92 with a make contact. In addition, a second switch 94 with an NC contact is inserted between the output of the A / D converter 10 and the input of the changeover switch 42. Switches 92 and 94 are switched simultaneously, which is shown by the dashed line 95, operated after the second shot. This means that the steady state memory 20 is written to the corrected value from the subtractor 84 instead of directly using the output signal of the A / D converter 10. It is thereby achieved that an exact 14 bit value lies in the memory 20.

Bei einer weiteren Variante nach Figur 5 liegt der Subtrahierer 84 in der Verbindungsleitung zwischen dem Speicher 20 und dem A/D-Wandler 56. Der Plus-Eingang 86 ist mit dem 6 LSB-Ausgang des Speichers 20 und der Ausgang 88 ist mit dem Eingang des D/A-Wandlers 56 verbunden. Derselbe Effekt wie bei der Um­schaltung nach dem zweiten Schuß in der Schaltung nach Figur 4 wird so ohne Umschaltung erreicht.In a further variant according to FIG. 5, the subtractor 84 is located in the connecting line between the memory 20 and the A / D converter 56. The plus input 86 is with the 6 LSB output of the memory 20 and the output 88 is with the input of the D / A converter 56 connected. The same effect as when switching after the second shot in the circuit according to FIG. 4 is achieved without switching.

Die Übersteuerungsanzeige 90 signalisiert den Fall, daß die Signaländerungen z.B. durch Bewegungsartefakte zu groß sind, um unverzerrt gewandelt werden zu können. Diese Information kann z.B. dazu benutzt werden, die Dopplersignale als ungül­tig zu kennzeichnen oder auszublenden.The overload indicator 90 signals the case that the signal changes e.g. are too large due to motion artifacts to be converted undistorted. This information can e.g. used to mark or hide the Doppler signals as invalid.

Bei der vorgeschlagenen Kombination von Ultraschall-Bild- und Dopplergeräten kann für die Doppler-Signalverarbeitungsschal­tung die gesamte Steuerung für Fokussierung und Scan des Bild­systems unverändert mitverwendet werden. Bei einem zusätzlich analogen Dopplerteil ist das nicht der Fall. Darüber hinaus erfordert die vorgeschlagene Kombination nur wenige Abgleich­vorgange im Prüffeld, deren Aufwand kleiner ist als der für eine vollständig analoge Kombination. Sie eignet sich auch für den Einbau einer Selbstdiagnose für Prüffeld, Service und Anwender.In the proposed combination of ultrasound image and Doppler devices, the entire control system for focusing and scanning the image system can be used unchanged for the Doppler signal processing circuit. This is not the case with an additional analog Doppler part. In addition, the proposed combination requires only a few adjustment procedures in the test field, the effort of which is less than that for a completely analog combination. It is also suitable for the installation of a self-diagnosis for test field, service and users.

Claims (12)

1. Digitales Eingangsteil für ein Ultraschallgerät, das eine erste, bildgebende Signalverarbeitungsschaltung umfaßt mit einer Anzahl von untereinander gleichen Kanälen, die jeweils einem Elementarwandler eines Wandlerarrays zugeordnet sind, wobei in jedem Kanal ein Analog-Digital-Wandler (10) angeord­net ist, dadurch gekennzeichnet, daß der Ausgang (12) des Analog-Digital-Wandlers (10) mit jeweils einer zweiten Signalverarbeitungsschaltung zur Gewinnung von Dopplersignalen von Bewegtzielechos verbunden ist, wobei der Teil der Doppler-Signalverarbeitungsschaltung zur Festziel­unterdrückung ebenfalls in den Einzelkanälen angeordnet ist.1. Digital input part for an ultrasound device, which comprises a first, imaging signal processing circuit with a number of mutually identical channels, each of which is assigned to an elementary converter of a converter array, with an analog-digital converter (10) being arranged in each channel, characterized in that that the output (12) of the analog-to-digital converter (10) each having a second signal processing circuit is connected to the extraction of Doppler signals from moving-target echoes, wherein the portion of the Doppler signal processing circuit is also arranged for fixed target suppression in the individual channels. 2. Eingangsteil nach Anspruch 1, dadurch ge­kennzeichnet, daß die in den Einzelkanälen ange­ordnete, für Bildgebung und Dopplersignale gemeinsame Signal­verarbeitungsschaltung vor dem Analog-Digital-Wandler (10) einen Subtrahierer (2), der bei mehreren aufeinanderfolgenden Sendeimpulsen in dasselbe Zielgebiet von den augenblicklichen Echosignalen die Echosignale des vorangegangenen Ultraschall-­Impulses zeitrichtig abzieht, und einen darauffolgenden Ver­stärker (36, 40) mit umschaltbarem Verstärkungsfaktor umfaßt, wobei die Doppler-Signalverarbeitungsschaltung zur Festziel­unterdrückung nach dem Analog-Digital-Wandler (10) einen Um­schalter (42) aufweist, der in Abhängigkeit des gewählten Verstärkungsfaktors des Verstärkers (36, 40) die einzelnen Bits des Analog-Digital-Wandlers (10) unterschiedlich gewichtet einem Addierer (16) zur weiteren Signalverarbeitung zuführt.2. Input part according to claim 1, characterized in that the arranged in the individual channels, common for imaging and Doppler signals signal processing circuit in front of the analog-digital converter (10) a subtractor (2), with several successive transmission pulses in the same target area from the current one Echo signals the echo signals of the previous ultrasound pulse subtracted in time, and comprises a subsequent amplifier (36, 40) with a switchable gain factor, the Doppler signal processing circuit for fixed target suppression after the analog-to-digital converter (10) has a switch (42) which depending on the selected amplification factor of the amplifier (36, 40), the individual bits of the analog-digital converter (10) are weighted differently and fed to an adder (16) for further signal processing. 3. Eingangsteil nach Anspruch 2, dadurch ge­kennzeichnet, daß die Doppler-Signalverarbei­tungsschaltung weiterhin einen Speicher (20) und einen Digital-­Analog-Wandler (26) umfaßt, daß der Ausgang des Addierers mit einem Eingang (18) des Speichers (20) verbunden ist, daß der Ausgang (22) des Speichers (20) mit dem anderen Eingang (28) des Addierers (16) und mit dem Eingang (24) eines Digital-­Analog-Wandlers (26) verbunden ist und daß der Ausgang (30) des Digital-Analog-Wandlers (26) mit dem anderen Eingang des Subtrahierers (2) verbunden ist, wobei der Eingang (4) des Subtrahierers (2) mit einem der Elementarwandler verbindbar ist.3. Input part according to claim 2, characterized in that the Doppler signal processing circuit further comprises a memory (20) and a digital-to-analog converter (26) that the output of the adder with an input (18) of the memory (20) is connected so that the output (22) of the memory (20) with the other input (28) of the adder (16) and with the input (24) of a digital-to-analog converter ( 26) and that the output (30) of the digital-to-analog converter (26) is connected to the other input of the subtractor (2), the input (4) of the subtractor (2) being connectable to one of the elementary converters. 4. Eingangsteil nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Ausgang (12) des Ana­log-Digital-Wandlers (10) über den Umschalter (42) bei nie­driger Verstärkung des Verstärkers (36, 40) mit den höchstwer­tigen Biteingängen (15) und bei hoher Verstärkung mit den niederwertigeren Biteingängen (14) des einen Eingangs des Addierers (16) verbunden ist und daß die hohe Verstärkung um den Faktor 2n über der niedrigen Verstärkung liegt, wobei n der Anzahl der verschobenen Bits entspricht.4. Input part according to claim 2 or 3, characterized in that the output (12) of the analog-digital converter (10) via the changeover switch (42) with low amplification of the amplifier (36, 40) with the most significant bit inputs (15) and in the case of high amplification is connected to the lower-order bit inputs (14) of the one input of the adder (16) and that the high amplification is a factor of 2 n above the low amplification, where n corresponds to the number of bits shifted. 5. Eingangsteil nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der Digital-Analog-Wandler (26) durch zwei Digital-Analog-Wandler (56, 58) kleinerer Bit­breite ersetzt ist, wobei die Summe der Bitbreiten der neuen Digital-Analog-Wandler (56, 58) gleich der Bitbreite des ur­sprünglichen Digital-Analog-Wandlers (26) ist, daß die Aus­gänge der neuen Digital-Analog-Wandler (56, 58) mit den Ein­gängen (66, 70) eines analogen Summierers (68) verbunden sind, wobei der Ausgang des Digital-Analog-Wandlers (56) für die niedrigstwertigen Bits über einen Abschwächer (64) mit dem einen Eingang (66) des analogen Summierers (68) verbunden ist und daß der Ausgang des analogen Summierers (68) über ein Tief­paßfilter (72) mit dem anderen Eingang des Subtrahierers (2) verbunden ist, wobei dem mit dem Elementarwandler verbindbaren Eingang (4) ebenfalls ein weiteres Tiefpaßfilter (74) vorgeschaltet ist.5. Input part according to claim 3 or 4, characterized in that the digital-to-analog converter (26) is replaced by two digital-to-analog converters (56, 58) of smaller bit width, the sum of the bit widths of the new digital-to-analog Converter (56, 58) equal to the bit width of the original digital-to-analog converter (26) is that the outputs of the new digital-to-analog converter (56, 58) with the inputs (66, 70) of an analog summer (68) are connected, the output of the digital-to-analog converter (56) for the least significant bits being connected via a reducer (64) to the one input (66) of the analog summer (68) and the output of the analog summer (68) is connected to the other input of the subtractor (2) via a low-pass filter (72), a further low-pass filter (74) likewise being connected upstream of the input (4) which can be connected to the elementary converter. 6. Eingangsteil nach einem der Ansprüche 1 bis 5, da­durch gekennzeichnet, daß ein zweiter Speicher (76) vorgesehen ist, in dem nach einer zwei Abgleich­schritte umfassenden Abgleichphase Korrekturwerte gespeichert sind und daß die Korrekturwerte die Amplitudenfehler der ana­logen Bauteile (64, 68, 72, 2) und der Digital-Analog-Wandler (56, 68) in dem Zweig kompensieren sollen, über den das voran­gegangene Signal dem Subtrahierer (2) zugeführt wird, wobei in der Abgleichphase die Differenz von aus einem Testsignal in einem ersten Abgleichschritt gewonnenen Signalen und den aus demselben Testsignal in einem zweiten Abgleichschritt gewonne­nen Signale als Korrekturwerte im zweiten Speicher (76) abge­legt werden.6. Input part according to one of claims 1 to 5, characterized in that a second memory (76) is provided, in which correction values are stored after an adjustment phase comprising two adjustment steps and in that the correction values include the amplitude errors of the analog components (64, 68, 72 , 2) and the digital-to-analog converter (56, 68) in the branch via which the previous signal is fed to the subtractor (2), the difference between signals obtained from a test signal in a first adjustment step being in the adjustment phase and the signals obtained from the same test signal in a second adjustment step are stored as correction values in the second memory (76). 7. Eingangsteil nach Anspruch 6, dadurch ge­kennzeichnet, daß das Testsignal eine lineare Rampenfunktion ist, deren Steigung so gewählt ist, daß bei der gewählten Wandlungsrate des Digital-Analog-Wandlers (10) alle Binärwerte mindestens einmal auftreten.7. Input part according to claim 6, characterized in that the test signal is a linear ramp function, the slope of which is selected such that all binary values occur at least once at the selected conversion rate of the digital-analog converter (10). 8. Eingangsteil nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Adreßeingang (78) des zweiten Speichers (76) mit den höchstwertigsten Bits des Aus­gangs des Speichers (20) verbunden ist, daß der Schreibeingang (79) des zweiten Speichers (76) mit dem Ausgang (12) des Analog-­Digital-Wandlers (10) verbunden ist, daß der Leseausgang (80) des zweiten Speichers (76) mit einem Eingang (82) eines weiteren Subtrahierers (84) verbunden ist, wobei der zweite Eingang (86) des weiteren Subtrahierers (84) mit dem Ausgang des Analog-Digital-Wandlers (10) und der Ausgang (88) des weiteren Subtrahierers (84) mit der ersten Signalverarbeitungs­schaltung verbunden ist.8. Input part according to claim 6 or 7, characterized in that the address input (78) of the second memory (76) is connected to the most significant bits of the output of the memory (20), that the write input (79) of the second memory (76) is connected to the output (12) of the analog-digital converter (10) such that the read output (80) of the second memory (76) is connected to an input (82) of a further subtractor (84), the second input ( 86) of the further subtractor (84) is connected to the output of the analog-digital converter (10) and the output (88) of the further subtractor (84) is connected to the first signal processing circuit. 9. Eingangsteil nach Anspruch 8, dadurch ge­kennzeichnet, daß ein erster Schalter (92) vor­gesehen ist, den Ausgang (88) des zweiten Subtrahierers (84) mit dem Eingang des Umschalters (42) zu verbinden, daß ein zweiter Schalter (94) vorgesehen ist, den Ausgang des Analog-­Digital-Wandlers (10) gleichzeitig mit der Betätigung des ersten Schalters (92) vom Eingang des Umschalters (42) zu trennen.9. Input part according to claim 8, characterized in that a first switch (92) is provided, the output (88) of the second subtractor (84) to connect to the input of the switch (42) that a second switch (94) is provided, the output of the analog-to-digital converter (10) simultaneously with the actuation of the first switch (92) from the input of the switch (42) separate. 10. Eingangsteil nach einem der Ansprüche 1 bis 9, da­durch gekennzeichnet, daß eine Über­steuerungsanzeige (90) mit dem Eingang der ersten Signalver­arbeitungsschaltung verbunden ist, die anzeigt, daß die Signaländerungen zu groß sind, um unverzerrt gewandelt werden zu können.10. Input part according to one of claims 1 to 9, characterized in that an overload indicator (90) is connected to the input of the first signal processing circuit, which indicates that the signal changes are too large to be converted undistorted. 11. Eingangsteil nach einem der Ansprüche 1 bis 10, da­durch gekennzeichnet, daß die erste Signalverarbeitungsschaltung einen Signalspeicher (46) umfaßt, in dem außer dem Bildsignal auch das digitalisierte Doppler­differenzsignal speicherbar ist, wobei auch die Doppler-Diffe­renzsignale entsprechend den Erfordernissen von Schwenk und Fokussierung verzögerbar sind.11. Input part according to one of claims 1 to 10, characterized in that the first signal processing circuit comprises a signal memory (46) in which, in addition to the image signal, the digitized Doppler difference signal can also be stored, the Doppler difference signals also corresponding to the requirements of panning and focusing are delayable. 12. Eingangsteil nach Anspruch 11, dadurch ge­kennzeichnet, daß das Bildsignal und das Doppler-­Differenzsignal nacheinander im Signalspeicher (46) gespeichert werden.12. Input part according to claim 11, characterized in that the image signal and the Doppler difference signal are stored in succession in the signal memory (46).
EP89117241A 1988-09-30 1989-09-18 Digital input part for an ultrasonic apparatus Expired - Lifetime EP0361264B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE8812400U DE8812400U1 (en) 1988-09-30 1988-09-30
DE8812400U 1988-09-30

Publications (2)

Publication Number Publication Date
EP0361264A1 true EP0361264A1 (en) 1990-04-04
EP0361264B1 EP0361264B1 (en) 1994-08-10

Family

ID=6828473

Family Applications (1)

Application Number Title Priority Date Filing Date
EP89117241A Expired - Lifetime EP0361264B1 (en) 1988-09-30 1989-09-18 Digital input part for an ultrasonic apparatus

Country Status (5)

Country Link
US (1) US4975885A (en)
EP (1) EP0361264B1 (en)
JP (1) JP2807285B2 (en)
AT (1) ATE109898T1 (en)
DE (2) DE8812400U1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0362820A2 (en) * 1988-10-05 1990-04-11 Kabushiki Kaisha Toshiba Ultrasonic imaging apparatus
EP0430093A2 (en) 1989-11-27 1991-06-05 Acoustic Imaging Technologies Corporation Ultrasonic doppler imaging with analog feedback signal canceller
EP0543595A1 (en) * 1991-11-20 1993-05-26 Matsushita Electric Industrial Co., Ltd. Beam former for ultrasonic diagnostic apparatus

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5928152A (en) * 1994-08-05 1999-07-27 Acuson Corporation Method and apparatus for a baseband processor of a receive beamformer system
JPH10507936A (en) * 1994-08-05 1998-08-04 アキュソン コーポレイション Method and apparatus for a transmit beam generator system
US5555534A (en) * 1994-08-05 1996-09-10 Acuson Corporation Method and apparatus for doppler receive beamformer system
US5675554A (en) * 1994-08-05 1997-10-07 Acuson Corporation Method and apparatus for transmit beamformer
US5685308A (en) * 1994-08-05 1997-11-11 Acuson Corporation Method and apparatus for receive beamformer system
US6029116A (en) * 1994-08-05 2000-02-22 Acuson Corporation Method and apparatus for a baseband processor of a receive beamformer system
US5581517A (en) * 1994-08-05 1996-12-03 Acuson Corporation Method and apparatus for focus control of transmit and receive beamformer systems
US5549111A (en) * 1994-08-05 1996-08-27 Acuson Corporation Method and apparatus for adjustable frequency scanning in ultrasound imaging
US5793701A (en) * 1995-04-07 1998-08-11 Acuson Corporation Method and apparatus for coherent image formation
US6050945A (en) * 1997-06-27 2000-04-18 Siemens Medical Systems, Inc. Ultrasound front-end circuit combining the transmitter and automatic transmit/receive switch with agile power level control
US6083164A (en) * 1997-06-27 2000-07-04 Siemens Medical Systems, Inc. Ultrasound front-end circuit combining the transmitter and automatic transmit/receiver switch
US6074346A (en) * 1997-06-27 2000-06-13 Siemens Medical Systems, Inc. Transmit/receive ultrasound front end circuit providing automatic transmit/receive switching
US7377433B2 (en) * 1998-07-22 2008-05-27 Washington University In St. Louis Method and apparatus for authenticating a magnetic fingerprint signal using compressive amplification
DE20200617U1 (en) * 2002-01-15 2002-06-13 Dwl Elektron Systeme Gmbh Device for diagnostic or therapeutic ultrasound sonography
US7791282B2 (en) * 2006-11-28 2010-09-07 Hubbell Incorporated Motion sensor switch for 3-way light circuit and method of lighting control using the same
EP2846700A4 (en) * 2012-05-11 2016-01-20 Volcano Corp Device and system for imaging and blood flow velocity measurement
GB2515073B (en) * 2013-06-13 2017-12-13 Gen Electric Imaging or analysis of flowing media
JP2015021829A (en) * 2013-07-18 2015-02-02 パナソニック株式会社 Moving object detection device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2375764A1 (en) * 1976-12-22 1978-07-21 Hoffmann La Roche FILTER CIRCUIT
WO1981000807A1 (en) * 1979-09-20 1981-04-02 Commw Of Australia Signal processing equipment for ultrasonic visualisation
US4324258A (en) * 1980-06-24 1982-04-13 Werner Huebscher Ultrasonic doppler flowmeters
GB2088668A (en) * 1980-11-24 1982-06-09 Marconi Co Ltd A technique for reducing the effect of reflections from the sea or other surface on radar and other electromagnetic receiving/transmitting apparatus
EP0081045A1 (en) * 1981-12-03 1983-06-15 Kabushiki Kaisha Toshiba Ultrasonic diagnostic equipment
DE3445169A1 (en) * 1984-12-11 1986-06-19 Siemens AG, 1000 Berlin und 8000 München Ultrasound unit with switchable level

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4318413A (en) * 1978-10-20 1982-03-09 Tokyo Shibaura Denki Kabushiki Kaisha Ultrasonic diagnostic apparatus
DE2942049A1 (en) * 1979-10-17 1981-05-21 Siemens AG, 1000 Berlin und 8000 München DEVICE FOR ULTRASONIC SCANNING
US4408495A (en) * 1981-10-02 1983-10-11 Westinghouse Electric Corp. Fiber optic system for measuring mechanical motion or vibration of a body
DE3425705A1 (en) * 1984-07-12 1986-01-16 Siemens AG, 1000 Berlin und 8000 München PHASED ARRAY DEVICE
JPS63317141A (en) * 1987-06-22 1988-12-26 Toshiba Corp Ultrasonic diagnostic apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2375764A1 (en) * 1976-12-22 1978-07-21 Hoffmann La Roche FILTER CIRCUIT
WO1981000807A1 (en) * 1979-09-20 1981-04-02 Commw Of Australia Signal processing equipment for ultrasonic visualisation
US4324258A (en) * 1980-06-24 1982-04-13 Werner Huebscher Ultrasonic doppler flowmeters
GB2088668A (en) * 1980-11-24 1982-06-09 Marconi Co Ltd A technique for reducing the effect of reflections from the sea or other surface on radar and other electromagnetic receiving/transmitting apparatus
EP0081045A1 (en) * 1981-12-03 1983-06-15 Kabushiki Kaisha Toshiba Ultrasonic diagnostic equipment
DE3445169A1 (en) * 1984-12-11 1986-06-19 Siemens AG, 1000 Berlin und 8000 München Ultrasound unit with switchable level

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0362820A2 (en) * 1988-10-05 1990-04-11 Kabushiki Kaisha Toshiba Ultrasonic imaging apparatus
EP0362820A3 (en) * 1988-10-05 1990-10-31 Kabushiki Kaisha Toshiba Ultrasonic imaging apparatus
US5050611A (en) * 1988-10-05 1991-09-24 Kabushiki Kaisha Toshiba Ultrasonic imaging apparatus
EP0430093A2 (en) 1989-11-27 1991-06-05 Acoustic Imaging Technologies Corporation Ultrasonic doppler imaging with analog feedback signal canceller
EP0543595A1 (en) * 1991-11-20 1993-05-26 Matsushita Electric Industrial Co., Ltd. Beam former for ultrasonic diagnostic apparatus
US5263483A (en) * 1991-11-20 1993-11-23 Matsushita Electric Industrial Co., Ltd. Beam former for ultrasonic diagnostic apparatus

Also Published As

Publication number Publication date
ATE109898T1 (en) 1994-08-15
DE58908175D1 (en) 1994-09-15
DE8812400U1 (en) 1989-04-06
JP2807285B2 (en) 1998-10-08
US4975885A (en) 1990-12-04
EP0361264B1 (en) 1994-08-10
JPH02143185A (en) 1990-06-01

Similar Documents

Publication Publication Date Title
EP0361264B1 (en) Digital input part for an ultrasonic apparatus
EP1130782B1 (en) Method and circuit for the analogue-to-digital conversion of signals
DE3640672C2 (en)
EP0219098B1 (en) Image signal regeneration device for an ultrasound image system and image device
EP2406886B1 (en) Device for converting high dynamic range analog signals to digital
DE3935617C2 (en)
DE3425705A1 (en) PHASED ARRAY DEVICE
DE19502399A1 (en) Position reporting device with detection of an absolute position and associated method for error correction
DE2141589C3 (en) Radar system with fixed character suppression with noise echo-controlled phase correction of the coherent reference oscillation
DE2066199C3 (en) Radar system with fixed target suppression
EP3435114A1 (en) Method for the transmission of data representing ultrasound measuring signals, in particular in a vehicle
DE3603042A1 (en) ULTRASONIC DEVICE WITH DYNAMIC CHANGING OF THE RECEPTION FOCUS
EP0119529B1 (en) Interpolative a/d conversion method
DE3337041C1 (en) Circuit device for logarithmization and digitization of analog signals
EP0406878B1 (en) Near-end echo attenuation device
DE2912925C2 (en) Process and arrangement for fast, high-resolution analog / digital conversion with independent correction
EP0177803B1 (en) Method and apparatus for digitising a signal with a high resolution
DE2952311C2 (en) Method and device for converting a measurement voltage into a digital value
GB2037108A (en) Digital to analogue conversion system
EP0404237B1 (en) Method and device for noise supression of a digital signal
DE3540722C2 (en) Automatic level control method
DE19506276B4 (en) Method and circuit arrangement for interpolation of sensor signals
EP0360936A1 (en) Method for the conversion of a sampled analog input signal
EP0703466B1 (en) Pulse radar method
EP3143697B1 (en) Fast reduced-current digitization, conditioning and filtering of analogue signals from a sensor or detector

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT CH DE FR GB LI NL

17P Request for examination filed

Effective date: 19900427

17Q First examination report despatched

Effective date: 19920721

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT CH DE FR GB LI NL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Effective date: 19940810

Ref country code: NL

Effective date: 19940810

REF Corresponds to:

Ref document number: 109898

Country of ref document: AT

Date of ref document: 19940815

Kind code of ref document: T

REF Corresponds to:

Ref document number: 58908175

Country of ref document: DE

Date of ref document: 19940915

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19940927

EN Fr: translation not filed
NLV1 Nl: lapsed or annulled due to failure to fulfill the requirements of art. 29p and 29m of the patents act
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19950821

Year of fee payment: 7

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: AT

Payment date: 19950825

Year of fee payment: 7

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 19951215

Year of fee payment: 7

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Effective date: 19960918

Ref country code: GB

Effective date: 19960918

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Effective date: 19960930

Ref country code: CH

Effective date: 19960930

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 19960918

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20081121

Year of fee payment: 20