EP0140095B1 - Halbleiterdiode - Google Patents

Halbleiterdiode Download PDF

Info

Publication number
EP0140095B1
EP0140095B1 EP84110893A EP84110893A EP0140095B1 EP 0140095 B1 EP0140095 B1 EP 0140095B1 EP 84110893 A EP84110893 A EP 84110893A EP 84110893 A EP84110893 A EP 84110893A EP 0140095 B1 EP0140095 B1 EP 0140095B1
Authority
EP
European Patent Office
Prior art keywords
doped regions
semiconductor
substrate
component body
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP84110893A
Other languages
English (en)
French (fr)
Other versions
EP0140095A1 (de
Inventor
Jakob Dipl.-Phys. Huber
Ewald Dr. Ing. Pettenpaul
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP0140095A1 publication Critical patent/EP0140095A1/de
Application granted granted Critical
Publication of EP0140095B1 publication Critical patent/EP0140095B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/979—Tunnel diodes

Definitions

  • the invention relates to a planar electronic semiconductor component body with a semi-insulating substrate made of compound semiconductor material and with a semiconductor protective diode for protecting at least one semiconductor component integrated on the substrate against static discharge.
  • a semiconductor diode is known from European Patent 0 003 130 as a bulk diode, which has an NPN or PNP three-layer structure composed of three adjoining semiconductor layers with ohmic contacts and in which the middle layer in the three-layer structure is so thin in thickness in order to reduce the energy barrier is chosen that the entire region of this layer is depleted of free charge carriers even without external electrical voltage applied to the electrodes given the doping of this layer.
  • Such diodes which are designed as bulk diodes, are difficult or not suitable for use as protective diodes in gallium arsenide components, especially since high p-dopings would be introduced into gallium arsenide, which is known to be difficult or impossible.
  • gallium arsenide components that are manufactured on semi-insulating substrates are very sensitive to static discharge. So far, therefore, no protective diodes have been installed on semi-insulating substrates made of compound semiconductors. Because of the sensitivity of gallium arsenide components to static discharges and the fact that such components are predominantly designed as planar components on a semi-insulating substrate, a concept for the production of planar protective diodes for gallium arsenide components on semi-insulating substrates would be of of particular importance.
  • a planar electronic semiconductor component body is known with a substrate, with a protective diode integrated on the substrate of the semiconductor component for protection against at least one other semiconductor component integrated on the substrate against static discharge.
  • the semiconductor protective diode consists of three adjacent regions, in which two doped regions of the same doping type are separated by a third region and in which the two doped regions of the same doping type have ohmic contacts. Furthermore, the third region has such geometrical dimensions that the semiconductor protective diode has a predetermined threshold voltage and the ohmic contacts on the two doped regions of the same type of doping are spaced from the third region.
  • an MESFET integrated in a GaAs substrate is known, which is protected against static discharges by a protective diode.
  • the protective diode is arranged on a separate substrate made of silicon.
  • the present invention is based on the object of designing a protective diode having a threshold value in such a way that it can be integrated into a semi-insulating substrate made of compound semiconductor material.
  • planar electronic semiconductor component body with a semiconductor protective diode integrated on the substrate of the semiconductor component body.
  • Such a diode advantageously has the possibility of producing protective diodes for gallium arsenide components on semi-insulating substrates, and to achieve this at a relatively low cost and using customary, technically proven methods.
  • the semi-insulating semiconductor substrate consists of a binary, ternary or quaternary compound semiconductor, in particular of gallium arsenide, indium phosphide or gallium aluminum arsenide.
  • Diodes according to the invention are technically easy and inexpensive to manufacture on such substrates.
  • Corresponding previously known diodes for example NPN diodes, can practically not be produced, in particular on substrates made of compound semiconductors, since the high P concentrations of approximately 10 20 dopant atoms per ccm required for this cannot be produced with the desired success.
  • the crystal structure With very high doping of compound semiconductors, on the one hand the crystal structure can be damaged to such an extent that either the effect to be achieved is absent or, due to the amphoteric character of dopants in compound semiconductors, the effect achieved has an opposite effect.
  • the two doped regions of the same type of doping have an n-type doping.
  • N-doping is easier to produce in the usual compound semiconductors than p-doping.
  • the two doped regions of the same type of doping can also be advantageous for the two doped regions of the same type of doping to have p-type doping.
  • the two doped regions of the same type of doping have the same doping concentration.
  • the two doped regions of the same type of doping have different doping concentrations.
  • At least one of the two doped regions consists of a different semiconductor material than the region of intrinsic conductivity.
  • At least one of the three areas consists of a different semiconductor material than the semiconductor substrate.
  • a semi-insulating semiconductor substrate made of a compound semiconductor material is provided with at least two separate doped regions of the same type of doping, that an intermediate region between the two doped regions, if it is not of intrinsic conductivity, as a region of intrinsic Conductivity is formed that ohmic contacts are deposited on the doped areas, that the contacts are alloyed in, and that a passivation takes place over the entire surface.
  • the doped areas are introduced by means of implantation and subsequent healing.
  • the doped regions are structured on a semiconductor substrate of intrinsic conductivity by means of an epitaxially applied doped semiconductor layer so that the doped regions are deposited epitaxially at the locations where doped regions are provided Semiconductor layer is retained, while at the points where areas of intrinsic conductivity are provided, the epitaxially deposited doped semiconductor layer is completely removed down to the substrate of intrinsic conductivity.
  • the doped areas are applied to a semiconductor substrate of intrinsic conductivity by means of epitaxy or implantation and that the area of intrinsic conductivity is obtained by an isolation implantation, e.g. of oxygen or hydrogen ions.
  • FIG. 1 shows an embodiment of a semiconductor diode 1 according to the invention.
  • a semiconductor substrate 2 which is semi-insulating and consists of binary, ternary or quaternary compound semiconductors, in particular of gallium arsenide, indium phosphide or gallium aluminum arsenide, there are two doped regions 3, 4, which have the same type of doping, in particular n-doping.
  • a region 5 of intrinsic conductivity is located between the two doped regions 3 and 4.
  • the region 5 of intrinsic conductivity is either an intermediate region between the doped regions 3 and 4 from the outset of intrinsic conductivity if the semiconductor substrate 2 is of intrinsic conductivity. If the semiconductor substrate 2 is not of intrinsic conductivity, the region 5 is designed as a region of intrinsic conductivity.
  • Ohmic contacts 6 and 7 are attached to the doped regions 3 and 4, in particular based on germanium-gold.
  • germanium-gold For example, a layer sequence of germanium, gold, chromium, gold or else a layer sequence of germanium, gold, nickel, gold can be applied to the doped regions 3 and 4 in sequence.
  • FIG. 2 shows a plan view of a semiconductor diode 1 according to FIG. 1.
  • d denotes the length of the diode, i.e. the gap width of layer 5 of intrinsic conductivity
  • c the distance between layer 5 and the ohmic contacts 6, 7, b provided on the doped regions 3
  • 4 is the width of the diode, i.e. the extent of the doped regions 3, 4 parallel to the long edge of the region 5 of intrinsic conductivity.
  • GaAs gallium arsenide
  • FIG. 3 shows the current-voltage characteristic curve of the special exemplary embodiment of a semiconductor diode 1 indicated in FIG. 2.
  • the current is in the voltage range between approximately -2.5 V to +2.5 V zero. With stronger negative and positive voltages, however, the current grows rapidly.
  • the threshold voltage of semiconductor diodes according to the invention can be varied by the special geometric design of semiconductor diodes according to the invention, in particular by the length d of zone 5, with which the distance between the doped regions 3 and 4 is defined. A movement of charge carriers through the area 5 takes place with the smaller applied external voltages, the narrower this zone.
  • Semiconductor diodes according to the invention are not tied to the special shape from FIGS. 1 and 2; Rather, they can be made in any suitable geometry, e.g. as circularly symmetrical diodes.
  • Diodes according to the invention can be used as protective diodes in e.g. Gallium arsenide components, in particular gallium arsenide field effect transistors are used.
  • the semiconductor diode 1 would be connected as a protective diode between the gate and source or ground.
  • the diode according to the invention is also suitable for all applications with a given, in particular low, threshold value. It is particularly suitable as a transit time diode or as a clamp diode in connection with bipolar transistors, namely to increase their switching speed.
  • a semiconductor diode according to the invention is that it is designed as a planar component and is therefore suitable for integration even with compound semiconductors, e.g. Gallium arsenide semiconductors.
  • 4 to 6 illustrate process steps for the production of a semiconductor diode according to the invention e.g. 1 and 2.
  • Fig. 4 shows in cross section a part of a semiconductor substrate 2 made of a semi-insulating material, e.g. consists of binary, ternary or quaternary compound semiconductors, in particular of gallium arsenide, indium phosphide or gallium aluminum arsenide.
  • the semiconductor substrate 2 can be of intrinsic conductivity.
  • the substrate 2 is provided with a first photoresist mask 9.
  • the first photoresist mask 9 has openings at precisely the points at which the doped regions 3 and 4 are attached.
  • the doped regions 3 and 4 are introduced into the substrate 2 at the locations of the openings of the first photoresist mask 9 by means of diffusion or implantation.
  • n-doped regions 3, 4 are introduced into the substrate. If the doped regions 3, 4 are to have the same type of doping, but have different doping concentrations, an additional photolithographic process must be carried out before the method step shown in FIG. 4, which initially covers the doped region 3 or 4 with the lower doping concentration and only that region first releases that should have the higher doping concentration, or vice versa. If the doping is done by implantation, a healing step must be added after the implantation steps, e.g. at 840 ° C and e.g. For 20 minutes.
  • FIG. 5 shows part of the semiconductor chip according to FIG. 4, from which the first photoresist mask 9 is removed and to which a second photoresist mask 10, which contains openings for the ohmic contacts 6 and 7 to be attached, is applied.
  • the ohmic contacts 6 and 7 are deposited into the opening of the second photoresist mask 10, which e.g. can be done by vapor deposition.
  • FIG. 6 shows part of a semiconductor chip according to FIGS. 4 and 5, from which the second photoresist mask 10 is removed, for example by means of lifting technology, and on which ohmic contacts 6 and 7 are attached.
  • the ohmic contacts 6 and 7 are in particular contacts based on germanium-gold and can in particular consist of a layer sequence of germanium, gold chromium, gold or a layer sequence of germanium, gold, nickel, gold.
  • the intrinsic region 5 is located between the doped regions 3 and 4.
  • the region 5 of intrinsic conductivity is either given from the outset when the semiconductor substrate 2 is of intrinsic conductivity, or it is made of a non-intrinsic conductivity by a suitable doping in the case of a semiconductor substrate 2 designed as area 5 of intrinsic conductivity.
  • the semiconductor substrate consists of semi-insulating material and, in the undoped state at room temperature, has a resistance of 10 4 ohm-cm.
  • a continuous, in particular n- or n + -doped epitaxially applied layer can also be deposited on a semiconductor substrate 2 of intrinsic conductivity.
  • a photoresist mask that corresponds to a negative of the photoresist mask 9 shown in FIG. 4
  • the n- or n + -doped layer is etched off to the substrate surface 2 by means of etching. This in turn creates a region 5 of intrinsic conductivity between the doped regions 3 and 4.
  • the method shown in FIGS. 5 and 6 can be used to attach the ohmic contacts 6 and 7.

Description

  • Die Erfindung betrifft einen planaren elektronischen Halbleiter-Bauelement-Körper mit einem semi-isolierenden Substrat aus Verbindungs- Halbleitermaterial und mit einer Halbleiter-Schutzdiode zum Schutz für mindestens ein auf dem Substrat integriertes Halbleiter-Bauelement gegen statische Entladung.
  • Eine Halbleiterdiode ist aus der europäischen Patentschrift 0 003 130 als Bulk-Diode bekannt, die eine NPN- oder PNP-Dreischichstruktur aus drei aneinandergrenzenden Halbleiterschichten mit ohmschen Kontakten aufweist und bei der zur Verringerung der Energiebarriere die in der Dreischichtstruktur mittlere Schicht in ihrer Dicke so dünn gewählt ist, daß bereits ohne äußere an die Elektroden angelegte elektrische Spannung bei der gegebenen Dotierung dieser Schicht der gesamte Bereich dieser Schicht von freien Ladungsträgern verarmt ist. Derartige Dioden, die als Bulk-Dioden ausgebildet sind, eignen sich nur schwer oder nicht zum Einsatz als Schutzdioden bei Galliumarsenid-Bauelementen, zumal dafür hohe p-Dotierungen in Galliumarsenid einzuhringen wären, was bekanntlich schwierig bzw. unmöglich ist. Andererseits sind Galliumarsenid-Bauelemente, die auf semi-isolierenden Substraten gefertigt sind, sehr empfindlich gegen statische Entladung. Bisher werden deshalb auf semi-isolierenden Substraten aus Verbindungshalbleitern keine Schutzdioden eingebaut. Wegen der Empfindlichkeit von Galliumarsenid-Bauelementen gegen statische Entladungen und wegen der Tatsache, daß derartige Bauelemente überwiegend als planare Bauelemente auf einem semi-isolierenden Substrat ausgebildet sind, wäre ein Konzept für die Herstellung von planaren Schutzdioden für Galliumarsenid-Bauelemente auf semi-isolierenden Substraten von besonderer Wichtigkeit.
  • Aus "Microelectronics and Reliability", Band 22 (1982), Nr. 2, Seiten 187-193, ist ein planarer elektronischer Halbleiter-Bauelement-Körper bekannt mit einem Substrat, mit einer auf dem Substrat des Halbleiter-Bauelements integrierten Schutzdiode zum Schutz für mindestens ein anderes auf dem Substrat integriertes Halbleiter-Bauelement gegen statische Entladung. Dabei besteht die Halbleiter-Schutzdiode aus drei aneinander grenzenden Bereichen, bei denen zwei dotierte Bereiche derselben Dotierungsart durch einen dritten Bereich getrennt sind und bei denen die zwei dotierten Bereiche derselben Dotierungsart ohmsche Kontakte aufweisen. Ferner weist der dritte Bereich derartige geometrische Abmessungen auf, daß die Halbleiter-Schutzdiode eine vorgegebenen Schwellwertspannung aufweist, und die ohmschen Kontakte auf den zwei dotierten Bereichen derselben Dotierungsart einen Abstand zum dritten Bereich hin aufweisen.
  • Aus "IEEE Journal of Solid-State Circuits", Band SC-17, Nr. 4, August 1982, Seiten 648-652, ist ein in ein GaAs-Substrat integrierter MESFET bekannt, der durch eine Schutzdiode gegen statische Entladungen geschützt wird. Dabei ist die Schutzdiode auf einem gesonderten, aus Silizium bestehenden Substrat angeordnet.
  • Ausgehend von dem aus der angegebenen Veröffentlichung "Microelectronics and Reliability" hervorgehenden Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine einen Schwellwert aufweisende Schutzdiode so zu gestalten, daß sie in ein semi-isolierendes Substrat aus Verbindungshalbleitermaterial integrierbar ist.
  • Diese Aufgabe wird durch einen planaren elektronischen Halbleiter-Bauelement-Körper mit einer auf dem Substrat des Halbleiter-Bauelement-Körpers integrierten Halbleiter-Schutzdiode nach dem Patenanspruch 1 gelöst.
  • Eine solche Diode weist in vorteilhafter Weise die Möglichkeit auf, Schutzdioden für Galliumarsenid-Bauelemente auf semi-isolierenden Substraten herzustellen, und das mit einem relativ geringen Kostenaufwand und mit üblichen technisch erprobten Verfahren zu verwirklichen.
  • Es ist auch vorteilhaft, daß das semi-isolierende Halbleitersubstrat aus einem binären, ternären oder quaternären Verbindungshalbleiter, insbesondere aus Galliumarsenid, Indiumphosphid oder Galliumaluminiumarsenid besteht.
  • Erfindungsgemäße Dioden sind auf derartigen Substraten technisch leicht und wenig kostenaufwendig herstellbar. Entsprechende bisher bekannte Dioden, z.B. NPN-Dioden lassen sich insbesondere auf Substraten aus Verbindungshalbleitern praktisch nicht erzeugen, da hierfür erforderliche hohe P-Konzentrationen von ca. 1020 Dotierstoffatomen pro ccm nicht mit dem gewünschten Erfolg herstellbar sind. Bei sehr hohen Dotierungen von Verbindungshalbleitern kann zum einen die Kristallstruktur so stark geschädigt werden, daß entweder der zu erreichende Effekt ausbleibt oder, infolge des amphoteren Charakters von Dotierstoffen in Verbindungshalbleitern der erzielte Effekt eine gegenteilige Wirkung ausübt.
  • Es ist auch erfinderisch, daß die zwei dotierten Bereiche derselben Dotierungsart eine n-Dotierung besitzen. N-Dotierungen sind in den üblichen Verbindungshalbleitern leichter herstellbar als p-Dotierungen.
  • In gewissen Fällen kann es auch vorteilhaft sein, daß die zwei dotierten Bereiche derselben Dotierungsart eine p-Dotierung besitzen.
  • In vielen Anwendungsfällen ist es vorteilhaft, daß die zwei dotierten Bereiche derselben Dotierungsart die gleiche Dotierungskonzentration aufweisen.
  • In bestimmten Anwendungsfällen ist es jedoch vorteilhaft, daß die zwei dotierten Bereiche derselben Dotierungsart unterschiedliche Dotierungskonzentrationen aufweisen.
  • In bestimmten Anwendungsfällen ist es vorteilhaft, daß mindestens einer der zwei dotierten Bereiche aus einem anderen Halbleitermaterial besteht als der Bereich von intrinsischer Leitfähigkeit.
  • Es gibt auch Anwendungsfälle, in denen es vorteilhaft ist, daß mindestens einer der drei Bereiche aus einem anderen Halbleitermaterial besteht als das Halbleitersubstrat.
  • Für die Herstellung erfindungsgemäßer Halbleiterdioden ist es vorteilhaft, daß ein semi-isolierendes Halbleitersubstrat aus einem Verbindungshalbleitermaterial mindestens mit zwei getrennten dotierten Bereichen derselben Dotierungsart versehen wird, daß ein Zwischenbereich zwischen den beiden dotierten Bereichen, falls er nicht von intrinsischer Leitfähigkeit ist, als Bereich von intrinsischer Leitfähigkeit ausgebildet wird, daß auf den dotierten Bereichen ohmsche Kontakte abgeschieden werden, daß die Kontakte einlegiert werden, und daß eine ganzflächige Passivierung erfolgt.
  • Bei gewissen Anwendungsfällen ist es vorteilhaft, daß die dotierten Bereiche mittels Implantation und nachfolgendem Ausheilen eingebracht werden.
  • In anderen Anwendungsfällen ist es hingegen vorteilhaft, daß die dotierten Bereiche mittels einer ganzflächig epitaktisch aufgebrachten dotierten Halbleiterschicht auf ein Halbleitersubstrat von intrinsischer Leitfähigkeit aufgebracht Halbleiterschicht mittels fotolithographischer Verfahren so strukturiert wird, daß an den Stellen, an denen dotierte Bereiche vorgesehen sind, die dotierte epitaktisch abgeschiedene Halbleiterschicht erhalten bleibt, während an den Stellen an denen Bereiche von intrinsischer Leitfähigkeit vorgesehen sind, die epitaktisch abgeschiedene dotierte Halbleiterschicht bis auf das Substrat von intrinsischer Leitfähigkeit völlig abgetragen wird.
  • Es ist auch erfinderisch, daß die dotierten Bereiche mittels Epitaxie oder Implantation auf ein Halbleitersubstrat von intrinsischer Leitfähigkeit aufgebracht werden und daß der Bereich von intrinsischer Leitfähigkeit durch eine Isolations-Implantation, z.B. von Sauerstoff- oder Wasserstoff-lonen, erzeugt wird.
  • Nachfolgend wird die Erfindung anhand der Zeichnung und an Ausführungsbeispielen näher erläutert. Es zeigen:
    • Fig. 1 und 2 ein Ausführungsbeispiel der erfindungsgemäßen Halbleiterdiode im Querschnitt und in Draufsicht,
    • Fig. 3 eine Stromspannungskennlinie einer Halbleiterdiode nach Fig. 1 und 2,
    • Fig. 4 bis 6 Verfahrensschritte eines erfindungsgemäßen Verfahrens zur Herstellung einer Halbleiterdiode nach Fig. 1 und 2.
  • Fig. 1 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Halbleiterdiode 1. Auf einem Halbleitersubstrat 2, das semi-isolierend ist und aus binären, ternären oder quaternären Verbindungshalbleitern, insbesondere aus Galliumarsenid, Indiumphosphid oder Galliumaluminiumarsenid besteht, befinden sich zwei dotierte Bereiche 3, 4, die die gleiche Dotierungsart, insbesondere eine n-Dotierung, aufweisen. Zwischen den beiden dotierten Bereichen 3 und 4 befindet sich ein Bereich 5 von intrinsischer Leitfähigkeit. Der Bereich 5 von intrinsischer Leitfähigkeit ist entweder als Zwischenbereich zwischen den dotierten Bereichen 3 und 4 von vornherein von intrinsischer Leitfähigkeit, falls das Halbleitersubstrat 2 von intrinsischer Leitfähigkeit ist. Ist das Halbleitersubstrat 2 nicht von intrinsischer Leitfähigkeit , so wird der Bereich 5 als Bereich von intrinsischer Leitfähigkeit ausgebildet. Auf den dotierten Bereichen 3 und 4 sind ohmsche Kontakte 6 und 7 angebracht, insbesondere auf Germanium-Gold-Basis. Zum Beispiel kann auf den dotierten Bereichen 3 und 4 der Reihe nach eine Schichtenfolge von Germanium, Gold, Chrom, Gold oder auch eine Schichtenfolge aus Germanium, Gold, Nikkel, Gold angebracht sein.
  • Fig. 2 zeigt eine Draufsicht auf eine Halbleiterdiode 1 nach Fig. 1. Gleiche Gegenstände sind mit gleichen Bezugszeichen versehen und werden nicht nochmals beschrieben. Außerdem bezeichnet d die Länge der Diode, d.h. die Spaltbreite der Schicht 5 von intrinsischer Leitfähigkeit c den Abstand zwischen Schicht 5 und den auf den dotierten Bereichen 3, 4 angebrachten ohmschen Kontakten 6, 7, b ist die Weite der Diode, d.h. die Erstreckung der dotierten Bereiche 3, 4 parallel zur langen Kante des Bereichs 5 von intrinsischer Leitfähigkeit.
  • Bei einem speziellen Ausführungsbeispiel mit einem Substrat aus Galliumarsenid (GaAs) und n-dotierten Bereichen 3, 4 von gleicher Dotierungskonzentration, und zwar dotiert mit Silicium, von der Konzentration von ca. 3x 1017 cm-3 und mit ohmschen Kontakten der Zusammensetzung Germanium, Gold, Chrom, Gold, (Ge, Au, Cr, Au) wurde b=80 IJm, c=1,5 um und d=1,5 um gewählt.
  • Fig. 3 zeigt die Stromspannungskennlinie des in Fig. 2 angegebenen speziellen Ausführungsbeispiels einer Halbleiterdiode 1. Für die speziell gewählten Abmessungen b, c, d und die speziell gewählten Materialien ist, wie aus der Kennlinie 8 ersichtlich der Strom im Spannungsbereich zwischen ca. -2.5 V bis +2.5 V Null. Bei stärker negativen und auch positiven Spannungen wächst der Strom hingegen rasch an. Durch die spezielle geometrische Gestaltung von erfindungsgemäßen Halbleiterdioden, insbesondere durch die Länge d der Zone 5, mit der der Abstand zwischen den dotierten Bereichen 3 und 4 festgelegt ist, kann die Schwellwertspannung erfindungsgemäßer Halbleiterdioden variiert werden. Eine Bewegung von Ladungsträgern durch den Bereich 5 erfolgt nämlich bei um so geringeren angelegten äußeren Spannungen, je schmaler diese Zone ist.
  • Erfindungsgemäße Halbleiterdioden sind nicht an die spezielle Formgebung aus Fig. 1 und 2 gebunden; sie können vielmehr in jeder beliebigen geeigneten Geometrie hergestellt werden, z.B. als kreissymmetrisch geformte Dioden.
  • Erfindungsgemäße Dioden können als Schutzdioden bei z.B. Galliumarsenid-Bauelementen, insbesondere Galliumarsenid-Feldeffekttransistoren angewendet werden. In einem solchen Fall wäre die Halbleiterdiode 1 als Schutzdiode zwischen Gate und Source bzw. Masse zu schalten.
  • Die erfindungsgemäße Diode eignet sich jedoch auch für alle Anwendungen bei vorgegebenem, insbesondere niederem Schwellwert. Sie eignet sich insbesondere auch als Laufzeitdiode oder als Klammerdiode in Verbindung mit Bipolartransistoren, nämlich zur Erhöhung deren Schaltgeschwindigkeit.
  • Der Vorteil einer erfindungsgemäßen Halbleiterdiode besteht darin, daß sie als planares Bauelement ausgebildet ist und sich somit zur Integration auch bei Verbindungshalbleitern, z.B. Galliumarsenid-Halbleitern, eignet.
  • Die Fig. 4 bis 6 verdeutlichen Verfahrensschritte zur Herstellung einer erfindungsgemäßen Halbleiterdiode nach z.B. Fig. 1 und 2.
  • Fig. 4 zeigt im Querschnitt einen Teil eines Halbleitersubstrats 2 aus einem semi-isolierenden Material, das z.B. aus binären, ternären oder quaternären Verbindungshalbleitern, insbesondere aus Galliumarsenid, Indiumphosphid oder Galliumaluminiumarsenid, besteht. Das Halbleitersubstrat 2 kann von intrinsischer Leitfähigkeit sein. Um die dotierten Bereiche 3, 4 im Substrat anzubringen, wird das Substrat 2 mit einer ersten Fotolackmaske 9 versehen. Die erste Fotolackmaske 9 hat gerade an den Stellen Öffnungen, an denen die dotierten Bereiche 3 und 4 angebracht werden. Mittels Diffusion oder Implantation werden die dotierten Bereiche 3 und 4 in das Substrat 2 an den Stellen der Öffnungen der ersten Fotolackmaske 9 eingebracht. Insbesondere werden n-dotierte Bereiche 3, 4 in das Substrat eingebracht. Sollen die dotierten Bereiche 3, 4 zwar die gleiche Dotierungsart, jedoch unterschiedliche Dotierungskonzentrationen aufweisen, so ist ein zusätzlicher fotolithografischer Prozeß vor dem in Fig. 4 dargestellten Verfahrensschritt anzubringen, der denjenigen dotierten Bereich 3 oder 4 mit der geringeren Dotierungskonzentration zunächst abdeckt und nur denjenigen Bereich zunächst freigibt, der die höhere Dotierungskonzentration aufweisen soll, oder umgekehrt. Erfolgt die Dotierung mittels Implantation, so ist nach den Implantationsschritten ein Ausheilschritt anzubringen, z.B. bei 840°C und z.B. 20 Minuten lang.
  • Fig. 5 zeigt einen Teil des Halbleiterchips nach Fig. 4, von dem die erste Fotolackmaske 9 entfernt ist und auf den eine zweite Fotolackmaske 10, welche Öffnungen für die anzubringenden ohmschen Kontakte 6 bzw. 7 enthält, aufgebracht ist. In die Öffnung der zweiten Fotolackmaske 10 werden die ohmschen Kontakte 6 und 7 abgeschieden, was z.B. mittels Bedampfung erfolgen kann.
  • In Fig. 6 ist ein Teil eines Halbleiterchips nach den Fig. 4 und 5 dargestellt, von dem die zweite Fotolackmaske 10 z.B. mittels Abhebetechnik entfernt ist und auf dem ohmsche Kontakte 6 und 7 angebracht sind. Die ohmschen Kontakte 6 und 7 sind insbesondere Kontakte auf Germanium-Gold-Basis und können insbesondere aus einer Schichtenfolge Germanium, Gold Chrom, Gold oder aus einer Schichtenfolge von Germanium, Gold, Nickel, Gold bestehen. Der intrinsische Bereiche 5 befindet sich zwischen den dotierten Bereichen 3 und 4. Der Bereich 5 von intrinsischer Leitfähigkeit ist entweder von vornherein gegeben, wenn das Halbleitersubstrat 2 von intrinsischer Leitfähigkeit ist, oder er wird bei einem Halbleitersubstrat 2 von nicht-intrinsischer Leitfähigkeit durch geeignete Dotierung als Bereich 5 von intrinsischer Leitfähigkeit ausgebildet. Das Halbleitersubstrat besteht aus semi-isolierendem Material und weist in undotiertem Zustand bei Raumtemperatur einen Widerstand 104 Ohm - cm auf.
  • Anstelle des in den Fig. 4 bis 6 beschriebenen Verfahrens kann auch auf einem Halbleitersubstrat 2 von intrinsischer Leitfähigkeit eine durchgehende, insbesondere n- oder n+-dotierte epitaktisch aufgebrachte Schicht abgeschienden werden. Mit einer Fotolackmaske, die einem Negativ der in Fig. 4 dargestellten Fotolackmaske 9 entspricht, wird mittels Ätzung die n- bzw. n+- dotierte Schicht bis zur Substratoberfläche 2 abgeätzt. Dadurch entsteht wiederum ein Bereich 5 von intrinsischer Leitfähigkeit zwischen den dotierten Bereichen 3 und 4. Zur Anbringung der ohmschen Kontakte 6 und 7 kann das in den Fig. 5 und 6 dargestellte Verfahren verwendet werden.

Claims (12)

1. Planarer elektronischer Halbleiter-Bauelement-Körper mit einem semi-isolierenden Substrat (2) aus Verbindungs-Halbleitermaterial, mit einer auf dem Substrat (2) des Halbleiter-Bauelement-Körpers integrierten Halbleiter-Schutzdiode (1) zum Schutz für mindestens ein anderes auf dem Substrat (2) integriertes Halbleiter-Bauelement gegen statische Entladung, wobei die Halbleiter-Schutzdiode (1) aus drei aneinander grenzenden Bereichen (3, 4, 5) besteht, bei denen zwei dotierte Bereiche (3, 5) derselben Dotierungsart durch einen dritten Bereiche (5) getrennt sind und bei denen die zweit dotierten Bereiche (3, 4) derselben Dotierungsart ohmsche Kontakte (6, 7) aufweisen, wobei der dritte Bereich (5) von intrinsischer Leitfähigkeit ist und derartige geometrische Abmessungen aufweist, daß die Halbleiter-Schutzdiode (1) eine vorgegebene Schwellwertspannung aufweist, und wobei die ohmschen Kontakte (6,7) auf den zwei dotierten Bereichen (3, 4) derselben Dotierungsart einen Abstand (c) zum dritten Bereich (5) hin aufweisen.
2. Planarer elektronischer Halbleiter-Bauelement-Körper nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat (2) aus Galliumarsenid, Indiumphosphid oder Galliumaluminiumarsenid besteht.
3. Planarer elektronischer Halbleiter-Bauelement-Körper nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zwei dotierten Bereiche (3, 4) derselben Dotierungsart eine n-Dotierung besitzen.
4. Planarer elektronischer Halbleiter-Bauelement-Körper nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zwei dotierten Bereiche (3, 4) derselben Dotierungsart eine p-Dotierung besitzen.
5. Planarer elektronischer Halbleiter-Bauelement-Körper nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die zwei dotierten Bereiche (3, 4) derselben Dotierungsart die gleiche Dotierungskonzentration aufweisen.
6. Planarer elektronischer Halbleiter-Bauelement-Körper nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die zwei dotierten Bereiche (3, 4) derselben Dotierungsart unterschiedliche Dotierungskonzentrationen aufweisen.
7. Planarer elektronischer Halbleiter-Bauelement-Körper nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß mindestens einer der drei Bereiche (3, 4, 5) aus einem anderen Halbleitermaterial besteht als das Halbleitersubstrat (2).
8. Verfahren zur Herstellung eines planaren elektronischen Halbleiter-Bauelement-Körpers nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß ein semi-isolierendes Halbleitersubstrat (2) aus einem Verbindungshalbleitermaterial mindestens mit zwei getrennten dotierten Bereichen (3,4) derselben Dotierungsart versehen wird, daß ein Zwischenbereich zwischen den beiden dotierten Bereichen (3, 4), falls er nicht von intrinsischer Leitfähigkeit ist, als Bereich (5) von intrinsischer Leitfähigkeit ausgebildet wird, daß auf den dotierten Bereichen (3, 4) ohmsche Kontakte (6, 7) abgeschieden werden daß die ohmschen Kontakte (6, 7) einlegiert werden, und daß eine ganzflächige Passivierung erfolgt.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die dotierten Bereiche (3, 4) mittels Implantation und nachfolgendem Ausheilen eingebracht werden.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die dotierten Bereiche (3, 4) mittels einer ganzflächig epitaktisch aufgebrachten dotierten Halbleiterschicht auf ein Halbleitersubstrat (2) von intrinsischer Leitfähigkeit aufgebracht werden und daß danach die epitaktisch aufgebrachte Halbleiterschicht mittels fotolithografischer Verfahren so strukturiert wird, daß an denjenigen Stellen, an denen dotierte Bereiche (3, 4) vorgesehen sind, die dotierte, epitaktisch abgeschiedene Halbleiterschicht erhalten bleibt, während an denjenigen Stellen, an denen Bereiche von intrinsischer Leitfähigkeit vorgesehen sind, die epitaktisch abgeschiedene dotierte Halbleiterschicht bis auf das Substrat völlig abgetragen wird.
11. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die dotierten Bereiche (3, 4) zunächst mittels ganzflächiger Epitaxie oder Implantation auf ein Halbleitersubstrat (2) von intrinsischer Leitfähigkeit aufgebracht werden, und daß der Bereich (5) von intrinsischer Leitfähigkeit durch eine Isolations-Implantation auf den ganzflächig implantierten oder epitaktisch abgeschiedenen Bereichen erzeugt wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Isolations-Implantation durch eine Implantation von Sauerstoff- oder Wasserstoff-Ionen erzeugt wird.
EP84110893A 1983-09-21 1984-09-12 Halbleiterdiode Expired - Lifetime EP0140095B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19833334167 DE3334167A1 (de) 1983-09-21 1983-09-21 Halbleiterdiode
DE3334167 1983-09-21

Publications (2)

Publication Number Publication Date
EP0140095A1 EP0140095A1 (de) 1985-05-08
EP0140095B1 true EP0140095B1 (de) 1990-12-19

Family

ID=6209708

Family Applications (1)

Application Number Title Priority Date Filing Date
EP84110893A Expired - Lifetime EP0140095B1 (de) 1983-09-21 1984-09-12 Halbleiterdiode

Country Status (4)

Country Link
US (1) US5047355A (de)
EP (1) EP0140095B1 (de)
JP (1) JPH0680688B2 (de)
DE (2) DE3334167A1 (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292965A (ja) * 1985-06-21 1986-12-23 Hitachi Ltd 半導体集積回路装置
JP2773474B2 (ja) * 1991-08-06 1998-07-09 日本電気株式会社 半導体装置
US6320200B1 (en) 1992-06-01 2001-11-20 Yale University Sub-nanoscale electronic devices and processes
US5475341A (en) * 1992-06-01 1995-12-12 Yale University Sub-nanoscale electronic systems and devices
US5750176A (en) * 1994-03-09 1998-05-12 Abbott Laboratories Transgenic non-human mammal milk comprising 2'-fucosyl-lactose
US6204431B1 (en) 1994-03-09 2001-03-20 Abbott Laboratories Transgenic non-human mammals expressing heterologous glycosyltransferase DNA sequences produce oligosaccharides and glycoproteins in their milk
WO1997045877A1 (fr) * 1996-05-31 1997-12-04 Hitachi, Ltd. Dispositif semi-conducteur et sa fabrication
US6420757B1 (en) 1999-09-14 2002-07-16 Vram Technologies, Llc Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability
US6433370B1 (en) 2000-02-10 2002-08-13 Vram Technologies, Llc Method and apparatus for cylindrical semiconductor diodes
US6580150B1 (en) 2000-11-13 2003-06-17 Vram Technologies, Llc Vertical junction field effect semiconductor diodes
US6537921B2 (en) 2001-05-23 2003-03-25 Vram Technologies, Llc Vertical metal oxide silicon field effect semiconductor diodes
US20050121730A1 (en) * 2002-09-09 2005-06-09 Tetsuro Asano Protective device
JP4535668B2 (ja) * 2002-09-09 2010-09-01 三洋電機株式会社 半導体装置
JP2004260139A (ja) 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体装置
US6958275B2 (en) * 2003-03-11 2005-10-25 Integrated Discrete Devices, Llc MOSFET power transistors and methods
JP4939750B2 (ja) 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
JP4939749B2 (ja) 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
DE102007058003B4 (de) * 2007-12-03 2019-12-05 Infineon Technologies Ag Halbleiterbauelement, Sensorelement, Verwendung eines Halbleiterbauelements sowie Verfahren zur Abwehr von Lichtangriffen
US9219056B2 (en) 2012-03-27 2015-12-22 International Business Machines Corporation Passive devices for FinFET integrated circuit technologies
US9136341B2 (en) 2012-04-18 2015-09-15 Rf Micro Devices, Inc. High voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9129802B2 (en) 2012-08-27 2015-09-08 Rf Micro Devices, Inc. Lateral semiconductor device with vertical breakdown region
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US20230265204A1 (en) 2020-04-24 2023-08-24 Hoffmann-La Roche Inc. Enzyme and pathway modulation with sulfhydryl compounds and their derivatives

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE517808A (de) * 1952-03-14
US3184350A (en) * 1962-04-02 1965-05-18 Ibm Fluorocarbon compound used in masking of epitaxial growth of semiconductors by vapordeposition
US3270231A (en) * 1964-07-29 1966-08-30 Gen Motors Corp Dynamoelectric machine means
US3442011A (en) * 1965-06-30 1969-05-06 Texas Instruments Inc Method for isolating individual devices in an integrated circuit monolithic bar
US3469155A (en) * 1966-09-23 1969-09-23 Westinghouse Electric Corp Punch-through means integrated with mos type devices for protection against insulation layer breakdown
US3445686A (en) * 1967-01-13 1969-05-20 Ibm Solid state transformer
US3652324A (en) * 1968-08-15 1972-03-28 Westinghouse Electric Corp A METHOD OF VAPOR DEPOSITING A LAYER OF Si{11 N{11 {0 ON A SILICON BASE
US3532562A (en) * 1968-10-28 1970-10-06 Us Navy Ohmic low resistance contact to gallium arsenide
GB1276791A (en) * 1969-01-22 1972-06-07 Tokyo Shibaura Electric Co Semiconductor device
US3749614A (en) * 1970-09-14 1973-07-31 Rca Corp Fabrication of semiconductor devices
US3769694A (en) * 1970-12-28 1973-11-06 Gen Electric Ohmic contact for group iii-v p-type semiconductors
FR2337424A1 (fr) * 1975-12-31 1977-07-29 Thomson Csf Procede de fabrication d'un bloc semi-conducteur comportant une ou plusieurs paires de diodes " tete-beche ", et son application a des dispositifs hyperfrequence
US4173763A (en) * 1977-06-09 1979-11-06 International Business Machines Corporation Heterojunction tunneling base transistor
JPS5910587B2 (ja) * 1977-08-10 1984-03-09 株式会社日立製作所 半導体装置の保護装置
US4252580A (en) * 1977-10-27 1981-02-24 Messick Louis J Method of producing a microwave InP/SiO2 insulated gate field effect transistor
US4277883A (en) * 1977-12-27 1981-07-14 Raytheon Company Integrated circuit manufacturing method
DE2800820A1 (de) * 1978-01-10 1979-09-27 Hermann Dr Ing Mader Halbleiter-diode
US4263057A (en) * 1978-04-19 1981-04-21 Rca Corporation Method of manufacturing short channel MOS devices
US4546366A (en) * 1978-04-24 1985-10-08 Buchanan Bobby L Polysilicon/silicon junction field effect transistors and integrated circuits (POSFET)
US4198644A (en) * 1978-06-09 1980-04-15 The United States Of America As Represented By The Secretary Of The Army Tunnel diode
US4268844A (en) * 1979-12-31 1981-05-19 The United States Of America As Represented By The Secretary Of The Navy Insulated gate field-effect transistors
US4286275A (en) * 1980-02-04 1981-08-25 International Business Machines Corporation Semiconductor device
US4339285A (en) * 1980-07-28 1982-07-13 Rca Corporation Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation
JPS57102076A (en) * 1980-12-17 1982-06-24 Seiko Epson Corp Switching element
US4371884A (en) * 1981-01-23 1983-02-01 The United States Of America As Represented By The Secretary Of The Army InAs-GaSb Tunnel diode
JPS57128983A (en) * 1981-02-02 1982-08-10 Nec Corp Pin diode
US4396931A (en) * 1981-06-12 1983-08-02 International Business Machines Corporation Tunnel emitter upper valley transistor
US4527213A (en) * 1981-11-27 1985-07-02 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit device with circuits for protecting an input section against an external surge
US4468851A (en) * 1981-12-14 1984-09-04 The United States Of America As Represented By The Secretary Of The Navy Process for making a heterojunction source-drain insulated gate field-effect transistors utilizing diffusion to form the lattice
US4494016A (en) * 1982-07-26 1985-01-15 Sperry Corporation High performance MESFET transistor for VLSI implementation
US4556896A (en) * 1982-08-30 1985-12-03 International Rectifier Corporation Lead frame structure
US4583105A (en) * 1982-12-30 1986-04-15 International Business Machines Corporation Double heterojunction FET with ohmic semiconductor gate and controllable low threshold voltage
US4504840A (en) * 1983-03-28 1985-03-12 International Business Machines Corporation Thermal printing with ink replenishment
JPS60189268A (ja) * 1984-03-08 1985-09-26 Fujitsu Ltd 半導体装置
US4581621A (en) * 1984-07-02 1986-04-08 Texas Instruments Incorporated Quantum device output switch

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
E.Spenke:"pn-Uebergänge", Springer-Verlag, Berlin 1979, S.51-52 u. 58-61. *
IEEE Journal of Solid-State Circuits, Vol.SC-17, No.4, August 1982, S.648-652. *
W.von Münch:"Technologie der Galliumarsenid-Bauelemente", Springer-Verlag, Berlin 1969, S.9-10. *

Also Published As

Publication number Publication date
EP0140095A1 (de) 1985-05-08
US5047355A (en) 1991-09-10
DE3334167A1 (de) 1985-04-04
JPH0680688B2 (ja) 1994-10-12
JPS6086874A (ja) 1985-05-16
DE3483769D1 (de) 1991-01-31

Similar Documents

Publication Publication Date Title
EP0140095B1 (de) Halbleiterdiode
DE69835204T2 (de) ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE2214935A1 (de) Integrierte Halbleiterschaltung
DE3428067C2 (de) Halbleiter-Überspannungsunterdrücker mit genau vorherbestimmbarer Einsatzspannung und Verfahren zur Herstellung desselben
DE4025269A1 (de) Elektronisches bauelement und verfahren zu dessen herstellung
DE2913068A1 (de) Heterostruktur-halbleiterkoerper und verwendung hierfuer
DE4320780A1 (de) Halbleiteranordnung und Verfahren zur Herstellung
DE2607203A1 (de) Kantenloser transistor
DE2621791A1 (de) Integrierter transistor mit saettigungsverhindernder schottky- diode
DE2616576C3 (de) Schottky-Diode und Verfahren zu ihrer Herstellung
EP0307850B1 (de) Si/SiGe-Halbleiterkörper
DE1951243A1 (de) MOS-Kapazitaetsdiode
DE1514855B2 (de) Halbleitervorrichtung
EP1139432A2 (de) Schottky-Diode
DE2823629C2 (de) Planar-Halbleitervorrichtung
EP0619921A1 (de) Elektronisches bauelement und verfahren zu dessen herstellung
DE2454561A1 (de) Halbleitervorrichtung
DE3142591A1 (de) Ueberspannungsschutzschaltung
DE2543654C3 (de) Verfahren zur Herstellung dünner leitender Schichten zur Realisierung von im Normalzustand ausgeschalteten Feldeffekttransistoren
DE2854995C2 (de) Integrierte Darlington-Schaltungsanordnung
DE3632642A1 (de) Halbleiter-leistungs-bauelement
DE4142595C2 (de) Elektronisches Bauelement und Verfahren zum Herstellen
EP1191594B1 (de) Diodenvorrichtung aus zwei monolithisch miteinander integrierten Dioden
EP1245051A1 (de) Verpolungssicherer dmos-transistor

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): DE FR GB IT

17P Request for examination filed

Effective date: 19850528

17Q First examination report despatched

Effective date: 19860401

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IT

REF Corresponds to:

Ref document number: 3483769

Country of ref document: DE

Date of ref document: 19910131

ET Fr: translation filed
ITF It: translation for a ep patent filed

Owner name: STUDIO JAUMANN

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)
ITTA It: last paid annual fee
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20030827

Year of fee payment: 20

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20030904

Year of fee payment: 20

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20031117

Year of fee payment: 20

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF EXPIRATION OF PROTECTION

Effective date: 20040911

REG Reference to a national code

Ref country code: GB

Ref legal event code: PE20

APAH Appeal reference modified

Free format text: ORIGINAL CODE: EPIDOSCREFNO