DE69926241T2 - Leiterplatten-verbindungsvorrichtung und herstellungsverfahren - Google Patents

Leiterplatten-verbindungsvorrichtung und herstellungsverfahren Download PDF

Info

Publication number
DE69926241T2
DE69926241T2 DE69926241T DE69926241T DE69926241T2 DE 69926241 T2 DE69926241 T2 DE 69926241T2 DE 69926241 T DE69926241 T DE 69926241T DE 69926241 T DE69926241 T DE 69926241T DE 69926241 T2 DE69926241 T2 DE 69926241T2
Authority
DE
Germany
Prior art keywords
substrate
contact elements
stop structure
plate
resilient contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69926241T
Other languages
English (en)
Other versions
DE69926241D1 (de
Inventor
N. Benjamin ELDRIDGE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FormFactor Inc
Original Assignee
FormFactor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FormFactor Inc filed Critical FormFactor Inc
Application granted granted Critical
Publication of DE69926241D1 publication Critical patent/DE69926241D1/de
Publication of DE69926241T2 publication Critical patent/DE69926241T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70Coupling devices
    • H01R12/71Coupling devices for rigid printing circuits or like structures
    • H01R12/72Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/73Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50Fixed connections
    • H01R12/51Fixed connections for rigid printed circuits or like structures
    • H01R12/55Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/57Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70Coupling devices
    • H01R12/71Coupling devices for rigid printing circuits or like structures
    • H01R12/712Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/714Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02Contact members
    • H01R13/22Contacts for co-operating by abutting
    • H01R13/24Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05005Structure
    • H01L2224/05008Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05024Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05026Disposition the internal layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05569Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70Coupling devices
    • H01R12/82Coupling devices connected with low or zero insertion force
    • H01R12/85Coupling devices connected with low or zero insertion force contact pressure producing means, contacts activated after insertion of printed circuits or like structures
    • H01R12/853Fluid activated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10568Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S439/00Electrical connectors
    • Y10S439/948Contact or connector with insertion depth limiter

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft Verbindungsanordnungen und Verfahren zur Herstellung und Verwendung von Verbindungen und insbesondere Verbindungsanordnungen zur Herstellung eines elektrischen Kontakts mit Kontaktelementen auf einem integrierten Halbleiterschaltkreis entweder auf eine temporäre oder dauerhafte Weise. Insbesondere betrifft die vorliegende Erfindung Verfahren und Anordnungen zur Herstellung von Verbindungen mit Halbleiterbauelementen, um Prüfungs- und/oder Voralterungsprozeduren an den Halbleiterbauelementen durchzuführen oder um dauerhafte Verbindungen mit den Halbleiterbauelementen herzustellen.
  • HINTERGRUND DER ERFINDUNG
  • Es gibt zahlreiche Verbindungsanordnungen und Verfahren zur Herstellung und Verwendung dieser Anordnungen im Stand der Technik. Es ist beispielsweise gewöhnlich erwünscht, die Vielzahl von Chips auf einem Halbleiterwafer zu prüfen, um festzustellen, welche Chips gut sind, bevor sie verkappt werden und vorzugsweise bevor sie vom Wafer vereinzelt werden. Dazu kann ein Wafertestgerät oder -prüfgerät vorteilhafterweise verwendet werden, um eine Vielzahl von diskreten Druckverbindungen mit einer gleichen Vielzahl von diskreten Kontaktelementen (z.B. Bondkontaktstellen) auf den Chips herzustellen. Auf diese Weise können die Halbleiterchips vor dem Vereinzeln der Chips vom Wafer geprüft werden. Das Prüfen ist dazu ausgelegt, festzustellen, ob die Chips nicht funktionsfähig ("schlecht") sind.
  • Eine herkömmliche Komponente eines Wafertestgeräts oder -prüfgeräts ist eine Prüfkarte, mit der eine Vielzahl von Sondenelementen verbunden sind. Die Spitzen der Sondenelemente oder Kontaktelemente bewirken die Druckverbindungen mit den jeweiligen Bondkontaktstellen der Halbleiterchips. 1 zeigt eine Verbindungsanordnung 500, die ein Beispiel einer Prüfkarte im Stand der Technik ist. Die Sondenstifte oder Kontaktelemente 524 stellen Verbindungen mit Bondkontaktstellen 526 auf dem Halbleiterwafer 508 her. Die Prüfkartenanordnung umfasst mehrere Komponenten, die zusammengefügt sind, einschlieißlich der Prüfkarte 502, der Zwischenschalteinrichtung 504 und des Raumtransformators 506. Die Prüfkarte 502 ist typischerweise eine Leiterplatte, die Leiterbahnen zu verschiedenen elektrischen Komponenten umfasst, die beim Durchführen der elektrischen Prüfungen des zu prüfenden Halbleiterchips verwendet werden. Die Kontaktelemente 510 auf der Prüfkarte 502 stellen mit den Bondkontaktstellen 526 über eine Reihe von Zwischenschichten einen Kontakt her, welche die Zwischenschalteinrichtung 504 und den Raumtransformator 506 umfassen, wie in 1 gezeigt. Die Zwischenschalteinrichtung 504 sieht eine elastische, federartige Positionierung in der vertikalen oder z-Richtung vor, um einen angemessenen Kontakt für alle Kontaktelemente an den Bondkontaktstellen ungeachtet der Länge der an den Zwischenschichten verwendeten Kontaktelemente bereitzustellen, wie z.B. der Kontaktelemente 524, die Federn ähneln. Der Raumtransformator 506 führt eine Abstandsverringerung durch und ist auch das Substrat, auf dem federnde Kontaktelemente angeordnet sind. Weitere Details hinsichtlich der in 1 gezeigten Prüfkartenanordnung 500 sind in der internationalen PCT-Veröffentlichung Nr. WO 96/38858 zu finden.
  • 2A zeigt detailierter eine Zwischenschaltanordnung 300 mit einem Substrat 302, auf dem federnde Kontaktelemente angebracht sind, einschließlich der Kontaktelemente 312, 314, 316 und 318. Die Kontaktelemente 312 und 316 sind von einer Seite der Zwischenschalteinrichtung 300 mit der anderen Seite durch eine Durchgangsverbindung 304A elektrisch gekoppelt und die Kontaktelemente 314 und 318 sind durch eine Durchgangsverbindung 306A elektrisch gekoppelt. Beispiele dieser federnden Kontaktelemente umfassen beliebige einer Anzahl von verschiedenen Elementen vom Federtyp, einschließlich derjenigen, die in der internationalen PCT-Veröffentlichung Nr. WO 96/38858 beschrieben sind. Wenn die Zwischenschalteinrichtung in einer Anordnung wie z.B. der Anordnung 500 von 1 verwendet wird, werden die federnden Kontaktelemente in einen zusammengedrückten Zustand gebogen, in dem ihre vertikalen Höhen verringert sind. Dieser gebogene Zustand führt zu einer Kraft, der die Kontaktelemente in ihre entsprechenden Verbindungspunkte wie z.B. die Bondkontaktstellen 526 treibt. Die 2B und 2C zeigen eine alternative Zwischenschaltstruktur des Standes der Technik. Die Zwischenschalteinrichtung 300A umfasst ein Substrat 302A. Zwei federnde Kontaktelemente 312A und 314A sind an einer Oberfläche des Substrats 302A angebracht. Die federnden Kontaktelemente des unteren Teils des Substrats 302A sind in dieser Figur nicht gezeigt. Die federnden Kontaktelemente auf der oberen Oberfläche des Substrats 302A sind durch eine Kanalstruktur 302B geschützt, die die federnden Kontaktelemente 312A und 314A umgibt. Dies ist aus der Draufsicht auf die Zwischenschalteinrichtung 300 zu sehen, die in 2C gezeigt ist. Der Kanal 302B schützt die federnden Kontaktelemente innerhalb des Kanals, ist jedoch nicht dazu ausgelegt, ein anderes Substrat zu kontaktieren, und der Kanal 302C schützt die federnden Kontaktelemente 314B, ist jedoch nicht dazu ausgelegt, ein anderes Substrat zu kontaktieren.
  • 3A zeigt ein weiteres Beispiel einer Zwischenschalteinrichtung des Standes der Technik. Das Substrat 334 ist über den Verbindungselementen 332 angeordnet, so dass sich die Verbindungselemente 332 durch die Löcher 336 erstrecken. Die Verbindungselemente 322 werden innerhalb des Substrats durch ein geeignetes Material 338 wie z.B. ein Elastomer, das die Löcher 336 füllt und das sich von der oberen und der unteren Oberfläche des Trägersubstrats erstreckt, locker gehalten. 3B stellt eine weitere Zwischenschaltstruktur des Standes der Technik dar, bei der das Verbindungselement innerhalb des Lochs 336 an den mittleren Teilen der Löcher 366 im Substrat 364 angebracht ist (z.B. durch Löten).
  • 4 stellt eine weitere Verbindungsanordnung des Standes der Technik dar. Diese Verbindungsanordnung wird manchmal als Cinchverbinder 400 bezeichnet. Wie in 4 gezeigt, sind zwei Kontaktelemente 406 und 407 auf einem Substrat 401 angeordnet, um einen Kontakt mit zwei anderen Kontaktelementen 408 und 409 herzustellen, die auf einem anderen Substrat 402 angeordnet sind. Die Zwischenschicht 403 umfasst Löcher 404 und 405. Das Loch 404 ist zwischen den Kontaktelementen 407 und 408 angeordnet und das Loch 405 ist zwischen den Kontaktelementen 407 und 409 angeordnet. Jedes Loch umfasst ein elastisches Material, das verwendet wird, um zwischen seinen jeweiligen Kontaktelementen einen Kontakt herzustellen, wie in 4 gezeigt. Wenn die Substrate 401 und 402 zusammengepresst werden, bewegen sich die Kontaktelemente oder Kontaktstellen 406 und 408 zueinander hin ebenso wie die Kontaktelemente 407 und 409. Die Bewegung wird gestoppt, wenn jedes Elements mit der Zwischenschicht 403 in mechanischen Kontakt kommt, und ein elektrischer Kontakt wird durch die jeweilige leitende Feder hergestellt, die zwischen den zwei Kontaktelementen angeordnet ist.
  • Wie aus der vorangehenden Erörterung zu sehen ist, ermöglicht die Verwendung von federnden Kontaktelementen, um Kontakte mit Bondkontaktstellen oder mit anderen Kontaktelementen herzustellen, eine Toleranz in der vertikalen oder z-Richtung, so dass die meisten, wenn nicht alle Kontaktelemente einen Kontakt herstellen können, selbst wenn ihre Längen geringfügig variieren. Diese Toleranz führt jedoch manchmal zur Zerstörung von federnden Kontaktelementen, wenn sie in der vertikalen Richtung zu sehr zusammengedrückt werden. Obwohl die in den 2B und 2C und in 3A gezeigten Anordnungen gewöhnlich federnde Kontaktelemente schützen, legen sie keine Position fest, in der alle Kontaktelemente einen Kontakt vertikal hergestellt haben sollten, und sind nicht dazu vorgesehen. Der Cinchverbinder von 4 schützt gewöhnlich die federnden Kontaktelemente durch Verhindern, dass die Substrate 401 und 402 zu nahe zusammenkommen. Diese Anordnung ist jedoch aufgrund der Anforderung, dass sie in einer separaten Schicht eine Vielzahl von Löchern aufweist, von denen jedes eine Feder enthält und abstützt, relativ kompliziert.
  • Aus FR-A-2680284 ist ferner eine Verbindungsanordnung mit einer Anschlagstruktur in Form von Blöcken bekannt.
  • Folglich ist es erwünscht, eine verbesserte Verbindungsanordnung bereitzustellen, die die Merkmale eines federnden Kontaktelements nutzen kann, ohne dass sie zu viel Toleranz in der z-Richtung hat, was zur Überbiegung oder Zerstörung der federnden Kontaktelemente führen könnte. Dies ist für die Verbindung über große Kontaktbereiche (wie in Halbleiterwafern) besonders wichtig, wo Toleranzprobleme eine kontrollierte Biegung von Verbindungselementen schwierig machen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung, wie in den unabhängigen Ansprüchen 1, 13 und 14 definiert, stellt eine Vielzahl von Verbindungsanordnungen und Verfahren zur Herstellung und Verwendung dieser Anordnungen bereit. In einem Beispiel der vorliegenden Erfindung umfasst eine Verbindungsanordnung ein Substrat und ein federndes Kontaktelement, das zumindest einen Teil aufweist, der in der Lage ist, sich in eine erste Position zu bewegen. Das federnde Kontaktelement ist auf dem Substrat angeordnet. Eine Anschlagstruktur, die auch auf dem Substrat angeordnet ist, legt die erste Position fest, in der sich das federnde Kontaktelement mit einem anderen Kontaktelement in mechanischem und elektrischem Kontakt befindet.
  • Verschiedene andere Anordnungen und Verfahren werden nachstehend in Verbindung mit den folgenden Figuren beschrieben.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Erfindung wird beispielhaft und ohne Begrenzung in den Figuren der zugehörigen Zeichnungen erläutert, in denen gleiche Bezugszeichen ähnliche Elemente angeben.
  • 1 zeigt ein Beispiel einer Prüfkartenanordnung im Stand der Technik.
  • 2A zeigt ein Beispiel einer Zwischenschalteinrichtung, die ein Element einer Prüfkartenanordnung des Standes der Technik ist.
  • 2B zeigt eine Querschnittsansicht eines weiteren Beispiels einer Zwischenschalteinrichtung, die in Prüfkartenanordnungen des Standes der Technik verwendet werden kann.
  • 2C zeigt eine Draufsicht auf die in 2B gezeigte Zwischenschalteinrichtung.
  • 3A zeigt eine Querschnittsansicht eines weiteren Beispiels einer Zwischenschalteinrichtung des Standes der Technik.
  • 3B zeigt eine Querschnittsansicht einer weiteren Zwischenschaltstruktur des Standes der Technik.
  • 4 zeigt ein Beispiel einer Verbindungsanordnung des Standes der Technik.
  • 5A zeigt eine perspektivische Ansicht, in der federnde Kontaktelemente auf einem Substrat zusammen mit Anschlagstrukturen auf dem Substrat angeordnet sind.
  • 5B zeigt eine perspektivische Ansicht eines Ausführungsbeispiels, bei dem federnde Kontaktelemente mit einer Auffächerung auf einem Substrat mit Anschlagstrukturen angeordnet sind.
  • 6A zeigt ein Beispiel eines Ausführungsbeispiels (bevor ein mechanischer und elektrischer Kontakt hergestellt wird).
  • 6B zeigt die Verbindungsanordnung von 6A, wenn ein mechanischer und elektrischer Kontakt hergestellt wurde.
  • 6C zeigt ein Beispiel eines weiteren Ausführungsbeispiels (bevor ein mechanischer und elektrischer Kontakt hergestellt wird).
  • 6D zeigt die Verbindungsanordnung von 6C, wenn ein elektrischer und mechanischer Kontakt hergestellt wurde.
  • 7 zeigt ein weiteres Beispiel einer Verbindungsanordnung.
  • 8A zeigt ein Beispiel eines weiteren Ausführungsbeispiels einer Verbindungsanordnung.
  • 8B zeigt ein weiteres Beispiel einer Anschlagstruktur.
  • 9A stellt eine Schicht für einen Chip (einen integrierten Schaltkreis) dar, wobei die Schicht verwendet werden kann, um Anschlagstrukturen gemäß der vorliegenden Erfindung herzustellen.
  • 9B stellt eine Querschnittsansicht durch die Linie 9b-9b der Schicht von 9A dar.
  • 9C zeigt die Verwendung der Schicht von 9A und 9B auf einem Substrat gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • 9D zeigt ein weiteres Beispiel einer Anschlagstruktur für einen integrierten Schaltkreis gemäß der vorliegenden Erfindung.
  • 9E stellt ein Beispiel einer Materialplatte zum Ausbilden von mehreren Anschlagstrukturen gleichzeitig dar, wobei jede Anschlagstruktur zur Anschlagstruktur von 9D ähnlich ist.
  • 9F ist eine perspektivische Ansicht von Anschlagstrukturen mit Öffnungen für Kontaktelemente, die von Bondkontaktstellen aufgefächert sind.
  • 10A, 10B und 10C stellen ein Verfahren zum lithographischen Ausbilden eines Kontaktelements und einer entsprechenden Anschlagstruktur gemäß einem Beispiel der vorliegenden Erfindung dar.
  • 10D stellt in einer Querschnittsansicht die Wechselwirkung zwischen einem lithographisch ausgebildeten Kontaktelement, einem weiteren Kontaktelement und einer Anschlagstruktur gemäß einem Beispiel der vorliegenden Erfindung dar.
  • 10E ist eine Draufsicht auf einen Chip mit einer Vielzahl von Anschlagstrukturen und zwei Reihen von federnden Kontaktelementen.
  • 10F bis 10M zeigen durch Querschnittsansichten ein Verfahren zum lithographischen Ausbilden eines federnden Kontaktelements und einer Anschlagstruktur auf einem Substrat wie z.B. einem integrierten Schaltkreis.
  • 11 zeigt ein Verfahren zur Verwendung der Verbindungsanordnungen der vorliegenden Erfindung in Verbindung mit einer Balgaufspannvorrichtung.
  • 12A zeigt ein Beispiel für die Verwendung einer Verbindungsanordnung der vorliegenden Erfindung in Verbindung mit einer Vakuumaufspannvorrichtung.
  • 12B zeigt ein Beispiel für die Verwendung einer Verbindungsanordnung gemäß der vorliegenden Erfindung in Verbindung mit einem Blasenaufspannsystem.
  • 13 zeigt ein Beispiel einer Anschlagstruktur mit einem Schaltkreiselement gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • 14 stellt zwei Anschlagstrukturen, von denen jede mindestens ein Schaltkreiselement umfasst, gemäß einem Beispiel der vorliegenden Erfindung dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Erfindung betrifft Verbindungsanordnungen und -verfahren und insbesondere Verbindungsanordnungen zum Herstellen einer mechanischen und elektrischen Verbindung mit Kontaktelementen auf einem integrierten Schaltkreis. Die folgende Beschreibung und die folgenden Zeichnungen erläutern die Erfindung und sollen nicht als Begrenzung der Erfindung aufgefasst werden. Zahlreiche spezielle Einzelheiten werden beschrieben, um für ein gründliches Verständnis der vorliegenden Erfindung zu sorgen. In bestimmten Fällen werden jedoch gut bekannte oder herkömmliche Einzelheiten nicht beschrieben, um die vorliegende Erfindung nicht im einzelnen unnötig unklar zu machen.
  • 5A zeigt eine perspektivische Ansicht von acht federnden Kontaktelementen 110, von denen jedes auf einem Substrat 102A angeordnet ist. Die in 5A gezeigte Verbindungsanordnung kann durch eine beliebige Anzahl von Verfahren ausgebildet werden; die federnden Kontaktelemente können beispielsweise mechanisch an Kontaktstellen 103 durch einen Drahtbondvorgang befestigt werden. Alternativ können die federnden Kontaktelemente lithographisch ausgebildet werden. Auf dem Substrat 102A sind auch eine Vielzahl von Anschlagstrukturen angeordnet. Die linke Reihe von Anschlagstrukturen 105 ragt um ein vorbestimmtes Ausmaß über die obere Oberfläche des Substrats 102A, welches typischerweise dasselbe Ausmaß ist, um das die rechte Reihe von Anschlagstrukturen 104 über diese obere Oberfläche ragt. Diese Anschlagstrukturen sind dazu ausgelegt, das maximale Ausmaß an Kompression oder Biegung, das bei den federnden Kontaktelementen auftreten kann, festzulegen/zu begrenzen. Jedes federnde Kontaktelement umfasst zumindest einen Teil von diesem, der in der Lage ist, sich in eine erste Position zu bewegen, wenn das federnde Kontaktelement in einer vertikalen Richtung zur oberen Oberfläche des Substrats 102A hin zusammengedrückt wird. Jede Anschlagstruktur ist vertikal derart bemessen, dass sie eine erste Position festlegt, in der die federnden Kontaktelemente mit anderen Kontaktelementen in mechanischem und elektrischem Kontakt stehen. Jede Anschlagstruktur ist in einem Ausführungsbeispiel so ausgelegt, dass ihre vertikale Höhe über dem Substrat geringer ist als die vertikale Höhe des kürzesten federnden Kontaktelements, das statistisch angemessen wahrscheinlich existiert (z.B. ist die Höhe des Anschlags geringer als 99,9% der Höhen von möglichen federnden Kontaktelementen).
  • 5B zeigt eine perspektivische Ansicht eines weiteren Ausführungsbeispiels, bei dem eine Reihe von Bondkontaktstellen 103 in einer Linie durch Auffächerungsleiterbahnen 103A mit mehreren federnden Kontaktelementen 110A gekoppelt sind. Die Auffächerungsleiterbahnen 103A ermöglichen eine räumliche Verteilung der federnden Kontaktelemente von der Reihe in einer Linie, ohne die Verwendung von federnden Kontaktelementen mit unterschiedlichen Längen zu erfordern (wie im Fall von 5A, wo die federnder Kontaktelemente 110 unterschiedliche Längen aufweisen, um einen Kontakt mit räumlich verteilten Elementen herzustellen). Jede der Bondkontaktstellen 103 ist elektrisch mit einer entsprechenden Auffächerungsleiterbahn 103A gekoppelt, die mit einer entsprechenden Kontaktstelle 103B elektrisch gekoppelt ist, und jedes federnde Kontaktelement 110A ist mit einer entsprechenden Kontaktstelle 103B elektrisch und mechanisch gekoppelt. Mehrere Anschlagstrukturen 105 sind auf der Oberfläche des integrierten Schaltkreises 102B angeordnet.
  • 6A zeigt ein Beispiel einer Verbindungsanordnung 601. Die Verbindungsanordnung 601 umfasst ein Substrat 602 und ein Substrat 603. Das Substrat 603 umfasst zwei Kontaktelemente 604 und 605, die am Substrat 603 angebracht sind und dadurch auf dem Substrat 603 angeordnet sind. Das Substrat 602 umfasst zwei Anschlagstrukturen 606 und 607, die in relativer Nähe zu den federnden Kontaktelementen 608 und 609 angeordnet sein können. Diese federnden Kontaktelemente können die Federverbindungselemente sein, die in der internationalen PCT-Veröffentlichung Nr.
  • WO 96/38858 beschrieben sind. Jedes federnde Kontaktelement umfasst eine Spitze oder weiteste Ausdehnung, die sich typischerweise über die Oberseite der jeweiligen Anschlagstruktur hinauserstreckt, wie in 6A gezeigt. Die Spitze 608A des federnden Kontaktelements 608 erstreckt sich beispielsweise über die Oberseite der Anschlagstruktur 606 hinaus, so dass die gesamte vertikale Länge des federnden Kontaktelements 608 die gesamte vertikale Länge der Anschlagstruktur 606 übersteigt. Die Höhe der Anschlagstruktur ist vorbestimmt, um eine erste Position festzulegen, in der sich das federnde Kontaktelement mit einem anderen Kontaktelement in mechanischem und elektrischem Kontakt befindet. Ferner legt die Höhe der Anschlagstruktur eine Trennung zwischen einem Substrat 602 und dem anderen Substrat 603 fest, wenn sich das federnde Kontaktelement mit einem anderen Kontaktelement wie z.B. den Kontaktelementen 604 und 605 in mechanischem und elektrischem Kontakt befindet. Dies ist in 6B weiter gezeigt, in der die Substrate 602 und 603 zusammengedrückt wurden, um die Verbindungsanordnung 601A zu erzeugen. Wie aus 6B zu sehen ist, stehen die Anschlagstrukturen 606 und 607 mit dem Substrat 603 in mechanischem Kontakt; insbesondere liegt die obere Oberfläche von jeder Anschlagstruktur mechanisch an der oberen Oberfläche des Substrats 603 an. Dies legt die erste Position der Spitze 608A und der Spitze 609A der federnden Kontaktelemente 608 bzw. 609 fest, wenn sie mit den Kontaktelementen 604 bzw. 605 einen Kontakt herstellen.
  • Es ist zu erkennen, dass die Verbindungsanordnung 601 in einer Anzahl von verschiedenen Zusammenhängen verwendet werden kann. Das Substrat 602 kann beispielsweise ein Teil einer Prüfkartenanordnung sein, die mit einem Waferprüfgerät oder Wafertestgerät gekoppelt ist, und das Substrat 603 kann ein integrierter Halbleiterschaltkreis oder eine Vielzahl von integrierten Schaltkreisen auf einem Halbleiterwafer sein. Alternativ kann das Substrat 602 ein Teil eines integrierten Halbleiterschaltkreises oder eine Vielzahl von integrierten Schaltkreisen auf einem Halbleiterwafer sein. In diesem Fall sind die federnden Kontaktelemente typischerweise mit Bondkontaktstellen oder anderen Kontaktelementen auf dem integrierten Schaltkreis gekoppelt und die Anschlagstrukturen sind an der oberen Oberfläche des integrierten Schaltkreises befestigt. Das Substrat 603 kann ein Teil einer Prüfkartenstruktur sein, die dazu ausgelegt ist, mit den verschiedenen federnden Kontaktelementen einen elektrischen Kontakt herzustellen, um den integrierten Schaltkreis oder eine Vielzahl von integrierten Schaltkreisen auf einem Halbleiterwafer zu prüfen oder vorzualtern. Alternativ kann das Substrat 603 ein Teil einer Gehäuseanordnung sein, die verwendet wird, um durch die federnden Kontaktelemente wie z.B. die in 6A gezeigten Elemente 608 und 609 einen dauerhaften Kontakt herzustellen.
  • Die 6C und 6D zeigen ein weiteres Beispiel, das gerade federnde Kontaktelemente 608B und 609B (in Auslegerform) verwendet. Diese geraden federnden Kontaktelemente sind am Substrat 602 befestigt und werden in einen zusammengedrückten Zustand gebogen, wie in 6D gezeigt, wenn das Substrat 602 in Richtung des Substrats 603 gedrückt wird. Die Anschlagstrukturen 606 und 607 legen den Abstand zwischen den zwei Substraten fest und legen das Ausmaß an Zusammendrückung jedes federnden Kontaktelements fest, wenn es mit seiner entsprechenden Kontaktstelle in mechanischen und elektrischen Kontakt gebracht wird.
  • 7 zeigt ein Beispiel einer weiteren Verbindungsanordnung. Die Verbindungsanordnung 621 von 7 umfasst ein Substrat 622 und ein Substrat 623. Zwei federnde Kontaktelemente 628 und 629 sind an einer Oberfläche des Substrats 622 befestigt, um mit den Kontaktelementen 624 bzw. 625 des Substrats 623 einen Kontakt herzustellen. Zwei Anschlagstrukturen 626 und 627 sind auch am Substrat 623 befestigt und sind relativ nahe benachbart zu den entsprechenden Kontaktelementen 624 und 625 angeordnet. Wenn die Substrate 622 und 623 zusammengedrückt werden, biegen sich die federnden Kontaktelemente 628 und 629 in eine Position, die durch die Höhe der Anschlagstrukturen festgelegt ist. Bei einem speziellen Ausführungsbeispiel kann die Höhe der Anschlagstruktur ungefähr 5 bis 40 mils betragen und die Höhe eines federnden Kontaktelements, bevor es zusammengedrückt wird, kann ungefähr 45 mils betragen. Die spezielle Höhe der Anschlagstruktur relativ zur Höhe des federnden Kontaktelements vor dem Zusammendrücken hängt teilweise von der Fähigkeit ab, die Planarität der Spitzen der verschiedenen federnden Kontaktelemente vor dem Zusammendrücken zu steuern. Wenn diese Planarität mit großer Genauigkeit gesteuert werden kann, kann die Höhe der Anschlagstruktur dann nur geringfügig kleiner sein als die Höhe eines federnden Kontaktelements vor dem Zusammendrücken. Andererseits sehen kleinere Anschlagstrukturen eine größere Toleranz für einen Fehler beim Ausbilden einer Matrix von federnden Kontaktelementen mit einer speziellen Höhe vor. Die Höhe einer Anschlagstruktur ist typischerweise geringer als 150 mils und vorzugsweise geringer als 40 mils.
  • Es ist zu erkennen, dass die vorliegende Erfindung mit einer großen oder kleinen Anzahl von federnden Kontaktelementen und einer Anzahl von Anschlagstrukturen, die auf demselben oder einem anderen Substrat angeordnet sind, verwendet werden kann. Die Erfindung kann bei einem einzelnen (vereinzelten) IC mit einer Anschlagstruktur und einem elastischen Kontaktelement oder mit ICs auf einem Halbleiterwafer verwendet werden, wobei jeder derartige IC mindestens eine Anschlagstruktur und ein federndes Kontaktelement umfasst. Jedes federnde Kontaktelement kann eine entsprechende Anschlagstruktur (z.B. eine säulenartige Anschlagstruktur wie in 5B) aufweisen oder eine Anschlagstruktur kann von mehreren federnden Kontaktelementen gemeinsam genutzt werden (wie in 9D gezeigt). Ferner ist zu erkennen, dass die Kontaktelemente und die federnden Kontaktelemente mit verschiedenen Schaltkreiselementen gekoppelt werden, sei es, dass diese Schaltkreiselemente auf dem zu prüfenden integrierten Schaltkreis oder in einem Prüfkartenschaltkreis oder in einem Schaltkreis, der in einem letztlich zusammengesetzten System verwendet wird, das den verkappten integrierten Schaltkreis umfasst, angeordnet sind.
  • 8A stellt ein weiteres Beispiel einer erfindungsgemäßen Verbindungsanordnung dar. Die Verbindungsanordnung 801 umfasst ein Substrat 802, das an zwei Anschlagstrukturen 805 und 806 angebracht ist. Am Substrat 802 sind auch zwei federnde Kontaktelemente 803 und 804 angebracht. Es ist zu erkennen, dass das Substrat 802 ein Teil eines integrierten Schaltkreises sein kann oder ein Teil einer Prüfkartenanordnung oder einer anderen Prüfungs- oder Voralterungsvorrichtung sein kann. Jede Anschlagstruktur, wie in 8A gezeigt, umfasst eine Klebeschicht und eine Abdeckung, die über der Klebeschicht angeordnet ist. Die Anschlagstruktur 806 umfasst eine Klebeschicht 807, die auf der oberen Oberfläche der Anschlagstruktur angeordnet ist, und eine Abdeckung 809 ist über dem Klebstoff 807 angeordnet. Diese Abdeckung kann eine Schicht wie z.B. eine Folie oder ein Kunststoff sein, die/der vom Klebstoff abgezogen oder anderweitig entfernt werden kann. Ebenso umfasst die Anschlagstruktur 805 eine Klebeschicht 808 und eine Deckschicht 810. Die Abdeckungen können abgezogen werden, um den Klebstoff freizulegen, und dann kann der Klebstoff verwendet werden, um die Anschlagstruktur sowie den Rest der Anordnung 801 an einem anderen Objekt wie z.B. einem anderen Substrat zu befestigen. Das Substrat 802 kann beispielsweise an einem integrierten Schaltkreis (nicht dargestellt) befestigt werden, so dass die Bondkontaktstellen des integrierten Schaltkreises mit den federnden Kontaktelementen einen Kontakt herstellen, um mit diesen Elementen einen mechanischen und elektrischen Kontakt herzustellen. Das Substrat 802 kann an der oberen Oberfläche des integrierten Schaltkreises haften, indem die Abdeckungen an den Oberseiten der Anschlagstrukturen entfernt werden und indem das Substrat 802 in Richtung des integrierten Schaltkreises nach unten gedrückt wird, so dass der Klebstoff an den Anschlagstrukturen mit der oberen Oberfläche des integrierten Schaltkreises in Kontakt gebracht wird. Folglich kleben die Klebeschichten an den Oberseiten der Anschlagstrukturen das Substrat 802 an den integrierten Schaltkreis und bewirken, dass die federnden Kontaktelemente in mechanischem und elektrischem Kontakt mit den entsprechenden Bondkontaktstellen oder anderen Kontaktelementen auf dem integrierten Schaltkreis befestigt werden. Auf diese Weise kann ein Gehäuse für den integrierten Schaltkreis zwischen dem Substrat 802 und seinen entsprechenden Strukturen und dem integrierten Schaltkreis ausgebildet werden. Es ist zu erkennen, dass das Substrat 802 in diesem Beispiel Verbindungen von den verschiedenen federnden Kontaktelementen zu anderen Kontaktpunkten hin umfasst, um eine Verbindung mit anderen elektrischen Komponenten außerhalb der gekapselten Anordnung, die durch das Substrat 802 und den integrierten Schaltkreis gebildet ist, welcher am Substrat befestigt ist, zu ermöglichen.
  • Eine weitere Verwendung der Verbindungsanordnung 801 von 8A kann den Fall beinhalten, bei dem das Substrat 802 selbst ein integrierter Schaltkreis ist und die federnden Kontaktelemente 803 und 804 sowie andere Kontaktelemente, die erforderlich sind, um Verbindungen herzustellen, an den verschiedenen Bondkontaktstellen oder anderen Kontaktelementen am integrierten Schaltkreis befestigt sind. Die Anschlagstrukturen können an der oberen Oberfläche des integrierten Schaltkreises befestigt sein, wie in 8A gezeigt. Nachdem die Abdeckungen über den Klebeschichten entfernt sind, kann der integrierte Schaltkreis gegen ein anderes Verdrahtungssubstrat gedrückt werden, um zwischen der Schaltung im integrierten Schaltkreis im Substrat 802 in diesem Beispiel und verschiedenen äußeren elektrischen Komponenten über das andere Substrat einen elektrischen Kontakt herzustellen. Dieses andere Substrat kann ein Teil einer Prüfkartenanordnung oder einer Voralterungsanordnung sein oder kann ein Teil eines Endgehäuses eines integrierten Schaltkreises sein, das Verbindungen mit der "äußeren" Umgebung umfasst.
  • 8B zeigt ein alternatives Ausführungsbeispiel einer Anschlagstruktur 821, bei der Klebeschichten auf die obere und die untere Schicht der Anschlagstruktur 822 aufgebracht sind. Die Klebeschicht 824 ist auf der oberen Oberfläche der Anschlagstruktur 822 ausgebildet und eine Abdeckung 826, die entfernbar ist, ist auf diesem Klebstoff angeordnet. Eine weitere Klebeschicht 823 ist auf der unteren Oberfläche der Anschlagstruktur 822 ausgebildet und ist mit einer Abdeckung 825 bedeckt. Diese Anschlagstruktur kann in einer Platte oder einem Film ausgebildet werden und auf ein Substrat aufgebracht werden, um eine Vielzahl von Anschlagstrukturen auf einem Substrat auszubilden. Dies wird in Verbindung mit den 9A, 9B und 9C weiter beschrieben.
  • Eine Schicht 903, die in 9A gezeigt ist, weist zwei Reihen von Öffnungen in einer Platte oder einem Film auf; diese Öffnungen sind so ausgelegt, dass sie zumindest ein federndes Kontaktelement umgeben, wie in 9C gezeigt. 9A zeigt vier Öffnungen 905, 907, 909 und 911, die in der Platte oder dem Film ausgebildet sind. Die Schicht 903 ist bei dem in 9A gezeigten Ausführungsbeispiel ein Teil einer Platte, die so ausgelegt ist, dass sie auf einen Halbleiterwafer 902 mit integrierten Schaltkreisen passt. Die Schicht 903 kann aus einem beliebigen einer Anzahl von möglichen Materialien ausgebildet werden, einschließlich beispielsweise eines Polyimidmaterials. Die Öffnungen können in die Schicht 903 geätzt oder gestanzt oder geschnitten werden. Diese Öffnungen werden in der Schicht ausgebildet, um Öffnungen für Kontaktelemente auf den integrierten Schaltkreisen des Halbleiterwafers zu erzeugen (oder für Kontaktelemente auf einer anderen Art von Substrat). Es ist zu erkennen, dass bei einem alternativen Ausführungsbeispiel die Schicht 903 so ausgelegt sein kann, dass sie auf nur einen einzelnen integrierten Schaltkreis aufgebracht wird und diesen bedeckt und daher nicht so aufgebracht wird, dass sie mehrere ICs auf einem Wafer bedeckt. Die in 9A gezeigte Linie 9b-9b zeigt eine Querschnittsansicht der Schicht 903, wobei die Querschnittsansicht in 9B gezeigt ist.
  • Die Schicht 903 wird auf ein Substrat 915 aufgebracht, wie in 9C gezeigt. Die Öffnungen 905 und 907 sind für Kontaktelemente wie z.B. die Kontaktelemente 912 und 911. 9C zeigt eine Hybridstruktur, bei der einige Kontaktelemente wie z.B. das Kontaktelement 912 kein federndes Kontaktelement umfassen und andere Kontaktelemente wie z.B. das Kontaktelement 911 ein federndes Kontaktelement umfassen. Es ist zu erkennen, dass solche Hybridstrukturen typischerweise nicht bevorzugt sind, obwohl sie immer noch innerhalb des Schutzbereichs der vorliegenden Erfindung liegen. Das Substrat 915 kann ein Halbleiterwafer sein, der eine Vielzahl von integrierten Schaltkreisen umfasst oder ein einzelner integrierter Schaltkreis sein oder eine Kontakt- oder Verbindungsstruktur einer Prüfkartenanordnung oder eine Voralterungsprüfanordnung sein. Die Schicht 903 kann auf das Substrat 915 unter Verwendung eines Klebstoffs zwischen den anliegenden Flächen der Schicht 903 und des Substrats 915 aufgebracht werden. In diesem Fall kann die Schicht 903 eine Materialplatte sein, die ausgebildet und dann auf das Substrat 915 mit einem Klebstoff zwischen den zwei aneinanderliegenden Oberflächen aufgebracht wird. Alternativ kann die Schicht 903 photolithographisch auf dem Substrat 915 ausgebildet werden; in diesem Fall kann die Schicht 903 aus einem negativen Photoresist ausgebildet werden, der strukturiert und bis zur Festigkeit gehärtet wird, um die Anschlagstruktur auszubilden. Die Schicht 903 kann auch einen Klebstoff auf ihrer oberen Oberfläche umfassen, auf dieselbe Weise wie die Anschlagstrukturen der 8A und 8B solche Klebstoffe umfassen. Es ist zu erkennen, dass die Schicht 903, wie auf dem Substrat 915 ausgebildet, Anschlagstrukturen gemäß der vorliegenden Erfindung bereitstellt, wie z.B. die Anschlagstruktur 916, die das Kontaktelement 912 umgibt.
  • Es ist auch selbstverständlich, dass die Schicht 903 verwendet werden kann, um den IC hermetisch abzudichten, der mit der Schicht 903 bedeckt ist, so dass der IC vor Umgebungsbedingungen (z.B. Feuchtigkeit) geschützt ist. Wenn die Unterseite der Schicht 903 beispielsweise durch Kleben an dem IC befestigt wird oder photolithographisch auf dem IC ausgebildet wird, kann die Oberseite der Schicht 903 durch Kleben an einem Substrat wie z.B. einer Abdeckung, die eine hermetische Abdichtung für den IC bildet, angebracht (oder anderweitig befestigt) werden.
  • 9D ist eine Draufsicht, die ein weiteres Beispiel einer Anschlagstruktur zeigt, die mehrere federnde Kontaktelemente umgibt. Insbesondere stellt 9D einen IC 921 mit einer Umfangsanschlagstruktur 922 dar, die mehrere federnde Kontaktelemente 923 umgibt. Diese Umfangsanschlagstruktur 922 kann aus einer Platte ausgebildet werden, die an der oberen Oberfläche des IC 921 befestigt wird, oder sie kann an der Stelle (z.B. photolithographisch) auf dem IC 921 ausgebildet werden. Die obere Oberfläche der Anschlagstruktur 922 kann mit einem Klebstoff beschichtet werden, der verwendet wird, um die Anschlagstruktur 922 an einer Abdeckung oder einem anderen Gehäuse zu befestigen.
  • 9E zeigt ein Beispiel einer Platte 931, die mehrere Umfangsanschlagstrukturen 932, 933, 934 und 935 enthält, die durch einen Steg 936 aus Verbindungsmaterial zusammengehalten werden. Die Platte kann aus einem Polyimidmaterial oder aus Epoxidmaterial oder anderen Materialien ausgebildet werden. Die Platte 931 kann über einen Wafer mit ICs aufgebracht werden, um gleichzeitig eine Umfangsanschlagstruktur an jeden von mehreren ICs auf dem Wafer anzuordnen. Die Platte 931 kann am Wafer durch einen Klebstoff befestigt werden. Es ist selbstverständlich, dass die Platte 931 eine Anschlagstruktur für jeden IC auf einem Wafer enthalten kann. Nachdem die Platte 931 auf den Wafer aufgebracht ist, wird der Steg 936 typischerweise im normalen Vereinzelungsprozess geschnitten, bei dem jeder IC vom Wafer geschnitten wird. Nach der Vereinzelung umfasst jeder IC eine Umfangsanschlagstruktur, wie in 9D gezeigt.
  • 9F zeigt in einer perspektivische Ansicht ein weiteres Beispiel der vorliegenden Erfindung. In diesem Beispiel wird eine Platte 953 auf die obere Oberfläche eines Substrats 952 aufgebracht, das ein IC sein kann (oder ein Raumtransformator oder eine andere Struktur). Die Platte 953 umfasst Öffnungen wie z.B. Öffnungen 956 und 963, die in die Platte 953 geschnitten oder anderweitig in dieser ausgebildet werden können. Die Öffnungen sind auf Auffächerungskontaktstellen ausgerichtet; die Öffnung 956 in der Platte 953 ist beispielsweise über zumindest einem Teil der Auffächerungskontaktstelle 956A ausgerichtet, um die Öffnung über zumindest einem Teil der Auffächerungskontaktstelle 956A vorzusehen. Ebenso ist die Öffnung 963 über zumindest einem Teil der Auffächerungskontaktstelle 963A ausgerichtet, um eine Öffnung über dieser Auffächerungskontaktstelle vorzusehen. Ein federndes Kontaktelement wie z.B. das Element 957 oder 964 ist mit seiner entsprechenden Auffächerungskontaktstelle mechanisch und elektrisch gekoppelt, welche mit einer Auffächerungsleiterbahn wie z.B. der Leiterbahn 955 oder der Leiterbahn 962 elektrisch gekoppelt ist. Jede Auffächerungsleiterbahn koppelt ihre entsprechende Kontaktstelle wie z.B. die Kontaktstelle 954 oder die Kontaktstelle 961 elektrisch mit der entsprechenden Auffächerungskontaktstelle. Daher sehen die federnden Kontaktelemente verteilte, entfernte elektrische Kontakte für die Reihe von Kontaktstellen in einer Linie wie z.B. die Kontaktstellen 954 und 961 vor. Jede Öffnung um ein federndes Kontaktelement sieht eine Anschlagstruktur vor, die das federnde Kontaktelement umgibt. Es ist zu erkennen, dass bei einem alternativen Ausführungsbeispiel von 9F die Platte 953 gegen eine Schicht ausgetauscht werden kann, die an der Stelle auf der oberen Oberfläche des Substrats 952 ausgebildet wird (z.B. eine strukturierte Schicht, die aus einem Photoresist- oder Isolationsmaterial (wie z.B. Siliziumdioxid) ausgebildet wird).
  • Die 10A, 10B und 10C stellen ein Verfahren zum lithographischen Erzeugen sowohl eines federnden Kontaktelements als auch einer entsprechenden Anschlagstruktur dar. Der in 10A gezeigte Prozess nimmt an, dass ein Substrat 1001 ein Halbleiterwafer ist, der ein Kontaktelement 1002 (z.B. eine Bondkontaktstelle) umfasst, das auf diesem angeordnet ist, obwohl der Prozess bei anderen Substraten mit Kontaktelementen verwendet werden kann. 10A und 10B zeigen Querschnittsansichten durch das Kontaktelement 1002 und es ist zu erkennen, dass dieses Kontaktelement einen elektrischen Kontakt mit anderen Schaltkreiselementen herstellt, die in dem integrierten Schaltkreis, der im Substrat 1001 ausgebildet ist, nicht gezeigt sind. Eine Metallisierungsschicht oder -oberfläche 1000 wird auf die obere Oberfläche des Substrats 1001 aufgebracht; diese Metallisierungsoberfläche 1000 kann durch Sputtern eines leitenden Metalls auf das Substrat 1001 aufgebracht werden. Diese Metallisierungsoberfläche 1000 wird als Elektrode in einem anschließenden Elektroplattierungsprozess verwendet. Eine Resistschicht 1003 wird auf der Metallisierungsoberfläche 1000 derart ausgebildet und strukturiert, dass eine Öffnung in der Resistschicht über dem Kontaktelement 1002 vorliegt. Eine erste Metallschicht 1004 wird dann über dem Kontaktelement 1002 (und der Metallisierungsoberfläche 1000) in der Öffnung des Resists 1003 und auch über einem Teil des Resists 1003 abgeschieden und strukturiert, wie in 10A gezeigt. Dann wird ein Elektroplattierungsvorgang verwendet, um eine metallisierte Metallschicht 1005 über der Metallschicht 1004 auszubilden. Der Resist 1003 und die Metallisierungsoberfläche 1000 werden dann abgelöst, wobei ein federndes Kontaktelement belassen wird, und eine Anschlagstruktur 1003A wird nahe dem federnden Kontaktelement ausgebildet. Eine Maske kann verwendet werden, um eine Struktur für die Anschlagstrukturen im Resist 1003A zu erzeugen, und dann wird der Resist 1003A geätzt, wobei die Anschlagstruktur 1003A, die in 10B gezeigt ist, belassen wird. 10C zeigt eine Draufsicht auf das federnde Kontaktelement und seine entsprechende Anschlagstruktur von 10B.
  • Das federnde Kontaktelement von 10B ist typischerweise an seiner weitesten Ausdehnung, die von seiner am Rest der Metallisierungsoberfläche 1000 befestigten Basis entfernt ist, zusammendrückbar und federnd. Somit geschieht die Biegung (zu einer geringeren Höhe) des federnden Kontaktelements normalerweise nicht an dem Teil des Elements, der vertikal von seiner Basis ansteigt. Folglich sollte eine Anschlagstruktur für ein solches federndes Kontaktelement eine Höhe aufweisen, die höher ist als alle möglichen federnden Kontaktelemente (wobei der Bereich von Höhen solcher Elemente aufgrund der Toleranz der Ausbildung solcher Elemente berücksichtigt wird). Verschiedene Verfahren zum lithographischen Ausbilden von federnden Kontaktelementen sind in mehreren Anmeldungen des vorliegenden Anmelders beschrieben, einschließlich der gleichzeitig anhängigen US-Patentanmeldung Seriennr. 09/032 473, eingereicht am 26. Februar 1998, und PCT-Patentveröffentlichung Nr.
  • WO 97/43654, veröffentlicht am 20. November 1997. Diese verschiedenen Verfahren können bei der vorliegenden Erfindung verwendet werden, um lithographisch ausgebildete federnde Kontaktelemente ohne Anschlagstrukturen zu erzeugen.
  • 10C zeigt ein Beispiel einer Verbindung zwischen einem lithographisch ausgebildeten federnden Kontaktelement und einem Kontaktelement 1023 auf einem anderen Substrat 1021. Die Anschlagstruktur 1003A ist bemessen (in der Höhe über dem federnden Kontaktelement), um die Trennung zwischen dem Substrat 1001 und dem Substrat 1021 festzulegen, wenn die zwei Strukturen zusammengedrückt werden, und diese Trennung legt das Ausmaß an Biegung des federnden Kontaktelements fest, was durch eine gestrichelte Darstellung 1025 der weitesten Ausdehnung des federnden Kontaktelements dargestellt ist. Es wird veranlasst, dass sich das federnde Kontaktelement zu diesem Punkt durch das Kontaktelement 1023 biegt, das mit dem federnden Kontaktelement in mechanischen und elektrischen Kontakt gebracht wird, wenn die Substrate 1001 und 1021 bis zu dem Punkt zusammengedrückt werden, der durch die Höhe der Anschlagstruktur 1003A festgelegt ist.
  • 10E zeigt ein Beispiel der Erfindung, bei dem zwei Arten von Anschlagstrukturen auf einem Substrat 1031 verwendet werden. Eine Reihe von säulenartigen Anschlagstrukturen 1034 und eine Reihe von säulenartigen Anschlagstrukturen 1035 und eine säulenartige Anschlagstruktur werden auf dem Substrat 1031 ausgebildet oder werden an diesem befestigt. Mehrere umfangsartige Anschlagstrukturen 1037, 1038, 1039, 1040 und 1041 werden auf dem Substrat 1031 ausgebildet oder an diesem befestigt. Typischerweise weisen alle diese Anschlagstrukturen dieselbe Höhe über der oberen Oberfläche des Substrats 1031 auf. Zwei Reihen von federnden Kontaktelementen 1032 und 1033 sind auf dem Substrat 1031 angeordnet.
  • Ein weiteres Verfahren zum lithographischen Ausbilden von federnden Kontaktelementen ist in 10F bis 10M gezeigt. Gemäß diesem Verfahren werden die federnden Kontaktelemente an einer Auffächerungskontaktstelle oder einer Auffächerungsleiterbahn ausgebildet und können folglich eine Anordnung erzeugen, die zu der in 5B gezeigten Anordnung ähnlich ist. Dieses Verfahren stellt eine elektrische Verbindung zwischen einem Kontaktelement 1046 und einem federnden Kontaktelement her, das ein anderes Kontaktelement auf einem anderen Substrat elektrisch kontaktieren kann. Es ist zu erkennen, dass das Kontaktelement 1046 einen elektrischen Kontakt mit anderen Schaltkreiselementen, die nicht dargestellt sind, herstellt und dass das Substrat 1045 ein Teil eines IC oder ein Teil einer Prüfungs- oder Verbindungsanordnung (z.B. einer Zwischenschalteinrichtung, eines Raumtransformators oder einer Prüfkarte) sein kann. Wie in 10G gezeigt, wird eine Metallisierungsschicht 1047 (z.B. ein unstrukturiertes Metall) (beispielsweise durch Sputtern des unstrukturierten Metalls) auf der oberen Oberfläche des Substrats 1045 ausgebildet, wodurch diese obere Oberfläche bedeckt wird und mit dem Kontaktelement 1046 ein elektrischer Kontakt hergestellt wird. Eine Photoresistschicht wird abgeschieden und strukturiert, so dass Öffnungen in der Photoresistschicht 1048 über einem Teil der Metallisierungsschicht 1047 belassen werden, und eine weitere Metallschicht 1049 wird durch Metallisieren des Metalls auf die Metallisierungsschicht 1047 ausgebildet. 10H zeigt die resultierende Struktur. Eine weitere Photoresistschicht wird abgeschieden und strukturiert, um eine entwickelte Photoresistschicht 1050 zu erzeugen, die eine Öffnung über der Metallschicht 1049 aufweist, wie in 10I gezeigt. Dann wird eine Sputtermaske 1052 verwendet, um die Metallschicht 1051 selektiv auf einen Teil der entwickelten Photoresistschicht 1050 und auf einen freigelegten Teil der Metallschicht 1049 zu sputtern. Die resultierende Struktur (und die entsprechende Sputtermaske) sind in 10J gezeigt. Eine weitere Metallschicht 1053 wird auf die Metallschicht 1051 aufgalvanisiert, was zu der in 10K gezeigten Struktur führt. Dann werden die Photoresistschichten abgelöst und Teile der Metallisierungsschicht 1047, die nicht durch die Schicht 1049 geschützt sind, werden selektiv geätzt, um alle derartigen Teile der Metallisierungsschicht 1047 zu entfernen, was zu der in 10L gezeigten Struktur führt. Eine Anschlagstruktur 1055 und eine Spitze 1054 können dann jeweils auf das Substrat 1045 und das federnde Kontaktelement aufgebracht werden, wie in 10M gezeigt.
  • 11 zeigt ein Verfahren für die Verwendung einer Verbindungsanordnung der vorliegenden Erfindung. Diese Verbindung 1101 umfasst eine Aufspannstruktur 1117, die über einem Halbleiterwafer 1111 angeordnet ist, wobei der Wafer durch eine Balgstruktur 1103 abgestützt ist. Die Balgstruktur 1103 umfasst einen aufweitbaren Balg 1105 und Ansaug- und Absaugöffnungen 1107A und 1107B. Bei der Verwendung dieser Balgstruktur wird ein Fluid wie z.B. Wasser 1106 in die und aus der Balgstruktur 1103 geleitet. Eine dünne Stahlmembran 1109 ist an den Balg 1105 geschweißt oder anderweitig an diesem befestigt. Die dünne Membran kann verwendet werden, um einen gleichmäßigen Druck gegen die Rückseite des Wafers 1111 auszuüben, um die obere Oberfläche des Wafers gegen die Anschlagstrukturen 1121 und 1123 zu drücken, wodurch die elektrischen Verbindungen zwischen den Federn (oder anderen federnden Kontaktelementen) auf dem Wafer und den Kontaktelementen auf dem Substrat 1117 verbessert werden. Dieser gleichmäßige Druck beseitigt typischerweise Schwankungen der Ebenheit zwischen den aufeinandertreffenden Oberflächen wie z.B. der oberen Oberfläche des Wafers 1111 und der Oberfläche, die die Anschlagstrukturen 1121 abstützt, und den Kontaktelementen 1125 und 1127. Diese dünne Stahlmembran 1109 ermöglicht auch die Übertragung von Wärme zum oder vom Halbleiterwafer 1111, der auf der Membran 1109 angeordnet ist. Das Fluid wie z.B. Wasser 1106 kann in die Balgstruktur unter Druck eingeleitet werden, um die Membran 1109 mit der Rückseite des Wafers 1111 in direkten Kontakt zu drücken.
  • Dieses Fluid kann erhitzt oder gekühlt werden, um die Temperatur des Wafers zu steuern oder zu beeinflussen. In einem Voralterungstest kann das Fluid beispielsweise erhitzt werden, um die Temperatur des Wafers zu erhöhen, und dann über mehrere Zyklen gekühlt werden. Die Aufspannvorrichtung 1117 umfasst Anschlagstrukturen 1121 und 1123, die proximal zu den Kontaktelementen 1125 bzw. 1127 benachbart sind. Es kann erwünscht sein, eine Wärmeübertragungsschicht zwischen der Membran 1109 und der Rückseite des Wafers 1111 anzuordnen, um den Wärmeübertragungswirkungsgrad zwischen dem Fluid und dem Wafer 1111 zu verbessern. Die Kontaktelemente 1125 und 1127 sind dazu ausgelegt, mit den federnden Kontaktelementen 1115 und 1113 auf dem Wafer 1111 einen Kontakt herzustellen. Es ist zu erkennen, dass typischerweise viel mehr federnde Kontaktelemente und viel mehr Kontaktelemente als die in 11 gezeigten vorhanden sind. Die Aufspannvorrichtung 1117 umfasst eine Verdrahtung oder andere Verbindung, um die federnden Kontaktelemente 1115 und 1113 durch die Kontaktelemente 1125 und 1127 mit einem Prüfgerät zu verbinden, was die Übertragung von Leistung, Signalen und dergleichen zwischen dem Prüfgerät und dem Halbleiterwafer ermöglicht. Die Aufspannvorrichtung 1117 kann durch eine Stütze 1118 an der Stelle gehalten werden, um zu ermöglichen, dass der Wafer 1111 durch die Aufweitung des Balgs 1105 gegen die Aufspannvorrichtung 1117 gedrückt wird; alternativ kann die Aufspannvorrichtung 1117 durch eine Muschelschalenstütze gedrückt und gehalten werden, die die Oberseite der Aufspannvorrichtung 1117 mit einer Unterlageplatte berührt und bedeckt und auch die Seiten und die Unterseite des Balgs 1105 umgeben kann.
  • 12A zeigt ein weiteres Beispiel einer erfindungsgemäßen Verbindungsanordnung 1201. In diesem Fall stützt eine Aufspannvorrichtung 1203 einen Wafer mit Halbleiterbauelementen 1204 ab. Der Wafer umfasst eine Vielzahl von Kontaktelementen wie z.B. das Kontaktelement 1210A, die dazu ausgelegt und angeordnet sind, einen Kontakt relativ zu den federnden Kontaktelementen auf dem Verdrahtungssubstrat 1206 herzustellen. Die federnden Kontaktelemente 1207, 1209 und 1210 sind ein weiteres Beispiel eines federnden Elements; in diesem Fall weisen sie eine im Allgemeinen gerade Auslegerstruktur auf. Die Anschlagstrukturen 1214, 1216 und 1218 sind am Verdrahtungssubstrat 1206 befestigt und sind dazu ausgelegt, die z-Trennung zwischen dem Verdrahtungssubstrat 1206 und dem Wafer 1204 festzulegen. Ein Vakuumkanal 1212 im Verdrahtungssubstrat 1206 ermöglicht, dass ein Vakuum zwischen dem Raum zwischen dem Verdrahtungssubstrat 1206 und der Aufspannvorrichtung 1203 erzeugt werden kann. Die O-Ring-Dichtung 1205 stellt sicher, dass ein Vakuum zwischen dem Verdrahtungssubstrat 1206 und der Aufspannvorrichtung 1203 erzeugt wird. Wenn das Vakuum erzeugt wird, wird das Verdrahtungssubstrat 1206 in Richtung des Wafers 1204 nach unten gedrückt, um zu bewirken, dass zwischen den verschiedenen federnden Kontaktelementen und ihren entsprechenden Kontaktelementen auf dem Wafer 1204 ein Kontakt hergestellt wird.
  • 12B zeigt ein weiteres Beispiel einer erfindungsgemäßen Verbindungsanordnung 1251. In diesem Fall drückt eine Druckblase 1255 das Verdrahtungssubstrat 1254 mit dem Wafer 1253 in Kontakt. Eine Klemme 1255A wird verwendet, um die Blase in das Substrat 1254 zu drücken. Der Wafer 1253 sitzt auf einer Aufspannvorrichtung 1252 und umfasst eine Vielzahl von Kontaktelementen wie z.B. das Kontaktelement 1257A, das in 12B gezeigt ist. Wenn die Blase 1255 das Verdrahtungssubstrat 1254 mit dem Wafer 1253 in Kontakt drückt, werden die Anschlagstrukturen 1258, 1259 und 1260 mit der oberen Oberfläche des Wafers 1253 in Kontakt gebracht. Dieser Kontakt legt eine Trennung zwischen dem Verdrahtungssubstrat 1254 und dem Halbleiterwafer 1253 fest. Wenn dieser Kontakt stattfindet, werden die federnden Kontaktelemente 1257 mit ihren entsprechenden Kontaktelementen auf dem Wafer 1253 in mechanischen und elektrischen Kontakt gebracht.
  • 13 zeigt ein Beispiel einer Verbindungsanordnung 1301, die eine Anschlagstruktur 1310 umfasst, die ein Schaltkreiselement, in diesem Fall einen Kondensator, aufnimmt, der mit einer Schaltung im integrierten Schaltkreis des Substrats 1302 gekoppelt ist. Die Anschlagstruktur 1310 ist dazu ausgelegt, die minimale vertikale Trennung zwischen dem Substrat 1302 und dem Substrat 1303 festzulegen, wenn die federnden Kontaktelemente 1304 und 1305 mit ihren entsprechenden Kontaktelementen 1306 und 1307 im Substrat 1302 in mechanischen und elektrischen Kontakt gebracht werden. Die Kontaktelemente 1307 und 1306 sind in einem Isolationsmaterial 1308 enthalten, das ein herkömmliches dielektrisches Material sein kann, das bei der Herstellung von integrierten Schaltkreisen verwendet wird. Es ist zu erkennen, dass die Verbindung mit verschiedenen anderen Schaltkreiselementen innerhalb des integrierten Schaltkreises im Substrat 1302 in 13 nicht gezeigt ist, welche eine Querschnittsansicht durch die Anschlagstruktur 1310 und das Substrat 1302 ist. Die Anschlagstruktur 1310 ist eine mehrlagige Struktur mit mehreren dielektrischen Schichten und mehreren leitenden Schichten, die Metallschichten sein können. In dem in 13 gezeigten Beispiel sind die Metall- (oder anderen leitenden) Schichten 1314 und 1318 durch eine Isolationsschicht 1316 getrennt, um einen Kondensator zu bilden. Die Metallschichten 1314 und 1318 sowie die Isolationsschichten 1316 und 1322 sind innerhalb einer Isolationsschicht 1312 eingekapselt. Die Anschlagstruktur 1310 selbst kann einer Säule oder einem Zylinder oder anderen Formen (z.B. rechteckig, willkürliches Muster, Zick-Zack von verbundenem Rechteck usw.) ähneln, welche vollständig mit der Einkapselungsisolationsschicht 1312 bedeckt ist. Diese Isolationsschicht kann ein Polyimidmaterial oder Siliziumdioxid oder ein anderer Isolator sein. Die Metallschicht 1318 ist in einem Ausführungsbeispiel durch eine Lötkugel 1321 mit einer Stütze oder einem anderen Kontaktelement 1320 im Substrat 1302 elektrisch gekoppelt. Die Metallschicht 1314 ist durch eine Stützenstruktur 1314A, die sich in das Substrat 1302 erstreckt, gekoppelt. Auf diese Weise ist der Kondensator in der Anschlagstruktur 1310 mit einem Schaltkreiselement im Substrat 1302 elektrisch gekoppelt. Es ist zu erkennen, dass es eine Anzahl von gut bekannten Verfahren gibt, die bei der Herstellung der Anschlagstruktur 1310 verwendet werden können, um ein elektrisches Element wie z.B. den Kondensator aufzunehmen. In einem Beispiel können die Stützenstrukturen 1314A und 1320 im Substrat 1302 ausgebildet werden. Dann kann eine dielektrische Schicht 1322 ausgebildet und strukturiert werden, um eine Öffnung für die Lötkugeln wie z.B. die Lötkugel 1321 zuzulassen. Alternativ kann eine Metallschicht 1318 auf die gesamte Oberfläche gesputtert werden, die die Öffnung in der Isolationsschicht 1322 füllt. Dann wird die Metallschicht 1318 in der in 13 gezeigten Form strukturiert und eine weitere Isolationsschicht wird über der Metallschicht 1318 abgeschieden. Diese Isolationsschicht wird dann strukturiert, um eine Isolationsschicht 1316 zu erzeugen, und dann wird eine weitere Metallschicht auf der Oberfläche abgeschieden und strukturiert, um die Metallschicht 1314 zu erzeugen. Schließlich wird eine Isolationsschicht oder andere Passivierungsschicht aufgebracht und strukturiert, um die Isolationsschicht 1312 zu erzeugen, um die Ausbildung der Anschlagstruktur 1310 zu vollenden.
  • 14 zeigt ein weiteres Beispiel einer Verbindungsanordnung. Diese Verbindungsanordnung 1401 umfasst zwei Anschlagstrukturen 1404 und 1405, von denen jede Schaltkreiselemente enthält, die mit elektrischen Schaltkreiselementen im Substrat 1402 gekoppelt sind. Das Substrat 1402 umfasst auch eine Stütze oder ein anderes Kontaktelement 1403A, das mechanisch und elektrisch mit einem federnden Kontaktelement 1403 gekoppelt ist.
  • Die Anschlagstruktur 1404 umfasst eine Erdungsabschirmung 1411, die mit einem Erdungsbus oder einem anderen Schaltkreis im Substrat 1402 gekoppelt ist. Wie hierin verwendet, umfasst der Begriff Schaltkreiselement eine Erdungsabschirmung oder -ebene. Folglich kann eine Anschlagstruktur eine erfindungsgemäße Erdungsabschirmung umfassen, wie in 14 gezeigt. Die Anschlagstruktur 1414 umfasst auch einen Kondensator mit leitenden Platten 1413 und 1415, die mit mindestens einem Schaltkreiselement im Substrat 1402 elektrisch gekoppelt sind.
  • Die Anschlagstruktur 1405 umfasst auch eine Erdungsabschirmung 1421, die mit einer Erdungsschaltung im Substrat 1402 elektrisch gekoppelt ist. Die Anschlagstruktur 1405 umfasst auch einen Kondensator, der aus den leitenden Platten 1427 und 1429 gebildet ist, die mit mindestens einem Schaltkreiselement im Substrat 1402 elektrisch gekoppelt sind. Außerdem umfasst die Anschlagstruktur 1405 leitende Elemente 1423 und 1425, die Bezugsspannungen wie z.B. VSS und Vdd vorsehen, die durch die Anschlagstruktur zu elektrischen Komponenten in der Anschlagstruktur oder zu elektrischen Komponenten außerhalb der Anschlagstruktur geleitet werden können.
  • Weitere Aspekte hinsichtlich der Anordnungen von 13 und 14 sind in der gleichzeitig anhängigen US-Patentanmeldung Seriennr._____, eingereicht am gleichen Tag wie diese Anmeldung von Igor Y. Khandros, David V. Pedersen, Benjamin N. Eldridge, Richard S. Roy und Gaetan Mathieu, zu finden.
  • Es ist zu erkennen, dass die vorangehende Beschreibung erläuternde Beispiele für die vorliegende Erfindung bereitstellt und keine erschöpfende Liste der verschiedenen Materialien oder Verfahren, die bei der Erzeugung der Verbindungsanordnungen der vorliegenden Erfindung verwendet werden können, bereitstellen soll. Obwohl beispielsweise Polyimidmaterialien verwendet werden können, um die Anschlagstrukturen der vorliegenden Erfindung auszubilden, ist zu erkennen, dass andere Materialien verwendet werden können, einschließlich Photoresist, die in der Lage sind, hohe Seitenverhältnisse zu erzeugen, und die gehärtet und als mechanisches Element an der Stelle belassen werden können, wie z.B. der Photoresist SU8. Alternativ können auch eine füll-gehärtete Epoxidplatte oder polymerische Materialien oder bestimmte Metalle als Materialien zum Erzeugen der Anschlagstrukturen verwendet werden. Die Anschlagstruktur kann tatsächlich aus einem beliebigen Material ausgebildet werden, das bei den gewünschten Temperaturen, denen die Struktur ausgesetzt wird, einschließlich Prüfungs- und/oder Voralterungsumgebungen und der erwarteten Verwendungsumgebung, stabil ist. Es wird erwartet, dass die erfindungsgemäßen Anschlagstrukturen eine minimale Höhe von etwa 80 Mikrometern aufweisen, obwohl Anschlagstrukturen mit geringerer Höhe innerhalb des Schutzbereichs der vorliegenden Erfindung liegen.
  • In der vorangehenden Patentbeschreibung wurde die vorliegende Erfindung in Bezug auf spezielle beispielhafte Ausführungsbeispiele derselben beschrieben. Es ist jedoch offensichtlich, dass verschiedene Modifikationen und Änderungen an dieser vorgenommen werden können, ohne dabei vom breiteren Schutzbereich der Erfindung, wie in den beigefügten Ansprüchen dargelegt, abzuweichen. Die Patentbeschreibung und die Zeichnungen sollen folglich in einer vielmehr erläuternden als einschränkenden Hinsicht betrachtet werden.

Claims (20)

  1. Verbindungsanordnung mit: einem ersten Substrat (902, 915, 921, 952); einer Vielzahl von ersten Kontaktelementen (911, 923, 957, 964), die auf dem ersten Substrat (902, 915, 921, 952) angeordnet sind; und einer Anschlagstruktur (916, 922, 932, 933, 934, 935), die auf dem ersten Substrat angeordnet ist, wobei die Anschlagstruktur (916, 922, 932, 933, 934, 935) eine Materialplatte (903, 931, 953) mit zumindest einer Öffnung (905, 907, 909, 911, 956, 963) aufweist.
  2. Verbindungsanordnung nach Anspruch 1, wobei: die ersten Kontaktelemente (911, 923, 957, 964) federnd sind und jedes zumindest einen Teil aufweist, der sich zu einer ersten Position bewegen kann, während eine Kraft auf das federnde Kontaktelement ausgeübt wird, und die Anschlagstruktur (916, 922, 932, 933, 934, 935) die erste Stelle festlegt.
  3. Verbindungsanordnung nach Anspruch 2, die ferner eine Vielzahl von auf einem zweiten Substrat angeordneten zweiten Kontaktelementen aufweist, und wobei die Anschlagstruktur (916, 922, 932, 933, 934, 935) eine Trennung zwischen dem ersten Substrat und dem zweiten Substrat festlegt, während die ersten federnden Kontaktelemente (911, 923, 957, 964) in mechanischem und elektrischem Kontakt mit dem zweiten Kontaktelement stehen.
  4. Verbindungsanordnung nach Anspruch 3, wobei die ersten federnden Kontaktelemente Federstrukturen aufweisen.
  5. Verbindungsanordnung nach Anspruch 3, wobei das erste Substrat und das zweite Substrat durch ein Vakuum, das zwischen dem ersten und dem zweiten Substrat erzeugt wird, aufeinander zu gedrückt werden.
  6. Verbindungsanordnung nach Anspruch 3, wobei das erste Substrat und das zweite Substrat entweder durch eine unter Druck stehende Blase (1255) oder einen Balg (1105) aufeinander zu gedrückt werden, und wobei eine Flüssigkeit in der Blase oder in dem Balg die Temperatur von zumindest einem bestehend aus erstem Substrat und zweitem Substrat steuern kann.
  7. Verbindungsanordnung nach Anspruch 3, wobei die Verbindungsanordnung Teil einer Prüfkartenanordnung (500) ist.
  8. Verbindungsanordnung nach Anspruch 3, wobei die Verbindungsanordnung Teil einer Anordnung zum Prüfen auf Wafer-Ebene ist.
  9. Verbindungsanordnung nach Anspruch 3, wobei die Anschlagstruktur lithographisch ausgebildet ist.
  10. Verbindungsanordnung nach Anspruch 3, wobei die Anschlagstruktur aus a) einem photoresistiven Material; b) einem Epoxidmaterial; c) einem Metall, das mit einem elektrophoretischen Epoxid beschichtet ist oder d) einem polymerischen Material ausgebildet ist.
  11. Verbindungsanordnung nach Anspruch 2, die ferner eine Vielzahl von Öffnungen aufweist und wobei jedes der ersten federnden Kontaktelemente in einer entsprechenden der Öffnungen angeordnet ist.
  12. Verbindungsanordnung nach Anspruch 2, wobei das Plattenmaterial eine Klebeschicht aufweist.
  13. Verfahren zur Bereitstellung einer Anschlagsstruktur für Kontaktelemente auf einem ersten Substrat (902, 952, 623), wobei das Verfahren umfasst: Ausbilden einer Vielzahl von Öffnungen (905, 907, 956, 963) in einer Platte (903, 953); Anbringen der Platte (903, 953) an ein erstes Substrat (902, 952, 623); und Ausbilden einer Vielzahl von Kontaktelementen (911, 957, 964, 624, 625) auf dem ersten Substrat (902, 952, 623) an Stellen, die der Vielzahl der Öffnungen (905, 907, 952, 623) entsprechen, wobei zumindest ein Bereich der Platte (903, 953), der um zumindest eine der Öffnungen angeordnet ist, die Anschlagstruktur ist.
  14. Verfahren zum Vorsehen einer Anschlagstruktur für Kontaktelemente auf einem ersten Substrat (902, 952, 623), wobei das Verfahren umfasst: Anbringen einer Platte (903, 953) an einem ersten Substrat (902, 952, 623); Ausbilden einer Vielzahl von Öffnungen (905, 907, 956, 963) in der Platte (903, 953); und Ausbilden einer Vielzahl von Kontaktelementen (911, 957, 964, 624, 625) auf dem ersten Substrat (902, 952, 623) an Stellen, die der Vielzahl der Öffnungen (905, 907, 956, 963) entsprechen, wobei zumindest ein Bereich der Platte (903, 953), der um zumindest eine der Öffnungen angeordnet ist, die Anschlagstruktur ist.
  15. Verfahren nach Anspruch 13 oder 14, wobei die Anschlagstruktur eine erste Position eines ersten federnden Kontaktelements (629) auf einem zweiten Substrat (622) festlegt, an der das erste federnde Kontaktelement (629) in mechanischem und elektrischem Kontakt mit einem der zweiten Kontaktelemente (624, 625) in der zumindest einen der Öffnungen (956, 963) steht.
  16. Verfahren nach Anspruch 13 oder 14, wobei jedes der Kontaktelemente ein erstes federndes Kontaktelement (905, 907, 957, 964) aufweist, das auf dem ersten Substrat (902, 952) angeordnet ist und das sich zu einer ersten Stelle bewegen kann, und wobei die Anschlagstruktur die erste Position festlegt, an der das erste federnde Kontaktelement (911, 952) in mechanischem und elektrischem Kontakt mit einem zweiten Kontaktelement (605) auf einem zweiten Substrat (603) steht.
  17. Verfahren nach Anspruch 13 oder 14, wobei das erste Substrat (902, 952, 623) ein Wafer aus integrierten Halbleiterschaltkreisen ist und die Platte (903, 953) auf den Wafer passt.
  18. Verfahren nach Anspruch 13 oder 14, wobei die Platte (903, 953) ein Polyimidmaterial aufweist.
  19. Verfahren nach Anspruch 13 oder 14, ferner aufweisend: Anbringen einer Klebschicht an der Platte (903, 953).
  20. Verfahren nach Anspruch 13, wobei die Vielzahl von Öffnungen (903, 953) vor dem Anbringen der Platte (903, 953) am ersten Substrat (902, 952, 623) ausgebildet wird, und wobei die Vielzahl von Kontaktelementen (911, 957, 964, 924, 625) ausgebildet wird, bevor die Platte an dem ersten Substrat angebracht wird.
DE69926241T 1998-07-13 1999-01-04 Leiterplatten-verbindungsvorrichtung und herstellungsverfahren Expired - Lifetime DE69926241T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US114586 1998-07-13
US09/114,586 US6705876B2 (en) 1998-07-13 1998-07-13 Electrical interconnect assemblies and methods
PCT/US1999/000322 WO2000003569A1 (en) 1998-07-13 1999-01-04 Interconnect assembly for printed circuit boards and method of fabrication

Publications (2)

Publication Number Publication Date
DE69926241D1 DE69926241D1 (de) 2005-08-25
DE69926241T2 true DE69926241T2 (de) 2006-04-20

Family

ID=22356165

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69926241T Expired - Lifetime DE69926241T2 (de) 1998-07-13 1999-01-04 Leiterplatten-verbindungsvorrichtung und herstellungsverfahren

Country Status (9)

Country Link
US (4) US6705876B2 (de)
EP (2) EP1097617B1 (de)
JP (2) JP3949377B2 (de)
KR (1) KR100423683B1 (de)
CN (1) CN1203739C (de)
AU (1) AU2107299A (de)
DE (1) DE69926241T2 (de)
TW (1) TW404033B (de)
WO (1) WO2000003569A1 (de)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6705876B2 (en) * 1998-07-13 2004-03-16 Formfactor, Inc. Electrical interconnect assemblies and methods
US7435108B1 (en) * 1999-07-30 2008-10-14 Formfactor, Inc. Variable width resilient conductive contact structures
US6468098B1 (en) * 1999-08-17 2002-10-22 Formfactor, Inc. Electrical contactor especially wafer level contactor using fluid pressure
US6827584B2 (en) * 1999-12-28 2004-12-07 Formfactor, Inc. Interconnect for microelectronic structures with enhanced spring characteristics
US6640432B1 (en) 2000-04-12 2003-11-04 Formfactor, Inc. Method of fabricating shaped springs
US7458816B1 (en) 2000-04-12 2008-12-02 Formfactor, Inc. Shaped spring
JP4509437B2 (ja) * 2000-09-11 2010-07-21 Hoya株式会社 多層配線基板の製造方法
US7396236B2 (en) * 2001-03-16 2008-07-08 Formfactor, Inc. Wafer level interposer
US6627980B2 (en) 2001-04-12 2003-09-30 Formfactor, Inc. Stacked semiconductor device assembly with microelectronic spring contacts
DE10143790B4 (de) * 2001-09-06 2007-08-02 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip
US6759311B2 (en) 2001-10-31 2004-07-06 Formfactor, Inc. Fan out of interconnect elements attached to semiconductor wafer
US7385821B1 (en) 2001-12-06 2008-06-10 Apple Inc. Cooling method for ICS
US20050184748A1 (en) * 2003-02-04 2005-08-25 Microfabrica Inc. Pin-type probes for contacting electronic circuits and methods for making such probes
US20060051948A1 (en) * 2003-02-04 2006-03-09 Microfabrica Inc. Microprobe tips and methods for making
US20060006888A1 (en) * 2003-02-04 2006-01-12 Microfabrica Inc. Electrochemically fabricated microprobes
US7363705B2 (en) * 2003-02-04 2008-04-29 Microfabrica, Inc. Method of making a contact
US20050104609A1 (en) * 2003-02-04 2005-05-19 Microfabrica Inc. Microprobe tips and methods for making
US7640651B2 (en) * 2003-12-31 2010-01-05 Microfabrica Inc. Fabrication process for co-fabricating multilayer probe array and a space transformer
US7273812B2 (en) * 2002-05-07 2007-09-25 Microfabrica Inc. Microprobe tips and methods for making
US20060053625A1 (en) * 2002-05-07 2006-03-16 Microfabrica Inc. Microprobe tips and methods for making
US20060238209A1 (en) * 2002-05-07 2006-10-26 Microfabrica Inc. Vertical microprobes for contacting electronic components and method for making such probes
US7412767B2 (en) * 2003-02-04 2008-08-19 Microfabrica, Inc. Microprobe tips and methods for making
US7531077B2 (en) 2003-02-04 2009-05-12 Microfabrica Inc. Electrochemical fabrication process for forming multilayer multimaterial microprobe structures
US7265565B2 (en) * 2003-02-04 2007-09-04 Microfabrica Inc. Cantilever microprobes for contacting electronic components and methods for making such probes
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7084650B2 (en) * 2002-12-16 2006-08-01 Formfactor, Inc. Apparatus and method for limiting over travel in a probe card assembly
US8088158B2 (en) * 2002-12-20 2012-01-03 Boston Scientific Scimed, Inc. Radiopaque ePTFE medical devices
US20080211524A1 (en) * 2003-02-04 2008-09-04 Microfabrica Inc. Electrochemically Fabricated Microprobes
US20080106280A1 (en) * 2003-02-04 2008-05-08 Microfabrica Inc. Vertical Microprobes for Contacting Electronic Components and Method for Making Such Probes
US9244101B2 (en) * 2003-02-04 2016-01-26 University Of Southern California Electrochemical fabrication process for forming multilayer multimaterial microprobe structures
US10416192B2 (en) 2003-02-04 2019-09-17 Microfabrica Inc. Cantilever microprobes for contacting electronic components
US7567089B2 (en) * 2003-02-04 2009-07-28 Microfabrica Inc. Two-part microprobes for contacting electronic components and methods for making such probes
US8613846B2 (en) * 2003-02-04 2013-12-24 Microfabrica Inc. Multi-layer, multi-material fabrication methods for producing micro-scale and millimeter-scale devices with enhanced electrical and/or mechanical properties
TW579104U (en) * 2003-04-09 2004-03-01 Hon Hai Prec Ind Co Ltd Electrical connector
US9671429B2 (en) 2003-05-07 2017-06-06 University Of Southern California Multi-layer, multi-material micro-scale and millimeter-scale devices with enhanced electrical and/or mechanical properties
TWM249244U (en) * 2003-07-18 2004-11-01 Hon Hai Prec Ind Co Ltd Electrical connector
US7345350B2 (en) 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US10641792B2 (en) 2003-12-31 2020-05-05 University Of Southern California Multi-layer, multi-material micro-scale and millimeter-scale devices with enhanced electrical and/or mechanical properties
US20080108221A1 (en) * 2003-12-31 2008-05-08 Microfabrica Inc. Microprobe Tips and Methods for Making
JP4592292B2 (ja) * 2004-01-16 2010-12-01 株式会社日本マイクロニクス 電気的接続装置
US7282932B2 (en) * 2004-03-02 2007-10-16 Micron Technology, Inc. Compliant contact pin assembly, card system and methods thereof
US7128580B2 (en) * 2004-04-09 2006-10-31 Hon Hai Precision Ind. Co., Ltd. Socket connector with supporting housing protrusions
TWM267656U (en) * 2004-08-20 2005-06-11 Hon Hai Prec Ind Co Ltd Land grid array electrical connector
US7053644B1 (en) * 2004-12-15 2006-05-30 Aehr Test Systems System for testing and burning in of integrated circuits
US7442049B2 (en) * 2005-02-09 2008-10-28 International Business Machines Corporation Electrical connecting device and method of forming same
KR20080002793A (ko) * 2005-03-01 2008-01-04 에스브이 프로브 피티이 엘티디 적층 기판을 구비한 프로브
JP2006261566A (ja) * 2005-03-18 2006-09-28 Alps Electric Co Ltd 電子部品用ホルダ及び電子部品用保持シート、これらを用いた電子モジュール、電子モジュールの積層体、電子モジュールの製造方法並びに検査方法
JP2006261565A (ja) * 2005-03-18 2006-09-28 Alps Electric Co Ltd 電子機能部品実装体及びその製造方法
JP4036872B2 (ja) * 2005-05-18 2008-01-23 アルプス電気株式会社 半導体装置の製造方法
JP2007053071A (ja) 2005-07-20 2007-03-01 Alps Electric Co Ltd 接続素子および前記接続素子を使用した回路接続装置
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7382143B2 (en) * 2006-05-18 2008-06-03 Centipede Systems, Inc. Wafer probe interconnect system
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7442045B1 (en) 2007-08-17 2008-10-28 Centipede Systems, Inc. Miniature electrical ball and tube socket with self-capturing multiple-contact-point coupling
JP2009192309A (ja) * 2008-02-13 2009-08-27 Shinko Electric Ind Co Ltd 半導体検査装置
US7936177B2 (en) * 2008-03-07 2011-05-03 Formfactor, Inc. Providing an electrically conductive wall structure adjacent a contact structure of an electronic device
US20100188825A1 (en) * 2009-01-28 2010-07-29 Honeywell International Inc. Apparatus for isolating multiple circuit boards from vibration
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
DE102011109808B4 (de) 2011-08-08 2022-09-22 Volkswagen Aktiengesellschaft Verfahren zur Herstellung einer Bauteilverbindung durch Elementreibschweißen
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
JP2013080938A (ja) * 2012-11-26 2013-05-02 Japan Electronic Materials Corp 半導体検査装置
JP6500258B2 (ja) * 2015-06-12 2019-04-17 北川工業株式会社 接触部材
US9876307B2 (en) 2015-09-03 2018-01-23 Apple Inc. Surface connector with silicone spring member
US9899757B2 (en) * 2015-09-03 2018-02-20 Apple Inc. Surface connector with silicone spring member
US9801269B1 (en) * 2016-05-10 2017-10-24 Northrop Grumman Systems Corporation Resilient miniature integrated electrical connector
JP6858945B2 (ja) * 2016-06-09 2021-04-14 日本電産リード株式会社 検査治具、検査装置、及びプローブ
DE102017002150A1 (de) * 2017-03-06 2018-09-06 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Elektrisches Kontaktelement
US11262383B1 (en) 2018-09-26 2022-03-01 Microfabrica Inc. Probes having improved mechanical and/or electrical properties for making contact between electronic circuit elements and methods for making

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US923327A (en) * 1908-10-17 1909-06-01 Frank A Champlin Electrical-connection rosette.
US4205588A (en) * 1958-06-10 1980-06-03 The United States Of America As Represented By The Secretary Of The Navy Method and material for fuze render safe procedure
US3193793A (en) * 1963-03-14 1965-07-06 Kenneth W Plunkett Electronic connector
US3290636A (en) * 1963-09-30 1966-12-06 Northern Electric Co Thin-film circuit connector
US3573617A (en) * 1967-10-27 1971-04-06 Aai Corp Method and apparatus for testing packaged integrated circuits
US3936930A (en) * 1972-07-10 1976-02-10 Rca Corporation Method of making electrical connections for liquid crystal cells
US3842189A (en) * 1973-01-08 1974-10-15 Rca Corp Contact array and method of making the same
US3794953A (en) * 1973-01-22 1974-02-26 Security Instr Inc Electrical terminal for conductive foil
US4029375A (en) * 1976-06-14 1977-06-14 Electronic Engineering Company Of California Miniature electrical connector
US4209745A (en) * 1978-06-12 1980-06-24 Everett/Charles, Inc. Interchangeable test head for loaded test member
US4202588A (en) * 1978-11-29 1980-05-13 Technical Wire Products Electrical connector and support means therefor
US4239312A (en) * 1978-11-29 1980-12-16 Hughes Aircraft Company Parallel interconnect for planar arrays
US4352061A (en) * 1979-05-24 1982-09-28 Fairchild Camera & Instrument Corp. Universal test fixture employing interchangeable wired personalizers
JPS56116282A (en) * 1980-02-19 1981-09-11 Sharp Kk Electronic part with plural terminals
US4403272A (en) * 1980-06-02 1983-09-06 Oak Industries Inc. Membrane switch interconnect tail and printed circuit board connection
US4428633A (en) * 1982-03-01 1984-01-31 Amp Incorporated Dual-in-line socket assembly
JPS5987842A (ja) * 1982-11-10 1984-05-21 Toshiba Corp Ic/lsiソケツト
US4553192A (en) * 1983-08-25 1985-11-12 International Business Machines Corporation High density planar interconnected integrated circuit package
US4615573A (en) * 1983-10-28 1986-10-07 Honeywell Inc. Spring finger interconnect for IC chip carrier
US6330164B1 (en) * 1985-10-18 2001-12-11 Formfactor, Inc. Interconnect assemblies and methods including ancillary electronic component connected in immediate proximity of semiconductor device
US6043563A (en) 1997-05-06 2000-03-28 Formfactor, Inc. Electronic components with terminals and spring contact elements extending from areas which are remote from the terminals
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5829128A (en) * 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
US4770641A (en) * 1986-03-31 1988-09-13 Amp Incorporated Conductive gel interconnection apparatus
US4988306A (en) * 1989-05-16 1991-01-29 Labinal Components And Systems, Inc. Low-loss electrical interconnects
US5264268B1 (en) * 1986-07-15 1998-12-22 Mcneil Ppc Inc Sanitary napkin with composite cover
US4813129A (en) 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
JPS6447090A (en) * 1987-08-18 1989-02-21 Seiko Epson Corp Circuit board
JPS6447090U (de) 1987-09-17 1989-03-23
JPH01313969A (ja) * 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
US4871316A (en) * 1988-10-17 1989-10-03 Microelectronics And Computer Technology Corporation Printed wire connector
US5366380A (en) * 1989-06-13 1994-11-22 General Datacomm, Inc. Spring biased tapered contact elements for electrical connectors and integrated circuit packages
US5030109A (en) * 1990-08-24 1991-07-09 Amp Incorporated Area array connector for substrates
US5136238A (en) * 1990-11-26 1992-08-04 Electro-Fix, Inc. Test fixture with diaphragm board with one or more internal grounded layers
US5172050A (en) 1991-02-15 1992-12-15 Motorola, Inc. Micromachined semiconductor probe card
FR2680284B1 (fr) 1991-08-09 1993-12-03 Thomson Csf Dispositif de connexion a tres faible pas et procede de fabrication.
JPH0564784A (ja) 1991-09-04 1993-03-19 Easy Net:Kk 電極式水処理装置
DE4135887A1 (de) * 1991-10-31 1993-05-06 Wolfram Dr. 4040 Neuss De Seiler Vorrichtung zum abtauen von kaeltetrocknern unter 0(grad) c
US5199889A (en) * 1991-11-12 1993-04-06 Jem Tech Leadless grid array socket
US5309324A (en) * 1991-11-26 1994-05-03 Herandez Jorge M Device for interconnecting integrated circuit packages to circuit boards
US5252916A (en) * 1992-01-27 1993-10-12 Everett Charles Technologies, Inc. Pneumatic test fixture with springless test probes
US5338208A (en) * 1992-02-04 1994-08-16 International Business Machines Corporation High density electronic connector and method of assembly
JPH0669663A (ja) 1992-08-18 1994-03-11 Sony Corp コンデンサ内蔵多層基板
EP0615131A1 (de) 1993-03-10 1994-09-14 Co-Operative Facility For Aging Tester Development Sonde für Halbleiterscheiben mit integrierten Schaltelementen
US5373231A (en) 1993-06-10 1994-12-13 G. G. B. Industries, Inc. Integrated circuit probing apparatus including a capacitor bypass structure
JP3293334B2 (ja) * 1993-08-25 2002-06-17 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2963828B2 (ja) 1993-09-24 1999-10-18 東京エレクトロン株式会社 プローブ装置
US5573172A (en) * 1993-11-08 1996-11-12 Sawtek, Inc. Surface mount stress relief hidden lead package device and method
JP3400051B2 (ja) * 1993-11-10 2003-04-28 ザ ウィタカー コーポレーション 異方性導電膜、その製造方法及びそれを使用するコネクタ
US5974662A (en) 1993-11-16 1999-11-02 Formfactor, Inc. Method of planarizing tips of probe elements of a probe card assembly
US5772451A (en) 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US6482013B2 (en) 1993-11-16 2002-11-19 Formfactor, Inc. Microelectronic spring contact element and electronic component having a plurality of spring contact elements
US5475317A (en) * 1993-12-23 1995-12-12 Epi Technologies, Inc. Singulated bare die tester and method of performing forced temperature electrical tests and burn-in
US5495667A (en) * 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
KR100335165B1 (ko) 1994-11-15 2002-05-04 이고르 와이. 칸드로스 반도체 장치에 스프링 요소를 장착하는 방법
KR100324059B1 (ko) 1994-11-15 2002-04-17 이고르 와이. 칸드로스 초소형 전자 부품용 상호 접속 요소
US5633535A (en) * 1995-01-27 1997-05-27 Chao; Clinton C. Spacing control in electronic device assemblies
JP2876106B2 (ja) * 1995-01-31 1999-03-31 タバイエスペック株式会社 バーンイン用複合体及び複合体使用バーンイン装置
US5773986A (en) * 1995-04-03 1998-06-30 Motorola, Inc Semiconductor wafer contact system and method for contacting a semiconductor wafer
JP2968051B2 (ja) 1995-05-26 1999-10-25 フォームファクター,インコーポレイテッド 半導体素子にばね接触子を実装するチップ相互接続キャリア及び方法
EP0886894B1 (de) 1995-05-26 2005-09-28 Formfactor, Inc. Kontakträger zum bestücken von substraten mit federkontakten
JP2799973B2 (ja) 1995-07-06 1998-09-21 日本電子材料株式会社 垂直作動式プローブカード
US5869961A (en) * 1995-07-31 1999-02-09 Spinner; Howard D. Smart IC-test receptacle having holes adapted for mounting capacitors arranged adjacent to pin positions
JPH0945740A (ja) 1995-08-01 1997-02-14 Nippon Steel Corp 半導体基板の評価方法及びそれに用いるチェック用ボード
WO1997043654A1 (en) 1996-05-17 1997-11-20 Formfactor, Inc. Microelectronic spring contact elements
WO1998001906A1 (en) 1996-07-05 1998-01-15 Formfactor, Inc. Floating lateral support for ends of elongate interconnection elements
JPH10125857A (ja) 1996-10-18 1998-05-15 Fuji Electric Co Ltd コンデンサ内蔵基板およびその基板を用いた電子装置
US5952840A (en) * 1996-12-31 1999-09-14 Micron Technology, Inc. Apparatus for testing semiconductor wafers
US6072323A (en) * 1997-03-03 2000-06-06 Micron Technology, Inc. Temporary package, and method system for testing semiconductor dice having backside electrodes
US6224396B1 (en) * 1997-07-23 2001-05-01 International Business Machines Corporation Compliant, surface-mountable interposer
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
US6664628B2 (en) * 1998-07-13 2003-12-16 Formfactor, Inc. Electronic component overlapping dice of unsingulated semiconductor wafer
US6705876B2 (en) * 1998-07-13 2004-03-16 Formfactor, Inc. Electrical interconnect assemblies and methods
US6694941B2 (en) * 2001-08-24 2004-02-24 Kioritz Corporation Starter
US7084650B2 (en) * 2002-12-16 2006-08-01 Formfactor, Inc. Apparatus and method for limiting over travel in a probe card assembly

Also Published As

Publication number Publication date
US20040127074A1 (en) 2004-07-01
US20010012704A1 (en) 2001-08-09
US7618281B2 (en) 2009-11-17
EP1097617A1 (de) 2001-05-09
US7169646B2 (en) 2007-01-30
US20070123082A1 (en) 2007-05-31
AU2107299A (en) 2000-02-01
JP4389209B2 (ja) 2009-12-24
US20060024988A1 (en) 2006-02-02
JP2004251910A (ja) 2004-09-09
WO2000003569A1 (en) 2000-01-20
CN1317224A (zh) 2001-10-10
EP1583406A3 (de) 2009-09-23
US6705876B2 (en) 2004-03-16
TW404033B (en) 2000-09-01
US6948941B2 (en) 2005-09-27
EP1097617B1 (de) 2005-07-20
JP3949377B2 (ja) 2007-07-25
KR20010074710A (ko) 2001-08-09
KR100423683B1 (ko) 2004-03-22
JP2002520864A (ja) 2002-07-09
CN1203739C (zh) 2005-05-25
EP1583406A2 (de) 2005-10-05
DE69926241D1 (de) 2005-08-25

Similar Documents

Publication Publication Date Title
DE69926241T2 (de) Leiterplatten-verbindungsvorrichtung und herstellungsverfahren
DE69133468T3 (de) Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe
DE69635227T2 (de) Kontakträger zum bestücken von substraten mit federkontakten
DE69633334T2 (de) Photolithographisch gemusterter federkontakt
DE69533336T2 (de) Testkarte und ihre anwendung
DE69535266T2 (de) Mikroelektronische montage mit mehrfachen leiterverformungen
DE69922656T2 (de) Zusammenbau von elektronischen komponenten mittels federpackungen
DE69819216T2 (de) Freitragende Kugelverbindung für integrierte Schaltungschippackung
DE3509734C2 (de)
DE69829986T2 (de) Testkarte zur wafer-prüfung
DE3616494C2 (de)
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE10129282A1 (de) Anschlußstruktur und zugehöriger Verbindungsmechanismus
DE202005021386U1 (de) Prüfkopf mit einem Messfühler mit Membranaufhängung
DE10151125A1 (de) Anschlussstruktur und zugehöriges Herstellungsverfahren sowie die Anschlussstruktur verwendende Prüfanschlussanordnung
DE10145147A1 (de) Anschlußstruktur und zugehöriges Herstellungsverfahren sowie die Anschlußstruktur verwendende Prüfanschlußanordnung
DE10105876A1 (de) Anschlußstruktur und zugehöriges Herstellungsverfahren
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
EP1111397B1 (de) Anordnung zum Testen von Chips mittels einer gedruckten Schaltungsplatte
DE4133598A1 (de) Traegerloser, oberflaechenmontierbarer ic-chip
DE10017746B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit mikroskopisch kleinen Kontaktflächen
DE4113034A1 (de) System und verfahren zum automatisierten bandbonden, die die reparatur erleichtern
DE10250634A1 (de) Nachgiebige Entlastungsverkapselung auf Waferebene
DE3545560A1 (de) Elektrischer druckpassungssockel fuer eine direkte verbindung mit einem halbleiterchip
DE60102345T2 (de) Herstellungsverfahren für eine sondenkarte mit mehreren kontaktpunkten zur prüfung von integrierten schaltungen mit kugelmatrix-verpackung (bga)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition