DE69838849T2 - Mehrchip-Modulstruktur und deren Herstellung - Google Patents

Mehrchip-Modulstruktur und deren Herstellung Download PDF

Info

Publication number
DE69838849T2
DE69838849T2 DE69838849T DE69838849T DE69838849T2 DE 69838849 T2 DE69838849 T2 DE 69838849T2 DE 69838849 T DE69838849 T DE 69838849T DE 69838849 T DE69838849 T DE 69838849T DE 69838849 T2 DE69838849 T2 DE 69838849T2
Authority
DE
Germany
Prior art keywords
base substrate
chip module
module structure
electrically conductive
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69838849T
Other languages
English (en)
Other versions
DE69838849D1 (de
Inventor
Kenji Kokubunji-shi SEKINE
Hiroji Kokubunji-shi YAMADA
Matsuo Kobubunji-shi YAMASAKI
Osamu Kokubunji-shi KAGAYA
Kiichi Kokubunji-shi YAMASHITA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP25958997A external-priority patent/JP3840761B2/ja
Priority claimed from JP6972798A external-priority patent/JP3815033B2/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE69838849D1 publication Critical patent/DE69838849D1/de
Application granted granted Critical
Publication of DE69838849T2 publication Critical patent/DE69838849T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Mehrchipmodulstruktur mit einer Vielzahl von bloßen Halbleitervorrichtungen und wenigstens einer auf einem Basissubstrat angebrachten leitfähigen Säule, sowie ein Verfahren zu deren Herstellung.
  • Um elektronische Einrichtungen zu schaffen, die klein sind und eine hohe Leistungsfähigkeit haben, ist als Einrichtung das so genannte Mehrchipmodul bekannt, bei dem eine Vielzahl von bloßen Halbleiterchips und passive Elemente zur Bildung eines Moduls miteinander verbunden sind.
  • Ein Beispiel der herkömmlichen Verfahren zum Aufbau eines bloßen Halbleiterchips ist in JP-A-3-155144 (offengelegt am 3. Juli 1991) beschrieben. Bei diesem Beispiel wird ein Loch, welches größer ist als der Halbleiter-IC-Chip mit vorgegebenem Ausmaß, zunächst in einer isolierenden Schicht ausgebildet, die dicker ist als die bloßen Halbleiterchips mit vorgegebenen Abmessungen. Diese isolierende Schicht wird auf eine Trägerplatte mit einem Kleber aufgesteckt und der bloße Halbleiter-IC-Chip wird mit einem Kleber in das Loch in der isolierenden Schicht eingebunden. Ein Flüssigkleber aus dem gleichen Material, wie das der isolierenden Schicht, wird in Spalten zwischen der isolierenden Schicht und dem bloßen Halbleiter-IC-Chip und auf der Oberfläche des bloßen Halbleiter-IC-Chips aufgebracht, sodass die Oberfläche der isolierenden Schicht eine einheitliche Höhe über der Trägerplatte hat. Der aufgebrachte Kleber wird zum Aushärten erhitzt und der Kleber auf den Kontaktstellen des bloßen Halbleiter-IC-Chips wird mittels Fotolithografie entfernt. Dann wird eine leitfähige Schicht über den gesamten Oberflächen angeordnet und mittels Fotolithografie strukturiert, um vorgegebene Verbindungsverdrahtungsmuster auszubilden.
  • Ein Beispiel herkömmlicher Halbleitervorrichtungen (insbesondere Mehrchipmodule) und deren Herstellungsverfahren ist in der JP-A-5-47856 (offengelegt am 26. Februar 1993) offenbart. Bei diesem Beispiel ist ein Chip auf wenigstens einem auf einem Bauelement vorgesehenen Abschnitt angebracht, und eine isolierende Schicht überzieht das Bauelement und die Chips. Durchgangslöcher sind in der isolierenden Schicht vorgesehen, um die Verbindungsstellen auf dem Bauelement und die Verbindungsstellen auf den Chips zu verbinden. Die Verbindungslöcher sind durch Verdrahtungsverbindungsmuster verbunden.
  • In den Beispielen der JP-A-3-155144 und der JP-A-5-47856 ist die Trägerplatte oder das tragende Bauelement ein isolierendes Substrat, und das Material des isolierenden Substrats hat im Allgemeinen eine um eine Größenordnung oder mehr geringere thermische Leitfähigkeit als die Leitfähigkeit des Halbleitermaterials. Daher sind diese Beispiele nicht zum Aufbau von Chips mit großem Leistungsverbrauch, wie Leistungsverstärker, geeignet.
  • Außerdem haben im Beispiel von JP-A-5-47856 die angeordneten leitfähigen Schichten (beispielsweise das Au-Si-Eutektikum oder ein leitfähiger Kleber) auf den Rückseiten der Chips keine elektrische Verbindungen mit den Leitungsdrähten auf der Isolierschicht.
  • Auch beim Beispiel der JP-A-3-155144 eines herkömmlichen bloßen Halbleiterchip-Aufbauverfahrens, können Vertiefungen in Folge eines Zusammenziehens des Harzes an den Oberflächen des ausgehärteten Harzes, welches in die Spalten zwischen der Isolierschicht und den bloßen Halbleiter-IC-Chips eingefüllt sind, entstehen, wenn das gleiche Flüssigharz, wie das Material der Isolierschicht, in die Spalten zwischen der Isolierschicht und den bloßen Halbleiter-IC-Chips eingefüllt ist und die Oberflächen der bloßen Halbleiter-IC-Chips so überzieht, dass die überzogene Flüssigharzoberfläche eine einheitliche Höhe über der Trägerplatte hat, und das Flüssigharz zum Aushärten erhitzt wird. Das Auftreten von Vertiefungen in den Spalten hat manchmal Kurzschlüsse oder eine Fehlverbindung in den Leitungsdrähten auf den Spalten zur Folge.
  • Die EP-A1-0735806 zeigt eine Montageplatte mit einem keramischen Substrat, auf der LSI-Elemente angeordnet sind und eine Mehrlagenverdrahtung ausgebildet ist.
  • Sogar im Beispiel der JP-A-5-47856 von den Halbleitervorrichtungen und deren Herstellungsverfahren können manchmal Vertiefungen in der Isolierschicht über den Spalten zwischen dem Bauelement und den Chips in Folge der Kontraktion des Harzes hervorgerufen werden, wenn das Flüssigharz zum Aushärten erhitzt wird. Die Vertiefungen können Kurzschlüsse oder Fehlverbindungen in den Drahtverbindungen über den Spalten hervorrufen.
  • Als Mittel zur Lösung dieses Problems ist ein Mehrchipmodul vom vergrabenen Chiptyp bekannt. Bei diesem Verfahren werden zunächst eine Vielzahl von Vorsprüngen oder Ausnehmungen in einem Metall-Basissubstrat vorgesehen und bloße Halbleiterchips werden in die Ausnehmungen eingesetzt und mit einer isolierenden Harzschicht überzogen, sodass die bloßen Chips vergraben sind. Die Isolierschicht wird durch Schleifen oder dergleichen geglättet, sodass die Isolierschicht bündig mit den Anschlusselektroden auf den bloßen Halbleiterchips gemacht werden kann. Dann werden passive Dünnschichtkomponenten, Metallschichten und Isolierschichten auf dem Basissubstrat montiert und aufgebracht, um eine Mehrlagenstruktur auszubilden. Bei diesem Verfahren können gewünschte Vorsprünge oder Ausnehmungen jedoch nicht leicht auf dem Basissubstrat ausgebildet werden.
  • Zusätzlich sind die herkömmlichen Ausführungen so aufgebaut, dass sie die Anbringung einer Kappe auf jeder Mehrchipmodulstruktur nicht ermöglichen. Daher können die herkömmlichen Strukturen vor einer Beschädigung von außen nicht mechanisch geschützt werden, sodass diese leicht brechen können. Darüber hinaus, wenn diese in einem Hochfrequenzbereich betrieben werden, sind sie Störungen von außen unterworfen, da ihre elektromagnetische Abschirmungen schwach werden.
  • Offenbarung der Erfindung
  • Dementsprechend sieht die vorliegende Erfindung eine Mehrchipmodulstruktur vor, wie diese in Anspruch 1 definiert ist. Die Mehrchipmodulstruktur der Erfindung umfasst ein Basissubstrat zur Anbringung einer Vielzahl von bloßen Halbleiterchipvorrichtungen, welches eine erste und eine zweite Hauptfläche hat. Die erste Hauptfläche hat wenigstens einen auf ihr ausgebildeten Vorsprung und wenigstens zwei Ausnehmungen, in die die bloßen Halbleiterchipvorrichtungen einzubringen sind. Die Tiefe der Ausnehmungen ist vorzugsweise kleiner als die Länge des Vorsprungs, und die Ausnehmungen haben vorzugsweise eine höhere Oberflächenweichheit als die erste Hauptoberfläche des Metallsubstrats.
  • Gemäß der Erfindung hat ein Basissubstrat aus Metall oder Halbleitermaterial eine Vielzahl von Ausnehmungen, die zuvor auf einer Hauptoberfläche integriert ausgebildet sind, zur Aufbringung von bloßen Chipvorrichtungen, und eine Vielzahl von säulenartigen Vorsprüngen als Teil des Basissubstrats. Zusätzlich sind Rinnen vorgesehen, um die Säulenfüße einiger Säulen zu umgeben, und die bloßen Chipvorrichtungen umfassen Halbleiterelemente oder IC-Chips mit leitfähigen Anschlüssen, die an auf den Ausnehmungen angebrachten Elektroden vorgesehen sind. Die bloßen Chipvorrichtungen sind zum Vergraben mit einer Isolierschicht überzogen. Die Isolierschicht und die Anschlüsse der bloßen Chipvorrichtungen sind geglättet, damit diese den gleichen Level haben. Ein elektrischer Verbindungsleiter, vorzugsweise ein Drahtverbindungsmuster, einer metallischen Schicht und eine Isolierschicht sind darauf ausgebildet. Das Basissubstrat ist von der Rückseite zum Verdünnen geätzt oder geschliffen, sodass inselartig Leitungen erscheinen, die durch die Isolationsschicht isoliert sind, womit Elektroden ausgebildet sind, die von einem Leiter mit Referenzpotential isoliert sind, der auf der Rückseite des Basissubstrats ausgebildet ist.
  • Außerdem wird das Basissubstrat vorher auf der rückseitigen Hauptoberfläche gegenüberliegend zur Hauptoberfläche, auf der die bloßen Chipvorrichtungen angebracht werden, bearbeitet, um vorzugsweise in dieser rückseitigen Hauptoberfläche eine Vielzahl von Ausnehmungen auszubilden, die tiefer sind als der Bereich, der weggeätzt oder niedergeschliffen wird, wenn das Basissubstrat zum Verdünnen von der rückseitigen Hauptoberfläche her geätzt oder geschliffen wird, sodass, wenn das Basissubstrat nach dem Verdünnungsprozess in Einheitsmodulgrößen geschnitten worden ist, das Substrat jedes Einheitsmoduls mit den bloßen Chipvorrichtungen, die auf der ersten Hauptoberfläche angebracht sind, Ausnehmungen auf seinen Seiten haben kann, und eine Metallkappe mit entgegengesetzter Ausnehmung wird in die Ausnehmungen auf den Modulseiten eingesetzt, um das Einheitsmodul abzudecken.
  • Eine Struktur zum Aufbringen einer Vielzahl von bloßen Halbleiterchipvorrichtungen kann durch partielles chemisches Ätzen eines Metallsubstrats hergestellt werden, welches eine erste und eine zweite Hauptoberfläche hat, damit wenigstens eine Ausnehmung in der ersten Hauptoberfläche ausgebildet werden kann, und durch mechanische Bearbeitung der ersten Hauptoberfläche des Metallsubstrats, damit wenigstens zwei Ausnehmungen zum Aufbringen von bloßen Halbleiterchipvorrichtungen in einem Bereich der geätzten ersten Hauptober fläche des Metallsubstrats ohne vorgesehene Vorsprünge ausgebildet werden können. Die Ausnehmungen, die durch einen mechanischen Bearbeitungsschritt ausgeformt werden, haben eine geringere Tiefe als die Länge des durch den chemischen Ätzschritt ausgebildeten Vorsprungs und haben eine höhere Oberflächenglätte als die geätzte Hauptoberfläche des Metallsubstrats.
  • Ein Basissubstrat kann durch einen Zweischritt-Arbeitsprozess mit Ätzen und Druckbearbeitung hergestellt werden. Abstehende leitfähige Säulen und Wände, die die individuellen Module umgeben, werden integriert als Teil des Basissubstrats durch die erste Stufe eines Ätzprozesses ausgebildet.
  • Dann, nachdem die zuvor im Basissubstrat vorgesehenen Lochmarkierungen mit den Markierungen der Gussform ausgerichtet sind, ist das Basissubstrat eingepasst und wird durch die zweite Druckbearbeitungsstufe gepresst, um Ausrichtungsmarkierungen zu formen, an denen bloße Halbleiterchipvorrichtungen anzubringen sind. In diesem Fall sind die Ausrichtungsmarkierungen Ausnehmungen und die Seitenwände der Ausnehmungen haben im Wesentlichen eine vorgesehene Verjüngung von 15° bis 30°. Insbesondere diese Verjüngung hilft, die Vorrichtungen in die Markierungen hinuntergleiten zu lassen, womit sich eine leichte Selbstausrichtung ergibt, wenn die Chipvorrichtungen aufgebracht werden.
  • Das bedeutet, dass bei dem zweistufigen Bearbeitungsprozess das metallische Basissubstrat durch die erste Stufe des Ätzprozesses tief eingeätzt werden kann, sodass die Ausnehmungen, in die eine Vielzahl von bloßen Halbleiterchipvorrichtungen zu vergraben sind, und die abstehenden Verbindungssäulen, gleichzeitig hergestellt werden können. Außerdem kann durch die zweite Stufe der Druckbearbeitung die geätzte, raue Metalloberfläche geglättet werden und vielstufige Ausnehmungen mit einer Verjüngung können leicht ausgeformt werden, wenn das Substrat zwischen Formen mit Vorsprüngen gepresst wird.
  • Nachdem das Basissubstrat dem obigen zweistufigen Arbeitsprozess unterzogen worden ist, werden bloße Halbleiterchipvorrichtungen mit Metallanschlüssen mit den Montagemarkierungen der Chipvorrichtung verbunden. Dann werden die bloßen Chipvorrichtungen zum Vergraben mit einer Harz-Isolierschicht überzogen und die Isolierschicht wird geschliffen oder poliert bis die Isolierschicht und die Anschlüsse der bloßen Chipvorrichtungen die gleiche Höhe haben. Darüber hinaus wird auf diesem ein Verdrahtungsverbindungsmuster ausge bildet, um eine dünne, kleinformatige Mehrchipmodulstruktur fertig zu stellen.
  • Kurzbeschreibung der Zeichnungen
  • 1a bis 1e sind Querschnittsansichten, auf die bei der Erläuterung der Herstellungsverfahren für ein Basissubstrat gemäß einem Ausführungsbeispiel der Erfindung Bezug genommen wird.
  • 2a bis 2d sind Querschnittsansichten, auf die bei der Erläuterung der Herstellungsverfahren für ein Basissubstrat gemäß einem anderen Ausführungsbeispiel der Erfindung Bezug genommen wird.
  • 3a und 3b sind eine Draufsicht und eine Querschnittsansicht, die Führungsmarkierungen und das Layout von umgebenden Wänden in einem Substrat gemäß einem anderen Ausführungsbeispiel der Erfindung zeigen.
  • 4a bis 4d sind Querschnittsansichten, die die Herstellungsverfahren für eine Mehrchipmodulstruktur gemäß einem anderen Ausführungsbeispiel der Erfindung zeigen.
  • 5a und 5b sind Querschnittsansichten, die die Herstellungsverfahren für ein Basissubstrat gemäß einem anderen Ausführungsbeispiel der Erfindung zeigen.
  • 6 ist eine Querschnittsansicht einer Mehrchipmodulstruktur gemäß einem anderen Ausführungsbeispiel der Erfindung.
  • 7 ist eine Draufsicht, die die Rückseite der in 6 dargestellten Struktur zeigt.
  • 8a bis 8g sind Diagramme, die die Herstellungsverfahren für eine Mehrchipmodulstruktur gemäß einem anderen Ausführungsbeispiel der Erfindung zeigen.
  • 9 ist eine Querschnittsansicht, die die Herstellungsverfahren für eine Mehrchipmodulstruktur gemäß einem anderen Ausführungsbeispiel der Erfindung zeigt.
  • 10 ist eine Draufsicht, die die Rückseite der in 9 dargestellten Struktur zeigt.
  • 11 ist eine Querschnittsansicht einer Mehrchipmodulstruktur gemäß einem anderen Ausführungsbeispiel der Erfindung.
  • 12 ist eine Draufsicht, die die Rückseite der in 11 gezeigten Struktur zeigt.
  • 13 ist ein Schaltbild eines Ausführungsbeispiels einer Schaltung, die in der Mehrchipmodulstruktur enthalten ist.
  • 14 ist ein Diagramm, welches ein Ausführungsbeispiel eines oben auf der Mehrchipmodulstruktur dargestellten Musters gemäß einem Ausführungsbeispiel der Erfindung zeigt.
  • Bevorzugte Ausführung der Erfindung
  • 1a bis 1e zeigen die Herstellungsverfahren für ein Basissubstrat gemäß einem Ausführungsbeispiel der Erfindung. Als erste Stufe wird eine Abdeckmaske 12 für das Ätzen, wie in 1a, durch Fotolithografie auf der ersten Hauptoberfläche, die beispielsweise aus Kupfer, Cu, besteht, ausgebildet. Dann wird das metallische Basissubstrat 11, wie in 1b gezeigt, auf eine Tiefe von 180 μm mit einem chemischen Ätzmittel aus Eisenchlorid geätzt, um eine abstehende Verbindungssäule oder einen Vorsprung 13 auszubilden. Wie in 1c gezeigt, wird der Pressvorgang als zweite Stufe ausgeführt. Das metallische Basissubstrat 11 mit der ausgebildeten Verbindungssäule 13 wird zwischen Metallformen 14, 14' eingepasst und dann beginnt allmählich der Pressvorgang durch Anwendung einer Gewichtsbeaufschlagung 16 (ein metallischer Formvorsprung 15 mit einem Konus ist dargestellt, der mit einem Kreis markiert ist). Wie in 1d gezeigt, ist der Pressvorgang mit der letzten Belastung abgeschlossen. Die Tiefe der sich ergebenden Ausnehmung 17 ist im Allgemeinen kleiner als die Länge des Vorsprungs 13.
  • Das Basissubstrat 11, welches wie in 1e gezeigt von den metallischen Formen befreit ist, hat eine Markierungsausnehmung oder Ausnehmung 17 von 20 μm Tiefe und mit einem Schrägenwinkel von 15° bis 60°, die an einer Position ausgebildet ist, wo eine Halbleiterchipvorrichtung platziert und verbunden wird, um somit die Herstellung des Basissubstrats gemäß der zweiten Bearbeitungsstufe abzuschließen. Der Bereich der Ausnehmung 17 verringert sich oder verjüngt sich zum Boden hin.
  • Das Merkmal der zweistufigen Bearbeitung ist, dass die Basissubstratoberfläche durch den Ätzprozess der ersten Stufe tief eingraviert ist, um den Vorsprung auszubilden, in welchem eine bloße Halbleiterchipvorrichtung vergraben wird, und dass im Pressvorgang der zweiten Stufe das Basissubstrat mit dem Vorsprung zwischen den Metallformen mit einem konischen Vorsprung eingefügt wird und durch Anwendung einer geringen Belastung gepresst wird, sodass die unregelmäßige Metalloberfläche, die durch das Ätzen aufgeraut wurde, geglättet werden kann und die Ausnehmungsmarkierung oder Ausnehmung ausgebildet wird, die eine höhere Glätte hat als die geätzte Oberfläche. Das Material des Basissubstrats 11 kann Aluminium, Al, sein.
  • 2a bis 2d zeigen die Herstellungsvorgänge für ein Basissubstrat, das für eine Einzelmodulstruktur verwendet wird und eine Vielzahl von bloßen Halbleiterchipvorrichtungen gemäß einem anderen Ausführungsbeispiel der Erfindung umfasst.
  • Ein metallisches Basissubstrat 21 besteht aus Kupfer, Cu. Die Größe der Module, die auf dem Substrat auszubilden sind, beträgt 10 mm zum Quadrat. Zuerst wird als erste Stufe eine Abdeckschicht 22 zum Ätzen, wie in 2a gezeigt, durch Fotolithografie auf dem Basissubstrat 21 ausgebildet. Das Basissubstrat wird durch die Maske der Abdeckschicht geätzt, um Verbindungssäulen mit einem Durchmesser von 200 μm und einer im Wesentlichen säulenartigen Form und randartigen Wänden mit 600 μm Breite auszubilden, als Trennung zwischen Modulstrukturen. Wie in 2b gezeigt, ist das metallische Basissubstrat 21 durch die Maske auf eine Tiefe von etwa 180 μm mit einem chemischen Ätzmittel aus Eisenchlorid-Basismaterial geätzt, um Verbindungssäulen oder den Vorsprung 23 und die Umgebungswände 24 zur Trennung zwischen Modulstrukturen auszubilden. Die Umgebungswände 24 bilden jeweils einen leitfähigen Block, der an der äußersten Seite des Basissubstrats an jedem Modul vorgesehen ist und als elektromagnetische Abschirmung dient und die Modulstruktur mechanisch verstärkt.
  • Dann wird als zweite Stufe die Pressbearbeitung durchgeführt, wie in 2c gezeigt. Nachdem das Basissubstrat und die Metallformen 25, 25' an Führungsmarkierungen, die auf dem Basissubstrat und an Markierungen auf der Form 25 ausgebildet sind, zugeordnet und eingepasst sind, wird damit begonnen, das Basissubstrat 21 allmählich zwischen den Formen 25, 25' durch Anwendung einer Belastung 26 einzupressen (einer der metallischen Formvorsprünge 27 mit einem Konus ist dargestellt, gekennzeichnet durch einen Kreis). In diesem Fall ist es notwendig, dass die metallischen Formen leicht größer ausgeführt sind, damit verhindert werden kann, dass die Verbindungssäulen 23 und Umgebungswände 24 beim Pressvorgang deformiert werden. Wie in 2d gezeigt, sind ausgenommene Markierungen oder Ausnehmungen 28, in die bloße Halbleiterchipvorrichtungen einzubringen sind, auf der geätzten Oberfläche des Basissubstrats 21 nach der Pressbearbeitung ausgeformt. Bei dieser zweistufigen Bearbeitung sind die Verbindungssäulen 23 und die umgebenden randähnlichen Wände 24 zur Trennung zwischen Modulstrukturen durch Ätzen hergestellt und die Ausnehmungsmarkierungen 28, in denen bloße Halbleiterchipvorrichtungen angebracht werden, sind auf dem Basissubstrat durch eine Pressbearbeitung ausgeformt.
  • 3a und 3b zeigen das Layout von Führungsmarkierungen und randähnlichen Wänden zur Trennung zwischen Modulen, die auf dem Basissubstrat gemäß einem anderen Ausführungsbeispiel der Erfindung vorgesehen sind.
  • 3a ist eine Draufsicht des Basissubstrats von 75 mm im Durchmesser, 700 μm in der Dicke, bestehend aus einer Kupferplatte, Cu, auf der eine Vielzahl von Modulstrukturen mit jeweils 10 mm im Quadrat ausgebildet sind. Öffnungen mit 3 mm im Durchmesser sind in dem Substrat als Führungsmarkierungen 31 entlang der Substratperipherie an vier Positionen vorgesehen, die zur Ausrichtung mit den metallischen Formmarkierungen vor der Pressbearbeitung dienen. Zusätzlich sind randähnliche Wände 32 zwischen den Modulstrukturen vorgesehen, um zu verhindern, dass das Basissubstrat sich beim Prozess des Vergrabens verbiegt, bei dem die Isolierschicht über die Substratoberfläche aufgefüllt wird, um die bloßen Chipvorrichtungen nach deren Anbringung abzudecken, und um als Schutz-Seitenwände zu dienen, wenn das Substrat in individuelle Modulstrukturen geschnitten wird. Die Referenzzahl 33 repräsentiert die Säulen oder Vorsprünge, die in jeder Modulstruktur ausgebildet sind.
  • 3b ist eine Querschnittsansicht entlang der Linie IIIB-IIIB von 3a. Die Markierungen 34, in die bloße Chipvorrichtungen eingesetzt sind und die durch die Pressbearbeitung hergestellt werden, haben an den Seiten jeweils eine Schräge von 45°.
  • Die 4a bis 4d zeigen Herstellungsverfahren für eine Mehrchipmodulstruktur gemäß einem anderen Ausführungsbeispiel der Erfindung.
  • Wie zunächst in 4a gezeigt, umfassen bloße Chipvorrichtungen 47 jeweils eine Vielzahl von Halbleitervorrichtungen oder IC-Chips mit Metallanschlüssen 46 (beispielsweise aus Gold, Au, oder Aluminium, Al) an den Elektroden, die mit einem Au-Sn-Eutektik-Lötmittel auf dem Basissubstrat 41 verbunden sind, welches Verbindungssäulen (Vorsprünge) 42 (einschließlich Rinnen 42', die die Verbindungssäulen umgeben), eine Umgebungswand (Vorsprung) 43 zur Trennung zwischen Modulstrukturen, Elektroden 44 und Markierungen (Ausnehmungen) 45 zur Anbringung bloßer Chipvorrichtungen hat, die zuvor auf der ersten Hauptoberfläche durch Ätzen und eine Pressbearbeitung vorgesehen wurden. Die Markierungen 45 sind durch die Pressbearbeitung, wie bei dem obigen Ausführungsbeispiel erwähnt, ausgebildet worden, und jede hat eine Schräge. Die Vorsprünge 42, 43 sind durch den Ätzvorgang ausgebildet und die Markierungen 45 und Rinnen sind durch die Pressbearbeitung ausgebildet. Dann wird, wie in 4b gezeigt, Epoxydharz 48 als erste Isolierschicht in die Ausnehmungen auf dem Basissubstrat 41 eingefüllt, welches die Vorsprünge und bloßen Chipvorrichtungen 47 auf dem Substrat abdeckt, um diese Vorsprünge und Chipvorrichtungen zu vergraben. Wie in 4c gezeigt, wird das Epoxydharz 48, nachdem es zum Vulkanisieren erhitzt worden ist, an seiner Oberfläche durch Schleifen oder Polieren geglättet, sodass die Verbindungssäulen 42, die Umgebungswände 43 und die metallischen Anschlüsse 46 auf den bloßen Chipvorrichtungen 47 freigelegt werden können. Zusätzlich werden, wie in 4d gezeigt, auf der geglätteten Isolierschicht 48 nacheinander ausgebildet: Eine zweite Isolierschicht 49, auf der passive Dünnschichtkomponenten und Drahtverbindungsmuster als Multilayer (Mehrschicht) aufeinanderfolgend erstellt werden, eine dritte Isolierschicht 50, ein erstes Drahtverbindungsmuster 51 einer Metallschicht, ein Kondensator 52, der auf dem ersten Drahtverbindungsmuster hergestellt ist, ein zweites Drahtverbindungsmuster 53 einer Metallschicht und leitende Durchgangslöcher 54, die die erste und dritte Isolierschicht 49, 50 durchdringen. Danach wird die Rückseite der Mehrchipmodul struktur nivelliert durch Schleifen oder Ätzen, bis die Isolierschicht 48 freiliegt, sodass die Umgebungswände 43 und Elektroden 44 vom Basissubstrat 41 getrennt werden können, um leitfähige Blöcke zu bilden.
  • Außerdem wird das Basissubstrat mit den Modulstrukturen in der Mitte zwischen den angrenzenden Umgebungswänden 43 der Modulstrukturen in einzelne Mehrchipmodulstrukturen geschnitten.
  • Die leitfähigen Säulen 42 werden durch das vergrabene Harz 48 gestützt, welches in die Rinnen 42' und zwischen die Verbindungssäulen 42 und die bloße Chipvorrichtung 47 eingefüllt wurde, und sind gegenüber dem Basissubstrat 41 isoliert. Da die Elektroden direkt aus der Rückseite des Substrats herausgeführt werden können, kann die Mehrchipmodulstruktur direkt auf eine Hauptplatine aufgelötet werden. Damit kann der Anbringungsbereich reduziert werden im Vergleich zu dem Fall, bei dem die Modulstruktur mittels Leitungen elektrisch verbunden wird.
  • 5a und 5b zeigen ein Herstellungsverfahren für ein Basissubstrat gemäß einem anderen Ausführungsbeispiel der Erfindung. Bei diesem Ausführungsbeispiel ist das Substrat mit den leitfähigen Säulen und Wänden, die durch Ätzen gebildet worden sind, zwischen ein Set einer oberen metallischen Form mit Vorsprüngen und einer unteren metallischen Form mit Ausnehmungen, die den Vorsprüngen gegenüberliegen, eingepasst und zusammengepresst.
  • Wie in 5a verdeutlicht, wird ein Substrat 60 mit leitfähigen Säulen 61 und Umgebungswänden 65, die durch Ätzen ausgebildet worden sind, zur plastischen Verformung zwischen eine obere metallische Form 70a und eine untere metallische Form 70b bei einer Pressbearbeitung eingepasst und zusammengepresst, um auf diese Weise Harzfüllrinnen 62 um die leitfähigen Säulen 61 herum und ausgesparte Markierungen 63 für die Chipmontage zu bilden.
  • Da die Ausnehmungen der unteren metallischen Form 70b den Vorsprüngen der oberen metallischen Form 70a gegenüberliegen, können die Bereiche des Substrats, die durch die Vorsprünge der oberen metallischen Form 70a niedergedrückt werden, bei diesem Ausführungsbeispiel in die Ausnehmungen der unteren metallischen Form 70b zurückweichen. Somit kann das Substrat nach der Pressbearbeitung leicht vor einer Verformung, wie einem Verbiegen, bewahrt werden, verglichen mit einer Pressbearbeitung bei Verwendung einer flachen unteren metallischen Form.
  • Die auf der Rückseite des Substrats nach der Pressbearbeitung ausgebildeten Vorsprünge, wie dies in 5b gezeigt ist, können durch ein Schleifen der Rückseite des Substrats, bis die leitfähigen Säulen freiliegen, entfernt werden. Dabei dienen einige Rinnen um die leitfähigen Säulen 61 dazu, die Wände 65 der unabhängigen leitfähigen Blöcke zu bilden.
  • Gemäß dem obigen Ausführungsbeispiel, welches den zweistufigen Prozess des Ätzens und der Pressbearbeitung verwendet, können die Ausnehmungen und Vorsprünge mit einer bestimmten Tiefe reproduzierbar an vorgegebenen Positionen auf dem Basissubstrat hergestellt werden. Außerdem ermöglicht die aufeinanderfolgende Ätztechnik und Pressbearbeitungstechnik eine Vereinfachung des Herstellungsprozesses sowie eine Verkürzung der Herstellungszeit.
  • Außerdem können die durch Ätzen hergestellten Umgebungswände ein Verbiegen des Basissubstrats unterdrücken, wenn die Isolationsschicht aufgefüllt wird, was eine Stabilisierung des Herstellungsprozesses bedeutet.
  • Außerdem kann die Pressbearbeitung die durch den Ätzvorgang aufgeraute Metalloberfläche glätten, wodurch der Spielraum für die Verbindungsmöglichkeiten bei der Anbringung der bloßen Chips erweitert wird. Mit anderen Worten kann eine gute Adhäsion ohne Luftbläschen im Zwischenraum zwischen dem Chip und dem Substrat erhalten werden. Da zusätzlich die Adhäsion erhöht wird, kann die vom Chip erzeugte Hitze leicht abgeführt werden.
  • Auch eine leitungslose Struktur kann erreicht werden, wenn die Elektroden an der Rückseite des Moduls herausgeführt sind.
  • 6 ist eine Querschnittsansicht einer Mehrchipmodulstruktur gemäß einem anderen Ausführungsbeispiel der Erfindung. Mit Bezugnahme auf 6 ist dort ein Basissubstrat 71 gezeigt, welches aus einem leitfähigen Material, wie Metall oder Halbleitermaterial hergestellt ist, und welches Abschnitte 71-1, 71-2, 71-3, 71-4, abgeschrägte Ausnehmungen 72 zur Montage bloßer Chipvorrichtungen, bloße Chipvorrichtungen 73 mit jeweils einer Vielzahl von Halbleiterelementen oder IC-Chips mit metallischen (beispielsweise Au oder Al) Anschlüssen (Verbindungsleitungen) 4 an Elektroden, und eine erste Isolierschicht 75 umfasst, die beispielsweise aus eingefülltem Harz besteht, um die bloßen Chipvorrichtungen 73 und die Säulen 71-3 des Basissubstrats abzu decken. Außerdem sind dort Isolierschichten und leitfähige Schichten gezeigt, die auf der ersten Isolierschicht ausgebildet sind, welche sind: eine zweite und eine dritte Isolierschicht 76, 77, ein erstes Drahtverbindungsmuster 78 einer Metallschicht, ein Kondensator 79, der auf dem ersten Verdrahtungsverbindungsmuster ausgebildet ist, ein zweites Verdrahtungsverbindungsmuster 80 einer Metallschicht, leitfähige Durchgangslöcher 81-1, 81-2, 81-3, die die zweite und dritte Isolierschicht durchdringen, und eine Metallkappe 82, die das gesamte Basissubstrat 71 abdeckt. Diese Mehrchipmodulstruktur ermöglicht es, dass die Elektroden (leitfähige Blöcke) für die Anschlusseinheiten der Signaleingänge/Signalausgänge und der Stromversorgung im Wesentlichen gemeinsam auf der Rückseite des Basissubstrats vorgesehen werden können, wodurch diese auf einfache Weise elektrisch nach außen verbunden werden können. Die Säulen 71-3 des Basissubstrats 71 sind mit dem Verdrahtungsverbindungsmuster 80 der Metallschicht verbunden. Die Kappe kann aus Harz hergestellt sein und dient in diesem Fall dem mechanischen Schutz der Struktur. Die Kappe kann auch ein Harzmaterial sein, welches mit Metall plattiert ist. Dabei dient die Kappe als Abschirmung, wie eine Metallkappe, und dient dem mechanischen Schutz für die Struktur.
  • 7 ist eine Rückansicht der Struktur von 6. Wie in 7 gezeigt, sind der Bezugspotentialbereich 71-1 und der Elektrodenbereich 71-2 des Basissubstrats 71 durch die erste Isolierschicht 75 elektrisch isoliert. Zusätzlich ist zur elektromagnetischen Abschirmung auf den Seiten die leitfähige Wand 71-4 vorgesehen.
  • Die 8a bis 8g zeigen die Herstellungsschritte für eine Mehrchipmodulstruktur gemäß einem anderen Ausführungsbeispiel der Erfindung. 8a ist eine Querschnittsansicht des Basissubstrats 71 mit einer nicht geätzten oder geschliffenen Rückseite. Auf der ersten Hauptoberfläche des Basissubstrats sind die Flachbereiche 71-1 Elektrodenbereiche 71-2, Säulen (Vorsprünge) 71-3, Abschirmwände (Vorsprünge) 71-4 und abgeschrägte Ausnehmungen 72 für die Montage bloßer Chipvorrichtungen durch Ätzen und mechanische Bearbeitung ausgebildet. Das Ätzen und die mechanische Bearbeitung können dabei der Ätzvorgang und die Pressbearbeitung sein, wie diese in den obigen Ausführungsbeispielen verwendet wurden. Ist jedoch das Basissubstrat aus einem Halbleitermaterial (beispielsweise Silikon, Si) kann als mechanische Bearbeitung ein anderer Vorgang als die Pressbearbeitung verwendet werden, beispielsweise ein Fräsvorgang oder eine Schleifbearbeitung.
  • Wie in 8b gezeigt, umfassen bloße Chipvorrichtungen 73 eine Vielzahl von Halbleiterelementen oder IC-Chips mit metallischen (beispielsweise Au oder Al) Anschlüssen 74 auf den Elektroden, die auf dem Basissubstrat, wie in 8a dargestellt, angebracht sind. Wie in 8c gezeigt, ist das isolierende Harz 75 so verwendet, dass es die Ausnehmungen des Basissubstrats ausfüllt und die Vorsprünge sowie die bloßen Chipvorrichtungen auf dem Basissubstrat von 8b abdeckt. In 8d ist veranschaulicht, dass das isolierende Harz 75, welches auf die Ausnehmungen, Vorsprünge und bloßen Chipvorrichtungen der Basis von 8c angewendet worden ist, an seiner Oberfläche durch Schleifen oder Polieren geglättet worden ist. 8e zeigt außerdem, dass auf dem geglätteten Harz Mehrschichten (Multilayers) ausgebildet sind, bestehend aus: der ersten und dritten Isolierschicht 76, 77, einem ersten Verdrahtungsverbindungsmuster 78 einer Metallschicht, einem Kondensator 79 auf dem ersten Verdrahtungsverbindungsmuster, einem zweiten Verdrahtungsverbindungsmuster 80, einer darauf ausgebildeten Metallschicht und leitfähigen Verbindungslöchern 81, die die zweite und dritte Isolierschicht durchdringen.
  • 8f ist eine Rückansicht der Mehrchipmodulstruktur, wie sie in 8e gezeigt ist, nachdem die Rückseite (die zweite Hauptoberfläche des Basissubstrats) durch Ätzen oder Schleifen gegründet wurde, bis der Querschnitt entlang einer Linie VIII-VIII erschienen ist. Die Anschlusseinheiten des Signaleingangs/Signalausgangs und der Stromversorgung (leitfähiger Block) 71-2 sind gegenüber den Basiselektroden 71-1 als Erdverbindungen (Massepotential) durch das isolierende Harz 75 isoliert. 8g zeigt eines der Mehrchipmodule, in den die Mehrchipmodulstruktur von 8e entlang der Mitte zwischen den angrenzenden Abschirmwänden (leitfähige Blöcke) 71-4 geschnitten worden ist, nach der Ausbildung des Bodens von der Rückseite her durch Ätzen oder Schleifen bis zum Querschnitt entlang der Linie VIII-VIII.
  • 9 ist eine Darstellung eines anderen Ausführungsbeispiels der Erfindung. Die flachen Abschnitte 71-1, Elektrodenabschnitte 71-2, Säulen 71-3 und Ausnehmungen 72 zur Anbringung bloßer Chips, sind gemeinsam auf dem Basissubstrat durch Ätzen und mechanische Bearbeitung geschaffen worden, wie in den obigen Ausführungsbeispielen.
  • 10 ist eine Rückansicht der Mehrchipmodulstruktur von 9, nachdem diese durch Ätzen oder Schleifen ausgebildet wurde, bis der Querschnitt entlang der Linie IX-IX erschienen ist. Die Anschlusseinrichtungen für den Signaleingang/Signalausgang und die Stromversorgung 71-2 sind gegenüber den Basiselektroden 71-1 als Erdverbindungen (Massepotential) durch das isolierende Harz 75 isoliert. Außerdem sind Ausnehmungen 83 vorgesehen, die tiefer sind als die Schnittnase, die entfällt, wenn das Substrat durch Ätzen oder Polieren dünner wird, wobei die Ausnehmungen 83 an den Seiten jeder Einheit der Module vorgesehen sind, in die das Substrat geschnitten ist.
  • 11 ist ein Querschnitt einer Moduleinheit einer Mehrchipmodulstruktur gemäß einem anderen Ausführungsbeispiel. Das Substrat ist in individuelle Module geschnitten. Die Moduleinheit hat Kappenfixierausnehmungen 83 an ihren Seiten oder Kanten der Rückseite des Basissubstrats 71 gegenüberliegend zu der Seite, auf der die bloßen Chipvorrichtungen angebracht sind. Die Ausnehmungen sind tiefer als die Schnittnase, die abgeschnitten wird, wenn das Substrat durch Ätzen oder Polieren dünner wird. Nachdem das Substrat durch Ätzen oder Polieren bis zum einem Niveau verdünnt und in Moduleinheiten geschnitten worden ist, ist die Metallkappe 82 mit Ausnehmungen, die den Kappenfixierungsausnehmungen 83 gegenüberliegen in die Ausnehmungen 83 eingepasst worden. Da die Metallkappe 82 als Abschirmung und mechanischer Schutz für die Struktur dient, ist es nicht erforderlich, die Abschirmwände 71-4 vorzusehen. 12 ist eine Rückansicht des Mehrchipmoduls von 11. 11 ist eine Querschnittsansicht entlang der Linie XI-XI in 12.
  • 13 ist ein Diagramm eines Schaltungsbeispiels, welches in der Mehrchipmodulstruktur enthalten ist, gemäß einem Ausführungsbeispiel der Erfindung. Zweistufige Hochfrequenzverstärker verwenden zwei Feldeffekttransistoren (FET), die als Halbleitereinrichtung dargestellt sind. 14 ist ein Diagramm, welches das Muster der Hochfrequenzverstärker von 13 zeigt. Die Anschlusseinheit für den Signaleingang/Signalausgang, Pin/Pout, der Gate-Vorspannungsanschluss Vg und der Drain-Vorspannungsanschluss Vd sind mit den Elektrodenanschlüssen auf der Rückseite über die Durchgangslöcher und leitfähigen Säulen verbunden. Bei diesem Ausführungsbeispiel, sind der FET1 und der FET2 in den einzelnen bloßen Chipvorrichtungen jeweils integriert. Die anderen Schaltungselemente und Verbindungsleitungen sind in dem Mehrschichten-Verdrahtungsmuster integriert.
  • Gemäß den obigen Ausführungsbeispielen sind eine Vielzahl von bloßen Chipvorrichtungen mit metallischen Anschlüssen an den Elektroden auf dem Basissubstrat angebracht und mit der ersten Harzisolierschicht abgedeckt oder in dieser eingeschlossen. Die Anschlüsse und die Isolierschicht sind geglättet, um die gleiche Höhe zu erhalten, und das Mehrschichten-Verdrahtungsmuster ist darauf ausgebildet, um eine Mehrchipmodulstruktur zu bilden. Auf einer Seite des Basissubstrats sind integral eine Vielzahl von Ausnehmungen zur Anbringung der bloßen Chipvorrichtungen vorgesehen sowie eine Vielzahl von Vorsprüngen oder Säulen als Teil des Basissubstrats. Es sind auch Rinnen um einige der Säulen vorgesehen, zusammen mit den obigen Ausnehmungen und Vorsprüngen, damit die Säulen sich wie Inseln erheben. Demzufolge kann die Mehrchipmodulstruktur einfach hergestellt werden, wobei die Elektroden für die Anschlusseinheiten des Signaleingangs/Signalausgangs und der Stromversorgung auf der Rückseite des Basissubstrats ausgebildet sein können. Damit können die Leitungsdrähte, die für die Anbringung der Mehrchipmodulstruktur auf einer Hauptplatine oder dergleichen notwendig sind, so stark wie möglich gekürzt werden, womit sich die Hochfrequenzeigenschaften wesentlich verbessern.
  • Wenn die Mehrchipmodulstruktur in einzelne Moduleinheiten geschnitten ist, hat außerdem jede Moduleinheit eine Abschirmwand auf allen Seiten des Moduls. Damit kann dieser vor Beschädigungen von außen mechanisch geschützt und elektromagnetisch von externen Interferenzen abgeschirmt werden, wenn ein Betrieb bei hohen Frequenzen vorliegt.
  • Industrielle Anwendbarkeit
  • Wie oben beschrieben, hat die Mehrchipmodulstruktur mit einer Vielzahl von angebrachten bloßen Halbleiterchipvorrichtungen eine verbesserte Hitzeabsenkungseigenschaft und verbesserte Hochfrequenzeigenschaften durch die Verwendung eines leitfähigen Basissubstrats und leitfähiger Vorsprünge und Vorrichtungspositionierausnehmungen, integral ausgebildet auf/in dem Substrat. Zusätzlich kann die Struktur vor externen Interferenzen geschützt werden. Da die leitfähigen Vorsprünge und Vorrichtungspositionierausnehmungen durch chemisches Ätzen und mechanische Bearbeitung jeweils ausgebildet werden, können diese Vorsprünge und Ausnehmungen außerdem reproduzierbar hergestellt werden. Daher ist die vorliegende Erfindung dazu geeignet, elektronischen Einrichtungen in kleinem Format und mit hoher Leistungsfähigkeit auszubilden.

Claims (12)

  1. Mehrchip-Modulstruktur mit einer ersten und einer zweiten Ebene, mit: einem elektrisch leitfähigen Basissubstrat (21, 41, 71), das eine erste und eine zweite Hauptfläche aufweist, wobei die erste Hauptfläche zwischen der ersten und der zweiten Ebene angeordnet ist und wenigstens zwei Ausnehmungen (28, 45, 72) zur Aufnahme bloßer Halbleiterchipvorrichtungen (47, 73) aufweist, und die zweite Hauptfläche in der zweiten Ebene liegt; wenigstens einem elektrisch leitfähigen Block (24, 42, 43, 71-3), der im wesentlichen in der zweiten Ebene angeordnet ist und sich in die erste Ebene erstreckt, seitlich neben dem elektrisch leitfähigen Basissubstrat positioniert ist, aus demselben Material gebildet ist wie das Basissubstrat und durch einen Spalt von dem Basissubstrat getrennt ist; einem elektrisch isolierenden Material (48, 75), das zwischen der ersten und der zweiten Ebene der Mehrchip-Modulstruktur verläuft, um den Spalt zwischen dem wenigstens einen elektrisch leitfähigen Block und dem Basissubstrat auszufüllen, so dass der elektrisch leitfähige Block über den Spalt elektrisch von dem Basissubstrat isoliert ist, aber an der ersten Ebene freiliegt; wenigstens einer Mehrzahl der bloßen Halbleiterchipvorrichtungen (47, 73), die in den Ausnehmungen der ersten Hauptfläche des Basissubstrats angebracht sind, wobei die mehreren bloßen Halbleiterchipvorrichtungen jeweils von dem Isoliermaterial umgeben sind; und einem elektrischen Verbindungsleiter (51, 53, 78, 80), der auf dem elektrisch isolierenden Material vorgesehen ist und der in der ersten Ebene in elektrischer Verbindung mit wenigstens einem der einen oder mehreren elektrisch leitfähigen Blöcke und der einen oder mehreren bloßen Halbleiterchipvorrichtungen steht, wodurch wenigstens eine der einen oder mehreren Halbleiterchipvorrichtungen über den wenigstens einen elektrisch leitfähigen Block und den elektrischen Verbindungsleiter elektrisch an die Außenseite der Mehrchip-Modulstruktur in der zweiten Ebene angeschlossen ist.
  2. Mehrchip-Modulstruktur nach Anspruch 1, wobei mehrere der elektrisch leitfähigen Blöcke (24, 43, 71-3) vorgesehen sind und ein relativ zur Basisstruktur (21, 41, 71) äußerster (71-4, 43) der elektrisch leitfähigen Blöcke zum Abschirmen der Struktur verwendbar ist.
  3. Mehrchip-Modulstruktur nach Anspruch 1 oder 2, ferner mit einer Kappe (82), die das Basissubstrat (21, 41, 71), die elektrisch leitfähigen Blöcke (24, 43, 71-3), das elektrische Isoliermaterial (48, 75) und den elektrischen Verbindungsleiter (51, 53, 78, 80) abdeckt.
  4. Mehrchip-Modulstruktur nach Anspruch 3, wobei die Kappe (82) aus Harz hergestellt ist und zur mechanischen Verstärkung der Struktur dient.
  5. Mehrchip-Modulstruktur nach Anspruch 3, wobei die Kappe (82) aus Metall hergestellt ist und zusammen mit dem äußersten elektrisch leitfähigen Block (71-4, 43) zum Abschirmen der Struktur und zur mechanischen Verstärkung der Struktur dient.
  6. Mehrchip-Modulstruktur nach Anspruch 3, wobei die Kappe (82) aus mit Metall überzogenem Harz hergestellt ist und zusammen mit dem äußersten elektrisch leitfähigen Block (71-4, 43) zum Abschirmen der Struktur und zur mechanischen Verstärkung der Struktur dient.
  7. Mehrchip-Modulstruktur nach einem der vorstehenden Ansprüche, wobei das elektrisch leitfähige Basissubstrat (21, 41, 71) und der elektrisch leitfähige Block (24, 42, 43, 71-3) aus Metall oder einem Halbleitermaterial hergestellt sind.
  8. Mehrchip-Modulstruktur nach einem der vorstehenden Ansprüche, wobei die Ausnehmungen (28, 45, 72) eine Verjüngung aufweisen, an der die Fläche zum Boden der Ausnehmungen hin abnimmt.
  9. Mehrchip-Modulstruktur nach Anspruch 8, wobei der Winkel der Verjüngung im wesentlichen in dem Bereich von 15 bis 60 Grad liegt.
  10. Mehrchip-Modulstruktur nach einem der vorstehenden Ansprüche, wobei jede der mehreren bloßen Chipvorrichtungen (47, 73) Metallanschlüsse (46, 74) aufweist, wobei die Oberfläche des elektrisch isolierenden Materials (48, 75) und die Anschlüsse der bloßen Chipvorrichtung in der zweiten Ebene liegen; der elektrische Anschlussleiter (51, 53, 78, 80) ein Verdrahtungsmuster auf dem elektrisch isolierenden Material ist und die Anschlüsse elektrisch an das Muster angeschlossen sind; das Muster durch einen oder mehrere elektrisch leitfähige Säulen an das Basissubstrat (21, 41, 71) angeschlossen ist und außerdem an die elektrisch leitfähigen Blöcke (24, 43, 71-3) angeschlossen ist, wobei die elektrisch leitfähigen Blöcke durch das elektrisch isolierende Material elektrisch von dem Basissubstrat getrennt sind, um inselähnliche Elektroden zu bilden; und die elektrisch leitfähigen Säulen und die Ausnehmungen (28, 45, 72) zur Aufnahme der bloßen Chipvorrichtungen einstückig mit der Basisstruktur ausgebildet sind.
  11. Mehrchip-Modulstruktur nach Anspruch 10, wobei auf einem der elektrisch leitfähigen Blöcke (71-4) ein Vorsprung (81-1) vorgesehen ist, um die Mehrchip-Modulstruktur zu umgeben, und eine metallene ausgesparte Kappe (82) über dem Vorsprung vorgesehen ist.
  12. Mehrchip-Modulstruktur nach Anspruch 10, wobei eine Ausnehmung (83) an einem Teil der Seiten der Mehrchip-Modulstruktur vorgesehen ist, und eine Metallkappe (82) zum Einfügen in die Ausnehmung vorgesehen ist, die als Stopper dient und dadurch die Mehrchip-Modulstruktur abdeckt.
DE69838849T 1997-08-19 1998-08-19 Mehrchip-Modulstruktur und deren Herstellung Expired - Lifetime DE69838849T2 (de)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP22222997 1997-08-19
JP22222997 1997-08-19
JP25958997 1997-09-25
JP25958997A JP3840761B2 (ja) 1997-09-25 1997-09-25 マルチチップモジュールおよびその製造方法
JP6972798 1998-03-19
JP6972798A JP3815033B2 (ja) 1997-08-19 1998-03-19 マルチチップモジュール用ベース基板の作製方法
PCT/JP1998/003668 WO1999009595A1 (en) 1997-08-19 1998-08-19 Multichip module structure and method for manufacturing the same

Publications (2)

Publication Number Publication Date
DE69838849D1 DE69838849D1 (de) 2008-01-24
DE69838849T2 true DE69838849T2 (de) 2008-12-11

Family

ID=27300121

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69838849T Expired - Lifetime DE69838849T2 (de) 1997-08-19 1998-08-19 Mehrchip-Modulstruktur und deren Herstellung

Country Status (6)

Country Link
US (1) US6495914B1 (de)
EP (1) EP1030369B1 (de)
KR (1) KR100543836B1 (de)
CN (1) CN1167131C (de)
DE (1) DE69838849T2 (de)
WO (1) WO1999009595A1 (de)

Families Citing this family (166)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US7129110B1 (en) * 1999-08-23 2006-10-31 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
WO2001069674A1 (fr) * 2000-03-15 2001-09-20 Sumitomo Electric Industries, Ltd. Substrat de semi-conducteur a base d'aluminium-carbure de silicium et procede de fabrication
US6400015B1 (en) * 2000-03-31 2002-06-04 Intel Corporation Method of creating shielded structures to protect semiconductor devices
KR100755832B1 (ko) * 2001-10-18 2007-09-07 엘지전자 주식회사 모듈 패키지 및 모듈 패키징 방법
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
DE10209922A1 (de) 2002-03-07 2003-10-02 Infineon Technologies Ag Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
EP1369931A1 (de) * 2002-06-03 2003-12-10 Hitachi, Ltd. Solarzelle und ihr Herstellungsverfahren sowie Metallplatte dafür
JP3938742B2 (ja) * 2002-11-18 2007-06-27 Ｎｅｃエレクトロニクス株式会社 電子部品装置及びその製造方法
TWI246761B (en) * 2003-05-14 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US20050168231A1 (en) * 2003-12-24 2005-08-04 Young-Gon Kim Methods and structures for electronic probing arrays
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7176043B2 (en) 2003-12-30 2007-02-13 Tessera, Inc. Microelectronic packages and methods therefor
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7076870B2 (en) * 2004-08-16 2006-07-18 Pericom Semiconductor Corp. Manufacturing process for a surface-mount metal-cavity package for an oscillator crystal blank
WO2006052616A1 (en) 2004-11-03 2006-05-18 Tessera, Inc. Stacked packaging improvements
US7939934B2 (en) * 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US7230333B2 (en) 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
US7514769B1 (en) * 2005-08-13 2009-04-07 National Semiconductor Corporation Micro surface mount die package and method
US7687925B2 (en) 2005-09-07 2010-03-30 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
DE102006008937B4 (de) * 2006-02-27 2019-02-28 Infineon Technologies Ag Chipkartenmodul
US7569422B2 (en) 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
US7510401B2 (en) * 2006-10-12 2009-03-31 Tessera, Inc. Microelectronic component with foam-metal posts
US7719121B2 (en) * 2006-10-17 2010-05-18 Tessera, Inc. Microelectronic packages and methods therefor
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US7893545B2 (en) * 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
KR101388538B1 (ko) 2007-09-28 2014-04-23 테세라, 인코포레이티드 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리
JP5271561B2 (ja) * 2008-02-15 2013-08-21 本田技研工業株式会社 半導体装置および半導体装置の製造方法
JP5271562B2 (ja) * 2008-02-15 2013-08-21 本田技研工業株式会社 半導体装置および半導体装置の製造方法
JP4484934B2 (ja) * 2008-02-26 2010-06-16 富士通メディアデバイス株式会社 電子部品及びその製造方法
US8067784B2 (en) 2008-03-25 2011-11-29 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and substrate
US8324723B2 (en) * 2008-03-25 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump
US8314438B2 (en) 2008-03-25 2012-11-20 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and cavity in bump
US20110156090A1 (en) * 2008-03-25 2011-06-30 Lin Charles W C Semiconductor chip assembly with post/base/post heat spreader and asymmetric posts
US20090284932A1 (en) * 2008-03-25 2009-11-19 Bridge Semiconductor Corporation Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry
US8269336B2 (en) * 2008-03-25 2012-09-18 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and signal post
US8531024B2 (en) * 2008-03-25 2013-09-10 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and multilevel conductive trace
US20110278638A1 (en) 2008-03-25 2011-11-17 Lin Charles W C Semiconductor chip assembly with post/dielectric/post heat spreader
US8129742B2 (en) 2008-03-25 2012-03-06 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and plated through-hole
US20100052005A1 (en) * 2008-03-25 2010-03-04 Lin Charles W C Semiconductor chip assembly with post/base heat spreader and conductive trace
US8378372B2 (en) * 2008-03-25 2013-02-19 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and horizontal signal routing
US8288792B2 (en) * 2008-03-25 2012-10-16 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base/post heat spreader
US8148747B2 (en) * 2008-03-25 2012-04-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base/cap heat spreader
US8354688B2 (en) 2008-03-25 2013-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base/ledge heat spreader, dual adhesives and cavity in bump
US8232576B1 (en) 2008-03-25 2012-07-31 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and ceramic block in post
US8329510B2 (en) * 2008-03-25 2012-12-11 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a post/base heat spreader with an ESD protection layer
US7948076B2 (en) * 2008-03-25 2011-05-24 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and vertical signal routing
US8207553B2 (en) * 2008-03-25 2012-06-26 Bridge Semiconductor Corporation Semiconductor chip assembly with base heat spreader and cavity in base
US8310043B2 (en) * 2008-03-25 2012-11-13 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader with ESD protection layer
US20110163348A1 (en) * 2008-03-25 2011-07-07 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and inverted cavity in bump
US8525214B2 (en) 2008-03-25 2013-09-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader with thermal via
US8415703B2 (en) * 2008-03-25 2013-04-09 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base/flange heat spreader and cavity in flange
US8193556B2 (en) * 2008-03-25 2012-06-05 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and cavity in post
US8212279B2 (en) * 2008-03-25 2012-07-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader, signal post and cavity
US20100181594A1 (en) * 2008-03-25 2010-07-22 Lin Charles W C Semiconductor chip assembly with post/base heat spreader and cavity over post
US8203167B2 (en) * 2008-03-25 2012-06-19 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and adhesive between base and terminal
US9018667B2 (en) * 2008-03-25 2015-04-28 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and dual adhesives
US20100072511A1 (en) * 2008-03-25 2010-03-25 Lin Charles W C Semiconductor chip assembly with copper/aluminum post/base heat spreader
US8273603B2 (en) 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
US8557700B2 (en) * 2008-05-09 2013-10-15 Invensas Corporation Method for manufacturing a chip-size double side connection package
US8253241B2 (en) * 2008-05-20 2012-08-28 Infineon Technologies Ag Electronic module
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
JPWO2010041630A1 (ja) * 2008-10-10 2012-03-08 日本電気株式会社 半導体装置及びその製造方法
US8324653B1 (en) 2009-08-06 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with ceramic/metal substrate
CN102009097B (zh) * 2009-09-04 2012-12-12 合谥螺丝五金股份有限公司 金属板材单面卡榫成型方法及具有金属板材单面卡榫的优盘
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US20110215450A1 (en) * 2010-03-05 2011-09-08 Chi Heejo Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8241956B2 (en) * 2010-03-08 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of forming wafer level multi-row etched lead package
US8349658B2 (en) * 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
US9269691B2 (en) * 2010-05-26 2016-02-23 Stats Chippac, Ltd. Semiconductor device and method of making an embedded wafer level ball grid array (EWLB) package on package (POP) device with a slotted metal carrier interposer
US9570376B2 (en) 2010-06-29 2017-02-14 General Electric Company Electrical interconnect for an integrated circuit package and method of making same
US8653670B2 (en) 2010-06-29 2014-02-18 General Electric Company Electrical interconnect for an integrated circuit package and method of making same
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8076184B1 (en) * 2010-08-16 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming wafer-level multi-row etched leadframe with base leads and embedded semiconductor die
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8487426B2 (en) * 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US20140090234A1 (en) * 2011-05-23 2014-04-03 University Of Massachusetts Apparatus and methods for multi-scale alignment and fastening
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8959757B2 (en) * 2011-12-29 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US8912670B2 (en) * 2012-09-28 2014-12-16 Intel Corporation Bumpless build-up layer package including an integrated heat spreader
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
TWI540768B (zh) * 2012-12-21 2016-07-01 鴻海精密工業股份有限公司 發光晶片組合及其製造方法
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9159690B2 (en) 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
KR102004777B1 (ko) * 2013-12-27 2019-10-01 삼성전기주식회사 패키지 제조 방법 및 그를 이용한 패키지
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9502270B2 (en) * 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US9431319B2 (en) * 2014-08-01 2016-08-30 Linear Technology Corporation Exposed, solderable heat spreader for integrated circuit packages
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
WO2016148726A1 (en) * 2015-03-19 2016-09-22 Intel Corporation Radio die package with backside conductive plate
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9847230B2 (en) 2015-06-09 2017-12-19 The Charles Stark Draper Laboratory, Inc. Method and apparatus for using universal cavity wafer in wafer level packaging
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9543249B1 (en) * 2015-09-21 2017-01-10 Dyi-chung Hu Package substrate with lateral communication circuitry
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9735131B2 (en) * 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
JP6254299B2 (ja) * 2016-01-31 2017-12-27 新電元工業株式会社 半導体モジュール
CN108292656B (zh) 2016-01-31 2020-12-22 新电元工业株式会社 半导体模块
US10586757B2 (en) 2016-05-27 2020-03-10 Linear Technology Corporation Exposed solderable heat spreader for flipchip packages
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
CN108269765B (zh) * 2016-12-30 2021-11-26 意法半导体有限公司 半导体传感器封装体
US11437340B2 (en) 2017-05-19 2022-09-06 Shindengen Electric Manufacturing Co., Ltd. Electronic module, method of manufacturing connector, and method of manufacturing electronic module
US10206286B2 (en) * 2017-06-26 2019-02-12 Infineon Technologies Austria Ag Embedding into printed circuit board with drilling
TWM555065U (zh) * 2017-09-05 2018-02-01 恆勁科技股份有限公司 電子封裝件及其封裝基板
US20200035614A1 (en) * 2018-07-30 2020-01-30 Powertech Technology Inc. Package structure and manufacturing method thereof
JP6936839B2 (ja) * 2018-10-05 2021-09-22 日本特殊陶業株式会社 配線基板
JP6775071B2 (ja) * 2018-10-05 2020-10-28 日本特殊陶業株式会社 配線基板
US11676955B2 (en) * 2020-06-10 2023-06-13 Micron Technology, Inc. Separation method and assembly for chip-on-wafer processing
CN112038322B (zh) * 2020-08-20 2022-02-22 武汉华星光电半导体显示技术有限公司 薄膜覆晶封装结构以及薄膜覆晶封装方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5177173A (en) * 1974-12-27 1976-07-03 Tokyo Shibaura Electric Co Handotaisochino tanshikozo
JPS5591844A (en) * 1978-12-28 1980-07-11 Fujitsu Ltd Electronic parts package
JPS61166050A (ja) * 1984-12-07 1986-07-26 Fujitsu Ltd Ｉｃパツケ−ジの捺印方法
JPH03155144A (ja) 1989-11-13 1991-07-03 Sharp Corp ベアー半導体ｉｃチップ実装方法
JPH0458539A (ja) * 1990-06-27 1992-02-25 Mitsubishi Electric Corp 混成集積回路装置
JPH0547856A (ja) 1991-08-19 1993-02-26 Fujitsu Ltd 半導体装置とその製造方法
JPH06164088A (ja) * 1991-10-31 1994-06-10 Sanyo Electric Co Ltd 混成集積回路装置
US5278446A (en) * 1992-07-06 1994-01-11 Motorola, Inc. Reduced stress plastic package
US6081028A (en) * 1994-03-29 2000-06-27 Sun Microsystems, Inc. Thermal management enhancements for cavity packages
JPH07326708A (ja) * 1994-06-01 1995-12-12 Toppan Printing Co Ltd マルチチップモジュール半導体装置
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US6184575B1 (en) * 1994-08-26 2001-02-06 National Semiconductor Corporation Ultra-thin composite package for integrated circuits
DE69500696T2 (de) * 1995-03-22 1998-02-12 Hitachi Ltd Kompaktleiterplatte
US6159770A (en) * 1995-11-08 2000-12-12 Fujitsu Limited Method and apparatus for fabricating semiconductor device

Also Published As

Publication number Publication date
CN1167131C (zh) 2004-09-15
KR20010023024A (ko) 2001-03-26
EP1030369A4 (de) 2006-03-29
CN1267396A (zh) 2000-09-20
EP1030369B1 (de) 2007-12-12
KR100543836B1 (ko) 2006-01-23
WO1999009595A1 (en) 1999-02-25
US6495914B1 (en) 2002-12-17
DE69838849D1 (de) 2008-01-24
EP1030369A1 (de) 2000-08-23

Similar Documents

Publication Publication Date Title
DE69838849T2 (de) Mehrchip-Modulstruktur und deren Herstellung
DE102004022884B4 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE19954941C2 (de) Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE102014108992B4 (de) Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen
DE69935628T2 (de) Hybridmodul
DE10229182B4 (de) Verfahren zur Herstellung einer gestapelten Chip-Packung
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE19720300B4 (de) Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung
DE10393164T5 (de) Nicht vergossenes Gehäuse auf einer Substratbasis
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102004033057A1 (de) Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben
DE102014119230A1 (de) Vorstehende Kontakthöckerpads für Bond-auf-Leitungs-Prozessierung
DE102006010085A1 (de) Interposerstruktur, Herstellungsverfahren, Waferlevel-Stapelstruktur und Packungsstruktur
EP3424072B1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102004001829A1 (de) Halbleitervorrichtung
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE112019006485T5 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE102019005046A1 (de) Multichip-packungsstruktur für einen bildsensor
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE112005000438T5 (de) Eine Zwischenverbindungsstruktur und ein Verfahren zum Verbinden von vergrabenen Signalleitungen mit elektrischen Vorrichtungen
DE102005036646B4 (de) Halbleiterchip und Herstellungsverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition