DE69835900T2 - Isolator aus porösem Siliziumoxycarbid für integrierte Schaltungen - Google Patents

Isolator aus porösem Siliziumoxycarbid für integrierte Schaltungen Download PDF

Info

Publication number
DE69835900T2
DE69835900T2 DE69835900T DE69835900T DE69835900T2 DE 69835900 T2 DE69835900 T2 DE 69835900T2 DE 69835900 T DE69835900 T DE 69835900T DE 69835900 T DE69835900 T DE 69835900T DE 69835900 T2 DE69835900 T2 DE 69835900T2
Authority
DE
Germany
Prior art keywords
insulator
mixture
silicon oxycarbide
integrated circuit
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69835900T
Other languages
English (en)
Other versions
DE69835900D1 (de
Inventor
Y. Kie Chappaqua AHN
Leonard Corvallis Forbes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Application granted granted Critical
Publication of DE69835900D1 publication Critical patent/DE69835900D1/de
Publication of DE69835900T2 publication Critical patent/DE69835900T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Description

  • Technisches Gebiet der Erfindung
  • Diese Erfindung betrifft allgemein integrierte Schaltungen und insbesondere, jedoch nicht hierauf beschränkt, einen Isolator für integrierte Schaltungen aus porösem Siliziumoxycarbid mit niedriger Dielektrizitätskonstante, um eine elektrische Isolierung zwischen Verbindungsleitungen und anderen Komponenten integrierter Schaltungen vorzusehen.
  • Hintergrund der Erfindung
  • Integrierte Schaltungen (IC) enthalten typischerweise Transistoren und andere Schaltungselemente, die in bestimmten Schaltungskonfigurationen leitend miteinander verbunden sind, damit gewünschte Schaltungsfunktionen bereitgestellt werden. Für einen einwandfreien IC-Betrieb müssen bestimme Schaltungselemente und Verbindungsleitungen von anderen Schaltkreiselementen und Verbindungsleitungen elektrisch isoliert sein. Die moderne IC-Technologie setzt isolierende Isolationsschichten ein. Solche isolierenden Isolationsschichten können zwischen Transistoren, zwischen gleichzeitig gebildeten Verbindungsleitungen, zwischen Verbindungsleitungen, die als separate Schichten gebildet sind, zwischen Transistoren und darüber liegenden Verbindungsleitungen sowie als Passivierungsschicht, die darunter liegende Schaltungselemente und Verbindungsleitungen schützt, ausgebildet werden.
  • Gute IC-Isolatoren sollten u.a. geringe Leckströme, eine gute mechanische Festigkeit und geringe Permittivität bereitstellen. Insbesondere weist ein Isolator mit niedriger Permittivität (auch als eine niedrige relative oder absolute Dielektrizitätskonstante aufweisend bezeichnet) eine verminderte Parasitärkapazität zwischen Schaltkreisknoten auf. Da eine Parasitärkapazität zwischen Schaltkreisknoten eine Rauschkopplung und ein Signalübersprechen zwischen Schaltkreisknoten erhöht, den Energieverbrauch erhöht, den Schaltkreisbetrieb verlangsamt und potentiell Taktungsfehler einführt, sollte die mit isolierenden IC-Isolierschichten einhergehende Parasitärkapazität minimiert werden.
  • Die Trends in der modernen Halbleitertechnologie erhöhen die Wichtigkeit des Minimierens der Parasitärkapazität von IC-Isolierschichten. Die Verbraucher erwarten einen Hochgeschwindigkeitsbetrieb von Computern und Speicher-IC. Batteriebetriebene tragbare Computer und Kommunikationsvorrichtungen erfordern einen niedrigen Energieverbrauch für einen verlängerten Betrieb zwischen Batterieaufladungen. Die Tragbarkeit erfordert auch dichtere Schaltungen, so dass mehr Funktionalität in einem kleineren Produkt vorgesehen werden kann. Wenn die Schaltungen dichter werden, weisen Verbindungsleitungen einen engeren Abstand auf, was ein Signalübersprechen zwischen Schaltkreisknoten zu einem größeren Problem macht. IC-Isolierschichten, bei denen die Parasitärkapazität minimiert ist, sind für einen weiteren Fortschritt in der Halbleitertechnologie essentiell.
  • US-Patent Nr. 5,380,553 offenbart ein Verfahren zur Bildung einer homogenen Keramikbeschichtung auf einem Substrat unter Verwendung eines Pyrolysebearbeitungsschritts in umgekehrter Richtung.
  • Die europäische Patentanmeldung Nr. 0 684 642 offenbart ein Verfahren zur Bildung einer porösen dielektrischen Schicht für eine Halbleitervorrichtung unter Verwendung eines komplizierten Verfahrens zum Aufbringen einer nicht-gelierten Lösung auf ein Substrat, Gelieren der Lösung, Altern des Gels, Durchführen eines Lösungsmittelaustauschs und Trocknen.
  • Ein beliebter IC-Isolator, Siliziumdioxid (SiO2), weist eine relative Dielektrizitätskonstante (εr) von etwa 4,0 auf.
  • Eine kleinere relative Dielektrizitätskonstante vermindert die Parasitärkapazität zwischen Schaltkreisknoten. Idealerweise sollte die relative Dielektrizitätskonstante einer IC-Isolierschicht derart vermindert sein, dass diese sich an die relative Dielektrizitätskonstante von Luft (εr = 1) annähert. Frühere Versuche zur Minimierung der Parasitärkapazität beinhalteten die Bildung von Luftspaltdielektikumstrukturen mit einer relativen Dielektrizitätskonstante, die in der Nähe der relativen Dielektrizitätskonstante von Luft (ε1 = 1) lag. Luftspaltstrukturen neigen jedoch dazu, dass sie nicht die erforderliche mechanische Festigkeit aufweisen, die zum Tragen darüberliegender Verbindungs- und Isolationsschichten mit hoher physikalischer Integrität erforderlich sind. Aus den oben angegebenen Gründen und anderen Gründen, die beim Lesen der nachfolgenden ausführlichen Beschreibung der Erfindung klar werden, besteht ein Bedürfnis nach der Bereitstellung eines IC-Isolators mit niedriger Dielektrizitätskonstante, der eine bessere mechanische Festigkeit aufweist.
  • Durch die vorliegende Erfindung wird ein IC-Isolator mit niedriger Dielektrizitätskonstante bereitgestellt, der aus porösem Siliziumoxycarbid gebildet ist. Die Erfindung beinhaltet nach Anspruch 1 eine integrierte Schaltung, die auf einem Substrat gebildet ist.
  • Durch die vorliegende Erfindung wird weiterhin ein Verfahren zur Herstellung eines Isolators mit niedriger Kapazität auf einer integrierten Schaltung nach Anspruch 1 bereitgestellt.
  • Bevorzugt enthält das Gemisch aus Oxid- und Kohlenstoffquellen polymere Vorläufer, wie beispielsweise substituierte Alkoxysilane. In einer anderen Ausführungsform sind die substituierten Alkoxysilane mit Siliziumalkoxiden gemischt. In einer weiteren Ausführungsform enthält das Gemisch aus Oxid- und Kohlenstoffquellen Methyldimethoxysilan (MDMS) und Tetraethoxysilan (TEOS). In einer anderen Ausführungsform umfasst die Umwandlung des Gemisches aus Oxid- und Kohlenstoffquellen die Pyrolyse des Gemisches von Oxid- und Kohlenstoffquellen.
  • Der Isolator aus porösem Siliziumoxycarbid mit niedriger Dielektrizitätskonstante liefert bevorzugt eine elektrische Isolation, wie beispielsweise zwischen Schaltungselementen, zwischen Verbindungsleitungen, zwischen Schaltungselementen und Verbindungsleitungen, oder als Passivierungsschicht, die sowohl über Schaltkreiselementen als auch Verbindungsleitungen liegt. Der Isolator aus porösem Siliziumoxycarbid mit niedriger Dielektrizitätskonstante der vorliegenden Erfindung vermindert die Parasitärkapazität zwischen Schaltkreisknoten. Als ein Ergebnis wird durch den Isolator aus porösem Siliziumoxycarbid vorteilhafterweise ein vermindertes Rauschen und Signalübersprechen zwischen Schaltkreisknoten, ein verminderter Energieverbrauch, ein schnellerer Schaltungsbetrieb bereitgestellt und das Risiko einer potentiellen Einführung von Taktungsehlern minimiert. Andere Vorteile werden auch beim Lesen der nachfolgenden ausführlichen Beschreibung der Erfindung klar.
  • Kurze Beschreibung der Zeichnungen
  • In den Zeichnungen beschreiben gleiche Ziffern in den mehreren Ansichten im wesentlichen gleiche Komponenten.
  • 1 ist eine Querschnittsansicht, die allgemein eine Ausführungsform des Bildens eines Isolators mit niedriger Dielektrizitätskonstante zeigt.
  • 2 ist eine Querschnittsansicht, die allgemein eine Ausführungsform der Weiterverarbeitung eines Isolators aus porösem Siliziumoxycarbid mit niedriger Dielektrizitätskonstante zeigt.
  • 3 ist eine Querschnittsansicht, die allgemein eine Ausführungsform der Bildung von nachfolgenden Schichten eines Isolators aus porösen Siliziumoxycarbid zeigt.
  • 4 ist ein Schema-/Blockdiagramm, welches allgemein eine Ausführungsform einer Speichervorrichtungs-IC zeigt, die gemäß der vorliegenden Erfindung einen Isolator aus Siliziumoxycarbid beinhaltet.
  • 5 ist eine Zeichnung, die allgemein eine Ausführungsform eines Computersystems gemäß der vorliegenden Erfindung zeigt.
  • Ausführliche Beschreibung der Erfindung
  • In der folgenden ausführlichen Beschreibung der Erfindung wird auf die anliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden, und in welchen illustrativ spezifische Ausführungsformen gezeigt sind, in welchen die Erfindung praktiziert werden kann. In den Zeichnungen beschreiben gleiche Ziffern in den verschiedenen Ansichten im wesentlichen gleiche Komponenten. Diese Ausführungsformen sind ausreichend detailliert beschrieben, um dem Fachmann die Ausführung der Erfindung zu ermöglichen. Die in der nachfolgenden Beschreibung verwendeten Begriffe "Wafer" und "Substrat" beinhalten jede Struktur mit einer exponierten Oberfläche, mit welcher die integrierte Schaltungsstruktur der Erfindung gebildet wird. Der Begriff Substrat soll Halbleiterwafer beinhalten. Der Begriff "Substrat" wird auch zur Bezugnahme auf Halbleiterstrukturen während der Verarbeitung verwendet und kann andere Schichten beinhalten, die darauf erzeugt wurden. Sowohl Wafer als auch Substrat beinhalten dotierte und undotierte Halbleiter, epitaxiale Halbleiterschichten, die von einem Basishalbleiter oder Isolator getragen werden, sowie andere Halbleiterstrukturen, die dem Fachmann gut bekannt sind. Der Begriff "Leiter" wird so verstanden, dass Halbleiter beinhaltet sind, und der Begriff "Isolator" ist so definiert, dass jedes Material beinhaltet ist, das weniger elektrisch leitfähig ist als die als Leiter bezeichneten Materialien.
  • Durch die vorliegende Erfindung wird ein Isolator aus porösen Siliziumoxycarbid mit niederer Dielektrizitätskonstante bereitgestellt, der zur Isolation auf einer integrierten Schaltung (IC) geeignet ist, einschließlich, nicht jedoch darauf beschränkt: flüchtige und nicht flüchtige Speicher-IC, anwendungsspezifische IC (ASICs), Mikroprozessor-IC, Analog-IC, Digital-IC und Kommunikations-IC. Durch den Isolator wird eine elektrische Isolierung vorgesehen, wie beispielsweise zwischen Schaltungselementen, zwischen Verbindungsleitungen, zwischen Schaltungselementen und Verbindungsleitungen, oder als Passivierungsschicht, die sowohl über Schaltungselementen, als auch Verbindungsleitungen liegt. Wie oben beschrieben und unten ausführlich erläutert, vermindert der Isolator aus porösem Siliziumoxycarbid mit niedriger Dielektrizitätskonstante der vorliegenden Erfindung die Parasitärkapazität zwischen Schaltungsknoten. Als ein Ergebnis wird durch den Isolationsisolator aus porösem Siliziumoxycarbid vorteilhafterweise ein vermindertes Rauschen und Signalübersprechen zwischen Schaltkreisknoten, ein verminderter Energieverbrauch und ein schnellerer Halbleiterbetrieb bereitgestellt und das Risiko des potentiellen Einführens von Taktungsehlern minimiert. Andere Vorteile werden auch beim Lesen der nachfolgenden ausführlichen Beschreibung der Erfindung klar.
  • 1 ist eine Querschnittsansicht, die allgemein beispielhaft, jedoch nicht einschränkend, eine Ausführungsform der Bildung eines Isolators mit niedriger Dielektrizitätskonstante gemäß einem Aspekt der Erfindung zeigt. In 1 wird eine lokale Oxidation von Silizium (LOCOS) oder ein anderes Isolationsverfahren zur Bildung von Siliziumdioxid-Feldoxidbereichen 100 auf Substrat 105 außerhalb von Bereichen aktiver Flächen 110, in welchen Schaltungselemente, wie beispielsweise Feldeffekt-Transistoren (FET) 115, gebildet werden, eingesetzt. FET 115 beinhaltet einen Gate-Isolator 120, wie beispielsweise durch Trockenoxidation von Substrat 105 gebildetes Siliziumdioxid.
  • FET 115 beinhaltet auch eine Gate-Elektrode 125, wie beispielsweise leitend dotiertes Polysilizium, das durch chemische Gasphasenabscheidung (CVD) gebildet wurde. Gate 125 und Gate-Isolator 120 werden mit einem Muster versehen und geätzt, um beispielsweise die selbst-alignierte Ionenimplantationsbildung von Source 130 und Drain 135 zu ermöglichen. Isolator 140 ist ein Isolator aus porösem Siliziumoxycarbid mit niedriger Dielektrizitätskonstante, der in dieser Ausführungsform der Erfindung eine Isolation zwischen einem Schaltungselement, wie beispielsweise FET 115, und der darüberliegenden Verbindung und anderen nachfolgend gebildeten Schichten vorsieht.
  • Ein Verfahren zur Bildung eines porösen Siliziumoxycarbid-Glases für Katalysatoren, Absorptionsmitteln und Träger für heterogene Metallkatalysatoren ist in A.K. Singh et al., "Porous Silicon Oxycarbide Glasses," J. Am. Ceram. Soc. Bd. 79, Nr. 10 (1996), S. 2696–2704, beschrieben. Ein Verfahren zur Bildung eines Isolators 140 beinhaltet das Aufbringen eines Gemischs aus Oxid- und Kohlenstoffquellen auf die Arbeitsoberfläche des Wafers, einschließlich Strukturen, die schon auf dem Substrat 105 ausgebildet sind, beispielsweise durch Verwendung von Spin-on-Glas(SOG)-Auftrageverfahren. In einer Ausführungsform beinhaltet das Gemisch aus Oxid- und Kohlenstoffquellen beispielsweise polymere Vorläufer, wie beispielsweise substituierte Alkoxysilane, in welchen ein oder mehrere der Alkoxygruppen durch gesättigte (z.B. CH3 und C2H5) oder ungesättigte (z.B. C6H5) "R"-Gruppen ausgetauscht sind. In einer weiteren Ausführungsform beinhaltet das Gemisch aus Oxid- und Kohlenstoffquellen beispielsweise die substituierten Alkoxysilane, gemischt mit reinen Siliziumalkoxiden (z.B. Tetramethoxysilan (TMOS) oder Tetraethoxysilan (TEOS)).
  • In einer Ausführungsform wird das Gemisch aus Oxid- und Kohlenstoffquellen beispielsweise, jedoch nicht einschränkend, durch Vermischen von ungefähr 50 % Methyldimethoxysilan (MDMS) und ungefähr 50% Tetraethoxysilan (TEOS) gebildet. Das MDMS und TEOS wird mit Ethanol vermischt, beispielsweise für einen Zeitraum von etwa 6 Stunden. Bei einer Ausführungsform wird ein Molverhältnis von Gesamtsilan (d.h. MDMS und TEOS) zu Ethanol von 1:2 verwendet. Das Gemisch von MDMS und TEOS wird in Gegenwart einer Säure hydrolysiert, beispielsweise indem Wasser bereitgestellt wird, welches mit 1M Chlorwasserstoffsäure angesäuert ist, um ein resultierendes Gel zu bilden.
  • Nach Bildung wird das Gemisch aus Oxid- und Kohlenstoffquellen erhitzt und getrocknet, um das Gemisch aus Oxid- und Kohlenstoffquellen in Isolator 140 umzuwandeln. In einer Ausführungsform beinhaltet dies das Trocknen des Gels, beispielsweise bei einer Temperatur von 80°C. Das Gel wird in einer strömenden Argonatmosphäre pyrolysiert, beispielsweise durch Erhitzen bei einer Temperatur, die ungefähr zwischen 450°C und 1200°C liegt, für einen Zeitraum, der ungefähr zwischen 0,5 Stunden und 24 Stunden liegt, wodurch der resultierende Isolator aus porösem Siliziumoxycarbid 140 auf der Arbeitsoberfläche des Wafers gebildet wird.
  • Gemäß einem Aspekt der vorliegenden Erfindung ist der Siliziumoxycarbid-Isolator 140 porös und weist eine niedrige relative Dielektrizitätskonstante auf (εr < 2,0, zum Beispiel εr = 1,6). Als ein Ergebnisse wird durch den Isolator aus porösem Siliziumoxycarbid 140 eine geringere Parasitärkapazität im Vergleich zu einem Siliziumdioxidisolator bereitgestellt, der eine relative Dielektrizitätskonstante von εr ≈ 4,0 aufweist, oder im Vergleich zu einem nicht-porösen Siliziumoxycarbid, welches typischerweise eine relative Dielektrizitätskonstante von εr > 4,0 aufweist. Als Ergebnis wird durch den Siliziumoxycarbid-Isolationsisolator vorteilhafterweise ein vermindertes Rauschen und Signalübersprechen zwischen Schaltkreisknoten, ein verminderter Energieverbrauch und ein schnellerer Schaltkreisbetrieb vorgesehen und das Risiko einer potentiellen Einführung von Taktungsfehlern minimiert.
  • U.a. wird, wie oben beschrieben, durch die Porosität des Siliziumoxycarbid-Isolators 140 eine niedrige relative Dielektrizitätskonstante bereitgestellt. In einer Ausführungsform resultiert die Porosität aus winzigen Mikroporen, z.B. Poren bzw. Hohlräumen, die in etwa gleichmäßig in dem Siliziumoxycarbid-Isolator 140 verteilt sind. In einer Ausführungsform sind die Hohlräume dadurch charakterisiert, dass sie einen durchschnittlichen Durchmesser aufweisen, der ungefähr zwischen 2 nm und 30 nm (20 Å und 300 Å) liegt. In einer Ausführungsform weisen die Poren beispielsweise einen ungefähren Durchmesser von 20 nm (200 Å) auf. In einer anderen Ausführungsform weisen die Poren beispielsweise einen ungefähren Durchmesser von 3 nm (30 Å) auf. Die Mikroporen mit 3 nm (30 Å) Durchmesser des Siliziumoxycarbid-Isolators 140 sind beträchtlich kleiner als Poren in einem Isolator aus porösem Siliziumdioxid, die typischerweise grobe Merkmale aufweisen, die Durchmesser in der Größenordnung von einigen zehn oder sogar hunderten von nm (mehrere hundert oder sogar tausend Å) aufweisen. Gemäß einem anderen Aspekt der Erfindung sind die Hohlräume in dem Siliziumoxycarbid-Isolator 140 typischerweise nicht zusammenhängend und sind in etwa gleichmäßig in dem Siliziumoxycarbid-Isolator 140 verteilt.
  • Die Porosität des Siliziumoxycarbid-Isolators 140 kann auch durch den Oberflächenbereich charakterisiert werden. Gemäß einem Aspekt der Erfindung beträgt der Oberflächenbereich des Siliziumoxycarbid-Isolators 140 ungefähr zwischen 200 m2 pro Gramm des porösen Siliziumoxycarbids und 450 m2 pro Gramm des porösen Siliziumoxycarbids. In einer Ausführungsform weist der Siliziumoxycarbid-Isolator 140 beispielsweise einen Oberflächenbereich von ungefähr 300 m2 pro Gramm des porösen Siliziumoxycarbids auf. Der Siliziumoxycarbid-Isolator 140 ist poröser als poröses Polysilizium, welches einen Oberflächenbereich in der Größenordnung von cm2 pro Gramm aufweist, und ist auch poröser als ein poröser Siliziumdioxid-Isolator. Die hohe Porosität und kleine Porengröße des Siliziumoxycarbid-Isolators 140 gewährleistet eine niedrige Dielektrizitätskonstante und gute mechanische Festigkeit. Die Parasitärkapazität wird somit minimiert, dennoch können nachfolgende Schichten auf dem Siliziumoxycarbid-Isolator 140 gebildet werden und von diesem getragen werden, ohne dass ein Kompromiss bezüglich der physikalischen Integrität eingegangen wird.
  • Das oben beschriebene Verfahren zur Bildung eines Isolators aus porösem Siliziumoxycarbid 140 zur Bereitstellung einer IC-Isolation ist nicht auf die in 1 gezeigte spezifische Ausführungsform beschränkt, sondern soll so verstanden werden, dass es auf die Bildung beliebiger und sämtlicher IC-Isolationsstrukturen, beispielsweise zwischen Schaltkreiselementen, zwischen Verbindungsleitungen, zwischen Schaltkreiselementen und Verbindungsleitungen oder als Passivierungsschicht, die sowohl auf Schaltkreiselementen als auch Verbindungsleitungen liegt, angewandt werden kann. In einer Ausführungsform sind beispielhaft, jedoch nicht einschränkend, die Feldoxidbereiche 100 durch Isolationsbereiche ausgetauscht, die einen gemäß dem oben beschriebenen Verfahren, beispielsweise in Kombination mit herkömmlichen Siliziumätzverfahren, gebildeten Isolator aus porösem Siliziumoxycarbid aufweisen, wobei Inseln in aktiven Bereichen 110 gebildet werden.
  • 2 ist eine Querschnittsansicht, die allgemein beispielhaft, jedoch nicht einschränkend, eine Ausführungsform der Weiterverarbeitung eines Isolators 140 aus porösem Siliziumoxycarbid mit niedriger Dielektrizitätskonstante zeigt. In einer Ausführungsform ist, wie in 2 gezeigt ist, ein Teil eines Isolators 140 aus porösem Siliziumoxycarbid beispielsweise durch chemisch-mechanisches Polieren (CMP) zur Planarisierung oder, um die Dicke eines verbleibenden Teils eines Isolators 140 aus porösem Siliziumoxycarbid zu vermindern, entfernt. Kontaktlöcher 200 werden durch herkömmliche Strukturierungs- und Ätztechniken derart gebildet, dass Source 130, Drain 135 und Gate 125 von FET 115 mit anderen Schaltungselementen oder externen (d.h. außerhalb des Chips) Schaltungsknoten verbunden werden können. Die nachfolgende Verarbeitung folgt herkömmlichen IC-Herstellungsschritten, ausgenommen dass andere Isolierschichten aus porösem Siliziumoxycarbid nachfolgend gemäß den mit Bezug auf 1 beschriebenen allgemeinen Verfahren gebildet werden können.
  • 3 ist eine Querschnittsansicht, die allgemein beispielhaft, jedoch nicht einschränkend, eine Ausführungsform der Bildung nachfolgender Schichten des Isolators aus porösem Siliziumoxycarbid gemäß der vorliegenden Erfindung zeigt. In 3 ist eine erste Metallschicht 300 gezeigt, beispielsweise Aluminium oder ein hitzebeständiges Metall, das auf der Arbeitsoberfläche des Wafers ausgebildet ist. Beispielsweise kontaktiert die erste Metallschicht 300 Source 130 und Drain 135 von FET 115. Die erste Metallschicht 300 wird mit einem Muster versehen und geätzt, um eine gewünschte Verbindung zwischen Schaltungselementen vorzusehen. Ein Zwischenschicht-Dielektrikum 305 aus porösem Siliziumoxycarbid wird beispielsweise gemäß den oben in Bezug auf 1 beschriebenen Verfahren gebildet. Kontaktlöcher (vias) 310 werden selektiv in dem Zwischenschicht-Dielektrikum 305 beispielsweise durch Strukturierung und Ätzen ausgebildet. Eine zweite Metallschicht 315, beispielsweise Aluminium oder ein hitzebeständiges Metall, wird innerhalb der Kontaktlöcher 310 und anderswo über der Arbeitsoberfläche des Substrats 105 gebildet. Die zweite Metallschicht 315 wird strukturiert und geätzt, um beispielsweise eine gewünschte Verbindung zwischen bestimmten Schaltungselementen oder anderen Verbindungsleitungen vorzusehen. Eine Passivierungsschicht 320 aus porösem Siliziumoxycarbid wird beispielsweise gemäß den oben mit Bezug auf 1 beschriebenen Verfahren gebildet. Der IC-Isolator aus porösem Siliziumoxycarbid der vorliegenden Erfindung kann auch für eine Isolation zwischen beliebigen weiteren leitfähigen Schichten in einem Herstellungsverfahren verwendet werden.
  • 4 ist ein Schema-/Blockdiagramm, welches allgemein beispielhaft, jedoch nicht einschränkend, eine Ausführungsform einer Speichervorrichtungs 400 - IC zeigt, bei der ein Siliziumoxycarbid-Isolator gemäß der vorliegenden Erfindung enthalten ist, wie beispielsweise oben beschrieben. Die Speichervorrichtung 400 beinhaltet eine Anordnung von Speicherzellen 405, Adressleitungen 415, einen Wortleitungsdecoder 420, einen Datenleitungsdecoder 430, einen Leseverstärker 440 und eine Leseschaltung 460.
  • 5 ist eine Zeichnung, die allgemein beispielhaft, jedoch nicht einschränkend, eine Ausführungsform eines Computersystems 500 gemäß der vorliegenden Erfindung zeigt. In einer Ausführungsform beinhaltet das Computersystem 500 einen Monitor 505 oder eine andere Kommunikationsausgabevorrichtung, eine Tastatur 510 oder eine andere Kommunikationseingabevorrichtung sowie eine Hauptplatine 515, die einen Mikroprozessor 520 oder eine andere Datenverarbeitungseinheit und mindestens eine Speichervorrichtung 400 trägt.
  • Schlussfolgerung
  • Wie oben beschrieben, wird durch die vorliegende Erfindung ein Isolator aus Siliziumoxycarbid mit niedriger Dielektrizitätskonstante bereitgestellt, der zur Isolation auf einer integrierten Schaltung (IC) geeignet ist. Durch den Isolator wird eine elektrische Isolation, beispielsweise zwischen Schaltungselementen, zwischen Verbindungsleitungen, zwischen Schaltungselementen und Verbindungsleitungen oder als eine Passivierungsschicht, die sowohl über Schaltungselementen als auch Verwendungsleitungen liegt, vorgesehen. Der Siliziumoxycarbid-Isolationsisolator mit niedriger Dielektrizitätskonstante der vorliegenden Erfindung vermindert die Parasitärkapazität zwischen Schaltungsknoten. Als ein Ergebnis wird durch den Siliziumoxycarbid-Isolationsisolator vorteilhafterweise ein vermindertes Rauschen und Signalübersprechen zwischen Schaltungsknoten, ein verminderter Energieverbrauch und ein schnellerer Schaltungsbetrieb vorgesehen und das Risiko potentieller Taktungsfehler minimiert.
  • Die obigen Ausführungsformen können kombiniert werden.

Claims (28)

  1. Auf einem Substrat ausgebildete integrierte Schaltung mit mehreren auf dem Substrat ausgebildeten Transistoren (110 oder 115), mehreren ersten Leitern (300), die einige der Transistoren miteinander verbinden, und einem porösen Isolator (140), der eine Dielektrizitätskonstante kleiner als 2 hat und Teile der ersten Leiter gegenüber den Transistoren isoliert, dadurch gekennzeichnet, dass der poröse Isolator (140) ein solcher aus porösem Siliziumoxycarbid ist.
  2. Integrierte Schaltung nach Anspruch 1, wobei der poröse Siliziumoxycarbid-Isolator (140) eine Oberfläche zwischen 200 und 450 m2 pro Gramm des porösen Siliziumoxycarbids hat.
  3. Integrierte Schaltung nach Anspruch 1, wobei der poröse Siliziumoxycarbid-Isolator (140) eine Oberfläche von etwa 300 m2 pro Gramm des porösen Siliziumoxycarbids hat.
  4. Integrierte Schaltung nach einem der Ansprüche 1 bis 3, wobei der poröse Siliziumoxycarbid-Isolator (140) Poren mit einem Durchmesser zwischen 2 und 30 nm (20 und 30 Å) aufweist.
  5. Integrierte Schaltung nach einem der Ansprüche 1 bis 3, wobei der poröse Siliziumoxycarbid-Isolator (140) Poren mit einem Durchmesser von etwa 3 nm (30 Å) aufweist.
  6. Integrierte Schaltung nach einem der Ansprüche 1 bis 3, wobei der poröse Siliziumoxycarbid-Isolator (140) Poren mit einem Durchmesser von etwa 20 nm (200 Å) aufweist.
  7. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei der erste Leiter (300) ein Metall ist.
  8. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei der erste Leiter (300) Aluminium enthält.
  9. Integrierte Schaltung nach einem der vorhergehenden Ansprüche mit ferner einem zweiten Leiter (315), wobei der poröse Siliziumoxycarbid-Isolator (140) Teile des ersten Leiters gegenüber Teilen des zweiten Leiters isoliert.
  10. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei die aktiven Schaltungselemente eine Speichereinrichtung (400) bilden.
  11. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei der poröse Siliziumoxycarbid-Isolator (140) eine Dielektrizitätskonstante gleich oder etwa gleich 1,6 hat.
  12. Verfahren zum Herstellen eines niederkapazitiven Isolators auf einer integrierten Schaltung, wobei mindestens ein Teil einer Oberfläche eines Substrats (105) mit einem Gemisch aus Oxid- und Kohlenstoffquellen beschichtet und dieses Gemisch auf der integrierten Schaltung in eine dielektrische poröse Oxycarbidschicht (140) umgewandelt wird, die eine Dielektrizitätskonstante kleiner als 2 hat und Teile von ersten Leitern (300) auf dem Substrat (105) gegenüber Transistoren (110 oder 115) auf dem Substrat isoliert, wobei einige der Transistoren durch die ersten Leiter miteinander verbunden sind.
  13. Verfahren nach Anspruch 12, wobei zum Beschichten mit einem siliziumhaltige polymere Precurser enthaltenden Gemisch aus Oxid- und Kohlenstoffquellen beschichtet wird.
  14. Verfahren nach Anspruch 12, wobei zum Beschichten mit einem Alkoxysilan enthaltenden Gemisch aus Oxid- und Kohlenstoffquellen beschichtet wird.
  15. Verfahren nach Anspruch 14, wobei zum Beschichten mit einem Gemisch aus Oxid- und Kohlenstoffquellen beschichtet wird, das substituierte Alkoxysilane enthält, in denen mindestens eine Alkoxygruppe durch eine "R"-Gruppe, ausgewählt aus der im wesentlichen aus CH3, C2H5 und C6H5 bestehenden Gruppe, ersetzt ist.
  16. Verfahren nach Anspruch 12, wobei zum Beschichten mit einem ein Siliziumalkoxid enthaltenden Gemisch aus Oxid- und Kohlenstoffquellen beschichtet wird.
  17. Verfahren nach Anspruch 12, wobei zum Beschichten mit einem Methyldimethoxysilan (MDMS) enthaltenden Gemisch aus Oxid- und Kohlenstoffquellen beschichtet wird.
  18. Verfahren nach Anspruch 12, wobei zum Beschichten mit einem Tetraethoxysilan (TEOS) enthaltenden Gemisch aus Oxid- und Kohlenstoffquellen beschichtet wird.
  19. Verfahren nach Anspruch 12, wobei zum Mischen von Oxid- und Kohlenstoffquellen etwa 50% Methyldimethoxysilan (MDMS) und etwa 50% Tetraethoxysilan (TEOS) gemischt werden und das Gemisch aus MDMS und TEOS in Gegenwart einer Säure hydrolisiert wird.
  20. Verfahren nach Anspruch 19, wobei zum Mischen MDMS und TEOS etwa sechs Stunden lang in Ethanol gemischt werden.
  21. Verfahren nach Anspruch 19 oder 20, wobei zum Hydrolisieren des Gemisches aus MDMS und TEOS Wasser und Salzsäure mit dem MDMS, TEOS und Ethanol gemischt werden.
  22. Verfahren nach einem der Ansprüche 12 bis 21, wobei zum Umwandeln das Gemisch aus Oxid- und Kohlenstoffquellen erwärmt und getrocknet wird.
  23. Verfahren nach einem der Ansprüche 12 bis 22, wobei zum Transformieren das Gemisch aus Oxid- und Kohlenstoffquellen pyrolisiert wird.
  24. Verfahren nach Anspruch 23, wobei das Pyrolisieren des Gemisches aus Oxid- und Kohlenstoffquellen in einer Argonatmosphäre erfolgt.
  25. Verfahren nach Anspruch 23, wobei zum Pyrolisieren des Gemisches aus Oxid- und Kohlenstoffquellen dieses Gemisch und das Halbleitersubstrat 0,5 bis 24 Stunden lang zwischen 450 und 1200 °C erwärmt wird.
  26. Verfahren nach einem der Ansprüche 12 bis 25, wobei ein überschüssiger Teil der dielektrischen Schicht durch chemisch-mechanisches Polieren (CMP) entfernt wird, um die dielektrische Schicht auf eine gewünschte Dicke zu bringen.
  27. Verfahren nach einem der Ansprüche 12 bis 26, wobei die dielektrische poröse Oxidschicht Siliziumoxycarbid (SIOC) mit gleichmäßig verteilten Poren ist, die einen näherungsweisen Durchmesser zwischen 2 und 30 nm (20 und 30 Å) haben.
  28. Verfahren nach einem der Ansprüche 12 bis 27, wobei zum Umwandeln des Gemisches aus Oxid- und Kohlenstoffquellen in die dielektrische poröse Oxycarbidschicht auf der integrierten Schaltung diese Schicht (140) mit einer Dielektrizitätskonstante von etwa 1,6 ausgebildet wird.
DE69835900T 1997-10-14 1998-10-14 Isolator aus porösem Siliziumoxycarbid für integrierte Schaltungen Expired - Lifetime DE69835900T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US950319 1978-10-16
US08/950,319 US6350704B1 (en) 1997-10-14 1997-10-14 Porous silicon oxycarbide integrated circuit insulator
PCT/US1998/021588 WO1999019910A1 (en) 1997-10-14 1998-10-14 Porous silicon oxycarbide integrated circuit insulator

Publications (2)

Publication Number Publication Date
DE69835900D1 DE69835900D1 (de) 2006-10-26
DE69835900T2 true DE69835900T2 (de) 2007-01-18

Family

ID=25490274

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69835900T Expired - Lifetime DE69835900T2 (de) 1997-10-14 1998-10-14 Isolator aus porösem Siliziumoxycarbid für integrierte Schaltungen

Country Status (8)

Country Link
US (4) US6350704B1 (de)
EP (1) EP1029354B1 (de)
JP (1) JP2003510795A (de)
KR (1) KR100416681B1 (de)
AT (1) ATE339774T1 (de)
AU (1) AU9801298A (de)
DE (1) DE69835900T2 (de)
WO (1) WO1999019910A1 (de)

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW408433B (en) * 1997-06-30 2000-10-11 Hitachi Ltd Method for fabricating semiconductor integrated circuit
US6350704B1 (en) * 1997-10-14 2002-02-26 Micron Technology Inc. Porous silicon oxycarbide integrated circuit insulator
US6462371B1 (en) * 1998-11-24 2002-10-08 Micron Technology Inc. Films doped with carbon for use in integrated circuit technology
DE69940114D1 (de) 1999-08-17 2009-01-29 Applied Materials Inc Oberflächenbehandlung von kohlenstoffdotierten SiO2-Filmen zur Erhöhung der Stabilität während der O2-Veraschung
US6602806B1 (en) 1999-08-17 2003-08-05 Applied Materials, Inc. Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film
DE69939899D1 (de) 1999-08-17 2008-12-24 Applied Materials Inc Methode und Apparat zur Verbesserung der Eigenschaften eines niedrig-k Si-O-C Filmes
EP1077479A1 (de) 1999-08-17 2001-02-21 Applied Materials, Inc. Behandlung nach der Abscheidung um die Eigenschaften eines niedrig-k Si-O-C Films zu verbessern
US7276788B1 (en) * 1999-08-25 2007-10-02 Micron Technology, Inc. Hydrophobic foamed insulators for high density circuits
US6413827B2 (en) 2000-02-14 2002-07-02 Paul A. Farrar Low dielectric constant shallow trench isolation
US6677209B2 (en) 2000-02-14 2004-01-13 Micron Technology, Inc. Low dielectric constant STI with SOI devices
US6890847B1 (en) 2000-02-22 2005-05-10 Micron Technology, Inc. Polynorbornene foam insulation for integrated circuits
EP1172847A3 (de) 2000-07-10 2004-07-28 Interuniversitair Micro-Elektronica Centrum Vzw Methode, eine poröse Siliziumoxidschicht herzustellen
US6753270B1 (en) 2000-08-04 2004-06-22 Applied Materials Inc. Process for depositing a porous, low dielectric constant silicon oxide film
KR100841597B1 (ko) 2000-09-13 2008-06-26 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨 전자 디바이스 제조
US6610362B1 (en) * 2000-11-20 2003-08-26 Intel Corporation Method of forming a carbon doped oxide layer on a substrate
US6936533B2 (en) * 2000-12-08 2005-08-30 Samsung Electronics, Co., Ltd. Method of fabricating semiconductor devices having low dielectric interlayer insulation layer
US6383924B1 (en) * 2000-12-13 2002-05-07 Micron Technology, Inc. Method of forming buried conductor patterns by surface transformation of empty spaces in solid state materials
US6632478B2 (en) 2001-02-22 2003-10-14 Applied Materials, Inc. Process for forming a low dielectric constant carbon-containing film
US6852167B2 (en) * 2001-03-01 2005-02-08 Micron Technology, Inc. Methods, systems, and apparatus for uniform chemical-vapor depositions
KR100687531B1 (ko) * 2001-05-09 2007-02-27 에이에스엠 저펜 가부시기가이샤 반도체 장치용 저유전상수 절연막의 형성방법
US7142577B2 (en) * 2001-05-16 2006-11-28 Micron Technology, Inc. Method of forming mirrors by surface transformation of empty spaces in solid state materials and structures thereon
US7476925B2 (en) * 2001-08-30 2009-01-13 Micron Technology, Inc. Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators
US6953730B2 (en) 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
US7132348B2 (en) * 2002-03-25 2006-11-07 Micron Technology, Inc. Low k interconnect dielectric using surface transformation
US7045430B2 (en) * 2002-05-02 2006-05-16 Micron Technology Inc. Atomic layer-deposited LaAlO3 films for gate dielectrics
US7589029B2 (en) * 2002-05-02 2009-09-15 Micron Technology, Inc. Atomic layer deposition and conversion
US7160577B2 (en) * 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7135421B2 (en) * 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
US6888739B2 (en) 2002-06-21 2005-05-03 Micron Technology Inc. Nanocrystal write once read only memory for archival storage
US6996009B2 (en) 2002-06-21 2006-02-07 Micron Technology, Inc. NOR flash memory cell with high storage density
US6804136B2 (en) * 2002-06-21 2004-10-12 Micron Technology, Inc. Write once read only memory employing charge trapping in insulators
US6970370B2 (en) * 2002-06-21 2005-11-29 Micron Technology, Inc. Ferroelectric write once read only memory for archival storage
US7154140B2 (en) 2002-06-21 2006-12-26 Micron Technology, Inc. Write once read only memory with large work function floating gates
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US7847344B2 (en) 2002-07-08 2010-12-07 Micron Technology, Inc. Memory utilizing oxide-nitride nanolaminates
US7221017B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide-conductor nanolaminates
US6884739B2 (en) * 2002-08-15 2005-04-26 Micron Technology Inc. Lanthanide doped TiOx dielectric films by plasma oxidation
US7199023B2 (en) * 2002-08-28 2007-04-03 Micron Technology, Inc. Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed
US7084078B2 (en) * 2002-08-29 2006-08-01 Micron Technology, Inc. Atomic layer deposited lanthanide doped TiOx dielectric films
US7153754B2 (en) * 2002-08-29 2006-12-26 Micron Technology, Inc. Methods for forming porous insulators from “void” creating materials and structures and semiconductor devices including same
FR2848036B1 (fr) * 2002-11-28 2005-08-26 St Microelectronics Sa Support pour resonateur acoustique, resonateur acoustique et circuit integre correspondant
US7101813B2 (en) * 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US6958302B2 (en) 2002-12-04 2005-10-25 Micron Technology, Inc. Atomic layer deposited Zr-Sn-Ti-O films using TiI4
EP1435657A1 (de) * 2002-12-30 2004-07-07 STMicroelectronics S.r.l. Festwertspeicherzelle und Herstellungsverfahren
US7135369B2 (en) * 2003-03-31 2006-11-14 Micron Technology, Inc. Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9
US7008854B2 (en) * 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7273788B2 (en) * 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US7192824B2 (en) * 2003-06-24 2007-03-20 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectric layers
US6929984B2 (en) * 2003-07-21 2005-08-16 Micron Technology Inc. Gettering using voids formed by surface transformation
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
US7915085B2 (en) * 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
US20050137882A1 (en) * 2003-12-17 2005-06-23 Cameron Don T. Method for authenticating goods
US7601649B2 (en) * 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7439152B2 (en) * 2004-08-27 2008-10-21 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7230296B2 (en) * 2004-11-08 2007-06-12 International Business Machines Corporation Self-aligned low-k gate cap
US7235501B2 (en) * 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
US20060125030A1 (en) * 2004-12-13 2006-06-15 Micron Technology, Inc. Hybrid ALD-CVD of PrxOy/ZrO2 films as gate dielectrics
US7560395B2 (en) * 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US8330202B2 (en) * 2005-02-23 2012-12-11 Micron Technology, Inc. Germanium-silicon-carbide floating gates in memories
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7572695B2 (en) * 2005-05-27 2009-08-11 Micron Technology, Inc. Hafnium titanium oxide films
US7510983B2 (en) * 2005-06-14 2009-03-31 Micron Technology, Inc. Iridium/zirconium oxide structure
US7858458B2 (en) 2005-06-14 2010-12-28 Micron Technology, Inc. CMOS fabrication
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US20070049023A1 (en) * 2005-08-29 2007-03-01 Micron Technology, Inc. Zirconium-doped gadolinium oxide films
US7410910B2 (en) * 2005-08-31 2008-08-12 Micron Technology, Inc. Lanthanum aluminum oxynitride dielectric films
FR2890490A1 (fr) * 2005-09-05 2007-03-09 St Microelectronics Sa Support de resonateur acoustique et circuit integre correspondant
US20070082130A1 (en) * 2005-10-07 2007-04-12 Asm Japan K.K. Method for foming metal wiring structure
US7785658B2 (en) * 2005-10-07 2010-08-31 Asm Japan K.K. Method for forming metal wiring structure
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US7511317B2 (en) * 2006-06-09 2009-03-31 International Business Machines Corporation Porous silicon for isolation region formation and related structure
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
TWI355046B (en) * 2007-07-10 2011-12-21 Nanya Technology Corp Two bit memory structure and method of making the
US8764993B2 (en) * 2008-04-03 2014-07-01 General Electric Company SiOC membranes and methods of making the same
US8058138B2 (en) 2008-07-17 2011-11-15 Micron Technology, Inc. Gap processing
JP4858791B2 (ja) * 2009-05-22 2012-01-18 住友電気工業株式会社 半導体装置およびその製造方法
US20150050816A1 (en) * 2013-08-19 2015-02-19 Korea Atomic Energy Research Institute Method of electrochemically preparing silicon film
US9218447B2 (en) 2014-01-10 2015-12-22 International Business Machines Corporation Automatic test pattern generation (ATPG) considering crosstalk effects
KR102272553B1 (ko) * 2015-01-19 2021-07-02 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US9842651B2 (en) 2015-11-25 2017-12-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin film transistor strings
US9892800B2 (en) 2015-09-30 2018-02-13 Sunrise Memory Corporation Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
US10741581B2 (en) 2018-07-12 2020-08-11 Sunrise Memory Corporation Fabrication method for a 3-dimensional NOR memory array
US11751391B2 (en) * 2018-07-12 2023-09-05 Sunrise Memory Corporation Methods for fabricating a 3-dimensional memory structure of nor memory strings
WO2021127218A1 (en) 2019-12-19 2021-06-24 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor
TW202220191A (zh) * 2020-07-21 2022-05-16 美商日升存儲公司 用於製造nor記憶體串之3維記憶體結構之方法
TW202205635A (zh) * 2020-07-21 2022-02-01 美商日升存儲公司 用於製造nor記憶體串之3維記憶體結構之方法
US11937424B2 (en) 2020-08-31 2024-03-19 Sunrise Memory Corporation Thin-film storage transistors in a 3-dimensional array of nor memory strings and process for fabricating the same
US11842777B2 (en) 2020-11-17 2023-12-12 Sunrise Memory Corporation Methods for reducing disturb errors by refreshing data alongside programming or erase operations
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01235254A (ja) * 1988-03-15 1989-09-20 Nec Corp 半導体装置及びその製造方法
US4981820A (en) * 1989-07-28 1991-01-01 General Electric Company Cellular silicon-oxy-carbide glass from foamed silicone resins
US5180694A (en) * 1989-06-01 1993-01-19 General Electric Company Silicon-oxy-carbide glass method of preparation and articles
US5380553A (en) 1990-12-24 1995-01-10 Dow Corning Corporation Reverse direction pyrolysis processing
US5177567A (en) * 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
FR2685851B1 (fr) 1991-12-30 1994-02-04 Alcatel Cit Dispositif de soutien et de guidage de cables de transmission de signaux electriques ou lumineux.
US5470801A (en) * 1993-06-28 1995-11-28 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
US5488015A (en) 1994-05-20 1996-01-30 Texas Instruments Incorporated Method of making an interconnect structure with an integrated low density dielectric
US5470802A (en) 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
US5527737A (en) * 1994-05-27 1996-06-18 Texas Instruments Incorporated Selective formation of low-density, low-dielectric-constant insulators in narrow gaps for line-to-line capacitance reduction
US5494858A (en) 1994-06-07 1996-02-27 Texas Instruments Incorporated Method for forming porous composites as a low dielectric constant layer with varying porosity distribution electronics applications
US5504042A (en) 1994-06-23 1996-04-02 Texas Instruments Incorporated Porous dielectric material with improved pore surface properties for electronics applications
US5525857A (en) * 1994-08-19 1996-06-11 Texas Instruments Inc. Low density, high porosity material as gate dielectric for field emission device
US6187604B1 (en) 1994-09-16 2001-02-13 Micron Technology, Inc. Method of making field emitters using porous silicon
US5818071A (en) 1995-02-02 1998-10-06 Dow Corning Corporation Silicon carbide metal diffusion barrier layer
US5530581A (en) 1995-05-31 1996-06-25 Eic Laboratories, Inc. Protective overlayer material and electro-optical coating using same
US5821621A (en) * 1995-10-12 1998-10-13 Texas Instruments Incorporated Low capacitance interconnect structure for integrated circuits
EP0775669B1 (de) 1995-11-16 2001-05-02 Texas Instruments Incorporated Wenig flüchtiges Lösungsmittel enthaltender Vorläufer für nanoporöses Aerogel
US5827780A (en) * 1996-04-01 1998-10-27 Hsia; Liang Choo Additive metalization using photosensitive polymer as RIE mask and part of composite insulator
US5770275A (en) * 1996-08-23 1998-06-23 Raman; Narayan K. Molecular sieving silica membrane fabrication process
US6054751A (en) 1996-09-18 2000-04-25 Denso Corporation Semiconductor integrated circuit
JPH10178066A (ja) 1996-10-15 1998-06-30 Toray Ind Inc 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シート
JP4082626B2 (ja) 1996-11-19 2008-04-30 松下電器産業株式会社 層間絶縁膜形成用材料及び層間絶縁膜
KR19980064176A (ko) 1996-12-17 1998-10-07 윌리엄비.켐플러 집적 회로 유전체
US6255156B1 (en) * 1997-02-07 2001-07-03 Micron Technology, Inc. Method for forming porous silicon dioxide insulators and related structures
US5866197A (en) 1997-06-06 1999-02-02 Dow Corning Corporation Method for producing thick crack-free coating from hydrogen silsequioxane resin
US5886368A (en) * 1997-07-29 1999-03-23 Micron Technology, Inc. Transistor with silicon oxycarbide gate and methods of fabrication and use
US6251470B1 (en) 1997-10-09 2001-06-26 Micron Technology, Inc. Methods of forming insulating materials, and methods of forming insulating materials around a conductive component
US6350704B1 (en) * 1997-10-14 2002-02-26 Micron Technology Inc. Porous silicon oxycarbide integrated circuit insulator

Also Published As

Publication number Publication date
US20020048968A1 (en) 2002-04-25
KR100416681B1 (ko) 2004-01-31
JP2003510795A (ja) 2003-03-18
US6710428B2 (en) 2004-03-23
EP1029354A1 (de) 2000-08-23
US20020079557A1 (en) 2002-06-27
US20010038132A1 (en) 2001-11-08
EP1029354B1 (de) 2006-09-13
KR20010031077A (ko) 2001-04-16
US6803326B2 (en) 2004-10-12
US6313518B1 (en) 2001-11-06
US6350704B1 (en) 2002-02-26
DE69835900D1 (de) 2006-10-26
WO1999019910A1 (en) 1999-04-22
AU9801298A (en) 1999-05-03
ATE339774T1 (de) 2006-10-15

Similar Documents

Publication Publication Date Title
DE69835900T2 (de) Isolator aus porösem Siliziumoxycarbid für integrierte Schaltungen
DE10036725C2 (de) Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat
DE69831903T2 (de) Halbleiterbauelement mit Kondensator und deren Herstellungsmethode
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE112011102446B4 (de) 3D-Durchkontaktierungskondensator mit einer potentialfreien leitfähigen Platte für eine verbesserte Zuverlässigkeit
DE69535718T2 (de) Verbindungsverfahren mit Benutzung eines porösen Isolators zur Reduzierung der Kapazitäten zwischen Leiterbahnen
DE19825736C2 (de) Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung
EP0582724A1 (de) Verfahren zur lokal und global planarisierenden CVD-Abscheidung von SiO2-Schichten auf strukturierten Siliziumsubstraten
DE4140180C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE2207264A1 (de) Halbleiterschaltung mit drei Anschlußebenen und Verfahren zu ihrer Herstellung.
DE10224167A1 (de) Ein Halbleiterelement mit einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration und ein Verfahren zur Herstellung desselben
DE60037599T2 (de) Herstellungsverfahren für halbleiteranordnung mit reduzierter signalwegverzögerungszeit
DE102008029794A1 (de) Metall-Isolator-Metall-Kondensator und Verfahren zu dessen Herstellung
DE19633689B4 (de) Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen
DE10120302A1 (de) Halbleiter-Bauteil und Verfahren zu dessen Herstellung
DE112020003567T5 (de) Back-end-of-line-kompatibler chipintegrierter metall-isolator-metall-entkopplungskondensator
JPH06101466B2 (ja) シリコン層上に２酸化シリコンの絶縁誘電体層を作る方法
EP1711958B1 (de) Verfahren zum Herstellen eines Kondensators mit lokal erhöhter dielektrischer Konstante und eines Zwischendielektrikums mit niedriger dielektrischer Konstante
DE3608418A1 (de) Verfahren zur herstellung eines mosfet-gateisolatorfilms
EP0075892A2 (de) Integrierter Halbleiterschaltkreis mit einer halbisolierenden Halbleiterschicht
DE102004016963A1 (de) Adhäsionsschicht für Pt auf SiO2
JPS61268043A (ja) 半導体装置の製造方法
DE10314152A1 (de) Herstellung von dielektrischen Zwischenschichtfilmen mit einem niedrigen K-Wert unter Verwendung von Si-haltigen Resists

Legal Events

Date Code Title Description
8364 No opposition during term of opposition