DE69831072T2

DE69831072T2 - Gleichspannungsoffset- und verstärkungskorrektur für cmos-bildsensoren

Info

Publication number: DE69831072T2
Application number: DE69831072T
Authority: DE
Inventors: Jon Donald SAUER; Alan Peter LEVINE
Original assignee: Dialog Semiconductor GmbH
Current assignee: Digital Imaging Systems GmbH
Priority date: 1997-06-02
Filing date: 1998-06-02
Publication date: 2006-05-24
Anticipated expiration: 2018-06-03
Also published as: DE69831072D1; WO1998056170A1; US5969758A; KR100572206B1; JP2002511215A; AU7711598A; TW411613B; JP4206134B2; EP0986900A4; KR20010013305A; EP0986900B1; EP0986900A1

Description

Technisches Gebiet der Erfindung
Die vorliegende Erfindung betrifft Abbildungsvorrichtungen und insbesondere die dc-Offset- und Verstärkungskorrektur für Doppelabtastungsschaltkreise (CDS) von Bildsensoren.
Beschreibung des relevanten Standes der Technik
Die US-A-5,274,578 offenbart einen Wärmeabbilder. Die Pixel des Abbilders weisen Uneinheitlichkeiten auf, wie diejenigen, die durch Diskrepanzen bzw. Abweichungen bei Materialien und/oder Herstellungsprozessen verursacht werden und die dazu geführt haben, daß die Ausgabereaktion von Pixel zu Pixel uneinheitlich und unvorhersehbar wurde. Um die Uneinheitlichkeiten in der Reaktion der Pixel auszugleichen, wird die Pixelanordnung bzw. das Pixelarray dazu gebracht, periodisch Wärmereferenzquellen abzutasten, wodurch für jeden Detektor Detektorreferenzantwortmuster bereitgestellt werden. Diese Detektorreferenzantworten werden verwendet, um Korrekturoffset- und Verstärkungsnormalisierungskoeffizienten für jede Abtastung zu berechnen.
Die US-A-5,563,405 offenbart ein Wärmeabbildungssystem mit einer zweidimensionalen Pixelanordnung. Für jede Spalte von Pixeln gibt es einen kapazitiven Transimpedanzverstärker (CTIA), an dessen Ausgang ein korrelierter Doppelabtastungsschaltkreis (CDS) vorgesehen ist.
Um die Uneinheitlichkeiten der Pixel des Abbilders auszugleichen, bestimmt das Abbildungssystem Korrekturkoeffizientenwerte für die pixelweise Offset- und Verstärkungsverarbeitung. Zu diesem Zweck beinhaltet das System eine Verstärkungs- und Offset-Nachschlagetabelle, einen Raumfilter, einen Zeitfilter und einen assoziierten adaptiven Verstärkungs- und Offsetspeicher, die in einer Rückkopplungsschleife angeordnet sind. Der Ausgabewert des Zeitfilters wird als Kontrollschleife an den Abbilder zurückgeführt, um in Übereinstimmung mit Informationen, die von der adaptiven Verstärkungs- und Offset-Nachschlagetabelle gepflegt werden, sowohl Verstärkungs- als auch Offsetkorrektur auf einer pixelweisen Basis bereitzustellen.
Verschiedene Typen von Abbildern oder Bildsensoren sind heute in Verwendung einschließlich Bildsensoren mit einer ladungsgekoppelten Einrichtung (CCD) und Komplementär-Metalloxid-Halbleiter-CMOS-Bildsensoren. CMOS-Bildsensoren verwenden typischerweise eine Anordnung von aktiven Pixelbildsensoren und eine Reihe oder ein Register von korrelierten doppelt abfragenden Schaltkreisen oder Verstärkern (CDS), um die Ausgabe einer gegebenen Reihe von Pixelbildsensoren der Anordnung abzufragen und zu halten. Jeder aktive Pixelbildsensor der Pixelanordnung enthält typischerweise eine pixelverstärkende Vorrichtung (üblicherweise ein Quellfolger bzw. Source-Folger). Der Begriff aktiver Pixelsensor (APS) bezieht sich auf elektronische Bildsensoren innerhalb aktiver Vorrichtungen, wie z.B. Transistoren, die mit jedem Pixel verknüpft sind. CMOS-Bildsensoren werden oftmals stattdessen auch als CMOS-APS-Abbilder oder als CMOS-Aktivpixelbildsensoren bezeichnet. Die aktiven Pixelbildsensoren und die begleitenden Schaltkreise für jedes Pixel der Anordnung werden hier als APS-Schaltkreise bezeichnet.
CMOS-Bildsensoren haben verschiedene Vorteile gegenüber CCD-Bildsensoren. Beispielsweise werden CCD-Bildsensoren nicht leicht in den CMOS-Randschaltkreis integriert aufgrund von komplizierten Herstellungsanforderungen und relativ hoher Kosten. Da jedoch CMOS-Bildsensoren mit derselben CMOS-Prozeßtechnologie wie die Rand- bzw. Peripherieschaltkreise, die erforderlich sind, um den CMOS-Bildsensor zu betreiben, ausgebildet werden, sind solche Sensoren leichter in einen einzelnen System-auf-Chip unter Verwendung von integrierten Schaltkreisherstellungsprozessen (IC) zu integrieren. Durch Verwenden der CMOS-Bildsensoren ist es möglich, eine monolithische Integration der Steuerlogik und der Taktung, die Bildverarbeitung und den Signalverarbeitungsschaltkreis, wie z.B. die Analog-Digital-(A/D-) Umwandlung allesamt in einem einzelnen Sensorchip zu erzielen. Somit können CMOS-Bildsensoren verglichen mit CCD-Bildsensoren unter Verwendung von Standard-CMOS-IC-Herstellungsprozessen hergestellt werden.
Zusätzlich erfordern CCD-Bildsensoren typischerweise drei unterschiedliche Eingangsspannungen mit getrennten Energieversorgungen, um diese anzutreiben. CCD-Bildsensoren erfordern ebenso relativ hohe Energieversorgungsspannungen und erfordern somit ebenso relativ hohe Betriebsleistungen. Im Gegensatz dazu erfordern CMOS-Vorrichtungen nur eine einzelne Energieversorgung, die ebenso verwendet werden kann, um die peripheren Schaltkreise anzutreiben. Dies verleiht CMOS-Bildsensoren einen Vorteil in Bezug auf den Energieverbrauch und ebenso in Bezug auf die Größe der Chipfläche bzw. des "Grundstücks", das den Energieversorgungen gewidmet wird. CMOS-Bildsensoren haben relativ geringe Energieanforderungen aufgrund einer Energieversorgung mit relativ niedriger Spannung, die für den Betrieb erforderlich ist und ebenso da nur eine Pixelreihe in der APS-Anordnung während des Auslesens aktiv sein muß.
Trotz dieser Vorteile haben CMOS-Bildsensoren ebenso verschiedene Nachteile im Vergleich zu CCD-Bildsensoren. Beispielsweise wird in der konventionellen CMOS-Bildsensorarchitektur eine ausgewählte oder aktive Reihe der APS-Pixelschaltkreise parallel zu der Reihe von CDS-Schaltkreisen während einer horizontalen Auslaßperiode ausgelesen. Der Ausgang der Reihe von CDS-Schaltkreisen wird dann schnell durch ein horizontales Schieberegister abgetastet, um die Zeile aus einem gemeinsamen Ausgangsanschluß auszulesen. Ein Problem bei diesem Ansatz ist, daß die Fehlanpassung zwischen den CDS-Schaltkreisen zu einem spaltenfesten Musterrauschartefakt (FPN) in dem aufgenommenen Bild führt. Solche Fehlanpassungen werden typischerweise verursacht durch unterschiedliche Gleichspannung und Verstärkungsoffsets in der Signalverstärkung und der Verarbeitung, die durch die CDS-Schaltkreise bereitgestellt wird. FPN-Artefakte, die durch CMOS-Bildsensoren erzeugt werden, sind typischerweise sehr sichtbar, da sie nicht zufällig über das Bild verteilt sind, sondern auf einer Reihe-per-Reihe-Basis aufgereiht sind. CCD-Vorrichtungen neigen üblicherweise weniger zu FPN-Artefakten, da die tatsächlichen Signalladungen, die eingefangen wurden, zu einem seriellen CCD-Register übertragen und dort gespeichert werden und somit nicht so beeinflußt werden durch Unterschiede in der Signalverstärkung und dem Offset von Reihe zu Reihe.
Gegenwärtige CMOS-Bildsensoren haben daher immer noch eine geringere Abbildungsleistung verglichen mit CCD-Abbildern, aufgrund erhöhten FPN und ebenso aufgrund des begrenzten dynamischen Bereichs (etwa 72 dB) (der teilweise durch erhöhtes FPN reduziert wird) und einen geringen Füllfaktor (das Verhältnis des Photodetektorbereichs zu dem Gesamtbereich des APS-Pixelschaltkreises), was zu einer geringeren Empfindlichkeit führt. Es besteht somit die Notwendigkeit nach verbesserten CMOS-Bildsensoren.
Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren für das Korrigieren von Unterschieden zwischen korrelierten Doppelabtastungsschaltkreisen (CDS) einer Reihe von CDS-Schaltkreisen (150) eines Abbilders (100) bereitgestellt, wobei das Verfahren die Schritte aufweist: (a) Speichern einer Mehrzahl von Verstärkungskorrekturkoeffizienten, und zwar einen für jeden CDS-Schaltkreis (150), (b) Speichern einer Mehrzahl von dc-Offsetkorrekturkoeffizienten, und zwar einen für jeden CDS-Schaltkreis (150), (c) Bestimmen eines Referenz-dc-Offsetwertes und eines Referenzverstärkungswertes, (d) Messen eines tatsächlichen dc-Offsetwertes und eines tatsächlichen Verstärkungswertes für jeden CDS-Schaltkreis (150), (e) Vergleichen des tatsächlichen dc-Offsetwertes bzw. des tatsächlichen Verstärkungswertes für jeden CDS-Schaltkreis mit dem Referenz-dc-Offsetwert bzw. dem Referenzverstärkungswert, um eine dc-Offsetwertdifferenz und eine Verstärkungswertdifferenz für jeden CDS-Schaltkreis zu bestimmen, und (f) Aktualisieren der gespeicherten Verstärkungskorrekturkoeffizienten bzw. des gespeicherten dc-Offsetkorrekturkoeffizienten für jeden CDS-Schaltkreis in Übereinstimmung mit der Verstärkungswertdifferenz bzw. der dc-Offsetwertdifferenz für jeden CDS-Schaltkreis, und (g) Korrigieren des Ausgangs von jedem CDS-Schaltkreis mit einem Korrekturschaltkreis in Übereinstimmung mit dem gespeicherten Verstärkungskorrekturkoeffizienten und dem gespeicherten dc-Offsetkorrekturkoeffizienten für jeden der CDS-Schaltkreise, um ein spaltenfixiertes Musterrauschen (column fixed pattern noise) in der Reihe von CDS-Schaltkreisen zu minimieren.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Abbildungssystem mit Einrichtungen für das Korrigieren von Differenzen zwischen korrelierten Doppeltabfrageschaltkreisen (CDS) einer Reihe von CDS-Schaltkreisen eines Bildes bereitgestellt, wobei die Korrektureinrichtung aufweist: (1) eine Reihe von CDS-Schaltkreisen (150) für das Abfragen von Ausgangssignalen, die von Pixelschaltkreisen einer Anordnung von Pixelsensorschaltkreisen bereitgestellt wird, und (2) einen Prozessor, der mit einem Eingang, einem Ausgang und Steuerleitungen von jedem CDS-Schaltkreis (150) der Reihe von CDS-Schaltkreisen verbunden ist, wobei der Prozessor angeordnet ist, um: (a) die Mehrzahl von Verstärkungskorrekturkoeffizienten zu speichern, (b) die Mehrzahl von dc-Offsetkorrekturkoeffizienten zu speichern, (c) den Referenz-dc-Offsetwert und den Referenzverstärkungswert zu bestimmen, (d) den dc-Offsetwert und den Verstärkungswert für jeden CDS-Schaltkreis zu bestimmen, (e) den dc-Offsetwert bzw. den Verstärkungswert für jeden CDS-Schaltkreis mit dem Referenz-dc-Offsetwert bzw. dem Referenzverstärkungswert zu vergleichen, (f) die Mehrzahl von Verstärkungskorrekturkoeffizienten und die Mehrzahl der dc-Offsetkorrekturkoeffizienten in Übereinstimmung mit den Vergleichen zu aktualisieren und (g) den Ausgangswert von jedem CDS-Schaltkreis in Übereinstimmung mit den gespeicherten Verstärkungskorrekturkoeffizienten und den gespeicherten dc-Offsetkorrekturkoeffizienten für jeden CDS-Schaltkreis zu korrigieren, um das spaltenfixierte Musterrauschen in der Reihe von CDS-Schaltkreisen zu minimieren.
In einer Ausführungsform bestimmt der Prozessor den Referenz-dc-Offsetwert und den Referenzverstärkungswert durch: Anlegen eines Nullveränderungssignals an den Eingang eines Referenz-CDS-Schaltkreises und Messen eines Nullausgangswertes, der von dem Referenz-CDS-Schaltkreis ausgegeben wird, um den Referenz-dc-Offsetwert zu bestimmen, und Anlegen eines Fullwell-Signals an den Eingang eines Referenz-CDS-Schaltkreises und Messen eines Fullwell-Ausgangswertes, der von dem Referenz-CDS-Schaltkreis ausgegeben wird, um einen Referenz-Fullwell-Ausgangswert zu bestimmen und den Referenzverstärkungswert in Übereinstimmung mit dem Nullveränderungssignal, dem Fullwell-Signal, dem Referenz-dc-Offsetwert und dem Referenz-Fullwell-Ausgangswert zu berechnen.
In einer Ausführungsform aktualisiert der Prozessor die Mehrzahl von Verstärkungskorrekturkoeffizienten und die Mehrzahl der dc-Offsetkorrekturkoeffizienten in Übereinstimmung mit den Vergleichen durch Erhöhen oder Vermindern jedes Korrekturkoeffizienten um eine Schrittgröße in Übereinstimmung mit dem Vorzeichen der Differenzen.
In einer anderen Ausführungsform der Erfindung weist der Prozessor auf: (a) eine Speichereinrichtung für das Speichern einer Mehrzahl von Verstärkungskorrekturkoeffizienten, und zwar eine für jeden CDS-Schaltkreis, und eine Mehrzahl von dc-Offsetkorrekturkoeffizienten mit einem für jeden CDS-Schaltkreis, (b) eine Einrichtung für das Bestimmen eines Referenz-dc-Offsetwertes und eines Referenzverstärkungswertes, (c) eine Einrichtung für das Messen eines tatsächlichen dc-Offsetwertes und eines tatsächlichen Verstärkungswertes für jeden CDS-Schaltkreis, (d) eine Einrichtung für das Vergleichen des tatsächlichen dc-Offsetwertes bzw. des tatsächlichen Verstärkungswertes für jeden CDS-Schaltkreis mit dem Referenz-dc-Offsetwert bzw. dem Referenzverstärkungswert, um einen dc-Offsetwertunterschied und einen Verstärkungswertunterschied für jeden CDS-Schaltkreis zu bestimmen, und (e) eine Einrichtung für das Aktualisieren der gespeicherten Verstärkungskorrekturkoeffizienten und der gespeicherten dc-Offsetkorrekturkoeffizienten für jeden CDS-Schaltkreis und (f) einen Korrekturschaltkreis für das Korrigieren des Ausgangs von jedem CDS-Schaltkreis in Übereinstimmung mit den gespeicherten Verstärkungskorrekturkoeffizienten und den gespeicherten dc-Offsetkorrekturkoeffizienten für jeden der CDS-Schaltkreise, um das spaltenfeste Musterrauschen in der Reihe von CDS-Schaltkreisen zu minimieren.
In einer Ausführungsform weist die Einrichtung (b) auf: (1) eine Einrichtung für das Anlegen eines Nullveränderungssignals an den Eingang des Referenz-CDS-Schaltkreises und für das Messen eines Nullausgangswertes, der von dem Referfenz-CDS-Schaltkreis ausgegeben wird, um den Referenz-dc-Offsetwert zu bestimmen, und (2) eine Einrichtung für das Anlegen eines Fullwell-Signals an den Eingang des Referenz-CDS-Schaltkreises und für das Messen eines Fullwell-Ausgangswertes, der von dem Referenz-CDS-Schaltkreis ausgegeben wird, um einen Referenz-Fullwell-Ausgangswert zu bestimmen, und für das Berechnen des Referenzverstärkungswertes in Übereinstimmung mit dem Nullveränderungssignal, dem Fullwell-Signal, dem Referenz-dc-Offsetwert und dem Referenz-Fullwell-Ausgangswert.
In einer Ausführungsform weist Einrichtung (b) auf: (1) eine Einrichtung für das Anlegen eines Nullveränderungssignals an den Eingang eines Referenz-CDS-Schaltkreises und Messen eines Nullausgangswertes, der von dem Referenz-CDS-Schaltkreis ausgegeben wird, um einen gegenwärtigen Referenz-dc-Offsetwert zu bestimmen, (2) eine Einrichtung für das Anlegen eines Fullwell-Signals an den Eingang eines Referenz-CDS-Schaltkreises und Messen eines Fullwell-Ausgangswertes, der von dem Referenz-CDS-Schaltkreis ausgegeben wird, um einen Referenz-Fullwell-Ausgangswert zu bestimmen, und für das Berechnen eines gegenwärtigen Referenzverstärkungswertes in Übereinstimmung mit dem Nullveränderungssignal, dem Fullwell-Signal, dem Referenz-dc-Offsetwert und dem Referenz-Fullwell-Ausgangswert, (3) eine Einrichtung für das Bestimmen des Referenz-dc-Offsetwertes durch Berechnen eines laufenden Durchschnittes des gegenwärtigen Referenz-dc-Offsetwertes und einer Mehrzahl von vorherigen Referenz-dc-Offsetwerten und (4) eine Einrichtung für das Bestimmen des Referenzverstärkungswertes durch Berechnen eines laufenden Durchschnittes aus dem gegenwärtigen Verstärkungsoffsetwertes und einer Mehrzahl von vorherigen Referenzverstärkungswerten.
Eine Ausführungsform weist eine Einrichtung für das Wiederholen der Funktionen der Einrichtungen (b) bis (e) für jede vertikale Austastperiode auf.
In einer Ausführungsform weist die Einrichtung (d) eine Einrichtung für das Berechnen des Vorzeichens der Differenzen zwischen dem dc-Offsetwert bzw. dem Verstärkungswert für jeden CDS-Schaltkreis und dem Referenz-dc-Offsetwert bzw. dem Referenzverstärkungswert auf, und die Einrichtung (e) weist eine Einrichtung für das Erhöhen oder Vermindern von jedem Korrekturkoeffizienten um eine Schrittgröße auf, und zwar in Übereinstimmung mit dem Vorzeichen der Differenz entsprechend jedem Korrekturkoeffizienten.
KURZE BESCHREIBUNG DER FIGUREN
Diese und andere Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden vollständiger verstanden anhand der folgenden Beschreibung, der angefügten Ansprüche und den begleitenden Zeichnungen, in denen:
1 ein Schaltdiagramm eines CMOS-Bildsensor-APS-Pixelschaltkreises und eines spaltenparallelen, geschalteten Kondensators korrelierter Doppelabfrageschaltkreis (CDS) in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung ist,
2 ein Taktdiagramm ist, das die Wellenformen darstellt, die verwendet werden, um den APS-Schaltkreis und den CDS-Schaltkreis von 1 in Übereinstimmung mit der vorliegenden Erfindung zu betreiben, und
3 ein Flußdiagramm ist, das ein Verfahren darstellt für das Korrigieren des Rest-DC-Spaltenoffsets und des Verstärkungsoffsets des CDS-Schaltkreises von 1, um in Übereinstimmung mit einer Ausführungsform der Erfindung das spaltenfeste Musterrauschen zu reduzieren.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
CMOS-Bildsensorschaltkreis
In 1 ist ein Schaltdiagramm 100 eines CMOS-Bildsensor-APS-Schaltkreises 110 und ein spaltenparalleler, geschalteter Kapazitäts-CPS-Schaltkreis 150 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung gezeigt. In einer Ausführungsform ist der APS-Schaltkreis 110 ein Schaltkreis einer 640 (H) × 480 (V) APS-Anordnung (nicht gezeigt) und der CDS-Schaltkreis 150 ist ein Schaltkreis einer Reihe von 640 CDS-Schaltkreisen, einer für jede Reihe der APS-Anordnung.
Im Betrieb wird während einer horizontalen Austastperiode, die der Anzeige einer gegebenen Linie oder Reihe der APS-Anordnung vorausgeht, die gegebene Reihe der APS-Schaltkreise aktiviert. Jeder APS-Schaltkreis liefert ein Ausgangsspannungssignal, das mit der Intensität des Lichtes, das an den Photodetektorbereich des APS-Schaltkreises angelegt wurde während der vorherigen Integrationsperiode (der Periode, während der der Integrator der Photodetektor geladen wird) in Bezug steht. Das Ausgangssignal von jedem APS-Schaltkreis der aktivierten Reihe wird abgefragt und von dem CDS-Schaltkreis für dieselbe Spalte gehalten. Danach wird der Ausgang von jedem der 640 CDS-Schaltkreise nacheinander an einen Puffer angelegt, so daß das Signal für jede Spalte verstärkt werden kann und, falls gewünscht, an einen A/D-Wandler (nicht gezeigt) für die weitere Signalverarbeitung angelegt werden kann und auf einem Monitor (nicht gezeigt) angezeigt werden kann.
APS-Schaltkreis mit verbessertem Füllfaktor
Der APS-Schaltkreis 110, der ein Pixel der APS-Anordnung repräsentiert, weist einen Photodetektor 116 und drei NMOS-Feldeffekttransistoren M1, M2 und M3 auf. In einer Ausführungsform ist der Photodetektor 116 ein vergrabener n-Kanal-Photodetektor mit virtuellem Gate. Der APS-Schaltkreis 110 ist ebenso mit den Busleitungen verbunden, die die folgenden Signale liefern: Transfergatesignal TR, Phasenrückstellsignal PR, VRow(y) und Col_Read(x). Der Photodetektor 116 ist elektrisch zwischen Erde und dem Sourceanschluß des Transistors M1 geschaltet. Der Gateanschluß des Transistors M1 ist mit der TR-Signalleitung verbunden, und der Drainanschluß des Transistors M1 ist mit dem Sourceanschluß des Transistors M2 und dem Gateanschluß des Transistors M3 verbunden, wobei diese Verbindung einen erdfreien Diffusionserfassungsknoten (FD) 114 bildet. Die PR-Signalleitung ist mit dem Gateanschluß des Transistors M2 verbunden, und die Zeile VRow(y) ist mit den Drainanschlüssen der Transistoren M2 und M3 verbunden. Der Sourceanschluß des Transistors M3 ist über die Col_Read(x)-Leitung mit dem CDS-Schaltkreis 150 verbunden. Die Klammersymbole (x) und (y) beziehen sich auf das x-y-Koordinatensystem, das Spalten (die x-Koordinate) oder Reihen (die y-Koordinate) der APS-Pixelanordnung beschreibt, was es erlaubt, ausgewählte Spalten und Reihen der Anordnung für die Aktivierung zu spezifizieren.
Der Transistor M1 wird verwendet, um die Ladungsübertragung von dem Photodetektor 116 zu dem FD-Knoten zu steuern, und zwar während des Auslesens der angesammelten Lichtsignalladung. Der Transistor M2 wird verwendet, um den FD-Knoten 115 auf ein Referenzniveau zurückzustellen. Der Transistor M3 wird als ein Sourcefolger verwendet, um die Spaltenleseleitung Col_Read(x) in ausgewählten Reihen anzutreiben. Der Transistor M3 dient ebenso als ein Isolierungsschalter während Perioden, in denen andere Reihen der APS-Anordnung gelesen werden. Vorherige APS-Schaltkreise verwenden eine Konfiguration mit einem Transistor mit ähnlicher Funktionalität zu dem Transistor M3 von dem APS-Schaltkreis 110, abgesehen davon, daß ein vierter Transistor, manchmal ein Reihenauswahltransistor genannt, in Reihe zwischen der Source des Transistors M3 und der Col_Read(x)-Leitung geschaltet ist, um den APS-Schaltkreis von anderen APS-Schaltkreisen, die ebenso mit einer gemeinsamen Leitung, wie z.B. der Col_Read(x)-Leitung verbunden sind, wenn der APS-Schaltkreis nicht gelesen wird, d.h. wenn die Reihe, die den APS-Schaltkreis enthält, nicht aktiv ist. Der APS-Schaltkreis 110 enthält jedoch einen Sourcefolgertransistor M3, dessen Ausgang direkt mit der Col_Read(x)-Ausgangsleitung verbunden ist anstelle der Verbindung mit der Col_Read(x)-Ausgangsleitung über den Reihenauswahltransistor.
Die Isolationsfunktion, die normalerweise durch einen Reihenauswahltransistor implementiert wird, wird in der vorliegenden Erfindung durch Steuern der Drain- und Gatespannung des Transistors M3 durchgeführt, wie unten in Bezug auf das Zeit- bzw. Taktdiagramm 200 von 2 detaillierter erläutert wird. Da der APS-Schaltkreis 110 nur drei Transistoren statt vier verwendet, kann ein größeres Gebiet des Chiplayouts für den Photodetektor 116 verwendet werden, so daß ein höherer Füllfaktor erzielt werden kann. Der Füllfaktor ist definiert als das Verhältnis des Photodetektorgebiets zum Gesamtgebiet des APS-Schaltkreislayouts.
In alternativen Ausführungsformen können andere Typen von Photodetektoren für den Photodetektor 116 verwendet werden statt eines Photodetektors mit virtuellem Gate und vergrabenem n-Kanal, wie z.B. eine N+-zu-p-Substrat-Photodiode oder ein Photogatedetektor. Ein Photodetektor mit vergrabenem n-Kanal und virtuellem Gate hat jedoch eine exzellente Quanteneffizienz über ein breites spektrales Band und kann in einem vollständigen Ladungsübertragungsmodus betrieben werden, was es erlaubt, das kTC-Rückstellrauschen auf dem FD-Knoten 115 (unten beschrieben) durch den CDS-Schaltkreis 150 zu entfernen, wie unten beschrieben wird. Weiterhin stellt ein Photodetektor mit virtuellem Gate eine bessere Blauantwort bereit als dies Polysiliciumphotogates tun. Die Herstellung von virtuellen Gatedetektoren erfordert jedoch zwei zusätzliche Implantierungsschritte verglichen mit dem normalen CMOS-Prozeß und ist daher mit einigen existierenden Niedrigkosten-IC-Herstellungsprozessen nicht realisierbar. Ein Photodiodendetektor kann im Gegensatz dazu ohne eine Modifizierung eines Standard-CMOS-Prozesses verwendet werden.
Der APS-Schaltkreis 110 wird in einer Ausführungsform aus einem 0,5 μm CMOS-Einzelpolysilicium-, Triplemetall-(SPTM-) Prozeß Designregeln und Technologie ausgebildet, wobei jeder APS-Schaltkreis ein Drei-Transistor-NMOS-7,5 × 7,5 μm aktives Pixel mit einem 47% Füllfaktor ist. Dies kann verwendet werden beispielsweise mit einer 640 (H) × 480 (V) APS-Anordnung mit einer 4,8 × 3,6 mm Bildgröße, was mit einer 1/3 Zoll-Optik kompatibel ist. In einer alternativen Ausführungsform ist der APS-Schaltkreis 110 ein Drei-Transistor-NMOS-5,6 × 5,6 μm aktives Pixel mit einem 34% Füllfaktor. Dieser kann beispielsweise mit einer 640 (H) × 480 (V) APS-Anordnung mit einer 3,6 × 2,7 mm Bildgröße verwendet werden, die mit einer 1/4 Zoll-Optik kompatibel ist. Die Füll faktoren sind größer als es erzielbar ist, wenn vier oder mehr Transistoren für jeden APS-Schaltkreis verwendet werden.
Geschalteter Kapazitäts-CDS-Schaltkreis
Der Gateanschluß des Transistors MN1 ist mit der Leitung Load verbunden, und der Sourceanschluß des Transistors MN1 ist mit einer Stromquelle 155 verbunden, die einen 20 μA Ladestrom IL bereitstellt. Der Drainanschluß des Transistors MN1 ist mit dem Ausgang des APS-Schaltkreises 110 über die Col_Read(x)-Leitung und mit einem Anschluß des Widerstands R1, der einen Widerstand von 50 kΩ hat, verbunden. Der andere Anschluß des Widerstands R1 ist mit dem Sourceanschluß des Transistors M4 verbunden, dessen Gateanschluß mit der Abfrage- und Halteleitung SH verbunden ist.
Der Drainanschluß des Transistors M4 ist an dem Knoten 157 über den Kondensator C1 mit Erde und mit einem Anschluß des Kondensators C2 verbunden. Jeder der Kondensatoren C1 und C2 hat eine Kapazität von 4 pF. Der andere Anschluß des Kondensators C2 ist am Knoten 156 mit dem Sourceanschluß des Transistors M5 und mit dem Drainanschluß des Transistors M6 verbunden. Der Gateanschluß des Transistors M5 ist mit der Klemmleitung CL verbunden, und der Drainanschluß des Transistors M5 ist mit der Referenzspannungsleitung VR verbunden. Der Gateanschluß des Transistors M6 ist mit der Zeilenauswahlleitung Col_Sel(x) verbunden, und die Source des Transistors M6 ist mit der horizontalen Signalleitung HSig verbunden, die mit einem Puffer (nicht gezeigt) verbunden ist, ist mit Erde über eine parasitäre Kapazität Cs der Größe 2 pF und mit den Quellanschlüssen des Transistors M7 verbunden. Der Gateanschluß des Transistors M7 ist mit einer phasenhorizontalen Rückstell-PHR-Signalleitung verbunden, und der Drainanschluß des Transistors M7 ist mit der Referenzspannungsleitung VR verbunden.
In dem CDS-Schaltkreis 150 werden die Kapazitäten C1 und C2 mit den dazugehörigen Schaltern M4, M5 und M6 verwendet, um die CDS-Funktion für jede Spalte zu implementieren und um ein horizontales Auslesen in einen Puffer durchzuführen. Somit wird ein Eingangssignal von dem CDS-Schaltkreis 150 über die Col_Read(x)-Leitung empfangen und der HSig-Leitung bereitgestellt, wie unten detaillierter erläutert wird, ohne daß dies durch eine aktive Vorrichtung gepuffert wird. Aktive Verstärker werden typischerweise in CDS-Schaltkreisen des Standes der Technik verwendet, um Signale zu puffern, um den CDS und die horizontalen Auslesefunktionen zu implementieren. Diese aktiven Verstärker haben Gleichstrom- und Verstärkungsoffsets, die zu den FPN-Levels von mehr als 0,5% der Peak-zu-Peak-Spannung des Ausgangssignals beitragen.
Durch Verwendung von nur geschalteten Kondensatoren C1 und C2 im CDS-Schaltkreis 150, um das Ausgangssignal, das von dem APS-Schaltkreis 110 auf der Col_Read(x)-Leitung bereitgestellt wird, zu klemmen, abzufragen und zu halten, wird die Hauptquelle der Spaltenfehlanpassung aufgrund des Gleichspannungs- und/oder Verstärkungsoffsets der aktiven Verstärker eliminiert. Es gibt typischerweise eine verbleibende Gleichstrom- und Verstärkungsoffsetfehlanpassung zweiter Ordnung in dem CDS-Schaltkreis 150 im wesentlichen aufgrund der Fehlanpassung zwischen den Werten der Kapazitäten C1 und C2 von Spalte zu Spalte. Die Kapazitätsanpassung ist jedoch typischerweise besser als 0,1% bei Verwendung von Kondensatoren, die mit einem Gateoxiddielektrikum implementiert wurden. Somit reduziert der CDS-Schaltkreis 150 durch Verwenden von nur passiv geschalteten Kapazitätsschaltkreisen, um das Ausgangspixelsignal abzufragen und zu halten, die Spalte-zu-Spalte-FPN auf weniger als 0,1% der Peak-zu-Peak-CDS-Ausgangsspannungen.
Die Funktion des CDS-Schaltkreises 150 ist es, eine CDS-Ausgabespannung am Knoten 156 aufzunehmen, die die Veränderung in der APS-Ausgangsspannung anzeigt, und dann eine Spannung basierend auf der CDS-Ausgangsspannung an die HSig-Leitung anzulegen. Um dies durchzuführen, muß die Veränderung in der APS-Ausgangsspannung in der CDS-Ausgangsspannung reflektiert werden, nicht jedoch die APS-Referenzspannung und jegliche kTC-Rauschkomponenten, die Teil der APS-Referenzspannung sind. Als erstes, wie detaillierter unten erläutert werden wird, wird der Unterschied zwischen der Referenzspannung VR und der APS-Referenzspannung an die Kapazität C2 angelegt und dann wird die CDS-Ausgangsspannung am Knoten 156 zu Beginn bei der Referenzspannung VR frei schweben. Dann, nachdem sich die APS-Ausgangsspannung verändert, wird die neue APS-Ausgangsspannung an den Knoten 157 angelegt, was veranlaßt, daß die CDS-Ausgangsspannung am Knoten 156 um eine Größe gleich der Veränderung in der APS-Ausgangsspannung abfällt. Als nächstes werden die Kapazitäten C1 und C2 von dem APS-Schaltkreis 110 isoliert, so daß sie eine Reihenkapazität bilden, und die APS-Ausgangsspannung wird als eine Nettosignalladung repräsentiert, die in der Reihenschaltung der Kapazitäten C1 und C2 gespeichert ist. Der Knoten 156 wird dann mit der HSig-Leitung verbunden, was eine neue Spannung der HSig-Leitung aufträgt in Übereinstimmung mit der bekannten Beziehung zwischen der Reihenschaltung der Kapazitäten C1 und C2 und der parasitären Kapazität Cs, da die Kapazität Cs ursprünglich mit der Referenzspannung VR geladen war.
Der CDS-Schaltkreis 150 ist in der Lage, diese Funktionen durchzuführen durch Bereitstellen zweier Kapazitäten (C1 und C2), die mit drei Schaltern (Transistoren M4, M5 und M6) verbunden sind, wobei der erste Schalter (M4) selektiv die Verbindung der ersten Anschlüsse der ersten und zweiten Kapazitäten C1, C2 (Knoten 157), mit der Col_Read(x)-Leitung verbindet, was das Eingangssignal liefert, so daß es vom APS-Schaltkreis 110 aufgenommen wird. Der zweite Schalter (M5) verbindet selektiv den Knoten 156, der mit dem zweiten Anschluß der zweiten Kapazität (C2) verbunden ist, mit einer Referenzspannung VR, und der dritte Schalter (M6) verbindet selektiv den Knoten 156 mit der HSig-Leitung.
Betrieb des APS-Schaltkreises und des geschalteten Kapazitäts-CDS-Schaltkreises
In 2 ist ein Taktdiagramm 200 dargestellt, das die Wellenformen darstellt, die verwendet werden, um den APS-Schaltkreis 110 und den CDS-Schaltkreis 150 von 1 während einer horizontalen Austastperiode in Übereinstimmung mit der vorliegenden Erfindung zu betreiben. Die Eingangssignale, die an die Leitungen VRow(y), PR(y), Load bzw. Last, TR(y), CL und SH angelegt werden, werden durch den Signalerzeugungsschaltkreis erzeugt, wie z.B. ein allzweckprogrammierbarer Prozessor, wie z.B. der Prozessor 120.
Ursprüngliches Reset
Der horizontalen Austastperiode für die gegenwärtige Reihe vorausgehend, hat der Photodetektor 116 Ladung akkumuliert oder "integriert" in Übereinstimmung mit der Lichtintensität, die die Oberfläche des Photodetektors 116 während der vorhergehenden Integrationsperiode erreichte. Die Integrationsperiode beginnt, nachdem die Reihe, die den APS-Schaltkreis 110 enthält, rückgesetzt wird, nach dem vorherigen Auslesen der Reihe, typischerweise 1/30 oder 1/60 Sekunden vorher, abhängig von der Einzelbildanzeigegeschwindigkeit. Nachdem eine Reihe ausgelesen wurde, wird jeder APS-Schaltkreis rückgesetzt, das Signal auf der Leitung PR(y) wird von "low" auf "high" (5 V) geschaltet und TR(y) wird von "high" (2,5 V) zu "low" (0,5 V) geschaltet, wie unten detaillierter erläutert wird. Wenn der APS-Schaltkreis 110 rückgesetzt wird, wird der Photodetektor 116 auf eine Spannung von näherungsweise 2,0 V eingestellt und schwebt in Bezug auf den Rest des APS-Schaltkreises 110, da TR(y) "low" und der Transistor M1 offen ist.
Während der Integrationsperiode, wenn Photonen auf den Oberflächenbereich des Photodetektors 116 auftreffen, wird eine negative Ladung gesammelt, wodurch die ursprüngliche 2,0 V Spannung in Übereinstimmung mit der Intensität des während dieser Periode integrierten Lichtes abgesenkt wird. Diese Spannung wird auf ein Minimum von näherungsweise 0 V geklemmt, teilweise um Überstrahlung zu verhindern. Überstrahlung ist ein Phänomen, in dem Überschußladung über die Pixelsättigung in benachbarte Pixel überläuft, was Verwackeln und in Bezug stehende Bildartefakte verursacht. Somit wird zu Beginn der horizontalen Austastperiode eine Ladung am Photodetektor 116 und eine begleitende Spannung in dem Bereich von 2,0 V bis 0 V herrschen. Diese Ladung wird zu dem FD-Knoten 115 transferiert, wo sie eine entsprechende negative Spannungsveränderung erzeugt. Diese Spannungsveränderung wird dann zu dem CDS-Schaltkreis 150 übertragen und abgefragt, wie im Detail weiter unten erläutert wird.
Isolationsfunktion des Sourcefolgertransistors
In früheren APS-Schaltkreisen liefert die VRow(y)-Leitung eine feste Energieversorgungsspannung. In der vorliegenden Erfindung liefert VRow(y) eine Spannung von 5 V nur während der horizontalen Austastperiode, so daß der Transistor M3 die Isolationsfunktion, die vorher von einem Reihenauswahltransistor bereitgestellt wurde, bereitstellen kann. Wenn VRow(y) aus ist, d.h. ein 1 V-Signal liefert, und PR(y) "high" ist, wird der Transistor M2 eingeschaltet, was den FD-Knoten 115 und den Gateanschluß des Transistors M3 auf die Spannung auf der Leitung VRow(y), d.h. näherungsweise 1 V, klemmt. Wenn die gegenwärtige Reihe (und somit der gegenwärtige APS-Schaltkreis 110 somit nicht aktiv ist, wird der Gateanschluß des Transistors M3 auf "low" gehalten durch VRow(y) über den Transistor M2, dessen Gateanschluß durch PR(y) "high" gehalten wird. Dies hält den Transistor M3 ausgeschaltet durch Bereitstellen eines offenen Schaltkreises zwischen dem APS-Schaltkreis 110 und der Col_Read(x)-Leitung, was somit eine Isolation zwischen dem APS-Schaltkreis 110 und der Leitung Col_Read(x) und den anderen 479 APS-Schaltkreisen, die mit der Col_Read(x)-Leitung verbunden sind, bereitstellt. Auf diese Art und Weise dient der Transistor M3, der als ein Quellfolger fungiert, um das Ausgangssignal an seinem Gateanschluß an die Spaltenleseleitung Col_Read(x) an seinem Sourceanschluß anzulegen, ebenso als ein Isolationsschalter, wenn andere Reihen der APS-Anordnung aktiv sind, d.h. während der Integrationsperiode des APS-Schaltkreises 110.
Ausgangssignalauslese- und -aufnahme während horizontaler Austastperiode
Zu Beginn der horizontalen Austastperiode schaltet das Signal auf der Leitung VRow(y) von 1 V auf 5 V, während die Spannung an der Leitung PR(y) bei 5 V verbleibt. Dies setzt den FD-Knoten 115 auf (5 V – Vtn) zurück, wobei Vtn die Grenzwertspannung des Transistors M2 ist. Vtn ist näherungsweise 0,6 V, so daß die Spannung am FD-Knoten 115 auf näherungsweise 4,4 V an diesem Punkt plus oder minus eine kleine Menge an kTC-Rauschen, typischerweise 1 mV (0,001 V) oder weniger in der Größe, eingestellt wird. Als nächstes schaltet die Leitung PR(y) von "high" auf "low", was den Transistor M2 ausschaltet und es somit dem FD-Knoten 115 erlaubt, erdfrei zu sein, so daß seine Spannung abfallen kann, wenn Ladung von dem Photodetektor 116 transferiert wird. Das kTC-Rauschen (wobei k die Boltzmann-Konstante, T die Temperatur und C die Kapazität ist) wird durch thermisches Rauschen in dem Widerstand des MOS-Kanals des Transistors M2 verursacht, wenn er ausgeschaltet ist. Als ein Beispiel kann in einem bestimmten rückstellenden Fall das kTC-Rauschen 0,001 V sein.
Die vorausgesetzte Spannung von näherungsweise 4,4 V (+ kTC-Rauschen) am FD-Knoten 115 ist eine ausreichend hohe Initialspannung, die von der Ladungsübertragung von dem Photodetektor 116 heruntergezogen werden kann, wenn TR(y) kurze Zeit später auf "high" geschaltet wird. Das Zurücksetzen der Spannung am FD-Knoten 115 in dieser Art und Weise kann als Voreinstellung oder Vorladung des Knotens bezeichnet werden, da der Knoten hierdurch aufnahmebereit wird, um Ladung von dem Photodetektor 116 zu übertragen.
Als nächstes schaltet die Lastleitung auf "high", wodurch der Transistor MN1 auf dem CDS-Schaltkreis 150 eingeschaltet wird, was es der Stromquelle 155 erlaubt, Strom IL über den Sourceanschluß des Sourcefolgertransistors M3 zu ziehen. Das 5 V-Potential auf der Leitung VRow(y) fungiert als die Drainversorgung für den Transistor M3 im Sourcefolgermodus. Der Transistor M3 fungiert hierzu als ein Sourcefolgerverstärker, um eine Spannung auf der Col_Read(x)-Leitung auszugeben, und zwar näherungsweise gleich seiner Gatespannung minus einem Grenzabfall von näherungsweise 0,6 V.
Somit, unter Verwendung des gegenwärtigen Beispiels, da die Spannung am Gate des Transistors M3 näherungsweise 4,4 V + kTC-Rauschen = 4,401 V ist, wird die Ausgangsspannung auf der Col_Read(x)-Leitung näherungsweise 3,8 V + kTC-Rauschen = 3,801 V sein, wobei in der Periode vor dem Photosignal Ladung zu dem FD-Knoten 115 übertragen wird. Die Spannung (3,801 V) auf der Col_Read(x)-Leitung auf dieser Stufe kann als APS-Referenzspannung bezeichnet werden, da sie als eine Referenz dient, um die Spannungsdifferenz zu messen, die verursacht wird, wenn die Photosignalladung zu dem FD-Knoten 115 übertragen wird. Im allgemeinen kann die Ausgangsspannung, die auf der Col_Read(x)-Leitung erscheint und von dem Sourcefolgertransistor M3 erzeugt wird, als die APS-Ausgangsspannung bezeichnet werden. Das Signal, das von dem CDS-Schaltkreis 150 aufgenommen wird, ist die Differenz zwischen der APS-Ausgangsspannung, nachdem die Photosignalladung zu dem FD-Knoten 115 übertragen wird, und der APS-Referenzspannung, wobei die Referenzspannung eine Komponente aufgrund des kTC-Rauschens enthalten kann. Das Signal ist eine Differenz, die durch die Größe der Photosignalladung, die zu dem FD-Knoten 115 übertragen wurde, verursacht wurde, und stellt somit die Intensität des Lichts dar, das während der Integrationsperiode auf den Photodetektor 116 auftrifft.
Während näherungsweise der nächsten 3 μs nachdem die Lastleitung auf "high" schaltet, bleibt die Transfergateleitung TR(y) bei näherungsweise 0,5 V und der Abfrage- und Haltepuls SH sowie der Klemmpuls CL wird an den CDS-Schaltkreis 150 angelegt, um die Ausgangsreferenzspannung(-VR) über dem Kondensator C2 des CDS-Schaltkreises 150 zu speichern. Wenn CL und SH auf "high" gehen, schalten die Transistoren M5 und M4 auf offen. Dies verursacht, daß die APS-Referenzspannung von 3,801 V an den Knoten 157 angelegt wird und die Referenzspannung VR (3 V) an den Knoten 156 angelegt wird, was als die CDS-Ausgangsspannung bezeichnet werden kann. Somit empfängt der Kondensator C2 eine Ladung entsprechend einer Differenzspannung von (3 – APS-Referenzspannung) = (3 – (3,8 + kTC-Rauschen)) = (3 – 3,801) = –0,801 V. Dies erlaubt es, das kTC-Rauschen zu entfernen, wie unten beschrieben. Wenn eine Photodiode statt eines Detektors mit virtuellem Gate verwendet wird, kann das kTC-Rauschen, das mit dem Zurücksetzen der Photodiode verknüpft ist, nicht entfernt werden unter Verwendung der CDS-Verarbeitung. In diesem Fall wird das kTC-Rauschen typischerweise etwa 40 Elektronen rms auf das Ausleserauschniveau hinzufügen unter der Annahme einer Photodetektorkapazität von 10 fF.
Als nächstes wird, während die SH-Leitung auf "high" bleibt, die CL-Leitung auf "low" geschaltet, was verursacht, daß die CDS-Ausgangsspannung am Knoten 156 erdfrei wird. Somit, wenn die Spannung am Knoten 157 sich in Übereinstimmung mit der negativen Schrittausgangsspannungsveränderung auf der Col_Read(x)-Leitung in Übereinstimmung mit der aufgenommenen Lichtladung verändert, wird die CDS-Ausgangsspannung am Knoten 156 durch dieselbe Größe abfallen, da sie 0,801 V unterhalb der Spannung am Knoten 157 bleibt.
Weniger als 1 μs nachdem CL auf "low" schaltet, schaltet die Leitung TR(y) auf "high", und zwar von 0,5 V auf 2,5 V, was verursacht, daß der Transistor M1 eingeschaltet wird. Dies veranlaßt wiederum, daß alle Ladung, die während der Integrationsperiode auf dem Photodetektor 116 gespeichert wurde, über den Transistor M1 zu dem FD-Knoten 115 übertragen wird. Dies zieht die Spannung an dem FD-Knoten 115 (z.B. 4,401 V) proportional zu der Ladungsmenge, die angesammelt wurde, nach unten, was wiederum proportional zu der Intensität des von dem Pixel während der Integrationsperiode empfangenen Lichtes ist. Die Kapazität des FD-Knotens 115 kann etwas kleiner als die Kapazität des Photodetektors 116 sein, was eine Verstärkung der Spannungsdifferenz verursacht, da Ladung aufbewahrt wird in Übereinstimmung mit der Beziehung Ladung = Kapazität x Spannungsveränderung. In einer Ausführungsform ist die Verstärkung in der Größenordnung von näherungsweise 2, so daß die negative Spannungsveränderung am Photodetektor 116, die durch die Ansammlung von Ladung verursacht wird, zu einer größeren Spannungsveränderung am FD-Knoten 115 korrespondiert. Beispielsweise kann eine – 0,5 V-Veränderung gegenüber dem Photodetektor 116 eine – 1 V-Veränderung am FD-Knoten 115 und ebenso auf der Col_Read(x)-Leitung verursachen.
Wenn somit die Leitung TR(y) auf 2,5 V schaltet, wird die Lichtsignalladung, die im Photodetektor 116 abgelegt ist, auf den FD-Knoten 115 geschaltet, was einen ins Negative gehenden Signalspannungsschritt auf der Col_Read(x)-Leitung verursacht. Unter der Annahme von beispielsweise einer Spannungsveränderung am FD-Knoten 115 von – 1 V, fällt die Spannung am FD-Knoten 115 von 4,401 V auf 3,301 V und die Spannung auf der Col_Read(x)-Leitung fällt von 3,801 V zu 2,801 V, wobei 2,801 V = (3,8 V + kTC-Rauschen) – 1 V.
Während SH auf "high" bleibt, wird die neue Ausgangsspannung auf der Col_Read(x)-Leitung (2,801 V) über den Kondensator C1 am Knoten 157 angelegt. Das heißt, die Spannung am Knoten 157 fällt um 1 V, wobei diese Veränderung die Größe des erfaßten Lichtes anzeigt. Da die CDS-Ausgangsspannung am Knoten 156 erdfrei ist, fällt sie ebenso um 1 V (von VR = 3 V) und bleibt um 0,801 V unterhalb der Spannung am Knoten 157 und hat somit eine Spannung (2,801 – 0,801) oder (3 – 1) = 2,0 V. Somit, da nur die Spannungsveränderung aufgrund der Veränderung in der Spannung auf der Col_Read(x)-Leitung in der neuen Spannung am Knoten 157 reflektiert wird, wird das kTC-Rauschen effizient daran gehindert, die an die HSig-Leitung angelegte Spannung zu beeinflussen.
Der Abfrage- und Haltepuls auf der Leitung SH verändert sich als nächstes in "low", nachdem er für näherungsweise 3 μs bei "high" verblieben ist, um die Reihenkombination der Kondensatoren C1 und C2 vom Transistor M4 und dem Rest des hiermit verbundenen Schaltkreises zu isolieren. Somit ist an diesem Punkt die CDS-Ausgangsspannung 2,0 V über der Reihenkombination von Kapazitäten C1 und C2, die eine kombinierte Impedanz von 2 pF haben. Durch Verwendung von geschalteten Kondensatoren hat daher der CDS-Schaltkreis an diesem Punkt eine Spannungsveränderung von einer bekannten Referenzspannung (VR) über einer bekannten Kapazität verursacht, wobei die Spannungsveränderung nur der Veränderung in der APS-Ausgangsspannung entspricht und nicht irgendeinem kTC-Rauschen. Da die Veränderung in der APS-Ausgangsspannung selbst der Größe der auf dem Photodetektor 116 angesammelten Ladung entspricht, kann die CDS-Ausgangsspannung verwendet werden, um die Größe des von dem Photodetektor 116 integrierten Lichtes zu bestimmen, da die CDS-Ausgangsspannung ursprünglich bei einer bekannten Referenzspannung VR war.
Rückstellen für die nächste Integrationsperiode
Somit ist an dem Ende dieser Periode die Spannung am Knoten 156 gleich der Referenzspannung VR (nominell 3 V) minus der Signalspannungskomponente, die als eine Nettosignalladung durch die Reihenschaltung der Kondensatoren C1 und C2 gespeichert wird. Nachdem die Leitung SH auf "low" schaltet, wird der Sourcefolgerlaststrom IL entfernt durch Schalten der Lastleitung auf "low", und die Leitung PR(y) schaltet auf 5 V, während die Leitung TR(y) auf "high" bleibt. Dies stellt den Photodetektor 116 auf näherungsweise 2,0 V zurück, und die Leitung TR(y) schaltet dann auf "low", um den Photodetektor 116 zu isolieren, so daß der Photodetektor 116 einmal mehr bereit ist, um das Ansammeln von Ladung für die nächste Integrationsperiode zu beginnen. Als nächstes schaltet die Leitung VRow(y) auf 1 V, während PR(y) auf "high" bleibt. Wie oben erörtert, schaltet dies den Transistor M2 ein, der den Gateanschluß des Transistors M3 (FD-Knoten 115) an die Leitung VRow(y) klemmt. Dies hält den Transistor M3 ausgeschaltet, was somit eine Isolation zwischen dem APS-Schaltkreis 110 und der Leitung Col_Read(x) bereitstellt.
Auslesen der CDS-Ausgangsspannungen
Nachdem eine gegenwärtige Reihe oder Zeile von Pixeln aus der APS-Anordnung in die Reihe von CDS-Schaltkreisen ausgelesen wurde während einer horizontalen Austastperiode, kann die Reihe der CDS-Ausgangsspannungen, die verwendet werden können, um eine Reihe von Pixelwerten zu bestimmen, aus der Reihe von CDS-Schaltkreisen (von dem Knoten 156) für die Anzeige oder andere Zwecke ausgelesen werden, während einer Abtastzeilenperiode durch Abtasten der Col_Sel(x)-Steuerleitung in Übereinstimmung mit den Signalen, die durch ein horizontales Abtastshiftregister (nicht gezeigt) bei der horizontalen Pixelrate erzeugt wird. Die Nettosignalladung, die durch die Reihenverbindung der Kapazitäten C1 und C2 in jeder Spalte gespeichert wird, wird schnell von einer einzelnen Ausgangsbusleitung HSig mit der horizontalen Taktrate abgetastet durch sequentielles Aktivieren der Col_Sel(x)-Steuerleitungen. Die PHR- und Col_Sel(x)-Leitungen liefern sich nicht überlappende, ins Positive gehende Pulse, so daß die HSig-Leitung ursprünglich auf das Referenzpotential VR (= 3 V) rückgestellt wird, wenn PHR "high" ist. Die Leitung PHR geht dann auf "low" und die Leitung Col_Sel(x) geht auf "high"; was die Nettosignalladung, die auf C1 und C2 gespeichert ist, auf Cs neu verteilt.
In einer Ausführungsform werden die Werte der Kondensatoren C1 und C2 so ausgewählt, daß deren Reihenkapazität gleich der Kapazität Cs auf der Leitung HSig ist (z.B. 2 pF). Dies veranlaßt, daß die Signalspannung auf der HSig-Leitung nach dem Auslesen der CDS-Ausgangsspannung gleich dem Durchschnitt aus der CDS-Ausgangsspannung am Knoten 156 (z.B. 2 V in dem vorliegenden Beispiel) und der Spannung VR = 3 V, die an den Drainanschluß des Transistors M7 angelegt wird, oder gleich 2,5 V ist. Somit beträgt die Signalveränderung auf der HSig-Leitung von 3,0 V auf 2,5 V –0,5 V, was die Hälfte der Signalveränderung –1 V ist, die auf der CDS-Ausgangsspannung am Knoten 156 auftrat. Bei bekannter parasitärer Kapazität Cs und bekannten Kapazitäten C1 und C2, ist die Signalveränderung von einer Ursprungsspannung von VR auf der Leitung HSig ein bestimmter Bruchteil (im vorliegenden Fall 1/2) der Signalveränderung in der CDS-Ausgangsspannung am Knoten 156, die wiederum identisch zu der Signalveränderung am FD-Knoten 115 ist.
Somit kann die Signalveränderung an der HSig-Leitung verwendet werden, um die Lichtmenge, die von der Photodiode 116 während der vorherigen Integrationsperiode empfangen wurde, zu bestimmen. Beispielsweise verringert sich nach dem Auslesen der CDS-Ausgangsspannung durch den Kopplungsknoten 156 auf die HSig-Leitung die Spannung auf der HSig-Leitung von 3,0 V auf eine neue geringere Spannung, die dann an einen Puffer und an einen Verarbeitungsschaltkreis angelegt wird. Die neue Spannung wird von der Referenzspannung VR = 3 V abgezogen, um die Signalveränderung oder -differenz auf der HSig-Leitung zu bestimmen. Diese Signalveränderung ist die Hälfte der Signalveränderung der CDS-Ausgangsspannung, die wiederum proportional zu der Größe der Signalladung, die von dem APS-Schaltkreis 110 aufgenommen wurde, ist. Somit zeigt die Differenz zwischen der neuen HSig-Spannung und der ursprünglichen Referenzspannung die Größe des Lichts, das auf den Photodetektor 116 des APS-Schaltkreises 110 während der letzten Integrationsperiode auftrifft, an.
Die Bandbreite des CDS-Schaltkreises 150 kann gesteuert durch Einstellen der Werte von R1, C1 und C2. Beispielsweise ist in der beschriebenen Ausführungsform die Klemmzeitkonstante 0,4 μs, was einer Bandbreite von 400 kHz entspricht. Falls der APS-Schaltkreis 110 – Sourcefolgertransistor M3 ein Breitbandrauschniveau von 30 nV/√Hz hat, dann beträgt der Rauschbeitrag des Sourcefolgers M3 etwa 3,6 Elektronen rms bezogen auf den FD-Knoten 115 (für eine FD-Knotenkapazität von 20 fF). Ebenso, falls C1 = C2 = 4 pF, wie in dem beschriebenen Ausführungsbeispiel, dann ist die quadrierte Summe des kTC-Rauschens, das durch C1 und C2 in dem CDS-Schaltkreis 150 erzeugt wird, etwa 5,7 Elektronen bezogen auf den FD-Knoten 115.
Spaltenverstärkung und DC-Offsetkorrektur
Wie oben erörtert, können die CDS-Schaltkreise unterschiedliche DC-Offsets und -Verstärkungen haben, was zu Spalten-FPN-Artefakten in dem aufgenommenen Bild führen kann. In CDS-Schaltkreisen des Standes der Technik, die aktive Vorrichtungen für die Zwecke der Signalverstärkung einsetzen, sind diese differentiellen Parameter typisch aufgrund von unterschiedlichen DC-Offsetwerten und unterschiedlichen Verstärkungen der aktiven Einrichtungen innerhalb der CDS-Schaltkreise der Reihe von CDS-Schaltkreisen. In dem oben beschriebenen CDS-Schaltkreis 150 mit geschalteter Kapazität kann die Kapazitätsfehlanpassung und die Fehlanpassung zwischen anderen Komponenten des CDS-Schaltkreises 150 (in Bezug auf andere CDS-Schaltkreise) ebenso differentielle Verstärkungen und DC-Offsets verursachen, obgleich von einer geringeren Größe als es von CDS-Schaltkreisen mit aktiven Komponenten üblich. Zusätzlich können die Schaltkreisparameter sich während des Betriebs verändern, was zu Veränderungen in dem DC-Offset und zur Verstärkungsfehlanpassungen zwischen den Spalten führt.
Es wird hier ein Verfahren bereitgestellt zum Korrigieren der Differenzen in DC-Offset und der Verstärkung der CDS-Schaltkreise, wie z.B. dem CDS-Schaltkreis 150 oder von CDS-Schaltkreisen mit aktiver Vorrichtung (nicht gezeigt), um die Spalten-FPN zu reduzieren. Wie unten detaillierter erläutert wird, beinhaltet das Verfahren das Messen des DC-Offsets und der Verstärkung des CDS-Schaltkreises für jede Spalte des APS-Bildsensors während der vertikalen Austastperiode, und dann das Verwenden des Vergleichs dieser Werte mit einem kontinuierlich durchlaufenden Durchschnitt der Referenzwerte, um die FPN-Artefakte zu korrigieren, die anderenfalls im Ausgangsvideo aufgrund von Unterschieden in diesen Parametern auftreten. Dieses Verfahren kann durch den Prozessor 120 implementiert werden, der ebenso verwendet wird, um die Eingangssigna le, die an die Leitungen VRow(y), PR(y), Last, TR(y), CL und SH, die oben in den Schaltkreisen des Diagramms 100 von 1 beschrieben wurden, angelegt wurden, zu erzeugen.
In 3 ist ein Flußdiagramm 300 gezeigt, das ein Verfahren für das Korrigieren des DC-Spaltenoffsets und der Verstärkungsdifferenzen des CDS-Schaltkreises 150 von 1, um Spalten-FPN zu reduzieren in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung zeigt. In einer Ausführungsform werden zwei digitale 1-H-Digitalkoeffizient-Leitungsspeicher oder -Register verwendet, um den gegenwärtigen DC-Offset und die Verstärkungskorrekturkoeffizienten für jeden Spalten-CDS-Schaltkreis zu speichern. Ursprünglich wurden alle Koeffizienten auf Null gesetzt, da ursprünglich angenommen wird, daß für jeden CDS-Schaltkreis keine Korrektur notwendig ist (Schritt 301), d.h. daß es keine Fehlanpassung gibt.
Als nächstes wird ein "Referenznullausgabewert", der den Referenz-DC-Offsetwert darstellt, von einem einzelnen Referenz-CDS-Schaltkreis, für den keine Korrekturkoeffizienten angewendet werden, erhalten, und zwar vorzugsweise während der vertikalen Austastperiode (Schritte 302, 303). Die vertikale Austastperiode kann bequem verwendet werden, da keiner der Spalten-CDS-Schaltkreise in Verwendung ist zu dieser Zeit, um den Ausgang von irgendeinem APS-Schaltkreis abzutasten, und somit können die A/D-Schaltkreise, die normalerweise verwendet werden, um die aufgenommenen Pixelsignale zu digitalisieren, verwendet werden, um die Korrektur zu implementieren.
Beispielsweise kann der erste CDS-Schaltkreis der Reihe von CDS-Schaltkreisen als der Referenz-CDS-Schaltkreis ausgewählt werden. Dies kann erfolgen durch Anlegen eines "Null-Veränderungssignals" an die Col_Read(x)-Leitung, was ein Eingang zu dem Referenz-CDS-Schaltkreis ist, und durch Anlegen der Abfrage- und Halte- und Klemmpulse an den CDS-Schaltkreis über die Leitungen SH bzw. CL, wie oben in Bezug auf das Taktdiagramm 200 von 2 beschrieben.
Das Ausgangssignal, das von dem CDS-Schaltkreis in Antwort auf diesen Eingangs-Nullveränderungssignaleingang bereitgestellt wird (d.h. die Spannung auf der HSig-Leitung nachdem die CDS-Ausgangsspannung hieran angelegt wurde, kann als der Referenznullausgabewert verwendet werden. Das "Nullveränderungssignal" ist gleich einer typischen Spannung, wie z.B. der APS-Referenzspannung (z.B. 3,8 V), angelegt an die Col_Read(x)-Leitung, bevor die Lichtladung veranlaßt, daß sie heruntergestuft wird, d.h. die APS-Ausgangsspannung, die durch einen APS-Schaltkreis erzeugt wird mit einem optischen Nulleingang.
In ähnlicher Weise wird ein "Full-Well-Ausgabewert" von dem Referenz-CDS-Schaltkreis erhalten durch Anlegen eines Full-Well-Spannungssignals an die Col_Read(x)-Leitung und durch erneutes Anlegen der Abfrage- und Halte- und Klemmpulse an den CDS-Schaltkreis (Schritt 304). Das Full-Well-Spannungssignal ist vorzugsweise eine Nicht-Nullspannung. Das Ausgangssignal, das von dem CDS-Schaltkreis in Antwort auf dieses Eingabe-Full-Well-Signal bereitgestellt wird, kann in Verbindung mit dem Referenz-Nullausgabewert verwendet werden, um die Referenzverstärkung des Referenz-CDS-Schaltkreises (Schritt 305) zu berechnen.
In einer Ausführungsform wird ein kontinuierlich laufender Durchschnitt von den Referenzverstärkungs- und Referenznullausgangswerten im Speicher abgelegt. Beispielsweise können die Durchschnittsreferenzwerte einen Durchschnitt der letzten zehn Referenzverstärkungs- und Referenznullausgangswerte angeben. Es kann wünschenswert sein, einen laufenden Durchschnitt der Referenzwerte zu verwenden, da die Differenzen zwischen den Werten und denjenigen für andere CDS-Schaltkreise weniger variieren als das Hintergrundrauschen. Die Verwendung eines laufenden Durchschnitts in dieser Art und Weise hilft, diese Unterschiede zu erfassen, selbst wenn die Hintergrundrauschvariationen größer als das FPN sind, das durch Verstärkungs- und DC-Offsetunterschiede verursacht wird.
Somit, sobald die Referenzverstärkungs- und Referenznullausgangswerte in den Schritten 303 und 305 für die gegenwärtige vertikale Austastperiode bestimmt wurden, werden die Durchschnittsreferenzverstärkungs- und Durchschnittsreferenznullausgangswerte aktualisiert durch Mitteln der letzten zehn solcher Referenzwerte (Schritt 306). Um dieses Durchschnittbilden durchzuführen, können die letzten zehn Referenzverstärkungs- und Null-Ausgabewerte ebenso im Speicher abgelegt werden. In alternativen Ausführungsformen kann der laufende Durchschnitt mit mehr oder weniger als den letzten zehn Referenzwerten berechnet werden. In anderen alternativen Ausführungsformen wird das Durchschnittbilden überhaupt nicht verwendet und nur die gegenwärtigen Referenzwerte werden für den Vergleich mit den entsprechenden Parametern für die anderen CDS-Schaltkreise verwendet.
Sobald die Referenzwerte erhalten und die durchschnittlichen Referenzwerte aktualisiert wurden, werden die entsprechenden Parameter (DC-Offset und Verstärkung) für jeden CDS-Schaltkreis gemessen. Ein Eingangsnullveränderungssignal wird an jeden CDS-Schaltkreis für jede Spalte angelegt, um den Nullausgangswert für jeden CDS-Schaltkreis zu entwickeln (Schritt 311). Dies kann durchgeführt werden durch gleichzeitiges Schalten aller vertikalen "Spalten" Col_Read(x)-Signalleitungen zu dem Null-Veränderungssignal und durch Messen des Ausgangssignals auf der HSig-Leitung, das durch die CDS-Ausgabespannung verursacht wird.
In gleicher Weise wird die Verstärkung von jedem CDS-Schaltkreis berechnet durch Anlegen des Full-Well-Spannungssignals an jeden CDS-Schaltkreis, durch Messen des Full-Well-Ausgangswertes für diesen CDS-Schaltkreis durch Messen des Ausgangssignals auf der HSig-Leitung, das durch die CDS-Ausgangsspannung verursacht wird, und durch Berechnen seiner Verstärkung durch Verwenden des Full-Well-Ausgangswertes und des Null-Ausgangswertes für diesen Schaltkreis (Schritt 312). Dann werden die Differenz zwischen jedem Null-Ausgangswert unter Verstärkung und dem durchschnittlichen Referenz-Null-Ausgangswert und der durchschnittlichen Referenzverstärkung von jedem CDS-Schaltkreis verwendet, um zu bestimmen, wie die entsprechenden Korrekturkoeffizienten aktualisiert werden. In einer Ausführungsform werden der DC-Offset und die Verstärkungsdifferenzen für jeden CDS-Schaltkreis mit einem digitalen Subtraktor berechnet, um das Vorzeichenbit zu bestimmen, d.h. ob der DC-Offset und die Verstärkung für einen gegebenen CDS-Schaltkreis größer oder kleiner als die durchschnittlichen Referenzwerte sind. In Übereinstim mung mit dem Vorzeichenbit werden die gegenwärtigen Koeffizientenwerte in dem Register entweder erhöht oder erniedrigt durch eine vorbestimmte inkrementelle Schrittgröße (Schritt 313).
Die Korrekturkoeffizienten werden ausgelesen, um den DC-Offset- und den Verstärkungskorrekturschaltkreis analog oder digital zu steuern, die bei der horizontalen Pixelrate arbeiten (Schritt 320). Die Korrekturkoeffizienten für die Verstärkung und den DC-Offset können an den APS-Bildsensor auf dem Chip angelegt werden in entweder einem analogen oder digitalen Signalausgang. Analoge Signalkorrektur hat einen Kostenvorteil in einigen Anwendungen, wo das analoge Signal direkt von dem System verwendet wird. Alternativ dazu kann ein korrigierter digitaler Ausgang eingesetzt werden.
Mit der oben beschriebenen Technik wird ein digitaler Servo-Loop bzw. eine digitale Servo-Schleife eingesetzt, in der die Rückkopplungsschleife den DC-Offset- und Verstärkungskorrekturschaltkreis beinhaltet, und daher sind die Übertragungsfunktionen dieser Schaltkreise nicht kritisch, solange sie einen ausreichend dynamischen Bereich für die Korrektur bereitstellen. In einer Ausführungsform wird die Schrittgröße für das Verändern der Korrekturkoeffizienten ausgewählt, so daß sie unterhalb der sichtbaren Grenze liegt, die durch das Zufallsrauschen gesetzt wird.
Für den CDS-Schaltkreis 150 von 1 wird erwartet, daß der Rest-DC-Offset und die Verstärkungsfehler in dem Bereich von 0,1% der Peak-zu-Peak-Vollskala-CDS-Ausgangsspannung sind. Daher beträgt für das Implementieren solcher Koeffizientenkorrektur für den CDS-Schaltkreis 150 die Auflösung, die für das Speichern des digitalen DC-Offsets und der Verstärkungskoeffizienten erforderlich sind, um eine 20-fache Reduktion der Fehler zu erzielen und einen Korrekturbereich von bis zu 0,3% bereitzustellen, etwa 1/60. Somit können zwei 6-Bit-Korrekturkoeffizienten für jede Spalte des CDS-Schaltkreises verwendet werden, um die FPN-Korrektur dieses Verfahrens zu implementieren. Für andere Typen von CDS-Schaltkreisen, wie z.B. aktive CDS-Schaltkreise, wie im Stand der Technik verwendet werden, können DC-Offset- und Verstärkungsfehler höher sein und können somit mehr Bits für Korrekturkoeffizienten erfordern.
Auf diese Art und Weise werden die Koeffizienten von jedem CDS-Schaltkreis graduell auf die geeigneten Korrekturkoeffizienten zulaufen. Das vorliegende Verfahren erlaubt ebenso, daß kontinuierlich aktualisierte Koeffizienten bereitgestellt werden, um alle Änderungen in dem Abbilder oder in den Antriebsschaltkreisparametern während des Betriebs zu erlauben. Somit ist das vorliegende Verfahren in der Lage, die Korrekturkoeffizienten zu verändern, um auf Veränderungen in den DC-Offsetwerten und der Verstärkung über der Zeit zu antworten. Diese Veränderungen können beispielsweise von kleinen Spannungs- oder Taktvariationen herrühren, wenn die Kameratemperatur sich während des normalen Betriebs verändert. Somit können die Korrekturkoeffizienten verwendet werden, um die FPN-Artefakte zu korrigieren, die anderenfalls im Ausgangsvideo erscheinen würden. In einer alternativen Ausführungsform wird nur der DC-Offset und nicht die Verstärkung der CDS-Schaltkreise korrigiert.
Es versteht sich, daß verschiedene Veränderungen in den Details, Materialien und Anordnungen der Teile, die oben beschrieben und dargestellt wurden, um die Natur dieser Erfindung zu erläutern, von dem Fachmann durchgeführt werden können, ohne von dem Schutzbereich der Erfindung, wie er in den folgenden Ansprüchen festgelegt wird, abzuweichen.

Claims

Verfahren für das Korrigieren von Unterschieden zwischen korrelierten Doppelabtastungsschaltkreisen (CDS) einer Reihe von CDS-Schaltkreisen (150) eines Abbilders (100), wobei das Verfahren die Schritte aufweist: (a) Speichern einer Mehrzahl von Verstärkungskorrekturkoeffizienten, und zwar einen für jeden CDS-Schaltkreis (150), (b) Speichern einer Mehrzahl von dc-Offsetkorrekturkoeffizienten, und zwar einen für jeden CDS-Schaltkreis (150), (c) Bestimmen eines Referenz-dc-Offsetwertes und eines Referenzverstärkungswertes, (d) Messen eines tatsächlichen dc-Offsetwertes und eines tatsächlichen Verstärkungswertes für jeden CDS-Schaltkreis (150), (e) Vergleichen des tatsächlichen dc-Offsetwertes bzw. des tatsächlichen Verstärkungswertes für jeden CDS-Schaltkreis mit dem Referenz-dc-Offsetwert bzw. dem Referenzverstärkungswert, um eine dc-Offsetwertdifferenz und eine Verstärkungswertdifferenz für jeden CDS-Schaltkreis zu bestimmen, und (f) Aktualisieren der gespeicherten Verstärkungskorrekturkoeffizienten bzw. des gespeicherten dc-Offsetkorrekturkoeffizienten für jeden CDS-Schaltkreis in Übereinstimmung mit der Verstärkungswertdifferenz bzw. der dc-Offsetwertdifferenz für jeden CDS-Schaltkreis und (g) Korrigieren des Ausgangs von jedem CDS-Schaltkreis mit einem Korrekturschaltkreis in Übereinstimmung mit dem gespeicherten Verstärkungskorrekturkoeffizienten und dem gespeicherten dc-Offsetkorrekturkoeffizienten für jeden der CDS-Schaltkreise, um ein spaltenfixiertes Musterrauschen (column fixed pattern noise) in der Reihe von CDS-Schaltkreisen zu minimieren.
Verfahren nach Anspruch 1, bei dem Schritt (c) die Schritte aufweist: (1) Anlegen eines Nullveränderungssignals an den Eingang eines Referenz-CDS-Schaltkreises und Messen (303) eines Nullausgabewerts, der von dem Referenz-CDS-Schaltkreis ausgegeben wird, um den Referenz-dc-Offsetwert zu bestimmen, und (2) Anlegen eines Fullwell-Signals an den Eingang des Referenz-CDS-Schaltkreises und Messen (304) eines Fullwell-Ausgabewerts, der von dem Referenz-CDS-Schaltkreis ausgegeben wird, um einen Referenz-Fullwell-Ausgangswert zu bestimmen, und Berechnen (305) des Referenzverstärkungswertes in Übereinstimmung mit dem Nullveränderungssignal, dem Fullwell-Signal, dem Referenz-dc-Offsetwert und dem Referenz-Fullwell-Ausgangswert.
Verfahren nach Anspruch 1, bei dem Schritt (c) die Schritte aufweist: (1) Anlegen eines Nullveränderungssignals an den Eingang des Referenz-CDS-Schaltkreises und Messen eines Nullausgangswertes, der durch den Referenzschaltkreis ausgegeben wird, um einen gegenwärtigen Referenz-dc-Offsetwert zu bestimmen, (2) Anlegen eines Fullwell-Signals an den Eingang des Referenz-CDS-Schaltkreises und Messen (304) eines Fullwell-Ausgangswertes, der von dem Referenz-CDS-Schaltkreis ausgegeben wird, um einen Referenz-Fullwell-Ausgangswert zu bestimmen, und Berechnen (305) eines gegenwärtigen Referenz-Verstärkungswertes in Übereinstimmung mit dem Nullveränderungssignal, dem Fullwell-Signal, dem Referenz-dc-Offsetwert und dem Referenz-Fullwell-Ausgangswert, (3) Bestimmen des Referenz-dc-Offsetwerts durch Berechnen eines laufenden Durchschnittes des gegenwärtigen Referenz-dc-Offsetwerts und einer Mehrzahl von vorherigen Referenz-dc-Offsetwerten und (4) Bestimmen des Referenzverstärkungswertes durch Berechnen eines laufenden Durchschnittes aus dem gegenwärtigen Verstärkungsoffsetwert und mehreren vorherigen Referenzverstärkungswerten.
Verfahren nach Anspruch 1, das weiterhin den Schritt des Wiederholens der Schritte (c) bis (f) für jede vertikale Austastperiode aufweist.
Verfahren nach Anspruch 1, bei dem: Schritt (e) den Schritt des Berechnens des Vorzeichens der Unterschiede zwischen dem dc-Offsetwert bzw. dem Verstärkungswert für jeden CDS-Schaltkreis und dem Referenz-dc-Offsetwert bzw. dem Referenzverstärkungswert aufweist und Schritt (f) den Schritt (313) des Erhöhens oder Verminderns jedes Korrekturkoeffizienten um eine Schrittgröße in Übereinstimmung mit dem Vorzeichen der Differenz entsprechend jedem Korrekturkoeffizienten aufweist.
Abbildungssystem mit Einrichtungen für das Korrigieren von Differenzen zwischen korrelierten Doppeltabfrageschaltkreisen (CDS) einer Reihe von CDS-Schaltkreisen eines Bildes, wobei die Korrektureinrichtung aufweist: (1) eine Reihe von CDS-Schaltkreisen (150) für das Abfragen von Ausgangssignalen, die von Pixelschaltkreisen einer Anordnung von Pixelsensorschaltkreisen bereitgestellt wird, und (2) einen Prozessor, der mit einem Eingang, einem Ausgang und Steuerleitungen von jedem CDS-Schaltkreis (150) der Reihe von CDS-Schaltkreisen verbunden ist, wobei der Prozessor angeordnet ist, um: (a) die Mehrzahl von Verstärkungskorrekturkoeffizienten zu speichern, (b) die Mehrzahl von dc-Offsetkorrekturkoeffizienten zu speichern, (c) den Referenz-dc-Offsetwert und den Referenzverstärkungswert zu bestimmen, (d) den dc-Offsetwert und den Verstärkungswert für jeden CDS-Schaltkreis zu bestimmen, (e) den dc-Offsetwert bzw. den Verstärkungswert für jeden CDS-Schaltkreis mit dem Referenz-dc-Offsetwert bzw. dem Referenzverstärkungswert zu vergleichen, (f) die Mehrzahl von Verstärkungskorrekturkoeffizienten und die Mehrzahl der dc-Offsetkorrekturkoeffizienten in Übereinstimmung mit den Vergleichen zu aktualisieren und (g) den Ausgangswert von jedem CDS-Schaltkreis in Übereinstimmung mit den gespeicherten Verstärkungskorrekturkoeffizienten und den gespeicherten dc-Offsetkorrekturkoeffizienten für jeden CDS-Schaltkreis zu korrigieren, um das spaltenfixierte Musterrauschen in der Reihe von CDS-Schaltkreisen zu minimieren.
Abbildungssystem nach Anspruch 8, bei dem der Prozessor den Referenz-dc-Offsetwert und den Referenzverstärkungswert bestimmt durch: Anlegen eines Nullveränderungssignals an den Eingang eines Referenz-CDS-Schaltkreises und Messen eines Nullausgangswertes, der von dem Referenz-CDS-Schaltkreis ausgegeben wird, um den Referenz-dc-Offsetwert zu bestimmen, und Anlegen eines Fullwell-Signals an den Eingang eines Referenz-CDS-Schaltkreises und Messen eines Fullwell-Ausgangswertes, der von dem Referenz-CDS-Schaltkreis ausgegeben wird, um einen Referenz-Fullwell-Ausgangswert zu bestimmen und den Referenzverstärkungswert in Übereinstimmung mit dem Nullveränderungssignal, dem Fullwell-Signal, dem Referenz-dc-Offsetwert und dem Referenz-Fullwell-Ausgangswert zu berechnen.
Abbildungssystem nach Anspruch 6, bei dem der Prozessor den Referenz-dc-Offsetwert und den Referenzverstärkungswert berechnet durch: Anlegen eines Nullveränderungssignals an den Eingang eines Referenz-CDS-Schaltkreises und Messen eines Nullausgangswertes, der durch den Referenz-CDS-Schaltkreis ausgegeben wird, um einen gegenwärtigen Referenz-dc-Offsetwert zu bestimmen, Anlegen eines Fullwell-Signals an den Eingang eines Referenz-CDS-Schaltkreises und Messen eines Fullwell-Ausgangswertes, der von dem Referenz-CDS-Schaltkreis ausgegeben wird, um einen Referenz-Fullwell-Ausgangswert zu bestimmen, und Berechnen eines gegenwärtigen Referenzverstärkungswertes in Übereinstimmung mit dem Nullveränderungssignal, dem Fullwell-Signal, dem Referenz-dc-Oftsetwert und dem Referenz-Fullwell-Ausgangswert, Bestimmen des Referenz-dc-Offsetwertes durch Berechnen eines laufenden Durchschnittes aus dem gegenwärtigen Referenz-dc-Offsetwert und einer Mehrzahl von vorherigen Referenz-dc-Offsetwerten und Bestimmen des Referenzverstärkungswertes durch Berechnen eines laufenden Durchschnittes des gegenwärtigen Verstärkungsoffsetwertes und einer Mehrzahl von vorherigen Referenzverstärkungswerten.
Abbildungssystem nach Anspruch 6, bei dem der Prozessor die Mehrzahl von Verstärkungskorrekturkoeffizienten und die Mehrzahl der dc-Offsetkorrekturkoeffizienten in Übereinstimmung mit den Vergleichen aktualisiert durch Erhöhen oder Vermindern jedes Korrekturkoeffizienten um eine Schrittgröße in Übereinstimmung mit dem Vorzeichen der Differenzen.
Abbildungssystem nach Anspruch 6, bei dem der Prozessor aufweist: (a) eine Speichereinrichtung für das Speichern einer Mehrzahl von Verstärkungskorrekturkoeffizienten, und zwar eine für jeden CDS-Schaltkreis, und eine Mehrzahl von dc-Offsetkorrekturkoeffizienten mit einem für jeden CDS-Schaltkreis, (b) eine Einrichtung für das Bestimmen eines Referenz-dc-Offsetwertes und eines Referenzverstärkungswertes, (c) eine Einrichtung für das Messen eines tatsächlichen dc-Offsetwertes und eines tatsächlichen Verstärkungswertes für jeden CDS-Schaltkreis, (d) eine Einrichtung für das Vergleichen des tatsächlichen dc-Offsetwertes bzw. des tatsächlichen Verstärkungswertes für jeden CDS-Schaltkreis mit dem Referenz-dc-Offsetwert bzw. dem Referenzverstärkungswert, um einen dc-Offsetwertunterschied und einen Verstärkungswertunterschied für jeden CDS-Schaltkreis zu bestimmen, und (e) eine Einrichtung für das Aktualisieren der gespeicherten Verstärkungskorrekturkoeffizienten und der gespeicherten dc-Offsetkorrekturkoeffizienten für jeden CDS-Schaltkreis und (f) einen Korrekturschaltkreis für das Korrigieren des Ausgangs von jedem CDS-Schaltkreis in Übereinstimmung mit den gespeicherten Verstärkungskorrekturkoeffizienten und den gespeicherten dc-Offsetkorrekturkoeffizienten für jeden der CDS-Schaltkreise, um das spaltenfeste Musterrauschen in der Reihe von CDS-Schaltkreisen zu minimieren.
Abbildungssystem nach Anspruch 10, bei dem die Einrichtung (b) aufweist: (1) eine Einrichtung für das Anlegen eines Nullveränderungssignals an den Eingang des Referenz-CDS-Schaltkreises und für das Messen eines Nullausgangswertes, der von dem Referfenz-CDS-Schaltkreis ausgegeben wird, um den Referenz-dc-Offsetwert zu bestimmen, und (2) eine Einrichtung für das Anlegen eines Fullwell-Signals an den Eingang des Referenz-CDS-Schaltkreises und für das Messen eines Fullwell-Ausgangswertes, der von dem Referenz-CDS-Schaltkreis ausgegeben wird, um einen Referenz-Fullwell-Ausgangswert zu bestimmen, und für das Berechnen des Referenzverstärkungswertes in Übereinstimmung mit dem Nullveränderungssignal, dem Fullwell-Signal, dem Referenz-dc-Offsetwert und dem Referenz-Fullwell-Ausgangswert.
Abbildungssystem nach Anspruch 10, bei dem Einrichtung (b) aufweist: (1) eine Einrichtung für das Anlegen eines Nullveränderungssignals an den Eingang eines Referenz-CDS-Schaltkreises und Messen eines Nullausgangswertes, der von dem Referenz-CDS-Schaltkreis ausgegeben wird, um einen gegenwärtigen Referenz-dc-Offsetwert zu bestimmen, (2) eine Einrichtung für das Anlegen eines Fullwell-Signals an den Eingang eines Referenz-CDS-Schaltkreises und Messen eines Fullwell-Ausgangswertes, der von dem Referenz-CDS-Schaltkreis ausgegeben wird, um einen Referenz-Fullwell-Ausgangswert zu bestimmen, und für das Berechnen eines gegenwärtigen Referenzverstärkungswertes in Übereinstimmung mit dem Nullveränderungssignal, dem Fullwell-Signal, dem Referenz-dc-Offsetwert und dem Referenz-Fullwell-Ausgangswert, (3) eine Einrichtung für das Bestimmen des Referenz-dc-Offsetwertes durch Berechnen eines laufenden Durchschnittes des gegenwärtigen Referenz-dc-Offsetwertes und einer Mehrzahl von vorherigen Referenz-dc-Offsetwerten und (4) eine Einrichtung für das Bestimmen des Referenzverstärkungswertes durch Berechnen eines laufenden Durchschnittes aus dem gegenwärtigen Verstärkungsoffsetwert und einer Mehrzahl von vorherigen Referenzverstärkungswerten.
Abbildungssystem nach Anspruch 10, das weiterhin eine Einrichtung für das Wiederholen der Funktionen der Einrichtungen (b) bis (e) für jede vertikale Austastperiode aufweist.
Abbildungssystem nach Anspruch 10, bei dem: die Einrichtung (d) eine Einrichtung für das Berechnen des Vorzeichens der Differenzen zwischen dem dc-Offsetwert bzw. dem Verstärkungswert für jeden CDS-Schaltkreis und dem Referenz-dc-Offsetwert bzw. dem Referenzverstärkungswert aufweist, und die Einrichtung (e) eine Einrichtung für das Erhöhen oder Vermindern von jedem Korrekturkoeffizienten um eine Schrittgröße aufweist und zwar in Übereinstimmung mit dem Vorzeichen der Differenz entsprechend jedem Korrekturkoeffizienten.