DE69813701T2 - Elektrodenstruktur einer Siliziumhalbleiteranordnung - Google Patents

Elektrodenstruktur einer Siliziumhalbleiteranordnung Download PDF

Info

Publication number
DE69813701T2
DE69813701T2 DE69813701T DE69813701T DE69813701T2 DE 69813701 T2 DE69813701 T2 DE 69813701T2 DE 69813701 T DE69813701 T DE 69813701T DE 69813701 T DE69813701 T DE 69813701T DE 69813701 T2 DE69813701 T2 DE 69813701T2
Authority
DE
Germany
Prior art keywords
metal layer
solder
metal
layer
electrode structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69813701T
Other languages
English (en)
Other versions
DE69813701D1 (de
Inventor
Takashi Chiba-shi Shoji
Takekazu Chichibu-shi Sakai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Application granted granted Critical
Publication of DE69813701D1 publication Critical patent/DE69813701D1/de
Publication of DE69813701T2 publication Critical patent/DE69813701T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

  • Elektrodenstruktur, Siliziumhalbleiteranordnung, die die Elektrodenstruktur nutzt, Verfahren zum Herstellen der Anordnung, Leiterplatte, auf der die Anordnung montiert ist, und Verfahren zum Herstellen der Leiterplatte
  • Die vorliegende Erfindung betrifft eine Elektrodenstruktur für einen Siliziumhalbleiter, eine Siliziumhalbleiteranordnung, die die Elektrodenstruktur nutzt, die direkt. mit einer Leiterplatte verbunden und auf dieser montiert werden kann, ohne dass Verbindungsdraht verwendet werden muss, um eine große Lücke (Verbindungshöhe) zwischen der Elektrodenstruktur und der Leiterplatte beim Montieren zu sichern, ein Verfahren zum Herstellen der Halbleiteranordnung, eine Leiterplatte, auf der die Halbleiteranordnung montiert ist, und ein Verfahren zum Herstellen der Leiterplatte.
  • In den letzten Jahren wurde Elektroniktechnologie in fast jede Art von Gerät, Maschine und ähnlichem eingebaut, die in Fabriken, Büros und Haushalten verwendet werden. Dies hat wiederum zu einer beträchtlichen Bandbreite von für diesen Zweck verwendeten elektronischen Bauelementen geführt. Die Einführung der Elektronik auf diesen unterschiedlichen Gebieten beinhaltete vor allem eine sehr große Anzahl an Leiterplatten, die mit Elektroniksteuerung-Halbleiteranordnungen montiert sind. Folglich nehmen solche Leiterplatten in Art und Anzahl stark zu, und deren Einsatzbereiche erweitern sich stark.
  • Zwar wurden viele Arten von praktischen Leiterplatten entwickelt und auch eingesetzt, darunter Leiterplatten, die direkt mit verschiedenen Halbleiteranordnungen (ICs), Kontakthügeln und ähnlichem montiert werden, aber ein besonders hoher prozentualer Anteil ist dazu geeignet, die Größe der elektronischen Ausrüstung zu verringern.
  • Werden verschiedene Arten von Halbleiteranordnungen etc. auf eine Leiterplatte montiert, so ist es notwendig und vorzuziehen, einen Lücke von normalerweise ca. 50–100 μm zwischen der Leiterplatte und der Halbleiteranordnung zur Einbringung von Dichtungsharz oder zur Wärmepufferung zu lassen.
  • Verschiedene Wege wurden vorgeschlagen, auf denen man diesen Lücke erhält, die in dieser Beschreibung "Verbindungshöhe" genannt wird.
  • Dazu gehöien beispielsweise das Verfahren zum Herstellen der Verbindung zwischen dem Leiterabschnitt auf der gedruckten Leiterplatte und den Anordnungselektroden durch die Verwendung eines leitfähigen Haftmittels, das Verfahren zum Verbinden des Leiterabschnitts auf der gedruckten Leiterplatte und der Chips durch Schmelzen von Lötkontakthügeln, die durch Plattierung auf der Chipseite gebildet sind, das Verfahren zum Plattieren der Elektroden der gedruckten Leiterplatte und der Anordnungselektroden mit Kupfer bis zu der erforderlichen Höhe, ferner das Plattieren der Elektroden mit Gold und deren Verbinden mit eutektischem Lötmittel, das Verbindunsverfahren durch Goldkugel-Kontakthügel (Stud Bumps), das Verfahren zur Verbindung durch leitfähige Polymerkontakthügel, das Verfahren zur Verbindung durch goldplattierte Harzkugeln, das Verfahren zur Verbindung durch einen anisotropen, leitfähigen Film aus Mikrokapseln mit isolierenden Harzkugeln als Kernen und das Verfahren zur Verbindung durch einen anisotropen, leitfähigen Film der Metallkugelkern-Mikrokapsel Art.
  • Andere Verfahren, beispielsweise das Goldkugel-Kontakthügel-Direktverbindungsverfahren, sind zwar ebenfalls verfügbar, jedoch immer noch zu kostenintensiv, um praktisch anwendbar zu sein.
  • Diese herkömmlichen Verfahren zum Einstellen der Verbindungshöhe weisen eine Reihe von Mängeln auf. Wird ein leitfähiges Harz oder ein anderes leitfähiges Material mit einem relativ hohen elektrischen Widerstand eingesetzt, so ist der Widerstand der Verbindungen groß. Jedoch ist es bei der Verwendung einer lotplattierten Platte zur Verbindung die allgemeine Praxis, die Seitenelektroden der Halbleiteranordnung vorher einer Aktivierungsbearbeitung auszusetzen. Diese Bearbeitung ist jedoch komplex und führt zu Problemen wie schlechter Ausbreitung der Lotbenetzung und ungleiche Verbindungshöhe. Sie führt ebenfalls zu einer geringen Zuverlässigkeit der Anordnungsverbindungen.
  • EP-A-0354114 beschreibt ein Verfahren zur Bildung eines Lötkontakthügels auf einer sogenannten Under Bumb Metallurgy-Struktur (UBM-Struktur). Eine Kontaktanschlussfläche ist teilweise von einer Passivierungsschicht bedeckt, und die UBM-Struktur bedeckt jene Teile der Insel, die nicht von der Passivierungsschicht bedeckt werden. Eine lotlösliche Metallschicht wird auf der UBM-Struktur gebildet, und eine Schicht verfestigtes Lötmittel wird auf das lotlösliche Metall aufgebracht. Das Lot wird dann erwärmt, um die lotlösliche Schicht zu lösen. Die daraus resultierende Struktur ist korrosionsanfällig.
  • Es muss daher ein Weg gefunden werden, Lötkontakthügel auf einer Siliziumhalbleiteranordnung zu bilden, die es ermöglichen, dass die Siliziumhalbleiteranordnung mit hoher Zuverlässigkeit, geringem Bindungswiderstand und frei wählbarer Verbindungshöhe mit einer Verdrahtungsplatte verbunden wird.
  • Eine Aufgabe dieser Erfindung ist es daher, eine Elektrodenstruktur für eine Silizi- umhalbleiteranordnung anzugeben, die mit Kontakthügeln einer vorgeschriebenen Höhe gebildet wird.
  • Eine weitere Aufgabe der Erfindung ist es, eine Lot tragende Siliziumhalbleiteranordnung anzugeben, die direkt mit einer Verdrahtungsplatte ohne Verwendung von Verbindungsdraht verbunden werden kann, höchst zuverlässig ist und einen geringen Bindungswiderstand hat, und ein Verfahren zur Herstellung der Siliziumhalbleiteranordnung anzugeben.
  • Eine weitere Aufgabe der Erfindung ist es, eine Lot tragende Siliziumhalbleiteranordnung anzugeben, die die freie Wahl der Höhe von Lötkontakthügeln ermöglicht, und ein Verfahren zur Herstellung der Siliziumhalbleiteranordnung anzugeben.
  • Gemäß der Erfindung ist eine Elektrodenstruktur für eine Siliziumhalbleiteranordnung angegeben, umfassend zwei Metallschichten, die auf einer Halbleiteroberfläche der Halbleiteranordnung vorgesehen sind, wobei eine erste Metallschicht der beiden Metallschichten ohmschen Kontakt mit dem Halbleiter hat, eine zweite Metallschicht der ersten Metallschicht überlagert ist und eine Schicht Lötmaterial auf der zweiten Metallschicht vorgesehen ist, dadurch gekennzeichnet, dass die zweite Metallschicht der Ober- und den Seitenflächen der ersten Metallschicht entspricht und alle Flächen, einschließlich der Seitenflächen derselben überdeckt und dass das Metall der zweiten Metallschicht eine höhere Beständigkeit gegen Korrosion durch organische Säure und eine bessere Lotbenetzbarkeit gegenüber dem Lötmaterial hat als das Metall der ersten Metallschicht.
  • Als erste Metallschicht kann eine Schicht aus einem Element verwendet werden, dass aus einer Gruppe bestehend aus Cu, Al, Ti, W und Legierungen auf Al-Basis, Al-Si, Al-Ti und Al-W mit einem Al-Anteil von nicht weniger als 95% ausgewählt ist.
  • Als zweite Metallschicht kann eine Schicht aus einem Element verwendet werden, dass aus einer Gruppe bestehend aus Cu, Ni und Au ausgewählt ist, wobei jedoch Cu ausgeschlossen ist, wenn die erste Metallschicht aus Cu besteht.
  • Die oben genannte Elektrodenstruktur umfasst den Fall, in dem eine Metall-Zwischenschicht aus Ni oder Cr ferner zwischen der ersten Metallschicht und der zweiten Metallschicht angeordnet ist (wobei die Metall-Zwischenschicht nur aus Cr besteht, wenn die zweite Metallschicht aus Ni ist), in dem die Metall-Zwischenschicht die erste Metallschicht völlig überdeckt, und die zweite Metallschicht die Zwischenschicht völlig überdeckt.
  • Die oben genannte Elektrodenstruktur schließt ferner den Fall ein, in denn die gesamte Fläche der zweiten Metallschicht mit Ausnahme eines vorgeschriebenen Bereichs durch ein isolierendes Material abgeschirmt wird.
  • Die Erfindung gibt ebenfalls eine Lot tragende Siliziumhalbleiteranordnung an, auf der eine Lot tragende Elektrodenstruktur, wie oben beschrieben, vorgesehen ist, wobei die Fläche der zweiten Metallschicht einen Lötkontakthügel hat, der auf einem vorgeschriebenen Abschnitt derselben sitzt.
  • Die Erfindung gibt ferner ein Verfahren zur Herstellung einer Lot tragende Siliziumhalbleiteranordnung mit einer sich darauf befindlichen Lot tragenden Elektrode an, umfassend die Schritte: Erzeugen einer ersten Metallschicht, die ohmschen Kontakt mit einer Siliziumhalbleiteranordnung hat, auf der Siliziumhalbleiteranordnung, derartiges Überlagern einer zweiten Metallschicht über die erste Metallschicht, dass sie alle Flächen, einschließlich der Seitenflächen derselben völlig und konform überdeckt, wobei das Metall der zweiten Schicht eine höhere Beständigkeit gegenüber Korrosion durch organische Säure und bessere Lotbenetzbarkeit gegenüber einem nachfolgend aufgebrachten Lötmaterial hat als das Metall der ersten Schicht, Überziehen der gesamten Fläche der zweiten Metallschicht mit einem Isoliermaterial, Ätzen des Isoliermaterials, um ein Fenster zu öffnen, das einen vorgegebenen Abschnitt auf der Fläche der zweiten Metallschicht freilegt, Aufbringen eines Haftmittels auf die frei liegende Oberfläche der zweiten Metallschicht, Anhaften von das Lötmaterial enthaltendem Lötpulver an das Haftmittel und Schmelzen des angehafteten Lötpulvers durch Erwärren, um einen Lötkontakthügel auf der Fläche der zweiten Metallschicht zu bilden.
  • Bei der Elektrodenstruktur für eine Siliziumhalbleiteranordnung gemäß der Erfindung besteht die Seite, die Kontakt mit dem Halbleiter hat, aus der ersten Metallschicht, die ohmschen Kontakt mit dem Halbleiter hat, und die Seite, auf der der Lötkontakthügel vorgesehen ist, besteht aus einer Metallschicht, die einne hohe Beständigkeit gegenüber Korrosion durch organische Säure und gute Lotbenetzbarkeit hat und alle Flächen der ersten Metallschicht einschließlich der sich darauf befindlichen Seitenflächen gänzlich bedeckt. Auf Grund dieser Konfiguration ist der Kontakt zwischen dem Halbleiter und der Elektrode hervorragend, die Lotschicht kann direkt überlagert werden und die Zuverlässigkeit ist hoch. Da der Fläche der Lot tragenden Siliziumhalbleiteranordnung, auf die das Lötpulver aufgebracht werden soll, zunächst Haftfähigkeit verliehen wird, kann die Höhe des Lötkontakthügels leicht beeinflusst werden, indem die Partikelgröße des angehafteten Lötpulvers verändert wird. Die Verbindungshöhe ist daher frei wählbar. Da die Siliziumhalbleiteranordnung gemäß der Erfindung direkt auf die Verdrehtungsplatte über den Lötkontakthügel (für gewöhnlich mehrere Kontakthügel) montiert werden kann, ist der Bindungswiderstand gering und die Zuverlässigkeit hoch.
  • Bei dieser Erfindung wird der Verbindungsabschnitt der Leiterplatte ähnlich. mit Haftfähigkeit versehen und mit Lötpulver behaftet. Da die Höhe des Lötkontakthügels deshalb leicht beeinflussbar ist, kann eine große Verbindungshöhe sichergestellt werden, um die Anpassung der Verbindungshöhe weiter zu erleichtern.
  • Bevorzugte Ausführungsbeispiele der Erfindung werden nur als Beispiel mit Bezug auf die Zeichnungen beschrieben, in denen:
  • 1 eine Schnittansicht ist, die eine Elektrodenstruktur zur Verwendung in einer Siliziumhalbleiteranordnung zeigt, die ein Ausführngsbeispiel der Erfindung ist;
  • 2 eine Schnittansicht ist, die eine Elektrodenstruktur zur Verwendung in einer Siliziumhalbleiteranordnung zeigt, die ein weiteres Ausführungsbeispiel der Erfindung ist;
  • 3 eine Schnittansicht ist, die eine Elektrode der Halbleiteranordnung der 1 zeigt, die durch isolierendes Material abgeschirmt ist;
  • 4 eine Schnittansicht ist, die ein geöffnetes Fenster in dem isolierenden Material, das die Elektrode in 3 abschirmt, und einen freigelegten Abschnitt zeigt, dem Haftfähigkeit verliehen wird;
  • 5 eine Schnittansicht ist, die das Lötpulver zeigt, das an dem Fensterabschnitt in 4 aufgebracht ist;
  • 6 eine Schnittansicht ist, die einen Lötkontakthügel zeigt, der durch Erwärmen und Schmelzen des Lötpulvers an dem Fensterabschnitt gebildet wird;
  • 7 eine Schnittansicht ist, die eine Anordnung zeigt, die mit auf die Verdrahtungsplatte montierbaren Lötkontakthügeln gebildet ist;
  • 8 eine Schnittansicht ist, die ein erstes Ausführungsbeispiel einer auf einem Halbleiterchip gebildeten Elektrodenstruktur zeigt;
  • 9 eine Schnittansicht ist, die ein zweites Ausführungsbeispiel einer auf einem Halbleiterchip gebildeten Elektrodenstruktur zeigt; und
  • 10 eine Schnittansicht ist, die eine auf einem Halbleiterchip gebildete herkömmliche Elektrodenstruktur zeigt.
  • Die Elektrodenstruktur gemäß der Erfindung zur Verwendung in einer Siliziumhalbleiteranordnung wird zunächst detailliert in Bezug auf die beiliegenden Zeichnungen beschrieben.
  • Wie in 1 gezeigt, wird die Elektrodenstruktur auf der Siliziumsubstratfläche einer Siliziumhalbleiteranordnung 1 durch Aufdampfen im Vakuum, Sputtern oder dergleichen aufgebracht, um eine erste Metallschicht 2 bis zu einer vorgegebenen Dicke und dann eine zweite Metallschicht 3 bis zu einer vorgegebenen (Dicke zu bilden, um so die erste Metallschicht 2 (einschließlich der Seitenflächen) völlig zu bedecken. Zwar ist es in den Zeichnungen nicht gezeigt, aber in dem Siliziumhalbleiter befinden sich funktionelle Schichtabschnitte, und Elektroden sind in vorgegebenen Abständen vorgesehen, um an den jeweiligen funktionellen Abschnitten positioniert zu werden.
  • Das verwendete Metall für die erste Metallschicht 2 der Elektrodenstruktur wird aus einer Gruppe von Metallen ausgewählt, die ohmschen Kontakt mit denn Siliziumsubstrat 1 haben. Metalle, die ohmschen Kontakt mit Silizium haben, umfassen Al, Cu, Ti, W und Legierungen auf Al-Basis. Die Legierungen auf Al-Basis umfassen Al-Si, Al-Ti und Al-W Legierungen mit nicht mehr als 5%, vorzugsweise 1–3% Si, Ti und W. Nachdem die erste Metallschicht 2 aus einem dieser Metalle der Siliziumhalbleiteranordnung gebildet wurde, wird zum Herstellen des ohmschen Kontakts eine Wärmebehandlung vorgenommen. Legierungen auf Al-Basis haben ähnliche Wärmeausdehungskoeffizienten wie Silizium. Die Verwendung einer solchen Legierung ist daher ab dem Punkt vorteilhaft, an dem die Spannung an der Metall-Silizium-Grenzfläche abnimmt.
  • Das Metall der zweiten Metallschicht 3, die auf der ersten Metallschicht 2 gebildet werden soll, muss eine höhere Beständigkeit gegenüber Korrosion durch organische Säure und bessere Lotbenetzbarkeit haben als das Metall der ersten Metallschicht 2 und gute Kontakteigenschaft mit sowohl dem Siliziumhalbleiter als auch der ersten Metallschicht aufweisen. Typische Beispiele sind Cu, Ni und Au. Besteht die erste Metallschicht aus Cu, so wird für die zweite Metallschicht ein anderes Metall (anderes Metall als Cu) ausgewählt. Bei der Auswahl des Metall: für die zweite Metallschicht werden vor allem die Kompatibilität mit dem Lot, das für das Montieren der Siliziumhalbleiteranordnung 1 auf der Verdrahtungsplatte verwendet wird, und die Kontakteigenschaft zwischen dem Siliziumhalbleiter und der erstem Metallschicht berücksichtigt.
  • Die zweite Metallschicht 3 wird durch Aufdampfen im Vakuum, Sputtern, Plattieren oder ähnlichem gebildet, um die erste Metallschicht völlig zu bedecken und um eine Elektrode zu bilden.
  • Obwohl, wie gerade erklärt, die auf dem Halbleiter 1 gebildete Elektrode vorzugsweise aus der ersten Metallschicht 2 und der zweiten Metallschicht 3 besteht, wie in 2 gezeigt, enthält sie ferner eine Metall-Zwischenschicht 4 aus Ni oder Cr (beschränkt auf Cr, wenn die zweite Metallschicht aus Ni besteht) zwischen der ersten und der zweiten Metallschicht. Die Metall-Zwischenschicht 4 ist so überlagert, dass sie die erste Metallschicht 2 völlig bedeckt und die zweite Metallschicht 3 ist so überlagert, dass sie die Metall-Zwischenschicht 4 völlig bedeckt. Die Metall-Zwischenschicht 4 verbessert die Festigkeit der zweiten Metallschicht 3, die als Oberflächenelektrode dient.
  • Als nächstes wird eine Lot tragende Siliziumhalbleiteranordnung beschrieben, die man erhält, indem eine Lotschicht mit einer Dicke von 50–100 μm oder höher (ein „Lötkontakthügel") auf einer Siliziumhalbleiteranordnung gebildet wird, die mit der Elektrode der vorhergehenden Struktur versehen ist.
  • Nachdem eine Elektrode auf der Fläche des Siliziumhalbleiters 1, wie in 1 und 2 gezeigt, gebildet wurde, wird die Fläche des Halbleiters mit einem isolierenden Material 5 wie SiO2, Si3N4, Glas, Polyimid oder ähnlichem unter Verwendung eines herkömmlichen Verfahrens wie Aufdampfen im Vakuum, CVD oder ähnlichem bedeckt. Das Ergebnis ist in 3 gezeigt. Der Abschnitt des isolierenden Materials über der Elektrode wird dann durch ein herkömmliches VerfaFhren oder unter Verwendung einer Maske zum Öffnen eines Fenster, wie in 4 gezeigt, entfernt. Nur der an diesem Fenster freigelegte Abschnitt der zweiten Metallschicht wird wahlweise mit einer anhaftenden Substanz 6 versehen. Dann wird Lötpulver auf den Fensterabschnitt gesprenkelt, um eine Schicht Lötpulver 7 an den gebildeten haftenden Abschnitt 6 anzuhaften, wie in 5 gezeigt. Als nächstes wird das Lötpulver durch Erwärmung geschmolzen, um einen Lötkontakthügel in dem Fenster zu bilden, wie in 6 gezeigt.
  • Ein besonderes Merkmal dieser Erfindung ist, dass der Lötkontakthügel bis zu einer erheblichen Dicke von 50–100 μm oder höher ausgebildet wird. Zum Bilden eines solchen Lötkontakthügels wird die Halbleiteranordnung, bei der die erste Metallschicht 2 von der zweiten Metallschicht 3 bedeckt ist, mit einem Resist (dem isolierenden Material) in der vorher beschriebenen Weise bedeckt, die Metallelektrode (die zweite Metallschicht) durch Ätzen in vorher beschriebener Weise freigelegt, der freigelegte Metallabschnitt wahlweise mit Haftfähigkeit versehen, das Lötpulver an den haftenden Abschnitt angehaftet und der Lötkontakthügel durch Schmelzen des Lötpulvers gebildet. In diesem Fall reicht es aus, wenn das Resist, das das Fenster bildet, eine Dicke von ca. 10 μm hat.
  • Die Höhe des Lötkontakthügels kann angepasst werden, indem die Partikelgröße des an dem Fenster aufgebrachten Lötpulvers geeignet gewählt wird.
  • Das Versehen des freigelegten Metallabschnitts mit Haftfähigkeit erfolgt durch Tränken oder Beschichten mit einer wässrigen Lösung, die mindestens eine Substanz der aus Napthotriazol-Derivat, BenzotriazolDerivat, Imidazol-Derivat, Benzoimidazol-Derivat, Mercaptobenzothiazol-Derivat und Benzothiazol-Thiofettsäure- Derivat bestehenden Gruppe enthält (siehe US-Patent Nr. 5 556 023 und Nr. 5 713 977).
  • Diese Behandlung erfolgt unter Bedingungen wie beispielsweise einer Temperatur von 30–60°C und einer Tränkzeit von 5 Sekunden bis 5 Minuten. Die wässrige Lösung wird so zubereitet, dass sie mindestens eine Substanz aus Napthotriazol-Derivat, Benzotriazol-Derivat, Imidazol-Derivat, Benzoimidazol-Derivat, Mercaptobenzothiazol-Derivat und Benzothiazol-Thiofettsäure-Derivat mit einer Konzentration von 0,05–20 Gew.-% enthält. Genauer gesagt, wird vorzugsweise als, Lösung zum Verleihen der Lothaftfähigkeit eine Lösung zu verwendet, die eine leicht saure Flüssigkeit ist, die 50–1000 ppm Kupferionen enthält.
  • Zwar ist diese Lösung zum Verleihen der Haftfähigkeit relativ stabil, doch weist sie eine starke Korrosionsbeständigkeit gegenüber dem Al etc. auf, woraus die erste Metallschicht gebildet ist, und es ist sehr wahrscheinlich, dass sie eine Elektrode aus solch einem Material seitlich ätzt. Desweiteren resultiert sie aus bisher noch unbestimmten Gründen in einer hohen Produktfehler-Rate, selbst wenn ein Ätzen der Seiten auf Grund unvollständiger Bedeckung nicht auftritt. Die erste; Metallschicht muss daher, wie im Vorhergehenden beschrieben, durch die zweite Metallschicht völlig bedeckt sein.
  • Das vorhergehende Verfahren zum völligen Abschirmen einer Fläche der Halbleiteranordnung mit isolierendem Material, zum Bilden eines Fensters (für gewöhnlich mehrere Fenster) in dem isolierenden Material, zum wahlweisen Verleihen von Haftfähigkeit an den Abschnitt des Fensters und Anhaften von Lötpulver an diesem Abschnitt, bietet so vorteilhafte Merkmale, dass keine schwierigen Positionierschritte oder ähnliches mehr nötig sind und dass die Anhaftung des Lötpulvers leicht automatisiert werden kann. Anders als bei herkömmlichen Plattierungsver- fahren oder dergleichen, bei denen es schwierig ist, eine Lotschicht von großer Dicke zu bilden, ermöglicht es das Verfahren gemäß der Erfindung außerdem, auf einfache Weise eine dicke Lotschicht zu bilden, da, selbst wenn die benötigte Dikke nicht in einem einzigen Durchlauf der Bearbeitungsschritte sicher gestellt werden kann, die Aufgabe dadurch gelöst werden kann, dass die Halbleiteranordnung an der die Lotschicht angehaftet ist, einmal erwärmt wird, um einen Teil der Krone der Lotschicht zu schmelzen, und dann die Schritte des Durchlaufs wiederholt werden, um dem lotbeschichteten Abschnitt Haftfähigkeit zu verleihen, um wahlweise Lötpulver an dem mit Haftfähigkeit versehenen Abschnitt anzuhaften und um das angehaftete Lötpulver durch Erwärmen zu schmelzen. Zusätzlich zum Erhalten einer dicken Schicht in einem einzigen Bearbeitungsdurchlauf, ermöglicht es dieses Verfahren, eine noch dickere Schicht nur durch Anhaften einer weiteren Lotschicht an eine vorher gebildete Lotschicht zu erhalten.
  • Das Verfahren zum Bilden eines Lötkontakthügels auf einer Halbleiteranordnung, wie im vorher beschrieben, kann ebenfalls eingesetzt werden, um, wie in 7 gezeigt, einen Lötkontakthügel 13 (für gewöhnlich mehrere Lötkontakthügel 13, wie in dem gezeigten Fall) auf einer Verdrahtungsplatte 13 zu bilden. Genauer gesagt, ist die Verdrahtungsplatte 11 mit Resist beschichtet; lediglich die Verbindungsabschnitte 12 (Elektrodenabschnitte) der Verdrahtungsplatte 11 sind frei gelegt. Die frei gelegten Abschnitte werden mit Haftfähigkeit versehen, die haftenden Abschnitte werden mit Lötpulver versehen und das Lötpulver wird durch Erwärmen geschmolzen, um den Lötkontakthügel 13 zu bilden. Die Lötkontakthügel 8 und 13 der Halbleiteranordnung 1 und die Verdrahtungsplatte 11 werden dann miteinander in Kontakt gebracht, um so teilweise zu verschmelzen, wodurch die Halbleiteranordnung mit einer großen Verbindungshöhe (Lücke) 14 angebracht werden kann. Die Lücke 14 zwischen der Anordnung und der Verdrahtungsplatte der Leiterplatte, die man durch das Anbringen der Halbleiteranordnung in der vorhergehenden Weise erhält, kann, falls notwendig oder erwünscht, mit Isolierharz zum Abdichten gefüllt werden.
  • Wenn eine Leiterplatte mit einer Verbindungshöhe von 50–100 μm hergestellt werden soll, beträgt die Höhe des Kontakthügels auf der Seite der Halbleiteranordnung (Elektrodenhöhe + Höhe des Lötkontakthügels) 50–120 μm und die Höhe des Kontakthügels auf der Seite der Verdrahtungsplatte (Elektrodenhöhe + Höhe des Kontakthügels) 30–100 μm, so dass man die gewünschte Verbindungshöhe auf jeden Fall erhält, auch nachdem die Kontakthügel durch Schmelzen eines Teils ihres Lots verbunden sind.
  • Die Zusammensetzungen der Lötpulver für die Halbleiteranordnung und die Seiten der Verdrahtungsplatte können leicht verändert werden, um ihnen verschiedene Schmelzpunkte zu geben. In diesem Fall beginnt das Legieren des den höheren Schmelzpunkt aufweisenden Lötkontakthügels mit dem den niedrigeren Schmelzpunkt aufweisenden Lötkontakthügel, bevor der Lötkontakthügel mit dem höheren Schmelzpunkt schmilzt. Das ist daher von Vorteil, da so die Form der Kontakthü gel erhalten bleibt und dadurch die gewünschte Verbindungshöhe beibehalten wird.
  • Diesen Effekt kann man beispielsweise erzielen, indem auf der Seite der Halbleiteranordnung 80Pb/20Sn, 95Pb/5Sn oder ein anderes Lot mit einem höheren Schmelzpunkt als eutektisches Sn-Pb-Lot und auf der Seite der Verdrahtungsplatte eutektisches Sn-Pb-Lot verwendet wird.
  • Die Lot tragende Siliziumhalbleiteranordnung gemäß der Erfindung kann daher ohne Verwendung von Verbindungsdrähten angebracht werden. Bei einer durch Verbindungsdraht verbundene Halbleiteranordnung ist es erforderlich, dass Harz zum Schutz des Verbindungsdrahts auf Stämme oder ähnliches gegossen wird, und die Anordnung wird dadurch erheblich größer als der Chip der Halbleiteranordnung an sich und verbraucht viel Platz auf der Leiterplatte. Da die Halbleiteranordnung der Erfindung keinen Verbindungsdraht benötigt, trägt sie hoch effektiv und vorteilhaft zur Verringerung der Größe bei.
  • Dadurch, dass für die zweite Metallschicht ein Metall mit guter Lotbenetzbarkeit ausgewählt wird, wird das Anbringen erleichtert und eine verlässliche Verbindung gesichert. Genauer gesagt, bietet das Verbinden von Lot mit Lot eine höchst leitfähige, starke Verbindung, die ein direktes Anbringen der Halbleiteranordnung auf der Verdrahtungsplatte erlaubt und die Zuverlässigkeit der Verbindung verbessert.
  • Dadurch dass die Verbindungshöhe relativ frei wählbar ist, kann die Leiterplatte der Erfindung so hergestellt werden, dass sie eine hohe Toleranz und eine große Höhe hat. Daher können mit der Leiterplatte der Erfindung die Wärmeprobleme vermieden werden, die in der Vergangenheit selbst bei Herstellung mit identischen Materialien und der selben Art von Halbleiteranordnung auftraten. Dies vereinfacht ebenfalls die Gestaltung der Leiterplatte.
  • Beispiele der Erfindung werden nun erklärt. Die Erfindung ist jedoch nicht auf die beschriebenen, spezifischen Ausführungsbeispiele beschränkt.
  • Beispiel 1
  • Sechzehn erste Metallschichten 2, jede bestehend aus Al, mit einem Durchmesser von 90 μm und einer Dicke von 1 μm wurden auf einem 5 mm2 großen Siliziumchip 1 in Abständen von 250 μm durch Aufdampfen im Vakuum gebildet. Zweite Metallschichten 3, bestehend aus Cu, wurden durch Aufdampfen im Vakuum bis zu einer Dicke von 1 μm auf der ersten Metallschicht 2 aus Al ausgebildet, um so alle Flächen dieser Schicht einschließlich der Seitenflächen zu bedecken. Dadurch erhielt man 16 Elektroden der Struktur, die in 8 gezeigt ist (Elektrodenstruktur 1).
  • Getrennt davon wurden 16 erste Metallschichten 2 auf einem Siliziumchip 1 durch Aufdampfen im Vakuum auf dieselbe Weise gebildet, wie eben beschrieben, außer dass Cu an Stelle von Al verwendet wurde. Zweite Metallschichten, bestehend aus Ni, wurden durch Aufdampfen im Vakuum bis zu einer Dicke von 3 μm auf der ersten Metallschicht 2 aus Cu ausgebildet, um so alle Flächen dieser Schicht einschließlich der Seitenflächen zu bedecken. Dadurch erhielt man 16 Elektroden der Struktur, die in 8 gezeigt ist (Elektrodenstruktur II).
  • Desweiteren wurden 16 erste Metallschichten 2 auf einem Siliziumchip 1 durch Aufdampfen im Vakuum auf dieselbe Weise gebildet, außer dass eine Al-2% Si Legierung an Stelle von Al verwendet wurde. Zweite Metallschichten 3, bestehend aus Cu, wurden durch Aufdampfen im Vakuum bis zu einer Dicke von 1 μm auf der ersten Metallschicht 2 aus Al-Si Legierung ausgebildet, um so alle Flächen dieser Schicht einschließlich der Seitenflächen zu bedecken. Dadurch erhielt man 16 Elektroden der Struktur, die in 8 gezeigt ist (Elektrodenstruktur III).
  • Desweiteren wurden 16 erste Metallschichten 2, jede bestehend aus Al, mit einem Durchmesser von 90 μm und einer Dicke von 1 μm auf einem 5 mm2 großen Siliziumchip 1 in Abständen von 250 μm durch Aufdampfen im Vakuum gebildet. Zweite Metallschichten 3, bestehend aus Cu, wurden durch Aufdampfen im Vakuum bis zu einer Dicke von 1 μm auf der ersten Metallschicht 2 aus Al ausgebildet, um so alle Flächen dieser Schicht einschließlich der Seitenflächen zu bedecken. Dann wurde eine SiO2 Schicht 5 als Abschirmung durchgehend bis zu einer Dicke von 10 μm ausgebildet, wonach sie an vorgeschriebenen Stellen geätzt wurde, um Fenster zu bilden und die Cu Elektrodenfläche frei zu legen.
  • Dadurch erhielt man 16 Elektroden der Struktur, die in 9 gezeigt ist (Elektrodenstruktur IV).
  • Als Vergleichsbeispiel wurden 16 erste Metallschichten 2, jede bestehend aus Al, mit einem Durchmesser von 90 μm und einer Dicke von 1 μm auf einem 5 mm2 großen Siliziumchip 1 in Abständen von 250 μm durch Aufdampfen im Vakuum gebildet. Zweite Metallschichten 3, bestehend aus Cu, wurden durch Aufdampfen im Vakuum bis zu einer Dicke von 1 μm auf der ersten Metallschicht 2 aus Al ausgebildet, um so alle Flächen dieser Schicht einschließlich der Seitenflächen zu bedecken. Dadurch erhielt man 16 Elektroden der Struktur, die in 10 gezeigt ist (Elektrodenstruktur V).
  • Dieses Vergleichsbeispiel wurde wiederholt, außer dass die 16 ersten Metallschichten 2 durch Aufdampfen im Vakuum unter Verwendung von Cu an Stelle von Al und die zweiten Metallschichten 3 aus Ni durch Aufdampfen im Vakuum bis zu einer Dicke von 3 μm ausgebildet wurden, so dass sie nur die Oberflächen der ersten Metallschicht 2 aus Kupfer bedeckten. Dadurch erhielt man 16 Elektroden der Struktur, die in 10 gezeigt ist (Elektrodenstruktur VI).
  • Die vorher genannten mit Elektroden versehenen sechs Siliziumchips wurden mit einer wässrigen Lösung aus Schwefelsäure vorbehandelt und dann für 5 Minuten in einer 40°C heißen, Haftfähigkeit verleihenden Lösung eingeweicht, die aus einer 2 Gew.-%igen wässrigen Lösung aus 2-Undecylimidazol (Formel (1) unten gezeigt) bestand, die mit Essigsäure auf einen PH-Wert von 4,5 eingestellt war.
  • Figure 00130001
  • Die sechs Siliziumchips wurden aus der Lösung entfernt, mit Wasser abgewaschen und getrocknet. Als nächstes wurde 20Sn/80Pb-Lötpulver mit einer durchschnittlichen Partikelgröße von 120 μm über die komplette Fläche des mit den Elektroden gebildeten Siliziumchips gesprenkelt. Überschüssiges Pulver an anderen Bereichen als den Elektroden wurde mit Luft weggeblasen. Der Zustand der Pulverhaftfähigkeit zu diesem Zeitpunkt ist in Tabelle 1 zusammengefasst.
  • Tabelle 1
    Figure 00140001
  • Die sechs Siliziumchips, die mit Lötpulver behaftet sind, wurden 30 Sekunden in einem 170°C heißen Strom aus Stickstoffgas erhitzt, um das Lötpulver zu fixieren, mit einem wasserlöslichen Flussmittel überzogen, in einem Schmelzofen auf 150°C vorgewärmt, wobei sie Stickstoffgas abgaben, das 500 ppm Sauerstoff enthielt, und auf eine Schmelztemperatur von 300°C erhitzt, um das Lötpulver zu schmelzen. Dann wurden sie mit heißem Wasser gereinigt. Der Stand der Lötkontakthügelbildung wurde untersucht, und die Höhe des Kontakthügels und die standardmäßige Abweichung (σ) der Höhe des Kontakthügels wurden gemessen. Die Ergebnisse sind in Tabelle 2 angegeben. Wie aus dieser Tabelle hervorgeht, ist die Höhe der Lötkontakthügel einheitlich. Daher werden alle Chips mit der Elektrodenstruktur 1 bis IV stabil auf einer Verdrahtungsplatte angebracht werden können.
  • Tabelle 2
    Figure 00150001
  • Beispiel 2
  • Sechzehn erste Metallschichten 2, jede bestehend aus Al, mit einem Durchmesser von 90 μm und einer Dicke von 1 μm wurden auf einem 5 mm2 großen Siliziumchip 1 in Abständen von 250 μm durch Aufdampfen im Vakuum gebildet. Zweite Metallschichten 3, bestehend aus Cu, wurden durch Aufdampfen im Vakuum bis zu einer Dicke von 1 μm auf der ersten Metallschicht 2 aus Al ausgebildet, um so alle Flächen dieser Schicht einschließlich der Seitenflächen zu bedecken. Dadurch erhielt man 16 Elektroden der Struktur, die in 8 gezeigt ist. Dieses Siliziumsubstrat 1 der Anordnung, die mit Elektroden versehen ist, wurde mit einer wässrigen Lösung aus Schwefelsäure vorbehandelt und dann für 5 Minuten in einer 40° C heißen, Haftfähigkeit verleihenden Lösung eingeweicht, die aus einer 2 Gew.%igen wässrigen Lösung aus 2-Undecylimidazol bestand, die mit Essigsäure auf einen PH-Wert von 4,5 eingestellt war.
  • Das Substrat wurde aus der Lösung entfernt, mit Wasser abgewaschen, getrocknet und mit 20Sn/80Pb-Lötpulver besprenkelt. Überschüssiges Pulver wurde mit Luft weggeblasen.
  • Das Siliziumsubstrat der Anordnung, das auf diese Weise mit Lötpulver behaftet wurde, wurde für 30 Sekunden in einem 170°C heißen Strom aus Stickstoffgas, erhitzt, um das Lötpulver zu fixieren, mit einem wasserlöslichen Flussmüitel überzogen, in einem Schmelzofen auf 150°C vorgewärmt, wobei sie Stickstoffgas abgaben, das 500 ppm Sauerstoff enthielt und auf eine Schmelztemperatur von 300°C erhitzt, um das Lötpulver zu schmelzen. Dann wurde es mit heißem Wasser gereinigt, um eine Lot tragende Siliziumhalbleiteranordnung zu erhalten, die Lötkontakthügel von ungefähr 60 μm Höhe hatte.
  • Der vorhergehende Prozess wurde bis auf das Besprenkeln mit Lötpulver mit verschiedenen Körnergrößen wiederholt, um eine Lot tragende Siliziumhalbleiteranordnung zu erhalten, die Lötkontakthügel mit einer Höhe von 80 μm, 100 μm und 120 μm an Stelle von 60 μm hatte.
  • Als nächstes wurden die Kupferleiter einer gedruckten Verdrahtungsplate mit 16 kupferplattierten Leitern mit einer Breite von 90 μm in Abständen von 250 μm zu 90 μm × 90 μm an vorgeschriebenen Stellen frei gelegt, und die verbleibenden Abschnitte wurden mit Resistharz beschichtet. Wie in dem Fall der Siliziumanordnung, wurde die Platte mit einer wässrigen Lösung aus Schwefelsäure säuregereinigt und dann in einer Haftfähigkeit verleihenden Lösung eingeweicht, die zum Verleihen der Haftfähigkeit an die freigelegten Kupferleiterabschnitten mit Essigsäure auf einen PH-Wert von 4,5 eingestellt war.
  • Die gedruckte Verdrahtungsplatte wurde dann mit eutektischem Sn/37Pb-Lötpulver besprenkelt und überschüssiges Pulver wurde mit Luft weggeblasen. Als nächstes wurde sie wärmebehandelt, um einen Lötkontakthügel mit einer Höhe von 30 μm an jedem Kupferleiter zu bilden.
  • Der vorhergehende Prozess wurde bis auf das Besprenkeln mit Lötpulver mit verschiedenen Partikelgrößen wiederholt, um Verdrahtungsplatten zu erhalten, die Lötkontakthügel mit einer Höhe von 60 μm, 80 μm und 100 μm an Stelle von 30 μm hatten.
  • Die Lot tragenden Siliziumanordnungen und die Verdrahtungsplatten, die in vorhergehender Weise mit Lötkontakthügeln versehen wurden, wurden an ihren Lötkontakthügeln mit Flussmittel überzogen, so platziert, dass ihre Lötkontakthügel in Kontakt stehen, in einem Schmelzofen auf 150°C vorgewärmt, wobei sie Stickstoffgas abgaben, das 500 ppm Sauerstoff enthielt, und auf eine Schmelztemperatur von 200°C erhitzt, um die Verbindung und die obersten Abschnitte des Lots zu schmelzen und zu verbinden, wodurch man Leiterplatten mit darauf angebrachten Siliziumhalbleiteranordnungen erhielt (siehe 7).
  • Die Verbindungshöhen, die man mit Anordnungen und Leiterplatten mit Lötkontakthügeln verschiedener Höhen erhielt, sind in Tabelle 3 angegeben.
  • Wie aus dieser Tabelle hervorgeht, kann man Leiterplatten mit Verbindungshöhen in einem Bereich 40–87 μm einfach durch Auswählen der Kombination von Anordnung und Verdrahtungsplatte erhalten.
  • Tabelle 3
    Figure 00170001
  • Wie aus dem Vorhergehenden deutlich wird, hat die Siliziumhalbleiteranordnung gemäß der Erfindung eine hervorragende Lotkontakteingenschaft auf Grund ihrer guten Beständigkeit gegenüber Lotkorrosion und ihrer guten Lotbenetzbarkeit. Wird die Metall-Zwischenschicht zwischen der ersten Metallschicht und der zweiten Metallschicht eingebracht, so verbessert sich dadurch ferner die Festigkeit der Flächenelektrode. Zusätzlich ist, da die Metall-Zwischenschicht und die zweite Metallschicht jeweils die darunter liegende Schicht völlig bedecken, das Metall der unteren Schicht davor geschützt, vom Lot zerfressen zu werden oder von der zum Verleihen der Haftfähigkeit bestimmten Chemikalie seitlich geätzt zu werden.
  • Ein weiterer Vorzug ist, dass die Höhe des Lötkontakthügels einfach kontrolliert werden kann, indem die Patikelgröße des Lötpulvers, das in dem Lötpulver-Anhaftungsschritt angehaftet wird, geeignet gewählt wird. Wird diese Lot tragende Siliziumhalbleiteranordnung auf einer Verdrahtungsplatte angebracht, so findet das Anbringen statt nachdem auch die Verdrahtungsplatte mit ähnlichen Lötkontakthügeln gebildet worden ist. Da hierdurch eine große Verbindungshöhe gesichert werden kann, bietet es die Eigenschaft einer höheren Wärmebeständigkeit und eine leichtere Formgebung des Leiterplatte für eine vorgegebene Kombination von Material und Halbleiteranordnung.
  • Da die Erfindung das Anbringen von Halbleiteranordnungen ohne Verwendung von Verbindungsdraht ermöglicht, erzielt sie einen geringen Bindungswiderstand und hohe Bindungsfestigkeit, während sie die erstklassige Verlässlichkeit einer Lot-zu-Lot Verbindung genießt.

Claims (12)

  1. Elektrodenstruktur für eine Siliziumhalbleiteranordnung mit zwei Metallschichten, die auf einer Halbleiteroberfläche (1) der Halbleiteranordnung vorgesehen sind, wobei eine erste Metallschicht (2) der beiden Metallschichten ohmschen Kontakt mit dem Halbleiter hat, eine zweite Metallschichit (3) der ersten Metallschicht überlagert ist und eine Schicht Lötmaterial auf der zweiten Metallschicht vorgesehen ist, dadurch gekennzeichnet, daß die zweite Metallschicht der ber- und den Seitenflächen der ersten Metallschicht entspricht und alle Flächen, einschließlich der Seitenflächen derselben überdeckt und daß das Metall der zweiten Metallschicht eine hähere Beständigkeit gegen Korrosion durch organische Säure und eine bessere Lotbenetzbarkeit gegenüber dem Lötmaterial hat als das Metall der ersten Metallschicht (2).
  2. Elektrodenstruktur nach Anspruch 1, dadurch gekennzeichnet, daß das Metall der ersten Metallschicht (2) aus einer Gruppe bestehend aus Cu, Al, Ti, W und Legierungen auf Al-Basis ausgewählt ist und das Metall der zweiten Metallschicht (3) aus einer Gruppe bestehend aus Cu, Ni und Au ausgewählt ist, wobei jedoch Cu ausgeschlossen ist, wenn die erste Metallschicht aus Cu besteht.
  3. Elektrodenstruktur nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß sie ferner eine Metall-Zwischenschicht (4) aus Ni oder Cr hat, die so zwischen der ersten Metallschicht (2) und der zweiten Metallschicht (3) angeordnet ist, daß sie die erste Metallschicht völlig überdeckt, vorausgesetzt die Zwischenschicht ist auf Cr eingeschränkt, wenn die zweite Metallschicht aus Ni besteht, und daß die zweite Metallschicht die Zwischenschicht völlig überdeckt.
  4. Elektrodenstruktur nach Anspruch 2, dadurch gekennzeichnet, daß die Legierung auf Al-Basis ausgewählt ist aus einer Gruppe bestehend aus Al-Si, Al-Ti und Al-W, die nicht mehr als 5% Si, Ti oder W enthalten.
  5. Elektrodenstruktur nach Anspruch 1, dadurch gekennzeichnet, daß ein Isoliermaterial (5) auf der zweiten Metallschicht (3) vorgesehen ist und eine Öffnung hat, die eine Oberfläche der zweiten Metallschicht (3) freilegt.
  6. Elektrodenstruktur nach Anspruch 5, dadurch gekennzeichnet, daß das Isoliermaterial (5) aus einer Gruppe bestehend aus SiO2, Si3N4, Glas und Polyimidharz ausgewählt ist.
  7. Lot tragende Siliziumhalbleiteranordnung, auf der eine Lot tragende Elektrodenstruktur nach einem der vorhergehenden Ansprüche vorgesehen ist, und wobei die Oberfläche der zweiten Metallschicht einen Lötkontakthügel (8) hat, der auf einem vorgeschriebenen Abschnitt derselben sitzt.
  8. Halbleiteranordnung nach Anspruch 7, wenn dieser von Anspruch 5 abhängig ist, dadurch gekennzeichnet, daß der Lötkontakthügel (8) in der öffnung vorgesehen ist.
  9. Verfahren zum Herstellen einer Lot tragenden Siliziumhalbleiterarnordnung, auf der eine Lot tragende Elektrode vorgesehen ist, mit den Schritten: Erzeugen einer ersten Metallschicht (2), die ohmschen Kontakt mit einer Siliziumhalbleiteranordnung hat, auf der Siliziumhalbleiteranordnung (1), derartiges Überlagern einer zweiten Metallschicht über die erste Metallschicht, daß sie alle Flächen, einschließlich der Seitenflächen derselben völlig und konform überdeckt, wobei das Metall der zweiten Schicht eine höhere Beständigkeit gegenüber Korrosion durch organische Säure und bessere Lotbenetzbarkeit gegenüber einem nachfolgend aufgebrachten Lötmaterial hat als das Metall der ersten Schicht, Überziehen der zweiten Metallschicht mit einem Isoliermaterial (5), Ätzen des Isoliermaterials, um ein Fenster zu öffnen, das einen vorgegebenen Abschnitt auf der zweiten Metallschicht: freilegt, Aufbringen eines Haftmittels auf die freiliegende Oberfläche der zweiten Metallschicht, Anhaften von das Lötmaterial enthaltendem Lötpulver (7) an das Haftmittel und Schmelzen des angehafteten Lötpulvers durch Erwärmen, um einen Lötkontakthügel (8) auf der Oberfläche der zweiten Metallschicht zu bilden.
  10. Herstellungsverfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Metall der ersten Metallschicht (2) aus einer Gruppe bestehend aus Cu, Al, Ti, W und Legierungen auf Al-Basis ausgewählt ist und das Metall der zweiten Metallschicht (3) aus einer Gruppe bestehend aus Cu, Ni und Au ausgewählt ist, wobei jedoch Cu ausgeschlossen ist, wenn die erste Metallschicht aus Cu besteht.
  11. Herstellungsverfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Legierung auf Al-Basis ausgewählt ist aus einer Gruppe bestehend aus Al-Si, Al-Ti und Al-W, die nicht mehr als 5% Si, Ti oder W enthalten.
  12. Herstellungsverfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Isoliermaterial (5) aus einer Gruppe bestehend aus SiO2, Si3N4, Glas und Polyimidharz ausgewählt ist.
DE69813701T 1997-08-25 1998-08-24 Elektrodenstruktur einer Siliziumhalbleiteranordnung Expired - Lifetime DE69813701T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24339797 1997-08-25
JP24339797 1997-08-25

Publications (2)

Publication Number Publication Date
DE69813701D1 DE69813701D1 (de) 2003-05-28
DE69813701T2 true DE69813701T2 (de) 2004-03-11

Family

ID=17103265

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69813701T Expired - Lifetime DE69813701T2 (de) 1997-08-25 1998-08-24 Elektrodenstruktur einer Siliziumhalbleiteranordnung

Country Status (5)

Country Link
US (2) US5982629A (de)
EP (1) EP0899786B1 (de)
KR (1) KR100300462B1 (de)
DE (1) DE69813701T2 (de)
TW (1) TW453137B (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3268386B2 (ja) * 1998-06-29 2002-03-25 日本航空電子工業株式会社 腐食防止膜の形成方法
JP3678048B2 (ja) * 1999-04-05 2005-08-03 松下電器産業株式会社 半田プリコート方法および半田プリコート基板
US6402012B1 (en) * 1999-11-08 2002-06-11 Delphi Technologies, Inc. Method for forming solder bumps using a solder jetting device
SG99331A1 (en) 2000-01-13 2003-10-27 Hitachi Ltd Method of producing electronic part with bumps and method of producing elctronic part
JP3952434B2 (ja) * 2000-03-29 2007-08-01 ローム株式会社 電池パックおよびその製造方法
WO2001078931A1 (fr) * 2000-04-17 2001-10-25 Fujitsu Limited Assemblage par brasure
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
JP3687610B2 (ja) * 2002-01-18 2005-08-24 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
US7341947B2 (en) * 2002-03-29 2008-03-11 Micron Technology, Inc. Methods of forming metal-containing films over surfaces of semiconductor substrates
US6653236B2 (en) * 2002-03-29 2003-11-25 Micron Technology, Inc. Methods of forming metal-containing films over surfaces of semiconductor substrates; and semiconductor constructions
JP3565835B1 (ja) * 2003-04-28 2004-09-15 松下電器産業株式会社 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP2006032446A (ja) * 2004-07-13 2006-02-02 Toshiba Corp 半導体部品の実装方法および実装装置
US7897452B2 (en) * 2005-06-20 2011-03-01 Fuji Electric Systems Co., Ltd. Method of producing a semiconductor device with an aluminum or aluminum alloy rear electrode
TW200713472A (en) * 2005-09-19 2007-04-01 Analog Integrations Corp Polymer material and local connection structure of chip
US7422973B2 (en) * 2006-01-27 2008-09-09 Freescale Semiconductor, Inc. Method for forming multi-layer bumps on a substrate
JP4839138B2 (ja) * 2006-06-20 2011-12-21 新光電気工業株式会社 配線基板の製造方法
US7600667B2 (en) * 2006-09-29 2009-10-13 Intel Corporation Method of assembling carbon nanotube reinforced solder caps
US20080079175A1 (en) * 2006-10-02 2008-04-03 Michael Bauer Layer for chip contact element
US8264072B2 (en) * 2007-10-22 2012-09-11 Infineon Technologies Ag Electronic device
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
JP5456545B2 (ja) * 2009-04-28 2014-04-02 昭和電工株式会社 回路基板の製造方法
US8378485B2 (en) * 2009-07-13 2013-02-19 Lsi Corporation Solder interconnect by addition of copper
HUE034429T2 (en) * 2009-09-15 2018-02-28 Toshiba Kk Ceramic circuit board and method for producing it
US9330993B2 (en) * 2012-12-20 2016-05-03 Intel Corporation Methods of promoting adhesion between underfill and conductive bumps and structures formed thereby
US10695875B2 (en) * 2018-03-19 2020-06-30 Asia Vital Components Co., Ltd. Soldering method of soldering jig

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2032872B2 (de) * 1970-07-02 1975-03-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
US4505029A (en) * 1981-03-23 1985-03-19 General Electric Company Semiconductor device with built-up low resistance contact
US4950623A (en) * 1988-08-02 1990-08-21 Microelectronics Center Of North Carolina Method of building solder bumps
JPH0267731A (ja) * 1988-09-02 1990-03-07 Toshiba Corp はんだバンプ形半導体装置とその製造方法
US5272376A (en) * 1990-06-01 1993-12-21 Clarion Co., Ltd. Electrode structure for a semiconductor device
JP3141364B2 (ja) * 1992-05-06 2001-03-05 住友電気工業株式会社 半導体チップ
JP2592757B2 (ja) * 1992-10-30 1997-03-19 昭和電工株式会社 はんだ回路基板及びその形成方法
US5556023A (en) * 1992-10-30 1996-09-17 Showa Denko K.K. Method of forming solder film
JP3361881B2 (ja) * 1994-04-28 2003-01-07 株式会社東芝 半導体装置とその製造方法
JP3238011B2 (ja) * 1994-07-27 2001-12-10 株式会社東芝 半導体装置
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US5601459A (en) * 1994-09-29 1997-02-11 North American Specialties Corporation Solder bearing lead and method of fabrication
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
JP3217624B2 (ja) * 1994-11-12 2001-10-09 東芝マイクロエレクトロニクス株式会社 半導体装置
KR100349896B1 (ko) * 1994-12-28 2002-12-26 삼성에스디아이 주식회사 집적회로칩의실장구조체및그실장방법
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조

Also Published As

Publication number Publication date
EP0899786A3 (de) 2000-01-19
KR19990023187A (ko) 1999-03-25
DE69813701D1 (de) 2003-05-28
TW453137B (en) 2001-09-01
KR100300462B1 (ko) 2001-10-19
EP0899786B1 (de) 2003-04-23
US5982629A (en) 1999-11-09
EP0899786A2 (de) 1999-03-03
US6221692B1 (en) 2001-04-24

Similar Documents

Publication Publication Date Title
DE69813701T2 (de) Elektrodenstruktur einer Siliziumhalbleiteranordnung
DE60037057T2 (de) Halbleiterelement und Herstellungsverfahren dafür
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE69836230T2 (de) Mit einem bleifreien lötmittel verbundene struktur und elektronische vorrichtung
DE10208635B4 (de) Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
DE19581952B4 (de) Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
EP2003699B1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Metall-Halbleiter-Kontakts
EP2456589B1 (de) Bleifreie hochtemperaturverbindung
WO1996016442A1 (de) Kernmetall-lothöcker für die flip-chip-technik
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE102012109319B4 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE60300675T2 (de) Die Verwendung von Lötmetallen auf Nickel-plattierten stromlosen Oberflächen
EP1883962A1 (de) Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung
DE69907263T2 (de) Löthöcker mit niedriger alphastrahlungsemission
DE10011368A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19822794C1 (de) Mehrfachnutzen für elektronische Bauelemente, insbesondere akustische Oberflächenwellen-Bauelemente
DE102008028942A1 (de) Halbleiterbauelement
DE19622971A1 (de) Halbleitereinrichtung zur Oberflächenmontage und Halbleitereinrichtungs-Montagekomponente sowie Verfahren zu ihrer Herstellung
DE4224012C1 (de) Lötfähiges elektrisches Kontaktelement
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE19542043A1 (de) Bleifreie Niedertemperaturlegierung und Verfahren zur Bildung einer mechanisch überlegenen Verbindung unter Verwendung dieser Legierung
DE102021124877A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum herstellen einer schichtstruktur und verfahren zum herstellen eines chipgehäuses

Legal Events

Date Code Title Description
8364 No opposition during term of opposition