DE69737762T2 - Verbesserungen in Bezug auf integrierte Schaltungen - Google Patents

Verbesserungen in Bezug auf integrierte Schaltungen Download PDF

Info

Publication number
DE69737762T2
DE69737762T2 DE69737762T DE69737762T DE69737762T2 DE 69737762 T2 DE69737762 T2 DE 69737762T2 DE 69737762 T DE69737762 T DE 69737762T DE 69737762 T DE69737762 T DE 69737762T DE 69737762 T2 DE69737762 T2 DE 69737762T2
Authority
DE
Germany
Prior art keywords
layer
copper
bondable
barrier
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69737762T
Other languages
English (en)
Other versions
DE69737762D1 (de
Inventor
Taylor R. Richardson Efland
Quang X. Sugarland Mai
Charles E. Dallas Williams
Stephen A. Sugarland Keller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE69737762D1 publication Critical patent/DE69737762D1/de
Application granted granted Critical
Publication of DE69737762T2 publication Critical patent/DE69737762T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

  • TECHNISCHES GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein das Gebiet integrierter Schaltungen und insbesondere eine verbesserte dicke plattierte Zwischenverbindung und eine zugeordnete Hilfszwischenverbindung für eine integrierte Schaltung.
  • HINTERGRUND DER ERFINDUNG
  • Dicke plattierte Metallzwischenverbindungen können verwendet werden, um Wege geringen Widerstands in integrierten Schaltungen bereitzustellen. Die Zwischenverbindungen können für Hochstrom-Busleitungen und ähnliche Anwendungen von integrierten Leistungsschaltungen und anderen Typen integrierter Schaltungen verwendet werden. Die Zwischenverbindungen können in Form von Kupfer hergestellt werden, weil es einen geringen Widerstand aufweist.
  • Das Bonden direkt an Kupferzwischenverbindungen würde die Leistungsfähigkeit integrierter Schaltungen erhöhen, weil dadurch der hohe parasitäre Reihenwiderstand beseitigt werden würde, der bei Bondkontaktstellen und Standard-Mehrebenen-VLSI-Metallsystemen auftritt. Typische Bondsysteme, wie Aluminiumkeil- und Goldkügelchen-Bondsysteme, leiden jedoch unter Zuverlässigkeitsproblemen, wenn an Kupfer gebondet wird, weil eine Hohlraumbildung von Aluminium in Kupfer auftritt. Kupfer-an-Kupfer-Bonds leiden auch unter Zuverlässigkeitsproblemen.
  • Zum Lösen dieser Zuverlässigkeitsprobleme wurde eine Nickelplattierung als ein Kappenmetallisierungssystem für dicke plattierte Kupferzwischenverbindungen verwendet. Wenngleich gezeigt wurde, dass eine Nickelkappe bei großen Aluminiumkeilbonds zuverlässig funktioniert, ist ihre Herstellbarkeit nicht standardmäßig und ihre Entsorgung kostspielig, und sie ist für Goldbonds nicht zuverlässig.
  • Im Dokument US-A-5 545 927 ist offenbart:
    eine Halbleitervorrichtung mit zwei plattierten Zwischenverbindungen gleichen Aufbaus, wobei jede plattierte Zwischenverbindung aufweist:
    einen Abschnitt einer Kupferkeimschicht,
    eine Kupferleitung, die auf den Abschnitt der Kupferkeimschicht plattiert ist,
    eine Bondkappe, die mit der Kupferleitung verbunden ist, welche aufweist:
    ein bondbares Element, das aus einem Abschnitt einer Aluminium enthaltenden bondbaren Schicht gebildet ist, und
    ein anderes Element, das aus einem Abschnitt einer anderen Metallschicht gebildet ist, wobei das andere Element zwischen dem bondbaren Element und der Kupferleitung angeordnet ist und die beiden vertikalen Flanken abdeckt, und die horizontale Fläche der Kupferleitung auf den Abschnitt der Kupferkeimschicht plattiert ist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist auf dem Fachgebiet ein Bedarf an einer verbesserten dicken plattierten Metallzwischenverbindung aufgetreten. Die vorliegende Erfindung sieht eine dicke plattierte Zwischenverbindung mit einer Aluminiumbondkappe vor, wodurch die Nachteile und Probleme, die mit dicken plattierten Zwischenverbindungen aus dem Stand der Technik verbunden sind, im Wesentlichen beseitigt oder verringert werden.
  • Gemäß der vorliegenden Erfindung weist eine Halbleitervorrichtung eine dicke plattierte Zwischenverbindung und eine Hilfszwischenverbindung nach Anspruch 1 auf. Vorteilhafte zusätzliche Aspekte der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Wichtige technische Vorteile der vorliegenden Erfindung umfassen das Bereitstellen einer dicken plattierten Zwischenverbindung, die den Bondwiderstand erheblich verringert oder beseitigt. Insbesondere können eine Bondkappe, die in der Lage ist, einen herkömmlichen Golddraht aufzunehmen, und Aluminiumkeilbonds auf einer Kupferleitung gebildet werden. Dementsprechend können Bonds direkt auf der dicken plattierten Zwischenverbindung gebildet werden, und es wird der Bondkontaktstellen zugeordnete hohe parasitäre Reihenwiderstand beseitigt.
  • Ein anderer technischer Vorteil der vorliegenden Erfindung umfasst das Bereitstellen einer Hilfszwischenverbindung, die aus einigen Schichten, die jenen der dicken plattierten Zwischenverbindung gleichen, einschließlich der Bondkappe, der Keim- und Sperrschichten, und ohne zusätzliche Verarbeitungsschritte gebildet ist. Insbesondere kann die Hilfszwischenverbindung an jeder beliebigen Stelle gebildet werden, die bei Fertigungsschritten der dicken plattierten Zwischenverbindung üblich ist, und dort verwendet werden, wo der sehr geringe Widerstand der Kupferplattierung nicht erforderlich ist. Die Hilfszwischenverbindung stellt eine größere Zwischenverbindungsflexibilität bereit, indem sie eine freie Zwischenverbindungsebene bereitstellt. Zusätzlich stellt die Hilfszwischenverbindung eine verhältnismäßig kleine Zwischenverbindung mit einem geringen Widerstand bereit, wodurch dichtere Schaltungsentwürfe ermöglicht werden, welche zu Chipflächeneinsparungen führen.
  • Andere technische Vorteile werden Fachleuten anhand der folgenden Figuren, Beschreibungen und Ansprüche leicht verständlich werden.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgende Beschreibung in Zusammenhang mit der anliegenden Zeichnung Bezug genommen, worin gleiche Bezugszahlen gleiche Teile darstellen. Es zeigen:
  • die 1A–E eine Reihe schematischer Schnittansichten zur Veranschaulichung eines Verfahrens zum Herstellen einer verbesserten dicken plattierten Kupferzwischenverbindung und einer zugeordneten Hilfsmetall-Zwischenverbindung gemäß einer Ausführungsform der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die bevorzugten Ausführungsformen der vorliegenden Erfindung und ihre Vorteile lassen sich am besten verstehen, indem nun in weiteren Einzelheiten auf die 1A–E der Zeichnung Bezug genommen wird, worin in den mehreren Ansichten gleiche Bezugszahlen gleiche Teile bezeichnen. Die 1A–E zeigen ein Verfahren zur Herstellung einer kupferbeschichteten Zwischenverbindung mit einer Aluminiumbondkappe und einer zugeordneten Hilfszwischenverbindung gemäß einer Ausführungsform der vorliegenden Erfindung. Wie nachstehend in weiteren Einzelheiten beschrieben wird, ermöglicht die Aluminiumbondkappe ein direktes Bonden mit der Zwischenverbindung für Anwendungen mit einem geringen Widerstand. Die Hilfszwischenverbindung wird mit der Zwischenverbindung und ohne zusätzliche Verarbeitungsschritte gebildet.
  • 1A zeigt eine anfängliche Halbleiterstruktur 10. Die anfängliche Halbleiterstruktur 10 kann eine Halbleiterschicht 12 aufweisen, die eine integrierte Schaltung mit einem oder mehreren Zwischenebenenkontakten 14 aufweist. Die Halbleiterschicht 12 kann ein Substrat in der Art eines Wafers sein. Es wird verständlich sein, dass die Halbleiterschicht 12 auch eine auf einem Substrat gebildete Schicht aus Halbleitermaterial sein kann. Beispielsweise kann die Halbleiterschicht 12 eine auf einem Wafer gezüchtete Epitaxialschicht sein. Es sei bemerkt, dass die Schicht 12 auch aus einem anderen Zwischenverbindungssystem in der Art einer anderen Metallschicht oder mehrerer Metallschichten mit geeigneten Isolationsschichten, wie es der Prozess vorschreibt, bestehen kann. Hier ist zur Vereinfachung ein als Beispiel dienendes Einzelmetallsystem dargestellt.
  • Ein Zwischenebenenoxid 16, eine Sperrschicht 18, eine Metallschicht 20 und eine dielektrische Schicht 22 können auf der Halbleiterschicht 12 gebildet werden. Das Zwischenebenenoxid 16 isoliert die integrierte Schaltung der Halbleiterschicht 12 im Wesentlichen von der Sperrschicht 18. Das Zwischenebenenoxid 16 kann strukturiert und geätzt werden, um zu ermöglichen, dass die Sperrschicht 18 die integrierte Schaltung der Halbleiterschicht 12 am Zwischenebenenkontakt 14 berührt. Die Metallschicht 20 ist eine herkömmliche Metallschicht der oberen Fläche, die dem Prozess zugeordnet ist, wie beispielsweise eine Zweiebenen-Metallschicht oder eine Dreiebenen-Metallschicht. Demgemäß wird es verständlich sein, dass die vorliegende Erfindung nicht auf die Verwendung mit einem Einzelebenensystem beschränkt ist, sondern dass sie Mehrebenen-Zwischenverbindungssysteme einschließen kann.
  • Die Sperrschicht 18 stellt sowohl einen elektrischen Kontakt als auch eine mechanische Sperre zwischen dem Zwischenebenenkontakt 14 der Halbleiterschicht 12 und der Metallschicht 20 bereit. Dementsprechend ermöglicht die Sperrschicht 18 das Fließen von Strom zwischen Schichten, während sie eine Hohlraumbildung und ähnliche Typen mechanischer Probleme verhindert. Die Sperrschicht 18 kann einen beliebigen Leiter einschließen, der nicht in nachteiliger Weise mit dem Zwischenebenenkontakt der Halbleiterschicht 12 oder der Metallschicht 20 reagiert.
  • Die dielektrische Schicht 22 kann ein Passivierungsüberzug sein, der die anfängliche Halbleiterstruktur 10 im Wesentlichen von der anschließenden integrierten Schaltungsverarbeitung isoliert. Die dielektrische Schicht 22 kann aus mehreren Schichten dielektrischen Materials mit verschiedenen chemischen Zusammensetzungen bestehen. Die dielektrische Schicht 22 kann aus Oxid und Nitrid oder aus Oxid und Oxynitrid bestehen. Der Passivierungsüberzug 22 kann jedoch strukturiert und geätzt werden, um Durchgangslöcher 24 zu bilden, um die anfängliche Halbleiterstruktur 10 für die anschließende integrierte Schaltungsverarbeitung an spezifischen Stellen freizulegen. Für die Ausführungsform aus 1A kann ein Durchgangsloch 24 im Passivierungsüberzug 22 über dem Zwischenebenenkontakt 14 der Halbleiterschicht 12 gebildet werden. Dementsprechend kann der Zwischenebenenkontakt 14 elektrisch mit anschließend gebildeten Schichten der integrierten Schaltung über das Durchgangsloch 24 durch die Sperrschicht 18 und die Metallschicht 20 verbunden werden. Ein zweites Durchgangsloch 24 kann auch in dem Passivierungsüberzug 22 für ein Hilfsmetallsystem 26 gebildet werden. Wie nachstehend in weiteren Einzelheiten erklärt wird, kann das Hilfsmetallsystem eine Hilfszwischenverbindung bilden. Die Verwendung der Begriffe "Kontakte" und "Durchgangslöcher" für die Zwischenverbindung von Metall- und Halbleitersystemen wird Fachleuten offensichtlich sein.
  • Gemäß einer Ausführungsform kann die Halbleiterschicht 12 Silicium aufweisen und die Metallschicht 20 eine Aluminiumzusammensetzung aufweisen. Gemäß dieser Ausführungsform kann die Sperrschicht 18 Wolfram, Titanwolfram oder Platinsilicid aufweisen, welche weder mit Silicium noch mit Aluminium reagieren. Wie vorstehend beschrieben wurde, kann die Metallschicht 20 ein System von Zwischenverbindungen mit Mehrebenenmetall- und entsprechenden Sperrmetallen und Polysiliciumzwischenverbindungen sein. Die verschiedenen Metallsysteme können durch geeignete dielektrische Schichten isoliert werden. Die Sperrmetalle können Wolfram, Platin, Titan und andere vorstehend beschriebene Kombinationen sein. Die Verbindung zwischen Metallsystemen wird durch Durchgangslöcher hergestellt, während die Verbindung mit der eigentlichen Siliciumschaltung als "Kontakte" bezeichnet wird. Im Allgemeinen wird der Begriff "Durchgangslöcher" für Verbindungen zwischen Zwischenverbindungen verwendet und der Begriff "Kontakt" für eine Verbindung mit Silicium oder Polysilicium verwendet. Das Zwischenebenenoxid 16 kann Siliciumdioxid aufweisen, und der Passivierungsüberzug 22 kann einen Nitridüberzug aufweisen. Es sei bemerkt, dass die Halbleiterschicht 12, das Zwischenebenenoxid 16, die Sperrschicht 18, die Metallschicht 20 und der Passivierungsüberzug 22 innerhalb des Schutzumfangs der vorliegenden Erfindung auch andere Materialien aufweisen können. Beispielsweise können das Zwischenebenenoxid 16 und der Passivierungsüberzug 22 auch aus anderen dielektrischen Materialien bestehen. Zusätzlich kann die Sperrschicht 18 ein beliebiger Leiter sein, der eine mechanische Sperre zwischen Schichten bereitstellt. Es sei weiter bemerkt, dass die anfängliche Halbleiterstruktur 10 innerhalb des Schutzumfangs der vorliegenden Erfindung mehrere Metallschichten aufweisen kann, wenngleich die Ausführungsform aus 1A nur eine einzige Metallschicht aufweist. Demgemäß können, wie zuvor beschrieben wurde, zusätzliche Zwischenverbindungssysteme, wie eine andere Metallschicht oder mehrere Metallschichten mit geeigneten Isolationsschichten, aufgenommen werden, je nach dem, wie es der Prozess vorschreibt.
  • Mit Bezug auf 1B sei bemerkt, dass eine Sperrschicht 30 auf der Oberfläche der anfänglichen Halbleiterstruktur 10 gebildet werden kann. Wie in 1B dargestellt ist, kann die Sperrschicht 30 über die Durchgangslöcher 24 in Kontakt mit der Metallschicht 20 stehen und anderswo in Kontakt mit der Passivierungsschicht 22 stehen. Die Sperrschicht 30 kann die darunter liegende Metallschicht 20 vor anschließenden Metallprozessen schützen. Die Sperrschicht 30 kann auch als ein Ätzstopp wirken, um Bereiche, an denen die Durchgangslöcher 24 existieren, während anschließender Metallätzschritte davor zu schützen, dass die Metallschicht 20 fortgeätzt wird. Die Sperrschicht 30 schützt auch eine abgeschiedene Keimschicht und eine dicke plattierte Schicht vor einer Verunreinigung durch das Dielektrikum und umgekehrt.
  • Gemäß einer Ausführungsform kann die Sperrschicht 30 aus Titanwolfram (TiW) bestehen. Gemäß dieser Ausführungsform kann das Titanwolfram durch Sputtern auf die anfängliche Halbleiterstruktur 10 aufgebracht werden. Es sei bemerkt, dass die Sperrschicht 30 innerhalb des Schutzumfangs der vorliegenden Erfindung andere Leiter aufweisen kann, die in der Lage sind, die darunter liegende Metallschicht 20 zu schützen. Beispielsweise kann die Sperrschicht 30 eine verschiedenartige metallurgische Legierung oder dergleichen aufweisen.
  • Eine Kupferkeimschicht 32 kann auf die Sperrschicht 30 aufgebracht werden. Vorzugsweise weist die Kupferkeimschicht 32 Kupfer auf. Es sei bemerkt, dass die Kupferkeimschicht 32 auch andere Materialien aufweisen kann, die als ein Keim für die Kupferplattierung wirken können. Wie nachstehend in weiteren Einzelheiten beschrieben wird, wird Kupfer auf die Kupferkeimschicht 32 plattiert, um eine dicke Kupferzwischenverbindung zu bilden.
  • Für die Ausführungsform aus 1B kann ein Abschnitt 34 der Kupferkeimschicht 32 über die Sperrschichten 30 und 18 und die Metallschicht 20 in elektrischem Kontakt mit dem Zwischenebenenkontakt 14 der Halbleiterschicht 12 stehen. An anderen Orten kann die Kupferkeimschicht 32 im Wesentlichen durch die Passivierungsschicht 22 von der Halbleiterschicht 12 isoliert sein. Ein zweiter Abschnitt 36 der Kupferkeimschicht 32 kann durch die Sperrschicht 30 beim Hilfsmetallsystem 26 in elektrischem Kontakt mit der Metallschicht 20 stehen.
  • Gemäß einer bestimmten Ausführungsform kann die Kupferkeimschicht 32 durch Sputtern auf die Sperrschicht 30 aufgebracht werden. Gemäß dieser Ausführungsform kann die Kupferkeimschicht 32 bis zu einer Dicke von etwa 2000 Angstrom aufgebracht werden. Es sei bemerkt, dass die Kupferkeimschicht 32 innerhalb des Schutzumfangs der vorliegenden Erfindung auch auf andere Weise aufgebracht werden kann.
  • Eine Photoresistschicht 40 kann auf die Kupferkeimschicht 32 aufgebracht werden. Die Dicke der Photoresistschicht 40 wird durch die Dicke der für die Kupferzwischenverbindung gewünschten Kupferplattierung bestimmt. Gemäß einer Ausführungsform kann die Photoresistschicht 40 12000 Angstrom dick sein, was ermöglicht, dass bis zu 11000 Angstrom Kupfer plattiert werden. Falls eine größere Dicke der Kupferplattierung erwünscht ist, können mehrere Photoresistschichten verwendet werden.
  • Die Photoresistschicht 40 kann strukturiert und geätzt werden, um einen Hohlraum 42 zu bilden, der den Abschnitt 34 der Kupferkeimschicht 32 freilegt, welcher über das Durchgangsloch 24 im Passivierungsüberzug 22 elektrisch mit der darunter liegenden Metallschicht 20 gekoppelt ist. Vorzugsweise wird die Photoresistschicht 40 so strukturiert, dass der Hohlraum 42 den Abschnitt 34 der Kupferkeimschicht 32 bis zu einem ausreichend großen Abstand überlappt, um eine Fehljustierung des Musters zu kompensieren, wobei der strukturierte Hohlraum noch wirksam den Abschnitt 34 der Kupferkeimschicht 32 bei 34a überlappt.
  • Wie in 1B dargestellt ist, können der Hohlraum 42 in der Photoresistschicht 40 in Zusammenhang mit dem Hohlraum und den Passivierungsschichten 16 und 22, die von der Kupferkeimschicht 32 und dem Sperrmetall 30, wodurch der Abschnitt 34 gebildet ist, überzogen sind, eine Kombinationsschichtform 44 über dem Zwischenebenenkontakt 14 bilden. Es sei bemerkt, dass die Kombinationsschichtform 44 innerhalb des Schutzumfangs der vorliegenden Erfindung auch andere Materialien aufweisen kann. Beispielsweise können der Photoresist und das Passivierungsmaterial Kombinationen anderer dielektrischer Materialien, wie Oxidgläser in der Art von Siliciumdioxid und/oder Polyimide und/oder Polysiliciumverbindungen und/oder selektive epitaxiale und/oder andere Materialien, aufweisen.
  • Mit Bezug auf 1C sei bemerkt, dass eine Kupferleitung 50 auf die Kupferkeimschicht 32 plattiert werden kann, die durch den Hohlraum 42 in der Kombinationsschichtform 44 freigelegt ist. Gemäß einer Ausführungsform kann die Kupferleitung 50 durch einen herkömmlichen Galvanisierungsprozess plattiert werden. Gemäß dieser Ausführungsform kann die Halbleitervorrichtung in einem Kupfergalvanisierungsbad angeordnet werden. In dem Galvanisierungsbad wird Kupfer auf die Kupferkeimschicht 32 plattiert, die in der Kombinationsschichtform 44 freigelegt ist. Gemäß einer Ausführungsform kann, wie zuvor beschrieben wurde, die Kupferleitung 50 bis zu einer Dicke von 11000 Angstrom plattiert werden. Es sei bemerkt, dass die Dicke der Kupferplattierung innerhalb des Schutzumfangs der vorliegenden Erfindung variiert werden kann.
  • Mit Bezug auf 1D sei bemerkt, dass die Photoresistschicht 40 entfernt werden kann, um die dicke plattierte Kupferleitung 50 zu belassen. Die Photoresistschicht 40 kann durch herkömmliche Ätztechniken entfernt werden. Es sei bemerkt, dass die Photoresistschicht 40 innerhalb des Schutzumfangs der vorliegenden Erfindung auch auf andere Weise entfernt werden kann.
  • Wie in 1D dargestellt ist, kann die Kupferleitung 50 durch den Abschnitt 34 der Kupferkeimschicht 32, der Metallschicht 20 und der Sperrschichten 18 und 30 elektrisch mit dem Zwischenebenenkontakt 14 der Halbleiterschicht 12 verbunden werden. Die Kupferleitung 50 steht nicht in elektrischem Kontakt mit dem Zwischenebenenkontakt 14, wo die Kombinationsschichfform 38 über dem Passivierungsüberzug 22 gebildet ist. In diesem Fall ist die Kupferleitung 50 von der Metallschicht 20 und anderen Komponenten der Halbleitervorrichtung elektrisch isoliert.
  • Eine Sperrschicht 60 kann durch Sputterverfahren an der Oberfläche der Halbleiterstruktur 10 gebildet werden. Wie in 1D dargestellt ist, kann die Sperrschicht 60 die obere Fläche der Kupferleitung 50 und an anderen Orten die Kupferkeimschicht 32 berühren. Die Sperrschicht 60 kann das darunter liegende Kupfer der Leitung 50 und der Keimschicht 32 vor anschließenden Metallprozessen schützen. Die Sperrschicht 60 kann auch später hinzugefügte Materialien vor einer Wechselwirkung mit dem Kupfer schützen, das eine Hohlraumbildung und andere Fehlbildungen hervorrufen kann.
  • Gemäß einer Ausführungsform kann die Sperrschicht 60 aus gesputtertem Titanwolfram (TiW) bestehen. Dementsprechend kann das gleiche Metall für beide Sperrschichten 60 und 30 verwendet werden. Durch die Verwendung von Titanwolfram für beide Sperrschichten 30 und 60 kann die vorliegende Erfindung mit Standard-VLSI- und ULSI-Sputterverarbeitungstechniken besser herstellbar sein. Spezifische Beispiele solcher Prozesstechnologien umfassen PRISM, EPIC, LBC und "Power Plus Arrays".
  • Das Titanwolfram der Sperrschicht 60 kann durch Sputtern auf die Halbleiterstruktur aufgebracht werden. Es sei bemerkt, dass die Sperrschicht 60 auch andere Leiter aufweisen kann, die verhindern können, dass Kupfer mit später aufgebrachten Materialien reagiert. Beispielsweise kann die Sperrschicht 60 eine verschiedenartige metallurgische Legierung oder dergleichen aufweisen.
  • Die Sperrschichten 30 und 60 schließen die Kupferleitung 50 und die Kupferkeimschicht 32 sandwichförmig ein, so dass das Kupfer nicht anderen Metallschichten oder Systemen oder Dielektrika oder Systemen ausgesetzt ist. Die Sperrschichten 30 und 60 können mit Graten versehene Flächen gegen angrenzende Kupferflächen bilden.
  • Eine bondbare Schicht 62 kann auf der Sperrschicht 60 gebildet werden. Gemäß einer Ausführungsform kann die bondbare Schicht 62 durch Sputtern auf die Sperrschicht 60 aufgebracht werden. Die bondbare Schicht 62 kann eine Standarddicke von etwa 0,6 Mikrometer aufweisen. Es sei bemerkt, dass die Dicke der bondbaren Schicht 62 abhängig von der Anwendung für die Zwischenverbindung variieren kann.
  • Die bondbare Schicht 62 kann eine Aluminiumlegierung aufweisen. Gemäß einer Ausführungsform kann die bondbare Schicht 62 Aluminium mit 1 % Silicium und einem halben Prozent Kupfer (Al 1 % Si 0,5 % Cu) aufweisen. Dieses Metall kann mit der herkömmlichen Sputterprozesstechnologie aufgebracht werden.
  • Eine Photoresistschicht 70 kann auf der bondbaren Schicht 62 gebildet werden. Die Photoresistschicht 70 kann nach der herkömmlichen Photoresisttechnologie abgeschieden werden. Gemäß einer Ausführungsform kann die Photoresistschicht 70 eine Dicke zwischen 0,6 und 1,4 Mikrometer aufweisen. Es sei bemerkt, dass die Dicke des Photoresists innerhalb des Schutzumfangs der vorliegenden Erfindung variieren kann. Die Photoresistschicht 70 kann strukturiert und geätzt werden, um Photoresist nur über den Bond- und Hilfszwischenverbindungsbereichen 72 zu belassen. Mit Bezug auf 1E sei bemerkt, dass die Halbleiterstruktur geätzt werden kann, um Abschnitte der bondbaren Schicht 62, der Sperrschicht 60, der Kupferkeimschicht 32 und der Sperrschicht 30, die nicht von der strukturierten Photoresistschicht 70 bedeckt sind, zu entfernen. Gemäß einer Ausführungsform können die ungeschützten Schichten durch eine in einer spezifischen Reihenfolge angewendete Ätzsequenz entfernt werden, so dass die ungeschützten Abschnitte der bondbaren Schicht 62 zuerst fortgeätzt werden, gefolgt zweitens von darunter liegenden Abschnitten der Sperrschicht 60, drittens von der Kupferkeimschicht 32 und viertens von der Sperrschicht 30. Demgemäß kann die Ätzsequenz ein von oben nach unten erfolgendes Ätzen sein, wodurch die obere oder oberste Schicht zuerst entfernt wird usw. bis zu den folgenden Schichten, je nach dem, wie es erforderlich ist. Jeder Ätzvorgang der Sequenz kann ein standardmäßiges chemisches Ätzen sein, wie es bei einer kompatiblen Verarbeitung vorgeschrieben wird.
  • Zwischen der Ätzsperrschicht 60 und der Kupferkeimschicht 32 kann optional ein Photoresistwiederaufschmelzen verwendet werden, um die restlichen Abschnitte der bondbaren Schicht 62 vor dem Ätzen unter den Kanten der strukturierten Photoresistschicht 70 zu schützen. Dieses Unterätzen kann an den Rändern der strukturierten bondbaren Schicht 62 auftreten, weil die Kanten des restlichen Abschnitts der bondbaren Schicht 62 nach dem Ätzen der bondbaren Schicht 62 und der Sperrschicht 60 freigelegt sind. Das Wiederaufschmelzen des Photoresists kann die freigelegten Kanten bedecken und dabei helfen, das Unterätzen der bondbaren Schicht 62 während des anschließenden Ätzens der Kupferkeimschicht 32 zu verringern. Nach dem Ätzen kann eine Passivierung aus Nitrid oder einem anderen Material aufgebracht und strukturiert werden, um Bereiche freizulegen, an die zu bonden ist.
  • Die strukturierte Photoresistschicht 70 kann entfernt werden, um eine dicke plattierte Kupferzwischenverbindung 80 und eine zugeordnete Hilfsmetallzwischenverbindung 82 zu belassen. Die dicke plattierte Kupferzwischenverbindung 80 kann eine Bondkappe 84 direkt auf der Kupferleitung 50 aufweisen. Wie in 1E dargestellt ist, kann die Bondkappe 84 ein aus der bondbaren Schicht 86 gebildetes bondbares Element und ein aus der Sperrschicht 30 gebildetes Sperrelement 88 am Bondbereich 72 oberhalb der Kupferleitung 50 aufweisen. Dementsprechend können herkömmliche Golddraht- und Aluminiumkeilbonds direkt auf der dicken plattierten Zwischenverbindung 80 gebildet werden. Das Sperrelement 88 verhindert eine Hohlraumbildung einer Bondstelle mit der Kupferleitung 50. Dementsprechend werden die Bonds nicht beeinträchtigt und mechanisch oder elektrisch unzuverlässig. Dementsprechend wird ein Bondkontaktstellen zugeordneter hoher parasitärer Reihenwiderstand ausgeschlossen.
  • Die Hilfszwischenverbindung 82 besteht aus der bondbaren Schicht 62, der Sperrschicht 60, der Keimschicht 32 und der Sperrschicht 30. Die Hilfszwischenverbindung 82 hat eine Eigenschaft einer kleinen geometrischen Leitungssteuerung, und die Kupferkeimschicht stellt eine ausgezeichnete Elektromigrationssteuerung bereit.
  • Die Hilfszwischenverbindung 82 ist in der Hinsicht der dicken plattierten Kupferzwischenverbindung 80 zugeordnet, dass die Hilfszwischenverbindung 82 aus einigen der Schichten der dicken plattierten Kupferzwischenverbindung 80 und ohne zusätzliche Verarbeitungsschritte gebildet wird. Die Hilfszwischenverbindung 82 kann dort verwendet werden, wo eine Kupferplattierung nicht erforderlich ist. Die Hilfszwischenverbindung 82 stellt vorteilhafterweise eine Zwischenverbindungsflexibilität bereit, indem sie eine freie Zwischenverbindungsebene bereitstellt. Zusätzlich stellt die Hilfszwischenverbindung 82 eine verhältnismäßig kleine Zwischenverbindung mit einem geringen Widerstand bereit, welche dichtere Schaltungsentwürfe ermöglicht, was zu Chipflächeneinsparungen führt.
  • Wenngleich die vorliegende Erfindung anhand mehrerer Ausführungsformen beschrieben wurde, können Fachleuten verschiedene Änderungen und Modifikationen einfallen. Es ist beabsichtigt, dass die vorliegende Erfindung solche Änderungen und Modifikationen, welche innerhalb des Schutzumfangs der anliegenden Ansprüche liegen, einschließt.

Claims (10)

  1. Halbleitervorrichtung, welche aufweist: eine dicke plattierte Zwischenverbindung (80), welche aufweist: einen Abschnitt einer Kupferkeimschicht (32), eine Kupferleitung (50), die auf den Abschnitt der Kupferkeimschicht plattiert ist, eine Bondkappe, die mit der Kupferleitung verbunden ist, welche aufweist: ein bondbares Element, das aus einem Abschnitt einer Aluminium enthaltenden bondbaren Schicht (62) gebildet ist, ein Sperrelement, das aus einem Abschnitt einer Sperrschicht (60) gebildet ist, wobei das Sperrelement zwischen dem bondbaren Element und der Kupferleitung angeordnet ist, eine Hilfszwischenverbindung (82), welche aufweist: einen zweiten Abschnitt der Kupferkeimschicht (32) und eine Hilfsbondkappe, die mit dem zweiten Abschnitt der Kupferkeimschicht verbunden ist, welche aufweist: ein bondbares Hilfselement, das aus einem zweiten Abschnitt der bondbaren Schicht (62) gebildet ist, ein Hilfssperrelement, das aus einem zweiten Abschnitt der Sperrschicht (60) gebildet ist, wobei das Hilfssperrelement zwischen dem bondbaren Hilfselement und dem zweiten Abschnitt der Kupferkeimschicht und in Kontakt damit angeordnet ist, das Hilfssperrelement eine untere Fläche aufweist, die über einer oberen Fläche der Kupferkeimschicht und im Wesentlichen vollständig in Kontakt damit ausgebildet ist, und das bondbare Hilfselement eine untere Fläche aufweist, die über einer oberen Fläche des Hilfssperrelements und in Kontakt damit ausgebildet ist.
  2. Vorrichtung nach Anspruch 1, wobei die bondbare Schicht gesputtertes Aluminium aufweist und die Sperrschicht gesputtertes Titanwolfram (TiW) aufweist.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei die bondbare Schicht eine Silicium und Kupfer enthaltende Aluminiumlegierung aufweist.
  4. Vorrichtung nach einem der Ansprüche 1 bis 3, wobei die bondbare Schicht eine etwa 1 Prozent Silicium und zwischen 0,5 und 2 Prozent Kupfer enthaltende Aluminiumlegierung aufweist.
  5. Vorrichtung nach einem der Ansprüche 1 bis 4, wobei die bondbare Schicht eine etwa ein (1) Prozent Silicium und etwa ein halbes (0,5) Prozent Kupfer enthaltende Aluminiumlegierung aufweist.
  6. Vorrichtung nach einem der Ansprüche 1 bis 5, wobei die Sperrschicht Titanwolfram (TiW) aufweist.
  7. Vorrichtung nach einem der Ansprüche 1 bis 6, wobei der Abschnitt der Kupferkeimschicht über ein Durchgangsloch in einer dielektrischen Schicht elektrisch mit einem Abschnitt einer darunter liegenden Metallschicht verbunden ist, und ein Abschnitt der zweiten Sperrschicht zwischen dem Abschnitt der Kupferkeimschicht und dem Abschnitt der darunter liegenden Metallschicht angeordnet ist.
  8. Vorrichtung nach Anspruch 7, wobei der zweite Abschnitt der Kupferkeimschicht über ein zweites Durchgangsloch in der dielektrischen Schicht elektrisch mit einem zweiten Abschnitt der darunter liegenden Metallschicht verbunden ist, und ein zweiter Abschnitt der zweiten Sperrschicht zwischen dem zweiten Abschnitt der Kupferkeimschicht und dem zweiten Abschnitt der darunter liegenden Metallschicht angeordnet ist.
  9. Vorrichtung nach Anspruch 7 oder 8, wobei die zweite Sperrschicht Titanwolfram (TiW) aufweist.
  10. Vorrichtung nach einem der Ansprüche 1 bis 9, wobei die Kupferleitung eine Dicke von mehr als 1000 nm (10000 Angstrom) aufweist.
DE69737762T 1996-12-19 1997-12-19 Verbesserungen in Bezug auf integrierte Schaltungen Expired - Lifetime DE69737762T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3386296P 1996-12-19 1996-12-19
US33862P 1996-12-19

Publications (2)

Publication Number Publication Date
DE69737762D1 DE69737762D1 (de) 2007-07-12
DE69737762T2 true DE69737762T2 (de) 2008-01-31

Family

ID=21872887

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69737762T Expired - Lifetime DE69737762T2 (de) 1996-12-19 1997-12-19 Verbesserungen in Bezug auf integrierte Schaltungen

Country Status (5)

Country Link
US (1) US6020640A (de)
EP (1) EP0849797B1 (de)
JP (1) JPH10199884A (de)
AT (1) ATE363732T1 (de)
DE (1) DE69737762T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017109218B4 (de) 2016-04-28 2022-06-23 Infineon Technologies Ag Mehrschichtige Metallpads und Verfahren zu ihrer Herstellung

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268291B1 (en) 1995-12-29 2001-07-31 International Business Machines Corporation Method for forming electromigration-resistant structures by doping
US6261941B1 (en) * 1998-02-12 2001-07-17 Georgia Tech Research Corp. Method for manufacturing a multilayer wiring substrate
JP3378505B2 (ja) * 1998-06-23 2003-02-17 株式会社東芝 半導体装置およびその製造方法
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US6180505B1 (en) * 1999-01-07 2001-01-30 International Business Machines Corporation Process for forming a copper-containing film
US6133136A (en) * 1999-05-19 2000-10-17 International Business Machines Corporation Robust interconnect structure
US6790757B1 (en) * 1999-12-20 2004-09-14 Agere Systems Inc. Wire bonding method for copper interconnects in semiconductor devices
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7372161B2 (en) * 2000-10-18 2008-05-13 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US6776893B1 (en) 2000-11-20 2004-08-17 Enthone Inc. Electroplating chemistry for the CU filling of submicron features of VLSI/ULSI interconnect
US6462426B1 (en) * 2000-12-14 2002-10-08 National Semiconductor Corporation Barrier pad for wafer level chip scale packages
JP2002329722A (ja) * 2001-04-27 2002-11-15 Nec Corp 半導体装置及びその製造方法
TW561805B (en) * 2001-05-16 2003-11-11 Unimicron Technology Corp Fabrication method of micro-via
US8368150B2 (en) * 2003-03-17 2013-02-05 Megica Corporation High performance IC chip having discrete decoupling capacitors attached to its IC surface
US7319277B2 (en) * 2003-05-08 2008-01-15 Megica Corporation Chip structure with redistribution traces
TWI229436B (en) * 2003-07-10 2005-03-11 Advanced Semiconductor Eng Wafer structure and bumping process
US7459790B2 (en) * 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
DE102004003538B3 (de) * 2004-01-23 2005-09-08 Infineon Technologies Ag Integrierte Halbleiterschaltung mit einer Logik- und Leistungs-Metallisierung ohne Intermetall-Dielektrikum und Verfahren zu ihrer Herstellung
JP2005268430A (ja) * 2004-03-17 2005-09-29 Nissan Motor Co Ltd オーミック電極構造体およびその製造方法
DE102004026232B4 (de) * 2004-05-28 2006-05-04 Infineon Technologies Ag Verfahren zum Ausbilden einer integrierten Halbleiterschaltungsanordnung
TWI240977B (en) * 2004-07-23 2005-10-01 Advanced Semiconductor Eng Structure and formation method for conductive bump
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
US7339275B2 (en) * 2004-11-22 2008-03-04 Freescale Semiconductor, Inc. Multi-chips semiconductor device assemblies and methods for fabricating the same
WO2006081321A2 (en) * 2005-01-25 2006-08-03 Hutchinson Technology Incorporated Single pass, dual thickness electroplating system for head suspension components
US20070087544A1 (en) * 2005-10-19 2007-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming improved bump structure
US8076779B2 (en) * 2005-11-08 2011-12-13 Lsi Corporation Reduction of macro level stresses in copper/low-K wafers
US8093598B2 (en) * 2006-03-22 2012-01-10 Mitsubishi Electric Corporation Power semiconductor device
DE102006044691B4 (de) 2006-09-22 2012-06-21 Infineon Technologies Ag Verfahren zum Herstellen einer Anschlussleitstruktur eines Bauelements
US7964934B1 (en) 2007-05-22 2011-06-21 National Semiconductor Corporation Fuse target and method of forming the fuse target in a copper process flow
US8030733B1 (en) 2007-05-22 2011-10-04 National Semiconductor Corporation Copper-compatible fuse target
US20090079080A1 (en) * 2007-09-24 2009-03-26 Infineon Technologies Ag Semiconductor Device with Multi-Layer Metallization
US7709956B2 (en) * 2008-09-15 2010-05-04 National Semiconductor Corporation Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure
US20100181675A1 (en) * 2009-01-16 2010-07-22 Infineon Technologies Ag Semiconductor package with wedge bonded chip
US8759209B2 (en) * 2010-03-25 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming a dual UBM structure for lead free bump connections
JP2011222738A (ja) * 2010-04-09 2011-11-04 Renesas Electronics Corp 半導体装置の製造方法
US10734320B2 (en) * 2018-07-30 2020-08-04 Infineon Technologies Austria Ag Power metallization structure for semiconductor devices
TWI620290B (zh) * 2014-05-27 2018-04-01 聯華電子股份有限公司 導電墊結構及其製作方法
US9478512B2 (en) * 2015-02-11 2016-10-25 Dawning Leading Technology Inc. Semiconductor packaging structure having stacked seed layers
US10304782B2 (en) 2017-08-25 2019-05-28 Infineon Technologies Ag Compressive interlayer having a defined crack-stop edge extension
US11127693B2 (en) 2017-08-25 2021-09-21 Infineon Technologies Ag Barrier for power metallization in semiconductor devices
US11031321B2 (en) 2019-03-15 2021-06-08 Infineon Technologies Ag Semiconductor device having a die pad with a dam-like configuration

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4000842A (en) * 1975-06-02 1977-01-04 National Semiconductor Corporation Copper-to-gold thermal compression gang bonding of interconnect leads to semiconductive devices
US4953003A (en) * 1987-05-21 1990-08-28 Siemens Aktiengesellschaft Power semiconductor device
US5226232A (en) * 1990-05-18 1993-07-13 Hewlett-Packard Company Method for forming a conductive pattern on an integrated circuit
US5130275A (en) * 1990-07-02 1992-07-14 Digital Equipment Corp. Post fabrication processing of semiconductor chips
US5209817A (en) * 1991-08-22 1993-05-11 International Business Machines Corporation Selective plating method for forming integral via and wiring layers
US5665991A (en) * 1992-03-13 1997-09-09 Texas Instruments Incorporated Device having current ballasting and busing over active area using a multi-level conductor process
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US5508229A (en) * 1994-05-24 1996-04-16 National Semiconductor Corporation Method for forming solder bumps in semiconductor devices
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
US5468984A (en) * 1994-11-02 1995-11-21 Texas Instruments Incorporated ESD protection structure using LDMOS diodes with thick copper interconnect
US5545927A (en) * 1995-05-12 1996-08-13 International Business Machines Corporation Capped copper electrical interconnects
JP3304754B2 (ja) * 1996-04-11 2002-07-22 三菱電機株式会社 集積回路の多段埋め込み配線構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017109218B4 (de) 2016-04-28 2022-06-23 Infineon Technologies Ag Mehrschichtige Metallpads und Verfahren zu ihrer Herstellung

Also Published As

Publication number Publication date
DE69737762D1 (de) 2007-07-12
JPH10199884A (ja) 1998-07-31
EP0849797B1 (de) 2007-05-30
US6020640A (en) 2000-02-01
EP0849797A2 (de) 1998-06-24
ATE363732T1 (de) 2007-06-15
EP0849797A3 (de) 2000-05-03

Similar Documents

Publication Publication Date Title
DE69737762T2 (de) Verbesserungen in Bezug auf integrierte Schaltungen
DE102008047916B4 (de) Halbleiterbauelement mit Mehrfachschichtmetallisierung und dazugehöriges Verfahren
DE10318299B4 (de) Verfahren zur Bildung einer Doppeldamaszener-Zwischenverbindung
DE69531244T2 (de) Vereinfachter doppel-damaszenen prozess für die herstellung einer mehrlagen-metallisierung und einer verbindungsstruktur
DE69233550T2 (de) Plastikumhüllte integrierte Halbleiterschaltung mit einer Verdrahtungschicht
DE60126960T2 (de) Verbesserter rissunterbrecher für halbleiterchips
DE10245179B4 (de) Leitungen auf mehreren Ebenen mit reduziertem Rasterabstand und Verfahren zur Herstellung
DE69631963T2 (de) Verbindung mit niedrigem rc-wert
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE10224775A1 (de) Halbleitervorrichtung
DE102006053927A1 (de) Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung
DE10316835A1 (de) Halbleiterbaugruppe
EP0304728A2 (de) Verfahren zum Herstellen einer aus Aluminium oder einer Aluminium-Legierung bestehenden niederohmigen planen Metallisierung
DE69836944T2 (de) Verbesserte luftisolierte Kreuzungsstruktur
DE60133772T2 (de) Selbstpassivierende lasersicherung aus kupfer
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
EP1500140B1 (de) Integrierte schaltungsanordnung mit integriertem kondensator
DE102005020060A1 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE102011053107A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE4239457C2 (de) Halbleiterwaferstruktur und Herstellungsverfahren dafür
DE112019003120T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102015110437B4 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist

Legal Events

Date Code Title Description
8364 No opposition during term of opposition