DE69735982T2 - Datenempfänger - Google Patents

Datenempfänger Download PDF

Info

Publication number
DE69735982T2
DE69735982T2 DE69735982T DE69735982T DE69735982T2 DE 69735982 T2 DE69735982 T2 DE 69735982T2 DE 69735982 T DE69735982 T DE 69735982T DE 69735982 T DE69735982 T DE 69735982T DE 69735982 T2 DE69735982 T2 DE 69735982T2
Authority
DE
Germany
Prior art keywords
bit
value
component
metric
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69735982T
Other languages
English (en)
Other versions
DE69735982D1 (de
Inventor
Tamotsu Shinagawa-ku Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE69735982D1 publication Critical patent/DE69735982D1/de
Application granted granted Critical
Publication of DE69735982T2 publication Critical patent/DE69735982T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H04L1/0069—Puncturing patterns
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems

Description

  • Die vorliegende Erfindung betrifft ein Gerät und ein Verfahren zum Empfangen von Daten, insbesondere einen Datenempfänger und ein Datenempfangsverfahren zum Empfangen von Multikomponentensignalen, die Werte für mehrere Datenbits repräsentieren.
  • In den USA wurde digitaler Rundfunk bereits eingeführt. Auch in Europa wurde die Standardisierungsorganisation "Digital Video Broadcasting (DVB)" gebildet, um digitalen Fernsehrundfunk einzuführen, und das entsprechende Standardsystem befindet sich gerade in der Entwicklung. Die Beschreibung eines solchen digitalen Rundfunksystems findet sich z.B. in "Europe set to start digital satellite broadcasting in 1996 after successful U.S. nationwide services", NIKKEI ELECTRONICS 1.15, 1996 (Nr. 653), Seiten 139–151.
  • Es ist wünschenswert, die Signalleistung beim digitalen Rundfunk und bei anderen Datenübertragungstypen zu minimieren. Dies verringert wiederum das Verhältnis der Signalleistung zur Rauschleistung und erhöht die Wahrscheinlichkeit von Übertragungsfehlern. Es wird ein Fehlerkorrekturcode benutzt, um einen Kodiergewinn zu erreichen, der diesen Effekt kompensiert. In einem System, das ein solches Verfahren benutzt, erfolgt die fehlerkorrigierende Kodierung gewöhnlich auf der Sendeseite, während auf der Empfangsseite eine fehlerkorrigierende Dekodierung durchgeführt wird.
  • Ein Faltungscode ist für die Übertragung auf einem Kommunikationspfad mit einem niedrigen Verhältnis von Signalleistung zu Rauschleistung (S/N-Verhältnis) besonders vorteilhaft. Wie weiter unten erläutert wird, spreizt ein Faltungscode die in jedem Bit der Originalnachricht enthaltene Information effektiv in mehrere Bits des gesendeten Signals. Da das gesendete Signal redundante Information enthält, können die originalen Bit-Werte selbst dann noch mit guter Genauigkeit bestimmt werden, wenn einige der Bit-Werte in dem gesendeten Signal durch Rauschen in dem Übertragungspfad korrumpiert werden. Der Empfänger kann ein probabilistisches oder "weiches" Dekodierschema benutzen. Falls ein mit dem wahrscheinlichsten Pfad arbeitendes Dekodierverfahren, wie Viterbi-Dekodierung, benutzt wird, lassen sich problemlos eine Dekodierung mit weicher Entscheidung durchführen und ein hoher Kodiergewinn erzielen.
  • In einem "punktuierten" Faltungscode wird eine von einem Faltungskodierer ausgegebene Bitsequenz dezimiert, indem einige der Bits nach einer bestimmten Regel eliminiert wer den. Auf diese Weise wird die durch Faltungskodierung eingeführte Redundanz verringert, und es lassen sich problemlos mehrere Coderaten erreichen.
  • Es ist auch möglich, die Toleranz gegenüber Rauschen in einem Übertragungspfad zu verbessern, indem Bits eines kodierten Signals, wie die Bits einer von einem punktuierten Faltungscode-Kodierer ausgegebenen Codeseqenz, nach einer bestimmten Regel gestreut werden. In diesem Kontext bedeutet "Streuen" das Verwürfeln oder Umordnen der Bits.
  • 7 zeigt ein Beispiel eines Senders, der nach dem Standard DVB-T für das terrestrische DVB-Fernsehen vorgeschlagen wurde. Dieser Sender benutzt einen punktuierten Faltungscode, Bitstreuung und ein System mit Vierphasen-Umtastung (QPSK-System).
  • Bei dem in 7 dargestellten Beispiel werden von einer Informationsquelle 1 ausgegebene serielle Daten einem Faltungskodierer 2 zugeführt, und der Kodierer 2 erzeugt Mutter-Codesequenzen X und Y. Dabei repräsentieren X und Y jeweils eine 1-Bit-Codesequenz. Auf diese Weise führt jedes Bit der Originaldaten aus der Informationsquelle 1 in zur Erzeugung von zwei Bits der Mutter-Codedaten, nämlich eines Bits in der Sequenz X und eines Bits in der Sequenz Y. Mit anderen Worten, die Coderate des Faltungskodierers 2 wird in diesem Beispiel auf 1/2 gesetzt.
  • 8 zeigt ein Beispiel für den Faltungskodierer 2. Die Anordnung dieses speziellen Kodierers 2 entspricht nicht dem DVB-T-Standard, es ist vielmehr ein einfacher Kodierer, anhand dessen das Prinzip der Faltungsverarbeitung erläutert werden soll. In diesem Beispiel werden von einer Informationsquelle 1 ausgegebene serielle 1-Bit-Daten über einen Eingang 21 zugeführt, dann von jeder von zwei Verzögerungsschaltungen 22 und 23 um einen Taktzyklus verzögert und anschließend Addierschaltungen 24 und 25 zugeführt. Das an dem Eingang 21 anliegende Signal und das Ausgangssignal der Verzögerungsschaltung 22 werden ebenfalls der Addierschaltung 24 zugeführt. Die Addierschaltung 24 addiert diese Datengruppen (durch eine Exklusiv-ODER-Verknüpfung) und gibt das Additionsergebnis als Daten X über den Ausgang 26 aus. Die Addierschaltung 25 addiert das an dem Eingang 21 anliegende Signal und das Ausgangssignal der Verzögerungsschaltung 23 (durch eine Exklusiv-ODER-Verknüpfung) und gibt das Additionsergebnis als Daten Y über einen Ausgang 27 aus.
  • Die beiden Mutter-Codebits X und Y, die man erhält, wenn dem Eingang 21 ein Originalbit zugeführt wird, hängen in diesem Beispiel von dem inneren Zustand der Verzögerungsschaltungen 22 und 23 vor dem Eintreffen des Originalbits ab. Der Zustand der Verzögerungsschaltungen 22 und 23 wiederum hängt von den Werten der Bits ab, die zuvor über den Eingang 21 zugeführt wurden. Mit anderen Worten, die Information in jedem Bit der Originalnachricht wird über mehrere Bits der Mutter-Codesequenzen gespreizt. In diesem Beispiel ist diese Zwangslänge gleich 3, die Zahl der internen Verzögerungselemente ist 2, die Zahl der Zustände ist 4 und die Coderate beträgt 1/2.
  • 9 zeigt ein Zustandsdiagramm, in dem die Zustandsübergänge des Faltungskodierers von 10 dargestellt sind. Falls über den Eingang 21 ein Originalcode-Bit mit dem Wert 0 zugeführt wird, wenn der Zustand gleich 00 ist (wenn jedes der Ausgangssignale der Verzögerungselemente 22 und 23 gleich 0 ist), wird über die Anschlüsse 26 und 27 (XY) = (00) ausgegeben. Das heißt, über den Ausgang 26 wird das Mutter-Codebit 0 als Daten X ausgegeben, während über den Ausgang 27 das Mutter-Codebit 0 als Daten Y ausgegeben wird. Nach dem Übergang, der aus dem Eingangssignal 0 resultiert, ist der Zustand ebenfalls 00. Die Ausgangssignale jedes der Verzögerungselemente 22 und 23 bleiben 0. Falls der Wert 1 eingegeben wird, wenn der Zustand 00 ist, wird (XY) = (11) ausgegeben, und der Zustand wechselt auf 10. Falls der Wert 0 eingegeben wird, wenn der Zustand 01 ist, wird (XY) = (11) ausgegeben, und der Zustand wechselt auf 00. Falls der Wert 1 eingegeben wird, wenn der Zustand 01 ist, wird (XY) = (00) ausgegeben und der Zustand wechselt auf 10.
  • Die mit diesen und anderen Zuständen verknüpften Eingangssignale und Ausgangssignale sind in 9 als Ausdrücke in der Form "1/01" dargestellt, die Eingangssignale/Ausgangssignale bezeichnen. In jedem solchen Ausdruck repräsentiert die erste Ziffer das Eingangssignal, während die zweite Ziffer das aus diesem Eingangssignal resultierende X-Ausgangssignal repräsentiert und die letzte Ziffer das aus dem Eingangssignal resultierende Y-Ausgangssignal repräsentiert.
  • Die von dem Faltungskodierer 2 gelieferten Mutter-Codesequenzen X und Y werden einer Bitlöschschaltung 3 zugeführt, die eine Bitlöschung nach einer vorbestimmten Regel vornimmt und aus den verbleibenden Bits einen seriellen Bitstrom bildet, der eine Nachricht mit punktuiertem Faltungscode darstellt. Die Bitlöschschaltung 3 löscht Daten an vorbestimmten Positionen in den Mutter-Codesequenzen (XY) nach Maßgabe einer Löschkarte:
    X: 10
    Y: 11
    Bits, die in der Löschkarte dem Wert 1 entsprechen, werden gesendet, während Bits, die in der Karte dem Wert 0 entsprechen, nicht übertragen (gelöscht) werden. Mit anderen Worten, in der Mutter-Codesequenz X wird jedes zweite Bit aus dem von der Bitlöschschaltung erzeugten seriellen Bitstrom eliminiert. Wenn also die Ausgangssignale des Faltungskodierers 2 für zwei aufeinanderfolgende Eingangssignale als Reaktion auf das erste Eingangssignal die Werte X1, Y1 und als Reaktion auf das nächste Eingangssignal die Werte X2, Y2 haben, sendet die Bitlöschschaltung einen seriellen Bitstrom X1Y1Y2. Die gleiche Reihe von Operationen wird während jedes zweiten der aufeinanderfolgenden Taktszyklen des Geräts wiederholt.
  • Die Bitlöschschaltung reduziert die Redundanz in der kodierten Nachricht und ändert so die Coderate. Wenn man den Faltungskodierer und die Bitlöschschaltung zusammen betrachtet, ist die Bitzahl in der dem Faltungskodierer 2 zugeführten Originalnachricht gleich 2, während die Bitzahl in dem von der Bitlöschschaltung 3 ausgegebenen punktuierten Faltungscode gleich 3 ist, so daß die Coderate gleich 2/3 ist.
  • Der Bitstrom oder die serialisierte punktuierte Faltungscodesequenz, die von der Bitlöschschaltung 3 ausgegeben wird, wird einem Serien-Parallelwandler 4 zugeführt. Der Serien-Parallelwandler 4 wandelt eine Eingangsdatensequenz X1, Y1, Y2,... in zwei Datensequenzen (x, y) um.
  • Die Datensequenzen x und y aus dem Wandler 4 erfahren in Bitstreuungsschaltungen 5-1 und 5-1 eine Bitstreuung. Die Reihenfolge der Bits wird in jeder Sequenz diffus verändert (komplex gemacht). Jede der Bitstreuungsschaltungen 5-1 und 5-1 führt eine Bitstreuung durch, indem sie die Reihenfolge der Bits in der Datensequenz x oder y nach einer vorbestimmten Regel ändert. Normalerweise sind die von den Bitstreuungsschaltungen 5-1 und 5-1 angewendeten Regeln voneinander verschieden.
  • Als Beispiel für eine solche Bitstreuung sei angenommen, daß M Bits der Eingangsdaten einen Block bilden und ein geeigneter Wert s gesetzt wird. Der Bitstreuungsprozeß wird durchgeführt, indem ein aus einer M-Bit-Eingangssequenz gebildeter Vektor
    (B0, B1,..., Bk,..., BM-1)
    durch einen Vektor ersetzt wird, der aus einer M-Bit-Ausgangssequenz nach der Streuung gebildet wird:
    (B'0, B'1,..., B'n,..., B'M-1),
    worin B'n = Bk (n = k + s mod M).
  • Die Bitstreuungsschaltungen 5-1 und 5-1 können den gleichen Algorithmus mit unterschiedlichen Werten von s benutzen.
  • Die Bitstreuungsschaltungen 5-1 und 5-1 geben nach der Bitstreuung Datensequenzen x' und y' aus, die eine Nachricht mit verstreutem punktuiertem Faltungscode darstellen und einer Signalpunkt-Zuteilungsschaltung 6 zugeführt werden. Die Signalpunkt-Zuteilungsschaltung 6 gibt Koordinatendaten I' und Q' von Signalpunkten aus, die eine In-Phase- Komponente (I-Komponente) und eine Quadratur-Komponente (Q-Komponente) repräsentieren, die zueinander orthogonal sind. Die Zuteilung von Daten (x', y') als Signale in dem Sendekanal erfolgt z.B. auf der Basis des Vierphasen-Umtastsymbols (QPSK-Symbols), das in der in 10 dargestellten Weise gesetzt wird. Das heißt, die Daten werden so zugeteilt, daß
    wenn (x', y') = (0, 0), (I', Q') = (1/√2, 1/√2) gesetzt wird;
    wenn (x', y') = (0, 1), (I', Q') = (1/√2, –1/√2) gesetzt wird;
    wenn (x', y') = (1, 0), (I', Q') = (–1/√2, 1/√2) gesetzt wird; und
    wenn (x', y') = (1, 1), (I', Q') = (–1/√2, –1/√2) gesetzt wird.
  • Jeder Komponentensatz (I', Q') stellt ein QPSK-Symbol dar. Jedes solches Symbol besitzt eine erste Komponente I', die den Wert eines Bits x' in der verstreuten punktuierten Faltungscode-Nachricht bezeichnet, und eine zweite Komponente Q', die den Wert eines anderen Bits y' in der verstreuten punktuierten Faltungscode-Nachricht bezeichnet.
  • Eine Symbolstreuungsschaltung 7 bewirkt eine Umordnung der QPSK-Symbole, die durch die von der Signalpunkt-Zuteilungsschaltung 6 ausgegebenen Daten I' und Q' vorgeschrieben werden, um Symbole S(I, Q) zu gewinnen. Durch diese Streuung wird die Widerstandsfähigkeit des Systems gegenüber Burstfehlern in dem Übertragungspfad vergrößert. Die Streuungsschaltung ändert die Reihenfolge der durch (I', Q') repräsentierten Symbole S', nach einer vorbestimmten Regel, um die durch (I, Q) repräsentierten verstreuten Symbole S zu gewinnen.
  • Wenn z.B. N-1 Symbole einen Streuungseinheitsblock bilden und wenn eine Zahl G, die kleiner ist als N und so gewählt wird, daß G und N prim zueinander sind, wird die Streuung so durchgeführt, daß ein Vektor
    (S'1, S'2,..., S'k,..., S'N-1),
    der aus Symbolen von vor der Streuung besteht, durch einen Vektor
    (S1, S2,..., Sn,..., SN-1),
    ersetzt wird, der aus Symbolen nach der Streuung besteht.
    worin Sn = S'k (n = G^k mod N). G^k in diesem Ausdruck bedeutet G zur k-ten Potenz. Die Streuungsschaltung 7 gibt die I- und Q-Komponenten der Symbole nach der Symbolstreuung aus. Ein Modulator 8 moduliert eine Trägerwelle mit den I- und Q-Komponenten der Symbole S auf der Basis des orthogonalen Frequenzmultiplexverfahrens (OFDM-Verfahrens) und strahlt die modulierte Welle über eine Antenne 9 aus.
  • 11 zeigt den Aufbau eines Empfängers für den Empfang von Daten aus dem in 7 dargestellten Sender. Ein Demodulator 32 demoduliert die über eine Antenne 31 empfangene elektrische Welle und gibt eine Serie von Signalen aus, die der dem Modulator 8 des Senders zugeführten Serie von Symbolen entsprechen. Jedes dieser Signale enthält eine I-Komponente und eine Q-Komponente, die den I- und Q-Komponenten der gesendeten Symbole entsprechen. Es ist zu beachten, daß die I- und Q-Komponenten der von dem Demodulator ausgegebenen Signale keine perfekten Duplikate der dem Modulator des Senders zugeführten I- und Q-Werte sind. Rauschen und weitere Unvollkommenheiten des Übertragungspfad verursachen nämlich Änderungen in den empfangenen I- und Q-Werten. Die die Empfangssignale bildenden I- und Q-Werte werden in dem Empfänger als reale Werte behandelt, d.h. entweder als analoge Werte oder vorzugsweise als digitale Multibit-Werte. Der Demodulator 32 gibt die Empfangssignale als Serien von I- und Q-Komponenten aus.
  • Eine inverse Symbolstreuungsschaltung 33 verarbeitet die empfangenen Signale in einer An und Weise, die zu der Symbolstreuung in der Symbolstreuungsschaltung 7 des Senders (7) invers ist. So bringt die inverse Streuungsschaltung die empfangenen Signale wieder in die ursprüngliche Reihenfolge, in der sie angeordnet waren, bevor ihre Reihenfolge in der Symbolstreuungsschaltung 7 verändert wurde. Wenn man diese inverse Streuung unter Verwendung der gleichen Werten N und G ausdrückt, wie sie in der Symbolstreuungsschaltung 7 verwendet wurden, stellt sie den Ersatz eines aus den Signalen von vor der inversen Streuung gebildeten Vektors
    (S1, S2,..., Sn,..., SN-1)
    durch einen aus Signalen nach der inversen Streuung gebildeten Vektor
    (S'1, S'2,..., S'k,..., S'N-1),
    dar, worin Sn = S'k (n = G^k mod N). Die von der inversen Symbolstreuungsschaltung 33 ausgegebenen I-Komponentenwerte I' und Q-Komponentenwerte Q' werden inversen Bitstreuungsschaltungen 34-1 bzw. 34-1 zugeführt. Die inversen Bitstreuungsschaltungen verarbeiten diese I'- und Q'-Komponenten in einer An und Weise, die zu der in den Bitstreuungsschaltungen 5-1 und 5-1 des Senders angewendeten Bitstreuung invers ist. So verarbeitet die inverse Bitstreuungsschaltung 34-1 Datenelemente (I-Komponentenwerte) in Blöcken von M Datenelementen. Ein Vektor, der aus einer Sequenz von M nach der inversen Streuung ausgegebenen Datenelementen besteht:
    (B0, B1,..., Bk,..., BM-1)
    wird aus einem Vektor
    (B'0, B'1,..., B'n,..., B'M-1)
    gewonnen, der aus einer Sequenz von M eingegebenen Datenelementen gebildet ist, wobei B'n = Bk (n = k + s mod M). Der Wert s, der bei der inversen Bitstreuung in der inversen Bitstreuungsschaltung 34-1 benutzt wird, ist der gleiche wie der Wert s, der in der Bitstreuungsschaltung 5-1 des Senders benutzt wird. Die inverse Bitstreuungsschaltung 34-1 arbeitet in der gleichen Weise, benutzt jedoch einen Wert s, der gleich dem Wert s ist, der in der anderen Bitstreuungsschaltung 5-1 benutzt wird.
  • Die beiden von den inversen Bitstreuungsschaltungen 34-1 und 34-1 ausgegebenen Datensequenzen (x, y) werden einem Parallel-Serienwandler 35 zugeführt und in eine Datensequenz umgewandelt, die einer Biteinfügungsschaltung 36 zugeführt wird. Der Parallel-Serienwandler 35 führt eine zu der Operation des Serien-Parallelwandlers 4 inverse Operation aus, um die beiden Datensequenzen (x, y) in eine Datensequenz umzuwandeln.
  • Die Biteinfügungsschaltung 36 teilt den seriellen Datenstrom in zwei parallele Datenströme und führt eine Biteinfügung durch, die zu der Bitlöschoperation in der Bitlöschschaltung 3 von 7 invers ist. Die Biteinfügungsschaltung 36 benutzt die gleiche Karte, wie sie von der Bitlöschschaltung des Senders benutzt wird:
    X: 10
    Y: 11
  • Wenn der Einfügungsschaltung 36 Daten in der Reihenfolge x1, y1, y2 zugeführt werden, wird an der Position, die dem gelöschten Datenelement entspricht, ein beliebiges Blind-Datenelement (das hier als 0 angenommen wird) eingefügt und
    X1 (= x1), 0 werden als Daten X und
    Y1 (= y1), Y2 (= y2) werden als Daten Y
    in dieser Reihenfolge ausgegeben.
  • Die Ausgangsdatensequenzen X und Y werden einem Viterbi-Dekodierer 37 zugeführt. Ein Einfügungs-Flag, das die Position angibt, an der die Blinddaten eingefügt sind, wird ebenfalls dem Viterbi-Dekodierer 37 zugeführt. In diesem Stadium der Verarbeitung sind die individuellen Datenelemente der Sequenzen X und Y (anders als die Blindwerte) noch reale Zahlen, die den Werten der I- und Q-Komponenten in den empfangenen Signalen entsprechen, und nicht Einzel-Bit-Elemente 1 oder 0. Die realen Zahlen in diesen Datensequenzen entsprechen den Werten 1 und 0 der Mutter-Codes, die von dem Faltungskodierer 2 des Senders ausgegeben werden. Wenn der Übertragungskanal ein perfekter Kanal wäre, hätte jede Zahl, die einer 0 in dem Mutter-Code entspricht, exakt den gleichen Wert, der gleich dem von der Signalpunkt-Zuteilungsschaltung des Senders zugeteilten Nominalwert 1/√2 ist, während jede Zahl, die einer 1 in dem Mutter-Code entspricht, den anderen nominalen Wert -1/√2 hätte. Rauschen und andere Unvollkommenheiten in dem Über tragungspfad zwischen dem Sender und dem Empfänger bewirken jedoch, daß diese Werte von den nominalen Werten etwas abweichen.
  • Der Viterbi-Dekodierer 37 dekodiert die Datensequenzen X und Y, um die der originalen Nachricht entsprechende Wiedergabeinformation zurückzugewinnen. So führt der Dekodierer eine Viterbi-Dekodierung nach Maßgabe der Zustandsübergänge (11) des Faltungskodierers durch.
  • 12 zeigt ein Beispiel für den Viterbi-Dekodierer 37. Die von der Biteinfügungsschaltung 36 ausgegebenen Daten X und Y werden an Eingänge 62-1 bzw. 62-1 geliefert, um Zweig-Metrik-Rechenschaltungen 63-1 bis 63-4 zugeführt zu werden. Jede dieser Zweig-Metrik-Rechenschaltungen 63-1 bis 63-4 berechnet als eine Zweig-Metrik den Abstand zwischen den Eingangsdaten (X, Y) und einem zugeordneten Exemplar der durch die in 10 dargestellten nominalen Werte definierten Koordinatenpunkte.
  • Die Ausgangssignale (Zweig-Metriken) BM00 und BM11 der Zweig-Metrik-Rechenschaltungen 63-1 und 63-4 werden Addier-Vergleichs-Auswahlschaltungen (ACS-Schaltungen) 64-1 und 64-3 zugeführt. Das Ausgangssignal (Zweig-Metrik) BM01 der Zweig-Metrik-Rechenschaltung 63-1 und das Ausgangssignal (Zweig-Metrik) BM10 der Zweig-Metrik-Rechenschaltung 63-3 werden ACS-Schaltungen 64-1 und 64-4 zugeführt.
  • Es sind vier Zustands-Metrik-Speichereinheiten 66-1 bis 66-4 vorgesehen. Die Zustands-Metrik-Speichereinheit 66-1 besitzt einen Eingang 66-1a, der mit einem Ausgang der ACS-Schaltung 64-1 verbunden ist. In der gleichen Weise besitzt jede der anderen Zustands-Metrik-Speichereinheiten 66-1, 66-3 und 66-4 jeweils einen Eingang, der mit den Ausgängen der ACS-Schaltungen 64-1, 64-3 bzw. 64-4 verbunden ist.
  • Das Ausgangssignal (Zustands-Metrik) SM00 der Zustands-Metrik-Speichereinheit 66-1 und das Ausgangssignal (Zustands-Metrik) SM01 der Zustands-Metrik-Speichereinheit 66-1 werden ebenfalls den ACS-Schaltungen 64-1 und 64-3 zugeführt. Das Ausgangssignal (Zustands-Metrik) SM10 der Zustands-Metrik-Speichereinheit 66-3 und das Ausgangssignal (Zustands-Metrik) SM11 der Zustands-Metrik-Speichereinheit 66-4 werden ebenfalls den ACS-Schaltungen 64-1 und 64-4 zugeführt.
  • Jede der ACS-Schaltungen 64-1 bis 64-4 berechnet die Summe aus einer der zugeführten Zweig-Metriken BM und der entsprechenden Zustands-Metrik SM sowie die Summe aus der anderen zugeführten Zweig-Metrik BM und der entsprechenden Zustands-Metrik SM. Jede der ACS-Schaltungen 64-1 bis 64-4 vergleicht die beiden Summen miteinander, um die kleinere von ihnen auszuwählen, gibt die kleinere Summe als neue Zustands-Metrik SM an das entsprechende Exemplar der Zustands-Metrik-Speichereinheiten 66-1 bis 66-4 aus und gibt an einen Pfadspeicher 65 Signale SEL00 bis SEL11 aus, die das Auswahlergebnis repräsentieren. Die Zustands-Metriken SM00 bis SM11 aus den Zustands-Metrik-Speichereinheiten 66-1 bis 66-4 werden ebenfalls dem Pfadspeicher 65 zugeführt.
  • Jede der Zustands-Metrik-Speichereinheiten 66-1 bis 66-4 kann durch ein Signal zurückgesetzt werden, das über einen Eingang 61 zugeführt wird. Der Pfadspeicher 65 gibt das Dekodierungsergebnis über einen Ausgang 67 aus.
  • Die Operation des Viterbi-Dekodierers 37 wird nun näher erläutert. Die Zweig-Metrik-Rechenschaltung 63-1 berechnet den Abstand zwischen den Eingangsdaten (X, Y) und dem Koordinatenpunkt (1/√2, 1/√2) als Zweig-Metrik BM00. Ähnlich berechnet die Zweig-Metrik-Rechenschaltung 63-1 den Abstand zwischen den Eingangsdaten (X, Y) und dem Koordinatenpunkt (1/√2, –1/√2) als Zweig-Metrik BM01. Die Zweig-Metrik-Rechenschaltung 63-3 berechnet den Abstand zwischen den Eingangsdaten (X, Y) und dem Koordinatenpunkt (–1/√2, 1/√2) als Zweig-Metrik BM10. Die Zweig-Metrik-Rechenschaltung 63-4 berechnet den Abstand zwischen den Eingangsdaten (X, Y) und dem Koordinatenpunkt (–1/√2, –1/√2) als Zweig-Metrik BM11. Bei der Berechnung der Zweig-Metriken wird die Abstandsberechnung zu den eingefügten Blinddaten nach Maßgabe des aus der Biteinfügungsschaltung 36 gelieferten Einfügungs-Flags weggelassen. Das heißt, der Abstand zwischen jedem eingefügten Bilddatenwert und dem entsprechenden Koordinatenpunkt wird auf Null gesetzt, wie dies weiter unten anhand von 15 erläutert wird.
  • Die ACS-Schaltung 64-1 führt die beiden unten dargestellten Berechnungen aus, die den Zustandsübergängen des Faltungskodierers 2 entsprechen, und wählt eines der Ergebnisse dieser Berechnungen, das die höhere Wahrscheinlichkeit hat, d.h. das kleinere der Rechenergebnisse, aus. Die Information SEL00 zu dieser Auswahl wird dem Pfadspeicher 65 zugeführt, während das Rechenergebnis SM00 der Zustands-Metrik-Speichereinheit 66-1 zugeführt wird. SM00 + BM00 (1) SM01 + BM11 (2)
  • SM00 ist der Wert der Zustands-Metrik-Speichereinheit 66-1, der von dem vorangehenden Taktzyklus zurückbleibt, d.h. der Wert der Zustands-Metrik, der aus der Verarbeitung der in der Datensequenz vorangehenden Werte X und Y resultiert. Ähnlich ist SM01 der Wert, der in der Zustands-Metrik-Speichereinheit 66-1 aus dem vorhergehenden Taktzyklus zurückbleibt. BM00 ist das Rechenergebnis der Zweig-Metrik-Rechenschaltung 63-1, und BM11 ist das Rechenergebnis der Zweig-Metrik-Rechenschaltung 63-4.
  • Falls das Ergebnis der Berechnung (1) kleiner ist, wird dem Pfadspeicher 65 SEL00 = 0 zugeführt. Falls das Ergebnis der Berechnung (2) kleiner ist, wird dem Pfadspeicher 65 SEL00 = 1 zugeführt. In dem ersteren Fall wird in der Zustands-Metrik-Speichereinheit 66-1 SM00 + BM00 als neue Zustands-Metrik SM00 gespeichert. In dem letzteren Fall wird in der Zustands-Metrik-Speichereinheit 66-1 SM01 + BM11 als neue Zustands-Metrik SM00 gespeichert.
  • Diese Berechnung wird anhand des Zustandsübergangsdiagramms von 9 beschrieben. Die Zweig-Metriken können so verstanden werden, daß sie die Wahrscheinlichkeit repräsentieren, daß die Eingangsdaten (X, Y) die Mutter-Codebits darstellen, die durch einen Übergang des Faltungskodierers erzeugt werden, der zu speziellen Ausgangssignalen führte. Wenn z.B. Eingangsdaten X, Y empfangen werden, deren Werte sehr nahe bei den nominalen Werten (1/√2, 1/√2) liegen und infolgedessen die Magnitude von BM00 klein ist, ist es wahrscheinlich, daß die Eingangsdaten durch einen Übergang des Faltungskodierers 2 in dem Sender erzeugt wurden, der Ausgangssignale (Mutter-Codebits X, Y) 00 erzeugte. Die Zustands-Metriken können so verstanden werden, daß sie die Wahrscheinlichkeit repräsentieren, daß der Faltungskodierer 2 in dem Sender, der die Daten erzeugte, sich in einem speziellen Zustand befand mit kleineren Werten der Zustands-Metriken, die eine größere Wahrscheinlichkeit repräsentieren. Ein kleinerer Wert von SM00 zeigt z.B. eine hohe Wahrscheinlichkeit an, daß der Kodierer in dem Zustand 00 war. Es gibt zwei Pfade zu dem Zustand 00. Der erste Pfad ist definiert durch die Eingabe von 0 im Zustand 00 und die Ausgabe von 00. Der Ausdruck (1) repräsentiert eine entsprechende Vergleichsrechnung. Der zweite Pfad ist definiert durch die Eingabe von 0 in den Zustand 01 und durch die Ausgabe von 11. Der Ausdruck (2) repräsentiert eine entsprechende Vergleichsrechnung. Das kleinere der beiden Rechenergebnisse wird als neue Zustands-Metrik SM00 der Zustands-Metrik-Speichereinheit 66-1 zugeführt.
  • Jede der ACS-Schaltungen 64-2 bis 64-4 führt die gleiche Operation durch. Im Anfangsstadium der Operation wird jede der Zustands-Metrik-Speichereinheiten 66-1 bis 66-4 auf 0 zurückgesetzt. Dieses Rücksetzen wird von einer (nicht dargestellten) Steuerung über den Eingang 61 gesteuert.
  • Der Pfadspeicher 65 generiert die reproduzierten Daten, die das endgültige Ausgangssignal des Empfängers darstellen, entsprechend den in 9 dargestellten Zustandsübergängen. Dabei benutzt der Pfadspeicher die Auswahlinformationen SEL00 bis SEL11, die von den ACS-Schaltungen 64-1 bis 64-4 zugeführt werden und die Zustands-Metriken SM00 bis SM11, die von den Zustands-Metrik- Speichereinheit 66-1 bis 66-4 zugeführt werden.
  • 13 zeigt die Zweig-Metrik-Rechenschaltung 63-1 im Detail. Die über den Eingang 62-1 eingegebenen Daten X werden einer Subtrahierschaltung 51 zugeführt, die von den Daten X den Wert 1/√2 subtrahiert, der von einer Generatorschaltung 52 zugeführt wird. Die von der Subtrahierschaltung 51 ausgegebene Differenz wird zwei Eingängen einer Multiplizierschaltung 53 zugeführt und mit sich selbst multipliziert (d.h. quadriert). Einem Wähler 203 wird das Ausgangssignal der Multiplizierschaltung 53 und ein Ausgangssignal 0 aus einer Generatorschaltung 202 zugeführt. Wenn dem Wähler 203 von der Biteinfügungsschaltung 36 (11) über einen Eingang 201 das Flag zugeführt wird, das die Einfügung in X anzeigt, wählt der Wähler 203 die von der Generatorschaltung 202 erzeugte 0 aus. Wenn kein die Einfügung in X anzeigendes Flag zugeführt wird, wählt der Wähler 203 das Ausgangssignal der Multiplizierschaltung 53 aus. Der Wähler 203 liefert den ausgewählten Wert an eine Addierschaltung 54.
  • Die über den Eingang 62-2 eingegebenen Daten Y werden einer Subtrahierschaltung 55 zugeführt, die von den Daten Y den von einer Generatorschaltung 56 gelieferten Wert 1/√2 subtrahiert. Das Ausgangssignal der Subtrahierschaltung 56 wird zwei Eingängen einer Multiplizierschaltung 57 zugeführt, ohne mit sich selbst multipliziert (d.h. quadriert) zu werden. Einem Wähler 206 wird das Ausgangssignal der Multiplizierschaltung 57 und das Ausgangssignal einer 0-Generatorschaltung 205 zugeführt. Wenn dem Wähler 206 über einen Eingang 204 das Flag zugeführt wird, das die Einfügung in Y anzeigt, wählt der Wähler 206 die 0 aus der Schaltung 205 aus. Wenn kein Flag zugeführt wird, das die Einfügung in Y anzeigt, wählt der Wähler 206 das Ausgangssignal der Multiplizierschaltung 57 aus. Der Wähler liefert den ausgewählten Wert an die Addierschaltung 54. Die Addierschaltung 54 berechnet die Summe der Ausgangssignale der Wähler 203 und 206 und gibt die Summe als Zweig-Metrik BM00 aus.
  • Wenn kein Einfügungs-Flag zugeführt wird, arbeitet die Zweig-Metrik-Berechnungsschaltung so, wie dies unten beschrieben wird. Die Subtrahierschaltung 51 gibt X – 1/√2 aus, und die Multiplizierschaltung 53 quadriert diesen Wert und gibt (X – 1/√2)2 aus. Die Subtrahierschaltung 55 gibt Y – 1/√2 aus, und der Multiplizierer 57 quadriert diesen Wert und gibt (Y – 1/√2)2 aus. Die Addierschaltung 54 berechnet die Summe der Ausgangssignale der Multiplizierschaltungen 53 und 57, d.h. (X – 1/√2)2 + (Y – 1/√2)2 und gibt diesen Wert als Zweig-Metrik BM00 aus.
  • Wenn hingegen das Flag zugeführt wird, das die Einfügung in X anzeigt, gibt der Wähler 203 den Wert 0 aus, so daß das Ausgangssignal der Addierschaltung 54 gleich (Y – 1/√2)2 ist. Wenn das Flag zugeführt wird, das die Einfügung in Y anzeigt, gibt der Wähler 206 den Wert 0 aus, und das Ausgangssignal der Addierschaltung 54 ist (X – 1/√2)2.
  • Jede der Zweig-Metrik-Berechnungsschaltungen 63-2 bis 63-4 hat den gleichen Schaltungsaufbau, wie er in 13 dargestellt ist, und führt die gleiche Operation durch. In der Zweig-Metrik-Berechnungsschaltung 63-2 ist das Ausgangssignal der Generatorschaltung 52 jedoch 1/√2, und das Ausgangssignal der Generatorschaltung 56 ist –1/√2. In der Zweig-Metrik-Berechnungsschaltung 63-3 sind die Ausgangssignale der Generatorschaltungen 52 und 56 gleich –1/√2 bzw. 1/√2. In der Zweig-Metrik-Berechnungsschaltung 63-4 ist das Ausgangssignal beider Generatorschaltungen 52 und 56 gleich –1/√2.
  • 14 zeigt ein Blockdiagramm des Pfadspeichers 65. Die von den ACS-Schaltungen 64-1 bis 64-4 ausgegebenen Auswahlinformationen SEL00 bis SEL11 werden Eingängen 71-1 bis 71-4 zugeführt. Die Auswahlinformationen SEL 00 bis SEL11 werden entsprechenden Wählern 73-1 bis 73-4 mit jeweils zwei Eingängen und einem Ausgang als Steuersignale zugeführt. Über einen Anschluß 72-1 wird dem Wähler 73-1 ein festes Datenelement 0 als zwei Eingangssignale zugeführt, während über den Anschluß 72-2 dem Wähler 73-2 ein festes Datenelement 0 als zwei Eingangssignale zugeführt wird. In ähnlicher Weise wird über Anschlüsse 72-3 und 72-4 jedem der Wähler 73-2 und 73-4 ein festes Datenelement 1 als zwei Eingangssignale zugeführt.
  • Jeder der Wähler 73-1 bis 73-4 wählt nach Maßgabe einer der Auswahlinformationen SEL00 bis SEL11 eines der beiden Eingangssignale aus und gibt das ausgewählte Datenelement an das entsprechende Exemplar der Register 81-1 bis 81-4 aus. Wie oben erwähnt wurde, wird das gleiche Datenelement von einem der Anschlüsse 72-1 bis 72-4 als zwei Eingangssignale dem entsprechenden Exemplar der Wähler 73-1 bis 73-4 der ersten Spalte zugeführt. Deshalb speichern die Register 81-1 bis 81-4 der ersten Spalte die Werte 0, 0, 1 bzw. 1.
  • Weitere Wähler und Register sind in der gleichen Weise angeordnet, wie dies oben beschrieben wurde. Die Wähler und Register sind in n Spalten (in dem Beispiel von 14 in vier Spalten) angeordnet. Das heißt, in der zweiten Spalte sind Wähler 74-1 bis 74-4 und Register 82-1 bis 82-4 vorgesehen. Die Ausgangssignale der Register 81-1 und 81-2 der ersten Spalte werden den Wählern 74-1 und 74-3 der zweiten Spalte zugeführt. Die Ausgangssignale der Register 81-3 und 81-4 der ersten Spalte werden den Wählern 74-2 und 74-4 der zweiten Spalte zugeführt. Jeder der Wähler 74-1 bis 74-4 der zweiten Spalte wählt nach Maßgabe des Werts des entsprechenden Exemplars einer der Auswahlinformationen SEL00 bis SEL11 eines der beiden Eingangssignale aus und gibt das ausgewählte Datenelement an das entsprechende Exemplar der Register 82-1 bis 82-4 der zweiten Spalte aus. Das Register 74-1 wählt z.B. das Ausgangssignal des Registers 81-1 aus, wenn die Auswahlinformation SEL00 den Wert 0 hat, es wählt das Ausgangssignal des Registers 81-2 aus, wenn die Auswahlinformation SEL00 den Wert 1 hat, und gibt das ausgewählte Datenelement an das Register 82-1 aus. Die Wähler und Register der dritten und vierten Spalte arbeiten in einer ähnlichen Weise.
  • Die Ausgangssignale der Register 84-1 bis 84-4 in der letzten Spalte werden einem Wähler 85 mit vier Eingängen und einem Ausgang zugeführt. Die von den Zustands-Metrik-Speichereinheiten 66-1 bis 66-4 von 12 ausgegebenen Zustands-Metriken SM00 bis SM11 werden einer Minimalwert-Komparatorschaltung 88 zugeführt. Die Minimalwert-Komparatorschaltung 88 vergleicht die vier Zustands-Metriken und wählt die kleinste von ihnen aus. Die Minimalwert-Komparatorschaltung 88 gibt die Daten 00 aus, wenn die Zustands-Metrik SM00 die kleinste ist, die Daten 01, wenn die Zustands-Metrik SM01 die kleinste ist, die Daten 10, wenn die Zustands-Metrik SM10 die kleinste ist, und die Daten 11, wenn die Zustands-Metrik SM11 die kleinste ist. Der Wähler 85 wählt das Ausgangssignal des Registers 84-1 aus, wenn das Eingangssignal aus der Minimalwert-Komparatorschaltung 88 gleich 00 ist, hingegen das Ausgangssignal des Registers 84-2, wenn das Eingangssignal aus der Minimalwert-Komparatorschaltung 88 gleich 01 ist, das Ausgangssignal des Registers 84-3, wenn das Eingangssignal aus der Minimalwert-Komparatorschaltung 88 gleich 10 ist, und das Ausgangssignal des Registers 84-4, wenn das Eingangssignal aus der Minimalwert-Komparatorschaltung 88 gleich 11 ist. Das Ausgangssignal des ausgewählten Registers wird von dem Wähler 85 über einen Ausgang 86 als Dekodierergebnis ausgegeben. Die Sequenz der Ausgangssignale an dem Ausgang 86 repräsentiert die reproduzierte Information.
  • Die oben beschriebenen Verbindungen in dem Pfadspeicher 65 liefern Ausgangssignale, die dem Zustandsdiagramm von 9 entsprechen. Die festen Werte (0 und 1) an den Anschlüssen 72-1 bis 72-4 repräsentieren mögliche Elemente dekodierter Informationen. Die Werte, die sich durch die Matrix der Wähler und Register ausbreiten, hängen von den Werten der Auswahlinformationen SEL00 bis SEL11 ab. Diese Werte hängen ihrerseits ab von den Werten der Zustands-Metriken und der Zweig-Metriken während jedes Taktzyklus ab, wie dies oben diskutiert wurde. Die Datenelemente, die in den letzten Registern 84-1 bis 84-4 auftreten, sind über das Trellis oder die Sequenz der Zustände des Faltungskodierers mit verschiedenen möglichen Pfaden verknüpft. Aus den vier Datenelementen, die in den Registern 84-1 bis 84-4 der letzten Spalte gespeichert sind, wird das Datenelement ausgewählt, das dem Pfad mit der größten Wahrscheinlichkeit entspricht, und das ausgewählte Element wird als reproduzierte Information ausgegeben. Der Wähler 85 wählt in jedem Zeitpunkt das der Zustands-Metrik mit dem minimalen Wert entsprechende Element aus, d.h. den Pfad mit der größten Wahrscheinlichkeit. Anders gesagt, der Viterbi-Dekodierer liefert eine Sequenz von reproduzierten Daten, die die wahrscheinlichste Sequenz der originalen Daten repräsentiert, die dem Faltungskodierer in dem Sender zugeführt wurden. Bei der Auswahl der wahrscheinlichsten Sequenz wählt der Dekodierer jedes Bit der reproduzierten Daten auf der Basis mehrerer Bits der gesendeten Daten aus. Daraus resultiert ein erheblicher Kodiergewinn.
  • Die wachsende Nachfrage nach Hochgeschwindigkeits-Datenübertragung läßt es wünschenswert erscheinen, das oben beschriebene digitale Datenübertragungssystem von der QPSK-Implementierung auf andere komplexere Modulationssysteme zu erweitern. In den komplexeren Übertragungsschemen bezeichnet jedes Übertragungssignal Werte für mehr als zwei Bits. Jedes Signal enthält typischerweise zwei Komponenten, wobei jede Komponente mehr als zwei mögliche Nominalwerte hat. Zu den Beispielen solcher Modulationssysteme gehören 16-QAM, 64-QAM und 256-QAM. In dem 16-QAM-System enthält jedes Symbol zwei Komponenten, und jede Komponente hat vier mögliche Nominalwerte, so daß eines von 16 möglichen Symbolen übertragen werden kann. So kann jedes Symbol Werte für vier Bits bezeichnen. Die 64-QAM- und 256-QAM-Systeme benutzen Symbolsätze mit 64 bzw. 256 möglichen Symbolen, um sechs bzw. acht Bits pro Symbol zu kodieren. Im Vergleich hierzu werden in dem oben beschriebenen QPSK-System in jedem Symbol nur zwei Bits kodiert. Die komplexeren Übertragungssysteme bieten die Möglichkeit höherer Datenübertragungsraten. Es ist jedoch schwierig, eine Kodier- und Dekodierstrategie mit Faltungs- oder punktuierter Faltungskodierung und mit Bitstreuung, wie sie oben beschrieben wurden, mit einem mehrwertigen Multikomponenten-Modulationssystem zu kombinieren.
  • 15 zeigt einen Datensender, der 16-QAM benutzt. In 15 sind die Stufen, die dem QPSK-Sender von 8 entsprechen, mit den gleichen Bezugszeichen versehen wie dort. Der Faltungskodierer 2 und die Bitlöschschaltung 3 sind identisch mit den in dem QPSK-Sender benutzten Stufen und erzeugen punktuierte Faltungscodesequenzen, die mit den oben diskutierten identisch sind. Der Serien-Parallelwandler 4 von 15 trennt jedoch die von der Bitlöschschaltung 3 ausgegebenen seriellen Daten in vier parallele Datenströme u, v, x und y. Diese Datenelemente werden in Bitstreuungsschaltungen 91-1 bis 91-4 jeweils einer Bitstreuung unterzogen, wodurch sich umgeordnete Daten u', v', x' und y' ergeben, die einer Signalpunkt-Zuteilungsschaltung 6 zugeführt werden. Die auf die einzelnen Datensequenzen angewendete Bitstreuung ist die gleiche wie diejenige, die in den Bitstreuungsschaltungen 5-1 und 5-2 von 7 angewendet wird. Die Bitstreuung wird bezüglich der Datensequenzen variiert, indem für jede Datensequenz unterschiedliche Werte s benutzt werden.
  • Die Signalpunkt-Zuteilungsschaltung 6 teilt 4-Bit-Eingangsdaten (u', v', x', y') als Symbole des 16-QAM-Symbolsatzes zu, der in 16 dargestellt ist. In dem 16-QAM-Satz enthält jedes Symbol zwei Komponenten I' und Q'. Jede Komponente kann einen beliebigen von vier Nominalwerten haben, und jede Komponente bezeichnet Werte mit zwei Bits. So bezeichnet die Komponente I' die Werte des ersten und dritten Bits der 4-Bit-Daten, während die Komponente Q' die Werte des zweiten und vierten Bits bezeichnet. Zum Beispiel ist
    (I', Q') = (3/√10, 3/√10), wenn (u', v', x', y') = (0, 0, 0, 0) und
    (I', Q') = (3/√10, 1/√10), wenn (u', v', x', y') = (0, 0, 0, 1).
  • Die von der Signalpunkt-Zuteilungsschaltung 6 erzeugten Symbole werden in einer Symbolstreuungsschaltung in der gleichen Weise, wie dies oben diskutiert wurde, einer Symbolstreuung unterzogen, und die umgeordneten Komponenten I und Q werden einem Modulator 9 zugeführt und, wie oben diskutiert, mittels OFDM-Modulation gesendet. In den übrigen Aspekten ist die Konfiguration des Senders von 15 die gleiche wie diejenige des Senders von 7.
  • Ein Empfänger für das 16-QAM-Signal aus dem Sender von 15, dessen Konstruktion derjenigen des QPSK-Empfängers von 13 analog ist, hat die in 17 dargestellte Struktur. Ein Empfänger, wie er in 17 dargestellt ist, arbeitet jedoch nicht richtig.
  • In dem QPSK-System, wie es oben anhand von 11 beschrieben wurde, repräsentiert jede der von der inversen Symbolstreuungsschaltung 33 den inversen Bitstreuungsschaltungen 34-1 und 34-2 zugeführten Signalkomponenten I und Q ein Bit der bit-gestreuten, punktuierten Faltungscode-Nachricht. Deshalb stellt das Umordnen der I- und Q-Signalkomponenten durch die inversen Bitstreuungsschaltungen in einer zu der durch die Bitstreuungsschaltungen des Senders angewendeten Umordnung inversen Weise die Signalkomponenten in der Reihenfolge wieder her, die der Reihenfolge der Bits in der Nachricht vor der Bitstreuung entspricht. Jede der Komponenten I und Q in dem 16-QAM-System repräsentiert jedoch zwei Bits. In dem Symbolsatz oder der Signalpunktkonstellation, die in 16 dargestellt ist, enthält I die Information des ersten und dritten Bits, während Q die Information des zweiten und vierten Bits enthält. I ist jedoch ein Wert, wie 1/√10 oder 3/√10, und Q ist ebenfalls ein solcher Wert. Falls der Strom der I- und Q-Komponentenwerte einfach in vier Datenströme geteilt wird, wie dies in 17 dargestellt ist, repräsentiert jedes Datenelement in jedem Datenstrom u', v', x' und y' immer noch zwei Bits statt eines einzigen Bits. Die Anwendung der inversen Streuungen in den Schaltungen 95-1 bis 95-4, die zu der Bitstreuung invers ist, die auf die Einzel-Bit- Datenelemente in den Bitstreuungsschaltungen 91-1 bis 91-4 des Senders (15) angewendet wird, führt zu einer Verwürfelung der Daten; sie führt nicht zur Rückgewinnung der ursprünglichen Reihenfolge. Anders gesagt, die Bitstreuung wird in dem Sender an Einzel-Bit-Daten durchgeführt, die Signalkomponentenwerte I und Q repräsentieren jedoch jeweils zwei Bits. Deshalb kann in dem Empfänger nicht die inverse Operation an den I- und Q-Komponentenwerten durchgeführt werden.
  • Das gleiche Problem tritt in Verbindung mit den Bitlösch- und Biteinfügungsoperationen auf. So wirkt die Bitlöschschaltung 4 des Senders in 15 auf einzelne Bit des Mutter-Codes ein. Die von der Biteinfügungsschaltung 36 vorgenommene Einfügung von Blinddaten in einen Strom von 2-Bit-Komponentenwerten, bewirkt eine weitere Verwürfelung der Daten und führt nicht zu einer Wiederherstellung der ursprünglichen Datenstruktur. Das Ergebnis der Viterbi-Dekodierung des Ausgangssignals der Biteinfügungsschaltung 36 durch den Viterbi-Dekodierer 37 wäre von den ursprünglichen Daten völlig verschieden.
  • Es könnte den Anschein haben, daß die Probleme die mit der Behandlung von Komponentenwerten verbunden sind, die Mehrfach-Bits repräsentieren, beseitigt werden könnten, indem die individuellen Bit-Werte in der oder unmittelbar hinter der inversen Symbolstreuungsschaltung 33 des Datenempfängers von 17 zurückgewonnen werden. So können die I- und Q-Komponenten jedes Signals vor der inversen Bitstreuungsschaltung bewertet werden, um die individuellen Bit-Werte u', v', x' und y' zu gewinnen. In einem solchen Fall werden die Abstände zwischen den durch die I- und Q-Komponenten jedes empfangenen Signals definierten Koordinaten (I, Q und den nominalen Signalpunkten von 16 berechnet. Von dem empfangenen Signal wird angenommen, daß es das mit dem nächstliegenden nominalen Signalpunkt verknüpfte Symbol repräsentiert, und die Bit-Werte werden auf der Basis dieses Symbols zugeteilt. Es wird z.B. angenommen, daß ein empfangenes Signal, dessen I- und Q-Koordinaten nahe bei den Koordinaten (–1/√10, 3/√10) das Symbol repräsentiert, das die Nominalwerte (–1/√10, 3/√10) hat, d.h. das Symbol 1010 in 16. Die mit diesem Symbol verknüpften Bit-Werte werden den 4-Bit-Daten u' = 1, v' = 0, x' = 1 und y' = 0 zugeteilt. Die so zurückgewonnenen Bit-Werte sind Einzel-Bit-Werte und können durch inverse Bitstreuung und Biteinfügung verarbeitet werden.
  • Ein solches System führt jedoch bezüglich des Werts jedes Bits auf der Basis des Inhalts eines einzigen empfangenen Signals eine "harte" Entscheidung durch. Es opfert die Vorteile der Rauschimmunität und des Kodiergewinns, die durch "weiche" Dekodierung, wie die oben diskutierte Viterbi-Dekodierung, gewonnen werden, bei der die während verschiedener Einheitszeiten in verschiedenen Signalen gesendete Information zu der Entscheidung beiträgt, die der Empfänger bezüglich des wahrscheinlichsten Werts für jedes Bit der reproduzierten Information vornimmt.
  • Ähnliche Probleme treten in anderen mehrwertigen Multikomponenten-Modulationssystemen, wie 64-QAM oder 256-QAM auf. Somit gab es einen Bedarf für verbesserte Empfangsgeräte und -verfahren, die in der Lage sind, von einem mehrwertigen Multikomponenten-Modulationssystem gesendete Daten akkurat zu empfangen und zu dekodieren.
  • US-5 134 635, die den nächstliegenden Stand der Technik repräsentiert, offenbart einen Datenempfänger zum Empfangen von Daten, die faltungskodiert und quadraturamplitudenmoduliert wurden, so daß die Daten eine Reihe von Multikomponentensignalen enthalten, die Symbole repräsentieren, die aus einem Satz von möglichen mehrwertigen Multikomponentensymbolen ausgewählt sind, wobei jede Komponente des Signals Werte einer Mehrzahl von Bits bezeichnet und jedes Bit mit einer Komponente des Signals verknüpft ist. Der Empfänger weist Mittel auf zum Bestimmen des Werts jeder Komponente in jedem empfangenen Signal. Der Empfänger weist ferner eine Bit-Metrik-Recheneinrichtung auf, die für jedes von dem Signal bezeichnete Bit auf der Basis der mit diesem Bit verknüpften Signalkomponenten Werte von Bit-Metriken setzt, wobei die Bit-Metriken in zwei Stufen berechnet werden. In der ersten Stufe wird ein Bit-Signal für jedes Bit berechnet, wobei erste, zweite und dritte Bereiche benutzt werden, die für jedes Bit definiert sind. Die Bit-Metrik-Recheneinrichtung bewirkt, daß das Bit-Signal für jedes Bit so gesetzt wird, daß: (a) das Bit-Signal einen vorbestimmten maximalen Wert hat, wenn die mit dem Bit verknüpfte Komponente in dem für dieses Bit definierten ersten Bereich liegt, (b) das Bit-Signal einen vorbestimmten minimalen Wert hat, wenn die mit dem Bit verknüpfte Komponente in dem für dieses Bit definierten zweiten Bereich liegt, und (c) das Bit-Signal einen Zwischenwert zwischen dem maximalen und dem minimalen Wert hat, wenn die mit dem Bit verknüpfte Komponente in dem für dieses Bit definierten dritten Bereich liegt. In der zweiten Stufe werden zwei Bit-Metriken für jedes Bit berechnet, wobei das Bit-Signal für das betreffende Bit benutzt wird, um den euklidischen Abstand zwischen den gesendeten und empfangenen Symbolen zu berechnen, wobei die Amplituden- und Phasenverzerrung des demodulierten Signals, wie sie von dem Empfänger geschätzt werden, berücksichtigt wird.
  • Gemäß vorliegender Erfindung ist ein Datenempfänger zum Empfangen von Daten vorgesehen, die eine Serie von Multikomponentensignalen enthalten, die Symbole repräsentieren, welche aus einem Satz von möglichen mehrwertigen Multikomponentensymbolen ausgewählt sind, wobei jedes Komponente des Signals Werte einer Mehrzahl von Bits bezeichnet und jedes Bit mit einer Komponente des Signals verknüpft ist, und wobei der Empfänger aufweist:
    eine Ermittlungseinrichtung zum Bestimmen des Werts jeder Komponente aus jedem empfangenen Signal,
    eine Bit-Metrik-Einstelleinrichtung zum Einstellen eines Werts einer Bit-Metrik für jedes durch das Signal gekennzeichnete Bit auf der Basis, ob der Wert der mit diesem Bit verknüpften Signalkomponente einem ersten, zweiten oder dritten Bereich angehört, die für jedes Bit vordefiniert sind, und wobei die Bit-Metrik-Einstelleinrichtung bewirkt, daß die Bit-Metrik für jedes Bit so eingestellt wird, daß
    • (a) die Bit-Metrik einen vorbestimmten maximalen Wert hat, wenn die mit dem Bit verknüpfte Komponente in dem für dieses Bit definierten ersten Bereich liegt,
    • (b) die Bit-Metrik einen vorbestimmten minimalen Wert hat, wenn die mit dem Bit verknüpfte Komponente in dem für dieses Bit definierten zweiten Bereich liegt, und
    • (c) die Bit-Metrik einen Zwischenwert zwischen dem maximalen und dem minimalen Wert hat, wenn die mit dem Bit verknüpfte Komponente in dem für dieses Bit definierten dritten Bereich liegt, und eine Dekodiereinrichtung zum Dekodieren des empfangenen Signals unter Verwendung der von der Bit-Metrik-Einstelleinrichtung eingestellten Bit-Metriken, und wobei der Empfänger dadurch gekennzeichnet ist, daß die Bit-Metrik-Einstelleinrichtung bewirkt, daß der Wert jeder Bit-Metrik so eingestellt wird, daß sie einen durch lineare Interpolation zwischen dem minimalen Wert und dem maximalen Wert gegebenen Zwischenwert hat, wenn die mit dem Bit verknüpfte Komponente in dem dritten Bereich liegt.
  • Die Einstelleinrichtung ist also so ausgebildet, daß sie die Bit-Metrik für jedes Bit durch lineare Interpolation einstellt, wenn die damit verknüpfte Komponente des empfangenen Signals in einem gegebenen Bereich liegt, der für dieses Bit definiert ist. Wie weiter unten erlautert wird, ergibt eine solche lineare Interpolation eine vernünftige Annäherung an die gewünschte Wahrscheinlichkeit und kann mittels einer einfachen und preiswerten Schaltung rasch bestimmt werden.
  • Da jede Bit-Metrik ein einzelnes Bit der gesendeten Daten repräsentiert, können die Bit-Metriken verarbeitet und Prozessen, wie der inversen Bitstreuung und der Biteinfügung, unterworfen werden, die zu den Bitstreuungs- und Bitlöschprozessen, die in dem Sender auf die Einzel-Bit-Daten angewendet werden, invers sind. Der Empfänger kann Mittel zur Bildung von Bit-Metrik-Sequenzen und zum Umordnen der Bit-Metriken enthalten, um die der in dem Sender angewendete Bitstreuung umzukehren. Der Empfänger kann ferner Mittel enthalten zum Einfügen von Blindwerten in eine Sequenz von Bit-Metriken, um dadurch eine in dem Sender vorgenommene Bitlöschoperation umzukehren. Die Bit-Metriken sind jedoch keine "harten" 1- oder 0-Werte für individuelle Bits. Statt dessen repräsentiert die Bit-Metrik die Wahrscheinlichkeit, daß das gesendete Symbol den vorbestimmten Wert für das spezielle Bit 0 in den oben angegebenen Beispielen enthielt. Die Bit-Metriken sind reale Zahlenwerte, ähnlich den realen Werten, die sich durch die verschiedenen Stufen des QPSK-Empfängers ausbreiteten und dem Viterbi-Dekodierer präsentiert werden, wie dies oben anhand von 11 beschrieben wurde. Diese realen Werte können in einem "weichen" Dekodierschema, wie der Viterbi-Dekodierung, benutzt werden, bei der der Empfänger über den wahrscheinlichsten Wert jedes Bits in der reproduzierten Information auf der Basis der Information entscheidet, die in mehreren über den Übertragungskanal gesendeten Bits enthalten ist. Somit ist der Empfänger vorzugsweise adaptiert, um Signale zu empfangen, die in einem Faltungscode kodierte gesendete Daten repräsentieren, und besitzt eine Dekodiereinrichtung, die Mittel für das zu dem Faltungscode inverse Rückfalten enthalten. Es handelt sich um Mittel zum Rückfalten nach einem Dekodierschema mit einem Pfad größter Wahrscheinlichkeit, z.B. einen Viterbi-Dekodierer.
  • Der Empfänger kann ferner Mittel enthalten, um die Komponenten der empfangenen Signale so zu serialisieren, daß die Komponenten jedes empfangenen Signals nacheinander der Einrichtung zum Einstellen der Bit-Metriken zugeführt werden. Somit muß nur eine Vorrichtung zum Bestimmen der Bit-Metriken vorgesehen sein. Alternativ kann die Zahl der Einrichtungen zum Einstellen der Bit-Metriken gleich der Zahl der Komponenten in jedem empfangenen Signal sein, wobei diese Zahl typischerweise gleich 2 ist.
  • Die vorangehenden sowie weitere Merkmale und Vorteile der Erfindung werden durch die folgende Beschreibung von bevorzugten Ausführungsbeispielen weiter verdeutlicht, die auf die anliegenden Zeichnungen Bezug nimmt.
  • 1 zeigt ein Blockdiagramm, in dem die Konfiguration eines ersten Ausführungsbeispiels der Erfindung dargestellt ist,
  • 2 zeigt ein Blockdiagramm, in dem die Konfiguration eines Beispiels für die Metrik-Berechnungsschaltung 39-1 in 1 dargestellt ist,
  • 3 zeigt ein Diagramm von Symbolsätzen, wobei die Symbole in jedem Satz den 16-QAM-Signalpunkten entsprechen, die durch einen gemeinsamen I- oder Q-Komponentenwert definiert sind,
  • 4 zeigt ein Diagramm eines Beispiels für die Beziehung zwischen der I-Komponente eines empfangenen Signal und einer Metrik für das erste Bit,
  • 5 zeigt ein Diagramm eines Beispiels für die Beziehung zwischen der I-Komponente eines empfangenen Signals und einer Metrik für das dritte Bit,
  • 6 zeigt ein Diagramm der Konfiguration eines Beispiels für den in 1 dargestellten Viterbi-Dekodierer,
  • 7 zeigt ein Blockdiagramm, in dem die Konfiguration eines herkömmlichen Datensenders,
  • 8 zeigt ein Blockdiagramm, in dem die Konfiguration eines Beispiels für den in 7 dargestellten Faltungskodierer dargestellt ist,
  • 9 zeigt ein Diagramm zur Erläuterung des Zustandsübergangs des Faltungskodierers von 8,
  • 10 zeigt ein Diagramm einer QPSK-Signalkonstellation,
  • 11 zeigt ein Blockdiagramm, in dem die Konfiguration eines herkömmlichen Datenempfängers dargestellt ist,
  • 12 zeigt ein Blockdiagramm, in dem die Konfiguration eines Beispiels für den Viterbi-Dekodierer in 11 dargestellt ist,
  • 13 zeigt ein Blockdiagramm, in dem die Konfiguration eines Beispiels für die Zweig-Metrik-Berechnungsschaltung von 12 dargestellt ist,
  • 14 zeigt ein Blockdiagramm, in dem die Konfiguration eines Beispiels für den Pfadspeicher von 12 dargestellt ist,
  • 15 zeigt ein Blockdiagramm, in dem die Konfiguration eines Beispiels für einen Datenempfänger dargestellt ist, der 16-QAM benutzt,
  • 16 zeigt ein Diagramm einer 16-QAM-Signalkonstellation,
  • 17 zeigt ein Diagramm, in dem die Konfiguration eines Datenempfängers zum Empfangen der von dem in 15 dargestellten Sender gesendeten Daten dargestellt ist.
  • 1 zeigt einen Empfänger nach einem Ausführungsbeispiel der Erfindung. Dieser Empfänger ist für den Empfang von Daten ausgebildet, die von dem in 17 dargestellten Sender gesendet werden. In 1 sind Stufen, die denen des herkömmlichen Datenempfängers von 13 entsprechen, mit den gleichen Bezugszeichen versehen wie dort. Diejenigen Merkmale, die den Merkmalen des Empfängers von 13 entsprechen, werden nicht erneut besprochen. Der Empfänger besitzt eine Antenne 31 und einen Demodulator 32 zum Rückgewinnen von Multikomponentensignalen mit I- und Q-Komponenten aus einem Übertragungspfad und zur Weitergabe der I- und Q-Komponentenwerte an eine inverse Symbolstreuungsschaltung 33. Die inverse Symbolstreuungsschaltung ist so ausgebildet, daß sie eine zu der Verarbeitung in der Symbolstreuungsschaltung 7 des Senders (15) inverse Verarbeitung ausführt. Wie oben diskutiert wurde, stellt dieser Umkehrprozeß die empfangenen Daten in der Reihenfolge wieder her, die die Symbole vor der Verarbeitung in der Symbolstreuungsschaltung 7 hatten. Die inverse Symbolstreuungsschaltung gibt die umgeordneten I- und Q-Signalkomponenten I' und Q' an Bit-Metrik-Berechnungsschaltungen 39-1 bzw. 39-2 aus.
  • Die Bit-Metrik-Berechnungsschaltung 39-1 ist so angeordnet, daß sie auf der Basis der I-Komponente I' in dem empfangenen Signal eine Metrik u' für das erste Bit und eine Metrik x' für das dritte Bit jedes empfangenen Signals berechnet. Die Schaltung 39-1 gibt die Metrik u' für das erste Bit an eine inverse Bitstreuungsschaltung 101-1 und die Metrik x' für das dritte Bit an eine inverse Bitstreuungsschaltung 101-3 aus.
  • Die Bit-Metrik-Berechnungsschaltung 39-2 ist so angeordnet, daß sie auf der Basis des Werts der Q-Komponente Q' in dem empfangenen Signal eine Metrik v' für das zweite Bit und eine Metrik y' für das vierte Bit in jedem empfangenen Signal ausgibt. Die Schaltung 39-2 gibt die Metrik v' für das zweite Bit an eine inverse Bitstreuungsschaltung 101-2 und die Metrik y' für das vierte Bit an eine inverse Bitstreuungsschaltung 101-4 aus.
  • Die Metrik-Berechnungsschaltung 39-1 hat die in 2 dargestellte Konfiguration. Das von der inversen Symbolstreuungsschaltung 33 von 1 ausgegebene Signal I' des I-Komponentenwerts wird Entscheidungsschaltungen 111-1 bis 111-3 und 121-1 bis 121-4 zugeführt, wie dies in 2 dargestellt ist.
  • Da die Signalpunktzuteilung in dem Sender entsprechend dem 16-QAM-Symbolsatz durchgeführt wurde, repräsentiert jedes empfangene Signal eines der 16 möglichen Symbole in der 16-QAM-Signalkonstellation oder des gesamten Symbolsatzes von 16. Symbole mit einem nominalen I-Komponentenwert von 3/√10, die 16-QAM-Signalpunkten 0000, 0001, 0101 und 0100 entsprechen, wie dies in 16 dargestellt ist, bilden einen Symbol-Teilsatz SI00, der in 3 dargestellt ist. Symbole mit einem nominalen I-Komponentenwert von 1/√10, die 16-QAM-Signalpunkten 0010, 0011, 0111 und 0110 entsprechen, bilden einen Symbol-Teilsatz SI01, der in 3 dargestellt ist.
  • Symbole mit einem I-Komponentenwert –1/√10, die 16-QAM-Signalpunkten 1010, 1011, 1111 und 1110 entsprechen, wie dies in 16 dargestellt ist, bilden einen Symbol-Teilsatz SI11, der in 3 dargestellt ist. Symbole mit einem I-Komponentenwert 3/√10, die 16-QAM-Signalpunkten 1000, 1001, 1101 und 1100 entsprechen, bilden einen Symbol-Teilsatz SI10, der in 3 dargestellt ist.
  • In ähnlicher Weise bilden Symbole mit einem Q-Komponentenwert 3/√10, die 16 QAM-Signalpunkten 0000, 0010, 1010 und 1000 entsprechen, wie dies in 16 dargestellt ist, einen Symbol-Teilsatz SQ00, der in 3 dargestellt ist, und Symbole mit einem Q-Komponentenwert 1/√10, die 16-QAM-Signalpunkten 0001, 0011, 1011 und 1001 entsprechen, bilden einen Symbol-Teilsatz SQ01, der in 3 dargestellt ist.
  • Ferner bilden Symbole mit einem Q-Komponentenwert –1/√10, die 16-QAM-Signalpunkten 0101, 0111, 1111 und 1101 entsprechen, wie dies in 18 dargestellt ist, einen Symbol-Teilsatz SQ11, der in 3 dargestellt ist, und Symbole mit einem Q-Komponentenwert –3/√10, die 16-QAM-Signalpunkten 0100, 0110, 1110 und 1100 entsprechen, bilden einen Symbol-Teilsatz SQ10, der in 3 dargestellt ist.
  • Die Entscheidungsschaltung 111-1 prüft, ob der zugeführte I-Komponentenwert gleich oder kleiner ist als der nominale I-Komponentenwert (–1/√10) der Symbole, die zu dem Satz SI11 gehören (d.h. ob der I-Signalwert in einer in 4 dargestellten Domäne 1 oder 2 liegt). Wenn die Entscheidungsschaltung 111-1 feststellt, daß der I-Signalwert in der Domäne 1 oder 2 liegt, gibt sie 1 als Wert eines Entscheidungsbits d1 an einen Wähler 112 aus. Wenn sie feststellt, daß der I-Signalwert nicht in dem Bereich 1 oder 2 liegt, gibt sie 0 an den Wähler 112 aus.
  • Die Entscheidungsschaltung 111-2 prüft, ob der zugeführte I-Signalwert gleich oder kleiner ist als der nominale I-Komponentenwert (1/√10) der Symbole, die zu dem Satz SI01) gehören, und größer ist als der nominale I-Komponentenwert (–1/√10) der Symbole, die zu dem Satz SI11 gehören, (d.h., ob der I-Signalwert in einer Domäne 3 liegt, die in 4 dargestellt ist). Wenn die Entscheidungsschaltung 111-2 feststellt, daß der I-Signalwert in der Domäne 3 liegt, gibt sie 1 als Wert eines Entscheidungsbits d2 an den Wähler 112 aus. Wenn sie feststellt, daß der I-Signalwert nicht in der Domäne 3 liegt, gibt sie 0 an den Wähler 112 aus.
  • Die Entscheidungsschaltung 111-3 prüft, ob der zugeführte I-Signalwert größer ist als der nominale I-Komponentenwert (–1/√10) der Symbole, die zu dem Satz SI01 gehören (d.h. ob der I-Signalwert in der Domäne 4 oder in der Domäne 5 von 4 liegt). Wenn die Entscheidungsschaltung 111-3 feststellt, daß der I-Signalwert in der Domäne 4 oder 5 liegt, gibt sie 1 als Wert eines Entscheidungsbits d3 an einen Wähler 112 aus. Wenn sie feststellt, daß der I-Signalwert nicht in der Domäne 4 oder 5 liegt, gibt sie 0 an den Wähler 112 aus.
  • Eine Konstanten-Generatorschaltung 115 liefert einen Wert, der gleich dem nominalen I-Komponentenwert si01 der Symbole ist, die zu dem Symbol-Teilsatz SI01 gehören, d.h. in diesem Fall si01 = 1/√10. Eine Subtrahierschaltung 116 berechnet die Differenz (si01 – RI) zwischen dem von der Konstanten-Generatorschaltung 115 gelieferten nominalen si01-Wert und dem Wert RI der I-Komponente des empfangenen Signals, die von der inversen Symbolstreuungsschaltung 33 zugeführt wird, und gibt das Rechenergebnis an den Wähler 112 aus.
  • Der Wähler 112 gibt einen Wert aus, der von einer Konstanten-Generatorschaltung 113 geliefert wird (den Maximalwert der Metrik, in diesem Fall 2/√10), wenn die Werte der Entscheidungsbits d1 bis d3 aus den Entscheidungsschaltungen 111-1 bis 111-3 (d1, d2, d3) = (1, 0, 0) sind. Dieser Wert wird als Metrik u' für das erste Bit der Daten an die inverse Bitstreuungsschaltung 101-1 ausgegeben. Der Wähler 112 gibt als Metrik u' einen Wert aus, der von einer Konstanten-Generatorschaltung 114 geliefert wird (den Minimalwert der Metrik, 0 in diesem Fall), wenn die Werte der Entscheidungsbits d1 bis d3 (d1, d2, d3) = (0, 0, 1) sind.
  • Der Wähler 112 gibt auch den von der Konstanten-Generatorschaltung 115 und der Addierschaltung (Subtrahierschaltung) 116 berechneten Wert (si01 – RI) aus, wenn die Werte der Entscheidungsbits d1 bis d3 (d1, d2, d3) = (0, 1, 0) sind. Dieser Wert wird als Metrik u' für das erste Bit der Daten an die inverse Bitstreuungsschaltung 101-1 ausgegeben.
  • Wie die durchgezogene mit "Metrik für erstes Bit" bezeichnete Linie in 4 zeigt, hat die Bit-Metrik u' einen Maximalwert (2/√10), wenn die I'-Komponente des empfangenen Signals in einem ersten Bereich liegt, der aus den Domänen 1 und 2 in 4 besteht. Die Bit-Metrik u' liegt bei dem Minimum (0), wenn die I'-Komponente des empfangenen Signals in einem zweiten Bereich liegt, der aus den Domänen 4 und 5 in 4 besteht, während die Bit-Metrik u' einen Wert zwischen dem minimalen und dem maximalen Wert hat, wenn die I'-Komponente in einem dritten Bereich liegt, der aus der Domäne 3 in 4 besteht. Auf diese Weise werden die Bereiche für das erste (höchstwertige) Bit der 4-Bit-Daten, die von jedem Signal transportiert werden, durch die Schaltung definiert.
  • Die Entscheidungsschaltung 121-1 prüft, ob der zugeführte I-Signalwert gleich oder kleiner ist als der nominale I-Komponentenwert (3/√10) der Symbole, die zu dem Satz SI10 gehören, oder größer als der nominale I-Komponentenwert (3/√10) der Symbole, die zu dem Satz SI00 gehören (d.h., ob der I-Signalwert sich in der Domäne 1 oder in der Domäne 5 von 5 befindet). Wenn die Entscheidungsschaltung 121-1 feststellt, daß der I-Signalwert in der Domäne 1 oder in der Domäne 5 liegt, gibt sie 1 als Wert eines Entscheidungsbits d4 an einen Wähler 122 aus. Wenn sie feststellt, daß der I-Signalwert nicht in der Domäne 1 oder in der Domäne 5 liegt, gibt sie 0 an den Wähler 122 aus.
  • Die Entscheidungsschaltung 121-2 prüft, ob der zugeführte I-Signalwert gleich oder kleiner ist als der nominale I-Komponentenwert (1/√10) der Symbole, die zu dem Satz SI11 gehören, und größer als der nominale I-Komponentenwert 3/√10 der Symbole, die zu dem Satz SI10 gehören (d.h., ob der I-Signalwert in der in 5 dargestellten Domäne 2 liegt). Wenn die Entscheidungsschaltung 121-2 feststellt, daß der I-Signalwert in der Domäne 2 liegt, gibt sie 1 als Wert eines Entscheidungsbits d5 an einen Wähler 122 aus. Wenn sie feststellt, daß der I-Signalwert nicht in der Domäne 2 liegt, gibt sie 0 an den Wähler 122 aus.
  • Die Entscheidungsschaltung 121-3 prüft, ob der zugeführte I-Signalwert gleich oder kleiner ist als der nominale I-Komponentenwert 1/√10 der Symbole, die zu dem Satz SI01 gehören, und größer als der nominale I-Komponentenwert (1/√10) der Symbole, die zu dem Satz SI11 gehören (d.h., ob der I-Signalwert in der in 5 dargestellten Domäne 3 liegt). Wenn die Entscheidungsschaltung 121-3 feststellt, daß der I-Signalwert in der Domäne 3 liegt, gibt sie 1 als Wert eines Entscheidungsbits d6 an den Wähler 122 aus. Wenn sie feststellt, daß der I-Signalwert nicht in der Domäne 3 liegt, gibt sie 0 an den Wähler 122 aus.
  • Die Entscheidungsschaltung 121-4 prüft, ob der zugeführte I-Signalwert gleich oder kleiner ist als der nominale I-Komponentenwert (3/√10) der Symbole, die zu dem Satz SI00 gehören, und größer als der nominale I-Komponentenwert 1/√10 der Symbole, die zu dem Satz SI01 gehören (d.h., ob der I-Signalwert in der in 5 dargestellt Domäne 4 liegt). Wenn die Entscheidungsschaltung 121-4 feststellt, daß der I-Signalwert in der Domäne 4 liegt, gibt sie 1 als Wert eines Entscheidungsbits d7 an den Wähler 122 aus. Wenn sie feststellt, daß der I-Signalwert nicht in der Domäne 4 liegt, gibt sie 0 an den Wähler 122 aus.
  • Eine Konstanten-Generatorschaltung 123 liefert einen Wert, der gleich dem nominalen I-Komponentenwert si00 der Symbole ist, die zu dem Symbol-Teilsatz SI00 gehören, d.h. in diesem Fall si00 = 3/√10. Eine Subtrahierschaltung 124 berechnet die Differenz (si00 – RI) zwischen dem nominalen si00-Wert, der von der Konstanten-Generatorschaltung 123 zugeführt wird, und dem Wert RI der I-Komponente des empfangenen Signals, der aus der inversen Symbolstreuungsschaltung 33 geliefert wird, und gibt das Rechenergebnis an den Wähler 122 aus.
  • Eine weitere Konstanten-Generatorschaltung 125 liefert einen Wert, der gleich dem nominalen I-Komponentenwert si10 der Symbole ist, die zu dem Symbol-Teilsatz SI10 gehören, d.h. im vorliegenden Fall si10 = 3/√10. Eine Subtrahierschaltung 126 berechnet die Differenz (RI – si10) zwischen dem Wert RI der I-Komponente des empfangenen Signals, die von der inversen Symbolstreuungsschaltung 33 zugeführt wird, und dem nominalen si10-Wert, der von der Konstanten-Generatorschaltung 125 geliefert wird, und gibt das Rechenergebnis an den Wähler 122 aus.
  • Der Wähler 122 gibt den von der Konstanten-Generatorschaltung 114 gelieferten Wert aus (den minimalen Wert der Metrik, 0 in diesem Fall), wenn die Werte der von den Entscheidungsschaltungen 121-1 bis 121-4 gelieferten Entscheidungsbits d4 bis d7 (d4, d5, d6, d7) = (1, 0, 0, 0) sind. Dieser Wert wird als Metrik x' für das dritte Datenbit an die inverse Bitstreuungsschaltung 101-3 ausgegeben. Der Wähler 122 gibt als Metrik x' den von der Konstanten-Generatorschaltung 113 gelieferten Wert aus (den maximalen Wert der Metrik, 2/√10 in diesem Fall), wenn die Werte der Entscheidungsbits d4 bis d7 (d4, d5, d6, d7) = (0, 0, 1, 0) sind.
  • Der Wähler 122 gibt den von der Konstanten-Generatorschaltung 125 und der Subtrahierschaltung 126 berechneten Wert (RI – si10) aus, wenn die Werte der Entscheidungsbits d4 bis d7 (d4, d5, d6, d7) = (0, 1, 0, 0) sind. Dieser Wert wird als Metrik x' für das dritte Bit der Daten an die inverse Bitstreuungsschaltung 101-3 ausgegeben. Der Wähler 122 gibt als Metrik den von der Konstanten-Generatorschaltung 123 und der Subtrahierschaltung 124 berechneten Wert (si00 – RI) aus, wenn die Werte der Entscheidungsbits d4 bis d7 (d4, d5, d6, d7) = (0, 0, 0, 1) sind.
  • Wie die mit "Metrik für drittes Bit" bezeichnete durchgezogene Linie in 5 zeigt, hat die Bit-Metrik x' einen maximalen Wert (2/√10), wenn die I'-Komponente des empfangenen Signals in einem ersten Bereich liegt, der aus der Domäne 3 in 5 besteht. Die Bit-Metrik x' liegt bei einem Minimum (0), falls die I'-Komponente des empfangenen Signals in einem zweiten Bereich liegt, der aus den Domänen 1 und 5 in 5 besteht, während die Bit-Metrik x' einen Wert zwischen dem minimalen und dem maximalen Wert hat, falls die I'-Komponente in einem dritten Bereich liegt, der aus den Domänen 2 und 4 in 5 besteht. Hier werden die Bereiche für das dritte Bit der 4-Bit-Daten, die von jedem Signal transportiert werden, wieder durch die Schaltung definiert. Wie ein Vergleich von 4 und 5 zeigt, unterscheiden sich die für das erste Bit (zum Einstellen der oben diskutierten ersten Bit-Metrik u') definierten Bereiche und die für das zweite Bit (zum Einstellen der dritten Bit-Metrik x') definierten Bereiche voneinander.
  • Die Metrik-Berechnungsschaltung 39-2 hat den gleichen Aufbau wie die Metrik-Berechnungsschaltung 39-1. Die Metrik-Berechnungsschaltung 39-2 berechnet jedoch Metriken v' und y' für das zweite bzw. vierte Datenbit auf der Basis des Werts der Q-Komponente jedes empfangenen Signals, das von der inversen Symbolstreuungsschaltung 33 geliefert wird. Die Schaltung 39-2 definiert Bereiche für das zweite Bit, die die gleichen sind wie die oben diskutierten Bereiche für das erste Bit. Die Schaltung 39-2 definiert auch Bereiche für das vierte Bit, die die gleichen sind wie die oben diskutierten Bereiche für das dritte Bit. Die Schaltung 39-2 gibt die Metriken v' und y' an die inversen Bitstreuungsschaltungen 101-2 bzw. 101-4 aus.
  • Jede der inversen Bitstreuungsschaltungen 101-i (i = 1,..., 4), die in 1 dargestellt sind, empfängt eine Sequenz von Bit-Metriken für das Bit i, die aus der Metrik-Berechnungsschaltung 39-1 oder 39-2 zugeführt werden. Jede inverse Bitstreuungsschaltung ist so ausgebildet, daß sie die Sequenz der Bit-Metriken in einer zu der von der Bitstreuungsschaltung 91-i des Senders (15) durchgeführten Umordnung inversen Weise umordet, um die ursprüngliche Reihenfolge der Bits wiederherzustellen. Die inversen Bitstreuungsschaltungen 101-i liefern die umgeordneten Sequenzen von Bit-Metriken an einen Parallel-Serienwandler 35.
  • Der Parallel-Serienwandler 35 ist so ausgebildet, daß er vier Datensequenzen in eine einzige Datensequenz umwandelt.
  • Die Biteinfügungsschaltung 36 fuhrt eine Operation durch, die zu der Operation der Bitlöschschaltung 3 von 15 invers ist. Das heißt, es wird die obige Löschkarte
    X: 10
    Y: 11
    benutzt, um ein beliebiges Blinddatenelement (0 in diesem Fall) in die Datensequenz einzufügen, und die Datensequenz wird in zwei Sequenzen X und Y geteilt. Die der Einfügungsschaltung 36 zugeführten Daten werden von dem Parallel-Serienwandler 35 in der Reihenfolge u1, v1, x1, y1, u2, v2, x2, y2 ... geliefert. Die Blinddatenelemente werden periodisch an den Positionen unmittelbar vor jedem dritten Bit in die Datensequenz eingefügt, so daß als Daten X
    u1, 0, y1, 0, x2, ...
    in dieser Reihenfolge und als Daten Y
    v1, x1, u2, v2, y2, ...
    in dieser Reihenfolge ausgegeben werden.
  • Die Biteinfügungsschaltung 36 liefert Datensequenzen X und Y an einen Viterbi-Dekodierer 37. Die Biteinfügungsschaltung liefert auch ein Flag, das dem Viterbi-Dekodierer 37 die Einfügungsposition jedes Blinddatenelements anzeigt.
  • 6 zeigt ein Beispiel des Viterbi-Dekodierers 37. In diesem Beispiel wird die Datensequenz X (der Wert, der der Metrik u für das erste Bit oder der Metrik x für das dritte Bit entspricht) von einer Biteinfügungsschaltung 36 einem Eingang 62-1 zugeführt, während die Datensequenz Y (der Wert, der der Metrik v für das zweite Bit oder der Metrik y für das vierte Bit entspricht) von der Biteinfügungsschaltung 36 einem Eingang 62-2 zugeführt wird.
  • Der über den Eingang 62-1 eingegebene Wert X wird einem Wähler 134-1 und einer Subtrahierschaltung 131-1 zugeführt. Die Subtrahierschaltung 131-1 subtrahiert X von dem maximalen Wert der Bit-Metrik, d.h. in diesem Fall von 2/√10, und gibt die Differenz an einen Wähler 134-3 aus. Der über den Eingang 62-2 eingegebene Wert Y wird einem Wähler 134-2 und einer Subtrahierschaltung 131-2 zugeführt. Die Subtrahierschaltung 131-2 subtrahiert Y von dem maximalen Y-Wert (2/√10) und gibt die Differenz an einen Wähler 134-4 aus.
  • Dem Wähler 134-1 wird der Wert 0, der von einer Konstanten-Generatorschaltung 135-1 ausgegeben wird, und der Wert X von dem Eingang 62-1 zugeführt. Wenn die Biteinfügungsschaltung 36 ein Flag, das die Einfügung in X anzeigt, ausgibt und dem Wähler 134-1 zugeführt wird, wählt der Wähler 134-1 den von der Konstanten-Generatorschaltung 135-1 erzeugten Wert 0 aus. Wenn kein Flag zugeführt wird, das die Einfügung in X anzeigt, wählt der Wähler 134-1 den Wert X aus. Der Wähler 134-1 liefert den ausgewählten Wert an Addierschaltungen 132-1 und 132-2.
  • Dem Wähler 134-2 wird der von einer Konstanten-Generatorschaltung 135-2 ausgegebene Wert 0 und der Wert Y von dem Eingang 62-2 zugeführt. Wenn die Biteinfügungsschaltung 36 ein Flag, das die Einfügung in Y anzeigt, ausgibt und dem Wähler 134-2 zuführt, wählt der Wähler 134-2 den von der Konstanten-Generatorschaltung 135-2 erzeugten Wert 0 aus. Wenn kein die Einfügung in Y anzeigendes Flag zugeführt wird, wählt der Wähler 134-2 den Wert Y aus. Der Wähler 134-2 liefert den ausgewählten Wert an Addierschaltungen 132-1 und 132-3.
  • Dem Wähler 134-3 wird der von einer Konstanten-Generatorschaltung 135-3 ausgegebene Wert 0 sowie der von der Subtrahierschaltung 131-1 ausgegebene Wert zugeführt, der durch Subtrahieren des Werts X von dem Maximalwert von X gewonnen wird. Wenn die Biteinfügungsschaltung 36 ein Flag, das die Einfügung in X anzeigt, ausgibt und dem Wähler 134-3 zuführt, wählt der Wähler 134-3 den von der Konstanten-Generatorschaltung 135-3 erzeugten Wert 0 aus. Wenn kein Flag zugeführt wird, das eine Einfügung in X anzeigt, wählt der Wähler 134-3 den Wert aus, der durch Subtrahieren des Werts X von dem Maximalwert für X gewonnen wird. Der Wähler 134-3 liefert den ausgewählten Wert an Addierschaltungen 132-3 und 132-4.
  • Dem Wähler 134-4 wird der Wert 1 zugeführt, der von einer Konstanten-Generatorschaltung 135-4 ausgegeben wird, sowie der Wert, der durch Subtrahieren des Werts Y von dem Maximalwert von Y gewonnen wird und von der Subtrahierschaltung 131-2 ausgegeben wird. Wenn die Biteinfügungsschaltung 36 ein Flag, das eine Einfügung in Y anzeigt, ausgibt und dem Wähler 134-4 zuführt, wählt der Wähler 134-4 den von der Konstanten-Generatorschaltung 135-4 erzeugten Wert 1 aus. Wenn kein eine Einfügung in Y anzeigendes Flag zugeführt wird, wählt der Wähler 134-4 den Wert aus, der durch Subtrahieren des Werts Y von dem Maximalwert für Y gewonnen wird. Der Wähler 134-4 liefert den ausgewählten Wert an Addierschaltungen 132-2 und 132-4.
  • Die Addierschaltung 132-1 berechnet die Summe aus dem von dem Wähler 134-1 gelieferten Wert und dem von dem Wähler 134-2 gelieferten Wert und gibt die Summe als Zweig-Metrik BM00 aus. Die Addierschaltung 132-2 berechnet die Summe aus dem von dem Wähler 134-1 gelieferten Wert und dem von dem Wähler 134-4 gelieferten Wert und gibt die Summe als Zweig-Metrik BM01 aus. In ähnlicher Weise berechnet der Addierer 132-3 die Summe aus den von dem Wähler 134-2 gelieferten Wert und dem von dem Wähler 134-3 gelieferten Wert und gibt die Summe als Zweig-Metrik BM10 aus, und die Addierschaltung 134-2 berechnet die Summe aus dem von dem Wähler 134-3 gelieferten Wert und dem von dem Wähler 134-4 gelieferten Wert und gibt die Summe als Zweig-Metrik BM11 aus.
  • Das Ausgangssignal BM00 der Addierschaltung 132-1 und das Ausgangssignal BM11 der Addierschaltung 132-4 werden ACS-Schaltungen 133-1 und 133-3 zugeführt. Das Ausgangssignal BM01 der Addierschaltung 132-2 und das Ausgangssignal BM10 der Addierschaltung 132-3 werden ACS-Schaltungen 133-2 und 133-4 zugeführt.
  • Das Ausgangssignal SM00 einer Zustands-Metrik-Speichereinheit 66-1 und das Ausgangssignal SM01 einer Zustands-Metrik-Speichereinheit 66-2 werden ebenfalls den ACS-Schaltungen 133-1 und 133-3 zugeführt. Das Ausgangssignal SM10 einer Zustands-Metrik-Speichereinheit 66-3 und das Ausgangssignal SM11 einer Zustands-Metrik-Speichereinheit 66-4 werden ebenfalls den ACS-Schaltungen 133-2 und 133-4 zugeführt.
  • Die ACS-Schaltungen 133-1 bis 133-4 berechnen aus den zugeführten Zweig- und Zustands-Metriken neue Zustands-Metriken, indem sie diese Metriken addieren, und geben die Berechnungsergebnisse an die Zustands-Metrik-Speichereinheiten 66-1 bis 66-4 aus. Sie geben außerdem die einem ausgewählten Pfad entsprechenden Informationen SEL00 bis SEL11 an einen Pfadspeicher 65 aus.
  • In den übrigen Aspekten entspricht die Konfiguration des Viterbi-Dekodierers 37 dieses Ausführungsbeispiels derjenigen von 12. Deshalb kann auf eine weitergehende Beschreibung verzichtet werden.
  • Mit Ausnahme der oben beschriebenen Merkmale entspricht die Konfiguration des in 1 dargestellten Datenempfängers derjenigen von 11. Deshalb wird auf eine weitergehende Beschreibung verzichtet. Bei einem Verfahren gemäß der Erfindung wird der in 1 dargestellte Datenempfänger betrieben, so daß er die von dem Sender von 15 gesendeten Daten empfängt.
  • Der Demodulator 32 demoduliert ein von der Antenne 31 empfangenes Signal und gibt Daten in der Form von I- und Q-Komponenten der empfangenen Signale an die inverse Symbolstreuungsschaltung 33 aus. Die inverse Symbolstreuungsschaltung 33 verarbeitet die I- und Q-Komponentendaten durch eine inverse Symbolstreuung und gibt eine I-Komponente I' an die Metrik-Berechnungsschaltung 39-1 und eine Q-Komponente Q' an die Metrik-Berechnungsschaltung 39-2 aus.
  • Die Metrik-Berechnungsschaltung 39-1 berechnet Metriken u' und x' für das erste und dritte Bit, die durch jedes der empfangenen Signale aus der zugeführten I-Komponente I' bezeichnet werden. Die Schaltung 39-1 gibt die Metrik u' für das erste Bit an die inverse Bitstreuungsschaltung 101-1 und die Metrik x' für das dritte Bit an die inverse Bitstreuungsschaltung 101-3 aus.
  • In ähnlicher Weise berechnet die Metrik-Berechnungsschaltung 39-2 Metriken v' und y' für das zweite und vierte Bit, die durch jedes empfangene Signal aus der zugeführten Q-Komponente Q' bezeichnet werden. Die Schaltung 39-2 gibt die Metrik v' für das zweite Bit an die inverse Bitstreuungsschaltung 101-2 und die Metrik y' für das vierte Bit an die inverse Bitstreuungsschaltung 101-4 aus.
  • Die Metrik-Berechnung in den Metrik-Berechnungsschaltungen 39-1 und 39-2 wird im folgenden beschrieben. Wenn das Signal empfangen wird, stellen die von diesen Schaltungen berechneten Bit-Metriken für jedes der ein vorbestimmtes empfangenes Signal bildenden Bits eine enge Approximierung einer a-Posteriori-Wahrscheinlichkeit dar, die in dem folgenden Ausdruck vorgeschrieben ist. P(bi = 0|R) = P(bi = 0∩R)/P(R) (3)
  • In dieser Gleichung repräsentiert P(bi = 0|R) die konditionale a-Posteriori-Wahrscheinlichkeit, daß das Bit i (bi) (das erste, zweite, dritte oder vierte Bit) eines übertragenen Symbols gleich 0 ist, wenn das empfangene Signal R(I, Q) empfangen wird, P(R) repräsentiert die Wahrscheinlichkeit des Signals R(I, Q), das gerade empfangen wird, und P(bi = 0∩R) repräsentiert die Wahrscheinlichkeit der Übertragung eines Symbols, in dem das Bit i gleich 0 ist und den Empfang des empfangenen Signals R(I, Q).
  • In ähnlicher Weise kann die konditionale a-Posteriori-Wahrscheinlichkeit, daß das Bit i eines gesendeten Symbols gleich 1 ist, wenn das empfangene Signal R(I, Q) empfangen wird, durch die folgende Gleichung gewonnen werden: P(bi = 1|R) = P(bi = 1∩R)/P(R) (4)
  • In dieser Gleichung repräsentiert P(bi = 1|R) die konditionale a-Posteriori-Wahrscheinlichkeit, daß das Bit i eines gesendeten Symbols gleich 1 ist, wenn das empfangene Signal R(I, Q) empfangen wird, und P(bi = 1∩R) repräsentiert die Wahrscheinlichkeit der Übertragung eines Symbols, in dem das Bit i gleich 1 ist und den Empfang des empfangenen Signals R(I, Q).
  • Die konditionale a-Posteriori-Wahrscheinlichkeit, daß das Bit i eines gesendeten Symbols gleich 1 ist, wenn das empfangene Signal R(I, Q) empfangen wird, kann auch durch die folgende Gleichung gewonnen werden: P(bi = 1|R) = 1 – P(bi = 0|R) (5)
  • In diesem Ausführungsbeispiel berechnet die Metrik-Berechnungsschaltung 39-1 Metriken für das erste und dritte Bit eines Symbols der I-Komponente eines empfangenen Signals, während die Metrik-Berechnungsschaltung 39-2 Metriken für das zweite und vierte Bit des Symbols aus der Q-Komponente berechnet.
  • Die in 4 in gestrichelten Linien dargestellte Kurve zeigt die Wahrscheinlichkeit P(b'1 = 0|RI), daß das erste Bit b' 1 der durch die I-Komponente RI des empfangenen Signals R bezeichnete Bit-Sequenz gleich 0 ist, über dem Wert der I-Komponente. Das heißt, die Kurve in gestrichelten Linien ist eine Graphik der Wahrscheinlichkeit, daß das gesendete Symbol zu dem Teilsatz SI01 oder SI00 (3) gehört, über dem Wert der I-Komponente in dem empfangenen Signal. Diese Wahrscheinlichkeit ist gleich der konditionalen a-Posteriori-Wahrscheinlichkeit (= P(b1 = 0|R)) für das erste Symbol-Bit.
  • Wie die durchgezogene Linie in 4 zeigt, ist die Bit-Metrik für das erste Datenbit mit der durch die gestrichelte Linie (= P(b1 = 0|R) dargestellten Wahrscheinlichkeit invers korreliert. So wird die Bit-Metrik für das erste Bit auf einen Maximalwert gesetzt, wenn die I-Komponente RI des empfangenen Signals in der Domäne 1 oder 2 liegt (die kleineren Werte der Wahrscheinlichkeit P(b'1 = 0|RI) entspricht), d.h. wenn der Wert der I-Komponente in dem für das erste Bit definierten ersten Bereich liegt. Die Bit-Metrik für das erste Datenbit wird auf einen Minimalwert gesetzt, wenn die I-Komponente des empfangenen Signals in der Domäne 4 oder 5 liegt, die größeren Werten der Wahrscheinlichkeit P(b'1 = 0|RI) entsprechen, d.h. wenn der Wert der I-Komponente in dem zweiten Bereich liegt. Anders gesagt, die Bit-Metrik ist mit P(b'1 = 1|RI) direkt korreliert.
  • Wenn der Wert der I-Komponente des empfangenen Signals in der Domäne 3 (dritter Bereich) liegt, die dem Wahrscheinlichkeitsbereich P(b'1 = 0 RI) entspricht, in dem die Wahrscheinlichkeit P(b'1 = 0 RI) sich erheblich ändert, wenn sich der Wert der I-Komponente ändert, wird die Bit-Metrik für das erste Datenbit durch lineare Interpolation nach dem folgenden Ausdruck berechnet: ||si01 – RI|| (6)||a – b|| repräsentiert den euklidischen Abstand zwischen a und b. Da in diesem Fall si01 und RI Skalare sind, ist ||si01 – RI|| gleich |si01 – RI| (dem Absolutwert von (Si01 – RI)).
  • Für die Domäne 3 wird die Wahrscheinlichkeit P(b'1 = 0|RI) durch die folgende Exponentialfunktion approximiert: P(b'1 = 0|RI) = A exp(-B||RI – SI01||) (7)
  • Wenn das erste Bit b' 1 gleich 1 ist, kann die Wahrscheinlichkeit P(b'1 = 1|RI) auch durch die folgende Exponentialfunktion approximiert werden: P(b'1 = 1|RI) = A exp(-B||RI – SI11||) (8)Streng genommen ist es notwendig, daß die Gleichung P(b'1 = 0|RI) + (P(b'1 = 1|RI) = 1 (9)befriedigt wird. Wenn der Wert der I-Komponente des empfangenen Signals in der Domäne 3 liegt, werden jedoch geeignete Konstanten A und B ausgewählt, um die Approximierung herbeizuführen. Die lineare Approximation des Ausdrucks (6) führt zu einer engen Approximierung des Werts der Wahrscheinlichkeit P(b'1 = 1|RI), die nach der Exponentialfunktion (8) berechnet ist, multipliziert mit einer Konstanten (2/√10).
  • Da der Viterbi-Dekodierer 37 nach Maßgabe der Magnituden der Metriken einen Pfad maximaler Wahrscheinlichkeit auswählt, ist es nicht unbedingt erforderlich, irgendwelche speziellen festen Konstanten A und B in den Gleichungen (8) und (9) in Bezug auf alle Metriken auszuwählen. Anders gesagt, die von dem Viterbi-Dekodierer gewonnenen Ergebnisse werden nicht beeinträchtigt, wenn alle Bit-Metriken mit der gleichen Konstanten multipliziert werden Aus dem gleichen Grund kann ein Wert, der durch Multiplizieren des Logarithmus der oben beschriebenen Wahrscheinlichkeit P(b'1 = 0|RI) mit –1 gewonnen wird, als Bit-Metrik behandelt werden.
  • In vorliegenden Ausführungsbeispiel wird deshalb der Wert ||RI – SI01|| als Metrik für b'1 = 0 in der Domäne 3 benutzt. Der Wert ||RI – SI11|| kann als Metrik für b'1 = 1 in der Domäne 3 benutzt werden.
  • Die in 5 in gestrichelten Linien dargestellte Kurve ist eine Graphik der Wahrscheinlichkeit P(b'2 = 0|RI), daß das zweite Bit b'2, das durch die I-Komponente RI des empfangenen Signals R bezeichnet wird, gleich 0 ist. Das durch die I-Komponente des empfangenen Signals bezeichnete zweite Bit b'2 ist das dritte Bit der vier Bits, die durch das empfangene Signal bezeichnet werden. Somit ist P(b'2' = 0|RI) = P(b3 = 0|R).
  • Wie die hindurchgezogene Linie in 5 zeigt, wird die Bit-Metrik für das dritte Datenbit auf den Maximalwert gesetzt, wenn der Wert der I-Komponente RI des empfangenen Signals in der Domäne 3 liegt, dem ersten für das Bit b3 definierten Bereich, in dem die Wahrscheinlichkeiten P(b'2 = 0|RI) und damit P(b3 = 0|RI) auf einem Minimum liegen. Umgekehrt wird die Bit-Metrik für das dritte Datenbit auf den Minimalwert gesetzt, wenn der Wert der I-Komponente des empfangenen Signals in der Domäne 1 oder 5 liegt, dem zweiten für das Bit b3 definierten Bereich, in dem die Wahrscheinlichkeiten P(b'2 = 0|RI) und P(b3 = 0|RI) ein Maximum haben. Hier ist die Bit-Metrik wieder mit der Wahrschein lichkeit invers korreliert, daß als das in Frage stehende Bit ein Bit-Wert 0 gesendet wurde (P(b3 = 0|RI)).
  • Wenn der Wert der I-Komponente des empfangenen Signals in der Domäne 2 liegt (einem Teil des für das Bit b3 definierten dritten Bereichs), in der die Wahrscheinlichkeiten P(b'2 = j0|RI) und P(b3 = 0|RI) sich mit einer Änderung des Werts RI rasch ändern, wird die Bit-Metrik für das dritte Datenbit durch lineare Interpolation nach dem folgenden Ausdruck berechnet: ||RI – SI10|| (10)
  • Für die Domäne 2 wird die Wahrscheinlichkeit P(b'2 = 0|RI) durch folgende Exponentialfunktion approximiert: P(b'2 = 0|RI) = A2 exp(-B2||RI – SI10||) (11)
  • Die Wahrscheinlichkeit P(b'2 = 1|RI), daß das zweite Bit b'2 gleich 1 ist, kann ebenfalls durch die folgende Exponentialfunktion approximiert werden: P(b'2 = 1|RI) = A2 exp(-B2||RI – SI11||) (12)
  • Da der Viterbi-Dekodierer 37 nach Maßgabe der Magnituden der Metriken einen Pfad maximaler Wahrscheinlichkeit auswählt, ist es auch hier nicht unbedingt notwendig, spezielle feste Konstanten A2 und B2 in den Gleichungen (11) und (12) bezüglich aller Metriken auszuwählen. Aus dem gleichen Grund kann ein Wert als Metrik behandelt werden, der durch Multiplizieren des Logarithmus der oben beschriebenen Wahrscheinlichkeit P(b'2 = 0|RI) mit –1 gewonnen wird.
  • Deshalb wird der Wert ||RI – SI10|| als Metrik für b'2 = 0 in der Domäne 2 benutzt. Der Wert ||RI – SI11|| kann ebenfalls als Metrik für b'2 = 1 benutzt werden. Auch hier approximiert der lineare Ausdruck den exakteren Exponentialausdruck für die Wahrscheinlichkeit.
  • Wenn die I-Komponente des empfangenen Signals in der Domäne 4 liegt, einem anderen Teil des für das Bit b3 (Bit b'2') definieren dritten Bereichs, in dem die Wahrscheinlichkeiten P(b'2 = 0|RI) und P(b3 = 0|RI) sich mit einer Änderung des Werts der I-Komponente des empfangenen Signals rasch ändern, wird die Metrik für das dritte Datenbit durch lineare Interpolation nach dem folgenden Ausdruck berechnet: ||SI00 – RI|| (13)
  • Bezüglich der Domäne 4 wird die Wahrscheinlichkeit P(b'2 = 0|RI) durch die folgende Exponentialfunktion approximiert: P(b'2 = 0|RI) = A3 exp(-B3||RI – SI10||) (14)
  • Die entgegengesetzte Wahrscheinlichkeit P(b'2 = 1|RI), daß das Bit b'2 (Bit b3) gleich 1 ist, kann auch durch die folgende Exponentialfunktion approximiert werden: P(b'2 = 1|RI) = A3 exp(-B3||RI – SI11||) (15)
  • Da der Viterbi-Dekodierer 37 nach Maßgabe der Magnituden der Metriken einen Pfad maximaler Wahrscheinlichkeit auswählt, ist es auch hier nicht unbedingt notwendig, irgendwelche speziellen festen Konstanten A3 und A4 in den Gleichungen (14) und (15) für alle Metriken auszuwählen. Aus dem gleichen Grund kann ein Wert als Metrik behandelt werden, der durch Multiplizieren des Logarithmus der oben beschriebenen Wahrscheinlichkeit P(b'2 = 0|RI) mit –1 gewonnen wird.
  • Deshalb wird der Wert ||RI – SI00|| als Metrik für b'2 = 0 in der Domäne 4 benutzt. Der Wert ||RI – SI01|| kann als Metrik für b'2 = 1 benutzt werden.
  • In der gleichen Weise wie die Metrik-Berechnungsschaltung 39-1 berechnet die Metrik-Berechnungsschaltung 39-2 Metriken für das zweite und vierte Datenbit.
  • Wie oben beschrieben wurde, werden als Metrikwerte ein vorbestimmter Maximalwert, ein vorbestimmter Minimalwert sowie durch lineare Interpolation berechnete Werte benutzt. Deshalb können die Bit-Metriken durch einfache arithmetische Operationen gewonnen werden, so daß eine sehr schnelle Verarbeitung mit einer kleinen, relativ einfachen Schaltung gewonnen werden können, wie dies oben anhand von 2 diskutiert wurde.
  • Die auf diese Weise mit Hilfe der Metrik-Berechnungsschaltungen 39-1 und 39-2 berechneten Metriken u', v', x' und y' erfahren in den inversen Bitstreuungsschaltungen 101-1 bis 101-4 eine inverse Bitstreuung und werden anschließend durch den Parallel-Serienwandler 35 aus vier Datensequenzen in eine Datensequenz umgewandelt. Die resultierende Datensequenz wird der Biteinfügungsverarbeitung unterzogen und in zwei Datensequenzen X und Y umgewandelt, wobei die Löschkarte benutzt wird, wie dies oben diskutiert wurde.
  • Der Viterbi-Dekodierer 37 führt die Viterbi-Dekodierung nach Maßgabe des Zustandsübergangs des Faltungskodierers 2 aus, um die reproduzierte Information 38 zu gewinnen. Das heißt, der Viterbi-Dekodierer führt eine zu der in dem Kodierer 2 ausgeführten Faltungskodierung inverse Dekodieroperation durch. Als Nächstes wird die Arbeitsweise des Viterbi-Dekodierers 37 näher erläutert.
  • Die Wähler 134-1 und 134-3 geben den Wert 0 aus, um die Zweig-Metrik-Wahrscheinlichkeitsberechnung von Blinddaten zu annullieren, wenn ihnen ein in der Biteinfügungsschaltung 36 in X eingefügtes Blinddatenelement und ein Flag zugeführt wird, das die Einfügung in X anzeigt.
  • Die Wähler 134-2 und 134-4 geben ebenfalls den Wert 0 aus, um die Zweig-Metrik-Wahrscheinlichkeitsberechnung von Blinddaten zu annullieren, wenn ihnen ein in der Biteinfügungsschaltung 36 in Y eingefügtes Blinddatenelement und ein Flag zugeführt wird, das die Einfügung in Y anzeigt.
  • Das heißt, da die Zweig-Metrik-Berechnung in den Addierschaltungen 132-1 bis 132-4 und die Zustands-Metrik-Berechnung in den ACS-Schaltungen 122-1 bis 122-4 jeweils als Addition (wird weiter unten beschrieben) ausgeführt werden, wird anstelle eines Blinddatenelements der Wert 0 ausgegeben, um einen Einfluß des Blinddatenelements auf das Ergebnis der Zweig-Metrik-Berechnung zu verhindern.
  • Wenn hingegen kein Blinddatenelement in X eingefügt ist, wird der von der Biteinfügungsschaltung 36 gelieferte Wert X den Addierschaltungen 132-1 und 132-2 über den Wähler 134-1 zugeführt, und der durch Subtrahieren des Werts X von dem Maximalwert von X gewonnene Wert wird den Addierschaltungen 132-3 und 132-4 zugeführt.
  • Wenn kein Blinddatenelement in Y eingefügt ist, wird in ähnlicher Weise der von der Biteinfügungsschaltung 36 gelieferte Wert Y den Addierschaltungen 132-1 und 132-3 über den Wähler 134-2 zugeführt, und der durch Subtrahieren des Werts Y von dem Maximalwert von Y gewonnene Wert wird den Addierschaltungen 132-2 und 132-4 zugeführt.
  • Die Addierschaltung 132-1 berechnet die Summe aus den Daten X, die der Wahrscheinlichkeit entsprechen, daß das erste Bit des Ausgangssignals der Biteinfügungsschaltung 36 gleich 0 ist, oder daß das dritte Bit gleich 0 ist, und den Daten Y, die der Wahrscheinlichkeit entsprechen, daß das zweite Bit gleich 0 ist oder daß das viert Bit gleich 0 ist, und gibt die Summe als Zweig-Metrik BM00 aus. Diese Zweig-Metrik BM00 entspricht dem Code-Ausgangssignal 00 des Faltungskodierers 2.
  • In ähnlicher Weise berechnet die Addierschaltung 132-2 die Summe aus (i) dem Wert X, der der Wahrscheinlichkeit entspricht, daß das erste Bit des Ausgangssignals der Biteinfügungsschaltung 36 gleich 0 ist, oder daß das dritte Bit gleich 0 ist, und (ii) dem Wert der Differenz zwischen Y und dem Maximalwert von Y, wobei diese Differenz der Wahrscheinlichkeit entspricht, daß das zweite Bit gleich 1 ist oder daß das vierte Bit gleich 1 ist. Die Addierschaltung 132-2 gibt die Summe als Zweig-Metrik BM01 aus. Diese Zweig-Metrik BM01 entspricht dem Code-Ausgangssignal 01 des Faltungskodierers 2.
  • Die Addierschaltung 132-3 berechnet die Summe aus (i) der Differenz zwischen X und dem Maximalwert von X, wobei diese Differenz der Wahrscheinlichkeit entspricht, daß das erste Bit des Ausgangssignals der Biteinfügungsschaltung 36 gleich 1 ist, oder daß das dritte Bit gleich 1 ist, und (ii) dem Wert Y, der der Wahrscheinlichkeit entspricht, daß das zweite Bit gleich 0 ist oder daß das vierte Bit gleich 0 ist. Die Schaltung 132-3 gibt die Summe als Zweig-Metrik BM10 aus. Diese Zweig-Metrik BM10 entspricht dem Code-Ausgangssignal 10 des Faltungskodierers 2.
  • Die Addierschaltung 132-4 berechnet die Summe aus (i) der Differenz zwischen X und dem Maximalwert von X, wobei diese Differenz der Wahrscheinlichkeit entspricht, daß das erste Bit des Ausgangssignals der Biteinfügungsschaltung 36 gleich 1 ist, oder daß das dritte Bit gleich 1 ist, und (ii) der Differenz zwischen Y und dem Maximalwert von Y, wobei die Differenz der Wahrscheinlichkeit entspricht, daß das zweite Bit gleich 1 ist oder daß das vierte Bit gleich 1 ist. Die Schaltung 132-4 gibt die Summe als Zweig-Metrik BM11 aus. Diese Zweig-Metrik BM11 entspricht dem Code-Ausgangssignal 11 des Faltungskodierers 2.
  • Wenn ein in X oder Y eingefügtes Blinddatenelement zugeführt wird, wählt das entsprechende Exemplar der Wähler 132-1 bis 132-4 anstelle des Blinddatenelements den Wert 0 aus, so daß die Addierschaltungen 132-1 bis 132-4 als Zweig-Metriken die Eingangswerte ausgeben, die nicht dem Blinddatenelement entsprechen, ohne sie zu verändern. Das heißt, die Addierschaltungen addieren 0 zu den Eingangswerten, die nicht den Blinddaten entsprechen.
  • Die ACS-Schaltungen 133-1 bis 133-4, die in der gleichen Weise arbeiten wie die ACS-Schaltungen 64-1 bis 64-4 von 14, aktualisieren die Werte der Zustands-Metriken SM01 bis SM11.
  • Bezüglich der übrigen Aspekte arbeitet der Viterbi-Dekodierer 37 in der gleichen Weise wie der Viterbi-Dekodierer von 12. Deshalb kann auf eine weitere Beschreibung der Arbeitsweise des Viterbi-Dekodierers 37 verzichtet werden.
  • In den oben beschriebenen Ausführungsbeispielen werden nach einem 16-QAM-Modulationsschema modulierte Daten demoduliert und dekodiert. Die vorliegende Erfindung ist jedoch auch vorteilhaft bei anderen mehrwertigen Multikomponenten-Modulationssystemen, wie 64-QAM oder 256-QAM, einsetzbar, in denen jedes Symbol mehr als zwei Bits repräsentiert. Die Erfindung kann auch auf andere mehrwertige Multikomponenten-Modulationssysteme angewendet werden. In einigen dieser Systeme unterscheidet sich das Bit-Wert-Änderungsmuster für eine Komponente von dem Bit-Wert-Änderungsmuster für die andere Komponente. Somit können Bereiche, die für die mit einer Komponente verknüpften Bits definiert sind, von den Bereichen differieren, die für die mit der anderen Kompo nente verknüpften Bits definiert sind. Außerdem kann mit jeder Komponente des Signals eine unterschiedliche Zahl von Bits verknüpft sein, oder eine Komponente kann lediglich ein Bit darstellen. Obwohl herkömmliche Modulationssysteme zwei orthogonale Komponenten benutzen, kann die vorliegende Erfindung auch auf Modulationssysteme angewendet werden, die in jedem gesendeten Signal eine größere Zahl von Komponenten aufweisen. Multikomponenten-Modulationssysteme sind auch als Mehrphasen-Modulationssysteme bekannt.
  • Die vorliegende Erfindung kann mit jedem beliebigen Übertragungsmedium benutzt werden. Das heißt, obwohl die oben diskutierten Sender und Empfänger elektromagnetische (Funk)-Wellen als Übertragungsmedium benutzen, kann die Erfindung auch mit optischen Übertragungsmedien benutzt werden, z.B. bei der Kodierung und Dekodierung von Daten, die in einem optischen Glasfaser-Übertragungssystem gesendet werden.
  • Anstelle der Bitstreuungs- und Symbolstreuungsprozesse und der entsprechenden inversen Prozesse, die in den oben diskutierten Ausführungsbeispielen benutzt werden, können auch beliebige andere Bitstreuungs-Algorithmen und/oder Symbolstreuungs-Algorithmen und die entsprechenden inversen Bitstreuungs- und Symbolstreuungs-Prozesse benutzt werden. Außerdem können die dargestellten Bitlösch- und Biteinfügungs-Prozesse durch andere substituiert werden.
  • In wieder anderen Ausführungsbeispielen können Merkmale, wie die Bitstreuung, die Symbolstreuung und/oder das Bitlöschen in dem Sender entfallen, wobei in diesem Fall der entsprechende inverse Prozeß in dem Empfänger entfällt.
  • Die oben beschriebenen Viterbi-Dekodierer können auch durch andere Dekodierertypen ersetzt werden. Wenn ein Faltungscode benutzt wird, ist der vorteilhafteste Dekodierer ein Dekodierer für den wahrscheinlichsten Pfad, d.h. ein Dekodierer, der den Inhalt der reproduzierten Daten bestimmt, indem der wahrscheinlichste Pfad bestimmt wird, oder Serien von Zuständen, die durch die empfangenen Daten repräsentiert werden. Die Dekodierschaltung und andere der oben beschriebenen Schaltungen können insgesamt oder teilweise durch programmierbare Mikroprozessoren ersetzt werden, die so programmiert sind, daß sie äquivalente Funktionen ausführen.
  • Diese und andere Variationen und Kombinationen der oben diskutierten Merkmale können benutzt werden, ohne daß dadurch die vorliegende Erfindung verlassen wird. Die vorangehende Beschreibung der bevorzugten Ausführungsbeispiele sollte lediglich als Illustration und nicht als Beschränkung der in den Ansprüchen definierten Erfindung betrachtet werden.

Claims (9)

  1. Datenempfänger zum Empfangen von Daten, die eine Serie von Multikomponentensignalen enthalten, die Symbole repräsentieren, welche aus einem Satz von möglichen mehrwertigen Multikomponentensymbolen ausgewählt sind, wobei jede Komponente des Signals Werte mehrerer Bits kennzeichnet und jedes Bit mit einer Komponente des Signals verknüpft ist, wobei der Empfänger aufweist: eine Ermittlungseinrichtung (32) zum Bestimmen des Werts jeder Komponente aus jedem empfangenen Signal, eine Bit-Metrik-Einstelleinrichtung (39-1, 39-2) zum Einstellen eines Werts einer Bit-Metrik für jedes durch das Signal gekennzeichnete Bit auf der Basis, ob der Wert der mit diesem Bit verknüpften Signalkomponente einem ersten, zweiten oder dritten Bereich angehört, die für jedes Bit vordefiniert sind, und wobei die Bit-Metrik-Einstelleinrichtung (39-1, 39-2) bewirkt, daß die Bit-Metrik für jedes Bit so eingestellt wird, daß (a) die Bit-Metrik einen vorbestimmten maximalen Wert hat, wenn die mit dem Bit verknüpfte Komponente in dem für dieses Bit definierten ersten Bereich liegt, (b) die Bit-Metrik einen vorbestimmten minimalen Wert hat, wenn die mit dem Bit verknüpfte Komponente in dem für dieses Bit definierten zweiten Bereich liegt, und (c) die Bit-Metrik einen Zwischenwert zwischen dem maximalen und dem minimalen Wert hat, wenn die mit dem Bit verknüpfte Komponente in dem für dieses Bit definierten dritten Bereich liegt, und eine Dekodiereinrichtung (37) zum Dekodieren des empfangenen Signals unter Verwendung der von der Bit-Metrik-Einstelleinrichtung eingestellten Bit-Metriken, dadurch gekennzeichnet, daß die Bit-Metrik-Einstelleinrichtung (39-1, 39-2) bewirkt, daß der Wert jeder Bit-Metrik so eingestellt wird, daß sie einen durch lineare Interpolation zwischen dem minimalen Wert und dem maximalen Wert gegebenen Zwischenwert hat, wenn die mit dem Bit verknüpfte Komponente in dem dritten Bereich liegt. der ermittelten Q-Komponente und eine zweite Einrichtung (39-2) zum Berechnen zweier Bit-Metriken auf der Basis des Werts der ermittelten I-Komponente aufweist, wobei die erste und die zweite Einrichtung (39-1, 39-2) zum Berechnen von zwei Bit-Metriken die betreffenden zwei Bit-Metriken jeweils bezüglich einer ersten bis fünften Domäne berechnen, die durch eine Fünfteilung des Gesamtbereichs von möglichen Werten der jeweiligen I- oder Q-Komponente vordefiniert sind, wobei in Bezug auf eine Bit-Metrik: die erste und die zweite Domäne einen ersten Bereich in der Weise bilden, daß die Bit-Metrik einen vorbestimmten maximalen Wert hat, wenn die betreffende I- oder Q-Komponente in der ersten oder in der zweiten Domäne liegt, die vierte und fünfte Domäne den zweiten Bereich in der Weise bilden, daß die Bit-Metrik einen vorbestimmten minimalen Wert hat, wenn die betreffende I- oder Q-Komponente in der vierten oder in der fünften Domäne liegt, und die dritte Domäne den dritten Bereich in der Weise bildet, daß die Bit-Metrik einen Zwischenwert zwischen dem minimalen und dem maximalen Wert hat, wenn die betreffende I- oder Q-Komponente in der dritten Domäne liegt, und in Bezug auf die andere Bit-Metrik: die dritte Domäne den ersten Bereich in der Weise bildet, daß die Bit-Metrik einen vorbestimmten maximalen Wert hat, wenn die betreffende I- oder Q-Komponente in der dritten Domäne liegt, die erste und fünfte Domäne den zweiten Bereich in der Weise bilden, daß die Bit-Metrik einen vorbestimmten minimalen Wert hat, wenn die betreffende I- oder Q-Komponente in der ersten oder in der fünften Domäne liegt, oder die zweite und vierte Domäne den dritten Bereich in der Weise bilden, daß die Bit-Metrik einen Zwischenwert zwischen dem minimalen und dem maximalen Wert hat, wenn die betreffende I- oder Q-Komponente in der zweiten oder vierten Domäne liegt.
  2. Datenempfänger nach Anspruch 1, ferner mit einer Einrichtung (33) zur Serialisierung der Komponenten des genannten Signals, so daß die Komponenten jedes Signals nacheinander der Bit-Metrik-Einstelleinrichtung zugeführt werden.
  3. Datenempfänger nach Anspruch 1 oder 2, bei dem die Dekodiereinrichtung (37) Mittel (101) aufweist zum Neuordnen der Sequenzen von Bit-Metriken, um eine Bit-Streuungsoperation umzukehren.
  4. Datenempfänger nach einem der vorhergehenden Ansprüche, bei dem die durch die Symbole repräsentierten Bits Sendedaten enthalten, die in einem Faltungscode kodiert sind, und bei dem die Dekodiereinrichtung (37) eine Einrichtung für die inverse Rückfaltung in den Faltungscode aufweist.
  5. Datenempfänger nach Anspruch 4, bei dem der Faltungscode ein punktueller Faltungscode ist.
  6. Datenempfänger nach Anspruch 4 oder 5, bei dem Dekodiereinrichtung (37) eine Einrichtung (36) aufweist, um eine oder mehrere Sequenzen der genannten Bit-Metriken zu bilden und Blinddaten in eine oder mehrere Sequenz von Bit-Metriken in vorbestimmten Intervallen einzufügen.
  7. Datenempfänger nach einem der vorhergehenden Ansprüche 4 bis 6, bei dem die Rückfaltungseinrichtung Mittel zum Rückfalten nach einem Most-Likelihood-Dekodierschema umfaßt.
  8. Datenempfänger nach einem der vorhergehenden Ansprüche 4 bis 7, bei dem die Rückfaltungseinrichtung Mittel zum Rückfalten nach einem Viterbi-Dekodierschema umfaßt.
  9. Datenempfänger nach einem der vorhergehenden Ansprüche, bei dem das Signal eine I-Komponente und eine Q-Komponente umfaßt, deren jede den Wert von zwei Bits kennzeichnet, die Ermittlungseinrichtung so angeordnet ist, daß sie sowohl die I-Komponente als auch eine Q-Komponente ermittelt, und die Bit-Metrik-Einstelleinrichtung eine erste Einrichtung (39-1) zum Berechnen zweier Bit-Metriken auf der Basis des Werts
DE69735982T 1996-09-02 1997-09-02 Datenempfänger Expired - Lifetime DE69735982T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23174696A JP3654392B2 (ja) 1996-09-02 1996-09-02 データ受信装置および方法
JP23174696 1996-09-02

Publications (2)

Publication Number Publication Date
DE69735982D1 DE69735982D1 (de) 2006-07-06
DE69735982T2 true DE69735982T2 (de) 2007-01-25

Family

ID=16928399

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69735982T Expired - Lifetime DE69735982T2 (de) 1996-09-02 1997-09-02 Datenempfänger

Country Status (5)

Country Link
US (1) US6327316B1 (de)
EP (1) EP0827298B1 (de)
JP (1) JP3654392B2 (de)
KR (1) KR100507678B1 (de)
DE (1) DE69735982T2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826169B1 (en) * 1996-12-20 2004-11-30 Fujitsu Limited Code multiplexing transmitting apparatus
JP2000138595A (ja) * 1998-10-29 2000-05-16 Nec Corp ビタビ復号器
JP3603732B2 (ja) * 2000-03-16 2004-12-22 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US6507619B1 (en) 2000-03-24 2003-01-14 Atheros Communications, Inc. Decoding system and method for digital communications
DE60129945D1 (de) * 2000-03-24 2007-09-27 Atheros Comm Inc Dekodierungssystem und verfahren für digitale kommunikation
US7046719B2 (en) * 2001-03-08 2006-05-16 Motorola, Inc. Soft handoff between cellular systems employing different encoding rates
GB0110907D0 (en) 2001-05-03 2001-06-27 British Broadcasting Corp Improvements in decoders for many carrier signals, in particular in DVB-T recievers
US7173990B2 (en) * 2001-12-27 2007-02-06 Dsp Group Inc. Joint equalization, soft-demapping and phase error correction in wireless system with receive diversity
JP4416572B2 (ja) * 2004-05-27 2010-02-17 富士通株式会社 信号処理回路
JP4536539B2 (ja) * 2004-06-28 2010-09-01 株式会社エヌ・ティ・ティ・ドコモ ビット列候補削減型受信機および受信処理方法
EP1672828B1 (de) * 2004-12-20 2009-08-05 Mitsubishi Electric R&D Centre Europe B.V. Verfahren zum Bestimmen einer Metrik zur Beurteilung der Übertragungsqualität eines Datenrahmens
US7861147B2 (en) * 2006-12-08 2010-12-28 Via Technologies, Inc. ACS unit and method thereof
KR101350501B1 (ko) * 2010-11-01 2014-01-15 전북대학교산학협력단 중계장치에 있어서의 신호처리 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134635A (en) 1990-07-30 1992-07-28 Motorola, Inc. Convolutional decoder using soft-decision decoding with channel state information
US5204874A (en) 1991-08-28 1993-04-20 Motorola, Inc. Method and apparatus for using orthogonal coding in a communication system
JP2848420B2 (ja) 1991-10-16 1999-01-20 富士通株式会社 バースト信号検出装置および方法
US5438590A (en) 1993-05-24 1995-08-01 Comstream Corporation Transmitting and receiving apparatus and method including punctured convolutional encoding and decoding

Also Published As

Publication number Publication date
US6327316B1 (en) 2001-12-04
DE69735982D1 (de) 2006-07-06
KR100507678B1 (ko) 2005-12-02
JP3654392B2 (ja) 2005-06-02
KR19980024216A (ko) 1998-07-06
EP0827298B1 (de) 2006-05-31
JPH1079769A (ja) 1998-03-24
EP0827298A2 (de) 1998-03-04
EP0827298A3 (de) 2001-03-21

Similar Documents

Publication Publication Date Title
DE69433397T2 (de) Trellis-kodierter QAM mit punktierten Faltungskoden
DE69735982T2 (de) Datenempfänger
DE69937274T2 (de) Fehlerkorrigierendes Kodier-System
DE69732741T2 (de) Mehrträger-vermittlungssystem und verfahren zur spitzenleistungsregelung
DE3910739C2 (de)
DE69737337T2 (de) Datenempfänger und Empfangsverfahren für punktierte, faltungskodierte Daten
DE69722571T2 (de) System und Verfahren zur digitalen Übertragung mit einem Produktkode kombiniert mit multidimensionaler Modulation
DE10208410A1 (de) Vorrichtung und Verfahren für das Kodieren/Dekodieren von TFCI-Bits in einem Asynchronen CDMA Kommunikationssystem
DE60216040T2 (de) Verfahren und vorrichtung zur zuordnung faltungscodierter bits zu symbolen vor deren modulation
DE69636030T2 (de) Digitale Übertragungsanordnung mit differentialer Kodierung und Vorwärtsfehlerverbesserung
DE69733681T2 (de) Datenempfänger und Empfangsverfahren mit Soft-Dekodierung
DE69726665T2 (de) Kodierte Modulation mit Wiederholungs- und Baumkodes
WO2004021630A1 (de) Parallelverarbeitung der decodierung und der zyklischen redundanzüberprüfung beim empfang von mobilfunksignalen
DE4344811B4 (de) Faltungscodierer und gittercodierte Modulationsvorrichtung mit einem Faltungscodierer
JPS58147267A (ja) 信号処理装置と方法
DE69823307T2 (de) Digitales Übertragungssystem, Dekoder und Dekodierungsverfahren
EP0353694A2 (de) Verfahren zur redundanzsparenden, fehlerkorrigierenden Codierung in Digital-Richtfunksystemen mit mehrstufiger Modulation
DE69932001T2 (de) Faltungsdekodierung , Durchführungsverfahren und Anordnung
DE69918912T2 (de) Verfahren und ausführung für verbesserte leistungsfähigkeiten in einem system welches faltungsdekodierung anwendet
DE69910705T2 (de) Verfahren zur Faltungskodierung und Uebertragung von digitalen Datenpaketen, Gerät und Verfahren zur entsprechenden Dekodierung
WO1999025103A2 (de) Verfahren und schaltungsanordnung zur übertragung ausgewählten signalpunkten einer signalkonstellation
EP1109320B1 (de) Einrichtung zur Datenumsetzung für einen Reed-Solomon Dekodierer
DE102017200075B4 (de) Entschlüsselungsverfahren sowie Kommunikationssystem
DE69729433T2 (de) Kodierte Modulation für Konstellationen, welche weniger Bits pro Symbol haben, als vom Kodierungsschema verlangt wird
DE10304858B4 (de) Verfahren und Vorrichtung zum Decodieren eines Empfangssignals

Legal Events

Date Code Title Description
8364 No opposition during term of opposition