DE69730377T2

DE69730377T2 - Permanente Halbleiterspeicherzelle und deren Herstellungsverfahren

Info

Publication number: DE69730377T2
Application number: DE69730377T
Authority: DE
Inventors: Tomomi 7-12 Yamanobe
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1996-05-30
Filing date: 1997-05-16
Publication date: 2005-09-01
Anticipated expiration: 2017-05-17
Also published as: TW338846B; US5989927A; EP0810666A1; KR100336077B1; US5780886A; DE69730377D1; EP0810666B1

Description

Die Erfindung bezieht sich auf eine nicht-volatile bzw. permanente Halbleiterspeicherzelle der Gattung einer Einzeltransistorspeicherzelle, die einen Feldeffekttransistor verwendet, der eine ferroelektrische Schicht als dessen Gate- bzw. Gitter-Isolator aufweist, und ein Verfahren zur Herstellung der nicht-volatilen Halbleiterspeicherzelle.
Aus dem Stand der Technik ist eine nicht-volatile Halbleiterspeicherzelle bekannt, die einen Feldeffekttransistor einsetzt, der ferner als das Material für die Gate-Isolatorschicht ein ferroelektrisches Material verwendet, wie z. Bsp. Bleizirkonattitanat (Pb(Zr_0,52 Ti_0,45)O₃) und Bismuttitanat ((Bi₄Ti₃)O₁₂). Der Feldeffekttransistor weist eine Metall-Ferroelektrikum-Halbleiter-(metal-ferroelectric-semiconductor; MFS)Struktur auf. Da ein ferroelektrisches Material eine große remanente Polarisation aufweist, besitzt ein Feldeffekttransistor mit einem Gate-Isolator aus einem ferroelektrischen Material eine Speicherfunktion. In anderen Worten verbleibt, wenn einmal eine positive Spannung an die Gate-Elektrode eines n-Kanal Metall-Ferroelektrikum-Halbleiter- (MFS) Feldeffekttransistor angelegt wurde, eine Polarisation in dem aus einem ferroelektrischen Material hergestellten Gate-Isolator auch nachdem die Spannung entfernt wird, wegen des Phänomens der remanenten Polarisation. Als ein Ergebnis wird ein n-Kanal entlang der Oberfläche der Halbleiterschicht gespeichert. Durch Anlegen einer Spannung quer zu dem n-Kanal oder zwischen einer Source bzw. Quelle und einer Drain bzw. Senke kann der gespeicherte n-Kanal einfach ausgelesen werden. Durch Einsatz einer negativen Spannung an die Gate-Elektrode des n-Kanal MFS-Feldeffekttransistors kann die gespeicherte Information leicht gelöscht werden. Wenn der MFS-Feldeffekttransistor ein p-Kanal Transistor ist, sollte die Polarität der an die Gate-Elektrode des Feldeffekttransistors angelegten Spannung in eine negative Spannung umgepolt werden. Auf diese Weise kann eine binäre Information, die durch Existenz oder Nicht-Existenz eines in dem MFS-Feldeffekttransistor fließenden Drain-Stroms verkörpert sein kann, in einem MFS-Feldeffekttransistor gespeichert werden.
Da mit einem MFS-Feldeffekttransistor einige Probleme verbunden sind, wie zum Beispiel die Schwierigkeit der direkten Aufbringung einer ferroelektrischen Schicht auf einem Siliziumsubstrat, die Bildung einer unnötigen Siliziumdioxidschicht während einer thermischen Behandlung und dergleichen, wurde ein Metall-Ferroelektrikum-Metall-Isolator-Halbleiter-(metal-ferroelectric-metal-insulator-semiconductor; MFMIS)Feldeffekttransistor entwickelt (T. Nakamura et al. „A Single-Transistor Ferroelectric Memory Cell", ISSCC 95, Februar 1995).
Das Gate eines Metall-Ferroelektrikum-Metall-Isolator-Halbleiter- (MFMIS) Feldeffekttransistors besteht aus einer Reihenschaltung von zwei Kondensatoren, die einen oberen Kondensator, der aus einer oberen Metallschicht, einer ferroelektrischen Schicht und einer unteren Metallschicht besteht, und einen unteren Kondensator umfasst, der aus einer unteren Metallschicht, einer Isolatorschicht und einer Halbleiterschicht besteht. Die an das Gate angelegte Spannung wird in zwei Teile aufgeteilt und zwar den ersten Spannungsteil, der an den oberen Kondensator angelegt wird, und den zweiten Spannungsteil, der an den unteren Kondensator angelegt wird. Da die dielektrische Konstante eines ferroelektrischen Materials viel größer ist als die eines gewöhnlichen Isolators, wie Siliziumdioxid, ist die Kapazität des oberen Kondensators viel größer als die des unteren Kondensators, woraus sich ein geringerer erster Spannungsteil und ein größerer zweiter Spannungsteil ergibt. Als ein Ergebnis wird die Intensität des elektrischen Feldes in der ferroelektrischen Schicht geringer, woraus sich eine geringere Stärke der remanenten Polarisation in der ferroelektrischen Schicht ergibt. Dies bewirkt eine Fehlfunktion der nicht-volatilen Halbleiterspeicherzelle.
Ein Ansatz, die remanente Polarisation in der ferroelektrischen Schicht genügend groß zu machen, ist unmittelbar mit einer Forderung verbunden, die an den zweiten Kondensator angelegte Spannung größer zu machen. Als ein Ergebnis ist es erforderlich, dass die zwischen der Gate-Elektrode und der Halbleiterschicht oder dem Substrat angelegte Spannung größer ist. Dies bewirkt eine Möglichkeit des Zusammenbrechens des unteren Kondensators.
Schließlich ist mit einer einen MFMIS-Feldeffekttransistor verwendenden permanenten Halbleiterspeicherzelle ein Nachteil verbunden, in dem eine höhere Spannung zum Schreiben von Informationen darin erforderlich ist.
Aus der EP 653 794 A1 ist ein dielektrisches Dünnschichtbauelement und ein Verfahren zu dessen Herstellung bekannt. Das dielektrische Dünnschichtbauelement der EP 653 794 A1 umfasst wenigstens eine Elektrode und eine dielektrische Dünnschicht, wobei die dielektrische Dünnschicht ein Verbund aus einer Vielzahl von Schichten ist, die Blei, Bismut, Strontium, Barium, Lithium, Kalzium, Potassium und Natrium umfassen.
Weiterhin wurde ein Verfahren zur Verarbeitung von Bismuttitanat-Dünnschichten durch P. C. Yoshi und S. B. Krupanidi in „Rapid thermally processed ferroelectric Bi₄Ti₃O₁₂ thin films", Journal of Applied Physics, Vol. 72, No. 11, 1992, beschrieben.
Aufgabe der Erfindung ist es, eine nicht-volatile Halbleiterspeicherzelle und ein Verfahren ihrer Herstellung zur Verfügung zu stellen, wobei die nicht-volatile Halbleiterspeicherzelle einen MFS- oder MFMIS-Feldeffekttransistor verwendet, der eine geringere zwischen der Gate-Elektrode und dem Halbleitersubstrat angelegte Spannung zum Schreiben eines binären Informationsstücks darin gestattet.
Diese Erfindung basiert auf dem im Folgenden wiedergegebenen Konzept:

1. Ein dielektrisches Material, das eine geringe dielektrische Konstante aufweist, erzeugt einen Kondensator geringer Kapazität, wenn es als die dielektrische Schicht des Kondensators verwendet wird. Ein Kondensator, der eine geringe Kapazität aufweist, bewirkt eine größere Spannung, die für den Kondensator bestimmt ist, wenn er in Serie mit dem anderen Kondensator geschaltet wird. Deshalb weist eine Schicht aus einem ferroelektrischen Material mit einer geringen dielektrischen Konstante dem oberen Kondensator eine größere Spannung zu, wodurch eine größere Intensität des elektrischen Feldes in der ferroelektrischen Schicht des oberen Kondensators mit einer geringen Spannung, die zwischen der Gate-Elektrode und dem Halbleitersubstrat angelegt wird, unmittelbar bewirkt wird.
2. Eine geringe remanente Polarisation ist wirkungsvoll, um die Intensität des elektrischen Feldes in der ferroelektrischen Schicht zu erhöhen.
3. Eine Bismuttitanatschicht mit überstöchiometrischem Bismutgehalt, in der die Richtung der c-Achse senkrecht zur Oberfläche der Bismuttitanatschicht liegt, weist eine geringere dielektrische Konstante und remanente Polarisation auf als eine Bismuttitanatschicht (Bi₄Ti₃O₁₂) stöchiometrischer Zusammensetzung.
4. Eine Bismuttitanatschicht stöchiometrischer Zusammensetzung, die auf einer Bismuttitanatschicht mit überstöchiometrischem Bismutgehalt hergestellt ist, in der die Richtung der c-Achse senkrecht zur Oberfläche der Bismuttitanatschicht liegt, weist eine geringe dielektrische Konstante und remanente Polarisation auf als eine Bismuttitanatschicht (Bi₄Ti₃O₁₂) stöchiometrischer Zusammensetzung.
5. Eine Bismuttitanatschicht stöchiometrischer Zusammensetzung, die auf einer Bismuttitanatschicht mit überstöchiometrischem Bismutgehalt hergestellt ist, weist eine ebene Deckfläche auf.
6. Eine Bismuttitanatschicht mit überstöchiometrischem Bismutgehalt kann auf einem Substrat durch Schleuderbeschichtung mit einem organischen Lösungsmittel, das eine Bismutquelle und eine Titanquelle in einem Mol-Verhältnis mit einem Bismutgehalt > 4 und einem Titangehalt von 3 enthält, und Anwendung eines Hitzebehandlungsprozesses zur Trocknung und Kristallisierung des schleuderbeschichteten Films erzeugt werden.
7. Eine Bismuttitanatschicht (Bi₄Ti₃O₁₂) stöchiometrischer Zusammensetzung kann auf einem Substrat durch Schleuderbeschichtung eines organischen Lösungsmittels, das eine Bismutquelle und eine Titanquelle in einem Mol-Verhältnis von 4 : 3 enthält, und Anwendung eines Hitzebehandlungsprozesses zur Trocknung und Kristallisierung des schleuderbeschichteten Films erzeugt werden.

Wie in Anspruch 1 beansprucht, kann die Aufgabe dieser Erfindung dementsprechend durch eine der folgenden nicht-volatilen bzw. permanenten Halbleiterspeicherzellen gelöst werden, die folgendes umfasst:
einen Feldeffekttransistor, der ferner umfasst:
ein Gate bzw. Gitter, das einen Stapel aus einer oberen leitenden Schicht und einer ferroelektrischen Schicht umfasst, die eine obere Bismuttitanatschicht stöchiometrischer Zusammensetzung und einer untere Bismuttitanatschicht mit überstöchiometrischem Bismutgehalt umfasst, wobei der Stapel an der Oberfläche einer halbleitenden Schicht einer Leitfähigkeit erzeugt ist, und
einen Satz aus Source bzw. Quelle und Drain bzw. Senke der anderen Leitfähigkeit, der an der Seite des vorgenannten Gates in dem Oberflächenbereich der halbleitenden Schicht der einen Leitfähigkeit gebildet ist.
Oder die folgendes umfasst:
einen Feldeffekttransistor, der ferner umfasst:
ein Gate bzw. Gitter, das einen Stapel aus einer oberen leitenden Schicht, einer ferroelektrischen Schicht, die eine obere Bismuttitanatschicht stöchiometrischer Zusammensetzung und eine untere Bismuttitanatschicht mit überstöchiometrischem Bismutgehalt umfasst, einer unteren leitenden Schicht und einer Isolatorschicht umfasst, wobei der Stapel an der Oberfläche einer halbleitenden Schicht einer Leitfähigkeit erzeugt ist, und
einen Satz aus Source bzw. Quelle und Drain bzw. Senke der anderen Leitfähigkeit, der an der Seite des vorgenannten Gates in dem Oberflächenbereich der halbleitenden Schicht der einen Leitfähigkeit gebildet ist.
Wie in Anspruch 8 beansprucht, kann die Aufgabe dieser Erfindung durch eines der folgenden Verfahren zur Herstellung einer nicht-volatilen bzw. permanenten Halbleiterspeicherzelle gelöst werden.
Das erste ist ein Verfahren zur Herstellung einer nicht-volatilen bzw. permanenten Halbleiterspeicherzelle, umfassend:
einen Schritt zur Herstellung eines Stapels von Schichten, der eine obere leitende Schicht und eine ferroelektrische Schicht umfasst, die eine obere Bismuttitanatschicht stöchiometrischer Zusammensetzung und eine untere Bismuttitanatschicht mit überstöchiometrischem Bismutgehalt umfasst, an der Oberfläche einer halbleitenden Schicht mit einer Leitfähigkeit,
einen Schritt zur Strukturierung des Stapels von Schichten, um ein Gate bzw. Gitter zu erzeugen und
einen Schritt zum Eintragen von Fremdatomen der anderen Leitfähigkeit in die halbleitende Schicht der einen Leitfähigkeit, um an der Seite des vorgenannten Gates bzw. Gitters einen Satz von Source bzw. Quelle und Drain bzw. Senke zu erzeugen, um schließlich den Feldeffekttransistor zu erzeugen, wobei
der Schritt zur Erzeugung der ferroelektrischen Schicht einen ersten Schritt umfasst, der einen Schritt zur Schleuderbeschichtung mit einem organischen Lösungsmittel umfasst, das eine Bismutquelle und eine Titanquelle in einem Mol-Verhältnis mit einem Bismutgehalt größer 4 und einem Titangehalt von 3 enthält, und einen Schritt zur Anwendung eines Hitzebehandlungsverfahrens zur Trocknung und Kristallisierung des vorgenannten schleuderbeschichteten Films, um die untere Schicht zu erzeugen, und
einen zweiten Schritt, der einen Schritt zur Schleuderbeschichtung mit einem organischen Lösungsmittel umfasst, das eine Bismutquelle und eine Titanquelle in einem Mol-Verhältnis von 4 : 3 enthält, und einen Schritt zur Anwendung eines Hitzebehandlungsprozesses zur Trocknung und Kristallinierung des vorgenannten schleuderbeschichteten Films, um die obere Schicht zu erzeugen.
Das zweite ist ein Verfahren zur Herstellung einer nicht-volatilen bzw. permanenten Halbleiterspeicherzelle, umfassend:
einen Schritt zur Erzeugung eines Stapels von Schichten, der eine obere leitende Schicht, eine ferroelektrische Schicht, die eine obere Bismuttitanatschicht stöchiometrischer Zusammensetzung und eine untere Bismuttitanatschicht mit überstöchiometrischem Bismutgehalt umfasst, eine untere leitende Schicht und eine Isolator schicht umfasst, an der Oberfläche einer halbleitenden Schicht mit einer Leitfähigkeit,
einen Schritt zur Strukturierung des Stapels von Schichten, um ein Gate bzw. Gitter zu erzeugen und
einen Schritt zum Eintragen von Fremdatomen der anderen Leitfähigkeit in die halbleitende Schicht der einen Leitfähigkeit, um an der Seite des vorgenannten Gates bzw. Gitters einen Satzes von Source bzw. Quelle und Drain bzw. Senke zu erzeugen, um schließlich den Feldeffekttransistor zu erzeugen, wobei
der Schritt zur Erzeugung der ferroelektrischen Schicht einen ersten Schritt umfasst, der einen Schritt zur Schleuderbeschichtung mit einem organischen Lösungsmittel umfasst, das eine Bismutquelle und eine Titanquelle in einem Mol-Verhältnis mit einem Bismutgehalt größer 4 und einem Titangehalt von 3 enthält, und einen Schritt zur Anwendung eines Hitzebehandlungsverfahrens zur Trocknung und Kristallisierung des vorgenannten schleuderbeschichteten Films umfasst, um die untere Schicht zu erzeugen, und
einen zweiten Schritt, der einen Schritt zur Schleuderbeschichtung mit einem organischen Lösungsmittel umfasst, das eine Bismutquelle und eine Titanquelle in einem Mol-Verhältnis von 4 : 3 enthält, und einen Schritt zur Anwendung eines Hitzebehandlungsverfahrens zur Trocknung und Kristallisierung des vorgenannten schleuderbeschichteten Films, um die obere Schicht zu erzeugen.
Diese Erfindung kann zusammen mit ihren verschiedenen Merkmalen und Vorteilen leichter anhand der folgenden detaillierteren Beschreibung im Zusammenhang mit den folgenden Zeichnungen verstanden werden, worin:
1(A) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer ersten Ausführungsform der vorliegenden Erfindung darstellt,
1(B) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer ersten Ausführungsform der vorliegenden Erfindung darstellt,
1(C) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer ersten Ausführungsform der vorliegenden Erfindung darstellt,
1(D) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer ersten Ausführungsform der vorliegenden Erfindung darstellt,
2(A) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer ersten Ausführungsform der vorliegenden Erfindung darstellt,
2(B) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer ersten Ausführungsform der vorliegenden Erfindung darstellt,
2(C) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer ersten Ausführungsform der vorliegenden Erfindung darstellt,
3(A) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer ersten Ausführungsform der vorliegenden Erfindung darstellt,
3(B) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer ersten Ausführungsform der vorliegenden Erfindung darstellt,
3(C) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer ersten Ausführungsform der vorliegenden Erfindung darstellt,
4(A) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer ersten Ausführungsform der vorliegenden Erfindung darstellt,
4(B) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer ersten Ausführungsform der vorliegenden Erfindung darstellt,
4(C) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer ersten Ausführungsform der vorliegenden Erfindung darstellt,
5(A) einen Querschnitt eines Schichtstapels zeigt, in dem eine Bismuttitanschicht stöchiometrischer Zusammensetzung auf einer Bismuttitanatschicht mit überstöchiometrischem Bismutgehalt gebildet ist,
5(B) einen Querschnitt eines Schichtstapels zeigt, in dem eine Bismuttitanschicht stöchiometrischer Zusammensetzung auf einer Bismuttitanatschicht mit überstöchiometrischem Bismutgehalt gebildet ist,
6(A) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer zweiten Ausführungsform der vorliegenden Erfindung darstellt,
6(B) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer zweiten Ausführungsform der vorliegenden Erfindung darstellt,
7(A) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer dritten Ausführungsform der vorliegenden Erfindung darstellt,
7(B) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer dritten Ausführungsform der vorliegenden Erfindung darstellt,
8(A) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer vierten Ausführungsform der vorliegenden Erfindung darstellt,
8(B) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer vierten Ausführungsform der vorliegenden Erfindung darstellt,
9(A) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer fünften Ausführungsform der vorliegenden Erfindung darstellt,
9(B) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer fünften Ausführungsform der vorliegenden Erfindung darstellt,
10(A) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer sechsten Ausführungsform der vorliegenden Erfindung darstellt,
10(B) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer sechsten Ausführungsform der vorliegenden Erfindung darstellt,
11(A) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer siebten Ausführungsform der vorliegenden Erfindung darstellt,
11(B) im Wege der Herstellung einen Querschnitt zeigt, der die Schichtkonfiguration eines MFMIS-Feldeffekttransistors in Zusammenhang mit einer siebten Ausführungsform der vorliegenden Erfindung darstellt.
Mit Bezug auf die Zeichnungen erfolgt nun eine detaillierte Beschreibung nicht-volatiler bzw. permanenter Halbleiterspeicherzellen im Zusammenhang mit sieben Ausführungsformen dieser Erfindung.
Erste Ausführungsform
Eine nicht-volatile bzw. permanente Halbleiterspeicherzelle, die einen MFMIS-Feldeffekttransistor verwendet, weist ein Gate bzw. Gitter mit einer Ruthenium/Bismuttitanat stöchiometrischer Zusammensetzung/Bismuttitanat mit überstöchiometrischem Bismutgehalt/Platin/leitendes Silizium/Siliziumdioxid/Silizium-Struktur auf.
Die 1 bis 4 stellen im Wege der Herstellung die Schichtkonfiguration eines MFMIS-Feldeffekttransistors dar, der im Zusammenhang mit einer ersten Ausführungsform der vorliegenden Erfindung eine nicht-volatile bzw. permanente Halbleiterspeicherzelle konstituiert. Die Zeichnungen wurden mit besonderem Augenmerk auf die aktive Region des MFMIS-Feldeffekttransistors erstellt.
Entsprechend 1(A) wird ein LOCOS-Prozess oder ähnliches eingesetzt, um eine Feldisolatorschicht 12 an der Oberfläche eines Halbleitersubstrates 10 (Silizium in dieser Ausführungsform) einer Leitfähigkeit (p-Typ in dieser Ausführungsform) zu erzeugen, wobei ein nicht durch die Feldisolatorschicht 12 bedeckter aktiver Bereich verbleibt, auf dem ein zu erzeugender MFMIS-Feldeffekttransistor vorgesehen ist. Ein Oxidationsprozess wird verwendet, um den Oberflächenbereich des p-Typ Siliziumsubstrates 10 zu oxidieren, um eine Siliziumdioxidschicht 14 mit einer Dicke von etwa 60 Å (10 Å = 1 nm) zu erzeugen, die als eine untere Isolatorschicht oder eine so genannte Gate-Isolatorschicht vorgesehen ist. Ein schneller thermischer Erhitzer (rapid thermal annealer; RTA) wird praktischerweise für die vorgenannten thermischen Prozesse verwendet. Ein Prozess der chemischen Abscheidung aus der Gasphase mit reduziertem Druck, der unter Verwendung von Monosilan (SiH₄) als Siliziumquelle und Phosphin (PH₃) als die Quelle eines n-Typ Fremdatoms durchgeführt wird, wird verwendet, um eine polykristalline Siliziumschicht 16 zu erzeugen, die eine Dicke von etwa 2.000 Å aufweist. Danach wird ein Hitzebehandlungsprozess auf die polykristalline Siliziumschicht 16 bei 850°C angewandt, um die n-Typ Fremdatome zu aktivieren, damit die polykristalline Siliziumschicht 16 in eine leitende polykristalline Siliziumschicht 16 umgewandelt wird, die n-Typ Fremdatome (Phosphor) mit einer Konzentration von 4 × 10²⁰ cm^–3 beinhaltet. Ein Zerstäubungsprozess wird verwendet, um eine Platinschicht 18 zu erzeugen, die eine Dicke von etwa 1.000 Å aufweist. Ein Schichtstapel aus der Platinschicht 18 und der leitenden polykristallinen Siliziumschicht 16 ist vorgesehen, als eine untere leitende Schicht oder ein so genanntes floating Gate verwendet zu werden.
Entsprechend 1(B) wird ein erstes organisches Lösungsmittel auf die Oberfläche der Platinschicht 18 schleuderbeschichtet, das eine Bismutquelle und eine Titanquelle in einem Mol-Verhältnis mit überstöchiometrischem Gehalt an Bismuttitanat (Bi₄Ti₃O₁₂) oder in einem Mol-Verhältnis mit einem Bismutgehalt größer 4 und einem Titangehalt von 3 enthält, und ein Zweischritt-Hitzebehandlungsprozess wird auf den schleuderbeschichteten Film angewandt, um eine untere Bismuttitanatschicht 20a mit überstöchiometrischem Bismutgehalt zu erzeugen, die eine Dicke von etwa 600 Å aufweist.
Die Richtung der c-Achse der unteren Schicht 20a liegt senkrecht zur Oberfläche der Schicht und die dielektrische Konstante und die remanente Polarisation der unteren Schicht 20a sind geringer als die der Bismuttitanatschicht stöchiometrischer Zusammensetzung.
Die untere Schicht 20a ist dazu vorgesehen, eine ferroelektrische Schicht zu konstituieren, wenn sie mit einer oberen Schicht 20b kombiniert wird, die in einem späteren Prozess hergestellt werden wird.
Da in Bismuttitanat (Bi₄Ti₃O₁₂) das stöchiometrische Verhältnis von Bismut und Titan 4 : 3 ist, liegt das erlaubte Verhältnis von Bismut und Titan in dem ersten organischen Lösungsmittel zwischen 4,08 und 4,6 : 3 und ein geeignetes Verhältnis würde 4,4 : 3 sein. Das organische Lösungsmittel, das Bismut und Titan in einer willkürlichen Konzentration enthält, ist bei Kabushiki Kaisha Kojundo Kagaku Kenkyusho in Japan unter der Marke „eine Lösung, verwendbar zur Herstellung von Bismuttitanat durch Verwendung eines metallorganischen Aufschlussverfahrens" erhältlich.
Wenn der vorgenannte Schleuderbeschichtungsprozess durchgeführt wird, wird ein Tropfen des ersten organischen Lösungsmittels auf die Oberfläche der Platinschicht 18 getropft und das Siliziumsubstrat 10 wird bei 500 Upm (Umdrehungen pro Minute) für 10 Sekunden und danach bei 3.500 Upm für 30 Sekunden rotiert.
Der vorgenannte Zweischritt-Hitzebehandlungsprozess besteht aus einem ersten thermischen Prozess, der bei 450°C für 15 Minuten durchgeführt wird, um den schleuderbeschichteten Film zu trocknen, und einem zweiten thermischen Prozess, der in einem schnellen thermischen Erhitzer (RTA), der trockenen Sauerstoff enthält, bei 850°C für 3 Minuten durchgeführt, um den getrockneten Film zu kristallisieren und so eine Bismuttitanatschicht mit überstöchiometrischem Bismutgehalt zu erzeugen, die eine Dicke von etwa 600 Å aufweist. Die kristalline Bismuttitanatschicht mit überstöchiometrischem Bismutgehalt weist eine c-Achse auf, die senkrecht zu der Oberfläche der Schicht liegt, und ihre dielektrische Konstante und remanente Polarisation sind geringer als die von Bismuttitanat stöchiometrischer Zusammensetzung.
Der vorgenannte zweite thermische Prozess, der in einem RTA durchgeführt wird, kann durch einen Hitzebehandlungsprozess ersetzt werden, der in einem gewöhnli chen elektrischen Ofen mit trockenem Sauerstoff bei 850°C für 30 Minuten durchgeführt wird.
Entsprechend 1(C) wird ein zweites organisches Lösungsmittel auf die untere Schicht 20a schleuderbeschichtet, das eine Bismutquelle und eine Titanquelle in stöchiometrischer Zusammensetzung von Bismuttitanat oder im Verhältnis von 4 3 enthält, und ein Zweischritt-Hitzebehandlungsprozess wird auf den schleuderbeschichteten Film angewandt, um die erste Schicht 24b1 einer oberen Bismuttitanatschicht 20b der stöchiometrischen Zusammensetzung herzustellen, die eine Dicke von etwa 600 Å aufweist.
Wenn der vorgenannte Schleuderbeschichtungsprozess durchgeführt wird, wird ein Tropfen des zweiten organischen Lösungsmittels auf die Oberfläche der unteren Bismuttitanatschicht 20a mit überstöchiometrischem Bismutgehalt getropft und das Siliziumsubstrat 10 wird bei 500 Upm für 10 Sekunden und danach bei 2.500 Upm für 30 Sekunden rotiert.
Der vorgenannte Zweischritt-Hitzebehandlungsprozess besteht aus einem ersten thermischen Prozess, der bei 450°C für 15 Sekunden durchgeführt wird, um den schleuderbeschichteten Film zu trocknen, und einem zweiten thermischen Prozess, der in einem schnellen thermischen Erhitzer (RTA) bei 850°C für 3 Minuten durchgeführt wird, um den getrockneten Film zu kristallisieren und so Bismuttitanat stöchiometrischer Zusammensetzung oder die erste Bismuttitanatschicht 20b1 stöchiometrischer Zusammensetzung zu erzeugen. Die Richtung der c-Achse der unteren Schicht 20a, die senkrecht zu der Oberfläche der Schicht liegt, wird von der ersten Bismuttitanatschicht 20b1 stöchiometrischer Zusammensetzung übernommen. Die c-Achse der ersten Bismuttitanatschicht 20b1 stöchiometrischer Zusammensetzung liegt im Ergebnis senkrecht zu der Oberfläche der Schicht und die dielektrische Konstante und die remanente Polarisation der ersten Bismuttitanatschicht 20b1 stöchiometrischer Zusammensetzung sind geringer als die von Bismuttitanat stöchiometrischer Zusammensetzung.
Entsprechend 1(D) wird der vorgenannte Prozess der Erzeugung einer Bismuttitanatschicht stöchiometrischer Zusammensetzung wiederholt, um die zweite und weitere Bismuttitanatschichten stöchiometrischer Zusammensetzung 20b2 bis 20b4 herzustellen. Da die Richtung der c-Achse der ersten Schicht 20b1 von der zweiten und den weiteren Bismuttitanatschichten stöchiometrischer Zusammensetzung 20b2 bis 20b4 übernommen wird, weisen diese Schichten 20b2 bis 20b4 eine dielektrische Konstante und remanente Polarisation auf, die geringer sind, als die von Bismuttitanat stöchiometrischer Zusammensetzung.
Entsprechend 2(A) konstituiert ein Stapel aus der unteren Bismuttitanatschicht 20a mit überstöchiometrischem Bismutgehalt mit geringerer dielektrischer Konstante und remanenter Polarisation als die von Bismuttitanat stöchiometrischer Zusammensetzung und der oberen Bismuttitanatschicht 20b, die aus den zweiten bis vierten Bismuttitanatschichten 20b1 bis 20b4 stöchiometrischer Zusammensetzung mit geringerer dielektrischer Konstante und remanenter Polarisation als die des gewöhnlichen Bismuttitanatkristalls bestehen, eine ferroelektrische Schicht 20, die eine Dicke von ungefähr 3.000 Å aufweist und deren dielektrische Konstante und remanente Polarisation geringer sind als die des gewöhnlichen Bismuttitanatkristalls.
Entsprechend 2(B) wird ein Zerstäubungsprozess angewandt, um auf der ferroelektrischen Schicht 20 eine Rhutheniumschicht 22 zu erzeugen, die eine Dicke von 2.000 Å aufweist. Die Rutheniumschicht 22 ist als obere leitende Schicht oder so genannte Gate-Elektrode vorgesehen.
Entsprechend 2(C) wird ein Prozess der chemischen Abscheidung aus der Gasphase verwendet, um eine Siliziumdioxidschicht 24 auf der Rhutheniumschicht 22 zu erzeugen. Die Siliziumdioxidschicht 24 ist als eine Ätzmaske zur Herstellung eines Gates aus einem Stapel aus der Rhutheniumschicht 22, der ferroelektrischen Schicht 20, der Platinschicht 18, der leitenden Siliziumschicht 16 und der Siliziumdioxidschicht 14 vorgesehen.
Entsprechend 3(A) wird ein photolithographischer Prozess angewandt, um die Siliziumdioxidschicht 24 in der horizontalen Form einer Gate-Elektrode zu strukturieren und so eine Ätzmaske 24X herzustellen. Ein Trockenätzprozess mit CCl₄ oder CF₄ als Ätzmittel wird unter Verwendung der Ätzmaske 24X auf die Rhutheniumschicht 22 und die ferroelektrische Schicht 20 angewandt, um diese Schichten 22 und 20 in der horizontalen Form einer Gate-Elektrode zu strukturieren. Um den Durchsatz oder die Ätzrate zu verbessern, wird ein reaktiver Ionenätzprozess verwandt, der eine magnetronbasierte reaktive Ätzanlage benutzt.
Entsprechend 3(B) wird ein Ionenstrahlprozess verwendet, um die Platinschicht 18 in der horizontalen Form einer Gate-Elektrode zu strukturieren. Die strukturierte Platinschicht 18X ist zusammen mit einer strukturierten Schicht 16X aus polykristallinem leitendem Silizium vorgesehen, als obere Schicht einer unteren leitenden Schicht zu fungieren. Durch diesen Ionstrahlprozess wird die Dicke der Ätzmaske 24X beachtlich verringert.
Entsprechend 3(C) wird ein Trockenätzprozess mit CCl₄ oder CF₄ als Ätzmittel durchgeführt, um die leitende polykristalline Schicht 16 und die Siliziumdioxidschicht 14 in der horizontalen Form der Gate-Elektrode zu strukturieren. Die strukturierte Schicht 16X aus der leitenden polykristallinen Siliziumschicht 16 ist zusammen mit der strukturierten Platinschicht 18X dazu vorgesehen, als die untere Schicht der unteren leitenden Schicht zu fungieren. Die strukturierte Siliziumdioxidschicht 14X ist dazu vorgesehen, als die so genannte Gate-Isolatorschicht zu fungieren. Die Ätzmaske 24X wird durch diesen Trockenätzprozess vollständig entfernt.
Durch die vorgenannten Prozesse ist ein Gate hergestellt worden, das aus einer Rhutheniumschicht 22X, die als obere leitende Schicht fungiert, einer ferroelektrischen Schicht 20X, die aus einem Schichtstapel aus einer oberen Bismuttitanatschicht 20bX stöchiometrischer Zusammensetzung und einer unteren Bismuttitanatschicht 20aX mit überstöchiometrischem Bismutgehalt besteht, einer unteren lei tenden Schicht, die aus einer Platinschicht 18X und einer leitenden polykristallinen Siliziumschicht 16X besteht, und einer Siliziumdioxidschicht 14X besteht.
Entsprechend 4(A) wird ein Prozess chemischer Abscheidungen aus der Gasphase bei niedriger Temperatur benutzt, um die gesamte Oberfläche des in der Herstellung befindlichen Feldeffekttransistors mit einer Siliziumdioxidschicht 26 zu überziehen. Ein anisotroper Ätzprozess wird benutzt, um die Bereiche, in denen eine Source und eine Drain zur Herstellung vorgesehen sind, freizulegen. Ein reaktiver Ätzprozess kann als das für diesen Prozess anwendbare anisotrope reaktive Ätzverfahren verwendet werden.
Entsprechend 4(B) wird ein Ionenimplantationsprozess verwandt, um n-Typ Fremdatome, wie z. Bsp. Phosphor, Arsen oder Antimon, einzutragen und so eine Source 28a und eine Drain 28b herzustellen. Der Grund, weshalb dieser Ionenimplantationsprozess nach dem Prozess zur Erzeugung der Siliziumdioxidschicht 26 und der Strukturierung derselben durchgeführt wird, liegt darin, die Seitenflächen der ferroelektrischen Schicht 20X zu bedecken, um die Seitenflächen der ferroelektrischen Schicht 20X vor möglichen Schäden zu schützen, die durch den Implantationsprozess verursacht werden. Da die Dicke der Siliziumdioxidschicht 26, die auf der Seitenfläche des strukturierten Schichtstapels abgeschieden wird, 2.000 Å nicht übersteigt und da die Source 28a und die Drain 28b sich lateral unter den strukturierten Schichtstapel ausbreiten, gibt es keine Möglichkeit für die Source 28a und die Drain 28b, den unter einem Gate auftretenden Kanal nicht zu kontaktieren.
Entsprechend 4(C) wird ein Prozess der chemischen Abscheidung aus der Gasphase benutzt, um die gesamte Oberfläche des in der Herstellung befindlichen Feldeffekttransistors mit einer Siliziumdioxidschicht oder einer Phosphorsilikatglasschicht 32 zu bedecken. Nachdem Kontaktbohrungen 30 erzeugt wurden, um die Source 28a und die Drain 28b zu erreichen, wird ein definierter Prozess der chemischen Abscheidung von Wolfram aus der Gasphase benutzt, um eine Wolframschicht 34 auf der gesamten Oberfläche des in der Herstellung befindlichen Feldeffekttransistors erzeugen. Danach wird die Wolframschicht 34 entfernt, die aber in den Kontaktbohrungen 30 verbleibt, um sie zu auszufüllen. Schließlich wird eine Aluminiumschicht abgeschieden und strukturiert, um Aluminiumdrähte 36 zu erzeugen, die die Source 28a und die Drain 28b mit externen Stromkreisen verbinden.
Mit dem vorgenannten Verfahren wurde eine nicht-volatile Halbleiterspeicherzelle erfolgreich hergestellt, die einen MFMIS-Feldeffekttransistor verwendet, der ein Gate, das aus einer oberen leitenden Rutheniumschicht, einer ferroelektrischen Schicht, die aus einer oberen Bismuttitanatschicht stöchiometrischer Zusammensetzung besteht, die aber eine dielektrische Konstante und remanente Polarisation aufweist, die geringer sind als die von Bismuttitanat stöchiometrischer Zusammensetzung, und einer unteren Schicht aus Bismuttitanat mit überstöchiometrischem Bismutgehalt, deren dielektrische Konstante und remanente Polarisation geringer sind als die von Bismuttitanat stöchiometrischer Zusammensetzung, einer unteren leitenden Schicht, die aus einer oberen Platinschicht und einer unteren leitenden polykristallinen Siliziumschicht besteht, und einer Isolatorschicht aus Siliziumdioxid hergestellt wurde, das auf der Oberfläche einer Siliziumschicht oder eines Siliziumsubstrats mit einer Leitfähigkeit erzeugt wurde, und einem Satz von Source und Drain der anderen Leitfähigkeit aufweist, der in dem Oberflächenbereich der Siliziumschicht oder des Siliziumsubstrats der einen Leitfähigkeit an der Seite des Gates erzeugt wurde, wobei die nicht-volatile Halbleiterspeicherzelle eine nicht-volatile Halbleiterspeicherzelle im Zusammenhang mit der ersten Ausführungsform der vorliegenden Erfindung ist.
Da die vorgenannte ferroelektrische Schicht aus einer oberen Bismuttitanatschicht stöchiometrischer Zusammensetzung und einer unteren Bismuttitanatschicht mit überstöchiometrischem Bismutgehalt besteht, die eine c-Achse senkrecht zu der Oberfläche der Schicht und eine geringe dielektrische Konstante und remanente Polarisation aufweist, ist der vorgenannte Feldeffekttransistor geeignet, große elektrische Feldstärkeintensitäten zu erzeugen, selbst wenn eine geringe Spannung an die obere leitende Schicht des Gates angelegt wird. Eine nicht-volatile Speicher zelle in Übereinstimmung mit der ersten Ausführungsform der vorliegenden Erfindung ist im Ergebnis dazu geeignet, binäre Informationen mit einer geringen Schreib- oder Löschspannung zu speichern oder zu löschen, die zwischen der Gate-Elektrode und dem Halbleitersubstrat angelegt wird.
Die elektromagnetischen Eigenschaften von Bismuttitanat mit überstöchiometrischem Bismutgehalt sind experimentell bestimmt worden.
Probenstücke wurden durch Erzeugung einer Rutheniumschicht von 2.000 Å Dicke auf einer Bismuttitanatschicht mit überstöchiometrischem Bismutgehalt hergestellt, die durch Verwendung eines organischen Lösungsmittels erzeugt wurde, das eine Bismutquelle und eine Titanquelle in einem Verhältnis von 4,4 : 3 enthält, wobei die Bismuttitanatschicht auf einer Platinschicht von 600 Å Dicke erzeugt wurde, die Platinschicht auf einer Siliziumdioxidschicht von 2.000 Å Dicke erzeugt wurde und die Siliziumdioxidschicht auf einem p-Typ Siliziumsubstrat erzeugt wurde. Die Hysteresekennlinie wurde für die Bismuttitanatschicht mit überstöchiometrischem Bismutgehalt unter Verwendung der Sawer-Tower-Schaltung gemessen. Die Rutheniumschicht und die Platinschicht wurden als Elektroden verwandt. Unter Berücksichtigung der unterschiedlichen Arbeitsfunktionen von Platin und Ruthenium wurde eine remanente Polarisation von etwa 1,8 μC/cm² bestimmt. Die dielektrische Konstante und das Koerzitivfeld wurden zu etwa 67 und 12 kV/cm bestimmt. Da Bismuttitanat stöchiometrischer Zusammensetzung eine dielektrische Konstante von 180, eine remanente Polarisation von 4,4 μC/cm² und ein Koerzitivfeld von 84 kV/cm aufweist und da Bleizirkonattitanat eine dielektrische Konstante von 875, eine remanente Polarisation von 25,4 μC/cm² und ein Koerzitivfeld von 57,5 kV/cm aufweist, wurde ermittelt, dass Bismuttitanat mit überstöchiometrischem Bismutgehalt besser als das ferroelektrische Material für einen Feldeffekttransistor in Übereinstimmung mit der vorliegenden Erfindung geeignet ist als irgendeines, der aus dem Stand der Technik bekannten ferroelektrischen Materialien. Demzufolge ist der Feldeffekttransistor in Übereinstimmung mit der vorliegenden Erfindung dazu geeignet, eine ausreichend große elektrische Feldstärkeintensität zu erzeugen, wenn eine geringe Spannung zwischen der Gate-Elektrode und dem Halbleitersubstrat angelegt wird.
Da Bismuttitanat weiterhin ein geringes Koerzitivfeld aufweist, ist die Hysteresekennlinie leicht durch eine geringe, an das Gate angelegte Spannung gesättigt, wodurch eine geringe Möglichkeit des Versagens der Isolatorschicht bewirkt wird, die zwischen der unteren leitenden Schicht und dem Halbleitersubstrat angeordnet ist.
Die Ebenheit der Oberfläche einer Bismuttitanatschicht mit überstöchiometrischem Bismutgehalt wurde untersucht. Zu diesem Zweck wurden zwei Probenstücke hergestellt. Das erste wies eine Bismuttitanatschicht 3 stöchiometrischer Zusammensetzung auf, die auf der Oberfläche einer Bismuttitanatschicht 2 mit überstöchiometrischem Bismutgehalt erzeugt wurde, wobei die letztere Bismuttitanatschicht 2 auf einer Platinschicht 1 erzeugt worden war. Das zweite wies eine Bismuttitanatschicht 2 mit überstöchiometrischem Bismutgehalt auf, die auf der Oberfläche der letzteren Bismuttitanatschicht 2 mit überstöchiometrischem Bismutgehalt erzeugt wurde, wobei die letzteren Bismuttitanatschicht 2 auf einer Platinschicht 1 erzeugt worden war. Der Querschnitt der zwei Probenstücke wurde unter Verwendung eines Rasterelektronenmikroskops (scanning electronic microscope; SEM) bei einer Vergrößerung von 20.000 untersucht.
Das Ergebnis der Untersuchung für das erste Probenstück ist in 5(A) dargestellt und das Ergebnis der Untersuchung für das zweite Probenstück ist in 5(B) dargestellt. 5(A) zeigt eine deutlich ebnere Oberfläche als die in 5(B) gezeigte Oberfläche. Es ist als ein Ergebnis klar, dass bei der Bismuttitanatschicht stöchiometrischer Zusammensetzung, die auf der Bismuttitanatschicht mit überstöchiometrischem Bismutgehalt erzeugt wurde, keine lokale Konzentration eines elektrischen Feldes auftritt.
Zweite Ausführungsform
Eine nicht-volatile bzw. permanente Halbleiterspeicherzelle aus einem MFMIS-Feldeffekttransistor weist ein Gate bzw. Gitter mit einer Ruthenium/Bismuttitanat stöchiometrischer Zusammensetzung/Bismuttitanat mit überstöchiometrischem Bismutgehalt/Rutheniumdioxid/Ruthenium/leitendes Silizium/Siliziumdioxid/Silizium-Struktur auf.
Die 6(A) und (B) stellen im Wege der Herstellung die Schichtkonfiguration eines MFMIS-Feldeffekttransistors dar, der eine nicht-volatile Halbleiterspeicherzelle in Übereinstimmung mit der zweiten Ausführungsform der vorliegenden Erfindung konstituiert.
Entsprechend 6(A) sind die zur Erzeugung einer Feldisolatorschicht 12, einer Siliziumdioxidschicht 14 und einer leitenden polykristallinen Siliziumschicht 16 auf einem p-Typ Siliziumsubstrat 10 in dieser Reihenfolge durchzuführenden Schritte identisch mit den entsprechenden Schritten, die in dem Prozess der ersten Ausführungsform der vorliegenden Erfindung verwendet werden. Ein Zerstäubungsprozess wird benutzt, um eine Rhutheniumschicht 18a mit einer Dicke von etwa 500 Å auf der leitenden polykristallinen Siliziumschicht 16 zu erzeugen. Danach wird ein Zerstäubungsprozess angewandt, um auf der Rhutheniumschicht 18a eine Rutheniumdioxidschicht 18b zu erzeugen, die eine Dicke von etwa 1.000 Å aufweist. Ein Schichtstapel 18 aus der Rutheniumdioxidschicht 18b und der Rutheniumschicht 18a ist in Verbindung mit der leitenden polykristallinen Siliziumschicht 16 dazu geeignet, als eine untere leitende Schicht oder ein so genanntes floating Gate zu fungieren. Eine ferroelektrische Schicht 20, die aus einer Bismuttitanatschicht 20a mit überstöchiometrischem Bismutgehalt mit einer geringen dielektrischen Konstante und remanenten Polarisation und einer Bismuttitanatschicht 20b stöchiometrischer Zusammensetzung besteht, die aber eine geringe dielektrische Konstante und remanente Polarisation aufweist, wird durch Anwendung der entsprechenden Schritte hergestellt, die in dem Prozess für die erste Ausführungsform der vorliegenden Erfindung verwendet werden.
Die Aufgabe der Rutheniumdioxidschicht 18b ist es, Sauerstoffvakanzen zu kompensieren, die in einem ferroelektrischen Material oft auftreten, wenn eine ferroelektrische Schicht ermüdet ist. In anderen Worten können Sauerstoffvakanzen leicht kompensiert werden, da die ferroelektrische Schicht 20 mit einer Oxidschicht, speziell der Rutheniumdioxidschicht 18b, verbunden ist. Andererseits ist es die Aufgabe der Rhutheniumschicht 18a, die leitende polykristalline Siliziumschicht 16 vor Oxidierung zu schützen und die Haftung zwischen der Rutheniumdioxidschicht 18b und der leitenden polykristallinen Siliziumschicht 16 zu verbessern.
Um eine Rhutheniumschicht 22 auf der ferroelektrischen Schicht 20 herzustellen, wird ein Zerstäubungsprozess verwandt.
Entsprechend 6(B) wird ein Trockenätzprozess mit CCl₄ oder CF₄ als Ätzmittel verwandt, um einen aus der Rhutheniumschicht 22, der ferroelektrischen Schicht 20, dem Schichtstapel 18 aus der Rutheniumdioxidschicht 18b und der Rhutheniumschicht 18a, der leitenden polykristallinen Siliziumschicht 16 und der Siliziumdioxidschicht 14 bestehenden Schichtstapel in der horizontalen Form der Gate-Elektrode zu strukturieren. Der vorgenannte Schichtstapel kann in einem Einzelschritt strukturiert werden, da Ruthenium und Rutheniumdioxid leicht unter Verwendung eines Trockenätzprozesses geätzt werden können. Es ist unnötig zu betonen, dass der Prozess beachtlich vereinfacht ist. Im Übrigen kann eine größere Integration für die nicht-volatile Halbleiterspeicherzelle erwartet werden, die den MFMIS-Feldeffekttransistor in Übereinstimmung mit der zweiten Ausführungsform der vorliegenden Erfindung benutzt, da ein Trockenätzprozess eine exaktere Ätzpräzision erlaubt als ein Ionstrahlprozess. Das an jede Schicht angehängte Suffix „x" kennzeichnet die strukturierte Schicht.
Dritte Ausführungsform
Eine nicht-volatile bzw. permanente Halbleiterspeicherzelle aus einem MFMIS-Feldeffekttransistor weist ein Gate bzw. Gitter mit einer Ruthenium/Bismuttitanat stöchiometrischer Zusammensetzung/Bismuttitanat mit überstöchiometrischem Bismutgehalt/Bismuttitanat stöchiometrischer Zusammensetzung/Rutheniumdioxid/Ruthenium/leitendes Silizium/Siliziumdioxid/Silizium-Struktur auf.
Die 7(A) und (B) stellen im Wege der Herstellung eine Schichtkonfiguration eines MFMIS-Feldeffekttransistors dar, der eine nicht-volatile Halbleiterspeicherzelle in Übereinstimmung mit einer dritten Ausführungsform der vorliegenden Erfindung konstituiert.
Entsprechend 7(A) sind die zur Herstellung einer Feldisolatorschicht 12, einer Siliziumdioxidschicht 14, einer leitenden polykristallinen Siliziumschicht 16, einer Rhutheniumschicht 18a und einer Rutheniumdioxidschicht 18b auf einem p-Typ Siliziumsubstrat 10 in dieser Reihenfolge auszuführenden Schritte identisch mit den entsprechenden Schritten, die in dem Prozess für die zweite Ausführungsform der vorliegenden Erfindung verwendet werden. Eine Bismuttitanatschicht stöchiometrischer Zusammensetzung 19 wird auf der Rutheniumdioxidschicht 18b durch Anwendung eines Prozesses hergestellt, der identisch ist zu dem Prozess, der zur Herstellung der Bismuttitanatschicht stöchiometrischer Zusammensetzung 20b1 in der ersten Ausführungsform der vorliegenden Erfindung verwendet wurde. Die Aufgabe der Bismuttitanatschicht stöchiometrischer Zusammensetzung 19 ist es, die Ebenheit der Oberfläche der Rutheniumdioxidschicht 18b zu verbessern, die dazu neigt, leicht rauh zu sein. Obwohl die Bismuttitanatschicht stöchiometrischer Zusammensetzung 19 keine geringe dielektrische Konstante und remanente Polarisation aufweist, verbessert sie die Ebenheit der Oberfläche der Rutheniumdioxidschicht 18b. Eine ferroelektrische Schicht 20 und eine Rhutheniumschicht 22 werden auf der Bismuttitanatschicht stöchiometrischer Zusammensetzung 19 durch Anwendung eines Prozesses hergestellt, der identisch ist zu dem Prozess, der zur Herstellung der ferroelektrischen Schicht 20 und einer Rhutheniumschicht 22 in der ersten und zweiten Ausführungsform der vorliegenden Erfindung verwendet wird.
Entsprechend 7(B) wird ein Trockenätzprozess mit CCl₄ oder CF₄ als Ätzmittel verwandt, um einen Schichtstapel in der horizontalen Form der Gate-Elektrode zu strukturieren, der aus der Rhutheniumschicht 22, der ferroelektrischen Schicht 20, der Bismuttitanatschicht stöchiometrischer Zusammensetzung 19, dem Schichtstapel 18 aus der Rutheniumdioxidschicht 18b und der Rhutheniumschicht 18a, der leitenden polykristallinen Siliziumschicht 16 und der Siliziumdioxidschicht 14 besteht. Das an jede Schicht angefügte Suffix „x" kennzeichnet die strukturierte Schicht.
Vierte Ausführungsform
Eine nicht-volatile bzw. permanente Halbleiterspeicherzelle aus einem MFMIS-Feldeffekttransistor weist ein Gate bzw. Gitter mit einer Ruthenium/Bismuttitanat stöchiometrischer Zusammensetzung/Bismuttitanat mit überstöchiometrischem Bismutgehalt/Bismuttitanat mit überstöchiometrischem Titangehalt/Rutheniumdioxid/Ruthenium/leitendes Silizium/Siliziumdioxid/Silizium-Struktur auf.
Die 8(A) und (B) stellen im Wege der Herstellung eine Schichtkonfiguration eines MFMIS-Feldeffekttransistors dar, der eine nicht-volatile Halbleiterspeicherzelle in Übereinstimmung mit einer vierten Ausführungsform der vorliegenden Erfindung konstituiert.
Entsprechend 8(A) sind die zur Herstellung einer Feldisolatorschicht 12, einer Siliziumdioxidschicht 14, einer leitenden polykristallinen Siliziumschicht 16, einer Rhutheniumschicht 18a und einer Rutheniumdioxidschicht 18b auf einem p-Typ Siliziumsubstrat 10 in dieser Reihenfolge auszuführenden Schritte identisch zu den entsprechenden Schritten, die in dem Prozess für die zweite Ausführungsform der vorliegenden Erfindung verwendet wurden. Eine Bismuttitanatschicht mit überstöchiometrischem Titangehalt 23 wird auf der Rutheniumdioxidschicht 18b durch Verwendung eines Prozesses erzeugt, der ähnlich dem Prozess ist, der zur Herstellung der Bismuttitanatschicht mit überstöchiometrischem Bismutgehalt verwendet wird, die in der ersten Ausführungsform der vorliegenden Erfindung eingesetzt wird, wobei dieser aber ein organisches Lösungsmittel verwendet, dass Titan mit überstöchiometrischem Gehalt enthält.
Die Schichtkonfiguration und der Prozess der Herstellung eines MFMIS-Feldeffekttransistors, der eine nicht-volatile Halbleiterspeicherzelle in Übereinstimmung mit der vierten Ausführungsform der vorliegenden Erfindung konstituiert, sind vollkommen identisch zu denen für die dritte Ausführungsform der vorliegenden Erfindung, ausgenommen dass die Bismuttitanatschicht stöchiometrischer Zusammensetzung 19 durch eine Bismuttitanatschicht mit überstöchiometrischem Titangehalt 23 ersetzt wird und dass das organische Lösungsmittel, das eine Bismutquelle und eine Titanquelle in einem Mol-Verhältnis von 4 : 3 enthält, durch ein organisches Lösungsmittel ersetzt wird, das eine Bismutquelle und eine Titanquelle in einem Mol-Verhältnis mit einem Titangehalt größer 3 und einem Bismutgehalt von 4 enthält. Die speziellen Ergebnisse für diese Ausführungsform bestehen darin, dass die ferroelektrische Schicht in dieser Ausführungsform ebener ist als in der dritten Ausführungsform und dass ein in der ferroelektrischen Schicht fließender Leckstrom in dieser Ausführungsform geringer ist als in der dritten Ausführungsform.
Fünfte Ausführungsform
Eine nicht-volatile bzw. permanente Halbleiterspeicherzelle aus einem MFMIS-Feldeffekttransistor weist ein Gate bzw. Gitter mit einer Iridiumdioxid/Bismuttitanat stöchiometrischer Zusammensetzung/Bismuttitanat mit überstöchiometrischem Bismutgehalt/Iridiumdioxid/Iridium/leitendes Silizium/Siliziumdioxid/Silizium-Struktur auf.
Die 9(A) und (B) stellen im Wege der Herstellung eine Schichtkonfiguration eines MFMIS-Feldeffekttransistors dar, der eine nicht-volatile Halbleiterspeicher zelle in Übereinstimmung mit einer fünften Ausführungsform der vorliegenden Erfindung konstituiert.
Entsprechend 9(A) sind die zur Herstellung einer Feldisolatorschicht 12, einer Siliziumdioxidschicht 14 und einer leitenden polykristallinen Schicht 16 auf einem p-Typ Siliziumsubstrat 10 in dieser Reihenfolge auszuführenden Schritte identisch zu den entsprechenden Schritten, die in dem Prozess für die erste Ausführungsform der vorliegenden Erfindung verwendet werden. Ein Zerstäubungsprozess wird verwandt, um eine Iridiumschicht 26a mit einer Dicke von etwa 500 Å auf der leitenden polykristallinen Schicht 16 zu erzeuge. Danach wird ein Zerstäubungsprozess angewandt, um eine Iridiumdioxidschicht 26b mit einer Dicke von etwa 1.000 Å auf der Iridiumschicht 26a zu erzeugen. Ein Schichtstapel 26 aus der Iridiumdioxidschicht 26b und der Iridiumschicht 26a ist in Kombination mit der leitenden polykristallinen Siliziumschicht 16 geeignet, als eine untere leitende Schicht oder ein so genanntes floating Gate zu fungieren. Eine ferroelektrische Schicht 20, die aus einer Bismuttitanatschicht 20a mit überstöchiometrischem Bismutgehalt mit einer geringen dielektrischen Konstante und remanenten Polarisation und einer Bismuttitanatschicht 20b stöchiometrischer Zusammensetzung besteht, die aber eine geringe dielektrische Konstante und remanente Polarisation aufweist, wird durch Anwendung der entsprechenden Schritte erzeugt, die in dem Prozess für die erste Ausführungsform der vorliegenden Erfindung verwendet werden.
Die Aufgabe der Iridiumdioxidschicht 26b ist es, Sauerstoffvakanzen zu kompensieren, die häufig in einem ferroelektrischen Material auftreten, wenn eine ferroelektrische Schicht ermüdet ist. In anderen Worten können Sauerstoffvakanzen leicht kompensiert werden, da die ferroelektrische Schicht 20 mit einer Oxidschicht, speziell der Iridiumdioxidschicht 26b, verbunden ist. Andererseits besteht die Aufgabe der Iridiumschicht 26a darin, eine Oxidation der leitenden polykristallinen Schicht 16 zu verhindern und die Haftung zwischen der Iridiumdioxidschicht 26b und der leitenden polykristallinen Siliziumschicht 16 zu verbessern.
Ein Zerstäubungsprozess wird angewandt, um eine Iridiumdioxidschicht 28 auf der ferroelektrischen Schicht 20 zu erzeugen.
Entsprechend 9(B) wird ein Trockenätzprozess mit CCl₄ oder CF₄ als Ätzmittel eingesetzt, um einen Schichtstapel in der horizontalen Form der Gate-Elektrode zu strukturieren, der aus der Iridiumoxidschicht 28, der ferroelektrischen Schicht 20, dem Schichtstapel 26 aus der Iridiumdioxidschicht 26b und der Iridiumschicht 26a, der leitenden polykristallinen Siliziumschicht 16 und der Siliziumdioxidschicht 14 besteht. Der vorgenannte Schichtstapel kann in einem Einzelschritt strukturiert werden, da Iridium und Iridiumdioxid leicht durch Anwendung eines Trockenätzprozesses geätzt werden können. Es ist überflüssig, zu betonen, dass der Prozess beachtlich vereinfacht ist. Im Übrigen kann eine größere Integration für die nicht-volatile Halbleiterspeicherzelle erwartet werden, die den MFMIS-Feldeffekttransistor in Übereinstimmung mit der fünften Ausführungsform der vorliegenden Erfindung benutzt, da ein Trockenätzprozess eine exaktere Ätzpräzision erlaubt als ein Ionenstrahlprozess. Das an jede Schicht angefügte Suffix „x" kennzeichnet die strukturierte Schicht.
Sechste Ausführungsform
Eine nicht-volatile bzw. permanente Halbleiterspeicherzelle aus einem MFMIS-Feldeffekttransistor weist ein Gate bzw. Gitter mit einer Iridiumdioxid/Bismuttitanat stöchiometrischer Zusammensetzung/Bismuttitanat mit überstöchiometrischem Bismutgehalt/Bismuttitanat stöchiometrischer Zusammensetzung/Iridiumdioxid/Iridium/leitendes Silizium/Siliziumdioxid/Silizium-Struktur auf.
Die 10(A) und (B) stellen im Wege der Herstellung eine Schichtkonfiguration eines MFMIS-Feldeffekttransistors dar, der eine nicht-volatile Halbleiterspeicherzelle in Übereinstimmung mit einer sechsten Ausführungsform der vorliegenden Erfindung konstituiert.
Entsprechend 10(A) sind die zur Herstellung einer Feldisolatorschicht 12, einer Siliziumdioxidschicht 14, einer leitenden polykristallinen Siliziumschicht 16, einer Iridiumschicht 26a und einer Iridiumdioxidschicht 26b auf einem p-Typ Siliziumsubstrat in dieser Reihenfolge auszuführenden Schritte identisch zu den entsprechenden Schritten, die in dem Prozess für die zweite Ausführungsform vorliegenden Erfindung verwendet werden. Eine Bismuttitanatschicht stöchiometrischer Zusammensetzung 19 wird auf der Iridiumdioxidschicht 26b durch Anwendung eines Prozesses erzeugt, der identisch ist zu dem Prozess, der zur Herstellung einer Bismuttitanatschicht stöchiometrischer Zusammensetzung 20b1 in der ersten Ausführungsform der vorliegenden Erfindung verwendet wird. Die Aufgabe der Bismuttitanatschicht stöchiometrischer Zusammensetzung 19 ist es, die Ebenheit der Oberfläche der Iridiumdioxidschicht 26b zu verbessern, die dazu neigt, leicht rauh zu sein. Obwohl die Bismuttitanatschicht stöchiometrischer Zusammensetzung 19 keine geringe dielektrische Konstante und remanente Polarisation aufweist, verbessert sie die Ebenheit der Oberfläche der Iridiumdioxidschicht 26b. Eine ferroelektrische Schicht 20 und eine Iridiumdioxidschicht 28 werden auf der Bismuttitanatschicht stöchiometrischer Zusammensetzung 19 durch Anwendung eines Prozesses erzeugt, der identisch ist zu dem Prozess, der zur Herstellung der ferroelektrischen Schicht 20 und einer Rutheniumschicht 22 in der ersten und zweiten Ausführungsform der vorliegenden Erfindung angewendet wird.
Entsprechend 10(B) wird ein Trockenätzprozess CCl₄ oder CF₄ als Ätzmittel angewandt, um einen Schichtstapel in der horizontalen Form der Gate-Elektrode zu strukturieren, der aus der Iridiumdioxidschicht 28, der ferroelektrischen Schicht 20, der Bismuttitanatschicht stöchiometrischer Zusammensetzung 19, dem Schichtstapel 26 aus der Iridiumdioxidschicht 26b und der Iridiumschicht 26a, der leitenden polykristallinen Siliziumschicht 16 und der Siliziumdioxidschicht 14 besteht. Das an jede Schicht angefügte Suffix „x" kennzeichnet die strukturierte Schicht.
Siebente Ausführungsform
Eine nicht-volatile bzw. permanente Halbleiterspeicherzelle aus einem MFMIS-Feldeffekttransistor weist ein Gate bzw. Gitter mit einer Iridiumdioxid/Bismuttitanat stöchiometrischer Zusammensetzung/Bismuttitanat mit überstöchiometrischem Bismutgehalt/Bismuttitanat mit überstöchiometrischem Titangehalt/Iridiumdioxid/Iridium/leitendes Silizium/Siliziumdioxid/Silizium-Struktur auf.
Die 11(A) und (B) stellen im Wege der Herstellung eine Schichtkonfiguration eines MFMIS-Feldeffekttransistors dar, der eine nicht-volatile Halbleiterspeicherzelle in Übereinstimmung mit einer siebenten Ausführungsform der vorliegenden Erfindung konstituiert.
Entsprechend 11(A) sind die zur Herstellung einer Feldisolatorschicht 12, einer Siliziumdioxidschicht 14, einer leitenden polykristallinen Siliziumschicht 16, einer Iridiumschicht 26a und einer Iridiumdioxidschicht 26b auf einem p-Typ Siliziumsubstrat 10 in dieser Reihenfolge auszuführenden Schritte identisch zu den entsprechenden Schritten, die in dem Prozess für die zweite Ausführungsform der vorliegenden Erfindung angewendet werden. Eine Bismuttitanatschicht mit überstöchiometrischem Titangehalt 23 wird auf der Iridiumdioxidschicht 26b durch Verwendung eines Prozesses erzeugt, der ähnlich dem Prozess ist, der zur Herstellung einer Bismuttitanatschicht mit überstöchiometrischem Bismutgehalt die in der ersten Ausführungsform der vorliegenden Erfindung verwendet wird, wobei aber ein organisches Lösungsmittel mit überstöchiometrischem Titangehalt verwendet wird.
Die Schichtkonfiguration und der Prozess zur Herstellung des MFMIS-Feldeffekttransistors, der eine nicht-volatile Halbleiterspeicherzelle in Übereinstimmung mit der siebenten Ausführungsform der vorliegenden Erfindung konstituiert, sind vollkommen identisch mit denjenigen für die dritte Ausführungsform der vorliegenden Erfindung, ausgenommen dass die Bismuttitanatschicht stöchiometri scher Zusammensetzung 19 durch eine Bismuttitanatschicht mit überstöchiometrischem Titangehalt 23 ersetzt wird und dass das organische Lösungsmittel, das eine Bismutquelle und eine Titanquelle in einem Mol-Verhältnis von 4 : 3 enthält, durch ein organisches Lösungsmittel, das eine Bismutquelle und eine Titanquelle in einem Mol-Verhältnis mit einem Titangehalt größer 3 und einem Bismutgehalt von 4 enthält, ersetzt wird. Die speziellen Ergebnisse dieser Ausführungsform bestehen darin, dass die ferroelektrische Schicht in dieser Ausführungsform ebener ist als in der sechsten Ausführungsform und dass ein in der ferroelektrischen Schicht fließender Leckstrom in dieser Ausführungsform geringer ist als in der sechsten Ausführungsform.
Die vorherige Beschreibung hat klargestellt, dass eine nicht-volatile Halbleiterspeicherzelle, die einen MFS- oder MFMIS-Feldeffekttransistor verwendet, der eine geringe zwischen der Gate-Elektrode und dem Halbleitersubstrat anzulegende Spannung gestattet, um ein Stück binärer Information darin zu schreiben und um das Stück binärer Information davon zu löschen, und ein Verfahren zu deren Herstellung erfolgreich durch die vorliegende Erfindung zur Verfügung gestellt werden.
Obwohl diese Erfindung unter Verweis auf die speziellen Ausführungsformen beschrieben wurde, ist diese Beschreibung nicht in einem beschränkenden Sinne zu verstehen.

Claims

Permanente Halbleiterspeicherzelle, umfassend: einen Feldeffekttransistor, weiter umfassend: ein Gitter mit einem Stapel einer leitenden Schicht (22x) und einer darunter liegenden ferroelektrischen Schicht (20x), die eine obere Bismuttitanat-Schicht (20bx) in stöchiometrischer Zusammensetzung und eine untere Bismuttitanat-Schicht (20ax) mit einem überstöchiometrischen Bismutgehalt umfasst, wobei der Stapel an der Oberfläche einer halbleitenden Schicht (10) mit einer Leitfähigkeit gebildet ist, und einen Satz einer Quelle (28a) und einer Senke (28b) der anderen Leitfähigkeit, die in dem Oberflächenbereich der Halbleiterschicht der einen Leitfähigkeit gebildet und an gegenüberliegenden Seiten des Gitters angeordnet sind.
Permanente Halbleiterspeicherzelle gemäß Anspruch 1, weiter umfassend: eine untere leitende Schicht (16x, 18x, 26x) und eine isolierende Schicht (14x).
Permanente Halbleiterspeicherzelle gemäß Anspruch 2, wobei die untere leitende Schicht (16x, 18x) eine Platinschicht umfasst.
Permanente Halbleiterspeicherzelle gemäß Anspruch 2, wobei die untere leitende Schicht (18x) eine gestapelte Schicht aus einer Rutheniumdioxidschicht (18bx) und einer Rutheniumschicht (18ax) umfasst.
Permanente Halbleiterspeicherzelle gemäß Anspruch 2, wobei die untere leitende Schicht (26x) eine gestapelte Schicht aus einer Iridiumdioxidschicht (26bx) und einer Iridiumschicht (26ax) umfasst.
Permanente Halbleiterspeicherzelle gemäß einem der Ansprüche 4 oder 5, wobei eine Bismuttitanat-Schicht (20b) in stöchiometrischer Zusammensetzung zwischen der ferroelektrischen Schicht (22x) und der unteren leitenden Schicht (18x) angeordnet ist.
Permanente Halbleiterspeicherzelle gemäß einem der Ansprüche 4 oder 5, wobei eine Bismuttitanat-Schicht (20a) mit einem überstöchiometrischen Titangehalt zwischen der ferroelektrischen Schicht (22x) und der unteren leitenden Schicht (18x) angeordnet ist.
Verfahren zur Erzeugung einer permanenten Halbleiterspeicherzelle, umfassend: einen Schritt zur Erzeugung eines Stapels von Schichten mit einer oberen leitenden Schicht (22, 22x) und einer darunter liegenden ferroelektrischen Schicht (20, 20x), die eine obere Bismuttitanat-Schicht (20b, 20bx) in stöchiometrischer Zusammensetzung und eine untere Bismuttitanat-Schicht (20a, 20ax) mit einem überstöchiometrischen Bismutgehalt umfasst, an der Oberfläche einer halbleitenden Schicht (10) mit einer Leitfähigkeit, einen Schritt zur Strukturierung des Stapels von Schichten zur Erzeugung eines Gitters und einen Schritt zum Eintragen von Fremdatomen der anderen Leitfähigkeit in die halbleitende Schicht der einen Leitfähigkeit zur Erzeugung eines Satzes von Quelle (28a) und Senke (28b), die an gegenüberliegenden Seiten des Gitters angeordnet sind, um schließlich den Feldeffekttransistor zu erzeugen, wobei: der Schritt zur Erzeugung der ferroelektrischen Schicht einen ersten Schritt umfasst, der einen Schritt zur Schleuderbeschichtung mit einem organischen Lösungsmittel, das eine Bismut- und eine Titanquelle in einem Molverhältnis mit einem Bismutgehalt größer 4 und einem Titangehalt von 3 enthält, und einen Schritt zur Anwendung eines Hitzebehandlungsverfahrens zur Trocknung und Kristallisierung des schleuderbeschichteten Films zur Erzeugung der unteren Schicht umfasst, und einen zweiten Schritt, der einen Schritt zur Schleuderbeschichtung mit einem organischen Lösungsmittel, das eine Bismut- und eine Titanquelle in einem Molverhältnis von 4 : 3 enthält, und einen Schritt zur Anwendung eines Hitzebehandlungsverfahrens zur Trocknung und Kristallisierung des schleuderbeschichteten Films zur Erzeugung der oberen Schicht umfasst.
Verfahren zur Erzeugung einer permanenten Halbleiterspeicherzelle gemäß Anspruch 8, weiter umfassend den Schritt zur Erzeugung einer unteren leitenden Schicht (18, 18x) und einer isolierenden Schicht (14, 14x).