DE69635953T2 - VERFAHREN ZUR HERSTELLUNG EINER Ta205 DIELEKTRISCHEN SCHICHT - Google Patents

VERFAHREN ZUR HERSTELLUNG EINER Ta205 DIELEKTRISCHEN SCHICHT Download PDF

Info

Publication number
DE69635953T2
DE69635953T2 DE69635953T DE69635953T DE69635953T2 DE 69635953 T2 DE69635953 T2 DE 69635953T2 DE 69635953 T DE69635953 T DE 69635953T DE 69635953 T DE69635953 T DE 69635953T DE 69635953 T2 DE69635953 T2 DE 69635953T2
Authority
DE
Germany
Prior art keywords
capacitor
electrically conductive
diffusion barrier
layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69635953T
Other languages
English (en)
Other versions
DE69635953D1 (de
Inventor
S. Gurtej Boise SANDHU
C. Pierre Boise FAZAN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Application granted granted Critical
Publication of DE69635953D1 publication Critical patent/DE69635953D1/de
Publication of DE69635953T2 publication Critical patent/DE69635953T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Description

  • TECHNISCHES GEBIET DER ERFINDUNG
  • Die Erfindung betrifft Verfahren zur Ausbildung eines Kondensators mit einer dielektrischen Ta2O5-Schicht, Verfahren zur Ausbildung einer dielektrischen Ta2O5-Schicht und Kondensatorkonstruktionen.
  • TECHNISCHER HINTERGRUND DER ERFINDUNG
  • Mit zunehmender Speicherzellendichte von DRAM-Speichern gibt es eine ständige Aufgabe, trotz abnehmender Zellenfläche eine ausreichende Speicherkapazität aufrechtzuerhalten. Zusätzlich gibt es ein ständiges Ziel, die Zellenfläche weiter zu verkleinern. Eine Hauptweg zur Erhöhung der Zellenkapazität basiert auf Zellenstrukturverfahren. Derartige Verfahren schließen dreidimensionale Zellenkondensatoren ein, wie zum Beispiel Graben- oder Stapelkondensatoren. Mit immer kleiner werdenden Merkmalsgrößen sind jedoch die Entwicklung verbesserter Materialien für Zellendielektrika sowie die Zellenstruktur wichtig. Die Merkmalsgröße von 256 Mb-DRAM-Speichern liegt in der Größenordnung von 0,25 μm, und herkömmliche Dielektrika wie z. B. SiO2 oder Si3N4 könnten wegen kleiner Dielektrizitätskonstanten nicht geeignet sein.
  • Chemisch aufgedampfte (CVD) Ta2O5-Schichten werden als sehr aussichtsreiche Zellendielektrikaschichten angesehen, da die Dielektrizitätskonstante von Ta2O5 etwa dreimal höher ist als die von SiO2. Vorgeschlagene Kondensatorkonstruktionen nach dem Stand der Technik beinhalten die Verwendung von Ta2O5 als dielektrischer Schicht eines Kondensators, in Kombination mit einer darüberliegenden, überwiegend kristallinen TiN-Elektrode oder einer anderen Schicht. Jedoch ist die Diffusion bezüglich der Tantalschicht in dem resultierenden Kondensatoraufbau problematisch. Zum Beispiel zeigt das Tantal aus dem Ta2O5 die unerwünschte Tendenz, aus der dielektrischen Schicht herauszudiffundieren. Ferner können Materialien aus angrenzenden leitfähigen Kondensatorplatten in die Tantalschicht diffundieren. Im einen wie im anderen Fall werden die dielektrischen Eigenschaften der Ta2O5-Schicht in einer weniger als vorhersagbaren oder unkontrollierbaren Weise beeinträchtigt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Nachstehend werden bevorzugte Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden beigefügten Zeichnungen beschrieben.
  • 1 zeigt eine schematische Schnittansicht einer erfindungsgemäßen Halbleiterwaferfragments.
  • 2 zeigt eine schematische Schnittansicht eines erfindungsgemäßen Halbleiterwaferfragments gemäß einer alternativen Ausführungsform.
  • 3 zeigt eine schematische Schnittansicht eines erfindungsgemäßen Halbleiterwaferfragments gemäß einer weiteren alternativen Ausführungsform.
  • BESTE AUSFÜHRUNGSARTEN UND OFFENBARUNG DER ERFINDUNG
  • Ein Verfahren zur Ausbildung eines Kondensators wird in Anspruch 2 angegeben.
  • Ein Verfahren zur Ausbildung einer Struktur, die eine erfindungsgemäße dielektrische Schicht aufweist; wird in Anspruch 1 angegeben.
  • Ein Kondensator gemäß einem weiteren Aspekt der Erfindung wird in Anspruch 9 angegeben.
  • Genauer gesagt, und zunächst unter Bezugnahme auf 1, wird ein Halbleiterwaferfragment allgemein durch ein Bezugszeichen 10 bezeichnet. Dieses Halbleiterwaferfragment weist ein massives Siliciumsubstrat 12 mit einem darin ausgebildeten leitfähigen Diffusionsbereich 14 auf. Eine Isolierschicht 16, typischerweise Bor-Phosphorsilicatglas (BPSG), ist über dem Substrat 12 ausgebildet, mit einer zuvor darin angebrachten Kontaktöffnung 18 zum Diffusionsbereich 14. Ein leitfähiges Material 20 füllt die Kontaktöffnung 18, wobei das Material 20 und die Oxidschicht 16 geebnet worden sind, wie dargestellt. Das Material 20 könnte irgendein geeignetes leitfähiges Material sein, wie zum Beispiel Wolfram oder leitfähig dotiertes Polysilicium. Auf der Schicht 16 und dem Stecker 20 ist ein Kondensatoraufbau 25 vorgesehen, wobei der leitfähige Stecker 20 einen Knoten bildet, mit dem der Kondensator 25 elektrisch verbunden wird.
  • Der Kondensator 25 weist eine elektrisch leitende Kondensatorplatte 26 auf, die über dem Knoten 20 angebracht und strukturiert worden ist. Ein Beispiel und bevorzugtes Material ist leitfähig dotiertes Polysilicium, das bis zu einer Dicke von 1000 Å für eine Dichte von 256 Mb aufgebracht wird. Über der ersten elektrisch leitenden Kondensatorplatte 26 wird eine dielektrische Ta2O5-Schicht 28 des Kondensators aufgebracht. Ein Verfahrensbeispiel für das Aufbringen der Schicht 28 ist die chemische Niederdruck-Aufdampfung bei 450°C unter Verwendung von Ta(OC2H5)5 und Sauerstoff als Vorläufer. Ta(OC2H5)5 kann bei 170°C verdampft und unter Verwendung von Argon oder einem anderen geeigneten Trägergas in eine Reaktorkammer eingeleitet werden. Anschließend wird eine Verdichtung durch schnelles thermisches Ausheizen in einer trockenen Sauerstoffatmosphäre bei einer Temperatur im Bereich von 700°C bis 900°V angewandt. Vorzugsweise wird die Polysiliciumoberfläche der unteren Kondensatorplatte 26 durch Eintauchen in HF in situ gereinigt, bevor das Ta2O5 aufgebracht wird. Unmittelbar vor dem Aufbringen von Ta2O5 kann auch eine schnelle thermische Stickstoffbehandlung ausgeführt werden, wie zum Beispiel 60 Sekunden bei 900°C in NH3. Ein Beispiel einer bevorzugten Dicke für die Schicht 28 entsprechend einer Integration von 256 Mb ist 100 Å.
  • Über der dielektrischen Ta2O5-Schicht wird ein überwiegend amorphe Diffusionssperrschicht 30 aufgebracht. Eine derartige Schicht ist vorzugsweise elektrisch leitend, wobei eine typische bevorzugte Dicke für eine Integration von 256 Mb 200 Å ist. Die Schicht 30 ist überwiegend amorphes TiCxNyOz, das durch metallorganisches chemisches Aufdampfen (MOCVD) aufgebracht wird, wobei "x" im Bereich von 0,01 bis 0,5, "y" im Bereich von 0,99 bis 0,5 und "z" im Bereich von 0 bis 0,3 liegt und die Summe aus "x", "y" und "z" etwa gleich 1,0 ist. Ein bevorzugter metallorganischer Vorläufer für diese Abscheidung ist Ti(NR2)4, wobei R aus der Gruppe ausgewählt ist, die aus H und einem kohlenstoffhaltigen Radikal besteht. Die Abscheidungsbedingungen für die Herstellung einer solchen überwiegend amorphen Schicht schließen eine Temperatur von 200°C bis 600°C und einen Druck von 13,33 Pa bis 13,33 kPa (0,1 bis 100 Torr) ein. Die amorphe Diffusionssperrschicht, die TiCxNyOz Material aufweist, bildet eine Sperre für die Ausdiffusion von Tantal aus der Ta2O5-Schicht.
  • Gleichfalls besonders bevorzugt ist "z" gleich null. Leider kann jedoch Sauerstoff unerwünschterweise in die abgeschiedene Schicht eingebaut werden, wenn diese Sauerstoff, sogar der umgebenden Luft, ausgesetzt wird. Dieser eingebaute Sauerstoff übt einen unerwünschten Einfluß auf die Leitfähigkeit aus. Dementsprechend wird die Sauerstoffeinwirkung vorzugsweise minimiert, bis die betreffende Schicht durch nachfolgende Schichten bedeckt ist, die effektiv als Sperre gegen Sauerstoffeinbau wirken können.
  • Anschließend wird außerhalb der Diffusionssperrschicht 30 eine zweite elektrisch leitende Kondensatorplatte 32 aufgebracht, so daß die dielektrische Ta2O5-Schicht 28 zwischen den ersten und zweiten elektrisch leitenden Platten angeordnet ist. Folglich bildet die zweite elektrisch leitende Kondensatorplatte 32 eine getrennte, zweite elektrisch leitende Kondensatorplatte über der amorphen Diffusionssperrschicht 30. Ein typisches und bevorzugtes Material für die zweite Kondensatorplatte 32 ist Polysilicium, wobei 1000 Å eine typische bevorzugte Dicke für eine Integration von 256 Mb ist.
  • Konstruktionen nach dem Stand der Technik und Vorschläge zur Nutzung von Ta2O5 als dielektrische Schichten des Kondensators haben den Nachteil der unerwünschten Ausdiffusion von Tantalatomen aus einer solchen Schicht, oder der Diffusion unerwünschter Komponenten in eine solche Schicht. Die Bildung einer dünnen, überwiegend amorphen Diffusionssperrschicht, wie oben beschrieben, erleichtert die Bewahrung der Integrität der Ta2O5-Schicht und folglich der damit verbundenen hohen Dielektrizitätskonstante in einer derart kleinen Anwendung. Im Zusammenhang mit der Erfindung ist entdeckt worden, daß amorphe Materialien wegen des Fehlens von Kristallkorngrenzen, die in polykristallinen Materialien einen leichten Diffusionsweg bieten können, bessere Diffusionsbarrieren sind.
  • 2 veranschaulicht einen Kondensatoraufbau und ein Verfahren gemäß einer alternativen Ausführungsform der Erfindung. Gegebenenfalls sind Bezugszeichen wie in 1 verwendet worden, wobei auf Unterschiede entweder durch verschiedene Bezugszeichen oder gleiche Bezugszeichen mit dem Suffix "a" hingewiesen wird. Das Waferfragment 10a weist einen Kondensatoraufbau 25a auf, der sich von der ersten beschriebenen Ausführungsform durch die Bereitstellung einer überwiegend amorphen, elektrisch leitenden zweiten Kondensatorplatte 32a unterscheidet, die als inhärente amorphe Diffusionssperrschicht funktioniert. Das Material ist das weiter oben beschriebene, durch metallorganische chemische Aufdampfung aufgebrachte TiCxNyOz, das bis zu einer Dicke bereitgestellt wird, welche die Bildung des überwiegenden Anteils (in der Darstellung des gesamten Anteils) der zweiten elektrisch leitenden Kondensatorplatte 32a bewirkt. Alternativ könnten beide Platten 32 und 26 so ausgebildet werden, daß sie eine leitfähige, inhärent amorphe Diffusionssperrschicht bilden, wie z. B. das durch MOCVD aufgebrachte TiCxNyOz.
  • 3 zeigt eine weitere alternative Ausführungsform eines Kondensatoraufbaus und eines Verfahrens. Wieder werden gegebenenfalls gleiche Bezugszeichen wie bei der ersten beschriebenen Ausführungsform benutzt, wobei auf die Unterschiede durch andere Bezugszeichen oder mit dem Suffix "b" hingewiesen wird. Das Waferfragment 10b weist einen Kondensatoraufbau 25b mit den ersten bzw. zweiten Kondensatorplatten 26 bzw. 32 gemäß der ersten beschriebenen Ausführungsform auf. Es sind jedoch ein Paar überwiegend amorphe Diffusionssperrschichten 30 und 40 zur Kapselung der dielektrischen Ta2O5-Schicht 28 vorgesehen, um die Ausdiffusion von Tantal zu verhindern.
  • Die Erfindung wurde in einer Untersuchung von drei Typen von Polysiliciumschichten mit schneller thermischer Stickstofftemperung und darauf aufgebrachten Ta2O5-Schichten praktisch ausgeführt, wobei verschiedene darüberliegende Titannitrid- oder Titancarbonitridschichten aufgebracht wurden. Die erfindungsgemäßen Konstruktionen wurden durch metallorganisches chemisches Aufdampfen einer TiCxNyOz Schicht abgeschieden, die aus Tetrakismethylamidotitan (TDMAT) bei 450°C und 66,66 Pa (0,5 Torr) in einem chemischen Kaltwand-Bedampfungsreaktor aufgebracht wurde. Diese Wafer wurden mit zwei nicht erfindungsgemäßen aufgebrachten Titannitridschichten verglichen. Diese beiden nicht erfindungsgemäßen Schichten wurden durch chemisches Aufdampfen bzw. durch Sputtern aufgebracht. Die chemisch aufgedampften TiN-Schichten wurden durch Reaktion von TiCl4 und NH3 bei 600°C (d. h. nicht durch MOCVD) in einem chemischen Niederdruckbedampfungsreaktor aufgebracht. Die gesputterten TiN-Schichten wurden durch reaktives Sputtern von Ti in einer Ar-N2 Umgebung bei 1,867 Pa (0,014 Torr) gebildet. Die Substrate wurden während der Abscheidung auf 400°C erhitzt. Auf die CVD-TiN-Schicht und auch auf die erfindungsgemäßen MOCVD-Schichten wurde eine zusätzliche Deckschicht aus gesputtertem TiN zum Schutz gegen Oxidation während der zum Entfernen des Photoresists angewandten Plasmaschritte aufgebracht. Die aufgesputterten und unter Verwendung von TiCl4 und NH3 mittels CVD aufgebrachten TiN-Schichten waren kristallin, während die erfindungsgemäßen MOCVD-Schichten im wesentlichen amorph sind.
  • Von jeder Gruppe wurden vier Proben hergestellt, von denen drei bei 700°C, 800°C und 900°C dreißig Minuten bei 7 × 10–6 Torr getempert wurden. Bezüglich der Kontroll-CVD-TiN-Schichten wurde Ausdiffusion von Ta in diese kristalline TiN-Schicht beobachtet, die mit steigender Glühtemperatur zunahm. Auch bei den kristallinen gesputterten TiN-Schichten wurde nach dem Tempern bei 900°C erhebliche Ausdiffusion von Tantal in die TiN-Schicht beobachtet.
  • Bei den amorphen MOCVD-TiCxNyOz-Schichten wurde keine Ausdiffusion von Tantal beobachtet. In der Schicht wurden jedoch zwanzig Atomprozent Kohlenstoff und Sauerstoff nachgewiesen. Dennoch macht die fehlende Wechselwirkung der MOCVD-TiCxNyOz-Schichten mit dem Ta2O5-Dielektrikum bis zu 900°C solche Verbundschichten zu attraktiven Kandidaten für Kondensator- und andere dielektrische Schichten.

Claims (16)

  1. Verfahren zur Ausbildung einer Struktur mit einer dielektrischen Schicht, wobei das Verfahren die folgenden Schritte aufweist: Ausbilden einer dielektrischen Schicht aus Ta2O5 auf der Oberseite eines Substrats; und Ausbilden einer überwiegend amorphen Diffusionssperrschicht über der dielektrischen Schicht gegen Tantaldiffusion aus der dielektrischen Ta2O5-Schicht durch metallorganisches chemisches Aufdampfen einer TiCxNyOz Schicht über dem Ta2O5, wobei x im Bereich von 0,01 bis 0,5, y im Bereich von 0,99 bis 0,5 und z im Bereich von 0 bis 0,3 liegt und die Summe von x, y und z annähernd gleich 1,0 ist.
  2. Verfahren zur Ausbildung eines Kondensators, mit den folgenden Schritten: Ausbilden eines ersten elektrisch leitenden Kondensatorbelags über einem Substrat; Ausbilden einer dielektrischen Kondensatorschicht aus Ta2O5 über dem ersten elektrisch leitenden Kondensatorbelag; und Ausbilden einer überwiegend amorphen Diffusionssperrschicht über der dielektrischen Schicht gegen Tantaldiffusion aus der dielektrischen Ta2O5-Schicht durch metallorganisches chemisches Aufdampfen einer TiCxNyOz-Schicht über dem Ta2O5, wobei x im Bereich von 0,01 bis 0,5, y im Bereich von 0,99 bis 0,5 und z im Bereich von 0 bis 0,3 liegt und die Summe von x, y und z annähernd gleich 1,0 ist.
  3. Verfahren nach Anspruch 1 oder Anspruch 2, wobei die Diffusionssperrschicht überwiegend amorphes TiCxNyOz mit z = 0 aufweist.
  4. Verfahren nach einem der vorstehenden Ansprüche, wobei die Diffusionssperrschicht in einer Dicke von 200 Ångström bereitgestellt wird.
  5. Verfahren nach einem der vorstehenden Ansprüche, wobei die Diffusionssperrschicht als elektrisch leitende Schicht bereitgestellt wird.
  6. Verfahren nach einem der vorstehenden Ansprüche, wobei der Schritt zum metallorganischen chemischen Aufdampfen von TiCxNyOz die Nutzung eines gasförmigen titan-metallorganischen Vorläufers mit der Formel Ti(NR2)4, wobei R aus der Gruppe ausgewählt ist, die aus H und einem kohlenstoffhaltigen Radikal besteht, und die Anwendung von Abscheidungsbedingungen von 200°C bis 600°C und von 13,32 bis 1,33 × 103 Pa (0,1 bis 100 Ton) aufweist.
  7. Verfahren nach Anspruch 2 oder einem von Anspruch 2 abhängigen Anspruch, wobei die Diffusionssperrschicht als elektrisch leitende Schicht und bis zu einer Dicke bereitgestellt wird, welche die Bildung des überwiegenden Teils eines zweiten elektrisch leitenden Kondensatorbelags bewirkt.
  8. Verfahren nach Anspruch 2 oder einem von Anspruch 2 abhängigen Anspruch, das ferner die Bereitstellung eines getrennten, zweiten elektrisch leitenden Kondensatorbelags über der Diffusionssperrschicht aufweist.
  9. Kondensator, der aufweist: einen ersten elektrisch leitenden Kondensatorbelag; eine an den ersten elektrisch leitenden Kondensatorbelag angrenzende dielektrische Kondensatorschicht, wobei die dielektrische Kondensatorschicht Ta2O5 aufweist; einen zweiten elektrisch leitenden Kondensatorbelag, wobei die dielektrische Kondensatorschicht Ta2O5 zwischen dem ersten und dem zweiten elektrisch leitenden Kondensatorbelag angeordnet ist; und angrenzend an die dielektrische Schicht eine überwiegend amorphe Diffusionssperrschicht gegen Tantaldiffusion aus der dielektrischen Ta2O5-Schicht, wobei die Sperrschicht TiCxNyOz aufweist, wobei x im Bereich von 0,01 bis 0,5, y im Bereich von 0,99 bis 0,5 und z im Bereich von 0 bis 0,3 liegt und die Summe von x, y und z annähernd gleich 1,0 ist.
  10. Kondensator nach Anspruch 9, der ein Paar überwiegend amorphe, an die dielektrische Ta2O5-Schicht angrenzende Diffusionssperrschichten aufweist.
  11. Kondensator nach Anspruch 9 oder Anspruch 10, wobei die oder jede Diffusionssperrschicht eine Dicke von 200 Ångström aufweist.
  12. Kondensator nach einem der Ansprüche 9 bis 11, wobei die oder jede amorphe Diffusionssperrschicht elektrisch leitend ist.
  13. Kondensator nach Anspruch 9, wobei die amorphe Diffusionssperrschicht elektrisch leitend ist und eine Dicke aufweist, welche die Bildung eines überwiegenden Teils des zweiten elektrisch leitenden Kondensatorbelags bewirkt.
  14. Kondensator nach Anspruch 10, wobei die amorphen Diffusionssperrschichten elektrisch leitend sind und jeweils Dicken aufweisen, welche die Bildung eines überwiegenden Teils des ersten bzw. des zweiten elektrisch leitenden Kondensatorbelags bewirken.
  15. Kondensator nach Anspruch 9, wobei die amorphe Diffusionssperrschicht elektrisch leitend ist und ein überwiegender Teil des zweiten Kondensatorbelags von der amorphen Diffusionssperrschicht getrennt ist.
  16. Kondensator nach Anspruch 10, wobei die amorphen Diffusionssperrschichten elektrisch leitend sind und überwiegende Teile des ersten und des zweiten Kondensatorbelags jeweils von den amorphen Diffusionssperrschichten getrennt sind.
DE69635953T 1995-05-19 1996-05-17 VERFAHREN ZUR HERSTELLUNG EINER Ta205 DIELEKTRISCHEN SCHICHT Expired - Lifetime DE69635953T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US444853 1995-05-19
US08/444,853 US5663088A (en) 1995-05-19 1995-05-19 Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
PCT/US1996/007212 WO1996036993A1 (en) 1995-05-19 1996-05-17 METHOD OF FORMING A Ta2O5 DIELECTRIC LAYER

Publications (2)

Publication Number Publication Date
DE69635953D1 DE69635953D1 (de) 2006-05-11
DE69635953T2 true DE69635953T2 (de) 2007-02-01

Family

ID=23766625

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69635953T Expired - Lifetime DE69635953T2 (de) 1995-05-19 1996-05-17 VERFAHREN ZUR HERSTELLUNG EINER Ta205 DIELEKTRISCHEN SCHICHT

Country Status (9)

Country Link
US (4) US5663088A (de)
EP (1) EP0826237B1 (de)
JP (1) JP4314413B2 (de)
KR (1) KR100419921B1 (de)
AT (1) ATE321359T1 (de)
AU (1) AU5864596A (de)
DE (1) DE69635953T2 (de)
TW (1) TW293161B (de)
WO (1) WO1996036993A1 (de)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665625A (en) 1995-05-19 1997-09-09 Micron Technology, Inc. Method of forming capacitors having an amorphous electrically conductive layer
US5786248A (en) * 1995-10-12 1998-07-28 Micron Technology, Inc. Semiconductor processing method of forming a tantalum oxide containing capacitor
KR100189982B1 (ko) * 1995-11-29 1999-06-01 윤종용 고유전체 캐패시터의 제조방법
US5754390A (en) 1996-01-23 1998-05-19 Micron Technology, Inc. Integrated capacitor bottom electrode for use with conformal dielectric
JPH09260600A (ja) * 1996-03-19 1997-10-03 Sharp Corp 半導体メモリ素子の製造方法
US6455916B1 (en) * 1996-04-08 2002-09-24 Micron Technology, Inc. Integrated circuit devices containing isolated dielectric material
US5843830A (en) * 1996-06-26 1998-12-01 Micron Technology, Inc. Capacitor, and methods for forming a capacitor
US6251720B1 (en) 1996-09-27 2001-06-26 Randhir P. S. Thakur High pressure reoxidation/anneal of high dielectric constant materials
US6548854B1 (en) * 1997-12-22 2003-04-15 Agere Systems Inc. Compound, high-K, gate and capacitor insulator layer
US6075266A (en) * 1997-01-09 2000-06-13 Kabushiki Kaisha Toshiba Semiconductor device having MIS transistors and capacitor
JPH10247723A (ja) * 1997-03-04 1998-09-14 Oki Electric Ind Co Ltd 半導体装置のキャパシタの製造方法
US5910880A (en) * 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
JP3445925B2 (ja) * 1997-10-07 2003-09-16 シャープ株式会社 半導体記憶素子の製造方法
US6156647A (en) * 1997-10-27 2000-12-05 Applied Materials, Inc. Barrier layer structure which prevents migration of silicon into an adjacent metallic layer and the method of fabrication of the barrier layer
US6025228A (en) * 1997-11-25 2000-02-15 Advanced Micro Devices, Inc. Method of fabricating an oxynitride-capped high dielectric constant interpolysilicon dielectric structure for a low voltage non-volatile memory
TW396610B (en) * 1997-12-06 2000-07-01 Samsung Electronics Co Ltd A capacitor formed by high dielectric constant stuff
US6911371B2 (en) 1997-12-19 2005-06-28 Micron Technology, Inc. Capacitor forming methods with barrier layers to threshold voltage shift inducing material
US6165833A (en) * 1997-12-19 2000-12-26 Micron Technology, Inc. Semiconductor processing method of forming a capacitor
US7034353B2 (en) 1998-02-27 2006-04-25 Micron Technology, Inc. Methods for enhancing capacitors having roughened features to increase charge-storage capacity
US6150706A (en) 1998-02-27 2000-11-21 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US6682970B1 (en) 1998-02-27 2004-01-27 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6111285A (en) 1998-03-17 2000-08-29 Micron Technology, Inc. Boride electrodes and barriers for cell dielectrics
US6730559B2 (en) 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6156638A (en) * 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US6255186B1 (en) 1998-05-21 2001-07-03 Micron Technology, Inc. Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom
US6331811B2 (en) * 1998-06-12 2001-12-18 Nec Corporation Thin-film resistor, wiring substrate, and method for manufacturing the same
KR100290895B1 (ko) * 1998-06-30 2001-07-12 김영환 반도체 소자의 커패시터 구조 및 이의 제조 방법
JP4030193B2 (ja) 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3592535B2 (ja) 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6271131B1 (en) * 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6323081B1 (en) 1998-09-03 2001-11-27 Micron Technology, Inc. Diffusion barrier layers and methods of forming same
US6284655B1 (en) 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6239028B1 (en) 1998-09-03 2001-05-29 Micron Technology, Inc. Methods for forming iridium-containing films on substrates
DE19842704C2 (de) 1998-09-17 2002-03-28 Infineon Technologies Ag Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6177305B1 (en) 1998-12-17 2001-01-23 Lsi Logic Corporation Fabrication of metal-insulator-metal capacitive structures
KR100293713B1 (ko) * 1998-12-22 2001-07-12 박종섭 메모리소자의 커패시터 제조방법
US6235594B1 (en) * 1999-01-13 2001-05-22 Agere Systems Guardian Corp. Methods of fabricating an integrated circuit device with composite oxide dielectric
US6290822B1 (en) 1999-01-26 2001-09-18 Agere Systems Guardian Corp. Sputtering method for forming dielectric films
US6387748B1 (en) * 1999-02-16 2002-05-14 Micron Technology, Inc. Semiconductor circuit constructions, capacitor constructions, and methods of forming semiconductor circuit constructions and capacitor constructions
US6445023B1 (en) * 1999-03-16 2002-09-03 Micron Technology, Inc. Mixed metal nitride and boride barrier layers
US6417041B1 (en) * 1999-03-26 2002-07-09 Advanced Micro Devices, Inc. Method for fabricating high permitivity dielectric stacks having low buffer oxide
JP3473485B2 (ja) * 1999-04-08 2003-12-02 日本電気株式会社 薄膜抵抗体およびその製造方法
US7022623B2 (en) 1999-04-22 2006-04-04 Micron Technology, Inc. Method of fabricating a semiconductor device with a dielectric film using a wet oxidation with steam process
US6329286B1 (en) 1999-04-27 2001-12-11 Micron Technology, Inc. Methods for forming conformal iridium layers on substrates
US6208009B1 (en) 1999-04-30 2001-03-27 Digital Devices, Inc. RC-networks in semiconductor devices and method therefor
US6281142B1 (en) 1999-06-04 2001-08-28 Micron Technology, Inc. Dielectric cure for reducing oxygen vacancies
US6046081A (en) * 1999-06-10 2000-04-04 United Microelectronics Corp. Method for forming dielectric layer of capacitor
KR100335775B1 (ko) * 1999-06-25 2002-05-09 박종섭 반도체 소자의 캐패시터 제조 방법
US6465828B2 (en) * 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
WO2001024237A1 (en) * 1999-09-28 2001-04-05 Symetrix Corporation Integrated circuits with barrier layers and methods of fabricating same
US6475854B2 (en) 1999-12-30 2002-11-05 Applied Materials, Inc. Method of forming metal electrodes
US6417537B1 (en) * 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
JP3437832B2 (ja) * 2000-03-22 2003-08-18 東京エレクトロン株式会社 成膜方法及び成膜装置
US6476432B1 (en) 2000-03-23 2002-11-05 Micron Technology, Inc. Structures and methods for enhancing capacitors in integrated circuits
US6507063B2 (en) 2000-04-17 2003-01-14 International Business Machines Corporation Poly-poly/MOS capacitor having a gate encapsulating first electrode layer
US6579783B2 (en) 2000-07-07 2003-06-17 Applied Materials, Inc. Method for high temperature metal deposition for reducing lateral silicidation
US6825522B1 (en) * 2000-07-13 2004-11-30 Micron Technology, Inc. Capacitor electrode having an interface layer of different chemical composition formed on a bulk layer
US6461931B1 (en) 2000-08-29 2002-10-08 Micron Technology, Inc. Thin dielectric films for DRAM storage capacitors
US6521544B1 (en) * 2000-08-31 2003-02-18 Micron Technology, Inc. Method of forming an ultra thin dielectric film
US6660631B1 (en) 2000-08-31 2003-12-09 Micron Technology, Inc. Devices containing platinum-iridium films and methods of preparing such films and devices
US6576964B1 (en) * 2000-08-31 2003-06-10 Micron Technology, Inc. Dielectric layer for a semiconductor device having less current leakage and increased capacitance
US6682969B1 (en) * 2000-08-31 2004-01-27 Micron Technology, Inc. Top electrode in a strongly oxidizing environment
US6410968B1 (en) * 2000-08-31 2002-06-25 Micron Technology, Inc. Semiconductor device with barrier layer
US6373087B1 (en) * 2000-08-31 2002-04-16 Agere Systems Guardian Corp. Methods of fabricating a metal-oxide-metal capacitor and associated apparatuses
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
US6495428B1 (en) 2001-07-11 2002-12-17 Micron Technology, Inc. Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials
US7037730B2 (en) 2001-07-11 2006-05-02 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
US6727140B2 (en) 2001-07-11 2004-04-27 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
WO2003030224A2 (en) 2001-07-25 2003-04-10 Applied Materials, Inc. Barrier formation using novel sputter-deposition method
US20030029715A1 (en) 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US7129128B2 (en) * 2001-08-29 2006-10-31 Micron Technology, Inc. Method of improved high K dielectric-polysilicon interface for CMOS devices
EP2249413A3 (de) * 2002-04-01 2011-02-02 Konica Corporation Träger und organisches elektrolumineszentes Bauelement mit einem solchen Träger
DE10216614B4 (de) * 2002-04-15 2004-06-17 Infineon Technologies Ag Verfahren zur Verstärkung einer dielektrischen Schicht auf einem Halbleitersubstrat an Fehlstellen und Anordnung mit einer verstärkten dielektrischen Schicht
KR100465631B1 (ko) * 2002-12-11 2005-01-13 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US7385954B2 (en) * 2003-07-16 2008-06-10 Lucent Technologies Inc. Method of transmitting or retransmitting packets in a communication system
US7256980B2 (en) * 2003-12-30 2007-08-14 Du Pont Thin film capacitors on ceramic
DE112005003768A5 (de) * 2005-12-09 2009-02-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnfilmwiderstand mit Schichtstruktur und Verfahren zur Herstllunng eines Dünnfilmwiderstands mit Schichtstruktur
TWI274379B (en) * 2005-12-26 2007-02-21 Ind Tech Res Inst MIM capacitor structure and method of manufacturing the same
JPWO2009090979A1 (ja) * 2008-01-18 2011-05-26 東京エレクトロン株式会社 キャパシタ、半導体装置、およびこれらの作製方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065733B2 (ja) * 1984-08-27 1994-01-19 アメリカン テレフオン アンド テレグラフ カムパニ− 集積回路デバイスおよびその製造方法
EP0205137A3 (de) * 1985-06-14 1987-11-04 E.I. Du Pont De Nemours And Company Dielektrische Zusammensetzungen
JP2633584B2 (ja) * 1987-10-06 1997-07-23 株式会社東芝 半導体装置及びその製造方法
JPH01222469A (ja) * 1988-03-01 1989-09-05 Fujitsu Ltd 半導体記憶装置とその製造方法
JPH03157965A (ja) * 1989-11-15 1991-07-05 Nec Corp 半導体装置
US5057447A (en) * 1990-07-09 1991-10-15 Texas Instruments Incorporated Silicide/metal floating gate process
US5082797A (en) * 1991-01-22 1992-01-21 Micron Technology, Inc. Method of making stacked textured container capacitor
US5234857A (en) * 1991-03-23 1993-08-10 Samsung Electronics, Co., Ltd. Method of making semiconductor device having a capacitor of large capacitance
KR920018987A (ko) * 1991-03-23 1992-10-22 김광호 캐패시터의 제조방법
US5665431A (en) * 1991-09-03 1997-09-09 Valenite Inc. Titanium carbonitride coated stratified substrate and cutting inserts made from the same
US5192589A (en) * 1991-09-05 1993-03-09 Micron Technology, Inc. Low-pressure chemical vapor deposition process for depositing thin titanium nitride films having low and stable resistivity
US5571572A (en) * 1991-09-05 1996-11-05 Micron Technology, Inc. Method of depositing titanium carbonitride films on semiconductor wafers
JP3055242B2 (ja) * 1991-09-19 2000-06-26 日本電気株式会社 半導体装置およびその製造方法
US5142438A (en) * 1991-11-15 1992-08-25 Micron Technology, Inc. Dram cell having a stacked capacitor with a tantalum lower plate, a tantalum oxide dielectric layer, and a silicide buried contact
KR940009628B1 (ko) * 1991-11-16 1994-10-15 삼성전자 주식회사 커패시터 및 그 제조방법
JP2827661B2 (ja) * 1992-02-19 1998-11-25 日本電気株式会社 容量素子及びその製造方法
KR0126457B1 (ko) * 1992-01-08 1997-12-26 기타오카 다카시 집적회로, 그 제조방법 및 그 박막형성장치
US5162248A (en) * 1992-03-13 1992-11-10 Micron Technology, Inc. Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing
JPH0685187A (ja) * 1992-09-07 1994-03-25 Nec Corp 半導体記憶装置
US5348894A (en) * 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
US5340763A (en) * 1993-02-12 1994-08-23 Micron Semiconductor, Inc. Multi-pin stacked capacitor utilizing micro villus patterning in a container cell and method to fabricate same
US5338700A (en) * 1993-04-14 1994-08-16 Micron Semiconductor, Inc. Method of forming a bit line over capacitor array of memory cells
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
US5246881A (en) * 1993-04-14 1993-09-21 Micron Semiconductor, Inc. Low-pressure chemical vapor deposition process for depositing high-density, highly-conformal, titanium nitride films of low bulk resistivity
US5278091A (en) * 1993-05-04 1994-01-11 Micron Semiconductor, Inc. Process to manufacture crown stacked capacitor structures with HSG-rugged polysilicon on all sides of the storage node
US5340765A (en) * 1993-08-13 1994-08-23 Micron Semiconductor, Inc. Method for forming enhanced capacitance stacked capacitor structures using hemi-spherical grain polysilicon
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers

Also Published As

Publication number Publication date
JPH11509684A (ja) 1999-08-24
WO1996036993A1 (en) 1996-11-21
KR100419921B1 (ko) 2004-05-20
US6198124B1 (en) 2001-03-06
EP0826237A1 (de) 1998-03-04
AU5864596A (en) 1996-11-29
US5814852A (en) 1998-09-29
ATE321359T1 (de) 2006-04-15
DE69635953D1 (de) 2006-05-11
US5663088A (en) 1997-09-02
EP0826237A4 (de) 1998-09-23
US6017789A (en) 2000-01-25
JP4314413B2 (ja) 2009-08-19
KR19990014845A (ko) 1999-02-25
EP0826237B1 (de) 2006-03-22
TW293161B (de) 1996-12-11

Similar Documents

Publication Publication Date Title
DE69635953T2 (de) VERFAHREN ZUR HERSTELLUNG EINER Ta205 DIELEKTRISCHEN SCHICHT
DE60023573T2 (de) Verfahren zur Herstellung eines Kondensators mit Tantalpentoxid in einem integrierten Schaltkreis
DE10000005C1 (de) Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
DE60224379T2 (de) Methode, eine dielektrische Schicht abzuscheiden
DE60216241T2 (de) Rhodium-reiche sauerstoffbarrieren
DE19630310C2 (de) Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung
DE19829300B4 (de) Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung
DE3901114C2 (de) Verfahren zur Herstellung einer Gateelektrode
DE10065454B4 (de) Verfahren zur Herstellung eines Aluminiumoxidfilms zur Verwendung in einem Halbleitergerät
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE3906874C2 (de) Kondensator und Verfahren zu dessen Herstellung
EP1128428B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3743591C2 (de)
DE102004016162A1 (de) Verfahren zum Bilden eines Metalloxidfilmes
DE10131716A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung
DE10136400A1 (de) Grabenkondensator einer Halbleiter-Speicherzelle mit einer ein Metallkarbid enthaltenden oberen Kondensatorelektrode
DE19649670A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und zugehörige Anordnung
DE3625860A1 (de) Halbleitervorrichtung mit einem kontakt und vorrichtung zur herstellung derselben
DE19841402B4 (de) Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes
DE19633689B4 (de) Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen
DE10320029A1 (de) Grabenfüllung mit niedrigem spezifischem Widerstand zur Verwendung in DRAM- und eDRAM-Speichern
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE10064068B4 (de) Verfahren zur Herstellung von Kondensatoren von Halbleitereinrichtungen
DE19963500C2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
DE102006032330B4 (de) Verfahren zum Herstellen einer Kondensatorstruktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition