DE69635239T2 - Verfahren zur Herstellung einer Flüssigkristall-Anzeige - Google Patents

Verfahren zur Herstellung einer Flüssigkristall-Anzeige Download PDF

Info

Publication number
DE69635239T2
DE69635239T2 DE69635239T DE69635239T DE69635239T2 DE 69635239 T2 DE69635239 T2 DE 69635239T2 DE 69635239 T DE69635239 T DE 69635239T DE 69635239 T DE69635239 T DE 69635239T DE 69635239 T2 DE69635239 T2 DE 69635239T2
Authority
DE
Germany
Prior art keywords
metal film
film
forming
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69635239T
Other languages
English (en)
Other versions
DE69635239D1 (de
Inventor
Jueng-gil Bundang-gu Lee
Jung-ho Suwon-city Lee
Hyo-rak Icheon-eub Nam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36627376&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE69635239(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from KR1019950042618A external-priority patent/KR0183757B1/ko
Priority claimed from KR1019960013912A external-priority patent/KR100219480B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE69635239D1 publication Critical patent/DE69635239D1/de
Application granted granted Critical
Publication of DE69635239T2 publication Critical patent/DE69635239T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Flüssigkristall-Anzeige (LCD, liquid crystal display). In besonderen Aspekten betrifft sie ein verbessertes Verfahren zur Herstellung einer Dünnfilmtransistor-Flüssigkristall-Anzeige, bei der die Anzahl der durchzuführenden Photolithographieprozesse reduziert ist.
  • Eine Dünnfilmtransistor-LCD (nachfolgend als TFT-LCD, thin film transistor liquid crystal display bezeichnet) die einen Dünnfilmtransistor als aktive Einrichtung verwendet, weist verschiedene Vorteile auf, wie zum Beispiel geringen Energieverbrauch, Betrieb mit Niederspannung, Dünnheit und leichtes Gewicht.
  • Da ein Dünnfilmtransistor (TFT, thin film transistor) signifikant dünner ist als ein herkömmlicher Transistor, ist der Prozess zu seiner Herstellung kompliziert, daher ist die Produktivität gering und die Herstellungskosten sind hoch. Insbesondere, da in jedem Herstellungsschritt eine Maske verwendet wird, sind mindestens sieben Masken erforderlich. Es wurden verschiedene Verfahren zur Erhöhung der Produktivität bei der Herstellung der TFT und zur Senkung der Herstellungskosten untersucht. Insbesondere ein Verfahren zur Reduzierung der Anzahl der beim Herstellungsprozess verwendeten Masken wurde verbreitet gesucht.
  • Die 1 bis 4 sind Schnittansichten zur Erläuterung des Verfahrens zur Herstellung einer LCD gemäß einer herkömmlichen Technologie wie sie in US-Patent Nr. 5,054,887 offenbart ist.
  • In den Zeichnungen bezeichnen die Bezugszeichen A und B einen TFT-Bereich bzw. einen Padbereich. Mit Bezug zu 1 werden nach Ausbilden eines ersten Metallfilms durch Abscheiden von reinem Al auf einem transparenten Substrat 2, Gatemuster 4 und 4a durch Ausführen eines ersten Photolithographieschritts auf dem ersten Metallfilm ausgebildet. Die Gatemuster werden als Gateelektrode 4 im TFT-Bereich und als Gatepad 4a im Padbereich verwendet.
  • Mit Bezug zu 2 werden nach Ausbilden eines Photoresistmusters (nicht gezeigt), das einen Teil des Padbereichs abdeckt, durch Ausführen eines allgemeinen Photolithographieschritts ein anodisierter Film 6 durch Oxidieren des ersten Metallfilms unter Verwendung des Photoresistmusters als Antioxidationsfilm ausgebildet. Zu diesem Zeitpunkt wird der anodisierte Film 6 auf der gesamten Oberfläche der Gateelektrode 4 ausgebildet, die im TFT-Bereich ausgebildet ist und auf einem Teil des Gatepads 4a im Padbereich.
  • Mit Bezug zu 3 wird ein Isolierfilm 8, zum Beispiel, durch Abscheiden eines Nitridfilms auf der gesamten Oberfläche des Substrats 2 mit dem anodisierten Film darauf ausgebildet. Dann wird nach Ausbilden eines Halbleiterfilms durch aufeinanderfolgendes Abscheiden eines amorphen Siliciumfilms 10 und eines amorphen Siliciumfilms 12, der mit Fremdstoffen dotiert ist, auf der gesamten Oberfläche des Substrats 2, auf dem der Isolierfilm 8 ausgebildet ist, ein Halbleiterfilmmuster 10 und 12 zur Verwendung als aktiver Teil auf dem TFT-Bereich ausgebildet, indem ein dritter Photolithographieschritt auf dem Halbleiterfilm ausgeführt wird.
  • Mit Bezug zu 4 wird ein Photoresistmuster (nicht gezeigt) ausgebildet, das einen Teil des Gatepads 4a freilegt, das im Padbereich ausgebildet ist, durch Ausführen eines vierten Photolithographieschritts auf der gesamten Oberfläche des Substrats 2, auf dem das Halbleiterfilmmuster ausgebildet ist. Ein Kontaktdurchtritt, der einen Teil des Gatepads 4a freilegt, wird dann durch Ätzen des Isolierfilms 8 unter Verwendung des Photoresistmusters als Maske ausgebildet. Dann werden eine Sourceelektrode 14a und eine Drainelektrode 14b im TFT-Bereich ausgebildet durch Abscheiden eines Cr-Films auf der gesamten Oberfläche des Substrats mit dem Kontaktdurchtritt darauf und Ausführen eines fünften Photolithographieschritts auf dem Cr-Film. Im Padbereich wird eine Padelektrode 14c durch den Kontaktdurchtritt mit dem Gatepad 4a verbunden ausgebildet. Zu diesem Zeitpunkt wird der mit Fremdstoff dotierte amorphe Siliciumfilm 12, der im TFT-Bereich auf dem oberen Teil der Gateelektrode 4 ausgebildet ist, während des Photolithographieprozesses teilweise geätzt, so dass ein Teil des amorphen Siliciumfilms 10 freigelegt wird.
  • Mit Bezug zu 5 wird ein Schutzfilm 16 durch Abscheiden eines Oxidfilms auf der gesamten Oberfläche des Substrats 2 ausgebildet, auf dem die Sourceelektrode 14a, die Drainelektrode 14b und die Padelektrode 14c ausgebildet sind. Dann wird der Kontaktdurchtritt, der einen Teil der Drainelektrode 14b des TFT-Bereichs freilegt und der einen Teil der Padelektrode 14c des Padbereichs freilegt, durch Ausführen eines sechsten Photolithographieschritts auf dem Schutzfilm ausgebildet.
  • Anschließend werden Pixelelektroden 18 und 18a durch Abscheiden eines Indiumzinnoxids (ITO, indium tin oxide), das ein transparentes leitfähiges Material ist, auf der gesamten Oberfläche des Substrats mit den Kontaktdurchtritten und Ausführen eines siebten Photolithographieschritts auf dem ITO-Film ausgebildet. Als Folge davon sind die Drainelektrode 14b und die Pixelelektrode 18 im TFT-Bereich verbunden und die Padelektrode 14c und die Pixelelektrode 18a sind im Padbereich verbunden.
  • Gemäß dem herkömmlichen Verfahren zur Herstellung der LCD wird reines Al als Gatelektrodenmaterial zur Senkung des Widerstands einer Gateleitung verwendet. Deshalb ist ein Anodisierungsprozess erforderlich, um einen durch das Al bedingten Höcker zu verhindern, was den Herstellungsprozess verkompliziert, die Produktivität mindert und die Herstellungskosten erhöht.
  • JP 61-193128 offenbart eine Anzeigevorrichtung vom Matrixtyp mit einem aus Aluminium gebildeten Untergate mit einer Chromschicht darauf. Es werden eine Gateisolierschicht, eine Halbleiterschicht und eine Pixelelektrode ausgebildet.
  • EP 312389 offenbart eine Flüssigkristallplatte, bei der ein Indiumzinnoxidfilm (ITO) auf den endständigen Elektroden ausgebildet sein kann sowie Ausbilden der Bildelemente.
  • JP 06-160905 offenbart eine Flüssigkristall-Anzeigevorrichtung, in der Störung durch elektrolytische Korrosion von ITO und Al verhindert ist. Die Verarbeitung ist vereinfacht, indem die Gateleitungen mit Gateisolierfilmen bedeckt werden und Gateterminals, die aus ITO bestehen, über den Kontakt der Gateisolierfilme vorgesehen werden.
  • Gemäß der Erfindung wird ein Verfahren zur Herstellung einer Flüssigkristallanzeige zur Verfügung gestellt wie es in Anspruch 1 angegeben ist.
  • Es ist ein Ziel der vorliegenden Erfindung, ein verbessertes Verfahren zur Herstellung einer Flüssigkristallanzeige zur Verfügung zu stellen, bei dem die Herstellungskosten verringert sind und die Produktivität erhöht, indem die Anzahl der ausgeführten Photolithographieprozesse verringert ist.
  • Es ist ein weiteres Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Flüssigkristallanzeige zur Verfügung zu stellen, bei dem es möglich ist, Beeinträchtigung der Geräteeigenschaften zu ver hindern, indem Erzeugung eines Hinterschnitts in einer Gateelektrode vermieden wird.
  • In einem Aspekt der Erfindung wird ein verbessertes Verfahren zur Herstellung einer Flüssigkristallanzeige gemäß der vorliegenden Erfindung zur Verfügung gestellt, umfassend die Schritte: Ausbilden einer Gateelektrode und eines Gatepads durch aufeinander folgendes Abscheiden eines ersten Metallfilms und eines zweiten Metallfilms auf einem Substrat in einem TFT-Bereich bzw. einem Padbereich durch einen ersten Photolithographieprozess, Ausbilden eines Isolierfilms auf der gesamten Oberfläche des Substrats, auf dem die Gateelektrode und das Gatepad ausgebildet sind, Ausbilden eines Halbleiterfilmmusters auf dem Isolierfilm des TFT unter Verwendung eines zweiten Photolithographieprozesses, Ausbilden einer Sourceelektrode und einer Drainelektrode gebildet aus einem dritten Metallfilm im TFT-Bereich unter Verwendung eines dritten Photolithographieprozesses, Ausbilden eines Schutzfilmmusters, das einen Teil der Drainelektrode und einen Teil des Gatepads auf dem Substrat freilegt, auf dem die Sourceelektrode und die Drainelektrode ausgebildet sind, unter Verwendung eines vierten Photolithographieprozesses und Ausbilden einer Pixelelektrode, die mit der Drainelektrode und dem Gatepad verbunden ist, auf dem Substrat, auf dem das Schutzfilmmuster ausgebildet ist, unter Verwendung eines fünften Photolithographieprozesses.
  • Der erste Metallfilm ist bevorzugt aus Al oder Al-Legierung gebildet und der zweite Metallfilm ist bevorzugt aus einem Metall ausgewählt aus der Gruppe bestehend aus Cr, Ta, Mo und Ti gebildet.
  • Der Schritt zum Ausbilden der Gateelektrode beinhaltet die Schritte zum Ausbilden des ersten Metallfilms und des zweiten Metallfilms auf einem Substrat in der beschriebenen Reihenfolge, Ausbilden eines Photoresistmusters auf einem Teil des zweiten Metallfilms, Ätzen des zweiten Metallfilms unter Verwendung des Photoresistmusters als Maske, Reflowbehandlung des Photoresistmusters, Ätzen des ersten Metallfilms unter Verwendung des Photoresistmusters nach Reflowbehandlung als Maske und Entfernen des Photoresistmusters mit Reflowbehandlung. Zu diesem Zeitpunkt wird der zweite Metallfilm im Schritt zum Ätzen des zweiten Metallfilms zur Erzeugung eines Unterschnitts überätzt. Der Schritt der Reflowbehandlung des Photoresistmusters wird in mehreren Schritten durchgeführt.
  • Der Schritt zum Ausbilden der Gateelektrode beinhaltet bevorzugt die Schritte zum Ausbilden des ersten Metallfilms und des zweiten Metallfilms auf dem Substrat in der beschriebenen Reihenfolge, Ausbilden eines Photoresistmusters auf einem Teil des zweiten Metallfilms, Ätzen des zweiten Metallfilms durch Trockenätzen unter Verwendung des Photoresistmusters als Maske und Ätzen des ersten Metallfilms. Zu diesem Zeitpunkt wird der zweite Metallfilm bevorzugt nass oder trocken geätzt und der Schritt zum Brennen des Photoresistmusters wird bevorzugt ferner nach dem Schritt zum Ätzen des zweiten Metallfilms vorgesehen.
  • Der Schritt zum Ausbilden der Gateelektrode beinhaltet bevorzugt die Schritte zum Ausbilden des ersten Metallfilms und des zweiten Metallfilms auf einem Substrat, Ausbilden eines Photoresistmusters auf einem Teil des zweiten Metallfilms, Ätzen des zweiten Metallfilms unter Verwendung des Photoresistmusters als Maske, Ätzen des ersten Metallfilms unter Verwendung des gemusterten zweiten Metallfilms und erneutes Ätzen des gemusterten zweiten Metallfilms. Zu diesem Zeitpunkt wird der Schritt zum Brennen des Photoresistmusters bevorzugt ferner vor dem Schritt zum Ätzen des ersten Metallfilms nach Ätzen des zweiten Metallfilms vorgesehen.
  • Gemäß den Aspekten der vorliegenden Erfindung ist es möglich, einen Batterieeffekt und durch direkten Kontakt von Al mit dem ITO beim Ausbilden der Gateelektrode in einer Doppelstruktur von Al oder einer Al-Legierung und einem hochschmelzenden Metallfilm bedingte Höcker zu vermeiden. Ebenso ist es möglich, den Anodisierungsprozess auszulassen und die Isolierschicht und den Schutzfilm aufgrund eines Abdeckfilms gleichzeitig zu ätzen, was auf diese Weise die Anzahl der Photolithographieprozesse reduziert. Ebenso wird, da es möglich ist, den ersten Metallfilm größer oder identisch zum zweiten Metallfilm auszubilden, kein Unterschnitt in der Gateelektrode erzeugt. Deshalb ist es möglich, die Beeinträchtigung der Isoliereigenschaften aufgrund schlechter Stufenabdeckung beim Abscheiden des Isolierfilms nach Ausbilden der Gateelektrode zu vermeiden.
  • Spezielle Ausführungsformen der vorliegenden Erfindung werden unten ausführlich als Beispiel beschrieben mit Bezug zu den begleitenden Zeichnungen, in denen:
  • 1 bis 5 Schnittansichten zur Erläuterung eines Verfahrens zur Herstellung einer Flüssigkristallanzeige gemäß einem herkömmlichen Verfahren sind;
  • 6 eine schematische Draufsicht von Maskenmustern ist, die zur Herstellung einer Flüssigkristallanzeige gemäß Ausführungsformen der vorliegenden Erfindung verwendet werden;
  • 7 bis 11 Schnittansichten zur Erläuterung eines Verfahrens zur Herstellung einer Flüssigkristallanzeige gemäß einer ersten Ausführungsform der vorliegenden Erfindung sind;
  • 12 eine Schnittansicht ist, die Erzeugung eines Unterschnitts in einer Gateelektrode zeigt;
  • 13 bis 16 Schnittansichten zur Erläuterung eines Verfahrens zur Herstellung einer Flüssigkristallanzeige gemäß einer zweiten Ausführungsform der vorliegenden Erfindung sind;
  • 17 bis 19 Schnittansichten zur Erläuterung eines Verfahrens zur Herstellung einer Flüssigkristallanzeige gemäß einer dritten Ausführungsform der vorliegenden Erfindung sind; und
  • 20 bis 23 Schnittansichten zur Erläuterung eines Verfahrens zur Herstellung einer Flüssigkristallanzeige gemäß einer vierten Ausführungsform der vorliegenden Erfindung sind.
  • 6 ist eine schematische Draufsicht von Maskenmustern, die zur Herstellung einer Flüssigkristallanzeige gemäß Ausführungsformen der vorliegenden Erfindung verwendet werden, in denen Bezugszeichen 100 ein Maskenmuster zur Ausbildung einer Gateleitung bezeichnet, Bezugszeichen 105 ein Maskenmuster zur Ausbildung eines Gatepads bezeichnet, Bezugszeichen 110 ein Maskenmuster zur Ausbildung einer Datenleitung bezeichnet, Bezugszeichen 120 ein Maskenmuster zur Ausbildung eines Halbleiterfilms bezeichnet, Bezugszeichen 130 ein Maskenmuster zur Ausbildung einer Sourceelektrode/Drainelektrode bezeichnet, Bezugszeichen 140 ein Maskenmuster zur Ausbildung eines Kontaktdurchtritts zum Verbinden einer Pixelelektrode mit der Drainelektrode im TFT-Bereich bezeichnet, Bezugszeichen 145 ein Maskenmuster zur Ausbildung eines Kontaktdurchtritts zum Verbinden eines Gatepads im Padbereich mit der Pixelelektrode bezeichnet, Bezugszeichen 150 ein Maskenmuster zur Ausbildung einer Pixelelektrode im TFT-Bereich bezeichnet und Bezugszeichen 155 ein Maskenmuster zur Ausbildung einer Pixelelektrode im Padteil bezeichnet.
  • Mit Bezug zu 6 ist die Gateleitung 100 horizontal angeordnet, die Datenleitung 110 ist in einem Matrixmuster senkrecht zur Gateleitung angeordnet, das Gatepad 105 ist am Endteil der Gateleitung 100 vorgesehen und das Datenpad 115 ist am Endteil der Datenleitung vorgesehen. Pixelteile sind jeweils im Matrixmuster in dem Teil angeordnet, der durch die beiden benachbarten Gateleitungen und die Datenleitung begrenzt ist. Die Gatelektroden der jeweiligen TFTs sind so ausgebildet, dass sie von den jeweiligen Gateleitungen in Pixelteile hervorstehen. Der Halbleiterfilm 120 ist zwischen den Drainelektroden der jeweiligen TFTs und den Gateelektroden der jeweiligen TFTs ausgebildet. Die Sourceelektroden der TFTs sind in hervorstehenden Teilen von der Datenleitung 110 ausgebildet. Die Pixelelektroden 150 gebildet aus dem transparenten ITO sind in den jeweiligen Pixelteilen ausgebildet.
  • 7 bis 11 sind Schnittansichten zur Erläuterung eines Verfahrens zur Herstellung einer Flüssigkristallanzeige gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Bezugszeichen C stellt den TFT-Bereich dar, der eine Schnittansicht entlang I-I' von 6 ist und Bezugszeichen D stellt den Padbereich dar, der eine Schnittansicht entlang II-II' von 6 ist.
  • 7 zeigt die Schritte zum Ausbilden der Gateelektrode, in der ein erster Metallfilm 22 durch Abscheiden eines Al- oder Al-Legierungsfilms in einer Dicke von 2000 bis 4000 Å auf einem transparenten Substrat 20 ausgebildet wird. Dann wird ein zweiter Metallfilm 24 durch Abscheiden eines hochschmelzenden Metallfilms in einer Dicke von 500 bis 2000 Å auf dem ersten Metallfilm ausgebildet. Dann werden Gatemuster im TFT-Bereich und dem Padbereich durch Ausführen eines ersten Photolithographieschritts auf dem ersten und zweiten Metallfilm 22 und 24 ausgebildet. Die Gatemuster werden als Gateelektrode im TFT-Bereich verwendet und als Gatepad im Padbereich verwendet. Zu diesem Zeitpunkt werden der erste und zweite Metallfilm unter Verwendung einer Maske nass oder trocken geätzt.
  • Hier wird der erste Metallfilm 22 aus Al oder einer Al-Legierung wie Al-Nd oder Al-Ta ausgebildet. Es ist möglich, den Widerstand der Gateleitung zu senken und Erzeugung eines Höckers zu vermeiden, wenn die Gateelektrode aus solch einer Al-Legierung gebildet wird. Der zweite Metallfilm 24, der ein Abdeckfilm ist, um zu verhindern, dass die Al-Le gierung mit dem ITO-Film in Kontakt kommt, der in einem anschließenden Prozess gebildet wird, ist aus einem hochschmelzenden Metall ausgebildet, das ausgewählt ist aus der Gruppe bestehend aus Cr, Ta, Mo und Ti. Aufgrund des Abdeckfilms auf dem Al oder der Al-Legierung ist ein Hochtemperaturoxidationsprozess und ein Photolithographieprozess zur Ausbildung eines oxidierten Films nicht erforderlich. Ebenso tritt, da der zweite Metallfilm 24 kein Al enthält, kein Batterieeffekt auf, wie er bei herkömmlicher Technologie erzeugt wird, obwohl der zweite Metallfilm 24 direkt mit dem ITO-Film in Kontakt kommt, der in einem anschließenden Prozess gebildet wird.
  • 8 zeigt die Schritte zum Ausbilden eines Halbleiterfilmmusters, bei dem ein Isolierfilm 26 durch Abscheiden eines Nitridfilms in einer Dicke von ungefähr 4000 Å auf der gesamten Oberfläche des Substrats abgeschieden wird, auf dem ein Gatemuster ausgebildet ist. Anschließend wird ein Halbleiterfilm gebildet aus einem amorphen Siliciumfilm 28 und einem mit Fremdstoff dotierten amorphen Siliciumfilm 30 in einer Dicke von 1000 bis 2000 Å und einer Dicke von 500 Å auf der Isolierschicht 26 ausgebildet. Dann wird das Halbleiterfilmmuster, das als aktiver Bereich verwendet werden soll, im TFT-Bereich durch Ausführen eines zweiten Photolithographieprozeses auf dem Halbleiterfilm ausgebildet.
  • 9 zeigt die Schritte zum Ausbilden einer Sourceelektrode und einer Drainelektrode. Ein dritter Metallfilm wird durch Abscheiden eines Cr-Films in einer Dicke von 1000 bis 2000 Å auf der gesamten Oberfläche des Substrats 20 ausgebildet, auf dem das Halbleiterfilmmuster durch ein Sputterverfahren ausgebildet wird. Eine Sourceelektrode 32a und eine Drainelektrode 32b werden dann im TFT-Bereich durch Ausführen eines dritten Photolithographieschritts auf dem dritten Metallfilm ausgebildet.
  • 10 zeigt die Schritte zum Ausbilden eines Schutzfilmmusters. Der Schutzfilm wird durch Abscheiden eines Isoliermaterials, z. B. eines Oxidfilms in einer Dicke von 1000 bis 3000 Å auf der gesamten Oberfläche des Substrats ausgebildet, auf dem die Sourceelektrode 32a und die Drainelektrode 32b ausgebildet sind. Dann wird ein Schutzfilmmuster 34, das einen Teil der Drainelektrode 32b und einen Teil der Gateelektrode 22 und 24, die im Padbereich ausgebildet sind, d. h. ein Gatepad freilegt, durch Ausführen eines vierten Photolithographieschritts auf dem Schutzfilm ausgebildet. Im Padbereich werden der Schutzfilm 34 und der Isolierfilm 26, die auf dem Gatepad ausgebildet sind, gleichzeitig geätzt.
  • 11 zeigt die Schritte zum Ausbilden einer Pixelelektrode. Nach Ausbilden des ITO-Films, der ein transparenter leitfähiger Film ist, durch ein Sputterverfahren auf der gesamten Oberfläche des Substrats, auf dem das Schutzfilmmuster ausgebildet ist, werden Pixelelektroden 36 und 36a im TFT-Bereich und dem Padbereich durch Ausführen eines fünften Photolithographieschritts auf dem ITO-Film ausgebildet. Als Folge davon sind die Pixelelektrode 36 und die Drainelektrode 32b im TFT-Bereich verbunden und die Pixelelektrode 36a und das Gatepad 22 und 24 sind im Padbereich verbunden.
  • Gemäß dem Verfahren zur Ausbildung einer Flüssigkristallanzeige gemäß einer ersten Ausführungsform der vorliegenden Erfindung werden ein Batterieeffekt und ein Al-Höcker bedingt durch Kontakt des Al mit dem ITO vermieden durch Ausbilden einer Gateelektrode unter Verwendung eines Al oder einer Al-Legierung und durch Ausbilden eines Abdeckfilms auf der Gateelektrode unter Verwendung eines hochschmelzenden Metalls. Ebenso ist es möglich, die Anzahl der Photolithographieprozesse zu reduzieren, indem der Anodisierungsprozess weggelassen wird und der Kontakt auf dem Isolierfilm und dem Schutzfilm gleichzeitig ausgebildet wird.
  • Der erste Metallfilm 22 und der zweite Metallfilm 24, die die Gateelektrode in der ersten Ausführungsform der vorliegenden Erfindung bilden, werden unter Verwendung nur einer Maske geätzt. Deshalb kann ein Unterschnitt in der Gateelektrode erzeugt werden, wie es in 12 gezeigt ist. Als Folge davon wird in einem anschließenden Isolierfilmabscheidungsprozess die Stufenabdeckung schlecht, was auf diese Weise ein Risiko für Beeinträchtigung der Isoliereigenschaften schafft. In der zweiten bis vierten Ausführungsform der vorliegenden Erfindung wird ein Verfahren zur Vermeidung der Erzeugung des Unterschnitts in der Gateelektrode zur Verfügung gestellt.
  • 13 bis 16 sind Schnittansichten zur Erläuterung eines Verfahrens zur Herstellung einer Flüssigkristallanzeige gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Hier sind die einleitenden Schritte bis zum Schritt zur Ausbildung der Gateelektrode gezeigt.
  • 13 zeigt den Schritt zum Ausbilden von leitfähigen Filmen für die Gateelektrode. Zunächst wird ein erster Metallfilm 42 durch Abscheiden eines Al- oder Al-Legierungsfilms in einer Dicke von 2000 bis 4000 Å auf einem transparenten Substrat 40 ausgebildet. Dann wird ein zweiter Metallfilm 44, der als Abdeckfilm verwendet werden soll, durch Abscheiden eines hochschmelzenden Metalls wie Cr, Ta, Mo oder Ti, bevorzugt Cr auf dem ersten Metallfilm 42 ausgebildet. Hier können Al-Nd oder Al-Ta als die Al-Legierung verwendet werden.
  • 14 zeigt den Schritt zum Ausbilden eines Photoresistmusters 46. Ein Photoresistmuster 46 wird durch Aufschichten eines Photoresist auf den zweiten Metallfilm 44 und Belichten und Entwickeln des Photoresist ausgebildet. Dann wird ein zweiter Metallfilm 44 unter Verwendung des Photoresistmusters 46 als Maske geätzt. Zu diesem Zeitpunkt wird durch ausreichendes Überätzen des zweiten Metallfilms ein Unterschnitt im zweiten Metallfilm 44 erzeugt.
  • 15 zeigt den Schritt zur Reflowbehandlung des Photoresist. Das Substrat wird auf eine Temperatur über 100°C für den Reflow des Photoresist erwärmt. Zu diesem Zeitpunkt kann eine Wärmebehandlung auf dem Substrat über mehrere Schritte durchgeführt werden, um die Reflowcharakteristik des Photoresist zu verbessern. Als Folge davon wird der gemusterte zweite Metallfilm 44 vollständig vom Photoresist 46a nach Reflowbehandlung bedeckt.
  • 16 zeigt die Schritte zum Ausbilden der Gateelektrode. Ein Photoresistmuster wird nach Ätzen des ersten Metallfilms 42 unter Verwendung des Photoresistmusters nach Reflowbehandlung 46a von 15 als Maske entfernt. Als Folge davon wird, da der erste Metallfilm 42 durch die Dicke des Photoresist 46a von 15 so geätzt wird, dass er breiter ist als der zweite Metallfilm 44, die Stufenbedeckung des Isolierfilms vorteilhaft in einem anschließenden Isolierfilmabscheideprozess ausgebildet. Zu diesem Zeitpunkt ist es bevorzugt, um zu vermeiden, dass der erste Metallfilm 42 mit der ITO-Schicht, die in einem anschließenden Prozess ausgebildet wird, in Kontakt kommt, die Dicke und die Größe des Photoresistmusters zu beeinflussen, um den gemusterten zweiten Metallfilm 44 so auszubilden, dass er größer ist als der Kontaktdurchtritt zur Verbindung von ITO-Schicht und Gatepad.
  • Die folgenden Schritte sind zu denen der oben beschriebenen ersten Ausführungsform identisch, so dass die Erläuterung dieser Schritte hier ausgelassen wird und der Leser wird auf die Beschreibung der ersten Ausführungsform verwiesen.
  • 17 bis 19 sind Schnittansichten zur Erläuterung eines Verfahrens zur Herstellung einer Flüssigkristallanzeige gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Hier sind die einleitenden Schritte bis zum Schritt zur Ausbildung der Gateelektrode gezeigt.
  • 17 zeigt den Schritt zum Ausbilden von leitfähigen Filmen 52 und 54 für die Gateelektrode und ein Photoresistmuster 56, die zur zweiten Ausführungsform von 13 der vorliegenden Erfindung identisch sind.
  • 18 zeigt den Schritt zum Mustern des zweiten Metallfilms 54, bei dem der zweite Metallfilm 54 unter Verwendung des Photoresistmusters 56 von 17 als Maske nass oder trocken geätzt wird. Dann wird das Photoresistmuster entfernt. Das Photoresistmuster wird nicht notwendigerweise in diesem Schritt entfernt und kann stattdessen nach Ätzen des ersten Metallfilms 52 entfernt werden.
  • Im Falle des Nassätzens des zweiten Metallfilms 54 kann ein Unterschnitt erzeugt werden, der die Breite des ersten Metallfilms verkleinert, der später geätzt wird. Zu diesem Zeitpunkt kann, wenn das Photoresistmuster nicht entfernt wird, ein Brennen am Photoresistmuster durchgeführt werden, um Abheben des Photoresistmusters zu vermeiden.
  • 19 zeigt den Schritt zum Ausbilden der Gateelektrode durch Ätzen des ersten Metallfilms 52, bei dem der erste Metallfilm 52 unter Verwendung des gemusterten zweiten Metallfilms 54 als Maske geätzt wird. Selbstverständlich kann im Fall, dass das Photoresistmuster in einem früheren Schritt nicht entfernt ist, das Photoresistmuster als Maske verwendet werden und das Photoresistmuster wird nach Ätzen des ersten Metallfilms entfernt.
  • 20 bis 23 sind Schnittansichten zur Erläuterung eines Verfahrens zur Herstellung einer Flüssigkristallanzeige gemäß einer vierten Ausführungsform der vorliegenden Erfindung. Hier sind die einleitenden Schritte bis zum Schritt zur Ausbildung der Gateelektrode gezeigt.
  • 20 zeigt die Schritte zur Ausbildung leitfähiger Filme 62 und 64 für die Gateelektrode und ein Photoresistmuster 66, die zur zweiten und dritten Ausführungsform identisch sind.
  • 21 zeigt den Schritt zum Ätzen des zweiten Metallfilms, bei dem der zweite Metallfilm 64 unter Verwendung des Photoresistmusters 66 als Maske nass geätzt wird. Zu diesem Zeitpunkt wird der zweite Metallfilm ausreichend geätzt, um einen Unterschnitt zu erzeugen.
  • 22 zeigt den Schritt zum Ätzen des ersten Metallfilms, bei dem der Unterschnitt in der Gateelektrode ausgebildet wird, wie es in 12 gezeigt ist, wenn der erste Metallfilm 62 unter Verwendung des gemusterten zweiten Metallfilms 64 als Maske geätzt wird.
  • 23 zeigt den Schritt zum erneuten Ätzen des zweiten Metallfilms, bei dem die Breite des unteren Teils des ersten Metallfilms 62 breiter wird als der des zweiten Metallfilms 64, wenn der gemusterte zweite Metallfilms 64 erneut geätzt wird, so dass der Unterschnitt der Gateelektrode entfernt wird. Hier kann, wenn der erste Metallfilm 62 geätzt wird oder wenn der zweite Metallfilm 64 erneut geätzt wird, Brennen am zweiten Metallfilm 64 durchgeführt werden, nachdem das erste Ätzen am zweiten Metallfilm 64 durchgeführt ist, wobei der Fall berücksichtigt wird, bei dem das Abheben des Photoresist erzeugt ist.
  • Gemäß dem oben genannten Verfahren zur Herstellung der Flüssigkristallanzeige gemäß der vorliegenden Erfindung wird die Gateelektrode in einer zweischichtigen Struktur von Al oder Al-Legierung und einem hochschmelzenden Metall ausgebildet. Deshalb ist es möglich, einen Batterieeffekt zu vermeiden, der durch direktes Kontaktieren des Al mit der ITO-Schicht bedingt ist, und die Erzeugung eines Höckers von Al aufgrund von Spannungsrelaxation des hochschmelzenden Metalls zu vermeiden. Ebenso ist es möglich, die Anzahl der Photolithographieprozesse zu reduzieren, da es möglich ist, wegen des hochschmelzenden Metalls den Anodisierungsprozess auszulassen und den Isolierfilm und den Schutzfilm gleichzeitig zu ätzen.
  • Da es möglich ist, den Al-Film oder Al-Legierungsfilm, der im unteren Bereich ausgebildet wird, so auszubilden, dass er entweder in der Größe identisch oder größer ist als das im oberen Teil ausgebildete hochschmelzende Metall, wird kein Unterschnitt in der Gateelektrode erzeugt. Deshalb ist es möglich, die Beeinträchtigung der Isoliercharakteristiken zu vermeiden, die durch schlechte Stufenabdeckung bedingt ist.
  • Die vorliegende Erfindung ist nicht auf die obigen Ausführungsformen beschränkt und es versteht sich klar, dass für die Fachleute viele Variationen im Rahmen der vorliegenden Erfindung, wie sie in den beigefügten Ansprüchen definiert ist, möglich sind.

Claims (17)

  1. Verfahren zur Herstellung einer Flüssigkristallanzeige, wobei das Verfahren die folgende Abfolge von Schritten umfasst: (a) durch einen ersten Photolithographieprozess Ausbilden einer Gateelektrode und eines Gatepads durch Abscheiden eines ersten Metallfilms (22, 42, 52, 62) und eines zweiten Metallfilms (24, 44, 54, 64) auf einem Dünnfilmtransistorbereich bzw. einem Padbereich eines Substrats (20, 40, 50, 60), (b) Ausbilden eines Isolierfilms (26, 46, 56, 66) auf der gesamten Oberfläche des Substrats (20, 40, 50, 60), auf dem die Gateelektrode und das Gatepad ausgebildet sind, (c) durch einen zweiten Photolithographieprozess Ausbilden eines Halbleiterfilmmusters (28, 30) auf dem Isolierfilm (26) auf dem Dünnfilmtransistorbereich, (d) durch einen dritten Photolithographieprozess Ausbilden einer Sourceelektrode (32a) und einer Drainelektrode (32b) gebildet aus einem dritten Metallfilm im Dünnfilmtransistorbereich, (e) Ausbilden eines Schutzfilms (34) auf der gesamten Oberfläche des Substrats (20), auf dem die Sourceelektrode (32a) und die Drainelektrode (32b) ausgebildet sind, und Mustern des Schutzfilms (34) an Stellen, die durch einen vierten Photolithographieprozess definiert sind, so dass ein Teil der Drainelektrode (32b) und ein Teil des Gatepad auf dem Substrat (20) freigelegt werden, worin im Gatepadbereich das Mustern Ätzen des Schutzfilms (34) und des Isolierfilms (26) im selben Bearbeitungsschritt beinhaltet; und (f) durch einen fünften Photolithographieprozess gleichzeitiges Ausbilden einer Pixelelektrode (36), die mit der Drainelektrode (32b) verbunden ist, und einer Pixelelektrode (36a), die mit dem Gatepad verbunden ist, auf dem Substrat (20), auf dem der Schutzfilm ausgebildet ist.
  2. Verfahren zur Herstellung einer Flüssigkristallanzeige nach Anspruch 1, worin Schritt (c) die Schritte zum Abscheiden eines amorphen Siliciumfilms und eines dotierten amorphen Siliciumfilms auf dem Isolierfilm und Mustern des amorphen Siliciumfilms und des dotierten amorphen Siliciumfilms umfasst.
  3. Verfahren zur Herstellung einer Flüssigkristallanzeige nach Anspruch 2, ferner umfassend Entfernen des dotierten amorphen Siliciumfilms zwischen der Sourceelektrode (32a) und der Drainelektrode (32b).
  4. Verfahren zur Herstellung einer Flüssigkristallanzeige nach einem der vorhergehenden Ansprüche, worin der erste Metallfilm aus Al oder Al-Legierung gebildet wird und der zweite Metallfilm aus einem hochschmelzenden Metall gebildet wird.
  5. Verfahren zur Herstellung einer Flüssigkristallanzeige nach einem der vorhergehenden Ansprüche, worin der Schritt (a) zum Ausbilden der Gateelektrode die Schritte beinhaltet: (a1) Ausbilden des ersten Metallfilms (42) und des zweiten Metallfilms (44) auf einem Substrat (40) in der beschriebenen Reihenfolge; (a2) Ausbilden eines Photoresistmusters (46) auf einem Teil des zweiten Metallfilms (44); (a3) Ätzen des zweiten Metallfilms (44) unter Verwendung des Photoresistmusters (46) als Maske; (a4) Reflowbehandlung des Photoresistmusters (46); (a5) Ätzen des ersten Metallfilms (42) unter Verwendung des Photoresistmusters nach Reflowbehandlung (46a) als Maske; und (a6) Entfernen des Photoresistmusters nach Reflowbehandlung (46a).
  6. Verfahren zur Herstellung einer Flüssigkristallanzeige nach Anspruch 5, worin der zweite Metallfilm (44) in Schritt (a3) zum Ätzen des zweiten Metallfilms überätzt wird, um einen Unterschnitt zu erzeugen.
  7. Verfahren zur Herstellung einer Flüssigkristallanzeige nach Anspruch 5 oder 6, worin der Schritt (a4) zur Reflowbehandlung des Photoresistmusters in einer Mehrzahl von Schritten durchgeführt wird.
  8. Verfahren zur Herstellung einer Flüssigkristallanzeige nach einem der Ansprüche 1 bis 4, worin der Schritt (a) zum Ausbilden der Gateelektrode die Schritte beinhaltet: (a1') Ausbilden des ersten Metallfilms (52) und des zweiten Metallfilms (54) auf dem Substrat (50) in der beschriebenen Reihenfolge; (a2') Ausbilden eines Photoresistmusters (56) auf einem Teil des zweiten Metallfilms (54); (a3') Ätzen des zweiten Metallfilms (54) unter Verwendung des Photoresistmusters (56) als Maske; und (a4') Ätzen des ersten Metallfilms (52).
  9. Verfahren zur Herstellung einer Flüssigkristallanzeige nach Anspruch 8, worin Schritt (a3') zum Ätzen des zweiten Metallfilms (54) durch Nassätzen durchgeführt wird.
  10. Verfahren zur Herstellung einer Flüssigkristallanzeige nach Anspruch 8, ferner umfassend den Schritt zum Brennen des Photoresistmusters (56) nach Schritt (a3'), der Trockenätzen des zweiten Metallfilms (54) umfasst.
  11. Verfahren zur Herstellung einer Flüssigkristallanzeige nach einem der Ansprüche 1 bis 4, worin der Schritt zum Ausbilden der Gateelektrode die Schritte beinhaltet: (a1'') Ausbilden des ersten Metallfilms (62) und des zweiten Metallfilms (64) auf dem Substrat (60); (a2'') Ausbilden eines Photoresistmusters (66) auf einem Teil des zweiten Metallfilms (64); (a3'') Ätzen des zweiten Metallfilms (64) unter Verwendung des Photoresistmusters (66) als Maske; (a4'') Ätzen des ersten Metallfilms (62) unter Verwendung des gemusterten zweiten Metallfilms (64); und (a5'') erneutes Ätzen des gemusterten zweiten Metallfilms (64).
  12. Verfahren zur Herstellung einer Flüssigkristallanzeige nach Anspruch 11, ferner umfassend den Schritt zum Brennen des Photoresistmusters vor dem Schritt (a4'') zum Ätzen des ersten Metallfilms nach Ätzen des zweiten Metallfilms.
  13. Verfahren zur Herstellung einer Flüssigkristallanzeige nach einem der vorhergehenden Ansprüche, worin die Pixelelektroden (36, 36a) Indiumzinnoxid (ITO) umfassen.
  14. Verfahren zur Herstellung einer Flüssigkristallanzeige nach einem der vorhergehenden Ansprüche, worin im Schritt zum Ausbilden einer Pixelelektrode die Pixelelektrode (36) auf dem Gatepad verbleibt.
  15. Verfahren zur Herstellung einer Flüssigkristallanzeige nach einem der vorhergehenden Ansprüche, worin der zweite Metallfilm Cr, Ta, Mo oder Ti umfasst.
  16. Verfahren zur Herstellung einer Flüssigkristallanzeige nach einem der Ansprüche 1 bis 14, worin der zweite Metallfilm ein hochschmelzendes Metall umfasst.
  17. Verfahren zur Herstellung einer Flüssigkristallanzeige nach einem der vorhergehenden Ansprüche, worin der dritte Metallfilm Cr umfasst.
DE69635239T 1995-11-21 1996-11-19 Verfahren zur Herstellung einer Flüssigkristall-Anzeige Expired - Lifetime DE69635239T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR9542618 1995-11-21
KR1019950042618A KR0183757B1 (ko) 1995-11-21 1995-11-21 박막 트랜지스터-액정 표시장치의 제조방법
KR1019960013912A KR100219480B1 (ko) 1995-11-29 1996-04-30 박막트랜지스터 액정표시장치 및 그 제조방법
KR9613912 1996-04-30

Publications (2)

Publication Number Publication Date
DE69635239D1 DE69635239D1 (de) 2005-11-10
DE69635239T2 true DE69635239T2 (de) 2006-07-06

Family

ID=36627376

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69635239T Expired - Lifetime DE69635239T2 (de) 1995-11-21 1996-11-19 Verfahren zur Herstellung einer Flüssigkristall-Anzeige

Country Status (5)

Country Link
US (5) US6008065A (de)
EP (2) EP1338914A3 (de)
JP (5) JP3891617B2 (de)
DE (1) DE69635239T2 (de)
TW (1) TW426809B (de)

Families Citing this family (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
US6940566B1 (en) 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
CN1148600C (zh) 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JP3760008B2 (ja) * 1996-11-29 2006-03-29 セイコーエプソン株式会社 液晶パネル用基板およびそれを用いた液晶パネル並びに投写型表示装置
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100229613B1 (ko) * 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
KR100248123B1 (ko) 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
KR100392909B1 (ko) * 1997-08-26 2004-03-22 엘지.필립스 엘시디 주식회사 박막트랜지스터및그의제조방법
KR100252306B1 (ko) * 1997-07-04 2000-04-15 구본준, 론 위라하디락사 액티브 매트릭스 기판 및 그 제조방법
KR100338008B1 (ko) * 1997-11-20 2002-10-25 삼성전자 주식회사 질화 몰리브덴-금속 합금막과 그의 제조 방법, 액정표시장치용 배선과 그의 제조 방법 및 액정 표시 장치와 그의 제조방법
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
JPH11258632A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板
JPH11258633A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板の製造方法
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
KR100482167B1 (ko) * 1998-07-30 2005-07-18 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
USRE39452E1 (en) * 1998-08-28 2007-01-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
US6297519B1 (en) 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
KR100303446B1 (ko) * 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
US6368978B1 (en) * 1999-03-04 2002-04-09 Applied Materials, Inc. Hydrogen-free method of plasma etching indium tin oxide
KR100333983B1 (ko) * 1999-05-13 2002-04-26 윤종용 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
US7411211B1 (en) 1999-07-22 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
TW428328B (en) * 1999-07-30 2001-04-01 Hannstar Display Corp Fabricating method of thin film transistor
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
GB9919913D0 (en) * 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
KR100632216B1 (ko) * 1999-12-16 2006-10-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100325079B1 (ko) * 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
KR100601177B1 (ko) * 2000-02-10 2006-07-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
TW447138B (en) * 2000-04-28 2001-07-21 Unipac Optoelectronics Corp Manufacturing method of thin-film transistor
JP2001343659A (ja) * 2000-06-02 2001-12-14 Casio Comput Co Ltd アクティブマトリクス型液晶表示パネルおよびその製造方法
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6798064B1 (en) * 2000-07-12 2004-09-28 Motorola, Inc. Electronic component and method of manufacture
TWI253538B (en) * 2000-09-30 2006-04-21 Au Optronics Corp Thin film transistor flat display and its manufacturing method
KR100400765B1 (ko) * 2000-11-13 2003-10-08 엘지.필립스 엘시디 주식회사 박막 형성방법 및 이를 적용한 액정표시소자의 제조방법
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
KR100715943B1 (ko) * 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
JP4410951B2 (ja) * 2001-02-27 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法および液晶表示装置の製造方法
SG179310A1 (en) 2001-02-28 2012-04-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100796749B1 (ko) 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
JP4920140B2 (ja) 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP2003172946A (ja) * 2001-09-28 2003-06-20 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
JP4723787B2 (ja) * 2002-07-09 2011-07-13 シャープ株式会社 電界効果型トランジスタ、その製造方法及び画像表示装置
KR100484092B1 (ko) 2002-12-26 2005-04-18 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR100497095B1 (ko) 2002-12-26 2005-06-28 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법
KR100503129B1 (ko) * 2002-12-28 2005-07-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR100500147B1 (ko) 2002-12-31 2005-07-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US7250720B2 (en) 2003-04-25 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device
TW589663B (en) * 2003-05-12 2004-06-01 Au Optronics Corp Flat panel display and manufacturing method thereof
JP4517063B2 (ja) * 2003-05-27 2010-08-04 日本電気株式会社 液晶表示装置
KR100566612B1 (ko) * 2003-09-23 2006-03-31 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
JP3769564B2 (ja) * 2003-10-06 2006-04-26 セイコーエプソン株式会社 液晶パネル用基板およびそれを用いた液晶パネル並びに投写型表示装置
KR101023978B1 (ko) * 2004-03-18 2011-03-28 삼성전자주식회사 반투과 액정표시장치의 제조방법과 이에 의한 액정표시장치
KR101087398B1 (ko) 2004-06-30 2011-11-25 엘지디스플레이 주식회사 액정표시장치의 패드 구조 및 그 제조방법
KR101061850B1 (ko) * 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법
JP2006178426A (ja) * 2004-11-24 2006-07-06 Sanyo Electric Co Ltd 表示装置および表示装置の製造方法
US7049163B1 (en) * 2005-03-16 2006-05-23 Chunghwa Picture Tubes, Ltd. Manufacture method of pixel structure
KR20060125066A (ko) * 2005-06-01 2006-12-06 삼성전자주식회사 개구율이 향상된 어레이 기판 및 이의 제조방법
KR20070009013A (ko) * 2005-07-14 2007-01-18 삼성전자주식회사 평판표시장치 및 평판표시장치의 제조방법
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007114360A (ja) 2005-10-19 2007-05-10 Nec Lcd Technologies Ltd 薄膜トランジスタを備えた液晶表示装置及びその製造方法
JP4544532B2 (ja) * 2006-03-03 2010-09-15 東京エレクトロン株式会社 基板処理方法
JP4842709B2 (ja) * 2006-05-31 2011-12-21 株式会社 日立ディスプレイズ 表示装置の製造方法
US7749907B2 (en) * 2006-08-25 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7932183B2 (en) * 2006-11-14 2011-04-26 Mitsubishi Electric Corporation Method of manufacturing multilayer thin film pattern and display device
KR20080078164A (ko) * 2007-02-22 2008-08-27 삼성전자주식회사 액정 표시 장치의 제조 방법
US8110829B2 (en) * 2007-05-31 2012-02-07 Lg Display Co., Ltd. Array substrate of liquid crystal display and method for fabricating the same
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP5250832B2 (ja) * 2007-07-09 2013-07-31 ゴールドチャームリミテッド アクティブマトリクス駆動表示装置
KR101308534B1 (ko) * 2007-07-18 2013-09-23 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
TWI348765B (en) * 2007-08-29 2011-09-11 Au Optronics Corp Pixel structure and fabricating method for thereof
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101448903B1 (ko) * 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
JP5357493B2 (ja) * 2007-10-23 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5427390B2 (ja) 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2009072451A1 (en) * 2007-12-03 2009-06-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
CN101217153B (zh) * 2008-01-18 2012-02-29 友达光电股份有限公司 主动元件阵列结构及其制造方法
US8035107B2 (en) * 2008-02-26 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
CN101939694B (zh) 2008-02-27 2014-01-29 株式会社半导体能源研究所 液晶显示器件及其制造方法以及电子装置
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
US7749820B2 (en) * 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US7989275B2 (en) * 2008-03-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US7883943B2 (en) 2008-03-11 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
US7985605B2 (en) 2008-04-17 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7790483B2 (en) * 2008-06-17 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof
US20100138765A1 (en) * 2008-11-30 2010-06-03 Nokia Corporation Indicator Pop-Up
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
JP5503995B2 (ja) * 2009-02-13 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7989234B2 (en) * 2009-02-16 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
US8202769B2 (en) * 2009-03-11 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5539765B2 (ja) * 2009-03-26 2014-07-02 株式会社半導体エネルギー研究所 トランジスタの作製方法
WO2011065059A1 (ja) * 2009-11-27 2011-06-03 シャープ株式会社 薄膜トランジスタとその製造方法、半導体装置とその製造方法、並びに表示装置
CN102379027A (zh) * 2010-06-21 2012-03-14 松下电器产业株式会社 硅薄膜的结晶化方法以及硅薄膜晶体管器件的制造方法
TWM423257U (en) * 2011-06-01 2012-02-21 Chunghwa Picture Tubes Ltd Pixel array substrate and display panel
CN102637632B (zh) * 2011-06-10 2014-12-10 京东方科技集团股份有限公司 一种薄膜晶体管阵列的制作方法和薄膜晶体管阵列
JP5411236B2 (ja) * 2011-11-15 2014-02-12 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
KR101932495B1 (ko) * 2012-05-11 2018-12-27 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
CN102956551B (zh) * 2012-11-02 2015-01-07 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN103928453B (zh) 2013-01-11 2016-09-28 北京京东方光电科技有限公司 一种阵列基板及其制造方法
TWI582967B (zh) * 2014-04-01 2017-05-11 鴻海精密工業股份有限公司 顯示陣列基板及顯示陣列基板的製造方法
CN103972243B (zh) * 2014-04-24 2017-03-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104375344B (zh) * 2014-11-21 2017-09-15 深圳市华星光电技术有限公司 液晶显示面板及其彩膜阵列基板
CN106057667B (zh) * 2016-07-06 2019-02-05 京东方科技集团股份有限公司 膜层图案的制作方法、基板的制作方法及基板、显示装置
CN107706196B (zh) * 2017-09-28 2021-05-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR20210053373A (ko) * 2019-11-01 2021-05-12 삼성디스플레이 주식회사 광 센서의 제조 방법
KR20210101353A (ko) * 2020-02-07 2021-08-19 삼성디스플레이 주식회사 도전 패턴의 제조 방법, 표시 장치 및 이의 제조 방법
CN111584520B (zh) * 2020-05-25 2023-09-12 成都京东方显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863150A (ja) 1981-10-12 1983-04-14 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS6144468A (ja) 1984-08-09 1986-03-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPS61193128A (ja) * 1985-02-21 1986-08-27 Mitsubishi Electric Corp マトリクス型表示装置
JPS62285464A (ja) * 1986-06-03 1987-12-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板及びその製造方法
US6149988A (en) * 1986-09-26 2000-11-21 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
JPH061314B2 (ja) * 1987-07-30 1994-01-05 シャープ株式会社 薄膜トランジスタアレイ
JPS6484668A (en) 1987-09-26 1989-03-29 Casio Computer Co Ltd Thin film transistor
GB2211362A (en) * 1987-10-15 1989-06-28 Johnson Electric Ind Mfg Fuel pump motor
JP2786628B2 (ja) * 1987-10-15 1998-08-13 シャープ株式会社 液晶パネルの電極構造
JPH01151236A (ja) * 1987-12-08 1989-06-14 Mitsubishi Electric Corp アルミニウム膜のテーパーエツチング方法
JP2771820B2 (ja) * 1988-07-08 1998-07-02 株式会社日立製作所 アクティブマトリクスパネル及びその製造方法
JPH0816756B2 (ja) 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
US5153754A (en) 1989-06-30 1992-10-06 General Electric Company Multi-layer address lines for amorphous silicon liquid crystal display devices
JPH0734467B2 (ja) * 1989-11-16 1995-04-12 富士ゼロックス株式会社 イメージセンサ製造方法
JP2940689B2 (ja) 1990-03-23 1999-08-25 三洋電機株式会社 アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法
US5162933A (en) 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JP2813234B2 (ja) 1990-05-16 1998-10-22 日本電信電話株式会社 配線構造
US5156986A (en) 1990-10-05 1992-10-20 General Electric Company Positive control of the source/drain-gate overlap in self-aligned TFTS via a top hat gate electrode configuration
JPH04155315A (ja) 1990-10-19 1992-05-28 Hitachi Ltd 多層膜配線体の製造方法
JPH04213427A (ja) 1990-12-11 1992-08-04 Fujitsu Ltd 多層金属膜電極配線の製造方法
JPH04234930A (ja) * 1991-01-10 1992-08-24 Shimano Inc 釣り用リール
US5468987A (en) * 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH04326330A (ja) 1991-04-26 1992-11-16 Sharp Corp 液晶表示装置およびその製造方法
JP2667304B2 (ja) 1991-05-13 1997-10-27 シャープ株式会社 アクティブマトリクス基板
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
JP3094610B2 (ja) 1991-12-13 2000-10-03 カシオ計算機株式会社 薄膜トランジスタの製造方法
JPH05142570A (ja) 1991-11-20 1993-06-11 Sharp Corp アクテイブマトリクス基板
JPH05142554A (ja) * 1991-11-25 1993-06-11 Matsushita Electric Ind Co Ltd アクテイブマトリクス基板
JPH05165056A (ja) 1991-12-17 1993-06-29 Oki Electric Ind Co Ltd アクティブマトリックス液晶ディスプレイの下基板の製造方法
JP2674406B2 (ja) * 1992-02-05 1997-11-12 富士通株式会社 半導体装置の製造方法
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
JPH05299655A (ja) * 1992-04-08 1993-11-12 Nec Corp 薄膜トランジスタ
JPH05323373A (ja) 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
JPH063698A (ja) * 1992-06-19 1994-01-14 Nec Corp 薄膜トランジスタ装置
KR950008931B1 (ko) * 1992-07-22 1995-08-09 삼성전자주식회사 표시패널의 제조방법
JPH06232398A (ja) * 1992-12-15 1994-08-19 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法と半導体装置の製造方法
JPH06140296A (ja) 1992-10-26 1994-05-20 Fujitsu Ltd パターン形成方法
JPH06138487A (ja) 1992-10-29 1994-05-20 Hitachi Ltd 半導体装置と液晶表示装置
JPH06160905A (ja) * 1992-11-26 1994-06-07 Sanyo Electric Co Ltd 液晶表示装置およびその製造方法
JPH06168970A (ja) * 1992-11-27 1994-06-14 Fuji Xerox Co Ltd 半導体素子の製造方法
JPH06188419A (ja) * 1992-12-16 1994-07-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP3116149B2 (ja) * 1993-01-18 2000-12-11 株式会社日立製作所 配線材料および液晶表示装置
JP2948436B2 (ja) * 1993-03-12 1999-09-13 ローム株式会社 薄膜トランジスタおよびそれを用いる液晶表示装置
JP3573778B2 (ja) * 1993-03-12 2004-10-06 株式会社東芝 液晶表示装置
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP2501411B2 (ja) 1993-08-12 1996-05-29 株式会社東芝 アクティブマトリクス型表示装置
JP3281167B2 (ja) 1994-03-17 2002-05-13 富士通株式会社 薄膜トランジスタの製造方法
US5621556A (en) * 1994-04-28 1997-04-15 Xerox Corporation Method of manufacturing active matrix LCD using five masks
JP2755376B2 (ja) * 1994-06-03 1998-05-20 株式会社フロンテック 電気光学素子の製造方法
KR100213402B1 (ko) 1994-09-29 1999-08-02 니시무로 타이죠 전극배선재료 및 이를 이용한 전극배선기판
JPH0964366A (ja) * 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
JP4366732B2 (ja) * 1998-09-30 2009-11-18 ソニー株式会社 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法
US6368227B1 (en) * 2000-11-17 2002-04-09 Steven Olson Method of swinging on a swing

Also Published As

Publication number Publication date
EP0775931A3 (de) 1998-03-25
DE69635239D1 (de) 2005-11-10
US6661026B2 (en) 2003-12-09
TW426809B (en) 2001-03-21
US20020106825A1 (en) 2002-08-08
USRE41363E1 (en) 2010-06-01
JP2004006936A (ja) 2004-01-08
JP2006148150A (ja) 2006-06-08
EP1338914A2 (de) 2003-08-27
EP0775931B1 (de) 2005-10-05
US6331443B1 (en) 2001-12-18
EP1338914A3 (de) 2003-11-19
JPH09171197A (ja) 1997-06-30
US6339230B1 (en) 2002-01-15
JP2006106788A (ja) 2006-04-20
EP0775931A2 (de) 1997-05-28
JP3891617B2 (ja) 2007-03-14
US6008065A (en) 1999-12-28
JP2004157554A (ja) 2004-06-03

Similar Documents

Publication Publication Date Title
DE69635239T2 (de) Verfahren zur Herstellung einer Flüssigkristall-Anzeige
DE69633378T2 (de) Verfahren zur Herstellung einer Flüssigkristallanzeigevorrichtung
DE102009044337B4 (de) Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben
DE19811624B4 (de) Aktives Paneel für eine LCD und Herstellungsverfahren für ein aktives Paneel einer LCD
DE19808989B4 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE69534667T2 (de) Farbanzeigevorrichtung
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
DE102004051839B4 (de) Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats
DE19808990C2 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE69434450T2 (de) Dünnfilm-Halbleiterbauelement zur Sichtanzeige und dessen Herstellungsverfahren
DE19758065C2 (de) Verfahren zur Herstellung eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung
DE102006061869B4 (de) Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben
DE19809084C2 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE60037707T2 (de) Herstellungsverfahren für dünnfilmtransistoren
DE19623292C2 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE69433948T2 (de) Lift-off Verfahren für selbstausrichtende Dünnschichttransistoren
DE4337849C2 (de) Signalleitungsstruktur für eine Dünnfilmtransistor-Flüssigkristallanzeige und Verfahren zur Herstellung derselben
DE3431155A1 (de) Duennfilm-transistor und verfahren zu dessen herstellung
DE19648083B4 (de) Flüssigkristall-Anzeigeeinrichtung und Verfahren zu deren Herstellung
DE2655937A1 (de) Verfahren zum planaren isolieren von leitungsmustern, durch chemischen niederschlag aus der dampfphase
DE19906815A1 (de) Flüssigkristallanzeige und Verfahren zur Herstellung derselben
DE102004048723B4 (de) Herstellverfahren für ein Dünnschichttransistorarray-Substrat
DE19710248C2 (de) Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür
DE3604368A1 (de) Verfahren zur herstellung eines duennfilm-transistors
DE19724245B4 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8310 Action for declaration of annulment
8313 Request for invalidation rejected/withdrawn