DE69634007T2 - Elektrisch löschbarer, unmittelbar überschreibbarer, aus multibit-einzelzellen bestehender speicher und daraus hergestellte speichermatrix - Google Patents

Elektrisch löschbarer, unmittelbar überschreibbarer, aus multibit-einzelzellen bestehender speicher und daraus hergestellte speichermatrix Download PDF

Info

Publication number
DE69634007T2
DE69634007T2 DE69634007T DE69634007T DE69634007T2 DE 69634007 T2 DE69634007 T2 DE 69634007T2 DE 69634007 T DE69634007 T DE 69634007T DE 69634007 T DE69634007 T DE 69634007T DE 69634007 T2 DE69634007 T2 DE 69634007T2
Authority
DE
Germany
Prior art keywords
memory element
memory
film layer
element according
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69634007T
Other languages
English (en)
Other versions
DE69634007D1 (de
Inventor
J. Patrick KLERSY
A. David STRAND
R. Stanford OVSHINSKY
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Energy Conversion Devices Inc
Original Assignee
Energy Conversion Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Energy Conversion Devices Inc filed Critical Energy Conversion Devices Inc
Publication of DE69634007D1 publication Critical patent/DE69634007D1/de
Application granted granted Critical
Publication of DE69634007T2 publication Critical patent/DE69634007T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/72Array wherein the access device being a diode

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft allgemein ein außergewöhnlich gestaltetes elektrisch und optisch betriebenes, direkt überschreibbares, energiearmes, sehr schnell schaltendes, nichtflüchtiges analoges und Mehrebenen-Festkörper-Einzellen-Betriebsspeicherelement und aus diesen Elementen hergestellte elektrische Speicheranordnungen hoher Dichte. Insbesondere betrifft die vorliegende Erfindung eine neue chemische Zusammensetzung für die Kontaktschichten, die ein integraler Bestandteil des Speicherelements sind.
  • Hintergrund und Stand der Technik
  • Der Ovonic-EEPROM ist eine neue, gesetzlich geschützte, nichtflüchtige elektronische Dünnschicht-Hochleistungs-Speichereinheit. Zu seinen Vorzügen gehören die nichtflüchtige Speicherung von Daten, das Potential für eine hohe Bitdichte und somit niedrige Kosten aufgrund seiner kleinen Anschlussfläche und seiner einfachen zweipoligen Bauelementkonfiguration, ein lange Neuprogrammierungs-Zykluslebensdauer, niedrige Programmierungsenergien und eine hohe Geschwindigkeit. Der Ovonic-EEPROM kann Informationen sowohl in analoger als auch in digitaler Form speichern. Die digitale Speicherung kann entweder binär (ein Bit je Speicherzelle) oder in mehreren Zuständen (mehrere Bits je Zelle) erfolgen. Es sind nur geringfügige Modifikationen erforderlich, um zwischen den beiden digitalen Betriebsarten umzuschalten. Im Sinne der vorliegenden Erfindung werden die Begriffe „Speicherelemente" und „Steuerelemente" synonym verwendet.
  • FRÜHER ELEKTRISCHER PHASENUMWANDLUNGSSPEICHER
  • Der allgemeine Gedanke der Nutzung elektrisch beschreibbarer und löschbarer Speicherstoffe (d. h. Stoffe, die zwischen im Großen und Ganzen amorphen und im Großen und Ganzen kristallinen Zuständen elektrisch umgeschaltet werden können) für elektronische Speicheranwendungen ist auf dem Fachgebiet bekannt, wie beispielsweise in dem US-Patent Nr. 3.271.591, das Ovshinsky am 06.09.1966 erteilt wurde, und in dem US-Patent Nr. 3.530.441, das Ovshinsky am 22.09.1970 erteilt wurde, offenbart ist, die beide auf den gleichen Rechtsnachfolger wie den der vorliegenden Erfindung übertragen sind und deren Beschreibungen hiermit im Rahmen dieser Anmeldung vollumfänglich als geoffenbart gelten (nachstehend als „Ovshinsky-Patente" bezeichnet).
  • Wie in den Ovshinsky-Patenten beschrieben ist, können solche Speicherstoffe zwischen Strukturzuständen von im Großen und Ganzen amorpher und im Großen und Ganzen kristalliner lokaler Ordnung oder zwischen verschiedenen nachweisbaren Zuständen lokaler Ordnung über das gesamte Spektrum zwischen vollständig amorphen und vollständig kristallinen Zuständen elektrisch umgeschaltet werden. Das heißt, die Ovshinsky-Patente beschreiben, dass das elektrische Umschalten solcher Stoffe nicht zwischen vollständig amorphen und vollständig kristallinen Zuständen stattfinden muss, sondern vielmehr in inkrementalen Schritten erfolgen kann, die Änderungen lokaler Ordnung widerspiegeln, um eine „Grauskala" zu schaffen, die durch eine Vielzahl von Zuständen lokaler Ordnung verkörpert wird, die das Spektrum zwischen den vollständig amorphen und den vollständig kristallinen Zuständen umfassen. Die von den Ovshinsky-Patenten beschriebenen frühen Stoffe könnten also gegebenenfalls zwischen genau den beiden Strukturzuständen von im Großen und Ganzen amorpher lokaler Ordnung und im Großen und Ganzen kristalliner lokaler Ordnung umgeschaltet werden, um die Speicherung und den Abruf von einzelnen Bits von codierten binären Informationen zu ermöglichen.
  • Die in den Ovshinsky-Patenten beschriebenen elektrisch löschbaren Speicherstoffe sowie spätere elektrische Festkörperspeicher hatten mehrere Beschränkungen: (I) eine (nach heutigen Standards) relativ niedrige elektrische Schaltgeschwindigkeit, insbesondere beim Schalten in Richtung der größeren lokalen Ordnung (in Richtung der zunehmenden Kristallisation); (II) einen relativ hohen Eingangsenergiebedarf, der zum Auslösen einer nachweisbaren Änderung der lokalen Ordnung erforderlich war; und (III) relativ hohe Kosten je Megabyte gespeicherte Informationen (insbesondere im Vergleich mit heutigen Festplattenlaufwerksmedien).
  • Die wichtigste dieser Beschränkungen ist die relativ hohe Energiezufuhr, die erforderlich war, um nachweisbare Änderungen der chemischen und/oder elektronischen Bindungskonfigurationen des Chalcogenid-Materials zu erhalten, um eine nachweisbare Änderung der lokalen Ordnung auszulösen. Ebenfalls von Bedeutung waren die Schaltzeiten der elektrischen Speicherstoffe, die in den Ovshinsky-Patenten beschrieben sind. Für diese Stoffe wurden normalerweise Zeiten im Bereich einiger Millisekunden für die Einstellzeit (die Zeit, die benötigt wird, um den Stoff vom amorphen in den kristallinen Zustand umzuschalten) und ungefähr eine Mikrosekunde für die Rückstellzeit (die Zeit, die benötigt wird, um den Stoff vom kristallinen zurück in den amorphen Zustand zu schalten) benötigt. Die für das Umschalten dieser Stoffe benötigte elektrische Energie lag in der Regel bei etwa einem Mikrojoule.
  • Es ist zu beachten, dass diese Energiemenge jedem der Speicherelemente in der Festkörpermatrix von Reihen und Spalten von Speicherzellen zugeführt werden muss. Solche hohen Energieniveaus führen dazu, dass die Adressenleitungen und die Zellentrennungs-/Adressvorrichtung, die mit jedem diskreten Speicherelement verbunden ist, eine hohe Strombelastbarkeit haben müssen. Unter Berücksichtigung dieses Energiebedarfs wäre die Wahl von Speicherzellen-Trennelementen für einen Fachmann auf sehr große Einkristalldioden- oder -transistor-Trennelemente beschränkt, was die Anwendung der Lithographie im Mikrometer-Bereich und somit eine hohe Packungsdichte von Speicherelementen unmöglich macht. So würden die geringen Bitdichten von Matrix-Anordnungen aus diesem Material zu hohen Kosten je Megabyte gespeicherte Informationen führen.
  • Durch Verringern des Preis- und Leistungsunterschieds zwischen nichtflüchtigem Archiv-Massenspeicher und schnellem flüchtigen Systemspeicher ermöglichen die Speicherelemente der vorliegenden Erfindung ein neues nichthierarchisches „Universalspeichersystem". Eigentlich der gesamte Speicher in dem System kann ein kostengünstiger und schneller Archivspeicher sein. Im Vergleich zu ursprünglichen elektrischen Ovshinsky-Phasenumwandlungsspeichern bieten die hier beschriebenen Speicherstoffe eine um sechs Größenordnungen kürzere Programmierungszeit (weniger als 30 Nanosekunden) und verbrauchen extrem wenig Programmierungsenergie (weniger als 0,1 bis 2 Nanojoule) bei nachgewiesener Langzeitstabilität und Zykluslebensdauer (über 10 Billionen Zyklen). Außerdem zeigen Versuchsergebnisse, dass weitere Verringerungen der Elementgröße die Schaltgeschwindigkeiten und Zykluslebensdauer vergrößern können.
  • Eine vor kurzem entwickelte Speichereinheit ist der elektrische Metall/amorphes Silicium/Metall-Speicherschalter (MSM-Speicherschalter) [siehe Rose et al., „Amorphous Silicon Analogue Memory Devices" („Analoge Speichereinheiten aus amorphem Silicium"), Journal of Non-Crystalline Solids, 115 (1989), S. 168–170, und Hajto et al., „Quantized Electron Transport in Amorphous Silicon Memory Structures" („Quantisierter Elektronentransport in Speicherstrukturen aus amorphem Silicium"), Physical Review Letters, Jg. 66, Nr. 14, 08.04.1991, S. 1981–1921]. Dieser MSM-Schalter wird durch die Aufdampfung speziell ausgewählter Metallkontakte auf jeder Seite einer p-leitenden Dünnschicht aus amorphem Silicium (a-Si) hergestellt. Die Bedeutung der Wahl der Metallkontakt-Materialien wird später erörtert. MSM-Speicherschalter werden als Schalter beschrieben, die ein relativ schnelles (10–100 ns) analoges Schaltverhalten für Spannungsimpulse von 1–5 Volt zeigen, wodurch ein Widerstandsbereich von etwa 103 bis etwa 106 Ohm ermöglicht wird, auf den sie nichtflüchtig eingestellt werden können. Wie Fachleuten sofort klar sein dürfte, weisen die MSM-Speicherschalter von Rose et al. und Hajto et al. zwar ähnliche elektrische Schalteigenschaften (d. h. Schaltzeiten, Schaltenergien und resultierende Gerätewiderstände) wie die elektrischen Schalteigenschaften der Speicherelemente der vorliegenden Erfindung auf, aber es gibt tatsächlich signifikante Betriebsunterschiede zwischen beiden.
  • Der signifikanteste elektrische Schaltunterschied liegt in dem Unvermögen der MSM-Speicherschalter, direkt überschrieben zu werden. Das heißt, die MSM-Schalter können nicht direkt bidirektional von einem Widerstand in dem analogen Bereich von Widerständen auf einen anderen Widerstand in diesem Bereich moduliert werden, ohne zunächst gelöscht zu werden (auf einen bestimmten Anfangswiderstand oder „Anfangszustand" eingestellt zu werden). Insbesondere muss der MSM-Schalter zunächst auf den Zustand hohen Widerstands eingestellt (gelöscht) werden, bevor dieser Schalter auf einen anderen Widerstandswert in dem analogen Bereich eingestellt werden kann. Im Gegensatz dazu brauchen die erfindungsgemäßen Speicherelemente nicht gelöscht zu werden, bevor sie auf einen anderen Widerstand in dem Bereich eingestellt werden, d. h., sie sind direkt überschreibbar.
  • Ein weiterer signifikanter Unterschied in den elektrischen Schalteigenschaften, der zwischen den MSM-Speicherschaltern von Rose et al. und Hajto et al. einerseits und den elektrischen Speicherelementen der vorliegenden Erfindung andererseits besteht, ist das bipolare Verhalten der MSM-Schalter. Wie von Rose et al. beschrieben, müssen die MSM-Schalter mittels elektrischer Impulse entgegengesetzter Polarität aus den zum Schreiben verwendeten Impulsen gelöscht werden. Wichtig ist, dass bei den erfindungsgemäßen Speicherelementen diese Umkehrung der Polarität des angewendeten Impulses nicht erforderlich ist, gleichgültig, ob die erfindungsgemäßen Speicherelemente für das digitale oder analoge Umschalten verwendet werden.
  • Diese Unterschiede in den elektrischen Schalteigenschaften zwischen den MSM-Schaltern und den erfindungsgemäßen Speicherelementen deuten auf die grundlegenden Unterschiede in den Schaltmechanismen hin, die die Physik des Betriebs der beiden Einheiten kennzeichnen. Die elektrischen Schalteigenschaften der MSM-Speicherschalter hängen entscheidend von dem/den speziellen Metallen) ab, aus dem/denen die Kontakte hergestellt sind. Das liegt daran, dass diese MSM-Schalter einen „Formgebungs"prozess sehr hoher Energie erfordern, in dem Metall von mindestens einem der Kontakte in den Schaltkörper transportiert und dort als integraler Bestandteil geformt wird. Bei diesem Prozess wird eine Vielzahl (mindestens 15 in 1 der Schrift von Rose et al.) von progressiv ansteigenden 300-ns-Impulsen von 5–15 Volt verwendet, um den Schalter herzustellen. Rose et al. erklären: „... Es sind Röntgenfeinstruktur-Untersuchungen der Bauelemente durchgeführt worden, und es ist festgestellt worden, dass das obere Elektrodenmaterial in einen faserigen Bereich des a-Si eingebettet ist. Das lässt vermuten, dass das obere Metall in der Faser verteilt wird, und das kann eine Rolle im Schaltmechanismus spielen. ..." Rose et al. stellen außerdem ausdrücklich fest, dass der dynamische Bereich der verfügbaren Widerstände von dem Metall bestimmt wird, aus dem der obere Elektrodenkontakt besteht. Wie von Rose et al. erklärt wird, ... wird festgestellt, dass sein Wert vollständig (sic!) abhängig von dem oberen Kontakt und vollständig unabhängig von der unteren Metallisierung (sic!) ist, d. h., unabhängig von der unteren Elektrode sind Elektroden-Bauelemente mit Cr an der Oberseite stets digital und Elektroden-Bauelemente mit V an der Oberseite stets analog. Genau in diesem Metallfaserbereich erfolgt die elektrische Umschaltung, und ohne diese Massenwanderung von Metall in das a-Si gäbe es keine Umschaltung (siehe die Schrift von Hajto et al.). Im Gegensatz dazu ist bei den erfindungsgemäßen Speicherelementen keine Wanderung des Kontaktmaterials in das Dünnschicht-Speicherelement erforderlich, um eine schnelle energiearme analoge Speicher-Umschaltung mit direkter Überschreibung zu erreichen. Bei der Herstellung der erfindungsgemäßen Speicherelemente wird darauf geachtet, eine Diffusion von Metall von einer Elektrode in das Chalcogenid-Material zu vermeiden.
  • Die MSM-Speicherschalter kommen nicht als Modulator mit freier Ladungskonzentration in Frage. Diese Schalter stützen sich einfach auf die Erzeugung eines fadenförmigen metallischen Pfades durch das amorphe Siliciummaterial, um einen Bereich von spezifischen Widerständen in fast der gleichen Weise zu erhalten, wie ein modulierter Schalter zum Regeln des Flusses des elektrischen Stroms verwendet wird. Es wird ein Perkolationspfad geschaffen, dessen Durchmesser vergrößert oder verkleinert werden kann, um seinen spezifischen Widerstand zu ändern. Der Schaltprozess ist nicht mit einer Bewegung der Fermi-Niveau-Position verbunden. Man braucht sich nicht auf eine Änderung der Aktivierung des Halbleitermaterials zu berufen, um den Betrieb zu erklären. Es liegt keine Bewegung einzelner Paare von nichtbindenden Elektronen im Atommaßstab vor. Die Größe der Kristallite und ihr Oberflächen-Volumen-Verhältnis sind nicht wichtig. Aber am wichtigsten ist, dass Rose et al. und Hajto et al. in den Zellen ihres Speichermaterials gespeicherte Informationen nicht direkt überschreiben können. Beim MSM-Schalter müssen gespeicherte Informationen gelöscht werden, bevor neue Informationen geschrieben werden können.
  • Kein Festkörperspeichersystem, das vor der vorliegenden Erfindung entwickelt wurde, ist preisgünstig, leicht herstellbar, nichtflüchtig, mit geringen Eingangsenergien elektrisch beschreibbar und direkt löschbar (überschreibbar), zur Mehrbitspeicherung in einer einzigen Zelle in der Lage (hatte eine Grauskala) und zu einer sehr hohen Packungsdichte fähig gewesen. Da das nachstehend beschriebene Speichersystem auf alle Mängel bekannter Speichersysteme eingeht, wird es sofort breite Verwendung als universeller Ersatz für nahezu alle Arten von Computerspeichern finden, die zurzeit auf dem Markt sind. Es wurde bereits erwähnt, dass ein wichtiger Aspekt bei der Gestaltung und Herstellung der vorliegenden Erfindung die Vermeidung der Diffusion und Elektromigration von metallischem Elektrodenmaterial in das Chalcogenid-Speichermaterial ist. Frühere Ausführungsformen des Ovonic-EEPROM beinhalteten zwei Dünnfilmschichten aus Kohlenstoff, die angrenzend an die Ober- und Unterseite des Chalcogenid-Speichermaterials aufgebracht waren. Eine wichtige Rolle, die der Kohlenstoff spielte, war die einer Diffusionssperre, die vermeidet, dass Fremdstoff in das Chalcogenid gelangt. Obwohl er gute Diffusionssperreigenschaften hat, bereitet Kohlenstoff leider verschiedene Probleme, wenn er als Material während bestimmter Halbleiter-Herstellungsverfahren eingesetzt wird. Wenn beispielsweise ein Kohlenstoff-Target während der Zerstäubungsbeschichtung verwendet wird, können Kohlenstoff-Staubteilchen eine Quelle der Bauelemente- und Vorrichtungsverunreinigung werden. Ebenso können, wenn Kohlenstoff Bestandteil eines Halbleiter-Bauelements ist, das einem trockenen Resistablösungsverfahren unterzogen wird, die freigelegten Kohlenstoffschichten durch das gleiche Sauerstoffplasma entfernt werden, das zum Entfernen des Photoresistmaterials verwendet wird, was das Verfahren ungeeignet macht. Aufgrund dieser Probleme hat Kohlenstoff in der Halbleiterbranche keinen guten Ruf als günstiges Material für die Bauelementherstellung. Es muss daher ein geeigneter Ersatzstoff gefunden werden, der die notwendigen Eigenschaften für den richtigen Betrieb von Ovonic-EEPROM-Bauelementen hat und gleichzeitig besser vereinbar mit Halbleiter-Bearbeitungsverfahren ist, die dem neuesten Stand der Technik entsprechen.
  • Verwiesen sei auf US 5.406.509 , dessen Inhalt hiermit im Rahmen der vorliegenden Erfindung vollumfänglich als geoffenbart gilt.
  • Kurze Darstellung der Erfindung
  • Die vorliegende Erfindung stellt ein elektrisch betriebenes, direkt überschreibbares Einzellen-Speicherelement bereit, das Folgendes aufweist:
    einen Datenträger aus Speichermaterial, das durch Anlegen eines elektrischen Eingangssignals auf einen einer Vielzahl von Widerstandswerten in einem dynamischen Bereich von Widerstandswerten ungeachtet des vorhergehenden Widerstandswerts des Speichermaterials einstellbar ist; und
    ein Paar mit Abstand angeordnete Kontakte zum Bereitstellen des elektrischen Eingangssignals, um das Speichermaterial auf einen gewählten Widerstandswert in dem dynamischen Bereich einzustellen, wobei jeder der mit Abstand angeordneten Kontakte eine an den Datenträger aus Speichermaterial angrenzende Dünnfilmschicht aufweist, dadurch gekennzeichnet, dass
    mindestens eine der angrenzenden Dünnfilmschichten eine Verbindung aufweist, die Folgendes enthält:
    ein oder mehr Elemente aus der Gruppe Ti, V, Cr, Zr, Nb, Mo, Hf, Ta und W und
    zwei oder mehr Elemente aus der Gruppe B, C, N, O, Al, Si, P und S.
  • Der Begriff „Verbindung" kann eine Legierung beinhalten.
  • Vorzugsweise besteht mindestens eine der angrenzenden Dünnfilm-Kontaktschichten aus Titancarbonitrid oder Titansiliconitrid.
  • Jeder der mit Abstand angeordneten Kontakte weist vorzugsweise eine zusätzliche Dünnfilmschicht auf, die entfernt von dem Speichermaterial aufgebracht ist. Die entfernt aufgebrachten Dünnfilmschichten bestehen aus einem oder mehreren Elementen aus der Gruppe Ti, W, Mo und Gemischen oder Legierungen daraus. Vorzugsweise ist jede entfernt aufgebrachte Dünnfilmschicht eine Legierung, die aus Ti und W besteht.
  • Weitere Ausführungsformen und Merkmale der vorliegenden Erfindung sowie deren weitere Vorzüge und Ziele werden in der nachstehenden detaillierten Beschreibung der Erfindung dargelegt und gehen daraus hervor, insbesondere wenn sie in Verbindung mit den beiliegenden Zeichnungen betrachtet werden.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Schnittansicht eines einzelnen Speicherelements.
  • 2 ist die Draufsicht einer möglichen Anordnung von mehreren Speicherelementen, die zeigt, wie die Elemente mit einer Gruppe von X-Y-Adressenleitungen verbunden wären.
  • 3 ist eine schematische Darstellung der Speicherelemente von 2, die außerdem zeigt, wie Trennelemente, wie etwa Dioden, mit den Speicherelementen in Reihe geschaltet sind, um jedes der Bauelemente von den anderen elektrisch zu trennen.
  • 4 ist eine schematische Darstellung, die ein Einkristall-Halbleitersubstrat mit der in 1 gezeigten integrierten Speichermatrix der vorliegenden Erfindung zeigt, das in elektrischer Verbindung mit einem Chip mit integriertem Schaltkreis steht, auf dem die Adresstreiber/-decodierer wirksam angebracht sind.
  • 5 ist ein Dreiphasendiagramm des Ge-Sb-Te-Legierungssystems, aus dem die erfindungsgemäßen Speicherelemente hergestellt sind, wobei das Phasendiagramm einige der mehreren Phasen zeigt, in die sich verschiedene Gemische dieser Elemente bei schneller Erstarrung trennen.
  • 6 zeigt die Atomstruktur-Schichtenbildung von drei ternären Legierungen des Ge-Sb-Te-Systems von 5 sowie die Atomstruktur des binären Ge-Te-Systems, um die anisotrope Struktur der Systeme zu veranschaulichen.
  • 7 ist eine grafische Darstellung von Daten, die die Eigenschaften des Durchlaufens von periodischen Vorgängen eines Speicherelements mit an die Oberseite angrenzender Kontaktschicht aus Titancarbonitrid und an die Unterseite angrenzender Kontaktschicht aus Kohlenstoff zeigen.
  • 8 ist eine grafische Darstellung von Daten, die die Eigenschaften des Durchlaufens von periodischen Vorgängen eines Speicherelements mit an die Oberseite angrenzender Kontaktschicht aus Titansiliconitrid und an die Unterseite angrenzender Kontaktschicht aus Kohlenstoff darstellen.
  • 9 ist eine grafische Darstellung von Daten, die Mehrzustandsfähigkeiten (d. h. die Fähigkeit des Speicherelements, auf mehrere Widerstandswerte in dem dynamischen Bereich von Widerständen eingestellt zu werden) eines Speicherelements mit an die Oberseite angrenzender Kontaktschicht aus Titancarbonitrid darstellen.
  • 10 ist eine grafische Darstellung von Daten, die Einstell- und Rückstell-Widerstandswerte von Speicheranordnungen mit an die Oberseite angrenzenden Kontaktschichten aus Titancarbonitrid-Material mit vier verschiedenen spezifischen Widerstandswerten darstellen.
  • Detaillierte Beschreibung der Erfindung
  • Löschbare elektrische Speicher, die aus der großen Klasse von Chalcogenid-Materialien hergestellt werden, haben Strukturänderungen verwendet, die durch Bewegung bestimmter Atomarten in dem Material erzielt werden, um eine Phasenänderung beim Umschalten des Materials vom amorphen in den kristallinen Zustand zu ermöglichen. Beispielsweise bei elektrisch schaltbaren Chalcogenid-Legierungen, die aus Tellur und Germanium bestehen, wie etwa solchen, die zu etwa 80 bis 85% aus Tellur und zu etwa 15% aus Germanium sowie in geringen Mengen von jeweils etwa 1 bis 2% aus bestimmten anderen Elementen, wie etwa Schwefel und Arsen, bestehen, war der geordnetere oder kristalline Zustand normalerweise durch die Bildung einer elektrisch gut leitenden kristallinen Te-Faser in der schaltbaren Pore des Speichermaterials gekennzeichnet. Eine typische Zusammensetzung eines solchen herkömmlichen Materials wäre beispielsweise Te81Ge15S2As2 oder Te81Ge15S2Sb2. Da Te in seinem kristallinen Zustand so gut leitend ist, wurde durch die Te-Faser ein Zustand eines sehr niedrigen Widerstands in dem geordneteren oder kristallinen Zustand hergestellt, wobei dieser Widerstand mehrere Größenordnungen niedriger als der Widerstand der Pore in dem weniger geordneten oder amorphen Zustand ist.
  • Die Bildung der leitfähigen Te-Faser im kristallinen Zustand erforderte jedoch eine Migration der Te-Atome von ihrer Atomkonfiguration im amorphen Zustand zu der neuen lokal konzentrierten Atomkonfiguration im kristallinen Zustand der Te-Faser. Ebenso musste, wenn das Chalcogenid-Fasermaterial in den amorphen Zustand zurückgeschaltet wurde, das Te, das sich in die kristalline Faser abgeschieden hatte, in dem Material von seiner lokal konzentrierten Form in der Faser zurück zu seiner Atomkonfiguration im amorphen Zustand migrieren. Diese atomare Migration, Diffusion oder Umlagerung zwischen dem amorphen und kristallinen Zustand verlangte in jedem Fall eine Halte- oder Verweilzeit ausreichender Länge, um die Migration zu bewerkstelligen, wodurch die erforderliche Schaltzeit und Energie relativ hoch wurden.
  • Die Erfinder der vorliegenden Erfindung haben eine bemerkenswerte Verringerung der erforderlichen Schaltzeit und der Energiezufuhr für einen grundlegend anderen Typ von elektrisch löschbarem, direkt überschreibbarem Speicher nachgewiesen, der auf einer neuen Klasse von Chalcogenid-Halbleitermaterialien beruht. Außerdem ermöglichen die Chalcogenid-Materialien das Umschalten in einem breiten dynamischen Bereich stabiler Zustände mit bemerkenswert niedriger Energiezufuhr bei beachtlich hohen Geschwindigkeiten, sodass diese neu entdeckte Klasse von Materialien zur Herstellung besserer elektrischer Speicherelemente verwendet werden kann.
  • Insbesondere kann das Speichermaterial zwischen elektrisch nachweisbaren Zuständen unterschiedlichen Widerstands in Nanosekunden-Zeiträumen mit der Zufuhr von Picojoules von Energie umgeschaltet werden [die erforderliche Mindestschaltgeschwindigkeit und Mindestenergie sind zwar noch nicht ermittelt worden, aber Versuchsdaten nach der Einreichung dieser Anmeldung haben gezeigt, dass der elektrische Speicher mit Programmierimpulsen von nur 1 Nanosekunde moduliert (wenn auch nicht optimiert) werden kann]. Dieses Speichermaterial ist nichtflüchtig und erhält die Unversehrtheit der von der Speicherzelle gespeicherten Informationen (in einem gewählten Streubereich) aufrecht, ohne dass periodische Auffrischsignale erforderlich sind. Im Gegensatz zu vielen anderen Halbleitermaterialien und -systemen, die bisher für Speicher-Anwendungen beschrieben wurden, können das Halbleiter-Speichermaterial und die Halbleiter-Speichersysteme der vorliegenden Erfindung direkt überschrieben werden, sodass die diskreten Speicherelemente nicht gelöscht (auf einen festgelegten Ausgangspunkt eingestellt) werden müssen, um dort gespeicherte Informationen zu ändern. Das beachtlich schnelle und energiearme Umschalten auf einen der verschiedenen Widerstandswerte kann dem Umstand zugeschrieben werden, dass das Umschalten erfolgt, ohne dass eine starke Atom-Umlagerung des Schaltmaterials notwendig ist.
  • Das Speichermaterial besteht aus einer Vielzahl von Atom-Elementarbestandteilen, die jeweils in dem gesamten Datenträger aus Speichermaterial vorhanden sind. Die Vielzahl der Atom-Elementarbestandteile beinhaltet vorzugsweise mindestens ein Chalcogen-Element und kann mindestens ein Übergangsmetall-Element beinhalten. Der hier verwendete Begriff „Übergangsmetall" beinhaltet die Elemente 21 bis 30, 39 bis 48, 57 und 72 bis 80. Noch mehr bevorzugt, beinhaltet die Vielzahl von Atom-Elementarbestandteilen, die den Datenträger aus Speichermaterial bilden, Elemente aus der Gruppe Te, Se, Ge, Sb, Bi, Pb, Sn, As, S, Si, P, O und Gemische oder Legierungen daraus. Noch mehr bevorzugt, beinhaltet das Übergangsmetall Cr, Fe, Ni und Gemische oder Legierungen daraus, und das Chalcogen-Element beinhaltet Te und Se. Am besten ist das Übergangsmetall Ni. Spezielle Beispiele für diese Mehrelement-Systeme sind nachstehend für das Te-Ge-Sb-System mit oder ohne Ni und/oder Se angegeben.
  • Ungeachtet der Erläuterung der Art und Weise, in der die Programmierung erfolgt, stellt die vorliegende Erfindung eine Kombination aus nützlichen elektrischen Schalteigenschaften bereit, die nie zuvor in einem einzelnen Speicherelement verfügbar gewesen sind.
  • Die speziellen Halbleiter-Legierungen, die bei der Herstellung der Speicher-Bauelemente verwendet werden, enthalten Chalcogenid-Elemente, die wegen des Vorhandenseins von „Einzelpaar"-Elektronen besonders beachtet werden. Daher muss der Einfluss dieser Einzelpaar-Elektronen in vorhandenen chemischen Bindungskonfigurationen erörtert werden. Einfach gesagt, ist ein Einzelpaar ein Paar von Elektronen in der Valenzschale eines Atoms, das normalerweise nicht an der Bindung beteiligt ist. Solche Einzelpaar-Elektronen sind sowohl in Bezug auf die Struktur als auch chemisch von Bedeutung. Sie beeinflussen die Form von Molekülen und Kristallgitterstrukturen, indem sie starke Abstoßungskräfte auf benachbarte Elektronenpaare, die an Bindungskonfigurationen beteiligt sind, und auch auf andere Einzelpaare ausüben. Da Einzelpaar-Elektronen nicht durch einen zweiten Kern an einen Bindungsbereich gebunden sind, können sie energiearme Elektronenübergänge beeinflussen und an ihnen mitwirken. Wie erstmals von Ovshinsky dargelegt wurde, können die Einzelpaare eine 1- und 3-Mittelbindung haben, und wie von Kastner, Adler und Fritsche nachgewiesen wurde, haben sie Valenzwechselpaare.
  • Insbesondere haben die hier beschriebenen Tellur-Legierungen ein Valenzband, das aus Einzelpaarzuständen besteht. Da in Te vier p-Schalen-Elektronen vorhanden sind und das Te-Atom durch zwei dieser Bindungselektronen in der p-Schale chemisch gebunden ist, werden die anderen beiden äußeren Elektronen (das Einzelpaar) nicht für Bindungszwecke genutzt und ändern somit die atomare Energie des Systems nicht wesentlich. In diesem Zusammenhang ist zu beachten, dass das höchste besetzte Molekülorbital das Orbital ist, das die Einzelpaar-Elektronen enthält. Das ist wichtig, da in einem idealen stöchiometrischen Kristall aus Tellur- und Germanium-Atomen bei Einwirkung einer bestimmten inneren Spannung in dem Gitter, aus dem der Kristallit besteht, das Valenzband breiter werden kann und sich nach oben zu der Position des dann vorhandenen Fermi-Niveaus bewegen kann. Te-Ge-Kristalle sind jedoch von Natur aus „selbstkompensiert", das heißt, der Kristall will bevorzugt eine Te-reiche (ungefähr 52% Te und 48% Ge) Zusammensetzung annehmen. Der stöchiometrische Kristall ist zwar ein flächenzentrierter Kubus, aber bei Zufuhr einer geringen Energiemenge kann der Kristall eine rhomboedrische Gitterstruktur dadurch annehmen, dass die Anzahl seiner Ge- und/oder Sb-Leerstellen erhöht wird. Es ist diese Schaffung von Leerstellen in der Kristallgitterstruktur, die die Gitterspannung in Te-Ge-Legierungen verringern kann, für die Verringerung des Energiezustands des Materials verantwortlich ist und das Fermi-Niveau zum Valenzband verschiebt.
  • Es ist akzeptabel, wenn auch nicht wesentlich, ein amorphes Modell lokaler Ordnung auf ein Nahordnungsmodell lokaler Ordnung mit dem Ziel aufzulegen, eine deskriptive, wenn auch nicht vollkommen prädiktive Erklärung des Atomverhaltens zu erhalten. Beim Betrachten der amorphen Beschaffenheit des Materials ist zu beachten, dass die Dichte der Fehlstellenzustände an den Band-Ausläufern am größten neben den Bandkanten ist, während die Tiefe der Rekombinationszentren für eingefangene Ladungsträger weiter weg von den Bandkanten größer ist. Das Vorhandensein dieser tiefen Haftstellen und Ausläufer-Zustände würde eine mögliche Erklärung für stabile Widerstandszwischenwerte zwischen der Fermi-Niveau-Position und der Bandkante darstellen. Ungeachtet der Theorie: Wenn es vollständig kristallin ist, ist das erfindungsgemäße Halbleitermaterial ein entarteter Halbleiter, der eine Metall-ähnliche Leitung zeigt.
  • Es wird weiterhin angenommen, dass die Größe der Kristalliten, die in dem kompakten Material des Halbleiter- und Speichermaterials vorhanden sind, relativ klein ist, vorzugsweise weniger als etwa 2000 Å (1 Å = 0,1 nm), besser etwa 50 Å bis 500 Å beträgt und am besten in der Größenordnung von etwa 200 Å bis etwa 400 Å liegt. Außerdem wird angenommen, dass diese Kristallite von einer amorphen Randzone umgeben sind, die zu der raschen Entstehung der zahlreichen Fermi-Niveau-Positionen des Materials, die als unterschiedliche Widerstände (spezifische elektrische Leitfähigkeiten) nachweisbar sind, sowie zu dem geringeren Energiebedarf für die Übergänge zwischen diesen nachweisbaren Widerstandswerten beitragen kann, auf die das Material zuverlässig und wiederholbar eingestellt werden kann.
  • Es ist auch festgestellt worden, dass die Modulation der Schalteigenschaften von zwei oder drei End-Halbleiter-Bauelementen, die aus den mikrokristallinen Materialien der vorliegenden Erfindung hergestellt wurden, so gesteuert werden kann, dass die wiederholbaren und nachweisbaren Widerstandswerte erzielt werden können. Es ist herausgefunden worden, dass, damit die erfindungsgemäßen Materialien schnell durch energiearme Eingangssignale auf eine gewünschte Leitfähigkeit (bestimmt durch die Fermi-Niveau-Position) eingestellt werden, diese Materialien lediglich stabil (oder langlebig metastabil) an mindestens zwei verschiedenen Fermi-Niveau-Positionen vorliegen können müssen, die durch im Wesentlichen konstante Bandabstände, aber unterschiedliche elektrische Leitfähigkeiten gekennzeichnet sind. Wie vorstehend dargelegt, wird auch angenommen, dass die relativ geringe Kristallitengröße zu dem raschen Übergang zwischen nachweisbaren Widerstandswerten beitragen kann.
  • Eine Eigenschaft der Halbleitermaterialien der vorliegenden Erfindung ist ihre Tendenz zur Bildung mehrerer und kleinerer Kristallite je Volumeneinheit. Es ist gefunden worden, dass die Kristallitengrößen des größten bevorzugten Bereichs typischer Materialien, die die vorliegende Erfindung verkörpern, weit unter etwa 2000 Å und im Allgemeinen unter dem Bereich von etwa 2000 Å bis 5000 Å liegen, der charakteristisch für herkömmliche Materialien war. Die Kristallitengröße wird hier als der Durchmesser der Kristallite oder als ihr „charakteristisches Maß" definiert, das gleichbedeutend mit dem Durchmesser ist, wenn die Kristallite nicht kugelförmig gestaltet sind.
  • Es ist ermittelt worden, dass Zusammensetzungen in dem hochohmigen Zustand der Klasse der TeGeSb-Materialien, die die Kriterien der vorliegenden Erfindung erfüllen, im Allgemeinen durch wesentlich geringere Konzentrationen von Te gegenüber denen in herkömmlichen elektrisch löschbaren Speichermaterialien gekennzeichnet sind. Bei einer Zusammensetzung, die wesentlich bessere elektrische Schaltleistungseigenschaften bietet, lag die mittlere Konzentration von Te in den aufgebrachten Materialien weit unter 70%, normalerweise unter etwa 60%, und lag in der Regel in dem Bereich von mindestens etwa 23% bis etwa 58% Te und am besten von etwa 40% bis 58% Te. Die Konzentrationen von Ge lagen über etwa 5% und reichten von einem Minimum von etwa 8% bis zu etwa 30% im Durchschnitt in dem Material, wobei sie im Allgemeinen unter 50% blieben. Der Rest der Haupt-Elementarbestandteile in dieser Zusammensetzung war Sb. Die angegebenen Prozentgehalte sind Atomprozente, die 100% der Atome der Elementarbestandteile ergeben. Somit kann diese Zusammensetzung als TeaGebSb100-(a+b) gekennzeichnet werden. Diese ternären Te-Ge-Sb-Legierungen sind nützliche Ausgangsstoffe für die Entwicklung von weiteren Speichermaterialien mit noch besseren elektrischen Eigenschaften.
  • Ein Dreiphasendiagramm des Te-Ge-Sb-Systems ist in 6 gezeigt. Es wurden Schmelzen aus verschiedenen Gemischen von Te, Ge und Sb hergestellt, und die Schmelzen trennten sich bei rascher Erstarrung in mehrere Phasen. Die Analyse dieser rasch erstarrten Schmelzen zeigte das Vorhandensein zehn verschiedener Phasen (die nicht alle in jeder rasch erstarrten Schmelze vorhanden waren). Diese Phasen sind elementares Ge, Te und Sb, die binären Verbindungen GeTe und Sb2Te3 und fünf verschiedene ternäre Phasen. Die Elementarzusammensetzungen aller ternären Phasen liegen auf der pseudobinären GeTe-Sb2Te3-Linie und sind in dem in 6 gezeigten Dreiphasendiagramm mit den Bezugsbuchstaben A, B, C, D und E bezeichnet. Die Atomverhältnisse der Elemente in diesen fünf ternären Phasen sind in Tabelle 1 angegeben. Nachstehend wird 6 näher beschrieben.
  • Tabelle 1 Beobachtete ternäre kristalline Phasen des Te-Ge-Sb-Systems
    Figure 00120001
  • Die neuen Speicherelemente der vorliegenden Erfindung enthalten einen Datenträger aus Speichermaterial, das vorzugsweise mindestens ein Chalcogen-Element enthält und ein oder mehrere Übergangsmetalle enthalten kann. Die Speichermaterialien, die Übergangsmetalle enthalten, sind elementar modifizierte Formen unserer Speichermaterialien in dem ternären Te-Ge-Sb-System. Das heißt, die elementar modifizierten Speichermaterialien stellen modifizierte Formen der Te-Ge-Sb-Speicherlegierungen dar. Diese elementare Modifikation wird durch die Einlagerung von Übergangsmetallen in das ternäre Te-Ge-Sb-Grundsystem mit oder ohne ein zusätzliches Chalcogen-Element wie Se erreicht. Im Großen und Ganzen lassen sich die elementar modifizierten Speichermaterialien in zwei Kategorien gliedern.
  • Die erste Kategorie ist ein Speichermaterial, das Te, Ge, Sb und ein Übergangsmetall in dem Verhältnis (TeaGebSb100-(a+b))cTM100-c enthält, worin die tiefgestellten Indices auf Atomprozent lauten, die 100% der Elementarbestandteile ergeben, wobei TM für ein oder mehrere Übergangsmetalle sieht, a und b vorstehend für das ternäre Te-Ge-Sb-Grundsystem angegeben sind und c zwischen etwa 90 und etwa 99,5% liegt. Das Übergangsmetall kann vorzugsweise Cr, Fe, Ni und Gemische oder Legierungen daraus umfassen. Spezielle Beispiele für Speichermaterialien, die dieses System umfasst, sind (Te56Ge22Sb22)95Ni5, (Te56Ge22Sb22)90Ni10, (Te56Ge22Sb22)95Cr5, (Te56Ge22Sb22)90Cr10, (Te56Ge22Sb22)95Fe5, (Te56Ge22Sb22)90Fe10, (Te56Ge22Sb22)90Ni5Cr5, (Te56Ge22Sb22)90Ni5Fe5, (Te56Ge22Sb22)90Cr5Fe5 usw.
  • Die zweite Kategorie ist ein Speichermaterial, das Te, Ge, Sb, Se und ein Übergangsmetall in dem Verhältnis (TeaGebSb100-(a+b))cTMdSe100-(c+d) enthält, worin die tiefgestellten Indices auf Atomprozent lauten, die 100% der Elementarbestandteile ergeben, wobei TM für ein oder mehrere Übergangsmetalle steht, a und b vorstehend für das ternäre Te-Ge-Sb-Grundsystem angegeben sind, c zwischen etwa 80 und 99% liegt und d zwischen etwa 0,5 und 10% liegt. Das Übergangsmetall kann vorzugsweise Cr, Fe, Ni und Gemische oder Legierungen daraus umfassen. Spezielle Beispiele für Speichermaterialien, die dieses System umfasst, sind (Te56Ge22Sb22)90Ni5Se5, (Te56Ge22Sb22)80Ni10Se10, (Te56Ge22Sb22)90Cr5Se5, (Te56Ge22Sb22)80Cr10Se10, (Te56Ge22Sb22)90Fe5Se5, (Te56Ge22Sb22)80Fe10Se10, (Te56Ge22Sb22)85Ni5Cr5Se5, (Te56Ge22Sb22)80Ni5Fe5Se10, (Te56Ge22Sb22)85Cr5Fe5Se5 usw.
  • Die Speicherelemente der vorliegenden Patentanmeldung haben im Wesentlichen nichtflüchtig eingestellte Widerstandswerte. Wenn jedoch der Widerstandswert der vorliegenden Speicherelemente unter bestimmten Umständen tatsächlich von seinem ursprünglich eingestellten Wert abdriftet, kann eine „Zusammensetzungsmodifikation", die nachstehend beschrieben wird, verwendet werden, um diese Drift zu beseitigen. Der hier benutzte Begriff „nichtflüchtig" betrifft den Zustand, in dem der eingestellte Widerstandswert in Archivzeiträumen im Wesentlichen konstant bleibt. Natürlich kann Software (unter anderem das nachstehend erörterte Rückkopplungssystem) verwendet werden, um sicherzustellen, dass absolut keine „Drift" außerhalb eines gewählten Streubereichs auftritt. Da die Drift des Widerstandswerts der Speicherelemente, wenn sie unbehindert bleibt, die Grauskalenspeicherung von Informationen behindern kann, ist es zweckmäßig, die Drift zu minimieren.
  • Die „Zusammensetzungsmodifikation" wird hier so definiert, dass sie alle Mittel zum zusammensetzungsmäßigen Modifizieren des Datenträgers aus Speichermaterial zur Erzielung von im Wesentlichen stabilen Widerstandswerten, unter anderem die zusätzliche Verwendung von Bandabstandsvergrößerungs-Elementen zur Erhöhung des Eigenwiderstands des Materials, beinhaltet. Ein Beispiel für die Zusammensetzungsmodifikation besteht darin, abgestufte Zusammensetzungsinhomogenitäten in Bezug auf die Dicke einzubeziehen. Beispielsweise kann der Datenträger aus Speichermaterial von einer ersten Te-Ge-Sb-Legierung zu einer zweiten Te-Ge-Sb-Legierung anderer Zusammensetzung abgestuft werden. Die Zusammensetzungsabstufung kann jede Form annehmen, die die Drift des eingestellten Widerstandswerts verringert. Beispielsweise braucht die Zusammensetzungsabstufung nicht auf eine erste und eine zweite Legierung desselben Legierungssystems beschränkt zu werden. Die Abstufung kann auch mit mehr als zwei Legierungen erreicht werden. Die Abstufung kann gleichmäßig und kontinuierlich sein, oder sie kann auch ungleichmäßig oder nichtkontinuierlich sein. Ein spezielles Beispiel für eine Zusammensetzungsabstufung, die zu einer verringerten Drift des Widerstandswerts führt, ist eine gleichmäßige und kontinuierliche Abstufung von Ge14Sb29Te57 auf der einen Fläche zu Ge22Sb22Te56 auf der gegenüberliegenden Fläche.
  • Eine andere Methode der Verwendung der Zusammensetzungsmodifkation zum Verringern der Widerstandsdrif besteht darin, den Datenträger aus Speichermaterial zu schichten. Das heißt, der Datenträger aus Speichermaterial kann aus einer Vielzahl einzelner, relativ dünner Schichten unterschiedlicher Zusammensetzung bestehen. Beispielsweise kann der Datenträger aus Speichermaterial ein oder mehrere Paare von Schichten aufweisen, die jeweils aus einer anderen Te-Ge-Sb-Legierung bestehen. Wie schon bei den abgestuften Zusammensetzungen kann auch hier wieder jede Kombination von Schichten verwendet werden, die zu einer wesentlich geringeren Widerstandswert-Drift führt. Diese Schichten können ähnliche oder unterschiedliche Dicken haben. Es kann jede Anzahl von Schichten verwendet werden, und es können mehrere Schichten der gleichen Legierung, entweder aneinander grenzend oder voneinander entfernt, in dem Datenträger aus Speichermaterial vorhanden sein. Es können auch Schichten mit jeder Anzahl von unterschiedlichen Legierungszusammensetzungen verwendet werden. Ein spezielles Beispiel für eine Zusammensetzungsschichtung ist ein Datenträger aus Speichermaterial, das wechselnde Schichtpaare aus Ge14Sb29Te57 und Ge22Sb22Te56 aufweist.
  • Eine weitere Form der Zusammensetzungsinhomogenität zum Verringern der Widerstandsdrift wird durch Kombinieren der Zusammensetzungsabstufung mit der Zusammensetzungsschichtung erreicht. Insbesondere kann die vorgenannte Zusammensetzungsabstufung mit einer der vorstehend beschriebenen Zusammensetzungsschichtungen kombiniert werden, um einen stabilen Datenträger aus Speichermaterial auszubilden. Exemplarische Datenträger aus Speichermaterial, die diese Kombination verwenden, sind: (1) ein Datenträger aus Speichermaterial, das eine einzelne Schicht aus Ge22Sb22Te56 und daran anschließend eine abgestufte Zusammensetzung aus Ge14Sb29Te57 und Ge22Sb22Te56 aufweist, und (2) ein Datenträger aus Speichermaterial, das eine einzelne Schicht aus Ge14Sb29Te57 und eine abgestufte Zusammensetzung aus Ge14Sb29Te57 und Ge22Sb22Te56 aufweist.
  • In 1 ist eine Schnittansicht eines erfindungsgemäßen Speicherelements gezeigt, das auf einem Einkristall-Halbleiter-Siliciumwafer 10 ausgebildet ist. Ein Speicherelement 30 weist ein Speichermaterial 36 und ein Paar mit Abstand angeordnete Kontakte 6 und 8 zum Bereitstellen des elektrischen Eingangssignals für das Speichermaterial auf.
  • Jeder der mit Abstand angeordneten Kontakte kann aus zwei Dünnfilmschichten 34 und 38 bestehen. Die Schichten 34 und 38, die an das Speichermaterial angrenzend aufgebracht sind, haben hervorragende Diffusionssperreigenschaften, die die Migration von Fremdstoff in das Chalcogenid-Speichermaterial 36 behindern. Früher bestanden beim Ovonic-EEPROM die angrenzenden Dünnfilmschichten 34 und 38 beide aus amorphem Kohlenstoff, amorphem Silicium oder einer Doppelstruktur aus amorphem Kohlenstoff und amorphem Silicium. In der vorliegenden Erfindung ist mindestens eine der angrenzenden Dünnfilm(kontakt)schichten zu einem neuen Material modifiziert worden. Das neue Material besteht aus einer Verbindung, die ein Element aus der Gruppe Ti, V, Cr, Zr, Nb, M, Hf, Ta, W und zwei Elemente aus der Gruppe B, C, N, O, Al, Si, P, S aufweist. Bei einer Ausführungsform besteht mindestens eine der angrenzenden Dünnfilm(kontakt)schichten aus Titancarbonitrid. Vorzugsweise besteht mindestens eine der angrenzenden Dünnfilm(kontakt)schichten aus einer Verbindung mit einer Zusammensetzung von etwa 10 bis 60 At-% Titan, 5 bis 50 At-% Kohlenstoff und 10 bis 60 At-% Stickstoff. Das Titancarbonitrid kann außerdem bis zu 40 At-% Wasserstoff enthalten. Bei einer anderen Ausführungsform besteht mindestens eine der angrenzenden Dünnfilmschichten aus Titansiliconitrid. Vorzugsweise besteht bei dieser Ausführungsform mindestens eine der angrenzenden Dünnfilmschichten aus einer Verbindung mit einer Zusammensetzung aus etwa 10 bis 60 At-% Titan, 5 bis 50 At-% Silicium und 10 bis 60 At-% Stickstoff. Das Titancarbonitrid und das Titansiliconitrid haben hervorragende Sperreigenschaften, die die Diffusion und Elektromigration von Fremdstoff in das Chalcogenid-Speichermaterial verhindern.
  • Die Schichten aus Titansiliconitrid und Titancarbonitrid können durch solche Verfahren wie physikalische Aufdampfung, wie etwa Aufdampfen, Ionenplattierung sowie Gleichstrom- und HF-Zerstäubungsbeschichtung; chemische Aufdampfung und Plasma-gestützte chemische Aufdampfung aufgebracht werden. Das genaue Verfahren, das angewendet wird, hängt von zahlreichen Faktoren ab, von denen einer die Beschichtungstemperatur-Beschränkungen umfasst, die von der Zusammensetzung des Chalcogenid-Targetmaterials auferlegt werden. Die Schichten aus Titancarbonitrid oder Titansiliconitrid werden vorzugsweise in einer Dicke von etwa 100 Å bis 2000 Å aufgebracht. Sie werden stärker bevorzugt in einer Dicke von etwa 200 Å bis 1000 Å aufgebracht.
  • Das Paar mit Abstand angeordnete Kontakte 6 und 8 besteht vorzugsweise aus weiteren Dünnfilmschichten 32 und 40, die von dem Chalcogenid-Speichermaterial entfernt aufgebracht werden. Jede dieser entfernt aufgebrachten Dünnfilmschichten besteht aus einem oder mehreren Elementen aus der Gruppe Ti, W und Mo. Bei einer Ausführungsform besteht jede der entfernten Dünnfilmschichten aus Ti und W. Vorzugsweise bestehen die entfernten Dünnfilmschichten aus einer Verbindung mit 5 bis 30 At-% Titan und 70 bis 95 At-% Wolfram. Die Ti-W-Legierungsschichten 32 und 40 werden vorzugsweise mit einem Gleichstrom-Zerstäubungsbeschichtungsverfahren aufgebracht. Sie werden vorzugsweise in einer Dicke von etwa 100 Å bis 4000 Å aufgebracht. Sie werden stärker bevorzugt in einer Dicke von etwa 200 Å bis 2000 Å aufgebracht. Die Ti-W-Legierungsschichten 32 und 40 haben hervorragende ohmsche Kontakteigenschaften. Außerdem haben sie die Sperreigenschaften, die zur Vermeidung der Elektromigration und Diffusion von Elektroden-Fremdstoff in das Chalcogenid-Speichermaterial erforderlich sind.
  • Die Schicht aus Speichermaterial 36 besteht aus einem Mehrelement-Halbleitermaterial, wie etwa den hier beschriebenen Chalcogenid-Materialien. Die Schicht 36 kann mit Verfahren wie Sputtern, Aufdampfen oder durch chemische Aufdampfung (CVD) aufgebracht werden, die durch Plasma-Verfahren wie HF-Glimmentladung verbessert werden können. Die erfindungsgemäßen Chalcogenid-Speichermaterialien werden vorzugsweise durch HF-Sputtern und Aufdampfen hergestellt. Typische Beschichtungsparameter für das HF-Sputtern und Aufdampfen der Chalcogenid-Schicht 36 sind nachstehend in den Tabellen 2 bzw. 3 angegeben. Tabelle 2 Parameter für die HF-Zerstäubungsbeschichtung
    Parameter Typischer Bereich
    Basisdruck 8 × 10–7 bis 1 × 10–6 Torr (1 Torr = 133 Pa)
    Druck des Zerstäubungsgases (Ar) 4 bis 8 mTorr
    Zerstäubungsleistung 40 bis 60 W
    Frequenz 13 bis 14 MHz
    Beschichtungsgeschwindigkeit 0,5 bis 10 Å/s
    Beschichtungsdauer 2 bis 25 min
    Filmdicke 250 bis 1500 Å
    Substrattemperatur Umgebungstemperatur bis 300°C
    Tabelle 3 Parameter für die Aufdampfung
    Parameter Typischer Bereich
    Basisdruck 1 × 10–6 bis 5 × 10–6 Torr (1 Torr = 133 Pa)
    Aufdampftemperatur 450 bis 600°C
    Beschichtungsgeschwindigkeit 2 bis 4 Å/s
    Beschichtungsdauer 2 bis 20 min
    Filmdicke 250 bis 1500 Å
    Substrattemperatur Umgebungstemperatur bis 300°C
  • Es ist unbedingt zu beachten, dass aufgedampfte Filme, die auf ein erwärmtes Substrat aufgebracht werden, anisotrope Wachstumseigenschaften zeigen (siehe Beschreibung zu 6), bei denen orientierte Schichten der Chalcogenid-Elemente nacheinander aufgebracht werden. Ob das für elektrische Anwendungen von Bedeutung ist, muss noch nachgewiesen werden, aber diese Art von Film macht Hoffnung auf Thermoelektrizitätsanwendungen (aufgrund der um den Faktor 4 höheren Thermoleistung, die bereits für diese Zusammensetzungen gemessen wurde, als die Thermoleistung, die für Wismut-Systeme gemessen wurde) oder auf spezielle Halbleiter- und Supraleitfähigkeitsanwendungen. Die Schicht aus Speichermaterial 36 wird vorzugsweise in einer Dicke von etwa 200 Å bis 5000 Å, besser von etwa 250 Å bis 2500 Å und am besten von etwa 400 Å bis 1250 Å aufgebracht.
  • Der hier verwendete Begriff „Porendurchmesser" bezeichnet im Allgemeinen den mittleren Querschnitt des kleinsten Bereichs des Kontakts zwischen dem Speichermaterial 36 und den elektrischen Kontaktschichten 6 und 8. Der Porendurchmesser des Speichermaterials 36 ist kleiner als etwa ein bis zwei Mikrometer, obwohl es keine praktische Grenze für die Querabmessung gibt. Es ist festgestellt worden, dass der Durchmesser des eigentlichen Leitungswegs aus dem gut leitenden Material wesentlich kleiner als ein Mikrometer ist. Der Porendurchmesser kann somit so klein sein, wie es die lithographischen Auflösungsgrenzen zulassen, und tatsächlich gilt: Je kleiner die Pore, umso geringer ist der Energiebedarf für das elektrische Umschalten.
  • Bevorzugt ist, dass der Porendurchmesser so gewählt wird, dass er im Wesentlichen mit dem Querschnitt des Speichermaterials übereinstimmt, dessen Widerstand effektiv geändert wird, wenn das Material auf den hoch- oder niederohmigen Zustand umgeschaltet wird. Der Porendurchmesser des Speichermaterials 36 ist daher vorzugsweise kleiner als etwa ein Mikrometer, sodass der Datenträger aus Speichermaterial 36 in dem lithographisch möglichen Umfang auf diesen Datenträger aus Speichermaterial 36 beschränkt ist, das effektiv zwischen den verschiedenen Widerstandszuständen umgeschaltet wird. Dadurch werden die Schaltdauer und die elektrische Energie, die zum Auslösen der nachweisbaren Änderung des Widerstands erforderlich sind, weiter verringert. Idealerweise sollte der Porendurchmesser gleich dem Durchmesser der Faser sein, die entsteht, wenn das Schaltmaterial im dynamischen Zustand ist.
  • Es ist weiterhin bevorzugt, dass der Porenbereich des Speicherelements 30, abgesehen von dem elektrischen Kontakt mit der oberen und unteren Elektrode, der für einen einwandfreien Betrieb notwendig ist, wärmegedämmt und/oder -geregelt wird. Dadurch werden die Wärmeübertragung von dem geschalteten Volumen der Pore sowie die elektrische Energie, die für Widerstandsübergänge erforderlich ist, beschränkt, begrenzt und gesteuert. Diese Wärmedämmung wird bei der Ausführungsform von 1 durch ein Isoliermaterial 39 erreicht, das die seitliche Peripherie des Speicherelements 30 umgibt.
  • Wir beobachten eine Tendenz in der Leistung von Speicherelementen, die im Großen und Ganzen mit dem Porendurchmesser verbunden ist. Wenn das Bauelement im binären Modus verwendet wird, sehen wir eine allgemeine Vergrößerung des Aus-Ein-Widerstandsverhältnisses, wenn wir Bauelemente über einen Wafer testen, in dem die Porendurchmesser systematisch von knapp über einem Mikrometer bis Null reichen. Wenn der Porendurchmesser in dem Bereich beispielsweise von einem Mikrometer bis etwa ein Sechstel Mikrometer gesteuert wird, besteht die Möglichkeit, die Leistung unserer Bauelemente zu verbessern. Da Faktoren wie Stromdichte und Energiedichte bei der Programmierung unserer Bauelemente wichtig sind, sollte einer Verringerung des Bauelement-Volumens, die aus der Verringerung des Porendurchmessers resultiert, zu einer Erhöhung der Empfindlichkeit und Geschwindigkeit führen. Um die eingestellte Energie/Stromstärke/Spannung zu minimieren, können Porendurchmesser von nur 1500 Å oder gar nur 100 Å verwendet werden.
  • Erfindungsgemäße Speicherelemente, die Faserbegrenzungsmittel 48 zwischen mindestens einem der mit Abstand angeordneten Kontakte und dem Datenträger aus Speichermaterial verwenden, ermöglichen Speicherelemente mit einer besseren Wärmebeständigkeit, einem geringeren Einstell-/Rückstell-Strombedarf, einer längeren Zykluslebensdauer und einem größeren dynamischen Bereich von Widerständen. Bei diesen Speicherelementen scheint die Widerstandsschaltung in einem Faserteil des Datenträgers aus Speichermaterial zu erfolgen, und dieser Faserteil scheint von den Faserbegrenzungsmitteln beeinflusst zu sein. Die Faserbegrenzungsmittel definieren die Größe und Lage des Faserteils bei der elektrischen Ausbildung des Speicherelements. Die Faserbegrenzungsmittel begrenzen auch die Größe und Lage des Faserteils bei Gebrauch des Speicherelements, wodurch eine hohe Stromdichte in dem Faserteil eines Einzellen-Speicherelements bei Zufuhr eines sehr geringen elektrischen Stroms zu den mit Abstand angeordneten Kontakten ermöglicht wird. Normalerweise sind die Faserbegrenzungsmittel eine Dünnfilmschicht, die zwischen einem der mit Abstand angeordneten Kontakte und dem Datenträger aus Speichermaterial angeordnet ist. Vorzugsweise hat diese Dünnfilmschicht eine Dicke von 10 bis 100 Å. Diese Dünnfilmschicht besteht aus einem hochohmigen Material und hat mindestens einen niederohmigen Pfad über das Material, über den elektrische Signale zwischen dem elektrischen Kontakt und dem Datenträger aus Speichermaterial übertragen werden. Die Fläche des niederohmigen Pfads in der hochohmigen Dünnfilmschicht kann weniger als etwa 2 Prozent der Gesamtfläche des Kontakts zwischen der Dünnfilmschicht und dem Datenträger aus Speichermaterial betragen. Eine exemplarische Dünnfilmschicht besteht aus einem Siliciumnitrid-Material, das Silicium, Stickstoff und Wasserstoff aufweist. Die Zusammensetzung dieser Dünnschicht ist vorzugsweise etwa 30–40 At-% Silicium, 40–50 At-% Stickstoff und bis zu 30 At-% Wasserstoff.
  • Die Faserbegrenzungsmittel spielen eine Rolle in dem „Prozess der elektrischen Ausbildung" der Speichereinheit. Der Prozess der elektrischen Ausbildung besteht darin, elektrische Impulse mit einer höheren Stromstärke auf das neu gestaltete Speicherelement zu geben, bis sich das Speicherelement von seinem ursprünglich sehr hohen „jungfräulichen" Widerstandswert auf einen niedrigeren Widerstandswert umschaltet. Wenn das geschehen ist, wird das Speicherelement als „ausgebildet" bezeichnet. Es ist nun bereit für ein anschließendes Durchlaufen von periodischen elektrischen Vorgängen mit einer niedrigeren Stromstärke.
  • Durch den Ausbildungsprozess wird die Siliciumnitrid-Dünnfilmschicht der Faserbegrenzungsmittel „durchbrochen". Die aufgebrachte Siliciumnitrid-Dünnfilmschicht hat einen hohen spezifischen Widerstand. Während eines oder mehrerer Impulse höherer Stromstärke, die während des Ausbildungsprozesses angelegt werden, wird das elektrisch schwächste „Durchbruch"-Gebiet in der Sperrschicht physikalisch verändert und wird viel besser leitend als die übrige Schicht. Genau durch diesen Bereich geht der gesamte Strom aller nachfolgenden Speicherzyklus-Impulse (d. h. Einstell- und Rückstell-Impulse). Dieser Strom definiert die Größe und Lage des Widerstandsschalt-Faserteils des Datenträgers aus Speichermaterial. Da sich das Durchbruchgebiet beim Speicherschalten mit geringem Strom nicht verschiebt oder vergrößert, wirkt es so, dass es die Lage und Größe des Widerstandsschalt-Faserteils bei Gebrauch des Speicherelements begrenzt. Wenn ein sehr geringer Strom an das Speicherelement angelegt wird, wird der gesamte Strom durch den Faserteil geleitet. Wegen seiner extrem geringen Größe ist somit die Stromdichte in diesem Bereich des Speichermaterials sehr hoch.
  • Das in 1 gezeigte Speicherelement kann in einem Mehrschrittprozess ausgebildet werden. Die Schichten 32, 34 und 46 werden zuerst aufgebracht, und die Isolierschicht 46 wird so geätzt, dass die Pore entsteht. Dann werden die übrigen Schichten 48, 36, 38 und 40 aufgebracht, und der gesamte Stapel von Schichten 32, 34, 36, 46, 48, 38 und 40 wird auf das gewählte Maß geätzt. Aufgebracht auf die gesamte Struktur wird eine Schicht aus Isoliermaterial 39 aus SiO2 oder Si3N4. Diese wird geätzt, und eine Schicht aus Aluminium wird aufgebracht, um die zweite Elektrodengitterstruktur 42 auszubilden, die senkrecht zu den Leiterbahnen 12 verläuft und die X-Y-Gitterverbindung mit den einzelnen Speicherelementen vervollständigt. Auf der gesamten integrierten Struktur befindet sich eine obere Kapselschicht aus einem geeigneten Kapselungsmaterial wie Si3N4 oder einem Kunststoff wie Polyamid, die die Struktur gegen Feuchtigkeit und andere Fremd-Elemente abdichtet, die eine Qualitätsminderung und einen Leistungsabfall verursachen könnten. Das Si3Ni4-Kapselungsmaterial kann beispielsweise mit einem Tieftemperatur-Plasmabeschichtungsverfahren aufgebracht werden. Das Polyamid-Material kann nach bekannten Verfahren aufgeschleudert und nach dem Aufschleudern gehärtet werden, um die Kapselungsschicht herzustellen.
  • Es ist unbedingt zu beachten, dass die herkömmliche CMOS-Technik nicht verwendet werden kann, um diese Art von dreidimensionaler Speicheranordnung herzustellen, da bei der CMOS-Technik die benötigten Halbleiter-Bauelemente in das kompakte Material des Einkristall-Halbleiterwafers eingebaut werden und diese Technik daher nur zur Herstellung einer Einzelschicht von Bauelementen verwendet werden kann. Außerdem ist es nicht möglich, (1) mit CMOS eine so kleine Anschlussfläche (tatsächliches Elementmaß) herzustellen, dass große Anordnungen mit vergleichsweise niedrigen Kosten effektiv hergestellt werden können, und (2) CMOS-Bauelemente entlang der Z-Richtung zusammenzuschalten, da sie in nur einer Ebene vorliegen. Daher können keine CMOS-Bauelemente mit der komplexen dreidimensionalen Zusammenschaltbarkeit hergestellt werden, die für modernste Parallelverarbeitungsrechner notwendig ist. Die erfindungsgemäßen dreidimensionalen Dünnschicht- Speicheranordnungsstrukturen sind andererseits in der Lage, sowohl eine herkömmliche serielle Informationsverarbeitung als auch eine parallele Informationsverarbeitung durchzuführen.
  • Eine Parallelverarbeitung und somit mehrdimensionale Speicheranordnungsstrukturen sind für eine schnelle Ausführung komplizierter Aufgaben wie Mustererkennung, Sortierung nach Klassen oder assoziatives Lernen erforderlich. Weitere Anwendungsmöglichkeiten für die Parallelverarbeitung und die Beschreibung der Parallelverarbeitung sind in dem US-Patent Nr. 5.159.661 zu finden, das auf den Rechtsnachfolger der vorliegenden Anmeldung übertragen ist. Mit der integrierten Struktur, die bei der Ausführungsform von 1 gezeigt ist, kann jedoch eine vollständig vertikal integrierte Speicherstruktur hergestellt werden, sodass die auf dem Substrat eingenommene Fläche minimiert wird. Das bedeutet, dass die Dichte der Speicherelemente in dem Chip im Wesentlichen nur vom Auflösungsvermögen der Lithographie begrenzt wird.
  • Die Draufsicht einer möglichen Anordnung für mehrere Speicherelemente ist in 2 gezeigt. Wie gezeigt, bilden die Bauelemente eine X-Y-Matrix aus Speicherelementen. Die horizontalen Streifen 12 stellen die X-Gruppe eines X-Y-Elektrodengitters zum Adressieren der einzelnen Elemente dar. Die vertikalen Streifen 42 stellen die Y-Gruppe von Adressleitungen dar.
  • Weitere Schaltungsanordnungen für den erfindungsgemäßen elektrisch löschbaren Speicher sind natürlich möglich und realisierbar. Eine besonders nützliche Anordnung ist eine dreidimensionale Mehrebenen-Anordnung, bei der eine Vielzahl von Ebenen von Speicher- oder Steuerelementen und ihre jeweiligen Trenn-Bauelemente aufeinandergeschichtet sind. Jede Ebene von Speicherelementen ist als Vielzahl von Reihen und Spalten von Speicherelementen angeordnet, wodurch eine X-Y-Adressierung möglich ist. Dieses Aufeinanderschichten von Ebenen ermöglicht außer einer Erhöhung der Speicherdichte auch eine weitere Z-Dimension für die Zusammenschaltung. Diese Anordnung ist besonders zweckmäßig, um ein neuronales Netz für einen wirklich intelligenten Rechner zu simulieren.
  • Jedes Speicherelement wird mittels einer Art Trennelement von den anderen elektrisch getrennt. 3, eine schematische Darstellung der Anordnung der Speichereinheit, zeigt, wie die elektrische Trennung mittels Dioden erreicht werden kann. Die Schaltung weist ein X-Y-Gitter mit den Speicherelementen 30 auf, die mit Trenndioden 26 elektrisch in Reihe geschaltet sind. Die Adressleitungen 12 und 42 sind mit einer externen Adressierschaltungsanordnung in einer Weise verbunden, die Fachleuten bekannt ist. Der Zweck der Trennelemente besteht darin, dass jedes diskrete Speicherelement gelesen und beschrieben werden kann, ohne Informationen, die in benachbarten oder entfernten Speicherelementen der Matrix gespeichert sind, zu beeinträchtigen.
  • 4 zeigt einen Teil eines Einkristall-Halbleitersubstrats 50 mit einer darauf ausgebildeten Speichermatrix 51 der vorliegenden Erfindung. Auf demselben Substrat 50 ist auch eine Adressiermatrix 52 ausgebildet, die in geeigneter Weise durch integrierte Schaltungsverbindungen 53 mit der Speichermatrix 51 verbunden ist. Die Adressiermatrix 52 weist Signalerzeugungsmittel auf, die die auf die Speichermatrix 51 gegebenen Einstell- und Lese-Impulse definieren und steuern. Natürlich kann die Adressiermatrix 52 mit der Festkörper-Speichermatrix 51 integriert und mit dieser gleichzeitig ausgebildet werden.
  • Bei herkömmlichen Halbleiterspeichern, die die relativ hohen Schaltgeschwindigkeiten und niedrigen Schaltenergien haben, die für die meisten Anwendungen dieser Speicher als notwendig erachtet werden, wird mindestens ein Transistor- und Ladungsspeicherelement für jedes Speicherelement benötigt. Die Herstellung solcher Speicher in Form von integrierten Schaltkreisen erfordert mindestens drei Verbindungen, die unabhängig davon, wie das Layout des integrierten Schaltkreises ausgeführt ist, eine bestimmte Substrat-Mindestfläche einnehmen, und die Herstellung ist auch in manch anderer Hinsicht kompliziert. Die Anordnung des integrierten Schaltkreises des elektrisch löschbaren Speichers der vorliegenden Erfindung erfordert nur zwei Verbindungen mit jedem Speicherelement, und diese können in vertikaler Beziehung zueinander hergestellt werden. Außerdem wird jedes Speicherelement, komplett mit der Trenndiode und dem Kontaktpaar für das Element, selbst völlig vertikal so integriert, dass eine wesentlich höhere Bitdichte möglich ist. In der Tat ermöglicht der erfindungsgemäße Speicher eine Bitdichte, die sogar größer als die ist, die bei dynamischen Festkörper-Schreib-Lese-Speichern (DRAMs) erreichbar ist, die flüchtig sind und daher nicht die weiteren Vorteile haben, die die Nichtflüchtigkeit bietet, die mit der vorliegenden Erfindung erreichbar ist. Die Erhöhung der Bitdichte, die mit der vorliegenden Erfindung erreichbar ist, führt zu einer entsprechenden Verringerung der Herstellungskosten, da die Flächen des Wafers, die pro Bit der integrierten Schaltungsanordnung eingenommen werden, kleiner sind. Dadurch kann der erfindungsgemäße Speicher nicht nur hinsichtlich der elektrischen Leistung und der Speicherkapazität, sondern auch hinsichtlich der Kosten mit anderen erhältlichen Speichern um einen breiteren Bereich von Anwendungen konkurrieren und Sie übertreffen. Verglichen mit herkömmlichen Halbleiterspeichern, die aus mindestens einem Transistor und einem Kondensator für jedes Bit bestehen, können die erfindungsgemäßen integrierten Schaltungsanordnungen, wie in 1 gezeigt, auf einem Chip mit einer größeren Bitdichte als herkömmliche Anordnungen mit der gleichen photolithographischen Auflösung hergestellt werden. Außer den Kostenvorteilen, die die höhere Bitdichte bietet, werden die Elemente auch näher aneinander positioniert und Leitungslängen, kapazitive Widerstände und andere entsprechende Parameter werden weiter minimiert, wodurch die Leistungsfähigkeit verbessert wird.
  • Versuche haben gezeigt, dass Faktoren wie Porenmaße (Durchmesser, Dicke und Volumen), Chalcogenid-Zusammensetzung, Wärmebehandlung (Ausheilen nach dem Beschichten), Signal-Impulsdauer, in der Zusammensetzung vorhandene Verunreinigungen wie Sauerstoff, Kristallitengröße und Signal-Impulswellenform Einfluss auf die Größe des dynamischen Widerstandsbereichs, die absoluten Endwiderstände dieses dynamischen Bereichs und die Spannungen haben, die erforderlich sind, um das Bauelement auf diese Widerstände einzustellen. Beispielsweise führen relativ dicke Chalcogenid-Dünnschichten (d. h. von etwa 4000 Å) dazu, dass höhere Spannungen eingestellt werden müssen (und sie führen somit zu höheren Stromdichten in dem Datenträger aus Speichermaterial), während relativ dünne Chalcogenid-Schichten (d. h. von etwa 250 Å) dazu führen, dass eine niedrigere Spannung eingestellt werden muss (und sie führen somit zu einer niedrigeren Stromdichte). Natürlich ist die mögliche Bedeutung der Kristallitengröße und damit des Verhältnisses der Anzahl von Oberflächenatomen zur Anzahl von Atomen des kompakten Materials bereits dargelegt worden.
  • Die Signal-Impulsdauer, die zum Einstellen des Speicherelements auf den gewünschten Widerstandswert in dem dynamischen Bereich von elektrischen Widerständen erforderlich ist, hängt ebenfalls von allen vorgenannten Faktoren sowie dem Signal-Strompegel ab. Normalerweise ist die Signal-Impulsdauer kürzer als etwa 250 Nanosekunden und vorzugsweise kürzer als etwa 50 Nanosekunden. Es ist hervorzuheben, dass selbst die festgestellte kurze Impulsdauer von 25 Nanosekunden von der Größe und Form der Pore sowie der Dicke und Zusammensetzung der verwendeten Halbleiterlegierung abhängt. Die Impulsdauer kann vermutlich wesentlich verkürzt werden, ohne den Betrieb des Speicherschalters zu beeinträchtigen. Versuche legen nahe, dass die Zufuhr von kleineren Energiemengen die Zykluslebensdauer der Elemente erhöht.
  • In die Speichersysteme der vorliegenden Erfindung kann eine Rückkopplungsschleife integriert werden, die den Widerstand eines bestimmten Speicherelements abliest und ihn gegebenenfalls verstellt. Beispielsweise kann ein Speicherelement anfangs auf einen gewünschten Widerstand eingestellt sein, aber mit der Zeit kann der Widerstand des Elements geringfügig von dem Wert abdriften, auf den es ursprünglich eingestellt war. Die Rückkopplungsschleife berechnet in diesem Fall einen Auffrischsignal-Impuls der benötigten Spannung und Dauer und sendet ihn zu dem Speicherelement, um es auf einen vorgewählten Widerstandswert zurückzubringen. Es kann auch Umstände geben, wo der Einstell-Impuls, der zu einem Speicherelement gesendet wird, nicht zur Einstellung des Elements auf den gewünschten Widerstandswert führt. In diesem Fall sendet die Rückkopplungsschleife zusätzliche Signal-Impulse zu dem Element, bis der gewünschte Widerstandswert erreicht ist. Die Gesamtdauer dieser Reihe von Einstell-/Verstellzyklen beträgt weniger als etwa 1000 Nanosekunden und vorzugsweise weniger als etwa 500 Nanosekunden.
  • Die Fähigkeit, sich den linearen Teil der Kurve Widerstand – Bauelement-Stromstärke reversibel hinauf und hinunter zu bewegen, kann nicht genug betont werden. Ein Impuls einer gewählten Stromstärke kann das Speicherelement ungeachtet seines vorher eingestellten Zustands auf einen gewünschten Widerstand einstellen. Diese Fähigkeit, sich reversibel entlang der Kurve zu bewegen, ermöglicht ein direktes Überschreiben von früher gespeicherten Daten. Diese direkte Überschreibbarkeit ist mit den herkömmlichen Phasenumwandlungs- und MSM(a-Si)-Speicherstoffen nicht möglich. Diese Fähigkeit, Widerstandszwischenwerte reversibel einzustellen, ist bemerkenswert. Mit tausend aufeinanderfolgenden Impulsen mittlerer Stromstärke wird der gleiche Widerstandswert wie mit einem Impuls höherer Stromstärke und einem anschließenden einzelnen Impuls mittlerer Stromstärke oder wie mit einem Impuls niedrigerer Stromstärke und einem anschließenden einzelnen Impuls mittlerer Stromstärke erreicht.
  • Der dynamische Widerstandsbereich ermöglicht auch eine breite Grauskalen- und eine analoge Mehrebenen-Speicherung. Die Mehrebenen-Speicherung wird durch Unterteilen des breiten dynamischen Bereichs in eine Vielzahl von Teilbereichen oder Ebenen erreicht. Die kontinuierliche Widerstandsprogrammierbarkeit ermöglicht das Speichern mehrerer Bits von binären Informationen in einer einzigen Speicherzelle. Diese Mehrebenen-Speicherung erfolgt durch Imitieren mehrerer Bits von binären Informationen in pseudo-analoger Form und Speichern dieser analogen Informationen in einer einzigen Speicherzelle. Somit wird durch Unterteilen des dynamischen Widerstandsbereichs in 2n analoge Ebenen jede Speicherzelle befähigt, n Bits von binären Informationen zu speichern.
  • Wie vorstehend dargelegt, ist 5 ein Dreiphasendiagramm des Ge-Te-Sb-Halbleiterlegierungssystems. Zusätzlich zu den bereits genannten Informationen, deren binäre und ternäre Phasen mit Quadraten (
    Figure 00230001
    ) gekennzeichnet sind, gibt dieses Diagramm Informationen zur Trennung anderer Legierungen. Diese anderen Legierungen sind mit Dreiecken (
    Figure 00230002
    ), Rhomben (
    Figure 00230003
    ) und Kreisen (
    Figure 00230004
    ) gekennzeichnet, und Phasen, in die sich die Legierungen bei rascher Erstarrung aus der Schmelze trennen können, sind mit Linien (Voll- oder Strichlinien) gekennzeichnet, die von diesen Dreiecken, Rhomben und Kreisen ausgehen. Die Ausgangszusammensetzungen von zwei Te-reichen Schmelzen sind in dem Dreiphasendiagramm mit kreisförmigen Symbolen gekennzeichnet. Nach schneller Erstarrung trennen sich diese Gemische in elementares Te plus die Phasen B, C und D.
  • Schmelzen mit Zusammensetzungen rechts von der pseudobinären Linie, die mit Rhombensymbolen gekennzeichnet sind, erstarren zu Phasen, die in dem Diagramm mit Linien gekennzeichnet sind. Andere Gemische, die in dem Phasendiagramm mit Dreiecken gekennzeichnet sind, erstarren zu elementarem Ge und Sb und zur Phase A. Eine Legierung von besonderem Interesse für die Verwendung in den verbesserten Speicherelementen der vorliegenden Erfindung ist Ge22Sb22Te56, die auch als Ge2Sb2Te5 oder 2-2-5 bezeichnet wird. Diese 2-2-5-Legierung phasentrennt sich bei rascher Erstarrung in ein Gemisch aus zwei einzelnen Phasen der Zusammensetzungen B (Ge26Sb18Te56) und C (Ge18Sb28Te56), die in dem Phasendiagramm von 5 angegeben sind. Eine weitere Legierung von besonderem Interesse ist Ge14Sb29Te57 (auch als GeSb2Te4 oder 1-2-4 bezeichnet), die die Zusammensetzung D auf der pseudobinären GeTe-Sb2Te3-Linie ist. Die Legierungen 2-2-5 und 1-2-4 sind von Interesse für die Herstellung des Datenträgers aus Speichermaterial in zusammensetzungsmäßig abgestufter, geschichteter oder kombinierter abgestufter/geschichteter Form, wie vorstehend dargelegt wurde.
  • 6 zeigt die Atomstruktur von drei ternären Legierungen des Ge-Sb-Te-Systems sowie die Atomstruktur der binären Legierung Ge-Te. Zwei der drei ternären Legierungen sind die Zusammensetzungen 1-2-4 (Zusammensetzung D in dem Dreiphasendiagramm von 5) und die Zusammensetzung 2-2-5, die vorstehend beschrieben wurden. Die dritte ternäre Legierung ist Ge8Sb33Te59, die auch als GeSb4Te7 oder 1-4-7 bezeichnet wird. Diese 1-4-7-Legierung entspricht der Zusammensetzung E in dem Dreiphasendiagramm von 5. In den Darstellungen der Atomstrukturen dieser Legierungen stellen die Hohlkreise Ge-Atome dar, die gestreiften Kreise stellen Sb-Atome dar, und die gepunkteten Kreise stellen Te-Atome dar. Wie in 6 gezeigt, besteht die Atomkonfiguration der einzelnen Legierungen, wenn sie eine kubisch-flächenzentrierte Kristallstruktur haben, aus geordneten, wiederholten Schichten von Atomen. Die kubisch-flächenzentrierte Konfiguration bildet drei verschiedene Arten von Schichten, die in 6 mit A, B und C gekennzeichnet sind.
  • Die Legierungen 1-4-7, 1-2-4 und 2-2-5, die in 6 dargestellt sind, sind von Interesse als Speichergrundmaterialien und für die Verwendung in den elementar modifizierten Speichermaterialien der vorliegenden Erfindung. Die Übergangsmetalle werden zusammen mit Se, wenn vorhanden, relativ gleichmäßig über die gesamte Te-Ge-Sb-Matrix hinweg eingebaut und verbessern die elektronische/atomare Struktur so, dass ein geringerer Schaltstrombedarf und eine höhere Wärmebeständigkeit der Daten-Erhaltung entstehen. Die Stromstärkenanalyse zeigt, dass Se Te in der Struktur ersetzt, und obwohl die genaue Lage des Übergangsmetalls nicht bekannt ist, scheint sich das Übergangsmetall mit dem Chalcogen-Element zu verbinden.
  • Wie vorstehend erwähnt, werden die Ge-Sb-Te-Legierungsstoffe, wenn sie auf ein erwärmtes Substrat aufgedampft werden, in anisotroper Form aufgebracht. Das heißt, beim Aufbringen in dieser Weise werden die Kristallite der Legierungsstoffe so orientiert, dass die Schichten aus atomaren Komponenten im Wesentlichen parallel zu der Substrat-Oberfläche ausgerichtet sind. Das führt natürlich zu anisotropem Stromfluss, bietet aber die Langzeitmöglichkeit, die Atome des Stoffes so anzuordnen, dass Einstell- und Rückstell-Impulse in Richtung des niedrigen Widerstands verwendet werden und dadurch noch niedrigere Einstell- und Rückstellströme, -spannungen und/oder -energien erzielt werden.
  • 7 ist eine grafische Darstellung von Daten, die die Eigenschaften des Durchlaufens von periodischen Vorgängen eines Speicherelements mit an die Oberseite angrenzender Kontaktschicht aus Titancarbonitrid veranschaulichen. Der Widerstand des Bauelements ist auf der Ordinatenachse angegeben, und die Wechselzahl ist auf der Abszissenachse aufgetragen. Um von einem Zustand niedrigen Widerstands (Einstellzustand) zu einem Zustand höheren Widerstands (Rückstellzustand) zu gelangen, wird ein elektrischer Impuls mit einer Amplitude von etwa 2 mA und einer Dauer von etwa 40 ns auf das Speicherelement gegeben. Um zu dem Zustand niedrigen Widerstands zurückzukehren, wird ein Impuls mit einer Amplitude von etwa 1 mA und einer Dauer von etwa 100 ns auf das Element gegeben. Somit kann durch Geben einer Folge von Impulsen entsprechender Amplitude und Dauer das Element wie gezeigt zyklisch durchlaufen gelassen werden.
  • 8 ist eine grafische Darstellung von Daten, die die Eigenschaften des Durchlaufens von periodischen Vorgängen eines Speicherelements mit an die Oberseite angrenzender Kontaktschicht aus Titansiliconitrid veranschaulichen. Um von einem Zustand niedrigen Widerstands (Einstellzustand) zu einem Zustand höheren Widerstands (Rückstellzustand) zu gelangen, wird ein elektrischer Impuls mit einer Amplitude von etwa 2 mA und einer Dauer von etwa 40 ns auf das Speicherelement gegeben. Um zu dem Zustand niedrigen Widerstands zurückzukehren, wird ein Impuls mit einer Amplitude von etwa 1 mA und einer Dauer von etwa 100 ns auf das Element gegeben.
  • 9 ist eine grafische Darstellung von Daten, die die Mehrzustandsfähigkeiten (d. h. die Fähigkeit des Speicherelements, auf einen einer Vielzahl von Widerstandswerten in dem dynamischen Widerstandsbereich eingestellt zu werden) eines erfindungsgemäßen Speicherelements veranschaulichen. Die dargestellten Daten sind die Daten eines Speicherelements mit an die Oberseite angrenzender Kontaktschicht 38 aus Titancarbonitrid. Die grafische Darstellung wird durch Programmieren des Speicherelements auf steigende Widerstandswerte erhalten. Das geschieht durch Anwenden elektrischer 40-ns-Impulse steigender Programmierungsstromstärken.
  • 10 ist eine grafische Darstellung von Daten, die die mittleren Einstell- und Rückstellwiderstände für Speicherelemente mit Titancarbonitrid als an die Oberseite angrenzender Kontaktschicht zeigen. Die Einstell- und Rückstellwiderstände wurden unter Verwendung von Titancarbonitrid-Schichten mit vier verschiedenen spezifischen Widerständen bestimmt. Der spezifische Widerstand wurde durch Erhöhen des Anteils an Kohlenstoff in der Titancarbonitrid-Verbindung erhöht. Wie dargestellt, nimmt die Differenz zwischen den Einstell- und Rückstellwiderständen mit steigendem spezifischen Widerstand des Titancarbonitrids zu.
  • Es gibt einen Schaltspannungsgrenzwert, der mit der Programmierung des Ovonic-EEPROM verbunden ist, und es ist daher zu erwarten, dass wie bei Schwellwertschaltern die Programmierspannung des Ovonic-EEPROM eine Abhängigkeit von der Dicke der Chalcogenid-Legierungsschicht zeigt. In der Tat dient beim Ovonic-EEPROM ein Schaltspannungsgrenzwert dazu, Lese-Ereignisse von Programmierungsereignissen zu trennen, wodurch Lesestörungen eliminiert werden und ein guter Betriebsgrenzwert beim Lesen von Daten ermöglicht wird. Unsere Bauelemente zeigen lineare Widerstandskennlinien, wenn das angelegte Feld gering ist, und daran schließt sich eine allmähliche Abnahme des Widerstands mit steigendem Feld bis zu einem Spannungsgrenzwert an. Wenn der Spannungsgrenzwert überschritten wird, zeigt das Bauelement einen negativen Widerstandsübergang zu einem gut leitenden „dynamischen Einschalt"zustand. Wenn das angelegte Feld aufgehoben wird, kehrt das Bauelement zu einem nichtflüchtig programmierten Widerstandszustand zurück, dessen Wert von dem Strom-/Energieprofil abhängt, dem das Bauelement während seiner „Speichergleichgewichtszeit", als es im dynamischen Einschaltzustand war, ausgesetzt gewesen ist. Obwohl der Spannungsgrenzwert vom Widerstand des Bauelements abhängt, ist der Bauelementstrom am Spannungsgrenzwert für alle Bauelementwiderstände relativ konstant. Eine lineare Annäherung an die Beziehung Dicke – Spannungsgrenzwert zeigt einen Proportionalitätsfaktor von unter eins, was zu einem hohen Betriebsgrenzwert bei Bauelementen mit der gleichen Nenndicke beiträgt.
  • Durch die Verwendung der hier beschriebenen gesetzlich geschützten Stoffe und Bauelementkonfigurationen ist ein elektrisch löschbares, direkt überschreibbares Speicherelement entwickelt worden, das hohe Schreib- und Lesegeschwindigkeiten, die sich denen von SRAM-Bauelementen nähern, Nichtflüchtigkeits- und Random-Access-Neuprogrammierungsfähigkeiten eines EEPROM und einen Preis pro Megabyte Speicher bietet, der wesentlich unter dem jedes anderen Halbleiterspeichers liegt.
  • Es ist klar, dass die hier vorgenommene Beschreibung in Form von detaillierten Ausführungsformen vorgelegt wird, die zum Zwecke einer vollständigen Offenbarung der vorliegenden Erfindung beschrieben werden, und dass diese Einzelheiten nicht als den eigentlichen Schutzumfang dieser Erfindung, der in den beigefügten Ansprüchen dargelegt und definiert ist, begrenzend angesehen werden dürfen.

Claims (21)

  1. Elektrisch betriebenes, direkt überschreibbares Einzellen-Speicherelement mit: einem Datenträger aus Speichermaterial (36), das durch Anlegen eines elektrischen Eingangssignals auf eine Vielzahl von Widerstandswerten in einem dynamischen Bereich von Widerstandswerten ungeachtet des vorhergehenden Widerstandswerts des Speichermaterials einstellbar ist; und einem Paar mit Abstand angeordnete Kontakte (6, 8) zum Bereitstellen des elektrischen Eingangssignals, um das Speichermaterial (36) auf einen gewählten Widerstandswert in dem dynamischen Bereich einzustellen, wobei jeder der mit Abstand angeordneten Kontakte eine an den Datenträger aus Speichermaterial angrenzende Dünnfilmschicht (34, 38) aufweist, dadurch gekennzeichnet, dass mindestens eine der angrenzenden Dünnfilmschichten (34, 38) eine Verbindung aufweist, die Folgendes enthält: ein oder mehr Elemente aus der Gruppe Ti, V, Cr, Zr, Nb, Mo, Hf, Ta und W und zwei oder mehr Elemente aus der Gruppe B, C, N, O, Al, Si, P und S.
  2. Speicherelement nach Anspruch 1, dadurch gekennzeichnet, dass die angrenzende Dünnfilmschicht (34, 38) Ti und zwei oder mehr Elemente aus der Gruppe C, N, Al, Si enthält.
  3. Speicherelement nach Anspruch 2, dadurch gekennzeichnet, dass die angrenzende Dünnfilmschicht (34, 38) Ti, C und N enthält.
  4. Speicherelement nach Anspruch 3, dadurch gekennzeichnet, dass die Elemente der angrenzenden Dünnfilmschicht (34, 38) in folgenden Mengen (Atomprozent) vorliegen: etwa 10 bis 60% Titan, 5 bis 50% Kohlenstoff, 10 bis 60% Stickstoff.
  5. Speicherelement nach Anspruch 4, dadurch gekennzeichnet, dass die angrenzende Dünnfilmschicht (34, 38) bis zu 40% Wasserstoff enthält.
  6. Speicherelement nach Anspruch 2, dadurch gekennzeichnet, dass die angrenzende Dünnfilmschicht (34, 38) Ti, Si und N enthält.
  7. Speicherelement nach Anspruch 6, dadurch gekennzeichnet, dass die Elemente der angrenzenden Dünnfilmschicht (34, 38) in folgenden Mengen (Atomprozent) vorliegen: etwa 10 bis 60% Titan, 5 bis 50% Silicium und 10 bis 60% Stickstoff.
  8. Speicherelement nach Anspruch 1, dadurch gekennzeichnet, dass die Dicke der angrenzenden Dünnfilmschicht (34, 38) etwa 10 nm (100 Å) bis 200 nm (2000 Å) beträgt.
  9. Speicherelement nach Anspruch 8, dadurch gekennzeichnet, dass die Dicke der angrenzenden Dünnfilmschicht (34, 38) etwa 20 nm (200 Å) bis 100 nm (1000 Å) beträgt.
  10. Speicherelement nach Anspruch 1, dadurch gekennzeichnet, dass jeder der mit Abstand angeordneten Kontakte (6, 8) eine von dem Speichermaterial entfernt angeordnete Dünnfilmschicht (32, 40) aufweist, wobei die entfernte Dünnfilmschicht (32, 40) aus einem oder mehreren Elementen aus der Gruppe Ti, W, Mo besteht.
  11. Speicherelement nach Anspruch 10, dadurch gekennzeichnet, dass die entfernte Dünnfilmschicht (32, 40) Ti und W enthält.
  12. Speicherelement nach Anspruch 11, dadurch gekennzeichnet, dass die entfernte Dünnfilmschicht (32, 40) aus etwa 5 bis 30 At-% Titan und 70 bis 95 At-% Wolfram besteht.
  13. Speicherelement nach Anspruch 12, dadurch gekennzeichnet, dass die Dicke der entfernten Dünnfilmschicht (32, 40) etwa 10 nm (100 Å) bis 400 nm (4000 Å) beträgt.
  14. Speicherelement nach Anspruch 13, dadurch gekennzeichnet, dass die Dicke der entfernten Dünnfilmschicht (32, 40) etwa 20 nm (200 Å) bis 200 nm (2000 Å) beträgt.
  15. Speicherelement nach Anspruch 1, das weiterhin Filamentteil-Steuermittel (46) aufweist, die zwischen dem Datenträger aus Speichermaterial (36) und mindestens einem der mit Abstand angeordneten Kontakte (8) angeordnet sind, wobei die Mittel (46) während der elektrischen Ausbildung des Speicherelements die Größe und Position eines Filamentteils (48) definieren und während des Gebrauchs des Speicherelements die Größe des Filamentteils (48) begrenzen und seine Lage einschränken, wodurch eine hohe Stromdichte in dem Filamentteil (48) des Speicherelements bei Eingabe eines elektrischen Signals mit einem sehr niedrigen Gesamtstrom in die mit Abstand angeordneten Kontakte (6, 8) bereitgestellt wird, wobei die Filamentteil-Steuermittel (46) eine Schicht aus Siliciumnitrid aufweisen.
  16. Speicherelement nach Anspruch 15, dadurch gekennzeichnet, dass die Filamentteil-Steuermittel (46) eine zwischen einem der mit Abstand angeordneten Kontakte (8) und dem Datenträger aus Speichermaterial (36) angeordnete Dünnfilmschicht aus Siliciumnitrid aufweisen, wobei die Dünnfilmschicht (46) weniger als etwa 10 nm (100 Å) dick ist.
  17. Speicherelement nach Anspruch 16, dadurch gekennzeichnet, dass die Filamentteil-Steuermittel (46) eine Dünnfilmschicht aus Siliciumnitrid mit einer Dicke zwischen 1 nm (10 Å) und 10 nm (100 Å) aufweisen.
  18. Speicherelement nach Anspruch 16, dadurch gekennzeichnet, dass die Dünnfilmschicht aus Siliciumnitrid (46) mindestens einen niederohmigen Pfad quer darüber enthält, über den elektrische Eingangssignale zwischen dem mit Abstand angeordneten Kontakt (8) und dem Datenträger aus Speichermaterial (36) gehen.
  19. Speicherelement nach Anspruch 17, dadurch gekennzeichnet, dass die Dünnfilmschicht aus Siliciumnitrid (46) Si, N und H aufweist.
  20. Speicherelement nach Anspruch 19, dadurch gekennzeichnet, dass die Filamentteil-Steuermittel (46) eine Dünnfilmschicht aufweisen, die aus etwa 30 bis 40 At-% Silicium, 40 bis 50 At-% Stickstoff, bis zu 30 At-% Wasserstoff und aus Verunreinigungen als Rest besteht.
  21. Speicherelement nach einem vorhergehenden Anspruch, dadurch gekennzeichnet, dass das Speicherelement so betrieben werden kann, dass es einen Mehrbitwert speichert.
DE69634007T 1995-07-25 1996-07-19 Elektrisch löschbarer, unmittelbar überschreibbarer, aus multibit-einzelzellen bestehender speicher und daraus hergestellte speichermatrix Expired - Fee Related DE69634007T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US506630 1995-07-25
US08/506,630 US5536947A (en) 1991-01-18 1995-07-25 Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
PCT/US1996/012013 WO1997005665A1 (en) 1995-07-25 1996-07-19 Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom

Publications (2)

Publication Number Publication Date
DE69634007D1 DE69634007D1 (de) 2005-01-13
DE69634007T2 true DE69634007T2 (de) 2005-12-29

Family

ID=24015375

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69634007T Expired - Fee Related DE69634007T2 (de) 1995-07-25 1996-07-19 Elektrisch löschbarer, unmittelbar überschreibbarer, aus multibit-einzelzellen bestehender speicher und daraus hergestellte speichermatrix

Country Status (8)

Country Link
US (1) US5536947A (de)
EP (1) EP0843901B1 (de)
JP (1) JP4303316B2 (de)
KR (1) KR100379322B1 (de)
AU (1) AU6504696A (de)
CA (1) CA2227612C (de)
DE (1) DE69634007T2 (de)
WO (1) WO1997005665A1 (de)

Families Citing this family (232)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723382A (en) * 1992-06-12 1998-03-03 Sandhu; Gurtej S. Method of making a low-resistance contact to silicon having a titanium silicide interface, an amorphous titanium nitride barrier layer and a conductive plug
US6081034A (en) 1992-06-12 2000-06-27 Micron Technology, Inc. Low-resistance contact to silicon having a titanium silicide interface and an amorphous titanium carbonitride barrier layer
GB9421138D0 (en) * 1994-10-20 1994-12-07 Hitachi Europ Ltd Memory device
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US5687112A (en) * 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US7469237B2 (en) * 1996-05-02 2008-12-23 Cooper David L Method and apparatus for fractal computation
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US6337266B1 (en) 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5998244A (en) * 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US7935951B2 (en) * 1996-10-28 2011-05-03 Ovonyx, Inc. Composite chalcogenide materials and devices
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
JP3299909B2 (ja) * 1997-02-25 2002-07-08 シャープ株式会社 酸化物導電体を用いた多層構造電極
US5787042A (en) * 1997-03-18 1998-07-28 Micron Technology, Inc. Method and apparatus for reading out a programmable resistor memory
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6087689A (en) 1997-06-16 2000-07-11 Micron Technology, Inc. Memory cell having a reduced active area and a memory array incorporating the same
US6057220A (en) * 1997-09-23 2000-05-02 International Business Machines Corporation Titanium polycide stabilization with a porous barrier
US5912839A (en) * 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6809401B2 (en) 2000-10-27 2004-10-26 Matsushita Electric Industrial Co., Ltd. Memory, writing apparatus, reading apparatus, writing method, and reading method
US6569705B2 (en) * 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6638820B2 (en) 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
US6727192B2 (en) * 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6734455B2 (en) 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6642102B2 (en) * 2001-06-30 2003-11-04 Intel Corporation Barrier material encapsulation of programmable material
US6951805B2 (en) 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6955940B2 (en) * 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US6784018B2 (en) 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US6881623B2 (en) 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US20030047765A1 (en) * 2001-08-30 2003-03-13 Campbell Kristy A. Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
US6646902B2 (en) * 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
US7113474B2 (en) 2001-09-01 2006-09-26 Energy Conversion Devices, Inc. Increased data storage in optical data storage and retrieval systems using blue lasers and/or plasmon lenses
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6545287B2 (en) * 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
US6815818B2 (en) 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6873538B2 (en) * 2001-12-20 2005-03-29 Micron Technology, Inc. Programmable conductor random access memory and a method for writing thereto
US6909656B2 (en) 2002-01-04 2005-06-21 Micron Technology, Inc. PCRAM rewrite prevention
US20030143782A1 (en) * 2002-01-31 2003-07-31 Gilton Terry L. Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
FR2835946A1 (fr) * 2002-02-11 2003-08-15 St Microelectronics Sa Transpondeur electromagnetique a code programmable
US6867064B2 (en) 2002-02-15 2005-03-15 Micron Technology, Inc. Method to alter chalcogenide glass for improved switching characteristics
US6791885B2 (en) 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
JP2005517592A (ja) * 2002-02-19 2005-06-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トランスポンダを製造する方法
US6891749B2 (en) * 2002-02-20 2005-05-10 Micron Technology, Inc. Resistance variable ‘on ’ memory
US7087919B2 (en) 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6809362B2 (en) 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
US6937528B2 (en) 2002-03-05 2005-08-30 Micron Technology, Inc. Variable resistance memory and method for sensing same
US6849868B2 (en) 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
JP4660095B2 (ja) * 2002-04-04 2011-03-30 株式会社東芝 相変化メモリ装置
US6855975B2 (en) 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6858482B2 (en) 2002-04-10 2005-02-22 Micron Technology, Inc. Method of manufacture of programmable switching circuits and memory cells employing a glass layer
JP4103497B2 (ja) * 2002-04-18 2008-06-18 ソニー株式会社 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
US6825135B2 (en) 2002-06-06 2004-11-30 Micron Technology, Inc. Elimination of dendrite formation during metal/chalcogenide glass deposition
US6890790B2 (en) 2002-06-06 2005-05-10 Micron Technology, Inc. Co-sputter deposition of metal-doped chalcogenides
JP4027282B2 (ja) * 2002-07-10 2007-12-26 キヤノン株式会社 インクジェット記録ヘッド
US7015494B2 (en) * 2002-07-10 2006-03-21 Micron Technology, Inc. Assemblies displaying differential negative resistance
WO2004008535A1 (ja) 2002-07-11 2004-01-22 Matsushita Electric Industrial Co., Ltd. 不揮発性メモリおよびその製造方法
US7209378B2 (en) 2002-08-08 2007-04-24 Micron Technology, Inc. Columnar 1T-N memory cell structure
US7018863B2 (en) 2002-08-22 2006-03-28 Micron Technology, Inc. Method of manufacture of a resistance variable memory cell
US6768666B2 (en) * 2002-08-23 2004-07-27 Energy Conversion Devices, Inc. Phase angle controlled stationary elements for wavefront engineering of electromagnetic radiation
US6831019B1 (en) 2002-08-29 2004-12-14 Micron Technology, Inc. Plasma etching methods and methods of forming memory devices comprising a chalcogenide comprising layer received operably proximate conductive electrodes
US7163837B2 (en) 2002-08-29 2007-01-16 Micron Technology, Inc. Method of forming a resistance variable memory element
US7010644B2 (en) * 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
US6867114B2 (en) 2002-08-29 2005-03-15 Micron Technology Inc. Methods to form a memory cell with metal-rich metal chalcogenide
US6856002B2 (en) * 2002-08-29 2005-02-15 Micron Technology, Inc. Graded GexSe100-x concentration in PCRAM
US7294527B2 (en) 2002-08-29 2007-11-13 Micron Technology Inc. Method of forming a memory cell
US7364644B2 (en) 2002-08-29 2008-04-29 Micron Technology, Inc. Silver selenide film stoichiometry and morphology control in sputter deposition
US20040040837A1 (en) * 2002-08-29 2004-03-04 Mcteer Allen Method of forming chalcogenide sputter target
US6867996B2 (en) * 2002-08-29 2005-03-15 Micron Technology, Inc. Single-polarity programmable resistance-variable memory element
US6864521B2 (en) * 2002-08-29 2005-03-08 Micron Technology, Inc. Method to control silver concentration in a resistance variable memory element
US6985377B2 (en) * 2002-10-15 2006-01-10 Nanochip, Inc. Phase change media for high density data storage
US20040115945A1 (en) * 2002-12-13 2004-06-17 Lowrey Tyler A. Using an electron beam to write phase change memory devices
US7242019B2 (en) * 2002-12-13 2007-07-10 Intel Corporation Shunted phase change memory
WO2004066386A1 (ja) * 2003-01-23 2004-08-05 Nec Corporation 電子素子、それを使用した集積電子素子及びそれを使用した動作方法
US7402851B2 (en) * 2003-02-24 2008-07-22 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
US7115927B2 (en) 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
US7227170B2 (en) * 2003-03-10 2007-06-05 Energy Conversion Devices, Inc. Multiple bit chalcogenide storage device
US7085155B2 (en) * 2003-03-10 2006-08-01 Energy Conversion Devices, Inc. Secured phase-change devices
US6813178B2 (en) 2003-03-12 2004-11-02 Micron Technology, Inc. Chalcogenide glass constant current device, and its method of fabrication and operation
US7022579B2 (en) 2003-03-14 2006-04-04 Micron Technology, Inc. Method for filling via with metal
US20040197947A1 (en) * 2003-04-07 2004-10-07 Fricke Peter J. Memory-cell filament electrodes and methods
US7050327B2 (en) 2003-04-10 2006-05-23 Micron Technology, Inc. Differential negative resistance memory
US6930909B2 (en) * 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
US6961277B2 (en) 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
US7061004B2 (en) 2003-07-21 2006-06-13 Micron Technology, Inc. Resistance variable memory elements and methods of formation
US20050018526A1 (en) * 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
US7106120B1 (en) 2003-07-22 2006-09-12 Sharp Laboratories Of America, Inc. PCMO resistor trimmer
US7308067B2 (en) * 2003-08-04 2007-12-11 Intel Corporation Read bias scheme for phase change memories
US7012273B2 (en) * 2003-08-14 2006-03-14 Silicon Storage Technology, Inc. Phase change memory device employing thermal-electrical contacts with narrowing electrical current paths
US6985385B2 (en) * 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US6927410B2 (en) * 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US6903361B2 (en) 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
JP2005150243A (ja) * 2003-11-12 2005-06-09 Toshiba Corp 相転移メモリ
US7485891B2 (en) * 2003-11-20 2009-02-03 International Business Machines Corporation Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
US7153721B2 (en) * 2004-01-28 2006-12-26 Micron Technology, Inc. Resistance variable memory elements based on polarized silver-selenide network growth
US7105864B2 (en) * 2004-01-29 2006-09-12 Micron Technology, Inc. Non-volatile zero field splitting resonance memory
US6936840B2 (en) * 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7082052B2 (en) * 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
TW200529414A (en) * 2004-02-06 2005-09-01 Renesas Tech Corp Storage
KR100733147B1 (ko) * 2004-02-25 2007-06-27 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7098068B2 (en) 2004-03-10 2006-08-29 Micron Technology, Inc. Method of forming a chalcogenide material containing device
CN100468740C (zh) 2004-04-02 2009-03-11 株式会社半导体能源研究所 半导体器件及其驱动方法
US7301887B2 (en) * 2004-04-16 2007-11-27 Nanochip, Inc. Methods for erasing bit cells in a high density data storage device
US7379412B2 (en) 2004-04-16 2008-05-27 Nanochip, Inc. Methods for writing and reading highly resolved domains for high density data storage
US20050232061A1 (en) 2004-04-16 2005-10-20 Rust Thomas F Systems for writing and reading highly resolved domains for high density data storage
US7190048B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. Resistance variable memory device and method of fabrication
US7354793B2 (en) 2004-08-12 2008-04-08 Micron Technology, Inc. Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element
US7326950B2 (en) 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
US7084691B2 (en) * 2004-07-21 2006-08-01 Sharp Laboratories Of America, Inc. Mono-polarity switchable PCMO resistor trimmer
US20060019497A1 (en) * 2004-07-22 2006-01-26 Zhizhang Chen Reduced feature-size memory devices and methods for fabricating the same
US7365411B2 (en) * 2004-08-12 2008-04-29 Micron Technology, Inc. Resistance variable memory with temperature tolerant materials
US7288784B2 (en) * 2004-08-19 2007-10-30 Micron Technology, Inc. Structure for amorphous carbon based non-volatile memory
US7151688B2 (en) 2004-09-01 2006-12-19 Micron Technology, Inc. Sensing of resistance variable memory devices
US7960217B2 (en) * 2004-09-08 2011-06-14 Thomas Schimmel Gate controlled atomic switch
KR101175948B1 (ko) * 2004-10-28 2012-08-23 다우 코닝 코포레이션 전도성 경화성 조성물
US7238959B2 (en) * 2004-11-01 2007-07-03 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same
US7351613B2 (en) * 2004-11-04 2008-04-01 Silicon Storage Technology, Inc. Method of trimming semiconductor elements with electrical resistance feedback
KR100687709B1 (ko) * 2004-11-04 2007-02-27 한국전자통신연구원 멀티비트형 상변화 메모리 소자 및 그 구동 방법
US7646630B2 (en) * 2004-11-08 2010-01-12 Ovonyx, Inc. Programmable matrix array with chalcogenide material
US7816721B2 (en) * 2004-11-11 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Transmission/reception semiconductor device with memory element and antenna on same side of conductive adhesive
US7688624B2 (en) * 2004-11-26 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW200633193A (en) * 2004-12-02 2006-09-16 Koninkl Philips Electronics Nv Non-volatile memory
CN100386882C (zh) * 2004-12-20 2008-05-07 旺宏电子股份有限公司 非易失性存储器及其操作方法
US7374174B2 (en) 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
EP1677357A1 (de) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Phasenübergangsspeichereinrichtung mit einer Haftschicht und Herstellungsverfahren dafür
US7391642B2 (en) * 2005-01-25 2008-06-24 Intel Corporation Multilevel programming of phase change memory cells
DE102005004434A1 (de) * 2005-01-31 2006-08-10 Infineon Technologies Ag Verfahren und Vorrichtung zur Ansteuerung von Festkörper-Elektrolytzellen
US7317200B2 (en) 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US7488967B2 (en) * 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
US7709289B2 (en) 2005-04-22 2010-05-04 Micron Technology, Inc. Memory elements having patterned electrodes and method of forming the same
US7269044B2 (en) 2005-04-22 2007-09-11 Micron Technology, Inc. Method and apparatus for accessing a memory array
US7427770B2 (en) 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US7269079B2 (en) 2005-05-16 2007-09-11 Micron Technology, Inc. Power circuits for reducing a number of power supply voltage taps required for sensing a resistive memory
US7309630B2 (en) * 2005-07-08 2007-12-18 Nanochip, Inc. Method for forming patterned media for a high density data storage device
US7233520B2 (en) 2005-07-08 2007-06-19 Micron Technology, Inc. Process for erasing chalcogenide variable resistance memory bits
WO2007013174A1 (ja) 2005-07-29 2007-02-01 Fujitsu Limited 抵抗記憶素子及び不揮発性半導体記憶装置
US7274034B2 (en) 2005-08-01 2007-09-25 Micron Technology, Inc. Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication
US7317567B2 (en) 2005-08-02 2008-01-08 Micron Technology, Inc. Method and apparatus for providing color changing thin film material
US7332735B2 (en) 2005-08-02 2008-02-19 Micron Technology, Inc. Phase change memory cell and method of formation
US7525117B2 (en) * 2005-08-09 2009-04-28 Ovonyx, Inc. Chalcogenide devices and materials having reduced germanium or telluruim content
US7767992B2 (en) * 2005-08-09 2010-08-03 Ovonyx, Inc. Multi-layer chalcogenide devices
US7579615B2 (en) 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
US7304368B2 (en) 2005-08-11 2007-12-04 Micron Technology, Inc. Chalcogenide-based electrokinetic memory element and method of forming the same
US7251154B2 (en) 2005-08-15 2007-07-31 Micron Technology, Inc. Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
KR100676204B1 (ko) * 2005-08-25 2007-01-30 삼성전자주식회사 이이피롬 셀 트랜지스터
KR100637235B1 (ko) * 2005-08-26 2006-10-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
US7491962B2 (en) 2005-08-30 2009-02-17 Micron Technology, Inc. Resistance variable memory device with nanoparticle electrode and method of fabrication
US7277313B2 (en) 2005-08-31 2007-10-02 Micron Technology, Inc. Resistance variable memory element with threshold device and method of forming the same
JP2007073779A (ja) * 2005-09-07 2007-03-22 Elpida Memory Inc 不揮発性メモリ素子及びその製造方法
US8679585B2 (en) * 2005-09-21 2014-03-25 Dow Corning Corporation Ambient lithographic method using organoborane amine complexes
US7390691B2 (en) * 2005-10-28 2008-06-24 Intel Corporation Increasing phase change memory column landing margin
US7541607B2 (en) 2005-11-02 2009-06-02 Elpida Memory, Inc. Electrically rewritable non-volatile memory element and method of manufacturing the same
US7589364B2 (en) * 2005-11-02 2009-09-15 Elpida Memory, Inc. Electrically rewritable non-volatile memory element and method of manufacturing the same
US7671356B2 (en) * 2005-11-03 2010-03-02 Elpida Memory, Inc. Electrically rewritable non-volatile memory element and method of manufacturing the same
WO2007057972A1 (ja) 2005-11-21 2007-05-24 Renesas Technology Corp. 半導体装置
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
GB2433647B (en) 2005-12-20 2008-05-28 Univ Southampton Phase change memory materials, devices and methods
US7579611B2 (en) * 2006-02-14 2009-08-25 International Business Machines Corporation Nonvolatile memory cell comprising a chalcogenide and a transition metal oxide
US7723712B2 (en) * 2006-03-17 2010-05-25 Micron Technology, Inc. Reduced power consumption phase change memory and methods for forming the same
KR100782482B1 (ko) * 2006-05-19 2007-12-05 삼성전자주식회사 GeBiTe막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
US7547906B2 (en) * 2006-05-22 2009-06-16 Ovonyx, Inc. Multi-functional chalcogenide electronic devices having gain
US7473950B2 (en) * 2006-06-07 2009-01-06 Ovonyx, Inc. Nitrogenated carbon electrode for chalcogenide device and method of making same
US7457146B2 (en) * 2006-06-19 2008-11-25 Qimonda North America Corp. Memory cell programmed using a temperature controlled set pulse
JP5039035B2 (ja) * 2006-06-23 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置
JP2008016115A (ja) * 2006-07-05 2008-01-24 Toshiba Corp 不揮発性記憶装置
JP4191211B2 (ja) * 2006-07-07 2008-12-03 エルピーダメモリ株式会社 不揮発性メモリ及びその制御方法
US7560723B2 (en) 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
US7972897B2 (en) * 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7704789B2 (en) * 2007-02-05 2010-04-27 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7678607B2 (en) 2007-02-05 2010-03-16 Intermolecular, Inc. Methods for forming resistive switching memory elements
US8097878B2 (en) * 2007-03-05 2012-01-17 Intermolecular, Inc. Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
US7629198B2 (en) * 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
US7969769B2 (en) * 2007-03-15 2011-06-28 Ovonyx, Inc. Multi-terminal chalcogenide logic circuits
US20080232228A1 (en) * 2007-03-20 2008-09-25 Nanochip, Inc. Systems and methods of writing and reading a ferro-electric media with a probe tip
US7851915B2 (en) * 2007-04-30 2010-12-14 Stmicroelectronics S.A. Electronic component comprising a titanium carbonitride (TiCN) barrier layer and process of making the same
CN101711431B (zh) * 2007-05-09 2015-11-25 分子间公司 阻变型非易失性存储元件
US8125821B2 (en) * 2007-06-01 2012-02-28 Infineon Technologies Ag Method of operating phase-change memory
US8101937B2 (en) 2007-07-25 2012-01-24 Intermolecular, Inc. Multistate nonvolatile memory elements
US9203024B2 (en) * 2007-07-25 2015-12-01 Intel Corporation Copper compatible chalcogenide phase change memory with adjustable threshold voltage
WO2009015298A2 (en) * 2007-07-25 2009-01-29 Intermolecular, Inc. Nonvolatile memory elements
CN101809775B (zh) * 2007-10-02 2013-03-06 株式会社爱发科 硫属化物膜及其制造方法
KR101071705B1 (ko) * 2007-12-28 2011-10-11 한국과학기술연구원 쓰기/지우기 내구성 특성이 향상된 상변화 메모리 장치 및 그 프로그래밍 방법
JP4929228B2 (ja) 2008-01-23 2012-05-09 韓國電子通信研究院 相変化メモリー素子及びその製造方法
US7960203B2 (en) 2008-01-29 2011-06-14 International Business Machines Corporation Pore phase change material cell fabricated from recessed pillar
US20100221896A1 (en) * 2008-05-28 2010-09-02 Regino Sandoval Electrical Device with Improved Electrode Surface
US8467236B2 (en) 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
US8344348B2 (en) * 2008-10-02 2013-01-01 Ovonyx, Inc. Memory device
US8252653B2 (en) 2008-10-21 2012-08-28 Applied Materials, Inc. Method of forming a non-volatile memory having a silicon nitride charge trap layer
US8871121B2 (en) * 2008-10-23 2014-10-28 The Invention Science Fund I Llc Optical and metamaterial devices based on reactive composite materials
US20100104834A1 (en) * 2008-10-23 2010-04-29 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Foam-like structures based on reactive composite materials
US20100104823A1 (en) * 2008-10-23 2010-04-29 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Reactive composite material structures with multiple reaction-propagation circuits
US8440923B2 (en) * 2008-10-23 2013-05-14 The Invention Science Fund I Llc Electrical closing switch made from reactive composite materials
US8475868B2 (en) * 2008-10-23 2013-07-02 The Invention Science Fund I Llc Foam-like structures based on reactive composite materials
US20100104493A1 (en) * 2008-10-23 2010-04-29 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Reactive composite material structures with endothermic reactants
IT1392556B1 (it) 2008-12-18 2012-03-09 St Microelectronics Rousset Struttura di resistore di materiale a cambiamento di fase e relativo metodo di calibratura
US8148707B2 (en) 2008-12-30 2012-04-03 Stmicroelectronics S.R.L. Ovonic threshold switch film composition for TSLAGS material
US8198671B2 (en) 2009-04-22 2012-06-12 Applied Materials, Inc. Modification of charge trap silicon nitride with oxygen plasma
KR101094386B1 (ko) * 2009-11-30 2011-12-15 주식회사 하이닉스반도체 반도체 장치의 전극 및 캐패시터 제조 방법
US8828788B2 (en) 2010-05-11 2014-09-09 Micron Technology, Inc. Forming electrodes for chalcogenide containing devices
DE102011104091B4 (de) * 2011-06-09 2018-02-15 Technische Universität Dresden Elektrischer Kontaktaufbau und Verwendung eines elektrischen Kontaktaufbaus
US9054295B2 (en) * 2011-08-23 2015-06-09 Micron Technology, Inc. Phase change memory cells including nitrogenated carbon materials, methods of forming the same, and phase change memory devices including nitrogenated carbon materials
US8853713B2 (en) 2012-05-07 2014-10-07 Micron Technology, Inc. Resistive memory having confined filament formation
JP2014049497A (ja) 2012-08-29 2014-03-17 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法
US9001554B2 (en) 2013-01-10 2015-04-07 Intermolecular, Inc. Resistive random access memory cell having three or more resistive states
JP5826779B2 (ja) 2013-02-27 2015-12-02 株式会社東芝 不揮発性半導体記憶装置
WO2015167351A1 (en) 2014-04-30 2015-11-05 Nokia Technologies Oy Memristor and method of production thereof
US11133461B2 (en) * 2014-09-26 2021-09-28 Intel Corporation Laminate diffusion barriers and related devices and methods
US9455404B2 (en) * 2015-01-06 2016-09-27 Macronix International Co., Ltd. Memory device and method of manufacturing the same
CN106997924B (zh) * 2016-01-22 2019-11-26 中芯国际集成电路制造(上海)有限公司 相变存储器及其制造方法和电子设备
US9793207B1 (en) * 2016-07-20 2017-10-17 International Business Machines Corporation Electrical antifuse including phase change material
US9735103B1 (en) 2016-07-20 2017-08-15 International Business Machines Corporation Electrical antifuse having airgap or solid core
US10672833B2 (en) * 2017-07-26 2020-06-02 Micron Technology, Inc. Semiconductor devices including a passive material between memory cells and conductive access lines, and related electronic devices
US10892406B2 (en) 2018-06-04 2021-01-12 Intel Corporation Phase change memory structures and devices
US20200295083A1 (en) * 2019-03-15 2020-09-17 Macronix International Co., Ltd. Barrier layer for selector devices and memory devices using same
US11476418B2 (en) 2020-12-08 2022-10-18 International Business Machines Corporation Phase change memory cell with a projection liner
US11456415B2 (en) 2020-12-08 2022-09-27 International Business Machines Corporation Phase change memory cell with a wrap around and ring type of electrode contact and a projection liner

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406509A (en) * 1991-01-18 1995-04-11 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5414271A (en) * 1991-01-18 1995-05-09 Energy Conversion Devices, Inc. Electrically erasable memory elements having improved set resistance stability

Also Published As

Publication number Publication date
KR100379322B1 (ko) 2003-07-16
CA2227612A1 (en) 1997-02-13
EP0843901A4 (de) 1999-10-13
JP4303316B2 (ja) 2009-07-29
JPH11510317A (ja) 1999-09-07
MX9800692A (es) 1998-07-31
KR19990035923A (ko) 1999-05-25
EP0843901B1 (de) 2004-12-08
US5536947A (en) 1996-07-16
WO1997005665A1 (en) 1997-02-13
CA2227612C (en) 2006-05-30
DE69634007D1 (de) 2005-01-13
EP0843901A1 (de) 1998-05-27
AU6504696A (en) 1997-02-26

Similar Documents

Publication Publication Date Title
DE69634007T2 (de) Elektrisch löschbarer, unmittelbar überschreibbarer, aus multibit-einzelzellen bestehender speicher und daraus hergestellte speichermatrix
DE69723252T2 (de) Multibiteinzelzellenspeicher mit spitz zulaufendem kontakt
DE69632051T2 (de) Elektrisch löschbare speicherelemente gekennzeichnet durch reduziertem strom und verbesserter thermischer stabilität
DE69827598T2 (de) Speicherelement mit energiesteuerungsmechanismus
DE69636608T2 (de) Phasenverschiebung Speicherfeld auf einer Logikanordnung montiert
DE69931494T2 (de) Universales speicherelement und programmierverfahren
DE60312961T2 (de) Multi-level speicherzelle
DE102008016522B4 (de) Phasenwechselspeicherzelle mit Phasenwechsel-Speichermaterial mit begrenztem Widerstand, Verfahren zur Herstellung einer deratigen Speicherzelle und integrierte Schaltung mit entsprechender Speicherzelle
DE60032129T2 (de) Elektrisch programmierbares speicherelement mit verbesserten kontakten
DE602005001924T2 (de) Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements aus elektrischem Widerstandsmaterial
DE60037301T2 (de) Universales speicherelement und systeme mit einem solchen element, sowie anordnung und verfahren zum lesen. schreiben und programmieren des elements.
DE2443178C2 (de) Speichervorrichtung mit einer Halbleiterschicht
DE60126310T2 (de) Punktkontaktarray, Not-Schaltung und elektronische Schaltung damit
DE102008030419B4 (de) Verfahren zur Herstellung eines Phasenwechselspeichers mit konischem Heizelement
DE102008018955B4 (de) Auf Strombereich abgestimmte Messarchitektur für Multipegel-Phasenänderungsspeicher
DE102005014645B4 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
EP2436011B1 (de) Speichereiement, stapelung, speichermatrix und verfahren zum betreiben
DE20321085U1 (de) Phasenwechselspeicher, Phasenwechselspeicheranordnung, Phasenwechselspeicherzelle, 2D-Phasenwechselspeicherzellen-Array, 3D-Phasenwechselspeicherzellen-Array und Elektronikbaustein
DE602004010744T2 (de) Aufzeichnungsverfahren zur Vermeidung von unnötigem Anlegen einer Spannung an ein Speicherelement
DE102006041849A1 (de) Elektrisch wiederbeschreibbares nicht-flüchtiges Speicherelement und Verfahren zu dessen Herstellung
DE102008033129A1 (de) Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, sowie Speichermodul
EP1687855A1 (de) Integrierter halbleiterspeicher und verfahren zum herstellen eines integrierten halbleiterspeichers
DE102007037117B4 (de) Temperatursensor, integrierte Schaltung, Speichermodul sowie Verfahren zum Sammeln von Temperaturbehandlungsdaten
DE102004018715B3 (de) Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung

Legal Events

Date Code Title Description
8332 No legal effect for de
8370 Indication related to discontinuation of the patent is to be deleted
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee