-
Diese
Erfindung bezieht sich im Allgemeinen auf implantierbare Einrichtungen,
wie zum Beispiel Herzschrittmacher, und insbesondere auf eine implantierbare
Einrichtung, die Automatie in mindestens zwei Betriebsmodi bereitstellt,
einschließlich
mindestens eines Software-Ersatzmodus.
-
Eine
Herzfehlfunktion kann oft durch die Verwendung einer implantierbaren
Einrichtung, z. B. eines Herzschrittmachers, abgestellt werden.
Diese Einrichtungen stellen im Allgemeinen einen elektrischen Impuls an
einen ausgewählten
Bereich des Herzens bereit, der seinen natürlichen Impuls (bezüglich des
zeitlichen Ablaufs oder bezüglich
der Stärke)
nicht in geeigneter Art und Weise empfängt. Durch die Verwendung implantierbarer
Einrichtungen wurden Ärzte
in die Lage versetzt, elektronische Hilfe für viele verschiedene Funktionsstörungen bereitzustellen,
einschließlich
pathologischer Bradykardie (abnormer, langsamer Herzschlag), Tachyarrhythmie
(abnormer, schneller Herzschlag) und anderer Zustände, die
im Verlauf der Zeit eine Gefahr für das Leben eines Patienten
darstellen können.
-
Implantierbare
Einrichtungen beinhalten im Allgemeinen drei Grundelemente, d. h.
eine oder mehrere Elektroden, eine entsprechende Anzahl isolierter
Ableitungen und eine Steuereinheit.
-
Die
eine oder mehreren Elektroden werden dazu verwendet, elektrische
Reize bzw. Stimuli direkt an den Herzmuskel bereitzustellen. Diese
Reize können
Pacing- bzw. Schrittsteuerungs-Impulse sein und mitunter verhältnismäßig größere Elektroschocks
beinhalten, wie sie zum Beispiel zum Beenden von Tachyarrhythmien
verwendet werden. Die Elektroden werden im Allgemeinen direkt in
den Herzmuskel gedreht und können auch dazu
verwendet werden, den Herzschlag elektrisch zu erfassen. Zusätzlich zu
diesen Elektroden können andere
elektrische Sensoren von dieser Einrichtung verwendet werden, um
Blutgase, Atmung, Herzvolumen, Temperatur, Druck oder andere physiologischen
Zustände
zu erkennen.
-
Die
isolierten Ableitungen werden dazu verwendet, diese Elektroden mit
der Steuereinheit zu verbinden. Die Steuereinheit ist ein relativ
großes
Objekt und muss deshalb in der Brusthöhle platziert werden, jedoch
entfernt vom Herzen. Die isolierten Ableitungen werden während der
chirurgischen Implantation in der Brust verlegt und auch dazu verwendet,
die Steuereinheit mit den vielen anderen Sensoren, zum Beispiel
pulmonalen Sensoren an den Lungen, zu verbinden.
-
Schließlich umfasst
die Steuereinheit elektrische Schaltungen, die die Pacing-Impulse
von einer oder mehreren Batterien erzeugen. Moderne Einrichtungen
sind hoch entwickelt und umfassen eine Steuerlogik, Taktschaltungen
und eine Eingabe-/Ausgabe-(„I/O")-Schaltung, die
die Steuerlogik mit den Elektroden und/oder anderen Sensoren verbindet.
Zum Beispiel stellt die I/O-Schaltung die Analog-Digital- und Digital-Analog-Wandlung
bereit und erzeugt die gewünschten
elektrischen Reize als Impulse der gewünschten Stärkte, Dauer und Frequenz. Moderne
Steuereinheiten umfassen üblicherweise
einen Mikroprozessor und Speicher und sind außerdem so konfiguriert, dass
sie eine Fernprogrammierung nach der Implantation in den Körper des
Patienten ermöglichen.
-
Frühe Herzschrittmacher
waren Einrichtungen mit fester Frequenz, die elektrische Reize an
das Herz bereitstellten, wenn es nicht innerhalb einer vorgegebenen
Zeitdauer schlug. Jedoch hat die Mikroprozessor-basierte Technologie
implantierbaren Einrichtungen ermöglicht, komplexe logische Entscheidungen
auf Grundlage einer Vielzahl von physiologischen Eingaben zu treffen.
Beispielsweise weisen moderne implantierbare Ein richtungen die Möglichkeit
auf, verschiedene Arten von Tachyarrhythmien zu unterscheiden und
eine angemessene Therapie auszuwählen,
die dem Herz kein unnötiges
Trauma zufügen.
Zum Beispiel kann für einige
Patienten eine Herzschlagfrequenz von 160 Schlägen je Minute als abnorm schnell
angesehen werden. Jedoch kann es sowohl falsch als auch gefährlich sein,
diesen Zustand mit einem Flimmerzustand in Verbindung zu bringen,
der durch die Anwendung von Defibrillationsschocks von mehr als
500 Volt behandelt werden kann. Eine derartige Herzschlagfrequenz
kann maßgeblich
durch physiologische Faktoren, wie zum Beispiel Stress oder Bewegung,
verursacht werden. Die heutigen Mikroprozessor-basierten Einrichtungen
sind im Stande, normale physiologische Zustände von pathologischen Zuständen zu
unterscheiden und außerdem
für letztere
zwischen alternativen Therapien zu wählen. Logische Entscheidungen,
die auf physiologischen Variablen beruhen, die Wahl von Therapien
in Abhängigkeit
von verschiedenen Herzzuständen
und eine automatische Selbstkonfiguration sind Beispiele dafür, was als
Automatie bzw. Automatisierung bezeichnet wird. Für spezielle
Beispiele von Automatie wird auf eine parallel anhängige und
gemeinsam übertragene
US-Patenanmeldung Nr. 08/124,902 verwiesen, die auf die Namen Lisa
P. Weinberg und Samuel M. Katz am 21. September 1993 angemeldet
wurde und den Titel „Automatic
Implantable Pulse Generator." trägt.
-
Die
Mikroprozessor-basierten implantierbaren Einrichtungen haben sich
als in hohem Maße
praktisch erwiesen, da sie dem Herz kein unnötiges Trauma zufügen und
die Therapie nur bei Bedarf bereitstellen. Jedoch haben diese Einrichtungen
zeitweise Funktionsstörungen
und Fehler, auch wenn dies selten ist und nicht häufiger auftritt,
als bei anderen modernen elektronischen oder Mikroprozessor-basierten
Einrichtungen. Bedauerlicherweise ist jedoch eine Funktionsstörung oder
ein Fehler in einer implantierbaren Einrichtung wesentlich bedeutender, da
das Leben einer Person vom ordnungsgemäßen Betrieb der Einrichtung
abhängen
kann. In diesen Einrichtungen können
Fehler durch eine Funktionsstörung
in der Hardware (der Elektronik) oder durch Verschlechterung der
Software, die im Verlauf der Zeit auftreten kann, verursacht werden.
-
Um
die Möglichkeit
dieser Fehler zu minimieren, werden viele moderne Einrichtungen
mit Schaltungen fester Frequenz, die in der Hardware implementiert
sind, zur Verwendung als Ersatzschaltung anstelle des Mikroprozessors
bereitgestellt. Diese Schaltungen mit fester Frequenz werden bei
Erkennung eines Paritätsfehlers
getriggert und sie sperren alle programmierbaren Funktionen der
Einrichtung, die dann lediglich ein Herzschrittmacher mit fester
Frequenz wird. Mit anderen Worten, diese implantierbaren Einrichtungen
nehmen als Reaktion auf einen erkannten Fehler an, dass ihre entscheidungstreffenden
Schaltungen fehlerhaft sind, und greifen auf die Bereitstellung
eines periodischen Impulses an das Herz zurück, wobei sie jede Automatiefunktionen
verlieren, die sie gehabt haben könnten. Oft ist der Mikroprozessor
vollständig
abgeschaltet, um Energie zu sparen oder sein Betrieb wird ignoriert
und von der Schaltung als fehlerhaft angenommen. Manchmal läßt man einen
hörbaren
Alarm im Impulsgenerator erklingen, um anzuzeigen, dass der Patient
zu einer Arztpraxis zurückkehren
soll.
-
Jedoch
wird es im Falle von Softwarefehlern als Ressourcenverschwendung
und als gefährlich
angesehen, alle Automatiefunktionen der Einrichtung abzuschalten
und stattdessen das Herz mit einem Pacing fester Frequenz zu versorgen.
Insbesondere da die Einrichtung zur Tachyarrhythmie- oder Bradykardieerkennung und
-therapie verwendet werden kann, die nicht immer durch ein Pacing
mit fester Frequenz angemessen behandelt werden können. Anders
ausgedrückt,
der genaue Grund dafür,
dass die Einrichtung von vornherein in den Patienten implantiert wurde,
kann die Behandlung eines Zustand gewesen sein, der Automatie unbedingt erfordert.
-
Ein
weiteres Problem bei der Verwendung eines Ersatz-Pacing mit fester Frequenz besteht darin,
dass die an das Herz bereitgestellte Spannung für den speziellen Patienten
unangemessen hoch gesetzt sein könnte
und deshalb den normalen Betrieb des Herzens beeinträchtigen
kann. Leider ist bei Einhaltung aller Vorsicht dies genau so, wie
einige der heutigen programmierbaren Herzschrittmacher arbeiten.
-
Die
Tatsache, dass ein Softwarefehler erkannt wurde, bedeutet nicht
notwendigerweise, dass das Mikroprozessorbasierte System nicht imstande
ist, den natürlichen
Betrieb des Herzens zu überwachen,
Automatie bereitzustellen oder potentiell gefährliche Zustände, wie
zum Beispiel Tachyarrhythmie und Bradykardie, zu diagnostizieren
und zu behandeln.
-
Dementsprechend
gibt es einen definitiven Bedarf an einer implantierbaren Einrichtung,
die nicht alle Steuer- und Automatiefunktionen bei Erkennung eines
Fehlers im Betrieb abschaltet. Überdies
gibt es einen definitiven Bedarf, diese Einrichtungen mit einem
alternativen Ersatzbetrieb bereitzustellen, der dem Herz kein unnötiges Trauma
zufügt. Überdies
sollte eine derartige Einrichtung imstande sein, das Ausmaß seiner
erkannten Funktionsstörung
zu bestimmen und zu bestimmen, ob es seinen Betrieb unter Ausführung eines
Pacings mit fester Frequenz entweder überhaupt nicht oder nur als
einen letzten Ausweg fortsetzen kann oder nicht. Die vorliegende
Erfindung stellt, wie nachstehend beschrieben, eine derartige Einrichtung
bereit.
-
US-Patent-Nr.
5318593 offenbart einen Multimode-Schrittmacher, der wirksam Ableitungsbruchstellen oder
Ableitungsstörungen
erkennt und automatisch eine Elektrodenkonfiguration als Reaktion
auf die Erkennung ansteuert, so dass weiterhin Pacing-Impulse an
das Herz geliefert werden können.
-
Die
vorliegende Erfindung stellt eine implantierbare Einrichtung bereit,
die die vorstehend erwähnten Erfordernisse
erfüllt.
Spezieller stellt die vorliegende Erfindung eine implantierbare
Einrichtung bereit, die den größten Teil
ihrer normalen Funktionen und Operationen, einschließlich Automatie,
trotz Erkennung bestimmter Fehlerarten fortsetzen kann. Die vorliegende
Erfindung stellt eine sicherere, zuverlässigere implantierbare Einrichtung
bereit, die dem menschlichen Herz kein unnötiges Trauma zufügt.
-
Gemäß der vorliegenden
Erfindung wird ein implantierbares Herzstimulationsgerät bereitgestellt,
aufweisend: einen Sensor zum Erfassen eines physiologischen Parameters
eines Patienten; einen Impulsgenerator zum Koppeln mit dem Herzen
und zum Bereitstellen von Stimulationsimpulsen an das Herz des Patienten;
eine mit dem Impulsgenerator gekoppelte Steuereinrichtung, die auf
den physiologischen Parameter reagieren kann, um wenigstens die
Amplitude oder die Taktung der Stimulationsimpulse zu steuern; mit
der Steuereinrichtung gekoppelte Mittel zum Speichern eines ersten
und eines alternativen Satzes von Befehlen, die bei Ausführung den
Betrieb der Steuereinrichtung bestimmen, wobei die zwei alternativen
Sätze von
Befehlen jeweils einen Automatisierungsgrad ermöglichen; und ein Mittel zur
Fehlererkennung, das Fehler beim Betrieb des implantierbaren Herzstimulationsgeräts erkennen
kann; wobei die Steuereinrichtung enthält: Mittel zum Betrieb in einem
ersten Betriebsmodus unter Verwendung des ersten Satzes von Befehlen,
und Mittel zum Schalten in einen zweiten Betriebsmodus unter Verwendung
des alternativen Satzes von Befehlen, in dem Fall, dass ein Fehler
in dem ersten Betriebsmodus erkannt wird, dadurch gekennzeichnet,
dass das Fehlererkennungsmittel eine mögliche Verfälschung des ersten Satzes gespeicherter
Befehle erkennen kann.
-
Die
Erfindung kann in der Praxis auf verschiedene Arten und Weisen ausgeführt werden
und einige Ausführungsbeispiele
werden nun als Beispiel mit Bezug auf die beigefügten Zeichnungen beschrieben,
in denen:
-
1 die
Hauptfunktionsblöcke
der bevorzugten implantierbaren Einrichtung bezüglich des Chip-Layouts darstellt.
Insbesondere umfassen die vier Hauptchips der Einrichtung ein Steuerchip,
ein I/O-Chip, ein Hochspannungschip und ein externes RAM-Chip.
-
2 zeigt
eine Blockdarstellung der Software, die die verschiedenen Modi des
bevorzugten Ausführungsbeispiels
und das Umschalten zwischen diesen Modi als Reaktion auf vorgegebene
Faktoren darstellt.
-
3 zeigt
eine Blockdarstellung der Hardware des Steuerchips 13 von 1.
-
4 zeigt
eine Blockdarstellung der Hardware, die die Verwendung von Mikroprozessor-Rückstellungen
und Fehlererkennungsmechanismen der vorliegenden Erfindung darstellt. 4 stellt
auch die Wechselbeziehung von Telemetrie, Fehlererkennung und einer Überwachungsschaltung
dar und die Steuerung des bevorzugten Ausführungsbeispiels, die von jeder
von ihnen ausgeführt
wird.
-
5 zeigt
eine Blockdarstellung der Hardware des I/O-Chips 15 von 1.
-
6 gibt
Funktionen an, die den verschiedenen Bits eines ersten Steuerregisters
zugeordnet sind, das im bevorzugten Ausführungsbeispiel an der Speicherstelle
8080 (hex) angeordnet ist.
-
7 gibt
Funktionen an, die den verschiedenen Bits eines zweiten Steuerregisters
zugeordnet sind, das im bevor zugten Ausführungsbeispiel an der Speicherstelle
8081 (hex) angeordnet ist.
-
8 gibt
Funktionen an, die den verschiedenen Bits eines ersten Warnmeldungssteuerregisters (8060
hex) zugeordnet sind.
-
9 gibt
Funktionen an, die den verschiedenen Bits eines zweiten Warnmeldungssteuerregisters (8061
hex) zugeordnet sind.
-
10 gibt
Funktionen an, die den verschiedenen Bits eines dritten Warnmeldungssteuerregisters (8062
hex) zugeordnet sind.
-
11 zeigt
ein Blockdiagramm der Software von Antitachyarrhythmiefunktionen,
die in der bevorzugten implantierbaren Einrichtung verwendet werden.
-
1 zeigt
das allgemeine Layout einer Steuereinheit 11 der bevorzugten
implantierbaren Einrichtung. Wie in 1 gezeigt,
weist die Steuereinheit vier Hauptchips auf, einschließlich eines
Steuerchips 13, eines Eingabe-/Ausgabe-Chips 15,
eines Hochspannungschips 17 und eines externen Chips 18 für Speicher mit
wahlfreiem Zugriff („RAM"). Die Funktionen
und Wechselbeziehungen dieser Chips werden wie folgt kurz eingeführt.
-
Der
auf der linken Seite von 1 gezeigte Steuerchip 13 trifft
den größten Teil
der logischen Entscheidungen der Einrichtung. Um dies auszuführen, umfasst
er einen Mikroprozessor 19 (z. B. die bevorzugte „Steuereinrichtung"), eine Telemetrieschaltung 21,
andere Schaltungselemente, einschließlich Steuerregister und Überwachungshardware 23,
und ein internes Speicherelement 25, das einen zweiten
Satz von Betriebscode für
den Mikroprozessor speichert, wie nachfolgend erklärt wird.
Die Kommunikation sowohl zwischen diesen Elementen als auch mit
den anderen Schaltungen der Steuereinheit 11 wird über einen
Systembus 26 gesendet.
-
Der
Eingabe-/Ausgabe-(„I/O")-Chip 15 ist
oben rechts in 1 gezeigt und stellt Eingabe-
und Ausgabefunktionen für
den Steuerchip 13 bereit. Zusätzlich führt der I/O-Chip auch ein EVVI-Pacing
an Stelle des Mikroprozessor-gesteuerten Pacings in dem unwahrscheinlichen
Fall eines Hardwarefehlers oder eines zweiten Softwarefehlers aus.
Insbesondere stellt der I/O-Chip 15 drei Schaltungspfade
zum Herz bereit. Zuerst empfängt
die Überwachungslogik 27 des
I/O-Chips Sensoreingaben vom Herz oder von anderen Sensoren, z. B.
von Blutgassensoren und Atmungssensoren. In der bevorzugten Steuereinheit 11 werden
nur die vom Herz kommenden Eingangssignale verwendet und der Mikroprozessor 19 verlässt sich
auf eine Herzschlaganalyse dieser Eingangssignalen, um physiologische
Tachykardie von pathologischer Tachykardie zu unterscheiden.
-
Der
zweite und dritte Pfad zum Herz sind Ausgänge der Steuereinheit 11.
Sie werden durch die Mikroprozessor-gesteuerte Pacing-Schaltung 29 und
einen EVVI-Automaten 31 entsprechend bereitgestellt. Diese Elemente
steuern direkt die Ausgabelogik 33, die die Hardware darstellt,
die tatsächlich
die elektrischen Reize für
das Herz erzeugt. Die Mikroprozessor-gesteuerte Pacing-Schaltung wird vom
Mikroprozessor 19 verwendet, um die Ausgabelogik unter
Verwendung von durch den Mikroprozessor gelieferten, logischen Signale
direkt zu steuern. Im Fall eines Mikroprozessor- oder Hardwarefehlers
ist der EVVI-Automat 31 dazu
bestimmt, die Ausgabelogik in Übereinstimmung
mit den festverdrahteten Werten direkt zu steuern. Die Ausgabelogik wird
somit immer verwendet, ob sie ihre Befehle vom Mikroprozessor oder
dem EVVI-Automat empfängt,
und sie erzeugt Impulse als Reaktion auf das eine oder das andere.
-
Die
Hauptaufgabe des Hochspannungschips 17, der in 1 unten
rechts gezeigt ist, ist, eine Antitachyarrhythmietherapie für das Herz
des Patienten bereitzustellen. Zum Beispiel kann ein ernster Zustand,
wie zum Beispiel Kammerflimmern („VF"), große Elektroschocks (z. B. mehrere
hundert Volt) erfordern, um den VF-Zustand anzuhalten und das Leben
des Patienten zu retten. Der Mikroprozessor 19 erkennt
einen derartigen lebensbedrohlichen Zustand und steuert darauf reagierend
die Antitachyarrhythmieschaltung 35 des Hochspannungschips.
Diese Steuerung ist jedoch anspruchsvoll und kann beträchtlich
vom speziellen, durch den vom Mikroprozessor erkannten Zustand abhängen. Die
speziell angewendete Therapie wird von einem der beiden alternativen
Sätze des
Betriebscodes des Mikroprozessors bestimmt. Der Hochspannungschip
umfasst tatsächlich
eine zusätzliche
Schaltung auf dem Hybrid, die zur Erzeugung der therapeutisch verwendeten Hochspannungen
verwendet wird. Wann immer er in der Beschreibung verwendet wird,
umfasst der Hochspannungschip diese zusätzliche Schaltung.
-
Weniger
gefährlichere,
aber immer noch signifikante Tachyarrhythmiezustände können ebenfalls diagnostiziert
werden und andere Therapien werden in Abhängigkeit vom Zustand bereitgestellt.
Zum Beispiel kann der Mikroprozessor 19 so programmiert
werden, dass er den I/O-Chip 15 veranlaßt, relativ wenige, kleine (z.
B. 10 Volt) Schocks an das Herz anzulegen, wenn eine Herzschlagfrequenz
von über
150 Schlägen-pro-Minute
(„BPM") erkannt wird. Alternativ
kann eine Herzschlagfrequenz, die mit über 260 BPM erkannt wurde,
ein Beispiel für
ein Flimmern sein und könnte
noch stärkere
(z. B. 500 Volt) und zahlreichere Schocks erfordern, die durch das
Hochspannungschip 17 bereitgestellt werden.
-
Durch
die Diagnose unterschiedlicher Zustände und die Bereitstellung
einer den unterschiedlichen Zuständen
entsprechenden Therapie fügt
die bevorzugte implantierbare Einrichtung durch Zufügung größerer Schocks
oder traumatischerer Therapie dem Herz kein unnötiges Trauma zu, wenn dies
nicht erforderlich ist. Da die signifikanteste lebensrettende Funktion
der bevorzugten Einrichtung darin besteht, eine Antita chykardietherapie
bereitzustellen, ermöglicht
zusätzlich
ein zweiter Ersatzmodus des Mikroprozessors, der nachstehend besprochen
wird, dem Mikroprozessor 19 diese lebenswichtige Funktion
trotz eines erkannten Softwarefehlers beizubehalten.
-
Unter
erstmaliger Bezugnahme auf 2 wird der
Betrieb der Software der bevorzugten implantierbaren Einrichtung
vorgestellt. Der Mikroprozessor 19 wird mit zwei alternativen
Softwaresätzen
bereitgestellt, von denen jeder Automatie bereitstellt. Die bevorzugte
Einrichtung stellt tatsächlich
drei Betriebsmodi bereit, die in vier Blöcken in 2 von unten
nach oben schematisch dargestellt sind. Ein erster normaler Betriebsmodus
(der „RAM"-Modus, der im untersten
Block angegeben ist) verwendet einen ersten Softwaresatz, während ein
zweiter Ersatzbetriebsmodus (der „ROM"-Modus, der in der Mitte von 2 gezeigt
ist) einen zweiten, alternativen Softwaresatz verwendet. Schließlich wird
auch ein dritter („EVVI")-Modus mit fester
Frequenz verwendet. 2 zeigt diesen dritten Modus
schließlich
in zwei Blöcken
in 2 oben. Der dritte Modus kann, wie in 2 oben
links gezeigt, bei Ereignis eines erkannten Hardwarefehlers oder
eines zweiten Softwarefehlers freigegeben werden. Wie in 2 oben
rechts gezeigt, kann der dritte Modus auch freigegeben werden, wenn
Telemetrie zum Programmieren des Systems und zum Sperren der logischen
Funktionen für
eine Systemdiagnose und Neuprogrammierung verwendet wird. Automatiefunktionen,
einschließlich
der Diagnose und der Behandlung von Tachyarrhythmie und Bradykardie,
werden sowohl im ersten als auch im zweiten Modus bereitgestellt,
wohingegen im dritten Modus Automatie nicht bereitgestellt wird
und ein Pacing mit fester Frequenz unter Hardwaresteuerung bereitgestellt
wird. Der Mikroprozessor wird im dritten Modus nicht verwendet.
-
Im
ersten Modus (dargestellt durch den untersten Block von 2)
arbeitet der Mikroprozessor 19 mit dem ersten Soft waresatz,
der sich hauptsächlich
im externen RAM-Chip 18 von 1 befindet.
Um auf diesen Softwaresatz oder Betriebscode zuzugreifen, ist der
Mikroprozessor mit einem ersten Speicheradresszeiger (d. h. einer
ersten Vektortabelle) ausgestattet, der den Mikroprozessor anweist,
den externen RAM-Chip für den
größten Teil
der Automatiefunktionen und das internen Speicherelement 25 von 1 für bestimmte
Funktionen zu verwenden, die sowohl dem ersten als auch dem zweiten
Modus gemeinsam sind, z. B. für
Software, die den Mikroprozessor veranlasst, sich mit den Überwachungs-
und Steuerregistern zu verbinden.
-
Im
zweiten, dem Ersatzmodus (der mittlere Block von 2),
der der Standardmodus für
den Mikroprozessor 19 ist, wenn die implantierbare Einrichtung
das erste Mal in einen Patienten implantiert wird, arbeitet der
Mikroprozessor mit dem zweiten Softwaresatz, der aus Betriebsbefehlen
und Daten besteht, die im internen Speicherelement 25 des
Steuerchips 13 in 1 gespeichert
sind. Wie unten mit Bezug auf 3 erklärt werden
wird, beinhaltet dieses Speicherelement einen Befehlssatz ROM 37,
einen internen Arbeitsbereich RAM 38 und einen 64-Byte
Vektor ROM 40. Der zweite Betriebscodesatz wird im Befehlssatz
ROM 37 gespeichert, wohingegen Daten und Parameter entweder
durch den zweiten Softwaresatz oder durch Telemetrie in den internen
RAM 38 geladen werden können.
-
Wie
der erste Softwaresatz, stellt auch der zweite, alternative Softwaresatz
Automatiefunktionen bereit, die die gleichen Funktionen sein können, die
durch den ersten Softwaresatz oder einer Teilmenge von diesem bereitgestellt
werden. Der zweite Softwaresatz kann unterschiedliche Funktionen
bereitstellen und ist bevorzugt ein serienmäßiger Satz von drei Antitachyarrhythmietherapien
und einer Antibradykardietherapie. Auf jeden Fall beruhen vorzugsweise
sowohl der erste als auch der zweite Modus auf irgendeiner gemeinsamen Software, die
im Befehlssatz-ROM 37 gespeichert ist, um mit den Steuerregistern
und der Überwachungshardware 23 von 1 in
Verbindung zu treten. Nachdem zunächst die implantierbare Einrichtung
implantiert wurde, kann sie durch Telemetrie umgeschaltet werden,
um im ersten Modus zu arbeiten.
-
Während des
Betriebs der implantierbaren Einrichtung im ersten Modus wird sich
auf einen Fehlererkennungsmodus verlassen, um die Einrichtung zu
veranlassen, vom ersten Modus in den zweiten Modus oder den dritten
Modus umzuschalten. Wie in 2 angegeben,
wird der Mikroprozessor 19 zurückgestellt, wenn der Fehlererkennungsmechanismus
einen Softwarefehler erkennt und die Einrichtung im ersten Modus
arbeitet, so dass er im Standard-, d. h. dem zweiten, dem Ersatzmodus
zu arbeiten beginnt. Im zweiten Modus schlägt der Mikroprozessor in einer
zweiten Vektortabelle nach, die nur auf das interne Speicherelement 25 von 1 zeigt.
Der Mikroprozessor kann in diesem Modus immer noch den internen
RAM zum Speichern erfasster Parameter und Variablen verwenden, jedoch
werden seine Betriebsbefehle nur vom Befehlssatz ROM 37 erhalten,
wie durch die zweite Vektortabelle angewiesen.
-
Wie
auf der linken Seite von 2 angegeben, veranlasst der
Fehlererkennungsmechanismus die Einrichtung, in den dritten, den
EVVI-Betriebsmodus einzutreten, wenn danach ein zweiter Softwarefehler
erkannt wird oder wenn ein Hardwarefehler zu irgendeiner Zeit erkannt
wird. Die Einrichtung wird danach nur ein Pacing mit fester Frequenz
unterstützen,
bis Telemetrie verwendet wird, um die Einrichtung aus dem dritten Modus
herauszunehmen.
-
Unter
Bezugnahme auf 3 wird der Steuerchip 13 gezeigt,
der verschiedene, wichtige Logikelemente enthält, die auf einem einzelnen
Chip gemeinsam platziert wurden. Der Wichtigste unter diesen Elementen
ist der Mikroprozessor 19, der ein 8-Bit Mikroprozessor
ist, der mit einem Ein-Megahertztakt läuft. Er wird durch eine periphere
Logik und verschiedene interne Speicherelemente, einschließlich des
Befehlssatzes ROM 37, des internen RAM 38 und
des 64-Byte Vektors ROM 40, die alle Teil des internen
Speicherelementes 25 des Steuerchips sind, unterstützt. Zusätzlich zu
diesen Elementen weist das Steuerchip auch die Paritätslogik 39 auf,
die die Parität
der Parameter prüft,
wenn sie vom internen RAM 38 abgefragt werden. Die Paritätslogik
ist ein Teil des Fehlererkennungsmechanismus, der verwendet wird,
um die Modi der Einrichtung gemäß der vorliegenden
Erfindung umzuschalten. Wenn die Paritätslogik einen Fehler erkennt,
benachrichtigt sie die Überwachungsschaltung 41,
die wiederum die implantierbare Einrichtung veranlasst, in den zweiten
Modus einzutreten.
-
Der
Steuerchip 13 weist außerdem
zusätzliche
Logikelemente auf, die den Betrieb der Einrichtung unterstützen. Zum
Beispiel alarmiert eine Schaltung für hörbaren Alarm 45 den
Patienten, dass die Einrichtung Aufmerksamkeit erfordert, zum Beispiel,
wenn die Energie der Batterie gering ist oder der Hochspannungschip 17 die
Lieferung einer Ladung vorbereitet. Die Konfiguration der Schaltung
für hörbaren Alarm
wird nachstehend weiter erörtert.
Wie bei anderen Mikroprozessorbasierten Systemen umfasst die Einrichtung
eine Interruptlogik 47, einen Systemtaktgeber 49,
eine Rückstellungslogik 50 und
Echtzeitzähler 51.
Letztere werden zur Messung von Zeitperioden verwendet, wie durch
die Software angewiesen. Abschließend umfasst der Steuerchip
auch einen Satz von Steuerregistern 53 und 54,
die verschiedene Funktionen bereitstellen, wie durch die 6 und 7 dargestellt
und wie nachstehend erörtert
werden wird.
-
Eine
Lese- und Schreibsteuerung der verschiedenen Logikelemente der Steuereinheit 11 wird
sowohl für
den Mikroprozessor 19 als auch für die Telemetrieschaltung 21 bereitgestellt.
Zur Ausführung
wird eine Bus-Steuerlogik 52 eingesetzt, um dem System
Zugriff auf diese Elemente zu gewähren. Der Mikroprozessor und
die Telemetrieschaltung teilen sich den gleichen Systembus 26.
Jedoch teilen sie sich nicht die gesamte Bussteuerlogik. Die Telemetrieschaltung
hat bei der Verwendung des Systembusses eine höhere Priorität. Infolgedessen
wird der Zugriff des Mikroprozessors auf den Systembus verhindert,
wenn unter Verwendung von Telemetrie auf den Bus zugegriffen wird.
-
Der
Betriebscode für
den ersten Softwaresatz für
den Mikroprozessor 19 wird im externen RAM-Chip 18 gespeichert
und der Betriebscode für
den zweiten Softwaresatz wird als Firmware im Befehlssatz-ROM 37 des
Steuerchips 13 gespeichert. Ein allgemeines Speicherabbild
für den
Mikroprozessor ist als Anhang „A" beigefügt und stellt
Informationen über
die verschiedenen, durch den Mikroprozessor verwendeten Speicherelemente
bereit.
-
Wie
in Anhang „A" angegeben, weist
der externe RAM-Chip 18 von 1 Speicherplatz
von ungefähr 16.000
Bytes an Software auf, wohingegen der Befehlssatz-ROM 37 (3)
nur ungefähr
die Hälfte
dieser Größe aufweist.
Dies liegt daran, dass im bevorzugten Ausführungsbeispiel der externe
RAM-Chip als eine erster Speicherstelle für eine vollständig ausgestattete
Software verwendet wird, die auf den Zustand des Patienten zugeschnitten
sein kann und viele spezialisierte Funktionen bereitstellen kann.
Im Gegensatz dazu ist der Hauptzweck der bevorzugten Ersatzfirmware,
die im Befehlssatz-ROM gespeichert ist, eine standardmäßige, nicht
zugeschnittene Tachyarrhythmie- und Bradykardieerkennung und -therapie
bereitzustellen. Wie vorstehend erwähnt, sind Softwarefehler äußerst selten
und somit wird die bevorzugte implantierbare Einrichtung fast immer
in ihrem ersten, dem RAM-Modus, arbeiten. Jedoch stellt die Ersatzfirmware
(eine Firmware ist definiert als Software, die im ROM gespeichert
wird) zusätzliche
Lebenssicherheit im Fall eines Softwarefehlers bereit. Wenn ein unwahrscheinlicher
Fehler erkannt wird, wird die Steuereinheit 11 einen Alarm
erklingen lassen, um anzuzeigen, dass der Patient/die Patientin
seinen oder ihren Arzt kontaktieren soll, damit der Fehler richtig
behandelt werden kann.
-
Vorzugsweise
werden beide Codesätze
während
der Herstellung in das System programmiert. Nach der Programmierung
bei der Herstellung wird die Einrichtung in einem Speichermodus
belassen, in dem sie Nullwerte als Pacing-Ausgabe bereitstellt und
Nullwerte als Sensoreneingänge
zurückgibt.
wenn die Einrichtung in dieser Art und Weise arbeitet, stellt sie
keine Reize bereit und verbraucht wenig Energie. Während der Lagerung
und vor der Implantation wird die Lebensdauer ihrer Batterie nicht
wesentlich vermindert. Bei der Implantation wird die Einrichtung über die
Telemetrieschaltung 21 konfiguriert, um die eigentlichen
Pacing-Reize bereitzustellen. Ferner wird die Telemetrieschaltung
verwendet, um bei Erfordernis neue Software und Parameter in den
externen RAM-Chip 18 oder den internen RAM 38 zu
laden.
-
Bestimmte
entscheidende Softwaregrundfunktionen (in den beigefügten Zeichnungen
nicht dargestellt) sind sowohl für
den ersten als auch den zweiten Betriebsmodus erforderlich und werden
unabhängig vom
aktuellen Modus im Befehlssatz-ROM 37 gespeichert. Beispiele
dieser entscheidenden Grundfunktionen sind:
- 1.
Eine Überwachungsbestätigungsroutine.
- 2. Eine Telemetrie-Mailboxserviceroutine (Protokoll).
- 3. Eine Routine für
die Prüfsummenoperation.
- 4. Eine Rückstellungsroutine,
wie auch andere kleine funktionale Routinen.
-
Bestimmte
Merkmale dieser Routinen, die als wichtig für ein Verständnis des bevorzugten Ausführungsbeispiels
betrachtet werden, werden nachstehend erörtert, vor allem die Merkmale,
die sich auf die richtige Überwachungsbestätigung bezie hen.
Ansonsten wird angenommen, dass die genaue Struktur der vier erwähnten Routinen
in Abhängigkeit
von der konkreten Ausführung
variieren wird und mühelos
durch jemanden, der normale Fähigkeiten
im Logikdesign aufweist, geschrieben werden kann.
-
Wenn
die Telemetrieschaltung 21 Zugriff auf das System hat,
kann sie dazu verwendet werden, den Modus der implantierbaren Einrichtung
zu ändern,
z. B. sie in den ersten, zweiten oder dritten Modus setzen. Sie
erreicht dies, indem sie den Mikroprozessor 19 veranlasst,
seine Steuerregister zu konfigurieren, einschließlich der Register 53 und 54,
die in 6 und 7 detailliert beschrieben sind.
Wesentlich ist, dass das zweite niederwertigste Bit des Steuerregisters 53,
das in 6 als „RAM/ROM-Modus" gekennzeichnet ist,
anzeigt, ob die Einrichtung im ersten, dem RAM-Modus, oder im zweiten,
dem Ersatz-ROM-Modus, arbeitet. Wenn das Bit auf „1" gesetzt ist, wird
der Mikroprozessor in einer erste Vektortabelle unter Verwendung des
Bits zusammen mit Zeigern, die bei 80E080FF hex (einem Bereich von
Speicherstellen) angeordnet sind, nachschlagen und ermitteln, dass
seine nichtadministrativen Funktionen im externen RAM-Chip 18 an
Adressstellen 0300-3FFF hex definiert sind. Wenn alternativ dieses
Bit auf „0" gesetzt ist, wie
es bei einer Einschaltrückstellung
der Fall ist, arbeitet die Einrichtung im zweiten Modus und der
Mikroprozessor ermittelt vom Bit, dass er in einer zweite Vektortabelle
nachschlagen muss, die für
alle seine Funktionen nur auf den ROM 37 (A000-BFFF hex)
zeigt. Wesentlich ist, dass ganz gleich welche Vektortabelle der
Mikroprozessor verwendet, er immer für die vier vorstehend erwähnten Routinen
zum Befehlssatz-ROM 37 gelenkt wird, einschließlich der Überwachungsbestätigungsroutine.
-
Beide
Vektortabellen sind im 64-Byte Vektor-ROM 40 gespeichert,
der ebenfalls auf dem Steuerchip 13 platziert ist. Die oberen
32 Byte dieses letzteren Speichers werden zur Speicherung von Interruptvektoren verwendet,
die als Teil der Interruptserviceroutinenzeiger des ersten, des
RAM-Modus, verwendet werden. Im Gegensatz dazu enthalten die niederen
32 Byte entsprechende Zeiger, die im zweiten, dem ROM-Modus verwendet
werden. Diese letzteren Zeiger hingegen lenken den Mikroprozessor 19 auf
den zweiten Befehlssatz. Auf den Vektor-ROM kann der Mikroprozessor 19 unter
Verwendung eines Datenabrufs und eines Vektorabrufs zugreifen.
-
Unter
Bezugnahme auf 4 wird nun die Verwendung von
Mikroprozessorrückstellungen
und Fehlererkennungsmechanismen beschrieben. Die Rückstellungslogik 50 wird
dazu verwendet, den Mikroprozessor 19 und die periphere
Logik 43 durch die Bereitstellung eines Systemrückstellungssignals
(in 4 „SYSRESET" genannt) zu unterbrechen,
nachdem ein erster Softwarefehler erkannt wurde. Dies veranlasst
den Mikroprozessor und die periphere Logik, das „RAM/ROM-Modus"-Bit entweder mit
einer logischen „1" zu setzen, wenn
die Telemetrieschaltung 21 gerade einen speziellen Code
in den internen RAM 38 geschrieben hat oder es ansonsten
auf dem Standardwert einer logischen „0" zu belassen. Wenn das RAM/ROM-Mode-Bit
auf Null gesetzt ist, wird der Mikroprozessor danach nur mit dem
ROM-Code arbeiten, wie durch die zweite Vektortabelle angewiesen.
Wenn die Systemrückstellung
einen zweiten Fehler darstellt, wird das System in den dritten Betriebsmodus
gesetzt (in dem Pacing fester Frequenz angewendet wird), während die Überwachungsschaltung 41 die
Mikroprozessoruhr mit ihrem „EVVI"-Signal blockiert.
Dies kann auch durch Telemetrie erzwungen werden, die die Rückstellungslogik
dazu veranlassen kann, die Systemrückstellung anzusprechen und
sie angesprochen zu halten. Dies blockiert den Betrieb des Mikroprozessors
und die Überwachungsschaltung 41 spricht
das „EVVI"-Signal an, um den
dritten, den Betriebsmodus mit Pacing fester Frequenz, zu triggern.
-
Wenn
die Telemetrieschaltung 21 die Rückstellung anlegt, wird die Überwachungsschaltung 41 initialisiert,
was die Rückstellung
von Fehlerflags in einem speziellen Überwachungsstatusregister (Teil
der Überwachungsschaltung
von 4) umfasst. Dieses Überwachungsstatusregister speichert
acht Bits, von denen jedes als ein Fehlerflag agiert und einen der
folgenden Zustände
darstellt: Überwachungszeitüberschreitungsfehler;
mehrfacher Bestätigungsfehler;
Passwortfehler; zweiter Paritätsfehler;
erster Paritätsfehler;
durch den Prozessor verursachte zweite Systemrückstellung und durch den Prozessor
verursachte erste Systemrückstellung.
Während
die Rückstellung
angelegt ist, verbleibt das System im EVVI-Modus und die Telemetrieschaltung
kann ein bestimmtes Flag-Byte auf eine vorher festgelegte Speicherstelle
im internen RAM 38 schreiben, um die implantierbare Einrichtung
in den ersten, den RAM-Modus, zu setzen. Wenn das Rückstellungssignal schließlich abgesenkt
wird, führt
der Mikroprozessor seine Rückstellungsroutine
aus, die den Mikroprozessor und seine periphere Logik 43 veranlasst,
die vorher festgelegten Speicherstellen zu lesen, um nach den spezifischen
Flags zu suchen. Wenn die Flags vorhanden sind, löscht der
Mikroprozessor die Flags und modifiziert den Wert seines Registers 53,
so dass das RAM/ROM-Bit auf eine logische „1" gesetzt wird. Der Mikroprozessor versucht
danach die erste Vektortabelle zu prüfen, um zu ermitteln, wo sich
seine Betriebsanweisungen befinden.
-
Wesentlich
ist, dass ein Wechsel zwischen den Modi auch bewirkt, dass der Patient
unter Verwendung verschiedener hörbarer
Alarme über
den Wechsel informiert wird. Wenn der zweite Modus verwendet wird, wird
ein erster Alarm verwendet, um anzuzeigen, dass ein Fehler aufgetreten
ist. Wenn in den dritte Modus eingetreten wurde, informiert ein
andersartiger Alarm den Patienten, dass ein Fehler aufgetreten ist.
In beiden Fällen
ist der Fehler dringend und der Patient/die Patientin sollte sofort
seinen oder ihren Arzt informieren. Wie nachstehend weiter behandelt
wird, stellt die Schaltung für
hörbaren
Alarm 45 diese verschiedenen Anzeigen und ferner Anzeigen
(1) eines leeren Batteriezustandes und (2) der bevorstehenden Anwendung
einer Antitachyarrhythmietherapie bereit. Dieser letztere Alarm
ist sehr wichtig, da eine Antitachyarrhythmietherapie die Anwendung
von mehreren Hundert Volt auf das Herz umfassen kann und der Patient
vor ihrem Auftreten gewarnt werden muss.
-
Der
Systembus 26 stellt dem Mikroprozessor 19 und
der Telemetrieschaltung 21 einen Zugriff sowohl auf den
I/O-Chip 15 als auch auf den Hochspannungschip 17 bereit.
Der I/O-Chip 15 ist ein unabhängiger Chip, der den Betrieb
trotz eines Fehlers im Steuerchip 13 beibehält. Wie
vorstehend erwähnt,
umfasst es die Mikroprozessor-gesteuerte Pacing-Schaltung 29,
die Anweisungen des Mikroprozessors entgegennimmt, um das Herz in
jedem der ersten zwei Betriebsmodi der implantierbaren Einrichtung
mit Reizen zu versorgen. Zusätzlich
stellt die Überwachungsschaltung 27 erfasste
Herzschlaginformationen an den Mikroprozessor 19 und an den
EVVI-Automaten 31 bereit. Schließlich übernimmt der EVVI-Automat bei
Vorhandensein des EVVI-Signals die Führung, um ein Pacing fester
Frequenz zu liefern, wenn die Einrichtung im dritten Modus ist.
-
Wie
in 5 gezeigt, umfasst die Mikroprozessor-gesteuerte
Pacing-Schaltung 29 einen Satz von Impulssteuerregistern 55,
die Frequenz- und Amplitudenanweisungen vom Mikroprozessor 19 erhalten.
Zusammen mit diesen Informationen und mit vom Systemtaktgeber 49 (der
auf dem Steuerchip 13, 2, platziert ist)
erhaltenen Taktsignalen erzeugt der Satz von Impulssteuerregistern
Amplituden- und Zeitaufrufe, die die Ausgabelogik 33 veranlassen,
genau wie gewünscht,
elektrische Reize an das Herz zu liefern.
-
Die
Ausgabelogik 33 umfasst die Impulssteuerlogik 57 zum
Empfangen von Zeit- und Amplitudenaufrufen. Die Impulssteuerlogik
steuert die Ladung und Freigabe einer Ladungspumpe 59,
die die eigentlichen Spannungen erzeugt, die für das Pacing auf das Herz angewendet
werden, wie auch zur Antibradykardietherapie und zu mancher Antitachyarrhythmietherapie.
Der Ausgang der Ladungspumpe 59 ist in geeigneter Weise über die
Ausgangsschalter 60 und 61 mit den Ausgangskanälen für das Atrium
[Herzvorhof] und die Ventrikel [Herzkammer] gekoppelt.
-
Wenn
die implantierbare Einrichtung im dritten, dem EVVI-Modus ist, wird der
Mikroprozessor 19 durch das EVVI-Signal von der Überwachungsschaltung 41 (4)
blockiert und der EVVI-Automat 31 wird in Betrieb gesetzt.
Das EVVI-Signal wird den Automaten veranlassen, Impulse fester Frequenz
an die Impulssteuerlogik 57 (5) zu liefern.
Der EVVI-Automat empfängt
einen konstanten Takteingang φ und,
wenn das EVVI-Signal von der Überwachungsschaltung
Hoch ist, erzeugt der EVVI-Automat nur dann Reize fester Frequenz,
wenn das Herz nicht innerhalb eines vorher festgelegten Intervalls
von selbst schlägt.
Hysteresefrequenz, EVVI-Impulsfrequenz, EVVI-Modus-Erfassungsamplitude
und andere Variablen, die im Allgemeinen mit einem Pacing fester
Frequenz verbunden sind, sind festverdrahtete Eingangssignale, die
durch den EVVI-Automat bereitgestellt werden.
-
Ganz
gleich, in welchem Modus die implantierbare Einrichtung arbeitet,
wenn sie keine Reize an das Herz liefert, werden die zwei Kanäle zum Herzen
durch die Überwachungsschaltung 27 überwacht,
einschließlich
der Atrium- und Ventrikel-Erfassungsschaltungen 62 und 63.
Diese sind mit dem EVVI-Automaten 31 gekoppelt, um, wie
beschrieben, mit einem Bedarfs-Pacing zu unterstützen, und außerdem mit
dem Systembus 26, um dem Mikroprozessor 19 Herzschlaginformationen
bereitzustellen, die er verwenden wird, um Automatiefunktionen bereitzustellen.
Der Mikroprozessor kann auch diese Erfassungsschaltungen verwenden,
um eine automatisches Erfassen von Schwellwerten in einer bekannten
Art und Weise anzuwenden.
-
Zusätzlich zum
I/O-Chip 15 kommunizieren auch Mikroprozessor 19 und
Telemetrieschaltung 21 mit dem Hochspannungschip 17 und
seiner Antitachyarrhythmieschaltung 35 (1).
Wenn es als Reaktion auf erfasste Herzschlaginformationen, die durch
das I/O-Chip 15 bereitgestellt sind, angemessen ist, kann
der Mikroprozessor die Antitachyarrhythmieschaltung veranlassen,
einen oder mehrere Hochspannungsschocks an das Herz anzulegen. In
der bevorzugten Einrichtung 11 analysiert der zweite, der
ROM-Modus, Herzschläge unter
Verwendung eines Kriteriums für
einen plötzlichen
Anfall, um pathologische Tachyarrhythmie von Bewegung und Stress
zu unterscheiden. Wenn der Herzschlag in einer zu schnellen Art
und Weise beschleunigt, ist das Kriterium für den plötzlichen Anfall erfüllt und
führt zu
einer Antitachyarrhythmietherapie. Drei alternative Therapien werden
vorzugsweise zur Verwendung im zweiten Modus bereitgestellt, eine
für jede
von drei Tachyarrhythmie-Herzschlagregionen, wie nachfolgend beschrieben
werden wird. Als ein Ergebnis kann der Mikroprozessor beurteilen,
ob die Tachyarrhythmie schwer ist und kann eine auf den bestimmten
Zustand zugeschnittene Therapie anwenden. Im Hauptbetriebsmodus
kann der erste Softwaresatz auf den besonderen Zustand des Patienten
zugeschnitten werden und kann geeignet eine Antitachyarrhythmie-
oder Antibradykardietherapie bereitstellen.
-
In
den nachfolgenden Paragraphen werden die Fehlererkennungs-, die Überwachungs-,
die Rückstellungs-
und die Alarmfunktionen weiter beschrieben.
-
Wie
vorstehend erwähnt,
umfasst die implantierbare Einrichtung einen verbesserten Fehlererkennungsmechanismus.
Die bevorzugte Steuereinheit 11 weist drei Fehlererkennungssysteme
auf. Zwei dieser Systeme, die durch eine Paritätslogik 39 und eine
Firmware-basierte Prüfsummenfehlererkennungsoperation (ausgeführt durch
den Mikroprozessor 19) ausgeführt werden, erkennen Softwarefehler.
Das dritte System, das durch die Überwachungsschaltung 41 ausgeführt wird,
reagiert auf Softwarefehler und erkennt auch Hardwarefehler.
-
Die
Paritätslogik 39 prüft den internen
3K-mal-neun Bit RAM 38 auf Fehler. Das neunte Bit jedes
Bytes wird als Bit-Speicher
für ungerade
Parität
verwendet. Wenn ein Datenbyte in den RAM geschrieben wird, wird das
Paritätsbit
erzeugt und automatisch in den RAM geschrieben. Wenn ein Datenbyte
aus dem RAM gelesen wird, wird das Paritätsbit mit den gelesenen Daten
abgeglichen. Eine Paritätsfehlerprüfung wird
durch die Paritätslogik 39 jedes
Mal durchgeführt,
wenn Daten vom internen RAM 38 abgerufen werden. Bei Auftreten
eines Fehlers informiert die Paritätslogik 39 die Überwachungsschaltung 41 durch
Senden eines mit „PERRINIT" (4)
bezeichneten Fehlersignals. Der Aufbau der Paritätslogik und ihre Verwendung
sind im Elektronikbereich bekannt.
-
Die
Firmware-basierte Prüfsummenoperation überprüft regelmäßig die
Summe des Inhalts des externen RAM-Chips 18. Wenn ein Prüfsummenfehler
erkannt wird, informiert der Mikroprozessor 19 über den
Systembus 26 die Überwachungsschaltung 41,
durch das Wort „Daten" in 4 angegeben.
-
Die Überwachungsschaltung 41 behandelt
Fehler von jedem dieser zwei Mechanismen unter Verwendung von Logik,
die ein Fehlersignal erzeugt. Dieses Fehlersignal wird bei jedem
Auftreten von entweder einem Paritätsfehler oder einem Prüfsummenfehler
zur Rückstellungslogik 50 gesendet.
Diese Logik beobachtet auch die Anzahl derartiger Fehler und bei
Auftreten des zweiten Fehlers von entweder dem Mikroprozessor 19,
der Paritätslogik 39 oder
einer Kombination von ihnen, setzt sie ein Dritter-Modus-Signal,
in 4 mit EVVI bezeichnet, und hält dieses Signal in einem gesetzten
Zustand. Das EVVI-Signal wird an den EVVI-Automaten 31 und
an die Schaltung für
hörbaren
Alarm 45 bereitgestellt.
-
Bei
Eintritt in den EVVI-Zustand blockiert die Überwachungsschaltung 41 den
Mikroprozessor 19 über eine
Taktsteuerlogik (nicht gezeigt) (hält sie folglich von der Steuerung
des Pacings ab), aktiviert den EVVI-Automaten 31 (veranlasst
ihn somit, wie vorstehend beschrieben, ein Pacing fester Frequenz
in dem dritten Betriebsmodus zu liefern) und veranlasst die Schaltung
für hörbaren Alarm 45 einen
periodischen hörbaren
Alarm zu erzeugen, um den Patienten zu informieren, dass in den
dritten Modus eingetreten wurde. Wie vorstehend erwähnt, kann
der dritte, der EVVI-Modus nur über
die Telemetrieschaltung 21 zurückgestellt werden. Deshalb wird,
wenn in den dritten Modus eingetreten wurde, die implantierbare
Einrichtung im diesem Modus verbleiben, bis der Patient zum Arzt
zurückkehrt,
der die Telemetrieschaltung verwenden kann, um die Ursache des Systemfehlers
zu diagnostizieren. Der Arzt kann auch die Parameter und/oder neue
Software in den internen RAM 38 und den externen RAM-Chip 18 laden,
wenn es angebracht ist. Wie vorstehend erwähnt, löscht die Telemetrieschaltung
das EVVI-Signal und versetzt den Mikroprozessor 19 wieder
in den ersten Betriebsmodus.
-
Ein
Teil der Software, der immer von ROM 37 erhalten wird und
auf den sich der Mikroprozessor 19 verlässt, ist die Überwachungsbestätigungsroutine.
Die Überwachungsschaltung 41 verlässt sich
auf die Echtzeitzähler 51,
so dass sie nach Ablauf einer Zwei-Sekunden-Periode ein Aktiv-Hoch-Signal
zeitlich festlegen und anlegen kann, wenn es angebracht ist. Vor
Ablauf der Zwei-Sekunden Periode wird erwartet, dass der Mikroprozessor
die Überwachungserwiderungsroutine
ausführen
wird, um eine Bestätigung
an die Überwachungsschaltung
zu senden. wenn die Bestätigung
ordnungsgemäß empfangen
wird, wird der Interruptzähler der Überwachung
gelöscht
und ein neuer Zwei-Sekunden-Überwachungszyklus
wird gestartet. Wenn jedoch der Mikroprozessor die Überwachungsschaltung
nicht in der detaillierten Art und Weise, die nachfolgend beschrieben
werden wird, ordnungsgemäß bestätigt, setzt
die Überwachungsschaltung
ein Fehlersignal (in 4 mit „ERRINIT" bezeichnet) und das EVVI-Signal, welches
es in einem gesetzten Zustand hält,
veranlasst den EVVI-Automaten 31, die Steuerung eines Pacing
fester Frequenz zu übernehmen.
-
Es
wird auf 4 Bezug genommen. Das spezielle
verwendete Überwachungssystem
wird gezeigt und insbesondere, dass die Bestätigung tatsächlich komplizierter als in
vielen anderen digitalen Systemen ist, da die Bestätigung kodiert
ist, um den richtigen Betrieb des Mikroprozessors und der peripheren
Logik 43 sicherzustellen. Jedes Mal, wenn der Mikroprozessor 19 ein
Bestätigungssignal
sendet, empfängt
er von der Überwachungsschaltung 41 ein
zufälliges
Passwort, das von der Überwachungsschaltung
für die
nachfolgende Bestätigung
generiert wurde (bei Systeminitialisierung wird das Passwort mit „00H" initialisiert).
Ferner berechnet er eine von vier Adressstellen von dem Paßwort, an
welche richtig geschrieben werden muss, um den Interruptzähler der Überwachung
zurückzustellen.
Wenn der Mikroprozessor das richtige Passwort nicht an die richtige
Stelle schreibt oder wenn er das richtige Passwort an mehr als eine
Stelle vor dem nächsten „TIC_INT"-Impuls schreibt, dann erkennt die Überwachungsschaltung
einen Hardwarefehler und versetzt das System in den dritten Modus.
-
Wenn
der Mikroprozessor und die periphere Logik 43 die Überwachungsschaltung 41 richtig
bestätigt haben,
erhalten sie das nächste,
zufällig
erzeugte Passwort und berechnen die damit verbundene Antwortstelle
neu und speichern sie im RAM, um dann mit der vorher unterbrochenen
Operation fortzusetzen. Die Überwachungsschaltung 41 wird
den Interruptzähler
der Überwachung
zurückstellen,
wenn die Bestätigung,
wie beschrieben, ordnungsgemäß ausgeführt wurde
und sie wird auf die nächste
Zwei-Sekunden-Echtzeitperiode warten.
-
Wie
man sieht, führt
die Überwachungsschaltung 41 im
bevorzugten Ausführungsbeispiel
die wichtige Funktion der Lenkung des Eintritts in den Hardware-gesteuerten
EVVI-Modus aus, wenn ein Hardwarefehler erkannt wurde oder (in Zusammenarbeit
mit dem Mikroprozessor 19) wenn ein zweiter Softwarefehler
erkannt wurde. Es wird erwartet, dass diese zwei Ereignisse Ausnahmezustände bilden
werden, und dass der Großteil irgendwelcher
Fehler, die auftreten können,
Softwarefehler sein werden, die durch den Eintritt in den zweiten Modus
behandelt werden. Wesentlich ist, dass wenn der Mikroprozessor den
Betrieb aus irgendeinem Grund anhält, die Überwachungsschaltung wirksam
ist, um den Eintritt in den dritten Modus zu triggern, in dem der EVVI-Automat 31 ein
Pacing fester Frequenz anwendet.
-
Die
Fehlererkennungsmechanismen der Erfindung sind nicht auf die Verwendung
einer Paritätsfehlerprüfung begrenzt,
die durch die Paritätslogik 39 ausgeführt wird,
oder die Prüfsummenoperation
oder die Überwachungsschaltung 41.
Statt dessen kann der Fehlererkennungsmechanismus (innerhalb des
Schutzbereiches der Erfindung) alles sein, was Fehler in einer Logik
oder einer Computerschaltung erkennt. Zum Beispiel kann er auch
Fehlerkorrekturcodes oder zyklische Redundanzprüfsummen oder irgendeine Kombination
von Fehlererkennungsmechanismen umfassen, wie sie im Stand der Technik
bekannt sind. Was auch immer der Fehlererkennungsmechanismus ist,
alles was erforderlich ist, ist eine implantierbare Einrichtung,
die Fehler im ersten Satz von Betriebsanweisungen oder in seiner
Ausführung erkennt
und die deren Steuereinrichtung veranlasst, stattdessen Betriebsanweisungen
von einer anderen Quelle zu entnehmen.
-
Die
Steuereinheit 11 weist unterschiedliche Alarme auf, die
sie vorzugsweise verwendet, um den Patienten bei verschiedenen Betriebszuständen der
implantierbaren Einrichtung zu warnen. Gemäß der Erfindung warnt ein Alarm
den Patienten, dass ein Softwarefehler aufgetreten ist und der Patient/die
Patientin seinen oder ihren Arzt aufsuchen soll, um den Fehler zu
untersuchen und zu korrigieren. Ein anders klingender Alarm wird
verwendet, wenn die Einrichtung im dritten, dem EVVI-Modus, ist.
Er zeigt an, dass der Patient/die Patientin seinen oder ihren Arzt
sofort verständigen
sollte, um die Situation zu korrigieren. Andere Alarme können als
Reaktion auf andere Zustände
der Einrichtung verwendet werden, wie nachstehend besprochen wird. In
den nachfolgenden Absätzen
wird zuerst die Alarmschaltung beschrieben, gefolgt von den speziellen
Alarmen, die im bevorzugten Ausführungsbeispiel
verwendet werden.
-
Die
Alarme werden durch einen piezoelektrischen Wandler, der hochfrequente
Töne oder
niederfrequente Vibrationen aussenden kann, hörbar in der Steuereinheit erzeugt,
die in der Brust des Patienten befestigt ist. Die Aktionen des Wandlers
sind durch eine Anzahl von Faktoren definiert und gesteuert, einschließlich:
- (1) Ob der Mikroprozessor freigegeben ist (d.
h. die implantierbare Einrichtung arbeitet in einem von ihren ersten
zwei Betriebsmodi);
- (2) Ob die Antitachyarrhythmieschaltung 35 (1)
geladen ist;
- (3) Das gewünschte
Tastverhältnis
für das
Erklingen des Alarms, welches durch Software geladen werden kann
oder festverdrahtet ist;
- (4) Ob der Alarm freigegeben ist; und
- (5) Ob ein hochfrequenter Ton oder eine niederfrequente Vibration
durch den Wandler erzeugt wird.
-
Diese
verschiedenen Funktionen werden durch Laden von Werten in drei 8-Bit
Alarmsteuerregister 65, 67 und 69 (8060–8062 hex,
in den 8–10 bezüglich der
Bit-Funktion dargestellt) gesteuert und die Alarmlogik steuert den
Alarm als Reaktion auf die in diesen Registern gespeicherten werte
an, wie nachstehend beschrieben. In die Register wird vorzugsweise
durch den Mikroprozessor 19 geschrieben, um der Software
zu gestatten, die Parameter des Alarms zu definieren. Sie weisen
außerdem
entsprechende festverdrahtete Werte für die Verwendung im dritten,
dem EVVI-Modus auf.
-
Gemäß zunächst den 8 und 9 werden
die ersten zwei der drei Alarmsteuerregister 65 und 67 verwendet,
um die Eigenschaft des durch den piezoelektrischen Wandler auszusendenden
Tones zu setzen.
-
Zuerst
wird das Tastverhältnis
für den
Alarm wie folgt gesetzt. Gemäß zunächst 8 (Alarmsteuerregister
1) steuern die fünf
LSBs die Zeitdauer, für
die der piezoelektrische Wandler ein Hoch-Signal empfängt. Im
Gegensatz dazu geben in 9 (Alarmsteuerregister 2) die
fünf LSBs
die Zeit an, für
welche der piezoelektrische Wandler ein Niedrig-Signal empfängt. Zwischen
diesen zwei Gruppen von fünf
Bits ist ein Tastverhältnis
für den
Alarm definiert, um entweder den hohen oder den niedrigen Ton anzusteuern.
-
Zweitens
ist der Hochfrequenzton, der durch den Wandler ausgesendet werden
kann, genau 64 mal höher
in der Frequenz als der Niederfrequenzton und er wird durch das
Schreiben einer logischen „1" in das erste MSB
des Alarmsteuerregisters 2 (9) ausgewählt.
-
Es
wird auf den Rest des Alarmsteuerregisters 1 (8)
Bezug genommen. Das höchstwertige
Bit (MSB) schaltet den Alarm ein, wenn es mit einem logischen Wert „1" geladen ist und
ver anlasst den Wandler zu vibrieren. Das zweite MSB ist normalerweise
mit einer logischen „0" geladen, um eine
selektive Mikroprozessor-Steuerung für den Alarm bereitzustellen.
Es wird jedoch durch die Antitachyarrhythmieschaltung 35 überschrieben,
um einen Hochspannungsladungsalarm bereitzustellen, der anzeigt,
dass der Patient alle gefährlichen
Aktivitäten,
wie zum Beispiel Autofahren, in Vorbereitung eines Schocks beenden
soll. Die Töne
für diesen
letzteren Alarm sind durch Hardware definiert. Sie werden erzeugt,
nachdem der Mikroprozessor 19 ermittelt hat, dass Antitachyarrhythmieschocks
notwendig sind und das Hochspannungschip 17 angewiesen hat,
mit der Energiespeicherung für
einen an das Herz zu liefernden großen Schock zu beginnen. Gemäß der allgemeinen
Praxis kann der Patient mit einem Magneten ausgestattet sein, der
dazu verwendet werden kann, den großen Schock zu verhindern, bis
der Patient auf ihn vorbereitet ist.
-
Das
dritte Alarmsteuerregister umfasst, wie in 10 angegeben,
zwei MSBs, die durch die Alarmsteuerschaltung 45 gelesen
und beschrieben werden können
und sechs Statusbits, die durch den Mikroprozessor 19 oder
das Telemetriechip 21 gelesen werden können. Das erste MSB wird durch
die Alarmsteuerschaltung 45 beschrieben, um es auf eine
logische „1" zu setzen, wenn
das „EVVI"-Signal gesetzt wurde,
was die Ausführung
eines Hardware-gesteuerten Pacings und die Sperrung des Mikroprozessors
anzeigt. Das zweite MSB wird dazu verwendet, um einen Alarm-„Pieps" kurzer Dauer bereitzustellen.
Jedoch wird dieser letztere Alarm im Allgemeinen nur zu Testzwecken
verwendet.
-
Die
vorstehend erwähnten
Register und Schaltungen erlauben die Auswahl von fünf verschiedenen Alarmmodi
durch die Alarmsteuerlogik.
-
Wann
immer die implantierbare Einrichtung in den dritten Modus eintritt,
was ein Hardware-gesteuertes Pacing und keine Antitachyarrhythmie-
oder Bradykardiefunktionen anzeigt, erklingt zuerst ein Alarm, der aus
einem 250 Millisekunden langen 819-Herz-Beep und einer Zwei-Sekunden
langen 12.7-Herz-Vibration
besteht. Beide treten zusammen alle acht Minuten und 32 Sekunden
auf. Das Erklingen dieses Alarms zeigt an, dass der Patient zur
Arztpraxis zurückkehren
sollte, da ein Hardware gesteuertes Pacing als ein Ersatz ausgeführt wurde,
verursacht durch einen Fehler des Mikroprozessors 19, wahrscheinlich
einen Hardwarefehler.
-
In
einem zweiten Alarmzustand kann der Mikroprozessor 19 den
vorstehend erwähnten „Pieps" erklingen lassen,
der einen hochfrequenten, 62.5 Millisekunden andauernden Ton bereitstellt.
Dieser „Pieps" kann zum Testen
verwendet werden oder um den Systemstatus anzuzeigen, was in einer
bestimmten Ausführung gewünscht sein
kann. Er wurde jedoch nicht zur Darstellung eines bestimmten Zustandes
in diesem bevorzugten Ausführungsbeispiel
ausgeführt.
-
In
einem dritten Alarmzustand erklingt ein vom EVVI-Alarm verschiedener
Hochspannungsladungsalarm. Dieser Alarm besteht aus einer Serie
von 62.5-Milisekunden Hochfrequenztonbursts, die einer Niederfrequenztonvibration überlagert
sind. Wie vorstehend erwähnt,
zeigt das Erklingen dieses Alarms dem Patienten an, dass die Antitachyarrhythmieschaltung 35 des
Hochspannungschips aktiviert wurde und sich darauf vorbereitet,
einen groben Schock an das Herz zu liefern.
-
Der
vierte Alarmzustand tritt ein, wenn der Mikroprozessor 19 den
ersten, den RAM-Modus, verlässt und
in den zweiten, den ROM-Modus, eintritt, was einen erkannten Softwarefehler
anzeigt, der dem Arzt berichtet werden sollte, der wünschen kann,
den Patienten zu sehen. Dieser Alarm erklingt außerdem, wenn ein leerer Batteriezustand
durch den Mikroprozessor erkannt wurde.
-
Abschließend kann
der Mikroprozessor 19 bei ordnungsgemäßer Arbeitsweise seiner Programmierung
einen Mikroprozessor-gesteuerten
EVVI-Alarm anzeigen, um zum Beispiel einen anderen Fehler anzuzeigen,
oder anderweitig den Patienten/die Patientin zu informieren, dass
er oder sie zur Arztpraxis zurückkehren
soll, d. h. für
eine periodische Untersuchung. Dieser Modus wurde ebenfalls nicht
ausgeführt
im (d. h. nicht aufgerufen von der Software des) bevorzugten Ausführungsbeispiel.
-
Arrhythmieerkennung
und -therapie ist eine der Automatieeigenschaften der vorliegenden
Erfindung und wird nicht nur im normalen, dem RAM-Modus, sondern
auch im Ersatz-, dem ROM-Modus, bereitgestellt. In jedem dieser
Modi wird Arrhythmie erkannt durch eine Analyse der Herzschlagfrequenz
und ihrer Einstufung in einen Bereich, der nachstehend durch Tabelle
I identifiziert ist, durch eine Ermittelung und Anwendung einer geeigneten
Therapie und einer Ermittelung, wann die Kriterien zum Abbruch erfüllt wurden.
Ferner kann die Therapie aus Pacing-Reizen, die durch das I/O-Chip 15 angelegt
werden, oder Hochspannungsschocks, die durch das Hochspannungschip 17 angelegt
werden, bestehen. Diese Wahlmöglichkeiten
werden nachstehend erklärt,
verbunden mit einer Erklärung
einiger der programmierbaren Eigenschaften des im Ersatzmodus bereitgestellten
Antitachyarrhythmieverfahrens.
-
Wesentlich
ist, dass obwohl der Mikroprozessor 19 nur den im ROM 37 gespeicherten
Code ausführt, seine
Eigenschaften unter Verwendung der Telemetrieschaltung 21 programmierbar
definiert werden können. Insbesondere
beim Betrieb im zweiten, dem Ersatzmodus, behält der Mikroprozessor immer
noch einen minimalen Arbeitsbereich im internen RAM 38 zur
Stack- und Datenspeicherung, und Telemetrie kann verwendet werden,
die Betriebsparameter unter Verwendung des internen RAM 38 zu
konfigurieren. Tatsächlich
kann Telemetrie zur Programmierung einer Anzahl von Merkmalen der
Arrhythmiefrequenzbereiche ver wendet werden, nachdem die Einrichtung
in den ROM-Modus eingetreten ist, wie nachstehend beschrieben wird.
Parameter können
nach Eintritt der Einrichtung in den ROM-Modus unter Verwendung
von Telemetrie geändert werden,
um Parameter im internen RAM 38 zu speichern.
-
Der
zweite, der ROM-Modus, stellt Antitachyarrhythmiefähigkeiten
für jeden
von vier Arrhythmiefrequenzbereichen bereit. Wie vorstehend erwähnt, wird
dieses Verfahren (in Tabelle I angegeben) vorzugsweise zum Werksstandard
für die
implantierbare Einrichtung gemacht. Software für den ersten, den ROM-Modus, kann
entweder erstellt werden, um dieses spezielle Verfahren zu duplizieren
oder um ein anderes Verfahren auszuführen, wie zum Beispiel die
Bereitstellung einer besonderen Bradykardietherapie etc. Mit einer
Kommunikation durch das Telemetriechip 21 kann ein Arzt
durch Schreiben einer vorher festgelegten Anweisung an eine bestimmte
Stelle im internen RAM 38 selektiv Tachyarrhythmiebereiche
(„VT1" und „VT2") sperren. In diesem
Fall gibt es keine Diskontinuität
in dem in Tabelle I gezeigten Verfahren und die Kriterien für den gesperrten
Bereich sind durch den unmittelbar auf höherer Ordnung freigegebenen
Bereich subsummiert.
-
-
Wesentlich
ist, dass Tachyarrhythmie- und Bradykardietherapie und -diagnose
im Stand der Technik bekannt sind und ein detailliertes Verständnis ihres
Ablaufes wird für
ein Verständnis
der vorliegenden Erfindung als nicht wesentlich erachtet. Jedoch
werden zu Veranschaulichungszwecken Tachyarrhythmiediagnose und
-therapie mit Bezug auf 11 kurz
erläutert.
-
Der
Ersatz-, der ROM-Modus, unterscheidet Bewegung und physiologische
Tachyarrhythmie von Tachyarrhythmie durch eine Analyse der Herzschlagfrequenz
auf einen plötzliche
Anfall. Der Mikroprozessor 19 berechnet ein durchschnittliches
Zeitintervall zwischen den letzten vier. Wenn das Zeitintervall
zum nächsten Herzschlag
schnell genug auftritt, so dass es eine Tachyarrhythmiefrequenz
darstellt (siehe Tabelle I) und wenn es außerdem geringer als ein vorher
festgelegter Prozentsatz des Vier-Intervall-Mittelwertes ist, dann
ist ein plötzlicher
Anfall erkannt. Unter Verwendung dieses Verfahrens kann ein durch
Stress oder Bewegung verursachter schneller Herzschlag unterschieden
werden, da er in einer langsameren Art und Weise als ein gefährlicher
Herzzustand beschleunigt.
-
Wesentlich
ist, dass das Kriterium für
den plötzlichen
Anfall nur auf den niedrigsten freigegebenen Tachyarrhythmiebereich
angewendet wird, der vorstehend in Tabelle I allgemein als „VT1" bezeichnet ist.
Ein einzelnes Intervall, das die Kriterien für einen Bereich höherer Ordnung
erfüllt,
wird eine für
diesen Bereich geeignete Therapie triggern. Nachdem eine Tachyarrhythmie
erkannt wurde, führt
der Mikroprozessor 19 eine Analyse durch, um zu bestimmen,
ob die Tachyarrhythmie beendet ist. Der Mikroprozessor muss bestimmen,
ob acht aufeinanderfolgende Herzschlagintervalle, die unter jeden
Tachyarrhythmiebereich fallen, vergangen sind. Zusätzlich muss
der Mikroprozessor bestimmen, ob sechs aufeinanderfolgende Mittelwerte
der vier letzten Herzschlagintervalle Zeiten unter der niedrigsten
Tachyarrhythmieschwelle erzeugen.
-
Zusätzlich zur
Verwendung des plötzlichen
Anfalls stellt die implantierbare Einrichtung eine Anzahl programmierbarer
Eigenschaften bereit, die den Arzt in die Lage versetzen, die Art
der im zweiten, dem Ersatzmodus, bereitgestellten Tachyarrhythmieerkennung
und -therapie zu variieren. Zum Beispiel können Stabilitätserkennungskriterien
für Tachyarrhythmiefrequenzbereiche
entweder als „Erkennung", „Stabilität" oder „Aus" ausgeführt werden.
Wenn der programmierte Wert „Erkennung" ist, wird eine Arrhythmie
solange nicht erkannt bis die unten erwähnten Stabilitätskriterien
für diesen
speziellen Bereich erfüllt
wurden. Wenn der programmierte, mit den Stabilitätskriterien für den speziellen
Bereich verbundene Wert „Therapie" ist, können in Abhängigkeit
davon, ob die Stabilitätskriterien
erfüllt
sind, entweder eine Antitachyarrhythmietherapie oder alternativ
Hochspannungsschocks angewendet werden. Wenn zum Beispiel in Verbindung
mit der Verwendung der Erkennung eines plötzlichen Anfalls eine Tachyarrhythmie
als stabil innerhalb des „VT2"-Bereichs erkannt wurde,
kann eine Antitachyarrhythmietherapie für den speziellen Zustand des
Patienten angebracht sein.
-
Alternativ
kann das Scheitern der Erfüllung
der Stabilitätskriterien
für den
speziellen Tachyarrhythmiebereich die Anwendung von Hochspannungsschocks
im Gegensatz zu einer spezialisierten Antitachyarrhythmietherapie
erfordern, wenn für
den speziellen Patienten eine hohe Varianz in der Herzfrequenz ein
Hinweis auf einen bösartigen
Zustand ist. Abschließend
können
die Stabilitätskriterien
für die
speziellen Bereiche als „Aus" programmiert werden.
-
Stabilität, wie in
Verbindung mit der Ersatzsoftware der implantierbaren Einrichtung
verwendet, ist als das Fehlen von Varianz in der Herzschlagfrequenz
definiert. Wenn die Varianz von sechs aufeinanderfolgenden Mittelwerten
von Vier-Herzschlag-Intervallen geringer als oder gleich einer vorher festgelegten
Zeitdauer ist, werden Tachyarrhythmiefrequenzbereiche freigegeben
und jeder Mittelwert wird gemäß eines
Bereiches eingeteilt, bis eine Anzahl von sechs Mittelwerten in
einen Bereich fällt.
Folglich ist das Stabilitätskriterium
erfüllt,
wenn sechs Instanzen in einem bestimmten Bereich identifiziert sind,
sobald die untere Varianz eine Stabilitätsanalyse triggert. Die zum
Zählen
dieser Mittelwerte verwendeten Bins [Kästen] werden dann für eine nachfolgende
Stabilitätserkennung
gelöscht.
-
Alle
vorstehend erwähnten
programmierbaren Eigenschaften können
zusammen mit den anderen, hier besprochenen programmierbaren Eigenschaften
unter Verwendung der Telemetrieschaltung 21 gesetzt werden,
die einen vorher festgelegten Code an eine spezielle RAM-Speicherstelle
schreibt, während
die Telemetrie die Steuerung des Systems ausübt. Wenn die Telemetrie die
Steuerung des Systems freigibt, wird wie vorstehend erwähnt eine
Rückstellung
des Mikroprozessors 19 getriggert und der Mikroprozessor
prüft den
internen RAM 38 auf das Vorhandensein dieser Codes und
löscht
sie, wenn sie vorliegten. Die Inbetriebnahmesoftware des Mikroprozessors
veranlasst ihn dies zu tun und seine (nicht gezeigten) Register
für den
Betrieb der Einrichtung 11 geeignet zu konfigurieren, wenn
sie sich im zweiten, dem Ersatzmodus, befindet. Dementsprechend
kann zum Zeitpunkt der Implantation die Telemetrieschaltung nicht
nur dazu verwendet werden, die implantierbare Einrichtung in einen
ersten Betriebsmodus zu versetzen, sondern auch um eine bestimmte Antitachyarrhythmieerkennung
und -therapie auszuwählen,
die für
den speziellen Patienten geeignet sein kann.
-
Die
Therapie wird von der Software für
jeden der „VT1"- und „VT2"-Frequenzbereiche, die in Tabelle I spezifiziert
sind, vorzugsweise separat behandelt, wohingegen der Bereich „VF" dem Kammerflimmern
entspricht und Defibrillation immer unter Verwendung des Hochspannungschips 17 angewendet
wird. Innerhalb dieser Bereiche können drei verschiedene Therapiestufen
angewendet werden und jede dieser Therapien kann wie der spezielle
Frequenzbereich freigegeben oder gesperrt werden. Wesentlich ist,
dass das Kriterium für
einen plötzlichen
Anfall und das Stabilitätskriterium
auf den nächsthöheren Frequenzbereich,
z. B. „VT2.", angewendet werden,
wenn ein Tachyarrhythmiebereich gesperrt ist.
-
Wenn
eine Tachyarrhythmie in einem bestimmten Bereich erkannt ist, beginnt
die implantierbare Einrichtung, eine Antitachyarrhythmietherapie
der ersten Stufe anzuwenden, dann der zweiten Stufe, dann der dritten
Stufe, wenn diese Stufen freigegeben sind, bis ein Ende der Tachyarrhythmie
ermittelt wurde oder ein höherer
Frequenzbereich erkannt wurde. Wenn zum Beispiel eine Tachyarrhythmie
im „VT1"-Bereich erkannt wurde,
kann eine Anzahl von 0.25–11
Volt Impulsen durch das I/O-Chip 15 auf die „R-Welle" des Herzschlags mit
einer programmierbaren Amplitude und Dauer angewendet werden. Die
Anzahl der Reize (1–15)
kann programmiert werden, wie auch das Intervall bis zur Anwendung
einer zweiten Therapiestufe, wenn die Tachyarrhythmie nicht beendet
ist. Die zweite Therapiestufe weist die gleichen programmierbaren
Parameter wie die erste auf und kann unter Verwendung der Telemetrieschaltung 21 als
Reaktion auf den besonderen Zustand des Patienten programmiert werden.
-
Jeder
der „VT1"- und „VT2"-Bereiche weist einen
zugehörigen
Echtzeitzähler 51 (3)
auf und nachdem die dritte Therapiestufe gewährt wurde, wird keine weitere
Therapie gewährt.
Der Ablauf des zugehörigen Zeitgebers
(ohne ein erkanntes Ende der Tachyarrhythmie oder Neuklassifikation
als Teil eines höheren
Bereichs) bewirkt automatisch den Eintritt in den höheren Bereich
(d. h. entweder „VT2" oder „VF").
-
Alternativ
kann die Therapie 1 bis 7 Hochspannungsschocks umfassen, die durch
das Hochspannungschip 17 angewendet wer den. Diese Schocks
sind in der Spannung (56–756
V), Schockanzahl (1, 2, 3 und 4–7)
und Dauer programmierbar. Zusätzlich
kann auch die Schockmorphologie als monophasig oder bi-phasig programmierbar
sein, wie auf dem Fachgebiet bekannt ist. Nach der Anwendung der
Schocktherapie werden die Frequenzbins und Zähler geleert und für eine programmierbare
Zeitdauer, die mindestens eine Sekunde beträgt, wird keine Therapie bereitgestellt.
Danach wird eine Bradykardietherapie bereitgestellt, z. B. Bedarfs-Pacing.
-
Während der
Zeit in der eine Tachyarrhythmie erkannt wurde, wird eine Zählung der
Anzahl aufeinanderfolgender Mittelwerte durchgeführt, die unter dem niedrigsten
programmierten Tachyarrhythmiefrequenzbereich auftreten. Ein einzelner
Mittelwert, der in einen freigegebenen Tachykardiebereich von Tabelle
I fällt,
unterbricht diese Zählung
und veranlasst sie, erneut zu beginnen. Wenn sechs aufeinanderfolgende
Mittelwerte unter den niedrigsten freigegebenen Tachykardiebereich
fallen (der Zähler
erreicht z. B. 6), wird die Klassifikation im speziellen Tachykardiebereich
als beendet betrachtet. Wenn zusätzlich
acht aufeinanderfolgende Herzschlagperioden, die unter jeden Tachykardiebereich
fallen, abgelaufen sind, wird eine Tachyarrhythmie als beendet betrachtet.
-
Die
vorliegende Erfindung ist nicht auf die Verwendung von Befehlssätzen begrenzt,
die im ROM 37 und dem internen RAM 38 gespeichert
sind. Alles was erforderlich ist, sind zwei alternative Befehlssätzen, die für zusätzliche
Sicherheit im Fehlerfall verfügbar
sind. Jede Art oder Anzahl von Speicherelementen kann verwendet
werden, um diese Anweisungen verfügbar zu machen.
-
Ein
alternatives Ausführungsbeispiel,
das zur Zeit erwogen wird, besteht darin, einen RAM zu verwenden,
um den ersten Betriebsanweisungssatz für den Mikroprozessor 19 zu
speichern und einen zweiten Speicher, der den zweiten Softwaresatz
in einem komprimierten Format speichert. Bei Erkennung eines Fehlers würde der
Mikroprozessor mit Neustarten, Dekomprimieren des komprimierten
zweiten Programmsatz und Schreiben des neu dekomprimierten zweiten
Programmsatz in den RAM agieren, um dabei den ersten Programmsatz
zu überschreiben.
Der Programmspeicher zum Speichern des zweiten komprimierten Programmanweisungssatzes
kann einfach ein anderer ROM sein, und ein derartiges System würde bezüglich seiner schematischen
Darstellung genau wie das in 1 gezeigte
sein. Die zu beachtende Ausnahme zu dieser ist jedoch, dass Code
zum Dekomprimieren des zweiten Softwaresatzes und zu seinem Laden
in den RAM vorzugsweise selbst in einem zusätzlichen ROM gespeichert sein
würde.
-
Zusätzlich ist
die vorliegende Erfindung nicht auf die Verwendung zur Bereitstellung
einer bestimmten Ersatztherapie, z. B. Tachyarrhythmie-Pacing oder
Schocks begrenzt, sondern kann jede Automatie bzw. alle gewünschten
Funktionen umfassen, die normalerweise verloren gehen würden, wenn
der Mikroprozessor 19 als Reaktion auf einen erkannten
Fehler heruntergefahren wird. Als ein weiteres betrachtetes alternatives
Ausführungsbeispiel
kann der zweiter Softwaresatz, der im internen ROM 37 gespeichert
ist, primär
für eine
hoch entwickelte Antibradykardietherapie oder eine andere spezielle
Therapie sorgen, wenn es angemessen ist.
-
Nachdem
auf diese weise verschiedene beispielhafte Ausführungsbeispiele der Erfindung
beschrieben sind, wird es offensichtlich sein, dass verschiedene Änderungen,
Modifikationen und Verbesserungen Fachleuten leicht in den Sinn
kommen.
-
Als
ein Beispiel können
die Hardwareeigenschaften der vorliegenden Erfindung als Softwareeigenschaften
ausgeführt
werden und umgekehrt, ohne den Schutzbereich der Erfindung zu verlassen.
-
In
der Anlage ist als Anhang „A" ein Speicherabbild
für die
bevorzugte Einrichtung 11 beigefügt.
-
In
der Anlage ist als Anhang „B" eine Interruptvektor-ROM-Zusammenfassung für die bevorzugte
Einrichtung 11 beigefügt.
-
-
Allgemeines
Speicherabbild
-
ANHANG
B
Interruptvektor-ROM
