-
HINTERGRUND
DER ERFINDUNG
-
1. Bereich
der Erfindung
-
Die
vorliegende Erfindung bezieht sich auf eine Halteschaltung und insbesondere
auf eine Halteschaltung zum Empfangen von Signalen mit niedriger
Amplitude.
-
2. Stand der
Technik
-
Bei
einer Halbleiterlogikschaltung, die hauptsächlich für einen Betrieb bei hoher Geschwindigkeit ausgelegt
ist, wird seit neuerer Zeit ein Signal mit geringer Amplitude, das
durch einen Emitter-gekoppelten Logikpegel (ECL) dargestellt wird,
in einer Halteschaltung verwendet, die das Signal als eine Eingabe verwendet,
wobei eine Schaltung mit einem bipolarem Transistor (BipTr) herkömmlich verwendet
wird.
-
Unter
Bezug auf die Figur wird ein Beispiel einer herkömmlichen Halteschaltung beschrieben werden.
-
Unter
Bezug auf 8 sind jeweilig
die Kollektoren von bipolaren Transistoren Q21 und Q22, die komplementäre Eingangssignale
EIN und EIN/(im Folgenden bezeichnet das Zeichen "/" die Inversion) als ihre Basiseingaben
eingeben und deren Emitter gemeinsam verbunden sind, sowohl mit
jeweiligen Seitenenden von Widerständen R21 und R22 verbunden,
wobei die entsprechenden anderen Enden mit der höchsten Versorgungsspannung (Vcc) verbunden
sind, als auch mit den Basen von bipolaren Transistoren Q3 und Q4,
die eine Emitterfolgerschaltung bilden.
-
Die
Emitter der bipolaren Transistoren Q23 und Q24 sind entsprechend
mit den Stromquellen I21 und I22 verbunden, und sie sind gebildet,
um die Signale EOUT und EOUT/ auszugeben, und die Emitterspannungen
der bipolaren Transistoren Q23 und Q24 werden an den Basen von bipolaren
Transistoren Q26 bzw. Q25 entsprechend eingegeben.
-
Die
Kollektoren der bipolaren Transistoren Q25 und Q21 und die der bipolaren
Transistoren Q26 und Q22 sind jeweils miteinander verbunden. Der
gemeinsame Emitter eines Stromschalters, der aus den bipolaren Transistoren
Q21 und Q22 gebildet wird, ist mit dem Kollektor eines bipolaren
Transistors Q27 verbunden, der gemeinsame Emitter eines Stromschalters,
der aus den bipolaren Transistoren Q25 und Q26 gebildet wird, ist
mit dem Kollektor eines bipolaren Transistors Q28 verbunden, der
gemeinsame Emitter eines Stromschalters, der aus den bipolaren Transistoren
Q27 und Q28 gebildet wird, ist mit einer Stromquelle I23 verbunden,
und deren Basen empfangen Halteschaltsignale ECLK und ECLK/.
-
Als
Nächstes
wird der Betrieb der in 8 gezeigten
Schaltung mit einem Durchgangszustand und einem Haltezustand beschrieben
werden.
-
Wenn
das Halteschaltsignal ECLK/ sich auf einem aktiven Pegel (einem
hohen Pegel) und das Halteschaltsignal ECLK sich auf einem inaktiven
Pegel (einem niedrigen Pegel) befindet, wird der bipolare Transistor
Q27 eingeschaltet, und der bipolare Transistor Q8 wird ausgeschaltet,
wird der Stromschalter, der aus den bipolaren Transistoren Q25 und Q26
gebildet wird, deaktiviert, und wird der Strom der Stromquelle I23
dem Stromschalter zugeführt,
der aus den bipolaren Transistoren Q21 und Q22 gebildet wird.
-
Wenn
in diesem Fall die Dateneingaben EIN und EIN/ eingegeben werden,
wird einer der bipolaren Transistoren Q21 und Q22, für den ein
Hochpegelsignal als eine Basiseingabe eingegeben wird, eingeschaltet
(er befindet sich im leitenden Zustand) und wird der ande re, für den ein
Niedrigpegelsignal als Basiseingabe eingegeben wird, ausgeschaltet
(er befindet sich im nichtleitenden Zustand). Der Spannungsabfall
aufgrund einer der Lastwiderstände
R21 und R22, die mit dem bipolaren Transistor im eingeschalteten
Zustand verbunden sind, wird erhöht,
was bewirkt, dass dessen Kollektorspannung auf den niedrigen Pegel
sinkt und der Spannungsabfall des Widerstandes, der mit dem bipolaren
Transistor in dem ausgeschalteten Zustand verbunden ist, wird verringert
(oder nicht verringert), wodurch dessen Kollektorspannung auf den
hohen Pegel gebracht wird. Auf diese Weise wird eine Spannungsdifferenz in
den Kollektorspannungen der bipolaren Transistoren Q21 und Q 22
erzeugt, die von dem Emitterfolger der bipolaren Transistoren Q
23 und Q24 empfangen wird und als eine Spannungsdifferenz der Ausgänge EOUT
und EOUT/ ausgegeben wird.
-
Diese
Bedingung ist der Durchlasszustand der Halteschaltung, so dass sie
auf eine Weise arbeitet, die ähnlich
einem allgemeinen ECL Logikpuffer ist.
-
In
dem Haltezustand geht das Halteschaltsignal ECLK/ auf den niedrigen
Pegel und das Halteschaltsignal ECLK auf den hohen Pegel, wird der
aus den bipolaren Transistoren Q25 und Q26 gebildete Stromschalter
aktiviert und wird der aus den bipolaren Transistoren Q21 und Q22
gebildete Stromschalter deaktiviert.
-
Von
den bipolaren Transistoren Q25 und Q26, die einen Stromschalter
bilden, wird der Kollektor des bipolaren Transistors Q25, der durch
Rückkopplung
das Ausgangssignal EOUT an die Basis eingibt, mit dem Kollektor
des bipolaren Transistors Q21 verbunden, und dessen Signal wird
an die Basis des bipolaren Transistors Q23 eingegeben, der eine Emitterfolgerschaltung
bildet, die das Ausgangssignal EOUT/ von dem Emitter ausgibt. Der
Kollektor des bipolaren Transistors Q26, der durch Rückkopplung
das Ausgangssignal EOUT an die Basis eingibt, wird mit dem Kollektor
des bipolaren Transistors Q22 verbunden und dessen Signal wird an
die Basis des bipolaren Transistors Q24 eingegeben, der eine Emitterfolgerschaltung
bildet, die das Ausgangssignal EOUT von dem Emitter ausgibt. Daher
wird der bipolare Transistor Q25 oder Q26, dessen Kollektor mit
dem Kollektor des bipolaren Transistors Q21 oder Q22 verbunden ist,
dessen Kollektor sich auf dem niedrigen Pegel befindet, eingeschaltet,
so dass er in den gehaltenen Zustand geht und die Daten halten kann
(wenn z. B. die Kollektorspannung des bipolaren Transistors Q21
auf dem niedrigen Pegel ist, wird der bipolaren Transistor Q25 eingeschaltet
und dessen Kollektorspannung wird auf dem niedrigen Pegel gehalten).
-
Diese
An des Schaltungsaufbaus ist z. B. in "Digest of Technical Papers, pp. 38–39, ISSCC, 1989" beschrieben.
-
Einer
der Faktoren, der die Betriebsgeschwindigkeit der Halteschaltung
mit diesem herkömmlichen
ECL-Stromschalter bestimmt, ist die Anwortgeschwindigkeit des gemeinsamen
Kollektoranschlusses. Wenn dieser Anschluss nicht bei hoher Geschwindigkeit
arbeiten kann, wird es unerheblich, selbst wenn das Treibervermögen des
nachfolgenden Emitterfolgers erhöht
wird (es ist nicht möglich, eine
hohe Betriebsgeschwindigkeit zu erreichen).
-
Da
dieser Anschluss mit einem Stromschalter zum Halten verbunden ist,
wird allerdings dessen Kapazität
erhöht,
was ein Faktor beim Verhindern eines Hochgeschwindigkeitsbetriebes
wird.
-
Darüber hinaus
tritt dort noch ein weiteres Problem auf, dass z. B. bei einer Schaltung,
bei der viele bipolare Transistoren verwendet werden, die Fläche, die
durch die Halteschaltung belegt wird, aufgrund der großen Fläche eines
einzelnen Elementes der bipolaren Transistoren als Ganzes groß wird.
-
Bei
Berücksichtigung
einer neueren Entwicklung bei synchronen Schaltungen, in denen Registerschaltungen,
die zwei Halteschaltungen verwenden, durch Takte gesteuert werden,
die für
Eingabe und Ausgabe verwendet werden, werden Multibit-Konfigurationen,
bei denen die Anzahl der Dateneingabe und -augabe erhöht wird,
und dergleichen eingeführt, wobei
diese Tatsache ein wesentlicher Teil des Problems zur Bestimmung
der Chipfläche
wird.
-
Die
US-4,970,406 A offenbart eine rückstellbare
Halteschaltung mit einem verbesserten Rückstellbetrieb, wobei die Folgerschaltung
und die Halteschaltung aus bipolaren Transistoren bestehen. Die Stromquelle
ist mit einer gemeinsamen Quelle des Differenzpaars der Transistoren
gekoppelt.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Daher
ist es eine Aufgabe der vorliegenden Erfindung, eine Halteschaltung
bereitzustellen, die eine hohe Geschwindigkeit in den Durchlassbetrieb erreichen
kann.
-
Eine
andere Aufgabe der vorliegenden Erfindung ist es, eine Halteschaltung
bereitzustellen, die eine Verringerung in der benötigten Fläche bei
einer Halteschaltung erreichen kann, die Eingangssignale mit geringer
Amplitude verarbeitet.
-
Um
diese Aufgaben zu erreichen, hat die Halteschaltung der vorliegenden
Erfindung einen ersten bipolaren Transistor, der zwischen einen
ersten Knoten und einen zweiten Knoten geschaltet ist und eine Basis
aufweist, die mit einem ersten Eingangsanschluss verbunden ist,
einen zweiten bipolaren Transistor, der zwischen einen dritten Knoten
und den zweiten Knoten geschaltet ist und eine Basis aufweist, die
mit einem zweiten Eingangsabschluss verbunden ist, ein erstes Widerstandselement,
das zwischen eine erste Versorgungsleitung und den ersten Knoten
geschaltet ist, ein zweites Widerstandselement, das zwischen die
erste Versorgungsleitung und den dritten Knoten geschaltet ist,
einen ersten MOS-Transistor,
der zwischen den ersten Knoten und einen vierten Knoten geschaltet
ist und ein Gate aufweist, einen zweiten MOS-Transistor, der zwischen
den dritten Knoten und den vierten Knoten geschaltet ist und ein
Gate aufweist, eine erste Stromquelle, die mit dem zweiten Knoten
verbunden ist und während
einer ersten Zeitspanne arbeitet, eine zweite Stromquelle, die mit
dem vierten Knoten verbunden ist und während einer zweiten Zeitspanne
arbeitet, eine erste Signalübertragungsschaltung,
die zwischen den ersten Knoten und das Gate des zweiten MOS-Transistors
geschaltet ist und eine zweite Signalübertra gungsschaltung, die zwischen
den dritten Knoten und das Gate des ersten MOS-Transistors geschaltet
ist.
-
Daher
ist es möglich,
hinsichtlich der Verzögerungszeit
in den Durchlasszustand von der Eingabe zu der Ausgabe über einen
Ausgabeemitterfolger eine Steigerung der Betriebsgeschwindigkeit
von z. B. ungefähr
20% im Vergleich zum Stand der Technik zu erreichen.
-
Gleichzeitig
ist es auch möglich, über die
Ersetzung der bipolaren Transistorelemente in dem Stromschalter
zum Haltebetrieb mit den MOS-Transistorelementen die Fläche in dem
Layout zu verringern.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
Diese
und andere Aufgaben, Eigenschaften und Vorteile der vorliegenden
Erfindung werden von der folgenden Beschreibung in Zusammenhang
mit den beiliegenden Zeichnungen offensichtlicher, bei denen:
-
1 ein Schaltdiagramm ist,
das den Aufbau des ersten Ausführungsbeispiels
der vorliegenden Erfindung zeigt;
-
2 ein Schaltdiagramm ist,
das den Aufbau des zweiten Ausführungsbeispiels
der vorliegenden Erfindung zeigt;
-
3 ein Schaltdiagramm ist,
das den Aufbau des dritten Ausführungsbeispiels
der vorliegenden Erfindung zeigt;
-
4 ein Schaltdiagramm ist,
das den Aufbau des vierten Ausführungsbeispiels
der vorliegenden Erfindung zeigt;
-
5 ein Schaltdiagramm ist,
das den Aufbau des fünften
Ausführungsbeispiels
der vorliegenden Erfindung zeigt;
-
6 ein Diagramm ist, das
die Schnittstruktur eines bipolaren Transistors und eines MOS-Transistors
zeigt;
-
7 ein Schaltdiagramm ist,
das den Aufbau des Pegelwandlers des zweiten Ausführungsbeispiels
zeigt; und
-
8 ein Schaltdiagramm ist,
das den Aufbau der herkömmlichen
Halteschaltung zeigt.
-
DETAILLIERTE
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
-
Unter
Bezug auf die Zeichnungen werden die Ausführungsbeispiele der vorliegenden
Erfindung beschrieben.
-
Eine
Halteschaltung nach dem ersten Ausführungsbeispiel der vorliegenden
Erfindung ist in 1 gezeigt.
-
Unter
Bezug auf 1 sind die
Kollektoren C1 und C2 von bipolaren Transistoren Q1 und Q2, die
Eingangssignale EIN und EIN/ als Basiseingänge empfangen, zwischen den
entsprechenden Enden von Widerständen
R1 und R2 geschaltet, deren entsprechenden anderen Enden mit einer
Stromzufuhr Vcc auf der Seite der hohen Spannung und mit der Basis
von bipolaren Transistoren Q und Q4 verbunden sind, die eine Emitterfolgerschaltung
bilden.
-
Die
Emitter der bipolaren Transistoren Q und Q4 sind mit Stromquellen
I1 bzw. I2 und Ausgabeanschlüssen
EOUT und EOUT/ verbunden, und die Emitter der bipolaren Transistoren
Q und Q4 sind mit Gates von N-Kanal-MOS-Transistoren M2 bzw. M1 verbunden.
Jede der Stromquellen I1 und I2 enthält einen MOS-Transistor mit
einem Gate, der eine Vorspannung zum Betrieb dieser MOS-Transistoren
im Sättigungsbetrieb
empfängt.
-
Zusätzlich sind
die Drains der MOS-Transistoren M1 und M2 mit dem gemeinsamen Knoten
C1 und C2 verbunden, die mit Lastwiderständen R1 und R12 verbunden sind.
-
Ein
MOS-Transistor M3 ist mit dem gemeinsamen Emitter eines Stromschalters
für den
Durchlassbetrieb verbunden, der aus den bipolaren Transistoren Q1
und Q gebildet wird, und ein MOS-Transistor M4 ist mit der gemeinsamen
Quelle eines Stromschalters zum Halten verbunden, der aus den MOS-Transistoren
M1 und M2 gebildet ist.
-
Der
Halteschalter wird gebildet, indem dieselben bipolaren Transistoren
wie in dem Stand der Technik für
die Elemente benutzt werden, die die Betriebsgeschwindigkeit bestimmen,
und indem MOS-Transistoren für
die Elemente benutzt werden, die nicht so wichtig hinsichtlich der
Geschwindigkeit sind. Hier bedeutet ein Betrieb, der hohe Geschwindigkeit
erfordert, einen für
den die Verzögerungszeit von
Eingabe zur Ausgabe in den Durchlasszustand klein sein muss.
-
Kurz
formuliert, wird ein Bipolar-Transistor-Stromschalter für den Durchlassbetrieb
benutzt, aber in einem Stromschalter für den Haltebetrieb wird er
durch einen Differenzialverstärker
mit MOS-Transistoren ersetzt. Außerdem wird das Stromschalten dieser
Stromschalter durch das Einschalten/Ausschalten der Gatesignale
für die
MOS-Transistoren erreicht, die als die entsprechenden Stromquellen verbunden
sind.
-
Ein
Betriebssteuersignal (Taktsignal) CLK der Halteschaltung und das
invertierte Signal des Taktsignals, das über einen Inverter INV erhalten wird,
werden an die Gates der MOS-Transistoren
M4 bzw. M3 eingegeben.
-
Weiterhin
ist einer der MOS-Transistoren M1 und M2, wobei das Drain des MOS-Transistors M1 durch
Rückkopplung
das Ausgangssignal EOUT an dem Gate eingibt, mit dem Kollektor des
bipolaren Transistors Q1 an einem Knoten C1 verbunden und gibt an
die Basis des bipolaren Transistors Q ein, der einen Emitterfolger
bildet, der das Ausgangssignal EOUT/ von dem Emitter ausgibt. Das
Drain des MOS-Transistors M2, der durch Rückkopplung das Ausgangssignal
EOUT/ an das Gate ausgibt, ist mit dem Kollektor des bipolaren Transistors
Q an einem Knoten C1 verbunden und wird an die Basis des bipolaren
Transistors Q4 eingegeben, der einen Emitterfolger bildet, der das
Ausgangssignal EOUT ausgibt.
-
Als
Nächstes
wird der Betrieb der Halteschaltung beschrieben werden.
-
Wenn
das Taktsignal CLK, das das Signal zur Steuerung des Betriebes des
Haltebetriebes ist, sich auf einem niedrigen Pegel befindet, wird
der MOS-Transistor M4 ausgeschaltet und der MOS-Transistor M3 eingeschaltet,
wodurch die Halteschaltung auf den Zustand des Durchlassbetriebes gebracht
wird.
-
Der
EIN-Strom des MOS-Transistors M3 wird dem Stromschalter über die
bipolaren Transistoren Q1 und Q zugeführt, und einer der bipolaren Transistoren
Q1 und Q wird eingeschaltet, während der
andere in Übereinstimmung
mit dem derzeitigen Spannungsunterschied zwischen den Eingängen EIN
und EIN/ausgeschaltet wird.
-
Unter
der Annahme, dass das Dateneingangssignal EIN sich auf einem hohen
Pegel befindet und dass das Dateneingangssignal EIN/sich auf einem
niedrigen Pegel befindet, wird der bipolare Transistor Q1 eingeschaltet,
so dass ein Strom in den Widerstand R1 fließt, wodurch die Spannung des
Knotens C1 auf den niedrigen Pegel gebracht wird. Da der bipolare
Transistor Q sich andererseits in dem ausgeschalteten Zustand befindet,
wird andererseits kein Spannungsabfall durch den Widerstand R2 bewirkt,
wodurch die Spannung des Knotens C2 auf den hohen Pegel Vcc der
Stromzufuhrspannung gebracht wird.
-
Die
Spannung der Knoten C1 und C2 fällt
um ungefähr
0,8 V durch den Emitterfolger, der durch die bipolaren Transistoren
Q und Q4 gebildet wird, und die Ausgangssignale EOUT/ und EOUT werden
als niedriger Pegel bzw. hoher Pegel ausgegeben.
-
Wenn
der Spannungsunterschied zwischen den Knoten C1 und C2 zu dieser
Zeit als ΔV
bezeichnet wird, wird die Spannung der Ausgangssignale EOUT/ und
EOUT durch die folgenden Gleichungen (1-a) und (1-b) dargestellt. EOUT = Vcc – 0,8 [v] (1-a) EOUT/ = Vcc – 0,8 – [v] – ΔV (1-b)
-
Wenn
als Nächstes
das Taktsignal CLK auf den hohen Pegel steigt, geht die Halteschaltung
auf den Haltebetriebszustand, wodurch der MOS-Transistor M4 eingeschaltet
wird und der MOS-Transistor M3 ausgeschaltet
wird und der EIN-Strom des MOS-Transistors M4 an die Differenzialpaar MOS-Transistoren
M1 und M2 zugeführt
wird. Wenn in diesem Fall das Datenausgangssignal EOUT sich auf
dem hohen Pegel und das Datenausgangssignal EOUT/ sich auf dem niedrigen
Pegel befindet, wird der MOS-Transistor M1 eingeschaltet und der MOS-Transistor
M2 ausgeschaltet, so dass die Stromzufuhr an dem Widerstand R1 aufrechterhalten wird,
das Spannungsverhältnis
stabil ist, wobei die Spannung des Knotens C 1 auf einem niedrigen
Pegel gehalten wird und die Spannung des Knotens C2 unverändert auf
dem hohen Pegel gehalten wird, wodurch die Schaltung in den Haltezustand
gebracht wird.
-
Um
allerdings die Schaltung auf eine stabile Weise in den Haltezustand
zu bringen, ist eine Bedingung erforderlich, die sich etwas von
dem herkömmlichen
bipolaren Transistor-Stromschalter
unterscheidet.
-
Die
Bedingung ist, dass der Spannungsunterschied ΔV zwischen den Datenausgängen EOUT und
EOUT/, die die Gateeingänge
zu den Differenzialpaar-MOS-Transistoren M1 und M3 sind, auf einen geringfügig größeren Wert
eingestellt wird. Der Grund dafür
ist die Tatsache, dass ein MOS-Differenzialverstärker im Vergleich mit einem
Bipolar-Transistor-Verstärker eine
geringere Leistung bei einem sehr geringen Spannungsunterschied
aufweist und eine größere Variation
der Kennlinien zwischen den Bauteilen aufweist, die die Differenzpaare
bilden. Mit anderen Worten ist im Gegensatz zu dem Wert von ΔV von ungefähr 0,2 V
oder mehr für
den bipolaren Transistor für
den MOS-Transistor notwendig, 0,4 bis 0,5 V oder mehr aufzuweisen.
-
Da
allerdings der als der Ausgang erforderliche Spannungsunterschied
durch die Schaltungen der nächsten
und der nachfolgenden Stufe bestimmt wird, kann die Halteschaltung
des Ausführungsbeispiels
auf viele Beispiele angewendet werden, bis auf die Fälle, bei
denen eine geringe Amplitude von 0,2 bis 0,3 V absolut notwendig
ist.
-
Eine
Signalübertragung
hoher Geschwindigkeit ist für
den Pfad von den Dateneingängen
EIN und EIN/ zu den Datenausgängen
EOUT und EOUT/ im Durchlasszustand notwendig, und die Betriebsgeschwindigkeit
hängt in
diesem Fall stark von der Ausgangslastkapazität und der Zusatzkapazität der Knoten
C1 und C2 unter der Bedingung von konstanten Strommengen ab, die
durch den MOS-Transistor M3 und die Stromquellen E1 und E2 eingestellt
werden.
-
Da
sich allgemein die Ausgangslasten als relativ groß erweisen,
werden die Gateeingangskapazitäten
der MOS-Transistoren M1 und M2 gemäß der Tatsache nicht stark
beeinflusst (eine ähnliche
Situation gilt auch für
die Basiseingangskapazitäten
der herkömmlichen
Halteschaltung).
-
Dagegen
hängen
die zusätzlichen
Kapazitäten
an den gemeinsamen Anschlüssen
C1 und C2 an den Kollektoranschlüssen,
den Basisanschlüssen und
den Widerständen
ab und werden durch die Bauteile bestimmt, die die Schaltung bilden.
Unter diesen weist der Kollektoranschluss eine große Fläche auf, so
dass daher die P-N-Übergangskapazität groß ist und
den größten Teil
der Lastkapazität
des Anschlusses C1 oder C2 dominiert.
-
Dieses
Ausführungsbeispiel
hat die Wirkungsweise, dass es aufgrund der Tatsache, dass die Anzahl
der benutzten Kollektoranschlüsse
eins im Vergleich mit zwei in dem herkömmlichen Beispiel ist, es möglich ist,
die zusätzliche
Kapazität
an den Knoten C1 und C2 zu verringern.
-
In 6 ist eine typische Querschnittsansicht
des bipolaren Transistors und des MOS-Transistors gezeigt. Der Kollektorbereich
des bipolaren Transistors bedeckt einen großen Bereich, der geformt ist,
um die Basis und den Emitter-diffundierten Bereich zu umge ben, und
dessen Kapazität
als eine Übergangskapazität zwischen
der N-epitaktischen Kollektorschicht (N-epi) und dem Substrat P-sub
als auch dem P-Bereich der Basis dargestellt wird.
-
Dagegen
ist der Drainbereich des MOS-Transistors nur der schmale Bereich
der N+ -diffundierten Schicht, die in der Nähe der Substratoberfläche gebildet
wird und dies aufgrund der Tatsache geschieht, dass der MOS-Transistor
nur in der Nähe
der Substratoberfläche
unter dem Gate (G) gebildet wird und dass die Fläche des Drain hauptsächlich als
ein Bereich zum Auslassen eines elektrischen Kontaktes mit der Oberfläche dient.
-
Zum
Beispiel zeigt ein Vergleich der Größe der zwei Bauelemente (bei
gleichem Stromverbrauch), die für
eine Halteschaltung nach einem BiCMOS-Herstellungsverfahren bei
einem 0,6 Mikrondesign verwendet werden, dass die Drainkapazität des MOS-Transistors
ungefähr
15 fF im Gegensatz zu ungefähr
120 fF der Kollektorkapazität
des bipolaren Transistors beträgt.
-
Diese
Verringerung des Kapazitätswerts trägt zu einer
Verbesserung der Antwortgeschwindigkeit der Knoten C1 und C2 in
der Halteschaltung von 1 bei,
wodurch eine Verbesserung von ungefähr 20% der Verzögerungszeit
verwirklicht wird.
-
Da
die Fläche
des Bauteils des bipolaren Transistors als Ganzes groß ist, ist
es darüber
hinaus möglich,
die Gesamtfläche
der Halteschaltung zu reduzieren, indem er durch den MOS-Transistor
ersetzt wird. Der Grund, dass eine geringere Fläche erreicht werden kann, ist
der Unterschied in den Flächen
der Kollektorbereiche und der Drainbereiche.
-
Im
Vergleich mit der gesamten Halteschaltung ist es möglich, die
Fläche
um ungefähr
20 bis 30% im Vergleich mit der herkömmlichen Halteschaltung zu
verringern. Der Effekt dieser Verringerung der Fläche bewirkt
eine Verringerung in der Länge der
Verbindungsverdrahtung, so dass die Ausbreitungsverzögerung der
Signale aufgrund der Verdrahtungskapazität auch verbessert (verringert)
werden kann.
-
Als
Nächstes
wird unter Bezug auf 2 ein zweites
Ausführungsbeispiel
der vorliegenden Erfindung beschrieben werden.
-
Anstelle
der Emitterfolgerschaltung mit den Knoten C1 und C2 als Eingänge in der
Halteschaltung nach dem ersten Ausführungsbeispiel wird, wie in 2 gezeigt, eine Pegelwandelschaltung
LC zwischen den Knoten C1 und C2 geschaltet, und es werden die Amplituden
der Ausgangssignale MOUT und MOUT/ auf den Signalpegel des MOS-Transistors erweitert
und als die Ausgänge
benutzt. Die Schaltungsstruktur der Pegelwandelschaltung LC ist
in 7 gezeigt. Die Schaltung
LC weist einen P-Kanal-MOS-Transistor
M11 (PMOSTr), einen P-Kanal-MOS-Transistor M12, einen N-Kanal-MOS-Transistor M13 (NMOSTr),
einen N-Kanal-MOS-Transistor M14, einen P-Kanal-MOS-Transistor M15, einen P-Kanal-MOS-Transistor
M16, einen N-Kanal-MOS-Transistor M17 und einen N-Kanal-MOS-Transistor
M18 auf. Jeder der P-Kanal-MOS-Transistoren ist mit einem der Knoten
C1 und C2 verbunden, und jeder der P-Kanal-MOS-Transistoren wirkt
als ein Lastelement zur Steuerung eines Stroms. Die N-Kanal-MOS-Transistoren
M13 und M14 und die N-Kanal-MOS-Transistoren M17 und M18 sind als
eine Stromspiegelschaltung geschaltet. Solch eine Pegelwandelschaltung LC
empfängt
den ECL-Pegel und gibt den COMS-Pegel in Abhängigkeit von dem angegebenen
ECL-Pegel aus. In diesem Fall des Ausführungsbeispiels, das als eine
Schaltung für
die Bearbeitung von Signalen des MOS-Transistor-Pegels in der nächsten (nicht
gezeigten) Zustandsschaltung dient, werden die Ausgangssignale MOUT
und MOUT/ als Signale benutzt, die zurück zu den Gates der Differenzialpaar-MOS-Transistoren
M31 und M32 zum Halten geführt
werden. In diesem Fall kann ein großer Wert als die Gate-Spannungsdifferenz
der Differenzial-MOS-Transistoren
M31 und M32 gesichert werden, ohne von der Spannungsamplitudendifferenz ΔV der Knoten
C1 und C2 abzuhängen,
so dass die Erfordernisse des Einstellens der Ausgangsamplitudendifferenz ΔV auf eine
in dem ersten Ausführungsbeispiel
beschriebenen etwas großen
Wert unnötig gemacht
werden kann.
-
Als
Nächstes
wird unter Bezug auf 3 ein drittes
Ausführungsbeispiel
der vorliegenden Erfindung beschrieben werden. Wie in 3 gezeigt, wird die Halteschaltung
erhalten, indem entsprechend Widerstände R43 und R44 zwischen den
Ausgabeanschlüssen EOUT/
und EOUT und den Konstantstromquellen E41 und E42 in die Emitterfolgerschaltung
der Halteschaltung des ersten Ausführungsbeispiels eingefügt werden
und Ausgangssignale mit Spannungen eingegeben werden, die durch
die Durchleitung durch die Widerstände R43 und R44 an die entsprechenden
Gates der Differenzpaar-MOS-Transistoren M42 und M41 zum Halten abgefallen
sind. Jede der Stromquellen E41 und E42 weist einen MOS-Transistor
mit einem Gate auf, das die Vorspannung zum Betrieb dieser MOS-Transistoren in dem
Sättigungsmodus
empfängt.
-
Wenn
die Gatespannung der Differenzialpaar-MOS-Transistoren M42 und M41
durch Widerstände
wie oben abgesenkt wird, ist es möglich, das Verstärkungsvermögen der
Differenzpaar-MOS-Transistoren M42 und M41 unter der Bedingung einer
konstanten Signalspannungsdifferenz zu erhöhen.
-
Dies
ist so, weil der Unterschied zwischen den Kapazitäten (Stromtreiberkapazitäten) der
zwei MOS-Transistoren, die das Differenzpaar bilden, groß wird,
und auf diese Weise ist es möglich,
die Ausgangsamplitude ΔV
zu verringern. Wenn allerdings die Gatespannung zu stark verringert
wird, dann fällt
die Drainspannung einer Spannungsquelle M44 zum Haltebetrieb übermäßig ab,
wodurch die Stromflussrate verringert wird, was eine Verengung der
Signalamplitude selbst unter einen bestimmten Wert bewirkt. Aus
diesem Grund werden die Widerstandswerte der Widerstände R43
und R44 eingestellt, um die Gatespannungen zu optimieren.
-
Als
Nächstes
wird unter Bezug auf 4 ein viertes
Ausführungsbeispiel
der vorliegenden Erfindung beschrieben. Die Halteschaltung verzichtet
auf die Emitterfolgerschaltung in der Halteschaltung nach dem ersten
Ausführungsbeispiel,
und die Knoten C1 und C2 sind mit den Datenausgängen EOUT/ und EOUT verbunden.
-
Zusätzlich werden
den Gates eines Differenzialpaar-MOS-Transistors M51 und M52 zum
Haltebetrieb die Datenausgangssignale EOUT und EOUT/ zugeführt.
-
Bei
diesem Ausführungsbeispiel
wird der Emitterfolger, der aus bipolaren Transistoren gebildet wird,
weggelassen, so dass es unvorteilhaft ist, wenn die Ausgabelastkapazität groß ist, aber
dies ermöglicht
es, die Anzahl der Bauteile und der Stromverbrauch zu verringern,
wenn die Lasten relativ gering sind.
-
Unter
Bezug auf 5 wird ein
fünftes
Ausführungsbeispiel
der vorliegenden Erfindung beschrieben. Dieses Ausführungsbeispiel
weist zwei Halteschaltungen EL nach dem unter Bezug auf 4 beschriebenen vierten
Ausführungsbeispiel auf,
wobei ein Steuersignal CLK gemeinsam diesen Halteschaltungen zugeführt wird,
separate Dateneingangssignale EIN1 und E1N1/ bzw. EIN2 und EIN2/ an
die zwei Halteschaltungen eingegeben werden und E1/ und E1 und E2/
und E2 von den zwei Halteschaltungen ausgegeben werden.
-
Diese
Ausgaben E1/ und E1 bzw. E2/ und E2 werden an eine Emitterfolgerschaltung
eingegeben, die aus doppelten Emitter-bipolaren Transistoren Q61
bis Q64 gebildet ist, wobei eine verdrahtete ODER-Logikschaltung
nach den Kombinationen einer positiven und negativen Logik gebildet
wird, wodurch die Ausgaben EOUT1 bis EOUT4 der Emitterfolgerschaltung
nur produziert werden, wenn eine der vier Ausgaben auf einen niedrigen
Pegel gesetzt wird, während
die übrigen
drei auf einen hohen Pegel nach der Kombination der Eingangssignale
gesetzt sind.
-
Dieser
Dekoderschaltungsbetrieb ist der Betrieb in dem Durchlasszustand,
wenn das Steuersignal CLK sich auf dem niedrigen Pegel befindet,
und wenn das Steuersignal CLK sich auf dem hohen Pegel befindet,
werden die Eingangssignale durch entsprechende Halteschaltungen
gehalten, so dass die Dekoderausgabe auch festgestellt ist.
-
Die
Stromquellen für
die verdrahtete ODER-Schaltung sind die vier von I61 bis I64, die den
Quellen für
zwei der herkömmlichen
Halteschaltungen gleichen. Diese Stromquellen I61 bis I64 werden
auch aus MOS-Transistoren gebildet, und jedes der Gates empfängt die
Vorspannung, um diese MOS-Transistoren in dem Sättigungsmodus zu betreiben.
Nach diesem Ausführungsbeispiel
ist es nämlich
möglich,
die Wirkung des Einbaus einer Deko derschaltung in eine Halteschaltung
ohne Erhöhung
des Stromverbrauches zu verwirklichen.
-
Wie
oben beschrieben ist es auch möglich, bezüglich der
Verzögerungszeit
in dem Durchlasszustand von der Eingabe zu der Ausgabe über einen Ausgabeemitterfolger
die Betriebsgeschwindigkeit um ungefähr 20% im Vergleich mit dem
Stand der Technik zu erhöhen.
-
Nach
der vorliegenden Erfindung ist es gleichzeitig möglich, durch die Ersetzung
der bipolaren Transistorelemente in einen Stromschalter zum Haltebetrieb
mit den MOS-Transistorelementen
die Fläche
in dem Layout zu verringern.
-
Nach
der vorliegenden Erfindung ist es darüber hinaus möglich, die
Anzahl der Bauteile und den Stromverbrauch durch Streichen des Emitterfolgers und
durch direkte Eingabe der gemeinsamen Knoten an die Gate der MOS-Transistoren
zum Halten zu verringern. Weiterhin ist es möglich, eine Dekoderschaltung
mit einer Halteschaltung zu bilden, die den Anstieg in dem Stromverbrauch
z. B. durch Kombinieren der Halteschaltung nach dem ersten Ausführungsbeispiel
mit einer verdrahteten ODER-Logikschaltung, die aus bipolaren Transistoren
gebildet wird, zu unterdrücken.