DE69629974T2 - Verfahren zur Herstellung einer integrierten Schaltung mit komplementären Bipolartransistoren - Google Patents

Verfahren zur Herstellung einer integrierten Schaltung mit komplementären Bipolartransistoren Download PDF

Info

Publication number
DE69629974T2
DE69629974T2 DE69629974T DE69629974T DE69629974T2 DE 69629974 T2 DE69629974 T2 DE 69629974T2 DE 69629974 T DE69629974 T DE 69629974T DE 69629974 T DE69629974 T DE 69629974T DE 69629974 T2 DE69629974 T2 DE 69629974T2
Authority
DE
Germany
Prior art keywords
layer
emitter
opening
conductivity
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69629974T
Other languages
English (en)
Other versions
DE69629974D1 (de
Inventor
James D. Melbourne Village Beasom
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Corp
Intersil Americas LLC
Original Assignee
Intersil Americas LLC
Intersil Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Americas LLC, Intersil Inc filed Critical Intersil Americas LLC
Application granted granted Critical
Publication of DE69629974D1 publication Critical patent/DE69629974D1/de
Publication of DE69629974T2 publication Critical patent/DE69629974T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826Combination of vertical complementary transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222Bipolar technology
    • H01L21/8228Complementary devices, e.g. complementary transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only

Description

  • Die Erfindung betrifft die Herstellung einer Halbleiterschaltung und insbesondere ein Verfahren zur Herstellung eines integrierten Schaltungsaufbaus mit komplementären Bipolartransistoren, wobei anfänglich eine undotierte erste polykristalline Halbleiterschicht Verwendung findet, die einen Diffusionskoeffizient für die Störstellen von zumindest um eine Größenordnung höheren Wert als der eines einfachen kristallinen Materials hat. Dadurch soll eine flächige seitliche Ausdehnung der basisformierenden Störstellen zur Diffusion bis an die Eckbereiche eines darunter liegenden inneren Basisbereichs erleichtert werden und zwar in einen Oberflächenbereich, von welchem die Emitter-Störstellen von einer zweiten polykristallinen Halbleiterschicht ausdiffundiert werden.
  • Da bei der Herstellung komplementärer doppelter Mehrfach-Bipolartransistoren üblicherweise zwei separate Dotiermasken für den Emitter und zwei hochdotierte Emitterimplantate zusätzlich zu zwei äußeren Basisdotiermasken verwendet, sowie zwei hochdotierte äußere Basisimplantate benutzt werden, sind die Kosten und der Zeitzyklus unerwünscht hoch.
  • Ein Vorschlag zur Reduzierung der Komplexität solcher Masken wie sie in der US-PS-5175607 offenbart sind, benötigen nur zwei Implantate zur Dotierung der polykristallinen Basis und Emitter für beide Polaritäten der Transistoren. Einen Schnitt durch die Architektur im Zustand der Emitterformation durch dieses Verfahren (entsprechend 3L der US-PS-5175607) ist schematisch in 1 dargestellt. Daraus ist zu entnehmen daß die NPN-Anordnung 1 einen herkömmlichen doppelten polykristallinen Transistoraufbau hat, bei welchem die Emitterschicht 13 sich seitlich über die Basis-Kontaktschicht 11 erstreckt. Diese Erstreckung der polykristallinen Emitterschicht ermöglicht, daß der obere Bereich der Emitterschicht 13 breiter als die Breite des Spaltes in der Basiskontaktschicht 11 ist, durch welchen die Basis kontaktiert wird und welche die Breite des Emitterübergangs definiert (der für eine möglichst hohe Frequenzleistung gering sein soll). Die obere Breite kann so groß wie benötigt gemacht werden, um den Emitterkontakt zu erstellen (wobei das Kontaktmetall 19 auf der polykrisallinen Emitterschicht 13 liegt) und ermöglicht Ausrichtungstoleranzen unabhängig von der schmalen Öffnung in der polykristallinen Basisschicht, wodurch die Leistungsfähigkeit für hohe Frequenzen verbessert wird.
  • Die PNP-Anordnung gemäß 1 hat keine konventionelle doppelte polykristalline Struktur. Bei dieser PNP-Anordnung wird die polykristalline Emitterschicht 15 auf der Oberfläche der Basis vor der Ausbildung der polykristallinen Basiskontaktschicht 17 erstellt. Die Breite des Emitters wird durch die Breite des polykristallinen Emitterstreifens bestimmt. Dieser Streifen wird mit vertikalen Seitenwänden ausgebildet, um die Ausbildung von seitlichen Zwischenräumen 16 zu ermöglichen, welche die polykristalline Emitterschicht 15 und die polykristalline Basis-Kontaktschicht 17 voneinander trennen. Die polykristalline Basisschicht 17 wird niedergeschlagen und ausgeformt, nachdem die Zwischenräume hergestellt wurden.
  • Als Ergebnis dieser Struktur ist der Emitterkontakt notwendigerweise schmamer als der Emitterübergang (dessen Breite durch die Breite des Kontaktes zwischen der polykristallinen Emitterschicht 15 und dem Inselbereich definiert ist, da die Emitterdotierung von der polykristallinen Emitterschicht 15 in die Basis diffundiert nachdem die polykristalline Emitterschicht ausgeformt worden ist). Dies ist der Fall, wenn der Emitterkontakt unmittelbar über dem Emitter ausgebildet wird, wie in 1 dargestellt. Ein breiterer als der gewünschte Emitter kann erforderlich sein, um den schmalsten Emitterkontakt anzupassen, welcher in diesem Fall erstellt werden kann.
  • In der diagrammatischen Darstellung gemäß 1A kann ein breiter Kontakt, wie mit dem Bezugszeichen 14 angedeutet, verwendet werden, wenn er auf einem entfernt liegenden Teil der nicht mit der Basis in Verbindung stehenden polykristallinen Emitterschicht 15 ausgebildet wird. Der Nachteil eines solchen entfernt angeordneten Kontaktes besteht darin, daß der Emitterstrom seitlich durch die polykristalline Emitterschicht 15 vom Emitterkontakt 14 zum Emitter fließen muss, wodurch sich ein höherer Emitterwiderstand ergibt, der die Funktionsweise verschlechert.
  • Desweiteren werden bei einem herkömmlichen Verfahren für einen doppelten polykristallinen Transistoraufbau der Basiskontakt und die äußere Basis vor der Ausbildung des Emitters dotiert, wobei die Basis durch Ausdiffundieren aus dem polykristallinen Basiskontakt dotiert wird. Dieses Auftreten der Basisbahndotierung während der Mehrfachausbildung des Emitters begrenzt den Anteil der Hochtemperaturbehandlung, die bei der Emitterausbildung und dem Dotierungsprozess benutzt werden kann, da die äußere Basis während der Emitterbearbeitung vertikal und seitlich in den Kollektor diffundiert. Diese Begrenzung ist besonders hinderlich für eine flache Basis, schmale Emitterstrukturen wie sie für Hochfrequenzelemente Verwendung finden.
  • Es wird auch auf ein zum Stand der Technik gehörendes Dokument EP-A-0170250 hingewiesen, welches einen bipolaren Transistor offenbart, der einen Kollelaorbereich auf dem Siliziumsubstrat hat, einen Basisbereich und einen Emitterbereich, die sich durch Selbstausrichtung in dem Kollektorbereich ausbilden, sowie eine mehrfach leitende Schicht, die in Verbindung mit dem Basisbereich erstellt wird. Der Basisbereich hat jeweils erste und zweite Bereiche mit hoher und niederer Sturstellenkonzentration. Der erste Bereich ist mit Störstellen dotiert, welche die leitende Mehrfachschicht als Diffusionsguelle benutzen. Der zweite Bereich ist mit Störstellen dotiert, in dem eine isolierende Schicht auf der inneren Oberfläche einer Öffnung in der leitenden Mehrfachschicht Verwendung findet und die leitende Schicht als Maske benutzt wird. Die leitende Mehrfachschicht besteht aus einem polykristallinen Siliziumfilm, der auf dem ersten Bereich ausgebildet ist, und einer metallischen Silizidschicht, welche auf der gesamten Oberfläche des polykristallinen Siliziumfilmes liegt.
  • Das Ziel der vorliegenden Erfindung ist die Vermeidung der Nachteile bekannter Verfahren durch Herstellungsverfahren, welche die schnelle seitliche Diffusionscharakteristik einer Materialschicht verwendet, die zumindest für das Emitterdotierungsmittel um eine Größenordnung höher als, für einfaches Halbleiterkristallmaterial ist. Ein fundamentales Merkmal der Erfindung ist, daß sowohl die polykristalline Basis- als auch die Ermitterschicht undotiert ausgebildet wird. Darauf wird die Emitterschicht der einen Anordnung und die Kanten der Basisschicht der anderen Anordnung durch eine Dotierungsmaske frei gelegt und gleichzeitig dotiert, vorzugsweise durch Implantation.
  • Das Emitterdotierungsmittel dringt direkt in die Oberfläche der polykristallinen Emitterschicht ein, wo es über und in Kontakt mit der Basis wie in einem herkömmlichen Verfahren liegt. Das Basisdotierungsmittel dringt in die Kanten der polykristallinen Basisschicht ein, einschließlich der Materialschichten mit einem hohem Diffusionskoeffizient und diffundiert rasch in seitliche Richtung durch diese Schicht, um dann in die Oberfläche des Kollektormaterials (d. h. die Inseln) einzudiffundieren, um die Basisbahndotierung zu bewirken. Eine zweite Maske wird benutzt, um den Emitter der zweiten Anordnung und die Kanten der polykristallinen Basisschicht der ersten Anordnung frei zu legen. Jede dieser Einrichtungen wird dann mit dem zweiten Störstellentyp durch die zweite Maske dotiert.
  • Die Verwendung einer Schicht mit hohem Diffusionskoeffizient für den Basiskontakt ermöglicht dem Basis-Dotierungsmittel sich von der Kante des Kontaktes seitlich in den Bereich auszubreiten, wo die polykristalline Basisschicht mit dem Kollektor in Berührung steht. Dies erfolgt mit demselben Diffusionszyklus, der für den Emitter benutzt wird. Ohne diese Maßnahme während der Emitterdiffusion würde das Dotierungsmittel nicht über die seitliche Distanz hinweg reichen, welche etwa zehn mal der Dicke der Emitterschicht entspricht. Daraus resultiert, daß keine Basisbahndotierung stattfinden würde und der Transistor nicht richtig funktioniert.
  • Die Erfindung ist ein Verfahren zur Herstellung eines integrierten Schaltungsaufbaus mit komplementären Bipolartransistoren, das die folgenden aufeinanderfolgenden Schritte aufweist:
    • (a) Liefern eines Halbleitersubstrats mit einem ersten Kollektorbereich einer ersten Leitfähigkeitsart, das in einem ersten Teil davon gebildet ist und einem zweiten Kollektorbereich, einer zweiten Leitfähigkeitsart entgegengesetzt der ersten Leitfähigkeitsart, das in einem zweiten Teil gebildet ist;
    • (b) wahlweises Bilden einer ersten Schicht auf den ersten und zweiten Teilen des Halbleitersubstrats, um einen ersten Oberflächenbereich des ersten Teils des Halbleitersubstrats durch eine erste Öffnung durch die erste Schicht freigelegt zu lassen, und so um einen zweiten Oberflächenbereich des zweiten Teils des Halbleitersubstrats durch eine zweite Öffnung durch die erste Schicht freigelegt zu lassen, wobei die erste Schicht nicht dotiert ist und aus einem Material mit einem Diffusionskoeffizienten für Dotiersubstanzverunreinigungen besteht, der wenigstens eine Größenordnung höher als der des Halbleitersubstrats für die Dotiersubstanzverunreinigungen ist;
    • (c) Bilden eines ersten Basisbereichs der zweiten Leitfähigkeitsart in dem ersten Ober flächenbereich des ersten Kollektorbereichs des ersten Teils des Halbleitersubstrats und eines zweiten Basisbereichs der ersten Leitfähigkeitsart in dem zweiten Oherflächenbereich des zweiten Kollektorbereichs des zweiten Teils des Halbleitersubstrats;
    • (d) Bilden von nicht dotiertem Halbleitermaterial in der ersten Öffnung und auf dem ersten Oberflächenbereich des ersten Teils des Halbleitersubstrats, und in der zweiten Öffnung und auf dem zweiten Oberflächenbereich der zweiten Öffnung und auf dem zweiten Oberflächenbereich des zweiten Teils des Halbleitersubstrats;
    • (e) Einführen von Dotiersubstanzverunreinigungen der ersten Leitfähigkeitsart in das Halbleitermaterial in die erste Öffnung und in einen ersten Teil der ersten Schicht, und Einführen von Dotiersubstanzverunreinigungen der zweiten Leitfähigkeitsart in das Halbleitermaterial in die zweite Öffnung und in einen zweiten Teil der ersten Schicht; und
    • (f) Tempern der Struktur, die sich von Schritt (e) ergibt, um zu verursachen, daß Dotiersubstanzverunreinigungen der ersten Leitfähigkeitsart, die in das Halbleitermaterial in die erste Öffnung eingeführt worden sind, senkrecht hindurch diffundieren und einen ersten Emitterbereich der ersten Leitfähigkeitsart in Kontakt mit dem ersten Basisbereich der zweiten Leitfähigkeitsart Bilden, und um zu verursachen, daß Dotiersubstanzverunreinigungen der zweiten Leitfähigkeitsart, die in das Halbleitermaterial in die zweite Öffnung eingeführt worden sind, senkrecht hindurch zu dem zweiten Basisbereich der ersten Leitfähigkeitsart diffundieren, und um zu verursachen, daß Dotiersubstanzverunreinigungen der ersten Leitfähigkeitsart, die in den zweiten Teil der ersten Schicht eingeführt worden sind, seitlich und senkrecht jeweils zu den zweiten und ersten Teilen des Halbleitersubstrats hindurch diffundieren, um jeweils die zweiten und ersten Basisbereiche zu durchdringen.
  • Nachfolgend wird die Erfindung beispielsweise unter Bezugnahme auf die anliegenden Zeichnungen erläutert. Es zeigen:
  • 1 in einer schematischen Darstellung einen Schnitt durch eine Halbleiterarchitektur entsprechend der 3L der US-PS-5175607;
  • 1A eine schematische Darstellung in einer Draufsicht auf 1, bei der ein breiter Emitterkontakt in einem abseits liegenden Teil der polykristallinen Emitterschicht nicht mit der Basis in Kontakt steht;
  • 2A2E Schnittdarstellungen einer komplementären bipolaren Transistorarchitektur für verschiedene Schritte des Herstellungsverfahrens einer ersten Ausführungsform der Erfindung unter Verwendung eines Dreischicht-Laminataufbaus (Oxyd-Silizid-Poly);
  • 3A3E Schnittdarstellungen einer komplementären bipolaren Transistorarchitektur mit verschiedenen Schritten des Herstellungsverfahrens für eine zweite Ausführungsform der Erfindung unter Verwendung eines Zweischicht-Laminataufbaus (Oxyd-Silizid);
  • 4 eine schematische Schnittdarstellung einer Anordnung gemäß einer dritten Ausführungsform der Erfindung, in welcher die Anordnung der polykristallinen und Silizid-Schichten des Laminataufbaus der ersten Ausführungsform gemäß den 2A2E umgekehrt sind.
  • Die vorliegende Erfindung verwendet eine schnelle seitliche Diffusionscharakteristik für eine Materialschicht, nämlich der Basiskontaktschicht. Die Basiskontaktschicht hat eine Diffusionscharakteristik, die für das Emitterdotierungsmittel zumindest um eine Größenordnung höher als für ein einfaches Halbleiterkristallmaterial liegt, sodass sich das Basisdouerungsmittel vom Kantenkontakt seitlich in einen Bereich ausdehnt, wo die polykristalline Basisschicht in Berührung mit dem Kollektor steht, wobei derselbe Diffusionszyklus wie für den Emitter Verwendung findet. Das Emitterdotierungsmittel wird direkt in die Emitter-Polykristallschicht implantiert, wo sie direkt über und in Kontakt mit der Basis steht. Eine zweite Maske wird dann vorgesehen um den Emitter der zweiten Anordnung und die Kanten der Basis-Polykristallschicht der ersten Anordnung freizulegen. Jede der beiden Anordnungen wird dann im zweiten Störstellentyp durch die zweite Maske dotiert.
  • Die 2A2E zeigen Schnitte durch nicht begrenzende Beispiele bei einer komplementären bipolaren Transistorarchitektur, wie sie für ultrahohe Frequenzanwendungen benutzt wird und zwar bezüglich der einzelnen Schritte des Herstellungsverfahrens für eine erste Ausführungsform der Erfindung. Wie die schematische Darstellung in 2A zeigt, werden isolierte N- und P Inselbereiche 21 und 23, in welchen entsprechende bipolare NPN- und PNP- Transistoren aufgebaut werden und zwar in konventioneller Weise in einem Halbleitersubstrat 20 (z. B. Silizium). Zur Vereinfachung der Darstellung ist die Isolierung (als Grenzschicht oder dielektrische Schicht) zwischen den NPN- und PNP- Inselbereichen 21 und 23 nicht dargestellt. In dem Substrat 20 sind Oxydtaschen 24 in der Oberfläche in Abständen voneinander vorgesehen, wobei dazwischen Oberflächenbereiche 26 freigelassen sind, in welchen die eigentlichen Basisbereiche und Machen Emitterbereiche ausgebildet werden, wie nachfolgend beschrieben wird.
  • Zu dem Zeitpunkt, zu welchem im Herstellungsverfahren die Basis-Polykristallschicht aufzubringen ist, wird eine vielschichtige Laminatstruktur 30 auf der Oberfläche 25 des Substrats 20 angebracht. Diese vielschichtige Laminatstruktur 30 besteht aus einer ersten Schicht 31 eines nicht dotierten polykristallinen Siliziums (oder einer Polykristallschicht), die direkt auf der Oberfläche 25 des Substrats 20 liegt. Diese polykristalline Schicht 31 kann mit Hilfe einer chemischen Niederdruckaufdampfung (LPCVD) bis zu einer Dicke in der Größenordnung von 2 × 10–7 m (2000 Å) aufgebracht werden.
  • Auf der Oberseite der ersten Schicht 31 wird eine undotierte polykristalline zweite Schicht aus einem Material 33 mit hohem Diffusionskoeffizient, wie z. B. Wolfram-Silizid aufgebracht. Diese Silizidschicht 33 kann durch Zerstäuben bis zu einer Schichtdicke in der Größenordnung von beispielsweise 2 × 10–7 m (2000 Å) aufgedampft werden und kann zur Spannungsreduktion mit Silizium angereichert aufgebracht werden. Mit der Bezeichnung hoher Diffusionskoeffizient ist ein solcher angesprochen, der zumindest um eine Größenordnung größer als der Diffusionskoeffizient bei einem Einkristall-Silizium ist. Als nicht beschränkendes Beispiel können Bor (B), Arsen (AS) und Phosphor (P) Verwendung finden, die in Wolfram-Silizid einen Diffusionskoeffizient von etwa dem 5- bis 7-fachen über dem eines Einkristall Silizium haben.
  • Abschließend wird eine Oxydschicht 35 (Silizium) auf der zweiten Schicht 33 aus Wolfram-Silizid angebracht. Diese Oxydschicht 35 kann mit Hilfe einer plasmaunterstutzten chemischen Aufdampfung aufgetragen werden und kann als Vorläufer eine dünne Oxydschicht umfassen, die thermisch auf das Silizid aufgetragen wurde und zwar mit einer Dicke mit der Größenordnung von z. B. 2 × 10–7 m (2000 Å).
  • 2B zeigt die Laminatstruktur 30 gemäß 2A, nachdem diese selektiv mit Hilfe von z. B. einer anisotropen Ätzung gemustert wurde und zwar bis zur Tiefe des Substrats 20, wobei um die aktiven Basisbereiche 36, 37 herum, Ringe 32 der Laminatstruktur stehengelassen wurden und über die Kollektor-Kontaktoberflächen 38 und 39 die erste polykristalline Schicht 31 normal verbleibt. Zusätzlich wird ein Spalt 46 in der Laminatstruktur 30 über einer Oxydschicht 124 zwischen den NPN- und PNP-Anordnungen vorgesehen. Dieser Spalt verhindert, daß Dotierungsmittel in einen Basiskontakt eindringt, indem durch die zusammenhängende Silizidschicht 33 dieses Dotierungsmittel zum Basiskontakt des komplementären Transistors vom entgegengesetzten Leitungstyp vordringt. In 2B sind auch ein P-leitender aktiver Basisbrereich 41 und ein N-leitender aktiver Basisbereich 42, sowie benachbarte Seitenbedeckungen 43 gezeigt, welche in herkömmlicher Weise durch die Öffnungen der geätzten Laminatstruktur ausgebildet werden.
  • Anschließend daran wird eine zweite Schicht eines undotierten polykristallinen Siliziums ohne Selektion über der gesamten Waferoberfläche niedergeschlagen und zwar z. B. durch eine chemische Niederdruckaufdampfung. Dadurch werden der Spalt 46 und die Öffnungen 47, 48 ausgefüllt. Sodann wird die undotierte polykristalline Siliziumschicht maskiert und geätzt, wobei z. B. eine herkömmliche Fotoresist-Maskierung und eine Plasmaätzung Verwendung finden kann und undotierte polykristalline Pfropfen 51 und 52 in den Öffnungen 47 und 48 verbleiben, wie dies beispielsweise aus 2C hervorgeht. Optional kann eine weitere Oxydschicht welche nicht dargestellt ist, auf der zweiten undotierten polykristallinen Schicht nach dem Maskieren soweit gewünscht aufgebracht werden.
  • Diese Struktur wird sodann erhitzt und zwar auf eine vorgeschriebene erhöhte Temperatur von z. B. in der Größenordnung von zumindest 900 C°, um die Grenzflächen zwischen der Basis und dem polykristallinen Emitterpfropfen vor dem Dotieren des Emitters und der aktiven Basis zu verbessern.
  • Wie aus 2D hervorgeht wird dann eine erste Fotoresistschicht 60 selektiv auf der Struktur gemäß 2C aufgebracht, d. h. angeordnet, belichtet und entwickelt. Dadurch wird eine erste Öffnung 61 über dem polykristallinen Emitterpfropfen 51, eine zweite Öffnung 63 über einem ersten Kollektorkontakt auf der polykistllinen Oxyd-Silizidschichtstruktur 65 aufgebracht, welche mit der NPN-Transistorstruktur assoziert ist, und ferner eine dritte Öffnung 65 in der Umgebung oder in der Nähe der Kante 58 der Öffnung 48 vorgesehen, durch welche der polykristalline Emitterpfropfen 52 des PNP-Transistors ausgebildet worden ist.
  • Diese erste Fotoresistmaske 60 wird dazu benutzt, die Teile der Oxydschicht 35, welche durch die Öffnungen 63 und 67 freigelegt sind, wegzuätzen, wodurch die darunter liegende Wolfram-Silizidschicht 33 durch die Öffnungen in der Maske freigelegt wird. Mit der nach wie vor vorgesehenen Fotoresistmaske 60 wird ein N-Implantat (z. B. AS oder P) eingebracht, um dadurch freigelegte polykristalline Emitterpfropfen 51 im Kollektor-Kontakt-Silizidbereich 65 und dem durch die dritte Öffnung 67 freiliegenden Basis-Silizidbereich zu dotieren.
  • Nach dieser N+-Implantierung wird die Fotoresistmaske 60 entfernt und eine neue Fotoresistschicht aufgebracht, belichtet und entwickelt, um eine erste Öffnung 71 über dem polykristallinen Emitterpfropfen 52, eine zweite Öffnung 73 über einem zweiten dem Kollektorkontakt-Oxyd Silizidaufbau zugeordneten Bereich 75, welcher mit der PNP-Transistorstruktur assoziiert ist, und ferner eine dritte Öffnung 77 in der Nachharschaft der Kante 57 der Öffnung 47 vorzusehen, durch welche der Emitterpfropfen 51 des NPN-Transistoraufbaus ausgebildet worden ist. Auf diese Weise ist die dritte Öffnung 77 näher an der Kante 57 der Öffnung 47 und weiter weg von der Kante 58 der Öffnung 48.
  • Diese zweite Fotoresistmaske 77 wird dazu benutzt, diejenigen Teile der Oxydschicht 35 welche durch die Öffnungen 73 und 77 freigelegt sind, wegzuätzen, um dadurch die darunter liegende Wolfram-Silizidschicht 33 durch die Öffnungen in der zweiten Fotoresistschicht freizulegen. Ein P-Implantat (z. B. B) wird dann mit Hilfe der platzierten zweiten Maske 70 eingebracht, um damit den freigelegten polykistallinen Emitterpfropfen 52, den Kollektor-Kontaktsilizidbereich 75 und das Basis-Silizidmaterial zu dotieren, welches durch die dritte Öffnung 77 frei liegt.
  • Nach der zweiten Implantation kann ein Diffusionszyklus durchgeführt werden z. B. durch ein rasches thermisches Tempern, um die Dotierungsmittel durch die Emitterpfropfen 51 und 52 sowie in die Oberfläche der P- aktiven Basisbereiche 41 und N- aktiven Basisbereich 42 einzuleiten. Derselbe Diffusionsschritt leitet auch das N+ Basis-Dotierungsmittel, das durch die Öffnung 67 eingeführt worden ist, und das P+ Basis-Dotierungsmittel, das durch die Öffnung 77 eingeführt worden ist, seitlich durch die Silizidschicht 33.
  • Da der Diffusionskoeffizient dieser Dotierungsmittel in der Silizidschicht 33 zumindest um eine Größenordnung größer als der eigentliche Basisbereich im Substrat 20 ist, diffundieren die Dotierungsmittel seitlich durch die Silizidschicht nahezu augenblicklich und dann in die darunter liegenden eigentlichen Basisbereiche 41 und 42 im Substrat, sodass sich die eigentlichen Basisbereiche der NPN- und PNP Transistoren ausbilden.
  • Wenn das eine Dotierungsmittel einen geringeren Diffusionskoeffizient als das andere hat z. B. bei der Verwendung von AS, welches einen geringeren Diffusionskoeffizient als B hat, so kann es als Modifikation der voraus beschriebenden Verfahrensschritte wünschenswert sein, einen Diffusionsschritt nach der ersten Implantation (N+) und vor der zweiten Implantation (B+) durchzuführen, da das langsam diffundierende Dotierungsmittel (z. B. AS) mehr Diffusionszeit benötigt, um eine vorgegebene Diffusionstiefe im Vergleich mit dem zweiten Implantat (z. B. B) zu erreichen. Die Anordnung wird fertig gestellt, indem eine oder mehrere Metallverbindungen und Passivierungen unter Verwendung herkömmlicher Verfahren ausgeführt werden.
  • Die Merkmale des vorausstehend beschriebenen Verfahrens ergeben sich aus der Tatsache, daß die polykristalline Basisschicht 31 undotiert ist, wenn die polykristalline Schicht für die Emitterpfropfen aufgebracht wird. Damit wird ein verhältnismäßig langer thermischer Dt-Zyklus möglich, nachdem die Emitter-Polykristallschicht aufgebracht worden ist. Derartige Zyklen können dazu benutzt werden grenzschichtige Oxydschichten aufzubrechen, um damit den Emitter-Widerstand zu verringern und die Charakteristiken der Anordnung gleichförmiger zu machen.
  • Eine zweite Ausführungsform der Erfindung ist schematisch in den 3A bis 3E dargestellt, wobei die polykristalline Schicht der Laminatstruktur gemäß 2A eliminiert ist und die Silizidschicht direkt auf der Oberfläche des Substrats ausgebildet ist.
  • Im einzelnen ist gemäß 3A eine mehrschichtige Laminatstruktur 130 auf der oberen Oberfläche 125 des Substrats 120 angebracht, die aus einer ersten Materialschicht 133 mit hohem Diffusionskoeffizienten (z. B. Wolfram-Silizid) und einer zweiten Oxydschicht 135 (Silizium) aufgebaut ist.
  • Wie bei der ersten Ausführungsform kann die Wolfram-Silizidschicht 133 drekt auf dem darunter liegenden Substrat 120 durch Sprühen bis zu einer Dicke in der Größenordnung von z. B. 2 × 10–7 m (2000 Å) aufgetragen werden und zur Spannungsreduzierung mit Silizium angereichert sein. Die Oxydschicht 135 kann mit Hilfe einer plasmaunterstützen chemischen Aufdampfung aufgebracht werden, wobei als Vorläufer eine dünne Oxydschicht thermisch auf dem Silizid aufgewachsen ist und zwar bis zu einer Dicke in der Größenordnung von z. B. 2 × 10–7 m (2000 Å).
  • Die Laminatstruktur 130 gemäß 3A wird selektiv maskiert und zwar bis auf die Oberfläche des Substrats 120, um Ringbereiche 132 im zweischichtlaminat um die aktiven Basisbereiche 136 und 137 herum und über den Kollektorkontakt Oberflächenbereichen 138, 139 auszubilden, sowie einen Spalt 129 zwischen den PNP- und NPN-Anordnungen vorzusehen. Wie in 3B gezeigt, sind P-leitende Basisbereiche 141 und N-leitende Basisbereiche 142, sowie benachbarte Seitenbegrenzungen 143 vorgesehen.
  • Aus 3C ergibt sich, daß eine Schicht eines undotierten polykristallinen Siliziums über der gesamten Oberfläche der Waferscheibe angebracht wird, um damit den Spalt 129 und die Öffnungen 147 und 148 in der maskierten Laminatstruktur gemäß 3B auszufüllen wodurch undotierte polykristalline Pfropfen 150, 151 und 152 in dem Spalt 129 und den Öffnungen 147 sowie 148 entstehen. Wie bei der ersten Ausführungsform wird diese Schicht undotierten polykristallinen Siziliums dann maskiert geätzt und zwar unter Verwendung von beispielsweise einer standardisierten Fotoresistmaskierung und Plasmaätzung. Dadurch bleiben undotierte polykristalline Pfropfen in der maskierten Laminatstruktur gemäß 3B erhalten. Wie bei der ersten Ausführungsform kann optional eine nicht dargestellte Oxydschicht auf der undotierten polykristallinen Schicht angebracht werden, nachdem sie für die Pfropfen maskiert wurde.
  • Gemäß 3D wird eine erste Fotoresistschicht 160 auf der Struktur gemäß 3C ohne Selektion angebracht sowie anschließend maskiert und entwickelt und zwar, um eine erste Öffnung 161 über dem polykristallinen Emitterpfropfen 151, eine zweite Öffnung 163 über einem ersten Kollektorkontakt-Oxyd-Silizidstrukturbereich 165 vorzusehen, der mit dem NPN-Transistoraufbau assoziiert ist, und schließlich eine dritte Öffnung 167 in der Nähe der Kante 158 der Öffnung 148 vorzusehen durch welche der polykristalline Emitterpfropfen 152 für den PNP-Transistor ausgebildet worden ist.
  • Durch die Öffnungen in der Fotoresistmaske 160 werden diejenigen Teile der Oxydschicht 135 weggeätzt, welche durch die Öffnungen 163 und 167 freigelegt sind. Dadurch wird die darunter liegende Wolfram-Silizidschicht 133 entsprechend der Maskierung freigelegt. Da die Fotoresistschicht 160 nach wie vor vorhanden ist, wird eine N-Implantation (z. B. mit AS oder P) vorgenommen, um dadurch in freigelegten Emitter-Polykristallpfropfen 151, den Kollektor-Silizid-Kontaktbereich 165 und das durch die dritte Öffnung 167 freigelegte Basis-Silizidmaterial zu dotieren.
  • Nach diesem ersten Implantationsschritt (N+) wird die erste Fotoresistschicht 160 entfernt und eine neue Fotoresistschicht 170 ohne Selektion aufgebracht. Diese wird maskiert und entwickelt, wie sich aus 3E ergibt, sodass eine erste Öffnung 171 über dem Emitter-Polykristallpfropfen 152 eine zweite Öffnung 173 über einen zweiten Kollektor-Oxyd-Silizidkontaktaufbau einen Bereich ergibt, der mit der PNP-Transistorstruktur assoziiert ist. Eine dritte Öffnung 177 ergibt sich in der Umgebung der Kante 157 der Öffnung 147, durch welche der Emitter-Polykristallpfropfen 151 des NPN-Transistors ausgebildet worden ist.
  • Danach werden unter Verwendung der zweiten Fotoresistmaske 170 diejenigen Teile der Oxydschicht 135 weggeätzt, die durch die Öffnungen 173 und 177 freiliegen. Darunter verbleibt die Wolfram-Silizidschicht 133, welche durch die Öffnungen in der zweiten Fotoresistmaske 170 Freigelegt ist. Mit der nach wie vorvorhandenen Fotoresistmaske 170 wird eine P-Implantation durchgeführt, um die freiliegenden Emitter-Polykristallpfropfen 152, den Kollektor-Silizidkontaktbereich 175 und das durch die dritte Öffnung 177 freiliegende Basis-Silizidmaterial zu dotieren.
  • Nach dem zweiten Implantationsschritt (P+) wird ein rascher Diffusionszyklus durch rasches Erwärmen ausgeführt, um die Dotierungsmittel durch die Emitter-Polykristallpfropfen 151 und 152 in die Oberfläche des aktiven P-Basisbereiches 141 und in den aktiven N-Basisbereich 142 zu transportieren. Derselbe Diffusionsschritt treibt auch das N+ Basisdotierungsmittel, das über die Öffnung 167 zugeführt worden ist, und das P+ Basisdotierungsmittel, das über die Öffnung 177 zugeführt worden ist, seitlich durch die Silizidschicht 133 und dann nach unten in die darunter liegenden aktiven Basisbereiche 141 und 142, wodurch sich die aktiven Basisbereiche der entsprechenden NPN- und PNP-Transistoren ergeben.
  • Der Basiswiderstand der sich aus der zweiten Ausführungsform gemäß den 3A bis 3E ergebenden Struktur kann als etwas niedriger liegend wie der der ersten Ausführungsform gemäß den 2A bis 2E erwartet werden, da das Silizid einen geringeren Widerstand als das polykristalline Silizium hat. Dadurch wird bei der zweiten Aunführungsform durch das Entfernen der ersten polykristallinen Schicht von der Laminatstruktur der ersten Aunführungsform ein Bereich höheren Widerstandes für die Strecke zwischen Basisbahnmaterial und dem Metallkontakt auf der Basis-Laminatstruktur beseitigt.
  • Als Modifikation der zweiten Ausführungsform, um die Prozesssteuerung Für die Kollektordicke zu verbessern, kann es wünschenswert sein, ein Silizid oder auch ein anderes alternatives Material mit hohem Diffusionskoeffizient zu verwenden, welches mit einem Ätzmittel ätzbar ist, das für Silizium sehr selektiv ist, sodass das Überätzen einer solchen Silizidschicht nur ein minimales Ätzen der darunter liegenden Siliziumschicht in einem Bereich bewirkt, in welchem der Emitter ausgeformt werden soll.
  • Entsprechend einer dritten Ausführungsform kann die Reihenfolge der polykristallinen Siliziumschicht und der Silizidschicht der Laminatstruktur der ersten Ausführungform gemäß den 2A2E umgekehrt werden, wie dies in dem ausgeführten Aufbau gemäß 4 gezeigt ist, bei welchem die Silizidschicht 33 direkt auf dem Substrat 20 und die polykristalline Siliziumschicht 31 auf der Silizidschicht angebracht ist. Dieser strukturelle Aufbau bewahrt die selektiven Vorteile, wie sie vorausstehend beschrieben worden sind. Bei dieser Ausführungsform ergibt sich für die erste polykristalline Schicht 31 eine zusätzliche Dicke, in welcher Implantat absorbiert werden kann. (Das Implantat breitet sich über eine Dicke von typischer Weise mehrfachen 10–7 m (tausende Å) auf, wobei lediglich der Teil des Implantats zur Dotierung beiträgt, der in der Schicht gehalten wird, die den hohen Diffusionskoeffizient hat).
  • Um dieselben Ergebnisse in der zweiten Ausführungsform zu erhalten, könnte die Dicke der Silizidschicht 133 vergrößert werden. Wenn jedoch die Silizidschicht zu dick gemacht wird, können sich aufgrund der sich einstellenden Spannungen Risse oder andere Probleme ergeben.
  • Um die Eindringtiefe des Basisgebietes in das Substrat bezüglich der Eindringtiefe des Emitters in das Substrat aufeinander abzustimmen, können mehrere Parameter variiert werden. So kann erstens die polykristalline Schicht 31 in der Laminatstruktur 30 extrem dünn gemacht werden oder bezüglich der zweiten Ausführungsform entfernt werden, wodurch kein so langsamer Diffusionsweg für die Dotierung des Beisisbereichs wirksam ist, wenn die aktive Basis relativ tief sein soll. Alternativ dazu kann der Emitter-Polykristallpfropfen dicker gemacht werden oder anstelle eines polykristallinen Aufbaus amorph ausgeführt sein, um den Emitter bezüglich der aktiven Basis flacher zu machen.
  • Vorteilhafterweise können die eigentlichen Basisbereiche nach der Ausbildung der Seitenabdeckungen hergestellt werden und nicht davor. Auch kann die Reihenfolge der N+- und P+-Maskierungsschritte sowie der Implantationsschritte gewechselt werden. Ferner kann die Oxydschicht, welche auf der Oberfläche des Silizid im Basis-Kontakt-Laminataufbau ungeätzt bleibt, vor einer oder beide N+- und P+-Implantatschritte ausgeführt worden sein. Die Implantation erfolgt dann durch die Oxydschicht. Schließlich kann auch ein von dem Oxyd abweichendes Isolationsmaterial für einige oder alle Oxydschichten in dem Basiskontakt-Laminataufbau Verwendung finden. Weitere Variationen, welche im Basiskontakt die Schicht mit dem hohen Diffusionskoeffizienten beibehalten und den Basiskontakt dotieren, nachdem die Emitter-Polykristallschicht ausgebildet ist, sind möglich.
  • So kann z. B. für die vorausstehenden Ausführungsformen anstelle der Ausbildung der eigentlichen Basisbereiche (z. B. 41 und 42) vor der Anbringung der Emitter-Polykristallpfropfen (z. B. 51 und 52) das Verfahren dahingehend verändert werden, daß die eigentlichen Basisbereiche durch die Emitter-Polykristallpfropfen hindurch diffundiert werden. Dies ermöglicht mehr Freizügigkeit für die Benutzung thermischer Zyklen nach dem Aufbringen des Emitter-Polykristallsiliziums, z. B. um das Grenzschicht-Oxyd aufzubrechen, da in einem solchen Fall die eigentliche Basis nicht durch den Kollektor mit Hilfe des Emitter-Polykristall-Dt diffundiert wird. Das beschriebene Verfahren kann auch dazu verwendet werden, um nur einen Transistortyp (z. B. NPN-Transistor) herzustellen. Eine solche Anordnung profitiert von der Freiheit große Dt zur Verbesserung der Emittergrenzschicht vor dem Dotieren des Basis-Polykristalls zu verwenden.
  • Der Wunsch die Verwendung komplexer Masken und Implantationssequenzen für die Herstellung komplementärer, doppelter und polykristalliner bipolarer Transistoren zu elimenieren ohne die Funktionsfähigkeit zu begrenzen, welchen sich aus der Vergrößerung des Emitterwiderstandes, infolge der Unmöglichkeit der direkten Kontaktierung der Emitter-Polykristallschicht über eine sehr schmale Emitteröffnung ergibt wird durch die Verwendung einer Materialschicht mit einer schnellen seitlichen Diffusionscharakteristik, sehr vorteilhaft erreicht wenn die Diffusionscharakteristik für das Emitterdotierungsmaterial zumindest um eine Größenordnung größer als ein Halbleitermaterial aus einem Einkristall ist.
  • Ein Basismerkmal ist die Tatsache, daß sowohl die Basis- als auch die Emitter-Polykristallschichten undotiert hergestellt werden können und insbesondere die Basis-Polykristallschicht undotiert ist, wenn die Schicht für die Emitter-Polykristallpfropfen aufgebracht wird. Dies erlaubt große Dt-Thermozyklen zu verwenden, nachdem das Emitter-Polykristall aufgebracht ist. Das Emitter-Polykristall für eine Anordnung und die Kanten des Basis-Polykristalls der anderen Anordnung werden durch eine Dotierungsmaske freigelegt und gleichzeitig dotiert.
  • Bei den zuvor beschriebenen Ausführungsformen kann das polykristalline Emitter- und/oder Basis Siliziummaterial leicht dotiert sein und zwar zum Zeitpunkt oder nach dem Aufbringen, wobei die Dotierung in einem späteren Dotierungsschritt verstärkt wird. Ein bevorzugter Verfahrensschritt ist die Verwendung von einem normalen undotierten polykristallinen Silizium bei der Aufbringung. Es sollte jedoch klar sein daß eine leichte Dotierung ebenfalls zufriedenstellend ist und als Folge von Maßnahmen einer restlichen Dotierungsverunreinigung beim Aufbringen des polykristallinen Siliziums herrühren kann.
  • Ein reduzierter Maskierungssatz, der komplexe Implantationsverfahren bei der Herstellung eines komplementären bipolaren Transistoraufbaus für hohe Frequenzanwendungen verwendet, benutzt ein Schichtmaterial mit einer schnellen seitlichen Diffusionscharakteristik, die für das Emitter-Dotierungsmittel zumindest um eine Größenordnung größer als ein Halbleitermaterial eines Einkristalls ist. Die separaten Basis- und Emitter-Polykristallschichten werden undotiert aufgebaut. Danach werden die Emitter-Polykristallschicht der einen Anordnung und die Kanten der Basis-Polykristallschicht der anderen Anordnung durch Dotierungsmasken freigelegt und gleichzeitig dotiert. Das Emitter-Dotierungsmittel geht direkt in die Oberfläche der Emitter-Polykristallschicht, wo sie über und in Kontakt mit der Basis liegt. Das Basis-Dotierungsmittel dringt über die Kanten der Basis-Polykristallschicht ein, welche die Schicht des Materials mit dem hohen Diffusionskoeffizient umfasst und diffundiert seitlich durch diese Schicht, um dann nach unten in die Oberfläche des Kollektormaterials (z. B. Inselbereiche) einzudiffundieren und die eigentliche Basis auszubilden. Eine zweite Maskierung dient der Freilegung der Emitter der zweiten Anordnung und der Kanten des Basis-Polykristallmaterials der ersten Anordnung und zur nachfolgenden Dotierung.

Claims (6)

  1. Verfahren zur Herstellung eines integrierten Schaltungsaufbaus mit komplementären Bipolartransistoren, das die folgenden aufeinanderfolgenden Schritte aufweist: (a) Liefern eines Halbleitersubstrats mit einem ersten Kollektorbereich einer ersten Leitfähigkeitsart, das in einem ersten Teil davon gebildet ist und einem zweiten Kollektorbereich, einer zweiten Leitfähigkeitsart entgegengesetzt der ersten Letfähigkeitsart, das in einem zweiten Teil gebildet ist; (b) wahlweises Bilden einer ersten Schicht auf den ersten und zweiten Teilen des Halbleitersubstrats, um einen ersten Oberflächenbereich des ersten Teils des Halbleitersubstrats durch eine erste Öffnung durch die erste Schicht freigelegt zu lassen, um so einen zweiten Oberflächenbereich des zweiten Teils des Halbleitersubstrats durch eine zweite Öffnung durch die erste Schicht freigelegt zu lassen, wobei die erste Schicht nicht dotiert ist und aus einem Material mit einem Diffusionskoeffizienten für Dotiersubstanzverunreinigungen besteht, der wenigstens eine Größenordnung höher als der des Halbleitersubstrats für die Dotiersubstanzverunreinigungen ist; (c) Bilden eines ersten Basisbereichs der zweiten Leitfähigkeitsart in dem ersten Oherflächenbereich des ersten Kollektorbereichs des ersten Teils des Halbleitersubstrats und eines zweiten Basisbereichs der ersten Leitfähigkeitsart in dem zweiten Oberflächenbereich des zweiten Kollektorbereichs des zweiten Teils des Halbleitersubstrats; (d) Bilden von nicht dotiertem Halbleitermaterial in der ersten Öffnung und auf dem ersten Oberflächenbereich des ersten Teils des Halbleiterstbstrats, und in der zweiten Öffnung und auf dem zweiten Oberflächenbereich des zweiten Öffnung und auf dem zweiten Oberflächenbereich des zweiten Teils des Halbleitersubstrats; (e) Einführen von Dotiersubstanzverunreinigungen der ersten Leitfähigkeitsart in das Halbleitermaterial in die erste Öffnung und in einen ersten Teil der ersten Schicht, und Einführen von Dotiersubstanzverunreinigungen der zweiten Leitfähigkeitsart in das Halbleiteimaterial in die zweite Öffnung und in einen zweiten Teil der ersten Schicht; und (f) Tempern der Struktur, die sich von Schritt (e) ergibt, um zu verusachen, daß Dotiersubstanzverunreinigungen der ersten Leitfähigkeitsart, die in das Halbleitermaterial in die erste Öffnung eingeführt worden sind, senkrecht hindurch diffundieren und einen ersten Emitterbereich der ersten Leitfähigkeitsart in Kontakt mit dem ersten Basisbereich der zweiten Leitfähigkeitsart bilden, und um zu verursachen, daß Dotiersubstanzverunreinigungen der zweiten Leitfähigkeitsart, die in das Halbleitermaterial in die zweite Öffnung eingeführt worden sind, senkrecht hindurch zu dem zweiten Basisbereich der ersten Leitfähigkeitsart diffundieren, und um zu verursachen, daß Dotiersubstanzverunreinigungen der ersten Leitfähigkeitsart, die in den zweiten Teil der ersten Schicht eingeführt worden sind, seitlich und senkrecht jeweils zu den zweiten und ersten Teilen des Halbleitersubstrats hindurch diffundieren, um jeweils die zweiten und ersten Basisbereiche jeweils zu durchdringen.
  2. Verfahren nach Anspruch 1, in dem die erste Schicht ein erstes Schichtteil (33) aufweist, der direkt auf der Oberfläche eines zweiten Schichtteils (31) gebildet ist, das auf dem Halbleitersubstrat (20) gebildet ist, wobei das erste Schichtteil den Diffusionskoeffizient hat, und Schritt (e) das Einleiten von Dotiersubstanzverunreinigungen der ersten und zweiten Leitfähigkeitsarten in das erste Schichtteil umfasst.
  3. Verfahren nach Anspruch 1 oder 2, in dem Dotiersubstanzverunreinigungen der ersten Leitfähigkeitsart N- Dotiersubstanzverunreinigungen sind, und Schritt (f) weiterhin einen Vortemperungsschritt einschließt, der durchgeführt wird, bevor Dotiersubstanzverunreinigungen der zweiten Leitfähigkeitsart eingeführt werden und die Diffusion von den Verunreinigungen der ersten Leitfähigkeitsart verursacht werden.
  4. Verfahren nach Anspruch 1, 2 oder 3, in dem der Diffusionskoeffizient für die erste Schicht wenigstens mehrere Größenordnungen größer als der des Halbleitersubstrats für die Dotiersubstanzverunreinigungen ist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, in dem der erste Schichtteil oder die erste Schicht aus einem Metallsilicid ist, vorzugsweise Wolframsilicid.
  6. Verfahren nach einem der Ansprüche 1 bis 5, in dem das Halbleitermaterial in dem ersten und zweiten Öffnungen polykristallines Silizium oder amorphes Silizium ist.
DE69629974T 1995-03-17 1996-03-13 Verfahren zur Herstellung einer integrierten Schaltung mit komplementären Bipolartransistoren Expired - Fee Related DE69629974T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US405660 1995-03-17
US08/405,660 US5614422A (en) 1995-03-17 1995-03-17 Process for doping two levels of a double poly bipolar transistor after formation of second poly layer

Publications (2)

Publication Number Publication Date
DE69629974D1 DE69629974D1 (de) 2003-10-23
DE69629974T2 true DE69629974T2 (de) 2004-07-22

Family

ID=23604656

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69629974T Expired - Fee Related DE69629974T2 (de) 1995-03-17 1996-03-13 Verfahren zur Herstellung einer integrierten Schaltung mit komplementären Bipolartransistoren

Country Status (4)

Country Link
US (3) US5614422A (de)
EP (1) EP0732746B1 (de)
JP (2) JP4174579B2 (de)
DE (1) DE69629974T2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614422A (en) * 1995-03-17 1997-03-25 Harris Corporation Process for doping two levels of a double poly bipolar transistor after formation of second poly layer
US6969671B2 (en) * 1995-11-14 2005-11-29 Renesas Technology Corporation Semiconductor integrated device and method of fabrication thereof
JP3443219B2 (ja) 1995-11-14 2003-09-02 株式会社日立製作所 半導体集積回路装置およびその製造方法
KR100190029B1 (ko) * 1996-03-19 1999-06-01 윤종용 바이씨모스 에스램 소자의 제조방법
IT1301729B1 (it) * 1998-06-16 2000-07-07 St Microelectronics Srl Processo per il drogaggio selettivo di una fetta di materialesemiconduttore mediante impiantazione ionica.
US6194280B1 (en) * 1998-12-18 2001-02-27 Texas Instruments Incorporated Method for forming a self-aligned BJT emitter contact
JP3506632B2 (ja) * 1999-03-25 2004-03-15 Necエレクトロニクス株式会社 半導体装置の製造方法
US6333235B1 (en) * 2000-04-12 2001-12-25 Industrial Technologyresearch Institute Method for forming SiGe bipolar transistor
EP1617846A1 (de) * 2003-04-08 2006-01-25 Progenics Pharmaceuticals, Inc. Verwendung von peripherern opioid-antagonisten, insbesondere methylnaltrexon zur behandlung des reizdarmsyndroms
US6933202B1 (en) * 2004-04-09 2005-08-23 Newport Fab, Llc Method for integrating SiGe NPN and vertical PNP devices on a substrate and related structure

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3580206D1 (de) * 1984-07-31 1990-11-29 Toshiba Kawasaki Kk Bipolarer transistor und verfahren zu seiner herstellung.
US4752589A (en) * 1985-12-17 1988-06-21 Siemens Aktiengesellschaft Process for the production of bipolar transistors and complementary MOS transistors on a common silicon substrate
US4737472A (en) * 1985-12-17 1988-04-12 Siemens Aktiengesellschaft Process for the simultaneous production of self-aligned bipolar transistors and complementary MOS transistors on a common silicon substrate
US4902640A (en) * 1987-04-17 1990-02-20 Tektronix, Inc. High speed double polycide bipolar/CMOS integrated circuit process
US5354699A (en) * 1987-05-13 1994-10-11 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
JP2508818B2 (ja) * 1988-10-03 1996-06-19 三菱電機株式会社 半導体装置の製造方法
US5204274A (en) * 1988-11-04 1993-04-20 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor device
DE69021998T2 (de) * 1989-05-10 1996-04-18 Oki Electric Ind Co Ltd Verfahren zur herstellung von komplementären, integrierten halbleiterschaltungen.
US4960726A (en) * 1989-10-19 1990-10-02 International Business Machines Corporation BiCMOS process
US4997775A (en) * 1990-02-26 1991-03-05 Cook Robert K Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor
US5175607A (en) * 1990-04-26 1992-12-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP3207883B2 (ja) * 1990-09-18 2001-09-10 松下電器産業株式会社 バイポーラ半導体装置の製造方法
JPH04241422A (ja) * 1991-01-16 1992-08-28 Mitsubishi Electric Corp 半導体集積回路装置
JP3211374B2 (ja) * 1991-05-21 2001-09-25 ソニー株式会社 半導体装置及び半導体装置の製造方法
US5151378A (en) * 1991-06-18 1992-09-29 National Semiconductor Corporation Self-aligned planar monolithic integrated circuit vertical transistor process
US5198375A (en) * 1992-03-23 1993-03-30 Motorola Inc. Method for forming a bipolar transistor structure
JPH0684926A (ja) * 1992-08-31 1994-03-25 Hitachi Ltd バイポーラトランジスタおよびその製造方法
JP3343968B2 (ja) * 1992-12-14 2002-11-11 ソニー株式会社 バイポーラ型半導体装置およびその製造方法
JP3156001B2 (ja) * 1993-02-10 2001-04-16 日本電信電話株式会社 半導体装置の製造方法
JPH07142419A (ja) * 1993-11-15 1995-06-02 Toshiba Corp 半導体装置の製造方法
DE69427913T2 (de) * 1994-10-28 2002-04-04 Cons Ric Microelettronica Bipolarer Hochfrequenztransistor und Verfahren zur Herstellung
US5614422A (en) * 1995-03-17 1997-03-25 Harris Corporation Process for doping two levels of a double poly bipolar transistor after formation of second poly layer

Also Published As

Publication number Publication date
EP0732746A3 (de) 1997-08-20
US5614422A (en) 1997-03-25
US5686322A (en) 1997-11-11
JP2008235927A (ja) 2008-10-02
JP4174579B2 (ja) 2008-11-05
JPH08264557A (ja) 1996-10-11
DE69629974D1 (de) 2003-10-23
EP0732746B1 (de) 2003-09-17
EP0732746A2 (de) 1996-09-18
JP5076098B2 (ja) 2012-11-21
US5776814A (en) 1998-07-07

Similar Documents

Publication Publication Date Title
DE2818090C2 (de)
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
EP0032550A1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
CH623959A5 (de)
DE69530648T2 (de) Bipolartranistor mit einem sehr niedrigen Basisschichtwiderstand und Verfahren zur Herstellung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE4138063C2 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE2450881A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE69629974T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären Bipolartransistoren
DE3240162C2 (de) Verfahren zum Herstellen eines doppelt-diffundierten Leistungs-MOSFET mit Source-Basis-Kurzschluß
DE3013559A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2509585B2 (de) Halbleiterbauelement mit mehreren epitaktischen Halbleiterschichten, insbesondere Halbleiterlaser oder Feldeffektransistor, sowie Verfahren zu dessen Herstellung
DE4138057C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE4244115C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3018594A1 (de) Verfahren zur herstellung eines fet
DE19531618B4 (de) Bipolartransistor, Halbleitereinrichtung mit einem Bipolartransistor und Verfahren zum Herstellen derselben
DE2752335C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE3133759A1 (de) Feldeffekttransistor
WO2001059845A2 (de) Bipolartransistor
WO2003049192A1 (de) Bipolar-transistor und verfahren zum herstellen desselben
EP1279191B1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee